WO2019159261A1 - 表示デバイスの製造方法および露光マスク - Google Patents

表示デバイスの製造方法および露光マスク Download PDF

Info

Publication number
WO2019159261A1
WO2019159261A1 PCT/JP2018/005100 JP2018005100W WO2019159261A1 WO 2019159261 A1 WO2019159261 A1 WO 2019159261A1 JP 2018005100 W JP2018005100 W JP 2018005100W WO 2019159261 A1 WO2019159261 A1 WO 2019159261A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
light
photoresist
exposure mask
film
Prior art date
Application number
PCT/JP2018/005100
Other languages
English (en)
French (fr)
Inventor
市川　伸治
達 岡部
博己 谷山
遼佑 郡司
信介 齋田
芳浩 仲田
彬 井上
浩治 神村
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2018/005100 priority Critical patent/WO2019159261A1/ja
Publication of WO2019159261A1 publication Critical patent/WO2019159261A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Definitions

  • the present invention relates to a display device manufacturing method and an exposure mask.
  • Japanese Patent Application Laid-Open No. 2004-228688 corresponds to a step of forming a driving element corresponding to each of a plurality of organic light emitting elements on a substrate, a step of forming a driving element corresponding to each of the plurality of organic light emitting elements, and a driving element.
  • the step of forming an electrode includes a step of forming a first electrode material film (lower electrode material film), a step of forming a photoresist on the first electrode material film, and exposing the photoresist using a mask.
  • a method for manufacturing a display device which includes a step of developing and a step of selectively removing the first electrode material film by etching using a photoresist as a mask.
  • Japanese Patent Publication Japanese Patent Laid-Open No. 2010-182638 (published on August 19, 2010)”
  • the planarizing film is not provided in at least a part of the non-display area such as a terminal portion.
  • a region exposed from the sealing substrate and the adhesive layer for forming external connection terminals is provided on one side of the substrate.
  • the display device is a flexible display device, for example, when a light emitting element such as an organic light emitting element is covered with a sealing film including an organic sealing film, the organic sealing film material is dammed in the non-display region.
  • a frame-shaped bank is formed. Such a bank is formed at the same time as the planarization film in the display region, for example, by forming a slit in the planarization film in the non-display region. For this reason, generally, the planarization film has a level difference (unevenness).
  • a first electrode material film is formed on the planarizing film as described in Patent Document 1, and the first electrode made of the first electrode material film is formed by photolithography.
  • the photoresist on the first electrode material film is exposed and developed with a step of the planarizing film.
  • the film thickness of the photoresist is different between the upper side and the lower side of the planarization film. For this reason, if the photoresist is exposed under the optimal exposure conditions (exposure intensity) on the lower side of the planarizing film, the upper side of the planarizing film is overexposed, and the size of the developed photoresist in plan view is reduced. By becoming smaller, the size of the first electrode in plan view becomes smaller.
  • a projecting portion that covers a contact hole for electrically connecting (connecting) the thin film transistor and the first electrode is provided at one end of the first electrode, it is optimal under the planarization film. If the photoresist is exposed under the exposure conditions, overexposure may cause the photoresist on the protruding portion to disappear after development, and the protruding portion may be lost.
  • the thickness of the photoresist is thicker than the upper side of the planarizing film. Underexposure occurs, the photoresist remains, and the first electrode material film may remain below the planarization film.
  • a method for manufacturing a display device in which a first electrode of a light-emitting element provided for each pixel can be formed without missing a necessary portion or leaving an unnecessary pattern.
  • An object is to provide an exposure mask.
  • a method of manufacturing a display device includes a step of forming a circuit layer including a plurality of driving elements, a first electrode on the circuit layer, and at least light emission. Forming a plurality of first electrodes for each pixel in a plurality of light-emitting elements in which a functional layer including a layer and a second electrode are stacked in this order, and forming the first electrode Forming a first electrode material film on the circuit layer, forming a positive photoresist on the first electrode material film, and a plurality of layers corresponding to the first electrode.
  • a plurality of semi-translucent parts that transmit light having an exposure intensity between the light-shielding part and the light-transmitting part, which is formed in at least a part between the light-shielding part, the light-transmitting part, and the adjacent light-shielding part.
  • the photoresist is exposed using an exposure mask having a portion And the step of developing the exposed photoresist, and the step of etching the first electrode material film using the developed photoresist as a mask.
  • the step of exposing the photoresist When developed, only the portion of the photoresist that overlaps with the light-shielding portion remains, and the portion of the photoresist that overlaps with the light-transmitting portion and the semi-light-transmitting portion is exposed with an exposure intensity that is removed.
  • an exposure mask includes a first electrode, a functional layer including at least a light-emitting layer, and a second electrode over a circuit layer including a plurality of driving elements.
  • a first electrode In the display device provided with a plurality of light emitting elements stacked in this order, an exposure mask used for exposure of a photoresist for forming the plurality of first electrodes for each pixel, the first electrode A plurality of light-shielding portions corresponding to the light-transmitting portion and the light having an exposure intensity between the light-shielding portion and the light-transmitting portion respectively formed in at least a part between the light-shielding portions adjacent to each other. And a plurality of semi-translucent portions.
  • a method for manufacturing a display device that can form a first electrode of a light-emitting element provided for each pixel without missing a necessary portion or leaving an unnecessary pattern, and An exposure mask can be provided.
  • (A)-(c) is sectional drawing which shows the formation process of the 1st electrode concerning Embodiment 1 of this invention in order of a process.
  • (A) is sectional drawing which shows schematic structure of a part of display area of the display device concerning Embodiment 1 of this invention
  • (b) is a non-display area
  • It is sectional drawing which shows schematic structure of and its vicinity.
  • It is a flowchart which shows an example of the manufacturing method of the display device concerning Embodiment 1 of this invention.
  • a schematic configuration of a main part of a comparative exposure mask that does not have a semi-transparent portion, used for forming the first electrode includes a first bank, a lower bank of a second bank, an opening of an edge cover, and a contact hole.
  • (A)-(c) is sectional drawing which shows the formation process of the 1st electrode using the exposure mask for a comparison shown in FIG.
  • the schematic configuration of the main part of the exposure mask used for forming the first electrode according to the second embodiment of the present invention is related to the relationship between the first bank, the lower bank of the second bank, the opening of the edge cover, and the contact hole. It is a top view shown collectively.
  • (A)-(c) is sectional drawing which shows the formation process of the 1st electrode concerning Embodiment 2 of this invention in order of a process.
  • Embodiment 1 An embodiment of the present invention will be described below with reference to FIGS. 1 (a) to (c) to FIG. 9 (a) to (c).
  • FIG. 2A is a cross-sectional view showing a schematic configuration of a part of the display area DA of the display device 1 according to the present embodiment
  • FIG. 2B is a diagram of the display device 1 according to the present embodiment. It is sectional drawing which shows schematic structure of non-display area
  • FIG. 3 is a plan view schematically showing a schematic configuration of a main part of the display device 1 according to the present embodiment.
  • FIG. 4 is a flowchart showing an example of a method for manufacturing the display device 1 according to the present embodiment.
  • the display device 1 is a flexible display device having flexibility that can be bent will be described as an example.
  • the display device 1 is a non-flexible display device that has rigidity and cannot be bent. Also good.
  • the display device 1 includes a base layer 2, a barrier layer 5, a TFT layer 10, a light emitting element layer 20, and a sealing layer from the lower layer side. 30, the adhesive layer 6, and the functional film 7 have a laminated structure laminated in this order.
  • the base material layer 2 has, for example, a lower film 3 and a resin layer 4 provided on the lower film 3.
  • the manufacturing process of the display device 1 includes, for example, a resin layer forming step (S1), a barrier layer forming step (S2), a TFT layer forming step (S3), a light emitting element layer forming step (S4), Sealing layer forming step (S5), upper surface film attaching step (S6), support substrate peeling step (S7), lower surface film attaching step (S8), laminate individualization step (S9), functional film attaching step (S10)
  • S1 resin layer forming step
  • S2 barrier layer forming step
  • S3 a TFT layer forming step
  • S4 a light emitting element layer forming step
  • Sealing layer forming step (S5) Sealing layer forming step (S5), upper surface film attaching step (S6), support substrate peeling step (S7), lower surface film attaching step (S8), laminate individualization step (S9), functional film attaching step (S10)
  • S11 The electronic circuit board mounting step (S11) is included.
  • the resin layer 4 is formed (S1).
  • the barrier layer 5 is formed on the resin layer 4 as an underlayer (undercoat layer) of the TFT layer 10 (S2).
  • a thin film transistor Tr and a TFT (thin film transistor) layer 10 including a plurality of wirings are formed on a support made of a support substrate on which the barrier layer 5 and the resin layer 4 are formed (S3).
  • the light emitting element layer 20 is formed (S4).
  • the sealing layer 30 is formed (S5).
  • an upper film (not shown) is pasted on the sealing layer 30 (S6).
  • the lower surface of the resin layer 4 is irradiated with laser light through the support substrate to reduce the bonding force between the support substrate and the resin layer 4, and the support substrate is peeled from the resin layer 4 (S7).
  • the lower film 3 is attached to the lower surface of the resin layer 4 (S8).
  • the base material layer 2 which consists of the lower surface film 3 and the resin layer 4 is formed.
  • the laminate including the lower film 3, the resin layer 4, the barrier layer 5, the TFT layer 10, the light emitting element layer 20, and the sealing layer 30 is divided to obtain a plurality of pieces (S9).
  • the functional film 7 is attached to the obtained piece by the adhesive layer 6 (S10).
  • the electronic circuit board 61 is mounted on the external connection terminal TM to obtain the display device 1 (S11). Each of these steps is performed by a display device manufacturing apparatus.
  • Examples of the material of the resin layer 4 include polyimide. Examples of the material of the lower film 3 include PET (polyethylene terephthalate).
  • the barrier layer 5 is a layer that prevents foreign substances such as water and oxygen from penetrating into the TFT layer 10 and the light emitting element layer 20 when the display device 1 is used.
  • the barrier layer 5 is formed by, for example, a CVD (chemical vapor deposition) method, a silicon oxide (SiO x ) film, a silicon nitride (SiN x ) film, a silicon oxynitride (SiO x N y ) film, or a laminated film thereof. Can be configured.
  • the TFT layer 10 is a circuit layer, and a thin film transistor Tr (driving element) that drives a light emitting element 21 described later in the light emitting element layer 20, a plurality of wirings including a wiring connected to the thin film transistor Tr, and the plurality of wirings And a planarizing film 16 covering the substrate.
  • Tr driving element
  • the TFT layer forming step (S3) is a circuit layer forming step for forming a TFT layer 10 including a plurality of thin film transistors Tr as a circuit layer.
  • the TFT layer forming step (S3) includes a step of forming a plurality of thin film transistors Tr and the plurality of wirings, and a step of forming a planarizing film 16 covering the plurality of wirings.
  • the TFT layer 10 includes, for example, a semiconductor film 12, an inorganic insulating film 13 (gate insulating film) above the semiconductor film 12, a gate electrode GE above the inorganic insulating film 13, and an upper layer than the gate electrode GE.
  • Inorganic insulating film 14 (interlayer insulating film), upper-layer capacitive wiring CW above inorganic insulating film 14, inorganic insulating film 15 higher than capacitive wiring CW, source electrode SE upper than inorganic insulating film 15, A drain electrode DE and a second electrode connection wiring L1 electrically connected to a second electrode 24 of the light emitting element 21 to be described later, and a layer above the source electrode SE, drain electrode DE, and second electrode connection wiring L1.
  • a planarizing film 16 is provided. Note that a source wiring (not shown) that is electrically connected to the source electrode SE may be used for the second electrode connection wiring L1.
  • the planarization film 16 is provided with a contact hole CH for electrically connecting (connecting) the thin film transistor Tr and the first electrode 22 and slits 16a to 16d.
  • the planarization film 16 is patterned so as to have these contact holes CH and slits 16a to 16d.
  • the contact hole CH is formed in the display area DA.
  • the slits 16a to 16d are formed in the non-display area NA.
  • the slits 16a to 16d are formed in order from the inside to the outside so as to surround the display area DA.
  • the slit 16a exposes a part of the second electrode connection wiring L1.
  • the slit 16a is provided along the edge of the second electrode 24 around the display area DA.
  • the slit 16 a is partly cut (that is, the part of the area) so as to surround the display area DA except for a part of the area between the display area DA and the terminal portion 60. It is formed in a frame shape that is missing.
  • the slit 16a is used as a second electrode connection portion that electrically connects the second electrode connection wiring L1 and a second electrode 24 of the light emitting element 21 described later.
  • the slits 16b to 16d are formed in a frame shape so as to surround the display area DA.
  • the thin film transistor Tr includes a semiconductor film 12, an inorganic insulating film 13 (gate insulating film), a gate electrode GE, an inorganic insulating film 14 (interlayer insulating film), a source electrode SE, and a drain electrode DE.
  • the source electrode SE is connected to the source region of the semiconductor film 12, and the drain electrode DE is connected to the drain region of the semiconductor film 12.
  • the gate electrode GE is electrically connected to a gate wiring (not shown)
  • the source electrode SE is electrically connected to a source wiring (not shown)
  • the drain electrode DE is electrically connected to a drain wiring (not shown). Yes.
  • the semiconductor film 12 is made of, for example, low-temperature polysilicon (LTPS) or an oxide semiconductor.
  • LTPS low-temperature polysilicon
  • 2A and 2B show the case where the thin film transistor Tr having the semiconductor film 12 as a channel has a top gate structure, the thin film transistor Tr may have a bottom gate structure. Good.
  • the gate electrode GE, the source electrode SE, and the drain electrode DE are, for example, aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), and copper (Cu). ), A single-layer film of metal including at least one of the above or a laminated film of the above metals.
  • the inorganic insulating films 13, 14, and 15 can be formed of, for example, a silicon oxide film, a silicon nitride film, or a laminated film formed by CVD.
  • the planarization film 16 can be made of a photosensitive organic material that can be applied, such as polyimide or acrylic.
  • the display device 1 is provided with a display area DA (active area) and a non-display area NA (inactive area).
  • the non-display area NA is a frame area provided so as to surround the display area DA.
  • a terminal portion 60 is provided in the end portion of the TFT layer 10, that is, in the non-display area NA that does not overlap the light emitting element layer 20.
  • the terminal portion 60 includes a terminal TM used for connection to the electronic circuit board 61 and a terminal wiring TW connected to the terminal TM.
  • the terminal wiring TW is electrically connected to various wirings of the TFT layer 10 via the relay wiring LW and the lead wiring DW.
  • the electronic circuit board 61 is, for example, an IC (integrated circuit) chip or a flexible printed circuit board (FPC) mounted on the terminal TM via the anisotropic conductive material 62.
  • the terminal TM, the terminal wiring TW, and the lead wiring DW are formed, for example, in the same process as the source electrode SE. For this reason, the terminal TM, the terminal wiring TW, and the lead-out wiring DW are formed of, for example, the same material as that of the source electrode SE on the inorganic insulating film 15 that is the same layer as the source electrode SE.
  • the relay wiring LW is formed in the same process as the capacity wiring CW, for example. End faces (edges) of the terminal TM, the terminal wiring TW, and the lead-out wiring DW are covered with the planarizing film 16.
  • the light emitting element layer 20 includes, for example, a plurality of light emitting elements 21 formed corresponding to each pixel Px of R (red), G (green), and B (blue).
  • the edge cover 25 is provided.
  • One picture element, which is the minimum unit of display, is composed of, for example, three pixels Px of R (red), G (green), and B (blue).
  • the light emitting element 21 includes a first electrode 22 that is higher than the planarizing film 16, a functional layer 23 that is higher than the first electrode 22, and a second electrode 24 that is higher than the functional layer 23.
  • the second electrode 24 is provided from the display area DA to the non-display area NA.
  • the second electrode 24 includes a part of the second electrode connection wiring L1 formed in the TFT layer 10 through the slit 16a provided in the non-display area NA around the display area DA in the planarizing film 16, and Electrically connected.
  • FIG. 5 is a flowchart showing an example of the light emitting element layer forming step (S4).
  • the light emitting element layer forming step (S4) includes, for example, a first electrode forming step (S21), an edge cover forming step (S22), a functional layer forming step (S23), and a second electrode forming step (S24). Including.
  • the first electrode 22 is formed on the TFT layer 10 formed in the TFT layer forming step (S3) (S21). Next, an edge cover 25 that covers the edge of the first electrode 22 is formed. Thereafter, the functional layer 23 including at least the light emitting layer is formed (S23). Next, the second electrode 24 is formed (S24).
  • the first electrode 22 is an anode (pattern anode) formed in an island shape for each pixel Px
  • the second electrode 24 is a cathode (common cathode) formed in a solid shape common to all the pixels Px. is there.
  • the first electrode 22 may be a cathode and the second electrode 24 may be an anode.
  • the first electrode 22 is made of, for example, a simple substance or an alloy of metal such as Au (gold), Pt (platinum), Ni (nickel), Ag (silver).
  • a light reflecting electrode is used.
  • the 1st electrode 22 may be a laminated body of transparent electrodes, such as ITO (indium tin oxide) and IZO (indium zinc oxide), and a light reflection electrode.
  • a transparent electrode such as ITO or IZO or a translucent electrode such as a metal thin film is used.
  • the display device 1 is a bottom emission type display device that extracts light generated in the light emitting layer from the first electrode 22 side that is the lower electrode
  • the first electrode 22 has, for example, the above-described translucency.
  • An electrode is used.
  • the second electrode 24 for example, the above-described light reflecting electrode or a laminate of a transparent electrode and a light reflecting electrode is used.
  • a first electrode material film made of the material of the first electrode 22 such as a film can be formed by, for example, sputtering, and the first electrode film is patterned. The first electrode formation step (S21) will be described in detail later.
  • the edge cover 25 covers the edge of the first electrode 22.
  • the edge cover 25 prevents a short circuit between the first electrode 22 and the second electrode 24 due to electric field concentration at the pattern end of the first electrode 22.
  • the edge cover 25 is provided with an opening 25a for each pixel Px.
  • the opening 25a of the edge cover 25 becomes a light emitting area of each pixel Px.
  • the edge cover 25 also functions as a pixel separation layer that separates the pixels Px.
  • the edge cover 25 is an organic insulating film.
  • the edge cover 25 is formed, for example, by patterning a photosensitive organic material such as polyimide or acrylic resin by photolithography.
  • the light emitting element layer 20 is an OLED layer including an organic light emitting diode (OLED) as the light emitting element 21, and a functional layer between the first electrode 22 and the second electrode 24.
  • OLED organic light emitting diode
  • the functional layer 23 is configured, for example, by laminating a hole transport layer, a light emitting layer, and an electron transport layer in order from the lower layer side.
  • the functional layer 23 should just contain the light emitting layer at least, and a positive hole transport layer and an electron carrying layer are not essential.
  • the functional layer 23 may include a layer other than the hole transport layer and the electron transport layer.
  • the hole transport layer may also serve as a hole injection layer, and a hole injection layer may be provided between the first electrode 22 and the hole transport layer.
  • the electron transport layer may also serve as an electron injection layer, and an electron injection layer may be provided between the second electrode 24 and the electron transport layer.
  • the functional layer 23 is formed by, for example, a vapor deposition method or an inkjet method.
  • the light emitting layer is formed in an island shape for each pixel Px.
  • the layers other than the light emitting layer in the functional layer 23 may be formed in an island shape for each pixel Px, or may be formed in a solid shape as a common layer common to the plurality of pixels Px.
  • the light emitting element layer 20 may include an inorganic light emitting diode or a quantum dot light emitting diode as the light emitting element 21 instead of the OLED.
  • the sealing layer 30 includes an inorganic sealing film 31 that covers the second electrode 24, an organic sealing film 32 that is above the inorganic sealing film 31, and an inorganic sealing film 33 that covers the organic sealing film 32. .
  • the sealing layer 30 prevents foreign substances (for example, water and oxygen) from penetrating into the light emitting element layer 20.
  • the sealing layer 30 is translucent, and the inorganic sealing films 31 and 33 are made of, for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a stacked film thereof formed by CVD. Can do.
  • the organic sealing film 32 is a light-transmitting organic film thicker than the inorganic sealing films 31 and 33, and is made of a photosensitive organic material (for example, polyimide or acrylic resin) that can be applied to the upper surface of the inorganic sealing film 31. Can be configured.
  • the organic sealing film 32 is formed, for example, by applying ink containing such an organic material onto the inorganic sealing film 31 by inkjet and then curing the ink by irradiating with ultraviolet light (UV). .
  • a first bank 41 and a second bank 42 that define the edge of the organic sealing film 32 are provided in the non-display area NA.
  • Each of the first bank 41 and the second bank 42 is a frame-like bank (in other words, a frame-like convex portion).
  • the first bank 41 functions as a blocking portion (organic sealing film stopper) for blocking the organic sealing film material when the organic sealing film material used for the organic sealing film 32 is applied by inkjet.
  • the edge of the stop film 32 is surrounded.
  • the second bank 42 is formed outside the first bank 41, separated from the first bank 41 and surrounding the first bank 41, and functions as a preliminary damming portion (organic sealing film stopper). .
  • the second bank 42 is formed higher than the first bank 41.
  • the second bank 42 has, for example, a two-layer structure including a lower layer bank 42a and an upper layer bank 42b that is an upper layer than the lower layer bank 42a.
  • the first bank 41 and the lower layer bank 42a are formed by a part of the planarizing film 16, for example.
  • the first bank 41 and the lower layer bank 42a are arranged from the inner side toward the outer side so as to surround the display area DA in the planarizing film 16 in the non-display area NA.
  • the frame-shaped slits 16b, 16c, and 16d are formed.
  • the first bank 41 and the lower layer bank 42a can be displayed in the display area in the planarizing film forming process in the TFT layer forming process (S3).
  • the planarizing film 16 in DA is formed of the same material and at the same time.
  • the inner side indicates the display area DA side of the planarization film 16
  • the outer side indicates the end side of the planarization film 16 (that is, the end side of the TFT layer 10).
  • the upper bank 42b is formed of the same material and at the same time as the edge cover 25, for example, in the edge cover forming step (S22).
  • the first bank 41 and the second bank 42 may be formed of materials different from those of the planarization film 16 and the edge cover 25 in independent steps, although the number of steps increases.
  • the functional film 7 is a film having predetermined functions such as an optical compensation function, a touch sensor function, and a protection function, and is adhered to the surface of the display device 1 by the adhesive layer 6.
  • a flexible display device can be realized as the display device 1 by attaching the lower surface film 3 to the lower surface of the resin layer 4 after peeling the support substrate from the resin layer 4 as described above.
  • the support substrate on which the resin layer 4 and the barrier layer 5 are formed is used as the base material of the display device 1 according to the present embodiment.
  • the said base material is not limited to the said structure, Various well-known base materials, such as a glass substrate, a plastic substrate, a plastic film, can be used.
  • FIG. 6 shows a schematic configuration of a main part of the exposure mask 51 used for forming the first electrode 22 according to the present embodiment.
  • a plan view shown together with the relationship with the contact hole CH. (A) to (c) of FIG. 1 are taken along line AA ′ shown in FIG. 6 in the exposure mask 51 and the first electrode formation step (S21) superimposed on the exposure mask 51.
  • a cross section of the exposure mask 51 and the display device 1 when the display device 1 in the middle of manufacture is cut is shown.
  • the exposure mask 51 according to the present embodiment is a multi-tone mask having a plurality of light shielding portions 52, a light transmitting portion 53, and a plurality of semi-light transmitting portions 54.
  • the exposure mask 51 according to the present embodiment has a light-shielding pattern corresponding to the light-shielding portion 52 and a semi-transparent material on a transparent base material 55 such as a glass substrate.
  • the semi-translucent part 54 is referred to as a line.
  • a light shielding pattern corresponding to is formed.
  • Each light shielding portion 52 has substantially the same shape as the first electrode 22.
  • the planarizing film 16 is provided with a contact hole CH for electrically connecting (connecting) the thin film transistor Tr and the first electrode 22.
  • the first electrode 22 is formed in a region including the region where the contact hole CH is formed in the planarizing film 16.
  • One end of the first electrode 22 is provided with a protrusion 22a that partially protrudes toward the adjacent first electrode 22 in plan view so as to cover the contact hole CH.
  • the light shielding part 52 is a part from one end of the light shielding part 52 toward the adjacent light shielding part 52 in plan view so as to cover the contact hole CH as shown in FIG. 6.
  • the protrusion part 52a which protrudes automatically is provided.
  • the semi-translucent portion 54 transmits light having an exposure intensity between the light-shielding portion 52 and the translucent portion 53 by blocking a part of the light with the above line. Thereby, the semi-translucent part 54 implement
  • the semi-translucent portion 54 is formed in a strip shape adjacent to the protruding portion 52a of the light shielding portion 52 and straddling adjacent pixels Px so as to connect the adjacent light shielding portions 52 to each other. That is, the semi-translucent portion 54 is the shortest distance between the adjacent light shielding portions 52, and is a gap region between the protruding portion 52 a of one light shielding portion 52 and the other light shielding portion 52 among the adjacent light shielding portions 52. Correspondingly, it is provided across the adjacent pixels Px, and is formed over the entire gap region between the protruding part 52a of one adjacent light shielding part 52 and the other light shielding part 52.
  • the other of the protruding parts 52 a of the one light shielding part 52 among the light shielding parts 52 adjacent to the semi-transparent part 54 via the gap region of the shortest distance, the other of the protruding parts 52 a of the one light shielding part 52.
  • lines light shielding pattern
  • the opposing side 52a1 is the side closest to the adjacent light shielding part 52 in the protruding part 52a (that is, the upper side, the lower side, and the right side in the protruding part 52a in FIG. 6). Of the right side).
  • the part other than the light shielding part 52 and the semi-translucent part 54 is a translucent part 53 made of a transparent base material 55 such as a glass substrate. As shown in FIG. 1A, a light transmitting portion 53 is disposed on the slits 16a to 16d.
  • FIG. 7 is a flowchart showing an example of the first electrode formation step (S21).
  • the first electrode formation step (S21) includes a conductive film formation step (S31), a photoresist formation step (S32), a photoresist exposure step (S33), a photoresist development step (S34), and a conductive film etching step (S35). ) Is included.
  • a metal film is formed on the TFT layer 10 so as to cover the planarizing film 16 in which the frame-shaped slits 16b to 16d are formed.
  • a first electrode material film 122 made of the material of the first electrode 22 such as a film is formed by, for example, sputtering (S31).
  • a photoresist PR is formed on the first electrode material film 122 so as to cover the first electrode material film 122 (S32). At this time, a positive photoresist is used as the photoresist PR.
  • the exposure mask 51 on which the above-described light-shielding pattern is formed is placed on the photoresist PR, and the photoresist PR is exposed by irradiating light from above the exposure mask 51 (S33).
  • the optimum exposure condition (exposure intensity) under the planarizing film 16 specifically, the upper surface of the layer below the planarizing film 16 exposed from the slits 16b to 16d).
  • the photoresist PR is exposed with an exposure intensity that does not leave the photoresist PR in the slits 16b to 16d.
  • the photoresist PR when the photoresist PR is developed, only the portion of the photoresist PR that overlaps the light shielding portion 52 remains, and the portion that overlaps the light transmitting portion 53 and the semi-light transmitting portion 54 is removed ( That is, the portion overlapping the light transmitting portion 53 and the semi-light transmitting portion 54 is completely removed and does not remain), and the photoresist PR is exposed with an exposure intensity.
  • the photoresist PR is developed with a developer (S34).
  • S34 developer
  • the first electrode material film 122 is selectively removed by etching the first electrode material film 122 using the developed photoresist PR as a mask. Thereby, the first electrode 22 made of the first electrode material film 122 is formed in the portion where the photoresist PR is left. Thereafter, the photoresist PR is removed with a photoresist remover.
  • the plurality of first electrodes 22 are respectively formed in the regions including the contact holes CH on the planarization film 16 in each pixel Px.
  • FIG. 8 shows a schematic configuration of a main part of a comparative exposure mask 151 used for forming the first electrode 22 and not having the semi-translucent portion 54.
  • FIGS. 9A to 9C are cross-sectional views showing the process of forming the first electrode 22 using the comparative exposure mask 151 shown in FIG. 9A to 9C are the BB ′ line shown in FIG. 8, and the exposure mask 151 and the first electrode forming step (S21) superimposed on the exposure mask 151 in FIG.
  • a cross section of the exposure mask 151 and the display device 1 when the display device 1 in the middle of manufacture is cut is shown.
  • the comparative exposure mask 151 does not have the semi-translucent portion 54, and the gap between the adjacent light-shielding portions 52 is entirely between the translucent portions 53. Except for this point, it has the same configuration as the exposure mask 51 according to the present embodiment.
  • the film thickness of the photoresist PR is different between the upper side and the lower side of the planarizing film 16. For this reason, when the photoresist is exposed under the optimum exposure condition (exposure intensity) below the planarizing film 16, as described above, overexposure occurs on the upper side of the planarizing film 16, and the first electrode 22 is exposed. There is a possibility that the size in plan view is reduced, and the protruding portion 22a is missing (that is, lost).
  • the light shielding portion 52 is simply enlarged so that the gap between the adjacent first electrodes 22 is less than the resolution of the exposure apparatus (for example, 3 ⁇ m). I can't. Therefore, the size of the gap region between the adjacent light shielding portions 52 shown in FIG. 9A is designed to be close to the resolution of the exposure apparatus.
  • the photoresist PR when the photoresist PR is exposed on the upper side of the planarizing film 16 under the optimal exposure conditions, the lower side of the planarizing film 16 is under-exposed, as shown in FIG. In addition, the photoresist PR may remain below the planarizing film 16 after the development of the photoresist PR.
  • the developed photoresist PR is left as it is, as shown in FIG. 9C.
  • the first electrode material film 122 is etched using as a mask, an unnecessary pattern of the first electrode material film 122 that becomes the first electrode 22 remains below the planarization film 16.
  • the slit 16a of the planarizing film 16 is partially provided with the second electrode connection wiring L1 electrically connected to the second electrode 24 of the light emitting element 21 shown in FIG. Yes.
  • a lead wiring DW shown in FIG. 2B is provided in a part of the slits 16b and 16c. Therefore, for example, if an unnecessary pattern of the first electrode material film 122 (in other words, an unnecessary pattern of the first electrode 22) remains in these slits 16a to 16c, there is a possibility that leakage between wirings may occur. If the wiring is exposed in the slit 16d, the same problem may occur in the slit 16d.
  • the exposure mask 51 in which the semi-translucent portion 54 is provided between the adjacent light shielding portions 52 adjacent to the protruding portion 52a of the light shielding portion 52 is used, and a photoresist exposure process ( In S33), when the photoresist PR is developed, only the portion of the photoresist PR that overlaps the light shielding portion 52 remains, and the portion that overlaps the light transmitting portion 53 and the semi-light transmitting portion 54 is removed. To expose the photoresist PR.
  • the portion of the photoresist PR that overlaps the protruding portion 52a is appropriately overexposed due to the difference in exposure intensity between the light shielding portion 52 and the semi-transmissive portion 54.
  • the photoresist PR can be exposed.
  • the photoresist PR below the planarizing film 16 is removed by one exposure while leaving the portion of the photoresist PR overlapping the protruding portion 52a on the upper side of the planarizing film 16 in this way. Therefore, an unnecessary pattern of the first electrode material film 122 that becomes the first electrode 22 does not remain below the planarizing film 16.
  • the first electrode 22 of the light emitting element 21 provided for each pixel Px can be formed without missing a necessary portion or leaving an unnecessary pattern. 1 and the exposure mask 51 can be provided.
  • a multi-tone mask realizes three exposure intensities (exposure levels), thereby forming two types of photoresists after development.
  • the photoresist under the multi-tone mask is completely removed only in the portion that overlaps the light-transmitting portion, and the portion that overlaps the light-shielding portion and the semi-light-transmitting portion is different. Remains in thickness.
  • a pattern having two types of thickness is formed on a film under the photoresist by utilizing the difference in the thickness of the photoresist.
  • the unexposed part, the exposure part, the intermediate exposure part, and the exposure intensity are set in three stages.
  • the exposure conditions are adjusted below the planarizing film 16 so that the first electrode material film 122 does not remain below the planarizing film 16 (that is, below the level difference). Over exposure is performed on the upper side. Thereby, as described above, the photoresist PR under the semi-translucent portion 54 is removed.
  • the first electrode material film 122 on the upper side of the planarizing film 16 is appropriately patterned without being overexposed in the semi-transmissive portion 54 using the difference in exposure intensity.
  • the exposure is performed with the exposure intensity.
  • the first electrodes 22 of the light emitting elements 21 are formed so as to be separated from each other for each pixel Px.
  • a photoresist having a thickness smaller than that of the light shielding portion is left after the development under the semi-transparent portion of the multi-tone mask.
  • the semi-translucent portion 54 is formed so as to connect the adjacent light shielding portions 52 as in the present embodiment, the thickness is conventionally below the adjacent light shielding portions 52.
  • a thin photoresist will remain, and the adjacent first electrodes 22 will be connected. Therefore, such a multi-tone mask is not used for forming the first electrode 22.
  • the exposure mask 51 according to the present embodiment is not conventionally known.
  • the first electrode 22 of the light emitting element 21 provided for each pixel Px is It can be formed without missing necessary portions or leaving unnecessary patterns.
  • the exposure mask 51 that is a multi-tone mask is a gray tone mask having a gray tone portion as the semi-transparent portion 54
  • the present embodiment is not limited to this, and the exposure mask 51 (multi-tone mask) has a semi-transparent film as a semi-transparent portion 54 on a transparent base material 55 such as a glass substrate.
  • a halftone mask having a formed halftone portion may be used. Also in this case, the same effect as described above can be obtained.
  • the case where the portion other than the light-shielding portion 52 corresponding to the first electrode 22 and the semi-light-transmissive portion 54 between the adjacent light-shielding portions 52 in the exposure mask 51 is the light-transmissive portion 53 is taken as an example.
  • the exposure mask 51 is an exposure mask for forming the first electrode 22, and the photoresist PR needs to be removed except for the portion overlapping the first electrode 22.
  • the part which requires the semi-transparent part 54 is only around the light-shielding part 52 corresponding to the first electrode 22, and the semi-transparent part 54 disappears around the first electrode 22 (particularly, by overexposure). It suffices if it is formed even in a portion adjacent to a potential portion.
  • the semi-transparent part 54 is also provided in a part overlapping the planarizing film 16 other than the slits 16 a to 16 d in the non-display area NA. It may be provided. That is, for example, the exposure may be performed on the upper portion of the planarizing film 16 in the non-display area NA under the exposure conditions suitable for the upper portion of the planarizing film 16.
  • FIGS. 10 and 11 (a) to (c) Another embodiment of the present invention will be described below with reference to FIGS. 10 and 11 (a) to (c).
  • members having the same functions as those described in the first embodiment are denoted by the same reference numerals and description thereof is omitted.
  • FIG. 10 shows a schematic configuration of a main part of the exposure mask 51 used for forming the first electrode 22 according to the present embodiment.
  • a plan view shown together with the relationship with the contact hole CH. 11A to 11C are cross-sectional views showing the steps of forming the first electrode 22 according to this embodiment in the order of steps.
  • (A) to (c) in FIG. 11 are taken along line CC ′ shown in FIG. 10 in the exposure mask 51 and the first electrode formation step (S21) superimposed on the exposure mask 51.
  • a cross section of the exposure mask 51 and the display device 1 when the display device 1 in the middle of manufacture is cut is shown.
  • the semi-translucent portion 54 is provided in a part of the periphery of the light shielding portion 52 as an example.
  • the semi-translucent portion 54 surrounds the entire periphery of the light shielding portion 52 as shown in FIG. 10 and FIG. This is different from the first embodiment in that it is formed as described above.
  • the semi-transparent portion 54 has the shortest distance between the first semi-transmissive portion 54 a formed in a frame shape so as to surround each light shielding portion 52 and the adjacent light shielding portions 52.
  • the exposure mask 51 is the same as the exposure mask 51 according to the first embodiment except that the second semi-transmissive portion 54b formed in a band shape is formed in the gap region.
  • the first semi-transmissive portion 54a has a frame so as to surround each light shielding portion 52 in each pixel Px when the exposure mask 51 is overlapped with the first electrode forming substrate on which the first electrode 22 is formed. It is formed in a shape.
  • the second semi-transmissive portion 54b has a gap area between the adjacent light shielding portions 52 in the shortest distance between adjacent light shielding portions 52. It straddles between adjacent pixels Px so that they are connected (more precisely, the adjacent light-shielding portions 52 are connected via the first semi-transmissive portion 54a surrounding the light-shielding portion 52 formed for each pixel Px). Is formed.
  • a frame-like line (light-shielding pattern) and a frame-like space (slits) having a line width smaller than the resolution (resolution limit) of the exposure device so as to surround the light-shielding part 52 Pattern) is repeatedly formed at regular intervals.
  • the second semi-transmissive portion 54b among the light shielding portions 52 that are adjacent to each other through the gap region of the shortest distance, the protruding portion 52a of one light shielding portion 52 and the opposite side 52a1 to the other light shielding portion 52 Lines having the same length are provided in stripes at regular intervals in parallel with the opposing side 52a1.
  • the manufacturing method of the display device 1 according to the present embodiment uses the exposure mask shown in FIGS. 10 and 11A as the exposure mask 51.
  • the semi-translucent portion 54 is formed around the light shielding portion 52 so as to surround the light shielding portion 52, it is flat in the photoresist exposure step (S33). Even if the photoresist PR is exposed under the optimal exposure conditions under the planarization film 16 so that the photoresist PR under the conversion film 16 can be removed, the light shielding portion 52 is overexposed. There is nothing to do. Therefore, appropriate exposure of the photoresist PR can be performed on both the upper side and the lower side of the planarizing film 16.
  • a part of the frame-like line and the stripe-like line are provided between the light shielding parts 52 in the row direction, which is the protruding direction of the protruding part 52a.
  • the semi-transparent portion 54 is formed across the adjacent pixels Px so as to connect the adjacent light shielding portions 52, and is adjacent between the light shielding portions 52 in the column direction orthogonal to the row direction.
  • the semi-light-transmitting part 54 composed of a frame-shaped line surrounding one light-shielding part 52 and the semi-light-transmissive part 54 composed of a frame-shaped line surrounding the other light-shielding part 52 are transparent.
  • the case where the light part 53 is provided is illustrated as an example.
  • the present embodiment is not limited to this, and light shielding adjacent in the row direction and column direction so as to connect between the light shielding portions 52 adjacent in the row direction and between the light shielding portions 52 adjacent in the column direction, respectively.
  • a semi-translucent portion 54 may be provided in the entire gap region between the portions 52.
  • the translucent part 53 may be a halftone part instead of the gray tone part.
  • the method for manufacturing the display device 1 according to the first aspect of the present invention includes a step of forming a circuit layer (TFT layer 10) including a plurality of driving elements (thin film transistors Tr), a first electrode 22 on the circuit layer, Forming a plurality of first electrodes 22 for each pixel Px in a plurality of light emitting elements 21 in which at least a functional layer 23 including a light emitting layer and a second electrode 24 are laminated in this order,
  • the step of forming the first electrode 22 includes a step of forming a first electrode material film 122 on the circuit layer and a step of forming a positive photoresist PR on the first electrode material film 122.
  • the photoresist PR is exposed with an exposure intensity at which only the remaining portion is overlapped with the light-transmitting portion 53 and the semi-light-transmitting portion 54.
  • the semi-transparent part 54 is adjacent to the light shielding part 52. You may use the exposure mask 51 currently formed so that it may connect.
  • the semi-transparent portion 54 is at least adjacent to the light shielding.
  • An exposure mask 51 provided corresponding to the gap region with the shortest distance between the portions 52 may be used.
  • the first electrode 22 covers the contact hole CH that electrically connects the first electrode 22 and the driving element.
  • the protrusion 22a partially protrudes toward the adjacent first electrode 22, and in the step of exposing the photoresist PR, the light shielding portion 52 is used as the exposure mask 51.
  • the protruding portion 22a of the first electrode 22 has a protruding portion 52a that partially protrudes toward the adjacent light shielding portion 52 in plan view so as to cover the contact hole CH, Using the exposure mask 51 in which the semi-translucent portion 54 is formed so as to connect at least the adjacent light-shielding portions 52 adjacent to the protruding portions 52a provided in the light-shielding portions 52. Good.
  • the semi-transparent portion 54 serves as the light-shielding portion as the exposure mask 51 in the step of exposing the photoresist PR.
  • An exposure mask 51 formed on at least a part of the periphery of the portion 52 may be used.
  • the step of forming the circuit layer includes a plurality of wirings (for example, the second electrode connection wiring L1, the capacitance wiring CW). , A gate wiring, a source wiring, etc.) and a step of forming a planarization film 16 that covers the plurality of wirings.
  • the planarization film 16 includes: In the step of patterning the planarizing film 16 so as to have at least one slit (slits 16a to 16d) in the non-display area NA and exposing the photoresist PR, the light-transmitting portion is used as the exposure mask 51. An exposure mask 51 formed so that 53 overlaps the at least one slit may be used.
  • the manufacturing method of the display device 1 according to aspect 7 of the present invention is the above aspect 6, wherein the plurality of wirings are connection wirings (second electrode connection wiring L1) electrically connected to the second electrode 24.
  • the at least one slit may include a connection portion (slit 16a) for electrically connecting the second electrode 24 and the connection wiring.
  • An exposure mask 51 according to an aspect 8 of the present invention includes a first electrode 22, a functional layer 23 including at least a light emitting layer, a second layer on a circuit layer (TFT layer 10) including a plurality of driving elements (thin film transistors Tr).
  • TFT layer 10 a circuit layer
  • Tr driving elements
  • a plurality of semi-translucent portions 54 that transmit light having an exposure intensity with the light portion 53 are provided.
  • the exposure mask 51 according to the ninth aspect of the present invention may be formed so that the semi-translucent portion 54 connects the adjacent light shielding portions 52 in the eighth aspect.
  • the semi-transparent portion 54 may be provided at least corresponding to the gap region of the shortest distance between the adjacent light-shielding portions 52. .
  • the exposure mask 51 according to aspect 11 of the present invention is the exposure mask 51 according to aspect 9 or 10, wherein the first electrode 22 covers the contact hole CH that electrically connects the first electrode 22 and the driving element. In plan view, it has a protruding portion 22 a partially protruding toward the adjacent first electrode 22, and the light shielding portion 52 corresponds to the protruding portion 22 a of the first electrode 22 and the contact hole.
  • the projections 22a that partially project toward the adjacent light shielding portions 52 in plan view so as to cover the CH are provided, and the semi-translucent portions 54 are provided at least in the light shielding portions 52. It may be provided adjacent to the portion 52a.
  • the semi-transparent portion 54 may be formed on at least a part of the light shielding portion 52.
  • the exposure mask 51 according to the thirteenth aspect of the present invention is the exposure mask 51 according to any one of the eighth to twelfth aspects, wherein the circuit layer includes a plurality of wirings (for example, a second electrode connection wiring L1, a capacitor wiring CW, a gate wiring, a source wiring, etc. ) And the planarizing film 16 covering the plurality of wirings, and the planarizing film 16 has at least one slit (slits 16a to 16d) in the non-display area NA, and the translucent portion 53 May be formed so as to overlap the at least one slit.
  • the circuit layer includes a plurality of wirings (for example, a second electrode connection wiring L1, a capacitor wiring CW, a gate wiring, a source wiring, etc. )
  • the planarizing film 16 covering the plurality of wirings, and the planarizing film 16 has at least one slit (slits 16a to 16d) in the non-display area NA, and the translucent portion 53 May be formed so as to
  • the exposure mask 51 according to the fourteenth aspect of the present invention is the exposure mask 51 according to the thirteenth aspect, wherein the plurality of wirings include a connection wiring (second electrode connection wiring L1) electrically connected to the second electrode 24, and One slit may include a connection portion (slit 16a) for electrically connecting the second electrode and the connection wiring.
  • the plurality of wirings include a connection wiring (second electrode connection wiring L1) electrically connected to the second electrode 24, and
  • One slit may include a connection portion (slit 16a) for electrically connecting the second electrode and the connection wiring.
  • Display device 10 TFT layer (circuit layer) 16 Flattening film CH Contact hole 16a, 16b, 16c, 16d Slit 21 Light emitting element 22 First electrode 22a, 52a Projection part 23 Functional layer 24 Second electrode 41 First bank 42 Second bank 42a Lower layer bank 51 Exposure mask 52 Light shielding Part 53 Translucent part 54 Semi-translucent part 122 First electrode material film CH Contact hole NA Non-display area DW Lead wiring L1 Second electrode connection wiring (connection wiring) PR Photoresist Px Pixel Tr Thin film transistor (Drive element)

Abstract

表示デバイスの製造方法は、第１電極に対応する複数の遮光部と、透光部と、隣り合う上記遮光部間の少なくとも一部にそれぞれ形成された複数の半透光部とを有する露光マスクを用いて、第１電極材料膜上に成膜されたフォトレジストを、該フォトレジストを現像したときに、該フォトレジストにおける、上記遮光部に重畳する部分のみが残り、上記透光部と上記半透光部とに重畳する部分は除去される露光強度で露光する工程を含む。

Description

表示デバイスの製造方法および露光マスク
　本発明は、表示デバイスの製造方法および露光マスクに関する。
　特許文献１には、基板に、複数の有機発光素子の各々に対応した駆動素子を形成する工程と、複数の有機発光素子の各々に対応した駆動素子を形成する工程と、駆動素子に対応する位置に接続孔を有する平坦化膜を形成する工程と、複数の有機発光素子の各々に対応した第１電極（下部電極）を、接続孔を含む領域に形成する工程と、を含み、第１電極を形成する工程が、第１電極材料膜（下部電極材料膜）を形成する工程と、第１電極材料膜の上にフォトレジストを形成する工程と、フォトレジストを、マスクを用いて露光した後、現像する工程と、フォトレジストをマスクとしたエッチングにより第１電極材料膜を選択的に除去する工程とを含む表示デバイスの製造方法が開示されている。
日本国公開特許公報「特開２０１０－１８２６３８号（２０１０年８月１９日公開）」
　しかしながら、一般的に、平坦化膜は、例えば端子部等、非表示領域の少なくとも一部には設けられていない。上記特許文献１でも、上記基板の一辺には、外部接続端子を形成するための、封止用基板および接着層から露出した領域が設けられている。また、表示デバイスが例えばフレキシブル表示デバイスである場合等、有機発光素子等の発光素子を、有機封止膜を含む封止膜で覆う場合、非表示領域には、有機封止膜材料を堰き止める枠状のバンクが形成される。このようなバンクは、例えば、非表示領域において平坦化膜にスリットを形成することで、表示領域における平坦化膜と同時に形成される。このため、一般的に、平坦化膜は、段差（凹凸）を有している。
　このため、平坦化膜のパターニング後に、該平坦化膜上に、上記特許文献１のように第１電極材料膜を成膜し、フォトリソグラフィにより、上記第１電極材料膜からなる第１電極を形成するときは、平坦化膜の段差がある状態で、上記第１電極材料膜上のフォトレジストの露光および現像を行うことになる。
　このように平坦化膜に段差がある場合、平坦化膜の上側と下側とでは、フォトレジストの膜厚が異なる。このため、平坦化膜の下側で最適な露光条件（露光強度）でフォトレジストの露光を行うと、平坦化膜の上側では、オーバー露光となり、現像後のフォトレジストの平面視でのサイズが小さくなることで、第１電極の平面視でのサイズが小さくなる。
　したがって、例えば、第１電極の一端に、薄膜トランジスタと第１電極とを電気的に導通（接続）させるためのコンタクトホールを覆う突出部が設けられている場合、平坦化膜の下側で最適な露光条件でフォトレジストの露光を行うと、オーバー露光により、現像後に上記突出部上のフォトレジストが無くなってしまい、上記突出部が無くなる可能性がある。
　一方、第１電極を形成する、平坦化膜の上側で最適な露光条件でフォトレジストの露光を行うと、平坦化膜の上側よりもフォトレジストの膜厚が厚い、平坦化膜の下側では、アンダー露光となり、フォトレジストが残り、平坦化膜の下側に、第１電極材料膜が残る場合がある。
　そこで、本発明の一態様は、画素毎に設けられる、発光素子の第１電極を、必要な部分が欠けたり不要なパターンが残ったりすることなく形成することができる、表示デバイスの製造方法および露光マスクを提供することを目的とする。
　上記の課題を解決するために、本発明の一態様にかかる表示デバイスの製造方法は、複数の駆動素子を含む回路層を形成する工程と、上記回路層上に、第１電極と、少なくとも発光層を含む機能層と、第２電極とが、この順に積層された複数の発光素子における、複数の上記第１電極を、画素毎に形成する工程とを含み、上記第１電極を形成する工程は、上記回路層上に、第１電極材料膜を成膜する工程と、上記第１電極材料膜上に、ポジ型のフォトレジストを成膜する工程と、上記第１電極に対応する複数の遮光部と、透光部と、隣り合う上記遮光部間の少なくとも一部にそれぞれ形成された、上記遮光部と上記透光部との間の露光強度の光を透過させる、複数の半透光部とを有する露光マスクを用いて、上記フォトレジストを露光する工程と、露光した上記フォトレジストを現像する工程と、現像後の上記フォトレジストをマスクとして上記第１電極材料膜をエッチングする工程とを含み、上記フォトレジストを露光する工程では、上記フォトレジストを現像したときに、上記フォトレジストにおける、上記遮光部に重畳する部分のみが残り、上記透光部と半透光部とに重畳する部分は除去される露光強度で上記フォトレジストを露光する。
　上記の課題を解決するために、本発明の一態様にかかる露光マスクは、複数の駆動素子を含む回路層上に、第１電極と、少なくとも発光層を含む機能層と、第２電極とが、この順に積層された複数の発光素子が設けられた表示デバイスにおける、複数の上記第１電極を、画素毎に形成するためのフォトレジストの露光に用いられる露光マスクであって、上記第１電極に対応する複数の遮光部と、透光部と、隣り合う上記遮光部間の少なくとも一部にそれぞれ形成された、上記遮光部と上記透光部との間の露光強度の光を透過させる、複数の半透光部とを有している。
　本発明の一態様によれば、画素毎に設けられる、発光素子の第１電極を、必要な部分が欠けたり不要なパターンが残ったりすることなく形成することができる、表示デバイスの製造方法および露光マスクを提供することができる。
（ａ）～（ｃ）は、本発明の実施形態１にかかる第１電極の形成工程を、工程順に示す断面図である。 （ａ）は、本発明の実施形態１にかかる表示デバイスの表示領域の一部の概略構成を示す断面図であり、（ｂ）は、本発明の実施形態１にかかる表示デバイスの非表示領域およびその近傍の概略構成を示す断面図である。 本発明の実施形態１にかかる表示デバイスの要部の概略構成を模式的に示す平面図である。 本発明の実施形態１にかかる表示デバイスの製造方法の一例を示すフローチャートである。 本発明の実施形態１にかかる発光素子層形成工程の一例を示すフローチャートである。 本発明の実施形態１にかかる、第１電極の形成に用いる露光マスクの要部の概略構成を、第１バンク、第２バンクの下層バンク、エッジカバーの開口部、およびコンタクトホールとの関係と併せて示す平面図である。 本発明の実施形態１にかかる第１電極形成工程の一例を示すフローチャートである。 第１電極の形成に用いる、半透光部を有さない比較用の露光マスクの要部の概略構成を、第１バンク、第２バンクの下層バンク、エッジカバーの開口部、およびコンタクトホールとの関係と併せて示す平面図である。 （ａ）～（ｃ）は、図８に示す比較用の露光マスクを用いた第１電極の形成工程を、その問題点と併せて、工程順に示す断面図である。 本発明の実施形態２にかかる、第１電極の形成に用いる露光マスクの要部の概略構成を、第１バンク、第２バンクの下層バンク、エッジカバーの開口部、およびコンタクトホールとの関係と併せて示す平面図である。 （ａ）～（ｃ）は、本発明の実施形態２にかかる第１電極の形成工程を、工程順に示す断面図である。
　〔実施形態１〕
　本発明の一実施形態について図１の（ａ）～（ｃ）ないし図９の（ａ）～（ｃ）に基づいて説明すれば以下の通りである。
　＜表示デバイスの構成および製造方法の概要＞
　まず、本実施形態にかかる表示デバイス１の製造方法の概要について、該表示デバイス１の概略構成と併せて以下に説明する。
　図２の（ａ）は、本実施形態にかかる表示デバイス１の表示領域ＤＡの一部の概略構成を示す断面図であり、図２の（ｂ）は、本実施形態にかかる表示デバイス１の非表示領域ＮＡおよびその近傍の概略構成を示す断面図である。図３は、本実施形態にかかる表示デバイス１の要部の概略構成を模式的に示す平面図である。図４は、本実施形態にかかる表示デバイス１の製造方法の一例を示すフローチャートである。
　以下では、表示デバイス１が、折り曲げ可能な可撓性を有するフレキシブル表示デバイスである場合を例に挙げて説明するが、表示デバイス１は、剛性を有する、折り曲げできない非フレキシブルな表示デバイスであってもよい。
　本実施形態にかかる表示デバイス１は、図２の（ａ）・（ｂ）に示すように、下層側から、基材層２、バリア層５、ＴＦＴ層１０、発光素子層２０、封止層３０、接着層６、および機能フィルム７が、この順に積層された積層構造を有している。基材層２は、例えば、下面フィルム３と、該下面フィルム３上に設けられた樹脂層４とを有している。
　表示デバイス１の製造工程は、図４に示すように、例えば、樹脂層形成工程（Ｓ１）、バリア層形成工程（Ｓ２）、ＴＦＴ層形成工程（Ｓ３）、発光素子層形成工程（Ｓ４）、封止層形成工程（Ｓ５）、上面フィルム貼付工程（Ｓ６）、支持基板剥離工程（Ｓ７）、下面フィルム貼付工程（Ｓ８）、積層体個片化工程（Ｓ９）、機能フィルム貼付工程（Ｓ１０）、電子回路基板実装工程（Ｓ１１）を含んでいる。
　表示デバイス１の製造工程では、図２の（ａ）・（ｂ）および図４に示すように、まず、透光性を有する図示しない支持基板（例えば、ガラス基板等からなるマザー基板）上に、樹脂層４を形成する（Ｓ１）。次いで、樹脂層４上に、ＴＦＴ層１０の下地層（アンダーコート層）として、バリア層５を形成する（Ｓ２）。次いで、上記バリア層５および樹脂層４が形成された支持基板からなる支持体上に、薄膜トランジスタＴｒおよび複数の配線を含むＴＦＴ（薄膜トランジスタ）層１０を形成する（Ｓ３）。次いで、発光素子層２０を形成する（Ｓ４）。次いで、封止層３０を形成する（Ｓ５）。次いで、封止層３０上に図示しない上面フィルムを貼り付ける（Ｓ６）。次いで、上記支持基板越しに樹脂層４の下面にレーザ光を照射して支持基板および樹脂層４間の結合力を低下させ、支持基板を樹脂層４から剥離する（Ｓ７）。次いで、樹脂層４の下面に下面フィルム３を貼り付ける（Ｓ８）。これにより、下面フィルム３および樹脂層４からなる基材層２が形成される。次いで、下面フィルム３と樹脂層４とバリア層５とＴＦＴ層１０と発光素子層２０と封止層３０とを含む積層体を分断し、複数の個片を得る（Ｓ９）。次いで、得られた個片に、接着層６により、機能フィルム７を貼り付ける（Ｓ１０）。次いで、外部接続用の端子ＴＭに電子回路基板６１をマウントし、表示デバイス１とする（Ｓ１１）。なお、これら各ステップは表示デバイス製造装置が行う。
　樹脂層４の材料としては、例えば、ポリイミドが挙げられる。下面フィルム３の材料としては、例えばＰＥＴ（ポリエチレンテレフタレート）等が挙げられる。
　バリア層５は、表示デバイス１の使用時に、水、酸素等の異物がＴＦＴ層１０、発光素子層２０に浸透することを防ぐ層である。バリア層５は、例えば、ＣＶＤ（化学蒸着）法により形成される、酸化シリコン（ＳｉＯｘ）膜、窒化シリコン（ＳｉＮｘ）膜、酸窒化シリコン（ＳｉＯｘＮｙ）膜、またはこれらの積層膜で構成することができる。
　ＴＦＴ層１０は、回路層であり、発光素子層２０における後述する発光素子２１を駆動する薄膜トランジスタＴｒ（駆動素子）と、上記薄膜トランジスタＴｒに接続された配線を含む複数の配線と、上記複数の配線を覆う平坦化膜１６とを含む。
　ＴＦＴ層形成工程（Ｓ３）は、回路層として、複数の薄膜トランジスタＴｒを含むＴＦＴ層１０を形成する回路層形成工程である。ＴＦＴ層形成工程（Ｓ３）は、複数の薄膜トランジスタＴｒおよび上記複数の配線を形成する工程と、上記複数の配線を覆う平坦化膜１６を形成する工程とを含んでいる。
　ＴＦＴ層１０には、例えば、半導体膜１２と、半導体膜１２よりも上層の無機絶縁膜１３（ゲート絶縁膜）と、無機絶縁膜１３よりも上層のゲート電極ＧＥと、ゲート電極ＧＥよりも上層の無機絶縁膜１４（層間絶縁膜）と、無機絶縁膜１４よりも上層の容量配線ＣＷと、容量配線ＣＷよりも上層の無機絶縁膜１５と、無機絶縁膜１５よりも上層のソース電極ＳＥ、ドレイン電極ＤＥ、および、後述する発光素子２１の第２電極２４と電気的に接続された第２電極接続配線Ｌ１と、これらソース電極ＳＥ、ドレイン電極ＤＥ、第２電極接続配線Ｌ１よりも上層の平坦化膜１６とが設けられている。なお、第２電極接続配線Ｌ１には、ソース電極ＳＥと電気的に接続された、図示しないソース配線を使用してもよい。
　平坦化膜１６には、薄膜トランジスタＴｒと第１電極２２とを電気的に導通（接続）させるためのコンタクトホールＣＨが設けられているとともに、スリット１６ａ～１６ｄが設けられている。平坦化膜形成工程では、平坦化膜１６が、これらコンタクトホールＣＨおよびスリット１６ａ～１６ｄを有するようにパターン形成される。
　なお、コンタクトホールＣＨは、表示領域ＤＡ内に形成される。一方、スリット１６ａ～１６ｄは、非表示領域ＮＡに形成される。スリット１６ａ～１６ｄは、表示領域ＤＡを囲むように、内側から外側に向かって順に形成されている。
　スリット１６ａは、第２電極接続配線Ｌ１の一部を露出させる。スリット１６ａは、表示領域ＤＡの周辺に、第２電極２４のエッジに沿って設けられている。スリット１６ａは、図３に示すように、表示領域ＤＡと端子部６０との間の一部の領域を除いて表示領域ＤＡを囲むように、一部（つまり、上記一部の領域）が切り欠かれた枠状に形成されている。スリット１６ａは、第２電極接続配線Ｌ１と、後述する発光素子２１の第２電極２４とを電気的に接続する第２電極接続部として用いられる。一方、スリット１６ｂ～１６ｄは、表示領域ＤＡを囲むように、枠状に形成されている。
　薄膜トランジスタＴｒは、半導体膜１２、無機絶縁膜１３（ゲート絶縁膜）、ゲート電極ＧＥ、無機絶縁膜１４（層間絶縁膜）、ソース電極ＳＥ、およびドレイン電極ＤＥを含む。ソース電極ＳＥは半導体膜１２のソース領域に接続され、ドレイン電極ＤＥは半導体膜１２のドレイン領域に接続されている。また、ゲート電極ＧＥは、図示しないゲート配線に電気的に接続され、ソース電極ＳＥは、図示しないソース配線に電気的に接続され、ドレイン電極ＤＥは、図示しないドレイン配線に電気的に接続されている。
　半導体膜１２は、例えば低温ポリシリコン（ＬＴＰＳ）または酸化物半導体で構成される。なお、図２の（ａ）・（ｂ）では、半導体膜１２をチャネルとする薄膜トランジスタＴｒがトップゲート構造を有する場合が示されているが、薄膜トランジスタＴｒは、ボトムゲート構造を有していてもよい。
　ゲート電極ＧＥ、ソース電極ＳＥ、およびドレイン電極ＤＥは、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、および銅（Ｃｕ）のうち少なくとも１つを含む金属の単層膜あるいは上記金属の積層膜によって構成される。
　無機絶縁膜１３・１４・１５は、例えば、ＣＶＤによって形成された、酸化シリコン膜、窒化シリコン膜、またはこれらの積層膜によって構成することができる。平坦化膜１６は、例えば、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。
　図２の（ａ）・（ｂ）および図３に示すように、表示デバイス１には、表示領域ＤＡ（アクティブ領域）および非表示領域ＮＡ（非アクティブ領域）が設けられている。非表示領域ＮＡは、表示領域ＤＡを取り囲むように設けられた、額縁領域である。
　ＴＦＴ層１０の端部、つまり発光素子層２０とは重ならない非表示領域ＮＡには端子部６０が設けられている。図２の（ｂ）に示すように、端子部６０は、電子回路基板６１との接続に用いられる端子ＴＭと、端子ＴＭに接続される端子配線ＴＷとを含む。端子配線ＴＷは、中継配線ＬＷおよび引き出し配線ＤＷを介してＴＦＴ層１０の各種配線と電気的に接続される。電子回路基板６１は、例えば、異方性導電材６２を介して端子ＴＭ上に実装されるＩＣ（集積回路）チップまたはフレキシブルプリント基板（ＦＰＣ）である。電子回路基板６１によって表示領域ＤＡを駆動することで、表示領域ＤＡに所望の画像を表示させることができる。
　端子ＴＭ、端子配線ＴＷ、および引き出し配線ＤＷは、例えば、ソース電極ＳＥと同一工程で形成される。このため、端子ＴＭ、端子配線ＴＷ、および引き出し配線ＤＷは、例えば、ソース電極ＳＥと同層である無機絶縁膜１５上に、ソース電極ＳＥと同じ材料で形成される。
　中継配線ＬＷは、例えば容量配線ＣＷと同一工程で形成される。端子ＴＭ、端子配線ＴＷおよび引き出し配線ＤＷの端面（エッジ）は、平坦化膜１６で覆われている。
　図２の（ａ）に示すように、発光素子層２０は、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各画素Ｐｘに対応して形成された複数の発光素子２１と、エッジカバー２５とを備えている。表示の最小単位である一絵素は、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３つの画素Ｐｘで構成されている。発光素子２１は、平坦化膜１６よりも上層の第１電極２２と、第１電極２２よりも上層の機能層２３と、機能層２３よりも上層の第２電極２４とを含む。第２電極２４は、表示領域ＤＡから非表示領域ＮＡにかけて設けられている。第２電極２４は、平坦化膜１６における、表示領域ＤＡの周辺の非表示領域ＮＡに設けられたスリット１６ａを介して、ＴＦＴ層１０に形成された第２電極接続配線Ｌ１の一部と、電気的に接続されている。
　図５は、発光素子層形成工程（Ｓ４）の一例を示すフローチャートである。発光素子層形成工程（Ｓ４）は、例えば、第１電極形成工程（Ｓ２１）と、エッジカバー形成工程（Ｓ２２）と、機能層形成工程（Ｓ２３）と、第２電極形成工程（Ｓ２４）とを含む。
　発光素子層形成工程（Ｓ４）では、まず、ＴＦＴ層形成工程（Ｓ３）において形成されたＴＦＴ層１０上に、第１電極２２を形成する（Ｓ２１）。次いで、第１電極２２のエッジを覆うエッジカバー２５を形成する。その後、発光層を少なくとも含む機能層２３を形成する（Ｓ２３）。次いで、第２電極２４を形成する（Ｓ２４）。
　第１電極２２は、画素Ｐｘ毎に島状に形成された陽極（パターン陽極）であり、第２電極２４は、全ての画素Ｐｘに共通してベタ状に形成された陰極（共通陰極）である。但し、第１電極２２が陰極で第２電極２４が陽極でもよい。
　本実施形態では、表示デバイス１が、発光層で発生した光を、上部電極である第２電極２４側から取り出すトップエミッション型の表示デバイスである場合を例に挙げて説明する。表示デバイス１がトップエミッション型の表示デバイスである場合、第１電極２２には、例えば、Ａｕ（金）、Ｐｔ（白金）、Ｎｉ（ニッケル）、Ａｇ（銀）等の金属の単体または合金からなる光反射電極が用いられる。なお、第１電極２２は、ＩＴＯ（インジウム錫酸化物）、ＩＺＯ（インジウム亜鉛酸化物）等の透明電極と、光反射電極との積層体であってもよい。第２電極２４には、ＩＴＯ、ＩＺＯ等の透明電極、あるいは、金属薄膜等の半透明電極等、透光性を有する電極が用いられる。
　一方、表示デバイス１が、発光層で発生した光を、下部電極である第１電極２２側から取り出すボトムエミッション型の表示デバイスである場合、第１電極２２に、例えば上述した透光性を有する電極が用いられ、第２電極２４に、例えば上述した、光反射電極、あるいは、透明電極と光反射電極との積層体が用いられる。
　第１電極２２は、平坦化膜１６の形成後に、該平坦化膜１６に、例えばソース電極ＳＥ（またはドレイン電極ＤＥ）に到達するコンタクトホールＣＨを形成し、該平坦化膜１６上に、金属膜等の、第１電極２２の材料からなる第１電極材料膜を、例えばスパッタ法等により成膜し、該第１電極膜をパターニングすることにより、形成することができる。なお、第１電極形成工程（Ｓ２１）については、後で詳述する。
　エッジカバー２５は、第１電極２２のエッジを覆っている。エッジカバー２５は、第１電極２２のパターン端部での電界集中による第１電極２２と第２電極２４との短絡を防止する。また、エッジカバー２５には、画素Ｐｘ毎に開口部２５ａが設けられている。このエッジカバー２５の開口部２５ａが、各画素Ｐｘの発光領域となる。エッジカバー２５は、各画素Ｐｘを分離する画素分離層としても機能する。エッジカバー２５は、有機絶縁膜である。エッジカバー２５は、例えば、ポリイミドまたはアクリル樹脂等の感光性有機材料をフォトリソグラフィによってパターニングすることで形成される。
　表示デバイス１が有機ＥＬ表示装置である場合、発光素子層２０は、発光素子２１として有機発光ダイオード（ＯＬＥＤ）を含むＯＬＥＤ層であり、第１電極２２と第２電極２４との間の機能層２３には、有機層が用いられる。
　機能層２３は、例えば、下層側から順に、正孔輸送層と発光層と電子輸送層とを積層することで構成される。なお、機能層２３は、少なくとも発光層を含んでいればよく、正孔輸送層および電子輸送層は、必須ではない。また、機能層２３は、正孔輸送層および電子輸送層以外の層を含んでいてもよい。正孔輸送層は、正孔注入層を兼ねていてもよく、第１電極２２と正孔輸送層との間に正孔注入層が設けられていてもよい。電子輸送層は、電子注入層を兼ねていてもよく、第２電極２４と電子輸送層との間に電子注入層が設けられていてもよい。
　機能層２３は、例えば、蒸着法またはインクジェット法によって形成される。発光層は、画素Ｐｘ毎に島状に形成される。機能層２３における発光層以外の層は、画素Ｐｘ毎に島状に形成してもよく、複数の画素Ｐｘに共通した共通層としてベタ状に形成してもよい。
　表示デバイス１では、第１電極２２と第２電極２４との間の駆動電流によって、正孔と電子とが発光層内で再結合すると、再結合によって生じたエキシトンが基底状態に遷移することによって、光が放出される。トップエミッション型の表示デバイス１では、第２電極２４が透光性を有し、第１電極２２が光反射性を有するため、発光層から放出された光は上方に向かう。
　なお、発光素子層２０は、発光素子２１として、ＯＬＥＤに代えて、無機発光ダイオードまたは量子ドット発光ダイオードを備えていてもよい。
　封止層３０は、第２電極２４を覆う無機封止膜３１と、無機封止膜３１よりも上層の有機封止膜３２と、有機封止膜３２を覆う無機封止膜３３とを含む。封止層３０は、異物（例えば、水および酸素等）が発光素子層２０の内部へと浸透することを防ぐ。封止層３０は透光性であり、無機封止膜３１・３３は、例えば、ＣＶＤにより形成される、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、またはこれらの積層膜で構成することができる。有機封止膜３２は、無機封止膜３１・３３よりも厚い透光性有機膜であり、無機封止膜３１の上面に塗布可能な感光性有機材料（例えば、ポリイミドまたはアクリル樹脂等）によって構成することができる。有機封止膜３２は、例えば、このような有機材料を含むインクを無機封止膜３１上にインクジェット塗布した後、紫外光（ＵＶ）を照射することにより上記インクを硬化させることで形成される。
　このため、図２の（ｂ）および図３に示すように、非表示領域ＮＡには、有機封止膜３２のエッジを規定する第１バンク４１および第２バンク４２が設けられている。第１バンク４１および第２バンク４２は、それぞれ枠状バンク（言い換えれば、枠状の凸部）である。第１バンク４１は、有機封止膜３２に用いられる有機封止膜材料をインクジェット塗付する際に有機封止膜材料を堰き止める堰止部（有機封止膜ストッパ）として機能し、有機封止膜３２の縁を囲んでいる。第２バンク４２は、第１バンク４１よりも外側に、第１バンク４１と離間し、第１バンク４１の周囲を囲んで形成され、予備の堰止部（有機封止膜ストッパ）として機能する。
　図２の（ｂ）に示すように、第２バンク４２は、第１バンク４１よりも高く形成されている。第２バンク４２は、例えば、下層バンク４２ａと、下層バンク４２ａよりも上層の上層バンク４２ｂとからなる２層構造を有している。第１バンク４１および下層バンク４２ａは、例えば、平坦化膜１６の一部で形成されている。
　第１バンク４１および下層バンク４２ａは、図２の（ｂ）および図３に示すように、非表示領域ＮＡにおいて、平坦化膜１６に、表示領域ＤＡを囲むように、内側から外側に向かって、枠状のスリット１６ｂ・１６ｃ・１６ｄを形成することで形成される。このように平坦化膜１６に枠状のスリット１６ｂ・１６ｃ・１６ｄを形成することで、第１バンク４１および下層バンク４２ａは、ＴＦＴ層形成工程（Ｓ３）における平坦化膜形成工程において、表示領域ＤＡにおける平坦化膜１６と、同じ材料でかつ同時に形成される。なお、ここで、内側とは、平坦化膜１６における表示領域ＤＡ側を示し、外側とは、平坦化膜１６の端部側（つまり、ＴＦＴ層１０の端部側）を示す。
　一方、上層バンク４２ｂは、例えば、エッジカバー形成工程（Ｓ２２）において、エッジカバー２５と、同じ材料でかつ同時に形成される。なお、勿論、第１バンク４１および第２バンク４２は、工程数が増加するものの、平坦化膜１６およびエッジカバー２５とは異なる材料で、それぞれ独立した工程で形成しても構わない。
　機能フィルム７は、例えば、光学補償機能、タッチセンサ機能、保護機能等の所定の機能を有するフィルムであり、接着層６により、表示デバイス１の表面に接着される。
　本実施形態では、以上のように、フレキシブルな表示デバイス１を製造する場合について説明した。本実施形態では、上述したように支持基板を樹脂層４から剥離した後に、下面フィルム３を樹脂層４の下面に貼り付けることで、表示デバイス１として、フレキシブル表示デバイスを実現できる。但し、非フレキシブルな表示デバイス１を製造する場合は、支持基板の付け替え等が不要である。このため、非フレキシブルな表示デバイス１を製造する場合、例えば、図４のＳ５からＳ９に移行する。この場合、樹脂層４およびバリア層５が形成された支持基板が、本実施形態にかかる表示デバイス１の基材として用いられる。なお、上記基材は、上記構成に限定されるものではなく、ガラス基板、プラスチック基板、プラスチックフィルム等、公知の各種基材を使用することができる。
　〔第１電極形成工程〕
　次に、第１電極形成工程（Ｓ２１）について、図１の（ａ）～（ｃ）および図６を参照してより詳細に説明する。
　図１の（ａ）～（ｃ）は、本実施形態にかかる第１電極２２の形成工程を、工程順に示す断面図である。図６は、本実施形態にかかる、第１電極２２の形成に用いる露光マスク５１の要部の概略構成を、第１バンク４１、第２バンク４２の下層バンク４２ａ、エッジカバー２５の開口部２５ａ、およびコンタクトホールＣＨとの関係と併せて示す平面図である。なお、図１の（ａ）～（ｃ）は、図６に示すＡ－Ａ’線で、露光マスク５１、および、該露光マスク５１に重ね合わされた、第１電極形成工程（Ｓ２１）における、製造途中の表示デバイス１を切断したときの、これら露光マスク５１および表示デバイス１の断面を示している。
　本実施形態にかかる露光マスク５１は、複数の遮光部５２と、透光部５３と、複数の半透光部５４とを有する多階調マスクである。以下では、本実施形態にかかる露光マスク５１が、図１の（ａ）および図６に示すように、ガラス基板等の透明基材５５上に、遮光部５２に対応した遮光パターンと、半透光部５４における、露光機の解像度（解像限界）よりも小さい線幅を有する遮光パターンと、を有する遮光膜５６が形成されたグレイトーンマスクであり、半透光部５４が、ラインと称される上記遮光パターンと、スペースと称される、露光機の解像度（解像限界）よりも小さい線幅を有するスリットパターンとが、一定間隔で繰り返し形成されたグレイトーン部である場合を例に挙げて説明する。
　本実施形態にかかる露光マスク５１の透明基材５５上には、複数の第１電極２２にそれぞれ対応した遮光部５２に対応した遮光パターンおよび隣り合う遮光部５２間の半透光部５４におけるラインに対応した遮光パターンが形成されている。
　各遮光部５２は、それぞれ、第１電極２２と実質的に同じ形状を有している。図２の（ａ）に示すように、平坦化膜１６には、薄膜トランジスタＴｒと第１電極２２とを電気的に導通（接続）させるためのコンタクトホールＣＨが設けられている。第１電極２２は、平坦化膜１６における、上記コンタクトホールＣＨが形成された領域を含む領域に形成される。第１電極２２の一端には、上記コンタクトホールＣＨを覆うように、平面視で、隣り合う第１電極２２に向かって部分的に突出する突出部２２ａが設けられている。遮光部５２には、突出部２２ａに対応して、図６に示すように、上記コンタクトホールＣＨを覆うように、平面視で、遮光部５２の一端から、隣り合う遮光部５２に向かって部分的に突出する突出部５２ａが設けられている。
　半透光部５４は、上記ラインによって光の一部を遮ることで、遮光部５２と透光部５３との間の露光強度の光を透過させる。これにより、半透光部５４は、中間露光を実現する。
　半透光部５４は、遮光部５２の突出部５２ａに隣接して、隣り合う遮光部５２間を繋ぐように、隣り合う画素Ｐｘに跨がって帯状に形成されている。すなわち、半透光部５４は、隣り合う遮光部５２間の最短距離となる、隣り合う遮光部５２のうち一方の遮光部５２の突出部５２ａと他方の遮光部５２との間の間隙領域に対応して、隣り合う画素Ｐｘ間を跨いで設けられており、隣り合う一方の遮光部５２の突出部５２ａと他方の遮光部５２との間の間隙領域全体に渡って形成されている。
　なお、本実施形態では、図６に示すように、半透光部５４に、最短距離の間隙領域を介して隣り合う遮光部５２のうち、一方の遮光部５２の突出部５２ａにおける、他方の遮光部５２との対向辺５２ａ１と同じ長さを有するライン（遮光パターン）が、上記対向辺に隣り合うように、上記対向辺と平行に一定間隔でストライプ状に設けられている場合を例に挙げて図示しているが、上記ラインは、上記対向辺の一方のエッジから他方のエッジにかけて設けられていれば、連続したラインである必要は必ずしもなく、断続的に形成されていても構わない。なお、上記対向辺５２ａ１とは、上記突出部５２ａにおける、隣り合う遮光部５２に最も近接している辺（つまり、図６中、突出部５２ａにおける、上側の辺、下側の辺、および右側の辺のうち、右側の辺）を示す。
　遮光部５２および半透光部５４以外の部分は、ガラス基板等の透明基材５５からなる透光部５３である。図１の（ａ）に示すように、スリット１６ａ～１６ｄ上には、透光部５３が配置される。
　図７は、第１電極形成工程（Ｓ２１）の一例を示すフローチャートである。第１電極形成工程（Ｓ２１）は、導電膜成膜工程（Ｓ３１）、フォトレジスト成膜工程（Ｓ３２）、フォトレジスト露光工程（Ｓ３３）、フォトレジスト現像工程（Ｓ３４）、導電膜エッチング工程（Ｓ３５）を含んでいる。
　第１電極形成工程（Ｓ２１）では、まず、図１の（ａ）に示すように、枠状のスリット１６ｂ～１６ｄが形成された平坦化膜１６を覆うように、ＴＦＴ層１０上に、金属膜等の、第１電極２２の材料からなる第１電極材料膜１２２を、例えばスパッタ法等により成膜する（Ｓ３１）。
　次いで、上記第１電極材料膜１２２を覆うように、上記第１電極材料膜１２２上に、フォトレジストＰＲを成膜する（Ｓ３２）。このとき、フォトレジストＰＲには、ポジ型のフォトレジストを使用する。
　続いて、上述した遮光パターンが形成された露光マスク５１を、フォトレジストＰＲ上に配置し、該露光マスク５１の上から光を照射することにより、フォトレジストＰＲを露光する（Ｓ３３）。このとき、本実施形態では、平坦化膜１６の下側（具体的には、スリット１６ｂ～１６ｄから露出する、平坦化膜１６よりも下側の層の上面）で最適な露光条件（露光強度）で、フォトレジストＰＲの露光を行う。言い換えれば、フォトレジストＰＲを現像したときにスリット１６ｂ～１６ｄ内にフォトレジストＰＲが残らない露光強度でフォトレジストＰＲの露光を行う。具体的には、フォトレジストＰＲを現像したときに、フォトレジストＰＲにおける、遮光部５２に重畳する部分のみが残り、透光部５３と半透光部５４とに重畳する部分は除去される（つまり、透光部５３と半透光部５４とに重畳する部分は完全に除去され、残らない）露光強度でフォトレジストＰＲを露光する。
　上記フォトレジスト露光工程（Ｓ３３）では、フォトレジストＰＲにおける、透光部５３と半透光部５４とに対応（重畳）する部分に光が当たり、遮光部５２に対応（重畳）する部分には光が当たらない。
　その後、図１の（ｂ）に示すように、上記フォトレジストＰＲを現像液で現像する（Ｓ３４）。これにより、遮光部５２に重畳する、フォトレジストＰＲの未露光の部分のみが除去されずに残る。
　続いて、図１の（ｃ）に示すように、現像後のフォトレジストＰＲをマスクとして第１電極材料膜１２２をエッチングして第１電極材料膜１２２を選択的に除去する。これにより、フォトレジストＰＲが残された部分に、第１電極材料膜１２２からなる第１電極２２が形成される。その後、フォトレジスト除去剤により、フォトレジストＰＲを除去する。
　本実施形態では、以上のようにして、複数の第１電極２２を、各画素Ｐｘにおける、平坦化膜１６上のコンタクトホールＣＨを含む領域にそれぞれ形成する。
　〔比較例〕
　次に、比較のために、露光マスク５１に代えて、半透光部５４を有さない比較用の露光マスク１５１を用いて第１電極２２を形成した場合の問題点について説明する。なお、説明の便宜上、本実施形態で説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
　図８は、第１電極２２の形成に用いる、半透光部５４を有さない比較用の露光マスク１５１の要部の概略構成を、第１バンク４１、第２バンク４２の下層バンク４２ａ、エッジカバー２５の開口部２５ａ、およびコンタクトホールＣＨとの関係と併せて示す平面図である。図９の（ａ）～（ｃ）は、図８に示す比較用の露光マスク１５１を用いた第１電極２２の形成工程を、その問題点と併せて、工程順に示す断面図である。なお、図９の（ａ）～（ｃ）は、図８に示すＢ－Ｂ’線で、露光マスク１５１、および、該露光マスク１５１に重ね合わされた、第１電極形成工程（Ｓ２１）における、製造途中の表示デバイス１を切断したときの、これら露光マスク１５１および表示デバイス１の断面を示している。
　図８および図９の（ａ）～（ｃ）に示すように、比較用の露光マスク１５１は、半透光部５４を有しておらず、隣り合う遮光部５２間が全て透光部５３である点を除けば、本実施形態にかかる露光マスク５１と同じ構成を有している。
　図９の（ａ）～（ｃ）に示すように、平坦化膜１６の上側と下側とでは、フォトレジストＰＲの膜厚が異なる。このため、平坦化膜１６の下側で最適な露光条件（露光強度）でフォトレジストの露光を行うと、前述したように、平坦化膜１６の上側では、オーバー露光となり、第１電極２２の平面視でのサイズが小さくなり、突出部２２ａが欠ける（つまり、無くなる）可能性がある。
　第１電極２２を大きくするためには、隣り合う第１電極２２間の間隔を小さくする必要がある。しかしながら、例えば、表示デバイス１の高精細化を図る場合等、単純に遮光部５２を大きくして、隣り合う第１電極２２間の間隙を、露光装置の解像度（例えば、３μｍ）以下とすることはできない。このため、図９の（ａ）に示す、隣り合う遮光部５２間の間隙領域の大きさが、露光装置の解像度に近い大きさとなるように設計される。
　このため、上記露光マスク１５１を用いる場合、第１電極２２を形成する、平坦化膜１６の上側で最適な露光条件でフォトレジストＰＲの露光を行う必要がある。
　しかしながら、上述したように、平坦化膜１６の上側で最適な露光条件でフォトレジストＰＲの露光を行うと、平坦化膜１６の下側では、アンダー露光となり、図９の（ｂ）に示すように、フォトレジストＰＲの現像後に、平坦化膜１６の下側に、フォトレジストＰＲが残る場合がある。
　図９の（ｂ）に示すように、平坦化膜１６の下側に、フォトレジストＰＲが残ってしまった場合、そのままでは、図９の（ｃ）に示すように、現像後のフォトレジストＰＲをマスクとして第１電極材料膜１２２をエッチングしたときに、平坦化膜１６の下側に、第１電極２２となる第１電極材料膜１２２の不要なパターンが残ってしまう。
　例えば、平坦化膜１６のスリット１６ａには、図２の（ｂ）に示す、発光素子２１の第２電極２４と電気的に接続された第２電極接続配線Ｌ１が、部分的に設けられている。また、スリット１６ｂ・１６ｃの一部には、図２の（ｂ）に示す引き出し配線ＤＷが設けられている。このため、例えばこれらスリット１６ａ～１６ｃに、第１電極材料膜１２２の不要なパターン（言い換えれば、第１電極２２の不要なパターン）が残ってしまうと、配線間リークが生じるおそれがある。なお、スリット１６ｄ内に配線が露出している場合、スリット１６ｄ内でも同様の問題が生じるおそれがある。
　このため、このような配線間リークを無くすためには、例えば、平坦化膜１６の上側で最適な露光条件と、平坦化膜１６の下側で最適な露光条件との２回の露光を行うか、あるいは、平坦化膜１６の下側（例えばスリット１６ａ～１６ｄ内）に残った第１電極材料膜１２２の不要なパターンを、絶縁膜で覆う等の対応を行う必要がある。
　＜効果＞
　以上のように、本実施形態では、遮光部５２の突出部５２ａに隣接して、隣り合う遮光部５２間に半透光部５４が設けられた露光マスク５１を使用し、フォトレジスト露光工程（Ｓ３３）で、フォトレジストＰＲを現像したときに、フォトレジストＰＲにおける、遮光部５２に重畳する部分のみが残り、透光部５３と半透光部５４とに重畳する部分は除去される露光強度でフォトレジストＰＲを露光する。これにより、平坦化膜１６の上側では、遮光部５２と半透光部５４との露光強度の差で、フォトレジストＰＲにおける、突出部５２ａに重畳する部分がオーバー露光されることなく、適切にフォトレジストＰＲを露光することができる。また、このように平坦化膜１６の上側に、フォトレジストＰＲにおける、突出部５２ａに重畳する部分を残したまま、１回の露光で、平坦化膜１６の下側のフォトレジストＰＲを除去することができ、平坦化膜１６の下側に、第１電極２２となる第１電極材料膜１２２の不要なパターンが残ることがない。
　このため、本実施形態によれば、画素Ｐｘ毎に設けられる、発光素子２１の第１電極２２を、必要な部分が欠けたり不要なパターンが残ったりすることなく形成することができる、表示デバイス１の製造方法および露光マスク５１を提供することができる。
　なお、一般的に、多階調マスクは、３つの露光強度（露光レベル）を実現することで、現像後に、２種類の厚さのフォトレジストを形成する。つまり、多階調マスクの下のフォトレジストは、本実施形態とは異なり、透光部に重畳する部分のみが完全に除去され、遮光部と半透光部とに重畳する部分は、それぞれ異なる厚みで残る。多階調マスクを用いたパターニングでは、このフォトレジストの厚さの違いを利用して、フォトレジストの下の膜に、２種類の厚みを有するパターンが形成される。
　しかしながら、本実施形態では、上述したように、遮光部５２、透光部５３、半透光部５４に対応して、未露光部、露光部、中間露光部と、露光強度を３段階とし、平坦化膜１６の下側（つまり、段差の下側）に第１電極材料膜１２２が残らないように、平坦化膜１６の下側に露光条件を合わせ、平坦化膜１６の上側（段差の上側）でオーバー露光を行う。これにより、上述したように、半透光部５４の下のフォトレジストＰＲを除去する。このように、本実施形態では、露光強度の差を利用して、半透光部５４において、平坦化膜１６の上側の第１電極材料膜１２２が、オーバー露光されることなく適切にパターニングされる露光強度で露光を行う。
　また、発光素子２１の第１電極２２は、画素Ｐｘ毎に互いに離間して形成される。従来、多階調マスクの半透光部の下には、現像後に、遮光部よりも厚みが薄いフォトレジストが残される。このため、本実施形態のように、半透光部５４が、隣り合う遮光部５２間を繋ぐように形成されていると、従来であれば、隣り合う遮光部５２間の下に、厚みが薄いフォトレジストが残ることになり、隣り合う第１電極２２が繋がってしまう。このため、第１電極２２の形成に、このような多階調マスクが用いられることはない。言い換えれば、本実施形態にかかる露光マスク５１は、従来、知られていない。しかしながら、本実施形態によれば、第１電極２２の形成に、上述した露光マスク５１を使用することで、上述したように、画素Ｐｘ毎に設けられる、発光素子２１の第１電極２２を、必要な部分が欠けたり不要なパターンが残ったりすることなく形成することができる。
　＜変形例１＞
　なお、本実施形態では、上述したように、多階調マスクである露光マスク５１が、半透光部５４としてグレイトーン部を有するグレイトーンマスクである場合を例に挙げて説明した。しかしながら、本実施形態は、これに限定されるものではなく、上記露光マスク５１（多階調マスク）は、半透光部５４として、ガラス基板等の透明基材５５上に半透光膜が形成されたハーフトーン部を有するハーフトーンマスクであってもよい。この場合にも、上述した効果と同じ効果を得ることができる。
　＜変形例２＞
　また、本実施形態では、露光マスク５１における、第１電極２２に対応する遮光部５２および隣り合う遮光部５２間の半透光部５４以外の部分が透光部５３である場合を例に挙げて説明した。露光マスク５１は、第１電極２２を形成するための露光マスクであり、フォトレジストＰＲは、第１電極２２に重畳する部分以外の部分は除去される必要がある。このため、半透光部５４が必要な部分は、第１電極２２に対応する遮光部５２の周りだけであり、半透光部５４は、第１電極２２の周り（特に、オーバー露光で無くなる可能性がある部分に隣接する部分）にさえ形成されていればよい。
　しかしながら、露光マスク５１における、平坦化膜１６の下側（段差の下側）に重畳する部分のみ透光部５３とし、平坦化膜１６の上側（段差の上側）に重畳する部分では、第１電極２２に対応する遮光部５２以外の部分を半透光部５４とすることで、例えば非表示領域ＮＡにおけるスリット１６ａ～１６ｄ以外の平坦化膜１６に重畳する部分にも半透光部５４を設けても構わない。つまり、例えば非表示領域ＮＡにおける平坦化膜１６の上側の部分でも、平坦化膜１６の上側の部分に適した露光条件で露光が行われても構わない。
　＜変形例３＞
　また、本実施形態では、上述したように、段差（凹凸）を有する平坦化膜１６上に第１電極２２を形成する場合を例に挙げて説明した。しかしながら、本実施形態は、段差を有する、平坦化膜１６以外の有機膜（樹脂層）上、あるいは、段差を有する無機膜上に、第１電極２２を形成する場合にも適用することができる。
　〔実施形態２〕
　本発明の他の実施形態について、図１０および図１１の（ａ）～（ｃ）に基づいて説明すれば以下の通りである。なお、説明の便宜上、実施形態１で説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
　＜表示デバイス１の製造方法および露光マスク５１の構成＞
　図１０は、本実施形態にかかる、第１電極２２の形成に用いる露光マスク５１の要部の概略構成を、第１バンク４１、第２バンク４２の下層バンク４２ａ、エッジカバー２５の開口部２５ａ、およびコンタクトホールＣＨとの関係と併せて示す平面図である。図１１の（ａ）～（ｃ）は、本実施形態にかかる第１電極２２の形成工程を、工程順に示す断面図である。なお、図１１の（ａ）～（ｃ）は、図１０に示すＣ－Ｃ’線で、露光マスク５１、および、該露光マスク５１に重ね合わされた、第１電極形成工程（Ｓ２１）における、製造途中の表示デバイス１を切断したときの、これら露光マスク５１および表示デバイス１の断面を示している。
　実施形態１では、半透光部５４が、遮光部５２の周囲の一部に設けられている場合を例に挙げて説明した。これに対し、本実施形態にかかる表示デバイス１の製造方法並びに露光マスク５１は、図１０および図１１の（ａ）に示すように、半透光部５４が、遮光部５２の周囲全体を囲むように形成されている点で、実施形態１と異なっている。
　本実施形態にかかる露光マスク５１は、半透光部５４が、各遮光部５２を囲むように枠状に形成された第１の半透過部５４ａと、隣り合う遮光部５２間の最短距離の間隙領域に帯状に形成された第２の半透過部５４ｂとを有している点を除けば、実施形態１にかかる露光マスク５１と同じである。
　第１の半透過部５４ａは、上記露光マスク５１を、第１電極２２を形成する被第１電極形成基板と重ね合わせたときに、各画素Ｐｘ内において、各遮光部５２を囲むように枠状に形成されている。第２の半透過部５４ｂは、上記露光マスク５１を、上記被第１電極形成基板と重ね合わせたときに、隣り合う遮光部５２間の最短距離の間隙領域に、隣り合う遮光部５２間を繋ぐ（より厳密には、画素Ｐｘ毎に形成された遮光部５２を囲む第１の半透過部５４ａを介して、隣り合う遮光部５２間を繋ぐ）ように、隣り合う画素Ｐｘに跨がって形成されている。
　第１の半透過部５４ａには、遮光部５２を囲むように、露光機の解像度（解像限界）よりも小さい線幅を有する、枠状のライン（遮光パターン）と枠状のスペース（スリットパターン）とが、一定間隔で繰り返し形成されている。一方、第２の半透過部５４ｂには、最短距離の間隙領域を介して隣り合う遮光部５２のうち、一方の遮光部５２の突出部５２ａにおける、他方の遮光部５２との対向辺５２ａ１と同じ長さを有するラインが、上記対向辺５２ａ１と平行に、一定間隔でストライプ状に設けられている。
　また、本実施形態にかかる表示デバイス１の製造方法は、図１０および図１１の（ａ）～（ｃ）に示すように、露光マスク５１として図１０および図１１の（ａ）に示す露光マスク５１を用いた点を除けば、実施形態１にかかる表示デバイス１の製造方法と同じである。
　＜効果＞
　本実施形態によれば、上述したように、遮光部５２を囲むように、遮光部５２の周囲全体に半透光部５４が形成されていることで、フォトレジスト露光工程（Ｓ３３）で、平坦化膜１６の下側のフォトレジストＰＲを除去することができるように、平坦化膜１６の下側で最適な露光条件でフォトレジストＰＲの露光を行ったとしても、遮光部５２がオーバー露光されることがない。このため、平坦化膜１６の上側と下側との双方で、フォトレジストＰＲの適切な露光を行うことができる。
　＜変形例＞
　なお、本実施形態では、図１０および図１１の（ａ）に示すように、突出部５２ａの突出方向である行方向の遮光部５２間では、枠状のラインの一部およびストライプ状のラインからなる半透光部５４が、隣り合う遮光部５２間を繋ぐように、隣り合う画素Ｐｘに跨がって形成されており、上記行方向に直交する列方向の遮光部５２間では、隣り合う遮光部５２のうち一方の遮光部５２を囲む枠状のラインからなる半透光部５４と、他方の遮光部５２を囲む枠状のラインからなる半透光部５４との間に、透光部５３が設けられている場合を例に挙げて図示した。
　しかしながら、本実施形態は、これに限定されるものではなく、行方向に隣り合う遮光部５２間および列方向に隣り合う遮光部５２間をそれぞれ繋ぐように、行方向および列方向に隣り合う遮光部５２間の間隙領域全体に、半透光部５４が設けられていてもよい。
　また、本実施形態でも、透光部５３は、グレイトーン部に代えて、ハーフトーン部であってもよい。
　〔まとめ〕
　本発明の態様１にかかる表示デバイス１の製造方法は、複数の駆動素子（薄膜トランジスタＴｒ）を含む回路層（ＴＦＴ層１０）を形成する工程と、上記回路層上に、第１電極２２と、少なくとも発光層を含む機能層２３と、第２電極２４とが、この順に積層された複数の発光素子２１における、複数の上記第１電極２２を、画素Ｐｘ毎に形成する工程とを含み、上記第１電極２２を形成する工程は、上記回路層上に、第１電極材料膜１２２を成膜する工程と、上記第１電極材料膜１２２上に、ポジ型のフォトレジストＰＲを成膜する工程と、上記第１電極２２に対応する複数の遮光部５２と、透光部５３と、隣り合う上記遮光部５２間の少なくとも一部にそれぞれ形成された、上記遮光部５２と上記透光部５３との間の露光強度の光を透過させる、複数の半透光部５４とを有する露光マスク５１を用いて、上記フォトレジストＰＲを露光する工程と、露光した上記フォトレジストＰＲを現像する工程と、現像後の上記フォトレジストＰＲをマスクとして上記第１電極材料膜１２２をエッチングする工程とを含み、上記フォトレジストＰＲを露光する工程では、上記フォトレジストＰＲを現像したときに、上記フォトレジストＰＲにおける、上記遮光部５２に重畳する部分のみが残り、上記透光部５３と半透光部５４とに重畳する部分は除去される露光強度で上記フォトレジストＰＲを露光する。
　本発明の態様２にかかる表示デバイス１の製造方法は、上記態様１において、上記フォトレジストＰＲを露光する工程では、上記露光マスク５１として、上記半透光部５４が、隣り合う上記遮光部５２間を繋ぐように形成されている露光マスク５１を使用してもよい。
　本発明の態様３にかかる表示デバイス１の製造方法は、上記態様２において、上記フォトレジストＰＲを露光する工程では、上記露光マスク５１として、上記半透光部５４が、少なくとも、隣り合う上記遮光部５２間の最短距離の間隙領域に対応して設けられている露光マスク５１を使用してもよい。
　本発明の態様４にかかる表示デバイス１の製造方法は、上記態様２または３において、上記第１電極２２は、上記第１電極２２と上記駆動素子とを電気的に導通するコンタクトホールＣＨを覆うように、平面視で、隣り合う第１電極２２に向かって部分的に突出する突出部２２ａを有しており、上記フォトレジストＰＲを露光する工程では、上記露光マスク５１として、上記遮光部５２が、上記第１電極２２の突出部２２ａに対応して、上記コンタクトホールＣＨを覆うように、平面視で、隣り合う遮光部５２に向かって部分的に突出する突出部５２ａを有し、上記半透光部５４が、少なくとも、上記遮光部５２に設けられた上記突出部５２ａに隣接して、隣り合う上記遮光部５２間を繋ぐように形成されている露光マスク５１を使用してもよい。
　本発明の態様５にかかる表示デバイス１の製造方法は、上記態様１～４の何れかにおいて、上記フォトレジストＰＲを露光する工程では、上記露光マスク５１として、上記半透光部５４が上記遮光部５２の周囲の少なくとも一部に形成された露光マスク５１を使用してもよい。
　本発明の態様６にかかる表示デバイス１の製造方法は、上記態様１～５の何れかにおいて、上記回路層を形成する工程は、複数の配線（例えば、第２電極接続配線Ｌ１、容量配線ＣＷ、ゲート配線、ソース配線等）を形成する工程と、上記複数の配線を覆う平坦化膜１６を形成する工程とを含み、上記平坦化膜１６を形成する工程では、上記平坦化膜１６が、非表示領域ＮＡに少なくとも１つのスリット（スリット１６ａ～１６ｄ）を有するように上記平坦化膜１６をパターン形成するとともに、上記フォトレジストＰＲを露光する工程では、上記露光マスク５１として、上記透光部５３が、上記少なくとも１つのスリットに重畳するように形成された露光マスク５１を使用してもよい。
　本発明の態様７にかかる表示デバイス１の製造方法は、上記態様６において、上記複数の配線は、は、上記第２電極２４と電気的に接続される接続配線（第２電極接続配線Ｌ１）を含むとともに、上記少なくとも１つのスリットが、上記第２電極２４と上記接続配線とを電気的に接続するための接続部（スリット１６ａ）を含んでいてもよい。
　本発明の態様８にかかる露光マスク５１は、複数の駆動素子（薄膜トランジスタＴｒ）を含む回路層（ＴＦＴ層１０）上に、第１電極２２と、少なくとも発光層を含む機能層２３と、第２電極２４とが、この順に積層された複数の発光素子２１が設けられた表示デバイス１における、複数の上記第１電極２２を、画素Ｐｘ毎に形成するためのフォトレジストＰＲの露光に用いられる露光マスクであって、上記第１電極２２に対応する複数の遮光部５２と、透光部５３と、隣り合う上記遮光部５２間の少なくとも一部にそれぞれ形成された、上記遮光部５２と上記透光部５３との間の露光強度の光を透過させる、複数の半透光部５４とを有している。
　本発明の態様９にかかる露光マスク５１は、上記態様８において、上記半透光部５４が、隣り合う上記遮光部５２間を繋ぐように形成されていてもよい。
　本発明の態様１０にかかる露光マスク５１は、上記態様９において、上記半透光部５４が、少なくとも、隣り合う上記遮光部５２間の最短距離の間隙領域に対応して設けられていてもよい。
　本発明の態様１１にかかる露光マスク５１は、上記態様９または１０において、上記第１電極２２は、上記第１電極２２と上記駆動素子とを電気的に導通するコンタクトホールＣＨを覆うように、平面視で、隣り合う第１電極２２に向かって部分的に突出する突出部２２ａを有しており、上記遮光部５２が、上記第１電極２２の突出部２２ａに対応して、上記コンタクトホールＣＨを覆うように、平面視で、隣り合う遮光部５２に向かって部分的に突出する突出部２２ａを有し、上記半透光部５４が、少なくとも、上記遮光部５２に設けられた上記突出部５２ａに隣接して設けられていてもよい。
　本発明の態様１２にかかる露光マスク５１は、上記態様８～１１の何れかにおいて、上記半透光部５４が、上記遮光部５２の少なくとも一部に形成されていてもよい。
　本発明の態様１３にかかる露光マスク５１は、上記態様８～１２の何れかにおいて、上記回路層は、複数の配線（例えば、第２電極接続配線Ｌ１、容量配線ＣＷ、ゲート配線、ソース配線等）と、上記複数の配線を覆う平坦化膜１６とを備え、上記平坦化膜１６は、非表示領域ＮＡに少なくとも１つのスリット（スリット１６ａ～１６ｄ）を有しており、上記透光部５３は、上記少なくとも１つのスリットに重畳するように形成されていてもよい。
　本発明の態様１４にかかる露光マスク５１は、上記態様１３において、複数の配線は、上記第２電極２４と電気的に接続される接続配線（第２電極接続配線Ｌ１）を含むとともに、上記少なくとも１つのスリットが、上記第２電極と上記接続配線とを電気的に接続するための接続部（スリット１６ａ）を含んでいてもよい。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
　　１　　　表示デバイス
　　１０　　ＴＦＴ層（回路層）
　　１６　　平坦化膜
　　ＣＨ　　コンタクトホール
　　１６ａ、１６ｂ、１６ｃ、１６ｄ　　スリット
　　２１　　発光素子
　　２２　　第１電極
　　２２ａ、５２ａ　　突出部
　　２３　　機能層
　　２４　　第２電極
　　４１　　第１バンク
　　４２　　第２バンク
　　４２ａ　下層バンク
　　５１　　露光マスク
　　５２　　遮光部
　　５３　　透光部
　　５４　　半透光部
　１２２　　第１電極材料膜
　　ＣＨ　　コンタクトホール
　　ＮＡ　　非表示領域
　　ＤＷ　　引き出し配線
　　Ｌ１　　第２電極接続配線（接続配線）
　　ＰＲ　　フォトレジスト
　　Ｐｘ　　画素
　　Ｔｒ　　薄膜トランジスタ（駆動素子）

Claims (14)

  1. 　複数の駆動素子を含む回路層を形成する工程と、
    　上記回路層上に、第１電極と、少なくとも発光層を含む機能層と、第２電極とが、この順に積層された複数の発光素子における、複数の上記第１電極を、画素毎に形成する工程とを含み、
    　上記第１電極を形成する工程は、
    　上記回路層上に、第１電極材料膜を成膜する工程と、
    　上記第１電極材料膜上に、ポジ型のフォトレジストを成膜する工程と、
    　上記第１電極に対応する複数の遮光部と、透光部と、隣り合う上記遮光部間の少なくとも一部にそれぞれ形成された、上記遮光部と上記透光部との間の露光強度の光を透過させる、複数の半透光部とを有する露光マスクを用いて、上記フォトレジストを露光する工程と、
    　露光した上記フォトレジストを現像する工程と、
    　現像後の上記フォトレジストをマスクとして上記第１電極材料膜をエッチングする工程とを含み、
    　上記フォトレジストを露光する工程では、上記フォトレジストを現像したときに、上記フォトレジストにおける、上記遮光部に重畳する部分のみが残り、上記透光部と半透光部とに重畳する部分は除去される露光強度で上記フォトレジストを露光することを特徴とする表示デバイスの製造方法。
  2. 　上記フォトレジストを露光する工程では、上記露光マスクとして、上記半透光部が、隣り合う上記遮光部間を繋ぐように形成されている露光マスクを使用することを特徴とする請求項１に記載の表示デバイスの製造方法。
  3. 　上記フォトレジストを露光する工程では、上記露光マスクとして、上記半透光部が、少なくとも、隣り合う上記遮光部間の最短距離の間隙領域に対応して設けられている露光マスクを使用することを特徴とする請求項２に記載の表示デバイスの製造方法。
  4. 　上記第１電極は、上記第１電極と上記駆動素子とを電気的に導通するコンタクトホールを覆うように、平面視で、隣り合う第１電極に向かって部分的に突出する突出部を有しており、
    　上記フォトレジストを露光する工程では、上記露光マスクとして、上記遮光部が、上記第１電極の突出部に対応して、上記コンタクトホールを覆うように、平面視で、隣り合う遮光部に向かって部分的に突出する突出部を有し、上記半透光部が、少なくとも、上記遮光部に設けられた上記突出部に隣接して、隣り合う上記遮光部間を繋ぐように形成されている露光マスクを使用することを特徴とする請求項２または３に記載の表示デバイスの製造方法。
  5. 　上記フォトレジストを露光する工程では、上記露光マスクとして、上記半透光部が上記遮光部の周囲の少なくとも一部に形成された露光マスクを使用することを特徴とする請求項１～４の何れか１項に記載の表示デバイスの製造方法。
  6. 　上記回路層を形成する工程は、複数の配線を形成する工程と、上記複数の配線を覆う平坦化膜を形成する工程とを含み、
    　上記平坦化膜を形成する工程では、上記平坦化膜が、非表示領域に少なくとも１つのスリットを有するように上記平坦化膜をパターン形成するとともに、
    　上記フォトレジストを露光する工程では、上記露光マスクとして、上記透光部が、上記少なくとも１つのスリットに重畳するように形成された露光マスクを使用することを特徴とする請求項１～５の何れか１項に記載の表示デバイスの製造方法。
  7. 　上記複数の配線は、上記第２電極と電気的に接続される接続配線を含むとともに、
    　上記少なくとも１つのスリットが、上記第２電極と上記接続配線とを電気的に接続するための接続部を含むことを特徴とする請求項６に記載の表示デバイスの製造方法。
  8. 　複数の駆動素子を含む回路層上に、第１電極と、少なくとも発光層を含む機能層と、第２電極とが、この順に積層された複数の発光素子が設けられた表示デバイスにおける、複数の上記第１電極を、画素毎に形成するためのフォトレジストの露光に用いられる露光マスクであって、
    　上記第１電極に対応する複数の遮光部と、透光部と、隣り合う上記遮光部間の少なくとも一部にそれぞれ形成された、上記遮光部と上記透光部との間の露光強度の光を透過させる、複数の半透光部とを有していることを特徴とする露光マスク。
  9. 　上記半透光部が、隣り合う上記遮光部間を繋ぐように形成されていることを特徴とする請求項８に記載の露光マスク。
  10. 　上記半透光部が、少なくとも、隣り合う上記遮光部間の最短距離の間隙領域に対応して設けられていることを特徴とする請求項９に記載の露光マスク。
  11. 　上記第１電極は、上記第１電極と上記駆動素子とを電気的に導通するコンタクトホールを覆うように、平面視で、隣り合う第１電極に向かって部分的に突出する突出部を有しており、
    　上記遮光部が、上記第１電極の突出部に対応して、上記コンタクトホールを覆うように、平面視で、隣り合う遮光部に向かって部分的に突出する突出部を有し、
    　上記半透光部が、少なくとも、上記遮光部に設けられた上記突出部に隣接して設けられていることを特徴とする請求項９または１０に記載の露光マスク。
  12. 　上記半透光部が、上記遮光部の周囲の少なくとも一部に形成されていることを特徴とする請求項８～１１の何れか１項に記載の露光マスク。
  13. 　上記回路層は、複数の配線と、上記複数の配線を覆う平坦化膜とを備え、
    　上記平坦化膜は、非表示領域に少なくとも１つのスリットを有しており、
    　上記透光部は、上記少なくとも１つのスリットに重畳するように形成されていることを特徴とする請求項８～１２の何れか１項に記載の露光マスク。
  14. 　上記複数の配線は、上記第２電極と電気的に接続される接続配線を含むとともに、
    　上記少なくとも１つのスリットが、上記第２電極と上記接続配線とを電気的に接続するための接続部を含むことを特徴とする請求項１３に記載の露光マスク。
PCT/JP2018/005100 2018-02-14 2018-02-14 表示デバイスの製造方法および露光マスク WO2019159261A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/005100 WO2019159261A1 (ja) 2018-02-14 2018-02-14 表示デバイスの製造方法および露光マスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/005100 WO2019159261A1 (ja) 2018-02-14 2018-02-14 表示デバイスの製造方法および露光マスク

Publications (1)

Publication Number Publication Date
WO2019159261A1 true WO2019159261A1 (ja) 2019-08-22

Family

ID=67620969

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/005100 WO2019159261A1 (ja) 2018-02-14 2018-02-14 表示デバイスの製造方法および露光マスク

Country Status (1)

Country Link
WO (1) WO2019159261A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115398514A (zh) * 2020-04-09 2022-11-25 夏普株式会社 显示装置及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006163244A (ja) * 2004-12-10 2006-06-22 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、電気光学表示装置および、薄膜トランジスタアレイ基板の製造方法
JP2009271527A (ja) * 2008-05-06 2009-11-19 Samsung Mobile Display Co Ltd 平板表示装置用の薄膜トランジスタアレイ基板、それを備える有機発光表示装置、及びそれらの製造方法
US20110220898A1 (en) * 2010-03-09 2011-09-15 Samsung Mobile Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
US20120097957A1 (en) * 2010-10-22 2012-04-26 Sung-Ho Kim Organic light-emitting display device and method of manufacturing the same
KR20150015237A (ko) * 2013-07-31 2015-02-10 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
JP2015121798A (ja) * 2005-10-14 2015-07-02 株式会社半導体エネルギー研究所 表示装置
US20170053973A1 (en) * 2015-08-19 2017-02-23 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
US20170213994A1 (en) * 2016-01-27 2017-07-27 Samsung Display Co., Ltd. Method of forming a conductive pattern and method of manufacturing an organic light-emitting display including the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006163244A (ja) * 2004-12-10 2006-06-22 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、電気光学表示装置および、薄膜トランジスタアレイ基板の製造方法
JP2015121798A (ja) * 2005-10-14 2015-07-02 株式会社半導体エネルギー研究所 表示装置
JP2009271527A (ja) * 2008-05-06 2009-11-19 Samsung Mobile Display Co Ltd 平板表示装置用の薄膜トランジスタアレイ基板、それを備える有機発光表示装置、及びそれらの製造方法
US20110220898A1 (en) * 2010-03-09 2011-09-15 Samsung Mobile Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
US20120097957A1 (en) * 2010-10-22 2012-04-26 Sung-Ho Kim Organic light-emitting display device and method of manufacturing the same
KR20150015237A (ko) * 2013-07-31 2015-02-10 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
US20170053973A1 (en) * 2015-08-19 2017-02-23 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
US20170213994A1 (en) * 2016-01-27 2017-07-27 Samsung Display Co., Ltd. Method of forming a conductive pattern and method of manufacturing an organic light-emitting display including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115398514A (zh) * 2020-04-09 2022-11-25 夏普株式会社 显示装置及其制造方法
CN115398514B (zh) * 2020-04-09 2023-08-29 夏普株式会社 显示装置及其制造方法

Similar Documents

Publication Publication Date Title
KR101859484B1 (ko) 표시 장치 및 그 제조 방법
JP3828505B2 (ja) ブラックマトリックスを備えた平板表示装置及びその製造方法
US8305536B2 (en) Liquid crystal display device and method for fabricating the same including conductive layer pattern covering data line and active layer within opening of passivation layer
KR20180047589A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP6005755B2 (ja) エレクトロルミネッセンス基板およびその製造方法、エレクトロルミネッセンス表示パネル、エレクトロルミネッセンス表示装置
KR101890469B1 (ko) 표시장치 및 그 제조 방법
JP5927520B2 (ja) 表示パネルの製造方法
JP6142359B2 (ja) 表示パネルの製造方法および表示パネル
US11910641B2 (en) Electroluminescent display substrate and display device
KR20220155942A (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
TWI442152B (zh) 顯示裝置及其製造方法
US20170219893A1 (en) Array substrate and liquid crystal display device using the array substrate
US20200185644A1 (en) Display device, method for manufacturing display device, and manufacturing apparatus of display device
WO2020194466A1 (ja) 表示デバイス
KR20160080042A (ko) 유기 발광 표시 장치 및 그의 제조 방법
WO2019159261A1 (ja) 表示デバイスの製造方法および露光マスク
KR101458898B1 (ko) 표시 장치 및 그 제조 방법
CN111165073A (zh) 显示器件、曝光装置、显示器件的制造方法
JP2022071024A (ja) 表示装置
CN111602190B (zh) 显示设备、显示设备的制造方法、显示设备的制造装置
WO2020008583A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
WO2019064543A1 (ja) 表示デバイス、表示デバイスの製造方法および露光装置
CN113924380A (zh) 显示装置以及蒸镀掩膜
KR20180013227A (ko) 유기 발광 표시 장치 및 그 제조 방법
WO2021245880A1 (ja) 表示装置、及び、表示装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18906630

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18906630

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP