JP2015061135A - 固体撮像装置 - Google Patents

Abstract

【課題】反転増幅するアンプの出力をＡＤ変換するときとアンプをバイパスしてＡＤ変換するときとに応じたＡＤ変換動作を行う固体撮像装置を提供する。【解決手段】複数の画素１０１を行方向及び列方向に配置した画素部１０２と、画素部から画素信号を出力する列出力線１０３と、列出力線からの画素信号を反転増幅する列増幅回路１０５と、列増幅回路をバイパスするバイパス回路１０６と、ＡＤ変換器１０７の動作モードを制御する制御信号を出力する制御部１０８と、第１モードでは、列増幅回路からの出力信号をＡＤ変換し、第２モードでは、バイパスされた列出力線の画素信号をＡＤ変換するＡＤ変換器であって、制御部からの制御信号により前記第１モード又は前記第2モードを変更するＡＤ変換器を備えた撮像装置。【選択図】図１

Description

本発明はＡＤ変換装置を有する固体撮像装置に関する。

固体撮像装置、例えばＭＯＳ型撮像装置には、特許文献１に記載されているように撮像部と列信号処理回路から構成されているものがある。特許文献１には、列信号処理回路に列増幅回路とＡＤ変換回路を搭載し、列毎にＡＤ変換を行う構成が記載されている。この文献は、感度の異なる複数の系統の信号を増幅し、ＡＤ変換した後に合成することによりＳ／Ｎを劣化させずにダイナミックレンジの拡大を図ることを開示している。また特許文献２には、静止画撮影モードではアンプをＯＮして高画質の撮影を行い、モニター用の動画撮影モードの場合にはアンプをＯＦＦし、画素信号をバイパスさせることで電力を低減させることが記載されている。

特開２００８―１６７００４号公報 特開２０１０―１４７６１４号公報

特許文献２にはアンプをＯＮ、ＯＦＦした場合にＡＤコンバータの入力レンジを切り換えること、具体的にはアンプがＯＦＦのときにはランプ波形の振幅とカウンタ動作を半分にすることが開示されている。しかし、アンプとして反転増幅するものを採用したときに、アンプをバイパスするときとしないときとでＡＤ変換をどのように行うかは開示されていない。本発明は、反転増幅するアンプの出力をＡＤ変換するときとアンプをバイパスしてＡＤ変換するときとに応じたＡＤ変換動作を行う固体撮像装置を提供することを目的とする。

本発明によれば、複数の画素が行方向及び列方向に配置された画素部と、前記画素部から画素信号が出力される列出力線と、前記画素信号を反転増幅する列増幅回路と、前記列増幅回路をバイパスするバイパス回路と、ＡＤ変換器と、前記ＡＤ変換器の動作モードを変更する制御部とを備え、前記ＡＤ変換器は、参照信号を発生するランプ信号発生回路、前記参照信号と前記画素信号とを比較する比較器、及び前記比較器の出力が反転するまでの時間をカウントして前記時間に対応するカウント値を出力するカウンタとを含み、前記制御部は、第１の動作モードでは、前記バイパス回路によってバイパスされた前記列出力線からの画素信号を前記ＡＤ変換器にＡＤ変換させ、第２の動作モードでは、前記列増幅回路によって反転増幅された画素信号を前記ＡＤ変換器にＡＤ変換させ、前記第１の動作モードと前記第２の動作モードとで、ＡＤ変換のときに前記ランプ信号の傾き又は前記カウンタのカウント手順を変更する固体撮像装置が提供される。

本発明によれば、反転増幅するアンプの出力をＡＤ変換するときとアンプをバイパスしてＡＤ変換するときとに応じたＡＤ変換動作を行う固体撮像装置を提供する。

本発明に関するブロック図である。 画素部の回路構成を示す回路図である。 本発明の実施例１に関する回路図である。 本発明の実施例１の駆動方法を例示したタイミング図である 列増幅回路の回路構成を示す回路図である。 本発明の実施例２に関する回路図である。 本発明の実施例２の駆動方法を例示したタイミング図である 本発明の実施例３に関する回路図である。 本発明の実施例３の駆動方法を例示したタイミング図である 本発明の撮像装置を用いた撮像システムの構成例である。

本発明に関わる固体撮像装置において、画素部には入射された光を光電変換する複数の画素が行方向および列方向に２次元状に配置されている。画素は行単位で、リセット、電荷蓄積が行われる。画素の出力は列毎に配置された列出力線に接続されている。画素信号は行単位で列出力線に読み出される。画素からのアナログ信号を増幅する列増幅回路と、増幅した後の信号を保持する列回路が列出力線毎に備えられている。列増幅回路で画素信号の増幅を行うことにより、以降の回路で発生するノイズの影響が相対的に低減し、Ｓ／Ｎ比が高い高画質な撮影が可能になる。一般的に列増幅回路とＡＤ変換器を搭載する固体撮像素子において、列増幅回路で絶対値としてＡ倍の利得で増幅した時のトータルノイズ量N _Totalは以下の計算式で表すことができる。なお、ここでは説明を簡単にするために列増幅回路の利得を単にＡ倍とする。

（式１）

ここで、
N _Pix ：画素のランダムノイズ、
N _amp(A) ：利得Ａ倍のときの列増幅回路で発生するランダムノイズ
N _ADC ：ＡＤ変換器のランダムノイズ
である。
式１において利得がＡ倍のときの列増幅回路のランダムノイズN² _amp(Ａ)は列増幅回路の利得が１倍の時のランダムノイズN^２ _{ａｍｐ（１）}をＡ倍した値A・N ^２ _{ａｍｐ（１）}に対して一般的には小さく設計することが可能である。これは列増幅回路を高ゲインにした場合の広域遮断周波数が低下するためである。

Ａ＝１倍のとき、式１は、式２のように表される。
（式２）

利得１倍のときには、列増幅回路は、信号増幅をしていないため不要である。逆に列増幅回路を用いることで式２に示されるようにN^２ _{ａｍｐ（１）} のランダムノイズがトータルノイズに加算されてしまい、ノイズを悪化させる。したがって列増幅回路で信号増幅しない場合は、列増幅回路を使うと列増幅回路が無い場合よりもノイズが増加してしまう。

（実施例１）
以下、本発明の実施例について図面を参照して詳細に説明する。図１は、本実施例を示したブロック図である。画素部１０２には複数の画素１０１がＮ行Ｍ列に配置されている。画素１０１は光電変換により、入射する光に基づく撮像信号を出力する。図１には、一部の画素１０１のみが記載されている。列出力線１０３は、行選択部１０４で選択された画素から画素信号を行単位で出力する。列増幅回路１０５には、列出力線１０３からの画素信号が入力される。列増幅回路１０５は入力された画素信号を反転増幅してＡＤ変換回路１０７へ出力する。バイパス回路１０６は列出力線１０３からの画素信号を、列増幅回路１０５に対してバイパスする回路である。バイパス制御回路１１１は画素信号のバイパスを制御する。設定回路１０８はバイパス制御回路１１１によって制御されてＡＤ変換動作を制御する。列選択回路１１３は設定回路１０８によって処理されたデジタル信号を順次、デジタル出力線１１０へと転送する。デジタル出力線１１０へ転送されたデジタル信号はデジタル処理回路１１２で処理される。

以上の構成において、本実施例では、例えば、利得＝１倍のときのように低利得で撮影する場合は列出力線１０３からの画素信号を増幅しないでＡＤ変換する第１の動作モードによりＡＤ変換がされる。また、列増幅回路１０５の利得を上げて撮影する場合には列増幅回路で増幅した画素信号をＡＤ変換する第２の動作モードによりＡＤ変換される。つまり、撮影条件に応じ、列増幅回路を用いる場合と用いない場合を選択する。しかし、列増幅回路を反転増幅回路で構成する場合、列増幅回路を使用する場合と使用しない場合では信号の極性や、動作点が異なってしまうので適切なＡＤ変換ができなく恐れがある。この対策としてＡＤ変換動作を制御する設定回路１０８を設けることにより列増幅回路をバイパスするか否かに応じて適切なＡＤ変換を行う。なお、図１において設定回路１０８は列毎に配置してあるが、列毎にではなくデジタル処理回路１１２内や、ＡＤ変換回路１０７内に含まれてもよい。

画素１０１の回路構成の一例を示す図２を用いて説明する。フォトダイオード１５２は光電変換により入射光を電荷に変換する光電変換部である。転送トランジスタ１５３のソースはフォトダイオード１５２、ゲートは転送制御線１６１、ドレインはフローティングディフージョン領域（以下、ＦＤ領域と表記する）１５４にそれぞれ電気的に接続されている。ＦＤ領域１５４はフォトダイオード１５２から転送トランジスタ１５３を介して転送された電荷を保持する領域である。リセットトランジスタ１５５のソースはＦＤ領域１５４、ゲートはリセット制御線１６２、ドレインは電源電圧にそれぞれ電気的に接続されている。増幅トランジスタ１５６のゲートはＦＤ領域１５４、ドレインは電源電圧、ソースはセレクトトランジスタ１５７にそれぞれ電気的に接続されている。セレクトトランジスタ１５７はゲートをセレクト制御線１６３、ソースは列出力線１０３、ドレインは増幅トランジスタ１５６のソースに電気的に接続されている。増幅トランジスタ１５６はＦＤ領域１５４に保持された電荷に基づいた信号を、セレクトトランジスタ１５７を介して列出力線１０３に増幅出力する。リセット制御線１６２、転送制御線１６１、セレクト制御線１６３は行選択部１０４にそれぞれ電気的に接続されている。

次に、ＡＤ変換回路１０７の動作について図３により説明する。図３において図１と同じ符号を付してあるところに関しては説明を省略する。比較器２０４は＋入力端子の電圧と−入力端子に入力される参照信号とを比較する。＋入力端子には列増幅回路の出力または列増幅回路をバイパスして入力される列出力線１０３からの画素信号が入力される。比較器２０４は、入力端子の電圧が−入力端子よりも高い場合はＨｉｇｈレベル（以下、Ｈレベルと記す）を出力し、＋入力端子の電圧が−入力端子よりも低い場合Ｌｏｗレベル（以下、Ｌレベルと記す。）を出力する。バイパス回路１０６は、列出力線１０３からの画素信号を、列増幅回路１０５に対してバイパスさせる回路である。バイパス制御回路１１１の出力パルス１０９がＨレベルの時は、バイパス回路１０６のスイッチがＯＮすることにより、列増幅回路１０５をバイパスして、列出力線１０３と比較器２０４の＋入力端子とを短絡させる。加えて、出力パルス１０９がＨレベルの時は、列増幅回路１０５は例えば非活性状態になり、列増幅回路の出力が比較器２０４の＋入力端子に伝達されないようになる。また、バイパス制御回路１１１の出力パルス１０９がＬレベルの時にはスイッチをＯＦＦすることにより、列出力線１０３の画素信号を列増幅回路のみに入力する。

本実施例では設定回路１０８は、ランプ信号発生回路１０８−１、及びラッチメモリ回路１０８−２を含んでいる。ランプ信号発生回路１０８−１とラッチメモリ回路１０８−２はバイパス制御回路１１１の信号に応じて、その駆動方法、処理方法が変化する。本実施例において、列増幅回路を用いる場合と用いない場合により発生する画素信号の極性変化や、動作点のずれを補う部分は、ランプ信号発生回路１０８−１とラッチメモリ回路１０８−２である。ランプ信号発生回路１０８−１は参照信号としてのランプ信号を発生する。ランプ信号発生回路１０８−１は発生するランプ信号の時間的変化の傾きの極性を変更する機能を有し、パイパス制御回路１１１の制御信号によって極性を変更する。ランプ信号の時間的変化の傾きの極性とは、時間経過に対して、ランプ信号の信号レベルが増大するのか減少するのかを意味する。

ラッチメモリ回路１０８−２は比較器２０４の出力が反転するタイミングでカウンタ２０２が出力するカウント値２０３をラッチし、記憶するラッチメモリ回路である。比較器２０４の出力がＨレベルからＬレベルに反転したときのカウント値２０３を保持するかＬレベルからＨレベルに反転したときのカウント値２０３を保持するか、をバイパス制御回路１１１の制御信号に対応して変更する。図２及び図３に例示した固体撮像装置の駆動方法を図４（ａ）、図４（ｂ）に例示したタイミング図により説明する。図２の回路では、パルスをＨレベルとしたときに、パルスが印加されたＭＯＳトランジスタの、ソースとドレイン間が導通し、Ｌレベルとしたときにはソースとドレイン間が電気的に遮断されるものとして説明する。なお、Ｌレベルのパルスがゲートに印加されることでソースとドレイン間が導通するＭＯＳトランジスタを用いた場合には、図４に示したパルスのＨレベルとＬレベルを反対にすることで、本実施形態と同様の動作をすることができる。

図４（ａ）が列増幅回路をバイパスした場合のタイミング図を示し、図４（ｂ）は列増幅回路を使用して信号を増幅した場合のタイミング図を示す。また図４におけるＰＳＥＬ、ＰＴＸ、ＰＲＥＳはそれぞれセレクト制御線１６３、転送制御線１６１、リセット制御線１６２の状態を示す。以下、図４（ａ）、（ｂ）のタイミング図により、時刻ｔ０から順を追って、本実施例の固体撮像装置の駆動方法について動作を詳細に説明する。

はじめに、図４（ａ）を参照しながら、列増幅回路１０５をバイパスする場合の例について説明する。列増幅回路１０５の回路図を図５に示す。参考のために、バイパス回路１０６も記載している。列増幅回路は反転増幅型のソース接地回路で構成されており、入力端子５０２に入力された信号を反転増幅して出力端子５０３から出力する。時刻ｔ０でバイパス制御回路１１１の出力であるＶ１０９がＨレベルになり、ソース接地の増幅ＭＯＳトランジスタに直列に接続されたＭＯＳトランジスタが遮断される。このとき、バイパス回路１０６のスイッチがＯＮされる。したがって列出力線１０３からの画素信号が入力端子５０２から出力端子５０３に現れて比較器２０４の＋入力端子に入力される。スイッチＰＣ０Ｒは、容量素子をリセットするためのスイッチである。スイッチＰＣ０Ｒは、図４に示したタイミング図において、時刻ｔ０から時刻ｔ２までの間、オンとなり、それ以降の期間はオフ状態を維持する。スイッチＰＣ０Ｒがオフするのは、時刻ｔ１より後であって、時刻ｔ２よりも前であればよい。

時刻ｔ０において画素部の読み出しを行う行のセレクト制御線ＰＳＥＬがＨレベルとなり、セレクトトランジスタ１５７がＯＮとなって読み出し行が選択される。また、リセット制御線をＨレベルにしてリセットトランジスタ１５５をＯＮし、ＦＤ領域１５４をリセットする。次に時刻ｔ１において、リセット制御線をＨレベルからＬレベルにすることによりリセットトランジスタ１５５がＯＦＦし、ＦＤ領域１５４はリセットレベルに保持される。これにより列出力線１０３の電圧Ｖ１０３は時刻ｔ１においてリセットレベルに変化する。列出力線の出力が時刻ｔ２までに安定するので、時刻ｔ２からリセットレベルのＡＤ変換を開始する。

このとき図４（a）ではバイパス制御回路１１１の出力１０９の出力電圧Ｖ１０９がＨレベルであり、列増幅回路がバイパス状態とされている。したがって比較器の＋入力端子の電圧Ｖ２０４＋はＶ１０３のリセットレベルになる。図４（ａ）ではバイパス制御回路１１１の信号に対応して、ランプ信号発生回路１０８−１が発生するランプ信号の傾きが負の極性になっているため、時刻ｔ２からＶ２０４−の電圧は時間と共に低下する。ランプ信号の発生と同時にカウンタ２０２がカウントを開始してカウンタ値Ｄ２０３が変化する。カウンタ値の時間変化をＤ２０３として模式的に示す。時刻ｔ３においてＶ２０４−の電圧とＶ２０４＋の電圧の大小関係が逆転すると比較器の出力Ｖ２０４ｏが反転し、この時のカウンタ値をラッチメモリ回路１０８−２が保持する。この保持値はリセットレベルのＡＤ変換結果である。ｔ４においてリセットレベルのＡＤ変換が終了しランプ信号が初期レベルへと変化する。

次にｔ５でＰＴＸをＨレベルとし転送トランジスタ１５３がＯＮし、フォトダイオード１５２で生じた電荷がＦＤ領域１０４に転送される。その後、信号レベルが安定する時刻ｔ６でＰＴＸはＬレベルとなって転送が終了する。電荷は撮像信号に変換されて列出力線へ出力される。時刻ｔ７において撮像信号のＡＤ変換を開始する。時刻ｔ８で比較器の出力が反転し、この時のカウンタ値Ｄ２０３は信号レベルのＡＤ変換結果としてラッチメモリ回路１０８−２に保持される。リセットレベルの保持された値と撮像信号の保持された値の差分Ａ（図４（ａ）のＤ２０３の右端に示す）がＣＤＳ処理されたＡＤ変換結果となる。この差分処理はラッチメモリ回路１０８−２で行ってもよいし、デジタル処理回路１１２で行ってもよい。リセットレベルに対してランプ信号を負の傾きで発生させているので、リセットレベルを短時間でＡＤ変換することができる。また、リセットレベルのＡＤ変換に要する時間は画素信号のＡＤ変換に要する時間より短いので、リセットレベルをＡＤ変換するときのランプ信号の発生時間は短くすることができる。

次に列増幅回路の出力をＡＤ変換する例について、図４（ｂ）により説明する。なお、図４（ａ）と同じ動作については説明を省略する。この場合、バイパス制御回路１１１の出力１０９がＬレベルになっており、バイパス回路１０６のスイッチはＯＦＦになり、列増幅回路１０５が動作して列出力線からの画素信号を反転増幅する。列増幅回路から出力される反転増幅された信号の極性は図４（ａ）と逆になるので、バイパス制御回路１１１はランプ信号発生回路１０８−１を制御して、図４（ａ）のケースとは傾きが逆のランプ信号を発生させる。

ランプ信号発生回路１０８−１は、時刻ｔ２から傾きの極性が正方向に時間的に変化するランプ信号の発生を開始する。発生されたランプ信号は比較器２０４の−入力端子に入力される。このとき列増幅回路で増幅されたリセットレベルの電圧は比較器２０４の＋入力端子に入力されている。時刻ｔ３においてＶ２０４−の入力電圧とＶ２０４＋の入力電圧の大小関係が逆転したタイミングで比較器の出力が反転し、この時のカウンタ値をリセットレベルとしてラッチメモリ回路１０８−２に保持する。以後、同様にして撮像信号を列増幅回路１０５で増幅した出力をＡＤ変換する。ｔ８のタイミングでカウンタ値をラッチメモリ回路１０８−２に保持する。

以上のように、図４（ａ）では比較器出力がＨレベルからＬレベルに反転した時にカウンタ値を保持するのに対して、図４（ｂ）のタイミングではＬレベルからＨレベルに反転した際にカウンタ値を保持する。図４（ｂ）では、リセットレベルのＡＤ変換の結果と撮像信号のＡＤ変換の結果との差分Ｂ（図４（ｂ）のＤ２０３の右端に示す）としてＣＤＳ処理されたＡＤ変換出力を得ることができる。本実施例では列増幅回路１０５で増幅された信号をＡＤ変換した信号Ｂは、増幅しないでＡＤ変換した信号Ａより大きく、約２倍になっていることが図４から分かる。これは列増幅回路１０５の利得により画素からの信号が増幅されたためであり、増幅率は２倍に限らない。本実施例では設定回路１０８が、バイパス制御回路１１１の出力１０９に応じて、ランプ信号の傾きの極性と、比較器の反転出力が、ＨレベルからＬレベルに変化したときにラッチするか、ＬレベルからＨレベルに変化したときにラッチするかを制御する。バイパス制御回路１１１の出力１０９による設定回路１０８の制御はこれに限ったものではない。

本実施例では、列増幅回路のバイパスの有無により、比較器２０４への入力信号の極性が逆になるので、ＣＤＳ処理を行う際の処理の効率化のためにランプ信号の極性を変更している。また本実施例ではランプ信号発生回路１０８−１によってランプ信号の傾きの極性を正方向あるいは負方向に時間的変化させるか切り替えることによって、リセットレベルのＡＤ変換に要する時間の増加を抑制している。

また、式１および式２の関係から、利得が１倍に近い場合には列増幅回路をバイパスして、その後にデジタル的に利得を得る方がノイズの影響を軽減できる場合がある。例えば、列増幅回路の利得が４．４倍、２．２倍の時は列アンプを用いる。利得を１．１倍にするときは列アンプをバイパスしてＡＤ変換して、１．１倍はデジタル的に利得を得るようにしてもよい。この設定回路１０８によるＡＤ変換動作の変更は本実施例では列毎に行っているが、デジタル信号処理回路１１２で行っても良い。

（実施例２）
図６は本実施例における回路図の一例であり、図７（ａ）、（ｂ）はそのタイミング図である。図６、図７において図３、図４と共通なものに関しては同一符号を付しており説明を省略する。ランプ信号発生回路３０１はランプ信号を発生する。本実施例ではランプ信号の傾きの極性は変更しないものとして説明する。以下、図６、図７（ａ）、（ｂ）により本実施例を説明する。クロック発生器３０２はクロックを発生し、発生したクロックは設定回路１０８へ供給される。設定回路１０８はアップダウンカウンタを含む。アップダウンカウンタのカウント手順はバイパス制御回路１１１の制御と連動して変更される。アップダウンカウンタがカウントアップしてカウントダウンするか、その逆にカウントするかによって、ｔ２からｔ３の期間とｔ７からｔ８の期間とにおけるカウンタの動作が変更される。ｔ２からｔ３の期間はリセットレベルのＡＤ変換を行う期間であり、ｔ７からｔ８の期間は撮像信号のＡＤ変換を行う期間である。

まず、列増幅回路１０５をバイパスするときの動作について図７（ａ）により説明する。アップダウンカウンタは、最初にリセットレベルのＡＤ変換を行う。アップダウンカウンタは時刻ｔ２でアップカウントを開始し、ランプ信号Ｖ２０４−がリセットレベルＶ２０４＋を越えて比較器２０４が反転出力を出力するタイミングｔ３でカウントを停止する。次に時刻ｔ７から撮像信号のＡＤ変換を行う。アップダウンカウンタは、アップカウントをダウンカウントに変更してカウントを行い、時刻ｔ８でカウントを停止する。この結果、アップダウンカウンタに得られたカウント値Ａ（図７（ａ）のＤ２０３の右端に示す）には撮像信号とリセットレベルの差分が反映されており、つまりアップダウンカウンタのカウント値にＣＤＳ処理された撮像信号のＡＤ変換の結果が得られる。

次に、列増幅回路１０５により画素信号を増幅する場合について図７（ｂ）により説明する。本実施例では、先にリセットレベルをダウンカウント（ｔ２からｔ３）によりＡＤ変換する。その後に列増幅回路で増幅した画素信号をアップカウント（ｔ７からｔ８）する。このようにアップダウンカウンタのアップカウントとダウンカウントを制御することにより列増幅回路での画素信号を反転増幅した影響を考慮する。この結果、カウント値Ｂ（図７（ｂ）のＤ２０３の右端に示す）としてＣＤＳ処理の結果を反映したＡＤ変換結果を得ることができる。本実施例ではランプ信号の傾きの極性は変更せずにアップダウンカウンタのカウントの方向を制御してＡＤ変換を行った。しかし、列増幅回路をバイパス制御するのに応じて、ランプ信号の傾きの極性の変更とアップダウンカウンタのカウント方向の変更を組み合わせてもよい。例えば図４（ａ）のようにランプ信号を負の傾きにしてＡＤ変換することによりリセットレベルのＡＤ変換に要する時間の増加を抑制できる。その場合には、アップダウンカウンタは最初にダウンカウントしてリセットレベルをカウントし、後にアップカウントして信号レベルをカウントすることにより、カウント値としてＡＤ変換結果を得ることができる。本実施例ではアップダウンカウンタのアップカウントとダウンカウントの順序を第１の動作モードと第２の動作モードで変更している。

（実施例３）
次に逐次比較型ＡＤ変換器による実施例について図８、９により説明する。図８、図９において図３、図４と共通なものに関しては同一符号を付しており説明を省略する。また、他の実施例と動作が同じ部分についても説明を省略する。逐次型比較型ＡＤ変換器は、比較器２０４と比較器２０４の−入力端子に接続されたバイナリウエイトの容量Ｃ〜８Ｃを有している。バイナリウエイトの容量Ｃ〜８Ｃのもう一方の端子はグランド電圧かＲＥＦ電圧かを切り替える切り替えスイッチに接続されている。切り換えスイッチは制御手段により制御されている。このバイナリウエイトの容量Ｃ〜８Ｃとスイッチおよび比較器２０４によって逐次比較型のＡＤ変換器を形成している。比較器２０４の出力は設定回路１０８に接続されている。比較器２０４は、＋入力端子の電圧と−入力端子の電圧を比較して、＋入力端子の電圧が−入力端子の電圧より高い時はＨレベルを、低いときはＬレベルを出力する。まず、列増幅回路１０５をバイパスした場合について図９（ａ）により説明する。時刻ｔ１〜t５においてリセットレベルのＡＤ変換が行われる。逐次比較型ＡＤ変換器はバイナリウエイトの容量をスイッチで選択する毎に比較器２０４で入力端子の電圧を比較し、得られた比較結果を設定回路１０８へと格納する。その後、時刻ｔ６から撮像信号が転送される。撮像信号のレベルが安定した後、撮像信号のＡＤ変換が開始され、ｔ７〜ｔ１１にかけてＡＤ変換が行われる。撮像信号のＡＤ変換結果とリセットレベルのＡＤ変換結果との差分を取ることでＣＤＳ処理後のＡＤ変換結果が得られる。図９（ａ）のタイミングでのリセットレベルのＡＤ変換結果の出力デジタル値は１１１０＝１６となり、撮像信号のＡＤ変換結果の出力デジタル値は１１００＝１４となる。設定回路１０８のＣＤＳ処理部で差分処理を行い、１６−１４＝２が撮像信号のＡＤ変換の出力である。これに対して列増幅回路１０５の出力をＡＤ変換する図９（ｂ）の場合では、リセットレベルのＡＤ変換の出力デジタル値は０００１＝１、信号レベルのＡＤ変換の出力デジタル値は０１０１＝５となる。ＣＤＳ処理部では、リセットレベルと信号レベルの差分処理を行い、５−１＝４がＡＤ変換の出力結果となる。

ＡＤ変換処理回路の差分処理を、リセットレベルから信号レベルを引くか信号レベルからリセットレベルを引くか、バイパス制御回路１１１の出力信号により設定回路１０８において変更している。本実施例では差分処理の変更を設定回路１０８により行ったが水平転送後のデジタル処理回路１１２によって行ってもよい。

さらに本実施例では逐次比較型のＡＤ変換器であったが、ＡＤ変換方式はこれに限ったものではなく、たとえばΣΔ型のＡＤ変換機や巡回比較型のＡＤ変換器、二つのＡＤ変換方式のハイブリット方式などを用いてもよい。その場合、リセットレベルのＡＤ変換と、信号レベルのＡＤ変換を両方行いその差分を行う際に、列増幅回路のバイパスの有無により、ＡＤ変換後の処理もしくはＡＤ変換方法を変更することにより差分処理を適切にできる。

（実施例４）
図１０は、本発明の第４の実施例による撮像システムの構成例を示す図である。撮像システム８００は、例えば、光学部８１０、撮像装置１００、信号処理部８３０、記録・通信部８４０、タイミング制御部８５０、システム制御部８６０、及び再生・表示部８７０を含む。撮像部８２０は、撮像装置１００及び映像信号処理部８３０を有する。撮像装置１００は、先の実施例で説明した固体撮像装置が用いられる。

レンズ等の光学系である光学部８１０は、被写体からの光を撮像装置１００の、複数の画素が２次元状に配列された画素部１０２に結像させ、被写体の像を形成する。撮像装置１００は、タイミング制御部８５０からの信号に基づくタイミングで、画素部１０２に結像された光に応じた信号を出力する。撮像装置１００から出力された信号は、信号処理部８３０に入力され、信号処理部８３０が、プログラム等によって定められた方法に従って信号処理を行う。信号処理部８３０での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理部８３０からの信号を受けて、システム制御部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システム制御部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システム制御部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御部８５０は、システム制御部８６０による制御に基づいて撮像装置１００及び信号処理部８３０の駆動タイミングを制御する。

Claims (9)

1. 複数の画素が行方向及び列方向に配置された画素部と、
   前記画素部から画素信号が出力される列出力線と、
   前記画素信号を反転増幅する列増幅回路と、
   前記列増幅回路をバイパスするバイパス回路と、
   ＡＤ変換器と、
   前記ＡＤ変換器の動作モードを変更する制御部と、を備え、
   前記ＡＤ変換器は、参照信号を発生するランプ信号発生回路、前記参照信号と前記画素信号とを比較する比較器、及び前記比較器の出力が反転するまでの時間をカウントして前記時間に対応するカウント値を出力するカウンタとを含み、
   前記制御部は、第１の動作モードでは、前記バイパス回路によってバイパスされた前記列出力線からの画素信号を前記ＡＤ変換器にＡＤ変換させ、第２の動作モードでは、前記列増幅回路によって反転増幅された画素信号を前記ＡＤ変換器にＡＤ変換させ、前記第１の動作モードと前記第２の動作モードとで、ＡＤ変換のときに前記ランプ信号の傾き又は前記カウンタのカウント手順を変更すること
   を特徴とする固体撮像装置。
2. 前記ランプ信号の傾きの極性が変更されることを特徴とする請求項１に記載の固体撮像装置。
3. 前記カウンタのカウント手順はアップカウントとダウンカウントとを含むことを特徴とする請求項１に記載の固体撮像装置。
4. 前記ＡＤ変換器は、前記画素に基づくリセットレベルの信号と光を光電変換して得られた撮像信号とをＡＤ変換することを特徴とする請求項１ないし３のいずれか１項に記載の固体撮像素子。
5. 前記リセットレベルの信号と前記撮像信号とがＡＤ変換されるときに、前記ランプ信号の傾きの極性が変更されることを特徴とする請求項４に記載の固体撮像装置。
6. 前記リセットレベルの信号と前記撮像信号とがＡＤ変換されるときに、前記カウンタのアップカウントとダウンカウントを行う順序が変更されることを特徴とする請求項４に記載の固体撮像装置。
7. 複数の画素を行方向及び列方向に配置した画素部と、
   前記画素部から画素信号を出力する列出力線と、
   前記列出力線からの画素信号を反転増幅する列増幅回路と、
   前記列増幅回路をバイパスするバイパス回路と、
   逐次比較型のＡＤ変換器と、
   前記ＡＤ変換器からのリセットレベルの出力デジタル値と光を光電変換して得られた撮像信号の出力デジタル値との差分をとるＣＤＳ処理部と
   前記ＡＤ変換器の動作モードを変更する制御部と、を備え、
   前記制御部は、第１の動作モードでは、前記バイパス回路によってバイパスされた前記列出力線からの画素信号をＡＤ変換させ、第２の動作モードでは、前記列増幅回路からの反転増幅された出力信号を前記ＡＤ変換器にＡＤ変換させ、
   前記第１の動作モードと前記第２の動作モードとで、前記ＣＤＳ処理部の処理を異ならせること
   を特徴とする固体撮像装置。
8. 前記制御部は、前記バイパス回路に、前記列出力線からの画素信号を前記列増幅回路に対してバイパスさせることを特徴とする請求項１ないし７のいずれか１項に記載の固体撮像装置。
9. 請求項１乃至８のいずれか１項に記載の固体撮像装置と、前記固体撮像装置へ光を結像する光学系と、前記固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。

Images