CN111128268A - 用于基于存取的刷新时序的设备及方法 - Google Patents

用于基于存取的刷新时序的设备及方法 Download PDF

Info

Publication number
CN111128268A
CN111128268A CN201911037853.1A CN201911037853A CN111128268A CN 111128268 A CN111128268 A CN 111128268A CN 201911037853 A CN201911037853 A CN 201911037853A CN 111128268 A CN111128268 A CN 111128268A
Authority
CN
China
Prior art keywords
address
refresh address
refresh
auto
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911037853.1A
Other languages
English (en)
Other versions
CN111128268B (zh
Inventor
J·M·布朗
D·B·彭妮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111128268A publication Critical patent/CN111128268A/zh
Application granted granted Critical
Publication of CN111128268B publication Critical patent/CN111128268B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

本申请案涉及用于基于存取的刷新时序的设备及方法。本发明的实施例涉及用于调度存储器装置中的目标刷新的设备及方法。存储器装置中的存储器单元可为易失性的且可需要作为自动刷新操作的一部分而被周期性地刷新。另外，特定行可经历较快降级，且可需要经受目标刷新操作，其中提供并刷新特定目标刷新地址。目标刷新操作需要发生的速率可基于存取存储器单元的速率。所述存储器装置可监视对所述存储器的组的存取，且可使用所述存取的计数来确定将刷新自动刷新地址还是目标刷新地址。

Description

用于基于存取的刷新时序的设备及方法
技术领域
本发明一般来说涉及用于调度目标刷新的设备及方法，且更具体来说涉及用于调度存储器装置中的目标刷新的设备及方法。
背景技术
本发明一般来说涉及半导体装置，且更具体来说涉及半导体存储器装置。特定来说，本发明涉及易失性存储器，例如动态随机存取存储器(DRAM)。可将信息存储于DRAM的存储器单元中作为存储器单元的经改变物理性质。举例来说，存储器单元可为电容性元件，且可将信息作为电容性元件的电荷来存储。DRAM可包含易失性存储器单元，所述易失性存储器单元为其中物理性质可随时间改变(例如，电容器上的电荷可随时间衰减)、此又可使存储于存储器单元中的数据随时间降级的存储器单元。因此，可有必要周期性地刷新存储器单元以维持存储器中的信息保真度(例如，通过使存储器单元恢复到初始电荷电平)。
由于存储器组件的大小已减小，因此存储器单元的密度已大大增加。对特定存储器单元或存储器单元群组的重复存取(通常称作‘行锤击(row hammer)’)可导致附近存储器单元中的经增加数据降级速率。可期望识别并刷新受行锤击影响的存储器单元。这些目标刷新可需要散置在常规周期性刷新当中，所述常规周期性刷新是对并未经历行锤击影响的行执行。
发明内容
本申请案的一个方面针对于一种设备，其包括：存储器组，其包括字线；行解码器，其经配置以基于所接收存取地址而存取所述存储器组的字线，且基于所接收刷新地址而刷新所述存储器组的字线；自动刷新地址产生器，其经配置以提供自动刷新地址；目标刷新地址产生器，其经配置以提供目标刷新地址；及循环产生器，其经配置以基于对所述存储器组的所述存取的计数而确定是将所述自动刷新地址还是所述目标刷新地址提供到所述存储器组作为所述刷新地址。
本申请案的另一方面针对于一种设备，其包括：计数器电路，其经配置以对于对多个存储器组中的每一者的存取的次数进行计数；及比较器电路，其经配置以在针对给定存储器组的所述存取的所述计数超过阈值的情况下提供命令信号，其中基于所述命令信号而将目标刷新地址发布到所述给定存储器组。
本申请案的又一方面针对于一种方法，其包括：监视对存储器组的存取；随时间将刷新地址提供到所述存储器组；及基于对所述组的所述所监视存取而提供目标刷新地址作为所述刷新地址中的一者。
附图说明
图1是展示根据本发明的至少一个实施例的半导体装置的整体配置的框图。
图2是根据本发明的实施例的行解码器的框图。
图3A到3B是描绘根据本发明的实施例的刷新地址控制电路及循环产生器的框图。
图4是描绘根据本发明的实施例的刷新地址电路的操作的时序图。
图5是根据本发明的实施例的循环产生器的示意图。
图6是描绘根据本发明的实施例的刷新存储器的方法的流程图。
具体实施方式
对特定实施例的以下描述本质上仅为示范性的且绝不打算限制本发明或者其应用或使用的范围。在本发明系统及方法的实施例的以下详细描述中，参考形成所述详细描述的一部分的附图，且通过图解说明其中可实践所描述系统及方法的特定实施例的方式而展示所述附图。充分详细地描述这些实施例以使得所属领域的技术人员能够实践目前所揭示系统及方法，且应理解，可利用其它实施例且可在不背离本发明的精神及范围的情况下做出结构及逻辑改变。此外，出于清晰目的，对特定特征的详细描述在其将由所属领域的技术人员明了的情况下将不进行论述，以便不使本发明的实施例的描述模糊。因此，不应在限制意义上理解以下详细描述，且本发明的范围由所附权利要求书界定。
半导体存储器装置可将信息存储于多个存储器单元中，所述多个存储器单元中的每一者安置于特定行(字线)与列(位线)的相交点处。存储器单元可以易失性的方式存储信息，使得存储器单元的状态(且因此存储于其中的信息)随时间改变或衰减。因此，存储器装置可进行刷新操作，在所述刷新操作中，将存储器单元的状态恢复到与存储于所述存储器单元中的信息对应的初始值(例如，初始电荷电平)。举例来说，可从给定存储器单元读取信息且接着将所述信息写回到同一存储器单元。刷新操作可一次刷新存储器单元的整个行。这些刷新可为自动刷新操作的一部分且可由于用户命令而发生及/或可周期性地发生。在自动刷新期间，存储器装置可通过半导体装置的存储器单元行序列而进行工作。
除自动刷新操作之外，还可有必要刷新特定目标存储器单元行。这些行可经受比半导体装置的其它行快的降级。因此，这些行可需要比其原本将由自动刷新操作进行的刷新更频繁地刷新。可需要识别这些目标刷新行(或目标刷新地址)且接着可需要在其它刷新操作发生的同时执行目标刷新。目标刷新行可经受行锤击影响，其中对给定行(侵扰者行)的重复存取导致接近于侵扰者行的一或多个行(受害者行)的降级。受害者行可被识别并被提供作为目标刷新行。受害者行经历降级的速率可与对侵扰者行的存取的次数(及/或速率)有关。因此，需要被执行的目标刷新操作的速率可取决于存取的次数及/或速率。
本发明是针对用于调度目标刷新的设备及方法。存储器装置可对行地址序列执行刷新操作，可基于自动刷新信号而对所述刷新操作进行计时。存储器装置可包含计数器，所述计数器进行检查以查看对存储器装置的一或若干特定存储器位置的存取的次数(及/或速率)是否超过阈值。如果是，那么存储器装置可调度目标行刷新，所述目标行刷新可‘窃取’时隙中的原本将用于自动刷新地址的时隙。如果对特定存储器位置的存取不高于阈值，那么可跳过目标刷新，且自动刷新地址可继续。存储器装置可周期性地检查计数器以确定将提供还是不提供目标刷新地址。以此方式，可基于存储器装置的存取计数而调度目标刷新。
图1是展示根据本发明的至少一个实施例的半导体装置的整体配置的框图。半导体装置100可为半导体存储器装置，例如集成于单个半导体芯片上的DRAM装置。
半导体装置100包含存储器阵列118。将存储器阵列118展示为包含多个存储器组。在图1的实施例中，将存储器阵列118展示为包含八个存储器组BANK0到BANK7。在其它实施例的存储器阵列118中可包含更多或更少组。每一存储器组包含多个字线WL、多个位线BL及/BL以及布置于多个字线WL与多个位线BL及/BL的相交点处的多个存储器单元MC。由行解码器108执行对字线WL的选择且由列解码器110执行对位线BL及/BL的选择。在图1的实施例中，行解码器108针对每一存储器组包含相应行解码器且列解码器110针对每一存储器组包含相应列解码器。位线BL及/BL耦合到相应读出放大器(SAMP)。来自位线BL或/BL的读取数据由读出放大器SAMP放大，且经由互补局部数据线(LIOT/B)、传送门(TG)及互补主数据线(MIOT/B)而将所述读取数据传送到读取/写入放大器120。相反地，经由互补主数据线MIOT/B、传送门TG及互补局部数据线LIOT/B而将从读取/写入放大器120输出的写入数据传送到读出放大器SAMP，且将所述写入数据写入于耦合到位线BL或/BL的存储器单元MC中。
半导体装置100可采用多个外部端子，所述多个外部端子包含：命令及地址(C/A)端子，其耦合到命令及地址总线以接收命令及地址以及CS信号；时钟端子，其用以接收时钟CK及/CK；数据端子DQ，其用以提供数据；及电力供应端子，其用以接收电力供应电位VDD、VSS、VDDQ及VSSQ。
时钟端子被供应有将被提供到输入电路112的外部时钟CK及/CK。外部时钟可为互补的。输入电路112基于CK及/CK时钟而产生内部时钟ICLK。将ICLK时钟提供到命令解码器110且提供到内部时钟产生器114。内部时钟产生器114基于ICLK时钟而提供各种内部时钟LCLK。LCLK时钟可用于各种内部电路的时序操作。将内部数据时钟LCLK提供到输入/输出电路122以对包含于输入/输出电路122中的电路的操作进行计时，举例来说，提供到数据接收器以对写入数据的接收进行计时。
C/A端子可被供应有存储器地址。经由命令/地址输入电路102而将被供应到C/A端子的存储器地址传送到地址解码器104。地址解码器104接收所述地址且将经解码行地址XADD供应到行解码器108并将经解码列地址YADD供应到列解码器110。地址解码器104还可供应经解码组地址BADD，所述经解码组地址BADD可指示含有经解码行地址XADD及列地址YADD的存储器阵列118的组。C/A端子可被供应有命令。命令的实例包含：用于控制各种操作的时序的时序命令、用于存取存储器的存取命令(例如用于执行读取操作的读取命令及用于执行写入操作的写入命令)、用于执行模式寄存器写入及读取操作的模式寄存器写入及读取命令以及其它命令及操作。存取命令可与用以指示待存取的存储器单元的一或多个行地址XADD、列地址YADD及组地址BADD相关联。
可经由命令/地址输入电路102而将所述命令作为内部命令信号提供到命令解码器106。命令解码器106包含用以解码内部命令信号以产生用于执行操作的各种内部信号及命令的电路。举例来说，命令解码器106可提供行命令信号以选择字线且提供列命令信号以选择位线。
装置100可接收为读取命令的存取命令。当接收到读取命令且向组地址、行地址及列地址及时供应所述读取命令时，从存储器阵列118中的与行地址及列地址对应的存储器单元读取读取数据。读取命令由命令解码器106接收，所述命令解码器提供内部命令，使得将来自存储器阵列118的读取数据提供到读取/写入放大器120。经由输入/输出电路122而将读取数据从数据端子DQ输出到外部。外部端子DQ包含数个单独端子，每一单独端子提供与装置100的数据时钟的时钟边缘同步的数据位。外部端子DQ的数目对应于数据宽度，也就是说，向数据时钟的时钟边缘同时提供一定数目个数据位。在本发明的一些实施例中，半导体装置100的数据宽度为8个位。在本发明的其它实施例中，半导体装置100的数据宽度为16个位，其中将所述16个位分离成低位数据字节(包含8个位)及高位数据字节(包含8个位)。
装置100可接收为写入命令的存取命令。当接收到写入命令且向组地址、行地址及列地址及时供应所述写入命令时，将供应到数据端子DQ的写入数据写入到存储器阵列118中的与行地址及列地址对应的存储器单元。写入命令由命令解码器106接收，所述命令解码器提供内部命令，使得写入数据由输入/输出电路122中的数据接收器接收。还可将写入时钟提供到外部时钟端子以用于对由输入/输出电路122的数据接收器进行的写入数据接收进行计时。写入数据经由输入/输出电路122而被供应到读取/写入放大器120，且通过读取/写入放大器120而被供应到存储器阵列118以被写入到存储器单元MC中。如先前所描述，外部端子DQ包含数个单独端子。参考写入操作，每一外部端子DQ接收数据位，且外部端子DQ的数目对应于被同时接收、与一或多个时钟信号同步的数据位的数据宽度。本发明的一些实施例包含8个位的数据宽度。在本发明的其它实施例中，数据宽度为16个位，其中将所述16个位分离成8个数据位的低位字节及8个数据位的高位字节。
装置100还可接收命令，所述命令致使所述装置执行自动刷新操作。刷新信号AREF可为脉冲信号，当命令解码器106接收到指示自动刷新命令的信号时，激活所述脉冲信号。在一些实施例中，可在外部向存储器装置100发布自动刷新命令。在一些实施例中，自动刷新命令可由装置的组件周期性地产生。在一些实施例中，当外部信号指示自我刷新进入命令时，也可激活刷新信号AREF。刷新信号AREF可在命令输入之后立即被激活一次，且此后可在所要内部时序处被循环地激活。因此，刷新操作可自动地继续进行。自我刷新退出命令可致使刷新信号AREF的自动化激活停止且返回到空闲状态。
将刷新信号AREF供应到刷新地址控制电路116。刷新地址控制电路116将刷新行地址RXADD供应到行解码器108，所述行解码器可刷新存储器单元阵列118中所含有的预定字线WL。刷新地址控制电路116可控制刷新操作的时序，且可产生并提供刷新地址RXADD。刷新地址控制电路116可经控制以改变刷新地址RXADD的细节(例如，如何计算刷新地址、刷新地址的时序)，或可基于内部逻辑而操作。
刷新地址控制电路116可选择性地输出目标刷新地址或自动化刷新地址(自动刷新地址)作为刷新地址RXADD。自动化刷新地址可为基于自动刷新信号AREF的激活而提供的地址序列。刷新地址控制电路116可以由AREF确定的速率来循环穿过自动刷新地址序列。刷新地址控制电路116还可确定目标刷新地址，所述目标刷新地址为需要基于存储器阵列118中的附近地址的存取型式而刷新的地址。刷新地址控制电路116可选择性地使用装置100的一或多个信号来计算目标刷新地址RXADD。举例来说，可基于由地址解码器提供的行地址XADD而计算刷新地址RXADD。
刷新地址控制电路116可基于监视被发布到存储器阵列118的存取命令而确定是发布自动刷新地址还是目标刷新地址来作为刷新地址RXADD。可基于刷新信号AREF的时序而对刷新地址RXADD提供时序。刷新地址控制电路116可具有与AREF的时序对应的时隙，且可在每一时隙期间提供一或多个刷新地址RXADD。在一些实施例中，可在原本将被指派给自动刷新地址的时隙中发布目标刷新地址(例如，“窃取”所述时隙)。在一些实施例中，可保留特定时隙以用于目标刷新地址，且刷新地址控制电路116可确定是提供目标刷新地址、在所述时隙期间不提供地址还是在所述时隙期间替代地提供自动刷新地址。
刷新地址控制电路116可基于监视去往存储器阵列118的存取命令而确定所提供刷新地址RXADD是目标刷新地址还是自动刷新地址。特定来说，刷新地址控制电路116可监视被发布到存储器阵列118的每一组的存取命令。将刷新地址控制电路116展示为耦合到组地址BADD，然而，可使用任何信号(或其它方法)来监视对特定组的存取(例如，刷新地址控制电路116可监视特定组多久被激活一次)。刷新地址控制电路116可对于对给定组的激活的次数(及/或速率)进行计数，且可将所述值与阈值进行比较。所述阈值可为装置100的可编程值(例如，基于刷新地址控制电路116的熔丝设定及/或存储于装置100的模式寄存器中的值)。当对给定组的存取的次数(及/或速率)超过阈值时，可指示所述组较可能含有为侵扰者地址的地址(例如，由于行锤击影响)，且刷新地址控制电路116可提供目标刷新地址。刷新地址控制电路116可立即提供目标刷新地址，或可将目标刷新地址排队以在稍后时间处(例如，在可用于目标刷新的下一时隙中)提供。
目标刷新地址可基于从地址解码器104接收的行地址XADD的随时间的特性。刷新地址控制电路116可对当前行地址XADD进行取样以确定其随时间的特性。取样可间歇地发生，其中基于随机或伪随机时序而获取每一样本。刷新地址控制电路116可使用不同方法来基于所取样行地址XADD计算目标刷新地址。举例来说，刷新地址控制电路116可确定给定行是否为侵扰者地址，且接着计算并提供与侵扰者地址的受害者地址对应的地址作为目标刷新地址。在一些实施例中，一个以上受害者地址可与给定侵扰者地址对应。在此情形中，刷新地址控制电路可将多个目标刷新地址排队，且在其确定应提供目标刷新地址时依序提供所述多个目标刷新地址。
自动刷新地址可由刷新地址控制电路116提供以便周期性地刷新存储器阵列118的字线。刷新地址控制电路116可以序列来产生自动刷新地址，使得每当提供自动刷新地址作为刷新地址RXADD时，所述自动刷新地址为自动刷新地址的序列中的下一地址。
电力供应端子被供应有电力供应电位VDD及VSS。将电力供应电位VDD及VSS供应到内部电压产生器电路124。内部电压产生器电路124基于被供应到电力供应端子的电力供应电位VDD及VSS而产生各种内部电位VPP、VOD、VARY、VPERI等等。内部电位VPP主要用于行解码器108中，内部电位VOD及VARY主要用于包含于存储器阵列118中的读出放大器SAMP中，且内部电位VPERI用于许多外围电路块中。
电力供应端子还被供应有电力供应电位VDDQ及VSSQ。将电力供应电位VDDQ及VSSQ供应到输入/输出电路122。在本发明的实施例中，被供应到电力供应端子的电力供应电位VDDQ及VSSQ可为与被供应到电力供应端子的电力供应电位VDD及VSS相同的电位。在本发明的另一实施例中，被供应到电力供应端子的电力供应电位VDDQ及VSSQ可为与被供应到电力供应端子的电力供应电位VDD及VSS不同的电位。被供应到电力供应端子的电力供应电位VDDQ及VSSQ用于输入/输出电路122，使得由输入/输出电路122产生的电力供应噪声不传播到其它电路块。
图2是根据本发明的实施例的行解码器200的框图。在本发明的一些实施例中，行解码器200可包含于图1的行解码器108中。行解码器200可确定是激活存储器组(例如，图1的存储器阵列118的组)中的对应于行地址XADD还是刷新地址RXADD的字线。
如图2中所展示，行解码器200具备行激活时序产生器232，所述行激活时序产生器接收刷新信号AREF、有效信号ACT及预充电信号Pre且提供状态信号RefPD、字线致动信号wdEn、读出放大器致动信号saEn及位线均衡信号BLEQ。将状态信号RefPD供应到多路复用器230，所述多路复用器选择行地址XADD及刷新地址RXADD中的一者。将由多路复用器230选择的地址XADDi供应到行冗余控制电路234。如果由地址XADDi指示的字线由冗余字线替换，那么激活命中信号RedMatch，且产生行地址XADDd1，所述行地址为替换目的地。将地址XADDi及XADDd1供应到多路复用器236；其中，如果未激活命中信号RedMatch，那么选择地址XADDi；且如果激活命中信号RedMatch，那么选择地址XADDd1。将所选择地址XADD2供应到X地址解码器238。X地址解码器238基于字线致动信号wdEn、读出放大器致动信号saEn及位线均衡信号BLEQ而控制由地址XADD2指示的字线、与所述X地址解码器对应的读出放大器、均衡电路等的操作。
图3A到3B是描绘根据本发明的实施例的刷新地址控制电路及循环产生器的框图。在一些实施例中，图3A的刷新地址控制电路300可用作图1的刷新地址控制电路116的实施方案。刷新地址控制电路300可接收行地址XADD、自动刷新信号AREF及组地址信号BADD，且可提供刷新地址RXADD。刷新地址控制电路300可选择性地提供目标刷新地址StealAdd或自动刷新地址CBRAdd作为刷新地址RXADD。目标刷新地址还可被称作‘窃取地址’，这是因为在一些实施例中，所述目标刷新地址可窃取原本将被指派给自动刷新地址的时隙。自动刷新地址还可被称为行地址选择(RAS)之前的列地址选择(CAS)(RAS之前的CAS或CBR)地址。
刷新地址控制电路300包含目标刷新地址产生器340，所述目标刷新地址产生器接收行地址XADD且提供目标刷新地址StealAdd。电路300还包含自动刷新地址产生器342及循环产生器344。在图3B中较详细地展示循环产生器344的实例性实施方案。自动刷新地址产生器342接收自动刷新信号AREF及目标刷新信号RHR且提供自动刷新地址CBRAdd。循环产生器344可接收自动刷新信号AREF及组地址BADD，且可作为响应而提供目标刷新信号RHR。目标刷新信号RHR可经提供以指示将通过提供目标刷新地址StealAdd作为刷新地址RXADD而执行目标行刷新。将目标刷新地址StealAdd及自动刷新地址CBRAdd两者提供到多路复用器346作为输入。多路复用器基于目标刷新信号RHR的状态而提供这些地址中的一者作为刷新地址RXADD。
虽然将特定信号(XADD、AREF、BADD)展示为耦合到刷新地址控制电路300的组件，但将理解，可在其它实例中使用更多或更少或者不同信号。举例来说，循环产生器344可使用不同于组地址BADD(或除所述组地址之外)的信号来确定对给定组的存取。
目标刷新地址产生器340识别需要目标刷新的一或多个目标地址StealAdd。目标刷新地址产生器340可以任何数目种方式确定用于目标刷新的行地址。在实例性实施例中，目标刷新地址产生器340可监视所提供行地址XADD以确定一或多个地址是否正被锤击(例如，是否被存取特定次数、是否比给定速率快地被存取等)。目标刷新地址产生器340可接着识别是位于侵扰者行的任一侧上的受害者行(例如，物理邻近于经锤击行的行)的地址。在此实例性实施例中，目标刷新地址产生器340可提供与邻近于所识别侵扰者行的受害者行的地址对应的第一目标刷新地址StealAdd+1及第二目标刷新地址StealAdd-1。可在其它实例中使用其它类型的侵扰者行以及受害者行与侵扰者行之间的其它关系。
在本发明的一些实施例中，目标刷新地址产生器340可基于对特定行的存取的次数及/或频率而确定经锤击侵扰者行。在本发明的一些实施例中，目标刷新地址产生器340可以随机(或半随机)间隔对传入行地址XADD进行取样，且可将所取样行地址与先前所取样行地址进行比较以确定给定行地址是否正被频繁地存取。可在其它实例性实施例中使用识别经锤击侵扰者行的其它方法。
目标刷新地址产生器340基于行地址XADD而提供一或多个目标刷新地址StealAdd。在一些实施例中，目标刷新地址产生器340可提供单个目标刷新地址StealAdd。在一些实施例中，目标刷新地址产生器340可随时间提供多个目标刷新地址StealAdd的序列。举例来说，如上文所论述，目标刷新地址产生器340可提供与物理邻近于经锤击行的行对应的第一目标刷新地址及第二目标刷新地址。如图4中所描述，可由目标刷新地址产生器340依序提供这些地址。可在其它实例性实施例中使用目标行与所识别经锤击行之间的其它关系。
自动刷新地址产生器342可响应于自动刷新信号(例如，AREF)而提供自动刷新地址序列。自动刷新产生器可依序移动穿过存储器组中的若干个地址。自动刷新信号AREF的每一激活可致使自动刷新地址产生器342提供地址序列中的下一地址作为自动刷新地址CBRAdd。在一些实施例中，自动刷新地址产生器342可针对自动刷新信号AREF的每一激活提供多个自动刷新地址CBRAdd。
自动刷新产生器342可耦合到目标刷新信号RHR，所述目标刷新信号可指示目标刷新地址StealAdd将被用作刷新地址RXADD。在一些实施例中，自动刷新产生器342可在目标刷新信号RHR为有效的同时暂停提供自动刷新地址CBRAdd。因此，当目标刷新信号RHR不再有效时，自动刷新地址产生器342可在序列中的在所述自动刷新地址产生器接收到有效RHR信号之前所处的同一点处重新开始提供自动刷新地址。
循环产生器344可基于被发布到存储器阵列(例如，图1的存储器阵列118)的存取(例如，读取及写入命令)而确定刷新地址RXADD是自动刷新地址还是目标刷新地址StealAdd的时序。循环产生器344监视对存储器装置的不同组中的每一者的存取且基于所监视存取而确定何时发信号通知应将目标刷新地址StealAdd作为刷新地址RXADD提供到给定组。循环产生器344可监视对所述组中的每一者的存取次数及/或可监视每一组被存取的速率。可基于被提供到刷新地址控制电路300的一或多个信号而确定所述存取。循环产生器344可确定存取次数是否高于阈值次数及/或存取速率是否高于阈值速率。
如图3B中较详细地展示，循环产生器344可包含：计数器电路347，其确定对给定组的存取的次数(或频率)；及比较器电路349，其将存储于计数器电路中的计数的值与阈值次数(或频率)进行比较。计数器电路347可将一或多个信号Count提供到比较器电路349，所述一或多个信号指示与组相关联的计数的值。阈值可为循环产生器344的预定性质或可为可被提供作为信号ThreshHold的可编程值。当比较器电路349确定计数器电路具有大于阈值的值时，比较器电路349可提供信号RHR。
在实例性实施例中，循环产生器344可与存储器的特定组(例如，Bank0、Bank1、…、Bankn)相关联。在一些实施例中，循环产生器344可为所述组的组件。因此，举例来说，可存在各自与存储器阵列的相应组相关联的多个循环产生器344。每一循环产生器344可具有计数器电路347及比较器电路349，所述计数器电路及所述比较器电路可监视对循环产生器344与其相关联的相应组的存取。
每当将存取命令发布到所述组(例如，如由组地址BADD所指示)时，计数器347可递增。在一些实施例中，计数器347可基于指示一或多个类型的存取命令的信号的特定组合而递增。举例来说，当一起提供组地址BADD及激活信号ACT时，用于给定组的计数器347可递增，但当一起提供组地址BADD及读取/写入信号R/W时，所述计数器可不递增。当计数器347等于或大于阈值存取次数时，循环产生器344可产生信号RHR以指示当前由目标刷新地址产生器340识别的目标刷新地址StealAdd应被供应作为刷新地址RXADD。当将目标刷新地址提供到给定组时，可将计数器347复位。
在另一实例性实施例中，替代与特定组相关联，计数器电路可包含多个计数器，每一计数器与组中的一者相关联。比较器349可存取特定计数器以便将信号RHR提供到所述组中的给定一者。
在一些实施例中(举例来说，当将要确定速率时)，循环产生器344可包含振荡器348，所述振荡器可将时序信号提供到计数器347。可使振荡器与装置的一或多个信号(例如自动刷新信号AREF)同步。在一些实施例中，自动刷新信号AREF可用作时序信号，且可不需要振荡器348来提供时序。振荡器348可允许计数器电路347的值来反映速率而非原始存取次数。可将计数器电路347的值与反映阈值速率的阈值进行比较。
在其中速率由计数器电路347确定的实例性实施例中，振荡器348可起作用以产生时钟信号且将所述时钟信号提供到计数器电路347。可在特定数目个时钟信号之后(例如，在特定时间量之后)将计数器电路347周期性地复位。因此，如果计数器在被复位之前超过阈值，那么此可指示以(或高于)特定阈值速率而接收存取。在一些实施例中，可使时钟信号与自动刷新信号AREF同步，或所述时钟信号可为自动刷新信号AREF。
在其中速率由计数器电路347确定的另一实例性实施例中，计数器电路347可随时间递减。当将存取命令发布到所述组时，计数器电路347可递增。振荡器348可产生时钟信号。计数器电路347可响应于时钟信号而递减。计数器电路347可因此仅在存取命令以比时钟信号快的速率被接收时(例如，当所述计数器电路以比其递减快的速率递增时)增加值。达到阈值的计数器的值可用于指示存取命令的速率大于由时钟信号确定的阈值速率。
图4是描绘根据本发明的实施例的刷新地址电路的操作的时序图。时序图400可描绘特定实例性电路的操作。特定来说，时序图400描绘其中对组的存取次数进行计数且将其与阈值进行比较的实例性实施例。其它时序图可与本发明的其它电路的操作对应。
时序图400的第一线描绘自动刷新信号AREF。自动刷新信号可由在存储器装置外部的装置(例如，存储器控制器)提供。自动刷新信号AREF可从低逻辑电平(例如，低电压)周期性地转变到高逻辑电平(例如，高电压)且接着转变回到低逻辑电平。到高逻辑电平的每一转变(上升边缘)可被视为对自动刷新信号AREF的激活。
时序图400的第二线展示组激活计数器。所述计数器可具有每当将存取命令发布到给定组时递增的值。可将组激活计数器的值周期性地复位到0(例如，在执行目标刷新之后)。可存在多个此类计数器，举例来说，计数器中的每一者与存储器装置的不同组相关联。为简洁起见，仅在实例性时序图400中展示单个组激活计数器。
时序图400的第三线展示被发布到给定存储器组的刷新地址。类似于组激活计数器，可存在各自被发布到所述组中的不同一者的多个刷新地址线，然而为清晰起见而仅展示单个刷新地址线。刷新地址在此处表示为脉冲信号，所述脉冲信号从低逻辑电平上升到高电压电平且接着返回到低电压电平。此可表示时隙，或在其内提供给定刷新地址的时间周期。实际地址可被提供为电信号，所述电信号传达实际地址，且可具有比时序图400中所描绘的脉冲复杂的波形。举例来说，实际地址可被提供为多位信号，所述多位信号可在单个数据线上串行发射，及/或在多个数据线上并行发射。每一脉冲被标记有在所述周期期间提供的地址。CBRAdd用于表示自动刷新地址。时序图400中所展示的CBRAdd地址中的每一者可表示存储器的正被刷新的不同字线，即使为简洁起见所述不同字线全部共用共同标记。将目标刷新地址表示为StealAdd-1及StealAdd+1，其表示邻近于所识别侵扰者行的地址。类似于自动刷新地址CBRAdd，即使所述目标刷新地址共用标记，但每一对目标刷新地址StealAdd-1与StealAdd+1可对应于存储器的不同侵扰者行。
在时序图400中所表示的特定实施例中，每一自动刷新信号AREF可致使刷新地址控制电路提供多达四个刷新地址。刷新地址控制电路可被配置于实例性装置中，使得所提供刷新地址的四分之一为目标刷新地址(例如，装置具有1/4的窃取率)。举例来说，在两次AREF激活内，刷新地址控制电路可提供总共八个刷新地址。这些刷新地址中的六个刷新地址为自动刷新地址CBRAdd，而两个刷新地址可为目标刷新地址StealAdd+1/-1。
在第一时间t0处，目标刷新操作发生。在t0处，AREF激活且从低逻辑电平上升到高逻辑电平。此致使刷新地址控制电路提供四个刷新地址，所述四个刷新地址中的两个刷新地址为目标刷新地址StealAdd-1及StealAdd+1且两个刷新地址为自动刷新地址CBRAdd。由于执行目标刷新操作，因此组激活计数器也被复位到0(假定所述值在t0之前为高于阈值)。在t0之后，每当存在被发布到对应组的存取命令时，组激活计数器开始递增。计数器可响应于指示存取的任何数目个命令，例如针对于特定组的激活信号、被发布到组的读取/写入命令、组地址等。
在t1处，存在对AREF信号的另一激活。刷新地址控制电路在四个对应自动刷新地址时隙中提供四个自动刷新地址CBRAdd。由于不存在被分配用于目标刷新地址的时隙(由于在此实例性实施例中所述目标刷新地址仅与每隔一个AREF激活一起发生)，因此不使用组激活计数器的值来确定是否提供目标刷新地址。在一些实施例中，在t1处的激活的情况下，可将计数器的值与阈值进行比较，然而结果可不被使用。在一些实施例中，可仅在存在目标刷新的可能性时(例如，在本实例中，在时间t0、t2等处)将计数器的值与阈值进行比较。
在t2处，存在对AREF信号的另一激活。此时刷新地址控制电路经配置以由于实例性装置的1/4窃取率而提供两个自动刷新地址及两个目标刷新地址(针对在t1及t2处的两个AREF信号，存在总共八个刷新地址，所述八个刷新地址中的两个刷新地址被分配用于目标刷新地址)。刷新地址控制电路可在四个时隙(可在其期间提供刷新地址的设定时间周期)中提供地址。时隙中的两个时隙可为自动刷新地址时隙且两个时隙可为目标刷新地址时隙。刷新地址控制电路可将计数器的值与阈值进行比较以确定是否在目标刷新地址时隙期间提供目标刷新地址。在时序图400的实例性实施例中，已将阈值设定为200次激活。在t2处，组激活计数器已记录55次存取，此低于阈值。因此，在t2处，对AREF的激活致使刷新地址控制电路发布两个自动刷新地址(在两个自动刷新时隙中的每一者中各一个自动刷新地址)，但在目标刷新地址时隙期间未发布任何目标刷新地址(如由虚线所指示)。在一些实施例中，刷新地址控制电路可跳过目标刷新地址且可仅发布两个自动刷新地址(例如，目标刷新地址时隙可在所述时隙中未提供任何刷新地址的情况下通过)。在一些实施例中，刷新地址控制电路可添加两个额外自动刷新地址，使得每当自动刷新信号激活时，发布相同刷新地址总数(例如，可在目标刷新地址时隙期间提供自动刷新地址)。
在t3处，存在对AREF的另一激活。类似于时间t1，在此激活处无任何目标刷新地址被发布或被调度以进行发布。因此，响应于t3处的AREF激活而发布四个自动刷新地址。
在时间t4处，存在对AREF的另一激活。此时，存在目标刷新地址时隙，因此将计数器的值与阈值进行比较。在t4处，组激活计数器的值为211，所述值在此实例性实施例中高于阈值(例如，200)。因此，刷新地址控制电路在自动刷新地址时隙期间提供两个自动刷新地址CBRAdd，且在目标刷新地址时隙期间提供两个目标刷新地址StealAdd+1/-1。由于提供目标刷新地址，因此将计数器复位回到0。
虽然论述提供自动刷新及目标刷新地址的特定型式，但应理解，可使用自动刷新及目标刷新地址的任何型式。举例来说，自动刷新时隙可在目标刷新地址时隙之前发生，或所述时隙可交替。在另一实例中，装置可经配置使得在自动刷新信号的每一激活处，仅提供为自动刷新地址的单个刷新地址，除非组激活计数器高于阈值(在此情形中替代地提供目标刷新地址)。因此，可不存在目标刷新地址时隙，且替代地刷新地址控制电路可在原本将用于自动刷新地址的时隙中提供目标刷新地址。
图5是根据本发明的实施例的循环产生器的示意图。在一些实例中，循环产生器500可为图3的循环产生器344的实施方案。循环产生器500可为其中存在针对单个组的计数器电路547及比较器549且其中将对所述组的存取次数与可编程阈值进行比较的实施方案。
循环产生器500可接收组激活命令ActivateCmd且提供目标刷新信号RHR。在一些实施例中，目标刷新信号RHR可用作图3的信号RHR。信号ActivateCmd可为指示对特定组的存取的任何信号且可为(举例来说)被发送到所述组的激活信号、读取/写入命令、组地址等。循环产生器500可提供RHR以确定目标刷新命令的时序。在一些实施例中，可存在多个循环产生器500，每一循环产生器耦合到存储器装置的不同存储器组。
循环产生器500包含NAND逻辑门550，所述NAND逻辑门接收可为RHR的逻辑反转的ActivateCmd及RHRF。将NAND门550的输出提供到反相器552，所述反相器将输出提供到第一触发器电路554的CLK端子。触发器电路554a到h中的每一者串联耦合，使得给定触发器电路(例如，554b)的输出端子Q耦合到所述串联中的下一触发器电路(例如，554c)的时钟端子。每一触发器电路554的输出端子Q还通过对应反相器556而耦合到输入端子D。触发器电路554中的每一者具有复位端子，所述复位端子共同耦合到承载StealFinished信号的线。
每一触发器电路554a到h具有耦合到XOR门558a的一个输入的输出端子Q。XOR门558a的另一端子耦合到由阈值产生器560提供的Threshold信号的位。阈值产生器560接收熔丝信号以设定阈值的电平，且接着提供包括若干个不同位的阈值信号Threshold，所述若干个不同位中的每一者具有与设定阈值对应的值。XOR门558a到h将输出提供到NOR门562a、b。XOR门558a到d耦合到NOR门562a，且XOR门558e到h耦合到NOR门562b。NOR门562a到b的输出耦合到AND门564的输入，所述AND门提供信号RHR作为输出。信号RHR通过反相器566而耦合以提供耦合到NAND门550的反转信号RHRF。
循环产生器500包含计数器电路547，所述计数器电路包含NAND门550、反相器552、触发器电路554a到h及反相器556a到h。计数器电路547对通过改变触发器电路554a到h的状态而接收的ActivateCmd信号的数目进行计数。循环产生器500还包含比较器电路549，所述比较器电路包含阈值产生器560、XOR门558a到h、NOR门562a、b及AND门564。比较器电路549的XOR门558a到h将每一对应触发器电路554a到h的状态与Threshold信号的对应位进行比较以确定存储于触发器电路554中的计数是否超过阈值。如果计数已超过阈值，那么提供信号RHR以发信号通知目标刷新应发生。还利用反相器566将信号RHR反相并用作反馈以在一旦已满足阈值时暂停计数器电路的操作。一旦目标刷新发生，便提供信号StealFinished以将触发器电路554a到h的状态复位(因此将RHRF复位到高逻辑电平)，从而将循环产生器500复位。
NAND门550与反相器552一起工作以在提供ActivateCmd但当前未提供信号RHR时仅向计数器电路的第一触发器电路554a提供信号。NAND门550仅在两个输入(例如，ActivateCmd及RHRF)皆处于高逻辑电平时返回低逻辑电平。将反相器552及566的影响考虑在内，此意味着当ActivateCmd处于高逻辑电平且RHR处于低逻辑电平(RHRF处于高逻辑电平)时，仅将高逻辑电平提供到第一触发器电路554a的CLK端子。以此方式，可防止触发器电路554对ActivateCmd的进一步激活作出响应，且可因此在信号RHR为有效的同时停止对存取进行计数。
计数器电路可充当二进制计数器。每当ActivateCmd信号激活时(假定RHR处于低逻辑状态中)，触发器电路554a到h的状态可选择性地改变，使得每一触发器电路554a到h的状态表示二进制数的位，所述二进制数为ActivateCmd信号的激活次数(从先前复位以来)。作为实例，在ActivateCmd的第一激活之前，可将所有触发器电路554a到h复位(例如，通过StealFinished的激活)，使得所述触发器电路各自处于低逻辑电平。在ActivateCmd的第一激活处，第一触发器电路554a经触发以在端子Q处提供其所存储值(低逻辑电平)，接着通过反相器556a将所述所存储值馈送回到输入D，此致使第一触发器电路554a的状态改变为高逻辑电平。在ActivateCmd的第二激活处，第一触发器电路554a将其所存储值(高逻辑电平)提供到第二触发器电路554b，所述第二触发器电路在其输出Q上提供低逻辑电平，所述低逻辑电平由于通过反相器558b的反馈而致使第二触发器电路转变到高逻辑电平。由于在输出Q上提供高逻辑电平，因此第一触发器电路554a转变到低逻辑电平。以此方式，触发器电路554以二进制方式对ActivateCmd的激活次数进行计数。
阈值产生器560提供为表示阈值的二进制数的ThreshHold信号，其中将二进制数的每一数字供应到XOR门558a到h中的不同一者。在实例性循环产生器500中，ThreshHold信号可为8位的数。因此，可存在8个移位寄存器554a到h及8个XOR门558a到h。阈值的值(且因此由ThreshHold信号表达的数)可为可编程值。阈值产生器560可接收熔丝信号，所述熔丝信号通过规定阈值产生器560内的熔丝的状态而设定阈值的值。在实例性实施例中，阈值产生器560可具有由4个不同熔丝的状态设定的16个不同阈值电平。熔丝信号可为4位信号，其规定阈值产生器560中的熔丝中的每一者的状态。
XOR门558a到h各自将ThreshHold信号的数字的值与存储于触发器电路554中的对应于ActivateCmd激活的计数的数字的值进行比较。当逻辑门的输入为不同时，每一XOR门558返回高逻辑电平，且当逻辑门的输入为相同时，每一XOR门558返回低逻辑电平。将阈值及计数的最低四个数字(例如，XOR 558a到d的输出)的比较供应到NOR门562a，而将最高四个数字供应到NOR门562b。NOR门仅在去往NOR门562的所有输入处于低逻辑电平(例如，ThreshHold及计数的数字中的每一者彼此匹配)时供应高逻辑电平。将两个NOR门562a、b的输出提供到AND门564，当两种输入皆处于高逻辑电平时，所述AND门以高逻辑提供RHR，否则所述AND门以低逻辑电平提供RHR。
以此方式，当触发器电路554a到h中的每一者的值匹配Threshold信号的对应位的值时(例如，当计数等于阈值的值时)，以高逻辑电平提供RHR。转变到高逻辑电平的RHR可反馈(通过反相器566)以防止计数器电路对ActivateCmd的进一步激活作出响应。因此，一旦计数匹配阈值的值，便可以高逻辑电平提供RHR直到提供信号StealFinished以将计数器电路复位。
图6是描绘根据本发明的实施例的刷新存储器的方法的流程图。在一些实施例中，可使用图1的装置100来实施方法600。虽然可以特定次序关于特定步骤描述方法600，但应了解，可使用更多或更少步骤、可重复特定步骤及/或可以不同次序使用步骤。
方法600可一般以框610开始，其描述监视对存储器组的存取。存储器组可为半导体存储器装置的存储器阵列(例如，图1的存储器阵列118)的一部分。存取可为需要激活存储器组内的特定存储器位置的任何操作(例如，读取命令及/或写入命令)。存取可与存取命令(例如，组地址、存储器组的激活等)相关联且监视可涉及对存取命令的数目及/或速率进行计数。
在一些实施例中，可存在与存储器阵列相关联的多个存储器组，且可在逐组基础上监视存取。在一些实施例中，可在计数器电路中对于对给定存储器组的存取命令进行计数。在一些实施例中，在监视对存储器组的存取命令的速率的情况下，计数器可在每当接收到存取命令时递增，且在一定频率下递减。如果计数器的值超过阈值，那么可指示以特定速率或高于特定速率而接收存取命令，且可提供目标刷新命令。
框610可一般后续接着框620，其描述随时间将刷新地址提供到存储器组。在一些实施例中，监视存取与提供刷新地址(例如，框610与620)可一般同时发生。刷新地址可针对于存储器组内的特定地址。响应于刷新地址，可刷新存储器组中的对应行。
框620可一般后续接着框630，其描述基于对所述组的所监视存取而提供目标刷新地址作为刷新地址中的一者。刷新地址可一般为自动刷新地址或目标刷新地址。自动刷新地址可为存储器的地址序列中的一者(或多者)。目标刷新地址可为存储器组的已被识别为需要进行较频繁刷新操作的特定地址。
在一些实施例中，方法600可包含产生目标刷新地址。可监视对存储器组的地址的存取。可确定存储器组的给定行是否为侵扰者行。可基于对侵扰者行的存取的特定型式(例如，频率、次数等)而确定侵扰者行。可基于侵扰者行而确定一或多个受害者行。受害者行可由于其与侵扰者行的关系而经受经增加数据降级。在一些实施例中，侵扰者行可为行锤击行，且受害者行可物理邻近于侵扰者行。可提供受害者行的地址作为目标刷新地址。
当然，将了解，根据本发明系统、装置及方法，本文中所描述的实例、实施例或过程中的任一者可与一或多个其它实例、实施例及/或过程组合或者在单独装置或装置部分当中分离及/或执行。
最后，以上论述打算仅说明本发明系统且不应被解释为将所附权利要求书限制于任何特定实施例或实施例群组。因此，尽管已参考示范性实施例以特定细节描述本发明系统，但还应了解，所属领域的技术人员可在不背离如所附权利要求书中所陈述的本发明系统的较宽广且既定精神及范围的情况下设想出众多修改及替代实施例。因此，说明书及图式将以说明性方式来看待且并不打算限制所附权利要求书的范围。

Claims (20)

1.一种设备，其包括：
存储器组，其包括字线；
行解码器，其经配置以基于所接收存取地址而存取所述存储器组的字线，且基于所接收刷新地址而刷新所述存储器组的字线；
自动刷新地址产生器，其经配置以提供自动刷新地址；
目标刷新地址产生器，其经配置以提供目标刷新地址；及
循环产生器，其经配置以基于对所述存储器组的所述存取的计数而确定是将所述自动刷新地址还是所述目标刷新地址提供到所述存储器组作为所述刷新地址。
2.根据权利要求1所述的设备，其中所述目标刷新地址产生器进一步经配置以基于所述所接收存取地址而确定侵扰者地址、基于所述侵扰者地址而确定受害者地址，且提供所述受害者地址作为所述目标刷新地址。
3.根据权利要求1所述的设备，其进一步包括多个存储器组及对应多个行解码器。
4.根据权利要求3所述的设备，其中所述循环产生器包括多个计数器，每一计数器与所述多个存储器组中的一者相关联，其中所述计数器中的每一者经配置以对与所述存储器组相关联的所述行解码器的所述所接收存取地址进行计数。
5.根据权利要求3所述的设备，其进一步包括多个循环产生器，其中所述多个循环产生器中的每一者定位于所述存储器组中的相关联一者中。
6.根据权利要求1所述的设备，其中响应于时序信号而提供所述刷新地址且其中所述循环产生器经配置以确定仅在所述时序信号的特定激活期间提供目标刷新地址。
7.根据权利要求1所述的设备，其中响应于时序信号而周期性地提供所述自动刷新地址，且其中响应于所述计数等于或大于阈值而提供所述目标刷新地址来代替所述自动刷新地址中的一者。
8.一种设备，其包括：
计数器电路，其经配置以对于对多个存储器组中的每一者的存取的次数进行计数；及
比较器电路，其经配置以在针对给定存储器组的所述存取的所述计数超过阈值的情况下提供命令信号，其中基于所述命令信号而将目标刷新地址发布到所述给定存储器组。
9.根据权利要求8所述的设备，其进一步包括耦合到所述计数器电路的振荡器电路，其中所述计数器电路经配置以确定对所述多个存储器组中的每一者的所述存取的速率。
10.根据权利要求9所述的设备，其中所述比较器电路经配置以基于所述存取的所述速率超过速率阈值而提供所述命令信号。
11.根据权利要求8所述的设备，其中所述计数器电路进一步经配置以在刷新所述目标刷新地址时将所述所计数存取次数复位。
12.根据权利要求8所述的设备，其中所述阈值为可编程的。
13.根据权利要求8所述的设备，其进一步包括阈值产生器，所述阈值产生器包括熔丝，其中可基于所述熔丝的设定而选择多个不同阈值。
14.根据权利要求8所述的设备，其中所述计数器电路经配置以在所述比较器电路正提供所述命令信号时停止对所述存取进行计数。
15.一种方法，其包括：
监视对存储器组的存取；
随时间将刷新地址提供到所述存储器组；及
基于对所述组的所述所监视存取而提供目标刷新地址作为所述刷新地址中的一者。
16.根据权利要求15所述的方法，其进一步包括产生所述目标刷新地址，包括：
监视对所述存储器组的地址的存取；
基于对所述组的所述地址的所述所监视存取而确定侵扰者行；
基于所述所确定侵扰者行而确定受害者行；及
提供所述受害者行的地址作为所述目标刷新地址。
17.根据权利要求15所述的方法，其中监视所述存取包括对被提供到所述存储器组的存取命令的数目进行计数。
18.根据权利要求15所述的方法，其中监视所述存取包括确定将存取命令提供到所述存储器组的速率。
19.根据权利要求18所述的方法，其中确定所述速率包括：
每当存取所述组时，使计数器递增；
在一定频率下使所述计数器递减；及
确定所述计数器的值是否超过阈值。
20.根据权利要求15所述的方法，其进一步包括：
响应于时序信号的激活而提供所述刷新地址，其中所述时序信号的特定激活对应于目标刷新地址时隙；及
基于对所述存储器组的所述所监视存取而在所述目标刷新地址时隙期间提供所述目标刷新地址作为所述刷新地址。
CN201911037853.1A 2018-10-31 2019-10-29 用于基于存取的刷新时序的设备及方法 Active CN111128268B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/176,932 2018-10-31
US16/176,932 US10685696B2 (en) 2018-10-31 2018-10-31 Apparatuses and methods for access based refresh timing

Publications (2)

Publication Number Publication Date
CN111128268A true CN111128268A (zh) 2020-05-08
CN111128268B CN111128268B (zh) 2023-10-20

Family

ID=70327273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911037853.1A Active CN111128268B (zh) 2018-10-31 2019-10-29 用于基于存取的刷新时序的设备及方法

Country Status (2)

Country Link
US (3) US10685696B2 (zh)
CN (1) CN111128268B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112767983A (zh) * 2021-03-15 2021-05-07 长鑫存储技术有限公司 刷新控制电路及存储器
CN113342615A (zh) * 2021-06-29 2021-09-03 海光信息技术股份有限公司 命令监控方法、装置、控制器、系统、设备和存储介质
CN117636942A (zh) * 2024-01-26 2024-03-01 长鑫存储技术(西安)有限公司 刷新控制结构、刷新控制方法及存储器

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
CN112106138B (zh) 2018-05-24 2024-02-27 美光科技公司 用于行锤击刷新采样的纯时间自适应采样的设备和方法
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10726903B2 (en) * 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US10950288B2 (en) 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
JP2021047967A (ja) * 2019-09-20 2021-03-25 キオクシア株式会社 半導体デバイス
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11809743B2 (en) * 2020-09-21 2023-11-07 Advanced Micro Devices, Inc. Refresh management list for DRAM
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
KR20220062710A (ko) * 2020-11-09 2022-05-17 에스케이하이닉스 주식회사 로우 해머를 완화시키는 메모리 장치 및 이를 이용하는 반도체 시스템
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) * 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
CN114974343B (zh) * 2021-02-24 2024-09-03 华邦电子股份有限公司 半导体存储装置
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US12056371B2 (en) 2021-12-01 2024-08-06 Samsung Electronics Co., Ltd. Memory device having reduced power noise in refresh operation and operating method thereof
US20230205872A1 (en) * 2021-12-23 2023-06-29 Advanced Micro Devices, Inc. Method and apparatus to address row hammer attacks at a host processor
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026003A (zh) * 2006-02-23 2007-08-29 海力士半导体有限公司 具有改善刷新机制的动态半导体存储器
CN104981874A (zh) * 2013-02-04 2015-10-14 美光科技公司 用于存储器的目标刷新的设备及方法
US20170287547A1 (en) * 2016-03-31 2017-10-05 Micron Technology, Inc. Semiconductor device
CN108154895A (zh) * 2016-12-06 2018-06-12 三星电子株式会社 执行锤击刷新操作和关联操作的存储器设备和存储器系统

Family Cites Families (428)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2279101A1 (fr) 1974-02-20 1976-02-13 Labo Electronique Physique Systeme d'analyse par ultrasons
US5225839A (en) 1980-12-29 1993-07-06 Okurowski Frank A All weather tactical strike system (AWTSS) and method of operation
JP2537181B2 (ja) 1985-10-08 1996-09-25 キヤノン株式会社 映像信号補正装置
DE69127518T2 (de) 1990-06-19 1998-04-02 Dell Usa Lp Digitalrechner, der eine Anlage für das aufeinanderfolgende Auffrischen einer erweiterbaren dynamischen RAM-Speicherschaltung hat
US5299159A (en) 1992-06-29 1994-03-29 Texas Instruments Incorporated Serial register stage arranged for connection with a single bitline
US5699297A (en) 1995-05-30 1997-12-16 Kabushiki Kaisha Toshiba Method of rewriting data in a microprocessor additionally provided with a flash memory
US5835436A (en) 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
US5654929A (en) 1995-09-14 1997-08-05 Samsung Electronics Co., Ltd. Refresh strategy for DRAMs
JPH09161478A (ja) 1995-12-12 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
KR0172404B1 (ko) 1995-12-21 1999-03-30 김광호 반도체 메모리장치의 리프레쉬별 내부 승압전원 제어방법
KR100234365B1 (ko) 1997-01-30 1999-12-15 윤종용 반도체 메모리장치의 리프레쉬 방법 및 회로
JP3964491B2 (ja) 1997-03-25 2007-08-22 株式会社ルネサステクノロジ 半導体記憶装置及び半導体記憶装置の欠陥救済方法
US5999473A (en) 1997-04-25 1999-12-07 Texas Instruments Incorporated Circuit and method for internal refresh counter
US5883849A (en) 1997-06-30 1999-03-16 Micron Technology, Inc. Method and apparatus for simultaneous memory subarray testing
US5943283A (en) 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
KR100276386B1 (ko) 1997-12-06 2001-01-15 윤종용 반도체메모리장치의리프레시방법및회로
JP3194368B2 (ja) 1997-12-12 2001-07-30 日本電気株式会社 半導体記憶装置及びその駆動方法
US5956288A (en) 1997-12-22 1999-09-21 Emc Corporation Modular memory system with shared memory access
JPH11203862A (ja) 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体記憶装置
WO1999046775A2 (en) 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
US6011734A (en) 1998-03-12 2000-01-04 Motorola, Inc. Fuseless memory repair system and method of operation
US6049505A (en) 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
JPH11339493A (ja) 1998-05-27 1999-12-10 Mitsubishi Electric Corp 同期型半導体記憶装置
US6356485B1 (en) 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
JP4106811B2 (ja) 1999-06-10 2008-06-25 富士通株式会社 半導体記憶装置及び電子装置
US6535980B1 (en) 1999-06-21 2003-03-18 International Business Machines Corporation Keyless encryption of messages using challenge response
US6567340B1 (en) 1999-09-23 2003-05-20 Netlogic Microsystems, Inc. Memory storage cell based array of counters
DE19955601C2 (de) 1999-11-18 2001-11-29 Infineon Technologies Ag Verfahren zur Durchführung von Auto-Refresh-Sequenzen an einem DRAM
JP3964584B2 (ja) 1999-11-26 2007-08-22 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
TW535161B (en) 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
JP3376998B2 (ja) 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
JP3957469B2 (ja) 2000-04-11 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2002015593A (ja) 2000-06-27 2002-01-18 Toshiba Corp 半導体記憶装置
CA2313954A1 (en) 2000-07-07 2002-01-07 Mosaid Technologies Incorporated High speed dram architecture with uniform latency
JP2002074988A (ja) 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体装置および半導体装置のテスト方法
JP4216457B2 (ja) 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
JP2002216473A (ja) 2001-01-16 2002-08-02 Matsushita Electric Ind Co Ltd 半導体メモリ装置
US6306721B1 (en) 2001-03-16 2001-10-23 Chartered Semiconductor Maufacturing Ltd. Method of forming salicided poly to metal capacitor
US6392952B1 (en) 2001-05-15 2002-05-21 United Microelectronics Corp. Memory refresh circuit and memory refresh method
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
TW514920B (en) 2001-07-20 2002-12-21 United Microelectronics Corp Selective memory refreshing circuit and refreshing method
JP4768163B2 (ja) 2001-08-03 2011-09-07 富士通セミコンダクター株式会社 半導体メモリ
GB2380035B (en) 2001-09-19 2003-08-20 3Com Corp DRAM refresh command operation
JP2003123470A (ja) 2001-10-05 2003-04-25 Mitsubishi Electric Corp 半導体記憶装置
US6704228B2 (en) 2001-12-28 2004-03-09 Samsung Electronics Co., Ltd Semiconductor memory device post-repair circuit and method
KR100431994B1 (ko) 2002-01-24 2004-05-22 주식회사 하이닉스반도체 개선된 펄스 생성기를 사용한 디램 리프레쉬 콘트롤러
JP4416372B2 (ja) 2002-02-25 2010-02-17 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
US6618314B1 (en) 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US6751143B2 (en) 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
US6741515B2 (en) 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit
US7043599B1 (en) 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
US7290080B2 (en) 2002-06-27 2007-10-30 Nazomi Communications Inc. Application processors and memory architecture for wireless applications
JP3821066B2 (ja) 2002-07-04 2006-09-13 日本電気株式会社 磁気ランダムアクセスメモリ
JP4246971B2 (ja) 2002-07-15 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
KR100480607B1 (ko) 2002-08-02 2005-04-06 삼성전자주식회사 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치
JP4236901B2 (ja) 2002-10-23 2009-03-11 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその制御方法
JP2004199842A (ja) 2002-12-20 2004-07-15 Nec Micro Systems Ltd 半導体記憶装置及びその制御方法
KR100474551B1 (ko) 2003-02-10 2005-03-10 주식회사 하이닉스반도체 셀프 리프레쉬 장치 및 방법
WO2004077444A1 (ja) 2003-02-27 2004-09-10 Fujitsu Limited 半導体記憶装置及びそのリフレッシュ方法
JP4381013B2 (ja) 2003-03-17 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
KR100497164B1 (ko) 2003-04-30 2005-06-23 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 동작 방법
JP4139734B2 (ja) 2003-05-16 2008-08-27 セイコーエプソン株式会社 擬似スタティックメモリ装置および電子機器
KR100546347B1 (ko) 2003-07-23 2006-01-26 삼성전자주식회사 온도 검출 회로 및 온도 검출 방법
CN1771565B (zh) 2003-08-18 2010-05-05 富士通微电子株式会社 半导体存储器以及半导体存储器的操作方法
DE10337855B4 (de) 2003-08-18 2005-09-29 Infineon Technologies Ag Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers
JP2005116106A (ja) 2003-10-09 2005-04-28 Elpida Memory Inc 半導体記憶装置とその製造方法
US7095669B2 (en) 2003-11-07 2006-08-22 Infineon Technologies Ag Refresh for dynamic cells with weak retention
KR100621619B1 (ko) 2003-11-14 2006-09-13 삼성전자주식회사 리플레쉬 동작을 수행하는 반도체 메모리 장치
US20050108460A1 (en) 2003-11-14 2005-05-19 Intel Corporation Partial bank DRAM refresh
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
US20050213408A1 (en) 2004-03-29 2005-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Ripple refresh circuit and method for sequentially refreshing a semiconductor memory system
JP2005285271A (ja) 2004-03-30 2005-10-13 Nec Electronics Corp 半導体記憶装置
KR100668822B1 (ko) 2004-04-28 2007-01-16 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 제어 장치
KR100653688B1 (ko) 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
US7020038B2 (en) 2004-05-05 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Efficient refresh operation for semiconductor memory devices
US7184350B2 (en) * 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US7652908B2 (en) 2004-06-23 2010-01-26 Hideaki Miyamoto Ferroelectric memory having a refresh control circuit capable of recovering residual polarization of unselected memory cells
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7164615B2 (en) 2004-07-21 2007-01-16 Samsung Electronics Co., Ltd. Semiconductor memory device performing auto refresh in the self refresh mode
US7035152B1 (en) 2004-10-14 2006-04-25 Micron Technology, Inc. System and method for redundancy memory decoding
US7248528B2 (en) 2004-10-21 2007-07-24 Elpida Memory Inc. Refresh control method of a semiconductor memory device and semiconductor memory device
KR100608370B1 (ko) 2004-11-15 2006-08-08 주식회사 하이닉스반도체 메모리 장치의 리프레쉬 수행 방법
DE102004062150A1 (de) 2004-12-23 2006-07-13 Braun Gmbh Auswechselbares Zubehörteil für ein Elektrokleingerät und Verfahren zum Bestimmen der Benutzungsdauer des Zubehörteils
US7167401B2 (en) 2005-02-10 2007-01-23 Micron Technology, Inc. Low power chip select (CS) latency option
US7254074B2 (en) 2005-03-07 2007-08-07 Micron Technology, Inc. Open digit line array architecture for a memory array
US7170808B2 (en) 2005-03-25 2007-01-30 Infineon Technologies Ag Power saving refresh scheme for DRAMs with segmented word line architecture
JP4309368B2 (ja) 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
KR100682174B1 (ko) 2005-05-18 2007-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 페이지 액세스 회로
US7212457B2 (en) 2005-05-18 2007-05-01 Macronix International Co., Ltd. Method and apparatus for implementing high speed memory
JP4609813B2 (ja) 2005-05-18 2011-01-12 エルピーダメモリ株式会社 半導体装置
US7532532B2 (en) 2005-05-31 2009-05-12 Micron Technology, Inc. System and method for hidden-refresh rate modification
JP4524645B2 (ja) 2005-06-01 2010-08-18 エルピーダメモリ株式会社 半導体装置
KR100670665B1 (ko) 2005-06-30 2007-01-17 주식회사 하이닉스반도체 반도체 메모리 장치의 레이턴시 제어 회로
KR101183684B1 (ko) 2005-07-13 2012-10-18 삼성전자주식회사 디램 메모리 장치 및 부분 어레이 셀프 리프레시 방법
JP2007035151A (ja) 2005-07-26 2007-02-08 Elpida Memory Inc 半導体メモリ装置およびメモリシステムのリフレッシュ制御方法
US7694082B2 (en) 2005-07-29 2010-04-06 International Business Machines Corporation Computer program and method for managing resources in a distributed storage system
US7565479B2 (en) 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
US7444577B2 (en) 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
US7734866B2 (en) 2005-08-04 2010-06-08 Rambus Inc. Memory with address-differentiated refresh rate to accommodate low-retention storage rows
US20080235796A1 (en) 2005-08-19 2008-09-25 Nxp B.V. Circuit Arrangement with Non-Volatile Memory Module and Method for Registering Attacks on Said Non-Volatile Memory Switch
KR100725992B1 (ko) 2005-11-04 2007-06-08 삼성전자주식회사 리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법
US7894282B2 (en) 2005-11-29 2011-02-22 Samsung Electronics Co., Ltd. Dynamic random access memory device and method of determining refresh cycle thereof
US20070165042A1 (en) 2005-12-26 2007-07-19 Seitaro Yagi Rendering apparatus which parallel-processes a plurality of pixels, and data transfer method
KR100745074B1 (ko) 2005-12-28 2007-08-01 주식회사 하이닉스반도체 반도체 장치
US7362640B2 (en) 2005-12-29 2008-04-22 Mosaid Technologies Incorporated Apparatus and method for self-refreshing dynamic random access memory cells
KR100776737B1 (ko) 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
JP4912718B2 (ja) 2006-03-30 2012-04-11 富士通セミコンダクター株式会社 ダイナミック型半導体メモリ
KR100776747B1 (ko) 2006-05-09 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 로우 어드레스 제어 회로 및 방법
US8000134B2 (en) 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
FR2903219A1 (fr) 2006-07-03 2008-01-04 St Microelectronics Sa Procede de rafraichissement d'un memoire vive dynamique et dispositif de memoire vive dynamique correspondant,en particulier incorpore dans un telephone mobile cellulaire
US7522464B2 (en) 2006-07-26 2009-04-21 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
JP2008033995A (ja) 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd メモリシステム
US20080028137A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and Apparatus For Refresh Management of Memory Modules
JP4353331B2 (ja) 2006-12-05 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置
JP2008165847A (ja) 2006-12-26 2008-07-17 Elpida Memory Inc 半導体メモリ装置、半導体装置、メモリシステム及びリフレッシュ制御方法
KR100929155B1 (ko) 2007-01-25 2009-12-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
US7577231B2 (en) 2007-03-16 2009-08-18 International Business Machines Corporation Clock multiplier structure for fixed speed testing of integrated circuits
JP2008262616A (ja) 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法
JP4911510B2 (ja) 2007-04-16 2012-04-04 エルピーダメモリ株式会社 半導体記憶装置
CN101067972B (zh) 2007-04-23 2012-04-25 北京兆易创新科技有限公司 一种存储器检错纠错编码电路及利用其读写数据的方法
US20080270683A1 (en) 2007-04-25 2008-10-30 International Business Machines Corporation Systems and methods for a dram concurrent refresh engine with processor interface
US20080266990A1 (en) 2007-04-30 2008-10-30 Infineon Technologies North America Corp. Flexible redundancy replacement scheme for semiconductor device
US20080306723A1 (en) 2007-06-08 2008-12-11 Luca De Ambroggi Emulated Combination Memory Device
TWI335035B (en) 2007-06-20 2010-12-21 Etron Technology Inc Memory row scheme having memory row redundancy repair function
JP4957800B2 (ja) 2007-07-11 2012-06-20 富士通セミコンダクター株式会社 半導体記憶装置及びシステム
KR101095222B1 (ko) 2007-07-11 2011-12-20 후지쯔 세미컨덕터 가부시키가이샤 반도체 기억 장치 및 시스템
JP5405007B2 (ja) 2007-07-20 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7813210B2 (en) 2007-08-16 2010-10-12 Unity Semiconductor Corporation Multiple-type memory
KR100899392B1 (ko) 2007-08-20 2009-05-27 주식회사 하이닉스반도체 리프레시 특성 테스트 회로 및 이를 이용한 리프레시 특성테스트 방법
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US8072256B2 (en) 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
US7864588B2 (en) 2007-09-17 2011-01-04 Spansion Israel Ltd. Minimizing read disturb in an array flash cell
US7945825B2 (en) 2007-11-25 2011-05-17 Spansion Isreal, Ltd Recovery while programming non-volatile memory (NVM)
US7551505B1 (en) 2007-12-05 2009-06-23 Qimonda North America Corp. Memory refresh method and apparatus
JP5228472B2 (ja) 2007-12-19 2013-07-03 富士通セミコンダクター株式会社 半導体メモリおよびシステム
JP5513730B2 (ja) 2008-02-08 2014-06-04 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
JP2009252278A (ja) 2008-04-04 2009-10-29 Toshiba Corp 不揮発性半導体記憶装置及びメモリシステム
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
KR20090124506A (ko) 2008-05-30 2009-12-03 삼성전자주식회사 피크 전류를 감소시키기 위한 리프레쉬 회로를 가지는반도체 메모리 장치 및 그에 따른 워드라인 액티베이팅방법
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
TW201011777A (en) 2008-09-09 2010-03-16 Amic Technology Corp Refresh method for a non-volatile memory
JP4843655B2 (ja) 2008-09-24 2011-12-21 株式会社東芝 半導体記憶装置
KR101481578B1 (ko) 2008-10-16 2015-01-21 삼성전자주식회사 지연 동기 루프 회로의 동작을 제어하는 반도체 메모리 장치
KR20100054985A (ko) 2008-11-17 2010-05-26 삼성전자주식회사 모드 가변 리프레쉬 동작을 갖는 반도체 메모리 장치
US8127184B2 (en) 2008-11-26 2012-02-28 Qualcomm Incorporated System and method including built-in self test (BIST) circuit to test cache memory
KR101020284B1 (ko) 2008-12-05 2011-03-07 주식회사 하이닉스반도체 초기화회로 및 이를 이용한 뱅크액티브회로
KR101596281B1 (ko) 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
JP2010152962A (ja) 2008-12-24 2010-07-08 Toshiba Corp 半導体記憶装置
JP2010170596A (ja) 2009-01-20 2010-08-05 Elpida Memory Inc 半導体記憶装置
JP2010170608A (ja) 2009-01-21 2010-08-05 Elpida Memory Inc 半導体記憶装置
US8949520B2 (en) 2009-01-22 2015-02-03 Rambus Inc. Maintenance operations in a DRAM
US8102720B2 (en) 2009-02-02 2012-01-24 Qualcomm Incorporated System and method of pulse generation
JP5343734B2 (ja) 2009-06-26 2013-11-13 富士通株式会社 半導体記憶装置
JP2011034645A (ja) 2009-08-03 2011-02-17 Elpida Memory Inc 半導体装置
US20110055495A1 (en) 2009-08-28 2011-03-03 Qualcomm Incorporated Memory Controller Page Management Devices, Systems, and Methods
KR20110030779A (ko) 2009-09-18 2011-03-24 삼성전자주식회사 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법
US8862973B2 (en) 2009-12-09 2014-10-14 Intel Corporation Method and system for error management in a memory device
JP5538958B2 (ja) 2010-03-05 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2011192343A (ja) 2010-03-12 2011-09-29 Elpida Memory Inc 半導体装置及びそのリフレッシュ制御方法並びにコンピュータシステム
US8943224B2 (en) 2010-03-15 2015-01-27 Rambus Inc. Chip selection in a symmetric interconnection topology
JP2011258259A (ja) 2010-06-07 2011-12-22 Elpida Memory Inc 半導体装置
JP5731179B2 (ja) 2010-06-21 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
JP2012022751A (ja) 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
KR101728067B1 (ko) 2010-09-03 2017-04-18 삼성전자 주식회사 반도체 메모리 장치
WO2012074724A1 (en) 2010-12-03 2012-06-07 Rambus Inc. Memory refresh method and devices
US8799566B2 (en) 2010-12-09 2014-08-05 International Business Machines Corporation Memory system with a programmable refresh cycle
US8634241B2 (en) 2010-12-13 2014-01-21 Aplus Flash Technology, Inc. Universal timing waveforms sets to improve random access read and write speed of memories
JP5695895B2 (ja) 2010-12-16 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP5684590B2 (ja) 2011-01-28 2015-03-11 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2012174297A (ja) 2011-02-18 2012-09-10 Elpida Memory Inc 半導体装置
US8711647B2 (en) 2011-05-09 2014-04-29 Inphi Corporation DRAM refresh method and system
JP2012252742A (ja) 2011-06-02 2012-12-20 Elpida Memory Inc 半導体装置
JP2013004158A (ja) 2011-06-21 2013-01-07 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法
JP5742508B2 (ja) 2011-06-27 2015-07-01 富士通セミコンダクター株式会社 半導体メモリ、システムおよび半導体メモリの動作方法
KR20130003333A (ko) 2011-06-30 2013-01-09 삼성전자주식회사 스페어 안티퓨즈 어레이를 구비한 반도체 메모리 장치 및 그에 따른 안티퓨즈 리페어 방법
JP2013030001A (ja) 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
US8588022B2 (en) 2011-08-24 2013-11-19 Micron Technology, Inc. Memory refresh methods, memory section control circuits, and apparatuses
KR20130024158A (ko) 2011-08-30 2013-03-08 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체메모리장치의 리프레쉬 방법
KR20130032703A (ko) 2011-09-23 2013-04-02 에스케이하이닉스 주식회사 반도체메모리장치
JP5846664B2 (ja) 2011-12-28 2016-01-20 インテル・コーポレーション メモリ回路試験エンジン用の汎用アドレススクランブラ
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
US9087613B2 (en) 2012-02-29 2015-07-21 Samsung Electronics Co., Ltd. Device and method for repairing memory cell and memory system including the device
CN102663155B (zh) 2012-03-09 2014-05-28 中国科学院微电子研究所 优化版图栅长的方法及其装置
CN104205234B (zh) 2012-03-30 2017-07-11 英特尔公司 用于存储器电路测试引擎的通用数据加扰器
US9158619B2 (en) 2012-03-30 2015-10-13 Intel Corporation On chip redundancy repair for memory devices
KR20130117198A (ko) 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
KR101962874B1 (ko) 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
US9257169B2 (en) 2012-05-14 2016-02-09 Samsung Electronics Co., Ltd. Memory device, memory system, and operating methods thereof
KR101975029B1 (ko) 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
KR20140002928A (ko) 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US8811110B2 (en) 2012-06-28 2014-08-19 Intel Corporation Configuration for power reduction in DRAM
US8938573B2 (en) 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
KR101977665B1 (ko) 2012-07-12 2019-08-28 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
US8717841B2 (en) 2012-07-20 2014-05-06 Etron Technology, Inc. Method of controlling a refresh operation of PSRAM and related device
TWI498890B (zh) 2012-08-10 2015-09-01 Etron Technology Inc 偽靜態隨機存取記憶體之運作方法及相關記憶裝置
JP2014038674A (ja) 2012-08-14 2014-02-27 Ps4 Luxco S A R L 半導体装置
US9165679B2 (en) 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
US8988956B2 (en) 2012-09-18 2015-03-24 Mosys, Inc. Programmable memory built in self repair circuit
KR102050473B1 (ko) 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
US9030903B2 (en) 2012-09-24 2015-05-12 Intel Corporation Method, apparatus and system for providing a memory refresh
US8949698B2 (en) 2012-09-27 2015-02-03 Intel Corporation Method, apparatus and system for handling data faults
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
KR20140042546A (ko) 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
CN104488031B (zh) 2012-10-22 2018-05-25 慧与发展有限责任合伙企业 响应于数据访问执行存储装置的刷新
CN102931187A (zh) 2012-10-25 2013-02-13 北京七芯中创科技有限公司 一种温度补偿时钟芯片的版图结构
KR102048255B1 (ko) 2012-10-25 2019-11-25 삼성전자주식회사 비트 라인 감지 증폭기 및 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
US8972652B2 (en) 2012-11-19 2015-03-03 Spansion Llc Data refresh in non-volatile memory
US9076548B1 (en) 2012-11-22 2015-07-07 Samsung Electronics Co., Ltd. Semiconductor memory device including refresh control circuit and method of refreshing the same
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
KR20140076735A (ko) 2012-12-13 2014-06-23 삼성전자주식회사 휘발성 메모리 장치 및 메모리 시스템
US10079044B2 (en) 2012-12-20 2018-09-18 Advanced Micro Devices, Inc. Processor with host and slave operating modes stacked with memory
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9355704B2 (en) 2012-12-28 2016-05-31 Mediatek Inc. Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller
US9251885B2 (en) 2012-12-28 2016-02-02 Intel Corporation Throttling support for row-hammer counters
US9076499B2 (en) 2012-12-28 2015-07-07 Intel Corporation Refresh rate performance based on in-system weak bit detection
KR102107470B1 (ko) 2013-02-07 2020-05-07 삼성전자주식회사 메모리 장치 및 메모리 장치의 리프레시 방법
KR102133573B1 (ko) 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
US9224449B2 (en) 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
US9269436B2 (en) 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
KR20150132366A (ko) 2013-03-15 2015-11-25 피에스4 뤽스코 에스.에이.알.엘. 반도체 기억 장치 및 이를 구비한 시스템
US9449671B2 (en) 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
KR102105894B1 (ko) 2013-05-30 2020-05-06 삼성전자주식회사 휘발성 메모리 장치 및 그것의 리프레쉬 방법
US10691344B2 (en) 2013-05-30 2020-06-23 Hewlett Packard Enterprise Development Lp Separate memory controllers to access data in memory
JP2015008029A (ja) 2013-06-26 2015-01-15 マイクロン テクノロジー， インク． 半導体装置
US9524771B2 (en) 2013-07-12 2016-12-20 Qualcomm Incorporated DRAM sub-array level autonomic refresh memory controller optimization
JP2015032325A (ja) 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
KR102194791B1 (ko) 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR20150019317A (ko) 2013-08-13 2015-02-25 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
KR102124987B1 (ko) 2013-08-14 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US9117546B2 (en) 2013-09-19 2015-08-25 Elite Semiconductor Memory Technology Inc. Method for auto-refreshing memory cells in semiconductor memory device and semiconductor memory device using the method
US9396786B2 (en) 2013-09-25 2016-07-19 SK Hynix Inc. Memory and memory system including the same
KR20150033950A (ko) 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 어드레스 검출회로, 메모리 및 메모리 시스템
US9934143B2 (en) 2013-09-26 2018-04-03 Intel Corporation Mapping a physical address differently to different memory devices in a group
US9117542B2 (en) 2013-09-27 2015-08-25 Intel Corporation Directed per bank refresh command
WO2015047304A1 (en) 2013-09-27 2015-04-02 Hewlett-Packard Development Company, L.P. Refresh row address
KR102157769B1 (ko) 2013-10-28 2020-09-18 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US20150127389A1 (en) 2013-11-07 2015-05-07 Wagesecure, Llc System, method, and program product for calculating premiums for employer-based supplemental unemployment insurance
JP2015092423A (ja) 2013-11-08 2015-05-14 マイクロン テクノロジー， インク． 半導体装置
US9911485B2 (en) 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
US10020045B2 (en) 2013-11-26 2018-07-10 Micron Technology, Inc. Partial access mode for dynamic random access memory
KR20150064953A (ko) 2013-12-04 2015-06-12 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102181373B1 (ko) 2013-12-09 2020-11-23 에스케이하이닉스 주식회사 반도체 장치의 리프레쉬 제어 회로 및 리프레쉬 방법
KR102124973B1 (ko) 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102157772B1 (ko) 2013-12-18 2020-09-18 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9535831B2 (en) 2014-01-10 2017-01-03 Advanced Micro Devices, Inc. Page migration in a 3D stacked hybrid memory
KR102168115B1 (ko) 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US10534686B2 (en) 2014-01-30 2020-01-14 Micron Technology, Inc. Apparatuses and methods for address detection
KR20150105054A (ko) 2014-03-07 2015-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102116920B1 (ko) 2014-03-26 2020-06-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
JP2015207334A (ja) 2014-04-23 2015-11-19 マイクロン テクノロジー， インク． 半導体装置
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US10699796B2 (en) 2014-05-27 2020-06-30 Hewlett Packard Enterprise Development Lp Validation of a repair to a selected row of data
US9684622B2 (en) 2014-06-09 2017-06-20 Micron Technology, Inc. Method and apparatus for controlling access to a common bus by multiple components
KR20160000626A (ko) 2014-06-25 2016-01-05 에스케이하이닉스 주식회사 메모리 장치
US10127964B2 (en) 2014-07-03 2018-11-13 Yale University Circuitry for ferroelectric FET-based dynamic random access memory and non-volatile memory
KR20160011021A (ko) 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
KR20160011483A (ko) 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
US9490002B2 (en) 2014-07-24 2016-11-08 Rambus Inc. Reduced refresh power
US9905199B2 (en) 2014-09-17 2018-02-27 Mediatek Inc. Processor for use in dynamic refresh rate switching and related electronic device and method
KR20160035444A (ko) 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
US9799412B2 (en) 2014-09-30 2017-10-24 Sony Semiconductor Solutions Corporation Memory having a plurality of memory cells and a plurality of word lines
KR20160045461A (ko) 2014-10-17 2016-04-27 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR20160056056A (ko) 2014-11-11 2016-05-19 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
CN107077883B (zh) 2014-11-25 2021-04-27 三星电子株式会社 基于概率信息检测半导体存储器的被最频繁存取的地址的方法
US20160155491A1 (en) 2014-11-27 2016-06-02 Advanced Micro Devices, Inc. Memory persistence management control
KR20160069213A (ko) 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
US9418723B2 (en) 2014-12-23 2016-08-16 Intel Corporation Techniques to reduce memory cell refreshes for a memory device
KR102250622B1 (ko) 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
KR20160093988A (ko) 2015-01-30 2016-08-09 에스케이하이닉스 주식회사 구동회로 및 구동회로를 이용한 구동방법
KR102285772B1 (ko) 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9728245B2 (en) 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
US9349491B1 (en) 2015-04-17 2016-05-24 Micron Technology, Inc. Repair of memory devices using volatile and non-volatile memory
KR20160132243A (ko) 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치
US9685219B2 (en) 2015-05-13 2017-06-20 Samsung Electronics Co., Ltd. Semiconductor memory device for deconcentrating refresh commands and system including the same
US9570142B2 (en) 2015-05-18 2017-02-14 Micron Technology, Inc. Apparatus having dice to perorm refresh operations
KR20170024307A (ko) 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102326018B1 (ko) 2015-08-24 2021-11-12 삼성전자주식회사 메모리 시스템
EP3160176B1 (en) 2015-10-19 2019-12-11 Vodafone GmbH Using a service of a mobile packet core network without having a sim card
KR20170045795A (ko) 2015-10-20 2017-04-28 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9812185B2 (en) 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
KR20170055222A (ko) 2015-11-11 2017-05-19 삼성전자주식회사 리페어 단위 변경 기능을 가지는 메모리 장치 및 메모리 시스템
KR20170057704A (ko) 2015-11-17 2017-05-25 삼성전자주식회사 액세스 동작과 리프레쉬 동작의 충돌을 제어하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102432701B1 (ko) 2015-11-18 2022-08-16 에스케이하이닉스 주식회사 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
KR20170060205A (ko) 2015-11-23 2017-06-01 에스케이하이닉스 주식회사 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
US9754655B2 (en) 2015-11-24 2017-09-05 Qualcomm Incorporated Controlling a refresh mode of a dynamic random access memory (DRAM) die
US9860088B1 (en) 2015-12-04 2018-01-02 Intergrated Device Technology, Inc. Inferring sampled data in decision feedback equalizer at restart of forwarded clock in memory system
US10048877B2 (en) 2015-12-21 2018-08-14 Intel Corporation Predictive memory maintenance
KR102399475B1 (ko) 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102352557B1 (ko) 2015-12-29 2022-01-20 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102329673B1 (ko) 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9928895B2 (en) 2016-02-03 2018-03-27 Samsung Electronics Co., Ltd. Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
US10725677B2 (en) 2016-02-19 2020-07-28 Sandisk Technologies Llc Systems and methods for efficient power state transitions
KR102403341B1 (ko) 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
US10268405B2 (en) 2016-03-17 2019-04-23 Mediatek, Inc. Dynamic rank switching for low power volatile memory
US9734887B1 (en) 2016-03-21 2017-08-15 International Business Machines Corporation Per-die based memory refresh control based on a master controller
KR102441031B1 (ko) 2016-04-01 2022-09-07 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR102439671B1 (ko) 2016-04-25 2022-09-02 에스케이하이닉스 주식회사 메모리 장치
US9576637B1 (en) 2016-05-25 2017-02-21 Advanced Micro Devices, Inc. Fine granularity refresh
KR102433093B1 (ko) 2016-06-01 2022-08-18 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치
KR102469065B1 (ko) 2016-06-03 2022-11-23 에스케이하이닉스 주식회사 메모리 장치
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
EP3475956A1 (en) 2016-06-28 2019-05-01 Huntsmann Advanced Materials Licensing (Switzerland) GmbH Electrical insulation system based on epoxy resins for generators and motors
US9911484B2 (en) 2016-06-29 2018-03-06 Micron Technology, Inc. Oscillator controlled random sampling method and circuit
KR102550685B1 (ko) 2016-07-25 2023-07-04 에스케이하이닉스 주식회사 반도체장치
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
KR102468728B1 (ko) 2016-08-23 2022-11-21 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
US10354714B2 (en) 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
KR102455027B1 (ko) 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR20180028783A (ko) 2016-09-09 2018-03-19 삼성전자주식회사 커맨드 컨트롤러를 포함하는 메모리 장치
KR102632534B1 (ko) 2016-09-20 2024-02-05 에스케이하이닉스 주식회사 어드레스 디코더, 액티브 제어 회로 및 이를 포함하는 반도체 메모리
KR102436992B1 (ko) 2016-09-21 2022-08-29 에스케이하이닉스 주식회사 리프레시 제어 장치
KR102600320B1 (ko) 2016-09-26 2023-11-10 에스케이하이닉스 주식회사 리프레쉬 제어 장치
WO2018063308A1 (en) 2016-09-30 2018-04-05 Intel Corporation Two transistor, one resistor non-volatile gain cell memory and storage element
US20180096719A1 (en) 2016-09-30 2018-04-05 Intel Corporation Staggering initiation of refresh in a group of memory devices
KR102671073B1 (ko) 2016-10-06 2024-05-30 에스케이하이닉스 주식회사 반도체장치
US10381327B2 (en) 2016-10-06 2019-08-13 Sandisk Technologies Llc Non-volatile memory system with wide I/O memory die
US20180102776A1 (en) 2016-10-07 2018-04-12 Altera Corporation Methods and apparatus for managing application-specific power gating on multichip packages
KR102710360B1 (ko) 2016-10-17 2024-09-30 에스케이하이닉스 주식회사 메모리 장치
KR102710476B1 (ko) 2016-10-20 2024-09-26 에스케이하이닉스 주식회사 리프레쉬 타이밍 생성 회로, 리프레쉬 제어 회로 및 이를 포함하는 반도체 장치
CN109791786B (zh) 2016-10-31 2023-01-17 英特尔公司 针对存储设备识别和功率管理控制应用片选
KR20180049314A (ko) 2016-10-31 2018-05-11 에스케이하이닉스 주식회사 어드레스 카운팅 회로, 메모리 장치 및 메모리 장치의 동작 방법
US10249351B2 (en) 2016-11-06 2019-04-02 Intel Corporation Memory device with flexible internal data write control circuitry
US20180137005A1 (en) 2016-11-15 2018-05-17 Intel Corporation Increased redundancy in multi-device memory package to improve reliability
US9799391B1 (en) 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
KR20180075761A (ko) 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
US9761297B1 (en) 2016-12-30 2017-09-12 Intel Corporation Hidden refresh control in dynamic random access memory
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US9805782B1 (en) 2017-02-02 2017-10-31 Elite Semiconductor Memory Technology Inc. Memory device capable of determining candidate wordline for refresh and control method thereof
KR20180092513A (ko) 2017-02-09 2018-08-20 에스케이하이닉스 주식회사 반도체장치
US10347333B2 (en) 2017-02-16 2019-07-09 Micron Technology, Inc. Efficient utilization of memory die area
KR102650497B1 (ko) 2017-02-28 2024-03-25 에스케이하이닉스 주식회사 적층형 반도체 장치
KR20180100804A (ko) 2017-03-02 2018-09-12 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
US10020046B1 (en) 2017-03-03 2018-07-10 Micron Technology, Inc. Stack refresh control for memory device
KR20180102267A (ko) 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10198369B2 (en) 2017-03-24 2019-02-05 Advanced Micro Devices, Inc. Dynamic memory remapping to reduce row-buffer conflicts
US10545692B2 (en) 2017-04-04 2020-01-28 Sandisk Technologies Llc Memory maintenance operations during refresh window
KR20180114712A (ko) 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
CN110520929B (zh) 2017-04-14 2022-07-22 华为技术有限公司 内存刷新方法、装置及计算机系统
US10192608B2 (en) 2017-05-23 2019-01-29 Micron Technology, Inc. Apparatuses and methods for detection refresh starvation of a memory
US10141042B1 (en) 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
JP6281030B1 (ja) 2017-08-02 2018-02-14 ゼンテルジャパン株式会社 半導体記憶装置
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US10310757B2 (en) 2017-08-23 2019-06-04 Qualcomm Incorporated Systems and methods for memory power saving via kernel steering to memory balloons
US10504580B2 (en) 2017-08-31 2019-12-10 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
JP2019054200A (ja) 2017-09-19 2019-04-04 東芝メモリ株式会社 抵抗変化型メモリ
US10319437B2 (en) 2017-09-20 2019-06-11 Sandisk Technologies Llc Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device
CN109658961B (zh) 2017-10-12 2021-08-03 华邦电子股份有限公司 易失性存储器存储装置及其刷新方法
US10672449B2 (en) 2017-10-20 2020-06-02 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10303398B2 (en) 2017-10-26 2019-05-28 Advanced Micro Devices, Inc. Swizzling in 3D stacked memory
KR102350957B1 (ko) 2017-10-26 2022-01-14 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 리프레시 제어 방법
US10170174B1 (en) 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
KR102312178B1 (ko) 2017-10-30 2021-10-14 에스케이하이닉스 주식회사 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
KR102341261B1 (ko) 2017-11-13 2021-12-20 삼성전자주식회사 매스비트 카운터를 포함하는 메모리 장치 및 그의 동작 방법
US20190161341A1 (en) 2017-11-28 2019-05-30 Micron Technology, Inc. Systems and methods for temperature sensor access in die stacks
US11004495B2 (en) 2017-12-18 2021-05-11 SK Hynix Inc. Data storage device and operating method thereof
KR102408867B1 (ko) 2017-12-20 2022-06-14 삼성전자주식회사 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US11262921B2 (en) 2017-12-21 2022-03-01 Qualcomm Incorporated Partial area self refresh mode
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US11237972B2 (en) 2017-12-29 2022-02-01 Advanced Micro Devices, Inc. Method and apparatus for controlling cache line storage in cache memory
US10297307B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Methods for independent memory bank maintenance and memory devices and systems employing the same
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US20190237132A1 (en) 2018-01-30 2019-08-01 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
KR102425614B1 (ko) 2018-03-07 2022-07-28 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 리프레쉬 방법
JP6622843B2 (ja) 2018-04-19 2019-12-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
KR20190123875A (ko) 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US10497420B1 (en) 2018-05-08 2019-12-03 Micron Technology, Inc. Memory with internal refresh rate control
KR102358563B1 (ko) 2018-05-09 2022-02-04 삼성전자주식회사 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102534631B1 (ko) 2018-05-11 2023-05-19 에스케이하이닉스 주식회사 카운팅 회로 블록을 포함하는 반도체 시스템
CN112106138B (zh) 2018-05-24 2024-02-27 美光科技公司 用于行锤击刷新采样的纯时间自适应采样的设备和方法
JP6709825B2 (ja) 2018-06-14 2020-06-17 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． Ｄｒａｍ及びその操作方法
US10536069B2 (en) 2018-06-15 2020-01-14 Ford Global Technologies, Llc Virtual resistance gate driver
KR102471414B1 (ko) 2018-06-19 2022-11-29 에스케이하이닉스 주식회사 반도체 장치
US10872652B2 (en) 2018-06-19 2020-12-22 Apple Inc. Method and apparatus for optimizing calibrations of a memory subsystem
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10510396B1 (en) 2018-06-19 2019-12-17 Apple Inc. Method and apparatus for interrupting memory bank refresh
JP2020003838A (ja) 2018-06-25 2020-01-09 キオクシア株式会社 メモリシステム
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
KR102479500B1 (ko) 2018-08-09 2022-12-20 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 그 메모리 장치의 리프레시 방법
US10490250B1 (en) 2018-08-14 2019-11-26 Micron Technology, Inc. Apparatuses for refreshing memory of a semiconductor device
US10468076B1 (en) 2018-08-17 2019-11-05 Micron Technology, Inc. Redundancy area refresh rate increase
TWI676180B (zh) 2018-09-04 2019-11-01 華邦電子股份有限公司 記憶體裝置以及虛擬靜態隨機存取記憶體之刷新方法
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
US10923171B2 (en) 2018-10-17 2021-02-16 Micron Technology, Inc. Semiconductor device performing refresh operation in deep sleep mode
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US10636476B2 (en) 2018-11-01 2020-04-28 Intel Corporation Row hammer mitigation with randomization of target row selection
US10504577B1 (en) 2018-11-05 2019-12-10 Micron Technology, Inc. Apparatus with a row hit rate/refresh management mechanism
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
KR20200068942A (ko) 2018-12-06 2020-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US10790004B2 (en) 2018-12-12 2020-09-29 Micron Technology, Inc. Apparatuses and methods for multi-bank and multi-pump refresh operations
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10943637B2 (en) 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US10950288B2 (en) 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US10790005B1 (en) 2019-04-26 2020-09-29 Micron Technology, Inc. Techniques for reducing row hammer refresh
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
TWI737140B (zh) 2020-01-22 2021-08-21 緯創資通股份有限公司 檢測裝置
US20210406170A1 (en) 2020-06-24 2021-12-30 MemRay Corporation Flash-Based Coprocessor
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11417384B2 (en) 2020-08-27 2022-08-16 Micron Technology, Inc. Apparatuses and methods for control of refresh operations
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US20230352075A1 (en) 2022-04-28 2023-11-02 Micron Technology, Inc. Apparatuses and methods for access based refresh operations
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026003A (zh) * 2006-02-23 2007-08-29 海力士半导体有限公司 具有改善刷新机制的动态半导体存储器
CN104981874A (zh) * 2013-02-04 2015-10-14 美光科技公司 用于存储器的目标刷新的设备及方法
US20170287547A1 (en) * 2016-03-31 2017-10-05 Micron Technology, Inc. Semiconductor device
TW201801079A (zh) * 2016-03-31 2018-01-01 美光科技公司 半導體器件
CN108154895A (zh) * 2016-12-06 2018-06-12 三星电子株式会社 执行锤击刷新操作和关联操作的存储器设备和存储器系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112767983A (zh) * 2021-03-15 2021-05-07 长鑫存储技术有限公司 刷新控制电路及存储器
CN112767983B (zh) * 2021-03-15 2022-04-26 长鑫存储技术有限公司 刷新控制电路及存储器
CN113342615A (zh) * 2021-06-29 2021-09-03 海光信息技术股份有限公司 命令监控方法、装置、控制器、系统、设备和存储介质
CN117636942A (zh) * 2024-01-26 2024-03-01 长鑫存储技术(西安)有限公司 刷新控制结构、刷新控制方法及存储器
CN117636942B (zh) * 2024-01-26 2024-05-03 长鑫存储技术(西安)有限公司 刷新控制结构、刷新控制方法及存储器

Also Published As

Publication number Publication date
US20200294576A1 (en) 2020-09-17
US20230105151A1 (en) 2023-04-06
US11532346B2 (en) 2022-12-20
US10685696B2 (en) 2020-06-16
US20200135263A1 (en) 2020-04-30
US11955158B2 (en) 2024-04-09
CN111128268B (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
CN111128268B (zh) 用于基于存取的刷新时序的设备及方法
US12002501B2 (en) Apparatuses and methods for distributed targeted refresh operations
US11315619B2 (en) Apparatuses and methods for distributing row hammer refresh events across a memory device
US11302377B2 (en) Apparatuses and methods for dynamic targeted refresh steals
US11798610B2 (en) Apparatuses and methods for controlling steal rates
CN112236822B (zh) 用于多个行锤击刷新地址序列的设备及方法
CN111354393B (zh) 用于目标刷新操作的时序交错的设备和方法
US11227649B2 (en) Apparatuses and methods for staggered timing of targeted refresh operations
US11386946B2 (en) Apparatuses and methods for tracking row accesses
US11380382B2 (en) Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11557331B2 (en) Apparatuses and methods for controlling refresh operations
US11417384B2 (en) Apparatuses and methods for control of refresh operations
US12112787B2 (en) Apparatuses and methods for access based targeted refresh operations
KR102711894B1 (ko) 스틸 속도를 제어하기 위한 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant