TWI378765B - Semiconductor device packages with electromagnetic interference shielding and forming method thereof - Google Patents

Semiconductor device packages with electromagnetic interference shielding and forming method thereof Download PDF

Info

Publication number
TWI378765B
TWI378765B TW098119365A TW98119365A TWI378765B TW I378765 B TWI378765 B TW I378765B TW 098119365 A TW098119365 A TW 098119365A TW 98119365 A TW98119365 A TW 98119365A TW I378765 B TWI378765 B TW I378765B
Authority
TW
Taiwan
Prior art keywords
substrate unit
package
substrate
semiconductor
grounding
Prior art date
Application number
TW098119365A
Other languages
English (en)
Other versions
TW201008478A (en
Inventor
Jaeseon An
Jeong Lee
Sangjin Cha
Sungho Youn
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Publication of TW201008478A publication Critical patent/TW201008478A/zh
Application granted granted Critical
Publication of TWI378765B publication Critical patent/TWI378765B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

1378765
TW545IPA 六、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體封裝件及其形成方法， 且特別是有關於一種具有電磁干擾防護體 (electromagnetic interference shielding)的半導 體封裝件及其形成方法。 【先前技術】 受到提升製程速度及尺寸縮小化的需求，半導體元 件變得甚複雜。當製程速度的提昇及小尺寸的效益明顯 增加時，半導體元件的特性也出現問題。特別是指，較 高的工作時脈（clock speed)在訊號位準（signal level) 之間導致更頻繁的轉態（transition)，因而導致在高頻 下或短波下的較高強度的電磁放射（electromagnetic emission”電磁放射可以從半導體元件及鄰近的半導體 元件開始輻射。假如鄰近的半導體元件的電磁放射的強 度較高，此電磁放射係負面地影響半導體元件的運作， 請參考與電磁干擾（electromagnetic interference, EMI)有關的資料。若整個電子系統内具有高密度分佈的 半導體元件，則半導體元件之間的電磁干擾更顯嚴重。 一種降低EMI的方法是，將一組半導體封裝件内的 半導體元件屏蔽（shield)起來。特別一提的是，由電 +傳導殼體或蓋體與半導體封裝件以外部接地的方式來 完成屏蔽。當來自於半導體封裝件内部的電磁放射作用 在殼體的内表面時，至少部份的電磁放射的可被電性短 路（short)，以降低電磁放射的程度，避免電磁放射通 4 1378765
， •TW5451PA 過殼體而負面地影響鄰近的半導體元件的運作。相似 地，當來自於鄰近的半導體元件的電磁放射作用在殼體 的外表面時，一可降低半導體封裝件内半導體元件之電 磁干擾的電性短路係發生。 然而’可降低EMI的電性傳導殼體帶來許多缺點。 特別是在習知技術中，殼體透過黏貼（adhesive)與半 導體封裝件的外部連接。不幸地，由於黏貼方式易受溫 度、溼度及其它環境條件影響，使殼體容易剝離。此外， 鲁 當連接殼體至半導體封裝件時，殼體的大小與外型及半 導體封裝件的大小與外型只有在較精準的公差級數下才 能匹配。因此殼體與半導體封裝件的加工尺寸、外型及 組合精度使得製造成本及工時增加。且，因為加工尺寸 及外型的關係，不同的半導體封裝件的尺寸及外型，可 能需要不同的殼體。如此，為了容納不同的半導體封裝 件’更增加了製造成本及工時。 為了改善習知問題，有必要提升半導體封裝件及相 *財法的發展。 【發明内容】 根據本發明之一方面，提出一種具有電磁放射防護 體的半導體封裝件。在一實施例中，半導體封裝件包括 一基板單元、一半導體元件、一封裝體及一電磁干擾防 護體。基板單元包括一上表面、一下表面及一接地元件。 接地元件鄰近基板單元之一周邊（periphery)設置，且 至少部份地延伸於基板單元的上表面與下表面之間。接 地元件具有一連接面（connection surface)，其鄰近於 5 1378765
TW5451PA 基板單元之上表面設置《半導《I* - g 卞等體兀件鄰近基板單元 表面設置並電性連接基板單元。#壯 <上 ± ^ ^ 疋封裝體鄰近基板單元之 上表面設置並覆蓋半導體元件， 由1 ί裝體之一周邊相對其 板單元之周邊係側向地凹陷，^ u使接地元件之連接面i 露出來，以作為電性連接之用，封褒體並具有數個外表 面。電磁干擾防護體鄰近封袭體之外表面設置 = 接接地元件之連接面。其中，抵α ^ · 也70件提供一電性路經 (electrlealpath胃）以將電磁干擾防護體上的電磁 放射（electromagnetic λ
Sl〇n)放電至接地端。 在另一實施例中，半導體封狀批二 艰封裝件包括一基板單元、 一半導體元件、一封裝體及一曾 电磁干擾防護體。基板單 元具有相對應之一第一表面及—笛_ ± 弟一表面且包括一接地 元件。接地元件至少部份地延伸於基板料之第一表面 與第二表面之間，接地it件對應至—接地孔之一餘留部 份並具有-鄰近於基板單元之第一表面之一周邊部份 (peripheral portion)設置的連接面。半導體元件鄰 近基板單元之第一表面設置並電性連接基板單元。封裝 體鄰近基板單元之第一表面設置並覆蓋半導體元件。封 襞體之一周邊相對基板單元之一周邊係側向地凹陷，以 使接地元件之連接面從鄰近於基板單元之第一表面之周 邊部份暴露出來，以作為電性連接之用，封裝體並具有 數個外表面。電磁干擾防護體鄰近封裝體之外表面設置 並電性連接接地元件之連接面。 本發明之另一方面係關於一具有電磁干擾防護體之 半導體封裝件的形成方法。在一實施例中，一方法包括 1378765
•TW5451PA 以下步驟。提供一基板，基板具有一上表面、一下表面 及數個接地孔’接地孔至少部份地延伸於上表面與下表 面之間；電性連接一半導體元件至基板之上表面；設置 封裝材料至基板之上表面，以形成一封裝結構（m〇 1 ded structure)’封裝結構覆蓋接地孔及半導體元件；形成 一第一組切割槽（cutt i ng s 1 i t)，第一組切割槽通過封 裝結構’以使（a)封裝結構被切割成一包含有半導體元件 之封裝體’封裝體包括數個側面，該些側面定義出封裝 鲁體之一周邊’以及（b)部份之該些接地孔越過封裝體之周 邊設置並具有數個連接面；形成一電磁干擾塗佈體，電 磁干擾塗佈體係覆蓋封裝體及連接面；形成一第二組切 割槽’第二組切割槽通過電磁干擾塗佈體及基板，以使 (a)電磁干擾塗佈體被切割成一鄰近封裝體及該些連接 面設置的電磁干擾防護體、（b)基板被切割成一包含一上 表面之基板單元，半導體元件鄰近基板單元之上表面設 置以及（c)該些連接面鄰近基板單元之該表面之一周邊 φ 部位設置。 為讓本發明之上述内容能更明顯易懂，下文特舉較 佳實施例，並配合所附圖式，作詳細說明如下： 【實施方式】 以下的闡述係應用至依照本發明之一些實施例。以 下係詳細說明該些闡述。 此處所用的單數型態”一”及”該，，也意圖包括複 數裂態’除非文中清楚指明不是。例如，若提及一接地 元件，表示也包含數個接地元件，除非文中清楚指明不 7 1378765
TW5451PA 是。 此處所用的”組”表示一或多個元件的集合。例 如，一組層結構可包含單層結構或多層結構。一組中的 元件可以是指該組的成員。一組中的元件可以相同或不 同的。在一些例子中，一組中的元件可具有一或多個共 同特徵。 此處所用的”鄰近”表示接近或連接在一起。相鄰 的元件可以互相分開或直接互相連接。在一些例子中， 相鄰的元件可以指互相連接或彼此間係一體成型的元 件。 此處所用的”内部”、”外部”、”在…上”、” 往上地”、”在…之下”、”往下地”、”垂直”、” 側面”、”側面地”係表示數個元件之間的相關位置。 例如，該些相關位置係依據圖示而定而非指製造或使用 時，此些元件的特定方位。 此處所用的”連接”係表示一操作上的耦接 (coup 1 i ng)或連結（1 i nk i ng)。連接的元件可指為直 接互相連接或間接連接，間接連接例如透過另一元件作 間接連接。 此處所用的”實質上”係表示一相當重要的程度或 範圍。當”實質上”發生一事件或狀況時，係指該事件 或該狀況精確地發生或以甚接近的程度發生。例如，此 處所提及的製造過程中的典型公差等級。 此處所用的”電性傳導（electrical conductive) ” 及”導電性（electrical 1378765
TW5451PA conductivity) ’’係表示傳輸電流的能力。電性傳導材 料傳統上係指些微或甚至不會阻礙電流流動的材料。電 導率（conductivity)的量測係以西門子/公尺（Sew-i 為4單位。—般而言，一電性傳導材料係指具有大於 104S·!!!·1之電導率的材料，例如之其電導率至少約 105S·!!!·1或至少約川、·…！。材料的電導率可隨溫度改 變，除非有特別指明，不然材料的電導率係指室溫下的 電導率。
凊參照第1圖及第2圖，其繪示依照本發明一實施 例之半導體封裝件示意圖。第丨圖繪示半導體封衰件100 之立體圖’第2圖繪示第丨圖中半導體封裝件沿著方向 A-A的剖視圖。 在本實施例中，半導體封裝件1〇〇包括一架體 (ledge) 140,其鄰近半導體封裝件100之一周邊 (=Phery)設置，且從半導體封裝件ι〇〇的側面往外
申。特別一提，架體140實質上環繞著半導體封裝件 剛的整個周邊延伸。在其它實施態樣中，竿導體^ 圍也可以是其它形=言 及第2圖所㈣140鄰近半導體封裝件⑽之 :设置並與半導體封裝件100之側面連接，以定義出二 環繞著半導體封料⑽之整個周邊延伸的L 子t。透過改變架體14〇的外 側面，或改變架_相=:導:封裝件100的 位置，半導截封裝件⑽的2=件⑽之側面的 中的任何-種。半導體㈣1 ,輪靡可以成為多種外形 種+導體封裝件100的側面輪廓可以是曲 9 1378765
TW545IPA 面彳頁斜面或粗縫結構（roughly textured)。在其它實 H、樣中’架體140的一側向尺寸（lateral extent) D 可介於約50微米（/州）與約500 /^之間，例如是從約 50/洲至約4〇〇^，或從約至約3〇〇//w。 請參照第1圖及第2圖，半導體封裝件1〇〇包括一 基板單凡102 ’基板單元102具有一上表面104、一下表 面106及沿著基板單元102之側向設置的側面142及 144 °在本實施例中’側面142及144實質上為平面且具 有一實質上與上表面1〇4或下表面1〇6呈直角的方位。 在其匕實施態樣中’側面142及144的外形及方位可以 有不同的變化。基板單元102可透過多種方法完成並具 有電彳生連接機制150,其於上表面1〇4與下表面106之間 提供電性路經（electrical pathway)。電性連接機制150 例如是一組電性傳導層其被包含在一組介電層 (dielectric layer)内。電性傳導層可透過内部貫孔 互相連接’且其内可插入一由適當的樹脂所製成的基板 中間層（core)。該適當的樹脂例如是由雙馬來亞醯胺 (bismaleimide)及三氮雜苯（triazine)所組成的樹 月曰或由環氧樹脂（epoxy)及聚氧化丙稀（polyphenylene 〇Xlde)所組成的樹脂。舉例來說，基板單元102可包含 實質上板狀中間層（slab-shaped core )，其被設置於 一組鄰近中間層（core)之上表面的電性傳導層與另一 組鄰近中間層（core)之下表面的電性傳導層之間。對 於某些*實施態樣’大部份或所有的電性傳導層可設置於 基板單元102的内部，以降低鄰近側面142及丨44的電 1378765
1 1TW5451PA 性傳導層的暴洛私度。舉例來說，電性傳導層中至多一 者，例如是最底層的電性傳導層可從側面142及144暴 露出來。如此，即使是為了保護電性傳導層免受氧化、 濕氣及其它環境侵害，而將電性傳導層設於基板單元1〇2 内，然，電性傳導層仍可於上表面1〇4與下表面1〇6之 間提供出電性路徑。 在某些實施例中，基板單元1〇2的厚度，即基板單 元102之上表面104與下表面1〇6間的距離可介於約〇 1 • 公釐（mm)至約2mm之間。例如，從約0.2顏至約1.5mni 或從約0. 3mm至約1mm。雖然未繪示於第2圖，一綠漆 (solder mask)層可鄰近於基板單元ι〇2之上表面1〇4 與下表面106之一者或二者設置。此外，一保護層 (protective layer)鄰近基板單元1〇2之側面142及 144設置’以保護任何暴露出的電性傳導層。 如第2圖所示，基板單元1〇2包括接地元件U8a及 118b ’接地元件118a及118b鄰近基板單元102之一周 鲁 邊（periphery)設置。接地元件U8a及118b為細長結 構，其至少部份地延伸於上表面1 〇4與下表面1 〇6之間。 更進一步地說，接地元件118a及118b提供如下述的電 性路徑，以降低EMI。在本實施例中，接地元件118a及 118b係由接地孔（grounding via)形成。每個接地孔包 括一孔接墊（via pad) 146a或146b，以及鍍層通道 (plated channel) 148a 或 148b。孔接墊 146a、146b 鄰近基板單元102之上表面104設置，鍍層通道148a、 148b延伸於孔接墊146a或146b之間。基板單元102包 1378765
TW545IPA 含電性連接機制150。在某些實施例中，接地元件iiga 及118b之一高度Η，即接地元件118a及U8b的垂直延 伸部份係略小於基板單元102之厚度，且可介於約〇· ι_ 與1. 5mm之間，例如，從約0. 1随至約imm，或者，從約 0.2mm至約0.5imn。然而，在其它實施態樣中，接地元件 118a及118b也可以有不同的變化。請繼續參照第2圖， 接地元件118a及118b分別包含連接面（c〇nnecti〇n surf ace )S1及S2,其暴露於基板單元1〇2之上表面1〇4, 以作為電性連接之用。在本實施例中，連接面S1及S2 分別對應於孔接墊146a及146b的電性暴露面 (electrically exposed surface)，以作為電性連接之 用。較大的連接面S1及S2的面積有助於提升電性連接 的可靠度及效率，以降低EMI。 如第2圖所示，半導體封裝件1〇〇更包括半導體元 件108a、108b及108c ’其鄰近基板單元1〇2的上表面 104設置，以及電性連接部ii〇a、ii〇b及ii〇c，其鄰近 基板單元102的下表面106設置。半導體元件l〇8a透過 一組銲線（wire) 112打線連接（wore-bonded)至基板 單元102 ’該組銲線由金（gold)或另一適當的電性傳導 材料所製成。並且，半導體元件l〇8b及108c以表面接 觸的方式固接至基板單元102。在本實施例中，半導體元 件108a及108c可以是被動元件，例如是電阻、電容或 電感時’而半導體元件l〇8b可以是一半導體晶片。電性 連接部110a、110b及ll〇c提供半導體封裝件1〇〇之輸 出及輸入的電性連接。並且，電性連接部ll〇a、ll〇b及 12 1378765
* TW545IPA 110c中至少一部份係透過基板單元i〇2内的電性連接機 制150，電性連接至半導體元件1〇8a、1〇8b及1〇8c。在 本實施例中，電性連接部l10a、ι101)及hoc中至少一 者為接地電性連接部，且透過基板單元1〇2内的電性連 接機制150，電性連接至接地元件U8a及118b„雖然第 2圖繪示三個半導體元件，在其它實施態樣中，半導體元 件的數量也可以是更多或更少。並且，半導體元件可以 是主動兀件、任何被動元件，或主動元件及被動元件的 組合。在其它實施態樣中，電性連接部的數量也可以與 第2圖不同。 請繼續參照第2圖，半導體封裝件1〇〇更包括封裝 體114,其鄰近基板單元丨〇2之上表面1〇4設置並與基板 單元102連接。封裝體114實質上覆蓋或密封半導體元 件108a、108b、l〇8c及銲線112，以提供機械穩定性 (mechanical stability)及抗氧化、抗濕氣及對抗其 它環境侵害的作用。封裝體114由封裝材料所製成且具 有數個外表面，例如是側面12Q及122，其鄰近於封裝體 114的側面。在本實施例中，侧面12〇及122實質上為平 面並具有一實質上與上表面1〇4或下表面1〇6呈直角的 方位。側Φ 120及122亦可為曲面、傾斜面、階梯面 粗糖結構（r〇ughly textured)。如第2圖所示料， 側面120及122實質上分別與側面142及144平行。 外，封裝體114中由側面120及122所定義出之一 其相對於基板單幻Q2中由側面142及144所 周邊係側向地凹陷進去。特別一提的是，側向凹陷的封 13 I378765
TW5451PA 裝體114可降低基板單元102之上表面1〇4之一周邊部 位與封裴體114的覆蓋範圍，藉以露出部份之孔接墊U6a 及146b，使連接面S1及“暴露出來，以作為電性連接 之用。在其匕實施態樣中’只要連接面S1及S2至少部 份地暴露出來，側面120、122及其凹陷部位相對於側面 142及144的外形也可以不同於第2圖。 如第1圖及第2圖所示，半導體封裝件1〇〇更包括 一電磁干擾防護體124,其鄰近封裝體114之外表面及基 板單元102之上表面1〇4之周邊部位設置。電磁干擾防 護體124由電性傳導材料所製成且實質上環繞半導體封 裝件100内的半導體元件l〇ga、l〇8b及l〇8c，以提供對 EMI的防護作用。在本實施例中，電磁干擾防護體124包 含一上方部（upper porti〇n)丨26及一侧向部（lateral portion) 128，其環繞著封裝體114的整個外緣延伸並 定義出半導體封裝件1〇〇中呈L字型的侧面。如第2圖 所示，側向部128從上方部126往下地延伸並側向地往 基板單元102的周邊部位延伸，且實質上終止於基板單 元102的周邊。然而，在側向部128的延伸範圍也可以 是其它態樣。 如第2圖所示’電磁干擾防護體124電性連接至接 地元件118a及118b的連接面S1及S2。當電磁放射從半 導體封裝件100的内部衝擊電磁干擾防護體丨24時，至 少部份的電磁放射可透過接地元件118a及有效地 放電至接地端，以降低通過電磁干擾防護體124之電磁 放射強度及降低對鄰近之半導體元件的影響程度。相似 1378765
•TW545IPA 地’當來自於鄰近之半導體元件的電磁放射衝擊到電磁 干擾防護體124時’一相似的接地放電效果係發生，以 降低對半導體元件l〇8a、1〇8b及1〇8c產生的電磁干擾。 在操作的過程中，半導體封裝件100可設置於一電路板 (Printed circuit board，PCB)且透過電性連接部
110a 11 Ob及11 〇c與pcb電性連接。如前述，電性連接 部論、UOb及U0C中至少一者為接地電性連接部， 該接地電性接部電性連接於電路板之接地電壓，使 磁放射可透過電磁干擾防護體124放電至接地端。該電 ”…满 接地疋件118a、接地元件118b及基 板事= <電性連接機制150及接地電性連接部的電 在本貫施例中’電磁干擾防護體124為一全覆蓋 防護體且為〜組塗佈體、層結構或薄膜的 形=!於電磁干擾防護體124在不需要使用黏結 方式的情況下’鄰近或直接形成於半導體㈣件⑽的 外部’以增進可靠度及錢化、抗減及對抗其它環境 侵害的作用。此外’由於電磁干擾防護體124的全覆蓋 (conformal)特十生，伸才曰 使相似的電磁干擾防護體及相似的 製泣U可！易地應用至不同尺寸及外型 件’以使在容納不同之半導體封裝件時可降低製造成t 及時間。在其它實施例中，電磁干擾防護體12= 讀於約1微米（叫至約__之間，例如是= 約20_、從約1細至約⑽⑽、從約::二 約100/-、從約i辦至約5〇_或從約_至約 !378765
TW5451PA low。相較於習知的例子，厚度如此薄的電磁干擾防護 體124使半導體封裝件整體尺寸縮小，此為本實施例的 優點之一。 如第3圖所示’其繚示第1 @及第2圖中半導體封 裝件之部份放大示意圖。特別—提的是，第3圖繪示鄰 近封裝體114設置的電磁干擾防護體124之一實施態樣。 如第3圖所示，電磁干擾防護體124為多層結構且 包含一内層結構300及一外層結構3〇2。内層結構3〇〇鄰 近封裝體114 β又置，而外層結構3〇2鄰近内層結構 設置且暴露於半導體封裝件100之外部。-般而言，内 ^結構300與外層結構3G2中的每一者可由金屬、金屬 f金、，具有金屬的金相或一散佈有金屬合金的結構或其 匕適虽的電性傳導材料所製成。舉例來說’内層結構· 與外層結構302中的每-者可由銘、銅、絡、锡、金、 銀、錦、不錄鋼或上述材料之組合所製成。内層結構3〇〇 ，、外層結構302可由相同的電性傳導材料或相里的電性 傳導材料所製成。舉例來說，内層結構3〇 咖可皆由金屬，例如是錄所製成。在其它實施卜例構内 層結構3 0 0與外層結構3 〇 2可各別由相異的電性傳導材 :所土成’以提供互補的功能。舉例來說，内層結構_ β由一具有高電性傳導率的金屬，例如是鋁、銅、金或 =所製成’以提供電磁放射防護功能，在此情況下 :結構3G2可由—低電性傳導率的金屬，例如是錄所製 产田以保相層結構_免於受到氧化、濕氣及其它環 子的侵害。此外，外層結構302也可同時提供保護 1378765
•TW5451PA 功能及電磁放射防護的功能。雖然第2圖繪示雙層結構， 然於其它實施態樣中亦可為多於或少於雙層的結構。 第4圖繪示依照本發明另一實施例之半導體封裝件 之不意圖。半導體封裝件400採用相似於刖述之第1至3 圖之半導體封裝件100的技術手段，在此便不再贅述。 如第4圖所示，半導體封裝件400包含一基板單元 402。基板單元402包括一上表面404、一下表面406及 沿著基板單元402之側向設置的側面442及444。在本實 • 施例中，上表面404的一周邊部位往下彎曲，以定義出 一切除部（cut-out portion)，切除部實質上沿著基板 單元402之整個周邊延伸。在其它實施例中，環繞基板 單元402之整個周邊延伸的切除部也可以是其它的變化。 切除部之一實施態樣如第5圖所示，其繪示第4圖 中部份之半導體封裝件之示意圖。特別一提的是，第5 圖繪示基板單元402中鄰近側面444之輪廓。為了不使 圖示過於複雜，第5圖省略半導體封裝件400的細部結 ® 構。在本實施例中，上表面4 0 4的周邊部位包含一組表 面，即表面500及表面502，其定義出基板單元402之切 除部。表面500實質上為平面並具有一實質上與上表面 404或下表面406呈垂直的方位，而表面502實質上為一 曲面。如下所述，基板單元402之切除部之形成可由一 組切割製程完成。在某些實施例中，切除部的整個垂直 高度H1可介於約1 /μ至約100 /洲間。例如，從約1 至約80/^，或者，從約Ι/m至約40/^w。表面500的 整個垂直高度H2可介於垂直高度H1之約1%至約95%間。 17 1378765
TW545IPA 例如，從約20%至約80%，或約40%至約60%。在其它實 施例中，表面500及502的尺寸及範圍也可以是其它變 化0 回到第4圖，半導體封裝件400更包括接地元件408a 及408b，其至少部份地延伸於基板單元402之上表面404 與下表面406之間且鄰近基板單元402之周邊設置。值 得一提的是，接地元件408a及408b實質上設置於基板 單元402的周邊並分別鄰近於側面442及444設置。在 本實施例中，接地元件408a及408b係由接地孔，且特 別是接地孔於一組切割製程之後的餘留部份（remnant) 所形成，該組切割製程將敘述於後。如第4圖所示，接 地元件408a及408b中每一者包含一孔接墊餘留部（via pad remnant) 410a或410b及一鐘層通道餘留部（plated channel remnant) 412a 或 412b。孔接墊餘留部 410a 或 410b鄰近基板單元402之上表面404設置，而鍍層通道 餘留部412a或412b沿著孔接墊餘留部410a或410b與 基板單元402内之電性連接機制之間延伸。接地元件408a 及408b分別包含連接面si，及S2’ ，其暴露於上表面 404中彎曲的周邊部位，以作為電性連接之用。如第4圖 所示’連接面S1’及S2’對應於孔接墊餘留部410a、410b 及鍍層通道餘留部412a、412b中具有電性連接用途的電 性暴露面。較大的連接面S1’及S2’的面積有助於提升 電性連接的可靠度及效率，以降低EM I。 如第4圖所示’半導體封裝件4〇〇更包括一半導體 元件430’其係一鄰近於基板單元4〇2之上表面4〇4設置 1378765
• eTW5451PA 的半導體晶片。在本實施例中，半導體元件430為結合 於基板單元402之上表面404的覆晶式晶片（flip chip)。例如，半導體元件430可透過一組錫鉛凸塊 (solder bump)結合至基板單元402。或者，半導體元 件430也可透過另一技術手段，例如是透過打線結合 (wire-bonding)技術與基板單元402結合。 請繼續參照第4圖，半導體封裝件400更包括封裝 體414，其鄰近基板單元402之上表面404設置。封裝體 # 414具有數個外表面，例如是側面420及422，側面420 及422沿著封裝體414的側面設置。在本實施例中，側 面420及422實質上為平面並具有一實質上呈垂直的方 位，並實質上平行於基板單元402之側面442及444。此 外，封裝體414中由側面420及422所定義出的周邊， 其相對於基板單元402中由侧面442及444所定義出之 周邊係側向地凹陷進去，如此可降低基板單元402之上 表面404之一周邊部位與封裝體414的相覆蓋的範圍， * 使連接面S1’及S2’暴露出來，以作為電性連接之用。 在其它實施態樣中，只要連接面S1’及S2’至少部份地 暴露出來，侧面420、422及凹陷部位的外形也可以不同 於第4圖。 半導體封裝件400更包括一電磁干擾防護體424， 其電性連接接地元件408a及408b的連接面S1’及 S2’ 。如第4圖所示，電磁干擾防護體424鄰近封裝體 414的外表面及基板單元402之上表面404中彎曲的周邊 部位設置。電磁干擾防護體424包含一上方部（upper 1378765
TW5451PA portion) 426 及一侧向部（lateral portion) 428，其 實質上環繞著封裝體414的整個外緣延伸並定義出半導 體封裝件400的J字型輪廓。在本實施例中，側向部428 從上方部426往下地延伸且更側向地沿著上表面404之 彎曲的周邊部位延伸，且實質上終止於基板單元402的 周邊。然而，在其它實施態樣中，側向部428的延伸範 圍也可以是其它變化。 請參照第6A至6H圖，其繪示依照本發明之一實施 例之半導體封裝件之形成方法。為了不使圖示過於複 雜，以下的形成方法係以第1至3圖的半導體封裝件100 為例作說明。然而，形成方法亦可應用於其它半導體封 裝件，例如是第4至5圖之半導體封裝件400。 如第6A至6B圖所示’提供一基板600。為了增進 製造生產量，基板600包括數個基板單元。該些基板單 元包含基板單元102及一相鄰的基板單元1〇2’ 。在一適 當的製程方法中’包含多個基板單元的基板6〇〇仍可快 速地被製造。基板600可呈帶形（strip)，多個基板單 元係連續地呈直線排列。或者，多個基板單元沿著二維 方向排列成陣列形（array)。為了不使圖示過於複雜， 以下的形成方法係以基板單元102及其相關元件為例作 說明。然而’形成方法亦可應用於其它基板單元及其相 關元件。 如第6A至6B所示，數個接地元件鄰近基板單元之 一周邊設置。特別一提的是，接地元件l18a、接地元件 118b、接地元件602c、602d及602e鄰近基板單元102 20 1378765
f >TW545!PA 之側面設置。在本實施例中，接地元件可由接地孔形成。 每個接地孔包含一孔接墊及一鍍層通道（plated channel)。孔接墊例如是孔接墊146a或146b，而鍍層通 道例如是148a或148b。接地元件可由多種方法中任一種 形成。例如，應用光飯刻法（photol i thography)、化學 #刻、雷射鑽孔或機械加工來形成開孔，且開孔的鍍層 係採用金屬、金屬合金、具有金屬的金相或一散佈有金 屬合金的結構或其它適當的電性傳導材料所製成。在一 • 些實施例中，電性傳導材料於被塗佈後流進開孔，並以 實質上填滿電性傳導材料的開孔。舉例來說，電性傳導 材料可包含一金屬或電性傳導黏結劑（electrically conductive adhesive)。該金屬例如是銅、錫球 (solder )。錫球例如是由多種易熔金屬合金中任一種所 製成’該多種易熔金屬合金的熔點係介於約90°C至約 450 °C之間。 在本實施例中，孔接墊，例如是孔接墊146a或146b ® 具有一環狀（annular)外形，而錢層通道，例如是鐘層 通道148a或148b為一具有實質上呈圓形剖面的圓柱形 (circular cylinder)。孔接墊及鑛層通道也可以是多 種形狀種類中的任何一種。例如，鍍層通道可以是其它 種類的圓柱形（cylindrical shape)以及非圓柱型 (non-cyl indrical shape)。該其它種類的圓柱形例如 是橢圓柱形（elliptic cylindrical shape)、正方柱形 (square cylindrical shape)及矩形柱形（rectangular cylindrical shape)。該非圓柱型例如是錐形（cone)、 21 1378765
TW5451PA 漏斗形（funnel)及其它漸縮外形（tapered shape)。 鍍層通道的側面輪廓可以是曲面或粗糙結構。在其它實 施態樣中’每個鍍層通道的側面尺寸W1 (亦可稱為孔尺 寸）可介於約50 //m至約300 //w之間，例如從約1 〇〇 ^ 至約200 或從約120 //w至約180 。在此情況下， 每個孔接墊的側面尺寸W2 (亦可稱為孔接墊尺寸）可介 於約100//m至約6〇〇⑼之間，例如從約2〇〇_至約 400//w ’或從約240 //m至約360 /^。在其它實施例中， 側面尺寸W1或W2也可與沿著直角方向上的側面長度的 平均值相對應。 為了提升可靠度及電性連接效率以降低EMI。接地 元件鄰近每個基板單元中全部的四個側面或部份的四個 側面設置。或者’接地元件也可以鄰近每個基板單元中 全部的四個角落或部份的四個角落設置。在其它實施態 樣中’基板單元中最接近的接地元件之間的距離L1 (亦 可稱為孔節距）可介於約〇· lmm與約3_之間，例如從 約0.5mm至約2mm’或從約〇.7mm至約1.3mm。如第6B 圖所示’基板單元内的虛線邊界定義出一主動區域，半 導體元件設於主動區域内。在半導體元件的製造過程 中’為了降低或減少反衝擊，基板單元之接地元件可與 主動區域隔開一距離L2(亦可稱為緩衝距離在其它實 施例，距離L2可介於約50 //w至約300 //w，例如從約 50//W至約2〇〇//w，或約至約。繼續參照 第6B圖’相鄰的基板單元中最接近的接地元件之間係相 隔一距離L3。例如’基板單元102的接地元件U8b與相 22 1378765
* iTW5451PA 鄰之基板單元102，的接地元件602f相隔一距離L3。接 地元件的數目及其位於基板6〇〇的位置也可以與第6A圖 及第6B圖不同。數排接地元件也可鄰近基板單元之周邊 設置。 在提供基板600後，半導體元件i〇8a、108b及l〇8c 鄰近基板600之上表面604設置且電性連接基板單元 102。特別一提的是’半導體元件i08b藉由銲線112並 應用打線連接技術（wire-bonded)連接至基板單元1〇2。 Φ 並且’半導體元件l〇8b及108c以表面接觸的方式固接 至基板單元102。 接著，如第6C圖所示，塗佈（apply) —封裝材料 608至基板600的上表面604，以實質上覆蓋或密封接地 元件118a及118b、半導體元件108a' 108b及108c以及 銲線112。封裝材料608可包括例如一紛盤清漆樹脂 (Novolac Resin)、一環氧樹脂（epoxy-based resin)、 一石夕氧樹脂（silicone-based resin)或其它適當的封 ® 裝材料。該其它適當的填充劑可包含例如是粉狀二氧化 矽（Si02)。封裝材料608可應用於多種封裝技術，例如 壓縮成形（compression molding)、射出成形（injection molding)及轉移成形（transfer molding)中的任一種。 一旦封裝材料608設置於基板600後，可將溫度降低至 低於封裝材料608的熔點，以使封裝材料608硬化或固 化而形成一封裝結構640。為了利於基板600於切割製程 (singulation)中的定位，基準標記（fiducial mark) 可形成於封裝結構640’基準標記的形成方式例如是應用 23 1378765
TW545IPA 雷射方式製作。此外，基準標記也可鄰近基板600之一 周邊。 接下來，從封裝結構640的上表面610切割封裝結 構640 (呈直立方位（upright orientation)的姿態）。 如此的切割方式稱為”正面（front-side) ”切割。如 第6D至6E圖所示，正面切割由一切割鋸（saw) 630執 行，以形成切割槽612a、612b及612c。特別一提的是， 切割槽612a、612b及612c往下地延伸並完全貫穿封裝 結構640 ’以將封裝結構640切割成數個包含及封裝體 114及相鄰的封裝體114’之分離單元。在本實施例中， 切割槽612a、612b及612c往下地延伸並實質上終止基 板600之上表面604。在此情況下，接地元件118a及118b 的連接面S1及S2從基板單元102的周邊的環繞部份暴 露出來。在一些實施例中，每個切割槽612a、612b及612c 的寬度Cl (亦可稱為半穿切寬度（half-cut width))可 介於約100/zw與約2000/洲之間，例如從約300//W至約 1200/^，或從約 500/^ 至約 900/^w。 在其它實施例中，切割槽612a、612b及612c可延 伸至基板600之上表面604之下。此外，透過調整切割 鋸630的外型，可切割出導圓角的外型，使切割槽612a、 612b及612c產生如第4至5圖所示的切除部的曲面。雖 然第6D至6E圖未繪示，在正面切割的過程中，一黏膠 膜（tape)可被用來固接基板600之下表面614。該黏膠 膜可以是一單側或雙側具有黏性的黏膠膜。 接著，如第6F圖所示，一電磁干擾塗佈體616鄰近 24 1378765
• * TW545IPA 封裝體114及114’的外表面形成且暴露出基板600之上 表面604之一部份。電磁干擾塗佈體616的製成可採用 多種塗佈技術中任一種完成。例如，透過化學蒸鍍 (Chemical Vapor Deposition, CVD)、無電鍍 (electroless plating)、電鍵、印刷（printing)、噴 佈（spraying)、濺鍵或真空沉積（vacuum deposition)。 舉例來說，電磁干擾塗佈體616可包含一透過無電鍵法 製成的鎳金屬單層結構，其厚度至少約，例如從約 • 5/^?至約5〇/^或從約5W至約lOW。若電磁干擾塗 佈體616為多層結構，不同層結構的形成可採用相同的 技術或相異技術完成。舉例來說，可透過無電鍍技術形 成一材質為銅的内層結構，及可透過無電鍍技術或電鍍 技術形成一材質為鎳的外層結構。在另一實施例中，透 過濺鍍或無電鍍技術形成一材質為銅的内層結構（作為 基底用途）及透過濺鍍技術形成一材質為不銹鋼、鎳或 銅的外層結構（作為抗氧化用途）。該内層結構的厚度至 鲁 少約1 //W，例如從約1 //w至約50 或從約1 //W至約 。該外層結構的厚度不大於約1/ZW，例如從約 0.01/^至約1/洲或從約0.01/洲至約〇. 。在這些 實施例中，被電磁干擾塗佈體616塗佈的表面可先進行 預處理，以增進外層結構及内層結構的成形性。該預處 理包含表面粗縫化（surface roughening)及形成種子 層（seed layer)。該表面粗縫化可採用如化學钱刻 (chemical etching)或機械磨損（mechanical abrasion)的技術形成，而該種子層可採用例如是無電 25 1378765
TW5451PA 鍵技術形成。 在電磁干擾塗佈體616形成後，形成有電磁干擾塗 佈體616的基板600被倒置（invert)且從基板600 (呈 倒置方位（inverted orientation)的姿態）的下表面 614切割基板600。如此的切割方式稱為”背面 (back-side) ”切割。如第6G圖及第6H圖所示，背面 切割由一切割鋸（saw) 618執行，以形成切割槽620a及 620b及620c。特別一提的是，切割槽620a及620b及620c 往下地延伸並完全貫穿基板6〇〇及電磁干擾塗佈體616 (呈倒置方位的姿態），以將基板6〇〇及電磁干擾塗佈體 616切割成數個包含基板單元1〇2及電磁放射防護體124 的分離單元。如此，形成半導體封裝件1〇0。在一些實施 態樣中，切割槽620a、620b及620c (有時被稱為一全穿 切寬度（full-cut width)中每一者的寬度C2可介於約 100//m至約600 //W之間，例如是從約2〇〇//m至約400/^w 或從約240W至約360//W。雖然第6G及6H圖未繪示， 在背面切割的過程中，一黏膠膜可被用來固接半導體封 裝件100及相鄰的半導體封裝件。該黏膠膜可以是一單 側或雙側具有黏性的黏勝膜。 請參照第7A至7D圖，其繪示依照本發明之一實施 例中最接近的接地元件7〇〇及7〇〇，間之一適當距離 L3。為了不使圖示過於複雜，假定於正面切割製程中切 出一寬度C1 ’且於背面切割製程中切出一寬度。距離 L3較佳地至少等於寬度C2且不大於寬度C1。在其它實 施態樣中’距離L3的關係可以表示成：C2SL3SC1。 26 1378765
’ 1 TW5451PA 如第7A圖所示，距離L3大於寬度Cl，亦即，在正 面切割製程後，接地元件700與700’相距一大於寬度 C1的距離。此外，在正面切割製程後，接地元件700及 700’實質上仍分別地被封裝體704及704’覆蓋。如第 7B圖所示，距離L3約等於寬度C1，亦即，在正面切割 製程後，接地元件700與700’相距一約等於寬度C1的 距離。此外，在正面切割製程後，接地元件700及700’ 至少部份地暴露且提供電性路徑以降低EMI。如第7B圖 • 所示，接地元件700與700’分別包括連接面S3及S3’。 如第7C圖所示，距離L3約等於寬度C2，亦即，在 背面切割製程後，接地元件700與700’相距一約等於寬 度C2的距離。此外，在背面切割製程後，接地元件700 及700’的餘留部份至少部份地暴露出來，以提供電性路 徑，以降低EMI。如第7C圖所示，接地元件700及700’ 的餘留部份分別包括連接面S4及S4’ 。如第7D圖所示， 距離L3小於寬度C2，亦即，在背面切割製程後，接地元 鲁 件700與700’相距一小於寬度C2的距離。此外，在背 面切割製程後，接地元件700及700’實質上沒有餘留部 份。 綜上所述，雖然本發明已以較佳實施例揭露如上， 然其並非用以限定本發明。本發明所屬技術領域中具有 通常知識者，在不脫離本發明之精神和範圍内，當可作 各種之更動與潤飾。因此，本發明之保護範圍當視後附 之申請專利範圍所界定者為準。 27 1378765 TW5451PA 【圖式簡單說明】 第1圖繪示半導體封裝件100之立體圖。 第2圖繪示第1圖t半導體封裝件沿著方向A_A的 中半導體封裝件之部份 實施例之半導體封裝件 第3圖繪示第1圖及第2圖 放大示意圖。 第4圖繪示依照本發明另一 之不意圖。 第5圖繪示第4圖中部份之半導體封裝件之示专 第6A至6H圖繪示依照本發明之一實 ^ ° 封裝件之形成； …第^至7D圖繪示依照本發明之—實施例中鄰近基 板单凡之接地元件之間㈣種預設輯之實施態樣示音 圖。 【主要元件符號說明】 100、400 .半導體封裝件 102、102’、402 :基板單元 104、404、604、610 :上表面 106、406、614 ·下表面 108a、108b、108c、430 :半導體元件 110a、110b、110c :電性連接部 112 :銲線 700、700’ ：接地元件 114、114’、414、704、704’ ：封裝體 118a、118b、408a、408b、6〇2c、6〇2d、6()2e、6〇2f、 28 Γ378765
TW5451PA 120、122、142、144、420、422、442、444 ··側面 124、424 :電磁干擾防護體 126、426 :上方部 128、428 :侧向部 140 :架體 146a、146b :孔接墊 148a、148b :鍍層通道 150 :電性連接機制 300 :内層結構 302 :外層結構 410a、410b :孔接墊餘留部 4.12a、412b :鍍層通道餘留部 500、502 :表面 600 :基板 6 0 8 :封裝材料 612a、612b、612c、620a、620b、620c :切割槽 616 :電磁干擾塗佈體 618、630 :切割鋸 640 :封裝結構
Cl、C2 :寬度 D:側向尺寸 Η、ΙΠ、H2 :高度 LI、L2、L3 :距離 S卜 S2、SI’、S2’、S3、S3’、S4、S4’ ：連接面 W卜W2 :側面尺寸 29

Claims (1)

1378765 101年10月02日修正替換頁 2012/10/2_1纽申復&修正 七、申請專利範圍： 1. 一種半導體封裝件，包括： 一基板單元，包括： 一上表面； 一下表面；及 一接地元件，鄰近該基板單元之一周邊 (periphery)設置，且至少部份地延伸於該基板單元之 該上表面與該下表面之間，該接地元件具有一連接面 (connection surface) ’該連接面鄰近於該基板單元之 該上表面設置； 一半導體元件，鄰近該基板單元之該上表面設置並 電性連接該基板單元； 一封裝體，鄰近該基板單元之該上表面設置並覆蓋 該半導體元件，該封裝體之一周邊相對該基板單元之該 周邊係側向地凹陷’以使該接地元件之該連接面暴露出 來，以作為電性連接之用，該封裝體並具有複數個外表 面；以及 一電磁干擾防s蔓體（e 1 ectroroagnet i c interference shield)鄰近該封裝體之該些外表面設置 並電性連接該接地元件之該連接面； 其中’該接地元件提供一電性路徑（electrical pathway)以將該電磁干擾防護體上的電磁放射 (electromagnetic emission)放電至接地端； 其中’該接地元件對應於一接地孔（grounding via)’該接地孔包括一孔接墊（via pad)，該孔接墊鄰 0981.19365 :1013378116-0 30 1378765 v 9 101年10月02日梭正替换頁 2012/10/2」sl申復&修正 近該基板單it之該上表面設置，且該接地元件之該連接 面對應於該孔接墊之一電性暴露面（electricaUy exposed surface )° 2. 如申請專利範圍第1項所述之半導體封裝件，其 令該基板單元更包括-電性連接機制，其設置於該基板 單元之該上表面與該下表面之間，且該接地孔延伸於該 基板單元之該上表面與該電性連接機制之間。 3. 如申請專利範圍第丨項所述之半導體封裝件，其 中該接地元件之一高度係介於〇1公釐（腿）至15_ 之間。 4. 如申請專利範圍第1項所述之半導體封裝件，其 中該電磁干擾防護體包括一側向部（丨atera丨p〇rt i〇n )/'， 其著該基板單元之該上表面之一周邊部份 (peripheral portion)延伸。 5. 如申請專利範圍第4項所述之半導體封裝件，其 中該側向部實質上終止於該基板單元之該周邊。 6· —種半導體封裝件，包括： 一基板單元，其具有相對應之一第一表面及一第二 表面且包括： 一接地元件，至少部份地延伸於該基板單元之 该第一表面與該第二表面之間，該接地元件對應至一接 地孔之一餘留部份（remnant)並具有一鄰近於該基板單 兀之該第一表面之一周邊部份設置的連接面； 一半導體元件，鄰近該基板單元之該第一表面設置 並電性連接於該基板單元； 098119365 31 1013378116-0 IJ78765 101年10月02日修正替換頁 2012/10/2^51 申復 & 修正 一封裝體，鄰近該基板單元之該第一表面設置並覆 盖該半導體元件，該封裝體之一周邊相對該基板單元之 一周邊係側向地凹陷，以使該接地元件之該連接面從鄰 近於該基板單元之該第一表面之該周邊部份暴露出來， 以作為電性連接之用，該封裝體並具有複數個外表面； 以及 一電磁干擾防護體（electromagnetic interference shield)鄰近該封裝體之該些外表面設置 並電性連接該接地元件之該連接面； 其中’該接地元件包括一孔接塾餘留部（v i a pad remnant)及一鍍層通道餘留部（piated channel remnant) ’該孔接墊餘留部鄰近該基板單元之該第一表 面設置，而該鍍層通道餘留部至少部份地延伸於該基板 早元之該第一表面與該第二表面之間。 7. 如申請專利範圍第6項所述之半導體封裝件，其 中該基板單元之該第一表面之該周邊部份係呈曲狀 (curved)’以定義出該基板單元之一切除部（cut_〇ut portion)〇 8. 如申請專利範圍第6項所述之半導體封裝件，其 中該基板單元更包括一側面，該側面延伸於該基板單元 之該第一表面與該第二表面之間，該封裝體之該些外表 面包括一側面，該封裝體之該側面相對於該基板單元之 該側面係側向地凹陷。 9. 如申諳專利範圍第6項所述之半導體封裝件，其 中該電磁干擾防護體為一全覆蓋（conformai)防護體， 32 098119365 1013378116-0 1378765 * 101年10月02日按正替換頁 2012/10/2^151 申復 & 修正 其包含鋁、銅、鉻、錫、金、銀、不銹鋼及鎳中之至少 一者。 10·如申請專利範圍第6項所述之半導體封裝件， 其中該電磁干擾防護體包括一第一層結構及一鄰近於該 第一層結構設置之第二層結構，該第—層結構及該第二 層結構包含不同的電性傳導材料。 11. 一種半導體封裝件之形成方法，包括： 提供一基板，該基板具有一上表面、一下表面及複 數個接地孔’該些接地孔至少部份地延伸於該基板之該 上表面與該下表面之間； 電性連接一半導體元件與該基板之該上表面； 塗佈（apply) —封裝材料至該基板之該上表面，以 开> 成一封裝結構（mo 1 ded structure )，該封裝結構覆蓋 該些接地孔及該半導體元件； 形成一第一組切割槽（cuttingslit)，該第一組切 割槽通過該封裝結構，以使⑷該封裝結構被切割成一覆 蓋該半導體元件之封㈣，㈣裝體包括複數個側面， 該些側面定義出該封裝體之—周邊，以及（b)部份之該些 接地孔超ώ於該封裝紅該周邊設置並具有複數個連接 面； 形成一電磁干擾塗佈體，該電磁干擾塗佈體係覆蓋 該封裝體及該些連接面；以及 形成一第二組切割槽，該第二組切割槽通過該電磁 干擾塗佈體及該基板’以使（a)該電磁干擾塗佈體被切割 成鄰近該封裝體及該些連接面設置之電磁干擾防護 098119365 33 1013378116-0 13^78765 _ 年10月02日修正替換頁 2012/丨 〇/2_0 申胃&iiIE 體、（b)該基板被切割成一包含一上表面之基板單元，該 半導體元件鄰近該基板單元之該上表面設置以及（c)該 些連接面鄰近該基板單元之該上表面之一周邊部位設 置。 12. 如申請專利範圍第丨1項所述之形成方法，其中 該些接地孔中至少一者之一貫孔尺寸係介於5〇微米 (//m )與300/^n之間，而該些接地孔中至少一者之一 孔接塾尺寸係介於1〇〇//m與600之間。 13. 如申請專利範圍第π項所述之形成方法，其中 該些接地孔中最接近的接地孔間的間距係介於〇. lmm與 3mm之間。 14·如申請專利範圍第η項所述之形成方法，其中 於形成該第一組切割槽之該步驟中包括： 從該封裝結構之一上表面，進行一正面切割 (front-side singulation)» 15. 如申請專利範圍第丨丨項所述之形成方法其中 該第一組切割槽中至少一者之一寬度係介於1〇〇/^與 2000声之間。 μ 16. 如申請專利範圍第u項所述之形成方法其中 於形成該第二組切割槽之該步驟中包括： 從該基板之該下表面，進行一背面切割（back_side singulation)° 17. 如申睛專利範圍第11項所述之形成方法，其中 該第二組切割槽中至少一者之一寬度係介於1〇〇卿與 600卢肌之間。 、 098119365 .. * 1013378116-0 34 1378765 101年10月02日按正替換頁 2012/10/2_俨申復&修正 18.如申請專利範圍第12項所述之形成方法，其中 該第二組切割槽對齊至該第一組切割槽，且該第二組切 割槽中至少一者之一寬度小於該第一組切割槽中至少一 者之一寬度。 098119365 1013378116-0 35
TW098119365A 2008-08-08 2009-06-10 Semiconductor device packages with electromagnetic interference shielding and forming method thereof TWI378765B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8726808P 2008-08-08 2008-08-08
US12/432,621 US8410584B2 (en) 2008-08-08 2009-04-29 Semiconductor device packages with electromagnetic interference shielding

Publications (2)

Publication Number Publication Date
TW201008478A TW201008478A (en) 2010-02-16
TWI378765B true TWI378765B (en) 2012-12-01

Family

ID=41652142

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098119365A TWI378765B (en) 2008-08-08 2009-06-10 Semiconductor device packages with electromagnetic interference shielding and forming method thereof

Country Status (3)

Country Link
US (1) US8410584B2 (zh)
CN (1) CN101645436B (zh)
TW (1) TWI378765B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795632B (zh) * 2020-03-02 2023-03-11 友達光電股份有限公司 陣列基板

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8959762B2 (en) * 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100308468A1 (en) * 2008-03-14 2010-12-09 Noriyuki Yoshikawa Semiconductor device and semiconductor device fabrication method
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US9386734B2 (en) 2010-08-05 2016-07-05 Epcos Ag Method for producing a plurality of electronic devices
CN101924084B (zh) * 2010-08-18 2012-09-19 日月光半导体制造股份有限公司 半导体封装件与其制造方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI456728B (zh) * 2010-12-17 2014-10-11 Advanced Semiconductor Eng 具有防電磁干擾結構的半導體結構與其製造方法
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP5512566B2 (ja) 2011-01-31 2014-06-04 株式会社東芝 半導体装置
US8835226B2 (en) * 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
CN102695407B (zh) * 2011-03-23 2015-05-27 环旭电子股份有限公司 微小化电磁干扰防护结构及其制作方法
JP5480923B2 (ja) * 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
CN102306645A (zh) * 2011-09-29 2012-01-04 日月光半导体制造股份有限公司 具有电磁干扰屏蔽膜的半导体封装件及其制造方法
US8872312B2 (en) * 2011-09-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. EMI package and method for making same
CN103137595A (zh) * 2011-11-25 2013-06-05 亚旭电子科技(江苏)有限公司 系统级封装模块件及其制造方法
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
TWI505425B (zh) * 2012-01-30 2015-10-21 Advanced Semiconductor Eng 整合屏蔽膜之半導體封裝件及其製造方法
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
JP5703245B2 (ja) 2012-02-28 2015-04-15 株式会社東芝 無線装置、それを備えた情報処理装置および記憶装置
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
CN102779811B (zh) * 2012-07-20 2015-02-04 华为技术有限公司 一种芯片封装及封装方法
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
JP5710558B2 (ja) 2012-08-24 2015-04-30 株式会社東芝 無線装置、それを備えた情報処理装置及び記憶装置
TWI448224B (zh) * 2012-09-24 2014-08-01 Universal Scient Ind Shanghai 電子模組以及其製造方法
US9484313B2 (en) * 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9129954B2 (en) 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9172131B2 (en) 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
TWI503944B (zh) * 2013-04-18 2015-10-11 矽品精密工業股份有限公司 屏蔽罩、半導體封裝件及其製法暨具有該屏蔽罩之封裝結構
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
KR101983142B1 (ko) * 2013-06-28 2019-08-28 삼성전기주식회사 반도체 패키지
CN103400825B (zh) 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
KR102245134B1 (ko) * 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지
US9754897B2 (en) * 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
KR101616625B1 (ko) * 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법
US9635789B2 (en) * 2015-01-30 2017-04-25 Laird Technologies, Inc. Board level electromagnetic interference (EMI) shields with increased under-shield space
US10242957B2 (en) * 2015-02-27 2019-03-26 Qualcomm Incorporated Compartment shielding in flip-chip (FC) module
US9461001B1 (en) * 2015-07-22 2016-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
US9807866B2 (en) * 2015-11-30 2017-10-31 Intel Corporation Shielding mold for electric and magnetic EMI mitigation
KR102497577B1 (ko) 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법
KR20170092309A (ko) * 2016-02-03 2017-08-11 삼성전기주식회사 양면 패키지 모듈 및 기판 스트립
CN106024759B (zh) * 2016-05-25 2018-10-12 环旭电子股份有限公司 封装体电磁防护层的制造方法
CN105977169B (zh) * 2016-05-25 2018-08-28 环旭电子股份有限公司 封装体电磁防护层的制造方法
CN107464788A (zh) * 2016-06-06 2017-12-12 万国半导体(开曼)股份有限公司 一种晶圆级芯片尺寸封装结构及其制备方法
US10242926B2 (en) 2016-06-29 2019-03-26 Alpha And Omega Semiconductor (Cayman) Ltd. Wafer level chip scale package structure and manufacturing method thereof
US10068854B2 (en) * 2016-10-24 2018-09-04 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP6408540B2 (ja) * 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
WO2018198856A1 (ja) * 2017-04-28 2018-11-01 株式会社村田製作所 回路モジュールおよびその製造方法
US10978406B2 (en) * 2017-07-13 2021-04-13 Mediatek Inc. Semiconductor package including EMI shielding structure and method for forming the same
KR20190009016A (ko) * 2017-07-17 2019-01-28 에스케이하이닉스 주식회사 지시 패턴을 포함하는 반도체 패키지
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
JP7063390B2 (ja) * 2018-09-28 2022-05-09 株式会社村田製作所 電子部品モジュール
ES2894505T3 (es) * 2018-10-17 2022-02-14 3M Innovative Properties Co Ensamblaje de placa de circuito impreso encapsulada para detectar el voltaje de un cable de alimentación en una red de distribución de energía
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
KR102633190B1 (ko) 2019-05-28 2024-02-05 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439460A1 (de) 1964-10-19 1968-12-12 Siemens Ag Elektrisches Bauelement,insbesondere Halbleiterbauelement,mit einer aus isolierendemStoff bestehenden Huelle
JPS59172253A (ja) 1983-03-18 1984-09-28 Mitsubishi Electric Corp 半導体装置
JPS59189142A (ja) 1983-04-12 1984-10-26 Ube Ind Ltd 導電性熱可塑性樹脂組成物
US4814205A (en) 1983-12-02 1989-03-21 Omi International Corporation Process for rejuvenation electroless nickel solution
US4821007A (en) 1987-02-06 1989-04-11 Tektronix, Inc. Strip line circuit component and method of manufacture
FR2649530B1 (fr) * 1989-07-06 1994-04-29 Alsthom Gec Brin supraconducteur multifilamentaire
US5140745A (en) 1990-07-23 1992-08-25 Mckenzie Jr Joseph A Method for forming traces on side edges of printed circuit boards and devices formed thereby
US5557142A (en) 1991-02-04 1996-09-17 Motorola, Inc. Shielded semiconductor device package
US5166772A (en) 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
JP2616280B2 (ja) 1991-04-27 1997-06-04 株式会社村田製作所 発振器及びその製造方法
DE4340594C2 (de) 1992-12-01 1998-04-09 Murata Manufacturing Co Verfahren zur Herstellung und zum Einstellen der Charakteristik eines oberflächenmontierbaren chipförmigen LC-Filters
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5355016A (en) 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
FI117224B (fi) 1994-01-20 2006-07-31 Nec Tokin Corp Sähkömagneettinen häiriönpoistokappale, ja sitä soveltavat elektroninen laite ja hybridimikropiirielementti
US6455864B1 (en) 1994-04-01 2002-09-24 Maxwell Electronic Components Group, Inc. Methods and compositions for ionizing radiation shielding
US5639989A (en) 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP3541491B2 (ja) 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
US5677511A (en) 1995-03-20 1997-10-14 National Semiconductor Corporation Overmolded PC board with ESD protection and EMI suppression
US5600181A (en) 1995-05-24 1997-02-04 Lockheed Martin Corporation Hermetically sealed high density multi-chip package
DE29514398U1 (de) 1995-09-07 1995-10-19 Siemens AG, 80333 München Abschirmung für Flachbaugruppen
US5847930A (en) 1995-10-13 1998-12-08 Hei, Inc. Edge terminals for electronic circuit modules
JP3432982B2 (ja) * 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
US5998867A (en) 1996-02-23 1999-12-07 Honeywell Inc. Radiation enhanced chip encapsulant
JP2938820B2 (ja) 1996-03-14 1999-08-25 ティーディーケイ株式会社 高周波モジュール
US5694300A (en) 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
JP2850860B2 (ja) 1996-06-24 1999-01-27 住友金属工業株式会社 電子部品の製造方法
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US6150193A (en) 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
JPH10284935A (ja) 1997-04-09 1998-10-23 Murata Mfg Co Ltd 電圧制御発振器およびその製造方法
US5895229A (en) 1997-05-19 1999-04-20 Motorola, Inc. Microelectronic package including a polymer encapsulated die, and method for forming same
JP3834426B2 (ja) 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
US6566596B1 (en) 1997-12-29 2003-05-20 Intel Corporation Magnetic and electric shielding of on-board devices
US5977626A (en) 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
US6092281A (en) 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
US6194250B1 (en) 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
JP3617368B2 (ja) 1999-04-02 2005-02-02 株式会社村田製作所 マザー基板および子基板ならびにその製造方法
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US6255143B1 (en) 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
FR2799883B1 (fr) 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
US6261680B1 (en) 1999-12-07 2001-07-17 Hughes Electronics Corporation Electronic assembly with charge-dissipating transparent conformal coating
DE10002852A1 (de) 2000-01-24 2001-08-02 Infineon Technologies Ag Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
US20010033478A1 (en) 2000-04-21 2001-10-25 Shielding For Electronics, Inc. EMI and RFI shielding for printed circuit boards
US6757181B1 (en) 2000-08-22 2004-06-29 Skyworks Solutions, Inc. Molded shield structures and method for their fabrication
US6448632B1 (en) 2000-08-28 2002-09-10 National Semiconductor Corporation Metal coated markings on integrated circuit devices
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
TW454321B (en) 2000-09-13 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipation structure
DE10062722A1 (de) * 2000-12-15 2002-06-20 Krautkraemer Gmbh Verfahren und Vorrichtung zur Ultraschallprüfung von Überlappschweissnähten zwischen einem ersten Blech und einem zweiten Blech nach dem Impulsverfahren
CN2457740Y (zh) 2001-01-09 2001-10-31 台湾沛晶股份有限公司 集成电路晶片的构装
US20020093108A1 (en) 2001-01-15 2002-07-18 Grigorov Ilya L. Flip chip packaged semiconductor device having double stud bumps and method of forming same
US6472743B2 (en) 2001-02-22 2002-10-29 Siliconware Precision Industries, Co., Ltd. Semiconductor package with heat dissipating structure
JP3718131B2 (ja) 2001-03-16 2005-11-16 松下電器産業株式会社 高周波モジュールおよびその製造方法
US6900383B2 (en) 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
JP3878430B2 (ja) 2001-04-06 2007-02-07 株式会社ルネサステクノロジ 半導体装置
TW495943B (en) 2001-04-18 2002-07-21 Siliconware Precision Industries Co Ltd Semiconductor package article with heat sink structure and its manufacture method
US6614102B1 (en) 2001-05-04 2003-09-02 Amkor Technology, Inc. Shielded semiconductor leadframe package
US6686649B1 (en) 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
JP3645197B2 (ja) 2001-06-12 2005-05-11 日東電工株式会社 半導体装置およびそれに用いる半導体封止用エポキシ樹脂組成物
JP3865601B2 (ja) 2001-06-12 2007-01-10 日東電工株式会社 電磁波抑制体シート
CN1259811C (zh) * 2001-07-05 2006-06-14 柏腾科技股份有限公司 于非导电材料形成电磁波干扰遮蔽膜的方法
US6740959B2 (en) 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
US7126218B1 (en) 2001-08-07 2006-10-24 Amkor Technology, Inc. Embedded heat spreader ball grid array
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
TW550997B (en) 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
KR100431180B1 (ko) 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
US6680529B2 (en) 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
JP2003273571A (ja) 2002-03-18 2003-09-26 Fujitsu Ltd 素子間干渉電波シールド型高周波モジュール
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
WO2004010499A1 (ja) 2002-07-19 2004-01-29 Matsushita Electric Industrial Co., Ltd. モジュール部品
JP3738755B2 (ja) 2002-08-01 2006-01-25 日本電気株式会社 チップ部品を備える電子装置
US6740546B2 (en) 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
JP4178880B2 (ja) 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
US6781231B2 (en) 2002-09-10 2004-08-24 Knowles Electronics Llc Microelectromechanical system package with environmental and interference shield
US7205647B2 (en) 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US6962869B1 (en) 2002-10-15 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. SiOCH low k surface protection layer formation by CxHy gas plasma treatment
US6998532B2 (en) 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
US20040150097A1 (en) 2003-01-30 2004-08-05 International Business Machines Corporation Optimized conductive lid mounting for integrated circuit chip carriers
TWI235469B (en) 2003-02-07 2005-07-01 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package with EMI shielding
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7109410B2 (en) 2003-04-15 2006-09-19 Wavezero, Inc. EMI shielding for electronic component packaging
US6838776B2 (en) 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
JP4377157B2 (ja) * 2003-05-20 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置用パッケージ
US6867480B2 (en) 2003-06-10 2005-03-15 Lsi Logic Corporation Electromagnetic interference package protection
TWI236118B (en) 2003-06-18 2005-07-11 Advanced Semiconductor Eng Package structure with a heat spreader and manufacturing method thereof
CN1810068A (zh) 2003-06-19 2006-07-26 波零公司 印刷电路板的emi吸收屏蔽
TWI376756B (en) * 2003-07-30 2012-11-11 Taiwan Semiconductor Mfg Ground arch for wirebond ball grid arrays
JP2005072095A (ja) 2003-08-20 2005-03-17 Alps Electric Co Ltd 電子回路ユニットおよびその製造方法
KR100541084B1 (ko) 2003-08-20 2006-01-11 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법 및 그에 사용되는패키지 시트
US7372151B1 (en) 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US6943423B2 (en) 2003-10-01 2005-09-13 Optopac, Inc. Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof
US6992400B2 (en) 2004-01-30 2006-01-31 Nokia Corporation Encapsulated electronics device with improved heat dissipation
US7276724B2 (en) 2005-01-20 2007-10-02 Nanosolar, Inc. Series interconnected optoelectronic device module assembly
US7327015B2 (en) 2004-09-20 2008-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP4453509B2 (ja) 2004-10-05 2010-04-21 パナソニック株式会社 シールドケースを装着された高周波モジュールとこの高周波モジュールを用いた電子機器
US7629674B1 (en) 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
US7633170B2 (en) * 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
JP2006190767A (ja) 2005-01-05 2006-07-20 Shinko Electric Ind Co Ltd 半導体装置
US7656047B2 (en) 2005-01-05 2010-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method
TWI303094B (en) 2005-03-16 2008-11-11 Yamaha Corp Semiconductor device, method for manufacturing semiconductor device, and cover frame
US7446265B2 (en) 2005-04-15 2008-11-04 Parker Hannifin Corporation Board level shielding module
DE602006012571D1 (de) * 2005-04-21 2010-04-15 St Microelectronics Sa Vorrichtung zum Schutz einer elektronischen Schaltung
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
US7520052B2 (en) 2005-06-27 2009-04-21 Texas Instruments Incorporated Method of manufacturing a semiconductor device
US7451539B2 (en) * 2005-08-08 2008-11-18 Rf Micro Devices, Inc. Method of making a conformal electromagnetic interference shield
US8434220B2 (en) 2007-06-27 2013-05-07 Rf Micro Devices, Inc. Heat sink formed with conformal shield
JP4816647B2 (ja) 2005-11-28 2011-11-16 株式会社村田製作所 回路モジュールの製造方法および回路モジュール
US7445968B2 (en) 2005-12-16 2008-11-04 Sige Semiconductor (U.S.), Corp. Methods for integrated circuit module packaging and integrated circuit module packages
TWI277185B (en) 2006-01-27 2007-03-21 Advanced Semiconductor Eng Semiconductor package structure
US7342303B1 (en) 2006-02-28 2008-03-11 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
JP5598787B2 (ja) 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
DE102006019080B3 (de) 2006-04-25 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Herstellungsverfahren für ein gehäustes Bauelement
CN101145526A (zh) * 2006-09-13 2008-03-19 日月光半导体制造股份有限公司 具有电磁屏蔽的半导体封装结构及其制作方法
US7588951B2 (en) 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
US20080128890A1 (en) 2006-11-30 2008-06-05 Advanced Semiconductor Engineering, Inc. Chip package and fabricating process thereof
KR101057368B1 (ko) 2007-01-31 2011-08-18 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
CN100583422C (zh) * 2007-02-01 2010-01-20 精材科技股份有限公司 具有电磁干扰屏蔽作用的电子元件及其封装方法
US7576415B2 (en) 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
US7745910B1 (en) 2007-07-10 2010-06-29 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
US20090035895A1 (en) 2007-07-30 2009-02-05 Advanced Semiconductor Engineering, Inc. Chip package and chip packaging process thereof
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
EP2051298B1 (en) 2007-10-18 2012-09-19 Sencio B.V. Integrated Circuit Package
US8178956B2 (en) 2007-12-13 2012-05-15 Stats Chippac Ltd. Integrated circuit package system for shielding electromagnetic interference
US7723157B2 (en) 2007-12-28 2010-05-25 Walton Advanced Engineering, Inc. Method for cutting and molding in small windows to fabricate semiconductor packages
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8115285B2 (en) 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US7906371B2 (en) 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
US7772046B2 (en) 2008-06-04 2010-08-10 Stats Chippac, Ltd. Semiconductor device having electrical devices mounted to IPD structure and method for shielding electromagnetic interference
US8101460B2 (en) 2008-06-04 2012-01-24 Stats Chippac, Ltd. Semiconductor device and method of shielding semiconductor die from inter-device interference
TWI453877B (zh) 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US7829981B2 (en) 2008-07-21 2010-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US7741151B2 (en) 2008-11-06 2010-06-22 Freescale Semiconductor, Inc. Integrated circuit package formation
US7799602B2 (en) 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
US20100207257A1 (en) 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8378383B2 (en) 2009-03-25 2013-02-19 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer between stacked semiconductor die
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8039304B2 (en) 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
US9875911B2 (en) 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
US8368185B2 (en) 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795632B (zh) * 2020-03-02 2023-03-11 友達光電股份有限公司 陣列基板

Also Published As

Publication number Publication date
TW201008478A (en) 2010-02-16
US8410584B2 (en) 2013-04-02
CN101645436B (zh) 2013-10-09
US20100032815A1 (en) 2010-02-11
CN101645436A (zh) 2010-02-10

Similar Documents

Publication Publication Date Title
TWI378765B (en) Semiconductor device packages with electromagnetic interference shielding and forming method thereof
US8350367B2 (en) Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) Semiconductor device packages with electromagnetic interference shielding
TWI393237B (zh) 具有電磁干擾防護體之半導體封裝件及其形成方法
TW201119003A (en) Semiconductor device packages and manufacturing method thereof
TWI415242B (zh) 具有電磁干擾防護罩之半導體封裝件及其形成方法
TWI358117B (en) Packaging structure and packaging method thereof
TWI275186B (en) Method for manufacturing semiconductor package
TWI420644B (zh) 具有遮蔽電磁干擾的半導體裝置封裝件
JP2010219210A (ja) 半導体装置およびその製造方法
JP2006190767A (ja) 半導体装置
US10600743B2 (en) Ultra-thin thermally enhanced electro-magnetic interference shield package
TW200919687A (en) Methods and apparatus for EMI shielding in multi-chip modules
TW200929508A (en) Integrated circuit package system for electromagnetic isolation
JP2010103574A (ja) 半導体チップ及び半導体チップパッケージ
JP2004119863A (ja) 回路装置およびその製造方法
TW201240056A (en) Semiconductor package and fabrication method thereof
JP2011124366A (ja) 半導体装置およびその製造方法
TW201523747A (zh) 半導體裝置之製造方法
TW201628145A (zh) 電子封裝結構及其製法
JP2006059839A (ja) 半導体装置およびその製造方法
WO2006109997A1 (en) Window manufacture method of semiconductor package type printed circuit board
CN106663672A (zh) 批量封装低引脚计数嵌入式半导体芯片的结构及方法
JP6757213B2 (ja) 半導体装置の製造方法