KR20110025075A - 축적형 핀 전계 효과 트랜지스터, 회로 및 그 제조 방법 - Google Patents

축적형 핀 전계 효과 트랜지스터, 회로 및 그 제조 방법 Download PDF

Info

Publication number
KR20110025075A
KR20110025075A KR1020100077470A KR20100077470A KR20110025075A KR 20110025075 A KR20110025075 A KR 20110025075A KR 1020100077470 A KR1020100077470 A KR 1020100077470A KR 20100077470 A KR20100077470 A KR 20100077470A KR 20110025075 A KR20110025075 A KR 20110025075A
Authority
KR
South Korea
Prior art keywords
channel
source
drain
finfet
type
Prior art date
Application number
KR1020100077470A
Other languages
English (en)
Inventor
치-치에 예
치-셩 장
클레멘트 싱젠 완
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20110025075A publication Critical patent/KR20110025075A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7857—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET of the accumulation type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

FinFET는 기판 및 상기 기판 위에 있는 핀 구조를 포함한다. 상기 핀 구조는 소스와 드레인 사이에 있는 채널을 포함하며, 상기 소스, 상기 드레인, 및 상기 채널은 제1타입의 도펀트를 갖는다. 상기 채널은 Ge, SiGe, 또는 III-V족 반도체를 포함한다. 게이트 유전체 레이어는 상기 채널 위로 위치하고, 게이트는 상기 게이트 유전체 레이어 위로 위치한다.

Description

축적형 핀 전계 효과 트랜지스터, 회로 및 그 제조 방법 {ACCUMULATION TYPE FINFET, CIRCUITS AND FABRICATION METHOD THEREOF}
여기서 개시되는 내용은 일반적으로 반도체 장치에 관한 것으로, 더욱 상세하게는 축적형(accumulation type) FinFET에 관한 것이다.
집적 회로의 크기가 감소함에 따라, 이런 크기 감소에 직면한 문제를 극복하고자 하는 노력이 있어 왔다. 예를 들면, 누설 전류(leakage current) 문제를 포함하여 감소된 채널 길이(channel length)로부터 MOSFET의 성능이 저하되는 문제가 있다. 따라서, MOSFET의 성능을 향상시키는 새로운 방법 및 구조가 요구된다.
본 출원은 2009년 09월 01일자로 출원된 미국 예비 특허 출원 번호 61/238,828를 우선권 주장한 것으로, 상기 미국 예비 특허 출원을 참조함으로써 그 내용은 본 명세서에 포함될 것이다.
본 발명의 한 양상에 따르는 FinFET는, 기판; 소스와 드레인 사이에 있는 채널을 포함하며, 상기 기판 위에 있는 핀 구조; 상기 채널 위로 있는 게이트 유전체 레이어(gate dielectric layer); 및 상기 게이트 유전체 레이어 위로 있는 게이트를 포함한다. 상기 소스, 상기 드레인, 및 상기 채널은 제1타입의 도펀트를 갖고, 상기 채널은 Ge, SiGe, 또는 III-V족 반도체 중 적어도 하나를 포함한다.
상기 채널은 약 1e18 cm-3과 약 3e18 cm-3 사이의 도펀트 농도를 가질 수 있다.
상기 게이트는 전압을 받아들일 수 있고, 상기 전압은 상기 채널의 페르미 준위를 상기 채널의 밴드갭의 중앙 쪽으로 이동시킬 수 있다.
상기 FinFET는 N-타입 FinFET이고, 상기 소스와 상기 드레인 중 적어도 하나는 Ge, SiGe, 또는 Si 중 적어도 하나를 포함할 수 있다.
상기 FinFET는 P-타입 FinFET이고, 상기 소스와 상기 드레인 중 적어도 하나는 Ge, GeSn, SiGeSn 또는 III-V족 반도체 중 적어도 하나를 포함할 수 있다.
본 발명의 다른 양상에 따르는 FinFET의 형성 방법은, 소스와 드레인 사이에 있는 채널을 포함하는 핀 구조를 기판 위에 형성하는 단계; 상기 채널 위로 게이트 유전체 레이어를 형성하는 단계; 및 상기 게이트 유전체 레이어 위로 게이트를 형성하는 단계를 포함하고, 상기 소스, 상기 드레인, 및 상기 채널은 제1타입의 도펀트를 갖고, 상기 채널은 Ge, SiGe, 또는 III-V족 반도체 중 적어도 하나를 포함한다.
본 발명의 또 다른 양상에 따르는 집적 회로는, 기판; 상기 기판 위에서 적어도 하나의 제1핀 구조를 포함하는 더미 패턴(dummy pattern)으로서, 상기 제1핀 구조는 제1소스와 제1드레인 사이에 있는 제1채널을 포함하며, 상기 제1소스, 상기 제1드레인, 및 상기 제1채널은 제1타입의 도펀트를 갖는 더미 패턴; 및 상기 기판 위로 있는 FinFET를 포함한다. 상기 FinFET는, 제2소스와 제2드레인 사이에 있는 제2채널을 포함하며, 상기 기판 위에 있는 제2핀 구조; 상기 제2채널 위로 있는 게이트 유전체 레이어; 및 상기 게이트 유전체 레이어 위로 있는 게이트를 포함하고, 상기 제2소스, 상기 제2드레인, 및 상기 제2채널은 상기 제1타입의 도펀트를 갖고, 상기 제2채널은 Ge, SiGe, 또는 III-V족 반도체 중 적어도 하나를 포함한다.
본 실시 예 및 본 실시 예의 장점에 대한 더욱 완벽한 이해를 위하여, 첨부된 도면과 함께 아래의 설명을 참조하기 바란다. 여기서,
도 1a는 도 1b - 도 1c를 위하여 서로 다른 단면 방향을 나타내는 FinFET의 개략도를 도시한 것;
도 1b - 도 1c는 본 발명의 일 측면에 따르는 축적형 FinFET의 단면도를 도시한 것;
도 2는 본 실시 예와 통상적인 소자의 한 사례에 대한 턴온 전류(Ion)를 비교하여 도시한 것;
도 3은 본 실시 예와 통상적인 소자에 대한 벌크 전자 밀도를 비교하여 도시한 것;
도 4는 본 실시 예의 다른 측면에 따라 축적형 FinFET를 형성하는 공정에 대한 흐름도를 도시한 것; 그리고
도 5는 본 실시 예의 또 다른 측면에 따라 다중 축적형 FinFET 구조를 갖는 FinFET 소자와 더미 패턴을 포함하는 집적 회로의 단면도를 도시한 것이다.
이제 바람직한 실시 예의 제조 및 이용에 관하여 아래에서 상세히 설명될 것이다. 그러나, 이런 실시 예는 특정 내용이 다양하게 변형되도록 실시될 수 있는 많은 적용가능한 발명적 사상을 제공하는 점이 이해되어야만 할 것이다. 여기서 설명되는 특정 실시 예는 단지 이런 실시 예를 제조하고 이용하는 특정 방법을 예시적으로 보여주기 위한 것이며 본 발명의 범위를 제한하는 것은 아니다.
Si 이외에 다른 물질을 이용하는 어떤 평면 MOSFET는(예컨대, Ge 평면 MOS 소자) 통상적인 Si 평면 MOS 소자보다 유리한 장점을 갖는다. 이는 예컨대 Si보다 약 2.6/4배 정도 높은 캐리어(전자/정공) 이동도가 될 수 있다. Ge 평면 MOS 소자는 다음과 같은 문제에 직면함이 알려져 있다. 즉, 1) 낮은 에너지 갭(Eg) 및 높은 문턱아래(subthreshold) 누설 전류(Isub), 2) 높은 유전 상수(ε) 및 단채널 효과(short channel effect; SCE), 그리고 3) Ge NMOS에서 좋지 못한 캐리어 이동도(μ)를 야기하는 높은 계면 결함(interface defect; Nit)이 그것이다.
채널 길이가 줄어들게 되면, 평면 MOSFET는 소스 및 드레인 정션의 공핍층(depletion-layer)과 동일한 크기 정도의 채널 길이를 가질 수 있다. 다른 MOSFET와 비교하여 SCE는 성능을 저하시킨다. 작동 속도와 단위 칩당 소자 수를 모두 증가시키기 위하여 채널 길이가 줄어들게 되면 SCE가 발생한다. SCE는 다음의 두 가지 물리적 현상에 기인한 것으로 볼 수 있다. 즉, 1) 채널 안에서의 전자 유동성(electron drift characteristics)에 부가되는 제한, 그리고 2) 짧아진 채널 길이에 의한 문턱 전압(threshold voltage)의 변경이 그것이다. SCE는 1) 드레인 유도성 전위장벽저하(drain-induced barrier lowering; DIBL)과 펀치 쓰루(punch through), 2) 표면 산란(surface scattering), 3) 속도 포화(velocity saturation), 4) 충격 이온화(impact ionization), 및 5) 열 전자(hot electron)를 포함한다. 특히, Ge 평면형 MOS는 높은 ε때문에 악화된 DIBL를 보여준다.
Ge NMOS에 있어서, 유전체 필름 레이어와 Ge에 인접한 전도대(conduction band; Ec) 사이의 계면(interface)에서 높은 Nit 밀도가 관측되는데, 이는 전자 이동도를 상당히 떨어뜨린다. GeO(또는 다른 유전체 필름) 및 Ge는 SiO2 및 Si 시스템과 비교하여 원하는 계면을 가지지 못한다. SiO2 및 Si 시스템에서는 SiO2/Si가 Si MOS에 대하여 원하는 계면 품질과 낮은 Nit를 제공하는 양호한 계면을 가진다.
앞선 내용으로부터 MOSFET 구조 및 이런 MOSFET 구조를 형성하는 방법이 요구된다. 예시적인 실시 예에 있어서, MOSFET의 성능을 향상시키기 위하여 축적형 FinFET 소자가 제공된다. 도 1a는 예시적인 FinFET의 개략도를 도시한 것이다. 도 1a에 있어서, FinFET(100)는 핀 구조(102)를 포함할 수 있다. 도 1b - 도 1c는 각각 절단선 1B 및 1C에 대한 도 1a의 축적형 FinFET(100)의 단면도를 도시한 것이다. 도 1a - 도 1b에 있어서, 축적형 FinFET(100)는 기판(120) 및 기판(120) 위에 있는 핀 구조(102)를 보여준다. 핀 구조(102)는 소스(106)와 드레인(110) 사이에 있는 채널(108)을 포함한다. 소스(106), 드레인(110), 및 채널(108)은 제1타입의 도펀트(dopant)를 갖는다. 소스(106), 드레인(110), 및 채널(108) 아래에 있는 웰(112; well)은 제2타입의 도펀트를 갖는다. 채널(108)은 Ge, SiGe, 또는 III-V족 반도체를 포함한다. 게이트 유전체 레이어(114; gate dielectric layer)는 채널(108) 위로 위치한다. 게이트(116)는 게이트 유전체 레이어(114) 위로 위치한다.
N-타입 축적형 Ge FinFET를 형성하는 실시 예에 있어서, 소스(106) ― 예를 들어, n+ 소스 영역 ― 는 실리사이드(107; silicide)를 통하여 소스 전압(Vs)과 연결될 수 있다. 채널(108) ― 예를 들어, n- 채널 영역 ― 은 예컨대 Ge 핀 영역을 포함할 수 있다. 드레인(110) ― 예를 들어, n+ 드레인 영역 ― 은 실리사이드(111)를 통하여 드레인 전압(VD)과 연결될 수 있다. 웰(112) ― 예를 들어, p-타입 웰 ― 은 다른 소자들로부터의 전기적 절연(electrical isolation)을 제공할 수 있다. 게이트 유전체 레이어(114)는 산화물, 질화물, 산질화물(oxynitride), 고 유전상수(high-k) 유전체, 또는 이들이 조합된 것을 포함할 수 있다. 게이트(116) ― 예를 들어, 금속 게이트 ― 는 게이트 전압(VG)과 연결된다. 산화물 레이어(115) 및 질화물 스페이서(117)는 게이트(116) 옆에 나타나 있다. 기판(120)은 Si, Ge, SiGe, III-V족 화합물, 및/또는 이들이 조합된 것을 포함할 수 있다. 고 유전상수 유전체 물질의 예는 하프늄 실리케이트(hafnium silicate), 지르코늄 실리케이트(zirconium silicate), 하프늄 다이옥사이드(hafnium dioxide), 지르코늄 다이옥사이드(zirconium dioxide), 다른 고 유전상수 물질, 또는 이들이 조합된 것을 포함할 수 있다. 다른 실시 예에서, 채널(108)은 SiGe 또는 AlGaAs, InGaAs, 등등과 같은 III-V족 반도체 물질을 포함할 수 있다.
도 1c에서, 축적형 FinFET(100)의 단면도는 채널(108), 게이트 유전체 레이어(114), 및 게이트(116)를 보여준다. 핀 아래에 있는 웰(112)은 전기적 절연을 제공한다. 일 실시 예에 있어서, 채널(108) ― 예를 들어, n- 채널 ― 은 Ge 핀 영역을 포함한다. 웰(112) ― 예를 들어, p-웰 ― 은 전기적 절연을 제공한다. 게이트(116)는 게이트 유전체 레이어(114) 위로 배치될 수 있다. 샐로우 트렌치 아이소레이션(shallow trench isolation; STI)(118)은 웰(112)에 인접하게 형성될 수 있다. 다른 실시 예에서, 채널(108)은 SiGe 또는 AlGaAs, InGaAs, 등등과 같은 III-V족 반도체 물질을 포함할 수 있다.
축적형 N-타입 FinFET(102)에 대하여, 채널(108), 소스(106), 및 드레인(110)은 n-타입 도펀트를 가질 수 있다. 축적형 P-타입 PMOS 소자에 대한 다른 실시 예에서, 채널(108), 소스(106), 및 드레인(110)은 p-타입 도펀트를 가질 수 있다. 축적형 FinFET는 계면 결함(Nit)의 영향을 억제하는 페르미 준위(Fermi level; EF) 위치와 전자/정공 프로파일(electron/hole profile)을 변화시킬 수 있다. 또한, SeGe 스트레서(stressor)가 Ge FinFET NMOS에 포함되어 성능을 향상시킬 수 있다.
통상적인 반전형(inversion type) NMOS(p-채널을 갖는)에 대하여, 전자는 계면에 쌓이게 되고 소자는 Nit 때문에 이동도의 저하를 겪을 수 있다. 통상적인 반전형 NMOS와는 다르게, 축적형 NMOS에 있어서는 문턱아래 전류 스윙(sub-threshold current swing) 및 전자 이동도를 저해할 수 있는 Nit의 영향을 벌크 반전(bulk inversion)이 감소시킨다. 벌크 반전은 반전된 전하(inversion charge) 대부분이 도 1c에서 핀의 중앙에 있는 벌크 핀 영역(bulk Fin region)에 벌크 전자(bulk electron)로서 위치하는 것을 의미한다. 반면에 통상적인 표면 반전형 소자에서는 대부분의 전자가 게이트 유전체/핀 표면에 표면 전자(surface electron)로서 쌓이게 된다. VG=VDD를 이용하여, 축적 영역의 페르미 준위는 중간 밴드갭(mid-bandgap; Eg)에 더욱 가까워지고 Nit의 영향은 실질적으로 제거될 수 있다.
채널 도펀트 농도 및/또는 드레인(110)에 가해지는 전압(VDD)이 축적형 FinFET(100)의 전기적 성능에 영향을 미칠 수 있다는 점이 발견되었다. 예를 들어 NMOS/PMOS에 관한 일 실시 예에서, 채널 안의 카운터 도핑 농도(counter doping density)는 n-타입/p-타입 1e18 cm-3 ∼ 3e18 cm-3이고 VDD는 0.5V이다. NMOS 축적형 소자에 있어서, n-타입 채널은 페르미 준위(EF)를 감소시킬 수 있고 벌크 전자 밀도(bulk electron density)를 증가시킬 수 있어서, 표면 Nit의 영향을 줄이게 된다. 예를 들어 축적형 NMOS의 일 실시 예에서 전자 밀도는 7.1e12 cm-2인데, 이는 반전형 NMOS가 6.7e12 cm-2인 것과 비교된다. 또한, 낮은 VDD는 EF를 중간 밴드갭 쪽으로 이동시키고, 벌크 전자/정공 비율(bulk electron/hole percentage)을 증가시키고, NMOS/PMOS에서 표면 Nit의 영향을 감소시킨다.
Ge 및 III-V족 반도체 채널 물질(예컨대, AlGaAs, InGaAs, 등등)은 Si보다 높은 캐리어 이동도를 제공할 수 있다. FinFET 아키텍처(architecture)는 더욱 양호한 게이트 제어, 더욱 낮은 누설 전류, 및 더욱 양호한 확장성을 제공한다. 기판(120)은 Si 또는 Ge 기판 웨이퍼가 될 수 있다. 일 실시 예에서, 기판(120) 위에 Ge 에피(epi)가 수행되어 채널(108)을 위한 Ge 핀(Ge-fin)을 형성할 수 있다. NMOS의 실시 예에서는, Ge이 또한 소스(106) 또는 드레인(110) 용으로 이용될 수 있다. SiGe 또는 Si 소스/드레인이 바람직한데, 이는 SiGe 또는 Si 소스/드레인이 채널(108) ― 예컨대, Ge 채널 ― 에서 인장 응력을 만들어서 전자 이동도를 증가시킬 수 있기 때문이다. PMOS 소스/드레인 영역에서는 Ge도 이용될 수 있으나 GeSn, SiGeSn 또는 III-V족 반도체 소스/드레인이 바람직한데, 이는 GeSn, SiGeSn 또는 III-V족 반도체 소스/드레인이 채널(108) ― 예컨대, Ge 채널 ― 에서 압축 응력을 만들어서 정공 이동도를 증가시킬 수 있기 때문이다.
Ge 핀 채널 영역(108)을 갖는 FinFET 구조는 높은 ε에 의해 야기되는 SCE를 감소시키는데 도움이 될 수 있다. FinFET 아키텍처는 축적형 소자에서 누설 전류를 크게 억제할 수 있다. 평면 소자와 비교하여, FinFET 구조는 낮은 채널 도핑(예컨대, ∼1e17 cm-3)과 감소된 전력 공급 전압(VDD)에 의하여 밴드간 터널링(band-to-band tunneling; BTBT) 누설 전류를 상당히 감소시킬 수 있다.
도 2는 Ge 축적형 FinFET와 통상적인 소자의 한 사례에 대한 턴온 전류(turn-on current; Ion)를 비교하여 도시한 것이다. 도시된 결과는 Ge 소자에서의 계면 결함(트랩) Nit 때문에 핀 표면 영역에서 80%의 전자 이동도 저하가 NMOS에서 발생한 것을 가정한 것이다.
도 2에서는 Nit가 없는 경우에서의 통상적인 반전형 Si FinFET NMOS 소자의 턴온 전류(Ion)가 나타나 있다. Ge FinFET의 턴온 전류(Ion)는 반전형 Si FinFET에 대하여 정규화되어(normalized) 비교되었다. Nit가 있는 반전형 Ge FinFET NMOS는 74%의 Ion을 보이는데, 이는 Ge에서의 Nit로부터 핀 표면에서 전자 이동도가 저하되기 때문이다. 즉, Si FinFET(반전 모드)와 비교하여, Nit 때문에 -26%의 턴온 전류(Ion) 저하가 있음을 TCAD 시뮬레이션이 보여주었다. 반전형 Ge FinFET NMOS 소자는 축적형이 아니며 또한 스트레서(stressor)를 가지지 않는다. 그러나, 축적형 Ge FinFET NMOS 소자는 Ge에서의 Nit에도 불구하고 Ion이 108%로 증가하였다. 따라서, 축적형 채널을 이용함으로써 34%의 Ion 이득이 얻어질 수 있으며, 이는 축적 채널(accumulation channel)이 있는 Ge가 Si FinFET보다 8% 더 높은 Ion을 갖는다는 것을 의미한다. 또한, SiGe 스트레서를 추가함으로써 성능은 132%의 Ion까지 더욱 향상된다. 어떤 실시 예에서는, 바람직한 표면 패시베이션(surface passivation) 기술이 Ge 축적형 FinFET의 Nit를 더욱 감소시킬 수 있다.
축적형 소자에 있어서, 핀 영역(Wfin)의 폭이 더욱 좁아지면 턴오프(turn-off) 누설 전류(Ioff)를 억제할 수 있고 SCE/DIBL에 의해 영향을 받는 소자 성능을 향상시킬 수 있다. 일 실시 예에서, 30nm 미만의 핀 폭은 바람직한 성능을 보여준다. 폭이 넓은 Wfin과 평면 소자에서는 하이 포켓 도핑(high pocket doping)이 요구되어서 축적 채널이 구현되기 어려울 수 있다.
또한, 축적형 소자는 벌크 영역에서 더 높은 전자 밀도를 보여주는데, 특히 VDD와 VG가 낮은 경우(예컨대, 0.5V)에 그러하다. 도 3은 본 발명의 일 실시 예와 통상적인 소자에 대한 벌크 전자 밀도(bulk electron density)를 비교하여 도시한 것이다. 도 3에 도시된 바와 같이, VG = 0.5V인 경우에 반전형 소자는 약 40%의 벌크 전자 밀도를 갖는 것과 비교하여 본 발명의 일 실시 예의 축적형 Ge FinFET는 약 70%의 벌크 전자 밀도를 보여준다. 축적형 Ge FinFET NMOS 소자는 약 1e18cm-3의 채널 도핑 농도(N-타입)와 DIBL = 105mV/V를 가지며, 반면에 반전형 소자는 5e18cm-3의 채널 도핑 농도(P-타입)을 갖는다.
도 4는 또 다른 실시 예에 따라 FinFET를 형성하는 공정에 대한 흐름도를 도시한 것이다. 단계(402)에서, 핀 구조가 기판(120) 위에 형성되며, 이런 핀 구조는 소스(106)와 드레인(110) 사이에 있는 채널(108)을 포함한다 (소스(106), 드레인(110), 및 채널(108)은 동일한 유형의 반도체를 갖고, 채널(108)은 Ge, SiGe, 또는 III-V족 반도체를 포함함). 단계(404)에서, 게이트 유전체 레이어(114)(예컨대, 산화물 및/또는 고 유전상수 유전체)가 채널(108) 위로 형성된다. 단계(406)에서, 게이트(116)가 게이트 유전체 레이어(114) 위로 형성된다. 이런 공정은 인접한 소자로부터의 절연을 제공하는 STI(118)를 증착하고 에칭하는 단계를 더 포함할 수 있다.
이런 공정은 소스(106), 드레인(110), 및 채널(108) 아래로 웰(112)를 형성하는 단계를 더 포함할 수 있다. 여기서 웰(112)은 제2타입의 도펀트를 갖는다. 채널(108)은 약 1e18 cm-3과 약 3e18 cm-3 사이의 도펀트 농도를 가질 수 있다. 게이트(116)는 전압을 받아들일 수 있고, 이런 전압은 채널의 페르미 준위를 채널의 밴드갭의 중간 쪽으로 이동시킬 수 있다. 핀 구조의 형성은 채널(108)의 폭을 형성하는 단계를 포함할 수 있다. 일 실시 예에서, 채널(108)의 폭은 약 30nm이거나 이보다 작을 수 있다. 소스(106) 및 드레인(110)의 적어도 하나는 NMOS용으로 Ge, SiGe, 또는 Si를 포함한다. 소스(106) 및 드레인(110)의 적어도 하나는 PMOS용으로 Ge, GeSn, SiGeSn 또는 III-V족 반도체를 포함한다
도 5는 또 다른 실시 예에 따라 다중(multiple) 축적형 FinFET 구조를 갖는 FinFET 소자와 더미 패턴(dummy pattern)을 포함하는 집적 회로의 단면도를 도시한 것이다. 이런 집적 회로는 기판(120), 더미 패턴(502), 및 FinFET 소자(504, 506)를 포함한다. 더미 패턴(502)은 기판 위에 적어도 하나의 핀 구조를 포함한다. 이런 핀 구조는 제1소스와 제1드레인 사이에 있는 채널(508)을 포함한다. 소스, 드레인, 및 채널(508)은 제1타입의 도펀트를 갖는다. 다른 소자들로부터의 전기적 절연을 제공하는 웰(112)은 제2타입의 도펀트를 가질 수 있다.
기판(120) 위에 있는 FinFET(504, 506)도 역시 기판(120) 위에 있는 핀 구조를 포함한다. 이런 핀 구조는 소스와 드레인 사이에 있는 채널(108)을 포함한다. 소스, 드레인, 및 제2채널(108)은 제1타입의 도펀트를 갖는다. 채널(108)은 Ge, SiGe, 또는 III-V족 반도체를 포함한다. 게이트 유전체 레이어(114)는 채널(108) 위로 위치한다. 그리고 게이트(116)는 게이트 유전체 레이어(114) 위로 위치한다. 이런 실시 예에서는, 다중 채널(108)이 한 소자 내에서 사용된다.
이런 소자는 축적 채널을 갖는데, 따라서 FinFET 소자(504, 506)는 모두 동일한 타입의 반도체로 된 채널(108), 소스, 드레인을 갖는다 (예컨대, NMOS/PMOS 각각에 대하여 n-타입/p-타입). 웰(112)은 NMOS에 대해서는 p-타입이고, PMOS에 대해서는 n-타입이다. 그리고 소자간 전기적 및 물리적 절연으로서 STI(118)가 이용된다. 게이트(116)가 없는 더미 패턴(502)은 또한 더욱 양호한 화학적 기계적 평탄화(chemical mechanical planarization; CMP), 에칭, 또는 핀 프로파일의 균일도(fin-profile uniformity)를 위하여 배치될 수 있다. 이런 소자는 Si 또는 Ge 기판(120) 위에 형성될 수 있다.
앞선 내용으로부터, 축적형 FinFET는 소자 성능을 향상시킬 수 있는 원하는 전자 또는 정공 이동도를 제공할 수 있다. 이전에는 통상적인 Ge 평면형 MOS 소자를 저해하였던 누설 전류, 계면 결함(트랩), 및 SCE의 효과는 축적형 FinFET 아키텍처를 이용함으로써 본 실시 예에 영향을 미치지 않게 된다. 본 실시 예는 Ge 채널뿐만이 아니라 SiGe 및 다른 III-V족 채널 물질에도 적용된다.
또한, 한 소자 구조 내에 있는 다중 핀은 단위 풋프린트(footprint) 당 더 높은 전류를 제공할 수 있다. 예를 들면, Ge와 실리콘은 격자 부정합(lattice mismatch)를 갖기 때문에, 핀 폭이 넓은 경우와 비교하여 좁은 핀 폭에서 좋은 품질의 Ge 에피층을 성장시키는 것이 더 쉬어진다. 격자 부정합이 야기한 응력은 폭이 좁은 핀에서 완화될 수 있고 Ge 에피는 더욱 적은 결함 및 전위(dislocation)를 갖는다. 예를 들면, 이전의 Ge 소자에서 50nm의 핀 폭이 이용된다면, 이는 25nm의 폭을 갖는 두 개의 핀으로 분할될 수 있다. 해당 분야에 통상적인 지식을 가진 자는 본 발명에 대한 다양한 변형 실시 예가 존재할 수 있음을 이해할 수 있을 것이다.
여기서 개시되는 내용과 그 장점이 상세히 설명되었지만, 첨부된 청구항에 의해 정의되는 발명의 범위 및 사상을 벗어나지 않는 한도에서 다양한 변경, 치환, 및 개조가 이루어질 수 있다는 점이 이해되어야만 할 것이다. 더욱이, 본 출원의 범위는 상세한 설명에서 기재된 공정, 장치, 제조, 및 물질의 조성, 수단, 방법, 및 단계의 특정한 실시 예에 한정되도록 의도되지 않는다. 해당 분야에 통상적인 기술을 가진 자가 여기서 개시되는 내용을 이해하게 된다면, 현재 존재하거나 추후에 개발될 수 있는 공정, 장치, 제조, 물질의 조성, 수단, 방법 또는 단계로서 여기서 설명된 실시 예에 대응되는 것과 실질적으로 동일한 기능을 수행하거나 실질적으로 동일한 결과를 달성할 수 있는 공정, 장치, 제조, 물질의 조성, 수단, 방법 또는 단계가 여기서 개시된 내용에 따라 실시될 수 있을 것이다.

Claims (10)

  1. 기판;
    소스와 드레인 사이에 있는 채널을 포함하며, 상기 기판 위에 있는 핀 구조(fin structure);
    상기 채널 위로 있는 게이트 유전체 레이어(gate dielectric layer); 및
    상기 게이트 유전체 레이어 위로 있는 게이트를 포함하고,
    상기 소스, 상기 드레인, 및 상기 채널은 제1타입의 도펀트를 갖고, 상기 채널은 Ge, SiGe, 또는 III-V족 반도체 중 적어도 하나를 포함하는 것을 특징으로 하는 FinFET.
  2. 제1항에 있어서,
    상기 채널은 약 1e18 cm-3과 약 3e18 cm-3 사이의 도펀트 농도를 갖는 것을 특징으로 하는 FinFET.
  3. 제1항에 있어서,
    상기 게이트는 전압을 받아들일 수 있고, 상기 전압은 상기 채널의 페르미 준위를 상기 채널의 밴드갭의 중앙 쪽으로 이동시킬 수 있는 것을 특징으로 하는 FinFET.
  4. 제1항에 있어서,
    상기 FinFET는 N-타입 FinFET이고, 상기 소스와 상기 드레인 중 적어도 하나는 Ge, SiGe, 또는 Si 중 적어도 하나를 포함하는 것을 특징으로 하는 FinFET.
  5. 제1항에 있어서,
    상기 FinFET는 P-타입 FinFET이고, 상기 소스와 상기 드레인 중 적어도 하나는 Ge, GeSn, SiGeSn 또는 III-V족 반도체 중 적어도 하나를 포함하는 것을 특징으로 하는 FinFET.
  6. 소스와 드레인 사이에 있는 채널을 포함하는 핀 구조를 기판 위에 형성하는 단계;
    상기 채널 위로 게이트 유전체 레이어를 형성하는 단계; 및
    상기 게이트 유전체 레이어 위로 게이트를 형성하는 단계를 포함하고,
    상기 소스, 상기 드레인, 및 상기 채널은 제1타입의 도펀트를 갖고, 상기 채널은 Ge, SiGe, 또는 III-V족 반도체 중 적어도 하나를 포함하는 것을 특징으로 하는 FinFET의 형성 방법.
  7. 제6항에 있어서,
    상기 채널은 약 1e18 cm-3과 약 3e18 cm-3 사이의 도펀트 농도를 갖는 것을 특징으로 하는 FinFET의 형성 방법.
  8. 기판;
    상기 기판 위에서 적어도 하나의 제1핀 구조를 포함하는 더미 패턴(dummy pattern)으로서, 상기 제1핀 구조는 제1소스와 제1드레인 사이에 있는 제1채널을 포함하며, 상기 제1소스, 상기 제1드레인, 및 상기 제1채널은 제1타입의 도펀트를 갖는 더미 패턴; 및
    상기 기판 위로 있는 FinFET를 포함하고,
    상기 FinFET는,
    제2소스와 제2드레인 사이에 있는 제2채널을 포함하며, 상기 기판 위에 있는 제2핀 구조;
    상기 제2채널 위로 있는 게이트 유전체 레이어; 및
    상기 게이트 유전체 레이어 위로 있는 게이트를 포함하고,
    상기 제2소스, 상기 제2드레인, 및 상기 제2채널은 상기 제1타입의 도펀트를 갖고, 상기 제2채널은 Ge, SiGe, 또는 III-V족 반도체 중 적어도 하나를 포함하는 것을 특징으로 하는 집적 회로.
  9. 제8항에 있어서,
    상기 제2채널은 약 1e18 cm-3과 약 3e18 cm-3 사이의 도펀트 농도를 갖는 것을 특징으로 하는 집적 회로.
  10. 제8항에 있어서,
    상기 제2소스와 상기 제2드레인 중 적어도 하나는 Ge, SiGe, Si, GeSn, SiGeSn, 또는 III-V족 반도체 중 적어도 하나를 포함하는 것을 특징으로 하는 집적 회로.
KR1020100077470A 2009-09-01 2010-08-11 축적형 핀 전계 효과 트랜지스터, 회로 및 그 제조 방법 KR20110025075A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US23882809P 2009-09-01 2009-09-01
US61/238,828 2009-09-01
US12/757,271 2010-04-09
US12/757,271 US8264032B2 (en) 2009-09-01 2010-04-09 Accumulation type FinFET, circuits and fabrication method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020140074989A Division KR20140083964A (ko) 2009-09-01 2014-06-19 축적형 핀 전계 효과 트랜지스터, 회로 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20110025075A true KR20110025075A (ko) 2011-03-09

Family

ID=43623559

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020100077470A KR20110025075A (ko) 2009-09-01 2010-08-11 축적형 핀 전계 효과 트랜지스터, 회로 및 그 제조 방법
KR1020140074989A KR20140083964A (ko) 2009-09-01 2014-06-19 축적형 핀 전계 효과 트랜지스터, 회로 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020140074989A KR20140083964A (ko) 2009-09-01 2014-06-19 축적형 핀 전계 효과 트랜지스터, 회로 및 그 제조 방법

Country Status (5)

Country Link
US (2) US8264032B2 (ko)
JP (1) JP5373722B2 (ko)
KR (2) KR20110025075A (ko)
CN (1) CN102005477B (ko)
TW (1) TWI426607B (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013151822A1 (en) * 2012-04-02 2013-10-10 Applied Materials, Inc. Method of epitaxial doped germanium tin alloy formation
WO2014051762A1 (en) * 2012-09-28 2014-04-03 Intel Corporation Trench confined epitaxially grown device layer(s)
KR101410092B1 (ko) * 2012-03-08 2014-06-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고 이동도 및 고 에너지 대역갭 물질들을 갖는 반도체 구조물 및 방법
KR101487595B1 (ko) * 2012-12-28 2015-01-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 ＦｉｎＦＥＴ의 신규의 핀 구조
WO2015047253A1 (en) * 2013-09-25 2015-04-02 Intel Corporation Isolation well doping with solid-state diffusion sources for finfet architectures
US9076869B1 (en) 2014-01-08 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method
KR20170020947A (ko) * 2012-12-17 2017-02-24 인텔 코포레이션 게르마늄이 풍부한 활성층들 및 도핑된 천이층들을 갖는 반도체 디바이스들
KR20180020261A (ko) * 2015-06-24 2018-02-27 인텔 코포레이션 대체 채널 FinFET들에서의 서브-핀 측벽 패시베이션
KR20180021108A (ko) * 2015-06-26 2018-02-28 인텔 코포레이션 고 이동도 반도체 소스/드레인 스페이서
US10854735B2 (en) 2014-09-03 2020-12-01 Taiwan Semiconductor Manufacturing Company Limited Method of forming transistor
US11222947B2 (en) 2015-09-25 2022-01-11 Intel Corporation Methods of doping fin structures of non-planar transistor devices

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440517B2 (en) * 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8492235B2 (en) * 2010-12-29 2013-07-23 Globalfoundries Singapore Pte. Ltd. FinFET with stressors
CN102956483B (zh) * 2011-08-22 2015-06-03 中国科学院微电子研究所 半导体器件结构及其制作方法
US8492206B2 (en) 2011-08-22 2013-07-23 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device structure and method for manufacturing the same
US8969999B2 (en) * 2011-10-27 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) based, metal-semiconductor alloy fuse device and method of manufacturing same
CN103107139B (zh) * 2011-11-09 2017-06-06 联华电子股份有限公司 具有鳍状结构的场效晶体管的结构及其制作方法
US8987824B2 (en) * 2011-11-22 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gate semiconductor devices
CN103137685B (zh) * 2011-11-24 2015-09-30 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US8742457B2 (en) 2011-12-16 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuses on semiconductor fins
KR101560112B1 (ko) 2011-12-20 2015-10-13 인텔 코포레이션 콘택 저항의 감소를 위한 자가-정렬된 콘택 금속화
US9397166B2 (en) 2011-12-20 2016-07-19 Intel Corporation Strained channel region transistors employing source and drain stressors and systems including the same
CN103187296B (zh) * 2011-12-31 2015-07-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
WO2013101237A1 (en) * 2011-12-31 2013-07-04 Intel Corporation Hard mask etch stop for tall fins
US9171925B2 (en) * 2012-01-24 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate devices with replaced-channels and methods for forming the same
US9281378B2 (en) 2012-01-24 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fin recess last process for FinFET fabrication
US8809178B2 (en) 2012-02-29 2014-08-19 Globalfoundries Inc. Methods of forming bulk FinFET devices with replacement gates so as to reduce punch through leakage currents
US8866195B2 (en) * 2012-07-06 2014-10-21 Taiwan Semiconductor Manufacturing Co., Ltd. III-V compound semiconductor device having metal contacts and method of making the same
CN103426926B (zh) * 2012-05-14 2016-05-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、pmos晶体管及其形成方法
US8901615B2 (en) 2012-06-13 2014-12-02 Synopsys, Inc. N-channel and P-channel end-to-end finfet cell architecture
US9583398B2 (en) * 2012-06-29 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having FinFETS with different fin profiles
US8629420B1 (en) * 2012-07-03 2014-01-14 Intel Mobile Communications GmbH Drain extended MOS device for bulk FinFET technology
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
CN102810555B (zh) * 2012-08-14 2015-04-15 北京大学 一种锗锡隧穿场效应晶体管及其制备方法
US8912070B2 (en) * 2012-08-16 2014-12-16 The Institute of Microelectronics Chinese Academy of Science Method for manufacturing semiconductor device
CN103594495A (zh) * 2012-08-16 2014-02-19 中国科学院微电子研究所 半导体器件及其制造方法
CN102832135A (zh) * 2012-09-05 2012-12-19 北京大学 锗、三五族半导体材料衬底上制备FinFET的方法
US9564367B2 (en) * 2012-09-13 2017-02-07 Globalfoundries Inc. Methods of forming different FinFET devices with different threshold voltages and integrated circuit products containing such devices
US8890264B2 (en) * 2012-09-26 2014-11-18 Intel Corporation Non-planar III-V field effect transistors with conformal metal gate electrode and nitrogen doping of gate dielectric interface
US8823065B2 (en) * 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9287138B2 (en) 2012-09-27 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET low resistivity contact formation method
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8633516B1 (en) * 2012-09-28 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain stack stressor for semiconductor device
US9082853B2 (en) * 2012-10-31 2015-07-14 International Business Machines Corporation Bulk finFET with punchthrough stopper region and method of fabrication
US9443962B2 (en) 2012-11-09 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase fin height in fin-first process
CN103811341B (zh) * 2012-11-09 2016-05-11 中国科学院微电子研究所 半导体器件及其制造方法
CN103824775B (zh) * 2012-11-16 2018-04-24 中国科学院微电子研究所 FinFET及其制造方法
US8836018B2 (en) * 2012-11-16 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor integrated device with channel region
US9093492B2 (en) * 2012-11-29 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Diode structure compatible with FinFET process
US20140167162A1 (en) 2012-12-13 2014-06-19 International Business Machines Corporation Finfet with merge-free fins
US8896101B2 (en) 2012-12-21 2014-11-25 Intel Corporation Nonplanar III-N transistors with compositionally graded semiconductor channels
US8933435B2 (en) * 2012-12-26 2015-01-13 Globalfoundries Singapore Pte. Ltd. Tunneling transistor
US20140264607A1 (en) 2013-03-13 2014-09-18 International Business Machines Corporation Iii-v finfets on silicon substrate
US8975125B2 (en) 2013-03-14 2015-03-10 International Business Machines Corporation Formation of bulk SiGe fin with dielectric isolation by anodization
US20140264488A1 (en) * 2013-03-15 2014-09-18 Globalfoundries Inc. Methods of forming low defect replacement fins for a finfet semiconductor device and the resulting devices
US8940602B2 (en) * 2013-04-11 2015-01-27 International Business Machines Corporation Self-aligned structure for bulk FinFET
US8859355B1 (en) * 2013-05-06 2014-10-14 International Business Machines Corporation Method to make dual material finFET on same substrate
US9412664B2 (en) 2013-05-06 2016-08-09 International Business Machines Corporation Dual material finFET on single substrate
US9293534B2 (en) 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
US8957478B2 (en) 2013-06-24 2015-02-17 International Business Machines Corporation Semiconductor device including source/drain formed on bulk and gate channel formed on oxide layer
CN104282561B (zh) * 2013-07-02 2018-11-06 中国科学院微电子研究所 FinFET器件及其制作方法
CN104282566B (zh) * 2013-07-03 2017-12-29 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
WO2015047264A1 (en) * 2013-09-26 2015-04-02 Intel Corporation Methods of forming low band gap source and drain structures in microelectronic devices
US9178045B2 (en) * 2013-09-27 2015-11-03 Samsung Electronics Co., Ltd. Integrated circuit devices including FinFETS and methods of forming the same
US20160190319A1 (en) * 2013-09-27 2016-06-30 Intel Corporation Non-Planar Semiconductor Devices having Multi-Layered Compliant Substrates
US9583590B2 (en) 2013-09-27 2017-02-28 Samsung Electronics Co., Ltd. Integrated circuit devices including FinFETs and methods of forming the same
US9184089B2 (en) * 2013-10-04 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming a trench structure
US9312387B2 (en) * 2013-11-01 2016-04-12 Globalfoundries Inc. Methods of forming FinFET devices with alternative channel materials
US9716176B2 (en) 2013-11-26 2017-07-25 Samsung Electronics Co., Ltd. FinFET semiconductor devices including recessed source-drain regions on a bottom semiconductor layer and methods of fabricating the same
US10825738B2 (en) * 2013-11-28 2020-11-03 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor arrangements and methods of manufacturing the same
CN104671194B (zh) * 2013-12-03 2016-08-17 中芯国际集成电路制造(上海)有限公司 防止结构层脱落的mems器件及其制备方法
US9054192B1 (en) 2013-12-20 2015-06-09 International Business Machines Corporation Integration of Ge-containing fins and compound semiconductor fins
KR101655622B1 (ko) * 2013-12-20 2016-09-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Finfet 웰 도핑을 위한 메커니즘을 포함하는 반도체 디바이스 구조물 및 그 제조방법
US9105663B1 (en) 2014-01-30 2015-08-11 International Business Machines Corporation FinFET with silicon germanium stressor and method of forming
US9048303B1 (en) 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
WO2015127701A1 (en) * 2014-02-25 2015-09-03 Tsinghua University Method for forming fin field effect transistor
CN103840005A (zh) * 2014-02-25 2014-06-04 清华大学 具有SiGeSn源漏的鳍式场效应晶体管及其形成方法
CN103855033A (zh) * 2014-02-25 2014-06-11 清华大学 具有SiGeSn沟道的鳍式场效应晶体管及其形成方法
CN103840004A (zh) * 2014-02-25 2014-06-04 清华大学 具有SiGeSn源漏的鳍式场效应晶体管及其形成方法
CN103839832A (zh) * 2014-02-25 2014-06-04 清华大学 具有GeSn源漏的鳍式场效应晶体管及其形成方法
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US10468528B2 (en) 2014-04-16 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device with high-k metal gate stack
US9178067B1 (en) 2014-04-25 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET device
US9721955B2 (en) 2014-04-25 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device having an oxide feature
KR102241168B1 (ko) * 2014-06-24 2021-04-16 인텔 코포레이션 동일 다이 상에 ge/sige 채널 및 iii-v 채널 트랜지스터를 형성하기 위한 기술
US9224736B1 (en) 2014-06-27 2015-12-29 Taiwan Semicondcutor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device
WO2016010515A1 (en) * 2014-07-14 2016-01-21 Intel Corporation Solid-source diffused junction for fin-based electronics
US9735153B2 (en) 2014-07-14 2017-08-15 Samsung Electronics Co., Ltd. Semiconductor device having fin-type field effect transistor and method of manufacturing the same
KR102263045B1 (ko) 2014-07-25 2021-06-10 삼성전자주식회사 공통 스트레인-완화 버퍼를 구비하는 cmos 장치 및 그 제조 방법
US9276117B1 (en) * 2014-08-19 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method and FinFET device
US9293588B1 (en) * 2014-08-28 2016-03-22 International Business Machines Corporation FinFET with a silicon germanium alloy channel and method of fabrication thereof
US9847329B2 (en) 2014-09-04 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Structure of fin feature and method of making same
US9773865B2 (en) * 2014-09-22 2017-09-26 International Business Machines Corporation Self-forming spacers using oxidation
KR102255174B1 (ko) 2014-10-10 2021-05-24 삼성전자주식회사 활성 영역을 갖는 반도체 소자 및 그 형성 방법
US9741811B2 (en) 2014-12-15 2017-08-22 Samsung Electronics Co., Ltd. Integrated circuit devices including source/drain extension regions and methods of forming the same
WO2016105336A1 (en) * 2014-12-22 2016-06-30 Intel Corporation Prevention of subchannel leakage current
US9859423B2 (en) * 2014-12-31 2018-01-02 Stmicroelectronics, Inc. Hetero-channel FinFET
US9601626B2 (en) 2015-01-23 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structure with two channel layers and manufacturing method thereof
US9537010B2 (en) * 2015-02-04 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US9553172B2 (en) * 2015-02-11 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET devices
US9673112B2 (en) 2015-02-13 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor fabrication with height control through active region profile
KR102395071B1 (ko) 2015-05-14 2022-05-10 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자
US9761584B2 (en) * 2015-06-05 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Buried channel semiconductor device and method for manufacturing the same
WO2017003414A1 (en) * 2015-06-27 2017-01-05 Intel Corporation Low damage self-aligned amphoteric finfet tip doping
US9660025B2 (en) 2015-08-31 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
CN108028281B (zh) 2015-09-25 2022-04-15 英特尔公司 具有带偏移半导体源极/漏极衬垫的高迁移率场效应晶体管
DE112015006971T5 (de) 2015-09-25 2018-07-05 Intel Corporation Hochbeweglichkeits-Feldeffekttransistoren mit einer/einem retrogradierten Halbleiter-Source/Drain
US10388764B2 (en) 2015-09-25 2019-08-20 Intel Corporation High-electron-mobility transistors with counter-doped dopant diffusion barrier
DE112015006945T5 (de) 2015-09-25 2018-06-21 Intel Corporation Transistoren mit hoher Elektronenbeweglichkeit mit Heteroübergang-Dotierstoffdiffusionsbarriere
KR102323943B1 (ko) 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
KR102509925B1 (ko) * 2015-12-03 2023-03-15 삼성전자주식회사 반도체 소자의 제조 방법
WO2017111958A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Transistors having ultra thin fin profiles and their methods of fabrication
EP3394896A4 (en) * 2015-12-24 2019-12-18 Intel Corporation METHODS OF FORMING DOPED SOURCE / DRAIN CONTACTS AND STRUCTURES FORMED IN THIS WAY
US10466731B2 (en) * 2016-01-27 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Two-transistor bandgap reference circuit and FinFET device suited for same
US10008580B2 (en) * 2016-03-21 2018-06-26 Samsung Electronics Co., Ltd. FET including an InGaAs channel and method of enhancing performance of the FET
US10340383B2 (en) * 2016-03-25 2019-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having stressor layer
US10957769B2 (en) 2016-06-17 2021-03-23 Intel Corporation High-mobility field effect transistors with wide bandgap fin cladding
US10580901B2 (en) * 2016-09-02 2020-03-03 International Business Machines Corporation Stacked series connected VFETs for high voltage applications
US20180076281A1 (en) * 2016-09-12 2018-03-15 Jeng-Jye Shau Deep channel isolated drain metal-oxide-semiconductor transistors
US20180076280A1 (en) * 2016-09-12 2018-03-15 Jeng-Jye Shau Shallow drain metal-oxide-semiconductor transistors
US9847392B1 (en) * 2016-10-11 2017-12-19 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US10553494B2 (en) 2016-11-29 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Breakdown resistant semiconductor apparatus and method of making same
JP2019050314A (ja) * 2017-09-11 2019-03-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11881520B2 (en) 2017-11-30 2024-01-23 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication
DE102018126911A1 (de) 2017-11-30 2019-06-06 Intel Corporation Gate-Schnitt und Finnentrimmisolation für fortschrittliche Integrierter-Schaltkreis-Struktur-Fertigung
JP2020096000A (ja) * 2018-12-10 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 半導体素子および半導体素子の製造方法

Family Cites Families (175)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590573A (ja) * 1991-09-30 1993-04-09 Sharp Corp 半導体装置
JP2833946B2 (ja) * 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
JP3144967B2 (ja) * 1993-11-08 2001-03-12 株式会社日立製作所 半導体集積回路およびその製造方法
KR0146203B1 (ko) * 1995-06-26 1998-12-01 김광호 반도체 집적회로의 회로소자값 조정회로
US5963789A (en) * 1996-07-08 1999-10-05 Kabushiki Kaisha Toshiba Method for silicon island formation
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
US6065481A (en) * 1997-03-26 2000-05-23 Fsi International, Inc. Direct vapor delivery of enabling chemical for enhanced HF etch process performance
TW468273B (en) * 1997-04-10 2001-12-11 Hitachi Ltd Semiconductor integrated circuit device and method for manufacturing the same
JP3660783B2 (ja) * 1997-06-30 2005-06-15 松下電器産業株式会社 半導体集積回路
JP3586072B2 (ja) 1997-07-10 2004-11-10 株式会社東芝 不揮発性半導体記憶装置
US6740247B1 (en) * 1999-02-05 2004-05-25 Massachusetts Institute Of Technology HF vapor phase wafer cleaning and oxide etching
JP4037029B2 (ja) * 2000-02-21 2008-01-23 株式会社ルネサステクノロジ 半導体集積回路装置
JP2003533050A (ja) * 2000-05-10 2003-11-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス
JP4044721B2 (ja) 2000-08-15 2008-02-06 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6558477B1 (en) * 2000-10-16 2003-05-06 Micron Technology, Inc. Removal of photoresist through the use of hot deionized water bath, water vapor and ozone gas
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6531412B2 (en) * 2001-08-10 2003-03-11 International Business Machines Corporation Method for low temperature chemical vapor deposition of low-k films using selected cyclosiloxane and ozone gases for semiconductor applications
FR2830984B1 (fr) * 2001-10-17 2005-02-25 St Microelectronics Sa Tranchee d'isolement et procede de realisation
US6737302B2 (en) 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
JP4118045B2 (ja) * 2001-12-07 2008-07-16 富士通株式会社 半導体装置
US6642090B1 (en) * 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
JP2004014737A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 半導体装置およびその製造方法
US6812103B2 (en) * 2002-06-20 2004-11-02 Micron Technology, Inc. Methods of fabricating a dielectric plug in MOSFETS to suppress short-channel effects
US6974729B2 (en) * 2002-07-16 2005-12-13 Interuniversitair Microelektronica Centrum (Imec) Integrated semiconductor fin device and a method for manufacturing such device
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6713365B2 (en) 2002-09-04 2004-03-30 Macronix International Co., Ltd. Methods for filling shallow trench isolations having high aspect ratios
JP4031329B2 (ja) * 2002-09-19 2008-01-09 株式会社東芝 半導体装置及びその製造方法
US6791155B1 (en) 2002-09-20 2004-09-14 Integrated Device Technology, Inc. Stress-relieved shallow trench isolation (STI) structure and method for forming the same
US6706571B1 (en) * 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US6833588B2 (en) 2002-10-22 2004-12-21 Advanced Micro Devices, Inc. Semiconductor device having a U-shaped gate structure
US6946373B2 (en) * 2002-11-20 2005-09-20 International Business Machines Corporation Relaxed, low-defect SGOI for strained Si CMOS applications
US7087499B2 (en) * 2002-12-20 2006-08-08 International Business Machines Corporation Integrated antifuse structure for FINFET and CMOS devices
US20040192067A1 (en) * 2003-02-28 2004-09-30 Bruno Ghyselen Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
DE10310740A1 (de) * 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
US6762448B1 (en) * 2003-04-03 2004-07-13 Advanced Micro Devices, Inc. FinFET device with multiple fin structures
US6838322B2 (en) 2003-05-01 2005-01-04 Freescale Semiconductor, Inc. Method for forming a double-gated semiconductor device
US6872647B1 (en) * 2003-05-06 2005-03-29 Advanced Micro Devices, Inc. Method for forming multiple fins in a semiconductor device
US20060170053A1 (en) * 2003-05-09 2006-08-03 Yee-Chia Yeo Accumulation mode multiple gate transistor
US7906441B2 (en) * 2003-05-13 2011-03-15 Texas Instruments Incorporated System and method for mitigating oxide growth in a gate dielectric
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
US7456476B2 (en) * 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
KR100487567B1 (ko) * 2003-07-24 2005-05-03 삼성전자주식회사 핀 전계효과 트랜지스터 형성 방법
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US7172943B2 (en) 2003-08-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors formed on bulk substrates
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
JP4212435B2 (ja) * 2003-08-29 2009-01-21 株式会社東芝 半導体装置およびその製造方法
US7078312B1 (en) 2003-09-02 2006-07-18 Novellus Systems, Inc. Method for controlling etch process repeatability
US6881668B2 (en) 2003-09-05 2005-04-19 Mosel Vitel, Inc. Control of air gap position in a dielectric layer
US20050054164A1 (en) * 2003-09-09 2005-03-10 Advanced Micro Devices, Inc. Strained silicon MOSFETs having reduced diffusion of n-type dopants
JP2005116969A (ja) 2003-10-10 2005-04-28 Toshiba Corp 半導体装置及びその製造方法
US7303949B2 (en) * 2003-10-20 2007-12-04 International Business Machines Corporation High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture
KR100585111B1 (ko) * 2003-11-24 2006-06-01 삼성전자주식회사 게르마늄 채널 영역을 가지는 비평면 트랜지스터 및 그제조 방법
KR100513405B1 (ko) * 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
KR100702552B1 (ko) 2003-12-22 2007-04-04 인터내셔널 비지네스 머신즈 코포레이션 이중 게이트 ＦｉｎＦＥＴ 디자인을 위한 자동화 레이어생성 방법 및 장치
KR100552058B1 (ko) * 2004-01-06 2006-02-20 삼성전자주식회사 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
KR100587672B1 (ko) * 2004-02-02 2006-06-08 삼성전자주식회사 다마신 공법을 이용한 핀 트랜지스터 형성방법
US6956277B1 (en) * 2004-03-23 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Diode junction poly fuse
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US20050221591A1 (en) * 2004-04-06 2005-10-06 International Business Machines Corporation Method of forming high-quality relaxed SiGe alloy layers on bulk Si substrates
US7115920B2 (en) 2004-04-12 2006-10-03 International Business Machines Corporation FinFET transistor and circuit
KR100568448B1 (ko) 2004-04-19 2006-04-07 삼성전자주식회사 감소된 불순물을 갖는 고유전막의 제조방법
US7259050B2 (en) 2004-04-29 2007-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of making the same
US7300837B2 (en) * 2004-04-30 2007-11-27 Taiwan Semiconductor Manufacturing Co., Ltd FinFET transistor device on SOI and method of fabrication
KR100605104B1 (ko) 2004-05-04 2006-07-26 삼성전자주식회사 핀-펫 소자 및 그 제조 방법
JP4493398B2 (ja) * 2004-05-13 2010-06-30 富士通マイクロエレクトロニクス株式会社 半導体装置
US7157351B2 (en) * 2004-05-20 2007-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Ozone vapor clean method
US20060153995A1 (en) 2004-05-21 2006-07-13 Applied Materials, Inc. Method for fabricating a dielectric stack
JP4796329B2 (ja) * 2004-05-25 2011-10-19 三星電子株式会社 マルチ−ブリッジチャンネル型ｍｏｓトランジスタの製造方法
US7015150B2 (en) * 2004-05-26 2006-03-21 International Business Machines Corporation Exposed pore sealing post patterning
KR100634372B1 (ko) 2004-06-04 2006-10-16 삼성전자주식회사 반도체 소자들 및 그 형성 방법들
WO2005122276A1 (ja) * 2004-06-10 2005-12-22 Nec Corporation 半導体装置及びその製造方法
KR100604870B1 (ko) * 2004-06-16 2006-07-31 삼성전자주식회사 접합 영역의 어브럽트니스를 개선시킬 수 있는 전계 효과트랜지스터 및 그 제조방법
US7361563B2 (en) 2004-06-17 2008-04-22 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a selective epitaxial growth technique
JP5203558B2 (ja) * 2004-08-20 2013-06-05 三星電子株式会社 トランジスタ及びこれの製造方法
TWI283066B (en) 2004-09-07 2007-06-21 Samsung Electronics Co Ltd Field effect transistor (FET) having wire channels and method of fabricating the same
US7067400B2 (en) * 2004-09-17 2006-06-27 International Business Machines Corporation Method for preventing sidewall consumption during oxidation of SGOI islands
JP2008514813A (ja) 2004-09-27 2008-05-08 ダウ グローバル テクノロジーズ インコーポレーテッド プラズマ強化化学蒸着による多層被膜
US7018901B1 (en) * 2004-09-29 2006-03-28 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a strained channel and a heterojunction source/drain
KR100652381B1 (ko) 2004-10-28 2006-12-01 삼성전자주식회사 다수의 나노 와이어 채널을 구비한 멀티 브릿지 채널 전계효과 트랜지스터 및 그 제조방법
KR100605499B1 (ko) 2004-11-02 2006-07-28 삼성전자주식회사 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
KR100693783B1 (ko) * 2004-11-04 2007-03-12 주식회사 하이닉스반도체 내부전원 발생장치
US7235472B2 (en) * 2004-11-12 2007-06-26 Infineon Technologies Ag Method of making fully silicided gate electrode
CN100533685C (zh) * 2004-12-06 2009-08-26 Nxp股份有限公司 在半导体衬底上制造外延层的方法及用这种方法制造的器件
KR100614800B1 (ko) * 2004-12-10 2006-08-22 삼성전자주식회사 복수개의 돌출된 채널을 갖는 트랜지스터의 제조 방법
US7026232B1 (en) * 2004-12-23 2006-04-11 Texas Instruments Incorporated Systems and methods for low leakage strained-channel transistor
US20060151808A1 (en) * 2005-01-12 2006-07-13 Chien-Hao Chen MOSFET device with localized stressor
US7282766B2 (en) 2005-01-17 2007-10-16 Fujitsu Limited Fin-type semiconductor device with low contact resistance
WO2006090201A2 (en) * 2005-02-24 2006-08-31 S.O.I.Tec Silicon On Insulator Technologies Thermal oxidation of a sige layer and applications thereof
JP2006303451A (ja) * 2005-03-23 2006-11-02 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US7338614B2 (en) 2005-04-05 2008-03-04 Analog Devices, Inc. Vapor HF etch process mask and method
JP2006324628A (ja) * 2005-05-16 2006-11-30 Interuniv Micro Electronica Centrum Vzw 完全ケイ化ゲート形成方法及び当該方法によって得られたデバイス
JPWO2006132172A1 (ja) * 2005-06-07 2009-01-08 日本電気株式会社 フィン型電界効果型トランジスタ、半導体装置及びその製造方法
JP4427489B2 (ja) * 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
US7547637B2 (en) * 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7960791B2 (en) * 2005-06-24 2011-06-14 International Business Machines Corporation Dense pitch bulk FinFET process by selective EPI and etch
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
KR100655788B1 (ko) 2005-06-30 2006-12-08 삼성전자주식회사 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의제조방법.
US7605449B2 (en) 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
US7508031B2 (en) 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
US7247887B2 (en) 2005-07-01 2007-07-24 Synopsys, Inc. Segmented channel MOS transistor
US7265008B2 (en) 2005-07-01 2007-09-04 Synopsys, Inc. Method of IC production using corrugated substrate
US7807523B2 (en) 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US7190050B2 (en) 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US8466490B2 (en) 2005-07-01 2013-06-18 Synopsys, Inc. Enhanced segmented channel MOS transistor with multi layer regions
EP1744351A3 (en) * 2005-07-11 2008-11-26 Interuniversitair Microelektronica Centrum ( Imec) Method for forming a fully silicided gate MOSFET and devices obtained thereof
JP4774247B2 (ja) * 2005-07-21 2011-09-14 Ｏｋｉセミコンダクタ株式会社 電圧レギュレータ
KR101172853B1 (ko) 2005-07-22 2012-08-10 삼성전자주식회사 반도체 소자의 형성 방법
JP4749076B2 (ja) * 2005-07-27 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置
US20070029576A1 (en) 2005-08-03 2007-02-08 International Business Machines Corporation Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same
KR101155097B1 (ko) * 2005-08-24 2012-06-11 삼성전자주식회사 반도체 장치의 제조 방법 및 그에 의해 제조된 반도체 장치
JP2007088255A (ja) * 2005-09-22 2007-04-05 Toshiba Corp 半導体装置の製造方法
US7589387B2 (en) * 2005-10-05 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. SONOS type two-bit FinFET flash memory cell
US7425740B2 (en) 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
WO2007046150A1 (ja) * 2005-10-21 2007-04-26 Fujitsu Limited フィン型半導体装置及びその製造方法
US8513066B2 (en) * 2005-10-25 2013-08-20 Freescale Semiconductor, Inc. Method of making an inverted-T channel transistor
US7767541B2 (en) * 2005-10-26 2010-08-03 International Business Machines Corporation Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods
DE102005052055B3 (de) * 2005-10-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
US7718500B2 (en) 2005-12-16 2010-05-18 Chartered Semiconductor Manufacturing, Ltd Formation of raised source/drain structures in NFET with embedded SiGe in PFET
US7525160B2 (en) 2005-12-27 2009-04-28 Intel Corporation Multigate device with recessed strain regions
US20070152276A1 (en) 2005-12-30 2007-07-05 International Business Machines Corporation High performance CMOS circuits, and methods for fabricating the same
US7410844B2 (en) * 2006-01-17 2008-08-12 International Business Machines Corporation Device fabrication by anisotropic wet etch
JP2007194336A (ja) * 2006-01-18 2007-08-02 Sumco Corp 半導体ウェーハの製造方法
KR100827435B1 (ko) 2006-01-31 2008-05-06 삼성전자주식회사 반도체 소자에서 무산소 애싱 공정을 적용한 게이트 형성방법
JP2007258485A (ja) * 2006-03-23 2007-10-04 Toshiba Corp 半導体装置及びその製造方法
US7407847B2 (en) 2006-03-31 2008-08-05 Intel Corporation Stacked multi-gate transistor design and method of fabrication
KR100813527B1 (ko) * 2006-04-06 2008-03-17 주식회사 하이닉스반도체 반도체 메모리의 내부 전압 발생 장치
US8076189B2 (en) * 2006-04-11 2011-12-13 Freescale Semiconductor, Inc. Method of forming a semiconductor device and semiconductor device
US7663185B2 (en) * 2006-05-27 2010-02-16 Taiwan Semiconductor Manufacturing Co, Ltd FIN-FET device structure formed employing bulk semiconductor substrate
EP1868233B1 (fr) * 2006-06-12 2009-03-11 Commissariat A L'energie Atomique Procédé de réalisation de zones à base de Si1-yGey de différentes teneurs en Ge sur un même substrat par condensation de germanium
JP4271210B2 (ja) * 2006-06-30 2009-06-03 株式会社東芝 電界効果トランジスタ、集積回路素子、及びそれらの製造方法
US8211761B2 (en) * 2006-08-16 2012-07-03 Globalfoundries Singapore Pte. Ltd. Semiconductor system using germanium condensation
US7554110B2 (en) * 2006-09-15 2009-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with partial stressor channel
US7494862B2 (en) 2006-09-29 2009-02-24 Intel Corporation Methods for uniform doping of non-planar transistor structures
US7410854B2 (en) 2006-10-05 2008-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making FUSI gate and resulting structure
CN100527380C (zh) 2006-11-06 2009-08-12 北京北方微电子基地设备工艺研究中心有限责任公司 硅片浅沟槽隔离刻蚀的方法
US7534689B2 (en) * 2006-11-21 2009-05-19 Advanced Micro Devices, Inc. Stress enhanced MOS transistor and methods for its fabrication
US7943469B2 (en) 2006-11-28 2011-05-17 Intel Corporation Multi-component strain-inducing semiconductor regions
US7968952B2 (en) * 2006-12-29 2011-06-28 Intel Corporation Stressed barrier plug slot contact structure for transistor performance enhancement
US7538387B2 (en) * 2006-12-29 2009-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Stack SiGe for short channel improvement
US7456087B2 (en) * 2007-02-09 2008-11-25 United Microelectronics Corp. Semiconductor device and method of fabricating the same
JP2008227026A (ja) 2007-03-12 2008-09-25 Toshiba Corp 半導体装置の製造方法
KR100844938B1 (ko) 2007-03-16 2008-07-09 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8258029B2 (en) 2007-04-10 2012-09-04 Macronix International Co., Ltd. Semiconductor structure and process for reducing the second bit effect of a memory device
US7727842B2 (en) 2007-04-27 2010-06-01 Texas Instruments Incorporated Method of simultaneously siliciding a polysilicon gate and source/drain of a semiconductor device, and related device
US8174073B2 (en) * 2007-05-30 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structures with multiple FinFETs
US7939862B2 (en) 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers
TW200901368A (en) 2007-06-23 2009-01-01 Promos Technologies Inc Shallow trench isolation structure and method for forming thereof
JP2009016418A (ja) 2007-07-02 2009-01-22 Nec Electronics Corp 半導体装置
US7851865B2 (en) 2007-10-17 2010-12-14 International Business Machines Corporation Fin-type field effect transistor structure with merged source/drain silicide and method of forming the structure
US7812370B2 (en) * 2007-07-25 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling
US8063437B2 (en) 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same
US8883597B2 (en) * 2007-07-31 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US7692213B2 (en) * 2007-08-07 2010-04-06 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing a condensation process
US20090053883A1 (en) 2007-08-24 2009-02-26 Texas Instruments Incorporated Method of setting a work function of a fully silicided semiconductor device, and related device
JP4361102B2 (ja) * 2007-09-12 2009-11-11 富士フイルム株式会社 圧電素子の製造方法
US7795097B2 (en) 2007-11-20 2010-09-14 Texas Instruments Incorporated Semiconductor device manufactured by removing sidewalls during replacement gate integration scheme
US7767579B2 (en) * 2007-12-12 2010-08-03 International Business Machines Corporation Protection of SiGe during etch and clean operations
US20090166625A1 (en) * 2007-12-28 2009-07-02 United Microelectronics Corp. Mos device structure
EP2257974A1 (en) * 2008-02-26 2010-12-08 Nxp B.V. Method for manufacturing semiconductor device and semiconductor device
US8003466B2 (en) 2008-04-08 2011-08-23 Advanced Micro Devices, Inc. Method of forming multiple fins for a semiconductor device
WO2009144874A1 (en) 2008-05-29 2009-12-03 Panasonic Corporation Finfet with impurity blocking portion on an upper surface of fin
DE102008030864B4 (de) 2008-06-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
US7923321B2 (en) 2008-11-03 2011-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for gap filling in a gate last process
US8247285B2 (en) * 2008-12-22 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. N-FET with a highly doped source/drain and strain booster
US8120063B2 (en) * 2008-12-29 2012-02-21 Intel Corporation Modulation-doped multi-gate devices
CA2659912C (en) 2009-03-24 2012-04-24 Sarah Mary Brunet Nasal prong protector
US8236658B2 (en) 2009-06-03 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming a transistor with a strained channel
US8759943B2 (en) * 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8043920B2 (en) 2009-09-17 2011-10-25 International Business Machines Corporation finFETS and methods of making same
US7993999B2 (en) 2009-11-09 2011-08-09 International Business Machines Corporation High-K/metal gate CMOS finFET with improved pFET threshold voltage
US8114761B2 (en) * 2009-11-30 2012-02-14 Applied Materials, Inc. Method for doping non-planar transistors
US8088685B2 (en) 2010-02-09 2012-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of bottom-up metal film deposition
US8785286B2 (en) 2010-02-09 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for FinFET doping
US20110256682A1 (en) 2010-04-15 2011-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple Deposition, Multiple Treatment Dielectric Layer For A Semiconductor Device

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969156B2 (en) 2012-03-08 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US10269969B2 (en) 2012-03-08 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
KR101410092B1 (ko) * 2012-03-08 2014-06-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고 이동도 및 고 에너지 대역갭 물질들을 갖는 반도체 구조물 및 방법
US10727351B2 (en) 2012-03-08 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US9595614B2 (en) 2012-03-08 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US11437517B2 (en) 2012-03-08 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US11664456B2 (en) 2012-03-08 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming thereof
CN104185895A (zh) * 2012-04-02 2014-12-03 应用材料公司 外延掺杂的锗锡合金的形成方法
WO2013151822A1 (en) * 2012-04-02 2013-10-10 Applied Materials, Inc. Method of epitaxial doped germanium tin alloy formation
US9082684B2 (en) 2012-04-02 2015-07-14 Applied Materials, Inc. Method of epitaxial doped germanium tin alloy formation
KR20140141664A (ko) * 2012-04-02 2014-12-10 어플라이드 머티어리얼스, 인코포레이티드 에피택셜 도핑된 게르마늄 주석 합금 형성 방법
US9634007B2 (en) 2012-09-28 2017-04-25 Intel Corporation Trench confined epitaxially grown device layer(s)
US8765563B2 (en) 2012-09-28 2014-07-01 Intel Corporation Trench confined epitaxially grown device layer(s)
WO2014051762A1 (en) * 2012-09-28 2014-04-03 Intel Corporation Trench confined epitaxially grown device layer(s)
KR20170020947A (ko) * 2012-12-17 2017-02-24 인텔 코포레이션 게르마늄이 풍부한 활성층들 및 도핑된 천이층들을 갖는 반도체 디바이스들
KR101487595B1 (ko) * 2012-12-28 2015-01-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 ＦｉｎＦＥＴ의 신규의 핀 구조
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9443964B2 (en) 2012-12-28 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFet
US9929272B2 (en) 2012-12-28 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US10333001B2 (en) 2012-12-28 2019-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
WO2015047253A1 (en) * 2013-09-25 2015-04-02 Intel Corporation Isolation well doping with solid-state diffusion sources for finfet architectures
US10854607B2 (en) 2013-09-25 2020-12-01 Intel Corporation Isolation well doping with solid-state diffusion sources for finFET architectures
US10090304B2 (en) 2013-09-25 2018-10-02 Intel Corporation Isolation well doping with solid-state diffusion sources for FinFET architectures
US10643999B2 (en) 2013-09-25 2020-05-05 Intel Corporation Doping with solid-state diffusion sources for finFET architectures
US10340273B2 (en) 2013-09-25 2019-07-02 Intel Corporation Doping with solid-state diffusion sources for finFET architectures
US9679992B2 (en) 2014-01-08 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method
US9281399B2 (en) 2014-01-08 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high breakdown voltage characteristics
US9076869B1 (en) 2014-01-08 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method
US10854735B2 (en) 2014-09-03 2020-12-01 Taiwan Semiconductor Manufacturing Company Limited Method of forming transistor
US11532727B2 (en) 2014-09-03 2022-12-20 Taiwan Semiconductor Manufacturing Company Limited Method of forming transistor
US11990532B2 (en) 2014-09-03 2024-05-21 Taiwan Semiconductor Manufacturing Company Limited Method of forming transistor
KR20180020261A (ko) * 2015-06-24 2018-02-27 인텔 코포레이션 대체 채널 FinFET들에서의 서브-핀 측벽 패시베이션
KR20220120657A (ko) * 2015-06-24 2022-08-30 인텔 코포레이션 대체 채널 FinFET들에서의 서브-핀 측벽 패시베이션
KR20180021108A (ko) * 2015-06-26 2018-02-28 인텔 코포레이션 고 이동도 반도체 소스/드레인 스페이서
US11222947B2 (en) 2015-09-25 2022-01-11 Intel Corporation Methods of doping fin structures of non-planar transistor devices
US11264453B2 (en) 2015-09-25 2022-03-01 Intel Corporation Methods of doping fin structures of non-planar transistor devices

Also Published As

Publication number Publication date
JP5373722B2 (ja) 2013-12-18
JP2011061196A (ja) 2011-03-24
TW201110352A (en) 2011-03-16
US8264032B2 (en) 2012-09-11
US8896055B2 (en) 2014-11-25
KR20140083964A (ko) 2014-07-04
TWI426607B (zh) 2014-02-11
CN102005477A (zh) 2011-04-06
CN102005477B (zh) 2013-10-02
US20110049613A1 (en) 2011-03-03
US20120306002A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
US8264032B2 (en) Accumulation type FinFET, circuits and fabrication method thereof
US10269970B2 (en) Gradient ternary or quaternary multiple-gate transistor
US7834345B2 (en) Tunnel field-effect transistors with superlattice channels
US8354695B2 (en) Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling
US8587075B2 (en) Tunnel field-effect transistor with metal source
US9806193B2 (en) Stress in trigate devices using complimentary gate fill materials
US9276114B2 (en) FinFET with dual workfunction gate structure
US8614468B2 (en) Mask-less and implant free formation of complementary tunnel field effect transistors
KR20110033033A (ko) 금속 게이트와 스트레서를 가지는 게르마늄 ＦｉｎＦＥＴｓ
JP2014038898A (ja) 半導体装置
JP2010206185A (ja) 半導体デバイス、ＦＥＴデバイスに非対称的なｐ／ｎ接合を形成する方法及びＦＥＴデバイスを形成する方法（低電力消費のシリコン・オン・インシュレータ・デバイスのための非対称的なソース／ドレイン接合）
Yoon et al. Sub 30 nm multi-bridge-channel MOSFET (MBCFET) with metal gate electrode for ultra high performance application
US11183591B2 (en) Lateral double-diffused metal-oxide-semiconductor (LDMOS) fin field effect transistor with enhanced capabilities
US9142674B2 (en) FINFET devices having a body contact and methods of forming the same
US8969164B2 (en) Semiconductor structure and method for manufacturing the same
Ishigaki A Study on Silicon-on-Thin-BOX (SOTB) CMOSFET for Low-Power LSIs
CN114899235A (zh) 一种高集成度纳米墙集成电路结构
CN102956699B (zh) 半导体器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
S901 Examination by remand of revocation
E902 Notification of reason for refusal
AMND Amendment
S601 Decision to reject again after remand of revocation
AMND Amendment
E801 Decision on dismissal of amendment
S601 Decision to reject again after remand of revocation
A107 Divisional application of patent