CN104282566B - 鳍式场效应晶体管及其形成方法 - Google Patents

鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN104282566B
CN104282566B CN201310277694.9A CN201310277694A CN104282566B CN 104282566 B CN104282566 B CN 104282566B CN 201310277694 A CN201310277694 A CN 201310277694A CN 104282566 B CN104282566 B CN 104282566B
Authority
CN
China
Prior art keywords
layer
fin
field effect
effect transistor
formula field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310277694.9A
Other languages
English (en)
Other versions
CN104282566A (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310277694.9A priority Critical patent/CN104282566B/zh
Publication of CN104282566A publication Critical patent/CN104282566A/zh
Application granted granted Critical
Publication of CN104282566B publication Critical patent/CN104282566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种鳍式场效应晶体管及其形成方法，所述鳍式场效应晶体管的形成方法包括：提供半导体衬底，所述半导体衬底表面形成有鳍部，所述鳍部上具有若干横跨所述鳍部的栅极结构，所述栅极结构两侧具有侧墙；形成覆盖所述鳍部、栅极结构、侧墙和半导体衬底的介质层，所述介质层的表面高于栅极结构的顶部表面；刻蚀所述介质层，形成开口，所述开口暴露出相邻栅极结构之间的鳍部表面和侧墙表面；沿所述开口刻蚀所述鳍部，在鳍部中形成凹槽；在所述凹槽内形成源/漏极；在所述开口内形成界面层；在所述界面层表面形成填充满所述第一开口的金属插塞。所述鳍式场效应晶体管的形成方法可以简化工艺步骤，提高所述鳍式场效应晶体管的性能。

Description

鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，CriticalDimension）进一步下降时，即使采用后栅工艺制作的场效应管也已经无法满足对器件性能的需求，多栅器件获得到了广泛的关注，其中，鳍式场效应晶体管（Fin FET）是一种常见的多栅器件。
图1至图5为现有鳍式场效应晶体管形成过程的结构示意图，图2为图1沿AB方向的剖面结构示意图。
请参考图1，提供半导体衬底10，所述半导体衬底10上具有若干凸起的鳍部11，在相邻鳍部11之间的半导体衬底10上具有隔离结构12，所述隔离结构12的顶部表面低于所述鳍部11的顶部表面，鳍部11的侧壁和顶部表面具有栅极结构13。
请参考图2，形成覆盖所述半导体衬底10、栅极结构13、隔离结构12和部分鳍部11表面的第一掩膜层18，所述第一掩膜层18中具有暴露栅极结构13两侧的部分鳍部11表面的第一开口（图中未标示）；沿第一开口刻蚀栅极结构13两侧暴露的鳍部11，形成凹槽14。
请参考图3，采用选择性外延工艺在所述凹槽14（参考图2）中填充满应力材料，形成嵌入式源/漏极19。
请参考图4，去除所述第一掩膜层18（参考图3）；形成覆盖所述半导体衬底10和栅极结构13的介质层15；在所述介质层15上形成第二掩膜层20，所述第二掩膜层20具有暴露介质层15表面的第二开口（图中未标示）；以所述第二掩膜层20为掩膜，沿第一开口刻蚀所述介质层15，在介质层15中形成暴露嵌入式源/漏极19表面的通孔16。
请参考图5，在通孔106（参考图4）中填充满金属，形成金属插塞17。
现有的鳍式场效应晶体管的形成工艺较为复杂，且所述金属插塞与源/漏极之间的接触电阻较大，影响鳍式场效应晶体管的性能。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管及其形成方法，可以简化鳍式场效应晶体管的形成工艺，提高鳍式场效应晶体管的性能。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有鳍部，所述鳍部上具有若干横跨所述鳍部侧壁和顶部的栅极结构，所述栅极结构两侧具有侧墙；形成覆盖所述鳍部、栅极结构、侧墙和半导体衬底的介质层，所述介质层的表面高于栅极结构的顶部表面；刻蚀所述介质层，形成开口，所述开口暴露出相邻栅极结构之间的鳍部表面和侧墙表面；沿所述开口刻蚀所述鳍部，在鳍部中形成凹槽；在所述凹槽内形成源/漏极；在所述开口内形成位于所述源/漏极表面和开口内壁表面的界面层；在所述界面层表面形成填充满所述开口的金属插塞，所述界面层使源/漏极和金属插塞之间的势垒降低。
可选的，所述界面层为单层结构或双层结构。
可选的，所述单层结构的界面层为金属氧化物层。
可选的，所述双层结构的界面层的材料包括位于所述源/漏极表面、开口内壁表面上的氧化硅层和位于所述氧化硅表面的金属氧化物层。
可选的，所述金属氧化物层的材料为氧化钛、氧化钨、氧化铝或氧化镧。
可选的，所述界面层的厚度小于0.3nm。
可选的，形成所述界面层的方法为原子层沉积工艺。
可选的，所述金属插塞包括位于界面层表面的阻挡层和位于所述阻挡层表面的金属层。
可选的，所述金属层的材料为钨或钛。
可选的，所述阻挡层的材料为氮化钛或氮化钨。
可选的，所述阻挡层的形成工艺为原子层沉积工艺或化学气相沉积工艺。
可选的，所述开口包括第一部分和第二部分，第一部分位于相邻的栅极结构之间，且第一部分暴露出相邻的栅极结构之间的侧墙的表面和鳍部的表面，第二部分位于第一部分上方的介质层中，第二部分的宽度大于第一部分的宽度。
可选的，所述侧墙的材料与介质层的材料不相同。
可选的，采用外延沉积工艺，在所述凹槽内填充满应力材料，形成所述源/漏极。
可选的，所述应力材料为硅锗或碳化硅，所述应力材料的形成工艺为选择性外延。
为解决上述问题，本发明的技术方案还提供一种采用上述方法形成的鳍式场效应晶体管，包括：半导体衬底，所述半导体衬底表面形成有鳍部，所述鳍部上具有若干横跨所述鳍部侧壁和顶部的栅极结构，所述栅极结构两侧具有侧墙；覆盖所述鳍部、栅极结构、侧墙和半导体衬底的介质层，所述介质层的表面高于栅极结构的顶部表面，所述介质层中具有开口，所述开口暴露出相邻的栅极结构之间的鳍部表面和侧墙的表面；位于开口底部的鳍部中的凹槽；填充满所述凹槽的应力材料，所述应力材料构成鳍式场效应晶体管的源/漏极；位于所述源/漏极表面、开口内壁表面的界面层；位于所述界面层表面并填充满所述开口的金属插塞。
可选的，所述界面层为单层结构或双层结构。
可选的，所述单层结构的界面层为金属氧化物层，所述金属氧化物层的材料为氧化钛、氧化钨、氧化铝或氧化镧。
可选的，所述双层结构的界面层的材料包括位于所述源/漏极表面、开口内壁表面上的氧化硅层和位于所述氧化硅表面的金属氧化物层，所述金属氧化物层的材料为氧化钛、氧化钨、氧化铝或氧化镧。
可选的，所述开口包括第一部分和第二部分，第一部分位于相邻的栅极结构之间，且第一部分暴露出相邻的栅极结构之间的侧墙的表面和鳍部的表面，第二部分位于第一部分上方的介质层中，第二部分的宽度大于第一部分的宽度。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，在介质层上形成图形化的掩膜层，然后以图形化的掩膜层掩膜刻蚀介质层，在介质层中形成开口，沿所述开口刻蚀相邻栅极结构之间的鳍部，形成凹槽，在凹槽中形成源/漏极；在开口内形成界面层和金属插塞。形成所述源/漏极和金属插塞的过程中，只需要形成一次图形化的掩膜，相比于现有的需要分别形成两次掩膜层，节省了工艺步骤，简化了制作工艺。
进一步的，本发明的技术方案在所述源/漏极和金属插塞之间形成了界面层，所述界面层可以降低金属插塞与源/漏极之间势垒高度，使所述源/漏极中的载流子更容易进入金属插塞中，从而可以降低源/漏极与金属插塞之间的接触电阻，从而提高所述鳍式场效应晶体管性能。
附图说明
图1至图5是现有技术的鳍式场效应晶体管的形成过程的示意图；
图6至图13是本发明的实施例的鳍式场效应晶体管的形成过程的示意图。
具体实施方式
如背景技术中所述，现有技术形成鳍式场效应晶体管的源/漏极和金属插塞的过程中需要分别形成第一掩膜层和第二掩膜层，相应的需要两次图形化工艺，形成工艺步骤较为复杂。
进一步的，现有技术一般直接在所述源/漏极表面的通孔内填充金属材料形成金属插塞，所述金属插塞和源/漏极表面的接触电阻较大，会降低源/漏电流，从而影响鳍式场效应晶体管的性能。
本发明的技术方案，在介质层上形成图形化的掩膜层，然后以图形化的掩膜层掩膜刻蚀介质层，在介质层中形成开口，接着以图形化的掩膜层为掩膜，沿开口刻蚀相邻栅极结构之间暴露的鳍部，形成凹槽，在凹槽中形成源/漏极，在开口内形成界面层和位于所述界面层表面的金属插塞。形成开口和凹槽时，只需要形成一次图形化的掩膜，相比于现有的需要两次形成掩膜层，节省了工艺步骤，简化了制作工艺。并且在所述源/漏极和金属插塞之间加入界面层，能够有效降低插塞与源/漏极之间的接触电阻，提高鳍式场效应晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图6，提供半导体衬底100，所述半导体衬底100表面形成有鳍部101，所述鳍部101上具有若干横跨所述鳍部101侧壁和顶部的栅极结构102。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100的材料为硅。
所述半导体衬底100表面具有凸起的鳍部101，本实施例中，所述鳍部101通过刻蚀半导体衬底100形成，在本发明的其他实施例中，所述鳍部101通过外延工艺形成。
所述鳍部101中还可以根据形成的鳍式场效应晶体管的类型不同，而掺杂不同类型的杂质离子，用于调节鳍式场效应晶体管的阈值电压。本实施例中，待形成的鳍式场效应晶体管为P型鳍式场效应晶体管时，鳍部101中可以掺杂N型杂质离子。在本发明的其他实施例中，待形成的鳍式场效应晶体管为N型鳍式场效应晶体管时，鳍部101中可以掺杂P型杂质离子。
本实施例中，所述半导体衬底100上还形成有隔离结构103，所述隔离结构103的表面低于鳍部101的顶部表面，所述隔离结构103用于电学隔离相邻的鳍部101，所述隔离结构103的材料为氧化硅、氮化硅或氮氧化硅，本实施例中所述隔离结构103的材料为氧化硅。隔离结构103形成的具体过程为：首先形成覆盖所述半导体衬底100和鳍部101的隔离材料层；然后采用化学机械研磨工艺平坦化所述隔离材料层，以鳍部101的顶部表面为停止层；接着刻蚀去除部分所述隔离材料层，形成隔离结构103，所述隔离结构103的表面低于鳍部101的顶部表面。
所述栅极结构102覆盖所述鳍部101的顶部和部分侧壁的表面，每个鳍部101上具有若干栅极结构102（大于等于两个），本实施例中，以三个栅极结构102作为示例，每个栅极结构102包括：位于所述鳍部101的顶部和部分侧壁上的栅介质层（未示出）、位于栅介质层表面的栅电极层（未示出）。本实施例中，所述栅介质层的材料为氧化硅，所述栅电极层的材料为多晶硅。在本发明的其他实施例中，所述栅介质层的材料可以是高K介质材料，所述栅电极层的材料为金属材料。
请参考图7，为图6沿CD方向的剖面结构示意图。
所述栅极结构102的顶部表面还具有盖帽绝缘层105，所述盖帽绝缘层105用于隔离后续形成的源/漏极上金属插塞与栅极结构，所述盖帽绝缘层105可以为现有工艺形成栅极结构时在栅极结构上形成的硬掩膜层，所述盖帽绝缘层105也可以通过沉积绝缘材料层，然后通过刻蚀绝缘材料层形成。在本发明的其他实施例中，可以不形成所述盖帽绝缘层。
所述栅极结构102的两侧还具有侧墙104，所述侧墙作为后续形成的插塞与栅极结构102之间的隔离层，所述侧墙104为单层或多层堆叠结构。
请参考图8，形成覆盖所述鳍部101、栅极结构102、侧墙104、盖帽绝缘层105和半导体衬底100的介质层106，所述介质层106的表面高于栅极结构102的顶部表面。
具体的，形成所述介质层的方法包括：采用化学气相沉积工艺或旋涂工艺形成覆盖所述鳍部101、栅极结构102、侧墙104、盖帽绝缘层105和半导体衬底100的介质材料层（图中未示出）；然后采用化学机械研磨工艺对所述介质材料层进行平坦化，形成介质层106，并且所述介质层106的表面高于所述盖帽绝缘层105的表面。在本发明的其他实施例中，不形成所述盖帽绝缘层，所述介质层的表面高于栅极结构102的顶部表面。
所述介质层106的材料与侧墙104的材料不相同，后续刻蚀介质层106形成开口时，使得介质层106的材料与侧墙104的材料具有不同的刻蚀选择比，从而保留所述侧墙104。
所述介质层106的材料为SiN、SiOCN、SiON或SiBCN，本实施例中所述介质层106的材料为SiN。
请参考图9，在所述介质层106表面形成图形化的掩膜层107，以所述图形化的掩膜层107为掩膜，刻蚀所述介质层106，在所述介质层106内形成开口108，所述开口108暴露出相邻的栅极结构102之间的鳍部101的表面和侧墙104的表面。
所述图形化的掩膜层107材料可以为光刻胶或硬掩膜材料，所述硬掩膜材料为无定形碳、BN、TiN、TaN或SiC。所述图形化的掩膜层107的图形定义出所述开口的位置和形状。所述掩膜层107的图形宽度等于或大于所述相邻侧墙104之间的距离。
所述开口108暴露出相邻栅极结构102之间的鳍部101表面和侧墙104表面，后续沿开口108刻蚀暴露的鳍部101形成凹槽时，使得凹槽的宽度和位置与开口108的底部的宽度和位置相对应，便于后续在凹槽中填充应力材料，形成源/漏极。
本实施例中，所述开口108包括第一部分118和第二部分128：第一部分118位于相邻的栅极结构102之间，且第一部分118暴露出相邻的栅极结构102之间的侧墙104的表面和部分鳍部101的表面；第二部分128位于第一部分118上方的介质层106中，并且第二部分128的宽度大于第一部分118的宽度。在本发明的其他实施例中，所述第二部分128还可以暴露出部分盖帽绝缘层105的表面。而在本发明的另一实施例中，如果在所述栅极结构102顶部没有形成所述绝缘盖帽层，则所述栅极结构102顶部被介质层106覆盖，所述第二部分128不能暴露出所述栅极结构102的顶部，确保所述栅极结构102与后续在开口108内形成的金属插塞隔离。
随着半导体制作的线宽的不断减小，相邻栅极结构102之间的间距也不断减小，当在两相邻的栅极结构102之间的介质层中形成开口（或者通孔）时会受到现有光刻工艺窗口的限制，而本发明的实施例中，由于开口108的第二部分128的宽度大于第一部分118的宽度，而所述开口108的第一部分118是在第二部分128形成后刻蚀形成的，形成开口108时的光刻工艺窗口大小跟第一部分118宽度无关，形成开口108时的光刻工艺窗口只跟第二部分128的宽度有关，由于第二部分128的宽度较宽，即使在相邻栅极结构102之间的间距较小（或者第一部分118的宽度较小）时，形成开口108时仍可以保持较大的光刻工艺窗口。
可以采用干法刻蚀工艺刻蚀所述介质层106，所述干法刻蚀工艺采用的气体可以为CH3F、CH2F2或CHF3中的一种或多种。
在本发明的其他实施例中，还可以采用湿法刻蚀工艺刻蚀所述介质层106，所述湿法刻蚀工艺采用的溶液可以为磷酸溶液。
在本发明的其他实施例中，可以在刻蚀形成开口108的同时，在所述栅极结构102顶部形成通孔，后续在源/漏极表面形成金属插塞的同时，在所述通孔内形成连接所述栅极结构的金属插塞。
请参考图10，沿所述开口108刻蚀所述鳍部101，在鳍部101中形成凹槽110。
本实施例中，采用干法刻蚀工艺形成所述凹槽110，所述干法刻蚀采用的气体可以为HBr或者CF4，形成的所述凹槽110的形状为矩形，在本发明的其他实施例中，还可以采用湿法刻蚀工艺形成所述凹槽110。
在本发明的其他实施例中，所述凹槽110的形状为Σ形，后续在凹槽110内填充应力材料时，应力材料与沟道区的距离变小，使得所述应力材料对鳍式场效应晶体管沟道区的应力增大，有利于提高鳍式场效应晶体管沟道区载流子的迁移率，从而提高所述鳍式场效应晶体管的性能。
请参考图11，在所述凹槽110（请参考图10）内形成源/漏极120。
采用外延沉积工艺，在所述凹槽110（请参考图10）内填充满应力材料，形成所述源/漏极120。
具体的，所述待形成鳍式场效应晶体管为P型鳍式场效应晶体管时，采用选择性外延工艺在所述凹槽110内形成锗硅材料，所述锗硅材料可以给所述P型鳍式场效应晶体管的沟槽区域提供压应力，从而提高所述P型鳍式场效应晶体管的载流子迁移率。在进行选择性外延形成应力材料时，硅锗中原位掺杂有P型杂质，所述P型杂质为硼离子、铝离子、铟离子中的一种或几种。
所述待形成鳍式场效应晶体管为N鳍式场效应晶体管时，采用选择性外延工艺在所述凹槽110内形成碳化硅材料，所述碳化硅材料可以给所述N鳍式场效应晶体管的沟槽区域提供拉应力，从而提高所述N鳍式场效应晶体管的载流子迁移率。在进行选择性外延形成应力材料时，硅锗中原位掺杂有N杂质，所述N型杂质为磷离子、砷离子、锑离子中的一种或几种。
所述源/漏极120作为相邻栅极结构对应的晶体管的共享源/漏极。
请参考图12，在所述开口108（请参考图11）内依次形成位于所述源/漏极120表面并覆盖所述掩膜层107的界面材料层200、位于所述界面材料层200表面的阻挡材料层300、位于所述阻挡材料层300表面并填充满所述开口108的金属材料层400。
所述界面材料层200的厚度小于0.3nm，可以是10埃、20埃、50埃、100埃、200埃或250埃。可以采用原子层沉积工艺形成所述界面材料层200，所述原子层沉积工艺可以较好的控制所述界面材料层200的厚度。所述界面材料层200的要求具有较低的厚度，所述源/漏极120内的载流子才可以通过隧穿机制穿过所述界面材料层200进入到阻挡材料层300和金属材料层400中，所以本实施例中，优选的，所述界面材料层200的厚度为0.2nm。本实施例中，所述界面材料层200的材料为氧化钛，采用TiCl4和H2O作为反应气体，H2作为吹扫气体，反应温度为200℃～500℃，所述TiCl4的流速为50sccm～200sccm，所述H2O的流速为50sccm～200sccm，H2的流速为50sccm～500sccm。
所述界面材料层200为单层结构，所述界面材料层200可以是金属氧化物层，例如可以是氧化钛、氧化钨、氧化铝或氧化镧等；在本发明的其他实施例中，所述界面材料层200还可以是双层堆叠结构，所述界面材料层200包括位于源/漏极120表面并覆盖所述掩膜层107的氧化硅层和位于所述氧化硅层表面的金属氧化物层，所述金属氧化物层的材料可以是氧化钛、氧化钨、氧化铝或氧化镧等。
所述阻挡材料层300的材料为氮化钛或氮化钨等金属材料。所述阻挡材料层300可以阻止所述界面材料中的氧原子扩散进入后续形成的金属材料层中，降低所述金属材料层的导电率。所述阻挡材料层300的厚度为0.2nm～1nm，可以采用化学气相沉积或原子层沉积工艺形成所述阻挡材料层。本实施例中，所述阻挡材料层300的材料为氮化钛。
所述金属材料层400的材料为钨、钛等金属材料，可以采用化学气相沉积或物理气相沉积工艺形成所述金属材料层400，所述金属材料层400覆盖所述阻挡材料层300的表面，并且填充满所述开口108（请参考图11）。在本发明的其他实施例中，可以不形成所述阻挡材料层300，直接在所述界面材料层200表面直接形成所述金属材料层400。在本发明的其他实施例中，还可以直接在所述界面材料层200表面先形成一厚度较小的金属薄膜，所述金属薄膜的厚度可以是0.5nm～2nm，然后再在所述金属薄膜表面依次形成阻挡材料层和金属层，所述金属薄膜的材料可以是钛或钨等金属材料。
请参考图13，以所述介质层106为停止层，对所述金属材料层400（请参考图12）、阻挡材料层300（请参考图12）和界面材料层200（请参考图12）进行平坦化，去除位于所述介质层106表面的掩膜层107和部分金属材料层400（请参考图12）、阻挡材料层300（请参考图12）和界面材料层200（请参考图12），在所述开口108（请参考图11）内形成界面层201和金属插塞。
所述金属插塞包括：位于所述界面层201表面的阻挡层301和位于所述阻挡层301表面并填充满所述开口的金属层401。
现有技术中，在源/漏极表面直接形成金属插塞，所述金属插塞的材料为金属、源/漏极的材料为半导体材料，两者接触会在所述源/漏极表面形成一个较大的势垒，提高了载流子从源/漏极进入所述金属插塞内的难度，所以，现有技术中直接在源/漏极表面形成金属插塞会具有较大的接触电阻，影响晶体管的性能。
本实施例中，在所述源/漏极120表面形成一界面层201，再在所述界面层201表面形成金属插塞。所述界面层201可以降低源/漏极120和金属插塞之间的势垒，降低源/漏极120中载流子进入金属插塞的难度，从而降低所述金属插塞和源/漏极之间的接触电阻，提高晶体管的性能。
进一步的，所述界面层201内还会出现偶极子的分布，所述偶极子可以使载流子更容易通过所述界面层201进入到金属插塞中，进一步降低所述源/漏极的接触电阻。不同的界面层201的材料形成的偶极子的方向不同，对于不同类型的鳍式场效应晶体管的源/漏接触电阻的减小作用不同。
本实施例中，所述界面层201为单层结构，待形成的鳍式场效应晶体管晶体管为P型晶体管时，所述界面层201的材料，可以是氧化钛或氧化铝；待形成的鳍式场效应晶体管晶体管为N型晶体管时，所述界面层201的材料，可以是氧化镧。在本发明的其他实施例中，所述界面层201还可以是双层结构，包括位于源/漏极120表面的氧化硅层，和位于所述氧化硅层表面的金属氧化物层。所述氧化硅层中的氧离子会扩散进入所述金属氧化物层中，在所述氧化硅层和金属氧化物层的界面上形成更多的偶极子分布，从而进一步降低所述鳍式场效应晶体管的源/漏极接触电阻，从而提高所述鳍式场效应晶体管的性能。
本发明的而其他实施例中，可以采用上述方法，在形成CMOS鳍式场效应晶体管的过程中，分别形成N型鳍式场效应晶体管和P型鳍式场效应晶体管的源/漏极，并且分别形成所述N型鳍式场效应晶体管和P型鳍式场效应晶体管的源/漏极表面的界面层和位于界面层表面的金属插塞。
本实施例还提供一种采用上述方法形成的鳍式场效应晶体管。
请参考图13，为所述鳍式场效应晶体管的结构示意图。
半导体衬底100，所述半导体衬底表面形成有鳍部101，所述鳍部101上具有若干横跨所述鳍部101侧壁和顶部的栅极结构102，所述栅极结构102两侧具有侧墙104；覆盖所述鳍部101、栅极结构102、侧墙104和半导体衬底100的介质层106，所述介质层106的表面高于栅极结构102的顶部表面，所述介质层106中具有开口，所述开口暴露出相邻的栅极结构之间的鳍部101表面和侧墙104的表面；位于开口底部的鳍部中的凹槽；填充满所述凹槽的应力材料，所述应力材料构成鳍式场效应晶体管的源/漏极120；位于所述源/漏极120表面、开口内壁表面的界面层201；位于所述界面层201表面并填充满所述开口的金属插塞，所述金属插塞包括阻挡层201和金属层301。
所述界面层201为单层结构或双层结构，其中单层结构的界面层201为金属氧化物层，所述金属氧化物层的材料为氧化钛、氧化钨、氧化铝或氧化镧；所述双层结构的界面层201包括位于所述源/漏极120表面、开口内壁表面上的氧化硅层和位于所述氧化硅表面的金属氧化物层，所述金属氧化物层的材料为氧化钛、氧化钨、氧化铝或氧化镧。
所述界面层的厚度小于0.3nm，可以是10埃、20埃、50埃、100埃、200埃或250埃。所述界面层201要求具有较低的厚度，所述源/漏极120内的载流子才可以通过隧穿机制穿过所述界面层201进入到金属插塞中。本实施例中，优选的，所述界面材料层200的厚度为0.2nm。
所述金属层401的材料为钨或钛，所述阻挡层301的材料为氮化钛或氮化钨，阻挡层301的厚度为0.2nm～1nm.
所述开口包括第一部分和第二部分，第一部分位于相邻的栅极结构之间，且第一部分暴露出相邻的栅极结构之间的侧墙的表面和鳍部的表面，第二部分位于第一部分上方的介质层中，第二部分的宽度大于第一部分的宽度。
所述介质层106的材料为SiN、SiOCN、SiON或SiBCN，所述侧墙的材料为SiN或SiO2
所述界面层201可以降低金属插塞与源/漏极120之间的接触电阻，提高所述鳍式场效应晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面形成有鳍部，所述鳍部上具有若干横跨所述鳍部侧壁和顶部的栅极结构，所述栅极结构两侧具有侧墙；
形成覆盖所述鳍部、栅极结构、侧墙和半导体衬底的介质层，所述介质层的表面高于栅极结构的顶部表面；
刻蚀所述介质层，形成开口，所述开口暴露出相邻栅极结构之间的鳍部表面和侧墙表面；
沿所述开口刻蚀所述鳍部，在鳍部中形成凹槽；
在所述凹槽内形成源/漏极；
在所述开口内形成位于所述源/漏极表面和开口内壁表面的界面层；
在所述界面层表面形成填充满所述开口的金属插塞，所述界面层使源/漏极和金属插塞之间的势垒降低；
所述界面层为单层结构或双层结构，所述单层结构的界面层为金属氧化物层；或者，所述双层结构的界面层包括位于所述源/漏极表面、开口内壁表面上的氧化硅层和位于所述氧化硅表面的金属氧化物层。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述金属氧化物层的材料为氧化钛、氧化钨、氧化铝或氧化镧。
3.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述界面层的厚度小于0.3nm。
4.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述界面层的方法为原子层沉积工艺。
5.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述金属插塞包括位于界面层表面的阻挡层和位于阻挡层表面的金属层。
6.根据权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述金属层的材料为钨或钛。
7.根据权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述阻挡层的材料为氮化钛或氮化钨。
8.根据权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述阻挡层的形成工艺为原子层沉积工艺或化学气相沉积工艺。
9.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述开口包括第一部分和第二部分，第一部分位于相邻的栅极结构之间，且第一部分暴露出相邻的栅极结构之间的侧墙的表面和鳍部的表面，第二部分位于第一部分上方的介质层中，第二部分的宽度大于第一部分的宽度。
10.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述侧墙的材料与介质层的材料不相同。
11.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，采用外延沉积工艺，在所述凹槽内填充满应力材料，形成所述源/漏极。
12.根据权利要求11所述的鳍式场效应晶体管的形成方法，其特征在于，所述应力材料为硅锗或碳化硅，所述应力材料的形成工艺为选择性外延。
13.一种鳍式场效应晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底表面形成有鳍部，所述鳍部上具有若干横跨所述鳍部侧壁和顶部的栅极结构，所述栅极结构两侧具有侧墙；
覆盖所述鳍部、栅极结构、侧墙和半导体衬底的介质层，所述介质层的表面高于栅极结构的顶部表面，所述介质层中具有开口，所述开口暴露出相邻的栅极结构之间的鳍部表面和侧墙的表面；
位于开口底部的鳍部中的凹槽；
填充满所述凹槽的应力材料，所述应力材料构成鳍式场效应晶体管的源/漏极；
位于所述源/漏极表面、开口内壁表面的界面层；
位于所述界面层表面并填充满所述开口的金属插塞；
所述界面层为单层结构，所述单层结构的界面层为位于所述源/漏极表面、开口内壁表面上的金属氧化物层；或者，所述界面层为双层结构，所述双层结构的界面层的材料包括位于所述源/漏极表面、开口内壁表面上的氧化硅层和位于所述氧化硅表面的金属氧化物层。
14.根据权利要求13所述的鳍式场效应晶体管，其特征在于，所述单层结构的界面层中，所述金属氧化物层的材料为氧化钛、氧化钨、氧化铝或氧化镧。
15.根据权利要求13所述的鳍式场效应晶体管，其特征在于，所述双层结构的界面层中，所述金属氧化物层的材料为氧化钛、氧化钨、氧化铝或氧化镧。
16.根据权利要求13所述的鳍式场效应晶体管，其特征在于，所述开口包括第一部分和第二部分，第一部分位于相邻的栅极结构之间，且第一部分暴露出相邻的栅极结构之间的侧墙的表面和鳍部的表面，第二部分位于第一部分上方的介质层中，第二部分的宽度大于第一部分的宽度。
CN201310277694.9A 2013-07-03 2013-07-03 鳍式场效应晶体管及其形成方法 Active CN104282566B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310277694.9A CN104282566B (zh) 2013-07-03 2013-07-03 鳍式场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310277694.9A CN104282566B (zh) 2013-07-03 2013-07-03 鳍式场效应晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN104282566A CN104282566A (zh) 2015-01-14
CN104282566B true CN104282566B (zh) 2017-12-29

Family

ID=52257345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310277694.9A Active CN104282566B (zh) 2013-07-03 2013-07-03 鳍式场效应晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN104282566B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707331B2 (en) * 2017-04-28 2020-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device with a reduced width
CN110875183B (zh) * 2018-08-29 2023-04-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998873A (en) * 1998-12-16 1999-12-07 National Semiconductor Corporation Low contact resistance and low junction leakage metal interconnect contact structure
KR101561059B1 (ko) * 2008-11-20 2015-10-16 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8264032B2 (en) * 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US20130011984A1 (en) * 2011-07-07 2013-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Using Hexachlorodisilane as a Silicon Precursor for Source/Drain Epitaxy

Also Published As

Publication number Publication date
CN104282566A (zh) 2015-01-14

Similar Documents

Publication Publication Date Title
US11581421B2 (en) Semiconductor device and method of manufacturing the same
US10461176B2 (en) FinFET device including a stem region of a fin element
TWI766994B (zh) 半導體裝置及其製造方法
JP5409997B2 (ja) ＦｉｎＦＥＴデバイス中にゲートを形成する方法、および半導体デバイスの製造方法
US20110248348A1 (en) Hybrid Gate Process For Fabricating Finfet Device
CN106847685A (zh) 高k金属栅晶体管的形成方法
KR20140099212A (ko) 맨드렐 산화 공정을 사용하여 finfet 반도체 디바이스용 핀들을 형성하는 방법
US20130256767A1 (en) Source/drain contacts for non-planar transistors
TW202109880A (zh) 半導體裝置
TWI801933B (zh) 積體電路裝置及其製造方法
TW202209555A (zh) 半導體元件的製造方法及半導體元件
TW202205592A (zh) 半導體元件結構
TWI721605B (zh) 積體電路結構及其形成方法
US10297454B2 (en) Semiconductor device and fabrication method thereof
TWI780604B (zh) 半導體裝置及其製造方法
US20230369333A1 (en) Semiconductor device and manufacturing method thereof for selectively etching dummy fins
CN104282566B (zh) 鳍式场效应晶体管及其形成方法
CN110718465A (zh) 半导体结构及其形成方法
US20210126097A1 (en) Semiconductor Devices and Methods
TW202123464A (zh) 半導體結構
US11942478B2 (en) Semiconductor device structure and methods of forming the same
TWI735954B (zh) 半導體元件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant