JPH0590573A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0590573A JPH0590573A JP25111791A JP25111791A JPH0590573A JP H0590573 A JPH0590573 A JP H0590573A JP 25111791 A JP25111791 A JP 25111791A JP 25111791 A JP25111791 A JP 25111791A JP H0590573 A JPH0590573 A JP H0590573A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- electrode
- semiconductor device
- present
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 14
- 230000005669 field effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002772 conduction electron Substances 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【構成】高濃度不純物をドーピングした半導体をとりま
くように形成されたゲート電極に電圧を印加することに
より、半導体周囲から空乏層が内部に向かって広がる半
導体装置を提供する。
くように形成されたゲート電極に電圧を印加することに
より、半導体周囲から空乏層が内部に向かって広がる半
導体装置を提供する。
Description
【0001】
【産業上の利用分野】本発明は半導体装置の構造に関す
るものである。
るものである。
【0002】
【従来の技術】従来の半導体装置、例えばバイポーラ型
トランジスタ、MOS型トランジスタ、或は接合型トラ
ンジスタは、その動作において半導体内の界面等を利用
して平面内にキャリアの伝導路を形成していた。例え
ば、図1のような基本構造を持つnチャネルMOS電界
効果トランジスタのZ軸103−Y軸102を含む平面
での断面構造は、図11のようにp型半導体501両端
にn+型のドレイン502及びソース503が形成され
てなる。ゲート電極506に正の電圧を印加したときの
Y軸102の一次元上のエネルギーバンド図は図13の
ようになる。このとき、伝導電子は半導体周辺部に誘起
された反転層507を通ってソース503からドレイン
502へ移動できる。半導体内部504はすべて空乏化
している。pチャネルMOS電界効果トランジスタにお
いても同様に半導体周辺部に反転層を形成するように作
製される。このような構造はMOS電界効果トランジス
タでは完全空乏化素子として知られている(Techn
ical Digest ofIEEE IEDM、D
ecember1988、pp222−225)。
トランジスタ、MOS型トランジスタ、或は接合型トラ
ンジスタは、その動作において半導体内の界面等を利用
して平面内にキャリアの伝導路を形成していた。例え
ば、図1のような基本構造を持つnチャネルMOS電界
効果トランジスタのZ軸103−Y軸102を含む平面
での断面構造は、図11のようにp型半導体501両端
にn+型のドレイン502及びソース503が形成され
てなる。ゲート電極506に正の電圧を印加したときの
Y軸102の一次元上のエネルギーバンド図は図13の
ようになる。このとき、伝導電子は半導体周辺部に誘起
された反転層507を通ってソース503からドレイン
502へ移動できる。半導体内部504はすべて空乏化
している。pチャネルMOS電界効果トランジスタにお
いても同様に半導体周辺部に反転層を形成するように作
製される。このような構造はMOS電界効果トランジス
タでは完全空乏化素子として知られている(Techn
ical Digest ofIEEE IEDM、D
ecember1988、pp222−225)。
【0003】一方、断面方向の長さが電子のドブロイ波
長(〜10nm)と同程度の細線構造の半導体では10
6cm2/Vsecもの電子移動度を有することが指摘され
ている(Jap.J.Appl.Phys.,Vol.
19,No.12,pp.L735−L738,De
c.,1980)。このような細線構造を実現するため
に従来は図14或は図15に示すように原子層レベルで
制御された極薄膜半導体の切断面に反転層を形成して得
ていた。
長(〜10nm)と同程度の細線構造の半導体では10
6cm2/Vsecもの電子移動度を有することが指摘され
ている(Jap.J.Appl.Phys.,Vol.
19,No.12,pp.L735−L738,De
c.,1980)。このような細線構造を実現するため
に従来は図14或は図15に示すように原子層レベルで
制御された極薄膜半導体の切断面に反転層を形成して得
ていた。
【0004】
【発明が解決しようとする課題】上述したように電気伝
導路の断面方向の長さが電子のドブロイ波長と同程度の
細線構造では、その一次元性から散乱の非常に抑制され
た電子輸送を起こすと考えられ、超高速電子デバイスへ
の応用が期待されている。
導路の断面方向の長さが電子のドブロイ波長と同程度の
細線構造では、その一次元性から散乱の非常に抑制され
た電子輸送を起こすと考えられ、超高速電子デバイスへ
の応用が期待されている。
【0005】しかしながら、半導体の伝導部の幅を電子
のドブロイ波長程に細くするにはMOCVD法やMBE
法等を用いて原子層レベルの構造を作製しなければなら
ず、大規模な回路素子への適用は困難であった。
のドブロイ波長程に細くするにはMOCVD法やMBE
法等を用いて原子層レベルの構造を作製しなければなら
ず、大規模な回路素子への適用は困難であった。
【0006】
【課題を解決するための手段】本発明は上記の要請に鑑
みてなされたものであり、第1の電極に印加する電圧に
よって第2の電極と第3の電極との間にある半導体のイ
ンピーダンスを制御する半導体装置であって、前記第1
の電極に電位を与えることにより、前記半導体の周辺部
から空乏層が広がり、かつまた、前記半導体の中心部の
みに導電領域が形成されてなる半導体装置を提供するも
のである。
みてなされたものであり、第1の電極に印加する電圧に
よって第2の電極と第3の電極との間にある半導体のイ
ンピーダンスを制御する半導体装置であって、前記第1
の電極に電位を与えることにより、前記半導体の周辺部
から空乏層が広がり、かつまた、前記半導体の中心部の
みに導電領域が形成されてなる半導体装置を提供するも
のである。
【0007】また、前記第1の電極と前記半導体との間
に絶縁薄膜が形成されてなる半導体装置を提供するもの
である。
に絶縁薄膜が形成されてなる半導体装置を提供するもの
である。
【0008】更に、前記半導体は一導電型を有し、ま
た、前記第1の電極は他導電型の半導体からなって、前
記半導体と前記第1の電極とは直接接触してなる半導体
装置を提供するものである。
た、前記第1の電極は他導電型の半導体からなって、前
記半導体と前記第1の電極とは直接接触してなる半導体
装置を提供するものである。
【0009】また、前記第1の電極は金属からなって、
前記半導体と前記第1の電極とは直接接触してなる半導
体装置を提供するものである。
前記半導体と前記第1の電極とは直接接触してなる半導
体装置を提供するものである。
【0010】
【作用】上述のように、電極の電位によって半導体の周
辺部のみを空乏化することにより、半導体中央部に疑似
一次元構造の伝導部を形成することが可能となる。
辺部のみを空乏化することにより、半導体中央部に疑似
一次元構造の伝導部を形成することが可能となる。
【0011】
【実施例】以下、本発明の実施例を図面を用いて説明す
るが、本発明はこれに限定されるものではない。
るが、本発明はこれに限定されるものではない。
【0012】図2及び図3は本発明の第1の実施例を示
すnチャネルMOSトランジスタ型素子の基本構造断面
図である。この素子は図1に示すように、直方体状の半
導体104(図2中、201)を取り囲み、電極105
(図2、図3中、206)が絶縁体106(図2、図3
中、205)を挟んで形成されるが、半導体104は直
方体状に限定されるものではなく、円柱状、多角形状で
もよく、このとき、Z軸103に対して線対称な立体で
あることが好ましい。
すnチャネルMOSトランジスタ型素子の基本構造断面
図である。この素子は図1に示すように、直方体状の半
導体104(図2中、201)を取り囲み、電極105
(図2、図3中、206)が絶縁体106(図2、図3
中、205)を挟んで形成されるが、半導体104は直
方体状に限定されるものではなく、円柱状、多角形状で
もよく、このとき、Z軸103に対して線対称な立体で
あることが好ましい。
【0013】半導体201は全体がn+タイプであり、
ノーマリ状態でドレイン202とソース203の間は導
通状態となっており、電極206に負の電位を与える
と、空乏層207は半導体201の周辺部から中心部へ
かけて広がる。その結果、ソース203とドレイン20
2を結ぶ導電路204は半導体201の中心部付近のみ
の細線構造となる。この導電路204は100nm平方
以下の断面積を有する疑似一次元構造に制御される。
ノーマリ状態でドレイン202とソース203の間は導
通状態となっており、電極206に負の電位を与える
と、空乏層207は半導体201の周辺部から中心部へ
かけて広がる。その結果、ソース203とドレイン20
2を結ぶ導電路204は半導体201の中心部付近のみ
の細線構造となる。この導電路204は100nm平方
以下の断面積を有する疑似一次元構造に制御される。
【0014】図3におけるXY平面内の任意の一方向に
沿う直線上のエネルギーバンド図を図4に示す。図中、
Ecは伝導帯の底、Efは半導体のフェルミ準位、Ei
は真性半導体のフェルミ準位、Evは価電子帯の上端を
示す。電極のフェルミ準位と半導体のフェルミ準位との
差は外部印加電圧に等しい。
沿う直線上のエネルギーバンド図を図4に示す。図中、
Ecは伝導帯の底、Efは半導体のフェルミ準位、Ei
は真性半導体のフェルミ準位、Evは価電子帯の上端を
示す。電極のフェルミ準位と半導体のフェルミ準位との
差は外部印加電圧に等しい。
【0015】図5は本発明の第2の実施例であるpチャ
ネル接合型トランジスタ素子及び本発明の第3の実施例
であるnチャネル接合型トランジスタ素子の基本構造の
外観を示し、図6はその断面模式図である。この第2及
び第3の実施例は図2及び図3に示した第1の実施例の
絶縁薄膜205(図1中、106)のない構造であり、
半導体1004と電極1005は直接接触している。こ
の第2の実施例及び第3の実施例のエネルギーバンド図
を示したものが、図7及び図8である。
ネル接合型トランジスタ素子及び本発明の第3の実施例
であるnチャネル接合型トランジスタ素子の基本構造の
外観を示し、図6はその断面模式図である。この第2及
び第3の実施例は図2及び図3に示した第1の実施例の
絶縁薄膜205(図1中、106)のない構造であり、
半導体1004と電極1005は直接接触している。こ
の第2の実施例及び第3の実施例のエネルギーバンド図
を示したものが、図7及び図8である。
【0016】具体的なデバイス構造への適用としては、
図9示す構造(TechnicalDigest of
IEEE IEDM、December1988、p
p222−225)や図10に示す構造(IEEE T
echnicalDigest of IEDM,pp
595−598,1980)が考えられる。このような
構造を作製する時、半導体の不純物濃度を一様な高濃度
に制御することにより、本発明による半導体装置を得る
ことが可能になる。
図9示す構造(TechnicalDigest of
IEEE IEDM、December1988、p
p222−225)や図10に示す構造(IEEE T
echnicalDigest of IEDM,pp
595−598,1980)が考えられる。このような
構造を作製する時、半導体の不純物濃度を一様な高濃度
に制御することにより、本発明による半導体装置を得る
ことが可能になる。
【0017】また、上記半導体としてシリコンが考えら
れるが、本発明はこれに限定されるものではない。
れるが、本発明はこれに限定されるものではない。
【0018】
【発明の効果】以上のように、本発明によって、従来の
MOS−LSIの作製に用いられてきた0.1μmオー
ダーの微細加工技術によって作製されたデバイスにおい
て、ドブロイ波長程度の伝導部を形成することができ、
超高速電子デバイスを供給することが可能となる。
MOS−LSIの作製に用いられてきた0.1μmオー
ダーの微細加工技術によって作製されたデバイスにおい
て、ドブロイ波長程度の伝導部を形成することができ、
超高速電子デバイスを供給することが可能となる。
【図1】基本的な素子構造(MOS型)を示す図であ
る。
る。
【図2】本発明の第1の実施例による図1のyz平面で
の断面図である。
の断面図である。
【図3】本発明の第1の実施例による図1のxy平面で
の断面図である。
の断面図である。
【図4】本発明の第1の実施例のエネルギーバンド図で
ある。
ある。
【図5】他の基本的な素子構造(pn接合型、ショット
キー接合型)を示す図である。
キー接合型)を示す図である。
【図6】本発明の第2の実施例(pn接合型)及び第3
の実施例(ショットキー接合型)による図5のyz平面
での断面図である。
の実施例(ショットキー接合型)による図5のyz平面
での断面図である。
【図7】本発明の第2の実施例のエネルギーバンド図で
ある。
ある。
【図8】本発明の第3の実施例のエネルギーバンド図で
ある。
ある。
【図9】本発明による半導体装置の具体的な素子構造へ
の適用図である。
の適用図である。
【図10】本発明による半導体装置の他の具体的な素子
構造への適用図である。
構造への適用図である。
【図11】従来例による図1のyz平面での断面図であ
る。
る。
【図12】従来例による図1のxy平面での断面図であ
る。
る。
【図13】従来例(nチャネルMOSトランジスタ)の
エネルギーバンド図である。
エネルギーバンド図である。
【図14】量子細線デバイスの従来例を示す図である。
【図15】量子細線デバイスの他の従来例を示す図であ
る。
る。
101、1001 X軸 102、1002 Y軸 103、1003 Z軸 104、201、1004、1104 半導体 202 ドレイン 203 ソース 204 導電路 106、205 絶縁薄膜 105、206、1005、1105 電極(第1の
電極) 207 空乏層
電極) 207 空乏層
Claims (4)
- 【請求項1】 第1の電極に印加する電圧によって第2
の電極と第3の電極との間にある半導体のインピーダン
スを制御する半導体装置であって、 前記第1の電極に電位を与えることにより、前記半導体
の周辺部から空乏層が広がり、かつまた、前記半導体の
中心部のみに導電領域が形成されてなることを特徴とす
る半導体装置。 - 【請求項2】 前記第1の電極と前記半導体との間に絶
縁薄膜が形成されてなることを特徴とする請求項1に記
載の半導体装置。 - 【請求項3】 前記半導体は一導電型を有し、また、前
記第1の電極は他導電型の半導体からなって、前記半導
体と前記第1の電極とは直接接触してなることを特徴と
する請求項1に記載の半導体装置。 - 【請求項4】 前記第1の電極は金属からなって、前記
半導体と前記第1の電極とは直接接触してなることを特
徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25111791A JPH0590573A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25111791A JPH0590573A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0590573A true JPH0590573A (ja) | 1993-04-09 |
Family
ID=17217913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25111791A Pending JPH0590573A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0590573A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011061196A (ja) * | 2009-09-01 | 2011-03-24 | Taiwan Semiconductor Manufacturing Co Ltd | 蓄積型finfet、回路、及びその製造方法 |
-
1991
- 1991-09-30 JP JP25111791A patent/JPH0590573A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011061196A (ja) * | 2009-09-01 | 2011-03-24 | Taiwan Semiconductor Manufacturing Co Ltd | 蓄積型finfet、回路、及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2773487B2 (ja) | トンネルトランジスタ | |
TW201611276A (zh) | 熱離子-過驅動穿隧場效應電晶體及其製造與操作方法 | |
US3439236A (en) | Insulated-gate field-effect transistor with critical bulk characteristics for use as an oscillator component | |
US6933572B2 (en) | Field-shielded SOI-MOS structure free from floating body effect, and method of fabrication therefor | |
US20200328283A1 (en) | Field effect transistor, method of fabricating field effect transistor, and electronic device | |
Jain et al. | Sub-10 nm scalability of junctionless FETs using a ground plane in high-k box: a simulation study | |
US3105177A (en) | Semiconductive device utilizing quantum-mechanical tunneling | |
JPH084138B2 (ja) | 半導体装置 | |
Asthana | High performance 20 nm GaSb/InAs junctionless tunnel field effect transistor for low power supply | |
Moselund et al. | Complementary III–V heterostructure tunnel FETs | |
JPH0590573A (ja) | 半導体装置 | |
US4969019A (en) | Three-terminal tunnel device | |
Jin et al. | A novel high-low-high Schottky barrier based bidirectional tunnel field effect transistor | |
JPS61147577A (ja) | 相補型半導体装置 | |
JPS6055667A (ja) | 埋め込みチャネル電界効果トランジスタの動作方法 | |
JPS60258971A (ja) | 半導体装置及びその製造方法 | |
JP2917931B2 (ja) | インバータ構造 | |
Zhao et al. | Si nanowire tunnel FETs for energy efficient nanoelectronics | |
JPS6281063A (ja) | 超格子電子素子 | |
JPS58147060A (ja) | 表面電界強度を減少させた半導体装置 | |
JP3107325B2 (ja) | 半導体結合超伝導素子 | |
JP2550375B2 (ja) | 半導体装置 | |
JP2569626B2 (ja) | 半導体集積回路装置 | |
US20220085015A1 (en) | Transistor element, ternary inverter apparatus comprising same, and method for producing same | |
JPS6080280A (ja) | 非飽和型mosトランジスタ |