KR102395071B1 - 전계 효과 트랜지스터를 포함하는 반도체 소자 - Google Patents

전계 효과 트랜지스터를 포함하는 반도체 소자 Download PDF

Info

Publication number
KR102395071B1
KR102395071B1 KR1020150067546A KR20150067546A KR102395071B1 KR 102395071 B1 KR102395071 B1 KR 102395071B1 KR 1020150067546 A KR1020150067546 A KR 1020150067546A KR 20150067546 A KR20150067546 A KR 20150067546A KR 102395071 B1 KR102395071 B1 KR 102395071B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
source
drain regions
buffer
Prior art date
Application number
KR1020150067546A
Other languages
English (en)
Other versions
KR20160135010A (ko
Inventor
탁용석
유종렬
이현정
박미선
구본영
김선정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150067546A priority Critical patent/KR102395071B1/ko
Priority to US15/093,892 priority patent/US9728644B2/en
Publication of KR20160135010A publication Critical patent/KR20160135010A/ko
Application granted granted Critical
Publication of KR102395071B1 publication Critical patent/KR102395071B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H01L21/2053—Expitaxial deposition of elements of Group IV of the Periodic System, e.g. Si, Ge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13067—FinFET, source/drain region shapes fins on the silicon surface

Abstract

반도체 소자는, 기판 상에 제공되고 일 방향으로 연장되는 핀 구조체, 상기 핀 구조체를 가로지르는 게이트 전극, 상기 게이트 전극 양 측의 상기 핀 구조체 상에 제공되는 소스/드레인 영역들, 및 상기 소스/드레인 영역들의 각각과 상기 핀 구조체 사이의 배리어층을 포함한다. 상기 핀 구조체는 상기 기판과 다른 격자 상수를 갖는 물질을 포함한다. 상기 핀 구조체, 상기 소스/드레인 영역들, 및 상기 배리어층은 게르마늄을 포함한다. 상기 배리어층 내 게르마늄 농도는 상기 핀 구조체 내 게르마늄 농도보다 크고, 상기 소스/드레인 영역들 각각 내 게르마늄의 최대 농도보다 작다.

Description

전계 효과 트랜지스터를 포함하는 반도체 소자{SEMICONDUCTOR DEVICES INCLUDING FIELD EFFECT TRANSISTORS}
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 핀 전계 효과 트랜지터(FIN Field Effect Transistor)를 포함하는 반도체 소자에 관한 것이다.
반도체 장치는 모스 전계 효과 트랜지스터들(MOS(Metal Oxide Semiconductor) FET)로 구성된 집적회로를 포함한다. 반도체 장치의 크기 및 디자인 룰(Design rule)이 점차 축소됨에 따라, 모스 전계 효과 트랜지스터들의 크기 축소(scale down)도 점점 가속화되고 있다. 모스 전계 효과 트랜지스터들의 크기 축소에 따라 반도체 장치의 동작 특성이 저하될 수 있다. 이에 따라, 반도체 장치의 고집적화에 따른 한계를 극복하면서 보다 우수한 성능을 반도체 장치를 형성하기 위한 다양한 방법이 연구되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 전기적 특성이 개선된 반도체 소자 및 그 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 우수한 신뢰성을 갖는 반도체 소자 및 그 제조방법을 제공하는데 있다.
본 발명에 따른 반도체 소자는, 기판 상에 제공되고 일 방향으로 연장되는 핀 구조체; 상기 핀 구조체를 가로지르는 게이트 전극; 상기 게이트 전극 양 측의 상기 핀 구조체 상에 제공되는 소스/드레인 영역들; 및 상기 소스/드레인 영역들의 각각과 상기 핀 구조체 사이의 배리어층을 포함할 수 있다. 상기 핀 구조체는 상기 기판과 다른 격자 상수를 갖는 물질을 포함할 수 있다. 상기 핀 구조체, 상기 소스/드레인 영역들, 및 상기 배리어층은 게르마늄을 포함할 수 있다. 상기 배리어층 내 게르마늄 농도는 상기 핀 구조체 내 게르마늄 농도보다 크고, 상기 소스/드레인 영역들 각각 내 게르마늄의 최대 농도보다 작을 수 있다.
일 실시예에 따르면, 상기 소스/드레인 영역들의 각각은 상기 배리어층 상에 차례로 적층된 제1 층 및 제2 층을 포함하되, 상기 제1 층은 상기 배리어층과 상기 제2 층 사이에 개재할 수 있다. 상기 배리어층 내 상기 게르마늄 농도는 상기 제1 층 내 게르마늄 농도보다 크고 상기 제2 층 내 게르마늄 농도보다 작을 수 있다.
일 실시예에 따르면, 상기 소스/드레인 영역들의 각각은 상기 제2 층 상의 제3 층을 더 포함하되, 상기 제2 층은 상기 제1 층과 상기 제3 층 사이에 개재할 수 있다. 상기 제3 층 내 게르마늄 농도는 상기 제1 층 내 상기 게르마늄 농도 및 상기 제2 층 내 상기 게르마늄 농도보다 작을 수 있다.
본 발명에 따른 반도체 소자는, 상기 기판과 상기 핀 구조체 사이의 버퍼층을 더 포함할 수 있다. 상기 핀 구조체는 상기 버퍼층으로부터 돌출되고 상기 일 방향으로 연장되는 버퍼 패턴; 및 상기 버퍼 패턴과 상기 게이트 전극 사이에 제공되고, 게르마늄을 포함하는 활성 패턴을 포함할 수 있다. 상기 배리어층 내 상기 게르마늄 농도는 상기 활성 패턴 내 게르마늄 농도보다 클 수 있다.
일 실시예에 따르면, 상기 버퍼층은 상기 기판과 다른 격자 상수를 갖는 물질을 포함하고, 상기 버퍼층 및 상기 버퍼 패턴은 동일한 격자 상수를 갖는 동일한 물질을 포함할 수 있다. 상기 버퍼층 및 상기 버퍼 패턴은 상기 활성 패턴에 압축성 스트레인을 인가할 수 있다.
일 실시예에 따르면, 상기 버퍼층 및 상기 버퍼 패턴은 게르마늄을 포함할 수 있다. 상기 버퍼층 및 상기 버퍼 패턴 내 게르마늄 농도는 상기 활성 패턴 내 상기 게르마늄 농도보다 작을 수 있다.
본 발명에 따른 반도체 소자는, 상기 버퍼층 상에 제공되고, 상기 핀 구조체의 양 측에 배치되는 소자분리막들을 더 포함할 수 있다. 상기 활성 패턴은 상기 소자분리막들에 의해 노출된 측벽들을 가질 수 있다. 상기 게이트 전극은 상기 활성 패턴의 상면 및 상기 노출된 측벽들을 덮고, 상기 소자분리패턴들의 상면들 상으로 연장될 수 있다.
일 실시예에 따르면, 상기 핀 구조체는 상기 게이트 전극 아래의 제1 부분, 및 상기 게이트 전극 양 측의 제2 부분들을 포함할 수 있다. 상기 제2 부분들의 상면들은 상기 제1 부분의 상면보다 상기 기판으로부터 낮은 높이에 위치할 수 있다. 상기 소스/드레인 영역들은 상기 제2 부분들 상에 각각 배치될 수 있다.
일 실시예에 따르면, 상기 배리어층은 상기 소스/드레인 영역들의 각각과 상기 제2 부분들의 각각 사이에 개재하고, 상기 소스/드레인 영역들의 각각과 상기 제1 부분 사이로 연장될 수 있다.
일 실시예에 따르면, 상기 핀 구조체, 상기 소스/드레인 영역들, 및 상기 배리어층은 실리콘-게르마늄을 포함할 수 있다.
일 실시예에 따르면, 상기 소스/드레인 영역들은 보론을 더 포함할 수 있다.
본 발명에 따른 반도체 소자는, 기판 상의 버퍼층; 상기 버퍼층으로부터 돌출된 핀 구조체; 상기 핀 구조체를 가로지르는 게이트 전극; 상기 게이트 전극 양 측의 상기 핀 구조체 상에 제공되는 소스/드레인 영역들; 및 상기 소스/드레인 영역들의 각각과 상기 핀 구조체 사이의 배리어층을 포함할 수 있다. 상기 버퍼층은 상기 기판과 다른 격자 상수를 갖는 물질을 포함하고, 상기 배리어층은 게르마늄을 포함할 수 있다.
일 실시예에 따르면, 상기 핀 구조체는 상기 게이트 전극 아래의 제1 부분, 및 상기 게이트 전극 양 측의 제2 부분들을 포함할 수 있다. 상기 제2 부분들의 상면들은 상기 제1 부분의 상면보다 상기 기판으로부터 낮은 높이에 배치될 수 있다. 상기 소스/드레인 영역들은 상기 제2 부분들 상에 각각 배치될 수 있다.
일 실시예에 따르면, 상기 배리어층은 상기 소스/드레인 영역들의 각각과 상기 제2 부분들의 각각 사이에 개재하고, 상기 소스/드레인 영역들의 각각과 상기 제1 부분 사이로 연장될 수 있다.
일 실시예에 따르면, 상기 핀 구조체는 상기 버퍼층으로부터 돌출되고 상기 기판의 상면에 평행한 일 방향으로 연장되는 버퍼 패턴; 및 상기 버퍼 패턴과 상기 게이트 전극 사이의 활성 패턴을 포함할 수 있다. 상기 활성 패턴은 상기 버퍼 패턴과 다른 격자 상수를 갖는 물질을 포함할 수 있다.
일 실시예에 따르면, 상기 버퍼층 및 상기 버퍼 패턴은 동일한 격자 상수를 갖는 동일한 물질을 포함하고, 상기 버퍼층 및 상기 버퍼 패턴은 상기 활성 패턴에 압축성 스트레인을 인가할 수 있다.
일 실시예에 따르면, 상기 활성 패턴 및 상기 소스/드레인 영역들은 게르마늄을 포함할 수 있다. 상기 배리어층 내 게르마늄 농도는 상기 핀 구조체 내 게르마늄 농도보다 크고, 상기 소스/드레인 영역들 각각 내 게르마늄의 최대 농도보다 작을 수 있다.
일 실시예에 따르면, 상기 소스/드레인 영역들의 각각은 상기 배리어층 상에 차례로 적층된 제1 층 및 제2 층을 포함하되, 상기 제1 층은 상기 배리어층과 상기 제2 층 사이에 개재할 수 있다. 상기 배리어층 내 상기 게르마늄 농도는 상기 제1 층 내 게르마늄 농도보다 크고 상기 제2 층 내 게르마늄 농도보다 작을 수 있다.
일 실시예에 따르면, 상기 소스/드레인 영역들의 각각은 상기 제2 층 상의 제3 층을 더 포함하되, 상기 제2 층은 상기 제1 층과 상기 제3 층 사이에 개재할 수 있다. 상기 제3 층 내 게르마늄 농도는 상기 제1 층 내 상기 게르마늄 농도 및 상기 제2 층 내 상기 게르마늄 농도보다 작을 수 있다.
일 실시예에 따르면, 상기 버퍼층 및 상기 버퍼 패턴은 동일한 격자 상수를 갖는 동일한 물질을 포함하고, 상기 버퍼층 및 상기 버퍼 패턴은 상기 활성 패턴에 인장성 스트레인을 인가할 수 있다.
일 실시예에 따르면, 상기 배리어층은 상기 활성 패턴 및 상기 소스/드레인 영역들을 구성하는 원소와 다른 원소를 포함할 수 있다.
일 실시예에 따르면, 상기 활성 패턴 및 상기 소스/드레인 영역들은 실리콘을 포함할 수 있다.
본 발명의 개념에 따르면, 소스/드레인 영역들과 활성 패턴 사이에 배리어층이 개재될 수 있고, 상기 배리어층은 고농도의 게르마늄을 포함할 수 있다. 상기 배리어층이 고농도의 게르마늄을 포함함에 따라, 상기 소스/드레인 영역들 내에 도핑된 불순물이 상기 소스/드레인 영역들로부터 상기 활성 패턴으로 확산되는 것이 최소화될 수 있다. 이에 따라, 전기적 특성이 개선된 반도체 소자가 제공될 수 있다.
따라서, 우수한 신뢰성을 갖는 반도체 소자가 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 설명하기 위한 사시도이다.
도 2는 도 1의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 따른 단면도이다.
도 3, 도 5, 도 7, 도 9, 및 도 11은 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 사시도들이다.
도 4, 도 6, 도 8, 도 10, 및 도 12는 각각 도 3, 도 5, 도 7, 도 9, 및 도 11의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 따른 단면도들이다.
도 13은 본 발명의 다른 실시예에 따른 반도체 소자를 설명하기 위한 사시도이다.
도 14는 도 13의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 따른 단면도이다.
도 15는 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 사시도이다.
도 16은 도 15의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 따른 단면도이다.
도 17은 본 발명의 실시예들에 따른 반도체 소자를 포함하는 전자 시스템의 블록도이다.
도 18은 본 발명의 실시예들에 따른 반도체 소자를 포함하는 전자 장치의 구성을 보여주는 블록도이다.
도 19 내지 도 21은 본 발명의 실시예들에 따른 반도체 소자를 포함하는 멀티미디어 장치의 예들을 나타낸 도면들이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 설명하기 위한 사시도이고, 도 2는 도 1의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 따른 단면도이다.
도 1 및 도 2를 참조하면, 기판(100) 상에 버퍼층(110a)이 제공될 수 있다. 상기 기판(100)은 반도체 기판일 수 있다. 일 예로, 상기 기판(100)은 실리콘 기판 또는 SOI(Silicon on insulator) 기판일 수 있다. 상기 버퍼층(110a)은 상기 기판(100)과 다른 격자 상수를 갖는 물질을 포함할 수 있다. 상기 버퍼층(110a)의 격자 상수는 상기 기판(100)의 격자 상수보다 클 수 있다. 일 예로, 상기 기판(100)이 실리콘 기판인 경우, 상기 버퍼층(110a)은 실리콘-게르마늄을 포함할 수 있다.
상기 버퍼층(110a) 상에 제1 방향(D1)으로 연장되는 핀 구조체(FS)가 제공될 수 있다. 상기 핀 구조체(FS)는 상기 제1 방향(D1) 및 상기 제1 방향(D1)에 교차하는 제2 방향(D2) 모두에 수직한 제3 방향(D3)을 따라 상기 버퍼층(110a)으로부터 돌출될 수 있다. 상기 제1 방향(D1) 및 상기 제2 방향(D2)은 상기 기판(100)의 상면에 평행할 수 있다.
상기 핀 구조체(FS)는 상기 버퍼층(110a)으로부터 상기 제3 방향(D3)으로 돌출된 버퍼 패턴(110b), 및 상기 버퍼 패턴(110b) 상의 활성 패턴(120)을 포함할 수 있다. 상기 버퍼 패턴(110b)은 상기 버퍼층(110a)과 상기 활성 패턴(120) 사이에 제공될 수 있다. 상기 버퍼 패턴(110b)은 상기 제1 방향(D1)으로 연장될 수 있고, 상기 활성 패턴(120)은 상기 버퍼 패턴(110b)의 상면 상에 제공될 수 있다.
상기 버퍼 패턴(110b)은 상기 버퍼층(110a)과 동일한 물질을 포함할 수 있고, 상기 버퍼 패턴(110b)의 격자 상수는 상기 버퍼층(110a)의 격자 상수와 같을 수 있다. 상기 버퍼 패턴(110b) 및 버퍼층(110a)은 서로 연결된 하나의 층의 일부일 수 있다.
상기 활성 패턴(120)은 상기 버퍼 패턴(110b)과 다른 격자 상수를 갖는 물질을 포함할 수 있다. 일 실시예에 따르면, 상기 활성 패턴(120)의 격자 상수는 상기 버퍼 패턴(110b)의 격자 상수보다 클 수 있다. 이에 따라, 상기 버퍼 패턴(110b)은 상기 활성 패턴(120)에 압축성 스트레스(compressive stress)를 제공할 수 있다. 일 예로, 상기 활성 패턴(120)과 상기 버퍼 패턴(110b)은 실리콘-게르마늄(Si-Ge)를 포함할 수 있고, 상기 활성 패턴(120) 내 게르마늄 농도는 상기 버퍼 패턴(110b) 내 게르마늄 농도보다 클 수 있다. 일 예로, 상기 버퍼 패턴(110b)은 약 20at%(atomic percent)의 게르마늄(Ge) 농도를 갖는 실리콘-게르마늄(Si-Ge)을 포함할 수 있고, 상기 활성 패턴(120)은 약 40at%(atomic percent)의 게르마늄(Ge) 농도를 갖는 실리콘-게르마늄(Si-Ge)을 포함할 수 있다.
상기 핀 구조체(FS)의 양 측에 소자분리막들(130)이 제공될 수 있다. 상기 소자분리막들(130)은 산화물, 질화물, 및/또는 산질화물을 포함할 수 있다. 상기 소자분리막들(130)은 상기 버퍼층(110a) 상에 제공되어 상기 제1 방향(D1)을 따라 연장될 수 있다. 상기 소자분리막들(130)은 상기 핀 구조체(FS)를 사이에 두고 상기 제2 방향(D2)을 따라 서로 이격될 수 있다.
상기 소자분리막들(130)은 상기 핀 구조체(FS)의 상부를 노출할 수 있다. 상기 소자분리막들(130)의 각각은 상기 핀 구조체(FS)의 측벽의 일부를 노출할 수 있다. 즉, 상기 핀 구조체(FS)는 상기 소자분리막들(130)에 의해 노출된 측벽들을 가질 수 있다. 상기 소자분리막들(130)의 상면들(130U)의 각각은 상기 핀 구조체(FS)의 최상부면(FS_U)보다 상기 기판(100)으로부터 낮은 높이에 위치할 수 있다.
상기 활성 패턴(120)의 적어도 일부가 상기 소자분리막들(130)에 의해 노출될 수 있다. 상기 소자분리막들(130)의 각각은 상기 활성 패턴(120)의 측벽의 적어도 일부를 노출할 수 있다. 즉, 상기 활성 패턴(120)은 상기 소자분리막들(130)에 의해 노출된 측벽들을 가질 수 있다. 상기 소자분리막들(130)의 상기 상면들(130U)의 각각은 상기 활성 패턴(120)의 최상부면(120U)보다 상기 기판(100)으로부터 낮은 높이에 위치할 수 있다. 일부 실시예들에 따르면, 도 2에 도시된 바와 같이, 상기 소자분리막들(130)의 상기 상면들(130U)의 각각은 상기 활성 패턴(120)의 하면(120L)과 실질적으로 공면을 이룰 수 있다. 다른 실시예들에 따르면, 도 2에 도시된 바와 달리, 상기 소자분리막들(130)의 상기 상면들(130U)의 각각은 상기 활성 패턴(120)의 상기 하면(120L)보다 상기 기판(100)으로부터 낮은 높이에 위치하거나, 상기 활성 패턴(120)의 상기 하면(120L)보다 상기 기판(100)으로부터 높은 높이에 위치할 수 있다.
상기 기판(100) 상에 상기 핀 구조체(FS)를 가로지르는 게이트 구조체(GS)가 제공될 수 있다. 상기 게이트 구조체(GS)는 상기 제2 방향(D2)으로 연장될 수 있다. 상기 활성 패턴(120)은 상기 버퍼 패턴(110b)과 상기 게이트 구조체(GS) 사이에 제공될 수 있다. 일부 실시예들에 따르면, 상기 활성 패턴(120)은 상기 게이트 구조체(GS) 아래에 국소적으로 제공될 수 있다.
상기 핀 구조체(FS)는 상기 게이트 구조체(GS) 아래의 제1 부분(P1), 및 상기 게이트 구조체(GS) 양 측의 제2 부분들(P2)을 포함할 수 있다. 상기 제1 부분(P1)의 상면은 상기 제2 부분들(P2)의 각각의 상면보다 상기 기판(100)으로부터 높은 위치에 위치할 수 있다. 즉, 상기 핀 구조체(FS)의 상기 최상부면(FS_U)은 상기 제1 부분(P1)의 상면일 수 있다. 상기 핀 구조체(FS)의 상기 제1 부분(P1)은 상기 소자분리막들(130)에 의해 노출된 측벽들을 가질 수 있다. 상기 게이트 구조체(GS)는 상기 제1 부분(P1)의 상기 상면 및 상기 노출된 측벽들을 덮고, 상기 소자분리막들(130)의 상기 상면들(130U) 상으로 연장될 수 있다.
상기 핀 구조체(FS)의 상기 제1 부분(P1)은 상기 활성 패턴(120)을 포함할 수 있다. 상기 활성 패턴(120)은 상기 소자분리막들(130)에 의해 노출된 측벽들을 가질 수 있다. 상기 게이트 구조체(GS)는 상기 활성 패턴(120)의 상기 최상부면(120U) 및 상기 노출된 측벽들을 덮고, 상기 소자분리막들(130)의 상기 상면들(130U) 상으로 연장될 수 있다.
상기 활성 패턴(120)은 상기 게이트 구조체(GS)를 포함하는 트랜지스터의 채널로 기능할 수 있다. 이 경우, 상기 트랜지스터는 P형 트랜지스터일 수 있다.
상기 게이트 구조체(GS)는 상기 제2 방향(D2)으로 연장되는 게이트 전극(GE), 상기 게이트 전극(GE)과 상기 핀 구조체(FS) 사이에 개재되고 상기 소자분리막들(130)의 각각과 상기 게이트 전극(GE) 사이로 연장되는 게이트 절연 패턴(GI), 및 상기 게이트 전극(GE)의 상면을 따라 연장되는 캐핑 패턴(CAP)을 포함할 수 있다. 상기 게이트 구조체(GS)는 상기 게이트 전극(GE)의 양 측벽들 상에 각각 제공되는 게이트 스페이서들(GSP)을 더 포함할 수 있다. 상기 게이트 절연 패턴(GI)은 상기 게이트 전극(GE)과 상기 게이트 스페이서들(GSP) 사이로 연장될 수 있다.
상기 게이트 전극(GE)은 도전성 금속 질화물(일 예로, 티타늄 질화물 탄탈륨 질화물 등) 및 금속(일 예로, 알루미늄, 텅스텐 등) 중 적어도 하나를 포함할 수 있다. 상기 게이트 절연 패턴(GI)은 고유전막들 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 게이트 절연 패턴(GI)은 하프늄 산화물, 하프늄 실리케이트, 지르코늄 산화물, 또는 지르코늄 실리케이트 중 적어도 하나를 포함할 수 있다. 상기 캐핑 패턴(CAP) 및 상기 게이트 스페이서들(GSP)은 질화물(일 예로, 실리콘 질화물)을 포함할 수 있다.
소스/드레인 영역들(SD)이 상기 게이트 구조체(GS) 양 측의 상기 핀 구조체(FS) 상에 제공될 수 있다. 상기 소스/드레인 영역들(SD)은 상기 핀 구조체(FS)의 상기 제2 부분들(P2) 상에 각각 배치될 수 있다. 상기 소스/드레인 영역들(SD)은 상기 활성 패턴(120)을 사이에 두고 수평적으로 서로 이격될 수 있다. 상기 소스/드레인 영역들(SD)의 각각의 바닥면(SD_B)은 상기 활성 패턴(120)의 상기 최상부면(120U)보다 상기 기판(100)으로부터 낮은 높이에 위치할 수 있다.
상기 소스/드레인 영역들(SD)은 상기 활성 패턴(120)과 다른 격자 상수를 갖는 물질을 포함할 수 있다. 일 실시예에 따르면, 상기 소스/드레인 영역들(SD)의 격자 상수는 상기 활성 패턴(120)의 격자 상수보다 클 수 있다. 이에 따라, 상기 소스/드레인 영역들(SD)은 상기 활성 패턴(120)에 압축성 스트레스(compressive stress)를 제공할 수 있다. 일 예로, 상기 소스/드레인 영역들(SD) 및 상기 활성 패턴(120)은 실리콘-게르마늄(Si-Ge)을 포함할 수 있고, 상기 소스/드레인 영역들(SD)의 각각 내 게르마늄 농도는, 상기 활성 패턴(120) 내 게르마늄 농도보다 클 수 있다.
상기 소스/드레인 영역들(SD)의 각각은 상기 핀 구조체(FS) 상에 차례로 적층된 제1 층(150) 및 제2 층(152)을 포함할 수 있다. 상기 제1 층(150)은 상기 핀 구조체(FS)와 상기 제2 층(152) 사이에 개재될 수 있다. 상기 제1 층(150)은 상기 핀 구조체(FS)의 상기 제2 부분들(P2)의 각각의 상기 상면 및 상기 제 부분(P1)의 측벽을 시드로 하여 성장된 에피택시얼층이고, 상기 제2 층(152)은 상기 제1 층(150)을 시드로 하여 성장된 에피택시얼층일 수 있다. 상기 제1 층(150)은 상기 제2 부분들(P2)의 각각의 상기 상면 및 상기 제1 부분(P1)의 상기 측벽을 컨포멀하게 덮을 수 있다. 일 예로, 상기 소스/드레인 영역들(SD)이 실리콘-게르마늄(Si-Ge)을 포함하는 경우, 상기 제2 층(152) 내 게르마늄 농도는 상기 제1 층(150) 내 게르마늄 농도보다 클 수 있다. 더하여, 상기 활성 패턴(120)이 실리콘-게르마늄(Si-Ge)을 포함하는 경우, 상기 제1 층(150) 내 상기 게르마늄 농도는 상기 활성 패턴(120) 내 게르마늄 농도보다 클 수 있고, 상기 제2 층(152) 내 상기 게르마늄 농도보다 작을 수 있다.
상기 소스/드레인 영역들(SD)의 각각은 상기 제2 층(152) 상에 제공되는 캡층(154)을 더 포함할 수 있다. 상기 캡층(154)은 상기 제1 층(150) 및 상기 제2 층(152)을 덮을 수 있다. 상기 캡층(154)은 상기 제2 층(152)을 시드로 하여 성장된 에피택시얼 층일 수 있다. 상기 캡층(154)은 실리콘(Si)을 포함할 수 있다. 일 예로, 캡층(154)은 실리콘(Si)층이거나, 상기 제1 층(150) 및 상기 제2 층(152)의 각각보다 낮은 게르마늄 농도를 갖는 실리콘-게르마늄(Si-Ge)층일 수 있다.
상기 소스/드레인 영역들(SD)의 각각은 불순물을 더 포함할 수 있다. 상기 불순물을 상기 소스/드레인 영역들(SD)을 포함하는 트랜지스터의 전기적 특성을 개선하기 위해 채용될 수 있다. 상기 트랜지스터가 P형 트랜지스터인 경우, 상기 불순물은 일 예로, 보론일 수 있다. 상기 소스/드레인 영역들(SD) 내에서 상기 불순물의 농도는, 일 예로, 1*1018개/cm3 보다 크거나 같고, 1*1022개/cm3보다 작거나 같을 수 있다.
상기 소스/드레인 영역들(SD)의 각각과 상기 핀 구조체(FS) 사이에 배리어층(140)이 개재될 수 있다. 상기 배리어층(140)은 상기 소스/드레인 영역들(SD)의 각각과 상기 핀 구조체(FS)의 상기 제2 부분들(P2)의 각각 사이에 개재하고, 상기 소스/드레인 영역들(SD)의 각각과 상기 핀 구조체(FS)의 상기 제1 부분(P1) 사이로 연장될 수 있다. 한 쌍의 상기 배리어층들(140)이 상기 게이트 구조체(GS) 양 측에 각각 제공될 수 있다. 즉, 상기 한 쌍의 상기 배리어층들(140)이 상기 핀 구조체(FS)의 상기 제2 부분들(P2) 상에 각각 제공될 수 있다. 상기 한 쌍의 상기 배리어층들(140)은 상기 활성 패턴(120)을 사이에 두고 수평적으로 서로 이격될 수 있다.
상기 배리어층(140)은 게르마늄(Ge)을 포함할 수 있다. 상기 활성 패턴(120) 및 상기 소스/드레인 영역들(SD)은 게르마늄(Ge)을 포함할 수 있고, 상기 배리어층(140) 내 게르마늄 농도는 상기 활성 패턴(120) 내 게르마늄 농도보다 크고, 상기 소스/드레인 영역들(SD) 각각 내 게르마늄의 최대 농도보다 작을 수 있다.
상기 소스/드레인 영역들(SD)의 각각이 상기 제1 층(150) 및 상기 제2 층(152)을 포함하는 경우, 상기 배리어층(140)은 상기 제1 층(150)과 상기 핀 구조체(FS) 사이에 개재할 수 있다. 상기 배리어층(140)은 상기 제1 층(150)과 상기 제2 부분들(P2)의 각각의 상기 상면 사이에 개재할 수 있고, 상기 제1 층(150)과 상기 제1 부분(P1) 사이로 연장될 수 있다. 상기 소스/드레인 영역들(SD)의 각각의 상기 제1 층(150) 및 상기 제2 층(152)이 게르마늄(Ge)을 포함하는 경우, 상기 배리어층(140) 내 상기 게르마늄 농도는 상기 제1 층(150) 내 게르마늄 농도보다 크고, 상기 제2 층(152) 내 게르마늄 농도보다 작을 수 있다.
일 예로, 상기 활성 패턴(120), 상기 배리어층(140), 및 상기 소스/드레인 영역들(SD)은 실리콘-게르마늄(Si-Ge)을 포함할 수 있고, 상기 소스/드레인 영역들(SD)의 각각의 상기 제1 층(150) 및 상기 제2 층(152)은 서로 다른 게르마늄 농도를 갖는 실리콘-게르마늄(Si-Ge)을 포함할 수 있다. 상기 제2 층(152) 내 게르마늄 농도는 상기 제1 층(150) 내 게르마늄 농도보다 클 수 있다. 이 경우, 상술한 바와 같이, 상기 배리어층(140) 내 게르마늄 농도는 상기 활성 패턴(120) 내 게르마늄 농도보다 크고, 상기 소스/드레인 영역들(SD) 각각 내 게르마늄의 최대 농도보다 작을 수 있다. 더하여, 상기 배리어층(140) 내 상기 게르마늄 농도는 상기 제1 층(150) 내 게르마늄 농도보다 크고, 상기 제2 층(152) 내 게르마늄 농도보다 작을 수 있다.
상기 배리어층(140)의 두께는, 일 예로, 0nm 보다 크고 약 3nm보다 작거나 같을 수 있다.
일반적으로, 상기 소스/드레인 영역들(SD)을 포함하는 트랜지스터의 전기적 특성을 개선하기 위해, 상기 소스/드레인 영역들(SD) 내에 상기 불순물이 도핑될 수 있다. 상기 소스/드레인 영역들(SD)이 상기 불순물을 포함하는 경우, 상기 불순물은 상기 소스/드레인 영역들(SD)로부터 상기 활성 패턴(120)으로 확산될 수 있다. 상기 활성 패턴(120)은 상기 트랜지스터의 채널로 기능할 수 있다. 상기 불순물이 상기 활성 패턴(120)으로 확산됨에 따라, 상기 트랜지스터의 전기적 특성이 저하될 수 있다.
본 실시예에 따르면, 상기 소스/드레인 영역들(SD)과 상기 활성 패턴(120) 사이에 배리어층(140)이 개재될 수 있고, 상기 배리어층(140)은 고농도의 게르마늄을 포함할 수 있다. 상기 배리어층(140)이 고농도의 게르마늄을 포함함에 따라, 상기 불순물이 상기 소스/드레인 영역들(SD)로부터 상기 활성 패턴(120)으로 확산되는 것이 최소화될 수 있다. 이에 따라, 상기 트랜지스터의 전기적 특성이 개선될 수 있다.
상기 기판(100) 상에 상기 게이트 구조체(GS) 및 상기 소스/드레인 영역들(SD)을 덮는 하부 층간 절연막(200)이 제공될 수 있다. 상기 하부 층간 절연막(200)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 또는 저유전막들 중 적어도 하나를 포함할 수 있다. 상기 게이트 구조체(GS)는 상기 제2 방향(D2)으로 연장되어 상기 소자분리막들(130)의 각각의 상기 상면(130U)을 부분적으로 덮을 수 있다. 상기 게이트 구조체(GS)에 의해 덮이지 않는 상기 소자분리막들(130)의 각각의 상기 상면(130U)의 일부는 상기 하부 층간 절연막(200)과 접할 수 있다.
도시되지 않았지만, 상기 게이트 구조체(GS)를 포함하는 상기 기판(100) 상에 상부 층간 절연막(미도시)이 배치될 수 있다. 상기 상부 층간 절연막은 산화물, 질화물, 및/또는 산질화물을 포함할 수 있다. 상기 상부 층간 절연막 및 상기 하부 층간 절연막(200)을 관통하여 상기 소스/드레인 영역들(SD)에 전기적으로 연결되는 제1 콘택 플러그들(미도시)이 제공될 수 있고, 상기 상부 층간 절연막 및 상기 하부 층간 절연막(200)을 관통하여 상기 게이트 전극(GE)에 전기적으로 연결되는 제2 콘택 플러그(미도시)가 제공될 수 있다. 상기 상부 층간 절연막 상에 상기 제1 및 제2 콘택 플러그들에 접속하는 배선들(미도시)이 배치될 수 있다. 상기 배선들은 상기 제1 및 제2 콘택 플러그들을 통해 상기 소스/드레인 영역들(SD) 및 상기 게이트 전극(GE)에 전압을 인가할 수 있다. 상기 제1 및 제2 콘택 플러그들 및 상기 배선들은 도전 물질을 포함할 수 있다.
도 3, 도 5, 도 7, 도 9, 및 도 11은 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 사시도들이다. 도 4, 도 6, 도 8, 도 10, 및 도 12는 각각 도 3, 도 5, 도 7, 도 9, 및 도 11의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 따른 단면도들이다.
도 3 및 도 4를 참조하면, 기판(100) 상에 버퍼층(110a)이 형성될 수 있고, 상기 버퍼층(110a) 상에 상기 제1 방향(D1)으로 연장되는 핀 구조체(FS)가 형성될 수 있다. 상기 핀 구조체(FS)는 상기 버퍼층(110a)으로부터 돌출되고 상기 제1 방향(D1)으로 연장되는 버퍼 패턴(110b), 및 상기 버퍼 패턴(110b)의 상면 상에 제공되어 상기 제1 방향(D1)으로 연장되는 활성 패턴(120)을 포함할 수 있다. 상기 핀 구조체(FS)를 형성하는 것은, 상기 기판(100) 상에 예비 버퍼층(미도시) 및 활성층(미도시)을 차례로 형성하는 것, 및 상기 활성층 및 상기 예비 버퍼층을 패터닝하여 상기 핀 구조체(FS)를 정의하는 트렌치들(T)을 형성하는 것을 포함할 수 있다. 상기 트렌치들(T)은 상기 제1 방향(D1)으로 연장되는 라인 형태일 수 있다.
상기 예비 버퍼층은 상기 기판(100)과 다른 격자 상수를 갖는 물질을 포함할 수 있다. 상기 예비 버퍼층의 격자 상수는 상기 기판(100)의 격자 상수보다 클 수 있다. 일 예로, 상기 기판(100)이 실리콘 기판인 경우, 상기 예비 버퍼층은 실리콘-게르마늄을 포함할 수 있다. 상기 예비 버퍼층은, 일 예로, 상기 기판(100)을 시드로 이용하는 선택적 에피택시얼 성장(Selective Epitaxial Growth; SEG) 공정을 이용하여 형성될 수 있다. 다른 예로, 상기 예비 버퍼층은 화학기상증착법(Chemical Vapor Deposition; CVD) 또는 분자 빔 에피택시(Molecular Beam Epitaxy: MBE) 방법을 이용하여 형성될 수 있다.
상기 활성층은 상기 예비 버퍼층과 다른 격자 상수를 갖는 물질을 포함할 수 있다. 일 실시예에 따르면, 상기 활성층의 격자 상수는 상기 예비 버퍼층의 격자 상수보다 클 수 있다. 일 예로, 상기 활성층과 상기 예비 버퍼층은 실리콘-게르마늄(Si-Ge)를 포함할 수 있고, 상기 활성층 내 게르마늄 농도는 상기 예비 버퍼층 내 게르마늄 농도보다 클 수 있다. 이에 따라, 상기 예비 버퍼층은 상기 활성층에 압축성 스트레스를 제공할 수 있다. 상기 활성층은, 일 예로, 상기 예비 버퍼층을 시드로 이용하는 선택적 에피택시얼 성장(Selective Epitaxial Growth; SEG) 공정을 이용하여 형성될 수 있다. 다른 예로, 상기 활성층은 화학기상증착법(Chemical Vapor Deposition; CVD) 또는 분자 빔 에피택시(Molecular Beam Epitaxy: MBE) 방법을 이용하여 형성될 수 있다.
상기 트렌치들(T)을 형성하는 것은, 상기 활성층 상에 상기 핀 구조체(FS)가 형성될 영역을 정의하는 마스크 패턴(미도시)을 형성하는 것, 및 상기 마스크 패턴을 식각 마스크로 상기 활성층 및 상기 예비 버퍼층을 이방성 식각하는 것을 포함할 수 있다. 상기 식각 공정 동안, 상기 활성층이 식각되어 상기 활성패턴(120)이 형성될 수 있고, 상기 예비 버퍼층의 상부가 식각되어 상기 버퍼 패턴(110b)이 형성될 수 있다. 상기 식각 공정 동안 식각되지 않은 상기 예비 버퍼층의 하부는 상기 버퍼층(110a)으로 정의될 수 있다.
상기 핀 구조체(FS)의 양 측에 소자분리막들(130)이 형성될 수 있다. 상기 소자분리막들(130)은 상기 트렌치들(T)을 채우도록 형성될 수 있다. 상기 소자분리막들(130)을 형성하는 것은, 상기 기판(100) 상에 상기 트렌치들(T)을 채우는 절연막을 형성하는 것, 상기 마스크 패턴이 노출될 때까지 상기 절연막을 평탄화하는 것을 포함할 수 있다.
상기 소자분리막들(130)의 상부들을 리세스하여 상기 핀 구조체(FS)의 상부가 노출될 수 있다. 이에 따라, 상기 소자분리막들(130)의 상면들(130U)은 상기 핀 구조체(FS)의 최상부면(FS_U)보다 상기 기판(100)으로부터 낮은 높이에 위치할 수 있다. 상기 리세스 공정이 수행됨에 따라, 상기 활성 패턴(120)의 적어도 일부가 상기 소자분리막들(130)에 의해 노출될 수 있다. 이에 따라, 상기 소자분리막들(130)의 상기 상면들(130U)은 상기 활성 패턴(120)의 최상부면(120U)보다 상기 기판(100)으로부터 낮은 높이에 위치할 수 있다. 일 실시예에 따르면, 도 4에 도시된 바와 같이, 상기 소자분리막들(130)의 상기 상면들(130U)은 상기 활성 패턴(120)의 하면(120L)과 실질적으로 공면을 이룰 수 있다. 다른 실시예에 따르면, 도 4에 도시된 바와 달리, 상기 소자분리막들(130)의 상기 상면들(130U)은 상기 활성 패턴(120)의 상기 하면(120L)보다 상기 기판(100)으로부터 높은 높이게 위치하거나, 상기 기판(100)으로부터 낮은 높이에 위치할 수 있다. 상기 소자분리막들(130)의 상기 상부를 리세스하는 것은, 일 예로, 습식 식각 공정을 이용하여 수행될 수 있고, 상기 핀 구조체(FS)에 대하여 식각 선택성을 갖는 식각 조건을 이용하여 수행될 수 있다. 상기 소자분리막들(130)의 상기 상부를 리세스하는 동안, 상기 마스크 패턴들이 제거될 수 있다.
도 5 및 도 6을 참조하면, 상기 기판(100) 상에 상기 핀 구조체(FS) 및 상기 소자분리막들(130)을 덮는 식각 정지막(미도시) 및 희생 게이트막(미도시)이 차례로 형성될 수 있다. 상기 식각 정지막은 일 예로, 실리콘 산화막을 포함할 수 있다. 상기 희생 게이트막은 상기 식각 정지막에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다. 상기 희생 게이트막은 일 예로, 폴리 실리콘을 포함할 수 있다.
상기 희생 게이트막을 패터닝하여, 희생 게이트 패턴(160)이 형성될 수 있다. 상기 희생 게이트 패턴(160)을 형성하는 것은, 상기 희생 게이트막 상에 게이트 마스크 패턴(164)을 형성하는 것, 및 상기 게이트 마스크 패턴(164)을 식각 마스크로 하여 상기 희생 게이트막을 식각하는 것을 포함할 수 있다. 상기 게이트 마스크 패턴(164)은 일 예로, 실리콘 질화물을 포함할 수 있다. 상기 희생 게이트막을 식각하는 것은, 상기 식각 정지막에 대하여 식각 선택성을 갖는 식각 공정을 수행하는 것을 포함할 수 있다.
상기 희생 게이트 패턴(160)이 형성된 후, 상기 희생 게이트 패턴(160) 양 측의 상기 식각 정지막을 제거하여 상기 희생 게이트 패턴(160) 아래에 식각 정지 패턴(162)이 형성될 수 있다. 상기 식각 정지 패턴(162)은 상기 희생 게이트 패턴(160)의 바닥면을 따라 연장되어, 상기 핀 구조체(FS)의 상면 및 측벽들, 및 상기 소자분리막들(130)의 상면들을 덮을 수 있다.
상기 희생 게이트 패턴(160)이 상기 핀 구조체(FS)를 가로지르도록 형성됨에 따라, 상기 핀 구조체(FS) 내에 제1 부분(P1) 및 제2 부분들(P2)이 정의될 수 있다. 상기 제1 부분(P1)은 상기 희생 게이트 패턴(160) 아래에 위치하고, 평면적 관점에서 상기 희생 게이트 패턴(160)과 중첩하는 상기 핀 구조체(FS)의 일 부분일 수 있다. 상기 제2 부분들(P2)은 상기 희생 게이트 패턴(160) 양 측에 위치하고 상기 제1 부분(P1)에 의해 수평적으로 분리된 상기 핀 구조체(FS)의 다른 부분들일 수 있다.
더하여, 상기 희생 게이트 패턴(160)이 상기 핀 구조체(FS)를 가로지르도록 형성됨에 따라, 상기 활성 패턴(120) 내에 제1 영역(R1) 및 제2 영역들(R2)이 정의될 수 있다. 상기 제1 영역(R1)은 상기 희생 게이트 패턴(160) 아래에 위치하고, 평면적 관점에서 상기 희생 게이트 패턴(160)과 중첩하는 상기 활성 패턴(120)의 일 영역일 수 있다. 상기 제2 영역들(R2)은 상기 희생 게이트 패턴(160) 양 측에 위치하고 상기 제1 영역(R1)에 의해 수평적으로 분리된 상기 활성 패턴(120)의 다른 영역들일 수 있다. 상기 활성 패턴(120)의 상기 제1 영역(R1)은 상기 핀 구조체(FS)의 상기 제1 부분(P1)의 상부 영역이고, 상기 활성 패턴(120)의 상기 제2 영역들(R2)의 각각은 상기 핀 구조체(FS)의 상기 제2 부분들(P2)의 각각의 상부 영역일 수 있다.
상기 희생 게이트 패턴(160)의 양 측벽들 상에 게이트 스페이서들(GSP)이 각각 형성될 수 있다. 상기 게이트 스페이서들(GSP)은, 일 예로, 실리콘 질화물을 포함할 수 있다. 상기 게이트 스페이서들(GSP)을 형성하는 것은, 상기 희생 게이트 패턴(160)이 형성된 상기 기판(100) 상에 게이트 스페이서막(미도시)을 형성하는 것, 및 게이트 스페이서막을 이방성 식각하는 것을 포함할 수 있다. 상기 이방성 식각 공정에 의해, 상기 핀 구조체(FS)의 상기 제2 부분들(P2)의 상면들, 및 상기 희생 게이트 패턴(160)의 양 측의 상기 소자분리막들(130)의 상면들이 노출될 수 있다. 또한, 상기 식각 공정 동안, 상기 핀 구조체(FS)의 상기 제2 부분들(P2)의 측벽들이 노출될 수 있다. 상기 식각 공정 동안 상기 게이트 마스크 패턴(164)의 일부가 식각될 수 있고, 상기 식각 공정 후 상기 게이트 마스크 패턴(164)의 잔부가 상기 희생 게이트 패턴(160) 상에 남을 수 있다.
도 7 및 도 8을 참조하면, 상기 핀 구조체(FS)의 상기 제2 부분들(P2)의 각각의 상부가 제거되어, 상기 핀 구조체(FS) 내에 리세스 영역(R)이 형성될 수 있다. 이에 따라, 상기 제2 부분들(P2)의 각각의 상면은 상기 제1 부분(P1)의 상면보다 상기 기판(100)으로부터 낮은 높이에 위치할 수 있다. 상기 제2 부분들(P2)의 각각의 상기 상부를 제거하는 것은, 일 예로, 건식 또는 습식 식각 공정을 이용하여 수행될 수 있다. 상기 제거 공정에 의해, 상기 활성 패턴(120)의 상기 제2 영역들(R2)의 각각의 적어도 일부가 제거될 수 있다.
일 실시예에 따르면, 상기 리세스 영역(R)은, 도 8에 도시된 바와 같이, 상기 버퍼 패턴(110b)의 상면을 노출하도록 형성될 수 있다. 즉, 상기 리세스 영역(R)의 바닥면(Rb)은 상기 버퍼 패턴(110b)의 상기 상면과 접할 수 있다. 다른 실시예에 따르면, 도 8에 도시된 바와 달리, 상기 리세스 영역(R)은 상기 버퍼 패턴(110b)의 상기 상면을 노출하지 않도록 형성될 수 있다. 즉, 상기 리세스 영역(R)의 상기 바닥면(Rb)과 상기 버퍼 패턴(110b)의 상기 상면 사이에 상기 활성 패턴(120)의 일부가 개재할 수 있다.
일부 실시예들에 따르면, 상기 리세스 영역(R)은 상기 게이트 스페이서들(GSP)의 각각의 아래로 연장될 수 있다. 즉, 평면적 관점에서, 상기 리세스 영역(R)은 상기 게이트 스페이서들(GSP)의 각각과 부분적으로 중첩할 수 있다. 도 8에 도시된 바와 같이, 일 단면의 관점에서, 상기 리세스 영역(R)은 U자 형태를 가지도록 형성될 수 있다.
도 9 및 도 10을 참조하면, 상기 희생 게이트 패턴(160)의 양 측에 소스/드레인 영역들(SD)이 형성될 수 있다. 상기 소스/드레인 영역들(SD)은 상기 핀 구조체(FS)의 상기 제2 부분들(P2) 상에 각각 형성될 수 있다. 상기 소스/드레인 영역들(SD)의 각각은 상기 리세스 영역(R)을 채우도록 형성될 수 있다. 구체적으로, 상기 리세스 영역(R)의 일부를 채우는 제1 층(150)이 형성될 수 있다. 상기 제1 층(150)은 상기 리세스 영역(R)의 내면을 컨포멀하게 덮을 수 있다. 상기 제1 층(150)을 형성하는 것은, 상기 리세스 영역(R)에 의해 노출된 상기 핀 구조체(FS)의 표면을 시드로 하는 선택적 에피택시얼 성장 공정을 수행하는 것을 포함할 수 있다. 이 후, 상기 리세스 영역(R)의 잔부를 채우는 제2 층(152)이 형성될 수 있다. 상기 제2 층(152)을 형성하는 것은, 상기 제1 층(150)을 시드로 하는 선택적 에피택시얼 성장 공정을 수행하는 것을 포함할 수 있다. 상기 제2 층(152) 상에 캡층(154)이 형성될 수 있다. 상기 캡층(154)은 상기 제1 층(150) 및 상기 제2 층(152)을 덮도록 형성될 수 있다. 상기 캡층(154)을 형성하는 것은, 상기 제2 층(152)을 시드로 하는 선택적 에피택시얼 성장 공정을 수행하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 활성 패턴(120), 상기 제1 층(150), 및 상기 제2 층(152)은 게르마늄을 포함할 수 있다. 일 예로, 상기 활성 패턴(120), 상기 제1 층(150), 및 상기 제2 층(152)은 실리콘-게르마늄(Si-Ge)을 포함할 수 있다. 상기 제1 층(150) 내 게르마늄 농도는 상기 활성 패턴(120) 내 게르마늄 농도보다 크고, 상기 제2 층(152) 내 게르마늄 농도보다 작을 수 있다. 상기 캡층(154)은 일 예로, 실리콘(Si)층이거나, 상기 제1 층(150) 및 상기 제2 층(152)보다 낮은 게르마늄 농도를 갖는 실리콘-게르마늄(Si-Ge)층일 수 있다.
상기 소스/드레인 영역들(SD)을 형성하는 것은, 상기 선택적 에피택시얼 성장 공정들과 동시에 또는 상기 선택적 에피택시얼 성장 공정들 후, 상기 소스/드레인 영역들(SD)에 불순물을 도핑하는 것을 더 포함할 수 있다. 일 실시예에 따르면, 상기 불순물은 일 예로, 보론(B)을 포함할 수 있다.
상기 소스/드레인 영역들(SD)의 각각과 상기 핀 구조체(FS) 사이에 배리어층(140)이 형성될 수 있다. 상기 배리어층(140)은 상기 소스/드레인 영역들(SD)의 각각과 상기 핀 구조체(FS)의 상기 제2 부분들(P2)의 각각의 사이에 개재할 수 있고, 상기 소스/드레인 영역들(SD)의 각각과 상기 핀 구조체(FS)의 상기 제1 부분(P1) 사이로 연장될 수 있다. 일 실시예에 따르면, 상기 배리어층(140)은, 상기 리세스 영역(R)의 상기 내면에 인접하는, 상기 핀 구조체(FS)의 표면에 형성될 수 있다. 상기 배리어층(140)은 상기 리세스 영역(R)의 상기 내면을 따라 연장될 수 있고, 이에 따라, 일 단면의 관점에서, 도 10에 도시된 바와 같이, U자 형태를 가지도록 형성될 수 있다.
상기 배리어층(140)은 게르마늄(Ge)을 포함할 수 있다. 상기 활성 패턴(120) 및 상기 소스/드레인 영역들(SD)이 게르마늄을 포함하는 경우, 상기 배리어층(140) 내 게르마늄 농도는 상기 활성 패턴(120) 내 게르마늄 농도보다 크고, 상기 소스/드레인 영역들(SD) 각각 내 게르마늄의 최대 농도보다 작을 수 있다.
상기 소스/드레인 영역들(SD)의 각각이 상기 제1 층(150) 및 상기 제2 층(152)을 포함하고, 상기 제1 층(150) 및 상기 제2 층(152)이 게르마늄(Ge)을 포함하는 경우, 상기 배리어층(140) 내 상기 게르마늄 농도는 상기 제1 층(150) 내 게르마늄 농도보다 크고, 상기 제2 층(152) 내 게르마늄 농도보다 작을 수 있다.
상기 배리어층(140)은, 상기 소스/드레인 영역들(SD)을 형성하기 전 또는 상기 소스/드레인 영역들(SD)을 형성하는 동안 수행되는 전처리 공정(preconditioning process)에 의해 형성될 수 있다. 일 예로, 상기 리세스 영역(R)을 형성하기 위한 제거 공정(일 예로, 건식 또는 습식 식각 공정) 후, 상기 리세스 영역(R)에 의해 노출되는 상기 핀 구조체(FS)의 표면에 자연 산화막이 형성될 수 있다. 상기 자연 산화막을 제거하기 위해, 상기 소스/드레인 영역들(SD)을 형성하기 전 또는 상기 소스/드레인 영역들(SD)을 형성하는 동안 상기 전처리 공정이 수행될 수 있다. 상기 전처리 공정은 일 예로, 수소 등을 이용한 열처리 공정 또는 플라즈마 처리 공정일 수 있다. 일 실시예에 따르면, 상기 활성 패턴(120) 및 상기 버퍼 패턴(110b)은 게르마늄을 포함할 수 있고, 이 경우, 상기 전처리 공정 동안, 게르마늄이 상기 리세스 영역(R)에 의해 노출되는 상기 핀 구조체(FS)의 상기 표면으로 편석될 수 있다. 이에 따라, 고농도의 게르마늄을 포함하는 상기 배리어층(140)이 형성될 수 있다. 상기 배리어층(140)은 일 예로, 0nm 보다 크고 약 3nm보다 작은 두께를 가지도록 형성될 수 있다.
도 11 및 도 12를 참조하면, 상기 소스/드레인 영역들(SD) 및 상기 배리어층(140)이 형성된 상기 기판(100) 상에 하부 층간 절연막(200)이 형성될 수 있다. 상기 하부 층간 절연막(200)은 상기 소스/드레인 영역들(SD) 및 상기 희생 게이트 패턴(160)을 덮도록 형성될 수 있다. 상기 하부 층간 절연막(200)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 또는 저유전막들 중 적어도 하나를 포함할 수 있다.
상기 게이트 마스크 패턴(164), 상기 희생 게이트 패턴(160), 및 상기 식각 정지 패턴(162)을 제거하여, 상기 게이트 스페이서들(GSP) 사이에 갭 영역(170)이 형성될 수 있다. 상기 갭 영역(170)은 상기 핀 구조체(FS)의 상기 제1 부분(P1)의 상부(즉, 상기 활성 패턴(120)의 상기 제1 영역(R1))를 노출할 수 있다. 상기 게이트 마스크 패턴(164)을 제거하는 식각 공정 동안, 상기 하부 층간 절연막(200)의 일부가 식각될 수 있다. 상기 갭 영역(170)을 형성하는 것은, 상기 게이트 스페이서들(GSP), 상기 하부 층간절연막(200), 및 상기 식각 정지 패턴(162)에 대하여 식각 선택성을 갖는 식각 공정을 수행하여 상기 희생 게이트 패턴(160)을 식각하는 것을 포함할 수 있다. 더하여, 상기 갭 영역(170)을 형성하는 것은, 상기 식각 정지 패턴(162)을 제거하여 상기 핀 구조체(FS)의 상기 제1 부분(P1)의 상기 상부를 노출하는 것을 포함할 수 있다.
도 1 및 도 2를 다시 참조하면, 상기 갭 영역(170)을 채우는 게이트 절연 패턴(GI) 및 게이트 전극(GE)이 형성될 수 있다. 구체적으로, 상기 갭 영역(170)을 포함하는 상기 기판(100) 상에 게이트 절연막(미도시)이 형성되어, 상기 갭 영역(170)의 일부를 채울 수 있다. 상기 게이트 절연막은 상기 핀 구조체(FS)의 상기 제1 부분(P1)의 상기 상부를 덮도록 형성될 수 있다. 상기 게이트 절연막은 고유전막들 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 게이트 절연막은 하프늄 산화물, 하프늄 실리케이트, 지르코늄 산화물, 또는 지르코늄 실리케이트 중 적어도 하나를 포함할 수 있으나, 이러한 물질들에 한정되는 것은 아니다. 상기 게이트 절연막은 일 예로, 원자층 증착 공정을 수행하여 형성될 수 있다. 상기 게이트 절연막 상에 게이트 막(미도시)이 형성되어, 상기 갭 영역(170)의 잔부를 채울 수 있다. 상기 게이트 막은 도전성 금속 질화물(일 예로, 티타늄 질화물 또는 탄탈륨 질화물 등) 및 금속(일 예로, 알루미늄, 텅스텐 등) 중 적어도 하나를 포함할 수 있다. 차례로 적층된 상기 게이트 절연막 및 상기 게이트 막을 평탄화하여 상기 게이트 절연 패턴(GI) 및 상기 게이트 전극(GE)이 형성될 수 있다. 상기 평탄화 공정에 의해 상기 하부 층간절연막(200) 및 상기 게이트 스페이서들(GSP)의 상면들이 노출될 수 있다. 상기 게이트 절연 패턴(GI)은 상기 게이트 전극(GE)의 바닥면을 따라 연장될 수 있고, 상기 게이트 전극(GE)의 양 측벽들 상으로 연장되어 상기 게이트 전극(GE)과 상기 게이트 스페이서들(GSP) 사이에 개재될 수 있다.
상기 게이트 전극(GE)이 상기 갭 영역(170) 내에 원하는 두께로 남을 때까지 상기 게이트 전극(GE)의 상부가 리세스될 수 있다. 상기 리세스 공정 동안, 상기 게이트 전극(GE)에 의해 덮이지 않은 상기 게이트 절연 패턴(GI)의 상부도 제거될 수 있고, 이에 따라, 상기 갭 영역(170) 내에 리세스 영역(미도시)이 정의될 수 있다. 상기 리세스 영역 내에 캐핑 패턴(CAP)이 형성될 수 있다. 상기 캐핑 패턴(CAP)을 형성하는 것은, 상기 하부 층간 절연막(200) 상에 상기 리세스 영역을 채우는 캐핑막을 형성하는 것, 및 상기 하부 층간 절연막(200)이 노출될 때까지 상기 캐핑막을 평탄화하는 것을 포함할 수 있다. 상기 캐핑 패턴(CAP)은 일 예로, 실리콘 질화물을 포함할 수 있다.
상기 게이트 절연 패턴(GI), 상기 게이트 전극(GE), 상기 캐핑 패턴(CAP), 및 상기 게이트 스페이서들(GSP)은 게이트 구조체(GS)로 정의될 수 있다.
도시되지 않았지만, 상기 게이트 구조체(GS)를 포함하는 상기 기판(100) 상에 상부 층간 절연막(미도시)이 형성될 수 있다. 상기 상부 층간 절연막은 산화물, 질화물, 및/또는 산질화물을 포함할 수 있다. 상기 상부 층간 절연막 및 상기 하부 층간 절연막(200)을 관통하여 상기 소스/드레인 영역들(SD)을 노출하는 제1 콘택 홀들(미도시)이 형성될 수 있다. 도시되지 않았지만, 상기 제1 콘택 홀들을 형성하는 식각 공정에 의해, 상기 소스/드레인 영역들(SD)의 상부가 부분적으로 제거될 수 있다. 상기 상부 층간 절연막 및 상기 하부 층간 절연막(200)을 관통하여 상기 게이트 전극(GE)을 노출하는 제2 콘택 홀(미도시)이 형성될 수 있다. 이 후, 상기 제1 콘택 홀들을 채우는 제1 콘택 플러그들(미도시), 및 상기 제2 콘택 홀을 채우는 제2 콘택 플러그(미도시)가 형성될 수 있다. 상기 상부 층간 절연막 상에 상기 제1 및 제2 콘택 플러그들에 접속하는 배선들(미도시)이 형성될 수 있다. 상기 배선들은 상기 제1 및 제2 콘택 플러그들을 통해 상기 소스/드레인 영역들(SD) 및 상기 게이트 전극(GE)에 전압을 인가하도록 구성될 수 있다. 상기 제1 및 제2 콘택 플러그들 및 상기 배선들은 도전 물질을 포함할 수 있다.
도 13은 본 발명의 다른 실시예에 따른 반도체 소자를 설명하기 위한 사시도이고, 도 14는 도 13의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 따른 단면도이다. 도 1 및 도 2를 참조하여 설명한 본 발명의 일 실시예에 따른 반도체 소자와 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해 중복되는 설명은 생략될 수 있다.
도 13 및 도 14를 참조하면, 기판(100) 상에 버퍼층(110a)이 제공될 수 있다. 상기 버퍼층(110a)은 상기 기판(100)과 다른 격자 상수를 갖는 물질을 포함할 수 있다. 상기 버퍼층(110a)의 격자 상수는 상기 기판(100)의 격자 상수보다 클 수 있다. 일 예로, 상기 기판(100)이 실리콘 기판인 경우, 상기 버퍼층(110a)은 실리콘-게르마늄을 포함할 수 있다.
상기 버퍼층(110a) 상에 제1 방향(D1)으로 연장되는 핀 구조체(FS)가 제공될 수 있다. 상기 핀 구조체(FS)는 상기 버퍼층(110a)으로부터 상기 제3 방향(D3)으로 돌출된 버퍼 패턴(110b), 및 상기 버퍼 패턴(110b) 상의 활성 패턴(120)을 포함할 수 있다. 상기 버퍼 패턴(110b)은 상기 제1 방향(D1)으로 연장될 수 있고, 상기 활성 패턴(120)은 상기 버퍼 패턴(110b)의 상면 상에 제공될 수 있다.
상기 버퍼 패턴(110b)은 상기 버퍼층(110a)과 동일한 물질을 포함할 수 있고, 상기 버퍼 패턴(110b)의 격자 상수는 상기 버퍼층(110a)의 격자 상수와 같을 수 있다. 상기 버퍼 패턴(110b) 및 버퍼층(110a)은 서로 연결된 하나의 층의 일부일 수 있다.
상기 활성 패턴(120)은 상기 버퍼 패턴(110b)과 다른 격자 상수를 갖는 물질을 포함할 수 있다. 본 실시예에 따르면, 상기 활성 패턴(120)의 격자 상수는 상기 버퍼 패턴(110b)의 격자 상수보다 작을 수 있다. 이에 따라, 상기 버퍼 패턴(110b)은 상기 활성 패턴(120)에 인장성 스트레스(tensile stress)를 제공할 수 있다. 일 예로, 상기 버퍼 패턴(110b)은 실리콘-게르마늄(Si-Ge)를 포함할 수 있고, 상기 활성 패턴(120)은 실리콘(Si)을 포함할 수 있다.
상기 핀 구조체(FS)의 양 측에 소자분리막들(130)이 제공될 수 있다. 상기 소자분리막들(130)은 상기 버퍼층(110a) 상에 제공되어 상기 제1 방향(D1)을 따라 연장될 수 있다. 상기 소자분리막들(130)은 상기 핀 구조체(FS)를 사이에 두고 상기 제2 방향(D2)을 따라 서로 이격될 수 있다.
상기 소자분리막들(130)은 상기 핀 구조체(FS)의 상부를 노출할 수 있다. 상기 소자분리막들(130)의 각각은 상기 핀 구조체(FS)의 측벽의 일부를 노출할 수 있다. 즉, 상기 핀 구조체(FS)는 상기 소자분리막들(130)에 의해 노출된 측벽들을 가질 수 있다. 상기 소자분리막들(130)의 상면들(130U)의 각각은 상기 핀 구조체(FS)의 최상부면(FS_U)보다 상기 기판(100)으로부터 낮은 높이에 위치할 수 있다.
상기 활성 패턴(120)의 적어도 일부가 상기 소자분리막들(130)에 의해 노출될 수 있다. 상기 소자분리막들(130)의 각각은 상기 활성 패턴(120)의 측벽의 적어도 일부를 노출할 수 있다. 즉, 상기 활성 패턴(120)은 상기 소자분리막들(130)에 의해 노출된 측벽들을 가질 수 있다. 상기 소자분리막들(130)의 상기 상면들(130U)의 각각은 상기 활성 패턴(120)의 최상부면(120U)보다 상기 기판(100)으로부터 낮은 높이에 위치할 수 있다. 일부 실시예들에 따르면, 도 14에 도시된 바와 같이, 상기 소자분리막들(130)의 상기 상면들(130U)의 각각은 상기 활성 패턴(120)의 하면(120L)과 실질적으로 공면을 이룰 수 있다. 다른 실시예들에 따르면, 도 14에 도시된 바와 달리, 상기 소자분리막들(130)의 상기 상면들(130U)의 각각은 상기 활성 패턴(120)의 상기 하면(120L)보다 상기 기판(100)으로부터 낮은 높이에 위치하거나, 상기 활성 패턴(120)의 상기 하면(120L)보다 상기 기판(100)으로부터 높은 높이에 위치할 수 있다.
상기 기판(100) 상에 상기 핀 구조체(FS)를 가로지르는 게이트 구조체(GS)가 제공될 수 있다. 상기 게이트 구조체(GS)는 상기 제2 방향(D2)으로 연장될 수 있다. 상기 활성 패턴(120)은 상기 버퍼 패턴(110b)과 상기 게이트 구조체(GS) 사이에 제공될 수 있다. 일부 실시예들에 따르면, 상기 활성 패턴(120)은 상기 게이트 구조체(GS) 아래에 국소적으로 제공될 수 있다.
상기 핀 구조체(FS)는 상기 게이트 구조체(GS) 아래의 제1 부분(P1), 및 상기 게이트 구조체(GS) 양 측의 제2 부분들(P2)을 포함할 수 있다. 상기 제1 부분(P1)의 상면은 상기 제2 부분들(P2)의 각각의 상면보다 상기 기판(100)으로부터 높은 위치에 위치할 수 있다. 즉, 상기 핀 구조체(FS)의 상기 최상부면(FS_U)은 상기 제1 부분(P1)의 상면일 수 있다. 상기 핀 구조체(FS)의 상기 제1 부분(P1)은 상기 소자분리막들(130)에 의해 노출된 측벽들을 가질 수 있다. 상기 게이트 구조체(GS)는 상기 제1 부분(P1)의 상기 상면 및 상기 노출된 측벽들을 덮고, 상기 소자분리막들(130)의 상기 상면들(130U) 상으로 연장될 수 있다.
상기 핀 구조체(FS)의 상기 제1 부분(P1)은 상기 활성 패턴(120)을 포함할 수 있다. 상기 활성 패턴(120)은 상기 소자분리막들(130)에 의해 노출된 측벽들을 가질 수 있다. 상기 게이트 구조체(GS)는 상기 활성 패턴(120)의 상기 최상부면(120U) 및 상기 노출된 측벽들을 덮고, 상기 소자분리막들(130)의 상기 상면들(130U) 상으로 연장될 수 있다.
상기 활성 패턴(120)은 상기 게이트 구조체(GS)를 포함하는 트랜지스터의 채널로 기능할 수 있다. 이 경우, 상기 트랜지스터는 N형 트랜지스터일 수 있다.
상기 게이트 구조체(GS)는 상기 제2 방향(D2)으로 연장되는 게이트 전극(GE), 상기 게이트 전극(GE)과 상기 핀 구조체(FS) 사이에 개재되고 상기 소자분리막들(130)의 각각과 상기 게이트 전극(GE) 사이로 연장되는 게이트 절연 패턴(GI), 및 상기 게이트 전극(GE)의 상면을 따라 연장되는 캐핑 패턴(CAP)을 포함할 수 있다. 상기 게이트 구조체(GS)는 상기 게이트 전극(GE)의 양 측벽들 상에 각각 제공되는 게이트 스페이서들(GSP)을 더 포함할 수 있다. 상기 게이트 절연 패턴(GI)은 상기 게이트 전극(GE)과 상기 게이트 스페이서들(GSP) 사이로 연장될 수 있다.
소스/드레인 영역들(SD)이 상기 게이트 구조체(GS) 양 측의 상기 핀 구조체(FS) 상에 제공될 수 있다. 상기 소스/드레인 영역들(SD)은 상기 핀 구조체(FS)의 상기 제2 부분들(P2) 상에 각각 배치될 수 있다. 상기 소스/드레인 영역들(SD)은 상기 활성 패턴(120)을 사이에 두고 수평적으로 서로 이격될 수 있다. 상기 소스/드레인 영역들(SD)의 각각의 바닥면(SD_B)은 상기 활성 패턴(120)의 상기 최상부면(120U)보다 상기 기판(100)으로부터 낮은 높이에 위치할 수 있다.
상기 소스/드레인 영역들(SD)은 상기 활성 패턴(120)과 동일한 격자 상수를 갖는 물질 또는 상기 활성 패턴(120)보다 작은 격자 상수를 갖는 물질을 포함할 수 있다. 상기 소스/드레인 영역들(SD)이 상기 활성 패턴(120)보다 작은 격자 상수를 갖는 물질을 포함하는 경우, 상기 소스/드레인 영역들(SD)은 상기 활성 패턴(120)에 인장성 스트레스를 제공할 수 있다. 일 예로, 상기 소스/드레인 영역들(SD)은 실리콘(Si) 또는 실리콘 카바이드(SiC)를 포함할 수 있다.
상기 소스/드레인 영역들(SD)의 각각은 불순물을 더 포함할 수 있다. 상기 불순물을 상기 소스/드레인 영역들(SD)을 포함하는 트랜지스터의 전기적 특성을 개선하기 위해 채용될 수 있다. 상기 트랜지스터가 N형 트랜지스터인 경우, 상기 불순물은 일 예로, 인(P)일 수 있다.
상기 소스/드레인 영역들(SD)의 각각과 상기 핀 구조체(FS) 사이에 배리어층(140)이 개재될 수 있다. 상기 배리어층(140)은 상기 소스/드레인 영역들(SD)의 각각과 상기 핀 구조체(FS)의 상기 제2 부분들(P2)의 각각 사이에 개재하고, 상기 소스/드레인 영역들(SD)의 각각과 상기 핀 구조체(FS)의 상기 제1 부분(P1) 사이로 연장될 수 있다. 한 쌍의 상기 배리어층들(140)이 상기 게이트 구조체(GS) 양 측에 각각 제공될 수 있다. 즉, 상기 한 쌍의 상기 배리어층들(140)이 상기 핀 구조체(FS)의 상기 제2 부분들(P2) 상에 각각 제공될 수 있다. 상기 한 쌍의 상기 배리어층들(140)은 상기 활성 패턴(120)을 사이에 두고 수평적으로 서로 이격될 수 있다.
본 실시예에 따르면, 상기 배리어층(140)은 상기 소스/드레인 영역들(SD) 및 상기 활성 패턴(120)을 구성하는 원소와 다른 원소를 포함할 수 있다. 상기 배리어층(140)은 게르마늄(Ge)을 포함할 수 있다. 상기 배리어층(140)의 두께는, 일 예로, 0nm 보다 크고 약 3nm보다 작거나 같을 수 있다.
본 실시예에 따르면, 상기 소스/드레인 영역들(SD)과 상기 활성 패턴(120) 사이에 배리어층(140)이 개재할 수 있고, 상기 배리어층(140)은 게르마늄을 포함할 수 있다. 상기 배리어층(140)이 게르마늄을 포함함에 따라, 상기 소스/드레인 영역들(SD) 내 상기 불순물이 상기 소스/드레인 영역들(SD)로부터 상기 활성 패턴(120)으로 확산되는 것이 최소화될 수 있다. 이에 따라, 상기 소스/드레인 영역들(SD)을 포함하는 트랜지스터의 전기적 특성이 개선될 수 있다.
상기 기판(100) 상에 상기 게이트 구조체(GS) 및 상기 소스/드레인 영역들(SD)을 덮는 하부 층간 절연막(200)이 제공될 수 있다. 도시되지 않았지만, 상기 게이트 구조체(GS)를 포함하는 상기 기판(100) 상에 상부 층간 절연막(미도시)이 배치될 수 있다. . 상기 상부 층간 절연막 및 상기 하부 층간 절연막(200)을 관통하여 상기 소스/드레인 영역들(SD)에 전기적으로 연결되는 제1 콘택 플러그들(미도시)이 제공될 수 있고, 상기 상부 층간 절연막 및 상기 하부 층간 절연막(200)을 관통하여 상기 게이트 전극(GE)에 전기적으로 연결되는 제2 콘택 플러그(미도시)가 제공될 수 있다. 상기 상부 층간 절연막 상에 상기 제1 및 제2 콘택 플러그들에 접속하는 배선들(미도시)이 배치될 수 있다. 상기 배선들은 상기 제1 및 제2 콘택 플러그들을 통해 상기 소스/드레인 영역들(SD) 및 상기 게이트 전극(GE)에 전압을 인가할 수 있다. 상기 제1 및 제2 콘택 플러그들 및 상기 배선들은 도전 물질을 포함할 수 있다.
도 15는 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 사시도이고, 도 16은 도 15의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 따른 단면도이다. 도 3 내지 도 12를 참조하여 설명한 본 발명의 일 실시예에 따른 반도체 소자의 제조방법과 동일한 구성에 대하여는 동일한 참조번호를 제공하고, 설명의 간소화를 위해 중복되는 설명은 생략될 수 있다.
먼저, 도 3 및 도 4를 참조하여 설명한 바와 같이, 기판(100) 상에 버퍼층(110a)이 형성될 수 있고, 상기 버퍼층(110a) 상에 상기 제1 방향(D1)으로 연장되는 핀 구조체(FS)가 형성될 수 있다. 상기 핀 구조체(FS)는 상기 버퍼층(110a)으로부터 돌출되고 상기 제1 방향(D1)으로 연장되는 버퍼 패턴(110b), 및 상기 버퍼 패턴(110b)의 상면 상에 제공되어 상기 제1 방향(D1)으로 연장되는 활성 패턴(120)을 포함할 수 있다. 상기 핀 구조체(FS)를 형성하는 것은, 상기 기판(100) 상에 예비 버퍼층(미도시) 및 활성층(미도시)을 차례로 형성하는 것, 및 상기 활성층 및 상기 예비 버퍼층을 패터닝하여 상기 핀 구조체(FS)를 정의하는 트렌치들(T)을 형성하는 것을 포함할 수 있다. 상기 트렌치들(T)은 상기 제1 방향(D1)으로 연장되는 라인 형태일 수 있다.
상기 예비 버퍼층은 상기 기판(100)과 다른 격자 상수를 갖는 물질을 포함할 수 있다. 상기 예비 버퍼층의 격자 상수는 상기 기판(100)의 격자 상수보다 클 수 있다. 일 예로, 상기 기판(100)이 실리콘 기판인 경우, 상기 예비 버퍼층은 실리콘-게르마늄을 포함할 수 있다.
상기 활성층은 상기 예비 버퍼층과 다른 격자 상수를 갖는 물질을 포함할 수 있다. 본 실시예에 따르면, 상기 활성층의 격자 상수는 상기 예비 버퍼층의 격자 상수보다 작을 수 있다. 일 예로, 상기 예비 버퍼층은 실리콘-게르마늄(Si-Ge)를 포함할 수 있고, 상기 활성층은 실리콘(Si)을 포함할 수 있다. 이에 따라, 상기 예비 버퍼층은 상기 활성층에 인장성 스트레스를 제공할 수 있다.
상기 핀 구조체(FS)의 양 측에 소자분리막들(130)이 형성될 수 있다. 상기 소자분리막들(130)은 상기 트렌치들(T)을 채우도록 형성될 수 있다. 상기 소자분리막들(130)의 상부들을 리세스하여 상기 핀 구조체(FS)의 상부가 노출될 수 있다. 상기 리세스 공정이 수행됨에 따라, 상기 활성 패턴(120)의 적어도 일부가 상기 소자분리막들(130)에 의해 노출될 수 있다.
이 후, 도 5 및 도 6을 참조하여 설명한 바와 같이, 상기 기판(100) 상에 상기 핀 구조체(FS)를 가로지르는 희생 게이트 패턴(160)이 형성될 수 있다. 상기 희생 게이트 패턴(160)의 상면을 따라 연장되는 게이트 마스크 패턴(164)이 형성될 수 있고, 상기 희생 게이트 패턴(160)의 바닥면을 따라 연장되는 식각 정지 패턴(162)이 형성될 수 있다.
상기 희생 게이트 패턴(160)이 상기 핀 구조체(FS)를 가로지르도록 형성됨에 따라, 상기 핀 구조체(FS) 내에 제1 부분(P1) 및 제2 부분들(P2)이 정의될 수 있다. 상기 제1 부분(P1)은 상기 희생 게이트 패턴(160) 아래에 위치하고, 평면적 관점에서 상기 희생 게이트 패턴(160)과 중첩하는 상기 핀 구조체(FS)의 일 부분일 수 있다. 상기 제2 부분들(P2)은 상기 희생 게이트 패턴(160) 양 측에 위치하고 상기 제1 부분(P1)에 의해 수평적으로 분리된 상기 핀 구조체(FS)의 다른 부분들일 수 있다.
더하여, 상기 희생 게이트 패턴(160)이 상기 핀 구조체(FS)를 가로지르도록 형성됨에 따라, 상기 활성 패턴(120) 내에 제1 영역(R1) 및 제2 영역들(R2)이 정의될 수 있다. 상기 제1 영역(R1)은 상기 희생 게이트 패턴(160) 아래에 위치하고, 평면적 관점에서 상기 희생 게이트 패턴(160)과 중첩하는 상기 활성 패턴(120)의 일 영역일 수 있다. 상기 제2 영역들(R2)은 상기 희생 게이트 패턴(160) 양 측에 위치하고 상기 제1 영역(R1)에 의해 수평적으로 분리된 상기 활성 패턴(120)의 다른 영역들일 수 있다. 상기 활성 패턴(120)의 상기 제1 영역(R1)은 상기 핀 구조체(FS)의 상기 제1 부분(P1)의 상부 영역이고, 상기 활성 패턴(120)의 상기 제2 영역들(R2)의 각각은 상기 핀 구조체(FS)의 상기 제2 부분들(P2)의 각각의 상부 영역일 수 있다. 상기 희생 게이트 패턴(160)의 양 측벽들 상에 게이트 스페이서들(GSP)이 각각 형성될 수 있다.
계속하여, 도 7 및 도 8을 참조하여 설명한 바와 같이, 상기 핀 구조체(FS)의 상기 제2 부분들(P2)의 각각의 상부가 제거되어, 상기 핀 구조체(FS) 내에 리세스 영역(R)이 형성될 수 있다. 이에 따라, 상기 제2 부분들(P2)의 각각의 상면은 상기 제1 부분(P1)의 상면보다 상기 기판(100)으로부터 낮은 높이에 위치할 수 있다. 상기 제거 공정에 의해, 상기 활성 패턴(120)의 상기 제2 영역들(R2)의 각각의 적어도 일부가 제거될 수 있다.
일부 실시예들에 따르면, 상기 리세스 영역(R)은 상기 게이트 스페이서들(GSP)의 각각의 아래로 연장될 수 있다. 즉, 평면적 관점에서, 상기 리세스 영역(R)은 상기 게이트 스페이서들(GSP)의 각각과 부분적으로 중첩할 수 있다. 도 8에 도시된 바와 같이, 일 단면의 관점에서, 상기 리세스 영역(R)은 U자 형태를 가지도록 형성될 수 있다.
도 15 및 도 16을 참조하면, 먼저, 상기 희생 게이트 패턴(160)의 양 측에 배리어층들(140)이 형성될 수 있다. 상기 배리어층들(140)은 상기 핀 구조체(FS)의 상기 제2 부분들(P2) 상에 각각 형성될 수 있다. 상기 배리어층들(140)의 각각은 상기 리세스 영역(R)의 일부를 채우도록 형성될 수 있다. 상기 배리어층들(140)의 각각은 상기 리세스 영역(R)의 내면을 컨포멀하게 덮을 수 있다. 상기 배리어층들(140)의 각각은 상기 리세스 영역(R)의 상기 내면을 따라 연장될 수 있고, 이에 따라, 일 단면의 관점에서, 도 16에 도시된 바와 같이, U자 형태를 가지도록 형성될 수 있다.
상기 배리어층들(140)은 일 예로, 상기 리세스 영역(R)에 의해 노출된 상기 핀 구조체(FS)의 표면을 시드로 이용하는 선택적 에피택시얼 성장(Selective Epitaxial Growth; SEG) 공정을 이용하여 형성될 수 있다. 다른 예로, 상기 배리어층들(140)은 화학기상증착법(Chemical Vapor Deposition; CVD) 또는 분자 빔 에피택시(Molecular Beam Epitaxy: MBE) 방법을 이용하여 형성될 수 있다.
상기 배리어층들(140)은 게르마늄을 포함할 수 있다. 상기 배리어층들(140)의 각각은, 일 예로, 0nm 보다 크고 약 3nm보다 작거나 같은 두께를 가지도록 형성될 수 있다.
이 후, 상기 희생 게이트 패턴(160)의 양 측에 소스/드레인 영역들(SD)이 형성될 수 있다. 상기 소스/드레인 영역들(SD)은 상기 핀 구조체(FS)의 상기 제2 부분들(P2) 상에 각각 형성될 수 있다. 상기 소스/드레인 영역들(SD)의 각각은 상기 리세스 영역(R)의 잔부를 채우도록 형성될 수 있다. 상기 소스/드레인 영역들(SD)을 형성하는 것은, 상기 배리어층들(140)을 시드로 하는 선택적 에피택시얼 성장 공정을 수행하는 것을 포함할 수 있다.
본 실시예에 따르면, 상기 소스/드레인 영역들(SD)은 상기 활성 패턴(120)과 동일한 격자 상수를 갖는 물질 또는 상기 활성 패턴(120)보다 작은 격자 상수를 갖는 물질을 포함할 수 있다. 일 예로, 상기 소스/드레인 영역들(SD)은 실리콘(Si) 또는 실리콘 카바이드(SiC)를 포함할 수 있다.
상기 소스/드레인 영역들(SD)을 형성하는 것은, 상기 선택적 에피택시얼 성장 공정과 동시에 또는 상기 선택적 에피택시얼 성장 공정 후, 상기 소스/드레인 영역들(SD)에 불순물을 도핑하는 것을 더 포함할 수 있다. 본 실시예에 따르면, 상기 불순물은 일 예로, 인(P)을 포함할 수 있다.
이 후의 제조 공정은, 도 11, 도 12, 도 1, 및 도 2를 참조하여 설명한 본 빌명의 일 실시예에 따른 반도체 소자의 제조방법과 실질적으로 동일하다.
본 발명의 개념에 따르면, 소스/드레인 영역들과 활성 패턴 사이에 배리어층이 개재될 수 있고, 상기 배리어층은 고농도의 게르마늄을 포함할 수 있다. 상기 배리어층이 고농도의 게르마늄을 포함함에 따라, 상기 소스/드레인 영역들 내에 도핑된 불순물이 상기 소스/드레인 영역들로부터 상기 활성 패턴으로 확산되는 것이 최소화될 수 있다. 이에 따라, 전기적 특성이 개선된 반도체 소자가 제공될 수 있다.
따라서, 우수한 신뢰성을 갖는 반도체 소자가 제공될 수 있다.
도 17은 본 발명의 실시예들에 따른 반도체 소자를 포함하는 전자 시스템의 블록도이다.
도 17을 참조하면, 본 발명의 실시예에 따른 전자 시스템(1100)은 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다. 상기 컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및/또는 인터페이스(1140)는 상기 버스(1150)를 통하여 서로 결합 될 수 있다. 상기 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다.
상기 컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 상기 입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치등을 포함할 수 있다. 상기 기억 장치(1130)는 데이터 및/또는 명령어등을 저장할 수 있다. 상기 기억 장치(1130)는 비휘발성 기억 소자(예컨대, 플래쉬 기억 소자, 상변화 기억 소자, 및/또는 자기 기억 소자 등)를 포함할 수 있다. 이에 더하여, 상기 기억 장치(1130)는 휘발성 기억 소자를 더 포함할 수 있다. 상기 기억 장치(1130)는 본 발명의 실시예들에 따른 반도체 소자를 포함하는 SRAM(Static Random Access Memory)을 포함할 수 있다. 상기 기억 장치(1130)는 전자 시스템(1100)의 응용 또는 전자 시스템(1100)이 적용되는 전자 제품에 따라 생략될 수도 있다. 상기 인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 상기 인터페이스(1140)는 유선 또는 무선 형태일 수 있다. 예컨대, 상기 인터페이스(1140)는 안테나 또는 유무선 트랜시버등을 포함할 수 있다. 본 발명의 실시예들에 따른 반도체 소자는 상기 컨트롤러(1110) 또는 상기 입출력 장치(1120, I/O) 등의 일부로 제공될 수 있다. 도시하지 않았지만, 상기 전자 시스템(1100)은 상기 컨트롤러(1110)의 동작을 향상시키기 위한 동작 기억 소자로서, 고속의 DRAM(Dynamic Random Access Memory) 소자 및/또는 SRAM 소자 등을 더 포함할 수도 있다.
도 18은 본 발명의 실시예들에 따른 반도체 소자를 포함하는 전자 장치의 구성을 보여주는 블록도이다.
도 18을 참조하면, 전자 장치(1200)는 반도체 칩(1210)을 포함할 수 있다. 상기 반도체 칩(1210)은 프로세서(Processor; 1211), 임베디드 메모리(Embedded Memory; 1213) 및 캐시 메모리(Cache Memory; 1215)를 포함할 수 있다.
상기 프로세서(1211)는 하나 이상의 프로세서 코어들(Processor Core; C1-Cn)을 포함할 수 있다. 상기 하나 이상의 프로세서 코어들(C1-Cn)은 데이터 및 신호를 처리할 수 있다. 상기 프로세서 코어들(C1-Cn)은 본 발명의 실시예들에 따른 반도체 소자를 포함할 수 있다.
상기 전자 장치(1200)는 처리된 데이터 및 신호를 이용하여 고유의 기능을 수행할 수 있다. 일 예로, 상기 프로세서(1211)는 어플리케이션 프로세서(Application Processor)일 수 있다.
상기 임베디드 메모리(1213)는 상기 프로세서(1211)와 제1 데이터(DAT1)를 교환할 수 있다. 상기 제1 데이터(DAT1)는 하나 이상의 프로세서 코어들(C1-Cn)에 의해 처리된 또는 처리될 데이터이다. 상기 임베디드 메모리(1213)는 상기 제1 데이터(DAT1)를 관리할 수 있다. 예를 들어, 상기 임베디드 메모리(1213)는 상기 제1 데이터(DAT1)를 버퍼링(Buffering)할 수 있다. 즉, 상기 임베디드 메모리(1213)는 상기 프로세서(1211)의 버퍼 메모리 또는 워킹 메모리(Working Memory)로서 작동할 수 있다.
일 실시예에 따르면, 상기 전자 장치(1200)는 웨어러블(Wearable) 전자 장치에 적용될 수 있다. 웨어러블 전자 장치는 많은 양의 연산을 필요로 하는 기능보다 적은 양의 연산을 필요로 하는 기능을 더 많이 수행할 수 있다. 따라서, 상기 전자 장치(1200)가 웨어러블 전자 장치에 적용될 경우, 상기 임베디드 메모리(1213)는 큰 버퍼 용량을 갖지 않아도 무방할 수 있다.
상기 임베디드 메모리(1213)는 SRAM일 수 있다. 상기 SRAM은 DRAM 보다 빠른 속도로 작동할 수 있다. 상기 SRAM이 상기 반도체 칩(1210)에 임베디드되면, 작은 크기를 갖고 빠른 속도로 작동하는 상기 전자 장치(1200)가 구현될 수 있다. 나아가, 상기 SRAM이 상기 반도체 칩(1210)에 임베디드되면, 상기 전자 장치(1200)의 작동 전력(Active Power)의 소모량이 감소할 수 있다. 일 예로, 상기 SRAM은 본 발명의 실시예들에 따른 반도체 소자를 포함할 수 있다.
상기 캐시 메모리(1215)는 상기 하나 이상의 프로세서 코어들(C1 내지 Cn)과 함께 상기 반도체 칩(1210) 위에 실장될 수 있다. 상기 캐시 메모리(1215)는 캐시 데이터(DATc)를 저장할 수 있다. 상기 캐시 데이터(DATc)는 상기 하나 이상의 프로세서 코어들(C1 내지 Cn)에 의해 이용되는 데이터일 수 있다. 상기 캐시 메모리(1215)는 적은 저장 용량을 갖지만, 매우 빠른 속도로 작동할 수 있다. 일 예로, 상기 캐시 메모리(1215)는 본 발명의 실시예들에 따른 반도체 소자를 포함하는 SRAM(Static Random Access Memory)을 포함할 수 있다. 상기 캐시 메모리(1215)가 이용되는 경우, 상기 프로세서(1211)가 상기 임베디드 메모리(1213)에 접근하는 횟수 및 시간이 감소할 수 있다. 따라서, 상기 캐시 메모리(1215)가 이용되는 경우, 상기 전자 장치(1200)의 작동 속도가 빨라질 수 있다.
이해를 돕기 위해, 상기 캐시 메모리(1215)는 상기 프로세서(1211)와 별개의 구성 요소로 도시되었다. 그러나, 상기 캐시 메모리(1215)는 상기 프로세서(1211)에 포함되도록 구성될 수 있다.
상기 프로세서(1211), 상기 임베디드 메모리(1213) 및 상기 캐시 메모리(1215)는 다양한 인터페이스 규약에 기초하여 데이터를 전송할 수 있다. 예컨대, 상기 프로세서(1211), 상기 임베디드 메모리(1213) 및 상기 캐시 메모리(1215)는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI(Peripheral Component Interconnect) Express, ATA(Advanced Technology Attachment), PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI), IDE(Integrated Drive Electronics), UFS(Universal Flash Storage) 등 중에서 하나 이상의 인터페이스 규약에 기초하여 데이터를 전송할 수 있다.
도 19 내지 도 21은 본 발명의 실시예들에 따른 반도체 소자를 포함하는 멀티미디어 장치의 예들을 나타낸 도면들이다. 도 17의 전자 시스템(1100) 및/또는 도 18의 전자 장치(1200)는 도 19에 도시된 모바일 폰 또는 스마트 폰(2000)에 적용될 수 있고, 도 20에 도시된 태블릿 또는 스마트 태블릿(3000)에 적용될 수 있으며, 또한 도 21에 도시된 노트북 컴퓨터(4000)에 적용될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100: 기판 110a: 버퍼층
110b: 버퍼 패턴 120: 활성 패턴
FS: 핀 구조체 140: 배리어층
150: 제1 층 152: 제2 층
154: 캡층 130: 소자분리막들
SD: 소스/드레인 영역들 GE: 게이트 전극
GI: 게이트 절연 패턴 GSP: 게이트 스페이서
CAP: 캐핑 패턴 GS: 게이트 구조체
200: 하부 층간 절연막

Claims (20)

  1. 기판 상에 제공되고 일 방향으로 연장되는 핀 구조체;
    상기 핀 구조체의 양 측에 배치되고 상기 일 방향으로 연장되는 소자분리막들;
    상기 핀 구조체 및 상기 소자분리막들을 가로지르는 게이트 전극;
    상기 게이트 전극 양 측의 상기 핀 구조체 상에 제공되는 소스/드레인 영역들; 및
    상기 소스/드레인 영역들의 각각과 상기 핀 구조체 사이의 배리어층을 포함하되,
    상기 핀 구조체는 상기 소자분리막들 사이에서 상기 일 방향으로 연장되는 버퍼 패턴, 및 상기 버퍼 패턴 상의 활성 패턴을 포함하고,
    상기 활성 패턴은 상기 소자분리막들에 의해 노출된 측벽들을 가지고,
    상기 게이트 전극은 상기 활성 패턴의 상면 및 상기 노출된 측벽들을 덮고, 상기 소자분리막들의 상면들 상으로 연장되고,
    상기 활성 패턴은 상기 소스/드레인 영역들 사이에 개재되고,
    상기 배리어층은 상기 소스/드레인 영역들의 각각과 상기 버퍼 패턴 사이에 개재되고, 상기 소스/드레인 영역들의 각각과 상기 활성 패턴 사이로 연장되고,
    상기 활성 패턴은 상기 버퍼 패턴과 다른 격자 상수를 갖는 물질을 포함하고,
    상기 활성 패턴, 상기 배리어층 및 상기 소스/드레인 영역들은 게르마늄을 포함하고,
    상기 배리어층 내 게르마늄 농도는 상기 활성 패턴 내 게르마늄 농도보다 크고, 상기 소스/드레인 영역들 각각 내 게르마늄의 최대 농도보다 작은 반도체 소자.
  2. 청구항 1에 있어서,
    상기 소스/드레인 영역들의 각각은 상기 배리어층 상에 차례로 적층된 제1 층 및 제2 층을 포함하되, 상기 제1 층은 상기 배리어층과 상기 제2 층 사이에 개재하고,
    상기 배리어층 내 상기 게르마늄 농도는 상기 제1 층 내 게르마늄 농도보다 크고 상기 제2 층 내 게르마늄 농도보다 작은 반도체 소자.
  3. 청구항 2에 있어서,
    상기 소스/드레인 영역들의 각각은 상기 제2 층 상의 제3 층을 더 포함하되, 상기 제2 층은 상기 제1 층과 상기 제3 층 사이에 개재하고,
    상기 제3 층 내 게르마늄 농도는 상기 제1 층 내 상기 게르마늄 농도 및 상기 제2 층 내 상기 게르마늄 농도보다 작은 반도체 소자.
  4. 청구항 1에 있어서,
    상기 기판과 상기 핀 구조체 사이의 버퍼층을 더 포함하되,
    상기 버퍼 패턴은 상기 버퍼층으로부터 돌출되고,
    상기 버퍼층 및 상기 버퍼 패턴은 동일한 격자 상수를 갖는 동일한 물질을 포함하고,
    상기 버퍼층 및 상기 버퍼 패턴은 상기 기판과 다른 격자 상수를 갖는 물질을 포함하는 반도체 소자.
  5. 청구항 4에 있어서,
    상기 버퍼층 및 상기 버퍼 패턴은 상기 활성 패턴에 압축성 스트레인을 인가하는 반도체 소자.
  6. 청구항 5에 있어서,
    상기 버퍼층 및 상기 버퍼 패턴은 게르마늄을 포함하고,
    상기 버퍼층 및 상기 버퍼 패턴 내 게르마늄 농도는 상기 활성 패턴 내 상기 게르마늄 농도보다 작은 반도체 소자.
  7. 삭제
  8. 청구항 1에 있어서,
    상기 핀 구조체는 상기 게이트 전극 아래의 제1 부분, 및 상기 게이트 전극 양 측의 제2 부분들을 포함하고,
    상기 제2 부분들의 상면들은 상기 제1 부분의 상면보다 상기 기판으로부터 낮은 높이에 위치하고,
    상기 소스/드레인 영역들은 상기 제2 부분들 상에 각각 배치되는 반도체 소자.
  9. 청구항 8에 있어서,
    상기 배리어층은 상기 소스/드레인 영역들의 각각과 상기 제2 부분들의 각각 사이에 개재하고, 상기 소스/드레인 영역들의 각각과 상기 제1 부분 사이로 연장되는 반도체 소자.
  10. 청구항 1에 있어서,
    상기 핀 구조체, 상기 소스/드레인 영역들, 및 상기 배리어층은 실리콘-게르마늄을 포함하는 반도체 소자.
  11. 청구항 10에 있어서,
    상기 소스/드레인 영역들은 보론을 더 포함하는 반도체 소자.
  12. 기판 상의 버퍼층;
    상기 버퍼층으로부터 돌출된 핀 구조체;
    상기 버퍼층 상에 제공되고 상기 핀 구조체의 양 측에 배치되는 소자분리막들;
    상기 핀 구조체 및 상기 소자분리막들을 가로지르는 게이트 전극;
    상기 게이트 전극 양 측의 상기 핀 구조체 상에 제공되는 소스/드레인 영역들; 및
    상기 소스/드레인 영역들의 각각과 상기 핀 구조체 사이의 배리어층을 포함하되,
    상기 핀 구조체는 상기 소자분리막들 사이의 버퍼 패턴, 및 상기 버퍼 패턴 상의 활성 패턴을 포함하고,
    상기 활성 패턴은 상기 소자분리막들에 의해 노출된 측벽들을 가지고,
    상기 게이트 전극은 상기 활성 패턴의 상면 및 상기 노출된 측벽들을 덮고, 상기 소자분리막들의 상면들 상으로 연장되고,
    상기 활성 패턴은 상기 소스/드레인 영역들 사이에 개재되고,
    상기 배리어층은 상기 소스/드레인 영역들의 각각과 상기 버퍼 패턴 사이에 개재되고, 상기 소스/드레인 영역들의 각각과 상기 활성 패턴 사이로 연장되고,
    상기 버퍼층은 상기 기판과 다른 격자 상수를 갖는 물질을 포함하고,
    상기 활성 패턴은 상기 버퍼 패턴과 다른 격자 상수를 갖는 물질을 포함하고,
    상기 배리어층은 게르마늄을 포함하는 반도체 소자.
  13. 청구항 12에 있어서,
    상기 핀 구조체는 상기 게이트 전극 아래의 제1 부분, 및 상기 게이트 전극 양 측의 제2 부분들을 포함하고,
    상기 제2 부분들의 상면들은 상기 제1 부분의 상면보다 상기 기판으로부터 낮은 높이에 배치되고,
    상기 소스/드레인 영역들은 상기 제2 부분들 상에 각각 배치되는 반도체 소자.
  14. 청구항 13에 있어서,
    상기 배리어층은 상기 소스/드레인 영역들의 각각과 상기 제2 부분들의 각각 사이에 개재하고, 상기 소스/드레인 영역들의 각각과 상기 제1 부분 사이로 연장되는 반도체 소자.
  15. 삭제
  16. 청구항 12에 있어서,
    상기 버퍼층 및 상기 버퍼 패턴은 동일한 격자 상수를 갖는 동일한 물질을 포함하고,
    상기 버퍼층 및 상기 버퍼 패턴은 상기 활성 패턴에 압축성 스트레인을 인가하는 반도체 소자.
  17. 청구항 16에 있어서,
    상기 버퍼 패턴, 상기 활성 패턴 및 상기 소스/드레인 영역들은 게르마늄을 포함하고,
    상기 버퍼 패턴 내 게르마늄 농도는 상기 활성 패턴 내 게르마늄 농도보다 작고,
    상기 배리어층 내 게르마늄 농도는 상기 활성 패턴 내 상기 게르마늄 농도보다 크고, 상기 소스/드레인 영역들 각각 내 게르마늄의 최대 농도보다 작은 반도체 소자.
  18. 청구항 17에 있어서,
    상기 소스/드레인 영역들의 각각은 상기 배리어층 상에 차례로 적층된 제1 층 및 제2 층을 포함하되, 상기 제1 층은 상기 배리어층과 상기 제2 층 사이에 개재하고,
    상기 배리어층 내 상기 게르마늄 농도는 상기 제1 층 내 게르마늄 농도보다 크고 상기 제2 층 내 게르마늄 농도보다 작은 반도체 소자.
  19. 청구항 18에 있어서,
    상기 소스/드레인 영역들의 각각은 상기 제2 층 상의 제3 층을 더 포함하되, 상기 제2 층은 상기 제1 층과 상기 제3 층 사이에 개재하고,
    상기 제3 층 내 게르마늄 농도는 상기 제1 층 내 상기 게르마늄 농도 및 상기 제2 층 내 상기 게르마늄 농도보다 작은 반도체 소자.
  20. 청구항 12에 있어서,
    상기 버퍼층 및 상기 버퍼 패턴은 동일한 격자 상수를 갖는 동일한 물질을 포함하고,
    상기 버퍼층 및 상기 버퍼 패턴은 상기 활성 패턴에 인장성 스트레인을 인가하는 반도체 소자.
KR1020150067546A 2015-05-14 2015-05-14 전계 효과 트랜지스터를 포함하는 반도체 소자 KR102395071B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150067546A KR102395071B1 (ko) 2015-05-14 2015-05-14 전계 효과 트랜지스터를 포함하는 반도체 소자
US15/093,892 US9728644B2 (en) 2015-05-14 2016-04-08 Semiconductor device including field effect transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150067546A KR102395071B1 (ko) 2015-05-14 2015-05-14 전계 효과 트랜지스터를 포함하는 반도체 소자

Publications (2)

Publication Number Publication Date
KR20160135010A KR20160135010A (ko) 2016-11-24
KR102395071B1 true KR102395071B1 (ko) 2022-05-10

Family

ID=57276170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150067546A KR102395071B1 (ko) 2015-05-14 2015-05-14 전계 효과 트랜지스터를 포함하는 반도체 소자

Country Status (2)

Country Link
US (1) US9728644B2 (ko)
KR (1) KR102395071B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102592326B1 (ko) * 2016-06-20 2023-10-20 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10134876B2 (en) * 2017-03-31 2018-11-20 Globalfoundries Inc. FinFETs with strained channels and reduced on state resistance
US10522680B2 (en) * 2017-08-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet semiconductor device structure with capped source drain structures
KR102543178B1 (ko) * 2018-03-23 2023-06-14 삼성전자주식회사 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 이의 제조 방법
US11450739B2 (en) * 2018-09-14 2022-09-20 Intel Corporation Germanium-rich nanowire transistor with relaxed buffer layer
US20220271162A1 (en) * 2021-02-19 2022-08-25 Qualcomm Incorporated P-type field effect transistor (pfet) on a silicon germanium (ge) buffer layer to increase ge in the pfet source and drain to increase compression of the pfet channel and method of fabrication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140008730A1 (en) 2012-07-03 2014-01-09 Imec Complementary Metal-Oxide-Semiconductor Device Comprising Silicon and Germanium and Method for Manufacturing Thereof
US20140361339A1 (en) * 2013-06-05 2014-12-11 Semiconductor Manufacturing International (Shanghai) Corporation Pmos transistors and fabrication methods thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487566B1 (ko) * 2003-07-23 2005-05-03 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 형성 방법
KR100625175B1 (ko) 2004-05-25 2006-09-20 삼성전자주식회사 채널층을 갖는 반도체 장치 및 이를 제조하는 방법
US7288828B2 (en) 2005-10-05 2007-10-30 United Microelectronics Corp. Metal oxide semiconductor transistor device
JP2008078519A (ja) 2006-09-25 2008-04-03 Sony Corp 半導体装置の製造方法
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7838887B2 (en) 2008-04-30 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain carbon implant and RTA anneal, pre-SiGe deposition
US8264032B2 (en) 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8338259B2 (en) 2010-03-30 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with a buried stressor
US8575653B2 (en) * 2010-09-24 2013-11-05 Intel Corporation Non-planar quantum well device having interfacial layer and method of forming same
KR101811796B1 (ko) 2010-10-06 2018-01-25 삼성전자주식회사 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US8659089B2 (en) 2011-10-06 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Nitrogen passivation of source and drain recesses
US8716090B2 (en) 2012-05-25 2014-05-06 The Institute of Microelectronics Chinese Academy of Science Semiconductor device manufacturing method
CN103681845B (zh) 2012-09-19 2016-08-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US8901607B2 (en) * 2013-01-14 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
US9064893B2 (en) 2013-05-13 2015-06-23 United Microelectronics Corp. Gradient dopant of strained substrate manufacturing method of semiconductor device
US9178045B2 (en) * 2013-09-27 2015-11-03 Samsung Electronics Co., Ltd. Integrated circuit devices including FinFETS and methods of forming the same
US9425257B2 (en) * 2013-11-20 2016-08-23 Taiwan Semiconductor Manufacturing Company Limited Non-planar SiGe channel PFET

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140008730A1 (en) 2012-07-03 2014-01-09 Imec Complementary Metal-Oxide-Semiconductor Device Comprising Silicon and Germanium and Method for Manufacturing Thereof
US20140361339A1 (en) * 2013-06-05 2014-12-11 Semiconductor Manufacturing International (Shanghai) Corporation Pmos transistors and fabrication methods thereof

Also Published As

Publication number Publication date
KR20160135010A (ko) 2016-11-24
US9728644B2 (en) 2017-08-08
US20160336450A1 (en) 2016-11-17

Similar Documents

Publication Publication Date Title
KR102455149B1 (ko) 반도체 소자의 제조 방법
US10079305B2 (en) Semiconductor device and method of fabricating the same
US9960241B2 (en) Semiconductor device for manufacturing
KR102395071B1 (ko) 전계 효과 트랜지스터를 포함하는 반도체 소자
KR102395073B1 (ko) 반도체 소자
KR102340329B1 (ko) 반도체 소자
KR102050779B1 (ko) 반도체 소자 및 이의 제조 방법
US9755076B2 (en) Semiconductor devices having source/drain regions with strain-inducing layers and methods of manufacturing such semiconductor devices
KR102307207B1 (ko) 전계 효과 트랜지스터를 포함하는 반도체 소자
US11600698B2 (en) Semiconductor devices
KR102200345B1 (ko) 반도체 소자 및 그 제조방법
CN106057891B (zh) 包括场效应晶体管的半导体器件
KR102376481B1 (ko) 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조방법
KR20160128539A (ko) 반도체 소자 및 그 제조 방법
KR20170008924A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant