JP2010206185A - 半導体デバイス、ＦＥＴデバイスに非対称的なｐ／ｎ接合を形成する方法及びＦＥＴデバイスを形成する方法（低電力消費のシリコン・オン・インシュレータ・デバイスのための非対称的なソース／ドレイン接合） - Google Patents
半導体デバイス、ＦＥＴデバイスに非対称的なｐ／ｎ接合を形成する方法及びＦＥＴデバイスを形成する方法（低電力消費のシリコン・オン・インシュレータ・デバイスのための非対称的なソース／ドレイン接合） Download PDFInfo
- Publication number
- JP2010206185A JP2010206185A JP2010016896A JP2010016896A JP2010206185A JP 2010206185 A JP2010206185 A JP 2010206185A JP 2010016896 A JP2010016896 A JP 2010016896A JP 2010016896 A JP2010016896 A JP 2010016896A JP 2010206185 A JP2010206185 A JP 2010206185A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor material
- type semiconductor
- band gap
- fet
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 238000000034 method Methods 0.000 title claims description 21
- 239000012212 insulator Substances 0.000 title abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 210000000746 body region Anatomy 0.000 claims abstract description 14
- 230000005669 field effect Effects 0.000 claims abstract description 8
- 239000002019 doping agent Substances 0.000 claims description 14
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 非対称的なｐ／ｎ接合を有する半導体デバイスを提供する。
【解決手段】 半導体デバイスは、バルク基板上に形成された埋め込み絶縁層と、埋め込み絶縁層上に形成され電界効果トランジスタ（ＦＥＴ）のボディ領域に対応する第１の型の半導体材料と、ボディ領域の互いに対向する側部に隣接するように埋め込み絶縁層の上方に設けられＦＥＴデバイスのソース領域及びドレイン領域に対応し且つ第１の型の半導体材料のバンドギャップと異なるバンドギャップを有する第２の型の半導体材料とを有し、ＦＥＴのソース側のｐ／ｎ接合の大部分は第１の型の半導体材料及び第２の型の半導体材料のうち狭いバンドギャップを有する半導体材料内に配置され、且つＦＥＴのドレイン側のｐ／ｎ接合は、第１の型の半導体材料及び第２の型の半導体材料のうち広いバンドギャップを有する半導体材料内に配置される。
【選択図】 図５
【解決手段】 半導体デバイスは、バルク基板上に形成された埋め込み絶縁層と、埋め込み絶縁層上に形成され電界効果トランジスタ（ＦＥＴ）のボディ領域に対応する第１の型の半導体材料と、ボディ領域の互いに対向する側部に隣接するように埋め込み絶縁層の上方に設けられＦＥＴデバイスのソース領域及びドレイン領域に対応し且つ第１の型の半導体材料のバンドギャップと異なるバンドギャップを有する第２の型の半導体材料とを有し、ＦＥＴのソース側のｐ／ｎ接合の大部分は第１の型の半導体材料及び第２の型の半導体材料のうち狭いバンドギャップを有する半導体材料内に配置され、且つＦＥＴのドレイン側のｐ／ｎ接合は、第１の型の半導体材料及び第２の型の半導体材料のうち広いバンドギャップを有する半導体材料内に配置される。
【選択図】 図５
Description
本発明は一般的に、半導体デバイスの製造技術に関し、更に具体的にいうならば、低電力消費セミコンダクター・オン・インシュレータ（ＳＯＩ）デバイスのための非対称型ソース／ドレイン接合に関する。
集積回路の性能（パフォーマンス）及び機能性の増大しそして製造コストを低減するという要求に基づいて、プロセスの単一シーケンスによりチップ若しくはウエハ上に形成され得る回路及びデバイスの数を増大しながら、信号伝播時間を減少しそしてノイズ耐性を増大するために集積密度が増大してきた。デバイスを小さな寸法に縮小することは、また動作マージンを制限し且つチップ上の半導体デバイスのより一様な電気的特性を要求している。
この後者の基準を満足するために、セミコンダクター・オン・インシュレータ、更に具体的にいうならばシリコン・オン・インシュレータ（ＳＯＩ）ウエハが使用され、バルク・シリコン・ハンドル基板上の絶縁層上に形成された能動（アクティブ）層として改善された品質の単結晶シリコンをもたらした。同様な特徴が、他の半導体材料及びこれの合金の同様な構造において開発され得る。能動層の半導体材料の品質の改善によって、トランジスタ及び他のデバイスは、電気的特性の優れた一様性を維持しながら非常に小さな寸法にまで縮小され得る。
ところが、改善された品質の半導体材料の開発を可能にした絶縁層の存在が、この分野でトランジスタ構造における浮遊ボディ効果（floating body effect）として知られている問題を引き起こす。この浮遊ボディ効果は、絶縁層を有する基板上に形成されたトランジスタに特有なものである。電気的に中性な浮遊ボディは、トランジスタの導電性チャネルの端部において反対極性のダイオード接合を形成するハロー延長領域並びにソース／ドレインにより電気的に絶縁され、一方ゲート電極は、誘電体層を介して導電チャネルから絶縁されている。基板内の絶縁層は、導電チャネルの絶縁を完成し、かくして浮遊ボディ内に生じる電荷の放電を妨げる。トランジスタが導電状態にないときに中性ボディ内への電荷注入により、ソース及びドレインのダイオード特性に従って導電チャネルに電圧を生じる。
トランジスタの導電チャネルに電荷が蓄積されることに基づいて発生される電圧は、トランジスタのスイッチング閾値を変動させる効果を有する。この効果は、どのトランジスタも固有のスルー・レート（slew rate）を有し且つ信号の立ち上がり及び立ち下がり時間はゲートキャパシタンスが非常に小さい場合には瞬間的には一様でなくなるので、信号のタイミング及び信号の伝播速度を変動させてしまう。従って、ソース及びドレインのダイオード特性は、浮遊ボディ内での電荷の蓄積を制限するように修正されなければならない。
こうするためには、ダイオード接合は、トランジスタの浮遊ボディの電荷を許容できる程度で放電するように幾らか漏洩性にされることができる。しかしながら、電界効果トランジスタは一般的に同じソース及びドレイン不純物構造を有して対称的に形成されているために、このような特性を導入すると、オン／オフ比として呼ばれているトランジスタの“オン”状態の抵抗と“オフ”状態の抵抗の比を減少することになる。オン／オフ比が大きいことは、最大の回路ファン・アウト（１つのトランジスタが許容スイッチング速度で駆動できるトランジスタ・ゲートの数）を与え且つ電源電圧に近い最大信号電圧スィングを与えるために望ましい。従って、浮遊ボディ効果の抑制と適切なオン／オフ比を維持することとの間にはトレードオフが存在する。更に、特にドレイン側の漏洩性接合は、漏洩電流従って電力消費を著しく増大する。
例示的な実施例において半導体デバイスは、バルク基板上に形成された埋め込み絶縁層と、埋め込み絶縁層上に形成され且つ電界効果トランジスタ（ＦＥＴ）のボディ領域に対応する第１の型の半導体材料と、ボディ領域の互いに対向する側部に隣接するように前記埋め込み絶縁層の上方に設けられＦＥＴのソース領域及びドレイン領域に対応し且つ第１の型の半導体材料のバンドギャップと異なるバンドギャップを有する第２の型の半導体材料とを含み、ＦＥＴのソース側のｐ／ｎ接合の大部分は第１の型の半導体材料及び第２の型の半導体材料のうち狭いバンドギャップを有する半導体材料内に配置され、且つＦＥＴのドレイン側のｐ／ｎ接合の大部分は、第１の型の半導体材料及び第２の型の半導体材料のうち広いバンドギャップを有する半導体材料内に配置される。
他の実施例において、電界効果トランジスタ（ＦＥＴ）デバイスに非対称的なｐ／ｎ接合を形成する方法は、バルク基板上に形成された埋め込み絶縁層と、バルク絶縁層上に形成されＦＥＴデバイスのボディ領域に対応する第１の型の半導体材料と、ボディ領域の互いに対向する側部に隣接するように前記埋め込み絶縁層の上方に設けられＦＥＴデバイスのソース領域及びドレイン領域に対応し且つ第１の型の半導体材料のバンドギャップと異なるバンドギャップを有する第２の型の半導体材料とを有するＦＥＴデバイスに対して、このＦＥＴデバイスのソース側のｐ／ｎ接合の大部分が第１の型の半導体材料及び第２の型の半導体材料のうち狭いバンドギャップを有する半導体材料内に配置され、そしてＦＥＴデバイスのドレイン側のｐ／ｎ接合が第１の型の半導体材料及び第２の型の半導体材料のうち広いバンドギャップを有する半導体材料内に配置されるように、角度を付けられた即ち上記基板に対して斜めの方向でドーパントの注入を行うことを含む。
他の実施例において、電界効果トランジスタ（ＦＥＴ）デバイスを形成する方法は、バルク基板上に埋め込み絶縁層を形成するステップと、埋め込み絶縁層上に第１の型の半導体材料を形成するステップと、前記第１の型の半導体材料のうちＦＥＴデバイスのソース領域及びドレイン領域に対応する部分を除去し、前記第１の型の半導体材料のうちＦＥＴデバイスのボディ領域に対応する部分を残すステップと、ＦＥＴデバイスのソース領域及びドレイン領域に対応し且つ第１の型の半導体材料のバンドギャップと異なるバンドギャップを有する第２の型の半導体材料を埋め込み絶縁層の上方に形成するステップと、ＦＥＴデバイスのソース側のｐ／ｎ接合の大部分が第１の型の半導体材料及び第２の型の半導体材料のうち狭いバンドギャップを有する半導体材料内に配置され、かつＦＥＴデバイスのドレイン側のｐ／ｎ接合が第１の型の半導体材料及び第２の型の半導体材料のうち広いバンドギャップを有する半導体材料内に配置されるように、角度を付けられた即ち上記基板に対して斜めの方向でドーパントの注入を行うステップと、を含む。
本明細書で説明するのは、ＳＩＯ基板上に形成されたＦＥＴデバイスのための非対称の接合構造である。簡単に説明すると、本発明の実施例は、ボディ領域のための第１の型の半導体材料及びソース及びドレイン領域のための第２の型の半導体材料を使用し、ソース及びドレインのための半導体材料は、ボディ領域のバンドギャップと異なるバンドギャップを有する。この構造は、トランジスタのソース側のｐ／ｎ接合の大部分が狭いバンドギャップの材料内に位置決めされ、一方トランジスタのドレイン側のｐ／ｎ接合のほぼ全体が広いバンドギャップの材料内に位置決めされるように、角度を付けられたドーパント照射（又は垂直方向のドーパント照射及び角度を付けられたドーパント照射の組み合わせ）ステップと組み合わされる。結果として、このデバイスは、ソース側で浮遊ボディ効果を解決する適切な漏洩（リーク）を行い、ドレイン側で漏洩をなくして電力消費を減少する。
上述のように、浮遊ボディ効果は、ＳＩＯデバイスの大きな欠点である。この浮遊ボディ効果を減少する１つの解決法は、ｐ／ｎ接合を漏洩性にすることであった。しかしながら、特にドレイン側を漏洩性にすると漏洩電流（かくして全体的な電力消費）が著しく増大する。従って、本明細書で説明する例示的な実施例において、新規な方法は、ドーパント材料の角度を付けたイオン注入（Ｉ／Ｉ：ion implantation）を使用し又はこれの代わりに角度を付けたイオン注入と直接（即ち垂直方向）イオン注入の両方を使用することによりトランジスタのソース側及びドレイン側に関して非対称的な接合を形成するために使用される。これは又、ボディに対して異なる半導体材料をソース／ドレイン領域に使用することと組み合わせられる。１つの特に有益な組み合わせは、トランジスタのソース領域及びドレイン領域の材料としてシリコン・ゲルマニウム（ＳｉＧｅ）を使用し、そしてトランジスタ・ボディを構成する初期ＳＯＩ層としてシリコン（Ｓｉ）を使用することである。
特に、埋め込まれたＳｉＧｅ（この分野ではｅＳｉＧｅと呼ばれる）は、ｐ型ＭＯＳＦＥＴ（ＰＦＥＴ）に使用される。ＳｉＧｅは、Ｓｉよりもバンドギャップが狭いので、この結果高い接合漏洩電流を生じる。以下の例示的な説明は、Ｐ＋型ドーパント（例えばボロン）を使用するＰＦＥＴデバイスを示すが、以下に検討する原理は、異なるバンドギャップのＮＦＥＴ及び他の半導体材料に対して等しく適用されることを理解されたい。
図面のうち同じ部分については同じ参照番号で示す。最初に図１を参照すると、非対称的なｐ／ｎ接合技術が適用され得る例示的なトランジスタ・デバイスの断面が示されている。図示のように、バルク基板（例えばＳｉ）１０２は、これの上に形成された埋め込み絶縁又はシリコン酸化物（ＢＯＸ）層１０４を有し、ＢＯＸ層１０４の上にはＮ型即ち一導電型の半導体層（例えばＳｉ）即ちＳＯＩ層１０６が形成されている。この分野で周知なように、トランジスタ相互間を互いに電気的に絶縁するために、１つ以上の浅いトレンチ分離（ＳＴＩ）領域１０８（シリコン酸化物）が形成される。
更に、図１に示すように、ゲート構造がＳＯＩ層１０６上に形成されており、このゲート構造は、ゲート絶縁体層又はゲート誘電体層１１２（例えばシリコン酸化物）の上に形成されたゲート導体１１０（例えば多結晶シリコン）を含む。ゲート構造は、浅いソース／ドレイン延長領域１１６の位置を画定するために使用される第１組の側壁スペーサ１１４（例えばシリコン酸化物）を有する。例示的なＰＦＥＴの実施例では、延長領域１１６は、例えば硼素のようなＰ＋型即ち反対導電型のドーパント材料を注入することにより形成される。第２組の側壁スペーサ１１８（例えばシリコン窒化物）がゲート構造に設けられ、デバイスの深いソース領域及びドレイン領域を最終的に画定する。
図２を参照すると、ＳＯＩ材料１０６のうちソース領域及びドレイン領域に対応する部分が例えばシリコンをエッチングすることによりほぼ除去される。実用的事項として、ＢＯＸ層１０４のうちソース領域及びドレイン領域に対面する部分の上面に薄い（例えば約５００オングストローム以下の）ＳＩＯ材料１０６を残存させ、これにより凹部１１９を形成する。凹部１１９は又、デバイスのチャネルに向かって内側方向で横方向に幾らかエッチングされることに注目されたい。次いで、図３に示すように、埋め込みシリコン・ゲルマニウム（ｅＳｉＧｅ）領域１２０が、ＳＯＩボディ材料１０６のバンドギャップと異なるバンドギャップを有するソース領域及びドレイン領域を画定するように、凹部内でＳＯＩ材料１０６上にエピタキシャル成長される。
上述のように、次いで基板は、基板に対して斜めの即ち角度を付けられた注入を受け、又は基板に対して垂直方向の注入及び角度を付けられた注入を組み合わせた注入を受ける。後者の場合、垂直方向のドーパント注入又は角度を付けられた（斜め方向の）ドーパント注入のいずれかが最初に行われる。説明の便宜上、この例は、図４に示すように垂直方向の注入を最初に行う。垂直方向のＰ＋ドーパントの注入が最初に行われる場合、ソース側のＰ＋／Ｎ接合１２２は最初、ドレイン側のＰ＋／Ｎ接合１２４と対称であり、この時点でこれら両方は、狭いバンドギャップのＳｉＧｅ材料１２０内にほぼ配置される。しかしながら上述のように、トランジスタのドレイン側の漏洩性を生じる構造は、大きな漏洩電流そして高い電力消費を引き起こす。従って、図５に示すように、ドレイン側のＰ＋／Ｎ接合１２４を、ＳｉＧｅ材料１２０とシリコン層１０６との境界を越えてシリコン層１０６内に押し込み、このＰ＋／Ｎ接合１２４全体を広いバンドギャップのボディ材料１０６内にほぼ移動させ、これにより非対称的なｐ／ｎ接合を有するＰＦＥＴを形成するように角度を付けられたＰ＋ドーパントの注入が行われる。
説明中の例示的な実施例において、ＳｉＧｅのソース領域及びドレイン領域１２０のバンドギャップは、シリコン・ボディ材料１０６のバンドギャップよりも狭い。しかしながら、異なる材料の半導体の使用が望ましい場合には、ソース領域とドレイン領域の位置が、非対称ｐ／ｎ接合の位置に関して逆になる。例えば、ボディ領域の材料１０６のバンドギャップが、ソース領域及びドレイン領域のバンドギャップよりも狭い場合には、Ｐ＋／Ｎ接合１２４（この場合これは狭いバンドギャップの材料内１０６にある）はソース側の接合となり、そしてＰ＋／Ｎ接合１２２（この場合これは広いバンドギャップの材料内にある）はドレイン側の接合となる。
上述のように構成されたトランジスタ・デバイスは、ドレイン・バイアス電圧が高い場合のドレイン側を流れる漏洩電流及びボディへの電子の注入を排除し、一方、ソース側では浮遊ボディ効果を減少するための適切な漏洩性接合を有する。
本発明を適切な実施例を参照して説明したが、本発明の精神から逸脱することなく種々な変更がなされることができることそして等価物により置換され得ることが当業者にとって明らかであろう。更に、本発明の精神から逸脱することなく、本発明の教示に従って特定な状況及び材料に適応すべく多くの修正がなされ得る。
１０２ バルク基板
１０４ 埋め込み絶縁層
１０６ 半導体層
１０８ 浅いトレンチ分離領域
１１０ ゲート導体
１１２ ゲート絶縁層
１１４ 第１組の側壁スペーサ
１１６ 浅いソース／ドレイン延長領域
１１８ 第２組の側壁スペーサ
１１９ 凹部
１２０ 埋め込みシリコン・ゲルマニウム領域
１２２、１２４ Ｐ＋／Ｎ接合
１０４ 埋め込み絶縁層
１０６ 半導体層
１０８ 浅いトレンチ分離領域
１１０ ゲート導体
１１２ ゲート絶縁層
１１４ 第１組の側壁スペーサ
１１６ 浅いソース／ドレイン延長領域
１１８ 第２組の側壁スペーサ
１１９ 凹部
１２０ 埋め込みシリコン・ゲルマニウム領域
１２２、１２４ Ｐ＋／Ｎ接合
Claims (12)
- バルク基板上に形成された埋め込み絶縁層と、
前記埋め込み絶縁層上に形成されかつ電界効果トランジスタ（ＦＥＴ）デバイスのボディ領域に対応する第１の型の半導体材料と、
前記ボディ領域の互いに対向する側部に隣接するように前記埋め込み絶縁層の上方に設けられＦＥＴデバイスのソース領域及びドレイン領域に対応し且つ前記第１の型の半導体材料のバンドギャップと異なるバンドギャップを有する第２の型の半導体材料とを備え、
前記ＦＥＴデバイスの前記ソース領域側のｐ／ｎ接合は前記第１の型の半導体材料及び前記第２の型の半導体材料のうち狭いバンドギャップを有する半導体材料内に配置され、前記ＦＥＴデバイスの前記ドレイン領域側のｐ／ｎ接合は、前記第１の型の半導体材料及び前記第２の型の半導体材料のうち広いバンドギャップを有する半導体材料内に配置されている、半導体デバイス。 - 前記第１の型の半導体材料のバンドギャップが、前記第２の型の半導体材料のバンドギャップより広い、請求項１に記載の半導体デバイス。
- 前記第１の型の半導体材料がシリコンであり、前記第２の型の半導体材料がシリコン・ゲルマニウムである、請求項２に記載の半導体デバイス。
- 前記第２の型の半導体材料のバンドギャップが、前記第１の型の半導体材料のバンドギャップより広い、請求項１に記載の半導体デバイス。
- 前記ＦＥＴデバイスがＰＦＥＴである、請求項１に記載の半導体デバイス。
- 電界効果トランジスタ（ＦＥＴ）デバイスに非対称的なｐ／ｎ接合を形成する方法であって、
バルク基板上に形成された埋め込み絶縁層と、前記埋め込み絶縁層上に形成されＦＥＴデバイスのボディ領域に対応する第１の型の半導体材料と、前記ボディ領域の互いに対向する側部に隣接するように前記埋め込み絶縁層の上方に設けられ前記ＦＥＴデバイスのソース領域及びドレイン領域に対応し且つ前記第１の型の半導体材料のバンドギャップと異なるバンドギャップを有する第２の型の半導体材料とを有するＦＥＴデバイスに対して、角度を付けられた方向でドーパントの注入を行うステップを含み、
前記ＦＥＴデバイスの前記ソース領域側のｐ／ｎ接合が前記第１の型の半導体材料及び前記第２の型の半導体材料のうち狭いバンドギャップを有する半導体材料内に配置され、前記ＦＥＴデバイスの前記ドレイン領域側のｐ／ｎ接合が前記第１の型の半導体材料及び前記第２の型の半導体材料のうち広いバンドギャップを有する半導体材料内に配置される、方法。 - 前記第１の型の半導体材料のバンドギャップが、前記第２の型の半導体材料のバンドギャップより広い、請求項６に記載の方法。
- 前記第１の型の半導体材料がシリコンであり、前記第２の型の半導体材料がシリコン・ゲルマニウムである、請求項７に記載の方法。
- 前記第２の型の半導体材料のバンドギャップが、前記第１の型の半導体材料のバンドギャップよりも広い、請求項６に記載の方法。
- 前記ＦＥＴデバイスがＰＦＥＴである、請求項６に記載の方法。
- 電界効果トランジスタ（ＦＥＴ）デバイスを形成する方法であって、
バルク基板上に埋め込み絶縁層を形成するステップと、
前記埋め込み絶縁層上に第１の型の半導体材料を形成するステップと、
前記第１の型の半導体材料のうちＦＥＴデバイスのソース領域及びドレイン領域に対応する部分を除去し、前記第１の型の半導体材料のうち前記ＦＥＴデバイスのボディ領域に対応する部分を残すステップと、
前記ＦＥＴデバイスのソース領域及びドレイン領域に対応し且つ前記第１の型の半導体材料のバンドギャップと異なるバンドギャップを有する第２の型の半導体材料を前記埋め込み絶縁層の上方に形成するステップと、
前記ＦＥＴデバイスの前記ソース領域側のｐ／ｎ接合の大部分が前記第１の型の半導体材料及び前記第２の型の半導体材料のうち狭いバンドギャップを有する半導体材料内に配置され、前記ＦＥＴデバイスの前記ドレイン領域側のｐ／ｎ接合が前記第１の型の半導体材料及び前記第２の型の半導体材料のうち広いバンドギャップを有する半導体材料内に配置されるように、角度を付けられた方向でドーパントの注入を行うステップとを含む、方法。 - 垂直な方向で前記ドーパントの注入を行うステップを含む、請求項１１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/395904 | 2009-03-02 | ||
| US12/395,904 US7977178B2 (en) | 2009-03-02 | 2009-03-02 | Asymmetric source/drain junctions for low power silicon on insulator devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010206185A true JP2010206185A (ja) | 2010-09-16 |
| JP5571400B2 JP5571400B2 (ja) | 2014-08-13 |
Family
ID=42666651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010016896A Active JP5571400B2 (ja) | 2009-03-02 | 2010-01-28 | 半導体デバイス、ＦＥＴデバイスに非対称的なｐ／ｎ接合を形成する方法及びＦＥＴデバイスを形成する方法（低電力消費のシリコン・オン・インシュレータ・デバイスのための非対称的なソース／ドレイン接合） |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7977178B2 (ja) |
| JP (1) | JP5571400B2 (ja) |
| KR (1) | KR20100099047A (ja) |
| CN (1) | CN101916774B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7977178B2 (en) * | 2009-03-02 | 2011-07-12 | International Business Machines Corporation | Asymmetric source/drain junctions for low power silicon on insulator devices |
| US8928047B2 (en) | 2010-11-03 | 2015-01-06 | Texas Instruments Incorporated | MOSFET with source side only stress |
| US9768254B2 (en) | 2015-07-30 | 2017-09-19 | International Business Machines Corporation | Leakage-free implantation-free ETSOI transistors |
| US9870953B2 (en) | 2015-10-26 | 2018-01-16 | International Business Machines Corporation | System on chip material co-integration |
| FR3078440B1 (fr) * | 2018-02-23 | 2022-06-24 | St Microelectronics Crolles 2 Sas | Jonction pn |
| US11393713B2 (en) | 2019-04-23 | 2022-07-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method therefore |
| US11557650B2 (en) | 2019-04-23 | 2023-01-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11233140B2 (en) | 2019-04-23 | 2022-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
| KR102411803B1 (ko) * | 2019-04-23 | 2022-06-22 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스 및 그 제조 방법 |
| US11824099B2 (en) | 2020-06-15 | 2023-11-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Source/drains in semiconductor devices and methods of forming thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213622A (ja) * | 1994-09-13 | 1996-08-20 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH09139498A (ja) * | 1995-09-14 | 1997-05-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH1012883A (ja) * | 1996-06-20 | 1998-01-16 | Toshiba Corp | 半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008099A (en) * | 1998-03-30 | 1999-12-28 | Advanced Micro Devices, Inc. | Fabrication process employing a single dopant implant for formation of a drain extension region and a drain region of an LDD MOSFET using enhanced lateral diffusion |
| US6096628A (en) * | 1998-11-06 | 2000-08-01 | Advanced Micro Devices, Inc. | Method of controlling effective channel length of semiconductor device by non-doping implantation at elevated energies |
| US6445016B1 (en) * | 2001-02-28 | 2002-09-03 | Advanced Micro Devices, Inc. | Silicon-on-insulator (SOI) transistor having partial hetero source/drain junctions fabricated with high energy germanium implantation |
| US7205604B2 (en) | 2001-03-13 | 2007-04-17 | International Business Machines Corporation | Ultra scalable high speed heterojunction vertical n-channel MISFETs and methods thereof |
| US6756637B2 (en) | 2001-07-06 | 2004-06-29 | International Business Machines Corporation | Method of controlling floating body effects in an asymmetrical SOI device |
| US6943407B2 (en) | 2003-06-17 | 2005-09-13 | International Business Machines Corporation | Low leakage heterojunction vertical transistors and high performance devices thereof |
| DE102005004411B4 (de) | 2005-01-31 | 2010-09-16 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren für die Herstellung eines in-situ-gebildeten Halo-Gebietes in einem Transistorelement |
| US7384839B2 (en) * | 2005-09-29 | 2008-06-10 | Texas Instruments Incorporated | SRAM cell with asymmetrical transistors for reduced leakage |
| US8384138B2 (en) | 2006-06-14 | 2013-02-26 | Texas Instruments Incorporated | Defect prevention on SRAM cells that incorporate selective epitaxial regions |
| US7790540B2 (en) * | 2006-08-25 | 2010-09-07 | International Business Machines Corporation | Structure and method to use low k stress liner to reduce parasitic capacitance |
| US7977178B2 (en) * | 2009-03-02 | 2011-07-12 | International Business Machines Corporation | Asymmetric source/drain junctions for low power silicon on insulator devices |
-
2009
- 2009-03-02 US US12/395,904 patent/US7977178B2/en active Active
-
2010
- 2010-01-28 JP JP2010016896A patent/JP5571400B2/ja active Active
- 2010-02-10 KR KR1020100012352A patent/KR20100099047A/ko active IP Right Grant
- 2010-03-01 CN CN2010101241115A patent/CN101916774B/zh active Active
-
2011
- 2011-04-01 US US13/078,476 patent/US8299509B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213622A (ja) * | 1994-09-13 | 1996-08-20 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH09139498A (ja) * | 1995-09-14 | 1997-05-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH1012883A (ja) * | 1996-06-20 | 1998-01-16 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101916774B (zh) | 2012-12-05 |
| KR20100099047A (ko) | 2010-09-10 |
| US20100219450A1 (en) | 2010-09-02 |
| US20110180852A1 (en) | 2011-07-28 |
| US8299509B2 (en) | 2012-10-30 |
| US7977178B2 (en) | 2011-07-12 |
| CN101916774A (zh) | 2010-12-15 |
| JP5571400B2 (ja) | 2014-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5571400B2 (ja) | 半導体デバイス、ＦＥＴデバイスに非対称的なｐ／ｎ接合を形成する方法及びＦＥＴデバイスを形成する方法（低電力消費のシリコン・オン・インシュレータ・デバイスのための非対称的なソース／ドレイン接合） | |
| JP4493343B2 (ja) | 歪みフィンｆｅｔ構造および方法 | |
| JP5373722B2 (ja) | 蓄積型ｆｉｎｆｅｔ、回路、及びその製造方法 | |
| US8198673B2 (en) | Asymmetric epitaxy and application thereof | |
| JP5695730B2 (ja) | 薄いｂｏｘ金属バックゲート型極薄ｓｏｉデバイス | |
| US10395931B2 (en) | LDMOS transistor, ESD device, and fabrication method thereof | |
| US7670896B2 (en) | Method and structure for reducing floating body effects in MOSFET devices | |
| JP5717762B2 (ja) | 非対称ｐ型電界効果トランジスタおよびこれを形成するための方法 | |
| US11322617B2 (en) | Semiconductor device | |
| JP5717763B2 (ja) | 非対称ｎ型電界効果トランジスタおよびこれを形成するための方法 | |
| JP2008028263A (ja) | 半導体装置 | |
| JP2013191760A (ja) | 半導体装置 | |
| WO2000021137A1 (en) | Insulated channel field effect transistor with an electric field terminal region | |
| JP2007123880A (ja) | 電界効果トランジスタ（ｆｅｔ）およびその製造方法（高性能および低リーク電界効果トランジスタを製造するための構造および方法） | |
| JP2008192819A (ja) | 半導体装置 | |
| WO2011091656A1 (zh) | 一种抑制soi浮体效应的mos结构 | |
| KR100990090B1 (ko) | 개선된 트랜스컨덕턴스를 갖는 고전력 반도체 소자 | |
| JP2002246601A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2009266868A (ja) | Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法 | |
| Luan et al. | Performance investigations of novel dual-material gate (DMG) MOSFET with dielectric pockets (DP) | |
| US20230091260A1 (en) | LOW RESISTIVE SOURCE/BACKGATE finFET | |
| US20080099841A1 (en) | Method and structure for reducing soi device floating body effects without junction leakage | |
| Lin et al. | Investigation of the novel attributes of a vertical MOSFET with internal block layer (bVMOS): 2-D simulation study | |
| JP2005032962A (ja) | 半導体装置 | |
| KR20090067708A (ko) | 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140626 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5571400 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |