KR20010039644A - 전기 광학 장치의 제조 방법 - Google Patents

전기 광학 장치의 제조 방법 Download PDF

Info

Publication number
KR20010039644A
KR20010039644A KR1020000030753A KR20000030753A KR20010039644A KR 20010039644 A KR20010039644 A KR 20010039644A KR 1020000030753 A KR1020000030753 A KR 1020000030753A KR 20000030753 A KR20000030753 A KR 20000030753A KR 20010039644 A KR20010039644 A KR 20010039644A
Authority
KR
South Korea
Prior art keywords
layer
insulating film
forming
electro
optical device
Prior art date
Application number
KR1020000030753A
Other languages
English (en)
Other versions
KR100733893B1 (ko
Inventor
야마자키순페이
고야마준
야마모토쿠니타카
고누마토시미츠
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Publication of KR20010039644A publication Critical patent/KR20010039644A/ko
Application granted granted Critical
Publication of KR100733893B1 publication Critical patent/KR100733893B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8794—Arrangements for heating and cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114—Poly-phenylenevinylene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H10K85/146—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE poly N-vinylcarbazol; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/321—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3]
    • H10K85/324—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3] comprising aluminium, e.g. Alq3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H10K85/342—Transition metal complexes, e.g. Ru(II)polypyridine complexes comprising iridium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H10K85/346—Transition metal complexes, e.g. Ru(II)polypyridine complexes comprising platinum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 목적은 동작 성능 및 신뢰성이 높은 EL 디스플레이 장치를 제공하는 것이다. 화소 전극(양극)(46), EL 층(47) 및 음극(48)으로 이루어지는 EL 소자(203)의 아래에는 제2 부동태 막(45)이 배치되어 잉크 제트 방법에 의해 형성된 EL 소자(203)로부터 TFT로 알칼리 금속이 확산되는 것을 저지한다. 또한, 제2 부동태 막(45)은 TFT로부터 수분 및 산소가 침투하는 것을 저지하고, EL 소자(203)에 의해 발생된 열을 분산시킴으로써 EL 소자(203)의 열화를 억제시킨다.

Description

전기 광학 장치의 제조 방법{Method for manufacturing an electro- optical device}
본 발명은 기판 상에 마련된 반도체 소자(반도체 박막을 사용하는 소자)에 의해 형성되는 전기 광학 장치, 대표적으로 전계 발광(EL; electro- luminescence) 디스플레이 장치, 그리고 그러한 전기 광학 장치를 디스플레이(디스플레이 부분으로서도 지칭됨)로서 구비하는 전자 설비(전자 장치)에 관한 것이다. 특히, 본 발명은 그러한 전기 광학 장치의 제조 방법에 관한 것이다.
기판 상에 TFT(박막 트랜지스터; thin film transistor)를 형성하는 기술은 근년에 들어 급격히 진전되어 왔는데, 그러한 기술을 능동 매트릭스형 디스플레이 장치에 적용하려는 개발이 진행 중에 있다. 특히, 폴리실리콘 막을 사용하는 TFT는 종래의 비결정 규소 막보다 더 높은 전계 효과 이동도(이동도로서도 지칭됨)를 나타내고, 그에 따라 고속 동작이 가능하다. 그 결과, 통상적으로 기판의 외부에 있는 여진(driving) 회로에 의해 실행되는 화소 제어를 화소와 동일한 기판 상에 형성된 여진 회로에 의해 실행할 수 있게 된다.
그러한 유형의 능동 매트릭스형 디스플레이 장치는 각종의 회로 및 소자를 그러한 유형의 능동 매트릭스형 디스플레이 장치에 있는 동일한 기판 상에 통합시킴으로써 얻을 수 있는 예컨대 제조 비용의 절감, 소형화, 생산성의 향상 및 단위 시간당 처리량의 증대와 같은 다수의 장점 때문에 각광을 받고 있다.
능동 매트릭스형 디스플레이 장치에서는 각각의 화소를 위한 스위칭 소자가 TFT에 의해 형성되고, 그러한 스위칭 소자를 사용하는 여진 회로에 의해 전류 제어를 실행하여 EL 층(전계 발광 층)이 발광하도록 한다. 그 경우의 대표적인 화소 구조는 예컨대 미국 특허 제5,684,365호(일본 특허 출원 공개 평성 8년 제234683호) 및 일본 특허 출원 공개 평성 10년 제189252호에 개시되어 있다.
그러한 EL 디스플레이 장치의 컬러 디스플레이를 실행함에 있어서, 적색(R), 녹색(G) 및 청색(B)의 3원색을 발광하는 EL 층을 각각의 화소 상에 배치하려는 시도가 이루어진 바 있다. 그러나, EL 층으로서 일반적으로 사용되는 재료는 대부분 패턴화(patterning)가 극히 곤란한 유기물이다. 그와 같이 패턴화가 곤란한 이유는 EL 재료 자체가 수분에 매우 취약하고 현상액 중에서조차 쉽게 용해되어 그 재료를 처리하기가 어렵기 때문이다.
그러한 문제점을 해결하기 위한 기술로서, 잉크 제트 방법에 의해 EL층을 형성하는 기술이 제안되고 있다. 예컨대, 잉크 제트 방법에 의해 EL 층을 형성하게 되는 능동 매트릭스형 EL 디스플레이는 일본 특허 출원 공개 평성 10년 제012377호에 개시되어 있다. 또한, 유사한 기술이 Shimada, T. et al., SID 99 DIGEST, P376-9 " Multicolor Pixel Patterning of Light-Emitting Polymer by Ink-jet Printing(잉크 제트 인쇄에 의한 발광 중합체의 다색 화소 패턴화 방법)"에도 개시되어 있다.
그러나, 잉크 제트 방법은 정상 기압 하에서 실행되기 때문에 외부 분위기 중의 오염물이 유입되기 쉽다는 점에서 불리하다. 즉, 알칼리 금속과 같은 이동성 이온을 함유하기 쉬운 상태에서 EL 층이 형성되고, 그에 따라 그 알칼리 금속의 확산으로 인해 TFT에 치명적인 피해가 가해질 수 있다는 문제점이 있다. 한편, 본 명세서의 전반에 걸쳐 "알칼리 금속"이란 알칼리 금속 및 알칼리 토금속을 통칭하는 것임을 유의해야 할 것이다.
본 발명은 전술된 문제점을 고려하여 이루어진 것으로서, 동작 성능이 우수하고 신뢰성이 높은 전기 광학 장치의 제조 방법, 특히 EL 디스플레이 장치의 제조 방법을 제공하는 것을 그 목적으로 한다. 본 발명의 또 다른 목적은 전기 광학 장치의 영상 질을 높임으로써 그 전기 광학 장치를 디스플레이로서 구비한 전자 제품의 질을 향상시키는 것이다.
도 1은 본 발명의 전계 발광 디스플레이 장치의 화소 부분의 구조를 단면도로 나타낸 도면;
도 2A 및 도 2B는 본 발명의 전계 발광 디스플레이 장치의 화소 부분을 각각 평면도 및 회로 배치도로 나타낸 도면;
도 3A 내지 도 3E는 제1 실시예의 능동 매트릭스형 전계 발광 디스플레이 장치의 제조 공정을 각각 나타낸 도면;
도 4A 내지 도 4D는 제1 실시예의 능동 매트릭스형 전계 발광 디스플레이 장치의 제조 공정을 각각 나타낸 도면;
도 5A 내지 도 5C는 제1 실시예의 능동 매트릭스형 전계 발광 디스플레이 장치의 제조 공정을 각각 나타낸 도면;
도 6은 제1 실시예의 전계 발광 모듈을 외형도로 나타낸 도면;
도 7은 제1 실시예의 전계 발광 디스플레이 장치의 회로 블록 구조를 나타낸 도면;
도 8은 본 발명의 전계 발광 디스플레이 장치의 화소 부분을 확대도로 나타낸 도면;
도 9는 제1 실시예의 전계 발광 디스플레이 장치의 표본화 회로의 소자 구조를 나타낸 도면;
도 10은 제2 실시예의 전계 발광 디스플레이 장치의 화소 부분을 회로 배치도로 나타낸 도면;
도 11은 제3 실시예의 전계 발광 디스플레이 장치의 구조를 단면도로 나타낸 도면;
도 12A 및 도 12B는 제4 실시예의 전계 발광 디스플레이 장치의 화소 부분을 각각 평면도 및 회로 배치도로 나타낸 도면;
도 13은 제5 실시예의 전계 발광 디스플레이 장치의 화소 부분의 구조를 단면도로 나타낸 도면;
도 14는 제8 실시예의 전계 발광 디스플레이 장치의 화소 부분의 구조를 단면도로 나타낸 도면;
도 15A 및 도 15B는 제8 실시예의 전계 발광 디스플레이 장치의 화소 부분을 각각 평면도 및 회로 배치도로 나타낸 도면;
도 16A 내지 도 16F는 제17 실시예의 전자 장치의 특정의 예를 각각 나타낸 도면;
도 17A 및 도 17B는 제1 실시예의 전계 발광 모듈을 외형도로 각각 나타낸 도면;
도 18A 내지 도 18C는 제1 실시예의 접촉 구조를 얻는 제조 공정을 각각 나타낸 도면;
도 19A 내지 도 19D는 본 발명의 잉크 제트 방법을 각각 설명하기 위한 도면;
도 20은 본 발명의 잉크 제트 방법에 의해 전계 발광 층을 형성하는 것을 나타낸 도면;
도 21은 제1 실시예의 전계 발광 층의 적층 구조를 나타낸 도면;
도 22A 및 도 22B는 제17 실시예의 전자 장치의 특정의 예를 각각 나타낸 도면;
도 23A 및 도 23B는 제11 실시예의 전계 발광 디스플레이 장치의 화소 부분을 회로 배치도로 나타낸 도면;
도 24A 및 도 24B는 제12 실시예의 전계 발광 디스플레이 장치의 화소 부분을 회로 배치도로 나타낸 도면;
도 25는 제14 실시예의 전계 발광 디스플레이 장치의 화소 부분의 구조를 단면도로 나타낸 도면.
＜도면의 주요 부분에 대한 부호의 설명＞
11 : 기판
12 : 베이스 막
20 : 제1 중간 층 절연 막
41 : 제1 부동태 막
44 : 제2 중간 층 절연 막
45 : 제2 부동태 막
46 : 화소 전극
47 : EL 층
48 : 음극
49 : 보호 전극
50 : 제3 부동태 막
201 : 스위칭 TFT
202 : 전류 제어 TFT
203 : EL 소자
그러한 목적을 달성하기 위해, 본 발명에서는 잉크 제트 방법에 의해 형성된 EL 소자로부터 알칼리 금속이 확산되는 것을 EL 소자와 TFT 소자와의 사이에 배치되는 절연 막(부동태 막)에 의해 저지하게 된다. 더욱 구체적으로, 알칼리 금속의 침투를 저지할 수 있는 절연 막이 TFT를 덮고 있는 평탄화 막(leveling film)의 위에 배치한다. 즉, EL 디스플레이 장치의 동작 온도(전형적으로, 0 내지 100℃)에서 알칼리 금속의 확산 속도가 충분히 낮아지도록 하는 막이 절연 막으로서 사용될 수 있다.
수분 및 알칼리 금속을 침투시키기 않고 열전도도가 높은(복사 효과가 높은) 절연 막을 EL 소자와 접촉된 상태로 배치하거나, 그 절연 막에 의해 EL 소자를 둘러싸는 것이 더욱 바람직하다. 환언하면, 수분 및 알칼리 금속을 차단하고 복사 효과가 높은 절연 막을 가능한 한 EL 소자와 가장 가까운 위치에 배치하여 그 절연 막에 의해 EL 소자의 열화(degradation)를 방지하게 된다는 것이다.
또한, 그러한 절연 막을 단일 층으로서 사용할 수 없는 경우에는 수분 및 알칼리 금속을 차단하는 절연 막과 복사 효과가 있는 절연 막과의 적층물을 사용할 수 있다.
여하튼, 잉크 제트 방법에 의해 EL 층을 형성하는 경우에는 EL 소자를 전기적으로 동작시키는 TFT를 보호하기 위한 조치가 필요하고, 아울러 EL 층 자체의 열화(그것은 곧 EL 소자의 열화로서 지칭될 수 있음)를 방지하기 위해서는 수분 및 열에 대비한 조치를 동시에 고려해야만 한다.
실시예의 형식
도 1 내지 도 2B는 본 발명의 바람직한 실시예의 형식을 설명하는데 사용되는 도면들이다. 도 1에는 본 발명의 EL 디스플레이 장치의 화소의 단면도가, 도 2A에는 그 평면도가, 그리고 도 2B에는 그 회로 배치도가 각각 도시되어 있다. 실제로는, 매트릭스 상태로 배치된 그러한 유형의 다수의 화소에 화소 부분(영상 디스플레이 부분)이 형성된다.
도 1의 단면도는 도 2A에 도시된 평면도의 A-A' 선을 따른 단면을 도시하고 있음을 유의해야 할 것이다. 도 1, 도 2A 및 도 2B에는 공통의 부호가 사용되고 있으므로, 그들 3개의 도면을 적절히 참조할 수 있을 것이다. 또한, 도 2A의 평면도에는 동일한 구조의 2개의 화소가 도시되어 있다.
도면 부호 "11"은 기판을, 도면 부호 "12"는 베이스 막이 되는 절연 막(이후로 베이스 막으로서 지칭됨)을 각각 지시하고 있다. 기판(11)으로서는 유리 기판, 유리 세라믹 기판, 석영 기판, 규소 기판, 세라믹 기판, 금속 기판 또는 플라스틱 기판(플라스틱 막을 포함함)이 사용될 수 있다.
또한, 베이스 막(12)은 이동성 이온을 함유한 기판 또는 전도성이 있는 기판을 사용할 경우에 특히 효과적이지만, 석영 기판에서는 형성될 필요가 없다. 베이스 막(12)으로서는 규소를 함유한 절연 막이 사용될 수 있다. "규소를 함유한 절연 막"이란 용어는 미리 정해진 비율로 규소, 산소 및 질소를 함유하는 예컨대 산화규소 막, 질화규소 막 또는 규소 질화산화물(silicon nitride oxide) 막("SiOxNy"로 표시됨)과 같은 절연 막을 지칭함을 유의해야 할 것이다.
또한, 베이스 막(12)에 복사 효과를 부여함으로써 TFT에 의해 발생된 열을 방출하는 것이 TFT 및 EL 소자의 열화를 방지하는데 효과적이다. 복사 효과의 부여를 위한 모든 공지의 재료가 사용될 수 있다.
본 실시예의 형식에서는 화소 내에 2개의 TFT가 형성되어 있다. 도면 부호 "201"은 스위칭 소자로서의 기능을 하는 TFT(이후로 스위칭 TFT로서 지칭됨)를, 그리고 도면 부호 "202"는 전류 제어 소자로서의 기능을 하여 EL 소자로 흐르는 전류의 양을 제어하는 TFT(이후로 전류 제어 TFT로서 지칭됨)를 각각 지시하고 있는데, 양자는 모두 n형 채널 TFT이다.
n형 채널 TFT의 전계 효과 이동도는 p형 채널 TFT의 전계 효과 이동도보다 더 높으므로, 그 동작 속도가 빠르고 큰 전류가 쉽게 흐를 수 있다. 또한, 전류의 양이 동일한 경우라 할지라도 n형 채널 TFT가 보다 더 소형으로 될 수 있다. 따라서, n형 채널 TFT를 전류 제어 TFT로서 사용할 경우에 디스플레이 부분의 유효 표면적이 보다 더 커지게 되므로, n형 채널 TFT가 더욱 바람직하다.
p형 채널 TFT의 장점은 핫 캐리어(hot carrier) 주입에 따른 문제점이 없고 오프(off) 전류 값이 낮다는 것으로, 그러한 p형 채널 TFT를 스위칭 TFT 및 전류 제어 TFT로서 사용하는 예들이 이미 보고되어 있다. 그러나, 본 발명에 의해 LDD 구역의 위치가 상이한 구조를 사용함으로써 n형 채널 TFT에서의 핫 캐리어 주입 및 오프 전류 값에 따른 문제점이 해소된다. 본 발명은 모든 화소 내에 있는 모든 TFT에 n형 채널 TFT를 사용하는 것을 그 특징으로 한다.
본 발명에서는 스위칭 TFT 및 전류 제어 TFT를 n형 채널 TFT로 한정하는 것이 필수적인 것은 아니고, p형 채널 TFT를 스위칭 TFT 또는 전류 제어 TFT에 사용하거나 양자 모두에 사용하는 것이 가능하다.
스위칭 TFT(201)는 소스 구역(13), 드레인 구역(14), LDD 구역(15a 내지 15d), 고농도 불순물 구역(16) 및 채널 형성 구역(17a, 17b)으로 이루어진 능동 층; 게이트 절연 막(18); 게이트 전극(19a, 19b); 제1 중간 층 절연 막(20); 소스 배선(21); 및 드레인 배선(22)을 구비하도록 형성된다.
도 2A에 도시된 바와 같이, 본 발명은 게이트 전극(19a, 19b)이 상이한 재료(저항이 게이트 전극(19a, 19b)보다 더 낮은 재료)로 형성된 게이트 배선(211)에 의해 전기적으로 접속되는 이중 게이트 구조인 것을 그 특징으로 한다. 물론, 이중 게이트 구조뿐만 아니라 삼중 게이트 구조와 같은 소위 다중 게이트 구조(직렬 접속된 2개 이상의 채널 형성 구역을 구비한 능동 층을 포함하는 구조)도 역시 사용될 수 있다. 다중 게이트 구조는 오프 전류의 값을 낮추는데 극히 효과적이고, 화소의 스위칭 TFT(201)를 본 발명에 따른 다중 게이트 구조로 함으로써 스위칭 TFT에 대해 낮은 오프 전류 값을 실현할 수 있다.
능동 층은 결정 구조를 포함하는 반도체 막에 의해 형성된다. 환언하면, 단결정 반도체 막이 사용될 수 있고, 다결정 반도체 막 또는 미세 결정 반도체 막도 역시 사용될 수 있다는 것이다. 또한, 게이트 절연 막(18)은 규소를 함유한 절연 막에 의해 형성될 수 있다. 추가로, 임의의 전도 막이 게이트 전극, 소스 배선 및 드레인 배선에 사용될 수 있다.
또한, 스위칭 TFT에 있는 LDD 구역(15a 내지 15d)은 게이트 절연 막(18)을 개재한 채로 게이트 전극(19a, 19b)과 겹쳐지지 않도록 형성된다. 그러한 구조는 오프 전류 값을 낮추는데 극히 효과적이다.
채널 형성 구역과 LDD 구역과의 사이에 오프셋 구역(채널 형성 구역과 동일한 조성의 반도체 층으로 이루어지고 게이트 전압이 인가되지 않는 구역)을 형성하는 것이 오프 전류 값을 낮추는데 더욱 바람직함을 유의해야 할 것이다. 또한, 2개 이상의 게이트 전극을 구비한 다중 게이트가 사용될 경우에는 채널 형성 구역 사이에 고농도 불순물 구역을 형성하는 것이 오프 전류 값을 낮추는데 효과적이다.
본 발명에 의해 그와 같이 다중 게이트 구조의 TFT를 스위칭 TFT(201)로서 사용함으로써 전술된 바와 같이 오프 전류 값이 충분히 낮은 스위칭 소자가 실현된다. 따라서, 전류 제어 소자의 게이트 전압은 일본 특허 출원 공개 평성 10년 제189252호의 도 2에 도시된 것과 같은 커패시터를 배치하지 않더라도 충분한 크기의 시간(일 선택으로부터 다음 선택까지의 주기) 동안 유지될 수 있다.
즉, 유효 발광 표면적의 감소를 일으키는 커패시터를 생략하여 유효 발광 표면적을 증대시키는 것이 가능하게 된다. 그것은 EL 디스플레이 장치의 영상 질이 더욱 선명하게 됨을 의미한다.
다음으로, 전류 제어 TFT(202)는 소스 구역(31), 드레인 구역(32), LDD 구역(33) 및 채널 형성 구역(34)으로 이루어진 능동 층; 게이트 절연 막(18); 게이트 전극(35); 제1 중간 층 절연 막(20); 소스 배선(36); 및 드레인 배선(37)을 구비하도록 형성된다. 게이트 전극(35)은 단일 게이트 구조의 것이지만 다중 게이트 구조도 역시 사용될 수 있음을 유의해야 할 것이다.
도 2A 및 도 2B에 도시된 바와 같이, 스위칭 TFT의 드레인은 전류 제어 TFT의 게이트에 전기적으로 접속된다. 특히, 전류 제어 TFT(202)의 게이트 전극(36)은 드레인 배선(접속 배선으로서도 지칭됨)(22)을 통해 스위칭 TFT(201)의 드레인 구역(14)에 전기적으로 접속된다. 또한, 소스 배선(36)은 전류 공급 배선(212)에 접속된다.
전류 제어 TFT의 특성은 그 채널 폭이 스위칭 TFT(201)의 채널 폭보다 더 크다는 것이다. 즉, 도 8에 도시된 바와 같이, 스위칭 TFT의 채널 길이를 "L1", 그리고 그 채널 폭을 "W1"이라 하고, 전류 제어 TFT의 채널 길이를 "L2", 그리고 그 폭을 "W2"라 하였을 때에 W2/L25×W1/L1(바람직하게는 W2/L210×W1/L2)인 관계식이 얻어진다. 결과적으로, 전류 제어 TFT에서는 스위칭 TFT에서보다 더 큰 전류가 손쉽게 흐를 수 있다.
다중 게이트 구조의 스위칭 TFT의 채널 길이(L1)는 그에 형성된 2개 이상의 채널의 각각의 채널 길이의 합임을 유의해야 할 것이다. 도 8의 경우에는 이중 게이트 구조가 형성되어 있고, 그에 따라 2개의 채널 형성 구역의 각각의 채널 길이 "L1a, L1b"의 합이 곧 스위칭 TFT의 채널 길이(L1)가 된다. 즉, L1 = L1a + L1b이다.
본 발명에서는 채널 길이(L1, L2) 및 채널 폭(W1, W2)이 특정 범위의 값으로 특히 한정되지는 않지만, "W1"은 O.1 내지 5 ㎛(전형적으로, 1 내지 3 ㎛), 그리고 "W2"는 0.5 내지 30 ㎛(전형적으로, 2 내지 10 ㎛)인 것이 바람직하다. 동시에, "L1"은 0.2 내지 18 ㎛(전형적으로, 2 내지 15 ㎛), 그리고 "L2"는 0.1 내지 50 ㎛(전형적으로, 1 내지 20 ㎛)인 것이 바람직하다.
전류 제어 TFT에서는 채널 길이(L)를 긴 측에 설정하여 과도 전류의 흐름을 방지하는 것이 바람직함을 유의해야 할 것이다. 바람직하게는 W2/L23(더욱 바람직하게는 W2/L25)이다. 또한, 화소마다의 전류 흐름은 바람직하게는 0.5 내지 2 ㎂(더욱 바람직하게는 1 내지 1.5 ㎂)이다.
그러한 범위 내의 수치를 설정함으로써 VGA급 개수의 화소(640×480)를 구비한 EL 디스플레이 장치로부터 하이비젼(high vision)급 개수의 화소(1920×1080)를 구비한 EL 디스플레이 장치에 이르는 모든 표준 EL 디스플레이 장치를 포괄할 수 있다.
또한, 스위칭 TFT에 형성되는 LDD 구역의 길이(폭)는 0.5 내지 3.5 ㎛, 전형적으로 2.0 내지 2.5 ㎛로 설정된다.
도 1에 도시된 EL 디스플레이 장치는 전류 제어 TFT(202)에서 LDD 구역(33)이 드레인 구역(32)과 채널 형성 구역(34)과의 사이에 형성되는 것을 그 특징으로 한다. 또한, LDD 구역(33)은 게이트 전극(35)과 겹쳐지는 구역 및 게이트 절연 막(18)의 개재 하에 게이트 전극(35)과 겹쳐지지 않는 구역을 모두 구비한다.
전류 제어 TFT(202)는 EL 소자(203)를 발광시키기 위한 전류를 공급하는 동시에, 그 공급량을 제어하여 그레이 스케일 디스플레이(gray scale display)를 가능하게 한다. 따라서, 전류가 흐를 때에 열화(deterioration)가 없어야 하고, 핫 캐리어 주입으로 인한 열화에 대비하여 일련의 조치를 취하는 것이 필요하다. 또한, 흑색이 디스플레이될 때에는 전류 제어 TFT(202)를 오프 상태로 설정되지만, 오프 전류 값이 높다면 선명한 흑색 컬러 디스플레이가 불가능하게 되고, 그것은 콘트라스트의 감소와 같은 문제점을 초래한다. 따라서, 오프 전류의 값을 낮추는 것이 필요하다.
핫 캐리어 주입으로 인한 열화와 관련하여, LDD 구역이 게이트 전극과 겹쳐지는 구조가 극히 효과적인 것으로 알려져 있으나, 전체의 LDD 구역이 게이트 전극과 겹쳐지도록 하게 되면 오프 전류의 값이 올라간다. 그에 따라, 본 발명의 출원인은 게이트 전극과 겹쳐지지 않는 LDD 구역이 연속적으로 형성되어 있는 신규의 구조에 의해 핫 캐리어 주입과 오프 전류 값의 양자에 대한 대응 조치를 일시에 해결하였다.
게이트 전극과 겹쳐지는 LDD 구역의 길이는 그 지점에서 0.1 내지 3 ㎛(바람직하게는 0.3 내지 1.5 ㎛)로 되도록 할 수 있다. 그 길이가 지나치게 길면 기생 커패시턴스가 커지고, 그 길이가 지나치게 짧으면 핫 캐리어를 방지하는 효과가 약화된다. 또한, 게이트 전극과 겹쳐지지 않는 LDD 구역의 길이는 1.0 내지 3.5 ㎛(바람직하게는 1.5 내지 2.0 ㎛로 설정될 수 있다. 그 길이가 지나치게 길면 충분한 전류가 흐를 수 없고, 그 길이가 지나치게 짧으면 오프 전류 값을 감소시키는 효과가 약화된다.
전술된 구조에서도 게이트 전극과 LDD 구역이 겹쳐지는 구역에서는 기생 커패시턴스가 형성될 수 있으므로, 그러한 구역이 소스 구역(31)과 채널 형성 구역(34)과의 사이에 형성되지 않도록 하는 것이 바람직하다. 전류 제어 TFT의 경우에는 캐리어(본 경우에서는 전자) 흐름 방향이 항상 동일하므로, 단지 드레인 구역 측에만 LDD 구역을 형성해도 충분하다.
또한, 흐를 수 있는 전류의 양을 증대시킨다는 관점에서 보면, 전류 제어 TFT(202)의 능동 층(특히, 채널 형성 구역)의 막 두께를 두껍게(바람직하게는 50 내지 100 ㎛, 더욱 바람직하게는 60 내지 80 ㎛) 하는 것이 효과적이다. 역으로, 스위칭 TFT(201)에 대한 오프 전류 값을 더욱 작게 만든다는 관점에서 보면, 능동 층(특히, 채널 형성 구역)의 막 두께를 얇게(바람직하게는 20 내지 50 ㎛, 더욱 바람직하게는 25 내지 40 ㎛) 하는 것이 효과적이다.
다음으로, 도면 부호 "41"은 제1 부동태 막을 지시하고 있는데, 그것의 막 두께는 10 ㎚ 내지 1 ㎛(바람직하게는 200 내지 500 ㎚)로 설정될 수 있다. 부동태 막 재료로서는 규소를 함유한 절연 막(특히, 바람직한 것은 규소 질화산화물 막 또는 질화규소 막)이 사용될 수 있다. 부동태 막(41)은 제조된 TFT를 오염 물질 및 수분으로부터 보호하는 역할을 한다. 최종의 TFT 상에 형성되는 EL 층에는 나트륨과 같은 알칼리 금속이 함유될 수 있다. 환언하면, 제1 부동태 막(41)은 그러한 알칼리 금속(이동성 이온)이 TFT 속으로 침투하지 못하도록 하는 보호 층으로서 작용한다는 것이다. 본 명세서의 전반에 걸쳐 "알칼리 금속"이란 알칼리 금속 및 알칼리 토금속을 통칭하는 것임을 유의해야 할 것이다.
또한, 부동태 막(41)이 열복사 효과를 보유하도록 하면, 열에 의한 EL 층의 열화도 역시 효과적으로 방지된다. 도 1의 EL 디스플레이 장치의 구조에서는 베이스 막(11) 측으로부터 발광이 이루어지므로, 부동태 막(41)이 광 투과 특성을 수반하도록 하는 것이 필요함을 유의해야 할 것이다. 또한, EL 층에 유기물을 사용할 경우에는 그것이 산소와의 결합에 의해 열화되므로, 바람직하다면 산소를 쉽게 방출하는 절연 막을 사용하지 않는 것이 좋다.
알칼리 금속의 침투를 저지하고 열복사 특성을 보유하는 광 투과성 재료로서는 B(붕소), C(탄소) 및 N(질소)으로 이루어진 군으로부터 선택된 하나 이상의 원소와, Al(알루미늄), Si(규소) 및 P(인)로 이루어진 군으로부터 선택된 하나 이상의 원소를 함유하는 절연 막을 제시할 수 있다. 예컨대, 질화알루미늄(AlxNy)으로 대표되는 질화알루미늄 화합물; 탄화규소(SixCy)로 대표되는 탄화규소 화합물; 질화규소(SixNy)로 대표되는 질화규소 화합물; 질화붕소(BxNy)로 대표되는 질화붕소 화합물; 또는 인산붕소(BxPy)로 대표되는 인산붕소 화합물을 사용할 수 있다. 또한, 산화알루미늄(AlxOy)으로 대표되는 산화알루미늄은 광 투과 특성이 우수하고 열전도도가 20 Wm-1K-1이기 때문에, 바람직한 재료라 할 수 있다. 그러한 재료들은 열복사 특성을 보유할 뿐만 아니라 수분 및 알칼리 금속과 같은 물질의 침투를 저지하는데 효과적이다. 전술된 투과성 재료에서의 "x" 및 "y"는 임의의 정수임을 유의해야 할 것이다.
전술된 화학 화합물은 다른 원소와 결합될 수도 있다. 예컨대, 산화알루미늄에 질소가 부가된 "AlNxOy"로 표시되는 알루미늄 질화산화물을 사용하는 것도 가능하다. 그러한 재료는 열복사 특성을 보유할 뿐만 아니라 수분 및 알칼리 금속과 같은 물질의 침투를 저지하는데 효과적이다. 전술된 알루미늄 질화산화물에서의 "x" 및 "y"는 임의의 정수임을 유의해야 할 것이다.
또한, 일본 특허 출원 공개 소화 62년 제90260호에 개시된 재료도 역시 사용될 수 있다. 즉, Si, Al, N, O 및 M을 함유하는 화학 화합물도 사용될 수 있다("M"은 희토류 원소, 바람직하게는 Ce(세슘), Yb(이테르븀), Sm(사마륨), Er(에르븀), Y(이트륨), La(란탄), Gd(가돌리륨), Dy(디스프로슘) 및 Nd(네오디뮴)로 이루어진 군으로부터 선택된 원소임을 유의할 것). 그러한 재료는 열복사 특성을 보유할 뿐만 아니라 수분 및 알칼리 금속과 같은 물질의 침투를 저지하는데 효과적이다.
또한, 다이아몬드 박막 또는 비결정 탄소(특히, 그 특성이 다이아몬드의 특성에 가까운 것; 다이아몬드 유사 탄소로서 지칭됨)와 같은 탄소 막도 역시 사용될 수 있다. 그러한 탄소 막은 열전도도가 매우 높아서 복사 층으로서 극히 효과적이다. 막 두께가 두꺼워지면 갈색대가 형성되어 투과도가 감소되므로, 가능한 한 얇은 막 두께(바람직하게는 5 내지 100 ㎚)를 사용하는 것이 좋다.
제1 부동태 막(41)의 목적은 TFT를 알칼리 금속 및 수분으로부터 보호하기 위한 것이므로, 그러한 효과를 상실하지 않도록 해야 함을 유의해야 할 것이다. 전술된 복사 효과를 보유하는 재료로 이루어진 박막은 단독으로 사용될 수 있지만, 그러한 박막과 알칼리 금속 및 수분의 침투를 저지할 수 있는 절연 막(대표적으로, 질화규소 막(SixNy) 또는 규소 질화산화물 막(SiOxNy))을 적층시키는 것이 효과적이다. 전술된 질화규소 및 규소 질화산화물에서의 "x" 및 "y"는 임의의 정수임을 유의해야 할 것이다.
EL 디스플레이 장치는 대략 다음의 발광 방법에 의한 4개 유형의 컬러 디스플레이로 구분된다: 적색(R), 녹색(G) 및 청색(B)에 해당하는 3개 유형의 EL 소자를 형성하는 방법; 백색 발광 EL 소자를 컬러 필터와 결합시키는 방법; 청색 또는 청/녹색 발광 EL 소자와 형광 물질(형광 색 전환 층, CCM)을 결합시키는 방법; 및 투명 전극을 음극(대응 전극)으로서 사용하여 R, G 및 B에 해당하는 EL 소자를 중첩시키는 방법.
도 1의 구조는 R, G 및 B에 해당하는 3개 유형의 EL 소자를 형성하는 방법을 사용한 경우의 예이다. 도 1에는 단지 1개의 화소만이 도시되어 있지만, 적색, 녹색 또는 청색의 각각의 컬러에 해당하는 동일한 구조의 화소들이 형성되어 컬러 디스플레이를 실행할 수 있음을 유의해야 할 것이다. 각각의 컬러의 EL 층에는 공지의 재료가 채용될 수 있다.
본 발명은 발광 방법과 무관하게 실시될 수 있고, 전술된 4개의 방법이 모두 본 발명과 함께 사용될 수 있음을 유의해야 할 것이다.
또한, 제1 부동태 막(41)을 형성한 후에는 제2 중간 층 절연 막(평탄화 막으로서도 지칭됨)(44)을 형성하여 각각의 TFT를 덮고, TFT로 인한 단(step)을 평탄화하는 것을 실행한다. 제2 중간 층 절연 막(44)으로는 수지 막이 바람직하고, 폴리이미드, 폴리아미드, 아크릴, BCB(벤조시클로부텐) 등을 사용하는 것이 좋다. 충분히 편평하게 될 수 있다면 무기물 막을 사용할 수도 있음은 말할 필요도 없다.
제2 중간 층 절연 막(44)에 의해 TFT로 인한 단을 평탄화하는 것은 극히 중요하다. 이후에 형성되는 EL 층은 매우 얇기 때문에, 단의 존재로 인해 열악한 발광이 일어나는 경우가 있다. 따라서, 화소 전극을 형성하기 전에 평탄화를 실행하여 가능한 한 평탄한 표면 상에 EL 층이 형성될 수 있도록 하는 것이 바람직하다.
또한, 도면 부호 "45"는 제2 부동태 막을 지시하고 있는데, 그 제2 부동태 막은 EL 소자로부터 확산된 알칼리 금속을 차단하는 중요한 역할을 한다. 막 두께는 5 ㎚ 내지 1 ㎛(전형적으로, 20 내지 300 ㎚)일 수 있다. 제2 부동태 막(45)으로서는 알칼리 금속의 침투를 저지할 수 있는 절연 막이 사용된다. 그 재료로서는 제1 부동태 막(41)에 사용된 재료가 사용될 수 있다.
또한, 제2 부동태 막(45)은 EL 소자 상에서 발생된 열을 방출하여 EL 소자 상에 열이 축적되지 않도록 하는 작용하는 복사 층으로서의 기능을 한다. 또한, 제2 중간 층 절연 막(44)이 수지 막인 경우에는 그것이 열에 대해 취약하기 때문에, EL 소자에 의해 발생된 열이 제2 중간 층 절연 막(44)에 나쁜 영향을 주지 않도록 하는 조치를 취하게 된다.
전술된 바와 같이 EL 디스플레이 장치의 제조 시에 수지 막에 의해 TFT의 평탄화를 실행하는 것이 효과적이지만, 종래의 구조는 EL 소자에 의해 발생된 열로 인한 수지 막의 열화를 고려하고 있지 않다. 제2 부동태 막(45)을 배치함으로써 그러한 점을 해결한 것이 바로 본 발명의 특징 중의 하나라고 할 수 있다.
또한, 제2 부동태 막(45)은 전술된 열로 인한 열화를 방지하는 동시에, EL 층 내의 알칼리 금속이 TFT를 향해 확산되지 못하도록 하는 보호 층으로서의 기능을 하고, 아울러 수분 및 산소가 TFT로부터 EL 층으로 침투하지 못하도록 하는 보호 층으로서의 기능도 한다.
복사 효과가 있고 수분 및 알칼리 금속의 침투를 저지할 수 있는 절연 막에 의해 TFT 측과 EL 소자가 분리된다는 점은 본 발명의 중요한 특징 중의 하나이고, 그것은 종래의 EL 디스플레이 장치에는 존재하지 않는 구조라 할 수 있다.
도면 부호 "46"은 투명 전도 막으로 이루어진 화소 전극(EL 소자 양극)을 지시하고 있는데, 그것은 제2 부동태 막(45), 제2 중간 층 절연 막(44) 및 제1 부동태 막(41)에 접촉 홀을 개방한 후에 그 개구부에서 전류 제어 TFT(202)의 드레인 배선(37)에 접속되도록 형성된다.
화소 전극(48)을 형성한 후에는 수지 막으로 이루어진 뱅크(101a, 101b)가 제2 부동태 막(45) 상에 형성된다. 본 실시예의 형식에서는 스핀 코팅에 의해 감광성 폴리이미드 막이 형성되고, 뱅크(101a, 101b)는 패턴화에 의해 형성된다. 그러한 뱅크(101a, 101b)는 잉크 제트 방법에 의해 EL 층을 형성할 경우에는 홈이고, EL 소자가 형성되는 위치는 그러한 뱅크의 배치에 의해 결정된다.
뱅크(101a, 101b)를 형성한 후에는 그 다음으로 EL 층(47)이 형성된다. EL 층으로서는 단일 층이 사용될 수 있지만, 적층물 구조가 사용되는 경우도 많다. 발광 층, 전자 이송 층, 전자 주입 층, 홀 주입 층 또는 홀 이송 층을 조합하는 것에 의한 각종의 적층물 구조가 제안되어 있지만, 본 발명은 어느 임의의 구조도 받아들일 수 있다. 또한, EL 층에는 형광 안료 등이 도핑될 수 있다.
이미 공지된 모든 재료가 본 발명에 사용될 수 있다. 그러한 재료로서는 유기 재료가 널리 알려져 있는데, 여진 전압을 고려하여 유기 재료를 사용하는 것이 바람직하다. 예컨대, 다음의 미국 특허 및 일본 특허 출원에 개시된 재료들이 유기 EL 재료로서 사용될 수 있는데, 그에 개시된 내용은 본 명세서에 참조로 포함된다:
미국 특허 제4,356,429호; 미국 특허 제4,539,507호; 미국 특허 제4,720,432호; 미국 특허 제4,769,292호; 미국 특허 제4,885,211호; 미국 특허 제4,950,950호; 미국 특허 제5,059,861호; 미국 특허 제5,047,687호; 미국 특허 제 5,073,446호; 미국 특허 제5,059,862호; 미국 특허 제5,061,617호; 미국 특허 제5,151,629호; 미국 특허 제5,294,869호; 미국 특허 제5,294,870호; 일본 특허 출원 공개 평성 10년 제189525호; 일본 특허 출원 공개 평성 8년 제241048호; 일본 특허 출원 공개 평성8년 제78159호.
특히, 홀 주입 층으로서는 다음의 일반식으로 표시되는 것과 같은 유기 재료가 사용될 수 있다.
화학식 1에서, "Q"는 N 또는 C-R(탄소 체인)이고; "M"은 금속 산화물 또는 금속 할로겐화물이며; "R"은 수소, 알킬, 아르알킬, 아릴 또는 알칼릴이고; "T1" 및 "T2"는 수소, 알킬 또는 할로겐과 같은 치환 기를 포함하는 불포화 6 원자 고리이다.
또한, 유기 재료 홀 이송 층으로서는 방향족 3차 아민이 사용될 수 있고, 그것은 다음의 일반식으로 표시되는 테트라아릴디아민을 포함하는 것이 바람직하다.
화학식 2에서, "Are"는 아릴렌 기이고, "n"은 1 내지 4의 정수이며, "Ar, R7, R8, R9"는 각각의 선택된 아릴 기이다.
또한, 유기 재료 EL 층, 전자 이송 층 또는 전자 주입 층으로서는 금속 옥시노이드(oxinoid) 화합물이 사용될 수 있다. 다음의 일반식으로 표시되는 것과 같은 재료가 금속 옥시노이드 화합물로서 사용될 수 있다.
R2내지 R7은 치환될 수 있고, 다음과 같은 금속 옥시노이드 화합물도 사용될 수 있다.
화학식 4에서, R2내지 R7은 전술된 바와 같이 정의되고; L1내지 L5는 1 내지 12의 탄소 원소를 포함하는 탄수화물 기이며; L1과 L2의 양자 또는 L2와 L3의 양자는 벤조 고리에 의해 형성될 수 있다. 또한, 다음과 같은 금속 옥시노이드 화합물도 역시 사용될 수 있다.
화학식 5에서, R2내지 R6은 치환될 수 있다. 즉, 유기 배위자(ligand)를 구비한 유기 배위 화합물이 EL재료로서 포함될 수 있다. 전술된 예들은 단지 본 발명의 EL 재료로서 사용될 수 있는 유기 EL 재료의 일부의 예에 불과할 뿐이고, EL 재료를 그에 한정할 필요는 전혀 없다.
본 발명에서는 EL 층의 형성 방법으로서 잉크 제트 방법이 사용되기 때문에, 다수의 중합체 재료가 바람직한 EL 재료로서 사용될 수 있다. 대표적인 중합체 재료로서는 폴리파라페닐렌 비닐렌(PPV), 폴리플루오렌 또는 폴리비닐카아바졸(PVK)과 같은 중합체 재료를 들 수 있다. 예컨대, 전자 채색(colorization)을 위해서는 시아노폴리페닐렌 비닐렌을 적색 발광 재료로서, 폴리페닐렌 비닐렌을 녹색 발광 재료로서, 그리고 폴리페닐렌 비닐렌 및 폴리알킬페닐렌을 청색 발광 재료로서 각각 사용하는 것이 바람직하다.
부언하면, PPV 유기 EL 재료로서는 각종의 유형이 있고, 다음과 같은 분자식이 예로서 보고되어 있다(H. Shenk, H. Becker, O. Gelsen, E. Kluge, E. Kreuder. and H. Spreitzer, Euro Display, Proceeding, 1999, p. 33-37, "Polymers for Light Emitting Diodes(발광 다이오드용 중합체)").
분자식이 일본 특허 출원 공개 평성10년 제92576호에 개시된 바와 같은 폴리페닐비닐도 역시 사용될 수 있는데, 그 분자식은 다음과 같다:
PVK 유기 EL 재료로서는 다음과 같은 분자식의 것이 있다:
중합체 유기 EL 재료는 그것이 중합체 상태로 있으면서 용매 중에 용해된 후에 도포될 수 있거나, 그것이 단위체 상태로 있으면서 용매 중에 용해되고 그 도포가 이루어진 후에 중합될 수도 있다. 단위체 상태로 도포가 이루어질 경우에는 우선 중합체 전구 물질이 형성되고, 그 중합체 전구 물질이 진공 중에서의 가열에 의해 중합되어 중합체가 된다.
특정의 발광 층으로서, 적색 광을 방출하는 발광 층에는 시아노폴리페닐렌 비닐렌이, 녹색 광을 방출하는 발광 층에는 폴리페닐렌 비닐렌이, 그리고 청색 광을 방출하는 발광 층에는 폴리페닐렌 비닐렌 또는 폴리알킬페닐렌이 각각 사용되는 것이 적절하다. 그 막 두께는 30 내지 150 ㎚(바람직하게는 40 내지 100 ㎚)인 것이 적절하다.
대표적인 용매로서는 톨루엔, 크실렌, 시멘, 클로로포름, 디클로로메탄, γ-부틸 락톤, 부틸 셀로솔브 및 NMP(N-메틸-2-피롤리돈)를 들 수 있다. 첨가제를 첨가하여 도포된 용액의 점성을 높이는 것도 효과적이다.
그러나, 전술된 예들은 단지 본 발명의 EL 재료에 사용될 수 있는 유기 EL 재료의 예에 불과할 뿐이고, 본 발명을 그에 한정할 필요는 전혀 없다. 잉크 제트 방법에 사용될 수 있는 유기 EL 재료와 관련하여, 일본 특허 출원 공개 평성 10년 제012377호에 개시된 모든 재료가 인용될 수 있다.
부언하면, 잉크 제트 방법은 대략 버블 제트 방법(열 잉크 제트 방법으로도 지칭됨), 피에조 방법(piezo method)으로 분류되는데, 본 발명을 실행하기 위해서는 피에조 방법이 바람직하다. 이후로 도 19A 및 도 19B를 참조하여 양자의 차이에 관해 설명하기로 한다.
도 19A는 피에조 방법의 예를 도시한 것인데, 도면 부호 "1901"은 피에조 소자(압전 소자)를; 도면 부호 "1902"는 금속 파이프를; 그리고 도면 부호 "1903"은 잉크 재료와 EL 재료와의 혼합 용액(이후로 EL 형성 용액으로서 지칭됨)을 각각 지시하고 있다. 전압이 인가되면, 피에조 소자가 변형되어 금속 파이프(1902)도 역시 변형된다. 그 결과, EL 형성 용액(1903)이 액적(1904)으로 분출된다. 그와 같이, 피에조 소자에 인가되는 전압을 제어함으로써 EL 형성 용액의 도포가 실행된다. 그 경우에는 EL 형성 용액(1903)이 물리적 외압에 의해 밀려나오기 때문에, 그 조성 등이 전혀 영향을 받지 않는다.
도 18B는 버블 제트 방법의 예를 도시한 것인데, 도면 부호 "1905"는 열 소자를; 도면 부호 "1906"은 금속 파이프를; 그리고 도면 부호 "1907"은 EL 형성 용액을 각각 지시하고 있다. 전류가 흐르게 되면, 열 소자(1905)가 열을 발생시켜 EL 형성 용액(1907) 중에 기포(1908)가 생성된다. 그 결과, EL 형성 용액(1907)이 기포에 의해 밀려나와 액적(1909)으로서 분출된다. 그와 같이, 열 소자로 흐르는 전류를 제어함으로써 EL 형성 용액의 도포가 실행된다. 그 경우에는 EL 형성 용액(1907)이 열 소자에 의해 가열되기 때문에, EL 재료의 조성에 따라 나쁜 영향이 미쳐질 가능성이 있다.
실제로 잉크 제트 방법을 사용하여 EL 재료를 도포하고 장치를 형성할 때에는 EL 층이 도 20에 도시된 바와 같이 형성된다. 도 20에서는 도면 부호 "91"이 화소 부분을; 그리고 도면 부호 "92, 93"이 여진 회로를 각각 지시하고 있다. 화소 부분(91)에는 다수의 화소 전극(94)이 형성된다. 도시를 생략하였지만, 각각의 화소 전극은 전류 제어 TFT에 접속된다. 실제로는, 화소 전극을 분리하기 위한 뱅크(도 1을 참조)가 각각 마련되지만, 도 20에서는 도시를 생략하였다.
잉크 제트 방법에 의해 적색 발광 EL 층(95), 녹색 발광 EL 층(96) 및 청색 발광 EL 층(97)이 형성된다. 그 경우, 우선 적색 발광 EL 층(95)이 모두 형성된 후에 녹색 발광 EL 층(96) 및 청색 발광 EL 층(97)이 순차적으로 형성될 수 있다. EL 형성 용액 중에 포함된 용매를 제거하려면 베이킹(소성) 처리가 필요하다. 베이킹 처리는 모든 EL 층을 형성한 후에 실행될 수 있거나, 각각의 컬러 EL 층의 형성이 끝난 시점에 별개로 실행될 수도 있다.
EL 층을 형성할 때에는 적색 발광 EL 층(95)이 형성되는 화소(적색에 해당하는 화소), 녹색 발광 EL 층(96)이 형성되는 화소(녹색에 해당하는 화소) 및 청색 발광 EL 층(97)이 형성되는 화소(청색에 해당하는 화소)를 도 20에 도시된 바와 같이 각각의 컬러가 각각의 다른 컬러와 항상 접촉하고 있는 상태로 되도록 한다.
그러한 배열은 소위 델타 배열(delta arrangement)로서 지칭되는 것인데, 그것은 탁월한 컬러 디스플레이가 되도록 하는데 효과적이다. 잉크 제트 방법의 장점은 각각의 컬러의 EL 층이 점적된 층으로 될 수 있다는 점에 있기 때문에, 델타 배열의 화소 부분을 구비하는 EL 디스플레이 장치에는 잉크 제트 방법을 사용하는 것이 최선의 형식이라 할 수 있다.
EL 층(47)을 형성할 때에는 처리 분위기가 물이 최대한으로 적은 건조 분위기로 되도록 하고, 불활성 가스 중에서 형성하는 것이 바람직하다. EL 층은 물 또는 산소의 존재로 인해 쉽게 열화되기 때문에, 층을 형성할 때에 그러한 인자를 최대한 제거하는 것이 필요하다. 예컨대, 건조 질소 분위기, 건조 아르곤 분위기 등이 바람직하다.
전술된 형식대로 잉크 제트 방법에 의해 EL 층(47)을 형성할 때에는 그 다음으로 음극(48) 및 보호 전극(49)이 형성된다. 본 명세서에서는 화소 전극(양극), EL 층 및 음극 전극으로 형성된 발광 소자가 EL소자로서 지칭된다.
음극(48)으로서는 일 함수가 작고 마그네슘(Mg), 리튬(Li), 세슘(Cs), 바륨(Ba), 칼륨(K), 베릴륨(Be) 또는 칼슘(Ca)을 함유하는 재료가 사용된다. MgAg(Mg와 Ag가 Mg : Ag = 10 : 1의 비율로 혼합된 재료)로 된 전극이 사용되는 것이 바람직할 수 있다. 또한, MgAgAl 전극, LiAl 전극 및 LiFAl 전극도 들 수 있다. 보호 전극(49)은 음극(48)을 외부 수분 등으로부터 보호하기 위해 마련되는 전극인데, 그러한 전극으로서는 알루미늄(Al) 또는 은(Ag)을 함유한 재료가 사용된다. 보호 전극(49)도 역시 열복사 효과를 보유한다.
부언하면, EL 층(47)과 음극(48)은 공기에 개방됨이 없이 건조 불활성 가스 중에서 연속적으로 형성되는 것이 바람직하다. EL 층에 유기 재료를 사용할 경우에는 그것이 수분에 매우 취약하기 때문에, 그러한 형식을 채용하여 공기에의 노출 시에 수분 흡착이 회피되도록 한다. 또한, EL 층(47)과 음극(48)뿐만 아니라 그 위에 있는 보호 전극(49)도 연속적으로 형성하는 것이 더욱 바람직하다.
도면 부호 "50"은 제3 부동태 막을 지시하고 있는데, 그 막 두께는 10 ㎚ 내지 1 ㎛(바람직하게는 200 내지 500 ㎚)인 것이 적절하다. 제3 부동태 막(50)을 마련하는 주목적은 EL 층(47)을 수분으로부터 보호하기 위한 것이지만, 제2 부동태 막(45)과 유사하게 복사 효과도 역시 제공될 수 있다. 따라서, 그 형성 재료로서는 제1 부동태 막(41)의 재료와 유사한 것이 사용될 수 있다. 그러나, EL 층(47)에 유기 재료를 사용할 경우에는 그 층이 산소와의 결합으로 인해 열화될 가능성이 있기 때문에, 산소를 방출하기 쉬운 절연 막을 사용하지 않는 것이 바람직하다.
또한, 전술된 바와 같이 EL 층은 열에 취약하기 때문에, 최대한으로 낮은 온도(바람직하게는 실온으로부터 120℃까지의 온도 범위)에서 막을 형성하는 것이 바람직하다. 따라서, 플라즈마 CVD, 스퍼터링, 진공 증착, 이온 도금 또는 용액 도포(스핀 코팅)가 바람직한 막 형성 방법이라 할 수 있다.
그와 같이, EL 소자의 열화는 단지 제2 부동태 막(45)을 마련하는 것만으로도 충분히 저하될 수 있지만, EL 소자를 그 EL 소자의 양측에 놓여지도록 형성된 제2 부동태 막 및 제3 부동태 막과 같은 2층의 절연 막으로 둘러싸서 EL 층으로의 수분 및 산소의 침투, EL 층으로부터의 알칼리 금속의 확산 및 EL 층으로의 열의 축적을 모두 방지하는 것이 바람직하다. 그 결과, EL 층의 열화가 추가로 저하되어 신뢰성이 높은 EL 디스플레이 장치가 얻어질 수 있게 된다.
본 발명의 EL 디스플레이 장치는 도 1에서와 같은 구조의 화소로 이루어진 화소 부분을 포함하고, 그러한 화소에는 그 기능에 따라 상이한 구조의 TFT가 배치된다. 그에 의해, 오프 전류 값이 충분히 낮은 스위칭 TFT와 핫 캐리어 주입에 대한 대항력이 큰 전류 제어 TFT를 동일 화소에 형성하는 것이 가능하고, 신뢰성이 높고 탁월한 화상 디스플레이를 할 수 있는(동작 성능이 높은) EL 디스플레이 장치를 얻을 수 있다.
부언하면, 도 1의 화소 구조에서는 비록 다중 게이트 구조의 TFT가 스위칭 TFT로서 사용되고 있지만, LDD 구역의 배치 구조를 도 1의 구조에 한정할 필요는 없다.
이하, 전술된 구조로 이루어진 본 발명을 실시예를 참조하여 더욱 상세히 설명하기로 한다.
제1 실시예
본 발명의 실시예를 도 3A 내지 도 5C를 사용하여 설명하기로 한다. 본 실시예에서는 화소 부분 및 그 화소 부분의 외주에 형성되는 여진 회로 부분의 TFT를 제조하는 방법에 관해 설명한다. 설명을 간단히 하기 위해, 여진 회로를 위한 기본 회로로서 CMOS 회로를 도시하고 있다.
우선, 도 3A에 도시된 바와 같이 유리 기판(300) 상에 300 ㎚의 두께로 베이스 막(301)을 형성한다. 제1 실시예에서는 규소 질화산화물 막을 베이스 막(301)으로서 적층한다. 유리 기판(300)과 접촉하는 막 중에서는 질소 농도를 10 내지 25 중량%로 설정하는 것이 좋다.
또한, 도 1에 도시된 제1 부동태 막(41)의 재료와 동일한 재료로 이루어진 절연 막을 베이스 막(301)의 일부로서 형성하는 것이 효과적이다. 전류 제어 TFT에서는 큰 전류가 흘러 열이 쉽게 발생되므로, 열복사 효과가 있는 절연 막을 가능한 한 전류 제어 TFT에 가깝게 형성하는 것이 효과적이다.
다음으로, 공지의 침착 방법에 의해 베이스 막(301) 상에 50 ㎚의 두께로 비결정 규소 막(도면에는 도시를 생략)을 형성한다. 그러한 막을 비결정 규소 막으로 한정할 필요는 없고, 비결정 구조를 포함한 반도체 막(미세 결정 반도체 막을 포괄함)임을 전제로 하여 다른 막을 형성할 수도 있음을 유의해야 할 것이다. 또한, 비결정 규소 게르마늄 막과 같은 비결정 구조를 포함한 화합물 반도체 막도 역시 사용할 수 있다. 또한, 그 막 두께는 20 내지 100 ㎚로 되도록 할 수 있다.
이어서, 비결정 규소 막을 공지의 방법에 의해 결정화시켜 결정 규소 막(다결정 규소 막 또는 폴리실리콘 막으로서도 지칭됨)(302)을 형성한다. 공지의 결정화 방법으로서는 전기로를 사용하는 열 결정화, 레이저를 사용하는 레이저 소둔 결정화 및 적외선 램프를 사용하는 램프 소둔 결정화가 있다. 제1 실시예에서는 XeCl 가스를 이용한 엑시머(excimer) 레이저로부터의 광선을 사용하는 결정화를 실행한다.
제1 실시예에서는 선형 형상으로 형성된 펄스 방출형 엑시머 레이저 광선을 사용하지만, 직사각형 형상도 사용할 수 있고, 연속 방출 아르곤 레이저 광선 및 연속 방출 엑시머 레이저 광선도 역시 사용할 수 있다.
제1 실시예에서는 결정 규소 막을 TFT의 능동 층으로서 사용하지만, 비결정 구소 막을 능동 층으로서 사용하는 것도 가능하다. 그러나, 전류 제어 TFT를 통해 큰 전류가 흐르는 것이 필요하므로, 전류가 쉽게 통하여 흐를 수 있는 결정 규소 막을 사용하는 것이 더욱 유리하다.
오프 전류를 감소시킬 필요가 있는 스위칭 TFT의 능동 층을 비결정 규소 막으로 형성하고, 전류 제어 TFT의 능동 층을 결정 규소 막으로 형성하는 것이 효과적임을 유의해야 할 것이다. 비결정 규소에서는 캐리어 이동도가 낮기 때문에 전류가 흐르기 어렵고 오프 전류가 쉽게 흐르지 못한다. 환언하면, 전류가 쉽게 통하여 흐르지 못하는 비결정 규소 막과 전류가 쉽게 통하여 흐르는 결정 규소 막의 장점이 최대한으로 발휘될 수 있다는 것이다.
다음으로, 도 3B에 도시된 바와 같이 결정 규소 막(302) 상에 130 ㎚의 두께의 산화규소 막으로 보호 막(303)을 형성한다. 그러한 두께는 100 내지 200 ㎚(바람직하게는 130 내지 170 ㎚)의 범위 내에서 선택될 수 있다. 또한, 규소를 함유한 절연 막임을 전제로 하여 다른 막을 형성할 수도 있다. 불순물의 첨가 중에 결정 규소 막이 플라즈마에 직접 노출되지 않고 불순물의 농도를 섬세하게 제어하는 것이 가능하도록 보호 막(303)을 형성한다.
이어서, 보호 막(303) 상에 방호 마스크(304a, 304b)를 형성하고, n형 전도성을 부여하는 불순물 원소(이후로 n형 불순물 원소로서 지칭됨)를 첨가한다. 일반적으로 n형 불순물 원소로서는 주기율표 제15족에 있는 원소를 사용하고, 전형적으로 인 또는 비소를 사용할 수 있음을 유의해야 할 것이다. 제1 실시예에서는 물질을 분리함이 없이 포스핀(PH3)이 플라즈마에 의해 활성화되는 플라즈마 도핑 방법을 사용하고, 인을 1×1018atoms/㎤의 농도로 첨가함을 유의해야 할 것이다. 물론, 물질의 분리가 이루어지는 이온 주입 방법도 사용될 수 있다.
n형 불순물 원소가 n형 불순물 구역(304, 306)에 포함되어 그 공정에 의해 2×1016내지 5×1019atoms/㎤(전형적으로 5×1017내지 5×1018atoms/㎤)의 농도로 형성되도록 투여 분량을 조절한다.
다음으로, 도 3C에 도시된 바와 같이 보호 막(303)을 제거하고, 첨가된 주기율표 제15족의 원소를 활성화시킨다. 활성화 수단으로서는 공지의 활성화 기술을 사용할 수 있고, 제1 실시예에서는 엑시머 레이저 광선의 조사에 의해 활성화가 이루어진다. 펄스 방출형 레이저와 연속 방출형 레이저의 양자를 모두 사용할 수 있고, 엑시머 레이저 광선을 사용하는 것에 특별히 한정할 필요는 없다. 첨가된 불순물 원소의 활성화가 목적이므로, 결정 규소 막이 용해되지 않는 에너지 수준에서 레이저 광선을 조사한다. 보호 막(303)을 그대로 둔 채로 레이저 광선을 조사할 수도 있다.
레이저 광선에 의한 불순물의 활성화와 더불어 열처리에 의한 활성화를 실행할 수도 있다. 열처리에 의한 활성화를 실행할 때에는 기판의 내열성을 고려하여 450 내지 550℃ 정도로 열처리를 하는 것이 좋다.
그러한 공정에 의해 n형 불순물 구역(305, 306)의 에지를 따른 구역, 즉 n형 불순물 구역(305, 306)에 존재하는 n형 불순물 원소가 첨가되지 않은 주변을 따른 구역과의 경계 부분(접속 부분)이 명확히 규정된다. 그것은 추후 TFT가 완성되는 시점에 LDD 구역과 채널 형성 구역간에 극히 양호한 접속이 이루어질 수 있음을 의미한다.
다음으로, 도 3D에 도시된 바와 같이 결정 규소 막의 불필요한 부분을 제거하여 섬(island)의 형상의 반도체 막(이후로 능동 층으로서 지칭됨)(307 내지 310)을 형성한다.
이어서, 도 3E에 도시된 바와 같이 게이트 절연 막(311)을 형성하여 능동 층(307 내지 310)을 덮는다. 게이트 절연 막(311)으로서는 규소를 함유하고 두께가 10 내지 200 ㎚, 바람직하게는 50 내지 150 ㎚인 절연 막을 사용할 수 있다. 단일 층 구조 또는 적층물 구조를 사용할 수 있다. 제1 실시예에서는 두께가 110 ㎚인 질화규소 막을 사용한다.
다음으로, 두께가 200 내지 400 ㎚인 전도 층을 형성하고 패턴화하여 게이트 전극(312 내지 316)을 형성한다. 제1 실시예에서는 게이트 전극과 게이트 전극에 접속된 리드 배선(이후로 게이트 배선으로서 지칭됨)을 상이한 재료로 형성함을 유의해야 할 것이다. 특히, 저항이 게이트 전극의 저항보다 더 작은 재료를 게이트 배선에 사용한다. 그것은 미세하게 처리될 수 있는 재료를 게이트 전극으로서 사용함에 있어서 비록 게이트 배선이 미세하게 처리될 수 없을지라도 그 배선에 사용된 재료의 저항은 낮아지게 되기 때문이다. 물론, 게이트 전극과 게이트 배선을 동일한 재료로 형성할 수도 있다.
또한, 단일 층 전도 막에 의해 게이트 배선을 형성할 수 있고, 필요한 경우에는 2층 또는 3층의 적층물 막을 사용하는 것이 바람직할 수도 있다. 게이트 전극 재료로서는 공지의 모든 전도 막을 사용할 수 있다. 그러나, 전술된 바와 같이 미세하게 처리될 수 있는 재료, 특히 2 ㎛ 이하의 선 폭으로 패턴화될 수 있는 재료를 사용하는 것이 바람직하다.
전형적으로, 탄탈(Ta), 티탄(Ti), 몰리브덴(Mo), 텅스텐(W) 및 크롬(Cr)으로 이루어진 군으로부터 선택된 재료의 막; 또는 그들 원소의 질화물 막(대표적으로, 질화탄탈 막, 질화텅스텐 막 또는 질화티탄 막); 또는 그들 원소를 조합한 합금 막(대표적으로, Mo-W 합금 또는 Mo-Ta 합금); 또는 그들 원소의 규화물 막(대표적으로 규화텅스텐 막 또는 규화티탄 막); 또는 전도성을 보유하게 된 규소 막을 사용할 수 있다. 물론, 단일 층 막 또는 적층물 막을 사용할 수 있다.
제1 실시예에서는 두께가 50 ㎚인 질화탄탈(TaN)과 두께가 350 ㎚인 Ta 막과의 적층물 막을 사용한다. 바람직한 것은 그러한 막을 스퍼터링에 의해 형성하는 것이다. 또한, Xe 또는 Ne와 같은 불활성 가스를 스퍼터링 가스로서 첨가하면, 응력으로 인한 막의 벗겨짐이 방지될 수 있다.
그 경우, 게이트 전극(313, 316)을 각각 n형 불순물 구역(305, 306)의 일부와 겹쳐지도록 형성하여 그 사이에 게이트 절연 막(311)이 끼워지도록 한다. 그와 같이 겹쳐진 부분은 추후에 게이트 전극과 겹쳐지는 LDD 구역이 된다.
다음으로, 도 4A에 도시된 바와 같이 n형 불순물 원소(제1 실시예에서는 인을 사용함)를 게이트 전극(312 내지 316)과 자동 정렬되는 형식으로 마스크로서 첨가한다. 불순물 구역(317 내지 323)에 인이 첨가되어 불순물 구역(305, 306)의 농도의 1/10 내지 1/2(전형적으로, 1/4 내지 1/3)의 농도로 그 구역이 형성되도록 n형 불순물 원소의 첨가를 조절한다. 특히, 1×1016내지 5×1018atoms/㎤(전형적으로, 3×1017내지 3×1018atoms/㎤)의 농도가 바람직하다.
다음으로, 도 4B에 도시된 바와 같이 방호 마스크(324a 내지 324d)를 형성하여 게이트 전극을 덮고, n형 불순물 원소(제1 실시예에서는 인을 사용함)를 첨가하여 고농도의 인을 함유한 불순물 구역(325 내지 331)을 형성한다. 그 경우, 포스핀(PH3)을 사용하여 이온 도핑을 실행하는데, 그 불순물 구역(325 내지 331)의 인의 농도가 1×1020내지 1×1021atoms/㎤(전형적으로, 2×1020내지 5×1020atoms/㎤)로 되도록 이온 도핑을 조절한다.
그러한 공정에 의해 n형 채널 TFT의 소스 구역 및 드레인 구역이 형성되고, 스위칭 TFT에서는 도 4A의 공정에 의해 형성된 n형 불순물 구역(320 내지 322)의 일부가 잔존하게 된다. 그러한 잔존 구역은 도 1의 스위칭 TFT의 LDD 구역(15a 내지 15d)에 해당한다.
다음으로, 도 4C에 도시된 바와 같이 방호 마스크(324a 내지 324d)를 제거하고 새로운 마스크(332)를 형성한다. 이어서, p형 불순물 원소(제1 실시예에서는 붕소를 사용함)를 첨가하여 고농도의 붕소를 함유한 불순물 구역(333, 334)을 형성한다. 그 경우, 디보란(B2H6)을 사용하는 이온 도핑에 의해 3×1020내지 3×1021atoms/㎤(전형적으로, 5×1020내지 1×1021atoms/㎤)의 농도로 붕소를 첨가한다.
불순물 구역(333, 334)에는 이미 인이 1×1016내지 5×1018atoms/㎤의 농도로 첨가되어 있지만, 붕소는 그 인의 농도의 3배 이상의 농도로 그 구역에 첨가됨을 유의해야 할 것이다. 따라서, 이미 형성되어 있는 n형 불순물 구역이 완전히 p형으로 반전되어 p형 불순물 구역으로서의 기능을 하게 된다.
다음으로, 방호 마스크(332)를 제거한 후에 다양한 농도로 첨가된 n형 및 p형 불순물 원소를 활성화시킨다. 노 소둔, 레이저 소둔 또는 램프 소둔을 활성화 수단으로서 실행할 수 있다. 제1 실시예에서는 질소 분위기 하의 전기로 중에서 4시간 동안 550℃의 온도로 열처리를 실행한다.
그 때에 중요한 것은 분위기 중의 산소를 가능한 한 많이 제거하는 것이다. 그것은 산소가 조금이라도 존재하게 되면 전극의 노출면이 산화되어 저항의 증가를 초래하는 동시에 추후 옴 접촉을 이루기가 더욱 곤란하게 되기 때문이다. 따라서, 전술된 활성화 공정에서는 분위기 중의 산소 농도가 1 ppm 이하인 것이 바람직하고, 0.1 ppm 이하인 것이 더욱 바람직하다.
활성화 공정을 완료한 후에는 다음으로 두께가 300 ㎚인 게이트 배선(335)을 형성한다. 알루미늄(Al) 또는 구리(Cu)가 그 주성분(조성의 50 내지 100%를 차지함)인 금속 막을 게이트 배선(335)의 재료로서 사용할 수 있다. 도 2의 게이트 배선(211)과 관련하여, 스위칭 TFT의 게이트 전극(314, 315)(도 2의 게이트 전극(19A, 19)에 해당함)이 전기적으로 접속되도록 하는 배치로 게이트 배선(335)을 형성한다(도 4D를 참조).
그러한 유형의 구조를 사용함으로써 게이트 배선의 배선 저항이 현격히 작아지도록 할 수 있고, 그에 따라 표면적이 넓은 화소 디스플레이 구역(화소 부분)을 형성할 수 있다. 즉, 제1 실시예의 화소 구조는 스크린 크기가 대각선 10인치 이상(추가로, 대각선 30인치 이상)인 EL 디스플레이 장치를 실현할 수 있기 때문에 매우 효과적이다.
다음으로, 도 5A에 도시된 바와 같이 제1 중간 층 절연 막(336)을 형성한다. 제1 중간 층 절연 막(336)으로서는 규소를 함유한 단일 층 절연 막을 사용하지만, 적층물 막을 중간에 결합할 수도 있다. 또한, 400 ㎚ 내지 1.5 ㎛의 막 두께를 사용한다. 제1 실시예에서는 두께가 800 ㎚인 산화규소 막과 두께가 200 ㎚인 규소 질화산화물 막과의 적층물 구조를 사용한다.
또한, 3 내지 100%의 수소를 함유한 분위기 하에서 1 내지 12시간 동안 300 내지 400℃의 온도로 열처리를 하여 수소 첨가를 실행한다. 그러한 공정은 열로 활성화된 수소에 의해 반도체 막에 있는 댕글링 본드(dangling bond)를 포화시키는 수소 종결 처리 중의 하나이다. 수소 첨가의 다른 수단으로서 플라즈마 수소 첨가(플라즈마에 의해 활성화된 수소를 사용함)를 실행할 수도 있다.
수소 첨가 단계는 제1 중간 층 절연 막(336)의 형성 단계 중에 개재될 수도 있다. 즉, 두께가 200 ㎚인 규소 질화산화물 막을 형성한 후에 전술된 바와 같이 수소 처리를 실행하고, 이어서 두께가 800 ㎚인 산화규소 막을 형성할 수도 있다.
다음으로, 제1 중간 층 절연 막(336)에 접촉 홀을 형성하고, 소스 배선(337 내지 340) 및 드레인 배선(341 내지 343)을 형성한다. 제1 실시예에서는 스퍼터링에 의해 연속적으로 형성되는 100 ㎚의 티탄 막, 300 ㎚의 티탄 함유 알루미늄 막 및 150 ㎚의 티탄 막의 3층 구조의 적층물 막을 그러한 배선으로서 사용한다. 물론, 다른 전도 막도 사용될 수 있고, 은을 함유한 합금 막, 팔라듐 및 구리도 역시 사용할 수 있다.
다음으로, 두께가 50 내지 500 ㎚(전형적으로, 200 내지 300 ㎚)인 제1 부동태 막(344)을 형성한다. 제1 실시예에서는 두께가 300 ㎚인 규소 질화산화물을 제1 부동태 막(344)으로서 사용한다. 그것은 질화규소 막으로 치환될 수도 있다. 물론, 도 1의 제1 부동태 막(41)의 재료와 동일한 것을 사용하는 것도 가능하다.
규소 질화산화물 막을 형성하기 전에 H2또는 NH3과 같은 수소 함유 가스를 사용하여 플라즈마 처리를 실행하는 것이 효과적임을 유의해야 할 것이다. 그러한 처리에 의해 활성화된 수소는 제1 중간 층 절연 막(336)에 공급되고, 제1 부동태 막(344)의 막 특성은 열처리의 실행에 의해 개선된다. 동시에, 제1 중간 층 절연 막(336)에 첨가된 수소가 하부 측으로 확산하여 능동 층에 효과적인 수소 첨가가 이루어질 수 있다.
다음으로, 유기 수지로 제2 중간 층 절연 막(347)을 형성한다. 유기 수지로서는 폴리이미드, 폴리아미드, 아크릴 및 BCB(벤조시클로부텐)와 같은 재료를 사용할 수 있다. 특히, 제2 중간 층 절연 막(347)에서는 평탄화 막이 되도록 하려는 의도가 강력하므로, 평탄화 특성이 우수한 아크릴을 사용하는 것이 바람직하다. 제1 실시예에서는 TTF로 인한 단을 평탄화시키는데 충분한 두께로 아크릴 막을 형성한다. 그러한 두께는 1 내지 5 ㎛(더욱 바람직하게는 2 내지 4 ㎛)인 것이 바람직하다.
다음으로, 제2 중간 층 절연 막(347) 상에 두께가 100 ㎚인 제2 부동태 막(348)을 형성한다. 본 실시예에서는 Si, Al, N, O 및 La를 함유한 절연 막을 사용하기 때문에, 그 위에 마련되는 EL 층으로부터 알칼리 금속이 확산되는 것을 저지하는 것이 가능하다. 동시에, EL 층으로의 수분 침투가 차단되고 EL 층에서 발생된 열이 소산되어 열로 인한 EL 층의 열화 및 평탄화 막(제2 중간 층 절연 막)의 열화가 저지된다.
이어서, 제2 부동태 막(348), 제2 중간 층 절연 막(347) 및 제1 부동태 막(344)을 통해 드레인 배선 라인(343)에 도달되는 접촉 홀을 형성하고, 화소 전극(349)을 형성한다. 본 실시예에서는 산화인듐과 산화주석과의 화합물(ITO)을 110 ㎚의 두께로 형성하고, 패턴화를 실행하여 화소 전극을 형성한다. 그러한 화소 전극(349)은 EL 소자의 양극이 된다. 다른 재료로서는 산화인듐과 산화아연과의 화합물 막 또는 산화갈륨을 함유한 산화아연 막을 사용할 수 있다.
부언하면, 본 실시예는 화소 전극(349)이 드레인 배선 라인(343)을 통해 전류 제어 TFT의 드레인 구역(331)에 전기적으로 접속되도록 하는 구조로 이루어진다. 그러한 구조는 다음과 같은 장점이 있다.
종래에는 화소 전극(349)이 EL 층(발광 층) 또는 전하 이송 층의 유기 재료와 직접 접촉하기 때문에, EL 층에 함유된 이동성 이온 등이 화소 전극으로 확산될 가능성이 있었다. 즉, 본 실시예의 구조에서는 화소 전극(349)이 능동 층의 일부인 드레인 구역(331)에 직접 접속되는 것이 아니라, 이동성 이온이 능동 층으로 침투되는 것을 저지할 수 있도록 배선 라인(343)이 개재된다.
다음으로, 도 5C에 도시된 바와 같이 잉크 제트 방법에 의해 EL 층(350)을 형성하고, 추가로 음극(MgAg 전극)(351) 및 보호 전극(352)을 공기에 노출시킴이 없이 형성한다. 그 경우, EL층(350) 및 음극(351)의 형성 전에 화소 전극(349)에 열처리를 실행하여 수분을 완전히 제거하는 것이 바람직하다. 부언하면, 본 실시예에서는 EL 소자의 음극으로서 MgAg 전극을 사용하지만, 널리 공지된 다른 재료를 사용할 수도 있다.
부언하면, EL 층(350)에는 전술된 바와 같은 재료를 사용하는 것이 가능하다. 도 21에 도시된 바와 같이, 본 실시예에서는 홀 주입 층(5002), 홀 이송 층(5003), 발광 층(5004) 및 전자 이송 층(5005)의 4층 구조로 EL 층을 형성한다. 그러나, 전자 이송 층이 마련되지 않는 경우 또는 전자 주입 층이 마련되는 경우도 있을 수 있다. 또한, 홀 주입 층이 생략되는 경우도 역시 있을 수 있다. 그와 같이, 각종의 조합의 예들이 보고되어 있고, 그들 중의 임의의 구조를 사용할 수 있다. 또한, 도 21에서는 도면 부호 "5001"이 양극을, 그리고 도면 부호 "5006"이 음극을 지시하고 있다.
홀 주입 층 또는 홀 이송 층으로서는 TPD(트리페닐아민)를 사용하는 것이 적절하고, 아울러 히드라존(대표적으로, DEH), 스틸벤(전형적으로, STB), 스타버스트(대표적으로, m-MTDATA) 등을 사용할 수도 있다. 특히, 유리 전이 온도가 높고 결정화가 어려운 스타버스트 재료가 바람직하다. 또한, 폴리아닐린(PAni), 폴리티오펜(PEDOT) 또는 구리 프탈로시아닌(CuPc)을 사용할 수 있다.
아울러, 본 실시예에서 사용되는 발광 층으로서, 적색 광을 방출하는 발광 층에 시아노폴리페닐렌 비닐렌을, 녹색 광을 방출하는 발광 층에 폴리페닐렌 비닐렌을, 그리고 청색 광을 방출하는 발광 층에 폴리페닐렌 비닐렌 또는 폴리알킬페닐렌을 각각 사용하는 것이 적절하다. 그 막 두께는 30 내지 150 ㎚(바람직하게는 40 내지 100 ㎚)인 것이 적절하다. 또한, 본 실시예에서는 톨루엔을 용매로서 사용한다.
보호 전극(352)은 EL 층(350)을 수분 또는 산소로부터 보호할 수 있지만, 제3 부동태 막(353)을 마련하는 것이 더욱 바람직할 수 있다. 본 실시예에서는 제3 부동태 막(353)으로서 두께가 300 ㎚인 질화규소 막을 마련한다. 보호 전극(352)을 형성한 후에 공기에 노출시킴이 없이 연속적으로 제3 부동태 막을 형성할 수도 있다. 물론, 도 1의 제3 부동태 막(50)의 재료와 동일한 것을 제3 부동태 막(353)으로서 사용할 수 있다.
또한, 보호 전극(352)은 MgAg 전극(351)의 열화를 방지하기 위해 마련되는 것인데, 그 대표적인 것은 알루미늄을 그 주성분으로서 함유한 금속 막이다. 물론, 다른 재료도 사용할 수 있다. EL 층(350) 및 MgAg 전극(351)은 수분에 매우 취약하기 때문에, 공기에 노출시킴이 없이 연속적으로 보호 전극(352)을 형성하여 EL 층이 외부 공기로부터 보호되도록 하는 것이 바람직하다.
부언하면, EL 층(350)의 두께를 10 내지 400 ㎚(전형적으로, 60 내지 160 ㎚)로 하고, MgAg 전극(351)의 두께를 180 내지 300 ㎚(전형적으로, 200 내지 250 ㎚)로 하는 것이 적절하다. EL 층(350)이 적층물 구조로 되는 경우에는 각각의 층의 두께가 10 내지 100 ㎚의 범위 내에 있는 것이 적절하다.
그와 같이 하여, 도 5C에 도시된 바와 같은 구조로 된 능동 매트릭스형 EL 디스플레이 장치를 완성한다. 본 실시예의 능동 매트릭스형 EL 디스플레이 장치에서는 화소 부분에서뿐만 아니라 여진 회로 부분에서도 최적의 구조로 된 TFT가 배치되고, 그에 따라 높은 신뢰성이 얻어지고 동작 특성도 개선될 수 있다.
우선, 그 동작 속도를 저하시킴이 없이 핫 캐리어 주입을 최대한으로 감소시키는 구조로 된 TFT가 여진 회로를 형성하는 CMOS 회로의 n형 채널 TFT로서 사용된다. 부언하면, 그 경우에 여진 회로는 시프트 레지스터, 버퍼, 레벨 시프터, 표본화 회로(전달 게이트) 등을 포함한다. 디지털 형식의 여진이 이루어지는 경우에는 D/A 변환기와 같은 신호 변환 회로도 포함될 수 있다.
도 5C에 도시된 바와 같이, 본 실시예의 경우에 n형 채널 TFT(205)의 능동 층은 소스 구역(355), 드레인 구역(356), LDD 구역(357) 및 채널 형성 구역(358)을 포함하고, LDD 구역(357)과 게이트 전극(313)은 그 사이에 게이트 절연 막(311)을 개재한 채로 서로 겹쳐진다.
동작 속도를 떨어뜨리지 않으려고 고려한 것이 바로 드레인 구역 측에만 LDD 구역이 형성되는 이유이다. 그러한 n형 채널 TFT(205)에서는 오프 전류 값이 매우 큰 것에 주의할 필요는 없고, 오히려 동작 속도를 중시하는 편이 더 낫다. 따라서, LDD 구역(357)은 게이트 전극과 완전히 겹쳐져서 저항 성분을 최소로 감소시키도록 하는 것이 바람직하다. 즉, 소위 오프셋을 제거하는 것이 바람직하다.
CMOS 회로의 p형 채널 TFT(206)에서는 핫 캐리어 주입으로 인한 열화가 항상 무시되기 때문에, LDD 구역이 특별히 마련될 필요는 없다. 물론, n형 채널 TFT(205)와 유사하게 LDD 구역을 마련하여 핫 캐리어에 대한 대응 조치를 취할 수도 있다.
부언하면, 여진 회로 중의 표본화 회로는 다른 회로와 비교할 때에 다소 특별한 것이고, 채널 형성 구역을 통해서는 양쪽 방향으로 큰 전류가 흐르게 된다. 즉, 소스 구역과 드레인 구역의 역할이 서로 교체된다. 또한, 오프 전류 값을 최대한으로 낮은 값으로 저하시키는 것이 필요하고, 그러한 의미에서 스위칭 TFT와 전류 제어 TFT와의 사이에 대략적인 중간 기능이 있는 TFT를 배치하는 것이 바람직하다.
따라서, 표본화 회로를 형성하는 n형 채널 TFT로서 도 9에 도시된 바와 같은 구조로 된 TFT를 배치하는 것이 바람직하다. 도 9에 도시된 바와 같이, LDD 구역(901a, 901b)의 일부와 게이트 전극(903)은 그 사이에 게이트 절연 막(902)을 개재한 채로 서로 겹쳐진다. 그러한 구조의 효과는 전류 제어 TFT(202)의 설명에서 설명된 바와 같고, 다만 표본화 회로, LDD 구역(901a, 901b)이 마련되어 채널 형성 구역(904)의 양측에 놓여진다는 점에서 상이하다.
또한, 도 1에 도시된 바와 같은 구조로 된 화소가 형성되어 화소 부분을 이루게 된다. 화소에 있는 스위칭 TFT 및 전류 제어 TFT의 구조는 이미 도 1의 설명에서 전술되었기 때문에, 그 설명을 생략하기로 한다.
도 5C의 상태가 완성되었을 때에는 기밀성이 높은 보호 막(적층물 판, 자외선 경화 수지 막 등) 또는 세라믹 밀봉 캔과 같은 하우징 부재로 포장(밀봉)하여 외부 공기에의 노출을 방지하는 것이 바람직하다. 그 경우, 하우징 부재의 내부를 불활성 가스 분위기로 하거나 수분 흡수제(예컨대, 산화바륨) 또는 산화방지제를 내부에 배치하면, EL 층의 신뢰성(내구 수명)이 개선된다.
포장과 같은 처리에 의해 기밀성을 향상시킨 후에는 기판 상에 형성된 소자 또는 회로로부터 연장된 단자를 외부 신호 단자에 접속하기 위한 커넥터(가요성 인쇄 회로: FPC)를 부착하여 제품을 완성시킨다. 본 명세서에서는 선적이 가능한 상태와 같이 된 EL 디스플레이 장치가 EL 모듈로서 지칭된다.
이하, 본 실시예의 능동 매트릭스형 EL 디스플레이 장치의 구조를 도 6의 사시도를 참조하여 설명하기로 한다. 본 실시예의 능동 매트릭스형 EL 디스플레이 장치는 기판(601) 상에 형성된 화소 부분(602), 게이트 측 여진 회로(603) 및 소스 측 여진 회로(604)로 이루어진다. 화소 부분의 스위칭 TFT(605)는 n형 채널 TFT이고, 게이트 측 여진 회로(603)에 접속된 게이트 배선 라인(606)과 소스 측 여진 회로(604)에 접속된 소스 배선 라인(607)과의 교차점에 배치된다. 스위칭 TFT(605)의 드레인은 전류 제어 TFT(608)의 게이트에 접속된다.
또한, 전류 제어 TFT(608)의 소스는 전류 공급 라인(609)에 접속되고, EL 소자(610)는 전류 제어 TFT(608)의 드레인에 전기적으로 접속된다. 그 경우, 전류 제어 TFT(608)가 n형 채널 TFT이면, EL 소자(610)의 음극이 드레인에 접속되는 것이 바람직하다. 전류 제어 TFT(608)가 p형 채널 TFT이면, EL 소자(610)의 양극이 드레인에 접속되는 것이 바람직하다.
여진 회로에 신호를 전송하기 위한 입력 배선 라인(접속 배선 라인)(612, 613) 및 전류 공급 라인(609)에 접속된 입력 배선 라인(614)은 외부 입력 단자로서 FPC(611)에 마련된다.
도 6에 도시된 EL 디스플레이 장치의 회로 구조의 예가 도 7에 도시되어 있다. 본 실시예의 EL 디스플레이 장치는 소스 측 여진 회로(701), 게이트 측 여진 회로(A)(707), 게이트 측 여진 회로(B)(711) 및 화소 부분(706)을 포함한다. 부언하면, 본 명세서에서의 "여진 회로"란 소스 측 여진 회로 및 게이트 측 여진 회로를 포함하는 포괄적인 용어이다.
소스 측 여진 회로(701)는 시프트 레지스터(702), 레벨 시프터(703), 버퍼(704) 및 표본화 회로(전달 게이트)(705)를 포함한다. 게이트 측 여진 회로(A)(707)는 시프트 레지스터(708), 레벨 시프터(709) 및 버퍼(710)를 구비한다. 게이트 측 회로(B)(711)도 역시 유사한 구조로 이루어진다.
그 경우, 시프트 레지스터(702, 708)의 여진 전압은 각각 5 내지 16V(전형적으로, 10V)이고, 그 회로를 형성하는 CMOS 회로에 사용되기 적절한 n형 TFT는 도 5C에 도면 부호 "205"로 지시된 구조의 것이다.
각각의 레벨 시프터(703, 709) 및 버퍼(704, 710)의 여진 전압은 시프트 레지스터와 유사하게 14 내지 16V 정도이지만, 그에 적절한 것은 도 5C의 n형 채널 TFT를 포함하는 CMOS 회로이다. 부언하면, 게이트 배선 라인을 이중 게이트 구조 또는 3중 게이트 구조와 같은 다중 게이트 구조로 하는 것이 각각의 회로의 신뢰성을 개선하는데 효과적이다.
표본화 회로(705)의 여진 전압은 14 내지 16V이지만, 소스 구역과 드레인 구역이 반전되어 오프 전류 값을 감소시키는 것이 필요하기 때문에, 그에 적절한 것은 도 9의 n형 TFT를 포함하는 CMOS 회로이다.
화소 부분(706)의 여진 전압은 14 내지 16V이고, 도 1에 도시된 구조로 된 화소가 배치된다.
전술된 구조는 도 3 내지 도 5에 도시된 제조 단계에 따라 TFT를 제조함으로써 쉽게 실현된다. 본 실시예에서는 단지 화소 부분의 구조 및 여진 회로의 구조만이 도시되어 있지만, 본 실시예의 제조 단계를 사용한다면 신호 분할 회로, D/A 변환 회로, 연산 증폭기, γ-보정 회로 등과 같은 기타의 논리 회로를 기판 상에 형성하는 것이 가능하고, 아울러 메모리 부분, 마이크로프로세서 등도 형성할 수 있을 것으로 보인다.
또한, 하우징 부재까지 포함하는 본 실시예의 EL 모듈을 도 17A 및 도 17B를 참조하여 설명하기로 한다. 부언하면, 도 6 및 도 7에 사용된 도면 부호를 필요에 따라 인용할 것이다. 이미 설명이 이루어진 관계로 도 17B에는 여진 회로 및 화소 부분에 있는 TFT의 상세한 구조가 생략되어 있다.
화소 부분(1701), 소스 측 여진 회로(1702) 및 게이트 측 여진 회로(1703)는 기판(TFT의 아래에 있는 베이스 막을 포함함)(1700) 상에 형성된다. 각각의 여진 회로로부터 나오는 각종의 배선 라인은 입력 배선 라인(612 내지 614)을 통해 FPC(611)로 인도되어 외부 장치에 접속된다.
그 경우, 적어도 화소 부분, 바람직하게는 여진 회로 및 화소 부분을 둘러싸도록 하우징 부재(1704)가 마련된다. 하우징 부재(1704)는 그 내부 크기가 EL 소자의 외부 크기보다 더 큰 홈 부분을 구비하도록 형성된 형상 또는 판의 형상으로 되고, 접착제(1705)에 의해 기판(1700)에 고정되어 기판(1700)과의 협력 하에 기밀성 공간을 형성한다. 그 때에, EL 소자는 그 기밀성 공간 중에 완전히 밀봉되어 외부 공기로부터 완전히 격리되는 상태에 놓이게 된다. 부언하면, 다수의 하우징 부재(1704)가 마련될 수 있다.
하우징 부재(1704)의 재료로서는 유리 또는 중합체와 같은 절연 재료가 바람직하다. 예컨대, 비결정 유리(붕규산 유리, 석영 등), 결정 유리, 세라믹 유리, 유기 수지(아크릴 수지, 스틸렌 수지, 폴리카보네이트 수지, 에폭시 수지 등) 및 규소 수지를 들 수 있다. 또한, 세라믹이 사용될 수도 있다. 접착제(1705)가 절연 재료인 경우에는 스테인리스 합금과 같은 금속 재료도 역시 사용될 수 있다.
접착제(1705)의 재료로서는 에폭시 수지, 아크릴레이트 수지 등의 접착제가 사용될 수 있다. 또한, 열 경화성 수지 또는 광 경화성 수지도 역시 접착제로서 사용될 수 있다. 그러나, 산소 및 수분의 침투가 최대한으로 저지되도록 하는 그러한 재료를 사용할 필요가 있다.
또한, 하우징 부재와 기판(1700)과의 사이의 공간을 불활성 가스(아르곤, 헬륨, 질소 등)로 충전하는 것이 바람직하다. 그러한 가스 이외에도 불활성 액체(퍼플루오로알칸 등으로 대표되는 액체 불화 탄소)가 사용될 수 있다. 불활성 액체와 관련하여, 일본 특허 출원 공개 평성 8년 제78519호에 사용된 것과 같은 재료가 사용될 수 있다. 또한, 수지가 충전될 수도 있다.
공간(1706) 중에 건조제가 마련되는 것도 역시 효과적이다. 건조제로서는 일본 특허 출원 공개 평성 9년 제148066호에 개시된 것과 같은 재료가 사용될 수 있다. 전형적으로, 산화바륨이 사용될 수 있다. 또한, 건조제뿐만 아니라 산화방지제도 마련되는 것이 효과적이다.
또한, 도 17B에 도시된 바와 같이 절연된 EL 소자를 각각 포함하는 다수의 화소가 화소 부분에 마련되는데, 그들 모두는 공통의 전극으로서의 보호 전극(1707)을 포함한다. 본 실시예에서는 EL 층, 음극(MgAg 전극) 및 보호 전극을 공기에 개방시킴이 없이 연속적으로 형성하는 것이 바람직한 것으로 설명하고 있지만, 동일한 마스크 부재를 사용하여 EL 층 및 음극을 형성하고 단지 보호 전극만을 상이한 마스크 부재에 의해 형성할 경우에도 도 17B의 구조가 실현될 수 있다.
그 경우, EL 층 및 음극은 단지 화소 부분 상에만 형성될 수 있고, 여진 회로 상에는 마련될 필요가 없다. 물론, 그 EL 층 및 음극이 여진 회로 상에 마련될 경우에도 문제가 일어나는 것은 아니지만, EL 층에 알칼리 금속이 함유되어 있음을 고려할 때에 여진 회로 상에는 마련하지 않는 것이 바람직하다.
부언하면, 보호 전극(1707)은 도면 부호 "1708"에 의해 지시된 구역에서 입력 배선 라인(1709)에 접속된다. 입력 배선 라인(1709)은 보호 전극(1707)에 미리 정해진 전압을 부여하는 전극인데, 전도 페이스트 재료(이방성 전도 막)를 통해 FPC(611)에 접속된다.
이하, 전술된 구역(1708)에서의 접촉 구조를 실현하기 위한 제조 단계를 도 18을 참조하여 설명하기로 한다.
본 실시예의 제조 단계에 따르면, 우선 도 5A의 상태를 얻는다. 그 경우, 기판의 에지 부분(도 17B에서 도면 부호 "1708"로 지시됨) 상에서 제1 중간 층 막(336) 및 게이트 절연 막(311)을 제거하고, 그 부분 상에 입력 배선 라인(1709)을 형성한다. 물론, 그 입력 배선 라인(1709)은 도 5A의 소스 배선 라인 및 드레인 배선 라인과 동시에 형성된다(도 18A를 참조).
다음으로, 도 5B에 도시된 바와 같이 제2 부동태 막(348), 제2 중간 층 절연 막(347) 및 제1 부동태 막(344)을 식각시켜 도면 부호 "1801"로 지시된 구역을 제거하고 개방 부분(1802)을 형성한다(도 18B를 참조).
그 상태에서는 화소 부분에서 EL 소자의 형성 단계(화소 전극, EL 층 및 음극의 형성 단계)를 실행한다. 그 경우, 도 18에 도시된 구역에서는 마스크 부재를 사용하여 EL 소자가 형성되지 않도록 한다. 음극(351)이 형성된 후에는 또 다른 마스크 부재를 사용하여 보호 전극(352)을 형성한다. 그에 의해, 보호 전극(352)과 입력 배선 라인(1709)이 전기적으로 접속된다. 또한, 제3 부동태 막(353)을 마련하여 도 18C의 상태를 얻는다.
전술된 단계를 통해 도 17B의 도면 부호 "1708"로 지시된 구역에서의 접촉 구조가 실현된다. 입력 배선 라인(1709)은 하우징 부재(1704)와 기판(1700)과의 사이의 간극을 통해 FPC(611)에 접속된다(그러나, 그 간극은 접착제(1705)로 충전됨. 즉, 접착제(1705)의 두께는 입력 배선 라인에 기인한 기복을 충분히 평탄화시킬 수 있는 정도일 것이 요구됨). 부언하면, 본 실시예에서는 입력 배선 라인(1709)에 관해 설명을 하고 있지만, 다른 출력 배선 라인(612 내지 614)도 역시 동일하게 하우징 부재(1704)의 아래쪽 부분을 통해 FPC(611)에 접속된다.
제2 실시예
본 실시예에서는 화소의 구조가 도 2B에 도시된 구조와는 상이한 경우의 예를 도 10을 참조하여 설명하기로 한다.
본 실시예에서는 도 2B에 도시된 2개의 화소가 전류 공급 라인에 대해 대칭적으로 배치된다. 즉, 도 10에 도시된 바와 같이 전류 공급 라인(213)은 인접된 2개의 화소에 대해 공통적이고, 그에 따라 필요로 하는 배선 라인의 수를 감소시킬 수 있다. 부언하면, 화소에 배치되는 TFT의 구조 등은 동일하게 유지된다.
그러한 구조를 채용할 경우, 더욱 정밀한 화소 부분을 제조하는 것이 가능하게 되고, 영상의 질이 개선된다. 부언하면, 본 실시예의 구조는 제1 실시예의 제조 단계에 따라 용이하게 실현될 수 있고, TFT의 구조 등에 관해서는 제1 실시예 또는 도 1의 설명을 참조하면 된다.
제3 실시예
본 실시예에서는 화소 부분이 도 1과는 상이한 구조로 된 경우를 도 11을 참조하여 설명하기로 한다. 부언하면, 제2 중간 층 절연 막을 형성하는 단계까지의 제조 단계는 제1 실시예에 따라 실행될 수 있다. 제2 중간 층 절연 막(44)으로 덮이는 스위칭 TFT(201) 및 전류 제어 TFT(202)의 구조는 도 1에서의 구조와 동일하기 때문에, 그에 관한 설명을 생략하기로 한다.
본 실시예의 경우에는 제2 부동태 막(45), 제2 중간 층 절연 막(44) 및 제1 부동태 막(45)을 통해 접촉 홀을 형성한 후에 화소 전극(51) 및 뱅크(103a, 103b)를 형성하고, 이어서 음극(52) 및 EL 층(53)을 형성한다. 본 실시예에서는 진공 증착에 의해 음극(52)을 형성한 후에 건조 불활성 분위기를 유지하면서 공기에 노출시킴이 없이 잉크 제트 방법에 의해 EL 층(53)을 형성한다. 그 경우, 뱅크(103a, 103b)에 의해 구분된 화소에 적색 광을 방출하는 EL 층, 녹색 광을 방출하는 EL 층 및 청색 광을 방출하는 EL 층을 형성한다. 부언하면, 도 1에는 단지 하나의 화소만이 도시되어 있지만, 적색, 녹색 및 청색의 각각의 색에 해당하는 동일한 구조로 된 화소를 형성하게 되므로, 컬러 디스플레이가 이루어질 수 있다. 각각의 색의 EL 층에 대해 공지의 재료를 채용할 수 있다.
본 실시예에서는 두께가 150 ㎚인 알루미늄 합금 막(1 중량%의 티탄을 함유한 알루미늄 막)을 화소 전극으로서 마련한다. 화소 전극의 재료로서는 그것이 금속 재료인 한 임의의 재료를 사용할 수 있지만, 반사도가 높은 재료인 것이 바람직하다. 음극(52)으로서는 두께가 230 ㎚인 MgAg 전극을 사용하고, EL 층(53)의 두께는 90 ㎚(바닥으로부터 시작하여, 두께가 20 ㎚인 전자 이송 층, 두께가 40 ㎚인 발광 층 및 두께가 30 ㎚인 홀 이송 층)이다.
다음으로, 투명 전도 막(본 실시예의 경우에는 ITO 막)으로 이루어진 양극(54)을 110 ㎚의 두께로 형성한다. 그러한 형식으로 EL 소자(209)를 형성하고, 제1 실시예에 예시된 재료로 제3 부동태 막(55)을 형성하게 되면, 도 11에 도시된 바와 같은 구조로 된 화소가 완성된다.
본 실시예의 구조를 채용할 경우, 각각의 화소에서 발생되는 적색 광, 녹색 광 또는 청색 광은 TFT가 형성되어 있는 기판의 반대측으로 방출된다. 따라서, 화소의 거의 모든 구역, 즉 TFT가 형성되어 있는 구역마저도 효과적인 발광 구역으로서 사용될 수 있다. 그 결과, 화소의 유효 발광 면적이 대폭적으로 개선되고, 영상의 밝기 및 콘트라스트 비(명암의 비)가 증대된다.
본 실시예의 구조는 제1 및 제2 실시예 중의 임의의 구조와 자유롭게 조합될 수 있음을 유의해야 할 것이다.
제4 실시예
제4 실시예에서는 그 구조가 제1 실시예의 도 2의 구조와 상이한 화소를 형성하는 경우에 관해 도 12A 및 도 12B를 사용하여 설명하기로 한다.
도 12A에서는 도면 부호 "1201"이 능동 층(56), 게이트 전극(57a), 게이트 배선(57b), 소스 배선(58) 및 드레인 배선(59)으로 이루어지는 스위칭 TFT를 지시하고 있다. 또한, 도면 부호 "1202"는 능동 층(60), 게이트 전극(61), 소스 배선(62) 및 드레인 배선(63)으로 이루어지는 전류 제어 TFT를 지시하고 있다. 전류 제어 TFT(1202)의 소스 배선(62)은 전류 공급 라인(64)에 접속되고, 드레인 배선(63)은 EL 소자(65)에 접속된다. 도 12B는 그러한 화소의 회로 배치를 나타낸 것이다.
도 12A와 도 2A간의 차이점은 스위칭 TFT의 구조에 있다. 제4 실시예에서는 게이트 전극(57a)이 0.1 내지 5 ㎛의 미세한 라인 폭으로 형성되고, 능동 층이 그 부분을 횡단하도록 형성된다. 게이트 배선(57b)은 각각의 화소의 게이트 전극(57a)을 전기적으로 접속하도록 형성된다. 따라서, 많은 표면적을 차지하지 않는 3중 게이트 구조가 실현된다.
기타의 부분은 도 2A의 부분과 동일하고, 제4 실시예의 구조를 채용할 경우에는 스위칭 TFT에 의해 전적으로 사용되는 표면적이 더욱 적어지기 때문에 유효 발광 표면적이 더욱 커지게 된다. 환언하면, 영상의 밝기가 증대된다는 것이다. 또한, 여분량(redundancy)이 증대되어 오프 전류의 값을 감소시키는 게이트 구조가 실현될 수 있으므로, 영상의 질이 더욱 더 향상될 수 있다.
제4 실시예의 구조에서는 제2 실시예에서와 마찬가지로 전류 공급 라인(64)이 인접된 화소간에 공통적으로 될 수 있고, 제3 실시예의 구조와 유사한 구조도 사용될 수 있음을 유의해야 할 것이다.
제5 실시예
제1 내지 제4 실시예에서는 상단 게이트형(top gate type) TFT가 사용되는 경우에 관해 설명하였지만, 본 발명은 하단 게이트형(bottom gate type) TFT를 사용하여 실시될 수도 있다. 제5 실시예에서는 역 스태거형(reverse stagger type) TFT의 사용에 의해 본 발명을 실시하는 경우에 관해 도 13을 사용하여 설명하기로 한다. TFT의 구조를 제외하고는 그 구조가 도 1의 구조와 동일하므로, 필요한 경우에는 도 1의 부호와 동일한 부호를 사용함을 유의해야 할 것이다.
도 13에서는 기판(11) 및 베이스 막(12)을 형성하는데 도 1의 재료와 동일한 재료를 사용할 수 있다. 이어서, 베이스 막(12) 상에 스위칭 TFT(1301) 및 전류 제어 TFT(1202)를 형성한다.
스위칭 TFT(1301)는 게이트 전극(70a, 70b); 게이트 배선(71); 게이트 절연 막(72); 소스 구역(73); 드레인 구역(74); LDD 구역(75a 내지 75d); 고농도 불순물 구역(76); 채널 형성 구역(77a, 77b); 채널 보호 막(78a, 78b); 제1 중간 층 절연 막(79); 소스 배선(80); 및 드레인 배선(81)으로 이루어진다.
또한, 전류 제어 TFT(1302)는 게이트 전극(82); 게이트 절연 막(72); 소스 구역(83); 드레인 구역(84); LDD 구역(85); 채널 형성 구역(86); 채널 보호 막(87); 제1 중간 층 절연 막(79); 소스 배선(88); 및 드레인 배선(89)으로 이루어진다. 게이트 전극(82)은 그 지점에서 스위칭 TFT의 드레인 배선(81)에 전기적으로 접속된다.
전술된 스위칭 TFT(1301) 및 전류 제어 TFT(1302)는 역 스태거형 TFT를 제조하는 공지의 방법에 따라 형성될 수 있음을 유의해야 할 것이다. 또한, 제1 실시예의 상단 게이트형 TFT의 해당 부분에 사용되는 유사한 재료를 전술된 TFT에 형성되는 각각의 부분(예컨대, 배선, 절연 막 및 능동 층)의 재료로 사용할 수 있다. 상단 게이트형 TFT의 구조에는 없는 채널 보호 막(78a, 78b, 87)은 규소를 함유한 절연 막에 의해 형성될 수 있음을 유의해야 할 것이다. 또한, 소스 구역, 드레인 구역 및 LDD 구역과 같은 불순물 구역을 형성하는 것과 관련하여, 그들 구역은 사진 인쇄 기술을 사용하고 그 불순물 농도를 개별적으로 변경함으로써 형성될 수 있다.
TFT를 완성하고 나면, 제1 부동태 막(41), 제2 중간 층 절연 막(평탄화 막)(44), 제2 부동태 막(45), 화소 전극(양극)(46), 뱅크(101a, 101b), EL 층(47), MgAg 전극(음극)(48), 알루미늄 전극(보호 막)(49) 및 제3 부동태 막(50)이 순서대로 형성되는 EL 소자(1303)를 구비한 화소를 완성한다. 그와 관련된 제조 공정 및 재료에 관해서는 제1 실시예를 참조하면 된다.
제5 실시예의 구조는 제2 내지 제4 실시예 중의 임의의 구조와 자유롭게 조합될 수 있음을 유의해야 할 것이다.
제6 실시예
제1 실시예의 도 5C 또는 도 1의 구조에서 능동 층과 기판과의 사이에 형성되는 베이스 막의 재료로서는 제2 부동태 막(45)의 재료와 유사하게 높은 열복사 효과를 보유한 재료를 사용하는 것이 효과적이다. 특히, 전류 제어 TFT에서는 다량의 전류가 흘러 쉽게 열이 발생되기 때문에, 그러한 자체 열 발생으로 인한 열화가 문제점이 될 수 있다. 본 경우에는 열에 의한 그러한 TFT의 열화가 열복사 효과를 보유한 제6 실시예의 베이스 막의 사용에 의해 방지될 수 있다.
물론, 기판으로부터 이동성 이온이 확산되는 것에 대해 보호하는 효과도 역시 중요하므로, Si, Al, N, O 및 M을 함유한 화합물과 제1 부동태 막(41)과 유사한 규소 함유 절연 막과의 적층물 구조를 사용하는 것이 바람직하다.
제6 실시예의 구조는 제1 내지 제5 실시예 중의 임의의 구조와 자유롭게 조합될 수 있음을 유의해야 할 것이다.
제7 실시예
제3 실시예에 예시된 구조를 사용할 경우에는 EL 층으로부터의 발광이 기판의 반대측 방향으로 방출되므로, 기판과 화소 전극과의 사이에 있는 절연 막과 같은 재료의 투과율에 관해 신경을 쓸 필요는 없다. 환언하면, 투과율이 다소 낮은 재료를 사용할 수도 있다는 것이다.
따라서, 다이아몬드 박막, 다이아몬드 유사 탄소 막 또는 비결정 탄소 막과 같은 탄소 막을 베이스 막(12), 제1 부동태 막(41) 또는 제2 부동태 막(45)으로서 사용하는 것이 유리하다. 환언하면, 투과율을 낮추는데 신경을 쓸 필요가 없기 때문에, 막 두께를 100 내지 500 ㎚ 정도까지 두껍게 설정하여 매우 높은 열복사 효과를 보유하도록 할 수 있다는 것이다.
전술된 탄소 막을 제3 부동태 막(50)에 사용하는 것과 관련하여서는 투과율의 감소를 회피해야만 하기 때문에 막 두께를 5 내지 100 ㎚로 설정하는 것이 바람직함을 유의해야 할 것이다.
제7 실시예에서는 베이스 막(12), 제1 부동태 막(41), 제2 부동태 막(40) 또는 제3 부동태 막(50) 중의 임의의 것에 탄소 막을 사용할 경우에 다른 절연 막과 적층시키는 것이 효과적임을 유의해야 할 것이다.
또한, 제7 실시예는 제3 실시예에 예시된 화소 구조를 사용할 경우에 효과적이고, 다른 구조에서는 제7 실시예의 구조가 제1 내지 제6 실시예 중의 임의의 구조와 자유롭게 조합될 수 있다.
제8 실시예
EL 디스플레이 장치의 화소에 있는 스위칭 TFT의 오프 전류 값의 크기는 스위칭 TFT에 다중 게이트 구조를 사용함으로써 감소될 수 있고, 본 발명은 저장 커패시터의 필요성이 배제되는 것을 그 특징으로 한다. 그것은 저장 커패시터를 위해 예비된 표면적을 발광 구역으로서 양호하게 사용할 수 있는 장치라는 것이다.
그러나, 저장 커패시터가 완전히 생략되지 않은 경우에도 그에 전용되는 표면적을 더욱 적게 하는 양만큼 유효 발광 표면적이 증대되는 효과를 얻을 수 있다. 환언하면, 본 발명의 목적은 스위칭 TFT에 다중 게이트 구조를 사용하여 오프 전류의 값을 감소시킴으로써, 그리고 단지 저장 커패시터의 전용 표면적만을 감축시킴으로써도 충분히 달성될 수 있다는 것이다.
따라서, 도 14에 도시된 바와 같은 화소 구조를 사용하는 것이 가능하게 된다. 도 14에서는 필요한 경우에 도 1에서와 동일한 부호가 사용됨을 유의해야 할 것이다.
도 14와 도 1간의 차이점은 스위칭 TFT에 접속되는 저장 커패시터(1401)의 존재 유무에 있다. 저장 커패시터(1401)는 스위칭 TFT(201)의 드레인 구역(14)으로부터 연장되는 반도체 구역(하부 전극), 게이트 절연 막(18) 및 커패시터 전극(상부 전극)(1403)에 의해 형성된다. 커패시터 전극(1403)은 TFT의 게이트 전극(19a, 19b, 35)과 동시에 형성된다.
도 15A에는 평면도가 도시되어 있다. 도 15A의 평면도에서 A-A' 선을 따라 취한 단면도가 곧 도 14에 해당한다. 도 15A에 도시된 바와 같이, 커패시터 전극(1403)은 커패시터 전극(1403)에 전기적으로 접속된 접속 배선(1404)을 통해 전류 제어 TFT의 소스 구역(31)에 전기적으로 접속된다. 접속 배선(1404)은 소스 배선(21, 36) 및 드레인 배선(22, 37)과 동시에 형성됨을 유의해야 할 것이다. 또한, 도 15B는 도 15A의 평면도의 회로 구조를 도시하고 있다.
제8 실시예의 구조는 제1 내지 제7 실시예 중의 임의의 구조와 자유롭게 조합될 수 있음을 유의해야 할 것이다. 환언하면, 화소 내에는 저장 커패시터만이 형성되고, TFT의 구조 또는 EL 층의 재료와 관련하여 어떠한 한정도 가해지지 않는다는 것이다.
제9 실시예
제1 실시예에서는 결정 규소 막(302)을 형성하는 수단으로서 레이저 결정화를 사용하였지만, 제9 실시예에서는 그와는 다른 결정화 수단을 사용하는 경우에 관해 설명하기로 한다.
제9 실시예에서는 비결정 규소 막을 형성한 후에 일본 특허 출원 공개 평성 7년 제130652호에 개시된 기술을 사용하여 결정화를 실행하게 된다. 그러한 특허 출원에 개시된 기술은 니켈과 같은 원소를 결정화를 촉진하기 위한 촉매로서 사용함으로써 결정화도가 우수한 결정 규소 막을 얻는 기술 중의 하나이다.
또한, 결정화 공정을 완료한 후에는 결정화에 사용된 촉매를 제거하는 공정을 실행할 수 있다. 그 경우, 일본 특허 출원 공개 평성 10년 제270363호 또는 일본 특허 출원 공개 평성 8년 제330602호에 개시된 기술을 사용하여 게터(getter)에 의해 촉매를 제거할 수 있다.
또한, 본 발명의 출원인에 의한 일본 특허 출원 평성 11년 제076967호의 명세서에 개시된 기술을 사용하여 TFT를 형성할 수도 있다.
제1 실시예에 예시된 제조 공정은 본 발명의 실시예 중의 하나이고, 제1 실시예의 도 1 또는 도 5C의 구조를 실현한다는 전제 하에 전술된 바와 같이 아무런 문제가 없이 다른 제조 공정을 사용할 수도 있다.
제9 실시예의 구조는 제1 내지 제8 실시예 중의 임의의 구조와 자유롭게 조합될 수 있음을 유의해야 할 것이다.
제10 실시예
본 발명의 EL 디스플레이 장치의 여진을 실행함에 있어서는 아날로그 신호를 영상 신호로서 사용하여 아날로그 여진을 실행할 수 있고, 디지털 신호를 사용하여 디지털 여진을 실행할 수도 있다.
아날로그 여진을 실행할 경우, 아날로그 신호는 스위칭 TFT의 소스 배선에 송신되고, 그레이 스케일 정보를 포함하고 있는 아날로그 신호는 전류 제어 TFT의 게이트 전압이 된다. 이어서, EL 소자에 흐르는 전류가 전류 제어 TFT에 의해 제어되어 EL 소자의 발광 광도가 제어된다. 그 경우, 전류 제어 TFT를 포화 대역에서 동작시키는 것이 바람직하다. 환언하면, ｜Vds｜ ＞ ｜Vgs- Vth｜의 조건 하에서 TFT를 동작시키는 것이 바람직하다는 것이다. Vds는 소스 구역과 드레인 구역간의 전압 차이고, Vgs는 소스 구역과 게이트 전극간의 전압 차이며, Vth는 TFT의 한계 전압임을 유의해야 할 것이다.
반면, 디지털 여진을 실행할 경우, 그것은 아날로그 그레이 스케일 디스플레이와는 상이하고, 그레이 스케일 디스플레이는 시분할 여진(시간 비 그레이 스케일 여진) 또는 표면적 비 그레이 스케일 여진에 의해 실행된다. 즉, 발광 시간의 길이 또는 발광 표면적의 비를 조절함으로써 컬러 그레이 스케일이 그 변하는 것에 따라 가시적으로 보일 수 있게 된다. 그 경우, 전류 제어 TFT를 선형 대역에서 동작시키는 것이 바람직하다. 환원하면, ｜Vds｜ ＞ ｜Vgs- Vth｜의 조건 하에서 TFT를 동작시키는 것이 바람직하다는 것이다.
EL 소자는 액정 요소에 비해 매우 신속한 응답 속도를 보이므로, 고속으로 여진을 실행하는 것이 가능하다. 따라서, EL 소자는 하나의 프레임을 다수의 서브 프레임으로 분할한 후에 이어서 그레이 스케일 디스플레이를 실행하는 시간 비율 그레이 스케일 여진에 적절한 것 중의 하나이다. 또한, 그것은 하나의 프레임의 주기가 짧다는 장점이 있기 때문에, 전류 제어 TFT의 게이트 전압을 유지하는 지속 시간의 크기도 역시 짧아서 저장 커패시터를 더욱 작게 하거나 생략할 수 있게 된다.
본 발명은 소자 구조와 관련된 기술이므로, 임의의 여진 방법을 사용할 수 있다.
제11 실시예
제11 실시예에서는 본 발명의 EL 디스플레이 장치의 화소 구조의 예를 도 23A 및 도 23B에 예시하고 있다. 제11 실시예에서는 도면 부호 "4701"이 스위칭 TFT(4702)의 소스 배선을, 도면 부호 "4703"이 스위칭 TFT(4702)의 게이트 배선을, 도면 부호 "4704"가 전류 제어 TFT를, 도면 부호 "4705"가 전류 공급 라인을, 도면 부호 "4706"이 전원 제어 TFT를, 도면 부호 "4707"이 전원 제어 게이트 배선을, 그리고 도면 부호 "4708"이 EL 소자를 각각 지시하고 있음을 유의해야 할 것이다. 전원 제어 TFT(4706)의 동작에 관해서는 일본 특허 출원 평성11년 제341272호를 참조할 수 있다.
또한, 제11 실시예에서는 전원 제어 TFT(4706)가 전류 제어 TFT(4704)와 EL 소자(4708)와의 사이에 형성되지만, 전류 제어 TFT(4704)가 전원 제어 TFT(4706)와 EL 소자(4708)와의 사이에 형성되는 구조도 역시 사용될 수 있다. 또한, 전원 제어 TFT(4706)는 전류 제어 TFT(4704)와 동일한 구조로 되거나, 양자가 동일한 능동 층에 직렬로 형성되는 것이 바람직하다.
도 23A는 전류 공급 라인(4705)이 2개의 화소간에 공통적인 경우의 예이다. 즉, 그것은 2개의 화소가 전류 공급 라인(4705)을 중심으로 선형 대칭적으로 형성된다는데 그 특징이 있다. 그와 같이 할 경우, 전류 공급 라인의 수가 감소되므로, 화소 부분을 훨씬 더 정밀하게 할 수 있다.
또한, 도 23B는 전류 공급 라인(4710)이 게이트 배선(4703)에 대해 병렬로 형성되고, 전원 제어 게이트 배선(4711)이 소스 배선(4701)에 대해 병렬로 형성되는 경우의 예이다. 도 23B에서는 전류 공급 라인(4710)과 게이트 배선(4703)이 서로 겹쳐지지 않지만, 양자는 그들이 상이한 층 상에 형성되는 배선이라는 전제 하에 절연 막을 개재한 채로 서로 겹쳐지도록 형성될 수 있다. 그와 같이 할 경우, 전류 공급 라인(4710) 및 게이트 배선(4703)의 전용 표면적이 공유될 수 있으므로, 화소 부분을 훨씬 더 정밀하게 할 수 있다.
제12 실시예
제12 실시예에서는 본 발명의 EL 디스플레이 장치의 화소 구조의 예를 도 24A 및 도 24B에 예시하고 있다. 제12 실시예에서는 도면 부호 "4801"이 스위칭 TFT(4802)의 소스 배선을, 도면 부호 "4803"이 스위칭 TFT(4802)의 게이트 배선을, 도면 부호 "4804"가 전류 제어 TFT를, 도면 부호 "4805"가 전류 공급 라인을, 도면 부호 "4806"이 소거 TFT(erasure TFT)를, 도면 부호 "4807"이 소거 게이트 배선을, 그리고 도면 부호 "4808"이 EL 소자를 각각 지시하고 있음을 유의해야 할 것이다. 소거 TFT(4806)의 동작에 관해서는 일본 특허 출원 평성11년 제338786호를 참조할 수 있다.
소거 TFT(4806)의 드레인은 전류 제어 TFT(4804)의 게이트에 접속되고, 전류 제어 TFT(4804)의 게이트 전압을 강제적으로 변경하는 것이 가능하다. 소거 TFT(4806)에는 n형 채널 TFT 또는 p형 채널 TFT를 사용할 수 있지만, 그것을 스위칭 TFT(4802)의 구조와 동일한 구조로 하여 오프 전류 값을 작게 하는 것이 바람직하다.
도 24A는 전류 공급 라인(4805)이 2개의 화소간에 공통적인 경우의 예이다. 즉, 그것은 2개의 화소가 전류 공급 라인(4805)을 중심으로 선형 대칭적으로 형성된다는데 그 특징이 있다. 그와 같이 할 경우, 전류 공급 라인의 수가 감소되므로, 화소 부분을 훨씬 더 정밀하게 할 수 있다.
또한, 도 24B는 전류 공급 라인(4810)이 게이트 배선(4803)에 대해 병렬로 형성되고, 소거 게이트 배선(4811)이 소스 배선(4801)에 대해 병렬로 형성되는 경우의 예이다. 도 24B에서는 전류 공급 라인(4810)과 게이트 배선(4803)이 서로 겹쳐지지 않지만, 양자는 그들이 상이한 층 상에 형성되는 배선이라는 전제 하에 절연 막을 개재한 채로 서로 겹쳐지도록 형성될 수 있다. 그와 같이 할 경우, 전류 공급 라인(4810) 및 게이트 배선(4803)의 전용 표면적이 공유될 수 있으므로, 화소 부분을 훨씬 더 정밀하게 할 수 있다.
제13 실시예
본 발명의 EL 디스플레이 장치는 하나의 화소 내에 수 개의 TFT가 형성되는 구조로 될 수 있다. 제11 및 제12 실시예에서는 3개의 TFT가 형성되는 예를 예시하였지만, 4 내지 6개의 TFT가 형성될 수도 있다. EL 디스플레이 장치의 화소의 구조에 어떤 한정을 둠이 없이 본 발명을 실시하는 것이 가능하다.
제14 실시예
제14 실시예에서는 도 1의 전류 제어 TFT(202)로서 p형 채널 TFT를 사용하는 예를 설명하기로 한다. 다른 부분은 도 1의 부분과 동일하므로, 그 다른 부분에 관한 상세한 설명을 생략함을 유의해야 할 것이다.
도 25에는 제14 실시예의 화소 구조의 단면도가 도시되어 있다. 제14 실시예에 사용되는 p형 채널 TFT의 제조 방법에 관해서는 제1 실시예를 참조할 수 있다. p형 채널 TFT의 능동 층은 소스 구역((2801), 드레인 구역(2802) 및 채널 형성 구역(2803)으로 이루어지고, 소스 구역(2801)은 소스 배선(36)에 접속되며, 드레인 구역(2802)은 드레인 배선(37)에 접속된다.
EL 소자의 양극이 전류 제어 TFT에 접속되는 경우에는 p형 채널 TFT를 전류제어 TFT로서 사용하는 것이 바람직하다.
제14 실시예의 구조를 제1 내지 제13 실시예 중의 임의의 구조와 조합함으로써 제14 실시예를 실시하는 것이 가능함을 유의해야 할 것이다.
제15 실시예
제15 실시예에서는 3중항 상태의 여기자(triplet state exciton)로부터의 인광(phosphorescence)을 발광에 사용할 수 있는 EL 재료를 사용함으로써 외부 발광 양자 효율을 상당한 양만큼 증대시킬 수 있다. 그와 같이 함으로써 EL 소자가 낮은 전력을 소비하고, 수명이 길며, 중량이 작아지도록 하는 것이 가능하다.
3중항 상태의 여기자를 사용하여 외부 발광 양자 효율을 증대시키는 것에 관한 보고서는 다음의 논문들에 예시되어 있다.
Tsutsui, T., Adachi, C., and Saito, S., Photochemical Processes in Organized Molecular Systems, Ed. Honda, K., (Elsevier Sci. Pub., Tokyo, 1991), p. 437.
그 논문에 보고된 EL 재료(쿠마린 안료)의 분자식을 아래에 나타낸다.
Baldo, M. A., O'Brien, D. F., You, Y., Shoustikov, A., Sibley, S., Thompson, M. E., and Forrest, S. R., Nature 395 (1998) p. 151.
그 논문에 보고된 EL 재료(Pt 복합체)의 분자식을 아래에 나타낸다.
Baldo, M. A., Lamansky, S., Burrows, P. E., Thompson, M. E., and Forrest, S. R., Appl. Phys. Lett., 75 (1999) p.4.
Tsutui, T., Yang, M. J., Yashiro, M., Nakamura, K., Watanabe, T., Tsuji, T., Fukuda, Y., Wakimoto, T., Mayagichi, S., Jpn. Appl. Phys., 38 (1999) L1502.
그 논문에 보고된 EL 재료(Ir 복합체)의 분자식을 아래에 나타낸다.
3중항 상태의 여기자로부터의 인광을 사용할 수 있다면, 원칙적으로 단일항 상태의 여기자로부터 형광 발광을 사용하는 경우에 비해 3 내지 4배 더 높은 외부 발광 양자 효율을 실현하는 것이 가능하다.
제15 실시예의 구조를 제1 내지 제13 실시예 중의 임의의 구조와 조합함으로써 제15 실시예를 실시하는 것이 가능함을 유의해야 할 것이다.
제16 실시예
제1 실시예에서는 유기 EL 재료를 EL 재료로서 사용하는 것이 바람직하였지만, 본 발명은 무기 EL 재료를 사용하여 실시될 수도 있다. 그러나, 현재 통용되고 있는 무기 EL 재료는 그 여진 전압이 매우 높기 때문에, 아날로그 여진을 실행할 경우에는 여진 전압을 견딜 수 있는 전압 저항 특성이 있는 TFT를 사용해야 한다.
선택적으로, 여진 전압이 종래의 무기 EL 재료의 여진 전압보다 더 낮은 무기 EL 재료가 개발된다면, 본 발명을 그에 적용하는 것이 가능할 것이다.
또한, 제16 실시예의 구조는 제1 내지 제14 실시예 중의 임의의 구조와 자유롭게 조합될 수 있다.
제17 실시예
본 발명을 실시함으로써 형성되는 능동 매트릭스형 EL 디스플레이 장치(EL 모듈)는 자기 발광형(self-emitting type) 장치이기 때문에 밝은 지점에서의 그 가시도가 액정 디스플레이 장치에 비해 우수하다. 따라서, 직시형(direct-view type) EL 디스플레이(EL 모듈을 통합한 디스플레이를 지시함)로서 광범위하게 사용된다.
EL 디스플레이가 액정 디스플레이에 비해 우수한 장점 중의 하나로서 넓은 가시 각도를 들 수 있음을 유의해야 할 것이다. 따라서, 본 발명의 EL 디스플레이 장치는 넓은 스크린에 의한 TV 방송에 적용하려는 대각선 30인치 이상(전형적으로, 40인치 이상)의 디스플레이(디스플레이 모니터)로서 사용될 수 있다.
또한, 본 발명의 EL 디스플레이 장치는 개인용 컴퓨터(PC) 모니터, TV 방송 수신 모니터 또는 광고 디스플레이 모니터와 같은 EL 디스플레이로서 사용될 수 있을 뿐만 아니라, 각종의 전자 장치용 디스플레이로서도 사용될 수 있다.
다음에 제시된 것들은 그러한 전자 장치의 예이다: 비디오 카메라; 디지털 카메라; 고글형 디스플레이(헤드 장착형 디스플레이); 차량 항법 시스템; 개인용 컴퓨터(PC); 휴대 정보 터미널(예컨대, 이동 컴퓨터, 이동 전화 또는 전자 수첩); 및 녹화 매체를 사용하는 영상 재생 장치(특히, 녹화 매체를 사용하여 재생을 실행하고, 컴팩트 디스크(CD), 레이저 디스크(LD) 또는 디지털 비디오 디스크(DVD)와 같은 것의 영상을 표시할 수 있는 디스플레이를 구비한 장치). 그러한 전자 장치의 예는 도 16A 내지 도 16F에 도시되어 있다.
도 16A는 본체(2001), 케이싱(2002), 디스플레이 부분(2003) 및 키보드(2004)를 포함하는 개인용 컴퓨터(PC)이다. 본 발명은 디스플레이 부분(2003)에 사용될 수 있다.
도 16B는 본체(2101), 디스플레이 부분(2102), 오디오 입력 부분(2103), 조작 스위치(2104), 배터리(2105) 및 영상 수신 부분(2106)을 포함하는 비디오 카메라이다. 본 발명은 디스플레이 부분(2102)에 사용될 수 있다.
도 16C는 본체(2201), 디스플레이 부분(2202) 및 암 부분(2203)을 포함하는 고글 디스플레이이다. 본 발명은 디스플레이 부분(2202)에 사용될 수 있다.
도 16D는 본체(2301), 카메라 부분(2302), 영상 수신 부분(2303), 조작 스위치(2304) 및 디스플레이 부분(2305)을 포함하는 이동 컴퓨터이다. 본 발명은 디스플레이 부분(2305)에 사용될 수 있다.
도 16E는 녹화 매체를 구비하고, 본체(2401), 녹화 매체(예컨대, CD, LD 또는 DVD)(2402), 조작 스위치(2403), 디스플레이 부분(a)(2404) 및 디스플레이 부분(b)(2405)을 포함하는 영상 재생 장치(특히, DVD 재생 장치)이다. 디스플레이 부분(a)은 주로 영상 정보의 디스플레이에 사용되고, 디스플레이 부분(b)은 주로 문자 정보의 디스플레이에 사용되며, 본 발명은 디스플레이 부분(a)(2404) 및 디스플레이부분(b)(2405)에 사용될 수 있다. 본 발명은 CO 재생 장치 및 게임 장치와 같이 녹화 매체가 내장된 영상 재생 장치로서 사용될 수도 있음을 유의해야 할 것이다.
도 16F는 본체(2501),지지 스탠드(2502) 및 디스플레이 부분(2503)을 포함하는 EL 디스플레이이다. 특히, 본 발명의 EL 디스플레이는 스크린이 큰 경우에 유리하고, 그 크기가 대각선 10인치 이상(특히, 대각선 30인치 이상인 것)인 디스플레이에 적절하다.
또한, 장래에 EL 재료의 발광 휘도가 보다 더 높아지게 되면, 전방형 또는 후방형 프로젝터에 본 발명을 사용하는 것도 가능하게 될 것이다.
전술된 전자 장치는 인터넷 또는 CATV(케이블 TV)와 같은 전자 전송 회로를 통해 제공되는 정보를 디스플레이하는데 점점 더 빈번하게 사용되고 있고, 특히 애니메이션 정보를 디스플레이할 기회가 늘고 있다. EL 재료의 응답 속도는 매우 빠르므로, EL 디스플레이는 그러한 유형의 디스플레이를 실행하는데 적절하다.
EL 디스플레이 장치의 발광 부분은 전력을 소비하므로, 발광 부분이 최소한으로 작게 되도록 정보를 디스플레이하는 것이 바람직하다. 따라서, 이동 정보 터미널, 특히 차량 오디오 시스템의 이동 전화와 같이 주로 문자 정보를 디스플레이하는 디스플레이 부분에 EL 디스플레이 장치를 사용할 때에는 비발광 부분을 배경으로서 설정하고 발광 부분에 문자 정보를 형성함으로써 그 EL 디스플레이 장치의 여진을 실행하는 것이 바람직하다.
도 22A는 본체(2601), 오디오 출력 부분(2602), 오디오 입력 부분(2603), 디스플레이 부분(2604), 조작 스위치(2605) 및 안테나(2606)를 포함하는 이동 전화이다. 본 발명의 EL 디스플레이 장치는 디스플레이 부분(2604)에 사용될 수 있다. 디스플레이 부분(2604)에서 흑색 배경 중에 백색 문자를 디스플레이함으로써 이동 전화의 전력 소비가 감소될 수 있음을 유의해야 할 것이다.
도 22B는 본체(2701), 디스플레이 부분(2702) 및 조작 스위치(2703, 2704)를 포함하는 내장형(on-board) 오디오 시스템(차량 오디오 시스템)이다. 본 발명의 EL 디스플레이 장치는 디스플레이 부분(2702)에 사용될 수 있다. 또한, 제17 실시예에서는 내장형 오디오 시스템이 예시되어 있지만, 탁상형(desktop type) 오디오 시스템도 역시 사용될 수 있다. 디스플레이 부분(2702)에서 흑색 배경 중에 백색 문자를 디스플레이함으로써 전력 소비가 감소될 수 있음을 유의해야 할 것이다.
즉, 본 발명의 적용 범위는 매우 광범위하고, 본 발명을 모든 분야의 전자 장치에 사용하는 것이 가능하다. 또한, 제17 실시예의 전자 장치는 제1 내지 제16 실시예를 임의로 조합한 임의의 구조를 사용함으로써 실현될 수도 있다.
본 발명을 사용함으로써 수분 및 열로 인한 EL 소자의 열화를 방지할 수 있다. 또한, 본 발명은 EL 층으로부터 알칼리 금속이 확산됨으로 인해 TFT의 성능에 악영향이 미쳐지는 것을 저지할 수 있다. 그 결과, 동작 성능 및 신뢰성이 대폭적으로 향상된다.
또한, 그러한 EL 디스플레이 장치를 디스플레이로서 포함함으로써 영상 질이 우수하고 내구성이 있는(신뢰성이 높은) 적용 제품(전자 장치)을 제조하는 것이 가능하다.

Claims (29)

  1. 기판 상에 다수의 TFT를 형성하는 단계;
    각각의 다수의 TFT에 각각 접속되는 다수의 화소 전극을 형성하는 단계; 및
    다수의 화소 전극 상에 EL 층을 형성하는 단계를 포함하고, EL 층을 잉크 제트 방법에 의해 선택적으로 형성하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  2. 기판 상에 다수의 TFT를 형성하는 단계;
    각각의 다수의 TFT에 각각 접속되는 다수의 화소 전극을 형성하는 단계; 및
    다수의 화소 전극 상에 EL 층을 형성하는 단계를 포함하고, 각각의 다수의 화소 전극에 해당하는 EL 층을 잉크 제트 방법에 의해 선택적으로 형성하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  3. 기판 상에 다수의 TFT를 형성하는 단계;
    각각의 다수의 TFT에 각각 접속되는 다수의 화소 전극을 형성하는 단계;
    다수의 화소 전극 중에서 적색에 해당하는 화소에 배치된 화소 전극 상에 적색 광을 방출하는 제1 EL 층을 형성하는 단계;
    다수의 화소 전극 중에서 녹색에 해당하는 화소에 배치된 화소 전극 상에 녹색 광을 방출하는 제2 EL 층을 형성하는 단계; 및
    다수의 화소 전극 중에서 청색에 해당하는 화소에 배치된 화소 전극 상에 청색 광을 방출하는 제3 EL 층을 형성하는 단계를 포함하고, 각각의 제1, 제2 및 제3 EL 층을 잉크 제트 방법에 의해 형성하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  4. 기판 상에 다수의 TFT를 형성하는 단계;
    다수의 TFT를 덮는 절연 막을 형성하는 단계;
    절연 막에 다수의 개구부를 형성하는 단계;
    각각의 다수의 TFT에 각각 접속되는 다수의 화소 전극을 형성하는 단계; 및
    다수의 화소 전극 상에 EL 층을 잉크 제트 방법에 의해 선택적으로 형성하는 단계를 포함하고, 절연 막 중에서 가장 상단에 있는 절연 막은 알칼리 금속의 침투를 저지할 수 있는 것인 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  5. 기판 상에 다수의 TFT를 형성하는 단계;
    다수의 TFT를 덮는 절연 막을 형성하는 단계;
    절연 막에 다수의 개구부를 형성하는 단계;
    각각의 다수의 TFT에 각각 접속되는 다수의 화소 전극을 형성하는 단계; 및
    다수의 화소 전극 상에 그 각각의 다수의 화소 전극에 해당하는 EL 층을 잉크 제트 방법에 의해 선택적으로 형성하는 단계를 포함하고, 절연 막 중에서 가장 상단에 있는 절연 막은 알칼리 금속의 침투를 저지할 수 있는 것인 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  6. 기판 상에 다수의 TFT를 형성하는 단계;
    다수의 TFT를 덮는 절연 막을 형성하는 단계;
    절연 막에 다수의 개구부를 형성하는 단계;
    각각의 다수의 TFT에 각각 접속되는 다수의 화소 전극을 형성하는 단계;
    다수의 화소 전극 중에서 적색에 해당하는 화소에 배치된 화소 전극 상에 적색 광을 방출하는 제1 EL 층을 형성하는 단계;
    다수의 화소 전극 중에서 녹색에 해당하는 화소에 배치된 화소 전극 상에 녹색 광을 방출하는 제2 EL 층을 형성하는 단계; 및
    다수의 화소 전극 중에서 청색에 해당하는 화소에 배치된 화소 전극 상에 청색 광을 방출하는 제3 EL 층을 형성하는 단계를 포함하고, 각각의 제1 , 제2 및 제3 EL 층을 잉크 제트 방법에 의해 선택적으로 형성하며, 절연 막 중에서 가장 상단에 있는 절연 막은 알칼리 금속의 침투를 저지할 수 있는 것인 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  7. 제3항에 있어서, 적색에 해당하는 화소, 녹색에 해당하는 화소 및 청색에 해당하는 화소를 서로 접촉하도록 형성하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  8. 제1항에 있어서, EL 층은 유기 재료인 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  9. 제1항에 있어서, 잉크 제트 방법은 압전 소자를 사용하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  10. 제4항에 있어서, 절연 막은 유기 수지 막; 유기 수지 막 상에 있고, 알칼리 금속의 침투를 저지할 수 있는 절연 층을 구비하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  11. 제4항에 있어서, 절연 막은 B(붕소), C(탄소) 및 N(질소)으로 이루어진 군으로부터 선택된 하나 이상의 원소와, Al(알루미늄), Si(규소) 및 P(인)로 이루어진 군으로부터 선택된 한 이상의 원소를 포함하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  12. 제4항에 있어서, 절연 막은 Si, Al, N, O 및 M을 포함하고, M은 희토류로부터 선택된 하나 이상의 원소, 바람직하게는 Ce(세슘), Yb(이테르븀), Sm(사마륨), Er(에르븀), Y(이트륨), La(란탄), Gd(가돌리륨), Dy(디스프로슘) 및 Nd(네오디뮴)으로 이루어진 군으로부터 선택된 하나 이상의 원소인 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  13. 제2항에 있어서, EL 층은 유기 재료인 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  14. 제2항에 있어서, 잉크 제트 방법은 압전 소자를 사용하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  15. 제3항에 있어서, EL 층은 유기 재료인 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  16. 제3항에 있어서, 잉크 제트 방법은 압전 소자를 사용하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  17. 제4항에 있어서, EL 층은 유기 재료인 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  18. 제4항에 있어서, 잉크 제트 방법은 압전 소자를 사용하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  19. 제5항에 있어서, EL 층은 유기 재료인 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  20. 제5항에 있어서, 잉크 제트 방법은 압전 소자를 사용하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  21. 제5항에 있어서, 절연 막은 유기 수지 막; 유기 수지 막 상에 있고, 알칼리 금속의 침투를 저지할 수 있는 절연 층을 구비하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  22. 제5항에 있어서, 절연 막은 B(붕소), C(탄소) 및 N(질소)으로 이루어진 군으로부터 선택된 하나 이상의 원소와, Al(알루미늄), Si(규소) 및 P(인)로 이루어진 군으로부터 선택된 한 이상의 원소를 포함하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  23. 제5항에 있어서, 절연 막은 Si, Al, N, O 및 M을 포함하고, M은 희토류로부터 선택된 하나 이상의 원소, 바람직하게는 Ce(세슘), Yb(이테르븀), Sm(사마륨), Er(에르븀), Y(이트륨), La(란탄), Gd(가돌리륨), Dy(디스프로슘) 및 Nd(네오디뮴)으로 이루어진 군으로부터 선택된 하나 이상의 원소인 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  24. 제6항에 있어서, 적색에 해당하는 화소, 녹색에 해당하는 화소 및 청색에 해당하는 화소를 서로 접촉하도록 형성하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  25. 제6항에 있어서, EL 층은 유기 재료인 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  26. 제6항에 있어서, 잉크 제트 방법은 압전 소자를 사용하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  27. 제6항에 있어서, 절연 막은 유기 수지 막; 유기 수지 막 상에 있고, 알칼리 금속의 침투를 저지할 수 있는 절연 층을 구비하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  28. 제6항에 있어서, 절연 막은 B(붕소), C(탄소) 및 N(질소)으로 이루어진 군으로부터 선택된 하나 이상의 원소와, Al(알루미늄), Si(규소) 및 P(인)로 이루어진 군으로부터 선택된 한 이상의 원소를 포함하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  29. 제6항에 있어서, 절연 막은 Si, Al, N, O 및 M을 포함하고, M은 희토류로부터 선택된 하나 이상의 원소, 바람직하게는 Ce(세슘), Yb(이테르븀), Sm(사마륨), Er(에르븀), Y(이트륨), La(란탄), Gd(가돌리륨), Dy(디스프로슘) 및 Nd(네오디뮴)으로 이루어진 군으로부터 선택된 하나 이상의 원소인 것을 특징으로 하는 전기 광학 장치의 제조 방법.
KR1020000030753A 1999-06-04 2000-06-05 전기광학 장치의 제작방법 KR100733893B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-158813 1999-06-04
JP15881399 1999-06-04

Related Child Applications (3)

Application Number Title Priority Date Filing Date
KR1020050047811A Division KR100733903B1 (ko) 1999-06-04 2005-06-03 발광장치 제작방법
KR1020050047810A Division KR100733900B1 (ko) 1999-06-04 2005-06-03 발광장치
KR1020050047809A Division KR100733898B1 (ko) 1999-06-04 2005-06-03 전기광학 장치의 제작방법

Publications (2)

Publication Number Publication Date
KR20010039644A true KR20010039644A (ko) 2001-05-15
KR100733893B1 KR100733893B1 (ko) 2007-07-02

Family

ID=15679932

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020000030753A KR100733893B1 (ko) 1999-06-04 2000-06-05 전기광학 장치의 제작방법
KR1020050047809A KR100733898B1 (ko) 1999-06-04 2005-06-03 전기광학 장치의 제작방법
KR1020050047811A KR100733903B1 (ko) 1999-06-04 2005-06-03 발광장치 제작방법
KR1020050047810A KR100733900B1 (ko) 1999-06-04 2005-06-03 발광장치

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020050047809A KR100733898B1 (ko) 1999-06-04 2005-06-03 전기광학 장치의 제작방법
KR1020050047811A KR100733903B1 (ko) 1999-06-04 2005-06-03 발광장치 제작방법
KR1020050047810A KR100733900B1 (ko) 1999-06-04 2005-06-03 발광장치

Country Status (5)

Country Link
US (6) US7288420B1 (ko)
EP (1) EP1058314B1 (ko)
KR (4) KR100733893B1 (ko)
CN (4) CN1825565B (ko)
TW (1) TW447145B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100838504B1 (ko) * 2000-11-10 2008-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
TW527735B (en) 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
TW483287B (en) 1999-06-21 2002-04-11 Semiconductor Energy Lab EL display device, driving method thereof, and electronic equipment provided with the EL display device
TW516244B (en) 1999-09-17 2003-01-01 Semiconductor Energy Lab EL display device and method for manufacturing the same
JP2001092413A (ja) * 1999-09-24 2001-04-06 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置および電子装置
TW480722B (en) * 1999-10-12 2002-03-21 Semiconductor Energy Lab Manufacturing method of electro-optical device
US6587086B1 (en) 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US7112115B1 (en) 1999-11-09 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
TW525305B (en) 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
US7339317B2 (en) 2000-06-05 2008-03-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having triplet and singlet compound in light-emitting layers
US6605826B2 (en) 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
US6864628B2 (en) 2000-08-28 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound
JP4014831B2 (ja) 2000-09-04 2007-11-28 株式会社半導体エネルギー研究所 Ｅｌ表示装置及びその駆動方法
US6924594B2 (en) 2000-10-03 2005-08-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4011292B2 (ja) 2001-01-15 2007-11-21 株式会社日立製作所 発光素子、及び表示装置
US7301279B2 (en) * 2001-03-19 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and method of manufacturing the same
JP4801278B2 (ja) 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP3969698B2 (ja) 2001-05-21 2007-09-05 株式会社半導体エネルギー研究所 発光装置の作製方法
US20020197393A1 (en) 2001-06-08 2002-12-26 Hideaki Kuwabara Process of manufacturing luminescent device
TW588570B (en) * 2001-06-18 2004-05-21 Semiconductor Energy Lab Light emitting device and method of fabricating the same
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP2003022892A (ja) 2001-07-06 2003-01-24 Semiconductor Energy Lab Co Ltd 発光装置の製造方法
JP2003077655A (ja) * 2001-09-04 2003-03-14 Canon Inc 有機エレクトロルミネッセンス素子およびその製造方法
JP3810725B2 (ja) 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP4166455B2 (ja) 2001-10-01 2008-10-15 株式会社半導体エネルギー研究所 偏光フィルム及び発光装置
US7456810B2 (en) 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
US6852997B2 (en) * 2001-10-30 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7042024B2 (en) 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
CN100380673C (zh) 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
JP2003316296A (ja) * 2002-02-01 2003-11-07 Seiko Epson Corp 回路基板、電気光学装置、電子機器
JP2003332058A (ja) * 2002-03-05 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンスパネルおよびその製造方法
US7148508B2 (en) 2002-03-20 2006-12-12 Seiko Epson Corporation Wiring substrate, electronic device, electro-optical device, and electronic apparatus
US7230271B2 (en) 2002-06-11 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising film having hygroscopic property and transparency and manufacturing method thereof
GB0215309D0 (en) 2002-07-03 2002-08-14 Cambridge Display Tech Ltd Combined information display and information input device
JP2004152563A (ja) * 2002-10-30 2004-05-27 Canon Inc 表示装置
JP4179866B2 (ja) * 2002-12-24 2008-11-12 株式会社沖データ 半導体複合装置及びｌｅｄヘッド
US7112113B2 (en) 2002-12-25 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device
AU2003289392A1 (en) 2002-12-26 2004-07-22 Semiconductor Energy Laboratory Co., Ltd. Organic light emitting element
US7405033B2 (en) * 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
CN100358169C (zh) * 2003-02-11 2007-12-26 统宝光电股份有限公司 一种主动式有机电激发光显示器的制作方法
EP1607931B1 (en) 2003-03-26 2014-01-08 Semiconductor Energy Laboratory Co., Ltd. Device substrate and light-emitting device
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
JP4329445B2 (ja) * 2003-08-04 2009-09-09 セイコーエプソン株式会社 電気光学装置並びに電子機器
US7928654B2 (en) 2003-08-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP4741177B2 (ja) * 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
CN100483632C (zh) 2003-10-28 2009-04-29 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2005041311A1 (en) * 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television reciever
KR100542771B1 (ko) * 2003-12-30 2006-01-20 엘지.필립스 엘시디 주식회사 유기 전계발광소자 및 그 제조방법
CN1328936C (zh) * 2004-01-05 2007-07-25 统宝光电股份有限公司 形成封装保护结构的方法
US7202504B2 (en) 2004-05-20 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
US8294166B2 (en) 2006-12-11 2012-10-23 The Regents Of The University Of California Transparent light emitting diodes
US7494923B2 (en) * 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
JP4193805B2 (ja) * 2004-07-27 2008-12-10 セイコーエプソン株式会社 発光装置および画像形成装置
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
WO2006029402A2 (en) * 2004-09-10 2006-03-16 Magiq Technologies, Inc. Method and apparatus for generating optical pulses for qkd
CN101027941A (zh) * 2004-09-24 2007-08-29 大见忠弘 有机el发光元件及其制造方法以及显示装置
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
JP4450207B2 (ja) * 2005-01-14 2010-04-14 セイコーエプソン株式会社 発光素子の製造方法
JP4539518B2 (ja) * 2005-03-31 2010-09-08 セイコーエプソン株式会社 電気光学装置及び電気光学装置の製造方法
US7635947B2 (en) * 2005-08-29 2009-12-22 Chunghwa Picture Tubes, Ltd. Organic electro-luminescence device comprising uniform thickness light-emitting layer
US7675078B2 (en) 2005-09-14 2010-03-09 Chunghwa Picture Tubes, Ltd. Pixel structure
EP1770676B1 (en) * 2005-09-30 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP4490372B2 (ja) * 2006-01-06 2010-06-23 株式会社巴川製紙所 光学接続部品の製造方法
KR101240649B1 (ko) * 2006-01-10 2013-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101404582B1 (ko) 2006-01-20 2014-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 구동방법
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US20080074034A1 (en) * 2006-09-22 2008-03-27 Jou Jwo-Huei Organic Light Emitting Diode Device and Light Emitting Layer Manufacture Method Thereof
JP5208591B2 (ja) 2007-06-28 2013-06-12 株式会社半導体エネルギー研究所 発光装置、及び照明装置
JP2009231277A (ja) * 2008-02-29 2009-10-08 Semiconductor Energy Lab Co Ltd 製造装置
JP5416987B2 (ja) 2008-02-29 2014-02-12 株式会社半導体エネルギー研究所 成膜方法及び発光装置の作製方法
JP5238544B2 (ja) * 2008-03-07 2013-07-17 株式会社半導体エネルギー研究所 成膜方法及び発光装置の作製方法
JP5079722B2 (ja) 2008-03-07 2012-11-21 株式会社半導体エネルギー研究所 発光装置の作製方法
US8409672B2 (en) * 2008-04-24 2013-04-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing evaporation donor substrate and method of manufacturing light-emitting device
KR101629637B1 (ko) * 2008-05-29 2016-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막방법 및 발광장치의 제조방법
JP2010055864A (ja) 2008-08-27 2010-03-11 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス素子およびその製造方法
KR101156434B1 (ko) * 2010-01-05 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101084190B1 (ko) * 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
CN102939593B (zh) 2010-03-05 2015-10-21 艾菲股份有限公司 无限存储器
KR101223722B1 (ko) * 2010-04-02 2013-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI743509B (zh) * 2011-05-05 2021-10-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US20130319866A1 (en) 2012-05-29 2013-12-05 Lucy Elizabeth Browning Anodized films
KR101484022B1 (ko) * 2012-05-31 2015-01-19 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP5964807B2 (ja) 2013-08-30 2016-08-03 エルジー ディスプレイ カンパニー リミテッド フレキシブル有機電界発光装置及びその製造方法
KR102132697B1 (ko) * 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
KR102680609B1 (ko) * 2013-12-12 2024-07-01 카티바, 인크. 두께를 제어하기 위해 하프토닝을 이용하는 잉크-기반 층 제조
KR102324764B1 (ko) * 2014-11-21 2021-11-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104659038A (zh) * 2015-03-13 2015-05-27 京东方科技集团股份有限公司 显示背板及其制作方法、显示装置
JP6304445B2 (ja) * 2015-03-16 2018-04-04 富士電機株式会社 半導体装置の製造方法
CN104966696B (zh) * 2015-05-06 2017-11-28 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN104882414B (zh) * 2015-05-06 2018-07-10 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN104779302A (zh) * 2015-05-11 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105070764A (zh) * 2015-08-31 2015-11-18 深圳市华星光电技术有限公司 Tft、阵列基板、显示装置及tft的制备方法
KR101747268B1 (ko) * 2015-11-30 2017-06-14 엘지디스플레이 주식회사 유기발광 표시장치와 그를 포함한 헤드 장착형 디스플레이
KR20170085157A (ko) * 2016-01-13 2017-07-24 삼성디스플레이 주식회사 유기 발광 표시 장치
US9929217B2 (en) * 2016-01-27 2018-03-27 Au Optronics Corporation Array substrate of display and method of manufacturing the same
KR102534578B1 (ko) * 2016-10-31 2023-05-19 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 발광 표시 장치
CN107275515B (zh) * 2017-06-20 2019-12-03 深圳市华星光电技术有限公司 Oled器件封装方法、结构、oled器件及显示屏
CN107680993B (zh) * 2017-10-23 2019-12-24 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
US20210057667A1 (en) * 2018-05-11 2021-02-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, display device, electronic appliance, organic compound, and lighting device
CN109300918A (zh) * 2018-10-08 2019-02-01 惠科股份有限公司 一种导电层绝缘方法、导电层绝缘结构及显示装置
WO2020208774A1 (ja) * 2019-04-11 2020-10-15 シャープ株式会社 発光素子および表示装置
CN110208977A (zh) * 2019-06-13 2019-09-06 京东方科技集团股份有限公司 一种显示装置及显示装置的制备方法
CN110808339A (zh) * 2019-11-13 2020-02-18 杭州追猎科技有限公司 一种有机发光面板
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
CN111834294A (zh) * 2020-07-29 2020-10-27 山东傲晟智能科技有限公司 一种有机发光显示面板及其制备方法
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device
CN112331681A (zh) * 2020-11-25 2021-02-05 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN113644216B (zh) * 2021-06-16 2023-12-08 纳晶科技股份有限公司 顶发射电致发光器件及其制备方法、显示面板

Family Cites Families (204)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US781075A (en) * 1904-09-03 1905-01-31 Paul A Jurgensen Automatic regulator for windmills.
US878159A (en) * 1905-01-18 1908-02-04 John C Smith Pumping-engine.
US1092576A (en) * 1912-10-08 1914-04-07 William E Kawalle Miter-box.
JPS52122092U (ko) 1976-03-10 1977-09-16
JPS52122092A (en) * 1976-04-06 1977-10-13 Sharp Corp Thin film el panel
JPS5613184A (en) 1979-07-13 1981-02-09 Seiko Epson Corp Ink type dot printer
US4356429A (en) 1980-07-17 1982-10-26 Eastman Kodak Company Organic electroluminescent cell
US4530750A (en) * 1981-03-20 1985-07-23 A. S. Laboratories, Inc. Apparatus for coating optical fibers
US4539507A (en) 1983-03-25 1985-09-03 Eastman Kodak Company Organic electroluminescent devices having improved power conversion efficiencies
JPS6045219A (ja) * 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
EP0213910B1 (en) * 1985-08-24 1994-03-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device free from the current leakage through a semi-conductor layer
JPS6290260A (ja) 1985-10-16 1987-04-24 Tdk Corp サ−マルヘツド用耐摩耗性保護膜
JPS6290260U (ko) 1985-11-27 1987-06-09
JPS62180988A (ja) 1986-02-04 1987-08-08 オリンパス光学工業株式会社 薄膜ｅｌ素子
JPS62180988U (ko) 1986-05-06 1987-11-17
JPS63168999A (ja) 1987-01-06 1988-07-12 アルプス電気株式会社 薄膜ｅｌ素子
US4720432A (en) 1987-02-11 1988-01-19 Eastman Kodak Company Electroluminescent device with organic luminescent medium
US4885211A (en) 1987-02-11 1989-12-05 Eastman Kodak Company Electroluminescent device with improved cathode
BR8800315A (pt) * 1987-02-18 1988-09-06 Xerox Corp Transistor de pelicula fina e dispositivo eletronico de estado solido
US4769292A (en) 1987-03-02 1988-09-06 Eastman Kodak Company Electroluminescent device with modified thin film luminescent zone
JPS63168999U (ko) 1987-04-24 1988-11-02
US5003221A (en) 1987-08-29 1991-03-26 Hoya Corporation Electroluminescence element
KR900009055Y1 (ko) * 1987-11-19 1990-09-29 기아자동차 주식회사 유압실린더의 안전밸브장치
JPH01186589A (ja) 1988-01-13 1989-07-26 Nippon Sheet Glass Co Ltd エレクトロルミネッセンス素子
JPH02167751A (ja) 1988-04-06 1990-06-28 Matsushima Kogyo Co Ltd インクジェットヘッド
US4975338A (en) 1988-04-12 1990-12-04 Ricoh Company, Ltd. Thin film electroluminescence device
JPH01320796A (ja) 1988-06-22 1989-12-26 Nippon Sheet Glass Co Ltd エレクトロルミネッセンス素子
JPH01320769A (ja) 1988-06-22 1989-12-26 Seiko Electronic Components Ltd 有機電解質電池の製造方法
JP2742057B2 (ja) 1988-07-14 1998-04-22 シャープ株式会社 薄膜ｅｌパネル
JPH0714678Y2 (ja) 1988-08-12 1995-04-10 バンドー化学株式会社 高負荷伝動用平ベルト及び該ベルトを用いたベルト伝動機構
US5189405A (en) 1989-01-26 1993-02-23 Sharp Kabushiki Kaisha Thin film electroluminescent panel
JPH02265194A (ja) 1989-04-04 1990-10-29 Ricoh Co Ltd カラー薄膜ｅｌパネル
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
US4950950A (en) 1989-05-18 1990-08-21 Eastman Kodak Company Electroluminescent device with silazane-containing luminescent zone
US5270267A (en) * 1989-05-31 1993-12-14 Mitel Corporation Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate
JPH0329291A (ja) 1989-06-27 1991-02-07 Sumitomo Bakelite Co Ltd 有機分散型ｅｌランプ用捕水フィルム
JP2793271B2 (ja) 1989-07-21 1998-09-03 日本製紙株式会社 食味の改善された低カロリー低う蝕性キヤンデイ及びその製造方法
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
JP3053848B2 (ja) * 1990-07-09 2000-06-19 シャープ株式会社 アクティブマトリクス基板
US5059862A (en) 1990-07-26 1991-10-22 Eastman Kodak Company Electroluminescent device with improved cathode
US5047687A (en) 1990-07-26 1991-09-10 Eastman Kodak Company Organic electroluminescent device with stabilized cathode
US5059861A (en) 1990-07-26 1991-10-22 Eastman Kodak Company Organic electroluminescent device with stabilizing cathode capping layer
US5073446A (en) 1990-07-26 1991-12-17 Eastman Kodak Company Organic electroluminescent device with stabilizing fused metal particle cathode
US5680185A (en) * 1990-11-26 1997-10-21 Seiko Epson Corporation Polymer dispersed liquid crystal (PDLC) display apparatus
US5061617A (en) 1990-12-07 1991-10-29 Eastman Kodak Company Process for the preparation of high chloride tabular grain emulsions
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
EP0491521B1 (en) 1990-12-15 1997-03-12 Fujitsu Limited Process for producing diamond film
JPH04241466A (ja) 1991-01-16 1992-08-28 Casio Comput Co Ltd 電界効果型トランジスタ
JP3236332B2 (ja) 1991-01-29 2001-12-10 パイオニア株式会社 有機エレクトロルミネッセンス素子
KR960004150B1 (ko) 1991-02-16 1996-03-27 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 표시장치
US5151629A (en) 1991-08-01 1992-09-29 Eastman Kodak Company Blue emitting internal junction organic electroluminescent device (I)
JP2813499B2 (ja) 1991-09-30 1998-10-22 出光興産株式会社 有機ｅｌ素子
US5495121A (en) 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3197305B2 (ja) 1991-10-08 2001-08-13 ティーディーケイ株式会社 電界発光素子の保護
JPH05116297A (ja) 1991-10-25 1993-05-14 Canon Inc 噴射記録方法
US5680165A (en) 1991-10-25 1997-10-21 Canon Kabushiki Kaisha Jet recording method
JP2968106B2 (ja) * 1991-11-29 1999-10-25 富士通株式会社 バイアホール検査装置
US5294870A (en) 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
US5294869A (en) 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
US5276380A (en) 1991-12-30 1994-01-04 Eastman Kodak Company Organic electroluminescent image display device
US5429884A (en) 1992-01-17 1995-07-04 Pioneer Electronic Corporation Organic electroluminescent element
JPH06102534A (ja) 1992-09-21 1994-04-15 Hitachi Ltd 薄膜トランジスタアレイ
JP3201029B2 (ja) 1992-12-04 2001-08-20 富士ゼロックス株式会社 薄膜トランジスタ
JP3253740B2 (ja) 1993-04-05 2002-02-04 パイオニア株式会社 有機エレクトロルミネッセンス素子
JPH06310279A (ja) 1993-04-27 1994-11-04 Tonen Chem Corp エレクトロルミネセンスランプ
JP2793102B2 (ja) * 1993-06-23 1998-09-03 シャープ株式会社 Ｅｌ素子
FI92897C (fi) 1993-07-20 1995-01-10 Planar International Oy Ltd Menetelmä kerrosrakenteen valmistamiseksi elektroluminenssikomponentteja varten
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JPH07109573A (ja) 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
US5552668A (en) 1993-10-15 1996-09-03 Seiko Precision Inc. Self-waterproofing electroluminescent device
TW264575B (ko) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5482896A (en) 1993-11-18 1996-01-09 Eastman Kodak Company Light emitting device comprising an organic LED array on an ultra thin substrate and process for forming same
JP3170542B2 (ja) 1993-12-08 2001-05-28 出光興産株式会社 有機ｅｌ素子
US5821003A (en) 1994-03-16 1998-10-13 Sumitomo Electric Industries, Ltd. Organic electroluminescent device
EP0702075A4 (en) 1994-03-16 1996-08-21 Sumitomo Electric Industries ORGANIC ELECTROLUMINESCENT ELEMENT
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2701738B2 (ja) 1994-05-17 1998-01-21 日本電気株式会社 有機薄膜ｅｌ素子
TW321731B (ko) 1994-07-27 1997-12-01 Hitachi Ltd
US5714968A (en) * 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
JP2639355B2 (ja) 1994-09-01 1997-08-13 日本電気株式会社 半導体装置およびその製造方法
DE69524429T2 (de) 1994-09-08 2002-05-23 Idemitsu Kosan Co. Ltd., Tokio/Tokyo Verfahren zur abdichtung eines organischen elektrolumineszenten elements und organisches elektrolumineszentes element
JP3254335B2 (ja) 1994-09-08 2002-02-04 出光興産株式会社 有機ｅｌ素子の封止方法および有機ｅｌ素子
JP3097945B2 (ja) * 1994-10-03 2000-10-10 シャープ株式会社 反射型液晶表示装置の製造方法
JPH08118662A (ja) 1994-10-26 1996-05-14 Mita Ind Co Ltd インクジェットプリンタ用印字ヘッド及びその製造方法
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
EP0717445B1 (en) 1994-12-14 2009-06-24 Eastman Kodak Company An electroluminescent device having an organic electroluminescent layer
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP3539821B2 (ja) 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO1996030915A1 (fr) * 1995-03-28 1996-10-03 Matsushita Electric Industrial Co., Ltd. Resistance a films d'oxydes metalliques
US5650640A (en) 1995-04-05 1997-07-22 Motorola Integrated electro-optic package
JPH08290647A (ja) 1995-04-20 1996-11-05 Seiko Epson Corp カラーインクジェット記録方法
US5771562A (en) 1995-05-02 1998-06-30 Motorola, Inc. Passivation of organic devices
JPH0917572A (ja) 1995-06-26 1997-01-17 Hewlett Packard Co <Hp> 薄膜エレクトロルミネセンス素子のシール形成方法及びエレクトロルミネセンス素子
JP3253589B2 (ja) 1995-08-11 2002-02-04 シャープ株式会社 液晶表示装置
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
US5688551A (en) * 1995-11-13 1997-11-18 Eastman Kodak Company Method of forming an organic electroluminescent display panel
TWI228625B (en) 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
JPH09148066A (ja) 1995-11-24 1997-06-06 Pioneer Electron Corp 有機ｅｌ素子
US5811177A (en) 1995-11-30 1998-09-22 Motorola, Inc. Passivation of electroluminescent organic devices
US5686360A (en) 1995-11-30 1997-11-11 Motorola Passivation of organic devices
JPH09162415A (ja) 1995-12-09 1997-06-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW309633B (ko) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP3383535B2 (ja) 1995-12-14 2003-03-04 株式会社半導体エネルギー研究所 半導体装置
JP3188167B2 (ja) 1995-12-15 2001-07-16 三洋電機株式会社 薄膜トランジスタ
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
US6211928B1 (en) * 1996-03-26 2001-04-03 Lg Electronics Inc. Liquid crystal display and method for manufacturing the same
DE19712233C2 (de) 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US6001539A (en) * 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
KR100479000B1 (ko) 1996-05-15 2005-08-01 세이코 엡슨 가부시키가이샤 박막디바이스,액정패널및전자기기및박막디바이스의제조방법
US5838338A (en) 1996-05-30 1998-11-17 Hewlett-Packard Company Adaptive media handling system for printing mechanisms
US6037712A (en) * 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
JP3036436B2 (ja) * 1996-06-19 2000-04-24 セイコーエプソン株式会社 アクティブマトリックス型有機ｅｌ表示体の製造方法
CA2230584A1 (en) * 1996-06-28 1998-01-08 Pelikan Produktions Ag Hydrophobic coating for ink jet printing heads
JPH1020342A (ja) 1996-07-09 1998-01-23 Toshiba Corp アクティブマトリクス基板の製造方法
US6188452B1 (en) * 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
TW548686B (en) 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
US5824374A (en) * 1996-07-22 1998-10-20 Optical Coating Laboratory, Inc. In-situ laser patterning of thin film layers during sequential depositing
US5693956A (en) 1996-07-29 1997-12-02 Motorola Inverted oleds on hard plastic substrate
EP0862156B1 (en) 1996-09-19 2005-04-20 Seiko Epson Corporation Method of production of a matrix type display device
US20020075422A1 (en) * 1996-09-19 2002-06-20 Seiko Epson Corporation Matrix type display device and manufacturing method thereof
JPH10134961A (ja) 1996-11-01 1998-05-22 Toshiba Corp 発光素子
JP3899566B2 (ja) * 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
WO1998024272A1 (fr) 1996-11-27 1998-06-04 Tdk Corporation Element electroluminescent organique
JP3392672B2 (ja) 1996-11-29 2003-03-31 三洋電機株式会社 表示装置
JPH10172762A (ja) 1996-12-11 1998-06-26 Sanyo Electric Co Ltd エレクトロルミネッセンス素子を用いた表示装置の製造方法及び表示装置
US5885498A (en) * 1996-12-11 1999-03-23 Matsushita Electric Industrial Co., Ltd. Organic light emitting device and method for producing the same
JP3377160B2 (ja) 1996-12-13 2003-02-17 シャープ株式会社 半導体装置およびその製造方法
KR100226548B1 (ko) 1996-12-24 1999-10-15 김영환 웨이퍼 습식 처리 장치
JP3463971B2 (ja) * 1996-12-26 2003-11-05 出光興産株式会社 有機アクティブｅｌ発光装置
JPH10319872A (ja) 1997-01-17 1998-12-04 Xerox Corp アクティブマトリクス有機発光ダイオード表示装置
JP3833327B2 (ja) 1997-02-03 2006-10-11 三洋電機株式会社 薄膜トランジスタの製造方法、表示装置、密着型イメージセンサ、三次元ｉｃ
JPH10275682A (ja) 1997-02-03 1998-10-13 Nec Corp 有機ｅｌ素子
KR100266532B1 (ko) 1997-02-03 2000-09-15 가네꼬 히사시 유기 el 소자
DE69841721D1 (de) * 1997-02-17 2010-07-29 Seiko Epson Corp Anzeigevorrichtung
US6462722B1 (en) 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JPH10253989A (ja) 1997-03-12 1998-09-25 Toshiba Corp 表示装置
JP3524711B2 (ja) 1997-03-18 2004-05-10 三洋電機株式会社 有機エレクトロルミネッセンス素子及びその製造方法
JPH10303427A (ja) 1997-04-24 1998-11-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び半導体装置用基板の作製方法
US6291837B1 (en) 1997-03-18 2001-09-18 Semiconductor Energy Laboratory Co., Ltd. Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof
US5952778A (en) 1997-03-18 1999-09-14 International Business Machines Corporation Encapsulated organic light emitting device
JPH10268360A (ja) 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
US6927826B2 (en) 1997-03-26 2005-08-09 Semiconductor Energy Labaratory Co., Ltd. Display device
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW418590B (en) * 1997-04-25 2001-01-11 Tdk Corp Organic electroluminescent device
JP3290375B2 (ja) 1997-05-12 2002-06-10 松下電器産業株式会社 有機電界発光素子
JPH1126155A (ja) 1997-06-30 1999-01-29 Mitsui Chem Inc エレクトロルミネッセンス素子用保護フィルム
JP3541625B2 (ja) * 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
US6198220B1 (en) 1997-07-11 2001-03-06 Emagin Corporation Sealing structure for organic light emitting devices
US6337492B1 (en) * 1997-07-11 2002-01-08 Emagin Corporation Serially-connected organic light emitting diode stack having conductors sandwiching each light emitting layer
JPH1187068A (ja) 1997-07-15 1999-03-30 Tdk Corp 有機ｅｌ素子およびその製造方法
US6072278A (en) 1997-08-06 2000-06-06 Alliedsignal Inc. High capacitance pixel for electronic displays
DE69829458T2 (de) 1997-08-21 2005-09-29 Seiko Epson Corp. Anzeigevorrichtung mit aktiver matrix
JP3830238B2 (ja) 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
US5853905A (en) 1997-09-08 1998-12-29 Motorola, Inc. Efficient single layer electroluminescent device
JP3753845B2 (ja) 1997-09-10 2006-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3374717B2 (ja) 1997-09-11 2003-02-10 セイコーエプソン株式会社 液晶表示パネルの製造方法
JP4070271B2 (ja) 1997-09-16 2008-04-02 三井化学株式会社 有機電界発光素子
JPH1195687A (ja) 1997-09-20 1999-04-09 Semiconductor Energy Lab Co Ltd 表示装置
JPH11111993A (ja) 1997-09-30 1999-04-23 Toshiba Corp 半導体装置の製造方法
JPH11112002A (ja) 1997-10-07 1999-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその製造方法
TW408351B (en) 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4183786B2 (ja) 1997-10-17 2008-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4044187B2 (ja) 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
JPH11135264A (ja) 1997-10-24 1999-05-21 Tdk Corp 有機ｅｌ素子
JPH11133405A (ja) 1997-10-30 1999-05-21 Casio Comput Co Ltd 表示装置
KR100249784B1 (ko) 1997-11-20 2000-04-01 정선종 고분자복합막을이용한유기물혹은고분자전기발광소자의패키징방법
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3634138B2 (ja) 1998-02-23 2005-03-30 株式会社 日立ディスプレイズ 液晶表示装置
JP3543170B2 (ja) * 1998-02-24 2004-07-14 カシオ計算機株式会社 電界発光素子及びその製造方法
US6268842B1 (en) 1998-04-13 2001-07-31 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor circuit and semiconductor display device using the same
TW410478B (en) * 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
US6146225A (en) 1998-07-30 2000-11-14 Agilent Technologies, Inc. Transparent, flexible permeability barrier for organic electroluminescent devices
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
TW439387B (en) 1998-12-01 2001-06-07 Sanyo Electric Co Display device
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6074621A (en) 1998-12-04 2000-06-13 Air Products And Chemicals, Inc. Purification of gases
US6268695B1 (en) 1998-12-16 2001-07-31 Battelle Memorial Institute Environmental barrier material for organic light emitting device and method of making
US6531713B1 (en) 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP4578609B2 (ja) 1999-03-19 2010-11-10 株式会社半導体エネルギー研究所 電気光学装置
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US7288420B1 (en) * 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
TW527735B (en) 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
TW480722B (en) 1999-10-12 2002-03-21 Semiconductor Energy Lab Manufacturing method of electro-optical device
US6413645B1 (en) 2000-04-20 2002-07-02 Battelle Memorial Institute Ultrabarrier substrates
TW525122B (en) 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
JP4831862B2 (ja) 1999-11-30 2011-12-07 株式会社半導体エネルギー研究所 電子装置
TW587239B (en) 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
US6426590B1 (en) * 2000-01-13 2002-07-30 Industrial Technology Research Institute Planar color lamp with nanotube emitters and method for fabricating
TW484238B (en) 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
TW531901B (en) * 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
US7038377B2 (en) * 2002-01-16 2006-05-02 Seiko Epson Corporation Display device with a narrow frame
US20050174045A1 (en) * 2002-04-04 2005-08-11 Dielectric Systems, Inc. Organic light-emitting device display having a plurality of passive polymer layers
TW544944B (en) * 2002-04-16 2003-08-01 Ind Tech Res Inst Pixel element structure of sunlight-readable display
JP4886162B2 (ja) * 2003-06-18 2012-02-29 キヤノン株式会社 撮像装置付き表示装置
US8269924B2 (en) * 2007-12-26 2012-09-18 Nlt Technologies, Ltd. Color filter substrate and liquid crystal display unit
JP5659708B2 (ja) * 2010-11-08 2015-01-28 三菱電機株式会社 液晶表示パネル、及び液晶表示装置
KR20190000900U (ko) * 2019-03-07 2019-04-10 문병승 주름 노루발

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100838504B1 (ko) * 2000-11-10 2008-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR100868667B1 (ko) * 2000-11-10 2008-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치
US7633223B2 (en) 2000-11-10 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Organic light emitting device provided with drying agent at side surfaces of a sealing member

Also Published As

Publication number Publication date
TW447145B (en) 2001-07-21
US20050206313A1 (en) 2005-09-22
US8890172B2 (en) 2014-11-18
US20110108863A1 (en) 2011-05-12
CN1201275C (zh) 2005-05-11
CN1825565A (zh) 2006-08-30
KR100733900B1 (ko) 2007-07-02
CN1661651A (zh) 2005-08-31
KR20050062506A (ko) 2005-06-23
US20050208863A1 (en) 2005-09-22
US20050197031A1 (en) 2005-09-08
CN1825565B (zh) 2013-05-29
KR100733903B1 (ko) 2007-07-02
KR100733893B1 (ko) 2007-07-02
KR20050062507A (ko) 2005-06-23
US7288420B1 (en) 2007-10-30
EP1058314B1 (en) 2011-08-17
CN1284694A (zh) 2001-02-21
EP1058314A2 (en) 2000-12-06
CN100576558C (zh) 2009-12-30
KR100733898B1 (ko) 2007-07-02
EP1058314A3 (en) 2005-09-14
US7393707B2 (en) 2008-07-01
CN1333379C (zh) 2007-08-22
US20150069371A1 (en) 2015-03-12
CN1825620A (zh) 2006-08-30
US7880167B2 (en) 2011-02-01
KR20050075316A (ko) 2005-07-20
US7462501B2 (en) 2008-12-09
US9293726B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
KR100733893B1 (ko) 전기광학 장치의 제작방법
KR100766905B1 (ko) 발광장치
KR100747417B1 (ko) 전기 광학 장치 제조 방법
JP4094437B2 (ja) 電気光学装置の作製方法
JP4515349B2 (ja) 電気光学装置
JP4265818B2 (ja) 電気光学装置
KR100786550B1 (ko) 디스플레이 장치 및 그 제조 방법
JP4532452B2 (ja) 電気光学装置
KR100786992B1 (ko) 전자 장치
JP4515469B2 (ja) 電気光学装置の作製方法
JP4532453B2 (ja) 電気光学装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160519

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee