KR102324764B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102324764B1
KR102324764B1 KR1020140163367A KR20140163367A KR102324764B1 KR 102324764 B1 KR102324764 B1 KR 102324764B1 KR 1020140163367 A KR1020140163367 A KR 1020140163367A KR 20140163367 A KR20140163367 A KR 20140163367A KR 102324764 B1 KR102324764 B1 KR 102324764B1
Authority
KR
South Korea
Prior art keywords
contact
channel
doped region
light emitting
semiconductor
Prior art date
Application number
KR1020140163367A
Other languages
English (en)
Other versions
KR20160061490A (ko
Inventor
차명근
김동조
강윤호
이종찬
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140163367A priority Critical patent/KR102324764B1/ko
Priority to US14/708,070 priority patent/US20160148983A1/en
Publication of KR20160061490A publication Critical patent/KR20160061490A/ko
Application granted granted Critical
Publication of KR102324764B1 publication Critical patent/KR102324764B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Abstract

본 발명에 따른 유기 발광 표시 장치는 기판, 상기 기판 위에 형성되어 있으며 채널 도핑되어 있는 채널, 상기 채널의 양옆에 위치하며 접촉 도핑되어 있는 접촉 도핑 영역을 포함하는 반도체, 상기 반도체를 덮고 있으며 상기 접촉 도핑 영역을 노출하는 접촉 구멍을 가지는 절연막, 상기 절연막 위에 형성되어 있는 유기 발광 다이오드를 포함하고, 상기 유기 발광 다이오드는 상기 접촉 구멍을 통해 상기 접촉 도핑 영역과 연결되어 있으며, 상기 접촉 구멍의 위치는 상기 접촉 도핑 영역의 위치에 대응할 수 있다.

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY AND MANUFACTURING METHOD THEREOF}
본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 전극인 애노드(anode)로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
유기 발광 표시 장치는 캐소드, 애노드 및 유기 발광층으로 이루어진 유기 발광 다이오드를 포함하는 복수개의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수개의 트랜지스터 및 커패시터(Capacitor)가 형성되어 있다. 이러한 트랜지스터 및 커패시터를 형성하기 위해서는 건식 식각 공정, 습식 식각 공정 등을 포함하는 사진 식각 공정과 반도체를 도핑하기 위한 도핑 공정을 진행해야 한다.
특히, 게이트 절연막 및 층간 절연막에 접촉 구멍을 형성하기 위한 건식 식각 공정과, 애노드와 연결되는 부분의 반도체를 도전체로 만들기 위한 이온 도핑 공정은 별도의 공정으로 나누어서 진행되고 있다.
또한, 접촉 구멍을 형성하기 위한 건식 식각 공정은 건식 식각기(Dry Etcher)로 진행하며, 반도체의 일부를 도전체로 만들기 위한 이온 도핑 공정은 이온 임플란터(Ion Implantator)로 진행하고 있어, 건식 식각 공정과 이온 도핑 공정을 각 장치에서 별도로 진행해야 하므로 기판 이동에 따른 시간적 손실이 발생하고 있다.
본 발명은 전술한 배경 기술의 문제점을 해결하기 위한 것으로서, 제조 공정단순화를 통해 공정 효율성을 향상시킬 수 있는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판, 상기 기판 위에 형성되어 있으며 채널 도핑되어 있는 채널, 상기 채널의 양옆에 위치하며 접촉 도핑되어 있는 접촉 도핑 영역을 포함하는 반도체, 상기 반도체를 덮고 있으며 상기 접촉 도핑 영역을 노출하는 접촉 구멍을 가지는 절연막, 상기 절연막 위에 형성되어 있는 유기 발광 다이오드를 포함하고, 상기 유기 발광 다이오드는 상기 접촉 구멍을 통해 상기 접촉 도핑 영역과 연결되어 있으며, 상기 접촉 구멍의 위치는 상기 접촉 도핑 영역의 위치에 대응할 수 있다.
상기 접촉 구멍의 최하부의 경계선은 상기 접촉 도핑 영역의 최상부의 경계선과 일치할 수 있다.
상기 채널은 서로 이격되어 있는 스위칭 채널 및 구동 채널을 포함하고, 상기 절연막은 상기 반도체를 덮고 있는 게이트 절연막, 및 상기 게이트 절연막을 덮고 있는 층간 절연막을 포함하고, 상기 게이트 절연막과 상기 층간 절연막 사이에 형성되어 있으며 상기 구동 채널과 일부 중첩하는 구동 게이트 전극을 더 포함하고, 상기 구동 게이트 전극의 길이는 상기 구동 채널의 길이보다 짧을 수 있다.
상기 게이트 절연막과 상기 층간 절연막 사이에 형성되어 있으며 상기 구동 채널과 일부 중첩하는 스위칭 게이트 전극을 더 포함하고, 상기 스위칭 게이트 전극의 길이는 상기 스위칭 채널의 길이보다 짧을 수 있다.
상기 층간 절연막 위에 형성되어 있는 보호막을 더 포함하고, 상기 유기 발광 다이오드는 상기 보호막 위에 형성되어 있으며 상기 반도체와 연결되어 있는 화소 전극, 상기 화소 전극 위에 형성되어 있는 유기 발광층, 상기 유기 발광층 위에 형성되어 있는 공통 전극을 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법은 기판 위에 반도체를 형성하는 단계, 상기 반도체를 덮는 절연막을 형성하는 단계, 상기 절연막을 식각하여 상기 반도체의 일부를 노출하는 접촉 구멍을 형성하는 단계, 접촉 도핑 공정을 진행하여 상기 접촉 구멍에 의해 노출된 상기 반도체의 일부에 접촉 도핑 영역을 형성하는 단계를 포함할 수 있다.
상기 접촉 구멍을 형성하는 단계와 상기 접촉 도핑 영역을 형성하는 단계는 동일한 플라즈마 처리 장치에서 이루어질 수 있다.
상기 접촉 구멍을 형성하는 단계에서는 상기 플라즈마 처리 장치에서 플루오린 계열 가스를 이용하여 건식 식각 공정을 진행하고, 상기 접촉 도핑 영역을 형성하는 단계에서는 상기 플라즈마 처리 장치에서 3족 이온과 플루오린 계열 가스의 화합물을 이용하여 이온 도핑 공정을 진행할 수 있다.
상기 접촉 구멍의 위치는 상기 접촉 도핑 영역의 위치에 대응할 수 있다.
상기 반도체를 형성하는 단계 이후에 상기 반도체에 채널 도핑 공정을 진행하여 채널을 형성하는 단계를 더 포함할 수 있다.
본 발명에 따르면, 동일한 플라즈마 처리 장치에서 접촉 구멍을 형성하기 위한 건식 식각 공정과 접촉 도핑 영역을 형성하기 위한 이온 도핑 공정을 함께 진행함으로써 별도의 임플란터를 사용하지 않아도 되므로, 제조 공정을 단순화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 트랜지스터의 단면도이다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조방법을 순서대로 도시한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 6은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 구체적인 배치도이다.
도 7은 도 6의 VII-VII선을 따라 자른 단면도이다.
도 8, 10 및 12는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법을 순서대로 도시한 배치도이다.
도 9는 도 8의 유기 발광 표시 장치를 IX-IX선을 따라 자른 단면도이다.
도 11은 도 10의 유기 발광 표시 장치를 XI-XI선을 따라 자른 단면도이다.
도 13은 도 12의 유기 발광 표시 장치를 XIII-XIII선을 따라 자른 단면도이다.
도 14는 도 13의 다음 단계로서, 도 12의 유기 발광 표시 장치를 XIII-XIII선을 따라 자른 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
그러면 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 대하여 도 1 내지 도 4를 참고로 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 트랜지스터의 단면도이다.
도 1에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 트랜지스터는 기판(110), 기판(110) 위에 형성되어 있는 반도체(130), 반도체(130)를 덮고 있는 게이트 절연막(140), 게이트 절연막(140) 위에 형성되어 있는 게이트 전극(125), 게이트 전극(125) 및 게이트 절연막(140)을 덮고 있는 층간 절연막(160)을 포함한다.
반도체(130)는 채널 도핑되어 있는 채널(channel)(131), 채널(131)의 양 옆에 위치하며 접촉 도핑되어 있는 접촉 도핑 영역(132, 133)을 포함한다. 게이트 전극(125)은 채널(131)과 일부 중첩하고 있으며, 접촉 도핑 영역(132, 133)은 소스 영역(132) 및 드레인 영역(133)을 포함한다.
그리고, 게이트 절연막(140) 및 층간 절연막(160)에는 접촉 도핑 영역(132, 133)을 노출하는 접촉 구멍(60)이 형성되어 있다.
접촉 구멍(60)의 위치는 접촉 도핑 영역(132, 133)의 위치에 대응하고 있다. 즉, 접촉 구멍(60)의 최하부의 경계선(60a)은 접촉 도핑 영역(132, 133)의 최상부의 경계선(132a)과 일치하고 있다. 예컨대, 접촉 구멍(60)의 평면상 형상이 원형이면, 접촉 도핑 영역(132, 133)의 평면상 형상도 원형이고, 접촉 구멍(60)의 평면상 형상이 사각형이면, 접촉 도핑 영역(132, 133)의 평면상 형상도 사각형이 된다.
또한, 게이트 전극(125)을 도핑 마스크로 하여 접촉 도핑 영역(132, 133)을 형성하는 구조가 아니므로 게이트 전극(125)의 길이(d1)와 채널(131)의 길이(d2)가 서로 다르게 된다. 즉, 게이트 전극(125)의 길이(d1)는 채널(131)의 길이(d2)보다 짧게 된다.
도 1에 도시한 바와 같은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 트랜지스터의 구조는 이하에서 설명할 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 따른 구조이므로, 도 2 내지 도 4를 참고로 하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 대해 이하에서 상세히 설명한다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조방법을 순서대로 도시한 단면도이다.
우선, 도 2에 도시한 바와 같이, 기판(110) 위에 반도체(130)를 형성한다. 이 때의 반도체(130)는 불순물이 도핑되지 않은 진성 반도체(intrinsic semiconductor) 상태이다. 그리고, 반도체(130)에 채널 도핑 공정을 진행한다. 이 때의 반도체(130)는 불순물 반도체(impurity semiconductor) 상태이다. 그리고, 반도체(130)를 덮는 게이트 절연막(140)을 형성하고, 게이트 절연막(140) 위에 게이트 전극(125)을 형성한다. 그리고, 게이트 전극(125)을 덮는 층간 절연막(160)을 형성한다.
다음으로, 도 3에 도시한 바와 같이, 게이트 절연막(140) 및 층간 절연막을 식각하여 반도체(130)의 일부를 노출하는 접촉 구멍(60)을 형성한다. 이 때, 플라즈마 처리 장치(10)에서 건식 식각 공정을 진행하여 접촉 구멍(60)을 형성하며, 플루오린 계열 가스를 이용한다. 플루오린 계열 가스로는 SF6, CF6 등이 있다.
다음으로, 도 4에 도시한 바와 같이, 접촉 도핑 공정을 진행하여 접촉 구멍(60)에 의해 노출된 반도체(130)의 일부에 접촉 도핑 영역(132, 133)을 형성한다. 이 때, 건식 식각 공정을 진행했던 플라즈마 처리 장치(10)에서 연속하여 이온 도핑 공정을 진행하여 접촉 도핑 영역(132, 133)을 형성하며, 3족 이온과 플루오린 계열 가스의 화합물을 이용한다. 예컨대, 3족 이온으로 보론(Borob, B)을 사용한 플루오린화 붕소(BF3)로 이온 도핑 공정을 진행할 수 있다.
이와 같이, 동일한 플라즈마 처리 장치에서 접촉 구멍을 형성하기 위한 건식 식각 공정과 접촉 도핑 영역을 형성하기 위한 이온 도핑 공정을 함께 진행함으로써 별도의 임플란터를 사용하지 않아도 되므로, 제조 공정을 단순화할 수 있다.
한편, 상기 일 실시예에서는 본 발명의 특징이 적용된 트랜지스터를 포함하는 유기 발광 표시 장치에 대해 설명하였으나, 본 발명의 특징이 적용된 복수개의 트랜지스터를 포함하는 유기 발광 표시 장치에 대한 다른 실시예도 가능하다.
이하에서, 도 5 내지 도 7을 참조하여, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에 대해 상세히 설명한다.
도 5는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 5에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 하나의 화소(PX)는 복수개의 신호선(121, 171, 172), 복수개의 신호선에 연결되어 있는 복수개의 트랜지스터(T1, T2), 스토리지 커패시터(storage capacitor, Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다.
트랜지스터(T1, T2)는 스위칭 트랜지스터(switching transistor)(T1), 구동 트랜지스터(driving transistor)(T2)을 포함한다.
신호선(121, 171, 172)은 스캔 신호(Sn)를 전달하는 복수개의 스캔선(121), 스캔선(121)과 교차하며 데이터 신호(Dm)를 전달하는 복수개의 데이터선(171), 그리고 구동 전압(ELVDD)을 전달하며 데이터선(171)과 거의 평행하게 형성되어 있는 복수개의 구동 전압선(172)을 포함한다.
스위칭 트랜지스터(T1)는 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스캔선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 박막 트랜지스터(T2)에 연결되어 있다. 스위칭 박막 트랜지스터(T1)는 스캔선(121)에 인가되는 스캔 신호(Sn)에 응답하여 데이터선(171)에 인가되는 데이터 신호(Dm)를 구동 트랜지스터(T2)에 전달한다.
구동 트랜지스터(T2) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(T1)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(OLED)에 연결되어 있다. 구동 트랜지스터(T2)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 구동 전류(Id)를 흘린다.
스토리지 커패시터(Cst)는 구동 트랜지스터(T2)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 스토리지 커패시터(Cst)는 구동 트랜지스터(T2)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(T1)가 턴 오프(turn off)된 뒤에도 이를 유지한다.
유기 발광 다이오드(OLED)는 구동 트랜지스터(T2)의 출력 단자에 연결되어 있는 애노드(anode), 공통 전압(ELVSS)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(OLED)는 구동 트랜지스터(T2)의 구동 전류(Id)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
스위칭 트랜지스터(T1) 및 구동 트랜지스터(T2)는 n 채널 전계 효과 트랜지스터(field effect transistor, FET) 또는 p 채널 전계 효과 트랜지스터일 수 있다. 그리고, 트랜지스터(T1, T2), 스토리지 커패시터(Cst) 및 유기 발광 다이오드(OLED)의 연결 관계는 바뀔 수 있다.
그러면 도 5에 도시한 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 화소의 상세 구조에 대하여 도 6 및 도 7을 도 5와 함께 참고하여 상세하게 설명한다.
도 6은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 구체적인 배치도이고, 도 7은 도 6의 VII-VII선을 따라 자른 단면도이다.
도 6 및 도 7에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 기판(110) 위에 버퍼층(120)이 형성되어 있다. 기판(110)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판으로 형성될 수 있고, 버퍼층(120)은 질화규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiO2)가 적층된 이중막 구조로 형성될 수 있다. 버퍼층(120)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다.
버퍼층(120) 위에는 반도체(130)가 형성되어 있다. 반도체(130)는 서로 이격된 위치에 형성된 스위칭 반도체(135a) 및 구동 반도체(135b)를 포함한다. 이러한 반도체(135a, 135b)는 다결정 반도체 물질 또는 산화물 반도체 물질로 이루어질 수 있다. 산화물 반도체 물질은 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 인듐―갈륨―아연 산화물(InGaZnO4), 인듐―아연 산화물(Zn―In―O), 아연―주석 산화물(Zn―Sn―O) 인듐―갈륨 산화물 (In―Ga―O), 인듐―주석 산화물(In―Sn―O), 인듐―지르코늄 산화물(In―Zr―O), 인듐―지르코늄―아연 산화물(In―Zr―Zn―O), 인듐―지르코늄―주석 산화물(In―Zr―Sn―O), 인듐―지르코늄―갈륨 산화물(In―Zr―Ga―O), 인듐―알루미늄 산화물(In―Al―O), 인듐―아연―알루미늄 산화물(In―Zn―Al―O), 인듐―주석―알루미늄 산화물(In―Sn―Al―O), 인듐―알루미늄―갈륨 산화물(In―Al―Ga―O), 인듐―탄탈륨 산화물(In―Ta―O), 인듐―탄탈륨―아연 산화물(In―Ta―Zn―O), 인듐―탄탈륨―주석 산화물(In―Ta―Sn―O), 인듐―탄탈륨―갈륨 산화물(In―Ta―Ga―O), 인듐―게르마늄 산화물(In―Ge―O), 인듐―게르마늄―아연 산화물(In―Ge―Zn―O), 인듐―게르마늄―주석 산화물(In―Ge―Sn―O), 인듐―게르마늄―갈륨 산화물(In―Ge―Ga―O), 티타늄―인듐―아연 산화물(Ti―In―Zn―O), 하프늄―인듐―아연 산화물(Hf―In―Zn―O) 중 어느 하나를 포함할 수 있다. 반도체(130)가 산화물 반도체 물질로 이루어지는 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체 물질를 보호하기 위해 별도의 보호층이 추가될 수 있다.
스위칭 반도체(135a) 및 구동 반도체(135b)는 각각 채널(1355)과 채널(1355)의 양측에 각각 형성된 소스 영역(1356) 및 드레인 영역(1357)으로 구분된다. 스위칭 반도체(135a) 및 구동 반도체(135b)의 채널(1355)은 N형 불순물 또는 P형 불순물의 도핑 불순물로 채널 도핑이 되어 있으며, 스위칭 반도체(135a) 및 구동 반도체(135b)의 소스 영역(1356) 및 드레인 영역(1357)은 채널 도핑보다 도핑 불순물의 도핑 농도를 많게 하는 접촉 도핑이 되어 있는 접촉 도핑 영역이다.
스위칭 반도체(135a) 및 구동 반도체(135b) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 질화 규소 및 산화 규소 중 적어도 하나를 포함한 단층 또는 복수층일 수 있다.
게이트 절연막(140) 위에는 스캔선(121), 구동 게이트 전극(125b) 및 제1 스토리지 축전판(128)이 형성되어 있다. 스캔선(121)은 가로 방향으로 길게 뻗어 스캔 신호(Sn)를 전달하며, 스캔선(121)으로부터 스위칭 반도체(135a)으로 돌출한 스위칭 게이트 전극(125a)을 포함한다. 구동 게이트 전극(125b)은 제1 스토리지 축전판(128)으로부터 구동 반도체(135b)로 돌출되어 있다. 스위칭 게이트 전극(125a) 및 구동 게이트 전극(125b)은 각각 채널(1355)과 중첩한다.
스캔선(121), 구동 게이트 전극(125b) 및 제1 스토리지 축전판(128) 위에는 층간 절연막(160)이 형성되어 있다. 층간 절연막(160)은 게이트 절연막(140)과 마찬가지로 질화 규소 또는 산화 규소 등으로 형성될 수 있다.
층간 절연막(160)과 게이트 절연막(140)에는 소스 영역(1356)과 드레인 영역(1357)을 각각 노출하는 소스 접촉 구멍(61)과 드레인 접촉 구멍(62)이 형성되어 있고, 제1 스토리지 축전판(128)의 일부를 노출하는 스토리지 접촉 구멍(63)이 형성되어 있다.
층간 절연막(160) 위에는 스위칭 소스 전극(176a)을 가지는 데이터선(171), 구동 소스 전극(176b) 및 제2 스토리지 축전판(178)을 가지는 구동 전압선(172), 제1 스토리지 축전판(128)과 연결되는 스위칭 드레인 전극(177a) 및 구동 드레인 전극(177b)이 형성되어 있다.
데이터선(171)은 데이터 신호(Dm)를 전달하며 게이트선(121)과 교차하는 방향으로 뻗어 있다. 구동 전압선(172)은 구동 전압(ELVDD)을 전달하며 데이터선(171)과 분리되어 같은 방향으로 뻗어 있다.
스위칭 소스 전극(176a)은 데이터선(171)으로부터 스위칭 반도체(135a)를 향해서 돌출되어 있으며, 구동 소스 전극(176b)은 구동 전압선(172)으로부터 구동 반도체(135b)를 향해서 돌출되어 있다. 스위칭 소스 전극(176a)과 구동 소스 전극(176b)은 각각 소스 접촉 구멍(61)을 통해서 소스 영역(1356)과 연결되어 있다.
스위칭 드레인 전극(177a)은 스위칭 소스 전극(176a)과 마주하고 구동 드레인 전극(177b)은 구동 소스 전극(176b)과 마주하며, 스위칭 드레인 전극(177a) 및 구동 드레인 전극(177b)은 각각 드레인 접촉 구멍(62)을 통해서 드레인 영역(1357)과 연결되어 있다.
소스 영역(1356)을 노출하는 소스 접촉 구멍(61)과 드레인 영역(1357)을 노출하는 드레인 접촉 구멍(62)은 게이트 절연막(140) 및 층간 절연막(160)에 함께 형성되어 있다. 소스 접촉 구멍(61) 및 드레인 접촉 구멍(62)의 위치는 각각 소스 영역(1356) 및 드레인 영역(1357)의 위치에 대응하고 있다. 즉, 소스 접촉 구멍(61) 및 드레인 접촉 구멍(62)의 최하부의 경계선(61a, 62a)은 각각 소스 영역(1356) 및 드레인 영역(1357)의 최상부의 경계선(1356a, 1357a)과 일치하고 있다. 또한, 스위칭 게이트 전극(125a) 및 구동 게이트 전극(125b)을 도핑 마스크로 하여 소스 영역(1356) 및 드레인 영역(1357)을 형성하는 구조가 아니므로 스위칭 게이트 전극(125a)의 길이(d11)와 스위칭 채널(1355)의 길이(d12)가 서로 다르게 되며, 구동 게이트 전극(125b)의 길이(d21)와 구동 채널(1355)의 길이(d22)가 서로 다르게 된다. 즉, 스위칭 게이트 전극(125a)의 길이(d11)는 스위칭 채널(1355)의 길이(d12)보다 짧게 되며, 구동 게이트 전극(125b)의 길이(d21)는 구동 채널(1355)의 길이(d22)보다 짧게 된다.
스위칭 드레인 전극(177a)은 연장되어 층간 절연막(160)에 형성된 접촉 구멍(63)을 통해서 제1 스토리지 축전판(128) 및 구동 게이트 전극(125b)과 전기적으로 연결된다.
제2 스토리지 축전판(178)은 구동 전압선(171)에서 돌출하여 제1 스토리지 축전판(128)과 중첩하고 있다. 따라서, 제1 스토리지 축전판(128)과 제2 스토리지 축전판(178)은 층간 절연막(160)을 유전체로 하여 스토리지 커패시터(Cst)를 이룬다.
스위칭 반도체(135a), 스위칭 게이트 전극(125a), 스위칭 소스 전극(176a) 및 스위칭 드레인 전극(177a)은 스위칭 트랜지스터(T1)를 이루고, 구동 반도체(135b), 구동 게이트 전극(125a), 구동 소스 전극(176b) 및 구동 드레인 전극(177b)은 구동 트랜지스터(T2)를 이룬다.
스위칭 소스 전극(176a), 구동 소스 전극(176b), 스위칭 드레인 전극(177a) 및 구동 드레인 전극(177b) 위에는 보호막(180)이 형성되어 있다.
보호막(180) 위에는 화소 전극(710)이 형성되어 있으며, 화소 전극(190)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 화소 전극(710)은 층간 절연막(160)에 형성된 접촉 구멍(81)을 통해서 구동 트랜지스터(T2)의 구동 드레인 전극(177b)과 전기적으로 연결되어 유기 발광 다이오드(OLED)의 애노드 전극이 된다.
보호막(180) 및 화소 전극(710)의 가장자리부 위에는 화소 정의막(350)이 형성되어 있다. 화소 정의막(350)은 화소 전극(710)을 노출하는 화소 개구부(351)를 가진다. 화소 정의막(180)은 폴리아크릴계(polyacrylates) 또는 폴리이미드계(polyimides) 등의 수지와 실리카 계열의 무기물 등을 포함하여 이루어질 수 있다.
화소 정의막(350)의 화소 개구부(351)에는 유기 발광층(720)이 형성되어 있다. 유기 발광층(720)은 발광층, 정공 수송층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함하는 복수층으로 형성된다. 유기 발광층(720)이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 화소 전극(710) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
유기 발광층(720)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다.
또한, 유기 발광층(720)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.
다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.
화소 정의막(350) 및 유기 발광층(720) 위에는 공통 전극(730)이 형성된다. 공통 전극(730)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 공통 전극(730)은 유기 발광 다이오드(OLED)의 캐소드 전극이 된다. 화소 전극(710), 유기 발광층(720) 및 공통 전극(730)은 유기 발광 다이오드(OLED)를 이룬다.
다음으로, 상기 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법에 대해 이하에서 도면을 참조하여 상세히 설명한다.
도 8, 10 및 12는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법을 순서대로 도시한 배치도이고, 도 9는 도 8의 유기 발광 표시 장치를 IX-IX선을 따라 자른 단면도이고, 도 11은 도 10의 유기 발광 표시 장치를 XI-XI선을 따라 자른 단면도이고, 도 13은 도 12의 유기 발광 표시 장치를 XIII-XIII선을 따라 자른 단면도이고, 도 14는 도 13의 다음 단계로서, 도 12의 유기 발광 표시 장치를 XIII-XIII선을 따라 자른 단면도이다.
우선, 도 8 및 도 9에 도시한 바와 같이, 기판(110) 위에 버퍼층(120)을 형성한다. 버퍼층(120)은 질화규소의 단일막 또는 질화규소와 산화규소의 적층막으로 형성될 수 있으며, 플라즈마 화학기상증착(PECVD) 등의 방법으로 기판(110) 위에 전면 증착된다. 그리고, 버퍼층(120) 위에 반도체(130)를 형성한다. 반도체(130)는 다결정 반도체층 또는 산화물 반도체층으로 형성할 수 있으며, 다결정 반도체 층은 비정질 규소층을 형성한 후 이를 결정화하는 방법으로 형성할 수 있다. 결정화 방법으로는 공지된 다양한 방법이 적용될 수 있으며, 예를 들어 열, 레이저, 주울(Joule)열, 전기장, 또는 촉매 금속 등을 이용하여 비정질 규소층을 결정화할 수 있다. 다결정 반도체층 위에 제1 마스크를 사용하여 사진 식각 공정을 진행함으로써, 다결정 반도체층을 도 8 및 도 9에서 도시하고 있는 형태의 스위칭 반도체(135a) 및 구동 반도체(135b)로 패터닝한다. 이 때, 스위칭 반도체(135a) 및 구동 반도체(135b)는 도핑되지 않아서 채널, 소스 영역 및 드레인 영역으로 구분되어 있지 않다. 그리고, 스위칭 반도체(135a) 및 구동 반도체(135b)에 N형 불순물 또는 P형 불순물로 채널 도핑 공정을 진행한다. 예컨대, 채널 도핑 공정은 N형 불순물 또는 P형 불순물(CD1)을 2x1011개/cm3 의 도핑 농도 및 10kev의 도핑 에너지로 진행한다.
다음으로, 도 10 및 도 11에 도시한 바와 같이, 버퍼층(120), 스위칭 반도체(135a) 및 구동 반도체(135b) 위에 이를 덮는 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위를 플라즈마 화학기상증착(PECVD) 등의 방법으로 전면 증착하여 형성한다. 그리고, 게이트 절연막(140) 위에 게이트 금속층을 적층한다. 그리고, 제2 마스크를 이용하여 게이트 금속층을 사진 식각 공정으로 패터닝한다. 그 결과 스캔선(121), 스위칭 게이트 전극(125a), 구동 게이트 전극(125b), 그리고 제1 스토리지 축전판(128)을 포함하는 게이트 배선이 형성된다. 게이트 금속층은 구리(Cu), 구리 합금, 알루미늄(Al), 및 알루미늄 합금 중 어느 하나를 포함하는 금속막, 몰리브덴(Mo)과 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 다중막으로 형성될 수 있다.
다음으로, 도 12 및 도 13에 도시한 바와 같이, 게이트 절연막(140), 스위칭 게이트 전극(125a), 구동 게이트 전극(125b), 그리고 제1 스토리지 축전판(128) 위에 이를 덮는 층간 절연막(160)을 형성한다. 층간 절연막(160)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위를 플라즈마 화학기상증착(PECVD) 등의 방법으로 전면 증착하여 형성한다. 그리고, 제3 마스크를 이용한 사진 식각 공정으로 게이트 절연막(140) 및 층간 절연막(160)을 패터닝하여 복수개의 접촉 구멍(61, 62, 63)을 형성한다. 이 때, 플라즈마 처리 장치(10)에서 건식 식각 공정을 진행하여 접촉 구멍(61, 62, 63)을 형성하며, 플루오린 계열 가스(CD2)를 이용한다. 플루오린 계열 가스로는 SF6, CF6 등이 있다.
다음으로, 도 14에 도시한 바와 같이, 접촉 도핑 공정을 진행하여 소스 접촉 구멍(61) 및 드레인 접촉 구멍(62)에 의해 각각 노출된 스위칭 반도체(135a) 및 구동 반도체(135b)의 일부에 소스 영역(1356) 및 드레인 영역(1357)을 형성한다. 이 때, 건식 식각 공정을 진행했던 플라즈마 처리 장치(10)에서 연속하여 이온 도핑 공정을 진행하여 소스 영역(1356) 및 드레인 영역(1357)을 형성하며, 3족 이온과 플루오린 계열 가스의 화합물(CD3)을 이용한다. 예컨대, 3족 이온으로 보론(Borob, B)을 사용한 플루오린화 붕소(BF3)로 이온 도핑 공정을 진행할 수 있다.
이와 같이, 동일한 플라즈마 처리 장치에서 접촉 구멍을 형성하기 위한 건식 식각 공정과, 소스 영역 및 드레인 영역을 형성하기 위한 이온 도핑 공정을 진행함으로써 별도의 임플란터를 사용하지 않아도 되므로, 제조 공정을 단순화할 수 있다.
다음으로, 도 7 및 도 8에 도시한 바와 같이, 층간 절연막(160) 위에 데이터 금속층을 형성한다. 데이터 금속층은 구리, 구리 합금, 알루미늄, 및 알루미늄 합금 중 어느 하나를 포함하는 금속막과, 몰리브덴과 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 다중막으로 형성될 수 있다. 그리고, 제4 마스크를 이용하여 데이터 금속층을 사진 식각 공정으로 패터닝한다. 이로써 층간 절연막(160) 위에 스위칭 소스 전극(176a)을 포함하는 데이터선(171), 스위칭 드레인 전극(177a), 구동 소스 전극(176b)을 포함하는 구동 전압선(172), 구동 드레인 전극(177b), 제2 스토리지 축전판(178)을 포함하는 데이터 배선을 형성한다. 그리고, 층간 절연막(160) 위에 데이터 배선(171, 172, 176a, 176b, 177a, 177b, 178)을 덮는 보호막(180)을 형성하고, 제5 마스크를 이용하여 사진 식각 공정으로 보호막(180)에 접촉 구멍(81)을 형성한다. 그리고, 보호막(180) 위에는 화소 전극층을 형성하고, 제6 마스크를 이용하여 사진 식각 공정으로 화소 전극층을 패터닝한다. 이로써 보호막(180) 위에 접촉 구멍(81)을 통해 구동 드레인 전극(177b)과 연결되는 화소 전극(710)을 형성한다. 그리고, 보호막(180) 위에 화소 전극(710)을 덮는 화소 정의막(350)을 형성하고, 제7 마스크를 이용하여 화소 정의막(350)에 화소 전극(191)의 일부를 드러내는 화소 개구부(351)를 형성한다. 그리고, 화소 정의막(350)의 화소 개구부(351)를 통해 드러난 화소 전극(710) 위에 유기 발광층(720)을 형성한다. 그리고 유기 발광층(720) 위에 공통 전극(730)을 형성하여 유기 발광 다이오드(OLED)를 완성한다. 공통 전극(730)은 화소 정의막(350) 위를 포함하여 전 영역에 걸쳐 형성되므로 별도의 마스크를 사용하지 않는다.
공통 전극(730) 상에는 유기 발광 다이오드(OLED)를 보호하는 봉지 부재(도시하지 않음)가 형성될 수 있으며, 봉지 부재는 실런트에 의해 기판(110)에 밀봉될 수 있으며, 유리, 석영, 세라믹, 플라스틱, 및 금속 등 다양한 소재로 형성될 수 있다. 한편, 실런트를 사용하지 않고 공통 전극(730) 상에 무기막과 유기막을 증착하여 봉지 박막층을 형성할 수도 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
10: 플라즈마 처리 장치 60: 접촉 구멍
61: 소스 접촉 구멍 62: 드레인 접촉 구멍
121: 스캔선 125a: 구동 게이트 전극
125b: 스위칭 게이트 전극 135a: 스위칭 반도체
135b: 스위칭 반도체 1355: 스위칭 채널, 구동 채널
1356: 소스 영역 1357: 드레인 영역
140: 게이트 절연막 160: 층간 절연막
171: 데이터선 172: 구동 전압선

Claims (10)

  1. 기판,
    상기 기판 위에 위치하며 채널 도핑되어 있는 채널 및 상기 채널의 양측에 위치하며 접촉 도핑되어 있는 제1 접촉 도핑 영역 및 제2 접촉 도핑 영역을 포함하는 반도체,
    상기 반도체 위에 위치하며 상기 제1 접촉 도핑 영역 및 상기 제2 접촉 도핑 영역을 각각 노출하는 제1 접촉 구멍 및 제2 접촉 구멍을 가지는 절연막, 그리고
    상기 절연막 위에 위치하는 유기 발광 다이오드
    를 포함하며,
    상기 제1 접촉 구멍의 위치는 상기 제1 접촉 도핑 영역의 위치에 대응하고, 상기 제2 접촉 구멍의 위치는 상기 제2 접촉 도핑 영역의 위치에 대응하고,
    상기 반도체는 상기 채널의 양측에 상기 채널로부터 상기 제1 접촉 도핑 영역보다 멀리 위치하는 제1 단부 및 상기 채널로부터 상기 제2 접촉 도핑 영역보다 멀리 위치하는 제2 단부를 더 포함하고, 상기 제1 단부 및 상기 제2 단부는 각각 상기 제1 접촉 도핑 영역 및 상기 제2 접촉 도핑 영역보다 낮은 도핑 농도를 갖고,
    상기 제1 접촉 구멍의 최하부와 상기 제2 접촉 구멍의 최하부 간의 거리와 상기 채널의 길이가 동일한 유기 발광 표시 장치.
  2. 제1항에서,
    상기 제1 접촉 구멍의 최하부의 경계선은 상기 제1 접촉 도핑 영역의 최상부의 경계선과 일치하고, 상기 제2 접촉 구멍의 최하부의 경계선은 상기 제2 접촉 도핑 영역의 최상부의 경계선과 일치하는 유기 발광 표시 장치.
  3. 제1항에서,
    상기 채널은 서로 이격되어 있는 스위칭 채널 및 구동 채널을 포함하고,
    상기 절연막은 상기 반도체 위에 위치하는 게이트 절연막 및 상기 게이트 절연막 위에 위치하는 층간 절연막을 포함하고,
    상기 게이트 절연막과 상기 층간 절연막 사이에 위치하며 상기 구동 채널과 중첩하는 구동 게이트 전극을 더 포함하고,
    상기 구동 게이트 전극의 길이는 상기 구동 채널의 길이보다 짧은 유기 발광 표시 장치.
  4. 제3항에서,
    상기 게이트 절연막과 상기 층간 절연막 사이에 위치하며 상기 스위칭 채널과 중첩하는 스위칭 게이트 전극을 더 포함하고,
    상기 스위칭 게이트 전극의 길이는 상기 스위칭 채널의 길이보다 짧은 유기 발광 표시 장치.
  5. 제3항에서,
    상기 층간 절연막 위에 위치하는 보호막을 더 포함하고,
    상기 유기 발광 다이오드는 상기 보호막 위에 위치하며 상기 반도체와 전기적으로 연결되어 있는 화소 전극, 상기 화소 전극 위에 위치하는 유기 발광층, 상기 유기 발광층 위에 위치하는 공통 전극을 포함하는 유기 발광 표시 장치.
  6. 기판 위에 반도체를 형성하는 단계,
    상기 반도체를 덮는 절연막을 형성하는 단계,
    상기 절연막을 식각하여 상기 반도체의 일부를 노출하는 제1 접촉 구멍 및 제2 접촉 구멍을 형성하는 단계, 그리고
    접촉 도핑 공정을 진행하여 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍에 의해 각각 노출된 상기 반도체의 일부에 제1 접촉 도핑 영역 및 제2 접촉 도핑 영역을 형성하는 단계
    를 포함하며,
    상기 반도체는 채널, 상기 채널의 양측에 위치하는 상기 제1 접촉 도핑 영역 및 상기 제2 접촉 도핑 영역, 상기 채널로부터 상기 제1 접촉 도핑 영역보다 멀리 위치하는 제1 단부, 그리고 상기 채널로부터 상기 제2 접촉 도핑 영역보다 멀리 위치하는 제2 단부를 포함하고,
    상기 제1 단부 및 상기 제2 단부는 각각 상기 제1 접촉 도핑 영역 및 상기 제2 접촉 도핑 영역보다 낮은 도핑 농도를 갖고,
    상기 제1 접촉 구멍의 최하부와 상기 제2 접촉 구멍의 최하부 간의 거리와 상기 채널의 길이가 동일한 유기 발광 표시 장치의 제조 방법.
  7. 제6항에서,
    상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 형성하는 단계와 상기 제1 접촉 도핑 영역 및 상기 제2 접촉 도핑 영역을 형성하는 단계는 동일한 플라즈마 처리 장치에서 이루어지는 유기 발광 표시 장치의 제조 방법.
  8. 제7항에서,
    상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 형성하는 단계에서는 상기 플라즈마 처리 장치에서 플루오린 계열 가스를 이용하여 건식 식각 공정을 진행하고, 상기 제1 접촉 도핑 영역 및 상기 제2 접촉 도핑 영역을 형성하는 단계에서는 상기 플라즈마 처리 장치에서 3족 이온과 플루오린 계열 가스의 화합물을 이용하여 이온 도핑 공정을 진행하는 유기 발광 표시 장치의 제조 방법.
  9. 제8항에서,
    상기 제1 접촉 구멍의 위치는 상기 제1 접촉 도핑 영역의 위치에 대응하고, 상기 제2 접촉 구멍의 위치는 상기 제2 접촉 도핑 영역의 위치에 대응하는 유기 발광 표시 장치의 제조 방법.
  10. 제6항에서,
    상기 반도체를 형성하는 단계 이후에 상기 반도체에 채널 도핑 공정을 진행하여 채널을 형성하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법.
KR1020140163367A 2014-11-21 2014-11-21 유기 발광 표시 장치 및 그 제조 방법 KR102324764B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140163367A KR102324764B1 (ko) 2014-11-21 2014-11-21 유기 발광 표시 장치 및 그 제조 방법
US14/708,070 US20160148983A1 (en) 2014-11-21 2015-05-08 Organic light-emitting diode display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140163367A KR102324764B1 (ko) 2014-11-21 2014-11-21 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160061490A KR20160061490A (ko) 2016-06-01
KR102324764B1 true KR102324764B1 (ko) 2021-11-10

Family

ID=56011002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140163367A KR102324764B1 (ko) 2014-11-21 2014-11-21 유기 발광 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20160148983A1 (ko)
KR (1) KR102324764B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102530003B1 (ko) * 2016-12-15 2023-05-08 삼성디스플레이 주식회사 트랜지스터 표시판 및 이를 포함하는 표시 장치
KR102436813B1 (ko) * 2017-12-08 2022-08-29 삼성디스플레이 주식회사 표시 패널 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045891A1 (en) * 2003-08-29 2005-03-03 Semiconductor Energy Laboratory Co., Ltd. Electronics device, semiconductor deivce, and method for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5104818A (en) * 1991-04-15 1992-04-14 United Technologies Corporation Preimplanted N-channel SOI mesa
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
WO1994000882A1 (en) * 1992-06-24 1994-01-06 Seiko Epson Corporation Thin film transistor, solid-state device, display device, and method for manufacturing thin film transistor
US7288420B1 (en) * 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US7893438B2 (en) * 2003-10-16 2011-02-22 Samsung Mobile Display Co., Ltd. Organic light-emitting display device including a planarization pattern and method for manufacturing the same
KR100540490B1 (ko) * 2003-12-29 2006-01-11 주식회사 하이닉스반도체 플러그이온주입을 포함하는 반도체소자의 콘택 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045891A1 (en) * 2003-08-29 2005-03-03 Semiconductor Energy Laboratory Co., Ltd. Electronics device, semiconductor deivce, and method for manufacturing the same

Also Published As

Publication number Publication date
KR20160061490A (ko) 2016-06-01
US20160148983A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
KR102287013B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US9570527B2 (en) Organic light emitting diode display
KR102060622B1 (ko) 유기 발광 표시 장치
KR102161600B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101074813B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8981362B2 (en) Organic light-emitting display device and method of manufacturing the same
US20130270527A1 (en) Backplane for flat panel display apparatus, method of manufacturing the backplane, and organic light emitting display apparatus including the backplane
KR101938761B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20160139115A (ko) 유기 발광 표시 장치
KR102091835B1 (ko) 유기 발광 표시 장치
US10483340B2 (en) Transistor array panel, including a source connecting member and a drain connecting member manufacturing method thereof, and display device including the same
US10347705B2 (en) Organic light emitting diode display and manufacturing method thereof
KR20110053804A (ko) 유기 발광 표시 장치 및 그 제조 방법
US20170194401A1 (en) Thin film transistor for display device and organic light emitting diode display device including the same
US10032849B2 (en) Organic light emitting diode display device and manufacturing method thereof
KR20130007310A (ko) 유기 발광 소자, 유기 발광 표시 장치 및 그 제조 방법
US9780155B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR102471021B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US10224435B2 (en) Transistor, manufacturing method thereof, and display device including the same
KR20150027434A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101975957B1 (ko) 유기 발광 표시 장치
KR20150017193A (ko) 유기 발광 표시 장치
KR102324764B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20140115191A (ko) 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR102656371B1 (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant