KR101621840B1 - 다수의 능동 채널 층들을 이용하는 박막 트랜지스터들 - Google Patents

다수의 능동 채널 층들을 이용하는 박막 트랜지스터들 Download PDF

Info

Publication number
KR101621840B1
KR101621840B1 KR1020117002854A KR20117002854A KR101621840B1 KR 101621840 B1 KR101621840 B1 KR 101621840B1 KR 1020117002854 A KR1020117002854 A KR 1020117002854A KR 20117002854 A KR20117002854 A KR 20117002854A KR 101621840 B1 KR101621840 B1 KR 101621840B1
Authority
KR
South Korea
Prior art keywords
layers
layer
control layers
composition
back channel
Prior art date
Application number
KR1020117002854A
Other languages
English (en)
Other versions
KR20110028384A (ko
Inventor
얀 예
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20110028384A publication Critical patent/KR20110028384A/ko
Application granted granted Critical
Publication of KR101621840B1 publication Critical patent/KR101621840B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본원에서 개시되는 실시예들은 일반적으로 TFT들 및 TFT들을 제조하는 방법들에 관한 것이다. TFT들에서, 능동 채널은 소스 및 드레인 전극들 사이에서 전류를 전달한다. 능동 채널의 조성을 조정함으로써, 전류가 제어될 수 있다. 능동 채널은 게이트 제어 층, 벌크 층, 및 계면 제어 층의 3개의 층들로 분할될 수 있다. 개별 층들은 상이한 조성들을 가질 수 있다. 게이트 제어, 벌크 및 계면 제어 층들 각각은 상이한 조성들을 가질 수 있는 다수의 층들을 추가적으로 포함할 수 있다. 능동 채널의 다양한 층들의 조성은 산소, 질소, 및 아연, 인듐, 카드뮴, 주석, 갈륨 및 이들의 조합물들로 이루어진 그룹으로부터 선택된 하나 이상의 원소들을 포함할 수 있다. 층들 사이의 조성을 변화시킴으로써, 요구되는 특성들을 갖는 TFT를 제조하기 위해 다양한 층들의 이동도, 캐리어 농도 및 도전율이 제어될 수 있다.

Description

다수의 능동 채널 층들을 이용하는 박막 트랜지스터들{THIN FILM TRANSISTORS USING MULTIPLE ACTIVE CHANNEL LAYERS}
본원에서 개시되는 실시예들은 일반적으로 박막 트랜지스터(TFT)들 및 TFT들을 제조하는 방법들에 관한 것이다.
TFT 어레이들에 대한 현재의 관심이 특히 높은데 이는 이러한 소자들이 때때로 컴퓨터 및 텔레비젼 평면 패널들 용도로 이용되는 종류의 능동 매트릭스 액정 디스플레이(LCD)들에서 이용될 수 있기 때문이다. LCD들은 또한 백 라이팅을 위해 발광 다이오드(LED)들을 포함할 수 있다. 또한, 유기 발광 다이오드(OLED)들은 능동 매트릭스 디스플레이들을 위해 이용되어 왔고, 이러한 OLED들은 디스플레이들의 동작(activity)을 다루기 위해 TFT들을 필요로 한다.
비정질 실리콘으로 제조된 TFT들은 평면 패널 디스플레이 산업의 중요 컴포넌트들이 되어 왔다. 불운하게도 비정질 실리콘은 낮은 이동도(mobility)와 같은 고유한 제한들을 가진다. OLED들을 위해 요구되는 이동도는 비정질 실리콘으로 획득될 수 있는 것보다 적어도 10배 높다. 부가적으로, OLED 디스플레이는 전류 구동 소자이기 때문에 Vth 시프트에 보다 민감하다. 높은 전류 또는 높은 바이어스 전압 하의 비정질 실리콘 TFT들의 Vth 시프트는 다루어져야 할 이슈이다. 한편, 폴리실리콘은 비정질 실리콘보다 높은 이동도를 가진다. 폴리실리콘은 결정질이고, 이는 양호하지 않은 국소 비-균일성을 유발한다. 폴리실리콘 막을 제조하기 위한 복잡한 어닐링 공정의 요구사항에 기인하여, 비정질 실리콘과는 대조적으로 폴리실리콘을 이용하여 대면적 디스플레이를 제조하는 것이 더 어렵고 비용이 많이 든다. 비정질 실리콘의 제한들에 기인하여, OLED 진보는 빠르지 않다.
최근, 아연 산화물이 능동 채널 층으로 이용되는 투명 TFT들이 제조되었다. 아연 산화물은 유리 및 플라스틱과 같은 다양한 기판들 상에 비교적 낮은 증착 온도들에서 결정질 물질로서 성장될 수 있는 화합물 반도체이다.
따라서, 높은 이동도를 갖는 비정질 또는 비-결정질 능동 채널들을 갖는 TFT들에 대한 당업계의 필요성이 존재한다.
본원에서 개시되는 실시예들은 일반적으로 TFT들에 관한 것이고 TFT들을 제조하는 방법들에 관한 것이다. TFT들에서, 능동 채널 층은 소스 및 드레인 전극들 사이에서 전류를 전달한다. 능동 채널의 조성을 조정함으로써, 전류가 제어될 수 있다. 능동 채널은 게이트 제어 층, 벌크 층, 및 백 채널 계면 제어 층의 3개의 층들로 분할될 수 있다. 게이트 제어 층은 능동 채널과 게이트 유전체 층 사이의 계면에 가장 가까운 층 또는 층들의 그룹이다. 백 채널 계면 제어 층은 능동 채널과 패시베이션 또는 에칭 스탑 층 사이의 계면에 가장 가까운 층 또는 층들의 그룹이다. 벌크 층은 게이트 제어 층과 백 채널 계면 제어 층 사이의 층 또는 층들의 그룹이다. 개별 층들은 상이한 조성들을 가질 수 있다. 게이트 제어, 벌크 및 백 채널 계면 제어 층들 각각은 상이한 조성들을 가질 수 있는 다수의 층들을 추가적으로 포함할 수 있다. 능동 채널의 다양한 층들의 조성은 산소, 질소, 및 아연, 인듐, 카드뮴, 주석, 갈륨 및 이들의 조합물들로 이루어진 그룹으로부터 선택된 하나 이상의 원소들을 포함할 수 있다. 층들 사이의 조성을 변화시킴으로써, 요구되는 특성들을 갖는 TFT를 제조하기 위해 다양한 층들의 이동도, 캐리어 농도 및 도전율이 제어될 수 있다. 부가적으로, 층들 사이의 조성을 변화시킴으로써, 요구되는 특성들을 갖는 TFT를 생성하기 위해, 층들 사이의 밴드 갭 또는 전기장뿐만 아니라 층들 사이의 계면들 및 게이트 유전체 및 패시베이션 또는 캡핑 층들과의 계면들도 제어될 수 있다.
일 실시예에서, TFT는 게이트 전극 및 기판 위에 배치된 게이트 유전체 층 및 기판에 대향하여 게이트 유전체 층에 결합된 능동 채널을 포함한다. 능동 채널은 산소, 질소, 및 아연, 인듐, 카드뮴, 주석, 갈륨으로 이루어진 그룹으로부터 선택된 하나 이상의 원소들을 포함하는 하나 이상의 게이트 제어 층들을 포함한다. 하나 이상의 게이트 제어 층들은 제 1 조성을 가진다. 하나 이상의 게이트 제어 층들 중 적어도 하나는 게이트 유전체 층과 접촉한다. 능동 채널은 또한 하나 이상의 게이트 제어 층들 중 적어도 하나와 접촉하는 하나 이상의 벌크 층들을 포함한다. 하나 이상의 벌크 층들은 산소, 질소, 및 아연, 인듐, 카드뮴, 주석, 갈륨으로 이루어진 그룹으로부터 선택된 하나 이상의 원소들을 포함한다. 하나 이상의 벌크 층들은 제 1 조성과는 상이한 제 2 조성을 가진다. 능동 채널은 또한 하나 이상의 벌크 층들 중 적어도 하나와 접촉하는 하나 이상의 백 채널 계면 제어 층들을 포함한다. 하나 이상의 백 채널 계면 제어 층들은 산소, 질소, 및 아연, 인듐, 카드뮴, 주석, 갈륨으로 이루어진 그룹으로부터 선택된 하나 이상의 원소들을 포함한다. 하나 이상의 백 채널 계면 제어 층들은 제 1 조성 및 제 2 조성 중 하나 이상과는 상이한 제 3 조성을 가진다. TFT는 또한 하나 이상의 백 채널 계면 제어 층들 중 적어도 하나에 결합된 소스 및 드레인 전극들을 포함한다.
다른 실시예에서, TFT 제조 방법이 개시된다. 상기 방법은 게이트 전극 및 기판 위에 게이트 유전체 층을 증착하는 단계 및 게이트 유전체 층 위에 능동 채널을 형성하는 단계를 포함한다. 상기 형성하는 단계는 상기 게이트 유전체 층 위에 제 1 조성을 갖는, 산소, 질소, 및 아연, 인듐, 카드뮴, 주석, 갈륨으로 이루어진 그룹으로부터 선택된 하나 이상의 원소들을 포함하는 하나 이상의 게이트 제어 층들을 증착하는 단계를 포함한다. 하나 이상의 게이트 제어 층들 중 적어도 하나는 게이트 유전체 층과 접촉한다. 상기 형성하는 단계는 또한 하나 이상의 게이트 제어 층들 중 적어도 하나와 접촉하는 하나 이상의 벌크 층들을 증착하는 단계를 포함한다. 하나 이상의 벌크 층들은 산소, 질소, 및 아연, 인듐, 카드뮴, 주석, 갈륨으로 이루어진 그룹으로부터 선택된 하나 이상의 원소들을 포함한다. 하나 이상의 벌크 층들은 제 1 조성과는 상이한 제 2 조성을 가진다. 상기 형성하는 단계는 또한 하나 이상의 벌크 층들 중 적어도 하나와 접촉하는 하나 이상의 백 채널 계면 제어 층들을 증착하는 단계를 포함한다. 하나 이상의 백 채널 계면 제어 층들은 산소, 질소, 및 아연, 인듐, 카드뮴, 주석, 갈륨으로 이루어진 그룹으로부터 선택된 하나 이상의 원소들을 포함한다. 하나 이상의 백 채널 계면 제어 층들은 제 1 조성 및 제 2 조성 중 하나 이상과는 상이한 제 3 조성을 가진다. 상기 방법은 또한 하나 이상의 백 채널 계면 제어 층들의 최상부 층 상에 도전성 층을 증착하는 단계 및 소스 및 드레인 전극들을 규정하고 상기 하나 이상의 백 채널 계면 제어 층들의 최상부 층을 노출시키기 위해서 상기 도전성 층을 패터닝하는 단계를 포함한다.
본 발명의 상기 특징들이 상세하게 이해될 수 있도록, 위에서 간단히 요약된 본 발명에 대한 보다 구체적인 설명은 실시예들을 참조하여 이루어질 수 있고, 이들 중 몇몇은 첨부된 도면들에 도시된다. 그러나 본 발명은 다른 동등하게 효과적인 실시예들을 인정할 수 있기 때문에 첨부된 도면들은 단지 본 발명의 전형적인 실시예들을 예시하는 것이고 따라서 본 발명의 범위를 제한하는 것으로 간주되어서는 안 된다는 점에 주목해야 한다.
도 1a 내지 도 1g는 다양한 제조 스테이지들에서 본 발명의 일 실시예에 따른 TFT(100)의 개략적인 단면도들이다.
도 2는 일 실시예에 따른 능동 채널(200)의 개략적 단면도이다.
도 3은 다른 실시예에 따른 능동 채널(300)의 개략적 단면도이다.
이해를 돕기 위해서, 가능한 경우 도면들에 공통되는 동일한 엘리먼트들을 지정하기 위해 동일한 참조번호들이 사용되었다. 일 실시예에서 개시된 엘리먼트들이 특별한 언급 없이 다른 실시예들에 대해서도 유용하게 활용될 수 있음이 예상된다.
본원에서 논의되는 실시예들은 캘리포니아 산타 클라라 소재의 Applied Materials, Inc.의 자회사, AKT America, Inc.에 의해 제조되고 판매되는 물리적 기상 증착(PVD) 장치에서 수행될 수 있다. 본원에서 기술되는 방법들은 다른 제조자들에 의해 제조되고 판매되는 것들을 포함하는 다른 장치에서 수행될 수 있음을 이해해야 한다. 그러나 본원에서 논의되는 실시예들은 PVD로 제한되어서는 안 되고, 오히려 다른 증착 방법들― 화학 기상 증착(CVD), 플라즈마 강화 CVD(PECVD), 펄스형 레이저 증착, 스핀-온 졸-겔(sol-gel) 증착, 및 원자층 증착(ALD)을 포함하나 이에 제한되지 않음 ―을 이용하여 실시될 수 있다.
도 1a 내지 도 1g는 다양한 제조 스테이지들에서 본 발명의 일 실시예에 따른 TFT(100)의 개략적 단면도들이다. TFT는 기판(102)을 포함할 수 있다. 일 실시예에서, 기판(102)은 유리를 포함할 수 있다. 다른 실시예에서, 기판(102)은 폴리머를 포함할 수 있다. 다른 실시예에서, 기판(102)은 플라스틱을 포함할 수 있다. 다른 실시예에서, 기판(102)은 금속을 포함할 수 있다. 다른 실시예에서, 기판(102)은 스테인리스강 시트를 포함할 수 있다.
기판 위에, 게이트 전극(104)이 형성될 수 있다. 게이트 전극(104)은 TFT 내에서 전하 캐리어들의 이동을 제어하는 전기적 도전성 층을 포함할 수 있다. 게이트 전극(104)은 알루미늄, 몰리브덴, 텅스텐, 크롬, 탄탈, 또는 이들의 조합물들과 같은 금속을 포함할 수 있다. 게이트 전극(104)은 스퍼터링, 리소그래피, 및 에칭을 포함하는 기존 증착 기술들을 이용하여 형성될 수 있다. 게이트 전극(104)은 기판(102) 위에 도전성 층을 블랭킷(blanket) 증착함으로써 형성될 수 있다. 도전성 층은 스퍼터링에 의해 증착될 수 있다. 그 후, 포토레지스트 층이 도전성 층 위에 증착될 수 있다. 포토레지스트 층은 마스크를 형성하도록 패터닝될 수 있다. 게이트 전극(104)은 기판(102) 상에 게이트 전극(104)을 남겨 놓도록 도전성 층의 마스킹되지 않은 부분들을 에칭하여 제거(etch away)함으로써 형성될 수 있다.
게이트 전극(104) 위에, 게이트 유전체 층(106)이 증착될 수 있다. 게이트 유전체 층(106)은 TFT의 서브 임계 스윙(sub threshold swing) 또는 기울기 및 임계 전압에 영향을 준다. 실리콘 기반 TFT들(즉, 비정질 실리콘과 같은 실리콘 기반 반도체 층을 갖는 TFT들)에 대해서, 게이트 유전체 층(106)은 실리콘 산화물을 포함할 수 없는데 이는 Vth가 TFT로 하여금 양호하지 못한 성능을 갖도록 하는 게이트 전압의 영 볼트(volt)들과는 멀리 떨어져 있기 때문이다. 그러나 금속 산화물 TFT들에 대해서, 실리콘 산화물은 효과적인 게이트 유전체 층(106)으로 기능할 수 있음이 발견되었다. 실리콘 산화물 내의 산소는 금속 산화물 층을 유해하게 변경시키지 않을 수 있어 TFT는 손상되지 않을 수 있다. 일 실시예에서, 게이트 유전체 층(106)은 실리콘 질화물을 포함할 수 있다. 다른 실시예에서, 게이트 유전체 층(106)은 실리콘 산화물을 포함할 수 있다. 다른 실시예에서, 게이트 유전체 층(106)은 실리콘 산질화물을 포함할 수 있다. 다른 실시예에서, 게이트 유전체 층(106)은 Al2O3를 포함할 수 있다. 게이트 유전체 층(106)은 PECVD를 포함하는 공지된 증착 기술들에 의해 증착될 수 있다. 일 실시예에서, 게이트 유전체 층(106)은 PVD에 의해 증착될 수 있다.
게이트 유전체 층(106)이 증착된 후, 게이트 유전체 층(106)이 처리될 수 있다. 이러한 기술들 중 하나는 게이트 유전체 층(106)의 표면을 패시베이션하기 위해 게이트 유전체 층(106)을 플라즈마(108)에 노출시키는 것을 포함한다. 일 실시예에서, 게이트 유전체 층(106)은 N2O 또는 O2와 같은 산소 함유 가스를 포함하는 플라즈마에 노출될 수 있다. 다른 실시예에서, 게이트 유전체 층(106)은 산소 함유 플라즈마에 노출된 후 H2, Ar, N2 또는 PH3를 포함하는 플라즈마에 노출될 수 있다. 다른 실시예에서, 게이트 유전체 층(106)은 플라즈마 없이 N2O 또는 O2와 같은 산소 함유 가스에 노출될 수 있다. 다른 실시예에서, 게이트 유전체 층(106)은 산소 함유 가스에 노출된 후 산소 함유 플라즈마에 노출될 수 있다. 다른 실시예에서, 실리콘 산화물 층은 게이트 유전체 층(106)의 처리에 부가하여 또는 이러한 처리 대신에 게이트 유전체 층(106) 위에 증착될 수 있다.
게이트 유전체 층(106)을 처리한 후, 반도체 층(110)이 그 위에 증착될 수 있다. 반도체 층(110)은 최종 TFT 구조 내에 능동 채널을 포함하는 물질일 것이다. 반도체 층(110)은 산소, 질소, 및 아연, 인듐, 카드뮴, 주석, 갈륨 및 이들의 조합물들로 이루어진 그룹으로부터 선택된 하나 이상의 원소들을 포함할 수 있다. 일 실시예에서, 반도체 층(110)은 산소, 질소, 및 채워진 s 오비탈 및 채워진 d 오비탈을 갖는 하나 이상의 원소들을 포함할 수 있다. 다른 실시예에서, 반도체 층(110)은 산소, 질소, 및 채워진 f 오비탈을 갖는 하나 이상의 원소들을 포함할 수 있다. 다른 실시예에서, 반도체 층(110)은 산소, 질소, 및 하나 이상의 2가(divalent) 원소들을 포함할 수 있다. 다른 실시예에서, 반도체 층(110)은 산소, 질소, 및 하나 이상의 3가(trivalent) 원소들을 포함할 수 있다. 다른 실시예에서, 반도체 층은 산소, 질소, 및 하나 이상의 4가(tetravalent) 원소들을 포함할 수 있다. 반도체 층(110)은 비정질 층, 결정질 층 또는 이들의 조합으로 증착될 수 있다.
반도체 층(110)은 도펀트를 또한 포함할 수 있다. 이용될 수 있는 적합한 도펀트들은 Al, Sn, Ga, Ca, Si, Ti, Cu, Ge, In, Ni, Mn, Cr, V, Mg, SixNy, AlxOy, 및 SiC을 포함할 수 있다. 일 실시예에서, 도펀트는 알루미늄을 포함한다. 다른 실시예에서, 도펀트는 주석을 포함한다.
반도체 층(110)의 예들은 다음을 포함한다: ZnOxNy, SnOxNy, InOxNy, CdOxNy, GaOxNy, ZnSnOxNy, ZnInOxNy, ZnCdOxNy, ZnGaOxNy, SnInOxNy, SnCdOxNy, SnGaOxNy, InCdOxNy, InGaOxNy, CdGaOxNy, ZnSnInOxNy, ZnSnCdOxNy, ZnSnGaOxNy, ZnInCdOxNy, ZnInGaOxNy, ZnCdGaOxNy, SnInCdOxNy, SnInGaOxNy, SnCdGaOxNy, InCdGaOxNy, ZnSnInCdOxNy, ZnSnInGaOxNy, ZnInCdGaOxNy, 및 SnInCdGaOxNy. 반도체 층(110)의 예들은 다음의 도핑된 물질들을 포함한다: ZnOxNy:Al, ZnOxNy:Sn, SnOxNy:Al, InOxNy:Al, InOxNy:Sn, CdOxNy:Al, CdOxNy:Sn, GaOxNy:Al, GaOxNy:Sn, ZnSnOxNy:Al, ZnInOxNy:Al, ZnInOxNy:Sn, ZnCdOxNy:Al, ZnCdOxNy:Sn, ZnGaOxNy:Al, ZnGaOxNy:Sn, SnInOxNy:Al, SnCdOxNy:Al, SnGaOxNy:Al, InCdOxNy:Al, InCdOxNy:Sn, InGaOxNy:Al, InGaOxNy:Sn, CdGaOxNy:Al, CdGaOxNy:Sn, ZnSnInOxNy:Al, ZnSnCdOxNy:Al, ZnSnGaOxNy:Al, ZnInCdOxNy:Al, ZnInCdOxNy:Sn, ZnInGaOxNy:Al, ZnInGaOxNy:Sn, ZnCdGaOxNy:Al, ZnCdGaOxNy:Sn, SnInCdOxNy:Al, SnInGaOxNy:Al, SnCdGaOxNy:Al, InCdGaOxNy:Al, InCdGaOxNy:Sn, ZnSnInCdOxNy:Al, ZnSnInGaOxNy:Al, ZnInCdGaOxNy:Al, ZnInCdGaOxNy:Sn, 및 SnInCdGaOxNy:Al.
반도체 층(110)은 스퍼터링에 의해 증착될 수 있다. 일 실시예에서, 스퍼터링 타겟은 아연, 갈륨, 주석, 카드뮴, 인듐, 또는 이들의 조합물들과 같은 금속을 포함한다. 스퍼터링 타겟은 도펀트를 더 포함할 수 있다. 산소 함유 가스 및 질소 함유 가스는 반응성 스퍼터링에 의해 반도체 층(110)을 증착하도록 챔버 내로 유입된다. 일 실시예에서, 질소 함유 가스는 N2를 포함한다. 다른 실시예에서, 질소 함유 가스는 N2O, NH3, 또는 이들의 조합물들을 포함한다. 일 실시예에서, 산소 함유 가스는 O2를 포함한다. 다른 실시예에서, 산소 함유 가스는 N2O를 포함한다. 질소 함유 가스 중 질소 및 산소 함유 가스 중 산소는 스퍼터링 타겟으로부터의 금속과 반응하여 금속, 산소, 질소, 및 선택적으로 도펀트를 포함하는 반도체 물질을 기판상에 형성한다. 일 실시예에서, 질소 함유 가스 및 산소 함유 가스는 별개의 가스들이다. 다른 실시예에서, 질소 함유 가스 및 산소 함유 가스는 동일한 가스를 포함한다. B2H6, CO2, CO, CH4 및 이들의 조합물들과 같은 추가적인 첨가물 또한 스퍼터링 동안 챔버에 제공될 수 있다.
반도체 층(110)이 증착된 후, 도전성 층(112)이 증착될 수 있다. 일 실시예에서, 도전성 층(112)은 알루미늄, 텅스텐, 몰리브덴, 크롬, 탄탈, 및 이들의 조합물들과 같은 금속을 포함할 수 있다. 도전성 층(112)은 PVD를 이용함으로써 증착될 수 있다.
도전성 층(112)이 증착된 후, 소스 전극(114), 드레인 전극(116), 및 능동 채널(118)이 도전성 층(112)의 일부들을 에칭하여 제거함으로써 규정될 수 있다. 반도체 층(110)의 부분들 또한 에칭에 의해 제거될 수 있다. 도시되지 않았지만, 캡핑 층(또는 에칭 스탑 층)이 도전성 층을 증착하기 전에 반도체 층(110) 위에 증착될 수 있다. 에칭 스탑 층은 에칭 동안 과도한 플라즈마 노출로부터 능동 채널(118)을 보호하도록 기능한다.
반도체 층(110) 위에 그리고 능동 채널(118) 내에, 제 1 캡핑 층(120)이 증착될 수 있다. 일 실시예에서, 제 1 캡핑 층(120)은 실리콘 산화물을 포함할 수 있다. 다른 실시예에서, 제 1 캡핑 층(120)은 실리콘 산질화물을 포함할 수 있다. 일 실시예에서, 제 1 캡핑 층(120)은 PECVD에 의해 증착될 수 있다. 다른 실시예에서, 제 1 캡핑 층(120)은 CVD에 의해 증착될 수 있다. 다른 실시예에서, 제 1 캡핑 층(120)은 실리콘 탄화물을 포함할 수 있다. 다른 실시예에서, 제 1 캡핑 층(120)은 비정질 탄소를 포함할 수 있다.
제 1 캡핑 층(120)을 증착하기 위해서, 실리콘 함유 가스가 처리 챔버 내로 유입될 수 있다. 일 실시예에서, 실리콘 함유 가스는 SiH4를 포함할 수 있다. 다른 실시예에서, 실리콘 함유 가스는 TEOS를 포함할 수 있다. 실리콘 함유 가스에 부가하여, N2O, NO, NO2, O2, CO, CO2, NH3, 및 이들의 조합물들도 유입될 수 있다. N2O 및 실리콘 함유 가스들은 약 20:1 내지 약 40:1의 N2O 대 실리콘 함유 가스의 유동율(flow ratio)로 유입될 수 있다. 실리콘 기반 TFT들(즉, 실리콘을 포함하는 반도체 층들)에서 이용되는 전통적인 실리콘 질화물 캡핑 층 내의 수소 및 질소는 TFT에 대한 수소 및 질소 효과를 밸런싱하기에 충분한 산소를 가지지 않을 수 있고 따라서 임계 전압에 있어서 음의 시프트를 유발할 수 있다. 제 1 캡핑 층(120) 내의 산소 함유량은 SiH4 대 N2O의 비율을 제어함으로써 조정될 수 있다. 산소 함유량은 너무 높아서는 안 된다. 제 1 캡핑 층(120) 내의 산소 함유량이 너무 높은 경우, 온-전류(on-current)(Ion) 또는 이동도가 상당히 감소될 수 있다. 높은 산소 함유량은 전기장 하에서의 전자 이동에 영향을 줄 수 있는 상부 층 상의 강한 양의 전하의 소스-드레인 패터닝 동안 손상되는 반도체 층의 영역을 늘릴 수 있다. 실리콘 함유 가스 및 N2O 가스에 부가하여, 질소 가스(N2)도 유입될 수 있다.
실리콘 함유 가스 및 N2O 가스에 부가하여, PH3 가스가 유입될 수 있다. 수소는 TFT의 이동도를 증가시킨다. 따라서, PH3 가스는 PH3 가스에 존재하는 수소에 기인하여 TFT의 이동도를 증가시킬 수 있다. 그러나 수소는 TFT의 임계 전압이 시프트되어 더 음수가 되도록 할 수 있다. 따라서, 제 1 캡핑 층(120) 증착 동안 챔버에 존재하는 수소의 양은 사용자의 필요에 맞도록 밸런싱될 필요가 있다. 예를 들어, 사용자가 임계 전압을 기꺼이 희생하고자 하는 경우, 보다 높은 이동도가 성취될 수 있다. 일 실시예에서, PH3 가스 대 처리 챔버 내로 유입된 가스들의 총 수소 함유량의 비율은 약 1:190 내지 약 1:200 일 수 있다. 탄소 함유 제 1 캡핑 층(120)을 증착할 때, 유입될 수 있는 가스들은 N2, H2, 및 C2H2와 같은 탄소 함유 가스들을 포함한다.
제 1 캡핑 층(120)이 증착된 후, 제 1 캡핑 층(120)은 처리될 수 있다. 이러한 기술들 중 하나는 제 1 캡핑 층(120)의 표면을 패시베이션하기 위해 제 1 캡핑 층(120)을 플라즈마에 노출시키는 것을 포함한다. 일 실시예에서, 제 1 캡핑 층(120)은 N2O 또는 O2와 같은 산소 함유 가스를 포함하는 플라즈마에 노출될 수 있다. 다른 실시예에서, 산소 함유 플라즈마로의 노출 이후 제 1 캡핑 층(120)은 H2, Ar, N2, 또는 PH3를 포함하는 플라즈마에 노출될 수 있다. 다른 실시예에서, 제 1 캡핑 층(120)은 플라즈마 없이 N2O, He, H2, N2, O2, 또는 이들의 조합물들과 같은 산소 함유 가스에 노출될 수 있다. 다른 실시예에서, 제 1 캡핑 층(120)은 산소 함유 가스로의 노출 이후 산소 함유 플라즈마에 노출될 수 있다.
제 2 캡핑 층(122)은 제 1 캡핑 층(120) 위에 증착될 수 있다. 일 실시예에서, 제 2 캡핑 층(122)은 제 1 캡핑 층(120)과 상이한 조성을 가진다. 다른 실시예에서, 제 2 캡핑 층(122)은 제 1 캡핑 층(120)과 동일한 조성을 가진다. 제 1 캡핑 층(120) 및 제 2 캡핑 층(122)이 동일한 조성을 가지는 경우, 제 1 캡핑 층(120) 및 제 2 캡핑 층(122)은 단일 증착 단계에서 증착될 수 있다. 일 실시예에서 제 1 캡핑 층(120) 및 제 2 캡핑 층(122)은, 능동 채널(118)에서 반도체 층(110)과의 계면에서의 산소 함유량이 층의 나머지 전체의 산소 함유량보다 높도록 층 전체에서 변화하는 조성 구배(gradient)로 단일 처리 단계에서 증착된 단일 층을 포함한다. 제 1 캡핑 층(120) 및 제 2 캡핑 층(122)의 총 두께 중에서, 제 1 캡핑 층은 전체 두께의 약 5 퍼센트 내지 약 20 퍼센트를 포함할 수 있다. 일 실시예에서, 제 1 캡핑 층(120)의 두께는 약 75 Å 내지 약 125 Å 일 수 있다.
제 2 캡핑 층(122)이 증착된 후, 제 2 캡핑 층(122)은 처리될 수 있다. 이러한 기술들 중 하나는 제 2 캡핑 층(122)의 표면을 패시베이션하기 위해서 제 2 캡핑 층(122)을 플라즈마에 노출시키는 것을 포함한다. 일 실시예에서, 제 2 캡핑 층(122)은 N2O 또는 O2와 같은 산소 함유 가스를 포함하는 플라즈마에 노출될 수 있다. 다른 실시예에서, 산소 함유 플라즈마로의 노출 이후 제 2 캡핑 층(122)은 H2, Ar, N2, 또는 PH3를 포함하는 플라즈마에 노출될 수 있다. 다른 실시예에서, 제 2 캡핑 층(122)은 플라즈마 없이 N2O 또는 O2와 같은 산소 함유 가스에 노출될 수 있다. 다른 실시예에서, 제 2 캡핑 층(122)은 산소 함유 가스로의 노출 이후 산소 함유 플라즈마에 노출될 수 있다.
도 1g에 도시된 것처럼, 능동 채널(118)은 게이트 유전체 층(106), 제 1 캡핑 층(120), 소스 전극(114) 및 드레인 전극(116)과 인터페이싱 한다. 따라서 다양한 층들의 상이한 캐리어 농도, 이동도, 밴드 갭, 도전율, 등에 기인하여 능동 채널(118)은 꽤 다용도(versatile)일 필요가 있다. 능동 채널이 실리콘 기반인 경우, 고도로 도핑된 실리콘이 단순한 실리콘 대신에 능동 층과 금속 전극 사이의 접촉 저항을 개선시키는데 이용된다.
놀랍게도, 능동 채널이 산소, 질소, 및 아연, 인듐, 카드뮴, 주석, 갈륨으로 이루어진 그룹으로부터 선택된 하나 이상의 원소들을 포함하는 경우 능동 채널의 특성들은 사용자의 필요에 맞추어 조정될 수 있음이 발견되었다. 예를 들어, 단지 하나의 층보다는, 능동 채널은 다수의 층들을 포함할 수 있고, 이러한 층들은 각각 산소, 질소, 및 아연, 인듐, 카드뮴, 주석, 갈륨으로 이루어진 그룹으로부터 선택된 하나 이상의 원소들을 포함하지만 이러한 각각의 층은 캐리어 농도, 이동도, 밴드 갭, 도전율, 및 조성과 같은 상이한 반도체 특성들을 가진다. 일 실시예에서, 능동 층에 대한 다수의 층들은 상이한 원소들을 포함할 수도 있다. 다수의 층들의 목적은 능동 층과 게이트 유전체 층 간의 계면 및 능동 층과 캡핑 층 간의 계면을 수용하기 위함이다. 다수의 층들은 최상의 가능한 성능을 성취하기 위해서 능동 층들에서 생성된 전위를 조정한다. 다수의 능동 층들은 원치 않는 종들의 확산을 막거나 원치 않는 공정 조건들로부터의 부착을 막기 위한 장벽을 생성하는데 이용될 수 있다.
도 2는 일 실시예에 따른 능동 채널(200)의 개략적 단면도이다. 능동 채널(200)은 3개의 층들, 즉 게이트 유전체 층에 인접하는 게이트 제어 층(202), 벌크 층(204), 및 소스 전극, 드레인 전극, 및 캡핑 층에 인접하는 백 채널 계면 제어 층(206)을 포함한다. 게이트 제어 층(202), 벌크 층(204) 및 백 채널 계면 제어 층(206) 각각은 캐리어 농도, 이동도, 밴드 갭, 결정 배향, 결정 프랙션(crystal fraction) 또는 화학적 조성과 같은 상이한 반도체 특성들을 가질 수 있다. 층들 간의 특성들의 변화는 갑작스럽거나 점진적일 수 있다. 부가적으로 층들의 두께는 일 실시예에서 균일하지 않을 수 있다.
게이트 제어 층(202)은 이상적으로 대부분의 전류가 흐를 층이다. 따라서 게이트 제어 층(202)을 통하는 전류는 벌크 층(204) 및 백 채널 계면 제어 층(206)을 통하는 전류보다 훨씬 크다. 일 실시예에서, 게이트 제어 층(202)은 약 10 Å 내지 약 100 Å의 두께를 가질 수 있다. 다른 실시예에서, 게이트 제어 층(202)은 약 50 Å 내지 약 100 Å의 두께를 가질 수 있다. 게이트 유전체 층과의 계면에 기인하여, 게이트 제어 층(202)은 벌크 층(204) 및 계면 제어 층(206)에 비해 높은 이동도를 가질 수 있다. 일 실시예에서, 게이트 제어 층(202)은 단일 층을 포함할 수 있다. 일 실시예에서, 단일 게이트 제어 층(202)은 조성, 농도, 이동도, 밴드 갭, 결정 배향 또는 결정 프랙션이 층에 걸쳐 변하도록 층들 전체에서 그레이드화(grade)될 수 있다. 이러한 변화는 게이트 제어 층(202)의 증착 동안 상이한 가스 첨가물들을 이용하거나 게이트 제어 층(202)의 증착 동안 상이한 양의 다양한 처리 가스들을 이용한 결과로서 발생할 수 있다.
다른 실시예에서, 게이트 제어 층(202)은 다수의 층들로 분해될 수 있다. 다수의 층들은 캐리어 농도, 이동도, 밴드 갭, 결정 배향, 결정 프랙션 또는 화학적 조성과 같은 상이한 반도체 특성들, 및 상이한 두께도 가질 수 있다. 높거나 낮은 도전율 층이 다중-층 게이트 제어 층(202)의 층들 중 하나로서 이용될 수 있다. 높거나 낮은 캐리어 농도를 갖는 층이 다중-층 게이트 제어 층(202)의 층들 중 하나로서 이용될 수 있다. 상이한 밴드 갭을 갖는 층이 다중-층 게이트 제어 층(202)의 층들 중 하나로서 이용될 수 있다.
단일 층 또는 다중-층 구조로서 게이트 제어 층(202)을 증착하기 이전에, 스퍼터링 타겟이 일정 시간 기간 동안 시즈닝(season)될 수 있다. 일 실시예에서, 상기 시간 기간은 약 30 초일 수 있다. 타겟은 아르곤, 질소 및 암모니아와 같은 처리 가스들을 공급하면서 미리 결정된 시간 기간 동안 타겟에 DC 전력을 전달함으로써 시즈닝될 수 있다. 일 실시예에서, 아르곤 대 암모니아의 비율은 약 12:1일 수 있다. 다른 실시예에서, 질소 대 암모니아의 비율은 약 50:1일 수 있다. 다른 실시예에서, 아르곤 대 질소의 비율은 약 12:5 일 수 있다. 처리 챔버는 약 섭씨 100 도 내지 약 300 도의 온도로 유지될 수 있다. 다른 실시예에서, 처리 챔버는 섭씨 약 180 도 내지 약 200 도의 온도로 유지될 수 있다.
게이트 제어 층(202)을 증착한 후, 벌크 층(204)이 증착될 수 있다. 벌크 층(204)은 소스 전극과 드레인 전극 간의 채널을 따라 낮은 도전율을 가질 수 있고 게이트 제어 층과 소스 및 드레인 전극들 사이에서는 높은 도전율을 가질 수 있다. 벌크 층(204)에는 낮은 국소 전하 트랩핑(trapping)이 있을 수 있다. 벌크 층(204)은 단일 층으로 증착될 수 있다. 일 실시예에서, 벌크 층(204)은 층에 걸친 이동도, 조성, 캐리어 농도, 도전율 또는 밴드 갭의 변화로 그레이드화(grade)될 수 있다. 다른 실시예에서, 벌크 층(204)은 다수의 층들을 포함할 수 있다. 일 실시예에서, 다중-층 벌크 층의 층들 중 하나는 다중-층 벌크 층이 높은 도전율과 낮은 도전율 사이에서 교번(alternate)하도록(즉, 높고-낮고-높은 또는 낮고-높고-낮은 도전성 층들) 높거나 낮은 도전율을 가질 수 있다. 다른 실시예에서, 다중-층 벌크 층의 층들 중 하나는 높거나 낮은 캐리어 농도를 가질 수 있다(즉, 높고-낮고-높은 또는 낮고-높고-낮은 캐리어 농도 층들). 다른 실시예에서, 다중-층 벌크 층의 층들 중 하나는 상이한 밴드 갭을 가질 수 있다. 일 실시예에서, 벌크 층(204)은 약 200 Å 내지 약 300 Å의 전체 두께를 가질 수 있다. 벌크 층(204)이 다수의 층들을 포함하는 경우, 다수의 층들은 캐리어 농도, 이동도, 밴드 갭, 결정 배향, 결정 프랙션 또는 화학적 조성과 같은 상이한 반도체 특성들, 및 상이한 두께도 가질 수 있다.
벌크 층(204)의 증착에 뒤이어, 백 채널 계면 제어 층(206)이 증착될 수 있다. 일 실시예에서, 백 채널 계면 제어 층(206)은 약 50 Å 내지 약 200 Å의 두께를 가질 수 있다. 백 채널 계면 제어 층(206)은 채널 물질과 패시베이션 또는 캡핑 층 간의 더 적은 트랩핑을 유발할 수 있다. 백 채널 계면 제어 층(206)의 낮은 도전율은 결과적으로 소스 전극과 드레인 전극 사이의 낮은 도전율 및 게이트 제어 층(202)과 소스 및 드레인 전극들 사이의 높은 도전율을 초래한다. 더 낮은 국소 전하 트랩핑이 백 채널 계면 제어 층(206)에서, 그리고 계면 제어 층(206)과 벌크 층(204) 사이에서 발생할 수 있다. 백 채널 계면 제어 층(206)은 또한 임의의 원치 않는 종들의 확산으로부터 벌크 층(204) 및 게이트 제어 층(202)을 보호한다.
백 채널 계면 제어 층(206)은 단일 층을 포함할 수 있다. 백 채널 계면 제어 층(206)이 단일 층인 경우, 층은 그레이드화될 수 있다. 일 실시예에서, 백 채널 계면 제어 층(206)은 다수의 층들을 포함할 수 있다. 다수의 층들은 캐리어 농도, 이동도, 밴드 갭, 결정 배향, 결정 프랙션 또는 화학적 조성과 같은 상이한 반도체 특성들, 및 상이한 두께도 가질 수 있다. 다수의 층들이 이용될 때, 높거나 낮은 도전율 층이 삽입될 수 있거나 높거나 낮은 캐리어 농도를 갖는 층 또는 상이한 밴드 갭을 갖는 층이 백 채널 계면 제어 층(206)의 다중-층 구조 내로 삽입될 수 있다. (다중-층으로 증착될 때) 다중-층 백 채널 계면 제어 층(206)의 마지막 층은 벌크 층(204) 또는 게이트 제어 층(202)을 위해 이용되는 것과는 상이한 가스 첨가물들을 이용하여 증착될 수 있다. 마지막 층은 높거나 낮은 도전율, 캐리어 농도, 또는 밴드 갭을 가질 수 있다. 일 실시예에서, 백 채널 계면 제어 층(206)은 소스 및 드레인 전극들과 접촉하는 영역에 비하여 능동 채널의 영역에서 상이한 막 특성들을 가지도록 부분적으로 또는 완전히 변환될 수 있다. 게이트 제어 층들이 집합적으로 제 1 두께를 가지고, 백 채널 계면 제어 층들이 집합적으로 제 1 두께보다 큰 제 3 두께를 가지고, 벌크 층들이 집합적으로 제 3 두께보다 큰 제 2 두께를 가질 수 있다.
도 3은 다른 실시예에 따른 능동 채널(300)의 개략적 단면도이다. 도 3에 도시된 능동 채널(300)은 게이트 제어 층을 포함하는 3개의 층들(302, 304, 306), 벌크 층을 포함하는 3개의 층들(308, 310, 312), 및 백 채널 계면 제어 층을 포함하는 3개의 층들(314, 316, 318)을 가진다. 3개의 층들이 게이트 제어 층, 벌크 층 및 백 채널 계면 제어 층 각각에 대해 도시되었지만 보다 많거나 적은 층들이 존재할 수 있음이 이해되어야 한다. 두께, 캐리어 농도, 이동도, 밴드 갭, 결정 배향, 결정 프랙션 또는 화학 조성은 층들 사이에서 상이할 수 있다.
시간 기간 전력 시간 Ar N2 N2O NH3
　 W 초 sccm sccm sccm sccm
A 500 30 120 500 0 10
B 10 12 120 500 0 0
1 500 30 120 500 0 0
2 500 36 120 500 40 0
3 500 24 120 500 0 0
4 500 30 120 500 30 0
5 500 24 120 500 0 0
6 500 300 120 500 30 0
7 1000 24 120 500 30 0
8 1000 24 120 500 40 0
9 1000 24 120 500 50 0
표 1은 일 실시예에 따라 다중-층 능동 채널을 형성하기 위한 처리 조건들을 도시한다. 모든 층들은 약 70,000 세제곱 센티미터의 부피를 갖는 챔버에서 약 4650 제곱 센티미터의 면적을 갖고 2.2 원자 퍼센트 Sn으로 도핑된 아연 타겟을 DC 스퍼터링함으로써 증착되었다. 시간 기간 A에서, 스퍼터링 타겟은 시즈닝된다. 시간 기간 B에서, 가스는 시즈닝 단계로부터 게이트 제어 층을 증착하기 위한 증착 단계로 전이(transition)된다. 시간 기간들 1 내지 5는 게이트 제어 층들의 증착을 위한 것이다. 시간 기간 6은 벌크 층을 위한 것이고 시간 기간들 7 내지 9는 백 채널 계면 제어 층들을 위한 것이다.
시간 기간 1에서, 게이트 제어 층의 최초 층이 증착된다. 그 후 시간 기간 2에서, 질소 및 아르곤 가스들에 부가하여 아산화질소를 유입시킴으로써 높은 산화 층이 증착된다. 그 후, 시간 기간 3에서, 아산화질소는 중단되고 아르곤 및 질소가 계속 유입된다. 시간 기간 4에서, 아산화질소가 다시 유입되지만, 시간 기간 3에서보다 낮은 유량으로 유입된다. 따라서, 시간 기간 4에서 증착된 층은 시간 기간들 1 및 3에서 증착된 층보다 높은 산화를 가지는 한편, 시간 기간 2에서보다 낮은 산화를 가진다. 시간 기간 5에서 벌크 층으로 전이하기 위해 전이 층이 증착된다.
벌크 층이 증착된 후, 백 채널 계면 제어 층들이 증착된다. 백 채널 계면 제어 층들의 증착 동안, 제공되는 아산화질소는 층들에 걸친 산화 구배를 생성하기 위해 점진적으로 증가된다. 부가적으로, 인가된 전력은 게이트 제어 및 벌크 층 증착들 동안 인가된 전력의 2배이다.
시간 기간 전력 시간 Ar N2 N2O NH3
　 W 초 sccm sccm sccm sccm
1 500 30 120 500 0 0
2 500 36 120 500 13 0
3 500 18 120 500 0 0
4 500 18 120 500 30 0
5 1500 12 120 500 30 0
6 800 18 120 500 30 0
7 500 300 120 500 30 0
8 1000 24 120 500 30 0
9 1000 24 120 500 40 0
10 1000 24 120 500 50 0
11 1000 24 120 500 60 0
12 1000 24 120 500 70 0
13 500 60 120 500 0 0
표 2는 다른 실시예에 따라 다중-층 능동 채널을 형성하기 위한 처리 조건들을 도시한다. 모든 층들은 약 70,000 세제곱 센티미터의 부피를 갖는 챔버에서 약 4650 제곱 센티미터의 면적을 갖고 2.2 원자 퍼센트 Sn으로 도핑된 아연 타겟을 DC 스퍼터링함으로써 증착되었다. 시간 기간들 1 내지 6은 게이트 제어 층들의 증착을 위한 것이다. 시간 기간 7은 벌크 층을 위한 것이고 시간 기간들 8 내지 13은 백 채널 계면 제어 층들을 위한 것이다.
시간 기간 1 동안, 게이트 제어 층의 최초 층이 증착된다. 그 후 시간 기간 2에서, 적은 양의 아산화질소를 유입시킴으로써 낮은 산화 층이 증착된다. 그 후, 시간 기간 3에서, 아산화질소는 중단된다. 시간 기간 4에서, 아산화질소를 다시 유입시키지만 시간 기간 3에서보다 높은 유량으로 유입시킴으로써 높은 산화 층이 증착된다. 시간 기간 5에서, 아산화질소가 계속해서 유입되는 동안 전력은 램프 업(ramp up)된다. 그 후 시간 기간 6에서, 게이트 제어로부터 벌크 층으로 전이하기 위해 전이 층이 증착된다.
벌크 층이 증착된 후, 백 채널 계면 제어 층들이 증착된다. 계면 제어 층들이 그레이드화되도록 아산화질소의 양은 점진적으로 램프 업 되는 한편 아르곤, 질소, 및 전력은 일정하게 유지된다. 백 채널 계면 제어 층들의 최종 층은 종단(termination) 층이고 아산화질소 없이 보다 낮은 전력에서 증착된다.
시간 기간 전력 시간 Ar N2 N2O NH3
　 W 초 sccm sccm sccm sccm
A 500 30 120 500 0 10
1 2300 30 120 500 30 0
2 500 18 120 500 0 0
3 800 30 120 500 30 0
4 1800 24 120 500 30 0
5 500 30 120 500 30 0
6 1500 24 120 500 30 0
7 500 30 120 500 30 0
8 1000 18 120 500 30 0
9 500 240 120 500 30 0
10 1000 24 120 500 30 0
11 1000 24 120 500 40 0
12 1000 24 120 500 50 0
13 1000 24 120 500 60 0
14 1000 24 120 500 70 0
15 1000 24 120 500 80 0
표 3은 다른 실시예에 따라 다중-층 능동 채널을 형성하기 위한 처리 조건들을 도시한다. 모든 층들은 약 70,000 세제곱 센티미터의 부피를 갖는 챔버에서 약 4650 제곱 센티미터의 면적을 갖고 2.2 원자 퍼센트 Sn으로 도핑된 아연 타겟을 DC 스퍼터링함으로써 증착되었다. 시간 기간 A에서, 스퍼터링 타겟은 시즈닝된다. 시간 기간들 1 내지 7은 게이트 제어 층들의 증착을 위한 것이다. 시간 기간 8-10은 벌크 층을 위한 것이고 시간 기간들 11 내지 15는 백 채널 계면 제어 층들을 위한 것이다.
시간 기간 1 동안, 타겟 시즈닝으로부터 암모니아가 중단되고, 게이트 제어 층들의 최초 층을 증착하기 위해 아산화질소가 유입되며 전력이 램프 업된다. 그 후 시간 기간 2에서, 아산화질소는 중단되고 전력 레벨은 떨어진다. 그 후 시간 기간 3에서, 아산화질소가 다시 유입되고 전력은 약간 램프 업된다. 시간 기간들 4 내지 7에서, 전력은 변하지만 아산화질소는 동일한 속도로 지속된다. 시간 기간 3에서, 낮은 도전율 층이 증착된다. 그 후 시간 기간 4에서, 층이 보다 높은 전력 레벨에서 증착된다. 그 후 시간 기간 5에서, 또 다른 낮은 도전율 층이 증착되고 이후 또 다른 층이 시간 기간 6에서 보다 높은 전력 레벨로 증착된다. 시간 기간 7에서, 게이트 제어로부터 벌크 층들로 전이하도록 전이 층이 증착된다.
시간 기간 8에서, 제 1 벌크 층이 증착된다. 본질적으로 증착 조건들인, 시간 기간 8 내지 시간 기간 10에서, 층이 보다 낮은 전력으로 증착된다. 벌크 층들의 증착에 이어, 백 채널 계면 제어 층들이 증착된다. 백 채널 계면 제어 증착 동안, 아산화질소가 시간 기간들 11 내지 15 동안 점진적으로 증가된다.
단일 층 대신에 다수의 층들을 증착함으로써, 능동 채널이 사용자의 필요에 맞추어 조정되고 보다 안정된 TFT가 제조될 수 있다.
상기 내용은 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 실시예들 및 추가적인 실시예들도 본 발명의 범위를 벗어나지 않고 고안될 수 있으며, 본 발명의 범위는 뒤따르는 청구범위에 의해 결정된다.

Claims (15)

  1. 박막 트랜지스터로서,
    게이트 전극 및 기판 위에 배치되는 게이트 유전체 층;
    상기 기판에 대향하여 상기 게이트 유전체 층에 결합되는 능동 채널; 및
    하나 또는 그 초과의 산화질화물 백 채널 계면 제어 층들 중 적어도 하나에 결합되는 소스 및 드레인 전극들
    을 포함하고, 상기 능동 채널은:
    아연, 인듐, 주석, 카드뮴 및 갈륨으로 이루어진 그룹으로부터 선택되는 하나 또는 그 초과의 원소들 및 산소, 질소를 포함하고 제 1 조성을 가진 하나 또는 그 초과의 산화질화물 게이트 제어 층들 ― 상기 하나 또는 그 초과의 산화질화물 게이트 제어 층들 중 적어도 하나는 상기 게이트 유전체 층과 접촉함 ―;
    상기 하나 또는 그 초과의 산화질화물 게이트 제어 층들 중 적어도 하나와 접촉하는 하나 또는 그 초과의 산화질화물 벌크 층들 ― 상기 하나 또는 그 초과의 산화질화물 벌크 층들은 아연, 인듐, 주석, 카드뮴 및 갈륨으로 이루어진 그룹으로부터 선택되는 하나 또는 그 초과의 원소들 및 산소, 질소를 포함하고 상기 제 1 조성과는 상이한 제 2 조성을 가짐 ―; 및
    상기 하나 또는 그 초과의 산화질화물 벌크 층들 중 적어도 하나와 접촉하는 상기 하나 또는 그 초과의 산화질화물 백 채널 계면 제어 층들 ― 상기 하나 또는 그 초과의 산화질화물 백 채널 계면 제어 층들은 아연, 인듐, 주석, 카드뮴 및 갈륨으로 이루어진 그룹으로부터 선택되는 하나 또는 그 초과의 원소들 및 산소, 질소를 포함하고 상기 제 1 조성 및 상기 제 2 조성 중 하나 이상과는 상이한 제 3 조성을 가짐 ―
    을 포함하는, 박막 트랜지스터.
  2. 제 1 항에 있어서,
    상기 하나 또는 그 초과의 게이트 제어 층들은 집합적으로 제 1 두께를 가지고, 상기 하나 또는 그 초과의 벌크 층들은 집합적으로 제 2 두께를 가지며, 상기 하나 또는 그 초과의 백 채널 계면 제어 층들은 집합적으로 제 3 두께를 가지고, 상기 제 2 두께는 상기 제 3 두께보다 크고 상기 제 3 두께는 상기 제 1 두께보다 큰,
    박막 트랜지스터.
  3. 제 2 항에 있어서,
    상기 하나 또는 그 초과의 게이트 제어 층들은 제 1 이동도(mobility)를 가지고, 상기 하나 또는 그 초과의 벌크 층들은 제 2 이동도를 가지며, 상기 하나 또는 그 초과의 백 채널 계면 제어 층들은 제 3 이동도를 가지고, 상기 제 1 이동도, 상기 제 2 이동도, 및 상기 제 3 이동도는 상이하며, 상기 하나 또는 그 초과의 게이트 제어 층들은 제 1 도전율을 가지고, 상기 하나 또는 그 초과의 벌크 층들은 제 2 도전율을 가지며, 상기 하나 또는 그 초과의 백 채널 계면 제어 층들은 제 3 도전율을 가지고, 상기 제 1 도전율, 상기 제 2 도전율, 및 상기 제 3 도전율은 상이한,
    박막 트랜지스터.
  4. 제 1 항에 있어서,
    상기 하나 또는 그 초과의 게이트 제어 층들은 집합적으로 복수의 층들을 포함하고,
    상기 하나 또는 그 초과의 벌크 층들은 집합적으로 복수의 층들을 포함하며,
    상기 하나 또는 그 초과의 백 채널 계면 제어 층들은 집합적으로 복수의 층들을 포함하는,
    박막 트랜지스터.
  5. 박막 트랜지스터 제조 방법으로서,
    게이트 전극 및 기판 위에 게이트 유전체 층을 증착하는 단계;
    상기 게이트 유전체 층 위에 능동 채널을 형성하는 단계;
    하나 또는 그 초과의 산화질화물 백 채널 계면 제어 층들의 최상부 층 상에 도전성 층을 증착하는 단계; 및
    소스 및 드레인 전극들을 규정하고 상기 하나 또는 그 초과의 산화질화물 백 채널 계면 제어 층들의 최상부 층을 노출시키기 위해서 상기 도전성 층을 패터닝하는 단계
    를 포함하고, 상기 형성하는 단계는:
    아연, 인듐, 주석, 카드뮴 및 갈륨으로 이루어진 그룹으로부터 선택되는 하나 또는 그 초과의 원소들 및 산소, 질소를 포함하는 하나 또는 그 초과의 산화질화물 게이트 제어 층들을 증착하는 단계 ― 상기 하나 또는 그 초과의 산화질화물 게이트 제어 층들은 제 1 조성을 가지는 적어도 하나 이상의 층을 포함하며, 상기 하나 또는 그 초과의 산화질화물 게이트 제어 층들 중 적어도 하나는 상기 게이트 유전체 층과 접촉함 ―;
    상기 하나 또는 그 초과의 산화질화물 게이트 제어 층들 중 적어도 하나와 접촉하는 하나 또는 그 초과의 산화질화물 벌크 층들을 증착하는 단계 ― 상기 하나 또는 그 초과의 산화질화물 벌크 층들은 아연, 인듐, 주석, 카드뮴 및 갈륨으로 이루어진 그룹으로부터 선택되는 하나 또는 그 초과의 원소들 및 산소, 질소를 포함하고 상기 제 1 조성과는 상이한 제 2 조성을 가짐 ―; 및
    상기 하나 또는 그 초과의 산화질화물 벌크 층들 중 적어도 하나와 접촉하는 상기 하나 또는 그 초과의 산화질화물 백 채널 계면 제어 층들을 증착하는 단계 ― 상기 하나 또는 그 초과의 산화질화물 백 채널 계면 제어 층들은 아연, 인듐, 주석, 카드뮴 및 갈륨으로 이루어진 그룹으로부터 선택되는 하나 또는 그 초과의 원소들 및 산소, 질소를 포함하고 상기 제 1 조성 및 상기 제 2 조성 중 하나 이상과는 상이한 제 3 조성을 가짐 ―
    를 포함하는, 박막 트랜지스터 제조 방법.
  6. 제 5 항에 있어서,
    상기 하나 또는 그 초과의 게이트 제어 층들은 집합적으로 제 1 두께를 가지고, 상기 하나 또는 그 초과의 벌크 층들은 집합적으로 제 2 두께를 가지며, 상기 하나 또는 그 초과의 백 채널 계면 제어 층들은 집합적으로 제 3 두께를 가지고, 상기 제 2 두께는 상기 제 3 두께보다 크고 상기 제 3 두께는 상기 제 1 두께보다 큰,
    박막 트랜지스터 제조 방법.
  7. 제 6 항에 있어서,
    상기 하나 또는 그 초과의 게이트 제어 층들은 제 1 이동도를 가지고, 상기 하나 또는 그 초과의 벌크 층들은 제 2 이동도를 가지며, 상기 하나 또는 그 초과의 백 채널 계면 제어 층들은 제 3 이동도를 가지고, 상기 제 1 이동도, 상기 제 2 이동도, 및 상기 제 3 이동도는 상이한,
    박막 트랜지스터 제조 방법.
  8. 제 7 항에 있어서,
    상기 하나 또는 그 초과의 게이트 제어 층들은 제 1 도전율을 가지고, 상기 하나 또는 그 초과의 벌크 층들은 제 2 도전율을 가지며, 상기 하나 또는 그 초과의 백 채널 계면 제어 층들은 제 3 도전율을 가지고, 상기 제 1 도전율, 상기 제 2 도전율, 및 상기 제 3 도전율은 상이한,
    박막 트랜지스터 제조 방법.
  9. 제 5 항에 있어서,
    상기 하나 또는 그 초과의 게이트 제어 층들은 집합적으로 복수의 층들을 포함하고, 상기 하나 또는 그 초과의 백 채널 계면 제어 층들은 집합적으로 복수의 층들을 포함하는,
    박막 트랜지스터 제조 방법.
  10. 박막 트랜지스터 제조 방법으로서,
    게이트 전극 및 기판 위에 게이트 유전체 층을 증착하는 단계;
    상기 게이트 유전체 층 위에 능동 채널을 형성하는 단계;
    하나 또는 그 초과의 백 채널 계면 제어 층들의 최상부 층 상에 도전성 층을 증착하는 단계; 및
    소스 및 드레인 전극들을 규정하고 상기 하나 또는 그 초과의 백 채널 계면 제어 층들의 최상부 층을 노출시키기 위해서 상기 도전성 층을 패터닝하는 단계
    를 포함하고, 상기 형성하는 단계는:
    아연, 인듐, 주석, 카드뮴 및 갈륨으로 이루어진 그룹으로부터 선택되는 하나 또는 그 초과의 원소들 및 산소, 질소를 포함하는 하나 또는 그 초과의 게이트 제어 층들을 증착하는 단계 ― 상기 하나 또는 그 초과의 게이트 제어 층들은 제 1 조성을 가지는 적어도 하나 이상의 층을 포함하며, 상기 하나 또는 그 초과의 게이트 제어 층들 중 적어도 하나는 상기 게이트 유전체 층과 접촉하며, 하나 또는 그 초과의 게이트 제어 층들을 증착하는 단계는 아르곤, 질소 함유 가스 및 산소 함유 가스를 스퍼터링 챔버 내로 유입시키는 단계 및 아연 함유 타겟을 스퍼터링하는 단계를 포함함 ―;
    상기 하나 또는 그 초과의 게이트 제어 층들 중 적어도 하나와 접촉하는 하나 또는 그 초과의 벌크 층들을 증착하는 단계 ― 상기 하나 또는 그 초과의 벌크 층들은 아연, 인듐, 주석, 카드뮴 및 갈륨으로 이루어진 그룹으로부터 선택되는 하나 또는 그 초과의 원소들 및 산소, 질소를 포함하고 상기 제 1 조성과는 상이한 제 2 조성을 가짐 ―; 및
    상기 하나 또는 그 초과의 벌크 층들 중 적어도 하나와 접촉하는 상기 하나 또는 그 초과의 백 채널 계면 제어 층들을 증착하는 단계 ― 상기 하나 또는 그 초과의 백 채널 계면 제어 층들은 아연, 인듐, 주석, 카드뮴 및 갈륨으로 이루어진 그룹으로부터 선택되는 하나 또는 그 초과의 원소들 및 산소, 질소를 포함하고 상기 제 1 조성 및 상기 제 2 조성 중 하나 이상과는 상이한 제 3 조성을 가짐 ―
    를 포함하는, 박막 트랜지스터 제조 방법.
  11. 제 10 항에 있어서,
    상기 산소 함유 가스는 아산화질소를 포함하고, 상기 질소 함유 가스는 질소를 포함하며, 상기 하나 또는 그 초과의 게이트 제어 층들은 집합적으로 복수의 층들을 포함하고, 상기 게이트 제어 층들 중 적어도 둘의 조성은 상이한,
    박막 트랜지스터 제조 방법.
  12. 박막 트랜지스터 제조 방법으로서,
    게이트 전극 및 기판 위에 게이트 유전체 층을 증착하는 단계;
    상기 게이트 유전체 층 위에 능동 채널을 형성하는 단계;
    하나 또는 그 초과의 백 채널 계면 제어 층들의 최상부 층 상에 도전성 층을 증착하는 단계; 및
    소스 및 드레인 전극들을 규정하고 상기 하나 또는 그 초과의 백 채널 계면 제어 층들의 최상부 층을 노출시키기 위해서 상기 도전성 층을 패터닝하는 단계
    를 포함하고, 상기 형성하는 단계는:
    아연, 인듐, 주석, 카드뮴 및 갈륨으로 이루어진 그룹으로부터 선택되는 하나 또는 그 초과의 원소들 및 산소, 질소를 포함하는 하나 또는 그 초과의 게이트 제어 층들을 증착하는 단계 ― 상기 하나 또는 그 초과의 게이트 제어 층들은 제 1 조성을 가지는 적어도 하나 이상의 층을 포함하며, 상기 하나 또는 그 초과의 게이트 제어 층들 중 적어도 하나는 상기 게이트 유전체 층과 접촉함 ―;
    상기 하나 또는 그 초과의 게이트 제어 층들 중 적어도 하나와 접촉하는 하나 또는 그 초과의 벌크 층들을 증착하는 단계 ― 상기 하나 또는 그 초과의 벌크 층들은 아연, 인듐, 주석, 카드뮴 및 갈륨으로 이루어진 그룹으로부터 선택되는 하나 또는 그 초과의 원소들 및 산소, 질소를 포함하고 상기 제 1 조성과는 상이한 제 2 조성을 가지고, 하나 또는 그 초과의 벌크 층들을 증착하는 단계는 아르곤, 질소 함유 가스 및 산소 함유 가스를 스퍼터링 챔버 내로 유입시키는 단계 및 아연 함유 타겟을 스퍼터링하는 단계를 포함함 ―; 및
    상기 하나 또는 그 초과의 벌크 층들 중 적어도 하나와 접촉하는 상기 하나 또는 그 초과의 백 채널 계면 제어 층들을 증착하는 단계 ― 상기 하나 또는 그 초과의 백 채널 계면 제어 층들은 아연, 인듐, 주석, 카드뮴 및 갈륨으로 이루어진 그룹으로부터 선택되는 하나 또는 그 초과의 원소들 및 산소, 질소를 포함하고 상기 제 1 조성 및 상기 제 2 조성 중 하나 이상과는 상이한 제 3 조성을 가짐 ―
    를 포함하는, 박막 트랜지스터 제조 방법.
  13. 제 12 항에 있어서,
    상기 산소 함유 가스는 아산화질소를 포함하고, 상기 질소 함유 가스는 질소를 포함하며, 상기 하나 또는 그 초과의 벌크 층들은 집합적으로 복수의 층들을 포함하고, 상기 벌크 층들 중 적어도 둘의 조성은 상이한,
    박막 트랜지스터 제조 방법.
  14. 박막 트랜지스터 제조 방법으로서,
    게이트 전극 및 기판 위에 게이트 유전체 층을 증착하는 단계;
    상기 게이트 유전체 층 위에 능동 채널을 형성하는 단계;
    하나 또는 그 초과의 백 채널 계면 제어 층들의 최상부 층 상에 도전성 층을 증착하는 단계; 및
    소스 및 드레인 전극들을 규정하고 상기 하나 또는 그 초과의 백 채널 계면 제어 층들의 최상부 층을 노출시키기 위해서 상기 도전성 층을 패터닝하는 단계
    를 포함하고, 상기 형성하는 단계는:
    아연, 인듐, 주석, 카드뮴 및 갈륨으로 이루어진 그룹으로부터 선택되는 하나 또는 그 초과의 원소들 및 산소, 질소를 포함하는 하나 또는 그 초과의 게이트 제어 층들을 증착하는 단계 ― 상기 하나 또는 그 초과의 게이트 제어 층들은 제 1 조성을 가지는 적어도 하나 이상의 층을 포함하며, 상기 하나 또는 그 초과의 게이트 제어 층들 중 적어도 하나는 상기 게이트 유전체 층과 접촉함 ―;
    상기 하나 또는 그 초과의 게이트 제어 층들 중 적어도 하나와 접촉하는 하나 또는 그 초과의 벌크 층들을 증착하는 단계 ― 상기 하나 또는 그 초과의 벌크 층들은 아연, 인듐, 주석, 카드뮴 및 갈륨으로 이루어진 그룹으로부터 선택되는 하나 또는 그 초과의 원소들 및 산소, 질소를 포함하고 상기 제 1 조성과는 상이한 제 2 조성을 가짐 ―; 및
    상기 하나 또는 그 초과의 벌크 층들 중 적어도 하나와 접촉하는 상기 하나 또는 그 초과의 백 채널 계면 제어 층들을 증착하는 단계 ― 상기 하나 또는 그 초과의 백 채널 계면 제어 층들은 아연, 인듐, 주석, 카드뮴 및 갈륨으로 이루어진 그룹으로부터 선택되는 하나 또는 그 초과의 원소들 및 산소, 질소를 포함하고 상기 제 1 조성 및 상기 제 2 조성 중 하나 이상과는 상이한 제 3 조성을 가지고, 하나 또는 그 초과의 백 채널 계면 제어 층들을 증착하는 단계는 아르곤, 질소 함유 가스 및 산소 함유 가스를 스퍼터링 챔버 내로 유입시키는 단계 및 아연 함유 타겟을 스퍼터링하는 단계를 포함함 ―
    를 포함하는, 박막 트랜지스터 제조 방법.
  15. 제 14 항에 있어서,
    상기 산소 함유 가스는 아산화질소를 포함하고, 상기 질소 함유 가스는 질소를 포함하며, 상기 하나 또는 그 초과의 백 채널 계면 제어 층들은 집합적으로 복수의 층들을 포함하고, 상기 백 채널 계면 제어 층들 중 적어도 둘의 조성은 상이한,
    박막 트랜지스터 제조 방법.
KR1020117002854A 2008-07-02 2009-06-19 다수의 능동 채널 층들을 이용하는 박막 트랜지스터들 KR101621840B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US7783108P 2008-07-02 2008-07-02
US61/077,831 2008-07-02
US11774708P 2008-11-25 2008-11-25
US11774408P 2008-11-25 2008-11-25
US61/117,747 2008-11-25
US61/117,744 2008-11-25
US12/411,195 US8258511B2 (en) 2008-07-02 2009-03-25 Thin film transistors using multiple active channel layers
US12/411,195 2009-03-25

Publications (2)

Publication Number Publication Date
KR20110028384A KR20110028384A (ko) 2011-03-17
KR101621840B1 true KR101621840B1 (ko) 2016-05-17

Family

ID=41463667

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020117002854A KR101621840B1 (ko) 2008-07-02 2009-06-19 다수의 능동 채널 층들을 이용하는 박막 트랜지스터들
KR1020117002862A KR101670425B1 (ko) 2008-07-02 2009-06-29 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들
KR1020117002859A KR101774520B1 (ko) 2008-07-02 2009-06-29 고성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020117002862A KR101670425B1 (ko) 2008-07-02 2009-06-29 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들
KR1020117002859A KR101774520B1 (ko) 2008-07-02 2009-06-29 고성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리

Country Status (6)

Country Link
US (6) US8258511B2 (ko)
JP (3) JP5744726B2 (ko)
KR (3) KR101621840B1 (ko)
CN (4) CN102124569B (ko)
TW (3) TWI394282B (ko)
WO (3) WO2010002608A2 (ko)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101150142B1 (ko) * 2006-04-06 2012-06-11 어플라이드 머티어리얼스, 인코포레이티드 대형 기판 상에 아연 산화물 투명 전도성 산화물의 반응성 스퍼터링
KR101536101B1 (ko) * 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
US8980066B2 (en) 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101743164B1 (ko) * 2009-03-12 2017-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011037829A2 (en) * 2009-09-24 2011-03-31 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride tfts using wet process for source-drain metal etch
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
EP2491586B1 (en) * 2009-10-21 2019-11-20 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2011056710A2 (en) 2009-11-03 2011-05-12 Applied Materials, Inc. Thin film transistors having multiple doped silicon layers
KR101035357B1 (ko) * 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR102011259B1 (ko) 2010-02-26 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN106057907B (zh) * 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
JP5606787B2 (ja) * 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
US7976727B1 (en) * 2010-08-25 2011-07-12 The United States Of America As Represented By The Secretary Of The Air Force Chromium-doped zinc-nitro-antimony-gallium-tellurium infrared phosphors
US8883555B2 (en) * 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
TWI405335B (zh) * 2010-09-13 2013-08-11 Au Optronics Corp 半導體結構及其製造方法
US8338240B2 (en) * 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
US9911857B2 (en) * 2010-10-29 2018-03-06 Cbrite Inc. Thin film transistor with low trap-density material abutting a metal oxide active layer and the gate dielectric
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI471946B (zh) * 2010-11-17 2015-02-01 Innolux Corp 薄膜電晶體
US8912536B2 (en) 2010-11-19 2014-12-16 Samsung Electronics Co., Ltd. Transistors, methods of manufacturing the same and electronic devices including transistors
CN103270601B (zh) * 2010-12-20 2016-02-24 夏普株式会社 半导体装置和显示装置
WO2012090794A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 半導体装置およびその製造方法
US8916867B2 (en) * 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
US8669552B2 (en) * 2011-03-02 2014-03-11 Applied Materials, Inc. Offset electrode TFT structure
TWI602249B (zh) * 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI455322B (zh) * 2011-04-22 2014-10-01 Au Optronics Corp 薄膜電晶體及其製造方法
US9166055B2 (en) * 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9553195B2 (en) * 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
KR101459502B1 (ko) * 2011-07-13 2014-11-07 어플라이드 머티어리얼스, 인코포레이티드 박막 트랜지스터 디바이스들을 제조하는 방법들
CN103828061B (zh) * 2011-10-07 2018-02-13 应用材料公司 使用氩气稀释来沉积含硅层的方法
KR101878731B1 (ko) 2011-12-06 2018-07-17 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101920713B1 (ko) * 2011-12-23 2018-11-22 삼성전자주식회사 그래핀 소자 및 그 제조방법
TWI470808B (zh) 2011-12-28 2015-01-21 Au Optronics Corp 半導體元件及其製作方法
US9120111B2 (en) 2012-02-24 2015-09-01 Rain Bird Corporation Arc adjustable rotary sprinkler having full-circle operation and automatic matched precipitation
TWI496932B (zh) 2012-03-09 2015-08-21 Air Prod & Chem 用於顯示裝置的阻絕物材料
CN102593050B (zh) * 2012-03-09 2014-08-20 深超光电（深圳）有限公司 一种液晶显示面板阵列基板的制作方法
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
KR20130117558A (ko) 2012-04-18 2013-10-28 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
KR101980195B1 (ko) 2012-05-16 2019-05-21 삼성전자주식회사 황 도핑 징크옥시 나이트라이드 채널층을 가진 트랜지스터 및 그 제조방법
CN103474467B (zh) * 2012-06-05 2016-04-13 元太科技工业股份有限公司 薄膜晶体管结构及其阵列基板
TWI493726B (zh) * 2012-06-05 2015-07-21 E Ink Holdings Inc 薄膜電晶體結構及其陣列基板
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
KR102099445B1 (ko) * 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102358093B1 (ko) * 2012-06-29 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101975929B1 (ko) 2012-06-29 2019-05-09 삼성전자주식회사 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
US9156043B2 (en) 2012-07-13 2015-10-13 Rain Bird Corporation Arc adjustable rotary sprinkler with automatic matched precipitation
KR20140021118A (ko) 2012-08-07 2014-02-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI533457B (zh) 2012-09-11 2016-05-11 元太科技工業股份有限公司 薄膜電晶體
KR20140043526A (ko) 2012-09-21 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
US20140117511A1 (en) * 2012-10-30 2014-05-01 Infineon Technologies Ag Passivation Layer and Method of Making a Passivation Layer
TWI484559B (zh) * 2013-01-07 2015-05-11 Univ Nat Chiao Tung 一種半導體元件製程
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102044971B1 (ko) 2013-02-12 2019-11-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2014133722A1 (en) * 2013-03-01 2014-09-04 Applied Materials, Inc. Metal oxide tft stability improvement
WO2014158955A1 (en) 2013-03-12 2014-10-02 Applied Materials, Inc. Pinhole evaluation method of dielectric films for metal oxide semiconductor tft
WO2014159033A1 (en) * 2013-03-13 2014-10-02 Applied Materials, Inc. Vth control method of multiple active layer metal oxide semiconductor tft
WO2014149682A1 (en) 2013-03-19 2014-09-25 Applied Materials, Inc. Multilayer passivation or etch stop tft
KR101995920B1 (ko) * 2013-04-17 2019-10-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102166272B1 (ko) 2013-05-23 2020-10-16 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
JPWO2014196107A1 (ja) * 2013-06-04 2017-02-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ素子とその製造方法及び表示装置
KR20150025621A (ko) * 2013-08-29 2015-03-11 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102115564B1 (ko) 2013-09-24 2020-05-27 삼성디스플레이 주식회사 표시기판 및 이를 포함하는 표시패널
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
KR102149795B1 (ko) * 2013-12-13 2020-08-31 삼성전기주식회사 레지스트 필름 및 패턴 형성 방법
US9246013B2 (en) 2013-12-18 2016-01-26 Intermolecular, Inc. IGZO devices with composite channel layers and methods for forming the same
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
US9704888B2 (en) 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
US9530801B2 (en) 2014-01-13 2016-12-27 Apple Inc. Display circuitry with improved transmittance and reduced coupling capacitance
KR102163730B1 (ko) 2014-03-25 2020-10-08 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN104167449B (zh) * 2014-08-05 2017-09-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
JP2016076599A (ja) * 2014-10-06 2016-05-12 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
JP6358595B2 (ja) * 2014-10-07 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
KR20160065318A (ko) * 2014-11-28 2016-06-09 삼성디스플레이 주식회사 유기 발광 표시 장치
US9887277B2 (en) * 2015-01-23 2018-02-06 Applied Materials, Inc. Plasma treatment on metal-oxide TFT
US20160240563A1 (en) * 2015-02-13 2016-08-18 Electronics And Telecommunications Research Institute Semiconductor device and method of fabricating the same
CN104795449B (zh) * 2015-04-16 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
CN105518845A (zh) * 2015-09-15 2016-04-20 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
US9646886B1 (en) 2015-12-30 2017-05-09 International Business Machines Corporation Tailored silicon layers for transistor multi-gate control
KR101707039B1 (ko) * 2016-03-21 2017-02-16 삼성디스플레이 주식회사 표시 기판
US10957801B2 (en) 2017-02-07 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102556021B1 (ko) * 2017-10-13 2023-07-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
WO2019132997A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Memory device with negative resistance materials
KR102520541B1 (ko) * 2018-02-14 2023-04-10 엘지디스플레이 주식회사 산화물 박막의 제조 장치와 제조 방법 및 그 산화물 박막을 포함하는 디스플레이 장치
TWI689096B (zh) * 2018-08-24 2020-03-21 友達光電股份有限公司 金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體
CN109637923B (zh) * 2018-11-14 2021-06-11 惠科股份有限公司 一种显示基板及其制作方法和显示装置
CN112071749B (zh) 2019-06-10 2024-03-08 爱思开海力士有限公司 半导体装置和制造该半导体装置的方法
CN110310985A (zh) * 2019-07-05 2019-10-08 山东大学 一种基于双有源层的铟铝锌氧化物薄膜晶体管及其制备方法
CN112376024B (zh) * 2020-10-26 2022-08-16 北京北方华创微电子装备有限公司 一种氧化物薄膜的制备方法
US20220190121A1 (en) * 2020-12-14 2022-06-16 Intel Corporation Transistor channel materials
JP2022112246A (ja) * 2021-01-21 2022-08-02 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR102654960B1 (ko) 2021-06-17 2024-04-05 대한민국 살균 재배 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2007073704A (ja) * 2005-09-06 2007-03-22 Canon Inc 半導体薄膜
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331737A (en) 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
EP0030798B1 (en) * 1979-12-17 1983-12-28 Hughes Aircraft Company Low temperature process for depositing oxide layers by photochemical vapor deposition
FR2579754B1 (fr) 1985-04-02 1987-07-31 Centre Nat Rech Scient Nitrures et oxynitrures utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, et dispositif de detection les contenant
US4759993A (en) * 1985-04-25 1988-07-26 Ovonic Synthetic Materials Co., Inc. Plasma chemical vapor deposition SiO2-x coated articles and plasma assisted chemical vapor deposition method of applying the coating
US4769291A (en) 1987-02-02 1988-09-06 The Boc Group, Inc. Transparent coatings by reactive sputtering
US4816082A (en) 1987-08-19 1989-03-28 Energy Conversion Devices, Inc. Thin film solar cell including a spatially modulated intrinsic layer
FR2638527B1 (fr) 1988-11-02 1991-02-01 Centre Nat Rech Scient Nitrure et oxynitrures de gallium utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, procede pour leur preparation, et dispositif de detection les contenant
CA2034118A1 (en) 1990-02-09 1991-08-10 Nang Tri Tran Solid state radiation detector
JP2999280B2 (ja) 1991-02-22 2000-01-17 キヤノン株式会社 光起電力素子
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP2885547B2 (ja) * 1991-07-05 1999-04-26 新日本製鐵株式会社 二酸化シリコン薄膜の製造方法
JP2994812B2 (ja) 1991-09-26 1999-12-27 キヤノン株式会社 太陽電池
US5346601A (en) 1993-05-11 1994-09-13 Andrew Barada Sputter coating collimator with integral reactive gas distribution
TW273067B (ko) 1993-10-04 1996-03-21 Tokyo Electron Co Ltd
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3571785B2 (ja) 1993-12-28 2004-09-29 キヤノン株式会社 堆積膜形成方法及び堆積膜形成装置
US5620523A (en) 1994-04-11 1997-04-15 Canon Sales Co., Inc. Apparatus for forming film
US5522934A (en) 1994-04-26 1996-06-04 Tokyo Electron Limited Plasma processing apparatus using vertical gas inlets one on top of another
US5668663A (en) 1994-05-05 1997-09-16 Donnelly Corporation Electrochromic mirrors and devices
US5700699A (en) 1995-03-16 1997-12-23 Lg Electronics Inc. Method for fabricating a polycrystal silicon thin film transistor
JP3306258B2 (ja) 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
JP3169337B2 (ja) 1995-05-30 2001-05-21 キヤノン株式会社 光起電力素子及びその製造方法
US6969635B2 (en) 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US5716480A (en) 1995-07-13 1998-02-10 Canon Kabushiki Kaisha Photovoltaic device and method of manufacturing the same
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5625199A (en) 1996-01-16 1997-04-29 Lucent Technologies Inc. Article comprising complementary circuit with inorganic n-channel and organic p-channel thin film transistors
US6153013A (en) 1996-02-16 2000-11-28 Canon Kabushiki Kaisha Deposited-film-forming apparatus
US6746959B2 (en) 1996-07-26 2004-06-08 Lg Philips Lcd Co., Ltd. Liquid crystal display and method
KR100251070B1 (ko) 1996-08-28 2000-04-15 미다라이 후지오 광기전력 소자
US6159763A (en) 1996-09-12 2000-12-12 Canon Kabushiki Kaisha Method and device for forming semiconductor thin film, and method and device for forming photovoltaic element
TW329558B (en) * 1996-09-20 1998-04-11 Taiwan Semiconductor Mfg Co Ltd The method & apparatus for manufacturing DRAM & SRAM on single semiconductor chip
US5993594A (en) 1996-09-30 1999-11-30 Lam Research Corporation Particle controlling method and apparatus for a plasma processing chamber
US6432203B1 (en) 1997-03-17 2002-08-13 Applied Komatsu Technology, Inc. Heated and cooled vacuum chamber shield
US6238527B1 (en) 1997-10-08 2001-05-29 Canon Kabushiki Kaisha Thin film forming apparatus and method of forming thin film of compound by using the same
JP4208281B2 (ja) 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
TW410478B (en) 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
US6388301B1 (en) 1998-06-01 2002-05-14 Kaneka Corporation Silicon-based thin-film photoelectric device
US6488824B1 (en) 1998-11-06 2002-12-03 Raycom Technologies, Inc. Sputtering apparatus and process for high rate coatings
US7235810B1 (en) 1998-12-03 2007-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US20020084455A1 (en) 1999-03-30 2002-07-04 Jeffery T. Cheung Transparent and conductive zinc oxide film with low growth temperature
US6426245B1 (en) * 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
KR100590925B1 (ko) 1999-07-30 2006-06-19 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터-액정표시장치의 제조방법
US6228236B1 (en) 1999-10-22 2001-05-08 Applied Materials, Inc. Sputter magnetron having two rotation diameters
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6953947B2 (en) 1999-12-31 2005-10-11 Lg Chem, Ltd. Organic thin film transistor
US6620719B1 (en) 2000-03-31 2003-09-16 International Business Machines Corporation Method of forming ohmic contacts using a self doping layer for thin-film transistors
KR100679917B1 (ko) 2000-09-09 2007-02-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
AU2002235146A1 (en) 2000-11-30 2002-06-11 North Carolina State University Non-thermionic sputter material transport device, methods of use, and materials produced thereby
JP2002252353A (ja) 2001-02-26 2002-09-06 Hitachi Ltd 薄膜トランジスタおよびアクティブマトリクス型液晶表示装置
KR100491141B1 (ko) 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
US6943359B2 (en) 2001-03-13 2005-09-13 University Of Utah Structured organic materials and devices using low-energy particle beams
US6740938B2 (en) 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP4560245B2 (ja) 2001-06-29 2010-10-13 キヤノン株式会社 光起電力素子
US20030049464A1 (en) 2001-09-04 2003-03-13 Afg Industries, Inc. Double silver low-emissivity and solar control coatings
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US20030207093A1 (en) 2001-12-03 2003-11-06 Toshio Tsuji Transparent conductive layer forming method, transparent conductive layer formed by the method, and material comprising the layer
JP3819793B2 (ja) * 2002-03-15 2006-09-13 三洋電機株式会社 成膜方法及び半導体装置の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
US6825134B2 (en) 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
AU2003220852B2 (en) 2002-04-09 2008-12-11 Kaneka Corporation Method for fabricating tandem thin film photoelectric converter
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
SG130013A1 (en) 2002-07-25 2007-03-20 Semiconductor Energy Lab Method of fabricating light emitting device
TW571342B (en) * 2002-12-18 2004-01-11 Au Optronics Corp Method of forming a thin film transistor
WO2004061151A1 (en) 2002-12-31 2004-07-22 Cardinal Cg Company Coater having substrate cleaning device and coating deposition methods employing such coater
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
TWI227565B (en) * 2003-04-16 2005-02-01 Au Optronics Corp Low temperature poly-Si thin film transistor and method of manufacturing the same
JP2004363560A (ja) 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
WO2004102677A1 (ja) 2003-05-13 2004-11-25 Asahi Glass Company, Limited 太陽電池用透明導電性基板およびその製造方法
TWI222753B (en) 2003-05-20 2004-10-21 Au Optronics Corp Method for forming a thin film transistor of an organic light emitting display
JP4344270B2 (ja) 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
TWI368774B (en) * 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7816863B2 (en) 2003-09-12 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
US7520790B2 (en) 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP4823478B2 (ja) 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
TWI224868B (en) 2003-10-07 2004-12-01 Ind Tech Res Inst Method of forming poly-silicon thin film transistor
US7026713B2 (en) 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7122398B1 (en) 2004-03-25 2006-10-17 Nanosolar, Inc. Manufacturing of optoelectronic devices
US20050233092A1 (en) 2004-04-20 2005-10-20 Applied Materials, Inc. Method of controlling the uniformity of PECVD-deposited thin films
US8083853B2 (en) 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
US7622367B1 (en) 2004-06-04 2009-11-24 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7158208B2 (en) 2004-06-30 2007-01-02 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US20060011139A1 (en) 2004-07-16 2006-01-19 Applied Materials, Inc. Heated substrate support for chemical vapor deposition
KR100721555B1 (ko) 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7622338B2 (en) 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
CN1293606C (zh) 2004-09-30 2007-01-03 浙江大学 两步法生长N－Al共掺杂p型ZnO晶体薄膜的方法
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
TWI251349B (en) * 2004-11-22 2006-03-11 Au Optronics Corp Method of forming thin film transistor
US7309895B2 (en) 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
US7381586B2 (en) * 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7628896B2 (en) 2005-07-05 2009-12-08 Guardian Industries Corp. Coated article with transparent conductive oxide film doped to adjust Fermi level, and method of making same
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
US7829471B2 (en) 2005-07-29 2010-11-09 Applied Materials, Inc. Cluster tool and method for process integration in manufacturing of a photomask
US20070030569A1 (en) 2005-08-04 2007-02-08 Guardian Industries Corp. Broad band antireflection coating and method of making same
KR101188425B1 (ko) * 2005-08-24 2012-10-05 엘지디스플레이 주식회사 식각 테이프 및 이를 이용한 액정 표시 장치용 어레이기판의 제조 방법
JP4968660B2 (ja) 2005-08-24 2012-07-04 スタンレー電気株式会社 ＺｎＯ系化合物半導体結晶の製造方法、及び、ＺｎＯ系化合物半導体基板
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US20070068571A1 (en) 2005-09-29 2007-03-29 Terra Solar Global Shunt Passivation Method for Amorphous Silicon Thin Film Photovoltaic Modules
US7727828B2 (en) * 2005-10-20 2010-06-01 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
JP2007294709A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
JP4946156B2 (ja) 2006-05-01 2012-06-06 富士ゼロックス株式会社 半導体膜及びその製造方法、並びに、該半導体膜を用いた受光素子、電子写真用感光体、プロセスカートリッジ、画像形成装置
US20090023959A1 (en) 2006-06-16 2009-01-22 D Amore Michael B Process for making dibutyl ethers from dry 1-butanol
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
KR101340514B1 (ko) 2007-01-24 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US20080233718A1 (en) * 2007-03-21 2008-09-25 Jia-Xing Lin Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US7927713B2 (en) 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
US20080308411A1 (en) 2007-05-25 2008-12-18 Energy Photovoltaics, Inc. Method and process for deposition of textured zinc oxide thin films
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US8372250B2 (en) 2007-07-23 2013-02-12 National Science And Technology Development Agency Gas-timing method for depositing oxynitride films by reactive R.F. magnetron sputtering
KR101536101B1 (ko) 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
US20090212287A1 (en) 2007-10-30 2009-08-27 Ignis Innovation Inc. Thin film transistor and method for forming the same
US8980066B2 (en) 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US7879698B2 (en) 2008-03-24 2011-02-01 Applied Materials, Inc. Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US8436350B2 (en) 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
TWI489628B (zh) 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2007073704A (ja) * 2005-09-06 2007-03-22 Canon Inc 半導体薄膜
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法

Also Published As

Publication number Publication date
CN102124569B (zh) 2013-03-20
CN102084470B (zh) 2013-07-03
US8258511B2 (en) 2012-09-04
CN105097951A (zh) 2015-11-25
KR101774520B1 (ko) 2017-09-04
US8349669B2 (en) 2013-01-08
KR20110028385A (ko) 2011-03-17
TW201021131A (en) 2010-06-01
US8809132B2 (en) 2014-08-19
KR101670425B1 (ko) 2016-10-28
TW201017755A (en) 2010-05-01
WO2010002608A2 (en) 2010-01-07
US20100001346A1 (en) 2010-01-07
US8012794B2 (en) 2011-09-06
US8435843B2 (en) 2013-05-07
WO2010002807A3 (en) 2011-02-24
WO2010002608A3 (en) 2011-03-03
TWI459474B (zh) 2014-11-01
CN105097951B (zh) 2020-08-25
US20100001272A1 (en) 2010-01-07
WO2010002807A2 (en) 2010-01-07
TWI385729B (zh) 2013-02-11
US20100001274A1 (en) 2010-01-07
WO2010002803A2 (en) 2010-01-07
JP2011527120A (ja) 2011-10-20
JP5744726B2 (ja) 2015-07-08
US20120288994A1 (en) 2012-11-15
US8101949B2 (en) 2012-01-24
US20120112186A1 (en) 2012-05-10
CN102077356A (zh) 2011-05-25
TWI394282B (zh) 2013-04-21
WO2010002803A3 (en) 2010-03-18
KR20110028384A (ko) 2011-03-17
JP2011527121A (ja) 2011-10-20
JP5677712B2 (ja) 2015-02-25
US20110306169A1 (en) 2011-12-15
CN102124569A (zh) 2011-07-13
JP5677711B2 (ja) 2015-02-25
JP2011527108A (ja) 2011-10-20
CN102084470A (zh) 2011-06-01
TW201007950A (en) 2010-02-16
KR20110028386A (ko) 2011-03-17

Similar Documents

Publication Publication Date Title
KR101621840B1 (ko) 다수의 능동 채널 층들을 이용하는 박막 트랜지스터들
Son et al. 42.4 L: Late‐News Paper: 4 inch QVGA AMOLED Driven by the Threshold Voltage Controlled Amorphous GIZO (Ga2O3‐In2O3‐ZnO) TFT
TWI550722B (zh) 於基板上形成矽層之方法、形成矽氧化物層之方法及具有其之金屬氧化物薄膜電晶體元件
US20090261331A1 (en) Low temperature thin film transistor process, device property, and device stability improvement
KR20070102969A (ko) 비정질 ＺｎＯ계 ＴＦＴ의 제조방법
KR20140018702A (ko) 박막 트랜지스터 및 그 제조 방법
KR20180125100A (ko) 박막 트랜지스터의 제조 방법, 및 이를 이용한 박막 트랜지스터
KR102308097B1 (ko) 박막 트랜지스터 및 그 제조 방법
CN103187307A (zh) 使用多有源沟道层的薄膜晶体管
KR20160092098A (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 4