KR100623558B1 - Ｉｉｉ족 질화물계 화합물 반도체 및 그 제조방법 - Google Patents

Ｉｉｉ족 질화물계 화합물 반도체 및 그 제조방법 Download PDF

Info

Publication number
KR100623558B1
KR100623558B1 KR1020027012051A KR20027012051A KR100623558B1 KR 100623558 B1 KR100623558 B1 KR 100623558B1 KR 1020027012051 A KR1020027012051 A KR 1020027012051A KR 20027012051 A KR20027012051 A KR 20027012051A KR 100623558 B1 KR100623558 B1 KR 100623558B1
Authority
KR
South Korea
Prior art keywords
compound semiconductor
group iii
iii nitride
nitride compound
buffer layer
Prior art date
Application number
KR1020027012051A
Other languages
English (en)
Other versions
KR20020084193A (ko
Inventor
데젠유타
Original Assignee
도요다 고세이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요다 고세이 가부시키가이샤 filed Critical 도요다 고세이 가부시키가이샤
Publication of KR20020084193A publication Critical patent/KR20020084193A/ko
Application granted granted Critical
Publication of KR100623558B1 publication Critical patent/KR100623558B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

사파이어 기판(1)을 폭 10μm, 간격 10μm, 깊이 10μm의 스트라이프형으로 에칭한다. 다음에, AlN의 버퍼층(2)을 약 40nm의 두께로 기판(1)의 단차의 상단면과 바닥면에 주로 형성한다. 다음에, 종방향 및 횡방향 에피택셜 성장에 의해 GaN층(3)을 형성한다. 이 때, 주로 단차의 상단면에 형성된 버퍼층(21)으로부터의 횡방향 에피택셜 성장에 의해 단차가 덮혀 표면이 평탄하여 진다. 기판(1)의 깊이 10μm의 단차의 바닥면 상방으로 형성된 GaN(3) 부분은 단차의 상단면 상방으로 형성된 부분에 비하여 관통전위가 현저하게 억제된다.
III족 질화물계 화합물 반도체, 버퍼층, 에피택셜 성장, 사파이어 기판

Description

ＩＩＩ족 질화물계 화합물 반도체 및 그 제조방법{GROUP III NITRIDE COMPOUND SEMICONDUCTOR AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, III족 질화물계 화합물 반도체의 제조 방법에 관한 것이다. 특히, 횡방향 에피택셜 성장(ELO)을 이용하는 III족 질화물계 화합물 반도체의 제조 방법, III족 질화물계 화합물 반도체소자 및 III족 질화물계 화합물 반도체 기판에 관한 것이다. 또한, III족 질화물계 화합물 반도체는 예를 들면 AlN, GaN, InN 와 같은 2원계, AlxGa1-xN, AlxIn1-xN, GaxIn 1-xN(모두 0<x<1)와 같은 3원계, AlxGayIn1-x-yN(0<x<(1, 0<y<1, 0<x+ y<1)의 4원계를 포괄한 일반식 AlxGa yIn1-x-yN(0≤ x≤1, 0≤ y≤1, 0≤ x+ y≤1)으로 표시되는 것이 있다. 또, 본 명세서에서는, 특별히 규정하지 않는 한, 단순히 III족 질화물계 화합물 반도체라고 하는 경우는, 전도형을 p형 또는 n형으로 하기 위한 불순물이 도핑된 III족 질화물계 화합물 반도체도 포함한 표현인 것으로 한다.
III족 질화물계 화합물 반도체는, 예를 들면 발광 소자인 경우, 발광스펙트럼이 자외선에서 적색에 이르는 넓은 범위에 걸치는 직접 전이형의 반도체이며, 발광다이오드(LED)나 레이저다이오드(LD) 등의 발광 소자에 응용되어 있다. 또, 그 밴드갭이 넓기 때문에, 다른 반도체를 이용한 소자보다도 고온에 있어서 안정된 동작을 기대할 수 있기 때문에, FET와 같은 트랜지스터에의 응용도 열심히 개발되어 있다. 또, 비소(As)를 주성분으로 하고 있지 않으므로, 환경면으로부터도 여러 가지 반도체소자 일반에의 개발이 기대되어 있다. 이 III족 질화물계 화합물 반도체로서는, 통상, 사파이어를 기판으로서 이용하여, 그 위에 형성하고 있다.
그러나, 사파이어 기판상에 III족 질화물계 화합물 반도체를 형성하면, 사파이어와 III족 질화물계 화합물 반도체와의 격자상수의 부정합에 의해 전위(dislocation)가 발생하고, 이로 인하여 소자특성이 좋지 않다고 하는 문제가 있다. 이 부정합에 의한 전위는 반도체층을 종방향(기판면에 수직방향)에 관통하는 관통전위이며, III족 질화물계 화합물 반도체중에 109cm-2정도의 전위가 전파하여 버린다고 하는 문제가 있다. 이것은 조성이 상이한 III족 질화물계 화합물 반도체 각 층으로 최상층까지 전파한다. 이것에 의해 예를 들면 발광 소자의 경우, LD의 임계값전류, LD 및 LED의 소자수명 등의 소자특성이 좋게 되지 않는다고 하는 문제가 있었다. 또, 다른 반도체소자로서도, 결함에 의해 전자가 산란되므로, 이동도(mobility)가 낮은 반도체소자가 될 뿐이었다. 이들은 다른 기판을 이용하는 경우도 동일했다.
이것에 대해, 도 18의 모식도로 설명한다. 도 18은, 기판(91)과, 그 위에 형성된 버퍼층(92)과, 또 그 위에 형성된 III족 질화물계 화합물 반도체층(93)을 나타낸 것이다. 기판(91)으로는 사파이어 등이, 버퍼층(92)으로는 질화알루미늄(AlN) 등이 종래 이용되어 있다. 질화알루미늄(AlN)의 버퍼층(92)은, 사파이어기판(91)과 III족 질화물계 화합물 반도체층(93)과의 부정합을 완화시킬 목적으로 설치되어 있는 것이지만, 그래도 전위의 발생을 0으로 할 수는 없다. 이 전위 발생점(900)으로부터, 종방향(기판면에 수직방향)에 관통전위(901)가 전파하는데, 그것은 버퍼층(92), III족 질화물계 화합물 반도체층(93)도 관통하여 지나간다. 이렇게 해서, III족 질화물계 화합물 반도체층(93)의 상층에, 원하는 여러 가지 III족 질화물계 화합물 반도체를 적층하여 반도체소자를 형성하려고 하면, III족 질화물계 화합물 반도체층(93)의 표면에 도달한 전위(902)로부터, 반도체소자를 관통전위가 또 종방향으로 전파하여 가게 된다. 이와 같이, 종래의 기술로서는, III족 질화물계 화합물 반도체층을 형성할 때, 전위의 전파를 저지할 수 없다고 하는 문제가 있었다.
본 발명은 상기의 과제를 해결하기 위하여 이루어진 것으로, 그 목적은, 관통전위의 발생을 억제한 III족 질화물계 화합물 반도체를 제조하는 것이다.
상기의 과제를 해결하기 위해, 제1의 수단은, 기판상에 III족 질화물계 화합물 반도체를 성장시키는 III족 질화물계 화합물 반도체의 제조 방법에 있어서, 기판 표면의 최소한 일부를 깍아내어 기판면에 단차를 설치하는 공정과, 기판의 깍여지지 않은 표면에 점 형태, 스트라이프형 또는 격자형 등의 섬상태(島狀態)로 형성된 상면을 핵으로 하여, 원하는 III족 질화물계 화합물 반도체를 기판의 단차의 하단 상방을 덮도록 종방향 및 횡방향 에피택셜 성장시키는 공정을 가지는 것을 특징 으로 한다.
또, 제2의 수단은, 기판상에 버퍼층을 통하여 III족 질화물계 화합물 반도체를 성장시키는 III족 질화물계 화합물 반도체의 제조 방법에 있어서, 기판 표면의 최소한 일부를 깍아 내어 기판면에 단차를 설치하는 공정과, 버퍼층을 기판에 형성하는 공정과, 기판의 깍여지지 않은 표면에 점 형태, 스트라이프형 또는 격자형 등의 섬상태로 형성된 버퍼층을 핵으로 하여, 원하는 III족 질화물계 화합물 반도체를 기판의 단차의 하단 상방을 덮도록 종방향 및 횡방향 에피택셜 성장시키는 공정을 가지는 것을 특징으로 한다.
또, 제3의 수단은, 기판상에 버퍼층을 통하여 III족 질화물계 화합물 반도체를 성장시키는 III족 질화물계 화합물 반도체의 제조 방법에 있어서, 기판 표면의 최소한 일부를 깍아내어 기판면에 단차를 설치하는 공정과, 버퍼층을 기판에 형성하는 공정과, 버퍼층상에 III족 질화물계 화합물 반도체를 종방향 에피택셜 성장시켜 단결정층을 형성하는 공정과, 기판의 깍여지지 않은 표면에 점 형태, 스트라이프형 또는 격자형 등의 섬상태로 형성된 버퍼층상의 III족 질화물계 화합물 반도체의 단결정층을 핵으로 하여, 원하는 III족 질화물계 화합물 반도체를 기판의 단차의 하단상방을 덮도록, 종방향 및 횡방향 에피택셜 성장시키는 공정을 가지는 것을 특징으로 한다.
또, 제4의 수단은, 기판상에 버퍼층을 통하여 III족 질화물계 화합물 반도체를 성장시키는 III족 질화물계 화합물 반도체의 제조 방법에 있어서, 버퍼층을 기판에 형성하는 공정과, 버퍼층과 기판 표면의 최소한 일부를 깍아내어 기판면에 버 퍼층이 형성된 상단과 버퍼층이 형성되어 있지 않은 하단과의 단차를 설치하는 공정과, 기판의 깍여지지지 않은 표면에 점 형태, 스트라이프형 또는 격자형 등의 섬상태로 형성된 버퍼층을 핵으로 하여, 원하는 III족 질화물계 화합물 반도체를, 기판의 단차의 하단상방을 덮도록, 종방향 및 횡방향 에피택셜 성장시키는 공정을 가지는 것을 특징으로 한다.
또, 제5의 수단은, 기판상에 버퍼층을 통하여 III족 질화물계 화합물 반도체를 성장시키는 III족 질화물계 화합물 반도체의 제조 방법에 있어서, 버퍼층을 기판에 형성하는 공정과, 버퍼층상에 III족 질화물계 화합물 반도체를 종방향 에피택셜 성장시켜 단결정층을 형성하는 공정과, III족 질화물계 화합물 반도체의 단결정층과 버퍼층과 기판 표면의 최소한 일부를 깍아내어, 기판면에 III족 질화물계 화합물 반도체의 단결정층 및 버퍼층이 형성된 상단과 III족 질화물계 화합물 반도체의 단결정층 및 버퍼층이 형성되어 있지 않은 하단과의 단차를 설치하는 공정과, 기판의 깍여지지 않은 표면에 점 형태, 스트라이프형 또는 격자형 등의 섬상태로 형성된 버퍼층상의 III족 질화물계 화합물 반도체의 단결정층을 핵으로 하여, 원하는 III족 질화물계 화합물 반도체를 기판의 단차의 하단상방을 덮도록 종방향 및 횡방향 에피택셜 성장시키는 공정을 가지는 것을 특징으로 한다.
또, 제6의 수단은, 기판상에 III족 질화물계 화합물 반도체를 성장시키는 III족 질화물계 화합물 반도체의 제조 방법에 있어서, 기판 표면의 최소한 일부의 평활도를 감소시키고, III족 질화물계 화합물 반도체층이 충분히는 형성되지 않는 부분을 기판 표면에 형성하는 표면처리공정과, III족 질화물계 화합물 반도체를 기 판에 형성하고, III족 질화물계 화합물 반도체의 단결정층이 충분히 형성된 부분과 III족 질화물계 화합물 반도체의 단결정층이 충분히는 형성되어 있지 않은 부분을 형성하는 공정과, 기판의 평활도를 감소시키고 있지 않는 부분에, 점 형태, 스트라이프형 또는 격자형 등의 섬상태로 형성된 III족 질화물계 화합물 반도체의 단결정층을 핵으로 하여, III족 질화물계 화합물 반도체를 III족 질화물계 화합물 반도체의 단결정층이 충분히는 형성되어 있지 않은 부분을 덮도록 종방향 및 횡방향 에피택셜 성장시키는 공정을 가지는 것을 특징으로 한다.
또, 제7의 수단은, 기판상에 버퍼층을 통하여 III족 질화물계 화합물 반도체를 성장시키는 III족 질화물계 화합물 반도체의 제조 방법에 있어서, 기판 표면의 최소한 일부의 평활도를 감소시키고, 버퍼층이 충분히는 형성되지 않는 부분을 기판 표면에 형성하는 표면처리공정과, 버퍼층을 기판에 형성하고, 버퍼층이 충분히 형성된 부분과 버퍼층이 충분히 형성되어 있지 않은 부분을 형성하는 공정과, 기판의 평활도를 감소시키고 있지 않는 부분에, 점 형태, 스트라이프형 또는 격자형 등의 섬상태로 형성된 버퍼층을 핵으로 하여, 원하는 III족 질화물계 화합물 반도체를 버퍼층이 충분히 형성되어 있지 않은 부분을 덮도록 종방향 및 횡방향 에피택셜 성장시키는 공정을 가지는 것을 특징으로 한다.
또, 제8의 수단은, 기판상에 버퍼층을 통하여 III족 질화물계 화합물 반도체를 성장시키는 III족 질화물계 화합물 반도체의 제조 방법에 있어서, 기판 표면의 최소한 일부의 평활도를 감소시키고, 버퍼층이 충분히 형성되지 않는 부분을 기판 표면에 형성하는 표면처리공정과, 버퍼층을 기판에 형성하고, 버퍼층이 충분히 형 성된 부분과, 버퍼층이 충분히 형성되어 있지 않은 부분을 형성하는 공정과, 버퍼층이 충분히 형성된 부분에 III족 질화물계 화합물 반도체의 단결정층을 형성하는 공정과, 기판의 평활도를 감소시키고 있지 않는 부분에, 점 형태, 스트라이프형 또는 격자형 등의 섬상태의 버퍼층상의 III족 질화물계 화합물 반도체의 단결정층을 핵으로 하여, 원하는 III족 질화물계 화합물 반도체를 버퍼층이 충분히 형성되어 있지 않은 부분을 덮도록 종방향 및 횡방향 에피택셜 성장시키는 공정을 가지는 것을 특징으로 한다.
또, 제9의 수단은, 기판상에 버퍼층을 통하여 III족 질화물계 화합물 반도체를 성장시키는 III족 질화물계 화합물 반도체의 제조 방법에 있어서, 버퍼층을 기판에 형성하는 공정과, 버퍼층표면의 최소한 일부의 평활도를 감소시키고, III족 질화물계 화합물 반도체의 단결정층이 충분히 형성되지 않는 부분을 형성하는 표면처리공정과, 평활도를 감소시키고 있지 않는 부분에, 점 형태, 스트라이프형 또는 격자형 등의 섬상태의 버퍼층을 핵으로 하여, 원하는 III족 질화물계 화합물 반도체를 버퍼층의 평활도를 감소시킨 부분을 덮도록 종방향 및 횡방향 에피택셜 성장시키는 공정을 가지는 것을 특징으로 한다.
또, 제10의 수단은, 기판상에 버퍼층을 통하여 III족 질화물계 화합물 반도체를 성장시키는 III족 질화물계 화합물 반도체의 제조 방법에 있어서, 버퍼층을 기판에 형성하는 공정과, 제1의 III족 질화물계 화합물 반도체를 버퍼층상에 형성하는 공정과, 제1의 III족 질화물계 화합물 반도체표면의 최소한 일부의 평활도를 감소시키고, 제2의 III족 질화물계 화합물 반도체의 단결정층이 충분히 형성되지 않는 부분을 형성하는 표면처리공정과, 평활도를 감소시키고 있지 않는 부분에, 점 형태, 스트라이프형 또는 격자형 등의 섬상태의 제1의 III족 질화물계 화합물 반도체를 핵으로 하여, 제2의 III족 질화물계 화합물 반도체를 버퍼층의 평활도를 감소시킨 부분을 덮도록 종방향 및 횡방향 에피택셜 성장시키는 공정을 가지는 것을 특징으로 한다.
또, 제11의 수단은, 청구항 제1항 내지 제10항 중 어느 한 항 기재의 III족 질화물계 화합물 반도체의 제조 방법에 의해 제조한 III족 질화물계 화합물 반도체층의 횡방향 에피택셜 성장한 부분의 상층으로 형성된 것을 특징으로 하는 III족 질화물계 화합물 반도체소자이다.
또, 제12의 수단은, 청구항 제1항 내지 제10항 중 어느 한 항 기재의 III족 질화물계 화합물 반도체의 제조 방법에 의해 제조한 III족 질화물계 화합물 반도체층의 횡방향 에피택셜 성장한 부분의 상층에 다른 III족 질화물계 화합물 반도체층을 적층함으로써 얻어지는 것을 특징으로 하는 III족 질화물계 화합물 반도체 발광 소자이다.
또, 제13의 수단은, 청구항 제1항 내지 제10항 중 어느 한 항 기재의 III족 질화물계 화합물 반도체의 제조 방법에 더하여, 횡방향 에피택셜 성장한 부분의 상층이외를 거의 전부 제거함으로써, III족 질화물계 화합물 반도체기판을 얻는 것을 특징으로 한다.
도 1은 본 발명의 제1 실시예에 관한 III족 질화물계 화합물 반도체의 제조 공정을 나타내는 단면도.
도 2는 본 발명의 다른 III족 질화물계 화합물 반도체의 제조 공정을 나타내는 단면도.
도 3은 본 발명의 제7 실시예에 관한 III족 질화물계 화합물 반도체의 제조 공정을 나타내는 단면도.
도 4는 본 발명의 다른 III족 질화물계 화합물 반도체의 제조 공정을 나타내는 단면도.
도 5는 본 발명의 제2 실시예에 관한 III족 질화물계 화합물 반도체의 제조 공정을 나타내는 단면도.
도 6은 본 발명의 다른 III족 질화물계 화합물 반도체의 제조 공정을 나타내는 단면도.
도 7은 본 발명의 제3 실시예에 관한 III족 질화물계 화합물 반도체의 제조 공정을 나타내는 단면도.
도 8은 본 발명의 다른 III족 질화물계 화합물 반도체의 제조 공정을 나타내는 단면도.
도 9는 본 발명의 또 다른 III족 질화물계 화합물 반도체의 제조 공정을 나타내는 단면도.
도 10은 본 발명의 또 다른 III족 질화물계 화합물 반도체의 제조 공정을 나타내는 단면도.
도 11은 본 발명의 또 다른 III족 질화물계 화합물 반도체의 제조 공정을 나 타내는 단면도.
도 12는 본 발명의 제4 실시예에 관한 III족 질화물계 화합물 반도체의 제조 공정을 나타내는 단면도.
도 13은 본 발명의 제5 실시예에 관한 III족 질화물계 화합물 반도체발광 소자의 구조를 나타내는 단면도.
도 14는 본 발명의 제6 실시예에 관한 III족 질화물계 화합물 반도체발광 소자의 구조를 나타내는 단면도.
도 15는 본 발명의 제7 실시예에 관한 III족 질화물계 화합물 반도체발광 소자의 구조를 나타내는 단면도.
도 16은 본 발명의 제8 실시예에 관한 III족 질화물계 화합물 반도체발광 소자의 구조를 나타내는 단면도.
도 17은 제1의 III족 질화물계 화합물 반도체의 에칭의 다른 예를 나타내는 도식적인 도면.
도 18은 III족 질화물계 화합물 반도체를 전파하는 관통전위를 나타내는 단면도.
본 발명의 III족 질화물계 화합물 반도체의 제조 방법의 개략을, 도 1내지 도 11를 참조하면서 설명한다.
〔청구항 제1항, 제2항, 제3항의 발명〕
도 1의 (a)와 같이, 기판(1)을 스트라이프형 또는 격자형 등의 섬상태로 깎 아서 단차를 설치한다. 다음에 버퍼층(2)을 형성한다. 이하, 도 1의 (b)와 같이, 버퍼층(2)이 주로 기판(1)의 단차의 상단면에 형성되는 부분(21)과 단차의 하단면에 형성되는 부분(22)으로 이루어지는 경우를 설명한다.
도 1의 (b)와 같은, 스트라이프형 또는 격자형 등의 섬상태의 단차를 가지는 기판(1)의, 단차의 상단면에 형성되는 부분(21)과 단차의 하단면에 형성되는 부분(22)으로 이루어지는 버퍼층(2)을 핵으로 하여 III족 질화물계 화합물 반도체(3)를 종방향 및 횡방향 에피택셜 성장시킨다. 이렇게 하면 도 1(c)와 같이, 단차의 하단면에 형성된 버퍼층(22)으로부터 성장하는 III족 질화물계 화합물 반도체(32)가 단차를 메우기 전에, 단차의 상단면에 형성된 버퍼층(21)을 핵으로 하여 성장하는 III족 질화물계 화합물 반도체(31)가 단차상방을 덮도록 할 수 있다. 또 III족 질화물계 화합물 반도체(3)를 종방향 및 횡방향 성장시키면, 도 1의 (d)와 같이, 기판의 단차의 상방은, 횡방향 에피택셜 성장에 의해 덮히기 때문에, 종방향으로 전파하는 관통전위의 밀도가 매우 적어진다.
이 때, 단차의 하단의 바닥면에 형성된 버퍼층(22)으로부터 종방향으로 에피택셜 성장하는 III족 질화물계 화합물 반도체(32)가 단차의 상단까지 성장하는 것 보다도, 단차의 상단면에 형성된 버퍼층(21)으로부터 횡방향으로 에피택셜 성장하는 III족 질화물계 화합물 반도체(31)가 마주보는 단차의 상단면에서의 횡방향 에피택셜 성장면과 합체하는 것이 더 빠르면, 단차를 메운 부분의 III족 질화물계 화합물 반도체(31)상부에는 단차의 바닥면에 형성된 버퍼층(22)으로부터 전파하는 관통전위는 현저하게 억제되어, 매우 양질의 결정영역을 가질 수가 있다. 이 경우, 도 1의 (d)와 같이 단차의 바닥면에 형성된 버퍼층(22)을 핵으로 하여 성장한 III족 질화물계 화합물 반도체(32)의 성장면이 표면에 노출되지 않고 공동(cavity)으로서 남게 된다. 그 상부에는 양측의 단차의 상단면에 형성된 버퍼층(21)을 핵으로 하여 성장한 III족 질화물계 화합물 반도체(31)의 성장면의 합체가 생기고 있고, 버퍼층(22)으로부터 전파하는 관통전위는 이 공동에서 정지되게 된다.
다음에, 도 1의 (b)와 같은 기판(1)의 단차의 측면에 버퍼층이 거의 형성되지 않는 경우가 아니라, 기판(1)의 단차의 측면에도 버퍼층이 형성되는 경우를 도 2로 설명한다. 도 1(a)와 같이 기판(1)을 깎고 단차를 형성한다(도 2의 (a)). 도 2의 (b)와 같이, 스트라이프형 또는 격자형 등의 섬상태의 단차를 가지는 기판(1)의 단차의 상단면, 단차의 하단면, 및 단차의 측면에 형성되는 버퍼층(2)을 핵으로 하여, III족 질화물계 화합물 반도체(3)를 종방향 및 횡방향 에피택셜 성장시킨다. 이렇게 하면 도 2(c)와 같이, 단차의 하단면 및 측면의 버퍼층(2)으로부터 종방향 성장하는 III족 질화물계 화합물 반도체(3)가 단차를 메우는 단차의 상단면의 버퍼층(2)으로부터 횡방향 성장하는 III족 질화물계 화합물 반도체(3)도 단차를 덮도록 성장한다. 또한, 여기서 단차의 측면으로부터「종」방향으로 성장한다고 하는 것은 단차의 측면의 법선방향의 성장을 말한다. 이렇게 하면 도 1의 (d)와 같이, 기판의 단차의 상방은, 단차의 측면의 버퍼층(2)으로부터 종방향 성장하는 III족 질화물계 화합물 반도체(3)가 단차를 메우는 부분과, 단차의 상단면의 버퍼층(2)으로부터 횡방향 성장하는 III족 질화물계 화합물 반도체(3)로 채워진다. 단차의 측면의 버퍼층(2)으로부터 종방향 성장하는 III족 질화물계 화합물 반도체(3)의 종방향 의 관통전위는 단차의 측면의 법선방향이며, 기판면(상단면 및 바닥면)부터 종방향으로 전파하는 관통전위의 밀도가 매우 적어진다.
이 때, 단차의 하단의 바닥면에 형성된 버퍼층(2)으로부터 종방향으로 에피택셜 성장하는 III족 질화물계 화합물 반도체(3)가 단차의 상단까지 성장하는 것보다도, 단차의 상단면에 형성된 버퍼층(2)으로부터 횡방향으로 에피택셜 성장하는 III족 질화물계 화합물 반도체(3)가 마주보는 단차의 상단면에서의 횡방향 에피택셜 성장면과 합체하는 것이 더 빠르면, 단차를 메운 부분의 III족 질화물계 화합물 반도체(3)상부에는 단차의 바닥면에 형성된 버퍼층(2)으로부터 전파하는 관통전위는 현저하게 억제되어, 매우 양질의 결정영역이 될 수 있다. 이 경우, 도 2의 (d)와 같이 단차의 바닥면에 형성된 버퍼층(2)을 핵으로 하여 성장한 III족 질화물계 화합물 반도체(3)의 성장면이 표면에 노출되지 않고 공동으로서 남게 된다. 그 상부에는 양측의 단차의 상단면에 형성된 버퍼층(2)을 핵으로 하여 성장한 III족 질화물계 화합물 반도체(3)의 성장면의 합체가 생기고 있고, 버퍼층(2)으로부터 전파하는 관통전위는 이 공동에서 정지되게 된다.
상기의 같은 빠른 횡방향 에피택셜 성장은, III족 질화물계 화합물 반도체층(31)의 {11-20}면을 단차측면방향의 성장면이라고 할 때 용이하게 실현가능하다. 이 때 예를 들면 횡방향 에피택셜 성장중의 성장면의 최소한 상부를 {11-20}면대로 유지하면 좋다. 물론, 횡방향 에피택셜 성장면은 III족 질화물계 화합물 반도체층의 {11-20}면에 한정되지 않는다.
이상과 같은 것은, 버퍼층을 요하지 않고서 기판에 직접 에피택셜 성장하는 III족 질화물계 화합물 반도체에도 응용할 수 있다. 이것을 도 3에 나타낸다. 기판(1)을 깎아 단차를 형성한 후(도 3의 (a)), III족 질화물계 화합물 반도체(3)를 종방향 및 횡방향 성장시켜(도 3의 (b)), 단차의 상단면에 형성되는 부분의 III족 질화물계 화합물 반도체(3)를 중심으로 한 횡방향 성장에 의해 단차를 덮는다(도 3의 (c). 또, 도 4에 도시한 바와 같이, 버퍼층(2)(단차의 상단의 버퍼층(21)과 단차의 하단의 버퍼층(22))에 III족 질화물계 화합물 반도체의 단결정층(3)(단차의 상단의 단결정층(31)과 단차의 하단의 단결정층(32))을 형성하여(도 4의(b)), 단차의 상단의 단결정층(31)을 핵으로 한 횡방향 성장에 의해 단차를 덮는 것도 할 수 있다(도 4의 (c),(d)).
〔청구항 제4 항, 제5항의 발명〕
도 5의(a)와 같이, 기판(1)상에 버퍼층(2)을 형성한다. 다음에 도 5의 (b)와 같이, 버퍼층(2)과 기판(1)을 깎아서 단차를 설치한다. 여기서 도 5의 (c)와 같이, III족 질화물계 화합물 반도체(31)를 주로 버퍼층(2)을 핵으로 하여 세로 및 횡방향 에피택셜 성장시킨다. 도 5의(c)에서는 단차의 바닥면 및 측면으로부터도 일부 III족 질화물계 화합물 반도체(32)의 에피택셜 성장이 일어난 경우를 나타내고 있다. 이 때, 단차의 하단의 바닥면 및 측면으로부터 에피택셜 성장하는 III족 질화물계 화합물 반도체(32)가 단차의 상단까지 성장하는 것보다도, 단차의 상단면에 형성된 버퍼층(2)으로부터 횡방향으로 에피택셜 성장하는 III족 질화물계 화합물 반도체(31)가 마주보는 단차의 상단면에서의 횡방향 에피택셜 성장면과 합체하는 것이 더 빠르면, 단차를 메운 부분의 III족 질화물계 화합물 반도체(31)상부에 는 단차의 바닥면으로부터 전파하는 관통전위는 현저하게 억제되어, 매우 양질의 결정영역이 될 수 있다. 이 경우, 도 5의 (d)와 같이 단차의 바닥면으로부터 성장한 III족 질화물계 화합물 반도체(32)의 성장면이 표면에 노출되지 않고 공동으로서 남게 된다. 그 상부에는 양측의 단차의 상단면에 형성된 버퍼층(2)을 핵으로 하여 성장한 III족 질화물계 화합물 반도체(31)의 성장면의 합체가 생기고 있고, 버퍼층(2)으로부터 전파하는 관통전위는 이 공동에서 정지되게 된다.
상기의 같은 빠른 횡방향 에피택셜 성장은, III족 질화물계 화합물 반도체층(31)의 {11-20}면을 단차측면방향의 성장면이라고 할 때 용이하게 실현가능하다. 이 때 예를 들면 횡방향 에피택셜 성장중의 성장면의 최소한 상부를 {11-20}면대로 유지하면 좋다. 물론, 횡방향 에피택셜 성장면은 III족 질화물계 화합물 반도체층의 {11-20}면에 한정되지 않는다.
또, 도 6에 도시한 바와 같이, 버퍼층(2)과 III족 질화물계 화합물 반도체의 단결정층(31)을 형성하여(도 6의 (a)), 단차를 형성하여(도 6의 (b)), 단차의 상단의 단결정층(31)을 핵으로 한 횡방향 성장에 의해 단차를 덮는 것도 할 수 있다(도 6의 (c),(d)).
〔청구항 제6항, 제7항, 제8항의 발명〕
도 7의 (a)와 같이, 기판(1)표면에 예를 들면 에칭, 스크라이빙 등에 의해 거칠어진 부분 A를 형성하고, 거칠어지지 않은 부분이 스트라이프형 또는 격자형 등의 섬상태가 되도록 한다. 여기에 버퍼층(2)을 형성하면, 표면이 거칠어지지 않은 부분에 형성된 버퍼층(21)과 비교해서, 표면이 거칠어진 부분 A에 형성되는 버 퍼층(22)의 표층은 균일한 결정층이 될 수 없고, 또한 성장속도가 느리다(도 7의 (b)). 여기에 III족 질화물계 화합물 반도체(3)를 종방향 및 횡방향 에피택셜 성장시키면, 주로 표면이 거칠어지지 않은 부분에 형성된 버퍼층(21)을 핵으로 하여 단결정층이 빠른 속도로 형성되고, 표면이 거칠어진 부분 A에 형성되는 버퍼층(22)도 횡방향으로 성장하는 것에 의해 덮여진다(도 7의 (c)). 또한 III족 질화물계 화합물 반도체(3)의 종방향 및 횡방향 에피택셜 성장을 계속하면, 표면이 거칠어진 부분 A에 형성되는 버퍼층(22)은, 주로 표면이 거칠어지지 않은 부분에 형성된 버퍼층(21)을 핵으로 하여 횡방향 에피택셜 성장한 III족 질화물계 화합물 반도체(3)가 완전히 덮이게 된다. 이 때, 표면이 거칠어진 부분 A에 형성되는 버퍼층(22)으로부터의 종방향의 관통전위는, 그 위 쪽에 횡방향 에피택셜 성장에 의해 형성된 III족 질화물계 화합물 반도체(3)에는 전파하지 않게 된다.
도 8의 (a)와 같이, 기판(1)표면에 예를 들면 에칭, 스크라이빙 등에 의해 거칠어진 부분 A를 형성하고, 거칠어지지 않은 부분이 스트라이프형 또는 격자형 등의 섬상태가 되도록 한다. 기판(1)상에 에피택셜 성장하는 III족 질화물계 화합물 반도체(3)를 여기에 형성하면, 표면이 거칠어지지 않은 부분에 형성된 III족 질화물계 화합물 반도체층(31)과 비교해서, 표면이 거칠어진 부분 A에 형성되는 III족 질화물계 화합물 반도체층(32)의 표층은 균일한 단결정층이 될 수 없고, 또한 성장속도가 느리다(도 8의 (b)). III족 질화물계 화합물 반도체(3)를 종방향 및 횡방향 에피택셜 성장시키는 조건으로 에피택셜 성장을 계속하면, 표면이 거칠어진 부분 A에 형성되는 III족 질화물계 화합물 반도체층(32)상부는, 주로 표면이 거칠 어지지 않은 부분에 형성된 III족 질화물계 화합물 반도체(31)가 횡방향 에피택셜 성장하여 완전히 덮이게 된다. 이 때, 표면이 거칠어진 부분 A에 형성되는 III족 질화물계 화합물 반도체(32)로부터의 종방향의 관통전위는, 그 위 쪽에 횡방향 에피택셜 성장에 의해 형성된 III족 질화물계 화합물 반도체(31)에는 전파하지 않게 된다.
나아가서, 도 9와 같이, 도 7과 같은 III족 질화물계 화합물 반도체(3)의 1단의 종방향 및 횡방향 에피택셜 성장이 아니라, 우선 표면이 거칠어지지지 않은 부분에 형성된 버퍼층(21)상에 III족 질화물계 화합물 반도체(31)를 종방향 성장시켜 단결정층으로 하여, 다음에 이 III족 질화물계 화합물 반도체(31)의 단결정층을 핵으로 하여 III족 질화물계 화합물 반도체(32)를 종방향 및 횡방향 성장시키는 것도 할 수 있다.
〔청구항 제9항, 제10항의 발명〕
도 10과 같이, 기판(1)에 버퍼층(2)을 형성한 후(도 10의 (a)), 그 표면을 에칭, 스크라이빙에 의해 표면을 악화시켜(도 10의 (b)), III족 질화물계 화합물 반도체(3)를 종방향 및 횡방향 성장시켜도 좋다(도 10의 (c),(d)). 또, 도 11과 같이, 기판(1)에 버퍼층(2)과 III족 질화물계 화합물 반도체층(31)을 형성한 후(도 11의 (a)), 그 표면을 에칭, 스크라이빙에 의해 표면을 악화시켜(도 11의 (b)), III족 질화물계 화합물 반도체(33)를 종방향 및 횡방향 성장시켜도 좋다(도 11의 (c),(d)). 모두, 표면이 악화하지 않고 있는 부분에 의해 일찍이 III족 질화물계 화합물 반도체층이 형성되기 때문에 그것을 핵으로 하여 횡방향 성장시킴으로써, 표면이 악화된 부분을 덮이도록 성장시킬 수 있다.
이상과 같은 방법에 의해, 종방향으로 전파하는 관통전위를 억제한 영역을 가지는 III족 질화물계 화합물 반도체를 형성할 수 있다.
상기의 공정에서 얻어진 III족 질화물계 화합물 반도체층의 횡방향 에피택셜 성장한 부분의 상층에 소자를 형성함으로써, 결함이 적고 이동도가 큰 층을 가지는 반도체소자를 형성할 수 있다(청구항 제11항).
상기의 공정에서 얻어진 III족 질화물계 화합물 반도체층의 횡방향 에피택셜 성장한 부분의 상층에 발광 소자를 형성함으로써, 소자수명 또는 LD의 임계값이 개선된 발광 소자를 형성할 수 있다(청구항 제12항).
또, 상기의 공정에서 얻어진 III족 질화물계 화합물 반도체층의 횡방향 에피택셜 성장한 부분의 상층만을 기타 층으로부터 분리함으로써, 전위와 같은 결정결함이 현저하게 억제된 결정성이 좋은 III족 질화물계 화합물 반도체를 얻을 수 있다(청구항 제13항). 또한「거의 전부 제거」란, 제조상의 간편함에서, 일부 관통전위가 남은 부분을 포함하고 있다고 해도 본 발명에 포함되는 것을 나타내는 것이다.
(발명을 실시하기 위한 최상의 형태)
이하, 본 발명의 실시 형태를 도면을 참조하여 설명한다. 본 발명은 상기 발명의 특징을 갖고 있기는 하나, 이하에서 구체적으로 설명되는 실시형태들에 한정되는 것은 아니다.
도 1내지 도 8에 본 발명의 III족 질화물계 화합물 반도체의 제조 방법의 실 시예의 각각 의 일례의 개략을 나타낸다. 도 1에서는, 버퍼층(2)이 기판(1)의 다이싱에 의해 형성된 측면에 형성되지 않는 예를 나타내고 있다. 기판(1)을 다이싱하여 단차를 형성하고(도 1의 (a)), 버퍼층(2)을 형성하고(도 1의 (b)), III족 질화물계 화합물 반도체층(3)을 횡방향 에피택셜 성장시킨다(도 1의 (c)). 도 1의 (a)의 다이싱의 폭과 깊이는, 전술한 바와 같이 단차의 바닥면에 형성된 버퍼층(22)을 핵으로 하여 종방향 성장하는 III족 질화물계 화합물 반도체층(32)이 단차를 메우기 전에, 단차의 상단면에 형성된 버퍼층(21)을 핵으로 하여 종방향 및 횡방향 성장하는 III족 질화물계 화합물 반도체층(31)이 단차의 상부를 덮도록 결정된다. 도 1의 (c)에서는 횡방향 에피택셜 성장면이 예를 들면 {11-20}면인 경우를 상정하고 있지만, 본 발명은 성장면에 한정되지 않는다. 이렇게 해서, 단차의 바닥면의 종방향의 성장에 의해 다이싱된 부분이 메워지기 전에, 단차의 상단면에 형성된 버퍼층(21)을 핵으로 하여 횡방향 성장이 다이싱된 부분의 상방으로 합체하도록, 다이싱 형상과 횡방향 에피택셜 성장조건을 설정함으로써, 다이싱된 상부의 III족 질화물계 화합물 반도체(31)에는 관통전위가 억제된 영역을 형성한다(도 1의 (d)).
도 2는 기판(1)의 단차의 측면에도 버퍼층(2)이 형성되는 경우를 나타낸다. 이것도 도 1의 경우와 대략 동일한다.
도 5는 기판(1)에 버퍼층(2)을 형성한 후 다이싱하는 실시예이다. 버퍼층(2)이 형성되어 있지 않은 기판(1)의 단차의 바닥면 및 측면에서의 종방향 성장은 없거나 매우 느리고, 단차의 상단면에 형성된 버퍼층(2)을 중심으로 한 횡 방향 성장에 의해 다이싱된 단차를 덮는다(도 5의 (c) 및 (d)). 도 2의 (a)의 다이싱의 폭과 깊이는, 전술한 바와 같이 단차의 바닥면으로부터 종방향 성장하는 III족 질화물계 화합물 반도체층(32)이 단차를 메우기 전에, 단차의 상단면에 형성된 버퍼층(21)을 핵으로 하여 종방향 및 횡방향 성장하는 III족 질화물계 화합물 반도체층(31)이 단차의 상부를 덮도록 결정된다. 도 2의 (c)에서는 횡방향 에피택셜 성장면이 예를 들면 {11-20}면인 경우를 상정하고 있지만, 본 발명은 성장면에 한정되지 않는다.
도 7는, 기판(1)의 표면을 거칠게 한 후 버퍼층(2)을 형성하는 실시예이다. 표면이 거칠어진 부분 A의 면적 등은, 거칠어진 부분 A 상에 형성된 표층에 균일한 단결정층이 생성되지 않고 또한 성장속도가 느린 버퍼층(22)상을, 면이 거칠어지지 않은 부분에 형성된 버퍼층(21)을 중심으로 한 III족 질화물계 화합물 반도체(3)가 종방향 및 횡방향 에피택셜 성장하여 덮도록 결정된다.
도 8는, 기판(1)의 표면을 거칠게 한 후 III족 질화물계 화합물 반도체를 직접 형성하는 실시예이다. 표면이 거칠어진 부분 A의 면적 등은, 거칠어진 부분 A 상에 형성된 표층에 균일한 단결정층이 생성되지 않고 또한 성장속도가 느린 III족 질화물계 화합물 반도체(32)상을, 면이 거칠어지지 않은 부분에 형성된 III족 질화물계 화합물 반도체층(31)이 종방향 및 횡방향 에피택셜 성장하여 덮도록 결정된다.
상기의 발명의 실시예으로는, 다음 중에서 각각 선택할 수 있다.
기판상에 III족 질화물계 화합물 반도체를 순차 적층을 형성하는 경우는, 기 판으로는 사파이어, 실리콘(Si), 탄화 규소(SiC), 스피넬(MgAl2O4), ZnO, MgO 기타 무기결정기판, 인화갈륨 또는 비화갈륨와 같은 III-V 족화합물 반도체 또는 질화갈륨(GaN)기타 III족 질화물계 화합물 반도체 등을 이용할 수 있다.
III족 질화물계 화합물 반도체층을 형성하는 방법으로는 유기금속 기상성장법(MOCVD 또는 MOVPE)이 바람직하지만, 분자선 기상성장법(MBE), 할라이드 기상성장법(Halide VPE), 액상성장법(LPE) 등을 이용할 수도 있고, 각 층을 각각 다른 성장방법으로 형성할 수도 있다.
예를 들면, 사파이어 기판상에 III족 질화물계 화합물 반도체 적층할 때, 결정성을 좋게 형성시키기 때문에, 사파이어 기판과의 격자 부정합을 시정하도록 버퍼층을 형성하는 것이 바람직하다. 다른 기판을 사용하는 경우도 버퍼층을 설치하는 것이 바람직하다. 버퍼층으로는, 저온으로 형성시킨 III족 질화물계 화합물 반도체 AlxGayIn 1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1), 보다 바람직하게는 AlxGa1-xN(0≤x≤1)이 이용된다. 이 버퍼층은 단층이라도 양호하고, 조성 등이 다른 다중층으로 할 수도 있다. 버퍼층의 형성 방법은, 380∼420℃의 저온으로 형성하는 것이라도 양호하고, 반대로 1000∼1180℃의 범위에서, MOCVD법으로 형성할 수도 있다. 또, DC 마그네트론 스퍼터장치를 이용하여, 고순도 금속 알루미늄과 질소가스를 원재료로서, 반응성 스퍼터법에 의해 AlN으로 이루어지는 버퍼층을 형성할 수도 있다. 동일하게 일반식 AlxGayIn 1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1), 조성비는 임의)의 버퍼층을 형성할 수 있다. 나아가서 증착법, 이온 플레이팅법, 레이저 애블레이션법, ER 법을 이용할 수 있다. 물리 증착법에 의한 버퍼층은, 200∼600℃으로 행하는 것이 바람직하다. 또 바람직하게는 300∼500℃이며, 또 바람직하게는 350∼450℃ 이다. 이들 스퍼터링법 등의 물리 증착법을 이용한 경우에는, 버퍼층의 두께는, 100∼3000Å이 바람직하다. 더욱 바람직하게는, 100∼500Å가 바람직하고, 가장 바람직하게는, 100∼300Å 이다. 또, 횡방향 에피택셜 성장의 핵이 되는 III족 질화물계 화합물 반도체층 및/또는 상층의 III족 질화물계 화합물 반도체는, 버퍼층과 단결정 III족 질화물계 화합물 반도체층을 1주기로서, 다중주기형성한 층(기저층)으로 할 수도 있다. 또, 기저층을 이용하는 경우는, 횡방향 에피택셜 성장의 핵이 되는 층으로서, 최상층이 단결정층보다 바람직하다.
버퍼층, 횡방향 에피택셜 성장의 핵이 되는 III족 질화물계 화합물 반도체층, 횡방향 에피택셜 성장시키는 층, 및/또는 상층의 III족 질화물계 화합물 반도체는, III족 원소의 조성의 일부는 보론(B), 탈륨(Tl)으로 치환하더라도, 또, 질소(N)의 조성일부를 인(P), 비소(As), 안티몬(Sb), 비스무트(Bi)로 치환하더라도, 본 발명을 실질적으로 적용할 수 있다. 또, 이들 원소를 조성에 표시할 수 없는 정도의 도핑을 한 것이라도 좋다. 예를 들면 조성에 인듐(In), 비소(As)를 갖지 않는 III족 질화물계 화합물 반도체인 AlxGa1-xN(0≤x≤1)에, 알루미늄(Al), 갈륨(Ga)보다도 원자반경의 큰 인듐(In), 또는 질소(N)보다도 원자반경의 큰 비소(As)를 도핑 하는 것으로, 질소원자의 빠지기(dropping off)에 의한 결정의 확장왜곡을 압축왜곡으로 보상하고 결정성을 잘 개선할 수도 있다. 이 경우는 억셉 터 불순물이 III족 원자의 위치에 용이하게 들어 가기 때문에, p형 결정을 어즈그로운(as grown)으로 얻을 수가 있다. 이렇게 하여 개선된 결정성을 본원발명과 합침으로써 또한 관통전위를 100 내지 1000분의 1정도에까지 내리는 것도 할 수 있다. 또, 발광 소자로서 구성하는 경우는, 원래 III족 질화물계 화합물 반도체의 2원계, 또는 3원계를 이용하는 것이 바람직하다.
n형의 III족 질화물계 화합물 반도체층을 형성하는 경우에는, n형 불순물로서, Si, Ge, Se, Te, C 등 IV족 원소 또는 VI족 원소를 첨가할 수 있다. 또, p형 불순물으로는, Zn, Mg, Be, Ca, Sr, Ba 등 II족 원소 또는 IV족 원소를 첨가할 수 있다. 이들을 복수 또는 n형 불순물과 p형 불순물을 동일층에 도핑할 수도 있다.
횡방향 에피택셜 성장으로는 성장면이 기판에 수직하여 지는 것이 바람직하지만, 기판에 대하여 기울어진 면대로 성장하는 것이라도 좋다.
횡방향 에피택셜 성장으로는, 횡방향 에피택셜 성장면의 최소한 상부와 기판면과는 수직인 것이 보다 바람직하고, 나아가서 모두 III족 질화물계 화합물 반도체의 {11-20}면인 것이 보다 바람직하다.
에칭할 때는, 깊이와 폭의 관계로부터, 횡방향 에피택셜 성장에 의해 막힐 수 있도록 단차를 설치한다. 이 때, 다른 층으로부터의 종방향 성장이 최소한 초기단계에서 느린 것도 이용한다.
기판상에 적층하는 III족 질화물계 화합물 반도체층의 결정축 방향이 예상될 수 있는 경우는, 기판의 단차측면이 III족 질화물계 화합물 반도체층의 a면({11-20}면) 또는 m면({1-100}면)과 평행이 되도록 스트라이프형으로 마스크 또는 다이 싱을 실시하는 것이 유용하다. 또, 섬형, 격자형 등에, 상기 스트라이프 및 마스크를 임의로 설계해도 좋다. 횡방향 에피택셜 성장면은, 기판면에 수직한 것 이외에, 기판면에 대하고 기울어진 각도의 성장면인 것도 좋다. III족 질화물계 화합물 반도체층의 a면으로서 (11-20)면을 횡방향 에피택셜 성장면으로 하기 위해서는 예를 들면 스트라이프의 길이 방향은 III족 질화물계 화합물 반도체층의 m면인 (1-100)면에 수직으로 한다. 예를 들면 기판을 사파이어의 a면 또는 c면으로 하는 경우는, 어느 쪽도 사파이어의 m면이 그 위에 형성되는 III족 질화물계 화합물 반도체층의 a면과 통상 일치하기 때문에, 이것에 맞춰 다이싱을 실시한다. 점 형태, 격자형기타 섬형으로 하는 경우도, 윤곽(측벽)을 형성하는 각 면이 상방으로 형성되는 III족 질화물계 화합물 반도체층의 {11-20}면과 일치하는 것이 바람직하다.
에칭마스크는, 산화규소(SiO2), 질화규소(Si3N4), 산화 티탄(TiO X), 산화지르코늄(ZrOX) 등의 산화물, 질화물, 이들 다층막을 이용할 수 있다. 이들 성막방법은 증착, 스퍼터, CVD 등의 기상성장법 외에 임의로 선택될 수 있다.
에칭을 하는 경우는 반응성 이온 빔에칭(RIBE)이 바람직하지만, 임의의 에칭방법을 이용할 수 있다. 또, 에칭대신, 스크라이빙 등, 기계적 방법에 의해 단차를 형성할 수도 있다. 표면을 거칠게 하는 경우도, 스크라이빙, 다이아몬드커터에 의한 줄긋기 등 임의로 선택될 수 있다.
상기의 관통전위의 억제된 영역을 가지는 III족 질화물계 화합물 반도체의 전체 또는 관통전위의 억제된 영역을 중심으로 하여 그 상부에 FET, 발광 소자 등 의 반도체소자를 형성할 수 있다. 발광 소자의 경우는, 발광층은 다중양자 우물구조(MQW), 단일양자 우물구조(SQW) 외에 호모구조, 헤테로구조, 더블헤테로구조의 것이 고려되지만, 핀접합 또는 pn 접합 등에 의하여 형성할 수도 있다.
전술한, 관통전위의 억제된 영역을 가지는 III족 질화물계 화합물 반도체를, 예를 들면 기판(1), 버퍼층(2) 및 다이싱에 의해 단차를 설치한 관통전위가 억제되어 있지 않은 부분을 깍아내어, III족 질화물계 화합물 반도체기판으로 할 수 있다. 이 위에 III족 질화물계 화합물 반도체소자를 형성하는 것이 가능하거나, 또는 보다 큰 III족 질화물계 화합물 반도체결정을 형성하기 위한 기판으로서 이용할 수 있다. 제거방법으로는 기계화학적 연마 등 임의이다.
본 발명의 적용으로서, 기판처리에 의해 관통전위가 적은 영역을 형성한 후, 또한 횡방향 에피택셜 성장을 이용하여, 관통전위가 많은 영역상부에 관통전위가 적은 영역을 형성하는 것도 본 발명에 포함된다. 예를 들면 본 발명의 청구항 제1항 내지 제4항의 수단에 의해 관통전위가 적은 영역과 많은 영역을 가지는 III족 질화물계 화합물 반도체층의 관통전위가 많은 영역에 마스크를 형성하고, 마스크를 형성하지 않고 있는 관통전위가 적은 영역표면을 핵으로 하여 마스크상부를 횡방향 에피택셜 성장에 의해 덮음으로써 전체로서 관통전위가 적은 III족 질화물계 화합물 반도체층을 얻을 수 있다. 기타, 관통전위가 많은 영역상부에서의 제2 횡방향 에피택셜 성장은 임의이다.
이하, 발명의 구체적인 실시예에 따라 설명한다. 실시예로서 발광 소자를 언급하지만, 본 발명은 하기 실시예에 한정되는 것이 아니라, 임의의 소자에 적용 할 수 있는 제조 방법을 개시하고 있다.
본 발명의 III족 질화물계 화합물 반도체는 유기금속화합물 기상성장법(이하「MOVPE」라고 함)에 의한 기상성장에 의해 제조되었다. 이용된 가스는 암모니아(NH3)와 캐리어가스(H2 또는 N2과 트리메틸갈륨(Ga(CH3 )3, 이하「TMG」라고 함)와 트리메틸알루미늄(Al(CH3)3, 이하「TMA」라고 함), 트리메틸인듐(In(CH 3)3, 이하「TMI」라고 함), 사이클로펜타디에닐마그네슘(Mg(C5H5)2, 이하「Cp2 Mg」라고 함)이다.
〔제1 실시예〕
유기세정 및 열처리에 의해 세정한 a면을 주면으로 하여, 단결정의 사파이어 기판(1)을 다이싱에 의해, 폭 10μm, 간격 10μm, 깊이 10μm의 스트라이프형의 단차를 형성했다. 다음에, 온도를 400℃로 하여, H2를 10L/min, NH3를 5L/min, TMA를 20μmol/min에서 약 3분간 공급하여 AlN의 버퍼층(2)을 약 40nm의 두께로 형성했다. 버퍼층(2)은 기판(1)의 단차의 주로 상단면과 바닥면에 형성되었다.
다음에, 사파이어 기판(1)의 온도를 1150℃로 유지하여, H2를 20L/min, NH3를10L/min, TMG를 5μ mol/min로 도입하여, 종방향 및 횡방향 에피택셜 성장에 의해 GaN 층(3)을 형성했다. 이 때, 주로 단차의 상단면에 형성된 버퍼층(21)으로부터의 횡방향 에피택셜 성장에 의해 단차가 덮혀, 표면이 평탄하여 진다(도 1의 (c)). 이 다음, H2를 20L/min, NH3를 10L/min, TMG를 300μ mol/min로 도입하고, GaN층(3)을 성장시키고, 10μm의 두께로 했다. GaN층(3)의 기판(1)의 깊이 10μm의 단차의 바닥면 상방으로 형성된 부분은 단차의 상단면 상방으로 형성된 부분에 비하여 관통전위가 현저하게 억제되었다.
〔제2 실시예〕
유기세정 및 열처리에 의해 세정한 a면을 주면으로 하여, 단결정의 사파이어 기판(1)의 온도를 400℃로 하여, H2를 10L/min, NH3를 5L/min, TMA를 20μ mol/min에서 약 3분간 공급하여 AlN의 버퍼층(2)을 약 40nm의 두께로 형성했다. 다음에 다이싱에 의해, 폭 10μm, 간격 10μm, 깊이 10μm의 스트라이프형으로 단차를 형성했다. 버퍼층(2)은 기판(1)의 단차의 상단면에만 남는다(도 5의 (b)).
다음에, 사파이어 기판(1)의 온도를 1150℃로 유지하여, H2를 20L/min, NH3를 10L/min, TMG를 5μ mol/min로 도입하여, 종방향 및 횡방향 에피택셜 성장에 의해 GaN층(3)을 형성했다. 이 때, 주로 단차의 상단면에 형성된 버퍼층(2)으로부터의 횡방향 에피택셜 성장에 의해 단차가 덮혀, 표면이 평탄하여 진다(도 5의 (c) 및 (d)). 이 다음, H2를 20L/min, NH3를 10L/min, TMG를 300μmol/min로 도입하고, GaN층(31)을 성장시키고, 10μm의 두께로 했다. GaN층(31)의 기판(1)의 깊이 10μm의 단차의 바닥면 상방으로 형성된 부분은, 단차의 상단면 상방으로 형성된 부분에 비하여 관통전위가 현저하게 억제되었다.
〔제3 실시예〕
유기세정 및 열처리에 의해 세정한 a면을 주면으로 하여, 단결정의 사파이어 기판(1)을 반응성이온 빔에칭(RIBE)을 이용한 선택드라이에칭에 의해, 폭 10μm, 간격 10μm, 스트라이프형으로 단시간 에칭하여 면거칠음을 발생시켰다. 다음에, 온도를 400℃로 하여, H2를 10L/min, NH3를 5L/min, TMA를 20μ mol/min에서 약 3분간 공급하여 AlN의 버퍼층(2)을 약 40nm의 두께로 형성했다. 버퍼층(2)은 면이 거친 부분(22)과 면이 거칠지 않은 부분(22)으로 표면의 형태가 달랐다(도 7의 (b)).
다음에, 사파이어 기판(1)의 온도를 1150℃로 유지하여, H2를 20L/min, NH3를10L/min, TMG를 5μ mol/min로 도입하여, 종방향 및 횡방향 에피택셜 성장에 의해 GaN층(3)을 형성했다. 이 때, 주로 면이 거칠지 않은 부분(21)으로부터의 횡방향 에피택셜 성장에 의해 면이 거친 부분이 덮혀, 표면이 평탄해 졌다(도 7의 (c) 및 (d)). 이 다음, H2를 20L/min, NH3를 10L/min, TMG를 300μ mol/min로 도입하고, GaN층(3)을 성장시키고, 3μm의 두께로 했다. 기판 상의 거친른 부분 위에 형성된 GaN층(3)의 부분은 평탄한 부분 위에 형성된 GaN(3)의 부분에 비하여 관통전위가 현저하게 억제되었다.
〔제4 실시예〕
본 실시예에서는, 도 12와 같은 버퍼층과 단결정 III족 질화물계 화합물 반도체층을 1주기로서, 다중주기형성한 층(기저층)을 이용했다. 유기세정 및 열처리에 의해 세정한 a면을 주면으로 하여, 단결정의 사파이어 기판(1)상에, 온도를 400℃까지 저하시켜, H2를 10L/min, NH3를 5L/min, TMA를 20μ mol/min에서 약 3분간 공급하여 제1의 AlN(211)을 약 40nm의 두께로 형성했다. 다음에, 사파이어 기판(1)의 온도를 1000℃ 로 유지하고, H2를 20L/min, NH3를 10L/min, TMG를 300μ mol/min로 도입하고, 막 두께약 0.3μm의 GaN층(212)을 형성했다. 다음에 온도를 400℃까지 저하시켜, H2를 10L/min, NH3를 5L/min, TMA를 20μ mol/min에서 약 3분간 공급하여 제2의 AlN층(213)을 약 40nm의 두께로 형성했다. 이렇게 해서, 막 두께 약 40nm의 제1의 AlN층(211), 막 두께 약 0.3μm의 GaN층(212), 막 두께 약 40nm의 제2의 AlN층(213)으로 이루어지는 기저층(20)을 형성했다.
다음에, 제2 실시예와 같이, 다이싱에 의해 단차를 형성했다. 사파이어 기판(1)의 다이싱 깊이를 10μm으로 했다. 다음에, 사파이어 기판(1)의 온도를 1150℃로 유지하여, H2를 20L/min, NH3를 10L/min, TMG를 5μ mol/min로 도입하고, GaN층(31)을 횡방향 에피택셜 성장에 의해 형성했다. 이렇게 해서 주로 단차의 상단면에 형성된 기저층(20)을 핵으로 하여 횡방향 에피택셜 성장에 의해 단차가 덮혀, 표면이 평탄해졌다. 이 다음, H2를 20L/min, NH3를 10L/min, TMG를 300μ mol/min으로 도입하고, GaN층(31)을 성장시키고, GaN층(31)을 10μm의 두께로 했다. GaN층(31)의 사파이어 기판(1)의 깊이 10μm의 단차의 바닥면 상방으로 형성된 부분은 단차의 상단면 상방으로 형성된 부분에 비하여 관통전위가 현저하게 억제되었다.
〔제5 실시예〕
제1 실시예와 같이 형성한 웨이퍼상에, 도 13과 같은 레이저다이오드(LD)(100)를 다음과 같이 하여 형성했다. 단, GaN층(3) 형성때, 실란(SiH4)을 도입하여, GaN층(3)을 실리콘(Si)도핑의 n형 GaN으로 이루어지는 층으로 했다. 또한, 도면을 간략하게 하기 위하여, 단차를 가지는 사파이어 기판(1)과 단차의 상단면 및 바닥면에 형성된 버퍼층(2) 및 단차를 메우고 있는 부분의 GaN층(3)과 더불어 웨이퍼(1000)와 기재하고, 그 이외의 GaN층(3)을 GaN층(103)과 기재한다.
단차를 가지는 사파이어 기판, AlN으로 이루어지는 버퍼층, 그 단차를 덮는 n형 GaN층으로 이루어지는 웨이퍼층(1000)과 n형 GaN층(103)에, 실리콘(Si) 도핑의 Al 0.08Ga0.92N으로 이루어지는 n 클래드층(104), 실리콘(Si) 도핑의 GaN으로 이루어지는 n 가이드층(105), MQW 구조의 발광층(106), 마그네슘(Mg) 도핑의 GaN으로 이루어지는 p 가이드층(107), 마그네슘(Mg) 도핑의 Al0.08Ga0.92N으로 이루어지는 p 클래드층(108), 마그네슘(Mg) 도핑의 GaN으로 이루어지는 p 컨택트층(109)을 형성했다. 다음에 p 컨택트층(109)상에 금(Au)으부터 이루어지는 전극(110A)을, 2단의 GaN층과 n형 GaN층의 합계 3단의 GaN층(103)이 노출될 때까지 일부 에칭하여 알루미늄(Al)으부터 이루어지는 전극(110B)를 형성했다. 이렇게 하여 형성한 레이저다이오드(LD)는 소자수명 및 발광효율이 현저하게 향상되었다.
〔제6 실시예〕
제1 실시예와 같이 형성한 웨이퍼상에, 도 14와 같은 발광다이오드(LED)(200)를 다음과 같이 하여 형성했다. 단, GaN층(3)의 형성때, 실란(SiH4)을 도입하여, GaN층(3)을 실리콘(Si)도핑의 n형 GaN으로 이루어지는 층으로 했다. 또한, 도면을 간략하게 하기 위하여, 단차를 가지는 사파이어 기판(1)과 단차의 상단면 및 바닥면에 형성된 버퍼층(2) 및 단차를 메우고 있는 부분의 GaN층(3)과 더불어 웨이퍼(2000)를 기재하고, 그 이외의 GaN층(3)을 GaN층(203)과 기재한다.
사파이어 기판, AlN으로 이루어지는 버퍼층, 단차를 메우는 GaN층으로 이루어지는 웨이퍼(2000)와 n형 GaN층(203)상에, 실리콘(Si) 도핑의 Al0.08Ga0.92N으로 이루어지는 n 클래드층(204), 발광층(205), 마그네슘(Mg) 도핑의 Al0.08Ga0.92N으로 이루어지는 p 클래드층(206), 마그네슘(Mg) 도핑의 GaN으로 이루어지는 p 컨택트층(207)을 형성했다. 다음에, p 컨택트층(207)상에 금(Au)으로부터 이루어지는 전극(208A)을, GaN층과 n형 GaN층의 2단의 GaN층(203)이 노출될 때까지 일부 에칭하여 알루미늄(Al)으로부터 이루어지는 전극(208B)을 형성했다. 이렇게 하여 형성한 발광다이오드(LED)는 소자수명 및 발광효율이 현저하게 향상되었다.
〔제7 실시예〕
본 실시예에서는 기판으로서 실리콘(Si)기판을 이용했다. 실리콘(Si) 기판(301)을 에칭에 의해 폭 10μm, 간격 10μm, 깊이 10μm의 스트라이프형으로 에칭했다. 다음에 실리콘기판(301)의 온도를 1150℃로 유지하고, H2를 20L/min, NH3를 10L/min, TMG를 5μ mol/min, TMA를 0.5μ mol/min, H2가스에 의해 희석된 실 란(SiH4)을 0.01μ mol/min로 공급하고, 실리콘기판의 단차의 상단면, 측면, 바닥면으로부터 n-Al0.15Ga0.85N층을 종방향 및 횡방향 성장시켰다. 이렇게 해서 주로 상단면을 핵으로 하는 횡방향 에피택셜 성장에 의해 단차가 덮혀, 표면이 평탄하여 진 후, H2를 10L/min, NH3를 10L/min, TMG를 100μ mol/min, TMA를 10μ mol/min, H 2가스에 의해 희석된 실란(SiH4)을 0.2μ mol/min로 공급하고, n-Al0.15Ga0.85 N층을 성장시키고, 3μm의 두께로 했다. 이하, 실리콘기판(301)과 n-Al0.15Ga0.85N층(302)과 더불어 웨이퍼(3000)를 기재한다.
상기와 같이 웨이퍼(3000)(단차를 가지는 실리콘기판(301)과 그 위에 형성된 n-Al0.15Ga0.85N층(302))상에 실리콘(Si) 도핑의 GaN으로 이루어지는 n 가이드층(303), MQW 구조의 발광층(304), 마그네슘(Mg) 도핑의 GaN으로 이루어지는 p 가이드층(305), 마그네슘(Mg) 도핑의 Al0.08Ga0.92N으로 이루어지는 p 클래드층(306), 마그네슘(Mg) 도핑의 GaN으로 이루어지는 p 컨택트층(307)을 형성했다. 다음에 p 컨택트층(307)상에 금(Au)으로부터 이루어지는 전극(308A)을, 실리콘기판(301) 이면에 알루미늄(Al)으로부터 이루어지는 전극(308B)을 형성했다. 이렇게 하여 형성한 도 15의 레이저다이오드(LD)(300)는 소자수명 및 발광효율이 현저하게 향상되었다.
〔제8 실시예〕
본 실시예도 기판으로서 실리콘(Si)기판을 이용했다. 제7 실시예의 단차를 가지는 실리콘기판(301)에 형성된 n-Al0.15Ga0.85N층(302)과 같이, 단차를 가지는 실리콘기판(401)과 그 위에 형성된 n-Al0.15Ga0.85N층(402)의 웨이퍼(4000)를 준비하고, 발광층(403), 마그네슘(Mg) 도핑의 Al0.15Ga0.85N으로 이루어지는 p 클래드층(404)을 형성했다. 다음에 p 클래드층(404)상에 금(Au)으로부터 이루어지는 전극(405A)을, 실리콘기판(401) 이면에 알루미늄(Al)으로부터 이루어지는 전극(405B)을 형성했다. 이렇게 하여 형성한 도 16의 발광다이오드(LED)(400)는 소자수명 및 발광효율이 현저하게 향상되었다.
〔에칭의 변형〕
또, 도 17은 섬형으로 단차의 상단, 또는 면이 거친 부분 B와 면거칠음을 발생시키지 않는 부분을 형성하는 예이다. 도 17의 (a)는, 외주도 나타내고 있지만, 이것은 이해를 위해 간략화한 도식적인 도면이며, 실제로는 섬형의 단차의 상단은 웨이퍼당 수천만개 형성할 수 있다. 도 17의 (a)에서는, 섬형의 단차의 상단에 대하여, 단차의 바닥면 B(또는 면거칠음을 일으키지 않는 부분에 대하여 면이 거친 부분 B)는 3배의 면적을 가진다. 도 17의 (b)에서는, 섬형의 단차의 상단에 대하여, 단차의 바닥면 B(또는 면거칠함을 일으키지 않는 부분에 대하여 면이 거친 부분 B)는 8배의 면적을 가진다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 기판 상에 형성된 버퍼층 상에 III족 질화물계 화합물 반도체를 성장시키는 III족 질화물계 화합물 반도체의 제조방법으로서,
    상기 기판 표면에 주(柱:post)부 및 홈(溝:trench)부를 제공하도록, 상기 기판 표면의 최소한 일부를 깎아 내는 공정;
    상기 기판의 표면을 따라, 상기 기판의 상기 주부 및 상기 홈부 상에 버퍼층을 균일하게 형성하는 공정;
    상기 주부 및 상기 홈부를 따라 상기 버퍼층 상에, 단결정층을 형성하도록 제1의 III족 질화물계 화합물 반도체를 종방향으로 에피택셜 성장시키는 공정;
    상기 기판의 상기 주부 상의 상기 버퍼층 상에 형성된 상기 제1의 III족 질화물계 화합물 반도체의 상기 단결정층을 결정 성장의 핵으로 하여, 상기 제1의 III족 질화물계 화합물 반도체의 홈부의 윗 부분를 덮도록, 소망하는 제2의 III족 질화물계 화합물 반도체를 종방향 및 횡방향으로 에피택셜 성장시키는 공정을 포함하고,
    상기 단결정층은, 점 형태, 스트라이프 형상 또는 격자 형상의 섬상 구조 (island-like structure)로 형성되는 것을 특징으로 III족 질화물계 화합물 반도체의 제조방법.
  4. 삭제
  5. 삭제
  6. 기판 상에 III족 질화물계 화합물 반도체를 성장시키는 III족 질화물계 화합물 반도체의 제조 방법으로서,
    기판 표면의 최소한 일부의 평활도를 감소시키고 III족 질화물계 화합물 반도체층이 형성되지 않는 부분을 상기 기판 표면에 형성하는 표면처리 공정과,
    상기 처리된 기판 상에 III족 질화물계 화합물 반도체를 성장시키고, 상기 III족 질화물계 화합물 반도체의 단결정층이 형성된 부분과 상기 III족 질화물계 화합물 반도체의 단결정층이 형성되어 있지 않은 부분을 형성하는 공정과,
    상기 기판의 표면 평활도를 감소시키지 않은 부분에, 점 형태, 스트라이프형 또는 격자형의 섬상 구조로 형성된, 상기 III족 질화물계 화합물 반도체의 상기 단결정층을 결정 성장의 핵으로 하여, 상기 III족 질화물계 화합물 반도체의 상기 단결정층이 형성되어 있지 않은 부분을 덮도록, III족 질화물계 화합물 반도체를 종방향 및 횡방향으로 에피택셜 성장시키는 공정
    을 포함하는 것을 특징으로 하는 III족 질화물계 화합물 반도체의 제조 방법.
  7. 기판 상에 형성된 버퍼층 상에 III족 질화물계 화합물 반도체를 성장시키는 III족 질화물계 화합물 반도체의 제조 방법으로서,
    기판 표면의 최소한 일부의 평활도를 감소시키고, 버퍼층이 형성되지 않는 부분을 상기 기판 표면에 형성하는 표면처리공정과,
    상기 처리된 기판 상에 버퍼층을 성장시키고, 상기 버퍼층이 형성된 부분과 상기 버퍼층이 형성되어 있지 않은 부분을 형성하는 공정과,
    상기 기판의 표면 평활도를 감소시키지 않은 부분에, 점 형태, 스트라이프형 또는 격자형의 섬상 구조로 형성되어 있는 상기 버퍼층을 결정 성장의 핵으로 하여, 상기 버퍼층이 형성되어 있지 않은 부분을 덮도록, 소망하는 III족 질화물계 화합물 반도체를 종방향 및 횡방향으로 에피택셜 성장시키는 공정
    을 포함하는 것을 특징으로 하는 III족 질화물계 화합물 반도체의 제조 방법.
  8. 기판 상에 형성된 버퍼층 상에 III족 질화물계 화합물 반도체를 성장시키는 III족 질화물계 화합물 반도체의 제조 방법으로서,
    기판 표면의 최소한 일부의 평활도를 감소시키고, 버퍼층이 형성되지 않는 부분을 상기 기판 표면에 형성하는 표면처리공정과,
    상기 처리된 기판에 버퍼층을 성장시키고 상기 버퍼층이 형성된 부분과 상기 버퍼층이 형성되어 있지 않은 부분을 형성하는 공정과,
    상기 버퍼층이 형성된 부분에 III족 질화물계 화합물 반도체의 단결정층을 형성하는 공정과,
    상기 기판의 표면 평활도를 감소시키지 않은 부분에 형성된 상기 버퍼층 상에, 점 형태, 스트라이프형 또는 격자형의 섬상 구조로 형성된 상기 III족 질화물계 화합물 반도체의 상기 단결정층을 결정 성장의 핵으로 하여, 상기 버퍼층이 형성되어 있지 않은 부분을 덮도록, 소망하는 III족 질화물계 화합물 반도체를 종방향 및 횡방향으로 에피택셜 성장시키는 공정
    을 포함하는 것을 특징으로 하는 III족 질화물계 화합물 반도체의 제조 방법.
  9. 기판 상에 형성된 버퍼층 상에 III족 질화물계 화합물 반도체를 성장시키는 III족 질화물계 화합물 반도체의 제조 방법으로서,
    기판 상에 버퍼층을 형성하는 공정과,
    상기 버퍼층 표면의 최소한 일부의 평활도를 감소시키고, III족 질화물계 화합물 반도체의 단결정층이 형성되지 않는 부분을 형성하는 표면처리 공정과,
    점 형태, 스트라이프형 또는 격자 형의 섬상 구조로 형성되는, 상기 버퍼층의 표면 평활도가 감소되지 않은 부분을 결정 성장의 핵으로 하여, 상기 버퍼층의 평활도가 감소되어 있는 부분을 덮도록 소망하는 III족 질화물계 화합물 반도체를 종방향 및 횡방향으로 에피택셜 성장시키는 공정
    을 포함하는 것을 특징으로 하는 III족 질화물계 화합물 반도체의 제조 방법.
  10. 기판 상에 형성된 버퍼층 상에 III족 질화물계 화합물 반도체를 성장시키는 III족 질화물계 화합물 반도체의 제조 방법으로서,
    기판 상에 버퍼층을 형성하는 공정과,
    상기 버퍼층 상에 제1의 III족 질화물계 화합물 반도체를 형성하는 공정과,
    상기 제1의 III족 질화물계 화합물 반도체의 최소한 일부의 평활도를 감소시키고, 제2의 III족 질화물계 화합물 반도체의 단결정층이 형성되지 않는 부분을 형성하는 표면처리 공정과,
    점 형태, 스트라이프형 또는 격자형의 섬상 구조로 형성되는, 상기 제1의 III족 질화물계 화합물 반도체의 표면 평활도가 감소되어 있지 않은 부분을 결정 성장의 핵으로 하여, 상기 제1의 III족 질화물계 화합물 반도체의 평활도가 감소되어 있는 부분을 덮도록 상기 제2의 III족 질화물계 화합물 반도체를 종방향 및 횡방향으로 에피택셜 성장시키는 공정
    을 포함하는 것을 특징으로 하는 III족 질화물계 화합물 반도체의 제조 방법.
  11. 삭제
  12. 삭제
  13. 제3항 또는 제6항 내지 제10항 중 어느 한 항에 따른 III족 질화물계 화합물 반도체의 제조 방법을 포함하고, 횡방향 에피택셜 성장을 통해 제공된 부분에 형성되어 있는 윗쪽 층을 실질적으로 전부 제거하여 III족 질화물계 화합물 반도체 기판을 수득하는 III족 질화물계 화합물 반도체 기판의 제조 방법.
KR1020027012051A 2000-03-14 2001-02-23 Ｉｉｉ족 질화물계 화합물 반도체 및 그 제조방법 KR100623558B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000071350A JP2001267242A (ja) 2000-03-14 2000-03-14 Ｉｉｉ族窒化物系化合物半導体及びその製造方法
JPJP-P-2000-00071350 2000-03-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020057025175A Division KR100623564B1 (ko) 2000-03-14 2001-02-23 Ⅲ족 질화물계 화합물 반도체 소자

Publications (2)

Publication Number Publication Date
KR20020084193A KR20020084193A (ko) 2002-11-04
KR100623558B1 true KR100623558B1 (ko) 2006-09-18

Family

ID=18589947

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020027012051A KR100623558B1 (ko) 2000-03-14 2001-02-23 Ｉｉｉ족 질화물계 화합물 반도체 및 그 제조방법
KR1020057025175A KR100623564B1 (ko) 2000-03-14 2001-02-23 Ⅲ족 질화물계 화합물 반도체 소자

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020057025175A KR100623564B1 (ko) 2000-03-14 2001-02-23 Ⅲ족 질화물계 화합물 반도체 소자

Country Status (7)

Country Link
US (2) US6967122B2 (ko)
EP (1) EP1265272A4 (ko)
JP (1) JP2001267242A (ko)
KR (2) KR100623558B1 (ko)
CN (2) CN100461340C (ko)
AU (1) AU2001234169A1 (ko)
WO (1) WO2001069662A1 (ko)

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002008985A (ja) * 2000-06-21 2002-01-11 Nichia Chem Ind Ltd 窒化物半導体の製造方法及び窒化物半導体基板
JP3556916B2 (ja) * 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
JP4092927B2 (ja) * 2002-02-28 2008-05-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
US7008839B2 (en) 2002-03-08 2006-03-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor thin film
KR100461238B1 (ko) * 2002-03-09 2004-12-14 엘지전자 주식회사 질화갈륨 에피층 형성방법
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US8294172B2 (en) 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
JP2004153090A (ja) 2002-10-31 2004-05-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
JP2004153089A (ja) 2002-10-31 2004-05-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
JP4211358B2 (ja) * 2002-11-01 2009-01-21 日亜化学工業株式会社 窒化物半導体、窒化物半導体素子及びそれらの製造方法
US7524691B2 (en) * 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
KR100504180B1 (ko) * 2003-01-29 2005-07-28 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
US7276423B2 (en) * 2003-12-05 2007-10-02 International Rectifier Corporation III-nitride device and method with variable epitaxial growth direction
JP4540347B2 (ja) * 2004-01-05 2010-09-08 シャープ株式会社 窒化物半導体レーザ素子及び、その製造方法
EP1571241A1 (en) * 2004-03-01 2005-09-07 S.O.I.T.E.C. Silicon on Insulator Technologies Method of manufacturing a wafer
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
US8562738B2 (en) 2004-03-11 2013-10-22 Epistar Corporation Nitride-based light-emitting device
US7928424B2 (en) * 2004-03-11 2011-04-19 Epistar Corporation Nitride-based light-emitting device
JP2005322786A (ja) * 2004-05-10 2005-11-17 Sharp Corp 窒化物半導体素子及びその製造方法
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
JP4651312B2 (ja) * 2004-06-10 2011-03-16 シャープ株式会社 半導体素子の製造方法
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
KR100638609B1 (ko) 2004-08-04 2006-10-26 삼성전기주식회사 질화물 반도체 결정성장방법 및 질화물 반도체 소자제조방법
CN100365767C (zh) * 2004-09-17 2008-01-30 同济大学 一种提高氮化镓基材料外延层质量的衬底处理方法
US7633097B2 (en) * 2004-09-23 2009-12-15 Philips Lumileds Lighting Company, Llc Growth of III-nitride light emitting devices on textured substrates
KR100580751B1 (ko) * 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
CN100435360C (zh) * 2004-12-27 2008-11-19 北京大学 带有二维自然散射出光面的led芯片的制备方法
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US20080035052A1 (en) * 2005-02-23 2008-02-14 Genesis Photonics Inc. Method for manufacturing a semiconductor substrate
CN1697205A (zh) * 2005-04-15 2005-11-16 南昌大学 在硅衬底上制备铟镓铝氮薄膜及发光器件的方法
TW200707799A (en) 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
US20060270201A1 (en) * 2005-05-13 2006-11-30 Chua Soo J Nano-air-bridged lateral overgrowth of GaN semiconductor layer
CN100372137C (zh) * 2005-05-27 2008-02-27 晶能光电（江西）有限公司 具有上下电极结构的铟镓铝氮发光器件及其制造方法
JP5015440B2 (ja) * 2005-09-29 2012-08-29 株式会社デンソー 半導体基板の製造方法
US20090233414A1 (en) * 2005-10-20 2009-09-17 Shah Pankaj B Method for fabricating group III-nitride high electron mobility transistors (HEMTs)
CN100474642C (zh) * 2005-10-27 2009-04-01 晶能光电（江西）有限公司 含有金属铬基板的铟镓铝氮半导体发光元件及其制造方法
JP2007161525A (ja) * 2005-12-14 2007-06-28 Univ Of Tokushima 半導体装置用基材およびその製造方法
JP5187610B2 (ja) * 2006-03-29 2013-04-24 スタンレー電気株式会社 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
JP4637781B2 (ja) * 2006-03-31 2011-02-23 昭和電工株式会社 ＧａＮ系半導体発光素子の製造方法
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
JP5180189B2 (ja) * 2006-04-25 2013-04-10 ナショナル ユニヴァーシティー オブ シンガポール エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
JP5076656B2 (ja) * 2006-06-19 2012-11-21 日亜化学工業株式会社 窒化物半導体レーザ素子
JP2010512301A (ja) * 2006-12-12 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 様々な基板上の（Ａｌ，Ｉｎ，Ｇａ，Ｂ）ＮのＭ面および半極性面の結晶成長
US20080149946A1 (en) 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
KR101008287B1 (ko) * 2006-12-30 2011-01-13 주식회사 에피밸리 3족 질화물 반도체 발광소자
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
KR101283261B1 (ko) * 2007-05-21 2013-07-11 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
KR101459754B1 (ko) * 2007-09-06 2014-11-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TW200929602A (en) * 2007-12-28 2009-07-01 Advanced Optoelectronic Tech Light-emitting device of III-nitride based semiconductor and manufacturing method thereof
JP5353113B2 (ja) * 2008-01-29 2013-11-27 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
JP5167974B2 (ja) * 2008-06-16 2013-03-21 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
TWI413279B (zh) * 2008-06-20 2013-10-21 Toyoda Gosei Kk Iii族氮化物半導體發光元件及其製造方法、以及燈
JP2010040867A (ja) * 2008-08-06 2010-02-18 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
US8803189B2 (en) * 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
US8377796B2 (en) * 2008-08-11 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy from a non-III-V substrate
US8680581B2 (en) 2008-12-26 2014-03-25 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
JP5293592B2 (ja) * 2008-12-26 2013-09-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法およびテンプレート基板
JP5293591B2 (ja) * 2008-12-26 2013-09-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、およびテンプレート基板
CN101840971B (zh) * 2009-03-17 2012-09-05 展晶科技(深圳)有限公司 一种发光二极管及其制造方法
WO2010140564A1 (ja) * 2009-06-01 2010-12-09 三菱化学株式会社 窒化物半導体結晶およびその製造方法
WO2010147357A2 (ko) * 2009-06-15 2010-12-23 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
CN101719465B (zh) * 2009-11-27 2015-10-21 晶能光电（江西）有限公司 硅衬底GaN基半导体材料的制造方法
JP5667360B2 (ja) * 2009-12-21 2015-02-12 住友化学株式会社 半導体基板、電子デバイスおよび半導体基板の製造方法
WO2011077541A1 (ja) 2009-12-25 2011-06-30 創光科学株式会社 エピタキシャル成長用テンプレート及びその作製方法
JP2011146589A (ja) * 2010-01-15 2011-07-28 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
EP2384816B1 (en) * 2010-05-04 2018-04-04 IMEC vzw Method of manufacturing a nanochannel device
WO2011155010A1 (ja) * 2010-06-07 2011-12-15 創光科学株式会社 エピタキシャル成長用テンプレートの作製方法及び窒化物半導体装置
TW201145564A (en) * 2010-06-14 2011-12-16 Tera Xtal Technology Corp Method of making light emitting diodes
CN102437260B (zh) * 2010-09-29 2016-02-10 展晶科技(深圳)有限公司 氮化镓基紫外光发光二极管及其制造方法
TWI419367B (zh) 2010-12-02 2013-12-11 Epistar Corp 光電元件及其製造方法
TWI495155B (zh) * 2010-12-02 2015-08-01 Epistar Corp 光電元件及其製造方法
TWI458129B (zh) * 2010-12-21 2014-10-21 Lextar Electronics Corp 發光二極體晶片結構及其製造方法
CN102651438B (zh) * 2011-02-28 2015-05-13 比亚迪股份有限公司 衬底、该衬底的制备方法及具有该衬底的芯片
JP2012246216A (ja) * 2011-05-25 2012-12-13 Agency For Science Technology & Research 基板上にナノ構造を形成させる方法及びその使用
KR20130035024A (ko) * 2011-09-29 2013-04-08 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
CN102339919A (zh) * 2011-10-21 2012-02-01 西安重装渭南光电科技有限公司 Led外延结构和工艺
KR20130047813A (ko) * 2011-10-31 2013-05-09 삼성전자주식회사 Ｉｉｉ-ｖ족 화합물 반도체층을 포함하는 반도체 소자 및 그 제조방법
CN103247517B (zh) * 2012-02-08 2016-06-01 郭磊 一种半导体结构及其形成方法
CN103247725B (zh) * 2012-02-08 2016-01-20 郭磊 一种半导体结构及其形成方法
KR101381988B1 (ko) * 2012-06-21 2014-04-07 서울바이오시스 주식회사 수직형 발광 다이오드 제조방법
KR101878754B1 (ko) 2012-09-13 2018-07-17 삼성전자주식회사 대면적 갈륨 나이트라이드 기판 제조방법
US8927398B2 (en) * 2013-01-04 2015-01-06 International Business Machines Corporation Group III nitrides on nanopatterned substrates
KR101603207B1 (ko) 2013-01-29 2016-03-14 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
TWM459528U (zh) * 2013-02-26 2013-08-11 Phecda Technology Co Ltd 發光元件基板以及發光元件
TWM460410U (zh) * 2013-02-26 2013-08-21 Phecda Technology Co Ltd 發光元件基板以及發光元件
JP5997373B2 (ja) * 2013-08-21 2016-09-28 シャープ株式会社 窒化物半導体発光素子
FR3010228B1 (fr) * 2013-08-30 2016-12-30 St Microelectronics Tours Sas Procede de traitement d'une couche de nitrure de gallium comportant des dislocations
US9064699B2 (en) 2013-09-30 2015-06-23 Samsung Electronics Co., Ltd. Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
US9640422B2 (en) * 2014-01-23 2017-05-02 Intel Corporation III-N devices in Si trenches
WO2015163908A1 (en) * 2014-04-25 2015-10-29 The Texas State University-San Marcos Material selective regrowth structure and method
WO2015194244A1 (ja) * 2014-06-20 2015-12-23 ソニー株式会社 発光素子及びその製造方法
JP5869064B2 (ja) * 2014-07-17 2016-02-24 創光科学株式会社 エピタキシャル成長用テンプレート及びその作製方法
KR101645574B1 (ko) * 2014-08-19 2016-08-16 주식회사 소프트에피 3족 질화물 반도체층을 성장하는 방법
CN204243084U (zh) * 2014-09-25 2015-04-01 中国科学院物理研究所 霍尔条微器件
CN106018964B (zh) * 2016-05-16 2019-02-12 云南瑞博检测技术股份有限公司 一种用于薄膜材料及微纳结构的电学参数检测平台
JP6686876B2 (ja) * 2016-12-28 2020-04-22 豊田合成株式会社 半導体構造体および半導体素子
TWI757331B (zh) * 2017-08-31 2022-03-11 晶元光電股份有限公司 半導體元件及其製造方法
US20190198709A1 (en) 2017-12-22 2019-06-27 Lumileds Llc Iii-nitride multi-color on wafer micro-led enabled by tunnel junctions
JP6998798B2 (ja) * 2018-03-02 2022-01-18 株式会社サイオクス ＧａＮ積層体およびその製造方法
CN110137323A (zh) * 2019-05-29 2019-08-16 福建兆元光电有限公司 带有AlN缓冲层的LED芯片及制造方法
US11211527B2 (en) 2019-12-19 2021-12-28 Lumileds Llc Light emitting diode (LED) devices with high density textures
US11264530B2 (en) 2019-12-19 2022-03-01 Lumileds Llc Light emitting diode (LED) devices with nucleation layer
US11581450B2 (en) * 2020-06-11 2023-02-14 Globalfoundries U.S. Inc. Photodiode and/or pin diode structures with one or more vertical surfaces
CN114335173A (zh) * 2020-10-12 2022-04-12 联华电子股份有限公司 半导体元件及其制作方法
CN115036366A (zh) 2021-03-05 2022-09-09 联华电子股份有限公司 半导体装置及其制作方法
CN117438515B (zh) * 2023-12-21 2024-03-29 江西乾照半导体科技有限公司 一种led芯片粗化方法及led芯片

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5143944B2 (ko) 1972-03-15 1976-11-25
JPS49149679U (ko) 1973-04-27 1974-12-25
JPS51137393A (en) 1975-05-22 1976-11-27 Mitsubishi Electric Corp Manufacturing method for semiconductor light emitting device
JPS5534646A (en) 1978-08-30 1980-03-11 Sumitomo Metal Ind Ltd Heating method for furnace body in blowing-in of shaft furnace
JPS57115849A (en) 1981-01-12 1982-07-19 Fujitsu Ltd Manufacture of substrate for semiconductor device
JPS5833882A (ja) 1981-08-21 1983-02-28 Mitsubishi Electric Corp 発光ダイオ−ドの製造方法
JPH01316459A (ja) 1988-06-15 1989-12-21 Murata Mfg Co Ltd インラインスパッタリング装置およびその方法
JP2768988B2 (ja) 1989-08-17 1998-06-25 三菱電機株式会社 端面部分コーティング方法
JPH06105797B2 (ja) 1989-10-19 1994-12-21 昭和電工株式会社 半導体基板及びその製造方法
JP2623464B2 (ja) 1990-04-27 1997-06-25 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
JPH0484418A (ja) 1990-07-27 1992-03-17 Nec Corp 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
JPH04303920A (ja) 1991-03-29 1992-10-27 Nec Corp Ｉｖ族基板上の絶縁膜／ｉｉｉ　−ｖ族化合物半導体積層構造
JP2954743B2 (ja) 1991-05-30 1999-09-27 京セラ株式会社 半導体発光装置の製造方法
JPH05110206A (ja) 1991-10-16 1993-04-30 Kubota Corp 半導体発光素子の製造方法及びその製造装置
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JPH05283744A (ja) 1991-12-20 1993-10-29 Toshiba Corp 半導体素子
JP2751963B2 (ja) 1992-06-10 1998-05-18 日亜化学工業株式会社 窒化インジウムガリウム半導体の成長方法
JPH07249830A (ja) 1994-03-10 1995-09-26 Hitachi Ltd 半導体発光素子の製造方法
JPH07273367A (ja) 1994-04-01 1995-10-20 Mitsubishi Cable Ind Ltd 半導体基板の製造方法および発光素子の製造方法
JP3974667B2 (ja) 1994-08-22 2007-09-12 ローム株式会社 半導体発光素子の製法
JPH0864791A (ja) 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
JP3326545B2 (ja) 1994-09-30 2002-09-24 ローム株式会社 半導体発光素子
JPH08222812A (ja) 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH08274411A (ja) 1995-03-31 1996-10-18 Hitachi Ltd 半導体レーザ素子
AU6946196A (en) 1995-09-18 1997-04-09 Hitachi Limited Semiconductor material, method of producing the semiconductor material, and semiconductor device
JPH0992882A (ja) * 1995-09-25 1997-04-04 Mitsubishi Electric Corp 半導体発光素子，及びその製造方法
JP3396356B2 (ja) 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
US5798536A (en) 1996-01-25 1998-08-25 Rohm Co., Ltd. Light-emitting semiconductor device and method for manufacturing the same
JPH09307193A (ja) 1996-05-20 1997-11-28 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JPH11191657A (ja) 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
EP2234142A1 (en) 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
DE19715572A1 (de) 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
JPH10321954A (ja) 1997-05-15 1998-12-04 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP3551751B2 (ja) 1997-05-16 2004-08-11 日亜化学工業株式会社 窒化物半導体の成長方法
JP2002511831A (ja) 1997-07-03 2002-04-16 シービーエル テクノロジーズ エピタキシャル蒸着により自立形基板を形成する熱的不整合の補償
JP3189877B2 (ja) 1997-07-11 2001-07-16 日本電気株式会社 低転位窒化ガリウムの結晶成長方法
JPH1143398A (ja) 1997-07-22 1999-02-16 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板およびその用途
JP3930161B2 (ja) 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JPH11135770A (ja) 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
JPH11145519A (ja) 1997-09-02 1999-05-28 Toshiba Corp 半導体発光素子、半導体発光装置および画像表示装置
US6266355B1 (en) * 1997-09-12 2001-07-24 Sdl, Inc. Group III-V nitride laser devices with cladding layers to suppress defects such as cracking
JP3491538B2 (ja) 1997-10-09 2004-01-26 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JPH11135832A (ja) 1997-10-26 1999-05-21 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体及びその製造方法
JP3036495B2 (ja) 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP3456413B2 (ja) 1997-11-26 2003-10-14 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
JP3620269B2 (ja) 1998-02-27 2005-02-16 豊田合成株式会社 ＧａＮ系半導体素子の製造方法
JP3839580B2 (ja) 1998-03-09 2006-11-01 株式会社リコー 半導体基板の製造方法
JPH11274082A (ja) 1998-03-24 1999-10-08 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体およびその製造方法、およびｉｉｉ 族窒化物半導体装置
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
JP3436128B2 (ja) 1998-04-28 2003-08-11 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JPH11330546A (ja) 1998-05-12 1999-11-30 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法
JP4390090B2 (ja) 1998-05-18 2009-12-24 シャープ株式会社 ＧａＮ系結晶膜の製造方法
JP3460581B2 (ja) 1998-05-28 2003-10-27 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
JP4666295B2 (ja) 1998-07-14 2011-04-06 富士通株式会社 半導体レーザ及び半導体装置の製造方法
US6319742B1 (en) 1998-07-29 2001-11-20 Sanyo Electric Co., Ltd. Method of forming nitride based semiconductor layer
JP3316479B2 (ja) 1998-07-29 2002-08-19 三洋電機株式会社 半導体素子、半導体発光素子および半導体素子の製造方法
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
JP3987660B2 (ja) * 1998-07-31 2007-10-10 シャープ株式会社 窒化物半導体構造とその製法および発光素子
JP2000044121A (ja) 1998-08-03 2000-02-15 Murata Mach Ltd 紡績機のスライバ案内クリール
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3592553B2 (ja) 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP2000150959A (ja) 1998-11-18 2000-05-30 Hitachi Ltd 窒化ガリウム系化合物半導体発光素子
JP2000174393A (ja) 1998-12-04 2000-06-23 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法、およびｉｉｉ族窒化物半導体装置
JP4304750B2 (ja) 1998-12-08 2009-07-29 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3659050B2 (ja) 1998-12-21 2005-06-15 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP2000261106A (ja) 1999-01-07 2000-09-22 Matsushita Electric Ind Co Ltd 半導体発光素子、その製造方法及び光ディスク装置
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
JP3594826B2 (ja) 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
DE60030279T2 (de) * 1999-03-17 2007-08-30 Mitsubishi Cable Industries, Ltd. Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode
JP4288743B2 (ja) 1999-03-24 2009-07-01 日亜化学工業株式会社 窒化物半導体の成長方法
TW464953B (en) 1999-04-14 2001-11-21 Matsushita Electronics Corp Method of manufacturing III nitride base compound semiconductor substrate
JP4231189B2 (ja) 1999-04-14 2009-02-25 パナソニック株式会社 Ｉｉｉ族窒化物系化合物半導体基板の製造方法
JP2001044121A (ja) 1999-06-07 2001-02-16 Agilent Technol Inc エピタキシャル層構造及びその製造方法
JP3786544B2 (ja) 1999-06-10 2006-06-14 パイオニア株式会社 窒化物半導体素子の製造方法及びかかる方法により製造された素子
JP3791246B2 (ja) 1999-06-15 2006-06-28 日亜化学工業株式会社 窒化物半導体の成長方法、及びそれを用いた窒化物半導体素子の製造方法、窒化物半導体レーザ素子の製造方法
JP2000357820A (ja) 1999-06-15 2000-12-26 Pioneer Electronic Corp 窒化ガリウム系半導体発光素子及びその製造方法
JP4005275B2 (ja) * 1999-08-19 2007-11-07 日亜化学工業株式会社 窒化物半導体素子
JP4274504B2 (ja) 1999-09-20 2009-06-10 キヤノン株式会社 半導体薄膜構造体
JP2001111174A (ja) 1999-10-06 2001-04-20 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP4055304B2 (ja) 1999-10-12 2008-03-05 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP2001122693A (ja) * 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US20020069816A1 (en) * 1999-12-13 2002-06-13 Thomas Gehrke Methods of fabricating gallium nitride layers on textured silicon substrates, and gallium nitride semiconductor structures fabricated thereby
JP3518455B2 (ja) 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP2001185493A (ja) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
US6355497B1 (en) 2000-01-18 2002-03-12 Xerox Corporation Removable large area, low defect density films for led and laser diode growth
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP3988018B2 (ja) 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置

Also Published As

Publication number Publication date
KR20060019614A (ko) 2006-03-03
CN1274008C (zh) 2006-09-06
US6967122B2 (en) 2005-11-22
WO2001069662A1 (fr) 2001-09-20
CN1624876A (zh) 2005-06-08
US7462867B2 (en) 2008-12-09
JP2001267242A (ja) 2001-09-28
CN1429402A (zh) 2003-07-09
KR100623564B1 (ko) 2006-09-13
KR20020084193A (ko) 2002-11-04
EP1265272A4 (en) 2009-08-05
US20060060866A1 (en) 2006-03-23
AU2001234169A1 (en) 2001-09-24
US20030162340A1 (en) 2003-08-28
CN100461340C (zh) 2009-02-11
EP1265272A1 (en) 2002-12-11

Similar Documents

Publication Publication Date Title
KR100623558B1 (ko) Ｉｉｉ족 질화물계 화합물 반도체 및 그 제조방법
KR100527075B1 (ko) Ⅲ족 질화물계 화합물 반도체의 제조방법 및 ⅲ족 질화물계화합물 반도체 소자
KR100500863B1 (ko) Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자
KR100499658B1 (ko) Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자
KR100917260B1 (ko) 결정막, 결정기판 및 반도체장치
JP5743424B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP3987660B2 (ja) 窒化物半導体構造とその製法および発光素子
US7109049B2 (en) Method for fabricating a nitride semiconductor light-emitting device
US8330144B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
KR20020084194A (ko) Ｉｉｉ족 질화물계 화합물 반도체의 제조방법 및 ｉｉｉ족질화물계 화합물 반도체 소자
JP2001313259A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
KR20010076261A (ko) 반도체 소자 및 그 제조 방법
JP4406999B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4051892B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP3680751B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4016062B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP4016566B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4698053B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JP5080820B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP3987879B2 (ja) 窒化物半導体発光素子とその製造方法
JP4487654B2 (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2000332293A (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
JP3950471B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP2001267245A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee