KR20010076261A - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20010076261A
KR20010076261A KR1020010001864A KR20010001864A KR20010076261A KR 20010076261 A KR20010076261 A KR 20010076261A KR 1020010001864 A KR1020010001864 A KR 1020010001864A KR 20010001864 A KR20010001864 A KR 20010001864A KR 20010076261 A KR20010076261 A KR 20010076261A
Authority
KR
South Korea
Prior art keywords
layer
crystal
opening
semiconductor
substrate
Prior art date
Application number
KR1020010001864A
Other languages
English (en)
Inventor
시부야가쓰요시
아사노다케하루
기지마사토루
야나시마가쓰노리
다케야모토노부
이케다마사오
히노도모노리
야마구치다카시
이케다신로
고토오사무
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20010076261A publication Critical patent/KR20010076261A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Nanotechnology (AREA)
  • Biophysics (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geometry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 사파이어 기판에 형성된 질화물계 ⅠⅠⅠ－V족 화합물 반도체의 결정성을 향상시킬 수 있는 반도체 소자 및 그 제조 방법을 제공한다.
사파이어 기판 상에 질화물계 ⅠⅠⅠ－V족 화합물 반도체의 결정으로 이루어지는 결정부와 개구부를 가지는 종 결정층을 형성한 후, 사파이어 기판에 개구부와 연통하는 오목부를 형성한다. 그 후, 결정부로부터 n측 접촉층을 성장시킨다. 결정부로부터 횡방향으로 성장한 결정과 사파이어 기판이 접촉하지 않으므로, n측 접촉층 및 그 위에 성장한 질화물계 ⅠⅠⅠ－V족 화합물 반도체의 결정에서는 관통 전위(penetration dislocation)의 밀도가 낮고 결정 방위(crystal orientation)의 흔들림이 적다.

Description

반도체 소자 및 그 제조 방법 {SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 질화물계 ⅠⅠⅠ－V족 화합물 반도체(semiconductor of a ⅠⅠⅠ－Ⅴ group compound of a nitride system)로 이루어지는 반도체층을 구비한 반도체 소자 및 그 제조 방법에 관한 것이다.
GaN 혼정, AlGaN 혼정(混晶, mixed crystal) 또는 GaInN 혼정 등의 질화물계 ⅠⅠⅠ－V족 화합물 반도체는 직접 천이된 반도체 재료인 동시에, 금지된 제어 폭이 1.9∼6.2eV에 걸쳐 있다는 특징을 가지고 있다. 따라서, 이들 질화물계 ⅠⅠⅠ－V족 화합물 반도체는 가시 영역(visible range)으로부터 자외 영역(ultra violet range)까지의 발광을 얻을 수 있고, 반도체 레이저 다이오드(LD；laser diode)나 발광 다이오드(LED；lihgt emitting diode) 등의 반도체 발광 소자를 구성하는 재료로 주목받고 있다. 또, 질화물계 ⅠⅠⅠ－V족 화합물 반도체는 포화 전자 속도 및 파괴 전계가 크다는 점에서 전자 소자를 구성하는 재료로도 주목받고 있다.
이러한 반도체 소자는 일반적으로 기판 상에 MOCVD(Metal Organic Chemical Vapor Deposition；유기 금속 화학 기상 성장)법 등의 기상 성장법을 이용하여 성장시킨 질화물계 ⅠⅠⅠ－V족 화합물 반도체층이 적층된 구성을 가지고 있다. 기판으로는 통상 사파이어(Al2O3) 기판이 사용되고 있지만, 사파이어와 질화물계 ⅠⅠⅠ－V족 화합물 반도체 사이에는 격자 부정(lattice mismatch)이나 열 팽창 계수(thermal expansion coefficient)의 차이가 크고, 질화물계 ⅠⅠⅠ－V족 화합물 반도체층 중에는 왜곡(distortion)을 완화시키기 위해 전위(轉位, dislocation) 등의 결정 결함이 발생한다. 그 중에서도, 전위 결함이 층의 두께 방향으로 전파되는 관통 전위는 전자와 정공이 재결합되어도 발광하지 않는 비발광 재결합(non－radiative recombination)의 중심이나 전류 누설 부분이 되기 때문에,반도체 소자의 광학적 또는 전기적 특성을 손상시키는 유해한 것이다.
따라서, 근래 종 결정(seed crystal)으로부터 횡방향 성장시킴으로써 관통 전위 밀도를 저감시키는 방법이 제안되어 있다. 이 방법은 기판 상에 형성된 종 결정이 되는 질화물계 ⅠⅠⅠ－V족 화합물 반도체의 결정에 홈 등의 개구를 형성하고, 종 결정의 개구에 대응하는 측벽면으로부터 횡방향으로 결정을 성장시키는 기술이다.
그러나, 종래 이 기술을 이용하는 경우에는 사파이어 기판과 질화물계ⅠⅠⅠ－V족 화합물 반도체의 계면까지 에칭하여 개구를 형성하도록 하고 있어 종 결정으로부터 횡방향으로 성장한 결정과 기판이 접촉되는 경우가 많다는 문제가 있다. 결정과 기판이 접촉하면 결정 방위에 흔들림이 발생하거나 접촉한 부분으로부터 결함이 발생하여 상부에 전파되는 것 등에 의해, 본래 결정성이 우수하다고 알려진 횡방향 성장 영역에서도 전위 결함이 다수 존재하고 결정성이 열화된다. 그 결과, 능동 영역에서의 결정 결함의 밀도가 높아지고, 반도체 소자의 광학적 또는 전기적 특성이 열화되어 신뢰성이 저하될 가능성이 높아진다.
그리고, MRS Internet J. Nitride Semicond. Res, 4S1, G3.38 (1999)에서는, 사파이어와 함께 기판이 될 수 있는 탄화 규소(SiC) 상에 질화물계 ⅠⅠⅠ－V족 화합물 반도체를 성장시키는 경우에, 탄화 규소 기판을 에칭하는 것이 기재되어 있다. 그러나, 통상 질화물계 ⅠⅠⅠ－V족 화합물 반도체를 사용한 반도체 소자의 기판으로 사용되는 사파이어에 동일한 처리를 실시한 예는 보고되어 있지 않다.즉, 탄화 규소는 4불화 탄소 가스(CF4)를 사용한 RIE(Reactive Ion Etching；반응성 이온 에칭) 등에 의해 용이하게 에칭할 수 있는 재료이다.
본 발명의 또 다른 양상, 형태 및 이점은 다음의 설명에 의해 충분히 이해될 것이다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 사파이어 기판에 형성된 질화물계 ⅠⅠⅠ－V족 화합물 반도체의 결정성을 향상시킬 수 있는 반도체 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제1 실시예에 따른 반도체 레이저 다이오드의 제조 방법을 설명하기 위한 단면도.
도 2는 도 1에 이어지는 제조 공정을 설명하기 위한 단면도.
도 3 (A)는 도 2에 이어지는 제조 공정을 설명하기 위한 단면도.
도 3 (B)는 도 3 (A)의 제조 공정에서의 관통 전위 발생 상태를 도시한 도식적인 도면.
도 4는 종래의 반도체 레이저 다이오드를 제조할 때 관통 전위의 발생 상태를 도시한 도식적인 도면.
도 5는 도 3에 이어지는 제조 공정을 설명하기 위한 단면도로, 본 발명의 제1 실시예에 따른 반도체 레이저 다이오드의 주요부를 도시한 도면.
도 6 (A)는 도 5에 도시한 반도체 레이저 다이오드의 발광 강도를 도시한 도식적인 도면.
도 6 (B)는 종래의 반도체 레이저 다이오드의 발광 강도를 도시한 도식적인 도면.
도 7은 도 5에 도시한 반도체 레이저 다이오드의 결정부 및 개구부의 폭을적절하게 선택함에 따른 이점을 설명하기 위한 단면도.
도 8은 본 발명의 실험예 1에서 얻어진 반도체 레이저 다이오드의 X선 회절에 따른 록킹 곡선(locking curb).
도 9는 본 발명의 실험예 2에서 얻어진 반도체 레이저 다이오드의 X선 회절에 따른 록킹 곡선.
도 10은 본 발명의 실험예 3에서 얻어진 반도체 레이저 다이오드의 X선 회절에 따른 록킹 곡선.
도 11은 비교예에서 얻어진 반도체 레이저 다이오드의 X선 회절에 따른 록킹 곡선.
도 12는 본 발명의 실험예 3에서 얻어진 반도체 레이저 다이오드의 n측 접촉층의 결정 상태를 도시한 SEM 사진.
도 13은 도 5에 도시한 반도체 레이저 다이오드의 변형예에 따른 반도체 레이저 다이오드의 구성을 도시한 단면도.
도 14는 도 13에 도시한 반도체 레이저 다이오드의 일부를 확대하여 도시한 도식적인 도면.
본 발명에 따른 반도체 소자는 사파이어로 이루어지는 기판의 한쪽 면에 ⅠⅠⅠ족 원소 중 적어도 1종류와 V족 원소 중 적어도 질소(N)를 포함하는 질화물계 ⅠⅠⅠ－V족 화합물 반도체로 이루어지는 반도체층을 구비한 반도체 소자로서, 반도체층이 질화물계 ⅠⅠⅠ－V족 화합물 반도체의 결정으로 이루어지는 결정부 및 개구부를 포함하는 제1 결정층과, 제1 결정층의 결정부를 덮도록 형성된 제2 결정층을 가지고, 기판은 제1 결정층의 개구부에 대응하는 영역에 오목부를 가지도록 한 것이다.
본 발명에 따른 반도체 소자의 제조 방법은 ⅠⅠⅠ족 원소 중 적어도 1종류와 V족 원소 중 적어도 질소를 포함하는 질화물계 ⅠⅠⅠ－V족 화합물 반도체를 성장시켜 이루어지는 반도체 소자의 제조 방법으로서, 기판 상에 질화물계 ⅠⅠⅠ－V족 화합물 반도체의 결정을 성장시켜 성장층을 형성하는 공정과, 성장층을 선택적으로 제거하여 개구를 형성함으로써 결정부와 개구부를 가지는 제1 결정층을 형성하는 공정과, 기판의 제1 결정층의 개구부에 대응하는 영역을 선택적으로 제거하여 기판에 개구부와 연통하는 오목부를 형성하는 공정과, 제1 결정층의 결정부로부터 질화물계 ⅠⅠⅠ－V족 화합물 반도체의 결정을 성장시켜 제2 결정층을 형성하는 공정을 포함하도록 한 것이다.
본 발명에 따른 반도체 소자에서는 사파이어로 이루어지는 기판 중 제1 결정층의 개구부에 대응하는 영역에 오목부가 형성되어 있으므로 반도체층의 결정성이 우수하다.
본 발명에 따른 반도체 소자의 제조 방법에서는 사파이어로 이루어지는 기판 상에 형성된 성장층에 개구가 형성됨으로써 제1 결정층이 형성되고, 기판 중 개구에 대응하는 영역이 제거되어 기판에 개구와 연통하는 오목부가 형성된다. 그 후 제2 결정층이 형성된다.
[실시예]
이하, 본 발명의 실시예에 대해 도면을 참조하여 상세하게 설명한다.
[제1 실시예]
먼저, 도 1 내지 도 5를 참조하여 본 발명의 제1 실시예에 따른 반도체 소자로서의 반도체 레이저 다이오드(1)의 제조 방법에 대해 설명한다. 그리고, 본 실시예에 따른 반도체 레이저 다이오드(1)는 본 실시예의 제조 방법에 의해 구현되므로 이하에 함께 설명한다.
본 실시예에서는 먼저 도 1 (A)에 도시한 바와 같이, 사파이어 기판(11)을 준비하고 이 사파이어 기판(11)의 예를 들면 c면에 예를 들면 MOCVD법에 의해 질화물계 ⅠⅠⅠ－V족 화합물 반도체의 결정을 성장시키고 후술하는 종 결정층(12；seed crystal layer, 도 2 (B) 참조)을 형성하기 위한 종 결정층용 성장층(12a)을 형성한다. 여기에서, 질화물계 ⅠⅠⅠ－V족 화합물 반도체란, 갈륨(Ga), 알루미늄(Al), 붕소(B) 또는 인듐(In) 등의 ⅠⅠⅠ족 원소군 중 적어도 1종류 및 V족 원소 중 적어도 질소(N)를 포함하는 것을 가리킨다. 여기에서는, 예를 들면 불순물을 첨가하지 않은 undope－GaN을 2㎛ 정도 성장시킨다. 이 MOCVD는 상압 분위기, 감압 분위기 또는 가압 분위기 중 어느 분위기 중에서나 행할 수 있지만, 양질의 결정을 얻는 데는 가압 분위기 중에서 행하는 것이 바람직하다.
이어서, 도 1 (B)에 도시한 바와 같이 예를 들면 CVD(Chemical Vapor Deposition)법에 의해 질화 규소(Si3N4) 또는 이산화 규소(SiO2)로 이루어지는 절연막(13)을 형성한다. 그리고, 이 절연막(13)은 예를 들면 질화 규소막과 이산화 규소막의 적층 구조로 할 수도 있다.
그 후, 도 1 (C)에 도시한 바와 같이 절연막(13) 상에 포토레지스트막(14；photoresist film)을 형성하고, 예를 들면 종 결정층용 성장층(12a)의 ＜1－100＞ 방향(즉, 사파이어 기판(11)의 ＜11－20＞ 방향)으로 소정의 간격을 두고 배열된 다수의 스트라이프형 패턴(stripe－shaped pattern)을 형성한다. 그리고, 여기에서 ＜1－100＞이라는 것은 본래 숫자 위에 선을 그어 나타내는 것이지만, 여기에서는 편의상 숫자 앞에 "－"를 붙여 표시한다. ＜11－20＞에 대해서도 동일하며, 이하에서 동일한 표현을 사용하는 경우에는 동일하게 표시한다.
이어서, 도 2 (A)에 도시한 바와 같이 포토레지스트막(14)을 마스크로 하여 예를 들면 RIE(Reactive Ion Etching；반응성 이온 에칭)를 행하고, 절연막(13)의 포토레지스트막(14)에 덮여 있지 않은 부분을 제거한다. 그 후, 도 2 (B)에 도시한 바와 같이 포토레지스트막(14)을 제거한다.
또한, 도 2 (C)에 도시한 바와 같이 절연막(13)을 마스크로 하여 에칭 가스로 예를 들면 염소 가스(Cl2)를 사용한 RIE를 행하여 종 결정층용 성장층(12a)의 절연막(13)에 덮여 있지 않은 부분을 제거한다. 이에 따라서, 종 결정층용 성장층(12a)은 결정부(12A；crystalline part)와 개구부(12B；opening part)를 가지는 종 결정층(12)이 된다. 여기에서, 종 결정층(12)이 본 발명의 제1 결정층의 구체적인 일례에 대응하고 있다.
계속해서, 절연막(13)을 마스크로 하여 예를 들면 RIE를 행하여 사파이어 기판(11)의 절연막(13)에 덮여 있지 않은 부분을 제거한다. 구체적으로는, 예를 들면 에칭 가스로 염소 가스를 사용하여 기판 온도 0℃, 압력 0.5Pa의 조건으로 행한다. 이에 따라서, 사파이어 기판(11)에 개구부(12B)와 연통하는 오목부(11B；concave part)가 형성된다. 그리고, 이 사파이어 기판(11)의 에칭은 종 결정층용 성장층(12a)의 에칭과 연속적으로 행할 수도 있고 별도의 공정으로 행할 수도 있다.
이 사파이어 기판(11)의 오목부(11B)의 깊이는 100nm 이상인 것이 바람직하고, 더욱 바람직하게는 200nm 이상이다. 100nm 이상으로 함으로써 후술하는 n측 접촉층(15；n－side contact layer, 도 3 (A) 참조)을 형성할 때, 성장한 결정과 사파이어 기판(11)의 접촉을 더욱 효과적으로 방지할 수 있기 때문이다. 또한, 오목부(11B)의 깊이가 200nm 이상 1000nm 이하의 범위 내이면 더욱 바람직하다. 사파이어는 탄화 규소와는 달리, 에칭이 진행되기 어려운 재료이므로, 필요 이상으로 에칭하면 제조 비용이 높아지기 때문이다. 그리고, 전술한 오목부(11B) 깊이의 바람직한 값은 측정 정밀도에 따른 오차를 고려한 것이 아니므로, 현실적으로는 측정 정밀도에 따른 오차, 예를 들면 ±20nm 정도를 포함한 범위가 바람직한 값이 된다.
사파이어 기판(11)에 오목부(11B)를 형성한 후, 도 2 (D)에 도시한 바와 같이 예를 들면 에칭제로 불화 수소(HF)를 포함하는 수용액을 사용하여 에칭하여 절연막(13)을 제거한다.
계속해서, 도 3 (A)에 도시한 바와 같이 종 결정층(12)의 결정부(12A)로부터 예를 들면 MOCVD법을 이용하여 n형 불순물로서 규소(Si)를 첨가한 n형 GaN의 결정을 4㎛ 정도 성장시킴으로써 n형 접촉층(15)을 형성한다. 이 때, GaN의 결정 성장은 주로 결정부(12A)의 표면 및 개구부(12B)에 대응하는 측벽면으로부터 진행되고, 횡방향으로도 진행된다. 결정부(12A)의 측벽면으로부터의 성장 속도는 표면으로부터의 성장 속도보다 빠르고, 일정 시간이 경과하면 측벽면으로부터 성장한 GaN의 결정이 확대되어 성장면이 평탄하게 된다. 본 실시예에서는 사파이어 기판(11)에오목부(11B)가 형성되어 있으므로, 이미 설명한 바와 같이 횡방향으로 성장한 결정이 사파이어 기판(11)에 접촉하여 결함이 발생하는 것을 방지할 수 있다. 또, 결정 방위의 흔들림을 방지할 수도 있다. 그리고, 오목부(11B)가 형성되어 있지 않은 경우에는, 횡방향으로 성장한 결정끼리 회합하지 않아 실질적으로 평탄한 면이 얻어지지 않을 우려도 있다. 결정부(12A)로부터의 횡방향 성장은 똑바로 옆이 아니라 그것보다 약간 사파이어 기판(11) 측으로 진행하는 경우가 있지만, 사파이어 기판(11)의 오목부(11B)의 깊이를 100nm 이상으로 함으로써 결정과 사파이어 기판(11)의 접촉을 효과적으로 방지할 수 있다. 여기에서, n측 접촉층(15)이 본 발명의 제2 결정층의 구체적인 일례에 대응하고 있다.
도 3 (B)는 n측 접촉층(15)이 형성된 시점에서 관통 전위의 발생 상태를 도식적으로 도시한 것이다. n측 접촉층(15) 중 결정부(12A) 상의 영역(Y)에서는 종 결정층(12(결정부(12A))으로부터의 관통 전위(M1)가 전파되지만, 그 이외의 영역에서는 종 결정층(12)으로부터의 관통 전위(M1)는 횡방향으로 굴곡되므로 거의 존재하지 않는다(횡방향 성장 영역(X)). 즉, 도 4에 도시한 바와 같은 오목부가 형성되어 있지 않은 사파이어 기판 상의 종 결정층으로부터 n측 접촉층을 성장시킨 종래의 경우와 같이, 횡방향으로 성장한 결정과 사파이어 기판의 접촉에 기인하는 관통 전위(M3)가 존재하지 않는다. 그리고, 도 3 (B)에 도시한 관통 전위(M2)는 결정부(12A)의 대향하는 2개의 측벽면으로부터 횡방향으로 성장한 결정이 회합부(meeting part)에서 회합함으로써 발생한 것이다. 이 회합부는 오목부(11B)및 개구부(12B)에 대응하는 횡방향 성장 영역(X)의 대략 중앙에 위치하고 있고, 즉 관통 전위(M2)도 횡방향 성장 영역(X)의 대략 중앙에 위치하고 있다.
일반적으로 이와 같이 종 결정층(12)으로부터 횡방향 성장에 의해 성장시킨 결정은 종 결정층(12)을 사용하지 않고 성장시킨 결정보다 양질이라고 알려져 있다. 이로 인하여, n측 접촉층(15)을 얇게 형성한 경우에도 양질의 결정이 얻어진다. n측 접촉층(15)을 얇게 형성할 수 있으면, 사파이어와 질화물계 ⅠⅠⅠ－V족 화합물 반도체 사이의 격자 부정이나 열 팽창 계수의 차이에 기인하는 사파이어 기판(11)의 휘어짐을 억제할 수 있다.
n측 접촉층(15)을 형성한 후, 도 5에 도시한 바와 같이 n측 접촉층(15) 상에 예를 들면 MOCVD법에 의해 n형 불순물로서 규소를 첨가한 n형 AlGaN 혼정으로 이루어지는 n형 클래드층(16；n－type clad layer), n형 불순물로서 규소를 첨가한 n형 GaN으로 이루어지는 n형 가이드층(17；n－type guide layer), 불순물을 첨가하지 않은 undope－GaInN 혼정으로 이루어지는 활성층(18；active layer), p형 불순물로서 마그네슘(Mg)을 첨가한 p형 GaN으로 이루어지는 p형 가이드층(19；p－type guide layer), p형 불순물로서 마그네슘을 첨가한 p형 AlGaN 혼정으로 이루어지는 p형 클래드층(20；p－typer clad layer) 및 p형 불순물로서 마그네슘을 첨가한 p형 GaN으로 이루어지는 p측 접촉층(21；p－side contact layer)을 순차로 성장시킨다.
그리고, MOCVD법을 행할 때, 갈륨의 원료 가스로는 예를 들면 트리메틸갈륨((CH3)3Ga), 알루미늄의 원료 가스로는 예를 들면트리메틸알루미늄((CH3)3Al), 인듐의 원료 가스로는 예를 들면 트리메틸인듐((CH3)3In), 질소의 원료 가스로는 예를 들면 암모니아(NH3)를 각각 사용한다. 또, 규소의 원료 가스로는 예를 들면 모노실란(SiH4)을 사용하고, 마그네슘의 원료 가스로는 예를 들면 비스＝시크로펜타디에닐 마그네슘((C5H5)2Mg)을 사용한다.
p측 접촉층(21)을 성장시킨 후, p측 접촉층(21), p형 클래드층(20), p형 가이드층(19), 활성층(18), n형 가이드층(17), n형 클래드층(16) 및 n측 접촉층(15)의 일부를 순차로 에칭하여 n측 접촉층(15)을 표면에 노출시킨다. 계속해서, 도시하지 않은 마스크를 형성하고, 이 마스크를 이용하여 예를 들면 RIE법에 의해 p측 접촉층(21) 및 p형 클래드층(20)의 일부를 선택적으로 에칭하여 p형 클래드층(20)의 상부 및 p측 접촉층(21)을 예를 들면 폭 2.5㎛ 정도의 가는 띠 형상(리지(ridge) 형상)으로 한다. 이 때, p측 접촉층(21)을 성장시킨 후 p측 접촉층을 가는 띠 형상으로 하고, 이어서 n측 접촉층(15)을 노출시키도록 할 수도 있다. 그리고, 이 띠 형상으로 한 영역은 활성층(18)의 발광 영역에 대응하는 부분이다. 즉, 도시하지 않은 마스크를 전위 밀도가 낮은 개구부(12B)에 대응하여, 특히 관통 전위(M2, 도 3 (B) 참조))가 존재하지 않는 결정부(12A)와 회합부 사이의 영역에 대응하여 형성하고, 발광 영역을 그 영역에 형성하도록 하면, 반도체 레이저 다이오드(1)의 소자 특성을 향상시킬 수 있다.
이어서, 노출면 전체에 예를 들면 증착법에 의해 이산화 규소로 이루어지는 절연층(22)을 형성한다. 그 후, 예를 들면 절연층(22) 상에 도시하지 않은 레지스트막을 형성한다. 계속해서, 예를 들면 RIE를 행하여 레지스트막 중 전술한 리지 형상에 대응하는 영역을 선택적으로 제거하여 절연층(22)을 노출시킨 후, 절연층(22)의 노출면을 선택적으로 제거함으로써 p측 접촉층(21)을 표면에 노출시키고, p측 접촉층(21)의 표면 이외의 영역이 절연층(22)에 의해 덮인 상태로 한다.
계속해서, p측 접촉층(21)의 표면 및 그 근방에 예를 들면 팔라듐, 백금 및 금을 순차로 증착하고 p측 전극(23)을 형성한다. 또, 절연층(22)의 n측 접촉층 상의 영역에 개구를 형성하고, 이 개구에 예를 들면 티탄, 알루미늄, 백금 및 금을 순차로 증착하고 n측 전극(24)을 형성한다. 그 후, 사파이어 기판(11)을 예를 들면 80㎛ 정도의 두께가 되도록 연삭한다. 마지막으로, 사파이어 기판(11)을 p측 전극(23)의 길이 방향과 수직으로 소정의 폭으로 분열시키고, 그 분열면(cleavage surface)에 도시하지 않은 반사경막(reflective mirror)을 형성한다. 이에 따라서, 반도체 레이저 다이오드(1)가 완성된다.
다음에, 이와 같이 하여 제조되는 반도체 레이저 다이오드(1)의 작용에 대하여 설명한다.
이 반도체 레이저 다이오드(1)에서는 p측 전극(23)과 n측 전극(24) 사이에 소정의 전압이 인가되면 활성층(18)에 전류가 주입되고, 전자－정공 재결합에 의해 발광이 일어난다. 여기에서는, 사파이어 기판(11)에 오목부(11B)가 형성되어 있으므로, 사파이어기판(11)의 결정부(12A) 상 이외의 영역(즉, 오목부(11B)에 대응하는 횡방향 성장 영역(X))에서의 관통 전위(M1)의 밀도가 낮다. 따라서, 전압 인가에 따른 열화가 잘 일어나지 않고 사용에 따른 동작 전류의 상승이 억제되어 소자의 수명이 길어진다. 또, 발광 강도가 커진다.
도 6 (A)는 본 실시예의 반도체 레이저 다이오드(1)의 포토루미네센스(photo luminescence)에 의한 발광 강도를 도식적으로 도시한 것이다. 또, 도 6 (B)는 종래의 사파이어 기판에 오목부를 형성하지 않고 제작한 반도체 레이저 다이오드의 포토루미네센스에 의한 발광 강도를 도식적으로 도시한 것이다. 도 6 (A) 및 도 6 (B)에서 종축은 포토루미네센스의 발광 강도를 나타내고 있다. 횡축은 도 5에 도시한 반도체 레이저 다이오드(1)의 단면도의 횡방향의 좌표에 대응하고 있다. 도 6 (A) 및 도 6 (B)로부터 알 수 있는 바와 같이, 본 실시예의 반도체 레이저 다이오드(1)는 개구부(12B)에 대응하는 횡방향 성장 영역(X)에서, 종래의 반도체 레이저 다이오드보다, 결정부(12A)로부터 횡방향으로 성장한 결정끼리 회합하는 회합부에서의 발광 강도의 저하가 적다. 또, 개구부(12B)의 회합부 이외의 영역에서의 발광 강도가 상대적으로 크다. 이것은 발광 영역에서의 결정성이 향상되고, 관통 전위(M3) 등에 기인하는 전자와 정공이 재결합해도 발광하지 않는 비발광 재결합의 비율이 저하되었기 때문이다.
이와 같이 본 실시예에 따른 반도체 레이저 다이오드(1)의 제조 방법에 의하면, 사파이어 기판(11)에 종 결정층(12)의 개구부(12B)와 연통하는 오목부(11B)를 형성한 후에 n측 접촉층(15)을 성장시키도록 하였으므로, 결정부(12A)로부터 횡방향으로 성장한 결정과 사파이어 기판(11)이 접촉하지 않아 n측 접촉층(15)과 그 위에 형성된 n형 클래드층(16), n형 가이드층(17), 활성층(18), p형 가이드층(19), p형 클래드층(20) 및 p측 접촉층(21)에서는 관통 전위의 밀도가 낮고 또 결정 방위의 흔들림이 적다. 따라서, 얻어지는 반도체 레이저 다이오드(1)에서는 전압의 인가에 따른 열화가 잘 일어나지 않아 반도체 레이저 다이오드(1)의 수명을 길게 할 수 있다. 또, 관통 전위 등에 기인하는 비발광 재결합의 비율을 적게 할 수 있고 발광 효율을 향상시킬 수 있다.
[제2 실시예]
본 발명의 제2 실시예는 반도체 소자로서의 반도체 레이저 다이오드 및 그 제조 방법에 관한 것으로, 그 대상으로서의 반도체 레이저 다이오드의 구조 및 제조 방법은 제1 실시예와 동일하다. 여기에서는, 종 결정층의 결정부 및 개구부의 폭 방향의 길이(이하, 간단하게 폭이라고 함)를 각각 적절하게 선택함으로써, 더욱 소자 특성이 우수한 반도체 레이저 다이오드가 얻어지는 것에 관해 도 7을 참조하여 설명한다. 그리고, 도 7에서 제1 실시예와 동일한 구성 요소에는 동일 부호를 붙이고 여기에서는 그 설명을 생략한다.
종 결정층(12)에서는 도 7에 도시한 결정부(12A)의 폭(L1)이 4㎛보다 작고 개구부(12B)의 폭(L2)이 12㎛ 이하인 것이 바람직하다. 또, 결정부(12A)의 폭(L1)은 2∼4㎛의 범위 내인 것이 더욱 바람직하고, 개구부(12B)의 폭(L2)은 8∼12㎛의 범위 내인 것이 더욱 바람직하다. 그리고, 8∼12㎛에는 12㎛도 포함된다. 구체적으로는, 예를 들면 폭(L1)이 3㎛인 결정부(12A)와 폭(L2)이 9㎛인 개구부(12B)에 의해 종 결정층(12)을 구성할 수 있다.
개구부(12B)의 폭(L2)을 12㎛ 이하는 하는 것은, 그보다 크게 하면 결정부(12A)의 측벽면으로부터 횡방향 성장한 결정끼리 회합하여 n측 접촉층(15)의 성장면이 평탄하게 될 때까지 시간이 걸리거나, 또는 평탄한 성장면이 얻어지지 않는다는 문제가 발생하기 때문이다. 또, 개구부(12B)의 폭(L2)을 8㎛보다 크게 하는 것이 바람직한 이유는 다음과 같다. 즉, 제1 실시예에서 설명한 바와 같이 반도체 레이저 다이오드(1)의 소자 특성을 유지하고 향상시키기 위해서는 발광 영역에 대응하는 리지 형상(이른 바, 레이저 스트라이프(laser stripe))을 전위 밀도가 낮은 부분(도 7에서 폭(L2)의 2분의 1(L2／2) 부분)에 형성할 필요가 있지만, 개구부(12B) 폭의 대략 중앙에는 결정부(12A)로부터 횡방향 성장한 결정끼리 회합함으로써 발생한 관통 전위(M2, 도 3 (B) 참조))가 존재하므로, 개구부(12B)와 결정부(12A)의 경계면으로부터 개구부(12B)의 폭(L2)의 반까지의 부분에 발광 영역을 형성하는 것이 바람직하다. 이 발광 영역의 폭은 예를 들면 2∼3㎛이므로, 이것을 관통 전위(M2)가 존재하지 않는 영역, 바람직하게는 도 7에서 부호 R로 나타낸 개구부(12B)의 폭(L2)의 4분의 1(L2／4)에 대응하는 영역 또는 그 근방 영역에 형성하기 위해서는 개구부(12B)의 폭(L2)을 8㎛보다 크게 하는 것이 바람직하다.
한편, 결정부(12A)의 폭을 4㎛보다 작게 하는 것은, 그보다 크게 하면 종 결정층(12)과 사파이어 기판(11)의 접촉 면적이 커지기 때문에, 사파이어와 질화물계 ⅠⅠⅠ－V족 화합물 반도체의 열 팽창 계수 및 격자 정수(lattice constant)의 차이 등에 의해 사파이어 기판(11)이 휘는 경향이 있고, 개구부(12B)의 상부 영역에서의 전위 결함 밀도가 높아지기 때문이다. 반대로, 결정부(12A)의 폭이 2㎛ 이하이면, 결정부(12A)와 사파이어 기판(11)의 접촉 면적이 과도하게 작아져 결정 성장 중에 사파이어 기판(11)으로부터 박리되기 쉬워지는 동시에, 폭을 극단적으로 좁게 하면 제작상의 어려움을 수반한다는 문제가 발생하기 때문에, 2㎛보다 크게 하는 것이 바람직하다.
그리고, 사파이어 기판(11)이 휘면 사파이어 기판(11)이나 ⅠⅠⅠ－V족 질화물 반도체로 이루어지는 각 층이 갈라질 우려 등이 있어 제조 공정의 안정성이 현저하게 손상된다. 또, ⅠⅠⅠ－V족 질화물 반도체를 성장시킬 때 사파이어 기판 표면의 온도(결정 성장 표면 온도)가 불균일하게 되고, 그 위에 성장하는 ⅠⅠⅠ－V족 질화물 반도체의 조성이 장소에 따라 상이하게 되어 제조 공정의 제어성이 손상된다.
또, 반도체 레이저 다이오드(1)는 서브마운트(submount)를 개재하여 히트싱크(heat－sink) 상에 장착되어 반도체 발광 장치로서 사용되며, 이 때 사파이어 기판(11)의 휘어짐 및 이에 따른 ⅠⅠⅠ－V족 질화물 반도체로 이루어지는 각 층의 휘어짐이 억제되어 있으면, 서브마운트 및 히트싱크와 반도체 레이저 다이오드(1)의 밀착성이 높아지고 동작 시에 반도체 레이저 다이오드(1)로부터 발생한 열이 효과적으로 방사된다. 따라서, 열 간섭에 의한 반도체 레이저 다이오드(1)의 문턱값 전류(threshold current)의 상승이나 발광 출력의 저하를 방지할 수 있다. 그 결과, 높은 품질이 장시간에 걸쳐 유지되고 반도체 레이저 다이오드(1)의 수명이 더욱 길어진다.
이와 같이, 종 결정층의 결정부 및 개구부의 폭을 각각 적절하게 선택함으로써 관통 전위 등의 결정 결함이 매우 적은 부분(바람직하게는 도 7에서 부호 R로 표시한 L2／4에 대응하는 영역)에 발광 영역을 형성할 수 있고, 또한 반도체 레이저 다이오드(1)의 수명을 연장시킬 수 있다. 또, 소자 특성이 우수한 반도체 레이저 다이오드(1)를 용이하게 제조할 수 있다.
(실험예)
또한, 본 발명의 구체적인 실험예에 대하여 상세하게 설명한다.
(실험예 1∼3)
먼저, 사파이어로 이루어지는 기판을 준비하고, 수소 가스(H2) 분위기 중에서 1050℃로 기판의 클리닝을 행한 후, MOCVD법에 의해 종 결정층용 성장층을 2㎛ 성장시키고, 또한 이 종 결정층용 성장층 상에 CVD법에 의해 질화 규소로 이루어지는 절연막을 형성하였다.
이어서, 절연막 상에 포토레지스트막을 형성하는 동시에, p측 전극이 형성될 영역의 길이 방향과 평행하게 다수의 스트라이프형 패턴을 형성하고, 패턴 형성된 포토레지스트막을 마스크로 하여 RIE를 행하여 절연막을 선택적으로 제거한다. 그후, 포토레지스트막을 제거한다.
포토레지스트막을 제거한 후, 절연막을 마스크로 한 RIE를 행하여 종 결정층용 성장층 및 버퍼층용 성장층(growth layer for buffer a layer)의 절연막에 덮여 있지 않은 부분을 순차로 제거한다. 이에 따라서, 결정부와 개구부를 가지는 종 결정층이 형성된다. 계속해서, 마찬가지로 절연막을 마스크로 하여 염소계에칭 가스를 사용하여 RIE를 행하여 사파이어 기판(11)의 절연막(13)에 덮여 있지 않은 부분을 제거함으로써, 사파이어 기판에 개구부와 연통하는 오목부를 형성한다. 이 때, 실험예 1에서는 사파이어 기판을 70nm 에칭하고, 실험예 2에서는 사파이어 기판을 100nm 에칭하며, 실험예 3에서는 200nm 에칭한다.
사파이어 기판에 오목부를 형성한 후, 에칭하여 절연막을 제거한다. 이어서, MOCVD법에 의해 종 결정층의 결정부로부터 규소를 첨가한 n형 GaN을 5㎛ 성장시킴으로써 n측 접촉층을 형성한다.
계속해서, n측 접촉층 상에 MOCVD법에 의해 n형 클래드층, n형 가이드층, 활성층, p형 가이드층, p형 클래드층 및 p측 접촉층을 순차로 형성한다. 구체적으로는, 규소를 첨가한 n형 Al0.08Ga0.92N 혼정을 1.0㎛ 성장시켜 n형 클래드층을 형성하고, 규소를 첨가한 n형 GaN을 0.12㎛ 성장시켜 n형 가이드층을 형성한다. 활성층은 규소를 첨가한 GaInN 혼정을 7.0nm 성장시켜 배리어층(barrier layer)을 형성하는 동시에, 불순물을 첨가하지 않는 undope－GaInN 혼정을 3.5nm 성장시켜 웰층(well layer)을 형성하고, 이들을 3주기 적층함으로써 형성한다. 또, 마그네슘을 첨가한 p형 GaN을 0.12㎛ 성장시켜 p형 가이드층을 형성하고, 마그네슘을 첨가한 p형 Al0.08Ga0.92N 혼정을 0.5㎛ 성장시켜 p형 클래드층을 형성하고, 마그네슘을 첨가한 p형 GaN을 0.1㎛ 성장시켜 p측 접촉층을 형성한다.
그리고, MOCVD법에 의해 각 층을 형성할 때, 갈륨의 원료 가스로는 트리메틸갈륨, 알루미늄의 원료 가스로는 트리메틸알루미늄, 인듐의 원료 가스로는 트리메틸인듐, 질소의 원료 가스로는 암모니아를 각각 사용한다. 또, 규소의 원료 가스로는 모노실란을 사용하고, 마그네슘의 원료 가스로는 비스＝시크로펜타디에닐마그네슘(bis＝cycropentadienyl magnesium)을 각각 사용한다.
p측 접촉층을 형성한 후, p측 접촉층, p형 클래드층, p형 가이드층, 활성층, n형 가이드층, n형 클래드층 및 n측 접촉층을 순차로 선택적으로 에칭하여 n측 접촉층을 표면에 노출시킨다. 계속해서, 이후의 공정에서 형성할 p측 전극이 형성될 영역의 길이 방향과 평행하게 마스크를 형성하고, 이 마스크를 사용한 RIE법에 의해 p측 접촉층 및 p형 클래드층의 일부를 선택적으로 에칭하여 p형 클래드층 상부 및 p측 접촉층을 가는 띠 형상으로 한다.
이어서, 기판 상의 노출면 전체에 증착법(deposition method)에 의해 이산화 규소로 이루어지는 절연층을 형성하고, 이 절연층 상에 레지스트막을 형성한다. 계속해서, RIE를 복수 회 행하여 p측 접촉층의 표면 이외의 영역이 절연층에 의해 덮인 상태로 한다.
그 후, p측 접촉층의 표면 및 그 근방에 팔라듐, 백금 및 금을 순차로 증착하고 p측 전극을 형성한다. 또, 절연층의 n측 접촉층 상의 영역에 개구를 형성하고, 이 개구에 티탄, 알루미늄, 백금 및 금을 순차로 증착하여 n측 전극을 형성한다. 그 후, 기판을 80㎛ 정도의 두께가 되도록 연삭한다. 마지막으로, 기판을 p측 전극의 길이 방향과 수직으로 소정의 폭으로 분열시키고, 그 분열면에 반사경막을 형성한다. 이에 따라서 실험예 1∼3의 반도체 레이저 다이오드를 얻는다.
또, 본 실험예에 대한 비교예로서, 사파이어 기판에 오목부를 형성하지 않은 것을 제외하고 본 실험예와 동일하게 하여 반도체 레이저 다이오드를 제작한다.
얻어진 실험예 1∼3 및 비교예의 반도체 레이저 다이오드에 대해 X선 회절법(X-ray diffraction method)에 의해 분석한다. 도 8은 실험예 1에서 얻어진 반도체 레이저 다이오드의 X선 회절에 의한 록킹 곡선을 나타내는 것이며, n측 접촉층에 대응하는 최고치(P1)의 반값의 폭은 689.3arcsec이다. 실험예 1에서는 여러 결정축(방위)의 최고치가 존재하고 있기 때문에 반값의 폭이 확대되어 있다. 그리고, 여기에서 종축은 X선 회절 강도(임의 단위)를 나타내고, 횡축은 회절 각도(단위；각도)를 나타내고 있다. 도 9는 실험예 2에서 얻어진 반도체 레이저 다이오드의 X선 회절에 의한 록킹 곡선을 나타내는 것이며, n측 접촉층에 대응하는 최고치(P2)에 분열이 관찰되었다. 실험예 2에서는 최고치(P2)가 분열되어 있지만, 1개의 최고치의 반값의 폭은 실험예 1에서 얻어진 반값의 폭보다 좁고, 결정성은 실험예 1보다 높다는 것이 확인되었다. 도 10은 실험예 3에서 얻어진 반도체 레이저 다이오드의 X선 회절에 의한 톡킹 곡선을 나타내는 것으로, n측 접촉층에 대응하는 최고치(P3)의 반값의 폭은 155.4arcsec이다. 실험예 3에서는 반값의 폭이 좁고 결정 방위의 흔들림이 적은 보다 양질의 결정이 성장한 것이 확인되었다.
도 11은 비교예에서 얻어진 반도체 레이저 다이오드의 X선 회절에 의한 록킹 곡선을 나타내는 것이며, n측 접촉층에 대응하는 최고치(P4)의 반값의 폭은 200arcsec이다. 또, 분열도 관찰되었다. 즉, 결정성이 본 실험예에 비해 매우 낮다는 것이 확인되었다.
또, 얻어진 실험예 3의 반도체 레이저 다이오드에 대해 주사형 전자 현미경(SEM；scanning electron microscope)에 의해 사파이어 기판의 오목부, 종 결정층 및 n측 접촉층의 상태를 관찰한다. 도 12는 그 SEM 사진이며, 점선으로 둘러싸인 부분이 결정부이다. 오목부의 깊이는 198nm이고, 측정 정밀도에 따른 오차를 고려하면 실질적으로는 200nm이다. 오목부와 n측 접촉층은 접촉되어 있지 않고 간극이 관찰되며, 93nm 정도 떨어져 있다. 또, 오목부에 대응하는 횡방향 성장 영역에는 관통 전위가 적고, 대략 중앙부의 회합부에는 관통 전위가 존재하지만 결정성이 높아져 있는 것이 확인되었다.
이상의 결과로부터, 사파이어 기판의 종 결정층의 개구부에 대응하는 영역에 개구부와 연통하는 오목부를 형성하면, 횡방향 성장한 결정끼리 회합하여 평탄한 성장면이 얻어지는 것을 알 수 있다. 또, 오목부의 깊이를 100nm 이상으로 하면 종 결정층의 결정부로부터 성장하는 결정의 질이 향상되고, 200nm 이상으로 하면 결정의 더욱 향상되는 것을 알 수 있다.
그리고, 여기에서는 구체적으로 설명하지 않지만 n측 접촉층, n형 클래드층, n형 가이드층, 활성층, p형 가이드층, p형 클래드층 및 p측 접촉층을 ⅠⅠⅠ족 원소 중 적어도 1종류와 질소를 포함하는 다른 ⅠⅠⅠ－V족 질화물 반도체에 의해 성장시켜 형성하는 경우에 대해서도 동일한 결과가 얻어진다.
이상, 실시예 및 실험예를 들어 본 발명을 설명하였지만, 본 발명은 상기 실시예 및 실험예에 한정되지 않고 여러 변형이 가능하다. 예를 들면, 상기 각 실시예에서는 종 결정층용 성장층, 접촉층 및 가이드층을 GaN에 의해 형성하고, 클래드층을 AlGaN 혼정에 의해 형성하며, 활성층을 InGaN 혼정에 의해 형성하도록 하였지만, 이들 층을 ⅠⅠⅠ족 원소 중 적어도 1종류와 질소를 포함하는 다른 질화물계 ⅠⅠⅠ－V족 화합물 반도체에 의해 형성하도록 할 수도 있다.
또, 상기 각 실시예에서는 절연막(13)을 제거한 후에 n측 접촉층(15)을 형성하도록 하였지만, 도 13에 도시한 바와 같이 종 결정층(12(결정부(12A)) 상의 절연막(13)을 제거하지 않고 n측 접촉층(15)을 형성하도록 할 수도 있다. 이에 따라서, 도 14에 도시한 바와 같이, 절연막(13)에 의해 관통 전위(M1)가 차단되고 종 결정층(12)으로부터의 관통 전위(M1)의 전파가 방지된다. 따라서, n측 접촉층(15)에는 회합에 기인하는 관통 전위(M2)를 제거하여 결정 결함이 거의 존재하지 않고 그 상측에 우수한 결정성을 가지는 ⅠⅠⅠ－V족 질화물 반도체를 얻을 수 있다. 단, n측 접촉층(15)을 성장시킬 때, 절연막(13)의 구성 재료가 불순물로서 n측 접촉층(15) 중으로 혼입되어 반도체 레이저 다이오드(1)의 특성을 열화시킬 우려등도 있으므로, 사용 목적 등에 따라 적당한 제조 방법을 선택하는 것이 바람직하다.
또한, 상기 각 실시예에서는 MOCVD법에 의해 질화물계 ⅠⅠⅠ－V족 화합물 반도체를 형성하는 경우에 대해 설명하였지만, MBE(Molecular Beam Epitaxy；분자선 에피탁시)법이나 하이드라이드 기상 성장법(hideride vapor phase growth method) 등의 다른 기상 성장법에 의해 형성하도록 할 수도 있다. 그리고, 하이드라이드 기상 성장법이란 할로겐이 수송 또는 반응에 기여하는 기상 성장법(vapor deposition method)을 말한다.
또, 상기 각 실시예에서는 사파이어 기판(11) 상에 종 결정층(12), n측 접촉층(15), n형 클래드층(16), n형 가이드층(17), 활성층(18), p형 가이드층(19), p형 클래드층(20) 및 p측 접촉층(21)을 순차로 적층하도록 하였지만, 본 발명은 다른 구조를 가지는 반도체 레이저 다이오드에 대해서도 동일하게 적용할 수 있다. 예를 들면, n형 가이드층(17) 및 p형 가이드층(19)을 구비하지 않을 수도 있고, 사파이어 기판(11)과 종 결정층(12) 사이에 비정질에 가까운 질화물계 ⅠⅠⅠ－V족 화합물 반도체의 결정으로 이루어지며 종 결정층용 성장층(12a)을 성장시킬 때 핵이 되는 버퍼층을 구비할 수도 있다.
또한, 상기 각 실시예에서는 p형 클래드층(20)의 일부 및 p측 접촉층(21)을 사파이어 기판(11)의 ＜11－20＞ 방향으로 연장되는 가는 띠 형상으로 형성함으로써 전류 협착(electric current restriction)하도록 했지만, 사파이어 기판(11)의 ＜1－100＞ 방향으로 연장되는 가는 띠 형상으로 형성하여 전류 협착하도록 할 수도 있고 다른 구조에 의해 전류 협착하도록 할 수도 있다. 또, 상기 각 실시예에서는 이득 도파형(gain waveguide type)과 굴절률 도파형(refractive intensity waveguide type)을 조합한 리지 도파형(ridge waveguide type) 반도체 레이저 다이오드(1)를 예로 들어 설명하였지만, 이득 도파형 반도체 레이저 다이오드 및 굴절률 도파형 반도체 레이저 다이오드에 대해서도 동일하게 적용할 수 있다.
또한, 상기 각 실시예에서는 반도체 소자로서 반도체 레이저 다이오드(1)를 구체적인 예로 들어 설명하였지만, 본 발명은 발광 다이오드 또는 전계 효과 트랜지스터 등의 다른 반도체 소자에 대해서도 적용할 수 있다.
이상 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 이하의 특허청구범위의 사상 및 범위로부터 벗어나지 않고 여러 가지 변경 및 변형을 가할 수 있음을 이해할 수 있을 것이다.
이상 설명한 바와 같이 본 발명의 반도체 소자에 의하면, 사파이어로 이루어지는 기판 중 제1 결정층의 개구부에 대응하는 영역에 오목부를 형성하도록 하였으므로, 반도체층에서의 관통 전위의 밀도를 저감시킬 수 있는 동시에 결정 방위의 흔들림을 방지할 수 있어 ⅠⅠⅠ－V족 질화물 반도체로 이루어지는 반도체층의 결정성을 향상시킬 수 있다. 따라서, 소자의 품질을 향상시킬 수 있다는 효과를 가진다. 특히, 청구항 2에 따른 반도체 소자에 의하면, 오목부의 깊이를 100nm 이상으로 하였으므로 그 효과가 커진다.
또 특히, 본 발명의 일 양상에 따른 반도체 소자에 의하면, 제1 결정층의 결정부의 폭 방향의 길이를 4㎛보다 작게 하고 개구부의 폭 방향의 길이가 12㎛ 이하가 되도록 하였으므로, 반도체층에서의 관통 전위의 밀도가 낮은 결정성이 우수한 영역을 증가시킬 수 있어 소자 특성을 향상시킬 수 있다.
또한 특히, 본 발명의 다른 양상에 따른 반도체 소자에 의하면, 발광 영역을 개구부에 대응하여 또는 결정부와 회합부 사이의 영역에 대응하여 가지도록 하였으므로, 전압 인가에 따른 열화가 잘 일어나지 않고 수명을 길게 할 수 있는 동시에, 관통 전위 등에 기인하는 비발광 재결합의 비율을 작게 할 수 있어 발광 효율을 향상시킬 수 있다.
또한, 본 발명의 또 다른 양상에 따른 반도체 소자의 제조 방법에 의하면, 사파이어로 이루어지는 기판의 제1 결정층의 개구부에 대응하는 영역에 개구부와 연통하는 오목부를 형성하고, 제1 결정층의 결정부로부터 제2 결정층을 형성하도록 하였으므로, 결정부로부터 횡방향으로 제2 결정층이 성장한 경우에도 제2 결정층과 기판이 접촉하지 않아 반도체층에서의 관통 전위의 밀도를 저감시킬 수 있다는 효과를 가진다.
특히, 본 발명의 또 다른 양상에 따른 청구항 12에 기재된 반도체 소자의 제조 방법에 의하면, 제1 결정층의 결정부의 폭 방향의 길이가 4㎛보다 작고 개구부의 폭 방향의 길이가 12㎛ 이하가 되도록 성장층에 개구를 형성하도록 하였으므로, 소자 특성이 우수한 반도체 소자를 용이하게 얻을 수 있다. 또, 본 발명에 따른 반도체 소자의 제조 방법에 의하면, 개구부와 결정부의 경계면으로부터 개구부 폭의 반 또는 1／4까지의 부분에 대응하여 발광 영역을 형성하도록 하였으므로, 높은발광 특성을 가지는 반도체 소자를 용이하게 얻을 수 있다.

Claims (14)

  1. 사파이어(Al2O3)로 이루어지는 기판의 한쪽 면에 ⅠⅠⅠ족 원소 중 적어도 1종류와 V족 원소 중 적어도 질소(N)를 포함하는 질화물계 ⅠⅠⅠ－V족 화합물 반도체로 이루어지는 반도체층을 구비한 반도체 소자로서,
    상기 반도체층은 질화물계 ⅠⅠⅠ－V족 화합물 반도체의 결정으로 이루어지는 결정부 및 개구부를 포함하는 제1 결정층과, 상기 제1 결정층의 결정부를 덮도록 형성된 제2 결정층을 가지고,
    상기 기판은 상기 제1 결정층의 개구부에 대응하는 영역에 오목부를 가지는 반도체 소자.
  2. 제1항에 있어서,
    상기 기판의 오목부의 깊이가 100nm 이상인 반도체 소자.
  3. 제2항에 있어서,
    상기 기판의 오목부의 깊이가 200nm 이상인 반도체 소자.
  4. 제1항에 있어서,
    상기 기판의 오목부의 저면과 상기 반도체층이 떨어져 있는 반도체 소자.
  5. 제1항에 있어서,
    상기 결정부의 폭 방향의 길이가 4㎛보다 작고 상기 개구부의 폭 방향의 길이가 12㎛ 이하인 반도체 소자.
  6. 제5항에 있어서,
    상기 개구부의 폭 방향의 길이가 8㎛보다 큰 반도체 소자.
  7. 제5항에 있어서,
    상기 결정부의 폭 방향의 길이가 2㎛보다 큰 반도체 소자.
  8. 제1항에 있어서,
    상기 반도체층은 활성층을 추가로 가지고, 상기 활성층은 상기 개구부에 대응하여 발광 영역을 가지는 반도체 소자.
  9. 제8항에 있어서,
    상기 제2 결정층은 횡방향으로 성장함으로써 형성된 회합부(meeting portion)를 포함하고,
    상기 활성층은 상기 결정부와 상기 회합부 사이의 영역에 대응하여 발광 영역을 가지는 반도체 소자.
  10. ⅠⅠⅠ족 원소 중 적어도 1종류와 V족 원소 중 적어도 질소(N)를 포함하는 질화물계 ⅠⅠⅠ－V족 화합물 반도체를 성장시켜 이루어지는 반도체 소자의 제조 방법으로서,
    기판 상에 질화물계 ⅠⅠⅠ－V족 화합물 반도체의 결정을 성장시켜 성장층을 형성하는 공정과,
    상기 성장층을 선택적으로 제거하여 개구를 형성함으로써 결정부와 개구부를 가지는 제1 결정층을 형성하는 공정과,
    상기 기판의 상기 제1 결정층의 개구부에 대응하는 영역을 선택적으로 제거하여 상기 기판에 상기 개구부와 연통하는 오목부를 형성하는 공정과,
    상기 제1 결정층의 결정부로부터 질화물계 ⅠⅠⅠ－V족 화합물 반도체의 결정을 성장시켜 제2 결정층을 형성하는 공정
    을 포함하는 반도체 소자의 제조 방법.
  11. 제10항에 있어서,
    상기 기판에 깊이가 100nm 이상인 오목부를 형성하는 반도체 소자의 제조 방법.
  12. 제10항에 있어서,
    상기 제1 결정층을 형성하는 공정에서, 상기 결정부의 폭 방향의 길이가 4㎛보다 작고 상기 개구부의 폭 방향의 길이가 12㎛ 이하가 되도록 상기 개구를 형성하는 반도체 소자의 제조 방법.
  13. 제10항에 있어서,
    상기 개구부와 상기 결정부의 경계면으로부터 상기 개구부 폭의 반까지인 부분에 대응하여 발광 영역을 가지는 활성층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  14. 제13항에 있어서,
    상기 개구부와 상기 결정부의 경계면으로부터 상기 개구부 폭의 1／4까지의 부분에 대응하여 발광 영역을 가지는 활성층을 형성하는 반도체 소자의 제조 방법.
KR1020010001864A 2000-01-13 2001-01-12 반도체 소자 및 그 제조 방법 KR20010076261A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP200010058 2000-01-13
JP2000010058 2000-01-13
JP2000404035A JP2001267691A (ja) 2000-01-13 2000-12-08 半導体素子およびその製造方法
JP2000404035 2000-12-08

Publications (1)

Publication Number Publication Date
KR20010076261A true KR20010076261A (ko) 2001-08-11

Family

ID=26583755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010001864A KR20010076261A (ko) 2000-01-13 2001-01-12 반도체 소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20010025989A1 (ko)
JP (1) JP2001267691A (ko)
KR (1) KR20010076261A (ko)
TW (1) TW498562B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771599B1 (ko) * 2001-02-23 2007-10-31 엘지전자 주식회사 질화물 반도체 박막의 성장 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836498B2 (en) * 2000-06-05 2004-12-28 Sony Corporation Semiconductor laser, semiconductor device and nitride series III-V group compound substrate, as well as manufacturing method thereof
US6984841B2 (en) 2001-02-15 2006-01-10 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and production thereof
US6939730B2 (en) * 2001-04-24 2005-09-06 Sony Corporation Nitride semiconductor, semiconductor device, and method of manufacturing the same
JP4290358B2 (ja) * 2001-10-12 2009-07-01 住友電気工業株式会社 半導体発光素子の製造方法
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
JP4480948B2 (ja) * 2002-07-15 2010-06-16 日本オプネクスト株式会社 半導体レーザ素子及びその製造方法
US7091524B2 (en) * 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP4540347B2 (ja) 2004-01-05 2010-09-08 シャープ株式会社 窒化物半導体レーザ素子及び、その製造方法
US20050221515A1 (en) * 2004-03-30 2005-10-06 Katsunori Yanashima Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type III-V group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
JP2005322786A (ja) * 2004-05-10 2005-11-17 Sharp Corp 窒化物半導体素子及びその製造方法
JP4651312B2 (ja) * 2004-06-10 2011-03-16 シャープ株式会社 半導体素子の製造方法
TWM261838U (en) * 2004-09-16 2005-04-11 Super Nova Optoelectronics Cor Structure for GaN based LED with high light extraction efficiency
JP5076746B2 (ja) * 2006-09-04 2012-11-21 日亜化学工業株式会社 窒化物半導体レーザ素子及びその製造方法
JP4146881B2 (ja) * 2007-03-20 2008-09-10 シャープ株式会社 窒化物半導体発光素子およびエピウエハとその製造方法
WO2011004904A1 (ja) * 2009-07-07 2011-01-13 日本碍子株式会社 Iii族金属窒化物単結晶の製造方法
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
JP5649514B2 (ja) * 2011-05-24 2015-01-07 株式会社東芝 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法
JP2014520748A (ja) * 2011-06-27 2014-08-25 サン‐ゴバン、クリストー、エ、デテクトゥール 半導体基板及び製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771599B1 (ko) * 2001-02-23 2007-10-31 엘지전자 주식회사 질화물 반도체 박막의 성장 방법

Also Published As

Publication number Publication date
US20010025989A1 (en) 2001-10-04
JP2001267691A (ja) 2001-09-28
TW498562B (en) 2002-08-11

Similar Documents

Publication Publication Date Title
KR100917260B1 (ko) 결정막, 결정기판 및 반도체장치
KR100623564B1 (ko) Ⅲ족 질화물계 화합물 반도체 소자
US6645295B1 (en) Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
JP3594826B2 (ja) 窒化物半導体発光素子及びその製造方法
JP3876649B2 (ja) 窒化物半導体レーザ及びその製造方法
KR20010076261A (ko) 반도체 소자 및 그 제조 방법
US6677617B2 (en) Semiconductor LED composed of group III nitrided emission and fluorescent layers
JP2001160627A5 (ko)
JP4644942B2 (ja) 結晶膜、結晶基板および半導体装置の製造方法
JP2005286338A (ja) ４ｈ型ポリタイプ基板上に形成された４ｈ型ポリタイプ窒化ガリウム系半導体素子
JP4074290B2 (ja) 半導体発光素子及びその製造方法
KR20010076264A (ko) 반도체 디바이스
JP2001284266A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
US6503769B2 (en) Semiconductor device and method for fabricating the same
EP1553669A1 (en) Group iii nitride semiconductor light-emitting device and method for manufacturing same
JP4631214B2 (ja) 窒化物半導体膜の製造方法
JP2001196702A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2001345282A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4583523B2 (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
JP4016566B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4363415B2 (ja) 結晶膜、結晶基板および半導体装置
JP2002076518A (ja) 半導体レーザおよび半導体素子並びにそれらの製造方法
JP4487654B2 (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP4639484B2 (ja) 窒化物半導体素子の製造方法
JP2006210795A (ja) 化合物半導体発光素子

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid