JP5743424B2 - 窒化物半導体構造とその製造方法および発光素子 - Google Patents

窒化物半導体構造とその製造方法および発光素子 Download PDF

Info

Publication number
JP5743424B2
JP5743424B2 JP2010102784A JP2010102784A JP5743424B2 JP 5743424 B2 JP5743424 B2 JP 5743424B2 JP 2010102784 A JP2010102784 A JP 2010102784A JP 2010102784 A JP2010102784 A JP 2010102784A JP 5743424 B2 JP5743424 B2 JP 5743424B2
Authority
JP
Japan
Prior art keywords
groove
gan
substrate
nitride semiconductor
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2010102784A
Other languages
English (en)
Other versions
JP2010258459A (ja
Inventor
津田　有三
有三 津田
湯浅　貴之
貴之 湯浅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010102784A priority Critical patent/JP5743424B2/ja
Publication of JP2010258459A publication Critical patent/JP2010258459A/ja
Application granted granted Critical
Publication of JP5743424B2 publication Critical patent/JP5743424B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、窒化物半導体構造に関し、結晶成長用基板と格子定数または熱膨張係数の異なる窒化物半導体を結晶成長用基板上に高品質に成長させた窒化物半導体構造とその製造方法および窒化物半導体構造を用いて形成された発光素子に関する。
従来より、青色発光ダイオード（青色ＬＥＤ）または青色レーザダイオード（青色ＬＤ）の形成材料として窒化物半導体が用いられている。窒化物半導体は、有機金属気相成長法（ＭＯＣＶＤ法）、ハイドライド気相成長法（ＨＶＰＥ法）または分子線エピタキシャル成長法（ＭＢＥ法）によって基板上に成長されている。一般に、半導体成長は、結晶成長させるべき半導体と同種の基板もしくは半導体と格子定数および熱膨張係数の近い基板を利用する。
現行の技術では形成する窒化物半導体と同種の適切な大きさの窒化物半導体基板を作製できないことから、窒化物半導体基板の代用としてサファイア基板、ＳｉＣ基板、スピネル基板等が使用されている。上記代用基板の１つであるサファイア基板は窒化物半導体との格子定数差または熱膨張係数差が大きいために、サファイア基板直上に結晶成長した窒化物半導体膜内には１０９〜１０１０ｃｍ−２の貫通転位が存在することが知られている。従って、代用基板直上に直接結晶成長させて、成長膜内の結晶欠陥または貫通転位密度の少ない良好な窒化物半導体結晶を得ることは困難であった。ここで、本明細書中の貫通転位とは、特に結晶内部もしくは結晶間の界面で発生した転位が基板表面まで到達したものと定義する。
現在、サファイア基板直上に結晶欠陥または貫通転位密度を低減させるべく窒化物半導体膜製造方法として、マスクパターンを用いた選択成長方法が利用されている。
従来技術による窒化物半導体の選択成長を利用した窒化物半導体膜製造方法について説明する。
サファイア基板直上に第１層目の窒化物半導体膜を、ＭＯＣＶＤ装置を用いて形成する。これを第１工程とする。上記第１工程の後、第１層の窒化物半導体膜直上に化学気相成長（ＣＶＤ）法を用いてＳｉＯ２層を蒸着する。これを第２工程とする。続いて、ＳｉＯ２層に従来のリソグラフィー技術を用いて周期的開口パターンを形成し、これを第３工程とする。上記第３工程を含むサファイア基板をＨＶＰＥ装置内に搬送し、第４工程となる第２層目の窒化物半導体厚膜層を成長する。上記の成長工程を経過することによって、第４工程で形成した第２層目の窒化物半導体厚膜層内には、結晶品質を低下させる一つの要因である貫通転位密度が約６×１０６ｃｍ−２程度にまで低減した（非特許文献１または非特許文献２）。これは、第３工程で形成したＳｉＯ２マスクパターン上に形成した窒化物半導体結晶の選択成長のためである。即ち、マスクパターン直上に結晶成長した第２層目の窒化物半導体厚膜層は、ＳｉＯ２層よって形成された部分には成長し難く、開口部には結晶成長し易いという窒化物半導体結晶の選択成長性を有している。
このことにより、第２層目の窒化物半導体厚膜層の初期成長は主に開口部で成長し始め、ＳｉＯ２層の最表面に達した時点で基板に対して垂直方向の成長と、マスク（ＳｉＯ２層）を埋めるような横方向への成長（ラテラル成長）とが始まる。このラテラル成長はマスクを下地として成長しているのではなく、開口部で成長した窒化物半導体結晶を核として成長しているため格子定数不整合による影響を受け難い。また、第１層目の窒化物半導体層中に発生した貫通転位はマスクの開口部を通して第２層目の窒化物半導体厚膜層内に浸入するが、上記ラテラル成長のため横方向に進路を変える。よって、最表面に到達する貫通転位は減少し、貫通転位密度の低い結晶が得られる。
また、非特許文献３の報告例にあるように、サファイア基板直上に直接ＳｉＯ２のマスクパターンを設けて、ＭＯＣＶＤ法によりＧａＮ単結晶膜を選択成長させてもよい。上記報告例の場合、第１工程は省略され、第２工程から第４工程によって形成される。上記手法の結果、サファイア基板直上に形成されたＧａＮ単結晶膜内（ＳｉＯ２マスクの開口部上）の貫通転位密度は１０９〜１０１０ｃｍ−２であるのに対し、ＳｉＯ２直上のそれは１０５〜１０６ｃｍ−２に減少していることが報告された。
上記窒化物半導体膜製造方法によって窒化物半導体膜内の貫通転位を低減し、窒化物半導体膜直上に形成した窒化物半導体発光素子の発光特性および品質の改善が期待された。
第５８回応用物理学会学術講演会講演予稿集２ｐ−Ｑ−１５、Ｎｏ１（１９９７）ｐ２６６ Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３６（１９９７）ｐｐ．Ｌ８９９ 第５８回応用物理学会学術講演会講演予稿集２ｐ−Ｑ−１４、Ｎｏ１（１９９７）ｐ２６５
上記窒化物半導体膜製造技術によって窒化物半導体膜内の貫通転位を低減することが可能となったが、貫通転位密度の少ない上記手法の窒化物半導体膜を形成するためには少なくとも３工程の成長膜過程を要する。しかも第１工程から第２工程、または第２工程から第４工程へと製造装置を変更する必要がある。特に上記第１工程から第４工程を行う方法では２段階の結晶成長を余儀なくされる。一般に成長中断を伴う再成長の場合、結晶表面の不純物が問題になる。上記の手法では更に第２工程で形成したＳｉＯ２蒸着層をパターン加工するため、よりいっそう不純物等の混入が懸念される。また、一般に第２層目の窒化物半導体厚膜層として利用されるＧａＮ層は、約１０００℃の成長温度で結晶成長を行うため、第３工程のＳｉＯ２層によって構成されたマスクパターンは熱的損傷を受ける。熱的損傷を受けたマスクパターンの構成要素であるＳｉまたはＯ２は窒化物半導体膜に悪影響をもたらすことが発明者らの研究により分かった。
窒化物半導体膜製造法によって作製された窒化物半導体膜直上に窒化物半導体発光素子構造を作製した場合、上記マスクパターンの熱的損傷により発生した不純物が窒化物半導体発光素子構造の光を発生する活性層内に影響する。この影響は、発光素子の発光効率の低下と個々の発光素子の発光効率のばらつきによる製品の信頼性低下を招くと共に、窒化物半導体発光素子生産の歩留まりを低下させている。
本発明は、サファイア基板のＣ面の全面を加工することにより、平均高低差が３μｍ以下、平均周期が１３μｍ以下の凹凸部が無秩序に形成された成長面を備える基板と、前記成長面上に形成された窒化物半導体膜とを有し、前記窒化物半導体膜は、上面が平坦であることを特徴とする窒化物半導体構造である。
本発明は、上記に記載の窒化物半導体構造と、前記窒化物半導体構造上に形成された窒化物半導体からなる活性層を有する発光素子構造とからなることを特徴とする発光素子である。
本発明は、サファイア基板のＣ面の全面を加工することにより、平均高低差が３μｍ以下、平均周期が１３μｍ以下の無秩序な凹凸部を有する成長面を形成する工程と、前記成長面上に窒化物半導体膜を成長させる工程とを、順次に行うものであり、前記窒化物半導体膜は、上面が平坦であることを特徴とする窒化物半導体構造の製造方法である。
本発明によれば、窒化物半導体と格子定数または熱膨張係数の異なる基板上に、厚膜の窒化物半導体膜を形成してもクラックがなく、かつ不純物混入の少ない高品質な窒化物半導体をエピタキシャル成長させることが可能となった。
また、上記窒化物半導体膜の製法によって成長した高品質の窒化物半導体膜上に発光素子構造を作製した場合、歩留まり率が高く、非常に発光効率の高いＬＥＤまたはＬＤを作製することができた。
本発明の実施の形態１の窒化物半導体を示す図である。 本発明の実施の形態１の加工構造基板を示す図である。 本発明の実施の形態２の加工構造基板を示す図である。 本発明の実施の形態３の加工構造基板を示す図である。 本発明の実施の形態９の加工構造基板及び窒化物半導体を示す図である。 本発明の実施の形態１０のレーザダイオード素子構造を示す図ある。 本発明の実施の形態１１の発光ダイオード素子構造を示す図である。 本発明における成長方法を説明する図である。 本発明の実施の形態１２の窒化物半導体膜構造を示す図である。 本発明の実施の形態１４の窒化物半導体膜構造を示す図である。
以下に、本発明の原理について図８を用いて説明する。
図８において、加工構造基板１００には溝１１５の形成された基板であり、溝１１５の形成により基板表面に現れた凸部（平坦部）１１４を有する。加工構造基板１００上には窒化物半導体膜が形成されている。凸部上の窒化物半導体層１２３が形成されることはもとより、溝上の窒化物半導体層１２４にも形成されており、溝１１５内部には窒化物半導体の形成されない空洞部１１６を有する。また、溝１１５の底部にも窒化物半導体１２５が堆積している。
このように、溝付き基板を用いることによって、溝１１５と凸部１１４との段差により、溝１１５に窒化物半導体１２５が埋まるよりも先に溝１１５の両隣り凸部１１４直上に結晶成長した凸部上の窒化物半導体膜１２３がラテラル成長して結合する。このため、溝部１１５の直上にも溝上の窒化物半導体膜１２４が形成する。このことにより、溝部１１５上には窒化物半導体膜が成長していない空洞部１１６が形成される。凸部１１４からラテラル成長してできた溝上の窒化物半導体膜１２４は加工構造基板１００からの影響（格子定数差または熱膨張係数差による応力歪み）を全く受けず、従って、凸部１１４に形成された窒化物半導体膜１２３は窒化物半導体膜１２４と加工構造基板１００との間に生じた格子定数差または熱膨張係数差による応力歪みを、基板からの影響を全く受けていない窒化物半導体膜１２４によって緩和することができる。横方向への結晶成長を利用したこと、および、このように応力の影響を軽減しつつ結晶成長が行われることにより、基板から結晶表面に向かって縦方向に伸びる貫通転位を単に平坦な表面上に結晶成長する場合よりも減らすことができる。さらには、このような応力の緩和に伴って、厚膜の窒化物半導体膜を形成してもクラックの発生を抑制でき、従来困難であった厚膜の窒化物半導体膜を作製することができた。
このような効果を窒化物半導体膜全体に渡って与えるためには、溝の密度がある程度高い必要がある。本発明者らの検討によれば、隣り合う溝の間隔（溝の中心線から隣の溝の中心線までの距離）を２０μｍ以下にすれば、本発明の効果が得られた。特に、基板と窒化物半導体膜との間の歪みは溝の密度に依存し、溝の密度が増加すればさらに高い歪み緩和効果が得られる。隣り合う溝の間隔を２０μｍ以上とすると、得られた窒化物半導体膜における貫通転位密度は平坦な基板上に形成したものと変わらなくなった。
また空洞部１１６は、凸部１１４上の窒化物半導体膜１２３からのラテラル成長が、溝内部からの窒化物半導体１２５の成長を上回ることによって、形成されるものであるから、溝形状によって大きな影響を受けることになる。本発明者らの検討では、溝幅ｂが１０μｍ以下とし、溝の深さｈをｈ≧０．２×ｂとすることが好ましいことが分かった。
さらには、溝の深さｈをｈ≧ｂの条件まで十分深くすれば、結晶成長時に溝底部では原料が供給されなくなり、窒化物半導体１２５の堆積がほとんどなくなるので、結晶成長条件によらず極めて容易に空洞部１１６が形成でき、また、上記応力歪み低減の効果を更に高めることができる。
また、溝が窒化物半導体に対して＜１−１００＞方向に沿って基板表面に形成されることによって、窒化物半導体のラテラル成長速度の大きい方向に対して垂直方向に溝を形成することになる。従って、凸部上の窒化物半導体膜１２３からのラテラル成長をより促進することができ、本発明の効果を高めることができる。本発明者らの実験的見地によると、窒化物半導体であるＧａＮは、基板上では窒化物半導体（ＧａＮ）の［１１−２０］方向に伸びて成長（ラテラル成長）することが判明している。
また、溝の側壁が基板の劈開面を含むように溝を形成することによって、溝の加工が容易になるので、溝の形状を急峻にすることができ、従って溝１１５と凸部１１４の段差を明確にでき、また、溝幅に対して溝の深さの深い溝を容易に形成することができる。
尚、本明細書において、溝は凹部の特異例であり、溝とは凹部が連続的に線状に並んだもののことを意味する。加工構造基板とは、基板表面に凹凸部あるいは溝部を形成した基板のことを意味する。また、基板の劈開方向とは、基板の劈開面に対して平行な方向を指す。
以下に本発明を実施した形態を詳細に説明する。
（実施の形態１）図１は、本実施の形態によって作製されたｎ型ＧａＮ膜を積層した窒化物半導体構造の構成図を示している。本実施の形態１の窒化物半導体構造では、サファイア基板のＣ面上にサファイア基板の［１１−２０］方向（ＧａＮ膜に対しては［１−１００］方向）に沿って溝部１１０を形成した加工構造基板１００と、加工構造基板１００の凸部１１４上にＧａＮバッファ層１２０を形成し、加工構造基板１００全面にｎ型ＧａＮ膜１２１を９μｍ成長させた構造からなる。
まず、実施の形態１で使用した加工構造基板の作製方法について説明する。成長用基板としてサファイア基板のＣ面を用いた。図２（ａ）は加工構造基板１００の立体視図を、図２（ｂ）は図２（ａ）の上面図を示している。図２中の加工構造基板１００は以下のようにして作製した。まず、サファイア基板表面にレジストを塗布し、紫外線露光によりレジストパターンを形成した。次に、上記露光により硬化した部分のみを残し、それ以外の部分をリフトオフする。これら、一連の操作は周知技術であるフォトリソグラフィー技術によるものである。レジストパターン付きサファイア基板をウエットエッチングした。このとき、サファイア基板表面上に形成された溝部１１０は、幅ｂ＝６μｍ、深さｈ＝２μｍで、溝部と溝部の間隔（１周期）Ｌ＝１２μｍである。溝部１１０の方向はサファイア基板に対して［１１−２０］方向に形成した。一般に、サファイア基板のＭ面（｛１−１００｝面）はいくつかある劈開面の内の１つとして知られている。従って、サファイア基板のＣ面はこの［１１−２０］方向に沿って劈開性を持つ。
上述した加工構造基板１００の製造方法は、上記フォトリソグラフィー技術の他に、スクライビング法、ワイヤーソー加工、放電加工、スパッタリング法、レーザ加工、サンドブラスト加工、フォーカスイオンビーム（ＦＩＢ）法を用いてサファイア基板表面に溝部１１０を形成しても良い。また、上記ウエットエッチングの代わりにドライエッチングを、露光に電子線またはレーザ光の干渉を利用したホログラフィー技術を使用しても良い。
本実施例では、溝の側壁の面が｛１−１００｝面（Ｍ面）の劈開面（物理的加工により現れやすい面）であるが、他にも劈開面となる面方位としては、基板が六方晶系（サファイア基板を含む）の場合には｛１−１００｝面（Ｍ面）、｛０１−２０｝面（Ｒ面）、あるいは基板が閃亜鉛鉱型あるいはダイアモンド構造型の場合には｛１１０｝面があり、このような面方位となる方向に溝を作製しても構わない。
また、サファイア基板に対する｛１−１００｝面は例えばケミカルエッチングした場合に現れやすい面（以下、エッチング安定面と記す）でもある。このようなエッチング安定面となる方向に溝を形成することによっても、溝の側面が急峻とすることができる。このようなエッチング安定面となる面方位としては、基板が六方晶系（サファイア基板を含む）の場合には｛１−１００｝面（Ｍ面）、｛１１−２０｝面（Ａ面）、｛０００１｝面（Ｃ面）、｛０１−１２｝面（Ｒ面）、あるいは基板が立方晶系、特に閃亜鉛鉱型またはダイアモンド構造型の場合には｛１１１｝面、｛００１｝面があり、このような面方位となる方向に溝を作製しても構わない。
次に、加工構造基板１００上にＭＯＣＶＤ装置を用いてｎ型ＧａＮ膜を結晶成長させて、窒化物半導体構造を作製する工程について説明する。図１（図２）に示す加工構造基板１００を有機溶媒で十分に洗浄し、ＭＯＣＶＤ装置内にセッティングした。ｎ型ＧａＮ膜１２１の成長前に、Ｈ２ガスフロー中、基板温度１０２５℃で、加工構造基板１００を約１０分間、サーマルクリーニングした。次に、基板温度を５５０℃に下げ、ＩＩＩ族原料としてＴＭＧ（トリメチルガリウム）１０ｃｃ／ｍｉｎを、Ｖ族原料としてＮＨ３５０００ｃｃ／ｍｉｎを供給し、約２０ｎｍのＧａＮバッファ層１２０を成長させた。この手法は、サファイア基板上にエピタキシャル成長させるための公知技術と同一である。
次に、基板温度を１０００℃に昇温し、ＴＭＧ（５０ｃｃ）、ＮＨ３（５０００ｃｃ）とドナー不純物であるＳｉＨ４（シラン）を供給し、ｎ型ＧａＮ膜１２１を９μｍ成長した。
ｎ型ＧａＮ膜１２１の厚みが３μｍを越えた辺りから、基板表面に作製した溝部１１０が空洞部１１６を残したままｎ型ＧａＮ膜１２１で覆われ、平坦化し始めた。さらに成長を続け、ｎ型ＧａＮ膜１２１の厚みが９μｍで貫通転位の密度は約１０７ｃｍ−２程度になった。
また、サファイア基板Ｃ面上にエピタキシャル成長した窒化物半導体であるＧａＮの配向関係は、（０００１）ｓａｐｐｈｉｒｅ／／（０００１）ＧａＮ、［１−２１０］ｓａｐｐｈｉｒｅ／／［−１０１０］ＧａＮであることが知られており、結局、サファイア基板に対して［１１−２０］方向に溝部を形成することは、ＧａＮに関しては［１−１００］方向に溝部１１０を形成したことになる。従って、本実施の形態１の溝部は、基板の劈開方向かつ基板直上に結晶成長した窒化物半導体の＜１−１００＞方向に沿って形成されていることになる。
窒化物半導体（ＧａＮ）はサファイア基板のＣ面上内では窒化物半導体（ＧａＮ）の＜１１−２０＞方向に伸びてラテラル成長することから、本実施の形態１の溝部は、基板の劈開方向及び基板直上に結晶成長した窒化物半導体のラテラル成長の速度の速い方向に対して垂直な方向に沿って形成されている。基板の劈開方向に沿って溝を形成することにより、溝加工が容易になり、側壁の切り立った溝形状とすることによって急峻な段差を実現でき、また、ラテラル成長方向の速い方向に対して垂直な溝が形成されたことによって、空洞が生成されやすくなった。従って、形成された窒化物半導体膜１２１の応力歪みによる結晶の高品質化及び窒化物半導体膜１２１内にクラック防止に寄与する。
本実施の形態１において加工構造基板上に形成した溝の周期を溝の深さｈ≧０．２×溝幅ｂを満たすことによってｎ型ＧａＮ膜１２１はその膜と加工構造基板１１０との間に生じた格子定数差または熱膨張係数差による応力歪みを緩和することができ、厚膜窒化物半導体膜を形成したことによるクラック発生を防止することができる。溝幅を広くするか、溝の深さを浅くすることによって溝の深さｈ≧０．２×溝幅ｂの条件を満たさない場合には、成長初期において溝の内部が窒化物半導体膜で埋まり空洞ができず、横方向成長による効果や歪み低減効果を奏しない。また、溝の間隔を長くしても上記で説明したように平坦なサファイア基板上に形成した場合と貫通転位密度が同程度になった。
図１のｎ型ＧａＮ膜１２１の表面に現れた貫通転位密度を見積もるために、表面ＴＥＭ（透過型電子顕微鏡）観察を行った。その結果、成長膜表面に現れた貫通転位密度は約１０７ｃｍ−２程度まで低減しており、これまでに報告された従来例とほぼ同程度か若干高い程度である。
また、従来例では選択成長によるマスクパターンが窒化物半導体の成長中に熱的損傷を受け、マスクパターンの構成要素が不純物として窒化物半導体成長膜内に影響をもたらしていた。しかしながら、本実施の形態で作製された成長膜層内には上記の不純物となる構成要素は一切含まれておらず、窒化物半導体成長膜のフォトルミネッセンス（ＰＬ）測定によれば、窒化物半導体成長膜（ＧａＮ単膜）のバンド端付近の発光強度と不純物によるディープレベルからの発光強度との相対比を比較したところ、本実施の形態で得られた相対強度比はマスクパターンを利用したそれと比べて１桁以上改善されていた。これは、本実施の形態で得られた窒化物半導体の成長膜が非常に高品質であることを示している。
上記加工構造基板上に形成した溝の周期長Ｌは１２μｍであったが、その周期長Ｌをさらに短くすれば溝の密度が増加し、貫通転位密度の低減が可能となる。また、本実施の形態１では溝幅６μｍであったが、さらに溝幅を狭くしても構わない。さらに、本実施の形態では溝の周期を一定としたが、溝の間隔を２０μｍ以下にする限り、溝の周期は必ずしも一定である必要はない。
（実施の形態２）本実施の形態２は、実施の形態１の変形例であり、サファイア基板に形成する溝部のパターンを変更した以外は本質的に実施の形態１と同一である。図３に本実施の形態２によって構成された加工構造基板１００を示す。
本実施の形態２は、サファイア基板のＣ面上にサファイア基板の［１１−２０］と［−２１１０］方向に沿って溝部１１１を形成した加工構造基板１００と、加工構造基板１００直上にｎ型ＧａＮ膜を８μｍ成長させた構造からなる。以下に、本実施の形態２で作製した加工構造基板１００と加工構造基板１００上に結晶成長したｎ型ＧａＮ膜について説明する。
成長用基板としてサファイア基板のＣ面を用いた。図３の加工構造基板１００はＦＩＢ技術を使用して作製した。サファイア基板表面上に形成された溝部１１１は、幅ｂ＝１μｍ、深さｈ＝３μｍで、溝の間隔の周期Ｌ＝３μｍである。このときの溝部１１１の方向はサファイア基板に対して［１１−２０］と［−２１１０］方向である。
次に、加工構造基板１００にＭＯＣＶＤ装置を用いてｎ型ＧａＮ膜を結晶成長した。図３の加工構造基板１００を有機溶媒にて十分に洗浄し、ＭＯＣＶＤ装置内にセッティングした。ｎ型ＧａＮ膜成長前に、Ｈ２ガスフロー中、基板温度１０２５℃で、加工構造基板１００を約１０分間、サーマルクリーニングした。次に、基板温度を５００℃に下げ、ＩＩＩ族原料としてＴＭＡ（トリメチルアルミニウム）２０ｃｃ／ｍｉｎを、Ｖ族原料としてＮＨ３５０００ｃｃ／ｍｉｎを供給し、約５０ｎｍのＡｌＮバッファ層を成長させた。この手法は、サファイア基板上にエピタキシャル成長させるための公知技術と同一である。
次に、基板温度を１０００℃に昇温し、ＴＭＧ（５０ｃｃ）、ＮＨ３（５０００ｃｃ）とドナー不純物であるＳｉＨ４（シラン）を供給し、ｎ型ＧａＮ膜を８μｍ成長した。
実施の形態１で述べたようにｎ型ＧａＮ膜の厚みが２μｍを越えた辺りから、基板表面に作製した溝部１１１が空洞部を残したままＧａＮ膜によって覆われ、ｎ型ＧａＮ膜が平坦化し始めた。さらに成長を続け、ｎ型ＧａＮ膜の厚みが８μｍ程度で貫通転位の密度は約１０５〜１０６ｃｍ−２程度になった。窒化物半導体成長膜のバンド端付近からのＰＬ発光強度は、実施の形態１と同じく非常に強く、かつ不純物によるディープレベルからの発光強度は極めて弱かった。このことから、実施の形態１と同じく高品質のＧａＮ単膜が形成された。
本実施の形態２では溝幅に対する溝の深さの相対的な深さが実施の形態１の場合よりも深くなっており、溝幅よりも溝の深さが大きくすることで気相成長時における原料ガスの溝内部への供給が極端に不十分になって、溝内部にほとんど結晶成長が起こらなくすることができた。
また、本実施の形態では、溝の方向が複数の方向に形成されている。サファイア基板に対して＜１１−２０＞方向の溝は、サファイア基板のＣ面内に［１１−２０］、［−２１１０］、［１−２１０］の３種存在する。本実施例のように窒化物半導体がサファイア基板に対してＣ軸配向で結晶成長する場合、同様に、窒化物半導体のＣ面内に３種の方向が存在する。本実施の形態２で使用した加工構造基板は、３種の方向の内、２種を選択してサファイア基板のＣ面上に溝部１１１を形成したものである。このことにより、加工構造基板上に結晶成長したＧａＮは、これら２種の方向の各々に対して垂直な方向にラテラル成長を促進させられている。また、本実施の形態２の溝の間隔の一周期は、実施の形態１の溝の間隔の一周期の半分と短くなっており、溝の密度を増加させている。従って、実施の形態２で得られた貫通転位密度は実施の形態１のそれと比べて１桁程度改善されていた。
（実施の形態３）本実施の形態３は、実施の形態２の変形例であり、実施の形態２で記述したサファイア基板＜１１−２０＞の等価な３種全ての方向に沿って溝部を形成したものである。従って、窒化物半導体に関して３種の＜１−１００＞方向全てを選択したことにも相当する。尚、本実施の形態３はサファイア基板に形成する溝部のパターンを変更した以外は実施の形態２と同一である。
図４に本実施の形態３によって構成された加工構造基板１００を示す。本実施の形態３は、サファイア基板のＣ面上にサファイア基板の［１１−２０］、［−２１１０］と［１−２１０］方向に沿って溝部１１２を形成した加工構造基板１００と、加工構造基板１００直上にｎ型ＧａＮ膜を８μｍ成長させた構造からなる。以下に、本実施の形態３で作製した加工構造基板１００について説明する。成長用基板としてサファイア基板のＣ面を用いた。図４の加工構造基板１００は実施形態２と同様にＦＩＢ技術を使用して作製した。サファイア基板表面上に形成された溝１１２は、幅ｂ＝１μｍ、深さｈ＝２μｍで、溝の間隔の一周期Ｌ＝４μｍである。このときの溝１１２の方向はサファイア基板に対して、［１１−２０］、［−２１１０］と［１−２１０］方向である。
本実施の形態３では、結晶成長したＧａＮが全３種の方向の各々に対して垂直な方向にラテラル成長している。また、実施の形態２と同様に溝部の深さｈが溝部の幅ｂよりも長いことから、基板と窒化物半導体膜との間から生じた応力歪みを受け難くなる。
本実施の形態３で得られた貫通転位密度ならびにＰＬ発光強度による結果は実施の形態２のそれとほぼ同等であった。このことから、実施の形態２と同じく高品質のＧａＮ単膜が形成され、また、クラックの発生も同様に抑制された。
（実施の形態４）本実施の形態４は、実施の形態１または実施の形態２の変形例であり、サファイア基板のＣ面をサファイア基板のＭ面に変更し、溝の方向を適宜選択したこと以外は同一である。以下に、本実施の形態４で作製した加工構造基板について説明する。
サファイア基板Ｍ面と窒化物半導体であるＧａＮとのエピタキシャル関係は、（０１−１０）ｓａｐｐｈｉｒｅ／／（０１−１３）ＧａＮ、［０００１］ｓａｐｐｈｉｒｅ／／［２−１−１０］ＧａＮである。従って、Ｍ面サファイア基板に関して［０００１］方向に｛１−１００｝面を含む溝部を、あるいは［２−１−１０］方向に沿って溝部を形成すると、前者の溝の方向はサファイア基板の劈開面であるＭ面（｛１−１００｝面）を含んでおり、後者の溝の方向はサファイア基板Ｍ面上に結晶成長したＧａＮのラテラル成長に対して垂直である。これらの方向を片方のみ、または両方をサファイア基板のＭ面上に形成し、これを加工構造基板とする。片方向のみに溝部を形成した場合は実施の形態１に、両方向に溝部を形成した場合は実施の形態２に属する。
本実施の形態４に即して溝部の幅ｂ＝２μｍ、深さｈ＝３μｍ、溝の間隔の一周期Ｌ＝５μｍで、加工構造基板を作製し、窒化物半導体膜を１０μｍ成長した。加工構造基板の溝部は片方向のみまたは両方向に形成した２種類について試作を行ったが、これらの貫通転位密度は共に１０６〜１０７ｃｍ−２程度であった。この貫通転位密度の値は、これまでの従来例で報告されたマスクパターンを利用したそれと比べてほぼ同程度であった。本実施の形態４では、上記実施の形態１〜３のように、基板の劈開面内の方向と窒化物半導体のラテラル成長に対して垂直方向とが一致していない。実施の形態２または３に比べてその貫通転位密度が１桁程度悪くなった１つの要因として上記理由が考えられる。ＰＬ発光強度に関しては上述の実施の形態１と同様に、窒化物半導体のバンド端付近の発光によるＰＬ発光強度は非常に強く、不純物に起因したディープレベルからの発光強度は極めて弱かった。また、クラックの発生も同様に抑制された。
（実施の形態５）本実施の形態５は、実施形態１〜３の変形例であり、サファイア基板のＣ面をサファイア基板のＡ面に変更した以外は同一である。以下に、本実施の形態５で作製した加工構造基板について説明する。
サファイア基板Ａ面上に窒化物半導体であるＧａＮをエピタキシャル成長させた場合、窒化物半導体の結晶成長条件によってサファイア基板Ａ面とＧａＮとの配向関係に以下の２種が存在する。即ち、（２−１−１０）ｓａｐｐｈｉｒｅ／／（０００１）ＧａＮ、［０００１］ｓａｐｐｈｉｒｅ／／［２−１−１０］ＧａＮ、［０１−１０］ｓａｐｐｈｉｒｅ／／［０１−１０］ＧａＮと、（２−１−１０）ｓａｐｐｈｉｒｅ／／（０００１）ＧａＮ、［０００１］ｓａｐｐｈｉｒｅ／／［０１−１０］ＧａＮ、［０１−１０］ｓａｐｐｈｉｒｅ／／［２−１−１０］ＧａＮである。前者の配向関係をエピタキシャル関係１、後者のそれをエピタキシャル関係２とする。
エピタキシャル関係１の場合、サファイア基板Ａ面に関して［０００１］方向とその［０００１］方向と３２．４°の方向に、あるいは［０１−１０］方向に沿って溝部を形成する。前者の２つの溝部の方向はサファイア基板の劈開面であるＭ面（｛１−１００｝面）とＲ面（｛０１−１２｝面）をそれぞれ含んでおり、後者のそれはサファイア基板Ａ面上に結晶成長したＧａＮのラテラル成長に対して垂直である。これらの方向を各方向のみ、または組み合わせてサファイア基板のＡ面上に形成し、これを加工構造基板とする。
片方向のみに溝部を形成した場合は実施の形態１に、これら溝部を組み合わせて形成した場合は実施の形態２または実施の形態３にそれぞれ属する。本実施の形態５のサファイア基板Ａ面かつエピタキシャル関係１によって得られた効果は実施の形態４と同等であった。また、クラックも同様に抑制された。
次に、エピタキシャル関係２の場合、溝部をサファイア基板Ａ面に関して［０００１］方向に、またはその［０００１］方向と３２．４°の方向に沿って形成する。前者の溝部の方向はサファイア基板の劈開面であるＭ面（｛１−１００｝面）を含み、かつサファイア基板Ａ面上に結晶成長したＧａＮのラテラル成長に対して垂直である。従って、サファイア基板のＣ面を使用した実施の形態１と同じ効果が得られる。次に後者の溝部の方向は、サファイア基板の劈開面であるＲ面（｛０１−１２｝面）を含んでいる。これらの方向の片方を、または両方をサファイア基板のＡ面上に形成し、これを加工構造基板とする。
片方向のみに溝部を形成した場合は図２の実施の形態１に、これら溝部を組み合わせて形成した場合は実施の形態２または実施の形態３にそれぞれ属する。本実施の形態５のサファイア基板Ａ面かつエピタキシャル関係２によって得られた効果は実施の形態１と同等であった。また、クラックも同様に抑制された。
（実施の形態６）本実施の形態６は、実施形態１の変形例であり、サファイア基板のＣ面をサファイア基板のＲ面に変更した以外は上記実施の形態と同一である。以下に、本実施の形態６で作製した加工構造基板について説明する。サファイア基板Ｒ面と窒化物半導体であるＧａＮとのエピタキシャル関係は、（０１１−２）ｓａｐｐｈｉｒｅ／／（２−１−１０）ＧａＮ、［２−１−１０］ｓａｐｐｈｉｒｅ／／［０１−１０］ＧａＮである。従って、サファイア基板Ｒ面に関して［２−１−１０］方向に｛１−１００｝面を含む溝部を形成する。溝部の方向はサファイア基板の劈開面であるＭ面（｛１−１００｝面）を含んでいる。上記方向をサファイア基板のＲ面上に形成し、これを加工構造基板とする。本実施の形態６によって得られた貫通転位密度は約１０７〜１０８ｃｍ−２程度で、一般的な従来技術であるマスクパターンを利用して得られたそれと比べて若干悪い程度であった。しかしながら、不純物に起因したＰＬ発光強度は実施の形態１と同等であった。また、クラックも同様に抑制された。
（実施の形態７）本実施の形態７は、実施形態１〜３の変形例であり、サファイア基板のＣ面を６Ｈ−ＳｉＣ基板の（０００１）面に変更した以外は上記実施の形態と同一である。以下に、本実施の形態７で作製した加工構造基板について説明する。６Ｈ−ＳｉＣ基板の（０００１）面上に窒化物半導体であるＧａＮをエピタキシャル成長させた場合、６Ｈ−ＳｉＣ基板（０００１）面とＧａＮとのエピタキシャル関係は、（０００１）６Ｈ−ＳｉＣ／／（０００１）ＧａＮ、［２−１−１０］６Ｈ−ＳｉＣ／／［２−１−１０］ＧａＮ、［０１−１０］ｓａｐｐｈｉｒｅ／／［０１−１０］ＧａＮである。
従って、溝を６Ｈ−ＳｉＣ基板（０００１）面に関して［２−１−１０］方向に、あるいは［０１−１０］方向に沿って形成する。前者の溝部の方向は６Ｈ−ＳｉＣ基板（０００１）面の劈開面である｛１−１００｝面を含んでおり、後者のそれは６Ｈ−ＳｉＣ基板（０００１）面上に結晶成長したＧａＮのラテラル成長に対して垂直である。これらの方向の片方を、または両方を６Ｈ−ＳｉＣ基板（０００１）面上に形成し、これを加工構造基板とする。
片方向のみに溝を形成した場合は実施の形態１に、これら溝部を組み合わせて形成した場合は実施の形態２または実施の形態３に属する。本実施の形態７で得られた加工構造基板による効果は実施の形態４と同等であった。
（実施の形態８）本実施の形態８は、実施形態１から実施の形態３の変形例であり、サファイア基板のＣ面をＭｇＡｌ２Ｏ４（マグネシアスピネル）基板の（１１１）面に変更した以外は上記実施の形態と同一である。以下に、本実施の形態８で作製した加工構造基板について説明する。
ＭｇＡｌ２Ｏ４基板の（１１１）面上に窒化物半導体であるＧａＮをエピタキシャル成長させた場合、ＭｇＡｌ２Ｏ４基板（１１１）面とＧａＮとのエピタキシャル関係は、（１１１）ＭｇＡｌ２Ｏ４／／（０００１）ＧａＮ、［−１１０］ＭｇＡｌ２Ｏ４／／［２−１−１０］ＧａＮ、［１１−２］ＭｇＡｌ２Ｏ４／／［０１−１０］ＧａＮである。
従って、ＭｇＡｌ２Ｏ４基板の（１１１）面上に関して［−１１０］方向に｛１００｝面を含む溝部を、あるいは［１１−２］方向に沿って溝部を形成する。前者の溝部の方向はＭｇＡｌ２Ｏ４基板（１１１）面の劈開面である｛１００｝面を含んでおり、後者のそれはＭｇＡｌ２Ｏ４基板（１１１）面上に結晶成長したＧａＮのラテラル成長に対して垂直である。これらの方向の片方を、または両方をＭｇＡｌ２Ｏ４基板（１１１）面上に形成し、これを加工構造基板とする。
１方向のみに溝部を形成した場合は実施の形態１に、これら溝部を組み合わせて形成した場合は実施の形態２または実施の形態３にそれぞれ属する。本実施の形態８で得られた加工構造基板による効果は実施の形態４と同等であった。
（実施の形態９）図５（ａ）は、本実施の形態９によって作製されたＧａＮ膜の構成図を示す。図５（ｂ）は、本実施の形態９で作製するＧａＮ膜の基板を示す図である。本実施の形態は、サファイア基板のＣ面上に無秩序に凹凸部１１３を形成した加工構造基板１００と、加工構造基板直上にＧａＮ膜１２２を３０μｍ成長させた構造からなる。以下に、本実施の形態９で作製した加工構造基板１００について説明すると共に、ＨＶＰＥ法を用いたＧａＮ成長厚膜の作製方法について記述する。
成長用基板としてサファイア基板のＣ面を使用した。図５（ｂ）に示してある加工構造基板１００は、Ａｒ＋イオンミリング法を用いてサファイア基板表面上に無秩序の凹凸部１１３を形成した。この凹凸部１１３は、表面荒さ計測で平均高低差が約３μｍ、凹凸部の平均周期が約１３μｍ程度であった。
次に、上記工程によって作製された凹凸部１１３を有する加工構造基板１００上にＧａＮ膜１２２の結晶成長を行う。まず、加工構造基板１００を有機溶媒にて十分に洗浄し、ＨＶＰＥ装置内にセッティングした。ＧａＮ膜１２２結晶成長前に、Ｈ２ガスフロー中、基板温度１０２５℃で、加工構造基板１００を約１０分間、サーマルクリーニングした。次にＧａＮ膜１２２を結晶成長させるために、Ｖ族ガスとしてＮＨ３ガスとキャリアＨ２ガスをそれぞれ２０００ｃｃ／ｍｉｎ、１００００ｃｃ／ｍｉｎで混合したガスを、ＩＩＩ族ガスについてはＨＶＰＥ装置内に予め約７００℃の温度で保持されたＧａ金属上に、ＨＣｌガス１００ｃｃ／ｍｉｎを供給してＧａとＨＣｌガスとの反応生成物であるＩＩＩ族塩化物とキャリアＨ２ガス１０００ｃｃ／ｍｉｎとを混合したガスを、それぞれ加工構造基板１００がセッティングされているＨＶＰＥ成長槽に送り込み、ＧａＮ膜１２２を約３０μｍ成長させた。このようにして図５（ａ）に示すＧａＮ膜が形成できる。
ＧａＮ膜１２２の厚みが５μｍを越えた辺りから、加工構造基板１００表面に作製した凹凸部１１３が空洞部を残したままＧａＮ膜１２２で覆われ、平坦化し始めた。また、さらに成長を続け、ＧａＮ膜１２２の厚みが３０μｍで貫通転位の密度は約１０８ｃｍ−２程度になった。基板表面を光学顕微鏡で観測したところクラックは発生していなかった。本実施の形態９で得られたＧａＮ膜中の貫通転位密度の値は、従来より報告されているマスクパターンを使用しないＨＶＰＥ法を用いた厚膜成長方法のそれと同程度であった。しかしながら、直接サファイア基板上に結晶成長させた従来の厚膜成長方法に比べて、本実施の形態９の加工構造基板を使用して作製した成長膜には、その初期成長段階において成長膜表面にクラックは発生しておらず、同じ貫通転位密度を有していても成長厚膜の厚みは薄い。
以上、各実施の形態においては、形成される窒化物半導体としてＧａＮを例に説明したが、これを他の窒化物半導体、例えばＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）や、あるいは、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）の構成元素の一部（組成比１０％以下）をＢ、Ｃｒ、Ｖ、Ｔｉ、Ｎｂ、Ｔａ、Ｚｒ、Ｓｃ、Ｔｌ、Ｇｄ、Ｌａ、Ａｓ、Ｐ、Ｓｂなどの元素で置換した材料であっても良い。
（実施の形態１０）図６は、本実施の形態１０によって作製されたＬＤ素子構造を示している。本実施の形態では、実施形態２で作製されたｎ型ＧａＮ膜付き加工構造基板２００直上に、ＭＯＣＶＤ装置を用いて発光素子構造としてＬＤ素子構造を作製した例である。
以下に、本実施の形態の半導体発光素子の製造方法について説明する。
まず、実施の形態２で説明した方法で作製した窒化物半導体構造（加工構造基板と加工構造基板上のｎ型ＧａＮ膜）２００をＭＯＣＶＤ装置に搬送し、１０５０℃でサーマルクリーニングを行った。ＭＯＣＶＤ装置に装備されている原料ガスの内、Ｖ族原料ガスとしてＮＨ３ガスを、ＩＩＩ族ガスとしてＴＭＧ（トリメチルガリウム）とドナー不純物としてＳｉＨ４（シラン）ガスを用い、成長温度１０００℃で第１のＳｉドープｎ型ＧａＮ層２０１を窒化物半導体構造上に３μｍ成長させた。
続いて、第２のクラッド層を作製するために、原料ガスとしてＮＨ３、ＴＭＧとＴＭＡ（トリメチルアルミニウム）を、ドナー不純物としてＳｉＨ４ガスを用い、Ｓｉドープｎ型Ａｌ０．１Ｇａ０．９Ｎ層２０２を０．４μｍ成長させた。
次に、第３の光ガイド層を作製するために原料ガスとしてＮＨ３とＴＭＧを、ドナー不純物としてＳｉＨ４ガスを用い、Ｓｉドープｎ型ＧａＮ層２０３を０．１μｍ成長させた。
次に、第４の多重量子井戸活性層を作製するために原料ガスとしてＮＨ３、ＴＭＧとＴＭＩ（トリメチルインジウム）を、ドナー不純物としてＳｉＨ４ガスを用い、Ｓｉドープｎ型の多重量子井戸Ｉｎ０．２Ｇａ０．８Ｎ（２ｎｍ）／Ｉｎ０．０５Ｇａ０．９５Ｎ（３ｎｍ）層２０４を５周期作製した。続いて、上記量子井戸活性層中のＩｎが活性層直上の窒化物半導体層を成長中に蒸発してしまわないようにｐ型Ａｌ０．２Ｇａ０．８Ｎ蒸発防止層２０５を３０ｎｍ成長させた。
次に、第５の光ガイド層を作製するために原料ガスとしてＮＨ３とＴＭＧを、アクセプタ不純物としてＥｔＣｐ２Ｍｇ（ビスエチルシクロペンタジエニルマグネシウム）を用い、Ｍｇドープｐ型ＧａＮ層２０６を０．１μｍ成長させた。
次に、第６のクラッド層を作製するために、原料ガスとしてＮＨ３、ＴＭＧとＴＭＡを、アクセプタ不純物としてＥｔＣｐ２Ｍｇガスを用い、Ｍｇドープｐ型Ａｌ０．１Ｇａ０．９Ｎ層２０７を０．４μｍ成長させた。
最後に第７のコンタクト層を作製するために、原料ガスとしてＮＨ３、ＴＭＧとＴＭＡ（トリメチルアルミニウム）を、アクセプタ不純物としてＥｔＣｐ２Ｍｇガスを用い、Ｍｇドープｐ型ＧａＮ層２０８を０．５μｍ成長させた。
さらに、ＬＤ素子化のために正電極２１０、負電極２０９をそれぞれＭｇドープｐ型ＧａＮ層２０８、Ｓｉドープｎ型ＧａＮ層２０１上に形成した。上記ＬＤ素子構造のｎ型層とｐ型層の積層方法は、先にｐ型層を積層して、活性層、ｎ型層を積層しても良い。
また、上記ＬＤ素子構造は、実施の形態２で作製した表面の平坦なｎ型ＧａＮ膜が付いた加工構造基板２００を使用したが、実施の形態１、３〜９の方法で作製されたＧａＮ膜を使用してもよい。さらには、各実施の形態でのＧａＮ膜の形成と本実施の形態でのＬＤ素子構造の作製を一装置内部で一貫して作製しても構わない。あるいは、各実施の形態により得られたＧａＮ膜から加工構造基板を除去したものを用いても構わない。
本実施の形態１０によって作製されたＬＤ素子を５０℃雰囲気下、２ｍＷ光出力の高温加速試験にかけたところ室温時使用換算で８０００時間以上の連続発振寿命を確認した。この連続発振寿命は、従来技術によって作製されたＬＤ素子を同様の高温加速試験にかけて得られた寿命の約２０％以上の向上であった。このような信頼性の高いＬＤ素子が実現できたのは、上記実施の形態による転位密度の低減および不純物混入防止の効果によるものである。
（実施の形態１１）図７は、本実施の形態１１によって作製された発光素子構造としてＬＥＤ素子構造を示す。本実施の形態では、上記実施の形態で作製された窒化物半導体構造上に、ＭＢＥ装置を用いてＬＥＤ素子構造を作製した例について説明する。
実施の形態１で作製されたｎ型ＧａＮ膜付き加工構造基板３００をＭＢＥ装置に搬送し、第１のｎ型ＧａＮ層３０１を２μｍ成長させた。次に、第２のｎ型単一量子井戸Ｉｎ０．４５Ｇａ０．５５Ｎ層３０２を４ｎｍ作製した。続いて、上記量子井戸活性層中のＩｎが活性層直上の窒化物半導体層を成長中に蒸発してしまわないようにｐ型Ａｌ０．１Ｇａ０．９Ｎ蒸発防止層３０３を１００ｎｍ成長させた。最後に、第３のｐ型ＧａＮコンタクト層３０４を０．４μｍ成長させた。
さらに、ＬＥＤ素子化のため、正電極３０６、負電極３０５をそれぞれＭｇドープ第３のｐ型ＧａＮコンタクト層３０４、第１のｎ型ＧａＮ層３０１上に形成した。
本実施の形態１１によって作製されたＬＥＤ素子の電子−光子変換効率を測定したところ、実用上問題ないと見なすことのできる５％以上の素子がウエハー全体の約８８％以上存在し、従来技術によるＬＥＤ素子歩留まり率を約１３％アップすることができた。また、同ＬＥＤ素子を１０００時間後の信頼試験にかけたところ、試験開始時の９７％以上の発光強度を得ることができた。これにより実用上の信頼性も確保された。このような信頼性の高いＬＥＤ素子が実現できたのは、上記実施の形態による転位密度の低減および不純物混入防止の効果、クラック防止の効果によるものである。
また、上記ＬＥＤ素子構造は、実施の形態１で作製したｎ型ＧａＮ膜が付いた加工構造基板３００を使用したが、実施の形態２〜９の方法で作製されたＧａＮ膜を使用してもよい。さらには、各実施の形態でのＧａＮ膜の形成と本実施の形態でのＬＤ素子構造の作製を一装置内部で一貫して作製しても構わない。あるいは、各実施の形態により得られたＧａＮ膜から加工構造基板を除去したものを用いても構わない。
（実施の形態１２）図９（ａ）は、本実施の形態によって作製されたＧａＮ膜４０５の構成図を示す。また、図９（ａ）中の破線（ＧａＮ層４０２とＧａＮ膜４０５との境界線）は図９（ｃ）の溝４０３の凹凸形状に対応している。本実施の形態１２は、サファイア基板４００上に結晶成長したＧａＮバッファ層４０１、ＧａＮ層４０２、ＧａＮ層４０２上に形成された溝４０３、上記溝４０３によって生じた空洞部４０４とＧａＮ膜４０５から構成されている。
次に、本実施の形態１２の作製方法について説明する。成長用基板はサファイア基板のＣ面を使用した。まず、サファイア基板４００をＭＯＣＶＤ装置炉内に搬送し、基板温度１１００℃、Ｈ２雰囲気中で１０分間サーマルクリーニングを行った。続いて、ＩＩＩ族原料としてトリメチルガリウム（ＴＭＧ）とＶ族原料としてアンモニア（ＮＨ３）を成長炉内に供給し、成長温度５５０℃でＧａＮバッファ層４０１を３０ｎｍ成長した。上記成長は、ＧａＮバッファ層以外にＡｌＮバッファ層を使用しても良い。これらバッファ層の成長は窒化物半導体結晶成長における周知技術である。ＧａＮバッファ層４０１を成長した後、基板温度を１０５０℃まで昇温させて、ＧａＮ層４０２を３μｍ成長させた。次に、ＧａＮ層４０２まで結晶成長した基板（以下、サファイア付きＧａＮ基板と記す。）をＭＯＣＶＤ装置炉から取り出して、ＧａＮ層４０２面上にＦＩＢ法を用いてＧａＮ結晶に対して＜１１−２０＞方向に溝４０３を形成した。溝４０３の側壁面はＧａＮ結晶のへき開面である｛１−１００｝面を含んでいる。このときに形成された溝４０３の上面図と断面図をそれぞれ図９（ｂ）と図９（ｃ）に示している。図９に示されるように、成長面側にＧａＮ膜が設けられた基板となっている。
溝４０３は、幅ｂ＝５μｍ、深さｈ＝２μｍで、溝と溝の間隔（１周期）Ｌ＝１０μｍである。このときの溝の幅ｂと溝の深さｈとの関係は少なくともｈ≧０．２×ｂとする。
上記手法によって形成された溝４０３を含むＧａＮ層４０２上にＧａＮ膜４０５をＨＶＰＥ法を用いて２００μｍ成長した。このＧａＮ膜４０５の作成方法について下記に示す。
まず、上記サファイア付きＧａＮ膜基板を有機溶媒にて十分に洗浄し、ＨＶＰＥ装置内に搬送する。次にＧａＮ膜４０５を結晶成長させるために、Ｖ族ガスとしてＮＨ３ガスとキャリアＨ２ガスをそれぞれ２０００ｃｃ／ｍｉｎ、１００００ｃｃ／ｍｉｎで混合したガスを、ＩＩＩ族ガスについてはＨＶＰＥ装置内に予め約７００℃の温度で保持されたＧａ金属上に、ＨＣｌガス１００ｃｃ／ｍｉｎを供給してＧａとＨＣｌガスとの反応生成物であるＩＩＩ族塩化物とキャリアＨ２ガス１０００ｃｃ／ｍｉｎとを混合したガスを、それぞれＨＶＰＥ成長炉に送り込み、ＧａＮ膜４０５を２００μｍ成長させた。ＧａＮ膜４０５は溝４０３を完全に埋没させて平滑に成長した。光学顕微鏡でＧａＮ膜４０５の表面観察を行ったところ、クラックは発生していなかった。本実施の形態１２で得られたＧａＮ膜４０５の貫通転位密度は約１０６〜１０７ｃｍ−２であった。また、前記実施の形態同様にＳｉＯ２等のマスクパターンを使用していないため、不純物の混入を防ぐことができた。
溝４０３の断面形状は矩形であったが、ＧａＮ膜４０５が成長する段階で｛１−１０１｝ファセット面が自己形成された（図９（ｄ））。これは｛１−１０１｝面がその他の面方位に比べてＧａＮの結晶成長速度の遅い面であるためである。本実施の形態１２で溝４０３を＜１１−２０＞方向に形成したのは、窒化物半導体結晶（特にＧａＮ結晶）に関して、｛０００１｝面に比べて結晶成長速度の遅い｛１−１０１｝面を溝４０３の側壁面として出現させるためである。従って、窒化物半導体結晶の｛１−１０１｝面（あるいはファセット面として）が現れる方法であれば、上記溝の＜１１−２０＞方向に限るものではない。
ＧａＮ膜４０５が溝４０３を埋没させていくプロセスについて観察した結果以下のことがわかった。ＧａＮ層４０２上に形成された溝４０３は、ＧａＮ膜４０５の成長とともに溝の深さが深くなった。これは、｛０００１｝面での成長が｛１−１０１｝面での結晶成長よりも早いために溝が埋まらずに成長軸方向に成長が促進されたため、あたかも溝の深さが深くなったように見えるためである（図９（ｄ））。つまり、｛１−１０１｝面が他の面よりもＧａＮの結晶成長速度が遅いため（表面拡散長距離が長い）、｛１−１０１｝面に飛来してきたＧａ原子がＧａＮとなって取り込まれる前に｛０００１｝面にＧａ原子が吐き出されてしまい、｛０００１｝面上でＮ原子と結合してＧａＮが成長するものと考えられる。
ＧａＮ膜４０５の結晶成長が進むにつれて｛０００１｝面の成長面積が減少し、最終的には｛１−１０１｝ファセット面で囲まれた三角形状の凹凸形状を有する溝が形成される。このときの構成を図９（ｄ）の実線で示す。図９（ａ）中の破線は図９（ｃ）の溝４０３に対応している。さらにＧａＮの結晶成長が進むと吐き出し先となる｛０００１｝面がないために（｛１−１０１｝ファセット面しかないために）、今度は｛１−１０１｝ファセット面が結晶成長し始める。これは、｛０００１｝面の成長が成長軸方向の成長であるのに対して、｛１−１０１｝ファセット面の成長は擬似的にラテラル方向（成長軸に対して横方向）への成長である。この｛１−１０１｝ファセット面の成長が始まることによって溝部４０３が埋まり始める。しかしながら、｛１−１０１｝ファセット面で溝部が覆われるまで成長軸方向に成長が進んでいたため、溝の深さが溝４０３を形成したときの深さよりも深くなっていること（原料ガスが入り込みにくくなっている）と、溝部の両隣りからラテラル成長によって結晶成長してきたＧａＮは溝の中央で会合するが、若干の結晶配向関係の違いにより完全に結合せずに隙間が生じる。この時の構成を図９（ｅ）に示す。図９（ｅ）中の破線及び点線は、それぞれ図９（ｃ）と図９（ｄ）の構成図に対応している。以上の要因が空洞部４０４を形成するものとなる。
このようにして形成された空洞部４０４によって、前記実施例と同様に歪みの緩和が生じるものと考えられる。貫通転位密度の低減に関しては上記空洞部以外に、ラテラル成長によって空洞部４０４が埋まる際に｛１−１０１｝ファセット面を境界面として貫通転位が成長軸方向から横軸方向に折れ曲がるためにＧａＮ膜４０５最表面に到達する貫通転位密度が低減するものと考えられる。
窒化物半導体膜上に形成された溝部の深さｈが溝部の幅ｂに対してｈ≧ｂであるときは、溝部が十分に深く原料ガスが溝部の底部まで到達しないために、溝部が埋没することなく空洞部が形成される。従って、十分に溝の深さが深い場合は本実施の形態１２ではなく、例えば実施の形態２または３と同様に空洞部が形成される。
（実施の形態１３）本実施の形態１３は、実施の形態１２の溝方向を窒化物半導体結晶の＜１−１００＞方向に変更した以外は実施の形態１２と同様である。
従って、実施の形態１２と同様に、図９（ａ）〜（ｃ）を用いて、本実施の形態を説明する。
図９（ａ）は、サファイア基板４００、ＧａＮバッファ層４０１、ＧａＮ層４０２、ＧａＮ層４０２上に形成された溝４０３、前記溝４０３が形成されたＧａＮ層４０２上にＧａＮ膜４０５を積層させたとき、ＧａＮ膜４０５によって埋没されずに残った空洞部４０４と、ＧａＮ膜４０５から構成されている。ただし、図９（ａ）中の破線は、溝４０３の形状を示すために便宜上記載したものであり、ＧａＮ膜４０５を積層することによって、該破線で示す形状は消失する。
次に、本実施の形態のＧａＮ膜４０５の製造方法について説明する。成長用基板はサファイア基板のＣ面を使用した。まず、サファイア基板４００をＭＯＣＶＤ装置炉に搬送し、基板温度１１００℃、Ｈ２雰囲気中で１０分間サーマルクリーニングを行った。続いて、ＩＩＩ族原料としてトリメチルガリウム（ＴＭＧ）とＶ族原料としてアンモニア（ＮＨ３）を成長炉内に供給し、成長温度５５０℃でＧａＮバッファ層４０１を３０ｎｍ成長した。上記成長は、ＧａＮバッファ層以外にＡｌＮバッファ層を使用しても良い。これらバッファ層の成長は窒化物半導体結晶成長における周知技術である。ＧａＮバッファ層４０１を成長した後、基板温度を１０５０℃まで昇温させて、ＧａＮ層４０２を２μｍ成長させた。次に、ＧａＮ層４０２まで結晶成長した基板（以下、サファイア付きＧａＮ基板と記す。）をＭＯＣＶＤ装置炉から取り出して、ＧａＮ層４０２面上に反応性イオンエッチング法を用いてＧａＮ結晶に対して＜１−１００＞方向に溝４０３を形成した。溝４０３の側壁面はＧａＮ結晶の｛１１−２０｝面を含んでいる。このときに形成された溝４０３の上面図と断面図をそれぞれ図９（ｂ）と図９（ｃ）に示している。図９に示されるように、成長面側にＧａＮ膜が設けられた基板となっている。
溝４０３は、幅ｂ＝３μｍ、深さｈ＝１μｍで、溝と溝の間隔（１周期）Ｌ＝７μｍである。このときの溝の幅ｂと溝の深さｈとの関係は、ｈ≧０．２×ｂを満たしている。
上記手法によって形成された溝４０３を含むＧａＮ層４０２上に、実施の形態１２と同様に、ＨＶＰＥ法を用いてＧａＮ膜４０５を８０μｍ成長した。ＧａＮ膜４０５は溝４０３を埋没させて平滑に成長した。光学顕微鏡でＧａＮ膜４０５の表面観察を行ったところ、クラックは発生していなかった。本実施の形態１３で得られたＧａＮ膜４０５の貫通転位密度は約１０６〜１０７ｃｍ−２であった。また、前記実施の形態同様にＳｉＯ２等のマスクパターンを使用していないため、不純物の混入を防ぐことができた。
溝４０３の断面形状は矩形であったが、ＧａＮ膜４０５が成長する段階で｛１１−２ｉ｝ファセット面が自己形成された。ここで、ｉは、０≦ｉ≦３である。｛１１−２ｉ｝ファセット面が複数種存在するのは、成長条件によって、自己形成ファセット面が変化するからである。本発明者らによる知見によれば、Ｖ族原料とＩＩＩ族原料の分圧比に依存し、Ｖ族原料／ＩＩＩ族原料が比較的高いと｛１１−２０｝ファセット面が形成されやすく、逆に低いと、｛１１−２２｝面や｛１１−２３｝面に類似したファセット面が現れる。
このような、自己形成ファセット面が出現するのは、｛１１−２ｉ｝面が｛０００１｝面に比べてＧａＮの結晶成長速度が遅いためである。特に、｛１１−２０｝ファセット面は、成長面｛０００１｝に対して垂直であり、ＧａＮの結晶成長速度も遅い。
本実施の形態１３で溝４０３を＜１−１００＞方向に形成したのは、窒化物半導体結晶（特にＧａＮ結晶）に関して、｛０００１｝面に比べて結晶成長速度の遅い｛１１−２ｉ｝面（０≦ｉ≦３）を溝４０３の側壁面として出現させるためである。従って、窒化物半導体結晶の｛１１−２ｉ｝面（あるいはファセット面として）が現れる方法であれば、上記溝の＜１−１００＞方向に限るものではない。ＧａＮ膜４０５が溝４０３を被覆していくプロセスについて観察した結果以下のことがわかった。
ＧａＮ層４０２上に形成された溝４０３は、ＧａＮ膜４０５の成長とともに溝の深さが深くなった。これは、｛０００１｝面での成長が｛１１−２ｉ｝面での結晶成長よりも早いために溝が埋まらずに成長軸方向に成長が促進されたため、あたかも溝の深さが深くなったように見えるためである。つまり、｛１１−２ｉ｝面が｛０００１｝面よりもＧａＮの結晶成長速度が遅いため（表面拡散長距離が長い）、｛１１−２ｉ｝面に飛来してきたＧａ原子がＧａＮとなって取り込まれる前に｛０００１｝面にＧａ原子が吐き出されてしまい、｛０００１｝面上でＮ原子と結合してＧａＮが成長するものと考えられる。さらに詳細に調べたところ、本実施の形態で得られた上記溝の深さは、実施の形態１２と比べて多少浅かった。これは、実施の形態１２の｛１−１０１｝ファセット面と比べると、｛１１−２ｉ｝ファセット面（０≦ｉ≦３）のＧａＮ結晶成長速度が速いため（表面拡散長距離が短い）、溝が深くなる前に埋まっていく（空洞部４０４が小さくなる）ためだと考えられる。従って、溝４０３を＜１−１００＞方向に形成した場合は、空洞部４０４を形成しにくい恐れがある。前記解決方法として、溝４０３を＜１−１００＞方向に形成した場合に限り、ｈ≧０．２×ｂまたはｈ≧ｂの関係を満たしていても、溝の底部をサファイア基板まで掘り下げなければ良い。つまり、少なくとも窒化物半導体が溝４０３の底部に接していることが好ましい。上記理由は定かではないが、このようにすることで、｛１１−２ｉ｝ファセット面に飛来したＧａ原子が溝の底部とＧａＮ層４０２表面（｛０００１｝面）の両面に吐き出され、｛１１−２ｉ｝ファセット面の成長速度を抑えることができるのではないかと思われる。前記溝の底部に吐き出されたＧａ原子は溝の底部に成長してしまうものの、ＧａＮ層４０２表面に比べて、溝部はガスが入りにくいため、結果的に溝４０３の深さは深くなるものと考えられる。一方、溝の底部がサファイアの場合、｛１１−２ｉ｝ファセット面から吐き出されたＧａ原子がサファイア上には付着しにくいことから再び｛１１−２ｉ｝ファセット面に戻りこむため、｛１１−２ｉ｝ファセット面の成長速度を抑えることができず、溝４０３の深さは前記に比べて非常に浅くなってしまい、空洞部４０４が殆ど形成されなかった。
上述した溝４０３が形成されたＧａＮ層４０２上の成長は、ＧａＮ膜４０５の結晶成長が進むにつれて｛０００１｝面の成長面積が減少し、最終的には｛１１−２ｉ｝ファセット面で囲まれた三角形状の凹凸形状を有する溝が形成される。ただし、｛１１−２０｝ファセット面の場合は、矩形形状を維持したまま成長する。
上記ファセット形状のうち、溝の側壁面として｛１１−２ｉ｝ファセット面（０＜ｉ≦３）が出現した場合、上記三角形状の後、さらにＧａＮの結晶成長が進むと、吐き出し先となる｛０００１｝面がないために、今度は｛１１−２ｉ｝ファセット面が結晶成長し始める。これは、｛０００１｝面の成長が成長軸方向の成長であるのに対して、｛１１−２ｉ｝ファセット面の成長は擬似的にラテラル方向（成長軸に対して横方向）への成長である。この｛１１−２ｉ｝ファセット面の成長が始まることによって溝部４０３が埋まり始める。しかしながら、｛１１−２ｉ｝ファセット面で溝部が覆われるまで成長軸方向に成長が進んでいたため、溝の深さが溝４０３を形成したときの深さよりも深くなっていること（原料ガスが入り込みにくくなっている）と、溝部の両隣りからラテラル成長によって結晶成長してきたＧａＮは溝の中央で会合するが、若干の結晶配向関係の違いにより完全に結合せずに隙間が生じる。以上の要因が空洞部４０４を形成するものとなる。
一方、溝の側壁面として｛１１−２０｝ファセット面が出現した場合、矩形形状のまま結晶成長が進み、｛０００１｝面の成長軸方向の成長と、｛１１−２０｝ファセット面のラテラル方向（成長軸に対して横方向）への成長が同じに起きる。この｛１１−２０｝ファセット面の成長によって溝部４０３が埋まり始める。しかしながら、｛１１−２０｝ファセット面で溝部が覆われるまで成長軸方向の成長が進んでいたため、溝の深さが溝４０３を形成したときの深さよりも深くなっていること（原料ガスが入り込みにくくなっている）と、溝部の両隣りからラテラル成長によって結晶成長してきたＧａＮは溝の中央で会合するが、若干の結晶配向関係の違いにより完全に結合せずに隙間が生じる。以上の要因が空洞部４０４を形成するものとなる。
このようにして形成された空洞部４０４によって、前記実施例と同様に歪みの緩和が生じるものと考えられる。貫通転位密度の低減に関しては上記空洞部以外に、ラテラル成長によって空洞部４０４が埋まる際に｛１１−２ｉ｝ファセット面を境界面として貫通転位が成長軸方向から横軸方向に折れ曲がるためにＧａＮ膜４０５最表面に到達する貫通転位密度が低減するものと考えられる。
窒化物半導体膜上に形成された溝部の深さｈが溝部の幅ｂに対してｈ≧ｂであるときは、溝部が十分に深く原料ガスが溝部の底部まで到達しないために、溝部が埋没することなく空洞部が形成される。
本実施の形態のように溝部の方向を＜１−１００＞方向に形成した場合、実施の形態１２で記述した＜１１−２０＞方向に形成したときと比べて、上記ラテラル成長速度は速く、ＧａＮ膜４０５の膜厚を厚く積まなくとも、平坦なＧａＮ膜４０５を得ることができる。また、ラテラル成長速度が速いので溝部の幅を広くすることができ、貫通転位密度をより一層低減することができる。
本実施の形態の利用方法として、例えば、サファイア基板４００を研磨機で剥ぎ取り、ＧａＮ膜４０５を取りだして、ＧａＮ基板として使用することもできる。あるいは、本実施の形態で得られたＧａＮ膜４０５上に、実施の形態１０または実施の形態１１の発光素子を作製することによって、発光特性の優れた素子を作製することができる。
特に、光を発する活性層を有する発光素子構造は、前記溝部の上方に形成した方が良い。例えば、窒化物半導体レーザダイオードの場合、前記溝部の上方に、リッジストライプの方向と前記溝部の方向とが、平行に形成されていることが好ましい。さらに好ましくは、リッジストライプの形成位置が、前記溝部の中央線から少なくとも１μｍ離れた位置の上方部に、前記溝部の方向に沿って形成することである。上記溝部の中央から１μｍ離したのは、溝部の中央部は、ラテラル成長の結果、ＧａＮ膜が会合する部分であって、多少貫通転位密度が高く、割れやすいためである。リッジストライプの方向は、レーザダイオードのミラー端面の形成を考慮すると、＜１−１００＞方向が好ましく、従って、溝の形成方向もまた、＜１−１００＞方向であることが好ましい。上記のように溝部より十分上方の位置にリッジストライプを形成することによって、発振寿命が長く、発振閾値電流密度の低いレーザダイオードを製造することができる。もちろん、上記ＧａＮ基板上に発光素子を形成しても良いし、発光素子を形成後、サファイア基板４００を剥ぎ取っても良い。
本実施の形態で示した溝部の方向は、＜１−１００＞方向から±５°以内であれば本実施の形態と同様の効果が得られる。また、実施の形態１２の溝部の方向においても＜１１−２０＞方向から±５°以内であれば、実施の形態１２と同様の効果が得られる。ただし、溝部の側壁面は、上記実施の形態で述べたファセット面と類似したファセット面が出現する。
（実施の形態１４）本実施の形態１４は、実施の形態１２または実施の形態１３の、溝部の底部を低温ＧａＮバッファ層まで掘り下げて形成した以外は、実施の形態１２または実施の形態１３と同様である。
本実施の形態で作製されたＧａＮ膜５０５の構造を図１０（ａ）に示す。図１０（ａ）は、サファイア基板５００、低温ＧａＮバッファ層５０１、ＧａＮ層５０２、空洞部５０４、ＧａＮ膜５０５、多結晶ＧａＮ５０６から構成されている。次に、本実施の形態の、ＧａＮ膜５０５の製造方法について説明する。まず、サファイア基板５００をＭＯＣＶＤ装置炉に搬送し、基板温度１１００℃、Ｈ２雰囲気中で１０分間サーマルクリーニングを行った。続いて、ＩＩＩ族原料としてトリメチルガリウム（ＴＭＧ）とＶ族原料としてアンモニア（ＮＨ３）を成長炉内に供給し、成長温度５５０℃で低温ＧａＮバッファ層５０１を３０ｎｍ成長した。上記成長は、低温ＧａＮバッファ層以外に低温ＡｌＮバッファ層または低温ＡｌｘＧａ１−ｘＮバッファ層（０＜ｘ＜１）を使用してもよい。ここで、低温窒化物半導体バッファ層とは、６００℃以下の成長温度で窒化物半導体を成長した層のことを指すものとする。
また、前記低温バッファ層の結晶性は、非晶質である。低温ＧａＮバッファ層５０１を成長した後、基板温度を１０５０℃まで昇温させて、ＧａＮ層５０２を４μｍ成長させた。このようにして作製した成長膜積層構造を図１０（ｂ）に示す。低温ＧａＮバッファ層５０１は非晶質であったが、ＧａＮ層５０２を積層するために、成長温度を少なくとも１０００℃以上に上げるため、非晶質から多結晶に変化する。従って、ＧａＮ層５０２成長後の低温ＧａＮバッファ層は、その殆どが多結晶化している。
次に、前記ＧａＮ層５０２まで結晶成長した基板を反応性イオンエッチング装置にセットし、ＧａＮ層５０２面上に溝５０３を形成した。このときの溝の構成を図１０（ｃ）に示す。溝５０３は、幅ｂ＝８μｍ、深さｈ＝３．９９μｍで、溝と溝の間隔（１周期）Ｌ＝２０μｍである。このように溝５０３の底部が低温ＧａＮバッファ層５０１に到達するように形成した。溝５０３の方向は実施の形態１２または実施の形態１３のように、＜１１−２０＞方向もしくは＜１−１００＞方向に形成するのが好ましい。
上記手法によって形成された溝５０３を含むＧａＮ層５０２上に、実施の形態１２と同様に、ＨＶＰＥ法を用いてＧａＮ膜５０５を３００μｍ成長させた。その結果、ＧａＮ膜５０５は溝５０３を被覆して平滑に成長した。光学顕微鏡でＧａＮ膜５０５の表面観察を行ったところ、クラックは発生していなかった。本実施の形態１４で得られたＧａＮ膜５０５の貫通転位密度は約５×１０６ｃｍ−２であった。また、前記実施の形態同様にＳｉＯ２等のマスクパターンを使用していないため、不純物の混入を防ぐことができた。
ＧａＮ膜５０５が溝５０３を被覆していくプロセスについて観察した結果以下のことがわかった。ＧａＮ層５０２上に形成された溝５０３は、ＧａＮ膜５０５の成長とともに溝の深さが深くなった。これは、溝５０３の底部の位置が低温ＧａＮバッファ層まで達していて、該溝５０３の底部は多結晶のＧａＮから構成されているためである。つまり、前記溝５０３以外のＧａＮ層５０２の表面（凸部）には成長軸方向にＧａＮ単結晶が成長するものの、前記溝部には、多結晶ＧａＮ５０６しか成長されず、あらゆる面方位を有する方向で成長が進み、溝５０３が埋まりにくくなって、結果的に空洞部５０４が形成される。このようにして、溝部が埋まらずに成長軸方向に成長が促進されたため、あたかも溝の深さが深くなったように見える。
以上のことから、空洞部５０４を形成する要因として以下のことが考えられる。溝５０３以外のＧａＮ層５０２の表面（凸部）は、｛０００１｝面の成長軸方向の成長と、成長軸に対して横方向（ラテラル成長）への、結晶成長が同じに起きていて、前記ラテラル成長によって溝部５０３が被覆し始める。しかしながら、溝５０３は、多結晶ＧａＮ５０６のためになかなか埋まりにくく、その間、成長軸方向の成長が進んでいたため、溝の深さが溝５０３を形成したときの深さよりも深くなる（原料ガスが入り込みにくくなっている）。さらに、溝部は多結晶であることから、ＧａＮ膜５０５とは連続的につながって成長することができず、溝５０３以外のＧａＮ層５０２の表面（凸部）からのラテラル成長によってのみ溝部は被覆される。
また、多結晶ＧａＮ５０６は互いに異なる結晶方位から構成されているため、粒界状になっていて、微小な隙間が無数にできている。したがって、仮に、空洞部５０４が多結晶ＧａＮ５０６で埋まったとしても、多結晶ＧａＮ５０６の直上のＧａＮ膜５０５は歪の緩和を受けることになる。
このようにして形成された空洞部５０４もしくは多結晶ＧａＮ５０６によって、前記実施例と同様に歪みの緩和が生じる。貫通転位密度の低減に関しては上記空洞部以外に、ラテラル成長によって空洞部５０４が埋まる際に、貫通転位が成長軸方向から横軸方向に折れ曲がるためにＧａＮ膜５０５最表面に到達する貫通転位密度が低減するものと考えられる。
本実施の形態の利用方法として、例えば、サファイア基板５００を研磨機で剥ぎ取り、３００μｍのＧａＮ膜５０５を取りだして、ＧａＮ基板として使用することができる。
あるいは、本実施の形態で得られたＧａＮ膜５０５上に、実施の形態１０または実施の形態１１の発光素子を作製することによって、発光特性の優れた素子を作製することができる。
特に、光を発する活性層を有する素子は、前記溝部の上方に形成した方が良い。例えば、窒化物半導体レーザダイオードの場合、前記溝部の上方に、リッジストライプの方向と前記溝部の方向とが、平行に形成されていることが好ましい。さらに好ましくは、リッジストライプが、前記溝部の中央線から横方向に少なくとも１μｍ離れた位置の上方に、前記溝部の方向に沿って形成することである。
上記溝部の中央線から１μｍ離したのは、溝部の中央線の位置は、ラテラル成長の結果、ＧａＮ膜が会合する部分であって、多少貫通転位密度が高く、割れやすいためであり、この領域上方にリッジストライプを形成することは好ましくない。リッジストライプの方向は、レーザダイオードのミラー端面の形成を考慮すると、＜１−１００＞方向が好ましく、従って、溝の形成方向もまた、＜１−１００＞方向であることが好ましい。上記位置にリッジストライプを形成することによって、発振寿命が長く、発振閾値電流密度の低いレーザダイオードを製造することができる。もちろん、上記ＧａＮ基板上に発光素子を形成しても良いし、発光素子を形成後、サファイア基板５００を剥ぎ取っても良い。
本実施の形態では、溝部に多結晶ＧａＮ５０６が成長することによって空洞部５０４が形成されるため、溝の幅には、基本的に依存しないが、より効率良く空洞部５０４を形成するためには、溝の幅ｂと溝の深さｈとの関係は、ｈ≧０．２×ｂ、もしくはｈ≧ｂであることが好ましい。
（実施の形態１５）本実施の形態１５は、実施の形態１２の溝方向を窒化物半導体結晶の［１１−２０］と［−２１１０］方向の２方向に形成した以外は実施の形態１２と同じである。
本実施の形態の、ＧａＮ膜の形成方法は、実施の形態１２と同様の方法で作製した。ただし、溝の方向は、窒化物半導体の［１１−２０］方向、［−２１１０］方向、［１−２１０］方向の３種ある方向のうち、２つを選択して溝形成した。
前記溝は、幅ｂ＝１０μｍ、深さｈ＝５μｍで、溝と溝の間隔（１周期）Ｌ＝１５μｍである。また、サファイア基板上に成長したＧａＮ層の厚みは６μｍである。このことにより貫通転位密度が約７×１０５ｃｍ−２に低減した。上記溝は、ｈ≧０．２×ｂの関係を満たしているが、ｈ≧ｂであってもよい。また、実施の形態１４のように、溝の底部の位置が、低温バッファ層まで到達するように溝形成しても良い。さらに、互いの溝における、溝幅、溝の深さ、溝と溝との間隔を同一にしなくとも良い。
（実施の形態１６）本実施の形態１６は、実施の形態１２の溝方向を窒化物半導体結晶の［１１−２０］、［−２１１０］、［１−２１０］方向に形成した以外は実施の形態１２と同じである。
本実施の形態の、ＧａＮ膜の形成方法は、実施の形態１２と同様の方法で作製した。ただし、溝の方向は、窒化物半導体の［１１−２０］方向、［−２１１０］方向、［１−２１０］方向の３種ある方向のうち、全てを選択して溝形成した。
前記溝は、幅ｂ＝５μｍ、深さｈ＝５．５μｍで、溝と溝の間隔（１周期）Ｌ＝１０μｍである。また、サファイア基板上に成長したＧａＮ層の厚みは６μｍである。このことにより貫通転位密度が約２×１０５ｃｍ−２に低減した。上記溝は、ｈ≧ｂの関係を満たしているが、ｂ＞ｈ≧０．２×ｂであってもよい。また、実施の形態１４のように、溝の底部の位置が、低温バッファ層まで到達するように溝形成しても良い。さらに、互いの溝における、溝幅、溝の深さ、溝と溝との間隔を同一にしなくとも良い。
（実施の形態１７）本実施の形態１７は、実施の形態１３の溝方向を窒化物半導体結晶の［１−１００］と［１０−１０］方向に形成した以外は実施の形態１３と同じである。
本実施の形態の、ＧａＮ膜の形成方法は、実施の形態１３と同様の方法で作製した。ただし、溝の方向は、窒化物半導体の［１−１００］方向、［１０−１０］方向、［０１−１０］方向の３種ある方向のうち、２つを選択して溝形成した。
前記溝は、幅ｂ＝８μｍ、深さｈ＝０．９９μｍで、溝と溝の間隔（１周期）Ｌ＝１６μｍである。また、サファイア基板上に成長した低温ＧａＮバッファ層とＧａＮ層の厚みは、それぞれ、３０ｎｍ、１μｍである。このことにより貫通転位密度が約７×１０６ｃｍ−２に低減した。
上記溝は、溝底部の位置が低温バッファ層まで到達するように溝形成しているが、ｈ≧０．２×ｂの関係、もしくはｈ≧ｂの関係を満たしていてもよい。さらに、互いの溝における、溝幅、溝の深さ、溝と溝との間隔を同一にしなくとも良い。
（実施の形態１８）本実施の形態１８は、実施の形態１３の溝方向を窒化物半導体結晶の［１−１００］、［１０−１０］、［０１−１０］方向に形成した以外は実施の形態１３と同じである。
本実施の形態の、ＧａＮ膜の形成方法は、実施の形態１３と同様の方法で作製した。ただし、溝の方向は、窒化物半導体の［１−１００］方向、［１０−１０］方向、［０１−１０］方向の３種ある方向のうち、全てを選択して溝形成した。
前記溝は、幅ｂ＝４μｍ、深さｈ＝０．９８μｍで、溝と溝の間隔（１周期）Ｌ＝１０μｍである。また、サファイア基板上に成長した低温ＧａＮバッファ層とＧａＮ層の厚みは、それぞれ、３０ｎｍ、１μｍである。このことにより貫通転位密度が約２×１０５ｃｍ−２に低減した。
上記溝は、溝底部の位置が低温バッファ層まで到達するように溝形成されていて、かつｈ≧０．２×ｂの関係を満たしているが、ｈ≧ｂの関係を満たしていてもよい。さらに、互いの溝における、溝幅、溝の深さ、溝と溝との間隔を同一にしなくとも良い。
（実施の形態１９）本実施の形態１９は、溝方向を＜１１−２０＞方向と＜１−１００＞方向に形成した以外は、実施の形態１２または実施の形態１３と同じである。
本実施の形態の、ＧａＮ膜の形成方法は、実施の形態１２または実施の形態１３と同様の方法で作製した。ただし、溝の方向は、窒化物半導体の＜１１−２０＞方向と＜１−１００＞方向である。前記溝は、幅ｂ＝２μｍ、深さｈ＝１μｍで、溝と溝の間隔（１周期）Ｌ＝６μｍである。また、サファイア基板上に成長したＧａＮ層の厚みは２μｍである。このことにより貫通転位密度が約５×１０５ｃｍ−２に低減した。
上記溝は、ｈ≧０．２×ｂの関係を満たしているが、ｈ≧ｂであってもよい。また、実施の形態１４のように、溝の底部の位置が、低温バッファ層まで到達するように溝形成しても良い。さらに、互いの溝における、溝幅、溝の深さ、溝と溝との間隔を同一にしなくとも良い。
１００ 加工構造基板
１１０ 溝部
１１１、１１２、１１５ 溝
１１３ 凹凸部
１１４ 凸部
１１６ 空洞部
１２０ ＧａＮバッファ層
１２１ ｎ型ＧａＮ膜
１２２ ＧａＮ膜
１２３ 凸部上の窒化物半導体膜
１２４ 溝上の窒化物半導体膜
１２５ 窒化物半導体
２００、３００ 窒化物半導体構造
２０１ Ｓｉドープｎ型ＧａＮ層
２０２ Ｓｉドープｎ型ＡｌＧａＮ層
２０３ Ｓｉドープｎ型ＧａＮ層
２０４ ｎ型ＩｎＧａＮ／ＩｎＧａＮ多重量子井戸層
２０５ ｐ型ＡｌＧａＮ蒸発防止層
２０６ Ｍｇドープｐ型ＧａＮ層
２０７ Ｍｇドープｐ型Ａｌ０．１Ｇａ０．９Ｎ層
２０８ Ｍｇドープｐ型ＧａＮ層
２０９、３０５ 負電極
２１０、３０６ 正電極
３０１ 第１のｎ型ＧａＮ層
３０２ 第２のｎ型単一量子井戸ＩｎＧａＮ層
３０３ ｐ型ＡｌＧａＮ蒸発防止層
３０４ 第３のｐ型ＧａＮコンタクト層
４００ サファイア基板
４０１ ＧａＮバッファ層
４０２ ＧａＮ層
４０３ 溝
４０４ 空洞部
４０５ ＧａＮ膜
５００ サファイア基板
５０１ 低温ＧａＮバッファ層
５０２ ＧａＮ層
５０３、５０４ 空洞部
５０５ ＧａＮ膜
５０６ 多結晶ＧａＮ

Claims (3)

  1. サファイア基板のＣ面の全面を加工することにより、平均高低差が３μｍ以下、平均周期が１３μｍ以下の凹凸部が無秩序に形成された成長面を備える基板と、
    前記成長面上に形成された窒化物半導体膜とを有し、
    前記窒化物半導体膜は、上面が平坦であることを特徴とする窒化物半導体構造。
  2. 請求項１に記載の窒化物半導体構造と、
    前記窒化物半導体構造上に形成された窒化物半導体からなる活性層を有する発光素子構造とからなることを特徴とする発光素子。
  3. サファイア基板のＣ面の全面を加工することにより、平均高低差が３μｍ以下、平均周期が１３μｍ以下の無秩序な凹凸部を有する成長面を形成する工程と、
    前記成長面上に窒化物半導体膜を成長させる工程とを、順次に行うものであり、
    前記窒化物半導体膜は、上面が平坦であることを特徴とする窒化物半導体構造の製造方法。
JP2010102784A 1998-07-31 2010-04-28 窒化物半導体構造とその製造方法および発光素子 Expired - Lifetime JP5743424B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010102784A JP5743424B2 (ja) 1998-07-31 2010-04-28 窒化物半導体構造とその製造方法および発光素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21663998 1998-07-31
JP1998216639 1998-07-31
JP2010102784A JP5743424B2 (ja) 1998-07-31 2010-04-28 窒化物半導体構造とその製造方法および発光素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007015305A Division JP5080820B2 (ja) 1998-07-31 2007-01-25 窒化物半導体構造とその製造方法および発光素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014000683A Division JP5762577B2 (ja) 1998-07-31 2014-01-07 窒化物半導体発光ダイオード素子

Publications (2)

Publication Number Publication Date
JP2010258459A JP2010258459A (ja) 2010-11-11
JP5743424B2 true JP5743424B2 (ja) 2015-07-01

Family

ID=16691602

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2010102784A Expired - Lifetime JP5743424B2 (ja) 1998-07-31 2010-04-28 窒化物半導体構造とその製造方法および発光素子
JP2011054329A Expired - Lifetime JP5406871B2 (ja) 1998-07-31 2011-03-11 窒化物半導体構造の製造方法および発光ダイオード
JP2014000683A Expired - Lifetime JP5762577B2 (ja) 1998-07-31 2014-01-07 窒化物半導体発光ダイオード素子
JP2015017043A Expired - Lifetime JP5815144B2 (ja) 1998-07-31 2015-01-30 窒化物半導体発光ダイオード素子

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2011054329A Expired - Lifetime JP5406871B2 (ja) 1998-07-31 2011-03-11 窒化物半導体構造の製造方法および発光ダイオード
JP2014000683A Expired - Lifetime JP5762577B2 (ja) 1998-07-31 2014-01-07 窒化物半導体発光ダイオード素子
JP2015017043A Expired - Lifetime JP5815144B2 (ja) 1998-07-31 2015-01-30 窒化物半導体発光ダイオード素子

Country Status (2)

Country Link
US (2) US6335546B1 (ja)
JP (4) JP5743424B2 (ja)

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2295069A1 (en) * 1997-06-24 1998-12-30 Eugene A. Fitzgerald Controlling threading dislocation densities in ge on si using graded gesi layers and planarization
US7227176B2 (en) * 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
JP3594826B2 (ja) * 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
EP1501118B1 (en) 1999-03-17 2009-10-07 Mitsubishi Chemical Corporation Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP2001168388A (ja) * 1999-09-30 2001-06-22 Sharp Corp 窒化ガリウム系化合物半導体チップ及びその製造方法ならびに窒化ガリウム系化合物半導体ウエハー
US6821805B1 (en) * 1999-10-06 2004-11-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device, semiconductor substrate, and manufacture method
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6602613B1 (en) 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
JP2003520444A (ja) * 2000-01-20 2003-07-02 アンバーウェーブ システムズ コーポレイション 高温成長を不要とする低貫通転位密度格子不整合エピ層
US6750130B1 (en) * 2000-01-20 2004-06-15 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
JP2001244570A (ja) * 2000-02-29 2001-09-07 Sony Corp 半導体レーザ、レーザカプラおよびデータ再生装置、データ記録装置ならびに半導体レーザの製造方法
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US6573126B2 (en) 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
JP2002151796A (ja) * 2000-11-13 2002-05-24 Sharp Corp 窒化物半導体発光素子とこれを含む装置
US6649480B2 (en) 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US20020100942A1 (en) * 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
US6724008B2 (en) 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6723661B2 (en) * 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6703688B1 (en) 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
WO2002082514A1 (en) * 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
US8633093B2 (en) * 2001-04-12 2014-01-21 Sumitomo Electric Industries Ltd. Oxygen doping method to gallium nitride single crystal substrate
US6773504B2 (en) * 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
US6897138B2 (en) * 2001-06-25 2005-05-24 Toyoda Gosei Co., Ltd. Method and apparatus for producing group III nitride compound semiconductor
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US6831292B2 (en) * 2001-09-21 2004-12-14 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
WO2003028106A2 (en) 2001-09-24 2003-04-03 Amberwave Systems Corporation Rf circuits including transistors having strained material layers
WO2003043150A1 (fr) * 2001-10-26 2003-05-22 Ammono Sp.Zo.O. Structure d'element electoluminescent a couche monocristalline non epitaxiee de nitrure
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
JP4092927B2 (ja) * 2002-02-28 2008-05-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
US6720570B2 (en) * 2002-04-17 2004-04-13 Tekcore Co., Ltd. Gallium nitride-based semiconductor light emitting device
JP3911699B2 (ja) * 2002-05-15 2007-05-09 松下電器産業株式会社 半導体発光素子及びその製造方法
US20060138431A1 (en) 2002-05-17 2006-06-29 Robert Dwilinski Light emitting device structure having nitride bulk single crystal layer
US7307273B2 (en) * 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7615829B2 (en) * 2002-06-07 2009-11-10 Amberwave Systems Corporation Elevated source and drain elements for strained-channel heterojuntion field-effect transistors
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
AU2003247513A1 (en) * 2002-06-10 2003-12-22 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
US6982474B2 (en) * 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
AU2003274922A1 (en) * 2002-08-23 2004-03-11 Amberwave Systems Corporation Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US7594967B2 (en) * 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
TWI352434B (en) * 2002-12-11 2011-11-11 Ammono Sp Zoo A substrate for epitaxy and a method of preparing
EP2337062A3 (en) * 2003-01-27 2016-05-04 Taiwan Semiconductor Manufacturing Company, Limited Method for making semiconductor structures with structural homogeneity
EP1602125B1 (en) * 2003-03-07 2019-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation process
JP3913194B2 (ja) * 2003-05-30 2007-05-09 シャープ株式会社 窒化物半導体発光素子
JP4342853B2 (ja) * 2003-07-01 2009-10-14 独立行政法人科学技術振興機構 基板上への窒化物薄膜の成長方法及び窒化物薄膜装置
JP4390640B2 (ja) * 2003-07-31 2009-12-24 シャープ株式会社 窒化物半導体レーザ素子、窒化物半導体発光素子、窒化物半導体ウェハおよびそれらの製造方法
WO2005018008A1 (ja) * 2003-08-19 2005-02-24 Nichia Corporation 半導体素子
JP4457609B2 (ja) * 2003-08-26 2010-04-28 豊田合成株式会社 窒化ガリウム（ＧａＮ）の製造方法
CN100454494C (zh) * 2003-12-05 2009-01-21 昭和电工株式会社 半导体芯片的制造方法以及半导体芯片
JP4540347B2 (ja) 2004-01-05 2010-09-08 シャープ株式会社 窒化物半導体レーザ素子及び、その製造方法
JP3884439B2 (ja) * 2004-03-02 2007-02-21 株式会社東芝 半導体装置
JP2005286017A (ja) * 2004-03-29 2005-10-13 Sumitomo Electric Ind Ltd 半導体発光素子
JP5013661B2 (ja) * 2004-03-31 2012-08-29 三洋電機株式会社 窒化物系半導体素子の製造方法及び窒化物系半導体素子
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
US8227820B2 (en) * 2005-02-09 2012-07-24 The Regents Of The University Of California Semiconductor light-emitting device
US7345298B2 (en) * 2005-02-28 2008-03-18 The Regents Of The University Of California Horizontal emitting, vertical emitting, beam shaped, distributed feedback (DFB) lasers by growth over a patterned substrate
JP4651312B2 (ja) * 2004-06-10 2011-03-16 シャープ株式会社 半導体素子の製造方法
PL1769105T3 (pl) * 2004-06-11 2014-11-28 Ammono S A Objętościowy monokrystaliczny azotek galu oraz sposób jego wytwarzania
US7223998B2 (en) * 2004-09-10 2007-05-29 The Regents Of The University Of California White, single or multi-color light emitting diodes by recycling guided modes
PL371405A1 (pl) * 2004-11-26 2006-05-29 Ammono Sp.Z O.O. Sposób wytwarzania objętościowych monokryształów metodą wzrostu na zarodku
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
JP4525353B2 (ja) * 2005-01-07 2010-08-18 住友電気工業株式会社 Ｉｉｉ族窒化物基板の製造方法
JP4858939B2 (ja) * 2005-03-23 2012-01-18 独立行政法人科学技術振興機構 サファイア基板上への窒化物薄膜の製造方法
JP4836483B2 (ja) * 2005-04-15 2011-12-14 セイコーインスツル株式会社 半導体装置
JP4628189B2 (ja) * 2005-06-07 2011-02-09 Ｈｏｙａ株式会社 炭化珪素単結晶の製造方法
JP2007081180A (ja) * 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd 半導体発光素子
JP5060732B2 (ja) * 2006-03-01 2012-10-31 ローム株式会社 発光素子及びこの発光素子の製造方法
JP4984119B2 (ja) * 2006-08-28 2012-07-25 スタンレー電気株式会社 窒化物半導体結晶ないしそれを用いた発光素子及びその製造方法
KR100770440B1 (ko) * 2006-08-29 2007-10-26 삼성전기주식회사 질화물 반도체 발광소자
US9318327B2 (en) * 2006-11-28 2016-04-19 Cree, Inc. Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same
US8017310B2 (en) * 2007-02-02 2011-09-13 Asml Netherlands B.V. Lithographic method
JP2010521810A (ja) * 2007-03-16 2010-06-24 セバスチャン ローデュドス、 半導体ヘテロ構造及びその製造
JP5142565B2 (ja) * 2007-03-20 2013-02-13 三洋電機株式会社 太陽電池の製造方法
US20080251812A1 (en) * 2007-04-16 2008-10-16 Woo Sik Yoo Heteroepitaxial Crystal Quality Improvement
US7795605B2 (en) * 2007-06-29 2010-09-14 International Business Machines Corporation Phase change material based temperature sensor
KR101025990B1 (ko) 2007-09-28 2011-03-30 삼성엘이디 주식회사 미세패턴 형성방법 및 이를 이용한 반도체 발광소자 제조방법
US7928448B2 (en) 2007-12-04 2011-04-19 Philips Lumileds Lighting Company, Llc III-nitride light emitting device including porous semiconductor layer
WO2009124317A2 (en) * 2008-04-04 2009-10-08 The Regents Of The University Of California Mocvd growth technique for planar semipolar (al, in, ga, b)n based light emitting diodes
JP2009283807A (ja) * 2008-05-26 2009-12-03 Canon Inc 窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法
KR101009651B1 (ko) * 2008-10-15 2011-01-19 박은현 3족 질화물 반도체 발광소자
WO2010072273A1 (en) * 2008-12-24 2010-07-01 Saint-Gobain Cristaux & Detecteurs Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof
JP5199057B2 (ja) * 2008-12-24 2013-05-15 スタンレー電気株式会社 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
JP5311408B2 (ja) * 2008-12-26 2013-10-09 シャープ株式会社 窒化物半導体発光素子
TWI482214B (zh) * 2009-01-21 2015-04-21 Univ Nat Chunghsing Method for manufacturing epitaxial substrate with low surface defect density
TWI384657B (zh) * 2009-07-15 2013-02-01 Ind Tech Res Inst 氮化物半導體發光二極體元件
US8397784B2 (en) 2010-08-31 2013-03-19 Sanford, L.P. Correction tape dispenser with variable clutch mechanism
JP5955226B2 (ja) * 2010-12-29 2016-07-20 シャープ株式会社 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法
US8746313B2 (en) 2010-12-29 2014-06-10 Sanford, L.P. Correction tape re-tensioning mechanism and correction tape dispenser comprising same
US8578999B2 (en) 2010-12-29 2013-11-12 Sanford, L.P. Variable clutch mechanism and correction tape dispenser with variable clutch mechanism
CN103403842A (zh) 2011-08-09 2013-11-20 松下电器产业株式会社 氮化物半导体层生长用结构、层叠结构、氮化物系半导体元件及光源以及它们的制造方法
US8746316B2 (en) 2011-12-30 2014-06-10 Sanford, L.P. Variable clutch mechanism and correction tape dispenser with variable clutch mechanism
JP6010867B2 (ja) 2012-09-20 2016-10-19 豊田合成株式会社 Ｉｉｉ 族窒化物系化合物半導体発光素子とその製造方法および半導体発光装置
JP5997373B2 (ja) * 2013-08-21 2016-09-28 シャープ株式会社 窒化物半導体発光素子
EP3148697A1 (en) * 2014-05-27 2017-04-05 Illumina, Inc. Systems and methods for biochemical analysis including a base instrument and a removable cartridge
JP6573154B2 (ja) * 2014-06-05 2019-09-11 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法
DE102014108300B4 (de) 2014-06-12 2022-02-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Halbleiterbauelemente
JP6269368B2 (ja) 2014-07-24 2018-01-31 住友電気工業株式会社 窒化ガリウム基板
US10436896B2 (en) 2015-11-29 2019-10-08 Vayyar Imaging Ltd. System, device and method for imaging of objects using signal clustering
JP6927481B2 (ja) * 2016-07-07 2021-09-01 国立大学法人京都大学 Ｌｅｄ素子
CN109290874B (zh) * 2017-07-25 2021-02-02 北京通美晶体技术有限公司 背面有橄榄形凹坑的磷化铟晶片、制法及所用腐蚀液
US11133649B2 (en) * 2019-06-21 2021-09-28 Palo Alto Research Center Incorporated Index and gain coupled distributed feedback laser

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115849A (en) * 1981-01-12 1982-07-19 Fujitsu Ltd Manufacture of substrate for semiconductor device
US4612072A (en) * 1983-06-24 1986-09-16 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growing low defect, high purity crystalline layers utilizing lateral overgrowth of a patterned mask
US4918028A (en) * 1986-04-14 1990-04-17 Canon Kabushiki Kaisha Process for photo-assisted epitaxial growth using remote plasma with in-situ etching
GB2215514A (en) * 1988-03-04 1989-09-20 Plessey Co Plc Terminating dislocations in semiconductor epitaxial layers
JPH0336495A (ja) 1989-06-30 1991-02-18 Showa Alum Corp ヒートパイプ式熱交換装置
JPH03142312A (ja) 1989-10-30 1991-06-18 Fujitsu Ltd 歪み測定装置
US5091767A (en) * 1991-03-18 1992-02-25 At&T Bell Laboratories Article comprising a lattice-mismatched semiconductor heterostructure
JP3142312B2 (ja) 1991-07-30 2001-03-07 株式会社東芝 六方晶半導体の結晶成長方法
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JP2748355B2 (ja) * 1993-10-21 1998-05-06 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法
JPH0864912A (ja) * 1994-08-26 1996-03-08 Rohm Co Ltd 半導体発光素子およびその製法
JP3015261B2 (ja) * 1994-09-12 2000-03-06 科学技術振興事業団 表面特性を改善するサファイア単結晶基板の熱処理方法
JP2780691B2 (ja) * 1994-12-02 1998-07-30 日亜化学工業株式会社 窒化物半導体発光素子
JPH08195530A (ja) * 1995-01-18 1996-07-30 Hitachi Ltd 半導体レーザ装置
JP2828002B2 (ja) * 1995-01-19 1998-11-25 松下電器産業株式会社 半導体発光素子およびその製造方法
JP3654307B2 (ja) * 1995-03-20 2005-06-02 富士通株式会社 半導体装置の製造方法
JP3599896B2 (ja) * 1995-05-19 2004-12-08 三洋電機株式会社 半導体レーザ素子および半導体レーザ素子の製造方法
JPH09129651A (ja) * 1995-08-31 1997-05-16 Hewlett Packard Co <Hp> サファイア基板のサーマル・アニーリング方法及び装置
JP3653843B2 (ja) * 1996-02-20 2005-06-02 株式会社日立製作所 半導体レーザ素子
JP3446491B2 (ja) * 1996-08-26 2003-09-16 昭和電工株式会社 化合物半導体エピタキシャルウエハの製造方法
JP3660446B2 (ja) * 1996-11-07 2005-06-15 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP3424465B2 (ja) * 1996-11-15 2003-07-07 日亜化学工業株式会社 窒化物半導体素子及び窒化物半導体の成長方法
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3416042B2 (ja) * 1997-03-25 2003-06-16 三菱電線工業株式会社 ＧａＮ基材及びその製造方法
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JP3491538B2 (ja) * 1997-10-09 2004-01-26 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3036495B2 (ja) 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP3847000B2 (ja) * 1997-11-26 2006-11-15 日亜化学工業株式会社 窒化物半導体基板上に活性層を備えた窒化物半導体層を有する窒化物半導体素子及びその成長方法
JP3805883B2 (ja) * 1997-12-26 2006-08-09 東芝電子エンジニアリング株式会社 窒化ガリウム系半導体ウエハおよび窒化ガリウム系半導体素子、ならびにそれらの製造方法
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
JP4255168B2 (ja) * 1998-06-30 2009-04-15 シャープ株式会社 窒化物半導体の製造方法及び発光素子

Also Published As

Publication number Publication date
JP5762577B2 (ja) 2015-08-12
US6335546B1 (en) 2002-01-01
JP2011187965A (ja) 2011-09-22
JP5815144B2 (ja) 2015-11-17
JP5406871B2 (ja) 2014-02-05
JP2010258459A (ja) 2010-11-11
US20020014681A1 (en) 2002-02-07
US6620238B2 (en) 2003-09-16
JP2015122525A (ja) 2015-07-02
JP2014112695A (ja) 2014-06-19

Similar Documents

Publication Publication Date Title
JP5815144B2 (ja) 窒化物半導体発光ダイオード素子
JP3987660B2 (ja) 窒化物半導体構造とその製法および発光素子
JP3587081B2 (ja) Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
KR101409112B1 (ko) 반도체 장치 및 그 제조 방법
JP3594826B2 (ja) 窒化物半導体発光素子及びその製造方法
JP4288743B2 (ja) 窒化物半導体の成長方法
JP4005275B2 (ja) 窒化物半導体素子
JP2001267242A (ja) Ｉｉｉ族窒化物系化合物半導体及びその製造方法
JP2001160627A5 (ja)
JP2001313259A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP4406999B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP3841537B2 (ja) 窒化ガリウム系化合物半導体及びその製造方法
JP4016062B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP4106516B2 (ja) 窒化物半導体基板の成長方法
JP4051892B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP5080820B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP3987879B2 (ja) 窒化物半導体発光素子とその製造方法
JP4211358B2 (ja) 窒化物半導体、窒化物半導体素子及びそれらの製造方法
JP2001345281A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP3950471B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP4016566B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP3906739B2 (ja) 窒化物半導体基板の製造方法
JP2005019964A (ja) 紫外線発光素子
JP4394800B2 (ja) ナイトライド系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150428

R150 Certificate of patent or registration of utility model

Ref document number: 5743424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term