JP3911699B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP3911699B2
JP3911699B2 JP2004506102A JP2004506102A JP3911699B2 JP 3911699 B2 JP3911699 B2 JP 3911699B2 JP 2004506102 A JP2004506102 A JP 2004506102A JP 2004506102 A JP2004506102 A JP 2004506102A JP 3911699 B2 JP3911699 B2 JP 3911699B2
Authority
JP
Japan
Prior art keywords
gan
layer
light
semiconductor layer
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004506102A
Other languages
English (en)
Other versions
JPWO2003098710A1 (ja
Inventor
明彦 石橋
俊哉 横川
清司 大仲
進 古池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2003098710A1 publication Critical patent/JPWO2003098710A1/ja
Application granted granted Critical
Publication of JP3911699B2 publication Critical patent/JP3911699B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Heating, Cooling, Or Curing Plastics Or The Like In General (AREA)
  • Die Bonding (AREA)

Description

技 術 分 野
本発明は、表示、照明及び光情報処理等の分野で用いられる発光ダイオード等の半導体発光素子及びその製造方法に関する。
背 景 技 術
Ｖ族元素に窒素（Ｎ）を有する窒化物半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。中でも窒化ガリウム系化合物半導体（ＧａＮ系半導体：ＡｌＧａＩｎＮ）についての研究は盛んに行われ、現在のところ青色発光ダイオード（ＬＥＤ）、緑色ＬＥＤが実現されている。
図８は、現在実現されているＧａＮ系紫外発光ダイオードの断面図である。この発光ダイオードは、次のように製造される。以下の説明においては、「ｕ−」はアンドープ、「ｐ−」はｐ型、「ｎ−」はｎ型を示す。
まず、サファイア基板４１上に、有機金属気相成長法（ＭＯＶＰＥ法）によりｕ−ＧａＮ種結晶４２を成長させる。次に、この種結晶４２上にＳｉＯ２をＣＶＤなどで堆積させた後、フォトリソグラフィーとエッチングとによってＳｉＯ２層を加工し、ストライプ状の誘電体マスク５４を形成する。そして、この誘電体マスク５４の間から露出する種結晶４２を基点として、選択横成長（ＥＬＯ：Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｔｈ）によりｕ−ＧａＮ４３を再成長させて平坦な表面を得る。このときの成長方法としては、ＭＯＶＰＥ法やＨＶＰＥ法等が用いられる。続いて、ｎ−ＧａＮコンタクト層４４、ｕ−ＧａＮ４５、ＩｎＧａＮ活性層４６、ｐ−ＡｌＧａＮギャップ層４７、及びｐ−ＧａＮコンタクト層４８を順次積層する。
次に、ｐ−ＧａＮコンタクト層４８の表面に所定のマスクを形成した後、エッチングを行い、ｎ−ＧａＮコンタクト層４４の一部を露出させる。その後、ｐ−ＧａＮコンタクト層４８上に透光性のｐ型電極４９を形成するとともに、露出したｎ−ＧａＮコンタクト層４４上にｎ型電極５３を形成する。最後に、ｐ型電極４９上に台座電極５０を配置し、この台座電極５０に半田ボール５１を介して金線５２を取り付ける。ｎ型電極５３側にも同様にして、半田ボール５１及び金線５２を取り付ける。
この発光ダイオードでは、透明で且つ導電性を有する薄膜によってｐ型電極４９が形成されており、台座電極５０からｐ型電極２０全面に電流が注入されることで、このｐ型電極４９側が発光観測面となる。このように、発光観測面をｐ型電極２０側にすることで、ワイヤボンディングを使用することが可能となり、その結果、素子を裏返してｐ電極側でボンディングを行ういわゆるフェイスダウンマウント方式に比べ、素子を小型化できたり、精密な位置合わせが不要になるという利点があり、生産性が向上する。
ところで、ＧａＮ系結晶用の基板には、サファイア、ＳｉＣ、ＮＧＯなどが用いられるが、いずれの基板もＧａＮと格子整合せず、コヒーレント成長を得ることが難しい。そのため、このような基板上で成長したＧａＮ層には多くの転位（刃状転位、らせん転位、混合転位）が存在し、例えばサファイア基板を用いた場合には、１×１０９ｃｍ−２の転位が存在する。そして、このような転位は紫外発光ダイオードの発光効率の低下を引き起こす。
そこで、転位密度を低減する方法として、上述した発光ダイオードでは、選択横方向成長を用い、これによりＧａＮ層を積層している。この方法は、格子不整合が大きい系において、貫通転位を低減させる方法として有効である。
図９は、ＥＬＯによって形成したＧａＮ結晶の転位の分布を模式的に表した図８の一部拡大図である。同図に示すように、ｕ−ＧａＮ層４３における種結晶４２の上方の領域Ｘ１は転位が多く存在し、その転位密度は約１×１０９ｃｍ−２となっている。一方、誘電体マスク５４上の領域Ｘ２は転位が少なく、その転位密度は、約１×１０７ｃｍ−２程度まで低減されている。なお、このときの誘電体マスク５４の幅は約４μｍであり、その周期は約１２μｍである。このようにＥＬＯを用いると、誘電体マスク５４上に転位密度の低い結晶を形成することができるため、結晶欠陥が少なくなり、紫外発光ダイオードの発光効率を向上することができる。このような転位密度の低い領域を形成する半導体発光素子としては、上記のものの他、例えばヨーロッパ特許庁公開公報第１１０４０３１号明細書に記載のものがある。
ところが、上記のような発光観測面がｐ型電極側に存在する発光ダイオードでは、ｐ型電極と反対側に位置するｎ型電極側への発光が散乱したり、或いは吸収されたりするため、活性層からの光を効率よく取り出せないという問題があった。
これを解決するため、ブラッグ反射鏡と呼ばれる反射鏡を素子内部に組み込んだ発光素子も提案されている。この発光素子では、活性層からｎ型電極側へ向かう光を反射鏡により素子外部へと反射するようにしている。しかしながら、このような構成であっても発光効率は十分とは言えず、しかも、反射鏡を組み込む必要があるため、工程が複雑になるという問題がある。
本発明は、上記問題を解決するためになされたものであり、ｐ型電極を発光観測面とする半導体発光素子において、高い発光効率を実現することができる半導体発光素子及びその製造方法を提供することを目的とする。
発 明 の 開 示
上記問題を解決するため、本発明に係る半導体発光素子は、基板と、前記基板上に形成され、所定間隔をおいて帯状に形成された複数の凹部を上面に有する第１のＧａＮ系半導体層と、該第１のＧａＮ系半導体層上に形成される第２のＧａＮ半導体層と、該第２のＧａＮ系半導体層上に形成され、ｎ型ＧａＮ系半導体層、活性層、及びｐ型ＧａＮ系半導体層を有する積層体と、前記積層体の一部が除去されて露出したｎ型ＧａＮ系半導体層上に形成されるｎ型電極と、前記ｐ型ＧａＮ系半導体層上に形成され、透光性を有するｐ型電極とを備え、該ｐ型電極は、発光観測面を構成しており、前記第２のＧａＮ系半導体層の下面と前記凹部との間に空気層が形成されている。
また、上記問題を解決するため、本発明に係る半導体発光素子の製造方法は、基板上に、第１のＧａＮ系半導体層を形成する工程と、前記第１のＧａＮ系半導体層の上面に、複数の帯状の凹部を所定間隔をおいて形成する工程と、選択横成長により前記凹部間の突部を起点として第２のＧａＮ系半導体層を形成するとともに、該第２のＧａＮ系半導体層の下面と前記凹部との間に空気層を形成する工程と、前記第２のＧａＮ系半導体層上に、ｎ型ＧａＮ系半導体層、活性層、及びｐ型ＧａＮ系半導体層を有する積層体を形成する工程と、前記積層体の一部を除去して前記ｎ型ＧａＮ系半導体層を露出させ、該ｎ型ＧａＮ系半導体層にｎ型電極を形成する工程と、前記ｐ型ＧａＮ系半導体層上に、透光性を有するｐ型電極を形成する工程とを備えている。
発明を実施するための最良の形態
以下、本発明に係る半導体発光素子の一実施形態について図面を参照しつつ説明する。図１は、本発明に係る半導体発光素子の一実施形態である発光ダイオードの断面図である。なお、以下の説明においては、「ｕ−」はアンドープ、「ｐ−」はｐ型、「ｎ−」はｎ型を示す。
図１に示すように、この発光ダイオードは上面のｐ型電極２０で面発光を行うものである。この発光ダイオードでは、例えば約３５０μｍの幅（図の左右方向の長さ）を有するサファイア基板１１が用いられ、この基板１１上にｕ−ＧａＮ種結晶１２が形成されている。種結晶１２の上面には、所定間隔をおいて帯状に形成された複数の凹部１２１が形成されており、種結晶１２の上面にはさらにｕ−ＧａＮ層１３が再成長している。これにより、ｕ−ＧａＮ層１３の下面と凹部１２１との間には、空気層Ｓが形成されている。なお、後述するように、各凹部１２１のうち、電極の下方に位置する凹部１２１の幅は、面発光を行うｐ型電極２０の下方に位置する凹部１２１の幅よりも狭くなっている。また、凹部１２１の底面及び側壁面は、Ｓｉ２Ｎ４からなるマスク層１２２によって被覆されている。
ｕ−ＧａＮ層１３上には、ｕ−ＧａＮ層１４及びｎ−Ｇａｎ層１５が積層されている。ｎ−ＧａＮ層１５は、その一部が露出するとともに、その他の部分にｕ−ＧａＮ層１６、ＩｎＧａＮからなる活性層１７、ｐ−ＡｌＧａＮ層１８、及びｐ−Ｇａｎ層１９がこの順で積層されている。ｎ−ＧａＮ層１５の露出した部分には、ｎ型電極２４が形成され、その上にワイヤボンディングが施されている。つまり、ｎ型電極２４上に、半田ボール２２を介して金線２３が接続されている。
また、ｐ−ＧａＮ層１９上には、全面に亘ってｐ型電極２０が形成されている。このｐ型電極２０は、透光性を有する薄膜であり、上記のように、このｐ型電極２０が発光観測面となっている。このｐ型電極２０は、例えばニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）等の金属を蒸着またはスパッタリングすることで形成されており、透光性を有するため１ｎｍ以上１００ｎｍ以下の層厚にすることが好ましい。そして、ｐ型電極２０には、ｎ型電極１９と同様に、ワイヤボンディングによって配線が施されている。但し、ｐ型電極２０は非常に薄く、直接ワイヤボンディングすることが困難であるため、ｐ型電極２０の一部には、Ａｕで形成されたワイヤボンディング用の台座電極２１が設けられており、この台座電極２１に半田ボール２５を介して金線２６が接続されている。なお、台座電極２１及びｎ型電極２４のワイヤボンディングが施される領域は、遮光性を有し光が透過しないため、その幅をできるだけ小さくことが好ましく、例えば約５０μｍとすることができる。
上述したように、台座電極２１及びｎ型電極２４の遮光性領域の下方に配置される凹部１２１と、それ以外の発光観測面の下方に配置される凹部１２１とでは、その幅及び間隔が相違している。すなわち、ｎ型電極２４のワイヤボンディングが施された遮光性の領域Ｌ１及び台座電極２１が形成された遮光性の領域Ｌ２の下方の凹部１２１は、その他の領域、つまり発光観測面となる領域Ｌ３の下方の凹部１２１よりも、その幅が小さくなっている。その理由は、後に詳述するが、領域Ｌ１、Ｌ２は遮光性を有しているため、これら領域の下方の結晶における転位密度が高くなっても発光強度に影響を及ぼさないこと、及び領域Ｌ１、Ｌ２にはワイヤボンディングが施されるため、結晶構造の機械的強度を高めておく必要があるからである。逆に、領域Ｌ３は、発光強度を高めるため、その下方の結晶の転位密度を低くしておく必要があり、そのために凹部１２１の幅を大きくしている。
以上の観点から、領域Ｌ３における凹部１２１の幅βは、領域Ｌ１、Ｌ２における凹部１２１の幅αの２倍以上であることが好ましい。このような、凹部１２１の幅の例としては、例えば、領域Ｌ３の下方の凹部１２１の幅βを６μｍ以上２０μｍ以下とすることが好ましく、９μｍ以上１２μｍ以下とすることがさらに好ましい。一方、領域Ｌ１、Ｌ２の下方の凹部１２１の幅αは１μｍ以上６μｍ以下とすることが好ましく、２μｍ以上４μｍ以下とすることがさらに好ましい。また、領域Ｌ１、Ｌ２の下方では、結晶構造の機械的強度が要求されることから、凹部１２１の間に形成される突部１２３の幅γを１μｍ以上６μｍ以下とすることが好ましく、２μｍ以上４μｍ以下とすることがさらに好ましい。
次に、上記発光ダイオードの製造方法について図２から図４を参照しつつ説明する。まず、Ｃ面サファイア基板１１上に、約５００℃でＴＭＧとＮＨ３とを供給し、ＡｌＧａＮバッファ層（図示省略）を形成する。その後、約１０２０℃まで昇温してＴＭＧとＮＨ３とを供給し、図２（ａ）に示すように、ｕ−ＧａＮ層１２を約１μｍの層厚で堆積する。このとき、主面（表面）はＣ面になっている。
次に、ｕ−ＧａＮ層１２上にレジストを塗布した後、図２（ｂ）に示すように、フォトリソグラフィー技術によってレジストを加工し、＜１−１００＞ＧａＮ方向に延びる複数のバンドからなるストライプパターンＧを形成する。続いて、ドライエッチングによりストライプパターンＧから露出するｕ−ＧａＮ層１２を加工し、この部分に凹部１２１を形成する。このとき、凹部１２１の底面とｕ−ＧａＮ層１２の表面との段差は、約５０００Åにすることが好ましい。なお、上記ストライプパターンＧは、上記のように設定される凹部１２１の幅及び間隔に基づいて形成される。
続いて、ＥＣＲスパッタ法を用いて、Ｓｉ３Ｎ４膜（図示省略）を堆積した後、リフトオフによってストライプパターンＧ及びその上のＳｉ３Ｎ４膜を除去する。こうすることで、図２（ｃ）に示すように、凹部１２１の底面及び側壁面にはＳｉ３Ｎ４からなるマスク層１２２が形成される。これに続いて、図３（ａ）に示すように、露出したｕ−ＧａＮ層１２を種結晶としてＭＯＶＰＥ法によってｕ−ＧａＮ層１３を再成長させる。
より詳細には、図４に示すように、凹部１２１の間に形成される突部１２３の上面、つまりｕ−ＧａＮ層１２の主面（表面（Ｃ面））を種結晶として、ｕ−ＧａＮ層１３を再成長させる。種結晶となるｕ−ＧａＮ層１２はＭＯＶＰＥ法により形成されているため、その主面は主としてＧａ原子によって構成される。そのため、突部１２３の上面からｕ−ＧａＮ層１３を再成長させると、このｕ−ＧａＮ層１３はまずｃ軸方向に再成長し、続いて再成長して形成されたＧａＮのＣ面及びＡ面を種結晶として、ｃ軸方向及びａ軸方向（＜１１−２０＞ＧａＮ方向）に延びながら横方向成長する。こうして、突部１２３の上面からは横方向に延びるウイング領域１３１が形成される。
このとき、ウイング領域１３１の下面、つまり凹部１２１と対向する面１３１ａは、主としてＮ原子面で構成される。このＮ原子面における結晶の成長速度は、反対側の面、つまりウイング領域１３１の上面（Ｇａ原子面）１３１ｂに比べて極端に遅く、これによりウイング領域１３１の下面では実質的に結晶が成長しない。したがって、ウイング領域１３１は上方及び横方向に成長していき、その結果、隣接するウイング領域１３１の先端が結合し、ｕ−ＧａＮ層１３が形成される。これにより、ウイング領域１３１の下方には空気層Ｓが形成される。なお、凹部１２１にはマスク層１２２が形成されているため、この部分に結晶が成長することはない。このように結晶成長を防止するという観点からは、マスク層１２２は、Ｓｉ３Ｎ４膜以外で形成されていてもよく、ＳｉＯ２等の誘電体膜やＷ等の高融点金属等を用いることもできる。
上記ｕ−ＧａＮ層１３の形成工程においては、凹部１２１の幅の広い領域と狭い領域とでは、ウイング領域１３１同士の結合するタイミングにずれが生じる。すなわち、凹部１２１の幅が狭い領域では、凹部１２１の幅の広い領域よりも、隣接するウイング領域１３１同士が早く結合する。しかしながら、このようにタイミングのずれが生じても、ｕ−ＧａＮ層１３を形成する際のＭＯＶＰＥ成長条件を適宜選択すると、供給する原料ガスの結晶表面におけるマイグレーションにより、最終的に得られるｕ−ＧａＮ層１３の表面を均一に平坦にすることができる。
このようにして膜厚が約５μｍのｕ−ＧａＮ層１３を形成した後、図３（ｂ）に示すように、ｕ−ＧａＮ層１３上にｕ−Ｇａｎ層１４、ｎ−ＧａＮ層１５、ｕ−ＧａＮ層１６、ＩｎＧａＮからなる活性層１７、ｐ−ＡｌＧａＮ層１８、及びｐ−ＧａＮ１９を順次堆積し積層体を形成する。その後、図３（ｃ）に示すように、ｎ−ＧａＮ層１５の一部が露出するまで、選択エッチングを行った後、露出したｎ−ＧａＮ層１５にｎ型電極２４を形成する。ｎ型電極２４上には、半田ボール２２を介して金線２３をワイヤボンディングする。一方、ｐ−ＧａＮ層１９上には、その全面に透光性のｐ型電極２０を形成した後、台座電極２１を形成し、この台座電極２１に半田ボール２５を介して金線２６をワイヤボンディングする。こうして、図１に示す発光ダイオードが形成される。
以上のように本実施形態によれば、活性層１７の下方のｕ−ＧａＮ層１３の下面と凹部１２１との間に空気層Ｓが形成されている。この空気層Ｓは屈折率が１であるため、活性層１７から下方に向かう光Ｒ（図１参照）はｕ−ＧａＮ層１３の下面と空気層Ｓとの界面で効率的に反射される。その結果、素子外部への光の取出効率を大きく向上することができる。ここで、従来例と本実施形態に係る発光素子とを比較すると、図８に示す従来例の構造では、ｕ−ＧａＮ層４３の下部にＳｉＯ２からなる誘電体マスク５４が形成されていたが、この誘電体マスク５４は空気よりも屈折率が大きいため、活性層４６からの多くの光がサファイア基板４１側へ透過したり、光の散乱や吸収が生じていた。その結果、光の取出効率が大きく低下していた。これに対して、本実施形態におけるｕ−ＧａＮ層１３と空気層Ｓとの界面の反射率は、従来例におけるｕ−ＧａＮ層４３と誘電体マスク５４との界面の反射率よりも２倍程度大きいため、光の取出効率を大きく増大することができる。また、このような高い取出効率を実現できることから、例えばブラッグ反射鏡のような反射効率を上げるための特別の構成が不要になる。
図５は、本実施形態及び従来例の発光ダイオードにおける、発光強度と注入電流との関係を示す図である。同図に示すように、本実施形態に係る発光ダイオードでは、上記のようにサファイア基板１１側への発光が、空気層Ｓによって素子外部へ効率よく反射されているため、注入電流がいずれの大きさであっても、従来例に比べて発光強度が大きくなっている。また、このように発光強度を大きくできるのは、後述するように、ｕ−ＧａＮ層１３において結晶欠陥が少ないことにも起因している。
また、本実施形態の発光ダイオードでは、次の効果を得ることもできる。上記のように、本実施形態の発光ダイオードでは、領域Ｌ１、Ｌ２の下方の領域で、上記のように凹部１２１の幅αを狭くしており、この領域での機械的強度を高くしている。これにより、台座電極２１及びｎ型電極２４に配線が施されても、その衝撃によって結晶の破損が生ずるのを防止することができる。特に、本実施形態のようにワイヤボンディングで配線を形成する場合には、機械によって連続的にワイヤをつまみ、半田ボールを通じて台座電極にワイヤを打ち込んでいるため、その時の衝撃が結晶構造に対して大きく作用する。したがって、このようなワイヤボンディングを採用する際に、上記のような構造にしておくと特に有利である。
なお、上記のように凹部１２１の幅を狭くすると、空気層Ｓの幅が狭くなり、上記のように取出効率を高くできないという問題がある。また、凹部１２１の幅が狭くなると低転位領域が狭くなるため高品位な結晶を形成できず、結果として発光強度が低下するという問題もある。しかしながら、領域Ｌ１、Ｌ２は遮光性を有しこの領域からの発光は予定されていないため、その下方の領域で凹部１２１の幅が狭くなることによって反射率が低下したり、結晶欠陥が多くなったとしても、素子全体の発光強度や取出効率に影響を与えることはない。
さらに、本実施形態に係る発光ダイオードでは、次のような効果を得ることもできる。すなわち、図８に示す従来例では、ｕ−ＧａＮ層５８を横方向成長させるための誘電体マスク５４が形成されているため、この誘電体マスク５４と横方向に成長するｕ−ＧａＮ層４３との間に界面ストレスが発生していた。そのため、ｃ軸結晶方位軸の配向性が不均一（チルト角が１°程度）になるとともに、横方向に成長したＧａＮ同士が結合する結合部で新たな結晶欠陥が生じるという問題があった。
これに対して、本実施形態に係る発光ダイオードでは、図４に示すように、選択横方向成長したウイング領域１３１は、ストレスフリーの状態で形成される。そのため、このウイング領域１３１では、ｃ軸結晶方位軸の配向性が不均一にならず、ウイング同士の結合もなめらかに行われる。その結果、新たな結晶欠陥が生ずるのを防止することができ、配向性が均一で高品質な結晶を形成することができる。そして、このような高品質の結晶を形成することができるため、特に活性層のＩｎ組成が小さい紫外光領域の発光ダイオードでは、発光効率、つまり同一注入電流に対する発光強度を増大することができ、しかもリーク電流を低減することができる。
また、このように結晶欠陥を低減することができるため、光の散乱が防止され、発光強度を向上できるという利点もある。また、ウイング領域１３１の裏面１３１ａ、つまり空気層Ｓとの界面は、主としてＮ原子から構成されているおり、原子層レベルで平坦な面を形成している。そのため、活性層１７から発せられる光を効率的に反射することができる。これに対し、従来例（図８）では、ｕ−ＧａＮ層４３と誘電体マスク５４とが接触するため、上記のような原子レベルでの平坦面を形成することができず、光の反射率は低くなっている。
以上、本発明の一実施形態について説明したが、本発明はこの実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。例えば、上記実施形態では、領域Ｌ３の下方における凹部１２１の幅βを、領域Ｌ１、Ｌ２の下方における凹部１２１の幅αの２倍以上としているが、これを無限大倍とすることもできる。すなわち、図６に示すように、領域Ｌ３の下方にのみ凹部１２１を形成し、領域Ｌ１、Ｌ２の下方に凹部を形成しないようにすることもできる。こうすることで、領域Ｌ１、Ｌ２の下方の機械的強度が大きく向上する。その結果、ワイヤボンディング等の配線形成工程において結晶が破損するのを確実に防止することができる。なお、このような構造にすると、領域Ｌ１、Ｌ２の下方の結晶の転位密度が大きくなったり、反射率が低下するという問題があるが、上述したように領域Ｌ１、Ｌ２は遮光性であるため、素子全体としての光の取出効率や発光効率に影響を与えることはない。
また、上記実施形態では、ＧａＮ層を種結晶として、ＧａＮ層を再成長させているが、種結晶層及び再成長層のうち少なくとも一方が、Ａｌ，Ｉｎ，Ａｓ，Ｐ等を含む混晶であってもよい。このような混晶の場合には、多結晶の析出物が生じやすくＧａＮに比べ選択成長が困難な場合もあるが、上記のように種結晶となるＧａＮ層に凹部１２１を形成すると、析出物はこの凹部１２１に生ずるため、横方向成長するウイング領域１３１と析出物とが接触するのを防止することができる。その結果、高品質な結晶を形成することができ、歩留まりを向上することができる。
上記実施形態では、種結晶となるＧａＮ層を低温バッファ層を介した２段階の成長によって形成しているが、単結晶となる種結晶であれば、他の方法を用いて形成することもできる。また、ｕ−ＧａＮ層の凹部の形成にリフトオフ・プロセスを用いたが、ｕ−ＧａＮ層にストライプ状の凹部を形成することができれば、この方法に限定はされない。
また、上記実施形態では、サファイア基板を用いているが、ＩＩＩ−Ｖ族化合物半導体、例えばＧａＮ、或いはＡｌＧａＮからなる基板によって構成することもできる。
さらに、上記実施形態では、発光ダイオードからの光の取出効率について説明したが、白色光を発光するダイオードに適用することもできる。すなわち、白色発光ダイオードは、発光素子から取り出された紫外〜青色光によってその周囲に配置された蛍光体を励起して白色発光させているものであるが、このような白色発光ダイオードに対しても、本発明に係る半導体発光素子を適用することができ、それによって、輝度を増大させ、且つ高い歩留まりで生産することが可能となる。
ところで、上記実施形態では、ｐ型電極を発光観測面とし、素子の上方へと発光する面発光タイプの半導体発光素子について説明したが、本発明は端面発光タイプのものにも適用することができる。以下、これについて図７を参照しつつ説明する。
図７に示すように、この半導体発光素子は端面発光を行うため、図１に示す発光ダイオードとは、ｎ−ＧａＮ層１５よりも上方の積層体の構成が相違する。すなわち、図７に示すように、ｎ−ＧａＮ層１５上には、ｎ−ＡｌＧａＮ層３１、ＩｎＧａＮ層３２、ｐ−ＡｌＧａＮ層３３、ｐ−ＧａＮ層３４がこの順で形成されている。また、図１とは異なり、この発光素子では、ｐ−ＧａＮ層３４上の一部にｐ型電極３５が形成されており、その上に台座電極２１、半田ボール２５、及び金線２６が設けられている。このとき、台座電極２１は、図１の発光ダイオードと同様に、幅の狭い空気層Ｓの上方に形成される。
そして、この発光素子では、端面発光を行うために、活性層であるＩｎＧａＮ層３２の厚みが狭く、これを挟むｎ−ＡｌＧａＮ層３１及びｐ−ＡｌＧａＮ層３３がクラッド層となっている。これにより、電流狭搾が行われ、ＩｎＧａＮ層３２からは同図の紙面に垂直な方向に光Ｅが発せられる。なお、この発光素子における電流注入領域は、結晶の品質が高い空気層Ｓの直上（同図の線Ｍ上）に設けられており、発光素子としての信頼性を向上させている。
産業上の利用可能性
本発明により、光の取出効率が高く、しかも発光効率の高い半導体発光素子及びその製造方法が提供される。
【図面の簡単な説明】
図１は、本発明に係る半導体発光素子の一実施形態を示す断面図である。
図２は、図１に示す半導体発光素子の製造方法を示す図である。
図３は、図１に示す半導体発光素子の製造方法を示す図である。
図４は、図１に示す半導体発光素子のｕ−ＧａＮ層の横方向成長を示す図である。
図５は、図１の半導体発光素子における注入電流と発光強度との関係を示す図である。
図６は、図１の半導体発光素子の他の例を示す断面図である。
図７は、本発明に係る半導体発光素子の他の実施形態を示す断面図である。
図８は、従来の半導体発光素子を示す断面図である。
図９は、ＥＬＯによって形成したＧａＮ結晶の転位の分布を模式的に表した図８の一部拡大図である。

Claims (12)

  1. 所定間隔をおいて帯状に形成された複数の凹部を上面に有する第１のＧａＮ系半導体層と、
    該第１のＧａＮ系半導体層上に形成される第２のＧａＮ系半導体層と、
    該第２のＧａＮ系半導体層上に形成され、ｎ型ＧａＮ系半導体層、活性層、及びｐ型ＧａＮ系半導体層を有する積層体と、
    前記積層体の一部が除去されて露出したｎ型ＧａＮ系半導体層上に形成されるｎ型電極と、
    前記ｐ型ＧａＮ系半導体層上に形成され、透光性を有するｐ型電極とを備え、
    該ｐ型電極は、発光観測面を構成しており、
    前記第２のＧａＮ系半導体層の下面と前記凹部との間に空気層が形成され、
    前記ｐ型電極及びｎ型電極上には、配線が施される遮光性領域が形成されており、
    前記複数の凹部のうち前記発光観測面の下方に形成される凹部の幅は、前記遮光性領域の下方に形成される凹部の幅よりも大きい、半導体発光素子。
  2. 前記発光観測面の下方に形成される凹部の幅は、前記遮光性領域の下方に形成される凹部の幅の２倍以上である、請求項１に記載の半導体発光素子。
  3. 前記発光観測面の下方に形成される凹部の幅は、６μｍ以上２０μｍ以下である、請求項２に記載の半導体発光素子。
  4. 前記遮光性領域の下方に形成される凹部の幅は、１μｍ以上６μｍ以下である、請求項２に記載の半導体発光素子。
  5. 前記遮光性領域の下方に形成される凹部間の突部の幅は、１μｍ以上６μｍ以下である、請求項２に記載の半導体発光素子。
  6. 前記遮光性領域には、ワイヤボンディングが施される、請求項１に記載の半導体発光素子。
  7. 第１のＧａＮ系半導体層の上面に、複数の帯状の凹部を所定間隔をおいて形成する工程と、
    選択横成長により前記凹部間の突部を起点として第２のＧａＮ系半導体層を形成するとともに、該第２のＧａＮ系半導体層の下面と前記凹部との間に空気層を形成する工程と、
    前記第２のＧａＮ系半導体層上に、ｎ型ＧａＮ系半導体層、活性層、及びｐ型ＧａＮ系半導体層を有する積層体を形成する工程と、
    前記積層体の一部を除去して前記ｎ型ＧａＮ系半導体層を露出させ、該ｎ型ＧａＮ系半導体層にｎ型電極を形成する工程と、
    前記ｐ型ＧａＮ系半導体層上に、透光性を有するｐ型電極を形成する工程と、
    前記ｐ型電極及びｎ型電極に、配線が施される遮光性領域を形成する工程と、を備え、
    前記複数の凹部のうち前記発光観測面の下方に形成される凹部の幅は、前記遮光性領域の下方に形成される凹部の幅よりも大きい、半導体発光素子の製造方法。
  8. 前記遮光性領域にはワイヤボンディングが施される、請求項７に記載の半導体発光素子の製造方法。
  9. 前記発光観測面の下方に形成される凹部の幅は、前記遮光性領域の下方に形成される凹部の幅の２倍以上である、請求項７に記載の半導体発光素子の製造方法。
  10. 前記発光観測面の下方に形成される凹部の幅は、６μｍ以上２０μｍ以下である、請求項９に記載の半導体発光素子の製造方法。
  11. 前記遮光性領域の下方に形成される凹部の幅は、１μｍ以上６μｍ以下である、請求項９に記載の半導体発光素子の製造方法。
  12. 前記遮光性領域の下方に形成される凹部間の突部の幅は、１μｍ以上６μｍ以下である、請求項９に記載の半導体発光素子の製造方法。
JP2004506102A 2002-05-15 2003-05-15 半導体発光素子及びその製造方法 Expired - Fee Related JP3911699B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002139609 2002-05-15
JP2002139609 2002-05-15
PCT/JP2003/006041 WO2003098710A1 (en) 2002-05-15 2003-05-15 Semiconductor light emitting element and production method therefor

Publications (2)

Publication Number Publication Date
JPWO2003098710A1 JPWO2003098710A1 (ja) 2005-09-22
JP3911699B2 true JP3911699B2 (ja) 2007-05-09

Family

ID=29544895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004506102A Expired - Fee Related JP3911699B2 (ja) 2002-05-15 2003-05-15 半導体発光素子及びその製造方法

Country Status (9)

Country Link
US (2) US7030417B2 (ja)
EP (3) EP1970969B1 (ja)
JP (1) JP3911699B2 (ja)
CN (1) CN100418236C (ja)
AT (2) ATE459107T1 (ja)
AU (1) AU2003234805A1 (ja)
DE (2) DE60326572D1 (ja)
TW (1) TWI265641B (ja)
WO (1) WO2003098710A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941140B2 (en) 2012-03-22 2015-01-27 Samsung Electronics Co., Ltd. Light-emitting device including nitride-based semiconductor omnidirectional reflector
WO2017010715A1 (ko) * 2015-07-16 2017-01-19 엘지이노텍(주) 발광소자

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034055B1 (ko) 2003-07-18 2011-05-12 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR20050077902A (ko) * 2004-01-29 2005-08-04 엘지전자 주식회사 질화물 반도체 박막의 성장 방법
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
DE102005010821B4 (de) * 2005-03-07 2007-01-25 Technische Universität Berlin Verfahren zum Herstellen eines Bauelements
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
KR20090045310A (ko) * 2006-08-06 2009-05-07 라이트웨이브 포토닉스 인코포레이티드 하나 이상의 공진 반사기를 갖는 3족 질화물 발광소자 및 그 소자를 위한 반사 설계된 성장 템플릿 및, 방법
US7915624B2 (en) 2006-08-06 2011-03-29 Lightwave Photonics, Inc. III-nitride light-emitting devices with one or more resonance reflectors and reflective engineered growth templates for such devices, and methods
JP2008066702A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 固体撮像素子及びカメラ
KR101316120B1 (ko) * 2006-12-28 2013-10-11 서울바이오시스 주식회사 양극 알루미늄산화를 이용한 산란 중심을 구비하는 발광 소자 제조방법 및 그 발광 소자
KR100767258B1 (ko) 2007-05-15 2007-10-17 주식회사 시스넥스 질화물 반도체 발광소자 및 이의 제조방법
JP5045418B2 (ja) * 2007-11-28 2012-10-10 三菱化学株式会社 ＧａＮ系ＬＥＤ素子、ＧａＮ系ＬＥＤ素子の製造方法およびＧａＮ系ＬＥＤ素子製造用テンプレート
KR20100126437A (ko) 2008-02-25 2010-12-01 라이트웨이브 포토닉스 인코포레이티드 전류-주입/터널링 발광소자 및 방법
US9070827B2 (en) 2010-10-29 2015-06-30 Epistar Corporation Optoelectronic device and method for manufacturing the same
KR101068158B1 (ko) 2009-05-12 2011-09-27 전북대학교산학협력단 에어면을 포함하는 발광소자 및 그 제조방법
KR101068157B1 (ko) 2009-05-12 2011-09-27 전북대학교산학협력단 에어패스를 포함하는 발광소자 및 그 제조방법
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
JP5647497B2 (ja) * 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、その製造方法、半導体デバイス及びその製造方法
WO2010143778A1 (ko) 2009-06-10 2010-12-16 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP2011023537A (ja) 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法
CN104795314B (zh) 2009-08-26 2018-02-09 首尔伟傲世有限公司 制造发光装置的方法
JP4881492B2 (ja) * 2009-09-17 2012-02-22 株式会社東芝 半導体発光素子
KR101631599B1 (ko) 2009-12-02 2016-06-27 삼성전자주식회사 발광 소자 및 그 제조 방법
JP5961557B2 (ja) 2010-01-27 2016-08-02 イェイル ユニヴァーシティ ＧａＮデバイスのための導電率ベースの選択的エッチング及びその用途
JP5570838B2 (ja) 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
JP5508539B2 (ja) * 2010-09-30 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
CN102194941A (zh) * 2010-11-16 2011-09-21 华灿光电股份有限公司 内置空腔的高效率发光二极管及其制备方法
TWI419367B (zh) 2010-12-02 2013-12-11 Epistar Corp 光電元件及其製造方法
CN102544287B (zh) * 2010-12-10 2016-06-22 晶元光电股份有限公司 光电元件及其制造方法
WO2012091311A2 (en) * 2010-12-28 2012-07-05 Seoul Opto Device Co., Ltd. High efficiency light emitting diode
CN102544249A (zh) * 2010-12-31 2012-07-04 展晶科技(深圳)有限公司 发光二极管晶粒及其制作方法
CN102623580B (zh) * 2011-01-27 2015-05-06 晶元光电股份有限公司 光电元件及其制造方法
US8536056B2 (en) * 2011-08-22 2013-09-17 Nanya Technology Corporation Method of forming conductive pattern
JP5743806B2 (ja) * 2011-08-23 2015-07-01 シャープ株式会社 窒化物半導体発光素子、窒化物半導体発光装置、及び窒化物半導体発光素子の製造方法
US10052848B2 (en) 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
US20140008660A1 (en) * 2012-03-14 2014-01-09 Lightwave Photonics, Inc. Materials, structures, and methods for optical and electrical iii-nitride semiconductor devices
TW201347231A (zh) * 2012-05-04 2013-11-16 Lextar Electronics Corp 發光二極體元件
US9583353B2 (en) * 2012-06-28 2017-02-28 Yale University Lateral electrochemical etching of III-nitride materials for microfabrication
US9221289B2 (en) 2012-07-27 2015-12-29 Apple Inc. Sapphire window
US9232672B2 (en) 2013-01-10 2016-01-05 Apple Inc. Ceramic insert control mechanism
CN104103722B (zh) 2013-04-15 2017-03-01 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
CN107078190B (zh) 2014-09-30 2020-09-08 耶鲁大学 用于GaN垂直微腔面发射激光器(VCSEL)的方法
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
EP3298624B1 (en) 2015-05-19 2023-04-19 Yale University A method and device concerning iii-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components
US10263144B2 (en) 2015-10-16 2019-04-16 Robbie J. Jorgenson System and method for light-emitting devices on lattice-matched metal substrates
US10170303B2 (en) 2016-05-26 2019-01-01 Robbie J. Jorgenson Group IIIA nitride growth system and method
CN106449933B (zh) * 2016-09-08 2018-11-06 华灿光电（浙江）有限公司 一种发光二极管芯片及其制备方法
KR102611981B1 (ko) * 2017-10-19 2023-12-11 삼성전자주식회사 발광 장치 및 그 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01104031A (ja) * 1987-07-03 1989-04-21 Ajinomoto Co Inc フッ素系化合物及び液晶組成物
CN100485985C (zh) * 1997-01-09 2009-05-06 日亚化学工业株式会社 氮化物半导体元器件
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JP3516433B2 (ja) * 1997-12-19 2004-04-05 昭和電工株式会社 化合物半導体発光素子
JP3301601B2 (ja) * 1998-01-27 2002-07-15 日亜化学工業株式会社 窒化物半導体発光素子
JP3620269B2 (ja) * 1998-02-27 2005-02-16 豊田合成株式会社 ＧａＮ系半導体素子の製造方法
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
JP3987660B2 (ja) * 1998-07-31 2007-10-10 シャープ株式会社 窒化物半導体構造とその製法および発光素子
US6940098B1 (en) * 1999-03-17 2005-09-06 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP3571641B2 (ja) * 1999-11-15 2004-09-29 松下電器産業株式会社 窒化物半導体素子
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP2001177145A (ja) * 1999-12-21 2001-06-29 Toshiba Electronic Engineering Corp 半導体発光素子およびその製造方法
JP3614070B2 (ja) * 2000-01-17 2005-01-26 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP2001217503A (ja) * 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd ＧａＮ系半導体発光素子およびその製造方法
JP4665286B2 (ja) * 2000-03-24 2011-04-06 三菱化学株式会社 半導体基材及びその製造方法
TW518767B (en) 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP4406999B2 (ja) * 2000-03-31 2010-02-03 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US6608360B2 (en) * 2000-12-15 2003-08-19 University Of Houston One-chip micro-integrated optoelectronic sensor
JP4683730B2 (ja) * 2001-01-04 2011-05-18 シャープ株式会社 窒化物半導体発光素子とこれを含む装置
US7352006B2 (en) * 2004-09-28 2008-04-01 Goldeneye, Inc. Light emitting diodes exhibiting both high reflectivity and high light extraction

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941140B2 (en) 2012-03-22 2015-01-27 Samsung Electronics Co., Ltd. Light-emitting device including nitride-based semiconductor omnidirectional reflector
WO2017010715A1 (ko) * 2015-07-16 2017-01-19 엘지이노텍(주) 발광소자
US10707375B2 (en) 2015-07-16 2020-07-07 Lg Innotek Co., Ltd. Light emitting device

Also Published As

Publication number Publication date
CN1653624A (zh) 2005-08-10
ATE459107T1 (de) 2010-03-15
TW200403867A (en) 2004-03-01
DE60326572D1 (de) 2009-04-23
TWI265641B (en) 2006-11-01
EP1508922A4 (en) 2006-09-13
EP1508922B1 (en) 2009-03-11
EP1508922A1 (en) 2005-02-23
DE60331490D1 (de) 2010-04-08
EP1970969A1 (en) 2008-09-17
US7030417B2 (en) 2006-04-18
US20040021147A1 (en) 2004-02-05
EP1970969B1 (en) 2010-02-24
AU2003234805A1 (en) 2003-12-02
JPWO2003098710A1 (ja) 2005-09-22
US7470608B2 (en) 2008-12-30
CN100418236C (zh) 2008-09-10
EP1814166A1 (en) 2007-08-01
WO2003098710A1 (en) 2003-11-27
US20060145165A1 (en) 2006-07-06
ATE425557T1 (de) 2009-03-15

Similar Documents

Publication Publication Date Title
JP3911699B2 (ja) 半導体発光素子及びその製造方法
JP3882539B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
JP3815335B2 (ja) 半導体発光素子及びその製造方法
JP3899936B2 (ja) 半導体発光素子及びその製造方法
US9054269B2 (en) Semiconductor light-emitting device
JP4345776B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
US20220285505A1 (en) Indium-gallium-nitride structures and devices
JP2002270893A (ja) 半導体発光素子、表示装置、半導体発光素子の製造方法及び半導体レーザーの製造方法
JP2011009382A (ja) 半導体発光素子
JP2005252086A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
US20240120708A1 (en) Light-emitting body, method and apparatus for manufacturing light-emitting body, light-emitting element and method for manufacturing light-emitting element, and electronic device
JP2003218468A (ja) 半導体レーザ素子及びその製造方法
JP3948236B2 (ja) 半導体発光素子及びその製造方法
JP2002335049A (ja) 窒化ガリウム系素子用半導体基板
JP2004304195A (ja) ＧａＮ基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070119

R150 Certificate of patent or registration of utility model

Ref document number: 3911699

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140209

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees