WO2017010715A1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
WO2017010715A1
WO2017010715A1 PCT/KR2016/007174 KR2016007174W WO2017010715A1 WO 2017010715 A1 WO2017010715 A1 WO 2017010715A1 KR 2016007174 W KR2016007174 W KR 2016007174W WO 2017010715 A1 WO2017010715 A1 WO 2017010715A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
growth prevention
groove
light emitting
prevention layer
Prior art date
Application number
PCT/KR2016/007174
Other languages
English (en)
French (fr)
Inventor
성연준
Original Assignee
엘지이노텍(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍(주) filed Critical 엘지이노텍(주)
Priority to US15/736,263 priority Critical patent/US10707375B2/en
Publication of WO2017010715A1 publication Critical patent/WO2017010715A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the embodiment relates to a light emitting device, and more particularly, to a light emitting device having an improved quality of a nitride-based light emitting structure.
  • Group 3-5 compound semiconductors such as GaN and AlGaN, are widely used for optoelectronics and electronic devices due to many advantages, such as having a wide and easy to adjust band gap energy.
  • the nitride-based semiconductor layer grown on the sapphire substrate which is an insulating substrate, has a large lattice constant mismatch because the substrate and the light emitting structure are heterogeneous materials, and the difference in thermal expansion coefficient between them is also deteriorated. Dislocations, melt-backs, cracks, pits, surface morphology defects, and the like may occur.
  • 1 and 2 illustrate the growth of a conventional nitride semiconductor.
  • FIG. 1 is a view showing an ELOG growth method.
  • a mask with silicon oxide (SiO 2) in the middle of the nitride-based semiconductor (GaN) grown on the substrate (substrate), the nitride-based semiconductor grown in the region between the mask not only vertical growth but also horizontal growth over the mask, Defects can be removed in the area above the mask.
  • FIG. 2 is a diagram illustrating a Pendeo growth method.
  • the substrate is etched to form a groove, and the nitride-based semiconductor layer is grown on the substrate where the groove is not formed.
  • nitride-based semiconductors grown in some regions of the substrate may be vertically grown and horizontally grown to form nitride-based semiconductor layers in all regions of the upper substrate.
  • etching to the sapphire substrate is essential, which increases the processing time and makes it difficult to etch the accurate pattern on the sapphire substrate.
  • Embodiments provide a light emitting device having high quality by reducing crystal defects such as dislocations in growth of a light emitting structure.
  • Embodiments may include a first conductivity type semiconductor layer including a first layer and a second layer; An active layer on the first conductivity type semiconductor layer; A second conductivity type semiconductor layer on the active layer; And a first electrode and a second electrode respectively disposed on the first conductive semiconductor layer and the second conductive semiconductor layer, wherein the first layer includes a plurality of first grooves.
  • a light emitting device in which a growth prevention layer is disposed on a bottom surface and a side surface of one groove.
  • the growth prevention layer may be made of a material selected from the group consisting of SiO 2, Si 3 N 4, SiC, Al 2 O 3, AlN, HfO 2, TiO 2, ZrO 2, Ta 2 O 3, Cr, Ta, Mo, and W.
  • the second layer may be partially inserted into the upper portion of the first groove.
  • a void may be formed in a portion of the first groove.
  • the growth prevention layer may have a thickness in the upper region of the first groove smaller than the thickness in the lower region of the first groove.
  • the growth prevention layer may have an inclination at the side surface of the first groove.
  • the growth prevention layer may have a height in a region in contact with the side surface of the first groove higher than a height in a region in contact with the inside of the first groove.
  • the height from the bottom surface of the growth prevention layer to the top surface of the growth prevention layer may be between 200 nanometers and 2000 nanometers.
  • An angle formed between a boundary of the growth prevention layer in a region in contact with the side surface of the first groove and a boundary of the growth prevention layer in a region in contact with the inside of the first groove may be 70 degrees or less.
  • the growth prevention layer may have an inclination at the side of the first groove, the second layer may be partially inserted into an upper portion of the first groove, and an end of the second layer may be disposed at the side of the growth prevention layer.
  • Another embodiment includes a first conductivity type semiconductor layer including a first layer and a second layer; An active layer on the first conductivity type semiconductor layer; A second conductivity type semiconductor layer on the active layer; And a first electrode and a second electrode respectively disposed on the first conductive semiconductor layer and the second conductive semiconductor layer, wherein the first layer includes a plurality of first grooves.
  • the first growth prevention layer and the second growth prevention layer are disposed on the bottom surface and the side surface of the first groove, and the height of the highest point of the first growth prevention layer in contact with the first layer is higher than the height of the highest point of the second growth prevention layer.
  • an element Provided is an element.
  • the height difference between the highest point of the first growth prevention layer and the highest point of the second growth prevention layer may be 200 nanometers to 2000 nanometers.
  • the second layer may be spaced apart from the second growth prevention layer.
  • the sum of the thickness of the first growth prevention layer and the thickness of the second growth prevention layer may be 30 nanometers or more.
  • An insulating substrate may be disposed under the first conductive semiconductor layer.
  • the growth prevention layer is disposed in the first groove on the first layer, the second layer grows in the horizontal direction, and is formed in the region corresponding to the first groove, and the dislocation is blocked in the second layer.
  • the quality of the nitride semiconductor can be improved.
  • voids may be formed in the first groove to scatter light emitted from the active layer and proceed to the lower region, thereby improving light extraction efficiency of the light emitting device.
  • 1 and 2 is a view showing the growth of a conventional nitride-based semiconductor
  • 3A is a cross-sectional view of a first embodiment of a light emitting element
  • 3B is an enlarged view of 'A' of FIG. 3A
  • 3C is a cross-sectional view of a second embodiment of a light emitting element
  • 3D is a sectional view of a third embodiment of a light emitting element
  • 3E is an enlarged view of 'B' of FIG. 3E
  • 5A is a view illustrating a growth prevention layer formed on a nitride based semiconductor layer
  • 5B is a view showing that the second layer is grown after the growth prevention layer is grown
  • FIG. 6 is a view illustrating an embodiment of a light emitting device package in which a light emitting device is disposed.
  • the above (up) or below (on) or under) when described as being formed on “on” or “under” of each element, the above (up) or below (on) or under) includes two elements in which the two elements are in direct contact with each other or one or more other elements are formed indirectly between the two elements.
  • the above (up) or below (on) or under) when expressed as “on” or “under”, it may include the meaning of the downward direction as well as the upward direction based on one element.
  • relational terms such as “first” and “second”, “upper / upper / up” and “lower / lower / lower”, etc., which are used hereinafter, are used to refer to any physical or logical relationship or order between such entities or elements. May be used only to distinguish one entity or element from another entity or element without necessarily requiring or implying.
  • FIG. 3A is a cross-sectional view of a first embodiment of the light emitting device
  • FIG. 3B is an enlarged view of 'A' of FIG. 3A.
  • the light emitting device 100 includes a first conductive semiconductor layer including a first layer 122a and a second layer 122b, an active layer 124, and a second conductive semiconductor layer 126. And a light transmissive conductive layer 140, and a first electrode 162 and a second electrode 166.
  • the light emitting structure includes a first conductive semiconductor layer, an active layer 124, and a second conductive semiconductor layer 126.
  • a first layer 122a which is a first conductive semiconductor layer, is used as a substrate without a heterogeneous substrate. Can be.
  • the first conductivity type semiconductor layer may be implemented with compound semiconductors such as -V group and -VI group, and the first conductivity type dopant may be doped.
  • the first conductive semiconductor layer is a semiconductor material having a compositional formula of Al x In y Ga (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1), AlGaN, GaN, InAlGaN, AlGaAs, It may be formed of any one or more of GaP, GaAs, GaAsP, AlGaInP.
  • the first conductivity type dopant may include an n type dopant such as Si, Ge, Sn, Se, Te, or the like.
  • a plurality of first grooves are formed on the first layer 122a, but the shape or size of each of the first grooves may not be the same.
  • the growth prevention layer 130 may be disposed on the bottom and side surfaces of the first groove, and the growth prevention layer 130 may include SiO 2, Si 3 N 4, SiC, Al 2 O 3, AlN, HfO 2, TiO 2, ZrO 2, Ta 2 O 3, Cr, Ta, Mo, and the like. It may be made of a material selected from the group consisting of W.
  • the growth prevention layer 130 may contact the first layer 122a at the bottom and side surfaces of the groove, and the area partitioned into the bottom surface and side surfaces of the growth prevention layer 130 may be referred to as a second groove.
  • the width and height of the groove may be smaller than the width and height of the first groove.
  • the second layer 122b may be grown after the growth of the first layer 122a and the formation of the first groove and the disposition of the growth prevention layer 130, and a portion of the lower region of the second layer 122b may be formed in the first groove. It can be inserted at the top of the.
  • the entirety of the second layer 122b does not fill the first grooves to the second grooves, and a void may be formed in the first grooves to the second grooves, and air may be filled in the voids. .
  • the growth prevention layer 130 may cover the entire bottom surface of the first groove, and the growth prevention layer 130 may not be disposed on a portion of the upper region of the side surface of the first groove.
  • the thickness t2 at the side surface of the growth prevention layer 130 may be thinner than the thickness t1 at the bottom surface.
  • the thickness t2 at the side of the growth prevention layer 130 may be, for example, 30 nanometers or more.
  • the thickness t2 at the side surface of the growth prevention layer 130 may be thinner in the upper region than in the lower region of the first groove. That is, as shown in FIG. 3B, the growth prevention layer 130 may be disposed to have an inclination at the side of the first groove, and the height of the region in contact with the side of the first groove may contact the inside of the groove. It can be higher than the height at.
  • the angle ⁇ 1 formed between the boundary of the growth prevention layer 130 in the region in contact with the side surface of the first groove and the boundary of the growth prevention layer 130 in the region in contact with the inside of the first groove is 70 degrees or less. Can be.
  • a portion of the second layer 122b may be disposed in contact with the inclined portion of the end of the growth prevention layer 130, and the lower surface of the second layer 122b inserted into the first groove may be the aforementioned growth prevention layer.
  • the lower surface of the second layer 122b inserted into the first groove may be located at the side of the growth prevention layer 130, as shown in FIG. 3C. .
  • the height h1 from the bottom surface of the growth prevention layer 130 to the highest point of the growth prevention layer 130 may be 200 nanometers to 2000 nanometers.
  • the height h1 in an area in contact with the side surface of the first groove from the bottom surface of the growth prevention layer 130 may be at least 100 nanometers greater than the height h2 in an area in contact with the inside of the first groove.
  • the active layer 124 is disposed between the first layer 122b and the second conductivity type semiconductor layer 126, and has a single well structure, a multiple well structure, a single quantum well structure, and a multi quantum well (MQW). It may include any one of a multi quantum well structure, a quantum dot structure or a quantum line structure.
  • the active layer 124 is formed of a well layer and a barrier layer, for example, AlGaN / AlGaN, InGaN / GaN, InGaN / InGaN, AlGaN / GaN, InAlGaN / GaN, GaAs (InGaAs) / It may be formed of one or more pair structures of AlGaAs and GaP (InGaP) / AlGaP, but is not limited thereto.
  • the well layer may be formed of a material having an energy band gap smaller than the energy band gap of the barrier layer.
  • the second conductivity type semiconductor layer 126 may be formed of a semiconductor compound.
  • the second conductivity-type semiconductor layer 126 may be implemented with compound semiconductors such as -V group and -VI group, and the second conductivity-type dopant may be doped.
  • the second conductive semiconductor layer 126 may be formed of, for example, a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1), AlGaN, GaN AlInN, One or more of AlGaAs, GaP, GaAs, GaAsP, and AlGaInP may be formed.
  • the second conductivity-type semiconductor layer 326 may be formed of Al x Ga (1-x) N.
  • the second conductive dopant may be a p-type dopant such as Mg, Zn, Ca, Sr, or Ba.
  • the second conductivity-type semiconductor layer 126 may be formed as a single layer or a multilayer, but is not limited thereto.
  • an electron blocking layer may be disposed between the active layer 124 and the second conductive semiconductor layer 126.
  • the electron blocking layer may have a superlattice structure, for example, AlGaN doped with a second conductivity type dopant may be disposed, and GaN having a different composition ratio of aluminum may be formed as a layer. It may be arranged alternately with each other.
  • the light-transmissive conductive layer 140 is disposed on the second conductivity-type semiconductor layer 126.
  • the transparent conductive layer 140 may be made of indium tin oxide (ITO).
  • the first electrode 162 is disposed on the second layer 122b that is mesa-etched from the second conductivity-type semiconductor layer 126 to the active layer 124 and the portion of the second layer 122b, and is exposed to light.
  • the second electrode 166 may be disposed on the layer 140.
  • the first electrode 162 and the second electrode 166 include at least one of aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu), and gold (Cu). Or it may be formed in a multilayer structure.
  • a passivation layer may be disposed on the exposed side of the light emitting structure to protect and insulate the light emitting structure from foreign matters.
  • 3C is a sectional view of a second embodiment of a light emitting element.
  • the light emitting device 200 is the same as the first embodiment described above, but the first layer 222a may be disposed on the substrate 210.
  • the substrate 210 may be formed of a material suitable for growth of a semiconductor material or a carrier wafer, may be formed of a material having excellent thermal conductivity, and may include a conductive substrate or an insulating substrate. For example, at least one of sapphire (Al 2 O 3), SiO 2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 may be used.
  • the light emitting device 100 according to the first embodiment was grown using a nitride semiconductor, for example, GaN, but the light emitting device 200 according to the second embodiment grew a nitride semiconductor on an insulating substrate 210. There is a difference.
  • FIG. 3D is a cross-sectional view of a third embodiment of the light emitting device
  • FIG. 3E is an enlarged view of 'B' of FIG. 3E.
  • the light emitting device 400 according to the present embodiment is similar to the light emitting device 100 according to the first embodiment, except that the growth prevention layer 430 includes the first growth prevention layer 430a and the second growth prevention layer 430b. There is this.
  • the first growth prevention layer 430a and the second growth prevention layer 430b may be made of the same material, for example, SiO 2, Si 3 N 4, SiC, Al 2 O 3, AlN, HfO 2, TiO 2, ZrO 2, Ta 2 O 3, Cr, Ta, Mo, and It may be made of a material selected from the group consisting of W.
  • the first growth prevention layer 430a may be disposed on the bottom and side surfaces of the first groove, and the first growth prevention layer 430a may contact the first layer 422a on the bottom and side surfaces of the groove.
  • the second growth prevention layer 430b may be disposed on the bottom and side surfaces of the first growth prevention layer 430a.
  • the region partitioned into the bottom and side surfaces of the growth prevention layer 430 may be referred to as a second groove.
  • the width and height of the two grooves may be smaller than the width and height of the first groove.
  • the second layer 422b may be grown after the growth of the first layer 422a and the formation of the first groove and the disposition of the growth prevention layer 430, and a portion of the lower region of the second layer 422b may be formed in the first groove. It can be inserted at the top of the.
  • the entirety of the second layer 422b does not fill the first to second grooves, and a void may be formed in the first to second grooves, and air may be filled in the voids. .
  • the first growth prevention layer 430 may cover the entire bottom surface of the first groove, and the first growth prevention layer 430 may not be disposed on a portion of the upper region of the side surface of the first groove.
  • the thicknesses t3 and t4 of the first growth prevention layer 430 and the second growth prevention layer 430b may be the same.
  • the sum of the thicknesses t3 and t4 of the first growth prevention layer 430 and the second growth prevention layer 430b may be 30 nanometers or more, and may be the same as the bottom surface of the groove.
  • the height h3 from the bottom surface of the first growth prevention layer 430a to the highest point of the second growth prevention layer 430b may be 200 nanometers to 2000 nanometers.
  • the first growth prevention layer 430a at the side surface of the first groove may be disposed higher than the second growth prevention layer 430b.
  • the height h3 from the bottom surface of the first growth prevention layer 430a to the top surface of the second growth prevention layer 430 and the height h4 from the bottom surface to the top surface of the second growth prevention layer 430b At least 100 nanometers in size.
  • An end of the second layer 422b inserted into the first groove may contact the side surface of the first growth prevention layer 430a, but may be disposed without contacting the second growth prevention layer 430b.
  • 4A to 4F are views showing one embodiment of a manufacturing process of the first embodiment of the light emitting device.
  • a first groove is formed using the mask 300.
  • the width w1 and the height h1 of the first groove may vary depending on the size of the growth prevention layer 130 described later.
  • the growth prevention layer 130 is formed on the bottom surface and the side surface of the first groove in FIG. 4B.
  • the growth prevention layer 130 may be disposed in the entire region of the bottom surface of the first groove, and may be disposed in the entire region except for a part of the upper region of the side surface of the first groove, as described with reference to FIG. 3A.
  • the end of the growth prevention layer 130 may be disposed with an inclination at the side.
  • the second layer 122b is grown on the first layer 122a. Seeds for growing the second layer 122b are sown on the exposed surfaces of the first layer 122a, with the second layer (at the exposed surface of the first layer 122a, as shown in FIG. 4C). 122b) grows in the horizontal direction in addition to the growth in the vertical direction.
  • the second layer 122b grows in the horizontal direction, as shown in FIG. 4D, the second layer 122b is grown to cover the upper region corresponding to the first groove.
  • the second layer 122b may grow to fill the first groove except for the shown void region, and in FIG. 4D, the lower surface of the second layer 122b may grow to the inclined region of the upper portion of the growth prevention layer 130. In fact, as shown in FIG. 3C, it may grow to a part of the side surface of the growth prevention layer 130. That is, the second layer 122b may partially grow in the downward direction along with the horizontal growth. And, even if some of the seed (seed) for the growth of the second layer (122b) is sprayed on the surface of the growth prevention layer 130 may not grow into a nitride-based semiconductor layer.
  • the quality of the nitride semiconductor can be improved.
  • the growth of the nitride semiconductor is not performed in the growth preventing layer 130, a void is formed in the first groove, and the light extraction efficiency of the light emitting device is improved by scattering light emitted from the active layer 124 and traveling to the lower region. Can be improved.
  • the active layer 124 and the transparent conductive layer 140 may be grown on the second layer 122b.
  • a mesa is etched from the transmissive conductive layer 140 to a portion of the second conductive semiconductor layer 126, the active layer 124, and the second layer 122b to form the second layer 122b.
  • the first electrode 162 may be disposed on the etched and exposed second layer 122b, and the second electrode 166 may be disposed on the transparent conductive layer 140.
  • FIG. 5A is a view showing a growth prevention layer formed on a nitride based semiconductor layer
  • FIG. 5B is a view showing that a second layer is grown after growth of the growth prevention layer.
  • the growth prevention layer SiO 2 is grown on the side surface of the nitride semiconductor layer GaN, and in FIG. 5B, a second layer is grown after the growth prevention layer SiO 2 is grown to fill a portion of the void. .
  • FIG. 6 is a view illustrating an embodiment of a light emitting device package in which a light emitting device is disposed.
  • the light emitting device package 500 includes a body 510 in which a cavity is formed, a first lead frame 521 and a second lead frame 522 installed in the body 510, and a first lead installed in the body 510.
  • the light emitting device 100 according to the above-described embodiments electrically connected to the frame 521 and the second lead frame 522, and a molding part 550 formed in the cavity.
  • the body 510 may include a silicon material, a synthetic resin material, or a metal material.
  • a conductive material such as a metal material, although not shown, an insulating layer is coated on the surface of the body 510 to prevent an electrical short between the first and second lead frames 521 and 522. Can be.
  • the first lead frame 521 and the second lead frame 522 are electrically separated from each other, and supply a current to the light emitting device 100.
  • the first lead frame 521 and the second lead frame 522 may increase light efficiency by reflecting light generated from the light emitting device 100, and heat generated from the light emitting device 100. Can be discharged to the outside.
  • the molding part 550 may surround and protect the light emitting device 100.
  • a phosphor 555 is included on the molding part 550 to change the wavelength of light emitted from the light emitting device 100.
  • the phosphor 555 may be a YAG-based phosphor, a Nitride-based phosphor, or a Silicate. A series of phosphors can be used.
  • the light of the first wavelength region emitted from the light emitting device 100 is excited by the phosphor 555 and converted into the light of the second wavelength region, and the light of the second wavelength region passes through the lens (not shown).
  • the light path can be changed.
  • the light emitting device package 500 may be mounted as one or a plurality of light emitting devices according to the above embodiments, but is not limited thereto.
  • the above-described light emitting device to light emitting device package may be used as a light source of the lighting system, for example, may be used in the backlight unit and the lighting device of the image display device.
  • a backlight unit of the image display device When used as a backlight unit of the image display device may be used as an edge type backlight unit or a direct type backlight unit, when used as a lighting device may be used for a luminaire or a bulk type light source.
  • the quality of the nitride semiconductor may be improved, and the light extraction efficiency of the light emitting device may be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 제1 층과 제2 층을 포함하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상의 활성층; 상기 활성층 상의 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 배치된 제1 전극과 제2 전극을 포함하고, 상기 제1 층은 복수 개의 제1 그루브(groove)를 포함하고, 상기 제1 그루브의 바닥면과 측면에 성장 방지층이 배치된 발광소자를 제공한다.

Description

발광소자
실시예는 발광소자에 관한 것으로, 보다 상세하게는 질화물계 발광 구조물의 품질이 향상된 발광소자에 관한 것이다.
GaN, AlGaN 등의 3-5 족 화합물 반도체는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점으로 인해 광 전자 공학 분야(optoelectronics)와 전자 소자를 위해 등에 널리 사용된다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
발광소자는 질화물계 반도체인 GaN을 발광 구조물로 사용할 수 있으며, 발광 구조물은 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
절연성 기판인 사파이어 기판에서 성장되는 질화물계 반도체층은, 기판과 발광 구조물은 이종의 재료이므로 격자 상수 부정합(lattice mismatch)이 매우 크고 이들 사이에 열 팽창 계수 차이도 매우 크기 때문에, 결정성을 악화시키는 전위(dislocation), 멜트 백(melt-back), 크랙(crack), 피트(pit), 표면 모폴로지(surface morphology) 불량 등이 발생할 수 있다.
상술한 문제점들 중 특히 전위 발생을 억제하기 위하여 ELOG(epixatial lateral over-growth) 성장 방식이나 Pendeo 성장방식이 제안되었다.
도 1 및 도 2는 종래의 질화물계 반도체의 성장을 나타낸 도면이다.
도 1은 ELOG 성장 방식을 나타낸 도면이다. 기판(substrate) 상에서 성장되는 질화물계 반도체(GaN)의 중간에 실리콘 산화물(SiO2) 등으로 마스크를 형성하여, 마스크 사이의 영역에서 성장되는 질화물계 반도체가 수직 성장 뿐만 아니라 마스크 위로 수평 성장을 하여, 마스크 상부의 영역에서는 결함을 제거할 수 있다.
도 2는 Pendeo 성장 방식을 나타낸 도면이다. 기판(substrate)을 식각하여 그루브(groove)를 형성하고, 그루브가 형성되지 않은 기판의 상부에서 질화물계 반도체층을 성장시킨다. 이때, 기판의 일부 영역에서 성장되는 질화물계 반도체는 수직 성장 및 수평 성장을 하여, 기판 상부의 전영역에서 질화물계 반도체층이 형성될 수 있다.
그러나, 종래의 질화물계 반도체의 성장은 다음과 같은 문제점이 있다.
ELOG 방식의 경우 마스크로 사용되는 실리콘 산화물과 GaN과의 마찰로 인하여 틸트(tilt)가 발생하여 전위가 발생할 수 있다. 또한, 마스크 위에서 수평 성장을 하며 마스크 상부의 전영역에서도 질화물계 반도체가 성장하는데 시간이 증가할 수 있다.
Pendeo 방식의 경우 사파이어 기판까지의 식각이 필수적인데, 공정 시간이 증가하고 또한 사파이어 기판에 정확한 패턴을 식각하기가 어렵다.
실시예는 발광 구조물의 성장에서 전위 등의 결정 결함을 감소하여 품질이 우수한 발광소자를 제공하고자 한다.
실시예는 제1 층과 제2 층을 포함하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상의 활성층; 상기 활성층 상의 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 배치된 제1 전극과 제2 전극을 포함하고, 상기 제1 층은 복수 개의 제1 그루브(groove)를 포함하고, 상기 제1 그루브의 바닥면과 측면에 성장 방지층이 배치된 발광소자를 제공한다.
성장 방지층은, SiO2, Si3N4, SiC, Al2O3, AlN, HfO2, TiO2, ZrO2, Ta2O3, Cr, Ta, Mo 및 W로 구성되는 군으로부터 선택되는 물질로 이루어질 수 있다.
제2 층은, 상기 제1 그루브의 상부에 일부가 삽입될 수 있다.
제1 그루브의 일부 영역에 보이드(void)가 형성될 수 있다.
제1 그루브의 측면에서 성장 방지층의 두께는 30 나노미터 이상일 수 있다.
성장 방지층은, 상기 제1 그루브의 상부 영역에서 두께가 상기 제1 그루브의 하부 영역에서의 두께보다 얇을 수 있다.
성장 방지층은, 상기 제1 그루브의 측면에서 경사를 가질 수 있다.
성장 방지층은, 상기 제1 그루브의 측면에 접촉하는 영역에서의 높이가 상기 제1 그루브의 내부에 접촉하는 영역에서의 높이보다 높을 수 있다.
성장 방지층의 바닥면으로부터, 성장 방지층의 상부면까지의 높이는 200 나노미터 내지 2000 나노미터일 수 있다.
제1 그루브의 측면에 접촉하는 영역에서의 상기 성장 방지층의 경계와, 상기 제1 그루브의 내부에 접촉하는 영역에서의 상기 성장 방지층의 경계가 이루는 각도는 70도 이하일 수 있다.
성장 방지층은 상기 제1 그루브의 측면에서 경사를 가지고, 상기 제2 층은 상기 제1 그루브의 상부에 일부가 삽입되고, 상기 제2 층의 끝단은 상기 성장 방지층의 측면에 배치될 수 있다.
다른 실시예는 제1 층과 제2 층을 포함하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상의 활성층; 상기 활성층 상의 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 배치된 제1 전극과 제2 전극을 포함하고, 상기 제1 층은 복수 개의 제1 그루브(groove)를 포함하고, 상기 제1 그루브의 바닥면과 측면에 차례로 제1 성장 방지층과 제2 성장 방지층이 배치되고, 상기 제1 층과 접촉하는 제1 성장 방지층의 최고점의 높이가 상기 제2 성장 방지층의 최고점의 높이보다 높은 발광소자를 제공한다.
제1 성장 방지층의 최고점과 상기 제2 성장 방지층의 최고점의 높이차는 200 나노미터 내지 2000 나노미터일 수 있다.
제2 층은, 상기 제1 그루브의 상부에 일부가 삽입되고 상기 제1 성장 방지층과 접촉할 수 있다.
제2 층은, 상기 제2 성장 방지층과 이격될 수 있다.
제1 성장 방지층의 두께와 상기 제2 성장 방지층의 두께의 합은 30 나노미터 이상일 수 있다.
제1 도전형 반도체층의 하부에 절연성 기판이 배치될 수 있다.
실시예에 따른 발광소자는 제1 층 상의 제1 그루브에 성장 방지층이 배치되고, 제2 층이 수평 방향으로 성장하며 제1 그루브와 대응되는 영역에도 형성되며 제2 층에서는 전위(dislocation)가 차단되어 질화물계 반도체의 품질이 향상될 수있다.
또한, 성장 방지층에서는 질화물계 반도체의 성장이 이루어지지 않으므로, 제1 그루브에 보이드가 형성되어, 활성층에서 방출되어 하부 영역으로 진행하는 광을 산란시켜서 발광소자의 광추출 효율을 향상시킬 수 있다.
도 1 및 도 2는 종래의 질화물계 반도체의 성장을 나타낸 도면이고,
도 3a는 발광소자의 제1 실시예의 단면도이고,
도 3b는 도 3a의 'A'의 확대도이고,
도 3c는 발광소자의 제2 실시예의 단면도이고,
도 3d는 발광소자의 제3 실시예의 단면도이고,
도 3e는 도 3e의 'B'의 확대도이고,
도 4a 내지 도 4f는 발광소자의 제1 실시예의 제조 공정의 일실시예를 나타내 도면이고,
도 5a는 질화물계 반도체층 상에 형성된 성장 방지층을 나타낸 도면이고,
도 5b는 성장 방지층의 성장 이후에 제2 층이 성장된 것을 나타낸 도면이고,
도 6은 발광소자가 배치된 발광소자 패키지의 일실시예를 나타낸 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2", "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도 3a는 발광소자의 제1 실시예의 단면도이고, 도 3b는 도 3a의 'A'의 확대도이다.
실시예에 따른 발광소자(100)는 제1 층(122a)과 제2 층(122b)을 포함하는 제1 도전형 반도체층과, 활성층(124)과, 제2 도전형 반도체층(126)과, 투광성 도전층(140)과, 제1 전극(162) 및 제2 전극(166)을 포함하여 이루어진다.
제1 도전형 반도체층과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하여 발광 구조물이 이루어지는데, 이종 기판 없이 제1 도전형 반도체층인 제1 층(122a)이 기판으로 사용될 수 있다.
제1 도전형 반도체층은 -Ⅴ족, -Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제1 도전형 반도체층이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다.
제1 층(122a)의 상부에는 복수 개의 제1 그루브(groove)가 형성되는데, 각각의 제1 그루브의 형상이나 크기는 서로 동일하지 않을 수 있다.
제1 그루브의 바닥면과 측면에는 성장 방지층(130)이 배치될 수 있는데, 성장 방지층(130)은 SiO2, Si3N4, SiC, Al2O3, AlN, HfO2, TiO2, ZrO2, Ta2O3, Cr, Ta, Mo 및 W로 구성되는 군으로부터 선택되는 물질로 이루어질 수 있다.
성장 방지층(130)은 그루브의 바닥면과 측면에서 제1 층(122a)과 접촉할 수 있는데, 성장 방지층(130)의 바닥면과 측면으로 구획되는 영역을 제2 그루브라고 할 수 있으며, 제2 그루브의 폭과 높이는 제1 그루브의 폭과 높이보다 작을 수 있다.
제2 층(122b)은 제1 층(122a)의 성장과 제1 그루브의 형성 및 성장 방지층(130)의 배치 이후에 성장될 수 있으며, 제2 층(122b)의 하부 영역 일부는 제1 그루브의 상부에 삽입될 수 있다.
이때, 제2 층(122b) 전체가 제1 그루브 내지 제2 그루브를 채우지 않고, 제1 그루브 내지 제2 그루브에 보이드(void)가 형성될 수 있으며, 보이드 내에는 에어(air)가 채워질 수 있다.
성장 방지층(130)은 제1 그루브의 바닥면 전체를 덮고 배치될 수 있으며, 제1 그루브의 측면 중 상부 영역 일부에는 성장 방지층(130)이 배치되지 않을 수 있다.
성장 방지층(130)은 질화물계 반도체의 성장을 억제 내지 방지하기 위한 것이므로, 성장 방지층(130)의 측면에서의 두께(t2)는 바닥면에서의 두께(t1)보다 얇을 수 있다.
성장 방지층(130)의 측면에서의 두께(t2)는 예를 들면 30 나노미터 이상일 수 있다.
그리고, 성장 방지층(130)의 측면에서의 두께(t2)는 제1 그루브의 하부 영역보다 상부 영역에서 얇아질 수 있다. 즉, 도 3b에 도시된 바와 같이 제1 그루브의 측면에서 성장 방지층(130)이 경사를 가지며 배치될 수 있고, 제1 그루브의 측면에 접촉하는 영역에서의 높이가 상기 그루브의 내부에 접촉하는 영역에서의 높이보다 높을 수 있다.
이때, 제1 그루브의 측면에 접촉하는 영역에서의 성장 방지층(130)의 경계와, 제1 그루브의 내부에 접촉하는 영역에서의 성장 방지층(130)의 경계가 이루는 각도(θ1)는 70도 이하일 수 있다.
그리고, 성장 방지층(130)의 끝단의 경사진 부분에 제2 층(122b)의 일부가 접촉하며 배치될 수 있고, 제1 그루브에 삽입된 제2 층(122b)의 하부면이 상술한 성장 방지층(130)의 끝단의 경사진 부분에 위치할 수 있으나, 도 3c 등에 도시된 바와 같이 제1 그루브에 삽입된 제2 층(122b)의 하부면은 성장 방지층(130)의 측면에 위치할 수 있다.
성장 방지층(130)의 바닥면으로부터 상기 성장 방지층(130)의 최고점까지의 높이(h1)는 200 나노미터 내지 2000 나노미터일 수 있다.
또한, 성장 방지층(130)의 바닥면으로부터 제1 그루브의 측면에 접촉하는 영역에서의 높이(h1)가 제1 그루브의 내부에 접촉하는 영역에서의 높이(h2)보다 적어도 100 나노미터 클 수 있다.
활성층(124)은 제1 층(122b)과 제2 도전형 반도체층(126) 사이에 배치되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.
활성층(124)은 -Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다.
우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(126)은 -Ⅴ족, -Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있으며, 예를 들어 제2 도전형 반도체층(326)이 AlxGa(1-x)N으로 이루어질 수 있다.
제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(126)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도시되지는 않았으나, 활성층(124)과 제2 도전형 반도체층(126)의 사이에는 전자 차단층(Electron blocking layer)이 배치될 수 있다. 전자 차단층은 초격자(superlattice) 구조로 이루어질 수 있는데, 초격자는 예를 들어 제2 도전형 도펀트로 도핑된 AlGaN이 배치될 수 있고, 알루미늄의 조성비를 달리하는 GaN이 층(layer)을 이루어 복수 개 서로 교번하여 배치될 수도 있다.
제2 도전형 반도체층(126)이 p형 GaN인 경우 제2 전극(166)으로부터 전류 주입 특성이 좋지 않을 수 있으므로, 제2 도전형 반도체층(126) 상에 투광성 도전층(140)을 배치할 수 있고, 투광성 도전층(140)은 예를 들면 ITO(Indium Tin Oxide)로 이루어질 수 있다.
제2 도전형 반도체층(126)으로부터 활성층(124)과 제2 층(122b)의 일부까지 메사 식각되고, 식각되어 노출된 제2 층(122b)에 제1 전극(162)이 배치되고 투광성 도전층(140) 상에 제2 전극(166)이 배치될 수 있다.
제1 전극(162)과 제2 전극(166)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Cu) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
도시되지는 않았으나, 노출된 발광 구조물의 측면에는 패시베이션층이 배치되어 발광 구조물을 외부의 이물질 등으로부터 보호하고 절연시킬 수 있다.
도 3c는 발광소자의 제2 실시예의 단면도이다.
본 실시예에 따른 발광소자(200)는 상술한 제1 실시예와 동일하되, 제1 층(222a)이 기판(210)의 상부에 배치될 수 있다. 기판(210)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼로 형성될 수 있으며, 열 전도성이 뛰어난 물질로 형성될 수 있고, 전도성 기판 또는 절연성 기판을 포함할 수 있다. 예컨대, 사파이어(Al2O3), SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.
제1 실시예에 따른 발광소자(100)는 질화물계 반도체 예를 들면 GaN을 기판으로 하여 성장되었으나, 제2 실시예에 따른 발광소자(200)는 절연성 기판(210) 상에 질화물계 반도체를 성장시킨 차이점이 있다.
도 3d는 발광소자의 제3 실시예의 단면도이고, 도 3e는 도 3e의 'B'의 확대도이다.
본 실시예에 따른 발광소자(400)는 제1 실시예에 따른 발광소자(100)와 유사하나, 성장 방지층(430)이 제1 성장 방지층(430a)과 제2 성장 방지층(430b)으로 이루어지는 차이점이 있다.
제1 성장 방지층(430a)과 제2 성장 방지층(430b)은 동일한 재료로 이루어질 수 있고, 예를 들면 SiO2, Si3N4, SiC, Al2O3, AlN, HfO2, TiO2, ZrO2, Ta2O3, Cr, Ta, Mo 및 W로 구성되는 군으로부터 선택되는 물질로 이루어질 수 있다.
제1 그루브의 바닥면과 측면에는 제1 성장 방지층(430a)이 배치될 수 있는데, 제1 성장 방지층(430a)은 그루브의 바닥면과 측면에서 제1 층(422a)과 접촉할 수 있다. 제1 성장 방지층(430a)의 바닥면과 측면에는 제2 성장 방지층(430b)이 배치될 수 있는데, 성장 방지층(430)의 바닥면과 측면으로 구획되는 영역을 제2 그루브라고 할 수 있으며, 제2 그루브의 폭과 높이는 제1 그루브의 폭과 높이보다 작을 수 있다.
제2 층(422b)은 제1 층(422a)의 성장과 제1 그루브의 형성 및 성장 방지층(430)의 배치 이후에 성장될 수 있으며, 제2 층(422b)의 하부 영역 일부는 제1 그루브의 상부에 삽입될 수 있다.
이때, 제2 층(422b) 전체가 제1 그루브 내지 제2 그루브를 채우지 않고, 제1 그루브 내지 제2 그루브에 보이드(void)가 형성될 수 있으며, 보이드 내에는 에어(air)가 채워질 수 있다.
제1 성장 방지층(430)은 제1 그루브의 바닥면 전체를 덮고 배치될 수 있으며, 제1 그루브의 측면 중 상부 영역 일부에는 제1 성장 방지층(430)이 배치되지 않을 수 있다.
성장 방지층(430)은 질화물계 반도체의 성장을 억제 내지 방지하기 위한 것이므로, 제1 성장 방지층(430)과 제2 성장 방지층(430b)의 두께(t3, t4)는 서로 동일할 수 있고, 예를 들면 제1 성장 방지층(430)과 제2 성장 방지층(430b)의 두께(t3, t4)의 합은 30 나노미터 이상일 수 있으며 그루브의 바닥면과 측면에서 동일할 수 있다.
제1 성장 방지층(430a)의 바닥면으로부터 제2 성장 방지층(430b)의 최고점까지의 높이(h3)는 200 나노미터 내지 2000 나노미터일 수 있다. 그리고, 제1 그루브의 측면에서의 제1 성장 방지층(430a)이 제2 성장 방지층(430b)보다 높게 배치될 수 있다.
또한, 제1 성장 방지층(430a)의 바닥면으로부터 제2 성장 방지층(430)의 상부면까지의 높이(h3)와 제2 성장 방지층(430b)의 바닥면으로부터 상부면까지의 높이(h4)보다 적어도 100 나노미터 클 수 있다.
그리고, 제1 그루브 내에 삽입된 제2 층(422b)의 끝단은 제1 성장 방지층(430a)의 측면과 접촉하나, 제2 성장 방지층(430b)과는 접촉하지 않고 배치될 수 있다.
도 4a 내지 도 4f는 발광소자의 제1 실시예의 제조 공정의 일실시예를 나타내 도면이다.
도 4a에서 제1 도전형 반도체층을 이루는 제1 층(122a)을 성장시킨 후, 마스크(300)를 사용하여 제1 그루브를 형성한다. 제1 그루브의 폭(w1)과 높이(h1)는 후술하는 성장 방지층(130)의 크기에 따라 다를 수 있다.
그리고, 도 4b에서 제1 그루브의 바닥면과 측면에 성장 방지층(130)을 형성한다. 이때, 성장 방지층(130)은 제1 그루브의 바닥면의 전영역에 배치될 수 있고, 제1 그루브의 측면 중 상부 영역 일부를 제외한 전영역에 배치되되, 도 3a에서 설명한 바와 같이 제1 그루브의 측면에서 성장 방지층(130)의 끝단이 경사를 가지고 배치될 수 있다.
그리고, 도 4c와 도 4d에 도시된 바와 같이 제1 층(122a) 상에 제2 층(122b)를 성장시킨다. 제1 층(122a)의 노출된 표면에 제2 층(122b)을 성장시키기 위한 시드가 뿌려지고, 이 때 도 4c에 도시된 바와 같이 제1 층(122a)의 노출된 표면에서 제2 층(122b)이 수직 방향의 성장 외에 수평 방향의 성장을 한다.
그리고, 제2 층(122b)의 수평 방향의 성장에 따라, 도 4d에 도시된 바와 같이 제2 층(122b)이 제1 그루브과 대응되는 상부 영역을 덮으며 성장된다.
제2 층(122b)은 도시된 보이드 영역을 제외한 제1 그루브를 채우며 성장할 수 있고, 도 4d에서는 제2 층(122b)의 하부면이 성장 방지층(130)의 상부의 경사진 영역까지 성장하나, 실제로는 도 3c에 도시된 바와 같이 성장 방지층(130)의 측면의 일부까지 성장할 수 있다. 즉, 제2 층(122b)은 수평 성장과 함께 하부 방향으로도 일부 성장을 할 수 있다. 그리고, 제2 층(122b)의 성장을 위한 시드(seed) 중 일부가 성장 방지층(130)의 표면에 뿌려지더라도 질화물계 반도체층으로 성장하지는 않을 수 있다.
따라서, 제2 층에서는 전위(dislocation)가 차단되어 질화물계 반도체의 품질이 향상될 수있다. 또한, 성장 방지층(130)에서는 질화물계 반도체의 성장이 이루어지지 않으므로, 제1 그루브에 보이드가 형성되어, 활성층(124)에서 방출되어 하부 영역으로 진행하는 광을 산란시켜서 발광소자의 광추출 효율을 향상시킬 수 있다.
그리고, 도 4e에 도시된 바와 같이 제2 층(122b) 상에 활성층(124)과 투광성 도전층(140)을 성장시킬 수 있다.
도 4f에 도시된 바와 같이, 투광성 도전층(140)으로부터 제2 도전형 반도체층(126)과 활성층(124), 그리고 제2 층(122b)의 일부까지 메사 식각하여 제2 층(122b)의 일부를 노출시킨 후, 식각되어 노출된 제2 층(122b)에 제1 전극(162)을 배치하고 투광성 도전층(140) 상에 제2 전극(166)을 배치할 수 있다.
도 5a는 질화물계 반도체층 상에 형성된 성장 방지층을 나타낸 도면이고, 도 5b는 성장 방지층의 성장 이후에 제2 층이 성장된 것을 나타낸 도면이다.
도 5a에서 질화물계 반도체층(GaN)의 측면에 성장 방지층(SiO2)이 성장되었으며, 도 5b에서는 성장 방지층(SiO2)의 성장 이후에 제2 층이 성장되어 보이드의 일부를 채운 상태를 나타낸 도면이다.
도 6은 발광소자가 배치된 발광소자 패키지의 일실시예를 나타낸 도면이다.
발광소자 패키지(500)는 캐비티가 형성된 몸체(510)와, 몸체(510)에 설치된 제1 리드 프레임(521) 및 제2 리드 프레임(522)과, 몸체(510)에 설치되어 상기 제1 리드 프레임(521) 및 제2 리드 프레임(522)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(100)와, 캐비티에 형성된 몰딩부(550)를 포함한다.
몸체(510)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(510)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(510)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(521, 522) 간의 전기적 단락을 방지할 수 있다.
상기 제1 리드 프레임(521) 및 제2 리드 프레임(522)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(521) 및 제2 리드 프레임(522)은 상기 발광소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.
몰딩부(550)는 상기 발광소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(550) 상에는 형광체(555)가 포함되어, 발광소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있으며, 형광체(555)는 YAG 계열의 형광체나 Nitride 계열의 형광체 또는 Silicate 계열의 형광체가 사용될 수 있다.
발광소자(100)에서 방출된 제1 파장 영역의 광이 상기 형광체(555)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다.
발광소자 패키지(500)는 상술한 실시예들에 따른 발광소자 중 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
상술한 발광소자 내지 발광소자 패키지는 조명 시스템의 광원으로 사용될 수 있는데, 일예로 영상표시장치의 백라이트 유닛과 조명 장치에 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치에 사용될 때 등기구나 벌트 타입의 광원에 사용될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
실시예에 따른 발광소자는 질화물계 반도체의 품질이 향상되고, 발광소자의 광추출 효율이 향상될 수 있다.

Claims (20)

  1. 제1 층과 제2 층을 포함하는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상의 활성층;
    상기 활성층 상의 제2 도전형 반도체층; 및
    상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 배치된 제1 전극과 제2 전극을 포함하고,
    상기 제1 층은 복수 개의 제1 그루브(groove)를 포함하고, 상기 제1 그루브의 바닥면과 측면에 성장 방지층이 배치된 발광소자.
  2. 제1 항에 있어서,
    상기 성장 방지층은, SiO2, Si3N4, SiC, Al2O3, AlN, HfO2, TiO2, ZrO2, Ta2O3, Cr, Ta, Mo 및 W로 구성되는 군으로부터 선택되는 물질로 이루어지는 발광소자.
  3. 제1 항에 있어서,
    상기 제2 층은, 상기 제1 그루브의 상부에 일부가 삽입되는 발광소자.
  4. 제1 항에 있어서,
    상기 제1 그루브의 일부 영역에 보이드(void)가 형성된 발광소자.
  5. 제1 항에 있어서,
    상기 제1 그루브의 측면에서 상기 성장 방지층의 두께는 30 나노미터 이상인 발광소자.
  6. 제1 항에 있어서,
    상기 성장 방지층은, 상기 제1 그루브의 상부 영역에서 두께가 상기 제1 그루브의 하부 영역에서의 두께보다 얇은 발광소자.
  7. 제1 항에 있어서,
    상기 성장 방지층은, 상기 제1 그루브의 측면에서 경사를 가지는 발광소자.
  8. 제7 항에 있어서,
    상기 성장 방지층은, 상기 제1 그루브의 측면에 접촉하는 영역에서의 높이가 상기 제1 그루브의 내부에 접촉하는 영역에서의 높이보다 높은 발광소자.
  9. 제8 항에 있어서,
    상기 성장 방지층의 바닥면으로부터, 상기 성장 방지층의 상부면까지의 높이는 200 나노미터 내지 2000 나노미터인 발광소자.
  10. 제8 항에 있어서,
    상기 제1 그루브의 측면에 접촉하는 영역에서의 상기 성장 방지층의 경계와, 상기 제1 그루브의 내부에 접촉하는 영역에서의 상기 성장 방지층의 경계가 이루는 각도는 70도 이하인 발광소자.
  11. 제1 항에 있어서,
    상기 성장 방지층은 상기 제1 그루브의 측면에서 경사를 가지고, 상기 제2 층은 상기 제1 그루브의 상부에 일부가 삽입되고, 상기 제2 층의 끝단은 상기 성장 방지층의 측면에 배치되는 발광소자.
  12. 제1 층과 제2 층을 포함하는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상의 활성층;
    상기 활성층 상의 제2 도전형 반도체층; 및
    상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 배치된 제1 전극과 제2 전극을 포함하고,
    상기 제1 층은 복수 개의 제1 그루브(groove)를 포함하고, 상기 제1 그루브의 바닥면과 측면에 차례로 제1 성장 방지층과 제2 성장 방지층이 배치되고, 상기 제1 층과 접촉하는 제1 성장 방지층의 최고점의 높이가 상기 제2 성장 방지층의 최고점의 높이보다 높은 발광소자.
  13. 제12 항에 있어서,
    상기 제1 성장 방지층의 최고점과 상기 제2 성장 방지층의 최고점의 높이차는 적어도 100 나노미터인 발광소자.
  14. 제12 항에 있어서,
    상기 제1 성장 방지층과 제2 성장 방지층은, SiO2, Si3N4, SiC, Al2O3, AlN, HfO2, TiO2, ZrO2, Ta2O3, Cr, Ta, Mo 및 W로 구성되는 군으로부터 선택되는 물질로 이루어지는 발광소자.
  15. 제12 항에 있어서,
    상기 제2 층은, 상기 제1 그루브의 상부에 일부가 삽입되고 상기 제1 성장 방지층과 접촉하는 발광소자.
  16. 제14 항에 있어서,
    상기 제2 층은, 상기 제2 성장 방지층과 이격되는 발광소자.
  17. 제12 항에 있어서,
    상기 제1 그루브의 일부 영역에 보이드(void)가 형성된 발광소자.
  18. 제1 항에 있어서,
    상기 제2 층은, 상기 제1 그루브의 상부에 일부가 삽입되는 발광소자.
  19. 제1 항에 있어서,
    상기 제1 성장 방지층의 두께와 상기 제2 성장 방지층의 두께의 합은 30 나노미터 이상인 발광소자.
  20. 절연성 기판;
    상기 절연성 기판 상에 배치되고, 제1 층과 제2 층을 포함하는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상의 활성층;
    상기 활성층 상의 제2 도전형 반도체층; 및
    상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 배치된 제1 전극과 제2 전극을 포함하고,
    상기 제1 층은 복수 개의 제1 그루브(groove)를 포함하고, 상기 제1 그루브의 바닥면과 측면에 성장 방지층이 배치된 발광소자.
PCT/KR2016/007174 2015-07-16 2016-07-04 발광소자 WO2017010715A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/736,263 US10707375B2 (en) 2015-07-16 2016-07-04 Light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0100861 2015-07-16
KR1020150100861A KR102369976B1 (ko) 2015-07-16 2015-07-16 발광소자

Publications (1)

Publication Number Publication Date
WO2017010715A1 true WO2017010715A1 (ko) 2017-01-19

Family

ID=57757981

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/007174 WO2017010715A1 (ko) 2015-07-16 2016-07-04 발광소자

Country Status (3)

Country Link
US (1) US10707375B2 (ko)
KR (1) KR102369976B1 (ko)
WO (1) WO2017010715A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055799A (ja) * 2002-07-19 2004-02-19 Toyoda Gosei Co Ltd 半導体結晶の製造方法
JP3911699B2 (ja) * 2002-05-15 2007-05-09 松下電器産業株式会社 半導体発光素子及びその製造方法
KR20120116670A (ko) * 2011-04-13 2012-10-23 한국광기술원 무극성 또는 반극성 ⅲ족 질화물 기반 수직형 발광 다이오드 및 그 제조방법
KR20140089707A (ko) * 2013-01-07 2014-07-16 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
KR20140131891A (ko) * 2014-09-26 2014-11-14 주식회사 소프트에피 3족 질화물 반도체 적층체

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004007009A (ja) * 1999-11-15 2004-01-08 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
KR100775137B1 (ko) 2006-07-26 2007-11-08 삼성전기주식회사 질화물 반도체층의 성장 방법
KR101338698B1 (ko) * 2007-04-16 2013-12-06 엘지이노텍 주식회사 질화물 반도체 발광소자
US7682944B2 (en) 2007-12-14 2010-03-23 Cree, Inc. Pendeo epitaxial structures and devices
KR101246832B1 (ko) 2011-02-18 2013-04-01 한국광기술원 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3911699B2 (ja) * 2002-05-15 2007-05-09 松下電器産業株式会社 半導体発光素子及びその製造方法
JP2004055799A (ja) * 2002-07-19 2004-02-19 Toyoda Gosei Co Ltd 半導体結晶の製造方法
KR20120116670A (ko) * 2011-04-13 2012-10-23 한국광기술원 무극성 또는 반극성 ⅲ족 질화물 기반 수직형 발광 다이오드 및 그 제조방법
KR20140089707A (ko) * 2013-01-07 2014-07-16 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
KR20140131891A (ko) * 2014-09-26 2014-11-14 주식회사 소프트에피 3족 질화물 반도체 적층체

Also Published As

Publication number Publication date
US10707375B2 (en) 2020-07-07
US20180182920A1 (en) 2018-06-28
KR20170009201A (ko) 2017-01-25
KR102369976B1 (ko) 2022-03-04

Similar Documents

Publication Publication Date Title
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2016105146A1 (ko) 발광소자 및 이를 포함하는 발광소자 어레이
WO2016153218A1 (ko) 발광 소자, 이를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 조명 장치
WO2015194804A1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
WO2014168339A1 (ko) 자외선 발광 소자
WO2014163323A1 (en) Ultraviolet light emitting device separated from growth substrate and method of fabricating the same
WO2013015472A1 (ko) 반도체 발광소자 및 그 제조방법
WO2016153214A1 (ko) 발광 소자 및 발광 소자 패키지
WO2011025266A2 (ko) 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
WO2011025291A2 (ko) 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2017014580A1 (ko) 발광 소자 패키지
WO2021210919A1 (ko) 단일칩 복수 대역 발광 다이오드
WO2017116048A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2016104958A1 (ko) 적색 발광소자 및 조명장치
WO2017003095A1 (ko) 발광소자 패키지 이를 포함하는 발광소자 모듈
WO2017034346A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2017119730A1 (ko) 발광 소자
WO2017135688A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2014054891A1 (ko) 발광소자 및 발광소자 패키지
WO2016159614A1 (en) Uv light emitting device
WO2020111429A1 (ko) 발광 소자
WO2016072661A1 (ko) 자외선 발광소자 및 조명시스템
WO2015016507A1 (ko) 발광 소자 제조용 템플릿 및 자외선 발광 소자 제조 방법
KR20160118487A (ko) 발광소자
WO2017010715A1 (ko) 발광소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16824632

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15736263

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16824632

Country of ref document: EP

Kind code of ref document: A1