CN102544249A - 发光二极管晶粒及其制作方法 - Google Patents
发光二极管晶粒及其制作方法 Download PDFInfo
- Publication number
- CN102544249A CN102544249A CN2010106187920A CN201010618792A CN102544249A CN 102544249 A CN102544249 A CN 102544249A CN 2010106187920 A CN2010106187920 A CN 2010106187920A CN 201010618792 A CN201010618792 A CN 201010618792A CN 102544249 A CN102544249 A CN 102544249A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- patterning
- semiconductor layer
- heap
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
- H01L21/0265—Pendeoepitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Abstract
一种发光二极管晶粒及其制作方法,该制作方法包括在一基板上形成图案化磊晶阻挡层;在图案化磊晶阻挡层上生长n型半导体层,在n型半导体层未完全覆盖图案化磊晶阻挡层时停止生长该n型半导体层;将图案化磊晶阻挡层去除,在原图案化磊晶阻挡层的位置遗留下孔洞;继续在孔洞上生长n型半导体层直至该n型半导体层完全覆盖所述第一组孔洞;在该n型半导体层上形成发光结构。
Description
技术领域
本发明涉及一种发光二极管晶粒及其制作方法,尤其涉及一种具有高出光效率的发光二极管晶粒及其制作方法。
背景技术
发光二极管(Light Emitting Diode,LED)是一种可将电流转换成特定波长范围的光的半导体元件。发光二极管以其亮度高、工作电压低、功耗小、易与集成电路匹配、驱动简单、寿命长等优点,从而可作为光源而广泛应用于照明领域。
现有的发光二极管晶粒通常包括基板以及在基板表面生长的半导体发光结构。然而上述结构存在以下问题:半导体发光结构所发出的朝向基板一侧的光线在进入基板后,会被基板所吸收而转化成热能,从而降低发光二极管晶粒的出光效率。
发明内容
有鉴于此,有必要提供一种具有较高出光效率的发光二极管晶粒及其制作方法。
一种发光二极管晶粒的制作方法,其包括以下步骤:
提供一基板,所述基板上形成有第一图案化磊晶阻挡层;
在基板具有第一图案化磊晶阻挡层的一面生长第一n型半导体层,在第一n型半导体层未完全覆盖第一图案化磊晶阻挡层时停止生长该第一n型半导体层;
将第一图案化磊晶阻挡层去除,在原第一图案化磊晶阻挡层的位置遗留下第一组孔洞;
继续在第一组孔洞上生长第一n型半导体层直至该第一n型半导体层完全覆盖所述第一组孔洞;
在该第一n型半导体层上形成形成发光结构。
一种发光二极管晶粒,其包括:一基板;一形成在所述基板上的第一n型半导体层,在所述第一n型半导体层与所述基板相接的界面上形成有第一组图案化孔洞,所述第一n型半导体层完全覆盖所述第一组图案化孔洞;一形成在所述第一n型半导体层上的发光结构,所述发光结构与所述第一组图案化孔洞相对设置。
在半导体发光结构与基板之间形成的第一组孔洞可提高半导体发光结构发出的朝向基板的光线经全反射向上出射的几率,从而提高发光二极管晶粒的出光效率。
附图说明
图1是本发明发光二极管晶粒的制作方法第一实施例中提供的第一种制作有图案化磊晶阻挡层的基板的截面示意图。
图2是图1中的制作有图案化磊晶阻挡层的基板的俯视示意图。
图3是本发明发光二极管晶粒的制作方法第一实施例中提供的第二种制作有图案化磊晶阻挡层的基板的截面示意图。
图4是在图1中的基板上生长n型半导体层以覆盖部分图案化磊晶阻挡层的截面示意图。
图5是将图4的图案化磊晶阻挡层去除后的截面示意图。
图6是在图5中的基板上形成连续的n型半导体层的截面示意图。
图7是在图6中的n型半导体层上形成有源层的截面示意图。
图8是在图7中的有源层上形成p型半导体电流阻挡层的截面示意图。
图9是在图8中的p型半导体电流阻挡层上形成p型半导体接触层的截面示意图。
图10是在图9中的n型半导体层与p型半导体接触层上分别制作电极的截面示意图。
图11是本发明发光二极管晶粒的制作方法第二实施例中提供的制作有第一图案化磊晶阻挡层的基板的截面示意图。
图12是在图11中的基板上生长第一n型半导体层以覆盖部分第一图案化磊晶阻挡层的截面示意图。
图13是将图12的第一图案化磊晶阻挡层去除后的截面示意图。
图14是在图13中的基板上形成连续的第一n型半导体层的截面示意图。
图15是将图14中的基板上的第一n型半导体层部分蚀刻掉的截面示意图。
图16是在图15中的第一n型半导体层上形成第二图案化磊晶阻挡层的截面示意图。
图17在图15中的第一n型半导体层上生长第二n型半导体层以覆盖部分第二图案化磊晶阻挡层的截面示意图。
图18在是将图17的第二图案化磊晶阻挡层去除后的截面示意图。
图19是在图18中的第一n型半导体层上形成连续的第二n型半导体层的截面示意图。
图20是在图19中的第二n型半导体层上依次形成有源层、p型半导体电流阻挡层、p型半导体接触层的截面示意图。
图21是在图20中的第二n型半导体层与p型半导体接触层上分别制作电极的截面示意图。
主要元件符号说明
发光二极管晶粒 10、30
基板 11、31
图案化磊晶阻挡层 12、32、320
n型半导体层 13、33、330
孔洞 21、41、410
有源层 14、34
p型半导体电流阻挡层 15、35
p型半导体接触层 16、36
p型接触电极 17、37
n型接触电极 18、38
发光结构 108、308
界面 109、309
具体实施方式
以下将结合附图对本发明发光二极管晶粒的制作方法作进一步的详细说明。
第一实施例
请参见图1,首先提供一基板11,并在基板11上制作图案化磊晶阻挡层12,基板11可由蓝宝石,碳化硅(SiC),硅(Si)等材料形成。
图案化磊晶阻挡层12可为多个互不相连的独立图形,例如图2所示,图案化磊晶阻挡层12由多条平行排列的长条状二氧化硅层所组成。图案化磊晶阻挡层12也可为一个连续的图形,例如图3所示,图案化磊晶阻挡层12由交叉排列的条状二氧化硅层组成,从而形成网格结构。当然,图案化磊晶阻挡层12的组成形状可根据需要进行设计。图案化磊晶阻挡层12可由二氧化硅(SiO2),氮化硅(SiN)等材料形成。
如图4所示,采用金属有机气相沉积方法(Metal Organic Chemical VaporDeposition,MOCVD)或分子束外延生长方法(Molecular Beam Epitaxy,MBE)在基板11的具有图案化磊晶阻挡层12的表面生长n型半导体层13。在n型半导体层13未完全覆盖图案化磊晶阻挡层12时停止生长n型半导体层13。n型半导体层13可以由氮化镓(GaN)基III-V族半导体化合物形成,例如n-AlxInyGa1-x-yN。在本实施例中,图案化磊晶阻挡层12由多条平行排列的长条状二氧化硅层所组成,二氧化硅层沿垂直于其延伸方向的截面形状为梯形。当然,二氧化硅层也可具有其它截面形状,例如弧形。相邻两条二氧化硅层之间基本被n型半导体层13覆盖,而每个图案化磊晶阻挡层12的上方还保持部分裸露区域。根据实际需要,可以通过设定生成n型半导体层13的反应条件来控制图案化磊晶阻挡层12上方裸露区域的多少。
如图5所示,使用蚀刻液去除图案化磊晶阻挡层12。可以理解的是,图案化磊晶阻挡层12所用材料不同,采用的蚀刻液也不尽相同,例如:由二氧化硅形成的图案化磊晶阻挡层12可以用缓冲蚀刻液(Buffered Oxide Etch)来进行蚀刻。该缓冲蚀刻液由氢氟酸与氟化铵按一定的比例混合而成。由于氢氟酸对含硅的物质具有较强的腐蚀作用,当缓冲蚀刻液注入到图案化磊晶阻挡层12的上方的裸露区域中时,其可有效对图案化磊晶阻挡层12进行蚀刻。当图案化磊晶阻挡层12被完全去除后,在其所在的位置遗留下与原图案化磊晶阻挡层12形状相吻合的孔洞21。
如图6所示,采用金属有机气相沉积方法或分子束外延生长方法在基板11上继续生长n型半导体层13。n型半导体层13的新生成部分会优先填充孔洞21上方的裸露区域直至n型半导体层13完全覆盖孔洞21。
参见图7-图9,在n型半导体层13上形成包括有源层14,p型半导体电流阻挡层(current blocking layer)15,以及p型半导体接触层(contact layer)16的发光结构108。如图7所示,在n型半导体层13上形成有源层14,有源层14可以为同质结构(homostructure)、异质结构(heterostructure)、双异质结构(double-heterostructure)、量子阱结构(Quantum well structure)及多重量子阱(Muti-Quantum well structure)中的一种。有源层14可受电流激发而产生光子而向外辐射出特定波长的光。如图8所示,在有源层14上形成p型半导体电流阻挡层15。p型半导体电流阻挡层15可以由GaN基III-V族半导体化合物形成,例如p-AluInvGa1-u-vN。如图9所示,在p型半导体电流阻挡层15上形成p型半导体接触层16。p型半导体接触层16可以由GaN基III-V族半导体化合物形成,例如p-AlmInnGa1-m-nN。
如图10所示,从p型半导体接触层16开始进行蚀刻直至露出n型半导体层13,分别在p型半导体接触层16和露出的n型半导体层13上分别制作p型接触电极17和n型接触电极18。p型接触电极17和n型接触电极18可利用真空蒸镀或溅镀的方法形成于p型半导体接触层16和露出的n型半导体层13上。p型接触电极17和n型接触电极18的制作材料可以是钛(Ti)、铝(Al)、银(Ag)、镍(Ni)、钨(W)、铜(Cu)、钯(Pd)、铬(Cr)和金(Au)任意之一或者其合金。
当在p型接触电极17和n型接触电极18两端施加正向电压时,p型半导体接触层16中的空穴和n型半导体层13中的电子将在电场的作用下在有源层14中复合,能量以光线的形式释放。所述有源层14发出的朝向基板11的光线传输到孔洞21的斜面时,由于孔洞21的截面呈倾斜形状,其增大了光线在n型半导体层13与空气之间界面的入射角。因此,有源层14所发出的光线将在n型半导体层13与空气之间界面发生全反射,然后反转向上,从p型半导体接触层16的表面出射。也就是,位于n型半导体层13与基板11之间的孔洞21可提高有源层14发出的朝向基板11的光线经全反射向上出射的几率,从而提高发光二极管晶粒10的出光效率。
第二实施例
请参见图11,在一个基板31制作图案化磊晶阻挡层32。请参见图12,在基板31的具有图案化磊晶阻挡层32的表面生长n型半导体层33,此时,n型半导体层33未完全覆盖图案化磊晶阻挡层32时停止生长n型半导体层33。请参见图13,使用缓冲蚀刻液去除图案化磊晶阻挡层32,在其所在的位置遗留下与原图案化磊晶阻挡层32形状相吻合的孔洞41。请参见图14,在基板31上继续生长n型半导体层33直至n型半导体层33成为一连续的膜层。上述步骤与第一实施例中的基本相同,在此不再赘述。
请参见图15,将n型半导体层33蚀刻至接近孔洞41的位置。在此,可以利用感应耦合等离子体反应离子蚀刻(ICP-RIE)的干蚀刻方式来对n型半导体层33进行蚀刻。
请参见图16,在n型半导体层33上形成图案化磊晶阻挡层320。在此,图案化磊晶阻挡层320的位置可与初始形成的图案化磊晶阻挡层32的不同,也可以理解为图案化磊晶阻挡层320与图案化磊晶阻挡层12的图案不同。
请参见图17,采用金属有机气相沉积方法或分子束外延生长方法在n型半导体层33具有图案化磊晶阻挡层320的表面生长n型半导体层330。在n型半导体层330未完全覆盖图案化磊晶阻挡层320时停止生长n型半导体层330,使图案化磊晶阻挡层320的上方还保持部分裸露区域。n型半导体层330可以由氮化镓(GaN)基III-V族半导体化合物形成,例如n-AlxInyGa1-x-yN。
请参见图18,使用缓冲蚀刻液去除图案化磊晶阻挡层320。该缓冲蚀刻液由氢氟酸与氟化铵按一定的比例混合而成。由于氢氟酸对含硅的物质具有较强的腐蚀作用,当缓冲蚀刻液注入到图案化磊晶阻挡层320的上方的裸露区域中时,其可有效对图案化磊晶阻挡层320进行蚀刻。当图案化磊晶阻挡层320被完全去除后,在其所在的位置遗留下与原图案化磊晶阻挡层320形状相吻合的孔洞410。
请参见图19,采用金属有机气相沉积方法或分子束外延生长方法在n型半导体层33上继续生长n型半导体层330。n型半导体层330的新生成部分会优先填充孔洞410上方的裸露区域直至n型半导体层330完全覆盖孔洞410。在此,孔洞410之间的区域被n型半导体层330填满,同时与n型半导体层33结为一体,通常n型半导体层330与n型半导体层33采用相同的材料,所以二者可以被认为是n型的半导体整体结构。
请参见图20,依次在n型半导体层330上形成包括有源层34、p型半导体电流阻挡层35、p型半导体接触层36的发光结构。有源层34、p型半导体电流阻挡层35以及p型半导体接触层36分别与第一实施例中的有源层14、p型半导体电流阻挡层15以及p型半导体接触层16基本相同,在此不再赘述。
请参见图21,从p型半导体接触层36开始进行蚀刻直至露出n型半导体层330,分别在p型半导体接触层36和露出的n型半导体层330上分别制作p型接触电极37和n型接触电极38。p型接触电极37和n型接触电极38可利用真空蒸镀或溅镀的方法形成于p型半导体接触层36和露出的n型半导体层330上。p型接触电极37和n型接触电极38的制作材料可以是钛(Ti)、铝(Al)、银(Ag)、镍(Ni)、钨(W)、铜(Cu)、钯(Pd)、铬(Cr)和金(Au)任意之一或者其合金。
当在p型接触电极37和n型接触电极38两端施加正向电压时,p型半导体接触层36中的空穴和n型半导体层33、330中的电子将在电场的作用下在有源层34中复合,能量以光线的形式释放。所述有源层34发出的朝向基板31的光线传输到孔洞410、41的斜面时,由于孔洞410、41的截面呈倾斜形状,其增大了光线在n型半导体层33、330与空气之间界面的入射角。因此,有源层34所发出的光线将在n型半导体层33、330与空气之间界面发生全反射,然后反转向上,从p型半导体接触层36的表面出射。也就是,位于n型半导体层330与基板31之间的孔洞410、41可提高有源层34发出的朝向基板31的光线经全反射向上出射的几率,从而提高发光二极管晶粒30的出光效率。
另外,由于与原图案化磊晶阻挡层320形状相吻合的孔洞410相比于与原图案化磊晶阻挡层32形状相吻合的孔洞41具有不同的图案,也就是说孔洞410与孔洞41的排布方式不同,有源层34所发出的光线将在n型半导体层33、330与空气之间界面发生全反射的几率会进一步增加,从而进一步提高发光二极管晶粒30的出光效率。当然,孔洞410也可以与孔洞41具有相同的排布方式,同样可以增加有源层34所发出的光线在n型半导体层33、330与空气之间界面发生全反射的几率。
第三实施例
如图10所示,一种发光二极管晶粒10包括基板11,形成在基板11上的n型半导体层13,形成在n型半导体层13与基板11相接的界面109上的孔洞21,形成在n型半导体层13上的发光结构108。孔洞21呈图案化分布,并且n型半导体层13完全覆盖孔洞21。发光结构108与图案化孔洞21相对设置,发光结构108包括依次形成在n型半导体层13的有源层14,p型半导体电流阻挡层15,以及p型半导体接触层16。在p型半导体接触层16上形成有p型接触电极17,在n型半导体层13上形成有n型接触电极18。
在发光结构108与基板11之间形成的图案化孔洞21可提高发光结构108发出的朝向基板11的光线经全反射向上出射的几率,从而提高发光二极管晶粒10的出光效率。
第四实施例
如图21所示,一种发光二极管晶粒30包括基板31,形成在基板31上的n型半导体层33、330,以及形成在n型半导体层330上的发光结构308。图中所示n型半导体层33与n型半导体层330均由n型半导体形成,其实质上为融合在一起的半导体层。在n型半导体层33与基板31相接的界面309上形成有孔洞41,在n型半导体层330中形成有孔洞410。孔洞41、410均呈图案化分布,并且n型半导体层33、330分别完全覆盖孔洞41、410。图案化孔洞41与图案化孔洞410具有不同的图案,也就是孔洞41与410具有不同的位置、例如交错排布。发光结构308与图案化孔洞41、410相对设置,发光结构308包括依次形成在n型半导体层330的有源层34,p型半导体电流阻挡层35,以及p型半导体接触层36。在p型半导体接触层36上形成有p型接触电极37,在n型半导体层330上形成有n型接触电极38。
在发光结构308与基板31之间形成的图案化孔洞41可提高发光结构308发出的朝向基板31的光线经全反射向上出射的几率,从而提高发光二极管晶粒30的出光效率。并且,在发光结构308与基板31之间形成的图案化孔洞410可进一步提高有源层34发出的朝向基板31的光线经全反射向上出射的几率,提高发光二极管晶粒30的出光效率。
应该指出,上述实施方式仅为本发明的较佳实施方式,本领域技术人员还可在本发明精神内做其它变化。这些依据本发明精神所做的变化,都应包含在本发明所要求保护的范围之内。
Claims (12)
1.一种发光二极管晶粒的制作方法,其包括以下步骤:
提供一基板,所述基板上形成有第一图案化磊晶阻挡层;
在基板具有第一图案化磊晶阻挡层的一面生长第一n型半导体层,在第一n型半导体层未完全覆盖第一图案化磊晶阻挡层时停止生长该第一n型半导体层;
将第一图案化磊晶阻挡层去除,在原第一图案化磊晶阻挡层的位置遗留下第一组孔洞;
继续在第一组孔洞上生长第一n型半导体层直至该第一n型半导体层完全覆盖所述第一组孔洞;
在第一n型半导体层上形成发光结构。
2.如权利要求1所述的发光二极管晶粒的制作方法,其特征在于,包括以下步骤:
将已完全覆盖所述第一组孔洞的第一n型半导体层蚀刻至接近第一组孔洞的位置;
在第一n型半导体层上形成第二图案化磊晶阻挡层;
在第一n型半导体层具有第二图案化磊晶阻挡层的一面生长第二n型半导体层,在第二n型半导体层未完全覆盖第二图案化磊晶阻挡层时停止生长该第二n型半导体层;
将第二图案化磊晶阻挡层去除,在原第二图案化磊晶阻挡层的位置遗留下第二组孔洞;
继续在第二组孔洞上生长第二n型半导体层直至该第二n型半导体层完全覆盖所述第二组孔洞。
3.如权利要求2所述的发光二极管晶粒的制作方法,其特征在于,该第二图案化磊晶阻挡层与该第一图案化磊晶阻挡层具有不同的位置。
4.如权利要求2所述的发光二极管晶粒的制作方法,其特征在于,该第二图案化磊晶阻挡层与该第一图案化磊晶阻挡层具有不同的图案。
5.如权利要求1所述的发光二极管晶粒的制作方法,其特征在于,所述第一图案化磊晶阻挡层为一个连续的图形或多个互不相连的独立图形。
6.如权利要求5所述的发光二极管晶粒的制作方法,其特征在于,所述第一图案化磊晶阻挡层由排列成网格结构或多条平行排列的长条状二氧化硅层组成。
7.如权利要求1所述的发光二极管晶粒的制作方法,其特征在于,该第一图案化磊晶阻挡层由二氧化硅形成。
8.如权利要求1所述的发光二极管晶粒的制作方法,其特征在于,该基板由蓝宝石、硅或碳化硅形成。
9.如权利要求1所述的发光二极管晶粒的制作方法,其特征在于,该发光结构包括依次设置在该第一n型半导体层上的有源层、p型半导体电流阻挡层以及p型半导体接触层。
10.一种发光二极管晶粒,其包括:
一基板;
一形成在所述基板上的n型半导体层,在所述n型半导体层与所述基板相接的界面上形成有第一组图案化孔洞,所述n型半导体层完全覆盖所述第一组图案化孔洞;
一形成在所述n型半导体层上的发光结构,所述发光结构与所述第一组图案化孔洞相对设置。
11.如权利要求10所述的发光二极管晶粒,其特征在于,所述n型半导体层中形成有第二组图案化孔洞,所述第二组图案化孔洞位于所述发光结构与第一组图案化孔洞之间,所述n型半导体层完全覆盖所述第二组图案化孔洞。
12.如权利要求10所述的发光二极管晶粒,其特征在于,所述第一组图案化孔洞与第二组图案化孔洞具有不同的位置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010106187920A CN102544249A (zh) | 2010-12-31 | 2010-12-31 | 发光二极管晶粒及其制作方法 |
US13/209,452 US20120168797A1 (en) | 2010-12-31 | 2011-08-15 | Light emitting diode chip and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010106187920A CN102544249A (zh) | 2010-12-31 | 2010-12-31 | 发光二极管晶粒及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102544249A true CN102544249A (zh) | 2012-07-04 |
Family
ID=46350689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010106187920A Pending CN102544249A (zh) | 2010-12-31 | 2010-12-31 | 发光二极管晶粒及其制作方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120168797A1 (zh) |
CN (1) | CN102544249A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108321270A (zh) * | 2018-01-30 | 2018-07-24 | 安徽三安光电有限公司 | 一种发光二极管的制备方法 |
CN109378367A (zh) * | 2018-10-30 | 2019-02-22 | 广东工业大学 | 一种发光二极管及其制作方法 |
CN113380932A (zh) * | 2020-03-10 | 2021-09-10 | 隆达电子股份有限公司 | 覆晶式发光二极管的结构及其制造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150086689A (ko) * | 2014-01-20 | 2015-07-29 | 삼성전자주식회사 | 반도체 발광소자 |
JP7298111B2 (ja) * | 2019-06-07 | 2023-06-27 | 日亜化学工業株式会社 | 発光素子及びその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1441982A (zh) * | 2000-06-19 | 2003-09-10 | 日亚化学工业株式会社 | 氮化物半导体基板及制法和使用该基板的氮化物半导体装置 |
CN1653624A (zh) * | 2002-05-15 | 2005-08-10 | 松下电器产业株式会社 | 半导体发光元件及其制造方法 |
CN101807646A (zh) * | 2010-03-22 | 2010-08-18 | 徐瑾 | 用空气形成图形衬底的高效率发光二极管及其制备方法 |
CN101931039A (zh) * | 2010-08-23 | 2010-12-29 | 厦门市三安光电科技有限公司 | 具有双层交错贯穿孔洞的氮化镓基发光二极管及其制作工艺 |
CN102194941A (zh) * | 2010-11-16 | 2011-09-21 | 华灿光电股份有限公司 | 内置空腔的高效率发光二极管及其制备方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI487141B (zh) * | 2009-07-15 | 2015-06-01 | Advanced Optoelectronic Tech | 提高光萃取效率之半導體光電結構及其製造方法 |
-
2010
- 2010-12-31 CN CN2010106187920A patent/CN102544249A/zh active Pending
-
2011
- 2011-08-15 US US13/209,452 patent/US20120168797A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1441982A (zh) * | 2000-06-19 | 2003-09-10 | 日亚化学工业株式会社 | 氮化物半导体基板及制法和使用该基板的氮化物半导体装置 |
CN1653624A (zh) * | 2002-05-15 | 2005-08-10 | 松下电器产业株式会社 | 半导体发光元件及其制造方法 |
CN101807646A (zh) * | 2010-03-22 | 2010-08-18 | 徐瑾 | 用空气形成图形衬底的高效率发光二极管及其制备方法 |
CN101931039A (zh) * | 2010-08-23 | 2010-12-29 | 厦门市三安光电科技有限公司 | 具有双层交错贯穿孔洞的氮化镓基发光二极管及其制作工艺 |
CN102194941A (zh) * | 2010-11-16 | 2011-09-21 | 华灿光电股份有限公司 | 内置空腔的高效率发光二极管及其制备方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108321270A (zh) * | 2018-01-30 | 2018-07-24 | 安徽三安光电有限公司 | 一种发光二极管的制备方法 |
CN109378367A (zh) * | 2018-10-30 | 2019-02-22 | 广东工业大学 | 一种发光二极管及其制作方法 |
CN113380932A (zh) * | 2020-03-10 | 2021-09-10 | 隆达电子股份有限公司 | 覆晶式发光二极管的结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20120168797A1 (en) | 2012-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1734592B1 (en) | Method for manufacturing light emitting diodes | |
US8709845B2 (en) | Solid state lighting devices with cellular arrays and associated methods of manufacturing | |
US7439091B2 (en) | Light-emitting diode and method for manufacturing the same | |
US8546819B2 (en) | Light emitting device and fabrication method thereof | |
EP1929549B1 (en) | Process for fabrication of nitride semiconductor light emitting device | |
US9343620B2 (en) | Method for fabricating a light emitting diode (LED) die having protective substrate | |
US9070839B2 (en) | Method of manufacturing a light emitting diode | |
TWI438926B (zh) | 製造半導體發光裝置的方法 | |
US20120168714A1 (en) | Vertical light emitting diode (vled) die and method of fabrication | |
JP5174064B2 (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
CN101366121A (zh) | 垂直结构半导体器件 | |
CN105023984B (zh) | 一种基于GaN厚膜的垂直结构LED芯片的制备方法 | |
CN103797591A (zh) | 制造氮化物半导体发光器件的方法以及由此制造出的氮化物半导体发光器件 | |
CN102544249A (zh) | 发光二极管晶粒及其制作方法 | |
CN102544246A (zh) | 发光二极管晶粒的制作方法 | |
US20180019378A1 (en) | Method For Fabricating High-Efficiency Light Emitting Diode Having Light Emitting Window Electrode Structure | |
KR102402480B1 (ko) | 투명 도전층 및 그 제조방법, 발광 다이오드 | |
CN102403427A (zh) | 半导体发光器件及其制造方法 | |
KR100604562B1 (ko) | 발광 다이오드 및 그 제조방법 | |
TWI506809B (zh) | 發光二極體晶粒及其製作方法 | |
TWI811729B (zh) | 半導體結構及其製作方法 | |
US20070026550A1 (en) | Method of manufacturing semiconductor light emitting apparatus and semiconductor light emitting apparatus | |
KR101506961B1 (ko) | 수직형 발광다이오드 제조 방법 및 수직형 발광다이오드 | |
TWI786503B (zh) | 發光元件及其製造方法 | |
KR101615564B1 (ko) | 수직형 발광다이오드 제조 방법 및 수직형 발광다이오드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120704 |