JP2015122525A - 窒化物半導体発光ダイオード素子 - Google Patents
窒化物半導体発光ダイオード素子 Download PDFInfo
- Publication number
- JP2015122525A JP2015122525A JP2015017043A JP2015017043A JP2015122525A JP 2015122525 A JP2015122525 A JP 2015122525A JP 2015017043 A JP2015017043 A JP 2015017043A JP 2015017043 A JP2015017043 A JP 2015017043A JP 2015122525 A JP2015122525 A JP 2015122525A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- gan
- substrate
- nitride semiconductor
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
Abstract
【課題】高品質の窒化物半導体膜を形成し、発光効率が高く、歩留まりの高い窒化物半導体発光素子を提供する。
【解決手段】窒化物半導体発光ダイオード素子において基板、バッファ層、n型窒化物半導体層、活性層及びp型窒化物半導体層をこの順に備え、基板はサファイア基板の表面に凹部及び凸部が加工された加工構造基板100であり、凸部の全周囲は凹部に囲まれたものであり、バッファ層の厚さは凹部の深さよりも薄くする。
【選択図】図3
【解決手段】窒化物半導体発光ダイオード素子において基板、バッファ層、n型窒化物半導体層、活性層及びp型窒化物半導体層をこの順に備え、基板はサファイア基板の表面に凹部及び凸部が加工された加工構造基板100であり、凸部の全周囲は凹部に囲まれたものであり、バッファ層の厚さは凹部の深さよりも薄くする。
【選択図】図3
Description
本発明は、窒化物半導体構造に関し、結晶成長用基板と格子定数または熱膨張係数の異なる窒化物半導体を結晶成長用基板上に高品質に成長させた窒化物半導体構造とその製造方法および窒化物半導体構造を用いて形成された発光素子に関する。
従来より、青色発光ダイオード(青色LED)または青色レーザダイオード(青色LD)の形成材料として窒化物半導体が用いられている。窒化物半導体は、有機金属気相成長法(MOCVD法)、ハイドライド気相成長法(HVPE法)または分子線エピタキシャル成長法(MBE法)によって基板上に成長されている。一般に、半導体成長は、結晶成長させるべき半導体と同種の基板もしくは半導体と格子定数および熱膨張係数の近い基板を利用する。
現行の技術では形成する窒化物半導体と同種の適切な大きさの窒化物半導体基板を作製できないことから、窒化物半導体基板の代用としてサファイア基板、SiC基板、スピネル基板等が使用されている。上記代用基板の1つであるサファイア基板は窒化物半導体との格子定数差または熱膨張係数差が大きいために、サファイア基板直上に結晶成長した窒化物半導体膜内には109〜1010cm−2の貫通転位が存在することが知られている。従って、代用基板直上に直接結晶成長させて、成長膜内の結晶欠陥または貫通転位密度の少ない良好な窒化物半導体結晶を得ることは困難であった。ここで、本明細書中の貫通転位とは、特に結晶内部もしくは結晶間の界面で発生した転位が基板表面まで到達したものと定義する。
現在、サファイア基板直上に結晶欠陥または貫通転位密度を低減させるべく窒化物半導体膜製造方法として、マスクパターンを用いた選択成長方法が利用されている。
従来技術による窒化物半導体の選択成長を利用した窒化物半導体膜製造方法について説明する。
サファイア基板直上に第1層目の窒化物半導体膜を、MOCVD装置を用いて形成する。これを第1工程とする。上記第1工程の後、第1層の窒化物半導体膜直上に化学気相成長(CVD)法を用いてSiO2層を蒸着する。これを第2工程とする。続いて、SiO2層に従来のリソグラフィー技術を用いて周期的開口パターンを形成し、これを第3工程とする。上記第3工程を含むサファイア基板をHVPE装置内に搬送し、第4工程となる第2層目の窒化物半導体厚膜層を成長する。上記の成長工程を経過することによって、第4工程で形成した第2層目の窒化物半導体厚膜層内には、結晶品質を低下させる一つの要因である貫通転位密度が約6×106cm−2程度にまで低減した(非特許文献1または非特許文献2)。これは、第3工程で形成したSiO2マスクパターン上に形成した窒化物半導体結晶の選択成長のためである。即ち、マスクパターン直上に結晶成長した第2層目の窒化物半導体厚膜層は、SiO2層よって形成された部分には成長し難く、開口部には結晶成長し易いという窒化物半導体結晶の選択成長性を有している。
このことにより、第2層目の窒化物半導体厚膜層の初期成長は主に開口部で成長し始め、SiO2層の最表面に達した時点で基板に対して垂直方向の成長と、マスク(SiO2層)を埋めるような横方向への成長(ラテラル成長)とが始まる。このラテラル成長はマスクを下地として成長しているのではなく、開口部で成長した窒化物半導体結晶を核として成長しているため格子定数不整合による影響を受け難い。また、第1層目の窒化物半導体層中に発生した貫通転位はマスクの開口部を通して第2層目の窒化物半導体厚膜層内に浸入するが、上記ラテラル成長のため横方向に進路を変える。よって、最表面に到達する貫通転位は減少し、貫通転位密度の低い結晶が得られる。
また、非特許文献3の報告例にあるように、サファイア基板直上に直接SiO2のマスクパターンを設けて、MOCVD法によりGaN単結晶膜を選択成長させてもよい。上記報告例の場合、第1工程は省略され、第2工程から第4工程によって形成される。上記手法の結果、サファイア基板直上に形成されたGaN単結晶膜内(SiO2マスクの開口部上)の貫通転位密度は109〜1010cm−2であるのに対し、SiO2直上のそれは105〜106cm−2に減少していることが報告された。
上記窒化物半導体膜製造方法によって窒化物半導体膜内の貫通転位を低減し、窒化物半導体膜直上に形成した窒化物半導体発光素子の発光特性および品質の改善が期待された。
第58回応用物理学会学術講演会講演予稿集2p−Q−15、No1(1997)p266
Jpn.J.Appl.Phys.Vol.36(1997)pp.L899
第58回応用物理学会学術講演会講演予稿集2p−Q−14、No1(1997)p265
上記窒化物半導体膜製造技術によって窒化物半導体膜内の貫通転位を低減することが可能となったが、貫通転位密度の少ない上記手法の窒化物半導体膜を形成するためには少なくとも3工程の成長膜過程を要する。しかも第1工程から第2工程、または第2工程から第4工程へと製造装置を変更する必要がある。特に上記第1工程から第4工程を行う方法では2段階の結晶成長を余儀なくされる。一般に成長中断を伴う再成長の場合、結晶表面の不純物が問題になる。上記の手法では更に第2工程で形成したSiO2蒸着層をパターン加工するため、よりいっそう不純物等の混入が懸念される。また、一般に第2層目の窒化物半導体厚膜層として利用されるGaN層は、約1000℃の成長温度で結晶成長を行うため、第3工程のSiO2層によって構成されたマスクパターンは熱的損傷を受ける。熱的損傷を受けたマスクパターンの構成要素であるSiまたはO2は窒化物半導体膜に悪影響をもたらすことが発明者らの研究により分かった。
窒化物半導体膜製造法によって作製された窒化物半導体膜直上に窒化物半導体発光素子構造を作製した場合、上記マスクパターンの熱的損傷により発生した不純物が窒化物半導体発光素子構造の光を発生する活性層内に影響する。この影響は、発光素子の発光効率の低下と個々の発光素子の発光効率のばらつきによる製品の信頼性低下を招くと共に、窒化物半導体発光素子生産の歩留まりを低下させている。
本発明に係る窒化物半導体発光ダイオード素子は、基板、バッファ層、n型窒化物半導体層、活性層及びp型窒化物半導体層をこの順に備えた窒化物半導体発光ダイオードにおいて、前記基板は、サファイア基板の表面に凹部及び凸部が加工された加工構造基板であり、前記凸部の全周囲は、前記凹部に囲まれたものであり、前記バッファ層の厚さは、前記凹部の深さよりも薄いことを特徴とする。
本発明によれば、窒化物半導体と格子定数または熱膨張係数の異なる基板上に、厚膜の窒化物半導体膜を形成してもクラックがなく、かつ不純物混入の少ない高品質な窒化物半導体をエピタキシャル成長させることが可能となった。
また、上記窒化物半導体膜の製法によって成長した高品質の窒化物半導体膜上に発光素子構造を作製した場合、歩留まり率が高く、非常に発光効率の高いLEDまたはLDを作製することができた。
以下に、本発明の原理について図8を用いて説明する。
図8において、加工構造基板100には溝115の形成された基板であり、溝115の形成により基板表面に現れた凸部(平坦部)114を有する。加工構造基板100上には窒化物半導体膜が形成されている。凸部上の窒化物半導体層123が形成されることはもとより、溝上の窒化物半導体層124にも形成されており、溝115内部には窒化物半導体の形成されない空洞部116を有する。また、溝115の底部にも窒化物半導体125が堆積している。
このように、溝付き基板を用いることによって、溝115と凸部114との段差により、溝115に窒化物半導体125が埋まるよりも先に溝115の両隣り凸部114直上に結晶成長した凸部上の窒化物半導体膜123がラテラル成長して結合する。このため、溝部115の直上にも溝上の窒化物半導体膜124が形成する。このことにより、溝部115上には窒化物半導体膜が成長していない空洞部116が形成される。凸部114からラテラル成長してできた溝上の窒化物半導体膜124は加工構造基板100からの影響(格子定数差または熱膨張係数差による応力歪み)を全く受けず、従って、凸部114に形成された窒化物半導体膜123は窒化物半導体膜124と加工構造基板100との間に生じた格子定数差または熱膨張係数差による応力歪みを、基板からの影響を全く受けていない窒化物半導体膜124によって緩和することができる。横方向への結晶成長を利用したこと、および、このように応力の影響を軽減しつつ結晶成長が行われることにより、基板から結晶表面に向かって縦方向に伸びる貫通転位を単に平坦な表面上に結晶成長する場合よりも減らすことができる。さらには、このような応力の緩和に伴って、厚膜の窒化物半導体膜を形成してもクラックの発生を抑制でき、従来困難であった厚膜の窒化物半導体膜を作製することができた。
このような効果を窒化物半導体膜全体に渡って与えるためには、溝の密度がある程度高い必要がある。本発明者らの検討によれば、隣り合う溝の間隔(溝の中心線から隣の溝の中心線までの距離)を20μm以下にすれば、本発明の効果が得られた。特に、基板と窒化物半導体膜との間の歪みは溝の密度に依存し、溝の密度が増加すればさらに高い歪み緩和効果が得られる。隣り合う溝の間隔を20μm以上とすると、得られた窒化物半導体膜における貫通転位密度は平坦な基板上に形成したものと変わらなくなった。
また空洞部116は、凸部114上の窒化物半導体膜123からのラテラル成長が、溝内部からの窒化物半導体125の成長を上回ることによって、形成されるものであるから、溝形状によって大きな影響を受けることになる。本発明者らの検討では、溝幅bが10μm以下とし、溝の深さhをh≧0.2×bとすることが好ましいことが分かった。
さらには、溝の深さhをh≧bの条件まで十分深くすれば、結晶成長時に溝底部では原料が供給されなくなり、窒化物半導体125の堆積がほとんどなくなるので、結晶成長条件によらず極めて容易に空洞部116が形成でき、また、上記応力歪み低減の効果を更に高めることができる。
また、溝が窒化物半導体に対して<1−100>方向に沿って基板表面に形成されることによって、窒化物半導体のラテラル成長速度の大きい方向に対して垂直方向に溝を形成することになる。従って、凸部上の窒化物半導体膜123からのラテラル成長をより促進することができ、本発明の効果を高めることができる。本発明者らの実験的見地によると、窒化物半導体であるGaNは、基板上では窒化物半導体(GaN)の[11−20]方向に伸びて成長(ラテラル成長)することが判明している。
また、溝の側壁が基板の劈開面を含むように溝を形成することによって、溝の加工が容易になるので、溝の形状を急峻にすることができ、従って溝115と凸部114の段差を明確にでき、また、溝幅に対して溝の深さの深い溝を容易に形成することができる。
尚、本明細書において、溝は凹部の特異例であり、溝とは凹部が連続的に線状に並んだもののことを意味する。加工構造基板とは、基板表面に凹凸部あるいは溝部を形成した基板のことを意味する。また、基板の劈開方向とは、基板の劈開面に対して平行な方向を指す。
以下に本発明を実施した形態を詳細に説明する。
(実施の形態1)図1は、本実施の形態によって作製されたn型GaN膜を積層した窒化物半導体構造の構成図を示している。本実施の形態1の窒化物半導体構造では、サファイア基板のC面上にサファイア基板の[11−20]方向(GaN膜に対しては[1−100]方向)に沿って溝部110を形成した加工構造基板100と、加工構造基板100の凸部114上にGaNバッファ層120を形成し、加工構造基板100全面にn型GaN膜121を9μm成長させた構造からなる。
まず、実施の形態1で使用した加工構造基板の作製方法について説明する。成長用基板としてサファイア基板のC面を用いた。図2(a)は加工構造基板100の立体視図を、図2(b)は図2(a)の上面図を示している。図2中の加工構造基板100は以下のようにして作製した。まず、サファイア基板表面にレジストを塗布し、紫外線露光によりレジストパターンを形成した。次に、上記露光により硬化した部分のみを残し、それ以外の部分をリフトオフする。これら、一連の操作は周知技術であるフォトリソグラフィー技術によるものである。レジストパターン付きサファイア基板をウエットエッチングした。このとき、サファイア基板表面上に形成された溝部110は、幅b=6μm、深さh=2μmで、溝部と溝部の間隔(1周期)L=12μmである。溝部110の方向はサファイア基板に対して[11−20]方向に形成した。一般に、サファイア基板のM面({1−100}面)はいくつかある劈開面の内の1つとして知られている。従って、サファイア基板のC面はこの[11−20]方向に沿って劈開性を持つ。
上述した加工構造基板100の製造方法は、上記フォトリソグラフィー技術の他に、スクライビング法、ワイヤーソー加工、放電加工、スパッタリング法、レーザ加工、サンドブラスト加工、フォーカスイオンビーム(FIB)法を用いてサファイア基板表面に溝部110を形成しても良い。また、上記ウエットエッチングの代わりにドライエッチングを、露光に電子線またはレーザ光の干渉を利用したホログラフィー技術を使用しても良い。
本実施例では、溝の側壁の面が{1−100}面(M面)の劈開面(物理的加工により現れやすい面)であるが、他にも劈開面となる面方位としては、基板が六方晶系(サファイア基板を含む)の場合には{1−100}面(M面)、{01−20}面(R面)、あるいは基板が閃亜鉛鉱型あるいはダイアモンド構造型の場合には{110}面があり、このような面方位となる方向に溝を作製しても構わない。
また、サファイア基板に対する{1−100}面は例えばケミカルエッチングした場合に現れやすい面(以下、エッチング安定面と記す)でもある。このようなエッチング安定面となる方向に溝を形成することによっても、溝の側面が急峻とすることができる。このようなエッチング安定面となる面方位としては、基板が六方晶系(サファイア基板を含む)の場合には{1−100}面(M面)、{11−20}面(A面)、{0001}面(C面)、{01−12}面(R面)、あるいは基板が立方晶系、特に閃亜鉛鉱型またはダイアモンド構造型の場合には{111}面、{001}面があり、このような面方位となる方向に溝を作製しても構わない。
次に、加工構造基板100上にMOCVD装置を用いてn型GaN膜を結晶成長させて、窒化物半導体構造を作製する工程について説明する。図1(図2)に示す加工構造基板100を有機溶媒で十分に洗浄し、MOCVD装置内にセッティングした。n型GaN膜121の成長前に、H2ガスフロー中、基板温度1025℃で、加工構造基板100を約10分間、サーマルクリーニングした。次に、基板温度を550℃に下げ、III族原料としてTMG(トリメチルガリウム)10cc/minを、V族原料としてNH35000cc/minを供給し、約20nmのGaNバッファ層120を成長させた。この手法は、サファイア基板上にエピタキシャル成長させるための公知技術と同一である。
次に、基板温度を1000℃に昇温し、TMG(50cc)、NH3(5000cc)とドナー不純物であるSiH4(シラン)を供給し、n型GaN膜121を9μm成長した。
n型GaN膜121の厚みが3μmを越えた辺りから、基板表面に作製した溝部110が空洞部116を残したままn型GaN膜121で覆われ、平坦化し始めた。さらに成長を続け、n型GaN膜121の厚みが9μmで貫通転位の密度は約107cm−2程度になった。
また、サファイア基板C面上にエピタキシャル成長した窒化物半導体であるGaNの配向関係は、(0001)sapphire//(0001)GaN、[1−210]sapphire//[−1010]GaNであることが知られており、結局、サファイア基板に対して[11−20]方向に溝部を形成することは、GaNに関しては[1−100]方向に溝部110を形成したことになる。従って、本実施の形態1の溝部は、基板の劈開方向かつ基板直上に結晶成長した窒化物半導体の<1−100>方向に沿って形成されていることになる。
窒化物半導体(GaN)はサファイア基板のC面上内では窒化物半導体(GaN)の<11−20>方向に伸びてラテラル成長することから、本実施の形態1の溝部は、基板の劈開方向及び基板直上に結晶成長した窒化物半導体のラテラル成長の速度の速い方向に対して垂直な方向に沿って形成されている。基板の劈開方向に沿って溝を形成することにより、溝加工が容易になり、側壁の切り立った溝形状とすることによって急峻な段差を実現でき、また、ラテラル成長方向の速い方向に対して垂直な溝が形成されたことによって、空洞が生成されやすくなった。従って、形成された窒化物半導体膜121の応力歪みによる結晶の高品質化及び窒化物半導体膜121内にクラック防止に寄与する。
本実施の形態1において加工構造基板上に形成した溝の周期を溝の深さh≧0.2×溝幅bを満たすことによってn型GaN膜121はその膜と加工構造基板110との間に生じた格子定数差または熱膨張係数差による応力歪みを緩和することができ、厚膜窒化物半導体膜を形成したことによるクラック発生を防止することができる。溝幅を広くするか、溝の深さを浅くすることによって溝の深さh≧0.2×溝幅bの条件を満たさない場合には、成長初期において溝の内部が窒化物半導体膜で埋まり空洞ができず、横方向成長による効果や歪み低減効果を奏しない。また、溝の間隔を長くしても上記で説明したように平坦なサファイア基板上に形成した場合と貫通転位密度が同程度になった。
図1のn型GaN膜121の表面に現れた貫通転位密度を見積もるために、表面TEM(透過型電子顕微鏡)観察を行った。その結果、成長膜表面に現れた貫通転位密度は約107cm−2程度まで低減しており、これまでに報告された従来例とほぼ同程度か若干高い程度である。
図1のn型GaN膜121の表面に現れた貫通転位密度を見積もるために、表面TEM(透過型電子顕微鏡)観察を行った。その結果、成長膜表面に現れた貫通転位密度は約107cm−2程度まで低減しており、これまでに報告された従来例とほぼ同程度か若干高い程度である。
また、従来例では選択成長によるマスクパターンが窒化物半導体の成長中に熱的損傷を受け、マスクパターンの構成要素が不純物として窒化物半導体成長膜内に影響をもたらしていた。しかしながら、本実施の形態で作製された成長膜層内には上記の不純物となる構成要素は一切含まれておらず、窒化物半導体成長膜のフォトルミネッセンス(PL)測定によれば、窒化物半導体成長膜(GaN単膜)のバンド端付近の発光強度と不純物によるディープレベルからの発光強度との相対比を比較したところ、本実施の形態で得られた相対強度比はマスクパターンを利用したそれと比べて1桁以上改善されていた。これは、本実施の形態で得られた窒化物半導体の成長膜が非常に高品質であることを示している。
上記加工構造基板上に形成した溝の周期長Lは12μmであったが、その周期長Lをさらに短くすれば溝の密度が増加し、貫通転位密度の低減が可能となる。また、本実施の形態1では溝幅6μmであったが、さらに溝幅を狭くしても構わない。さらに、本実施の形態では溝の周期を一定としたが、溝の間隔を20μm以下にする限り、溝の周期は必ずしも一定である必要はない。
(実施の形態2)本実施の形態2は、実施の形態1の変形例であり、サファイア基板に形成する溝部のパターンを変更した以外は本質的に実施の形態1と同一である。図3に本実施の形態2によって構成された加工構造基板100を示す。
本実施の形態2は、サファイア基板のC面上にサファイア基板の[11−20]と[−2110]方向に沿って溝部111を形成した加工構造基板100と、加工構造基板100直上にn型GaN膜を8μm成長させた構造からなる。以下に、本実施の形態2で作製した加工構造基板100と加工構造基板100上に結晶成長したn型GaN膜について説明する。
成長用基板としてサファイア基板のC面を用いた。図3の加工構造基板100はFIB技術を使用して作製した。サファイア基板表面上に形成された溝部111は、幅b=1μm、深さh=3μmで、溝の間隔の周期L=3μmである。このときの溝部111の方向はサファイア基板に対して[11−20]と[−2110]方向である。
次に、加工構造基板100にMOCVD装置を用いてn型GaN膜を結晶成長した。図3の加工構造基板100を有機溶媒にて十分に洗浄し、MOCVD装置内にセッティングした。n型GaN膜成長前に、H2ガスフロー中、基板温度1025℃で、加工構造基板100を約10分間、サーマルクリーニングした。次に、基板温度を500℃に下げ、III族原料としてTMA(トリメチルアルミニウム)20cc/minを、V族原料としてNH35000cc/minを供給し、約50nmのAlNバッファ層を成長させた。この手法は、サファイア基板上にエピタキシャル成長させるための公知技術と同一である。
次に、基板温度を1000℃に昇温し、TMG(50cc)、NH3(5000cc)とドナー不純物であるSiH4(シラン)を供給し、n型GaN膜を8μm成長した。
実施の形態1で述べたようにn型GaN膜の厚みが2μmを越えた辺りから、基板表面に作製した溝部111が空洞部を残したままGaN膜によって覆われ、n型GaN膜が平坦化し始めた。さらに成長を続け、n型GaN膜の厚みが8μm程度で貫通転位の密度は約105〜106cm−2程度になった。窒化物半導体成長膜のバンド端付近からのPL発光強度は、実施の形態1と同じく非常に強く、かつ不純物によるディープレベルからの発光強度は極めて弱かった。このことから、実施の形態1と同じく高品質のGaN単膜が形成された。
本実施の形態2では溝幅に対する溝の深さの相対的な深さが実施の形態1の場合よりも深くなっており、溝幅よりも溝の深さが大きくすることで気相成長時における原料ガスの溝内部への供給が極端に不十分になって、溝内部にほとんど結晶成長が起こらなくすることができた。
また、本実施の形態では、溝の方向が複数の方向に形成されている。サファイア基板に対して<11−20>方向の溝は、サファイア基板のC面内に[11−20]、[−2110]、[1−210]の3種存在する。本実施例のように窒化物半導体がサファイア基板に対してC軸配向で結晶成長する場合、同様に、窒化物半導体のC面内に3種の方向が存在する。本実施の形態2で使用した加工構造基板は、3種の方向の内、2種を選択してサファイア基板のC面上に溝部111を形成したものである。このことにより、加工構造基板上に結晶成長したGaNは、これら2種の方向の各々に対して垂直な方向にラテラル成長を促進させられている。また、本実施の形態2の溝の間隔の一周期は、実施の形態1の溝の間隔の一周期の半分と短くなっており、溝の密度を増加させている。従って、実施の形態2で得られた貫通転位密度は実施の形態1のそれと比べて1桁程度改善されていた。
(実施の形態3)本実施の形態3は、実施の形態2の変形例であり、実施の形態2で記述したサファイア基板<11−20>の等価な3種全ての方向に沿って溝部を形成したものである。従って、窒化物半導体に関して3種の<1−100>方向全てを選択したことにも相当する。尚、本実施の形態3はサファイア基板に形成する溝部のパターンを変更した以外は実施の形態2と同一である。
図4に本実施の形態3によって構成された加工構造基板100を示す。本実施の形態3は、サファイア基板のC面上にサファイア基板の[11−20]、[−2110]と[1−210]方向に沿って溝部112を形成した加工構造基板100と、加工構造基板100直上にn型GaN膜を8μm成長させた構造からなる。以下に、本実施の形態3で作製した加工構造基板100について説明する。成長用基板としてサファイア基板のC面を用いた。図4の加工構造基板100は実施形態2と同様にFIB技術を使用して作製した。サファイア基板表面上に形成された溝112は、幅b=1μm、深さh=2μmで、溝の間隔の一周期L=4μmである。このときの溝112の方向はサファイア基板に対して、[11−20]、[−2110]と[1−210]方向である。
本実施の形態3では、結晶成長したGaNが全3種の方向の各々に対して垂直な方向にラテラル成長している。また、実施の形態2と同様に溝部の深さhが溝部の幅bよりも長いことから、基板と窒化物半導体膜との間から生じた応力歪みを受け難くなる。
本実施の形態3で得られた貫通転位密度ならびにPL発光強度による結果は実施の形態2のそれとほぼ同等であった。このことから、実施の形態2と同じく高品質のGaN単膜が形成され、また、クラックの発生も同様に抑制された。
(実施の形態4)本実施の形態4は、実施の形態1または実施の形態2の変形例であり、サファイア基板のC面をサファイア基板のM面に変更し、溝の方向を適宜選択したこと以外は同一である。以下に、本実施の形態4で作製した加工構造基板について説明する。
サファイア基板M面と窒化物半導体であるGaNとのエピタキシャル関係は、(01−10)sapphire//(01−13)GaN、[0001]sapphire//[2−1−10]GaNである。従って、M面サファイア基板に関して[0001]方向に{1−100}面を含む溝部を、あるいは[2−1−10]方向に沿って溝部を形成すると、前者の溝の方向はサファイア基板の劈開面であるM面({1−100}面)を含んでおり、後者の溝の方向はサファイア基板M面上に結晶成長したGaNのラテラル成長に対して垂直である。これらの方向を片方のみ、または両方をサファイア基板のM面上に形成し、これを加工構造基板とする。片方向のみに溝部を形成した場合は実施の形態1に、両方向に溝部を形成した場合は実施の形態2に属する。
本実施の形態4に即して溝部の幅b=2μm、深さh=3μm、溝の間隔の一周期L=5μmで、加工構造基板を作製し、窒化物半導体膜を10μm成長した。加工構造基板の溝部は片方向のみまたは両方向に形成した2種類について試作を行ったが、これらの貫通転位密度は共に106〜107cm−2程度であった。この貫通転位密度の値は、これまでの従来例で報告されたマスクパターンを利用したそれと比べてほぼ同程度であった。本実施の形態4では、上記実施の形態1〜3のように、基板の劈開面内の方向と窒化物半導体のラテラル成長に対して垂直方向とが一致していない。実施の形態2または3に比べてその貫通転位密度が1桁程度悪くなった1つの要因として上記理由が考えられる。PL発光強度に関しては上述の実施の形態1と同様に、窒化物半導体のバンド端付近の発光によるPL発光強度は非常に強く、不純物に起因したディープレベルからの発光強度は極めて弱かった。また、クラックの発生も同様に抑制された。
(実施の形態5)本実施の形態5は、実施形態1〜3の変形例であり、サファイア基板のC面をサファイア基板のA面に変更した以外は同一である。以下に、本実施の形態5で作製した加工構造基板について説明する。
サファイア基板A面上に窒化物半導体であるGaNをエピタキシャル成長させた場合、窒化物半導体の結晶成長条件によってサファイア基板A面とGaNとの配向関係に以下の2種が存在する。即ち、(2−1−10)sapphire//(0001)GaN、[0001]sapphire//[2−1−10]GaN、[01−10]sapphire//[01−10]GaNと、(2−1−10)sapphire//(0001)GaN、[0001]sapphire//[01−10]GaN、[01−10]sapphire//[2−1−10]GaNである。前者の配向関係をエピタキシャル関係1、後者のそれをエピタキシャル関係2とする。
エピタキシャル関係1の場合、サファイア基板A面に関して[0001]方向とその[0001]方向と32.4°の方向に、あるいは[01−10]方向に沿って溝部を形成する。前者の2つの溝部の方向はサファイア基板の劈開面であるM面({1−100}面)とR面({01−12}面)をそれぞれ含んでおり、後者のそれはサファイア基板A面上に結晶成長したGaNのラテラル成長に対して垂直である。これらの方向を各方向のみ、または組み合わせてサファイア基板のA面上に形成し、これを加工構造基板とする。
片方向のみに溝部を形成した場合は実施の形態1に、これら溝部を組み合わせて形成した場合は実施の形態2または実施の形態3にそれぞれ属する。本実施の形態5のサファイア基板A面かつエピタキシャル関係1によって得られた効果は実施の形態4と同等であった。また、クラックも同様に抑制された。
次に、エピタキシャル関係2の場合、溝部をサファイア基板A面に関して[0001]方向に、またはその[0001]方向と32.4°の方向に沿って形成する。前者の溝部の方向はサファイア基板の劈開面であるM面({1−100}面)を含み、かつサファイア基板A面上に結晶成長したGaNのラテラル成長に対して垂直である。従って、サファイア基板のC面を使用した実施の形態1と同じ効果が得られる。次に後者の溝部の方向は、サファイア基板の劈開面であるR面({01−12}面)を含んでいる。これらの方向の片方を、または両方をサファイア基板のA面上に形成し、これを加工構造基板とする。
片方向のみに溝部を形成した場合は図2の実施の形態1に、これら溝部を組み合わせて形成した場合は実施の形態2または実施の形態3にそれぞれ属する。本実施の形態5のサファイア基板A面かつエピタキシャル関係2によって得られた効果は実施の形態1と同等であった。また、クラックも同様に抑制された。
(実施の形態6)本実施の形態6は、実施形態1の変形例であり、サファイア基板のC面をサファイア基板のR面に変更した以外は上記実施の形態と同一である。以下に、本実施の形態6で作製した加工構造基板について説明する。サファイア基板R面と窒化物半導体であるGaNとのエピタキシャル関係は、(011−2)sapphire//(2−1−10)GaN、[2−1−10]sapphire//[01−10]GaNである。従って、サファイア基板R面に関して[2−1−10]方向に{1−100}面を含む溝部を形成する。溝部の方向はサファイア基板の劈開面であるM面({1−100}面)を含んでいる。上記方向をサファイア基板のR面上に形成し、これを加工構造基板とする。本実施の形態6によって得られた貫通転位密度は約107〜108cm−2程度で、一般的な従来技術であるマスクパターンを利用して得られたそれと比べて若干悪い程度であった。しかしながら、不純物に起因したPL発光強度は実施の形態1と同等であった。また、クラックも同様に抑制された。
(実施の形態7)本実施の形態7は、実施形態1〜3の変形例であり、サファイア基板のC面を6H−SiC基板の(0001)面に変更した以外は上記実施の形態と同一である。以下に、本実施の形態7で作製した加工構造基板について説明する。6H−SiC基板の(0001)面上に窒化物半導体であるGaNをエピタキシャル成長させた場合、6H−SiC基板(0001)面とGaNとのエピタキシャル関係は、(0001)6H−SiC//(0001)GaN、[2−1−10]6H−SiC//[2−1−10]GaN、[01−10]sapphire//[01−10]GaNである。
従って、溝を6H−SiC基板(0001)面に関して[2−1−10]方向に、あるいは[01−10]方向に沿って形成する。前者の溝部の方向は6H−SiC基板(0001)面の劈開面である{1−100}面を含んでおり、後者のそれは6H−SiC基板(0001)面上に結晶成長したGaNのラテラル成長に対して垂直である。これらの方向の片方を、または両方を6H−SiC基板(0001)面上に形成し、これを加工構造基板とする。
従って、溝を6H−SiC基板(0001)面に関して[2−1−10]方向に、あるいは[01−10]方向に沿って形成する。前者の溝部の方向は6H−SiC基板(0001)面の劈開面である{1−100}面を含んでおり、後者のそれは6H−SiC基板(0001)面上に結晶成長したGaNのラテラル成長に対して垂直である。これらの方向の片方を、または両方を6H−SiC基板(0001)面上に形成し、これを加工構造基板とする。
片方向のみに溝を形成した場合は実施の形態1に、これら溝部を組み合わせて形成した場合は実施の形態2または実施の形態3に属する。本実施の形態7で得られた加工構造基板による効果は実施の形態4と同等であった。
(実施の形態8)本実施の形態8は、実施形態1から実施の形態3の変形例であり、サファイア基板のC面をMgAl2O4(マグネシアスピネル)基板の(111)面に変更した以外は上記実施の形態と同一である。以下に、本実施の形態8で作製した加工構造基板について説明する。
MgAl2O4基板の(111)面上に窒化物半導体であるGaNをエピタキシャル成長させた場合、MgAl2O4基板(111)面とGaNとのエピタキシャル関係は、(111)MgAl2O4//(0001)GaN、[−110]MgAl2O4//[2−1−10]GaN、[11−2]MgAl2O4//[01−10]GaNである。
従って、MgAl2O4基板の(111)面上に関して[−110]方向に{100}面を含む溝部を、あるいは[11−2]方向に沿って溝部を形成する。前者の溝部の方向はMgAl2O4基板(111)面の劈開面である{100}面を含んでおり、後者のそれはMgAl2O4基板(111)面上に結晶成長したGaNのラテラル成長に対して垂直である。これらの方向の片方を、または両方をMgAl2O4基板(111)面上に形成し、これを加工構造基板とする。
1方向のみに溝部を形成した場合は実施の形態1に、これら溝部を組み合わせて形成した場合は実施の形態2または実施の形態3にそれぞれ属する。本実施の形態8で得られた加工構造基板による効果は実施の形態4と同等であった。
(実施の形態9)図5(a)は、本実施の形態9によって作製されたGaN膜の構成図を示す。図5(b)は、本実施の形態9で作製するGaN膜の基板を示す図である。本実施の形態は、サファイア基板のC面上に無秩序に凹凸部113を形成した加工構造基板100と、加工構造基板直上にGaN膜122を30μm成長させた構造からなる。以下に、本実施の形態9で作製した加工構造基板100について説明すると共に、HVPE法を用いたGaN成長厚膜の作製方法について記述する。
成長用基板としてサファイア基板のC面を使用した。図5(b)に示してある加工構造基板100は、Ar+イオンミリング法を用いてサファイア基板表面上に無秩序の凹凸部113を形成した。この凹凸部113は、表面荒さ計測で平均高低差が約3μm、凹凸部の平均周期が約13μm程度であった。
次に、上記工程によって作製された凹凸部113を有する加工構造基板100上にGaN膜122の結晶成長を行う。まず、加工構造基板100を有機溶媒にて十分に洗浄し、HVPE装置内にセッティングした。GaN膜122結晶成長前に、H2ガスフロー中、基板温度1025℃で、加工構造基板100を約10分間、サーマルクリーニングした。次にGaN膜122を結晶成長させるために、V族ガスとしてNH3ガスとキャリアH2ガスをそれぞれ2000cc/min、10000cc/minで混合したガスを、III族ガスについてはHVPE装置内に予め約700℃の温度で保持されたGa金属上に、HClガス100cc/minを供給してGaとHClガスとの反応生成物であるIII族塩化物とキャリアH2ガス1000cc/minとを混合したガスを、それぞれ加工構造基板100がセッティングされているHVPE成長槽に送り込み、GaN膜122を約30μm成長させた。このようにして図5(a)に示すGaN膜が形成できる。
GaN膜122の厚みが5μmを越えた辺りから、加工構造基板100表面に作製した凹凸部113が空洞部を残したままGaN膜122で覆われ、平坦化し始めた。また、さらに成長を続け、GaN膜122の厚みが30μmで貫通転位の密度は約108cm−2程度になった。基板表面を光学顕微鏡で観測したところクラックは発生していなかった。本実施の形態9で得られたGaN膜中の貫通転位密度の値は、従来より報告されているマスクパターンを使用しないHVPE法を用いた厚膜成長方法のそれと同程度であった。しかしながら、直接サファイア基板上に結晶成長させた従来の厚膜成長方法に比べて、本実施の形態9の加工構造基板を使用して作製した成長膜には、その初期成長段階において成長膜表面にクラックは発生しておらず、同じ貫通転位密度を有していても成長厚膜の厚みは薄い。
以上、各実施の形態においては、形成される窒化物半導体としてGaNを例に説明したが、これを他の窒化物半導体、例えばAlxGayIn1−x−yN(0≦x≦1、0≦y≦1)や、あるいは、AlxGayIn1−x−yN(0≦x≦1、0≦y≦1)の構成元素の一部(組成比10%以下)をB、Cr、V、Ti、Nb、Ta、Zr、Sc、Tl、Gd、La、As、P、Sbなどの元素で置換した材料であっても良い。
(実施の形態10)図6は、本実施の形態10によって作製されたLD素子構造を示している。本実施の形態では、実施形態2で作製されたn型GaN膜付き加工構造基板200直上に、MOCVD装置を用いて発光素子構造としてLD素子構造を作製した例である。
以下に、本実施の形態の半導体発光素子の製造方法について説明する。
まず、実施の形態2で説明した方法で作製した窒化物半導体構造(加工構造基板と加工構造基板上のn型GaN膜)200をMOCVD装置に搬送し、1050℃でサーマルクリーニングを行った。MOCVD装置に装備されている原料ガスの内、V族原料ガスとしてNH3ガスを、III族ガスとしてTMG(トリメチルガリウム)とドナー不純物としてSiH4(シラン)ガスを用い、成長温度1000℃で第1のSiドープn型GaN層201を窒化物半導体構造上に3μm成長させた。
続いて、第2のクラッド層を作製するために、原料ガスとしてNH3、TMGとTMA(トリメチルアルミニウム)を、ドナー不純物としてSiH4ガスを用い、Siドープn型Al0.1Ga0.9N層202を0.4μm成長させた。
次に、第3の光ガイド層を作製するために原料ガスとしてNH3とTMGを、ドナー不純物としてSiH4ガスを用い、Siドープn型GaN層203を0.1μm成長させた。
次に、第4の多重量子井戸活性層を作製するために原料ガスとしてNH3、TMGとTMI(トリメチルインジウム)を、ドナー不純物としてSiH4ガスを用い、Siドープn型の多重量子井戸In0.2Ga0.8N(2nm)/In0.05Ga0.95N(3nm)層204を5周期作製した。続いて、上記量子井戸活性層中のInが活性層直上の窒化物半導体層を成長中に蒸発してしまわないようにp型Al0.2Ga0.8N蒸発防止層205を30nm成長させた。
次に、第5の光ガイド層を作製するために原料ガスとしてNH3とTMGを、アクセプタ不純物としてEtCp2Mg(ビスエチルシクロペンタジエニルマグネシウム)を用い、Mgドープp型GaN層206を0.1μm成長させた。
次に、第6のクラッド層を作製するために、原料ガスとしてNH3、TMGとTMAを、アクセプタ不純物としてEtCp2Mgガスを用い、Mgドープp型Al0.1Ga0.9N層207を0.4μm成長させた。
最後に第7のコンタクト層を作製するために、原料ガスとしてNH3、TMGとTMA(トリメチルアルミニウム)を、アクセプタ不純物としてEtCp2Mgガスを用い、Mgドープp型GaN層208を0.5μm成長させた。
さらに、LD素子化のために正電極210、負電極209をそれぞれMgドープp型GaN層208、Siドープn型GaN層201上に形成した。上記LD素子構造のn型層とp型層の積層方法は、先にp型層を積層して、活性層、n型層を積層しても良い。
また、上記LD素子構造は、実施の形態2で作製した表面の平坦なn型GaN膜が付いた加工構造基板200を使用したが、実施の形態1、3〜9の方法で作製されたGaN膜を使用してもよい。さらには、各実施の形態でのGaN膜の形成と本実施の形態でのLD素子構造の作製を一装置内部で一貫して作製しても構わない。あるいは、各実施の形態により得られたGaN膜から加工構造基板を除去したものを用いても構わない。
本実施の形態10によって作製されたLD素子を50℃雰囲気下、2mW光出力の高温加速試験にかけたところ室温時使用換算で8000時間以上の連続発振寿命を確認した。この連続発振寿命は、従来技術によって作製されたLD素子を同様の高温加速試験にかけて得られた寿命の約20%以上の向上であった。このような信頼性の高いLD素子が実現できたのは、上記実施の形態による転位密度の低減および不純物混入防止の効果によるものである。
(実施の形態11)図7は、本実施の形態11によって作製された発光素子構造としてLED素子構造を示す。本実施の形態では、上記実施の形態で作製された窒化物半導体構造上に、MBE装置を用いてLED素子構造を作製した例について説明する。
実施の形態1で作製されたn型GaN膜付き加工構造基板300をMBE装置に搬送し、第1のn型GaN層301を2μm成長させた。次に、第2のn型単一量子井戸In0.45Ga0.55N層302を4nm作製した。続いて、上記量子井戸活性層中のInが活性層直上の窒化物半導体層を成長中に蒸発してしまわないようにp型Al0.1Ga0.9N蒸発防止層303を100nm成長させた。最後に、第3のp型GaNコンタクト層304を0.4μm成長させた。
さらに、LED素子化のため、正電極306、負電極305をそれぞれMgドープ第3のp型GaNコンタクト層304、第1のn型GaN層301上に形成した。
本実施の形態11によって作製されたLED素子の電子−光子変換効率を測定したところ、実用上問題ないと見なすことのできる5%以上の素子がウエハー全体の約88%以上存在し、従来技術によるLED素子歩留まり率を約13%アップすることができた。また、同LED素子を1000時間後の信頼試験にかけたところ、試験開始時の97%以上の発光強度を得ることができた。これにより実用上の信頼性も確保された。このような信頼性の高いLED素子が実現できたのは、上記実施の形態による転位密度の低減および不純物混入防止の効果、クラック防止の効果によるものである。
本実施の形態11によって作製されたLED素子の電子−光子変換効率を測定したところ、実用上問題ないと見なすことのできる5%以上の素子がウエハー全体の約88%以上存在し、従来技術によるLED素子歩留まり率を約13%アップすることができた。また、同LED素子を1000時間後の信頼試験にかけたところ、試験開始時の97%以上の発光強度を得ることができた。これにより実用上の信頼性も確保された。このような信頼性の高いLED素子が実現できたのは、上記実施の形態による転位密度の低減および不純物混入防止の効果、クラック防止の効果によるものである。
また、上記LED素子構造は、実施の形態1で作製したn型GaN膜が付いた加工構造基板300を使用したが、実施の形態2〜9の方法で作製されたGaN膜を使用してもよい。さらには、各実施の形態でのGaN膜の形成と本実施の形態でのLD素子構造の作製を一装置内部で一貫して作製しても構わない。あるいは、各実施の形態により得られたGaN膜から加工構造基板を除去したものを用いても構わない。
(実施の形態12)図9(a)は、本実施の形態によって作製されたGaN膜405の構成図を示す。また、図9(a)中の破線(GaN層402とGaN膜405との境界線)は図9(c)の溝403の凹凸形状に対応している。本実施の形態12は、サファイア基板400上に結晶成長したGaNバッファ層401、GaN層402、GaN層402上に形成された溝403、上記溝403によって生じた空洞部404とGaN膜405から構成されている。
次に、本実施の形態12の作製方法について説明する。成長用基板はサファイア基板のC面を使用した。まず、サファイア基板400をMOCVD装置炉内に搬送し、基板温度1100℃、H2雰囲気中で10分間サーマルクリーニングを行った。続いて、III族原料としてトリメチルガリウム(TMG)とV族原料としてアンモニア(NH3)を成長炉内に供給し、成長温度550℃でGaNバッファ層401を30nm成長した。上記成長は、GaNバッファ層以外にAlNバッファ層を使用しても良い。これらバッファ層の成長は窒化物半導体結晶成長における周知技術である。GaNバッファ層401を成長した後、基板温度を1050℃まで昇温させて、GaN層402を3μm成長させた。次に、GaN層402まで結晶成長した基板(以下、サファイア付きGaN基板と記す。)をMOCVD装置炉から取り出して、GaN層402面上にFIB法を用いてGaN結晶に対して<11−20>方向に溝403を形成した。溝403の側壁面はGaN結晶のへき開面である{1−100}面を含んでいる。このときに形成された溝403の上面図と断面図をそれぞれ図9(b)と図9(c)に示している。図9に示されるように、成長面側にGaN膜が設けられた基板となっている。
溝403は、幅b=5μm、深さh=2μmで、溝と溝の間隔(1周期)L=10μmである。このときの溝の幅bと溝の深さhとの関係は少なくともh≧0.2×bとする。
上記手法によって形成された溝403を含むGaN層402上にGaN膜405をHVPE法を用いて200μm成長した。このGaN膜405の作成方法について下記に示す。
まず、上記サファイア付きGaN膜基板を有機溶媒にて十分に洗浄し、HVPE装置内に搬送する。次にGaN膜405を結晶成長させるために、V族ガスとしてNH3ガスとキャリアH2ガスをそれぞれ2000cc/min、10000cc/minで混合したガスを、III族ガスについてはHVPE装置内に予め約700℃の温度で保持されたGa金属上に、HClガス100cc/minを供給してGaとHClガスとの反応生成物であるIII族塩化物とキャリアH2ガス1000cc/minとを混合したガスを、それぞれHVPE成長炉に送り込み、GaN膜405を200μm成長させた。GaN膜405は溝403を完全に埋没させて平滑に成長した。光学顕微鏡でGaN膜405の表面観察を行ったところ、クラックは発生していなかった。本実施の形態12で得られたGaN膜405の貫通転位密度は約106〜107cm−2であった。また、前記実施の形態同様にSiO2等のマスクパターンを使用していないため、不純物の混入を防ぐことができた。
溝403の断面形状は矩形であったが、GaN膜405が成長する段階で{1−101}ファセット面が自己形成された(図9(d))。これは{1−101}面がその他の面方位に比べてGaNの結晶成長速度の遅い面であるためである。本実施の形態12で溝403を<11−20>方向に形成したのは、窒化物半導体結晶(特にGaN結晶)に関して、{0001}面に比べて結晶成長速度の遅い{1−101}面を溝403の側壁面として出現させるためである。従って、窒化物半導体結晶の{1−101}面(あるいはファセット面として)が現れる方法であれば、上記溝の<11−20>方向に限るものではない。
GaN膜405が溝403を埋没させていくプロセスについて観察した結果以下のことがわかった。GaN層402上に形成された溝403は、GaN膜405の成長とともに溝の深さが深くなった。これは、{0001}面での成長が{1−101}面での結晶成長よりも早いために溝が埋まらずに成長軸方向に成長が促進されたため、あたかも溝の深さが深くなったように見えるためである(図9(d))。つまり、{1−101}面が他の面よりもGaNの結晶成長速度が遅いため(表面拡散長距離が長い)、{1−101}面に飛来してきたGa原子がGaNとなって取り込まれる前に{0001}面にGa原子が吐き出されてしまい、{0001}面上でN原子と結合してGaNが成長するものと考えられる。
GaN膜405の結晶成長が進むにつれて{0001}面の成長面積が減少し、最終的には{1−101}ファセット面で囲まれた三角形状の凹凸形状を有する溝が形成される。このときの構成を図9(d)の実線で示す。図9(a)中の破線は図9(c)の溝403に対応している。さらにGaNの結晶成長が進むと吐き出し先となる{0001}面がないために({1−101}ファセット面しかないために)、今度は{1−101}ファセット面が結晶成長し始める。これは、{0001}面の成長が成長軸方向の成長であるのに対して、{1−101}ファセット面の成長は擬似的にラテラル方向(成長軸に対して横方向)への成長である。この{1−101}ファセット面の成長が始まることによって溝部403が埋まり始める。しかしながら、{1−101}ファセット面で溝部が覆われるまで成長軸方向に成長が進んでいたため、溝の深さが溝403を形成したときの深さよりも深くなっていること(原料ガスが入り込みにくくなっている)と、溝部の両隣りからラテラル成長によって結晶成長してきたGaNは溝の中央で会合するが、若干の結晶配向関係の違いにより完全に結合せずに隙間が生じる。この時の構成を図9(e)に示す。図9(e)中の破線及び点線は、それぞれ図9(c)と図9(d)の構成図に対応している。以上の要因が空洞部404を形成するものとなる。
このようにして形成された空洞部404によって、前記実施例と同様に歪みの緩和が生じるものと考えられる。貫通転位密度の低減に関しては上記空洞部以外に、ラテラル成長によって空洞部404が埋まる際に{1−101}ファセット面を境界面として貫通転位が成長軸方向から横軸方向に折れ曲がるためにGaN膜405最表面に到達する貫通転位密度が低減するものと考えられる。
窒化物半導体膜上に形成された溝部の深さhが溝部の幅bに対してh≧bであるときは、溝部が十分に深く原料ガスが溝部の底部まで到達しないために、溝部が埋没することなく空洞部が形成される。従って、十分に溝の深さが深い場合は本実施の形態12ではなく、例えば実施の形態2または3と同様に空洞部が形成される。
(実施の形態13)本実施の形態13は、実施の形態12の溝方向を窒化物半導体結晶の<1−100>方向に変更した以外は実施の形態12と同様である。
従って、実施の形態12と同様に、図9(a)〜(c)を用いて、本実施の形態を説明する。
図9(a)は、サファイア基板400、GaNバッファ層401、GaN層402、GaN層402上に形成された溝403、前記溝403が形成されたGaN層402上にGaN膜405を積層させたとき、GaN膜405によって埋没されずに残った空洞部404と、GaN膜405から構成されている。ただし、図9(a)中の破線は、溝403の形状を示すために便宜上記載したものであり、GaN膜405を積層することによって、該破線で示す形状は消失する。
次に、本実施の形態のGaN膜405の製造方法について説明する。成長用基板はサファイア基板のC面を使用した。まず、サファイア基板400をMOCVD装置炉に搬送し、基板温度1100℃、H2雰囲気中で10分間サーマルクリーニングを行った。続いて、III族原料としてトリメチルガリウム(TMG)とV族原料としてアンモニア(NH3)を成長炉内に供給し、成長温度550℃でGaNバッファ層401を30nm成長した。上記成長は、GaNバッファ層以外にAlNバッファ層を使用しても良い。これらバッファ層の成長は窒化物半導体結晶成長における周知技術である。GaNバッファ層401を成長した後、基板温度を1050℃まで昇温させて、GaN層402を2μm成長させた。次に、GaN層402まで結晶成長した基板(以下、サファイア付きGaN基板と記す。)をMOCVD装置炉から取り出して、GaN層402面上に反応性イオンエッチング法を用いてGaN結晶に対して<1−100>方向に溝403を形成した。溝403の側壁面はGaN結晶の{11−20}面を含んでいる。このときに形成された溝403の上面図と断面図をそれぞれ図9(b)と図9(c)に示している。図9に示されるように、成長面側にGaN膜が設けられた基板となっている。
溝403は、幅b=3μm、深さh=1μmで、溝と溝の間隔(1周期)L=7μmである。このときの溝の幅bと溝の深さhとの関係は、h≧0.2×bを満たしている。
上記手法によって形成された溝403を含むGaN層402上に、実施の形態12と同様に、HVPE法を用いてGaN膜405を80μm成長した。GaN膜405は溝403を埋没させて平滑に成長した。光学顕微鏡でGaN膜405の表面観察を行ったところ、クラックは発生していなかった。本実施の形態13で得られたGaN膜405の貫通転位密度は約106〜107cm−2であった。また、前記実施の形態同様にSiO2等のマスクパターンを使用していないため、不純物の混入を防ぐことができた。
溝403の断面形状は矩形であったが、GaN膜405が成長する段階で{11−2i}ファセット面が自己形成された。ここで、iは、0≦i≦3である。{11−2i}ファセット面が複数種存在するのは、成長条件によって、自己形成ファセット面が変化するからである。本発明者らによる知見によれば、V族原料とIII族原料の分圧比に依存し、V族原料/III族原料が比較的高いと{11−20}ファセット面が形成されやすく、逆に低いと、{11−22}面や{11−23}面に類似したファセット面が現れる。
このような、自己形成ファセット面が出現するのは、{11−2i}面が{0001}面に比べてGaNの結晶成長速度が遅いためである。特に、{11−20}ファセット面は、成長面{0001}に対して垂直であり、GaNの結晶成長速度も遅い。
本実施の形態13で溝403を<1−100>方向に形成したのは、窒化物半導体結晶(特にGaN結晶)に関して、{0001}面に比べて結晶成長速度の遅い{11−2i}面(0≦i≦3)を溝403の側壁面として出現させるためである。従って、窒化物半導体結晶の{11−2i}面(あるいはファセット面として)が現れる方法であれば、上記溝の<1−100>方向に限るものではない。GaN膜405が溝403を被覆していくプロセスについて観察した結果以下のことがわかった。
GaN層402上に形成された溝403は、GaN膜405の成長とともに溝の深さが深くなった。これは、{0001}面での成長が{11−2i}面での結晶成長よりも早いために溝が埋まらずに成長軸方向に成長が促進されたため、あたかも溝の深さが深くなったように見えるためである。つまり、{11−2i}面が{0001}面よりもGaNの結晶成長速度が遅いため(表面拡散長距離が長い)、{11−2i}面に飛来してきたGa原子がGaNとなって取り込まれる前に{0001}面にGa原子が吐き出されてしまい、{0001}面上でN原子と結合してGaNが成長するものと考えられる。さらに詳細に調べたところ、本実施の形態で得られた上記溝の深さは、実施の形態12と比べて多少浅かった。これは、実施の形態12の{1−101}ファセット面と比べると、{11−2i}ファセット面(0≦i≦3)のGaN結晶成長速度が速いため(表面拡散長距離が短い)、溝が深くなる前に埋まっていく(空洞部404が小さくなる)ためだと考えられる。従って、溝403を<1−100>方向に形成した場合は、空洞部404を形成しにくい恐れがある。前記解決方法として、溝403を<1−100>方向に形成した場合に限り、h≧0.2×bまたはh≧bの関係を満たしていても、溝の底部をサファイア基板まで掘り下げなければ良い。つまり、少なくとも窒化物半導体が溝403の底部に接していることが好ましい。上記理由は定かではないが、このようにすることで、{11−2i}ファセット面に飛来したGa原子が溝の底部とGaN層402表面({0001}面)の両面に吐き出され、{11−2i}ファセット面の成長速度を抑えることができるのではないかと思われる。前記溝の底部に吐き出されたGa原子は溝の底部に成長してしまうものの、GaN層402表面に比べて、溝部はガスが入りにくいため、結果的に溝403の深さは深くなるものと考えられる。一方、溝の底部がサファイアの場合、{11−2i}ファセット面から吐き出されたGa原子がサファイア上には付着しにくいことから再び{11−2i}ファセット面に戻りこむため、{11−2i}ファセット面の成長速度を抑えることができず、溝403の深さは前記に比べて非常に浅くなってしまい、空洞部404が殆ど形成されなかった。
上述した溝403が形成されたGaN層402上の成長は、GaN膜405の結晶成長が進むにつれて{0001}面の成長面積が減少し、最終的には{11−2i}ファセット面で囲まれた三角形状の凹凸形状を有する溝が形成される。ただし、{11−20}ファセット面の場合は、矩形形状を維持したまま成長する。
上記ファセット形状のうち、溝の側壁面として{11−2i}ファセット面(0<i≦3)が出現した場合、上記三角形状の後、さらにGaNの結晶成長が進むと、吐き出し先となる{0001}面がないために、今度は{11−2i}ファセット面が結晶成長し始める。これは、{0001}面の成長が成長軸方向の成長であるのに対して、{11−2i}ファセット面の成長は擬似的にラテラル方向(成長軸に対して横方向)への成長である。この{11−2i}ファセット面の成長が始まることによって溝部403が埋まり始める。しかしながら、{11−2i}ファセット面で溝部が覆われるまで成長軸方向に成長が進んでいたため、溝の深さが溝403を形成したときの深さよりも深くなっていること(原料ガスが入り込みにくくなっている)と、溝部の両隣りからラテラル成長によって結晶成長してきたGaNは溝の中央で会合するが、若干の結晶配向関係の違いにより完全に結合せずに隙間が生じる。以上の要因が空洞部404を形成するものとなる。
一方、溝の側壁面として{11−20}ファセット面が出現した場合、矩形形状のまま結晶成長が進み、{0001}面の成長軸方向の成長と、{11−20}ファセット面のラテラル方向(成長軸に対して横方向)への成長が同じに起きる。この{11−20}ファセット面の成長によって溝部403が埋まり始める。しかしながら、{11−20}ファセット面で溝部が覆われるまで成長軸方向の成長が進んでいたため、溝の深さが溝403を形成したときの深さよりも深くなっていること(原料ガスが入り込みにくくなっている)と、溝部の両隣りからラテラル成長によって結晶成長してきたGaNは溝の中央で会合するが、若干の結晶配向関係の違いにより完全に結合せずに隙間が生じる。以上の要因が空洞部404を形成するものとなる。
このようにして形成された空洞部404によって、前記実施例と同様に歪みの緩和が生じるものと考えられる。貫通転位密度の低減に関しては上記空洞部以外に、ラテラル成長によって空洞部404が埋まる際に{11−2i}ファセット面を境界面として貫通転位が成長軸方向から横軸方向に折れ曲がるためにGaN膜405最表面に到達する貫通転位密度が低減するものと考えられる。
窒化物半導体膜上に形成された溝部の深さhが溝部の幅bに対してh≧bであるときは、溝部が十分に深く原料ガスが溝部の底部まで到達しないために、溝部が埋没することなく空洞部が形成される。
本実施の形態のように溝部の方向を<1−100>方向に形成した場合、実施の形態12で記述した<11−20>方向に形成したときと比べて、上記ラテラル成長速度は速く、GaN膜405の膜厚を厚く積まなくとも、平坦なGaN膜405を得ることができる。また、ラテラル成長速度が速いので溝部の幅を広くすることができ、貫通転位密度をより一層低減することができる。
本実施の形態の利用方法として、例えば、サファイア基板400を研磨機で剥ぎ取り、GaN膜405を取りだして、GaN基板として使用することもできる。あるいは、本実施の形態で得られたGaN膜405上に、実施の形態10または実施の形態11の発光素子を作製することによって、発光特性の優れた素子を作製することができる。
特に、光を発する活性層を有する発光素子構造は、前記溝部の上方に形成した方が良い。例えば、窒化物半導体レーザダイオードの場合、前記溝部の上方に、リッジストライプの方向と前記溝部の方向とが、平行に形成されていることが好ましい。さらに好ましくは、リッジストライプの形成位置が、前記溝部の中央線から少なくとも1μm離れた位置の上方部に、前記溝部の方向に沿って形成することである。上記溝部の中央から1μm離したのは、溝部の中央部は、ラテラル成長の結果、GaN膜が会合する部分であって、多少貫通転位密度が高く、割れやすいためである。リッジストライプの方向は、レーザダイオードのミラー端面の形成を考慮すると、<1−100>方向が好ましく、従って、溝の形成方向もまた、<1−100>方向であることが好ましい。上記のように溝部より十分上方の位置にリッジストライプを形成することによって、発振寿命が長く、発振閾値電流密度の低いレーザダイオードを製造することができる。もちろん、上記GaN基板上に発光素子を形成しても良いし、発光素子を形成後、サファイア基板400を剥ぎ取っても良い。
本実施の形態で示した溝部の方向は、<1−100>方向から±5°以内であれば本実施の形態と同様の効果が得られる。また、実施の形態12の溝部の方向においても<11−20>方向から±5°以内であれば、実施の形態12と同様の効果が得られる。ただし、溝部の側壁面は、上記実施の形態で述べたファセット面と類似したファセット面が出現する。
(実施の形態14)本実施の形態14は、実施の形態12または実施の形態13の、溝部の底部を低温GaNバッファ層まで掘り下げて形成した以外は、実施の形態12または実施の形態13と同様である。
本実施の形態で作製されたGaN膜505の構造を図10(a)に示す。図10(a)は、サファイア基板500、低温GaNバッファ層501、GaN層502、空洞部504、GaN膜505、多結晶GaN506から構成されている。次に、本実施の形態の、GaN膜505の製造方法について説明する。まず、サファイア基板500をMOCVD装置炉に搬送し、基板温度1100℃、H2雰囲気中で10分間サーマルクリーニングを行った。続いて、III族原料としてトリメチルガリウム(TMG)とV族原料としてアンモニア(NH3)を成長炉内に供給し、成長温度550℃で低温GaNバッファ層501を30nm成長した。上記成長は、低温GaNバッファ層以外に低温AlNバッファ層または低温AlxGa1−xNバッファ層(0<x<1)を使用してもよい。ここで、低温窒化物半導体バッファ層とは、600℃以下の成長温度で窒化物半導体を成長した層のことを指すものとする。
また、前記低温バッファ層の結晶性は、非晶質である。低温GaNバッファ層501を成長した後、基板温度を1050℃まで昇温させて、GaN層502を4μm成長させた。このようにして作製した成長膜積層構造を図10(b)に示す。低温GaNバッファ層501は非晶質であったが、GaN層502を積層するために、成長温度を少なくとも1000℃以上に上げるため、非晶質から多結晶に変化する。従って、GaN層502成長後の低温GaNバッファ層は、その殆どが多結晶化している。
次に、前記GaN層502まで結晶成長した基板を反応性イオンエッチング装置にセットし、GaN層502面上に溝503を形成した。このときの溝の構成を図10(c)に示す。溝503は、幅b=8μm、深さh=3.99μmで、溝と溝の間隔(1周期)L=20μmである。このように溝503の底部が低温GaNバッファ層501に到達するように形成した。溝503の方向は実施の形態12または実施の形態13のように、<11−20>方向もしくは<1−100>方向に形成するのが好ましい。
上記手法によって形成された溝503を含むGaN層502上に、実施の形態12と同様に、HVPE法を用いてGaN膜505を300μm成長させた。その結果、GaN膜505は溝503を被覆して平滑に成長した。光学顕微鏡でGaN膜505の表面観察を行ったところ、クラックは発生していなかった。本実施の形態14で得られたGaN膜505の貫通転位密度は約5×106cm−2であった。また、前記実施の形態同様にSiO2等のマスクパターンを使用していないため、不純物の混入を防ぐことができた。
GaN膜505が溝503を被覆していくプロセスについて観察した結果以下のことがわかった。GaN層502上に形成された溝503は、GaN膜505の成長とともに溝の深さが深くなった。これは、溝503の底部の位置が低温GaNバッファ層まで達していて、該溝503の底部は多結晶のGaNから構成されているためである。つまり、前記溝503以外のGaN層502の表面(凸部)には成長軸方向にGaN単結晶が成長するものの、前記溝部には、多結晶GaN506しか成長されず、あらゆる面方位を有する方向で成長が進み、溝503が埋まりにくくなって、結果的に空洞部504が形成される。このようにして、溝部が埋まらずに成長軸方向に成長が促進されたため、あたかも溝の深さが深くなったように見える。
以上のことから、空洞部504を形成する要因として以下のことが考えられる。溝503以外のGaN層502の表面(凸部)は、{0001}面の成長軸方向の成長と、成長軸に対して横方向(ラテラル成長)への、結晶成長が同じに起きていて、前記ラテラル成長によって溝部503が被覆し始める。しかしながら、溝503は、多結晶GaN506のためになかなか埋まりにくく、その間、成長軸方向の成長が進んでいたため、溝の深さが溝503を形成したときの深さよりも深くなる(原料ガスが入り込みにくくなっている)。さらに、溝部は多結晶であることから、GaN膜505とは連続的につながって成長することができず、溝503以外のGaN層502の表面(凸部)からのラテラル成長によってのみ溝部は被覆される。
また、多結晶GaN506は互いに異なる結晶方位から構成されているため、粒界状になっていて、微小な隙間が無数にできている。したがって、仮に、空洞部504が多結晶GaN506で埋まったとしても、多結晶GaN506の直上のGaN膜505は歪の緩和を受けることになる。
このようにして形成された空洞部504もしくは多結晶GaN506によって、前記実施例と同様に歪みの緩和が生じる。貫通転位密度の低減に関しては上記空洞部以外に、ラテラル成長によって空洞部504が埋まる際に、貫通転位が成長軸方向から横軸方向に折れ曲がるためにGaN膜505最表面に到達する貫通転位密度が低減するものと考えられる。
本実施の形態の利用方法として、例えば、サファイア基板500を研磨機で剥ぎ取り、300μmのGaN膜505を取りだして、GaN基板として使用することができる。
あるいは、本実施の形態で得られたGaN膜505上に、実施の形態10または実施の形態11の発光素子を作製することによって、発光特性の優れた素子を作製することができる。
特に、光を発する活性層を有する素子は、前記溝部の上方に形成した方が良い。例えば、窒化物半導体レーザダイオードの場合、前記溝部の上方に、リッジストライプの方向と前記溝部の方向とが、平行に形成されていることが好ましい。さらに好ましくは、リッジストライプが、前記溝部の中央線から横方向に少なくとも1μm離れた位置の上方に、前記溝部の方向に沿って形成することである。
上記溝部の中央線から1μm離したのは、溝部の中央線の位置は、ラテラル成長の結果、GaN膜が会合する部分であって、多少貫通転位密度が高く、割れやすいためであり、この領域上方にリッジストライプを形成することは好ましくない。リッジストライプの方向は、レーザダイオードのミラー端面の形成を考慮すると、<1−100>方向が好ましく、従って、溝の形成方向もまた、<1−100>方向であることが好ましい。上記位置にリッジストライプを形成することによって、発振寿命が長く、発振閾値電流密度の低いレーザダイオードを製造することができる。もちろん、上記GaN基板上に発光素子を形成しても良いし、発光素子を形成後、サファイア基板500を剥ぎ取っても良い。
本実施の形態では、溝部に多結晶GaN506が成長することによって空洞部504が形成されるため、溝の幅には、基本的に依存しないが、より効率良く空洞部504を形成するためには、溝の幅bと溝の深さhとの関係は、h≧0.2×b、もしくはh≧bであることが好ましい。
(実施の形態15)本実施の形態15は、実施の形態12の溝方向を窒化物半導体結晶の[11−20]と[−2110]方向の2方向に形成した以外は実施の形態12と同じである。
本実施の形態の、GaN膜の形成方法は、実施の形態12と同様の方法で作製した。ただし、溝の方向は、窒化物半導体の[11−20]方向、[−2110]方向、[1−210]方向の3種ある方向のうち、2つを選択して溝形成した。
前記溝は、幅b=10μm、深さh=5μmで、溝と溝の間隔(1周期)L=15μmである。また、サファイア基板上に成長したGaN層の厚みは6μmである。このことにより貫通転位密度が約7×105cm−2に低減した。上記溝は、h≧0.2×bの関係を満たしているが、h≧bであってもよい。また、実施の形態14のように、溝の底部の位置が、低温バッファ層まで到達するように溝形成しても良い。さらに、互いの溝における、溝幅、溝の深さ、溝と溝との間隔を同一にしなくとも良い。
(実施の形態16)本実施の形態16は、実施の形態12の溝方向を窒化物半導体結晶の[11−20]、[−2110]、[1−210]方向に形成した以外は実施の形態12と同じである。
本実施の形態の、GaN膜の形成方法は、実施の形態12と同様の方法で作製した。ただし、溝の方向は、窒化物半導体の[11−20]方向、[−2110]方向、[1−210]方向の3種ある方向のうち、全てを選択して溝形成した。
前記溝は、幅b=5μm、深さh=5.5μmで、溝と溝の間隔(1周期)L=10μmである。また、サファイア基板上に成長したGaN層の厚みは6μmである。このことにより貫通転位密度が約2×105cm−2に低減した。上記溝は、h≧bの関係を満たしているが、b>h≧0.2×bであってもよい。また、実施の形態14のように、溝の底部の位置が、低温バッファ層まで到達するように溝形成しても良い。さらに、互いの溝における、溝幅、溝の深さ、溝と溝との間隔を同一にしなくとも良い。
(実施の形態17)本実施の形態17は、実施の形態13の溝方向を窒化物半導体結晶の[1−100]と[10−10]方向に形成した以外は実施の形態13と同じである。
本実施の形態の、GaN膜の形成方法は、実施の形態13と同様の方法で作製した。ただし、溝の方向は、窒化物半導体の[1−100]方向、[10−10]方向、[01−10]方向の3種ある方向のうち、2つを選択して溝形成した。
前記溝は、幅b=8μm、深さh=0.99μmで、溝と溝の間隔(1周期)L=16μmである。また、サファイア基板上に成長した低温GaNバッファ層とGaN層の厚みは、それぞれ、30nm、1μmである。このことにより貫通転位密度が約7×106cm−2に低減した。
上記溝は、溝底部の位置が低温バッファ層まで到達するように溝形成しているが、h≧0.2×bの関係、もしくはh≧bの関係を満たしていてもよい。さらに、互いの溝における、溝幅、溝の深さ、溝と溝との間隔を同一にしなくとも良い。
(実施の形態18)本実施の形態18は、実施の形態13の溝方向を窒化物半導体結晶の[1−100]、[10−10]、[01−10]方向に形成した以外は実施の形態13と同じである。
本実施の形態の、GaN膜の形成方法は、実施の形態13と同様の方法で作製した。ただし、溝の方向は、窒化物半導体の[1−100]方向、[10−10]方向、[01−10]方向の3種ある方向のうち、全てを選択して溝形成した。
前記溝は、幅b=4μm、深さh=0.98μmで、溝と溝の間隔(1周期)L=10μmである。また、サファイア基板上に成長した低温GaNバッファ層とGaN層の厚みは、それぞれ、30nm、1μmである。このことにより貫通転位密度が約2×105cm−2に低減した。
上記溝は、溝底部の位置が低温バッファ層まで到達するように溝形成されていて、かつh≧0.2×bの関係を満たしているが、h≧bの関係を満たしていてもよい。さらに、互いの溝における、溝幅、溝の深さ、溝と溝との間隔を同一にしなくとも良い。
(実施の形態19)本実施の形態19は、溝方向を<11−20>方向と<1−100>方向に形成した以外は、実施の形態12または実施の形態13と同じである。
本実施の形態の、GaN膜の形成方法は、実施の形態12または実施の形態13と同様の方法で作製した。ただし、溝の方向は、窒化物半導体の<11−20>方向と<1−100>方向である。前記溝は、幅b=2μm、深さh=1μmで、溝と溝の間隔(1周期)L=6μmである。また、サファイア基板上に成長したGaN層の厚みは2μmである。このことにより貫通転位密度が約5×105cm−2に低減した。
上記溝は、h≧0.2×bの関係を満たしているが、h≧bであってもよい。また、実施の形態14のように、溝の底部の位置が、低温バッファ層まで到達するように溝形成しても良い。さらに、互いの溝における、溝幅、溝の深さ、溝と溝との間隔を同一にしなくとも良い。
100 加工構造基板
110 溝部
111、112、115 溝
113 凹凸部
114 凸部
116 空洞部
120 GaNバッファ層
121 n型GaN膜
122 GaN膜
123 凸部上の窒化物半導体膜
124 溝上の窒化物半導体膜
125 窒化物半導体
200、300 窒化物半導体構造
201 Siドープn型GaN層
202 Siドープn型AlGaN層
203 Siドープn型GaN層
204 n型InGaN/InGaN多重量子井戸層
205 p型AlGaN蒸発防止層
206 Mgドープp型GaN層
207 Mgドープp型Al0.1Ga0.9N層
208 Mgドープp型GaN層
209、305 負電極
210、306 正電極
301 第1のn型GaN層
302 第2のn型単一量子井戸InGaN層
303 p型AlGaN蒸発防止層
304 第3のp型GaNコンタクト層
400 サファイア基板
401 GaNバッファ層
402 GaN層
403 溝
404 空洞部
405 GaN膜
500 サファイア基板
501 低温GaNバッファ層
502 GaN層
503、504 空洞部
505 GaN膜
506 多結晶GaN
110 溝部
111、112、115 溝
113 凹凸部
114 凸部
116 空洞部
120 GaNバッファ層
121 n型GaN膜
122 GaN膜
123 凸部上の窒化物半導体膜
124 溝上の窒化物半導体膜
125 窒化物半導体
200、300 窒化物半導体構造
201 Siドープn型GaN層
202 Siドープn型AlGaN層
203 Siドープn型GaN層
204 n型InGaN/InGaN多重量子井戸層
205 p型AlGaN蒸発防止層
206 Mgドープp型GaN層
207 Mgドープp型Al0.1Ga0.9N層
208 Mgドープp型GaN層
209、305 負電極
210、306 正電極
301 第1のn型GaN層
302 第2のn型単一量子井戸InGaN層
303 p型AlGaN蒸発防止層
304 第3のp型GaNコンタクト層
400 サファイア基板
401 GaNバッファ層
402 GaN層
403 溝
404 空洞部
405 GaN膜
500 サファイア基板
501 低温GaNバッファ層
502 GaN層
503、504 空洞部
505 GaN膜
506 多結晶GaN
Claims (1)
- 基板、バッファ層、n型窒化物半導体層、活性層及びp型窒化物半導体層をこの順に備えた窒化物半導体発光ダイオードにおいて、
前記基板は、サファイア基板の表面に凹部及び凸部が加工された加工構造基板であり、
前記凸部の全周囲は、前記凹部に囲まれたものであり、
前記バッファ層の厚さは、前記凹部の深さよりも薄いことを特徴とする、窒化物半導体発光ダイオード素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015017043A JP5815144B2 (ja) | 1998-07-31 | 2015-01-30 | 窒化物半導体発光ダイオード素子 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1998216639 | 1998-07-31 | ||
JP21663998 | 1998-07-31 | ||
JP2015017043A JP5815144B2 (ja) | 1998-07-31 | 2015-01-30 | 窒化物半導体発光ダイオード素子 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014000683A Division JP5762577B2 (ja) | 1998-07-31 | 2014-01-07 | 窒化物半導体発光ダイオード素子 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015122525A true JP2015122525A (ja) | 2015-07-02 |
JP2015122525A5 JP2015122525A5 (ja) | 2015-08-13 |
JP5815144B2 JP5815144B2 (ja) | 2015-11-17 |
Family
ID=16691602
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010102784A Expired - Lifetime JP5743424B2 (ja) | 1998-07-31 | 2010-04-28 | 窒化物半導体構造とその製造方法および発光素子 |
JP2011054329A Expired - Lifetime JP5406871B2 (ja) | 1998-07-31 | 2011-03-11 | 窒化物半導体構造の製造方法および発光ダイオード |
JP2014000683A Expired - Lifetime JP5762577B2 (ja) | 1998-07-31 | 2014-01-07 | 窒化物半導体発光ダイオード素子 |
JP2015017043A Expired - Lifetime JP5815144B2 (ja) | 1998-07-31 | 2015-01-30 | 窒化物半導体発光ダイオード素子 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010102784A Expired - Lifetime JP5743424B2 (ja) | 1998-07-31 | 2010-04-28 | 窒化物半導体構造とその製造方法および発光素子 |
JP2011054329A Expired - Lifetime JP5406871B2 (ja) | 1998-07-31 | 2011-03-11 | 窒化物半導体構造の製造方法および発光ダイオード |
JP2014000683A Expired - Lifetime JP5762577B2 (ja) | 1998-07-31 | 2014-01-07 | 窒化物半導体発光ダイオード素子 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6335546B1 (ja) |
JP (4) | JP5743424B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018006687A (ja) * | 2016-07-07 | 2018-01-11 | 国立大学法人京都大学 | 半導体発光素子及びその製造方法 |
Families Citing this family (109)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69827824T3 (de) * | 1997-06-24 | 2009-09-03 | Massachusetts Institute Of Technology, Cambridge | Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung |
US7227176B2 (en) * | 1998-04-10 | 2007-06-05 | Massachusetts Institute Of Technology | Etch stop layer system |
JP3594826B2 (ja) * | 1999-02-09 | 2004-12-02 | パイオニア株式会社 | 窒化物半導体発光素子及びその製造方法 |
WO2000055893A1 (fr) | 1999-03-17 | 2000-09-21 | Mitsubishi Cable Industries, Ltd. | Base de semiconducteur et son procede de fabrication et procede de fabrication de cristal semiconducteur |
JP2001168388A (ja) * | 1999-09-30 | 2001-06-22 | Sharp Corp | 窒化ガリウム系化合物半導体チップ及びその製造方法ならびに窒化ガリウム系化合物半導体ウエハー |
US6821805B1 (en) * | 1999-10-06 | 2004-11-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, semiconductor substrate, and manufacture method |
EP1104031B1 (en) * | 1999-11-15 | 2012-04-11 | Panasonic Corporation | Nitride semiconductor laser diode and method of fabricating the same |
US6521514B1 (en) * | 1999-11-17 | 2003-02-18 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates |
US6602613B1 (en) | 2000-01-20 | 2003-08-05 | Amberwave Systems Corporation | Heterointegration of materials using deposition and bonding |
WO2001054175A1 (en) * | 2000-01-20 | 2001-07-26 | Amberwave Systems Corporation | Low threading dislocation density relaxed mismatched epilayers without high temperature growth |
US6750130B1 (en) * | 2000-01-20 | 2004-06-15 | Amberwave Systems Corporation | Heterointegration of materials using deposition and bonding |
JP2001244570A (ja) * | 2000-02-29 | 2001-09-07 | Sony Corp | 半導体レーザ、レーザカプラおよびデータ再生装置、データ記録装置ならびに半導体レーザの製造方法 |
US6596079B1 (en) * | 2000-03-13 | 2003-07-22 | Advanced Technology Materials, Inc. | III-V nitride substrate boule and method of making and using the same |
JP2001267242A (ja) * | 2000-03-14 | 2001-09-28 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体及びその製造方法 |
US6627974B2 (en) * | 2000-06-19 | 2003-09-30 | Nichia Corporation | Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate |
US6573126B2 (en) * | 2000-08-16 | 2003-06-03 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded epitaxial growth |
JP2002151796A (ja) * | 2000-11-13 | 2002-05-24 | Sharp Corp | 窒化物半導体発光素子とこれを含む装置 |
US6649480B2 (en) | 2000-12-04 | 2003-11-18 | Amberwave Systems Corporation | Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
US20020100942A1 (en) * | 2000-12-04 | 2002-08-01 | Fitzgerald Eugene A. | CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
JP3679720B2 (ja) * | 2001-02-27 | 2005-08-03 | 三洋電機株式会社 | 窒化物系半導体素子および窒化物系半導体の形成方法 |
US6723661B2 (en) * | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6830976B2 (en) * | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6724008B2 (en) | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6703688B1 (en) | 2001-03-02 | 2004-03-09 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
WO2002082514A1 (en) * | 2001-04-04 | 2002-10-17 | Massachusetts Institute Of Technology | A method for semiconductor device fabrication |
US8633093B2 (en) * | 2001-04-12 | 2014-01-21 | Sumitomo Electric Industries Ltd. | Oxygen doping method to gallium nitride single crystal substrate |
US6773504B2 (en) * | 2001-04-12 | 2004-08-10 | Sumitomo Electric Industries, Ltd. | Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate |
US6897138B2 (en) * | 2001-06-25 | 2005-05-24 | Toyoda Gosei Co., Ltd. | Method and apparatus for producing group III nitride compound semiconductor |
JP4055503B2 (ja) * | 2001-07-24 | 2008-03-05 | 日亜化学工業株式会社 | 半導体発光素子 |
EP1428262A2 (en) * | 2001-09-21 | 2004-06-16 | Amberwave Systems Corporation | Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same |
WO2003028106A2 (en) | 2001-09-24 | 2003-04-03 | Amberwave Systems Corporation | Rf circuits including transistors having strained material layers |
KR100679377B1 (ko) * | 2001-10-26 | 2007-02-05 | 암모노 에스피. 제트오. 오. | 질화물 벌크 단결정층을 사용한 발광 디바이스 구조 |
US6890785B2 (en) * | 2002-02-27 | 2005-05-10 | Sony Corporation | Nitride semiconductor, semiconductor device, and manufacturing methods for the same |
JP4092927B2 (ja) * | 2002-02-28 | 2008-05-28 | 豊田合成株式会社 | Iii族窒化物系化合物半導体、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体基板の製造方法 |
US6720570B2 (en) * | 2002-04-17 | 2004-04-13 | Tekcore Co., Ltd. | Gallium nitride-based semiconductor light emitting device |
TWI265641B (en) * | 2002-05-15 | 2006-11-01 | Matsushita Electric Ind Co Ltd | Semiconductor light emitting component and fabrication method thereof |
US20060138431A1 (en) | 2002-05-17 | 2006-06-29 | Robert Dwilinski | Light emitting device structure having nitride bulk single crystal layer |
US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
US7615829B2 (en) * | 2002-06-07 | 2009-11-10 | Amberwave Systems Corporation | Elevated source and drain elements for strained-channel heterojuntion field-effect transistors |
US7074623B2 (en) * | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
US20030227057A1 (en) * | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
US7307273B2 (en) * | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
US7335545B2 (en) * | 2002-06-07 | 2008-02-26 | Amberwave Systems Corporation | Control of strain in device layers by prevention of relaxation |
WO2003105206A1 (en) * | 2002-06-10 | 2003-12-18 | Amberwave Systems Corporation | Growing source and drain elements by selecive epitaxy |
US6982474B2 (en) * | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
EP1530800B1 (en) * | 2002-08-23 | 2016-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
US7594967B2 (en) * | 2002-08-30 | 2009-09-29 | Amberwave Systems Corporation | Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy |
DE10245631B4 (de) * | 2002-09-30 | 2022-01-20 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterbauelement |
WO2004053210A1 (en) * | 2002-12-11 | 2004-06-24 | Ammono Sp. Z O.O. | A substrate for epitaxy and a method of preparing the same |
US7332417B2 (en) * | 2003-01-27 | 2008-02-19 | Amberwave Systems Corporation | Semiconductor structures with structural homogeneity |
WO2004081982A2 (en) * | 2003-03-07 | 2004-09-23 | Amberwave Systems Corporation | Shallow trench isolation process |
JP3913194B2 (ja) * | 2003-05-30 | 2007-05-09 | シャープ株式会社 | 窒化物半導体発光素子 |
JP4342853B2 (ja) * | 2003-07-01 | 2009-10-14 | 独立行政法人科学技術振興機構 | 基板上への窒化物薄膜の成長方法及び窒化物薄膜装置 |
JP4390640B2 (ja) * | 2003-07-31 | 2009-12-24 | シャープ株式会社 | 窒化物半導体レーザ素子、窒化物半導体発光素子、窒化物半導体ウェハおよびそれらの製造方法 |
EP1667241B1 (en) * | 2003-08-19 | 2016-12-07 | Nichia Corporation | Semiconductor light emitting diode and method of manufacturing the same |
JP4457609B2 (ja) * | 2003-08-26 | 2010-04-28 | 豊田合成株式会社 | 窒化ガリウム(GaN)の製造方法 |
WO2005055300A1 (en) * | 2003-12-05 | 2005-06-16 | Showa Denko K.K. | Method for production of semiconductor chip and semiconductor chip |
JP4540347B2 (ja) * | 2004-01-05 | 2010-09-08 | シャープ株式会社 | 窒化物半導体レーザ素子及び、その製造方法 |
JP3884439B2 (ja) * | 2004-03-02 | 2007-02-21 | 株式会社東芝 | 半導体装置 |
JP2005286017A (ja) * | 2004-03-29 | 2005-10-13 | Sumitomo Electric Ind Ltd | 半導体発光素子 |
JP5013661B2 (ja) * | 2004-03-31 | 2012-08-29 | 三洋電機株式会社 | 窒化物系半導体素子の製造方法及び窒化物系半導体素子 |
US7157297B2 (en) * | 2004-05-10 | 2007-01-02 | Sharp Kabushiki Kaisha | Method for fabrication of semiconductor device |
US7345298B2 (en) * | 2005-02-28 | 2008-03-18 | The Regents Of The University Of California | Horizontal emitting, vertical emitting, beam shaped, distributed feedback (DFB) lasers by growth over a patterned substrate |
US8227820B2 (en) * | 2005-02-09 | 2012-07-24 | The Regents Of The University Of California | Semiconductor light-emitting device |
JP4651312B2 (ja) * | 2004-06-10 | 2011-03-16 | シャープ株式会社 | 半導体素子の製造方法 |
PL1769105T3 (pl) * | 2004-06-11 | 2014-11-28 | Ammono S A | Objętościowy monokrystaliczny azotek galu oraz sposób jego wytwarzania |
US7223998B2 (en) * | 2004-09-10 | 2007-05-29 | The Regents Of The University Of California | White, single or multi-color light emitting diodes by recycling guided modes |
PL371405A1 (pl) * | 2004-11-26 | 2006-05-29 | Ammono Sp.Z O.O. | Sposób wytwarzania objętościowych monokryształów metodą wzrostu na zarodku |
US20060113603A1 (en) * | 2004-12-01 | 2006-06-01 | Amberwave Systems Corporation | Hybrid semiconductor-on-insulator structures and related methods |
US7393733B2 (en) * | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
JP4525353B2 (ja) * | 2005-01-07 | 2010-08-18 | 住友電気工業株式会社 | Iii族窒化物基板の製造方法 |
JP4858939B2 (ja) * | 2005-03-23 | 2012-01-18 | 独立行政法人科学技術振興機構 | サファイア基板上への窒化物薄膜の製造方法 |
JP4836483B2 (ja) * | 2005-04-15 | 2011-12-14 | セイコーインスツル株式会社 | 半導体装置 |
JP4628189B2 (ja) * | 2005-06-07 | 2011-02-09 | Hoya株式会社 | 炭化珪素単結晶の製造方法 |
JP2007081180A (ja) * | 2005-09-15 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 半導体発光素子 |
JP5060732B2 (ja) * | 2006-03-01 | 2012-10-31 | ローム株式会社 | 発光素子及びこの発光素子の製造方法 |
JP4984119B2 (ja) * | 2006-08-28 | 2012-07-25 | スタンレー電気株式会社 | 窒化物半導体結晶ないしそれを用いた発光素子及びその製造方法 |
KR100770440B1 (ko) * | 2006-08-29 | 2007-10-26 | 삼성전기주식회사 | 질화물 반도체 발광소자 |
US9318327B2 (en) * | 2006-11-28 | 2016-04-19 | Cree, Inc. | Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same |
US8017310B2 (en) * | 2007-02-02 | 2011-09-13 | Asml Netherlands B.V. | Lithographic method |
WO2008115135A1 (en) * | 2007-03-16 | 2008-09-25 | Sebastian Lourdudoss | Semiconductor heterostructures and manufacturing thereof |
JP5142565B2 (ja) * | 2007-03-20 | 2013-02-13 | 三洋電機株式会社 | 太陽電池の製造方法 |
US20080251812A1 (en) * | 2007-04-16 | 2008-10-16 | Woo Sik Yoo | Heteroepitaxial Crystal Quality Improvement |
US7795605B2 (en) * | 2007-06-29 | 2010-09-14 | International Business Machines Corporation | Phase change material based temperature sensor |
KR101025990B1 (ko) | 2007-09-28 | 2011-03-30 | 삼성엘이디 주식회사 | 미세패턴 형성방법 및 이를 이용한 반도체 발광소자 제조방법 |
US7928448B2 (en) * | 2007-12-04 | 2011-04-19 | Philips Lumileds Lighting Company, Llc | III-nitride light emitting device including porous semiconductor layer |
US20090310640A1 (en) * | 2008-04-04 | 2009-12-17 | The Regents Of The University Of California | MOCVD GROWTH TECHNIQUE FOR PLANAR SEMIPOLAR (Al, In, Ga, B)N BASED LIGHT EMITTING DIODES |
JP2009283807A (ja) * | 2008-05-26 | 2009-12-03 | Canon Inc | 窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法 |
KR101009651B1 (ko) * | 2008-10-15 | 2011-01-19 | 박은현 | 3족 질화물 반도체 발광소자 |
CN102257189B (zh) * | 2008-12-24 | 2015-08-19 | 圣戈班晶体及检测公司 | 低缺陷密度的独立式氮化镓基底的制造以及由其制造的器件 |
JP5199057B2 (ja) * | 2008-12-24 | 2013-05-15 | スタンレー電気株式会社 | 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。 |
JP5311408B2 (ja) * | 2008-12-26 | 2013-10-09 | シャープ株式会社 | 窒化物半導体発光素子 |
TWI482214B (zh) * | 2009-01-21 | 2015-04-21 | Univ Nat Chunghsing | Method for manufacturing epitaxial substrate with low surface defect density |
TWI384657B (zh) * | 2009-07-15 | 2013-02-01 | Ind Tech Res Inst | 氮化物半導體發光二極體元件 |
US8397784B2 (en) | 2010-08-31 | 2013-03-19 | Sanford, L.P. | Correction tape dispenser with variable clutch mechanism |
JP5955226B2 (ja) * | 2010-12-29 | 2016-07-20 | シャープ株式会社 | 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法 |
US8746313B2 (en) | 2010-12-29 | 2014-06-10 | Sanford, L.P. | Correction tape re-tensioning mechanism and correction tape dispenser comprising same |
US8578999B2 (en) | 2010-12-29 | 2013-11-12 | Sanford, L.P. | Variable clutch mechanism and correction tape dispenser with variable clutch mechanism |
EP2701183A4 (en) * | 2011-08-09 | 2014-07-30 | Panasonic Corp | STRUCTURE FOR BREEDING A NITRID SEMICONDUCTOR LAYER, STACKING STRUCTURE, NITRID BASE SEMICONDUCTOR ELEMENT, LIGHTING SOURCE AND MANUFACTURING METHOD THEREFOR |
US8746316B2 (en) | 2011-12-30 | 2014-06-10 | Sanford, L.P. | Variable clutch mechanism and correction tape dispenser with variable clutch mechanism |
JP6010867B2 (ja) | 2012-09-20 | 2016-10-19 | 豊田合成株式会社 | Iii 族窒化物系化合物半導体発光素子とその製造方法および半導体発光装置 |
JP5997373B2 (ja) * | 2013-08-21 | 2016-09-28 | シャープ株式会社 | 窒化物半導体発光素子 |
BR112016027815B1 (pt) * | 2014-05-27 | 2022-07-12 | Illumina, Inc. | Sistemas e métodos para análise bioquímica incluindo um instrumento de base e cartucho removível |
JP6573154B2 (ja) * | 2014-06-05 | 2019-09-11 | パナソニックIpマネジメント株式会社 | 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法 |
DE102014108300B4 (de) | 2014-06-12 | 2022-02-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronische Halbleiterbauelemente |
JP6269368B2 (ja) | 2014-07-24 | 2018-01-31 | 住友電気工業株式会社 | 窒化ガリウム基板 |
US10436896B2 (en) | 2015-11-29 | 2019-10-08 | Vayyar Imaging Ltd. | System, device and method for imaging of objects using signal clustering |
CN109290874B (zh) | 2017-07-25 | 2021-02-02 | 北京通美晶体技术有限公司 | 背面有橄榄形凹坑的磷化铟晶片、制法及所用腐蚀液 |
US11133649B2 (en) * | 2019-06-21 | 2021-09-28 | Palo Alto Research Center Incorporated | Index and gain coupled distributed feedback laser |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57115849A (en) * | 1981-01-12 | 1982-07-19 | Fujitsu Ltd | Manufacture of substrate for semiconductor device |
US4612072A (en) * | 1983-06-24 | 1986-09-16 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method for growing low defect, high purity crystalline layers utilizing lateral overgrowth of a patterned mask |
US4918028A (en) * | 1986-04-14 | 1990-04-17 | Canon Kabushiki Kaisha | Process for photo-assisted epitaxial growth using remote plasma with in-situ etching |
GB2215514A (en) * | 1988-03-04 | 1989-09-20 | Plessey Co Plc | Terminating dislocations in semiconductor epitaxial layers |
JPH0336495A (ja) | 1989-06-30 | 1991-02-18 | Showa Alum Corp | ヒートパイプ式熱交換装置 |
JPH03142312A (ja) | 1989-10-30 | 1991-06-18 | Fujitsu Ltd | 歪み測定装置 |
US5091767A (en) * | 1991-03-18 | 1992-02-25 | At&T Bell Laboratories | Article comprising a lattice-mismatched semiconductor heterostructure |
JP3142312B2 (ja) | 1991-07-30 | 2001-03-07 | 株式会社東芝 | 六方晶半導体の結晶成長方法 |
JP3352712B2 (ja) * | 1991-12-18 | 2002-12-03 | 浩 天野 | 窒化ガリウム系半導体素子及びその製造方法 |
JP2748355B2 (ja) * | 1993-10-21 | 1998-05-06 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体チップの製造方法 |
JPH0864912A (ja) * | 1994-08-26 | 1996-03-08 | Rohm Co Ltd | 半導体発光素子およびその製法 |
JP3015261B2 (ja) * | 1994-09-12 | 2000-03-06 | 科学技術振興事業団 | 表面特性を改善するサファイア単結晶基板の熱処理方法 |
JP2780691B2 (ja) * | 1994-12-02 | 1998-07-30 | 日亜化学工業株式会社 | 窒化物半導体発光素子 |
JPH08195530A (ja) * | 1995-01-18 | 1996-07-30 | Hitachi Ltd | 半導体レーザ装置 |
JP2828002B2 (ja) * | 1995-01-19 | 1998-11-25 | 松下電器産業株式会社 | 半導体発光素子およびその製造方法 |
JP3654307B2 (ja) * | 1995-03-20 | 2005-06-02 | 富士通株式会社 | 半導体装置の製造方法 |
JP3599896B2 (ja) * | 1995-05-19 | 2004-12-08 | 三洋電機株式会社 | 半導体レーザ素子および半導体レーザ素子の製造方法 |
JPH09129651A (ja) * | 1995-08-31 | 1997-05-16 | Hewlett Packard Co <Hp> | サファイア基板のサーマル・アニーリング方法及び装置 |
JP3653843B2 (ja) * | 1996-02-20 | 2005-06-02 | 株式会社日立製作所 | 半導体レーザ素子 |
JP3446491B2 (ja) * | 1996-08-26 | 2003-09-16 | 昭和電工株式会社 | 化合物半導体エピタキシャルウエハの製造方法 |
JP3660446B2 (ja) * | 1996-11-07 | 2005-06-15 | 日亜化学工業株式会社 | 窒化物半導体素子及びその製造方法 |
JP3424465B2 (ja) * | 1996-11-15 | 2003-07-07 | 日亜化学工業株式会社 | 窒化物半導体素子及び窒化物半導体の成長方法 |
JP3139445B2 (ja) * | 1997-03-13 | 2001-02-26 | 日本電気株式会社 | GaN系半導体の成長方法およびGaN系半導体膜 |
JP3416042B2 (ja) * | 1997-03-25 | 2003-06-16 | 三菱電線工業株式会社 | GaN基材及びその製造方法 |
JP3930161B2 (ja) * | 1997-08-29 | 2007-06-13 | 株式会社東芝 | 窒化物系半導体素子、発光素子及びその製造方法 |
JP3491538B2 (ja) * | 1997-10-09 | 2004-01-26 | 日亜化学工業株式会社 | 窒化物半導体の成長方法及び窒化物半導体素子 |
JP3036495B2 (ja) * | 1997-11-07 | 2000-04-24 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の製造方法 |
JP3847000B2 (ja) * | 1997-11-26 | 2006-11-15 | 日亜化学工業株式会社 | 窒化物半導体基板上に活性層を備えた窒化物半導体層を有する窒化物半導体素子及びその成長方法 |
JP3805883B2 (ja) * | 1997-12-26 | 2006-08-09 | 東芝電子エンジニアリング株式会社 | 窒化ガリウム系半導体ウエハおよび窒化ガリウム系半導体素子、ならびにそれらの製造方法 |
US6265289B1 (en) * | 1998-06-10 | 2001-07-24 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby |
JP4352473B2 (ja) * | 1998-06-26 | 2009-10-28 | ソニー株式会社 | 半導体装置の製造方法 |
JP4255168B2 (ja) * | 1998-06-30 | 2009-04-15 | シャープ株式会社 | 窒化物半導体の製造方法及び発光素子 |
-
1999
- 1999-07-30 US US09/364,768 patent/US6335546B1/en not_active Expired - Lifetime
-
2001
- 2001-10-02 US US09/970,431 patent/US6620238B2/en not_active Expired - Lifetime
-
2010
- 2010-04-28 JP JP2010102784A patent/JP5743424B2/ja not_active Expired - Lifetime
-
2011
- 2011-03-11 JP JP2011054329A patent/JP5406871B2/ja not_active Expired - Lifetime
-
2014
- 2014-01-07 JP JP2014000683A patent/JP5762577B2/ja not_active Expired - Lifetime
-
2015
- 2015-01-30 JP JP2015017043A patent/JP5815144B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018006687A (ja) * | 2016-07-07 | 2018-01-11 | 国立大学法人京都大学 | 半導体発光素子及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6335546B1 (en) | 2002-01-01 |
JP2010258459A (ja) | 2010-11-11 |
JP5762577B2 (ja) | 2015-08-12 |
JP2014112695A (ja) | 2014-06-19 |
JP2011187965A (ja) | 2011-09-22 |
US20020014681A1 (en) | 2002-02-07 |
JP5815144B2 (ja) | 2015-11-17 |
JP5406871B2 (ja) | 2014-02-05 |
US6620238B2 (en) | 2003-09-16 |
JP5743424B2 (ja) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5815144B2 (ja) | 窒化物半導体発光ダイオード素子 | |
JP3987660B2 (ja) | 窒化物半導体構造とその製法および発光素子 | |
JP3587081B2 (ja) | Iii族窒化物半導体の製造方法及びiii族窒化物半導体発光素子 | |
JP3594826B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
JP4288743B2 (ja) | 窒化物半導体の成長方法 | |
JP4005275B2 (ja) | 窒化物半導体素子 | |
JP2001160627A5 (ja) | ||
JP2001267242A (ja) | Iii族窒化物系化合物半導体及びその製造方法 | |
WO2020050130A1 (ja) | 面発光レーザ素子及び面発光レーザ素子の製造方法 | |
JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
JP4406999B2 (ja) | Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子 | |
JP3841537B2 (ja) | 窒化ガリウム系化合物半導体及びその製造方法 | |
JP4016062B2 (ja) | 窒化物半導体構造とその製造方法および発光素子 | |
KR20060112685A (ko) | Ⅲ족 질화물 반도체 다층구조물 | |
JP4106516B2 (ja) | 窒化物半導体基板の成長方法 | |
JP5080820B2 (ja) | 窒化物半導体構造とその製造方法および発光素子 | |
JP3987879B2 (ja) | 窒化物半導体発光素子とその製造方法 | |
JP4051892B2 (ja) | Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子 | |
JP4211358B2 (ja) | 窒化物半導体、窒化物半導体素子及びそれらの製造方法 | |
JP3950471B2 (ja) | 窒化物半導体構造とその製造方法および発光素子 | |
JP4016566B2 (ja) | Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子 | |
JP2005019964A (ja) | 紫外線発光素子 | |
JP2002094113A (ja) | Iii−v族窒化物系半導体発光素子の製造方法 | |
JP4394800B2 (ja) | ナイトライド系iii−v族化合物半導体装置及びその製造方法 | |
JP4363415B2 (ja) | 結晶膜、結晶基板および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5815144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |