JP2005286017A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2005286017A
JP2005286017A JP2004096321A JP2004096321A JP2005286017A JP 2005286017 A JP2005286017 A JP 2005286017A JP 2004096321 A JP2004096321 A JP 2004096321A JP 2004096321 A JP2004096321 A JP 2004096321A JP 2005286017 A JP2005286017 A JP 2005286017A
Authority
JP
Japan
Prior art keywords
layer
elo
semiconductor light
light emitting
gap substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004096321A
Other languages
English (en)
Other versions
JP2005286017A5 (ja
Inventor
Shigeya Narizuka
重弥 成塚
Takahiro Maruyama
隆浩 丸山
Tatsuya Moriwake
達也 森分
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2004096321A priority Critical patent/JP2005286017A/ja
Priority to CNB2005800100189A priority patent/CN100570909C/zh
Priority to US10/594,742 priority patent/US20070187696A1/en
Priority to PCT/JP2005/005379 priority patent/WO2005093861A1/ja
Priority to KR1020067021080A priority patent/KR20070029685A/ko
Priority to DE112005000714T priority patent/DE112005000714T5/de
Priority to TW094109790A priority patent/TW200539484A/zh
Publication of JP2005286017A publication Critical patent/JP2005286017A/ja
Publication of JP2005286017A5 publication Critical patent/JP2005286017A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

【課題】 光を出射する化合物半導体と格子定数の整合性がとれない透明な化合物半導体基板を含んだ上で、高い光出力を示す半導体発光素子を提供する。
【解決手段】 ＧａＰ基板１と、ＧａＰ基板１の上方に位置し、ｎ型ＡｌＩｎＧａＰ層とｐ型ＡｌＩｎＧａＰ層とを含む活性層４と、ＧａＰ基板１と活性層４との間に位置し、エピタキシャル横方向成長により形成されたＥＬＯ層３とを備える。
【選択図】 図１

Description

本発明は、半導体発光素子に関し、より具体的には基板による吸収などによる光出力の低下がない半導体発光素子に関するものである。
半導体基板ＧａＰは、可視〜赤外光域に透明なので多くの可視〜赤外光域の発光デバイスに多く用いられる機運にある。従来、このＧａＰ基板は次の（ａ1）および（ａ2）に示すように用いられてきた。
（ａ1）直接遷移により可視〜赤外光域の光を出射するＧａＡｓ、ＡｌＧａＡｓなどの化合物半導体の格子定数と、ＧａＰのそれとは４％弱の違いがある。このため、これら発光用化合物半導体の良好なエピタキシャル膜をＧａＰ基板上に形成することはできない。
一方、化合物半導体として一般的なＧａＡｓについては、その格子定数は上記発光用化合物半導体のそれとおおむね一致する。しかし、ＧａＡｓは上記波長域の光の吸収率が高く、基板として使用した場合、その厚さが厚いため光の吸収を無視することができない。
このため発光素子を作製する際、ＧａＡｓ基板の上に、上記ＡｌＧａＡｓ膜などをエピタキシャル成長させて活性層を形成した後に、ＧａＡｓ基板の部分を除去して活性層を含むエピタキシャル層をＧａＰ基板に貼り付ける方法が提案された（特許文献１参照）。この方法によれば、結晶性に優れた活性層を含むエピタキシャル膜と、透明なＧａＰ基板とを組み合わせて、高出力のＬＥＤを形成することができる。
（ａ2）ＧａＰ基板上にＡｌＧａＩｎＰなどの化合物半導体層をそのまま形成したのでは、良好なエピタキシャル層は得られないので、ＧａＰ基板上に格子歪緩和層を設ける。格子歪緩和層としては、ＧａＰとＡｌＧａＩｎＰとの中間の格子定数になるようにＩｎＧａＰの組成を調整し、段階的にＡｌＧａＩｎＰ層に近づける。このため、組成が異なる複数層のＩｎＧａＰを格子歪緩和層として配置したものを用いる（特許文献２）。このような格子歪緩和層を配置することによって、透明なＧａＰ基板を作製の最初から用い、高効率の発光素子を得ることができる。
特開平６−３０２８５７号公報 特開２００１−２９１８９５号公報
しかしながら、上記（ａ1）の方法では、作製当初の基板を除去して、エピタキシャル層の部分をＧａＰ基板に貼り付けるのに多くの工数を要し、製造コストの低減に対し大きな障害となる。また、上記（ａ2）の方法では段階的にＡｌＧａＩｎＰの格子定数に近づく複数層のＩｎＧａＰを配置するため、やはり多くの工数を必要とし、コスト低減の妨げとなる。
本発明は、所定の波長域の光に透明であるが、所定の波長域の光を出射する化合物半導体と格子定数の整合性がとれない化合物半導体基板を含みながら、高光出力を確保できる半導体発光素子を提供することを目的とする。
本発明の半導体発光素子は、ＧａＰ基板と、ＧａＰ基板の上方に位置し、化合物半導体のｎ型層とｐ型層とを含む活性層と、ＧａＰ基板と活性層との間に位置し、エピタキシャル横方向成長により形成されたＥＬＯ層とを備える。
この構成では、ＥＬＯ層はＧａＰ基板の上に量産性に優れた液相エピタキシャル成長（ＬＰＥ:Liquid Phase Epitaxial)法を用いて成長される。ＧａＰ基板は、ＬＰＥ法の溶液として用いるＧａおよびＥＬＯ層のＧａＡｓ等と構成元素Ｇａが共通であるため急峻な成長界面が得られるという利点がある。また、ＥＬＯ層のＧａＡｓ等に比べ、Ｇａへの溶解度が低いためＧａへの溶出（メルトバック）が起きにくく、ＥＬＯ層を成長させる基板として好適である。したがって、製造コストを抑えて結晶性に優れた化合物半導体層を容易に形成することができる。
次に図面を用いて本発明の実施の形態について説明する。
（実施の形態１）
図１は本発明の実施の形態１における半導体発光素子を示す図である。この半導体発光素子１０は、ＧａＰ基板１の上にＳｉＯ2からなる成長支持層２が配置され、成長支持層に設けられた窓部（開口部）２ａを埋め込みながら、成長支持層２の上にＥＬＯ層３が配置されている。このＥＬＯ層３は、その断面などを観察することによりエピタキシャル横方向成長したことを容易に確認することができる。
図１に示す半導体発光素子では、ＥＬＯ層３はＧａＡｓにより形成する。窓部３ａから横方向にエピタキシャル成長したＥＬＯ層３と、成長支持層２との間には特定の結晶方位関係はなく、成長支持層２はＥＬＯ層を力学的に支えるだけである。ＥＬＯ層は窓部３ａからエピタキシャル性を維持しながら横方向に成長する。
ＧａＡｓからなるＥＬＯ層３の上にはｎ型ＡｌＩｎＧａＰからなるクラッド層１３が配置される。この上にｎ型ＡｌＩｎＧａＰ層とｐ型ＡｌＩｎＧａＰ層とを含む活性層４が配置され、さらにその上にｐ型ＡｌＩｎＧａＰクラッド層５が設けられる。
図１に示す半導体発光素子１０の構造によれば、段階的に組成を変えた格子歪緩和層などを設けることなく、簡単な処理工程により結晶性に優れたＥＬＯ層３を容易に形成することができる。
図２は、図１の半導体発光素子の変形例を示す図である。図２に示す半導体発光素子１０では、ＧａＰ基板１と成長支持層２との間にＧａＡｓからなるバッファ層１２が配置されている。このＧａＡｓからなるバッファ層の形成によりエピタキシャル層の結晶性をさらに良好にすることができる。
図３は、図１の半導体発光素子のさらに別の変形例を示す図である。図３に示す半導体発光素子１０では、ＥＬＯ層３にはＡｌＧａＡｓが用いられ、このＡｌＧａＡｓからなるＥＬＯ層が活性層のクラッド層を兼ねている。また、活性層４には、ｎ型ＡｌＧａＡｓ層とｐ型ＡｌＧａＡｓ層とが含まれる。
図４は、図２に示す半導体素子において、ＥＬＯ層がクラッド層を兼ねる構造を有している。
（実施の形態２）
図５は、本発明の実施の形態２における半導体発光素子を示す図である。この半導体発光素子１０では、ＧａＰ基板１の表面に引き掻きトレンチ１１が設けられ、そこを成長開始部３ａとするＧａＡｓからなるＥＬＯ層３がＧａＰ基板上に配置されている。ＧａＰ基板１の表面１ｂと、ＥＬＯ層３の下面３ｂとの間には所定の結晶方位関係（コヒーレンシィ）はない。成長開始部３ａではＬＰＥ法によりＧａＡｓ液相が配置され、エピタキシャル成長され、エピタキシャル横方向成長の際にはほとんどフリーな状態でエピタキシャル成長すると考えられる。
ＧａＡｓからなるＥＬＯ層３の上にｎ型ＡｌＩｎＧａＰからなるクラッド層１３が形成され、その上にｎ型ＡｌＩｎＧａＰ層とｐ型ＡｌＩｎＧａＰ層とを含む活性層４が位置する。その上にｐ型クラッド層５が形成される。
上記の半導体発光素子では窓部を有する成長支持層を設けることなく、引き掻きトレンチ１１を成長開始部とするので、製造工程を簡素化することができ、また材料コストなどの製造コストを低減することができる。
上記実施の形態１および２では、透明基板のＧａＰ基板と、発光層のＡｌＩｎＧａＰ層との組み合わせを説明した。しかし、上記ＧａＰ基板とエピタキシャル発光層との組み合わせは、上記ＧａＰ基板と、ＡｌＩｎＧａＰ層のＥＬＯ層との組み合わせに限定されない。たとえば、ＥＬＯ層は、ＩｎＧａＡｓＰ層、ＩｎＧａＡｓ層、ＧａＡｓ層、ＡｌＧａＡｓ層、ＡｌＩｎＧａＰ層、ＩｎＧａＰ層およびＧａＡｓＰ層のいずれかから形成されていてもよい。
また、上記実施の形態では成長支持層にＳｉＯ2膜を用いた例を説明したが、このＳｉＯ2膜は同様の効果を持つ下記の材質によっても置き換えることが可能である。
（１） 絶縁性素材：ＳｉＮ、ＴｉＯ2、Ｐ2Ｏ3、Ａｌ2Ｏ3などの金属酸化物または窒化物
（２） 導電性素材：Ｔｉ，Ｆｅ，Ｐｔ，Ｎｉなどの金属、さらに特殊な金属としてＣｏ，Ｗ，Ｔａ，Ｍｏなどの高融点金属（高温での成長にも対応可能）
（３） 誘電多層体：ＭｇＯ2／ＳｉＯ2多層膜，ＺｒＯ2／ＳｉＯ2多層膜など
（実施の形態３）
本発明の実施の形態３は、窓部パターン形状を工夫することにより初期成長したＥＬＯ膜の部分を発光部とする点に特徴がある。本実施の形態では、まず図６に示すように窓部２ａを設ける。図６に示すパターンの窓部を用いて横方向エピタキシャル成長を行なうと、図７に示すように窓部２ａで囲まれた小さな四角形の領域において全面成長が生じ、ＥＬＯ膜３が形成される。このＥＬＯ膜３の領域を発光デバイスの主要な領域として利用することができる。
たとえば、図８に示すように、ＥＬＯ膜の上に活性層などを形成し、その領域を取り囲むように電極１７を形成する。上記基板から破線１９で切断して発光素子のチップを得ることができる。
上記の構成によれば、非常に簡単に大量生産に適した形態で、結晶性に優れた発光素子を容易に得ることができる。
図８の状態からさらに横方向エピタキシャル成長を続けると、小さな四角形の領域からＥＬＯ膜３は広がり図９に示す形状に成長する。このようにＥＬＯ膜３が成長した形態では、ＥＬＯ膜の上に活性層の化合物半導体膜を形成した上で、空いた領域に電極１７を配置することができる（図１０参照）。
次に本発明の実施例について説明する。
（実施例１）
本発明の実施例１では、ＬＰＥ法によりＥＬＯ層を形成する方法について説明する。本実施の形態では半導体基板としてＧａＰ基板を用いた。まず（１１１）B面を主成長面とするＧａＰ基板１上にＭＢＥ法によりＧａＡｓバッファ層１２を厚さ０．１〜１μｍ成長させた。そのＧａＡｓバッファ層１２の上に、厚さ０．１〜０．５μｍのＳｉＯ2膜の成長支持層３をスパッタ法により形成した。そのＳｉＯ2膜にフォトリソグラフィの方法を用いて、ＳｉＯ2膜が除去された部分である窓部２ａを設けた。本実施の形態では、窓部を[-１０１]方向と平行な幅２０μｍの直線形状にて形成した（図１１）。
上記の窓部を有する成長支持層２が設けられたＧａＰ基板１に、ＬＰＥ法を用いて下記の条件にてＥＬＯ成長を行なった。このＥＬＯ成長においては、図１２に示す、スライドボート法に用いる成長装置を用いた。スライドボートの溶液溜めに、次の成長用の溶液Ｓ1を用いて処理する。
溶液Ｓ1：Ｇａ中にＧａＡｓおよびｎ型不純物としてＳｉを溶解したもの
溶液Ｓ1を入れたボート５２をスライド台５１上をスライドさせて、ＧａＰ基板１に溶液Ｓ1を接触させる。この接触の際に炉内温度を５００℃まで昇温する。基板１に溶液Ｓ1を接触したあと少しずつ温度を低下させると、窓部からの横方向成長が起る。４９０℃で溶液Ｓ1を基板から分離する。
ＧａＡｓＥＬＯエピタキシャル膜の性状を観察するために、基板を室温まで冷却したあと上記エピタキシャル膜を取り出した。エピタキシャル膜の断面を観察したところ、厚さ６μｍ、幅２４０μｍのＧａＡｓＥＬＯ層が認められた。表面をＫＯＨエッチング液にてエッチングしたところ、窓部では転位が多く認められたが、横方向エピタキシャル成長した部分では転位はほとんど認められなかった。
（実施例２）
本発明の実施例２では２種類の溶液を用いてＥＬＯ層を形成する点に特徴がある。本実施の形態では、成長支持層に窓部を設ける段階までは実施の形態３と同じプロセスで行なった。溶液は次の通りである。
溶液Ｓ1：Ｇａ中にＧａＡｓおよびｎ型不純物としてＳｉを溶解させたもの
溶液Ｓ2：Ｇａ中にＧａＡｓおよび両性不純物としてＳｉを溶解させたもの
図１２に示すボート５２に上記溶液は収納されている。溶液溜めを搭載したボート５２はスライド台５１の上を基板１上までスライドして、基板１に溶液を接触させることができる。スライド台５１、ボート５２および基板１は昇下温を精度よく行なうことができる温度制御炉内に収納されている。
まずＧａＰ基板１に溶液Ｓ1を接触させる際、炉内温度を９００℃に昇温する。ＧａＰ基板に溶液Ｓ1を接触させたあと少しずつ温度を低下させると、窓部からの横方向成長が起る。８９０℃まで０．１℃／分で冷却したあと、溶液Ｓ1をＧａＰ基板から分離する。次いで、溶液Ｓ2をＧａＰ基板に接触させる。次いで８５０℃まで１℃／分で冷却させると、Ｓｉの自然反転により８９０〜８８０℃でｎ型ＧａＡｓ層１３が、また８８０〜８５０℃でｐ型ＧａＡｓ５が、それぞれ成長する。８５０℃で溶液Ｓ2をＧａＰ基板上から分離し、室温まで冷却する。このあとＥＬＯ層の観察のために活性層を含むエピタキシャル膜を取り出した。この観察の結果、エピタキシャル膜は窓部から一方に１５０μｍの幅でまた他方に１５０μｍの幅でそれぞれエピタキシャル成長したことを確認することができた（図１３）。
これらエピタキシャル膜の表面をＫＯＨエッチング液によりエッチングしたあと観察すると、窓部の上には転位が多く認められたが、横方向成長した部分の上には転位はほとんど認められなかった。
エピタキシャル膜の断面を観察すると、ＥＬＯ層は厚さ８μｍ、ｎ型ＧａＡｓ層は厚さ１０μｍ、ｐ型ＧａＡｓ層は厚さ３０μｍとなっていた。なお上記のｎ型ＧａＡｓ層１３およびｐ型ＧａＡｓ層５は、クラッド層を兼ねた発光層と考えることができる。
表面および裏面に簡易的に電極を形成して、電流を流して発光させたところ、半導体基板にＧａＰ基板を用いた本実施の形態における発光素子は、ＧａＡｓ基板を用いた発光素子の１．５倍の発光強度が得られた。これは、ＧａＡｓ基板に比べてＧａＰ基板は、上記ＧａＡｓの発光波長域における吸収がほとんどなく透明であるためである。
（実施例３）
本発明の実施例３では、溶液Ｓ1としてＧａ中にＧａＡｓおよびＡｌを、またｎ型不純物としてＳｉを溶解させたものを用いた。このような溶液を用いて、ＧａＰ基板の窓部からＥＬＯ層を形成した。このＥＬＯ層はＧａＡｓで形成されたｐｎ接合からの発光波長に対して透明である。この結果、実施例２に比較してさらに出力を上げることができた。
（実施例４）
本発明の実施例４では、溶液Ｓ2、溶液Ｓ3および溶液Ｓ4を用い、ＧａＡｓ、Ａｌ、不純物を選び発光層やクラッド層のバンドギャップを調整した。このような、エピタキシャル半導体層の組成の調整により、発光層のバンドギャップを変化させることができた。この結果、発光波長および出力の調整をすることが可能となった。
（実施例５）
本発明の実施例５ではＥＬＯ層の上に、ＬＰＥ法と異なるエピタキシャル成長方法、たとえばＭＯＣＶＤ法などを用いてｐｎ接合（発光部）を形成する。この結果、結晶性を最も向上させることができるエピタキシャル膜を得ることができた。この結果、発光効率をさらに向上させることが可能となった。
（実施例６）
本発明の実施例６では、実施例１においてＧａＡｓバッファ層の成長を省略し、ＧａＰ基板上に直接ＳｉＯ2膜を形成した。そのＳｉＯ2膜に窓部を形成してＬＰＥ法によりＥＬＯ膜を成長させた。溶液Ｓ1のＧａ中へのＧａＰ基板の基板温度が５００℃以下であれば、ＧａＰの溶解はほとんどなく、ＧａＡｓバッファ層を設けた場合と同様のＥＬＯ層を得ることができた。ＧａＡｓバッファ層を省略できる理由は、５００℃以下では、Ｇａへの溶解度は、ＧａＡｓに比べてＧａＰが格段に低いためである。本実施例により、ＧａＡｓバッファ層を形成する工程を省略することが可能であることを確認することができた。
（実施例７）
本発明の実施例７では、上記実施例６において、成長支持層のＳｉＯ2膜を形成することなく、ＧａＰ基板上にダイヤモンドペンを用いて、微小な傷（引き掻きトレンチ）を設け、その引き掻きトレンチを含む位置にＧａＡｓの溶液Ｓ1を接触させてその引き掻きトレンチを成長開始位置としてＥＬＯ層を形成した。溶液Ｓ1をＧａＰ基板に接触させ、冷却速度をさらに０．０５℃／分まで小さくしてＥＬＯ層の成長を行なったところ。上記の引き掻きトレンチの部分からＥＬＯ成長が生じ、他の引き掻きトレンチのない部分ではエピタキシャル成長が起らなかった。
これは、ＧａＡｓに対してＧａＰの格子定数差が約４％と大きいため、ＧａＡｓの過飽和度が低い場合、結晶成長は起きにくいが、引き掻き傷などの微小な凹凸部分では、そこを起点として結晶成長が他よりも起きやすくなるためである。
（実施例８）
本発明の実施例８では、ＧａＰ基板の主面を（１１１）Ｂ面とし、引き掻きトレンチまたは窓部の長手方向を特定の結晶方位にした点に特徴がある。引き掻きトレンチまたは窓部を３辺の方向がそれぞれ[１０-１]、[１-１０]および[０-１１]と平行な正三角形およびその集合体とした（図１４参照）。このような引き掻きトレンチまたは窓部を用いることにより、三角形の引き掻きトレンチまたは窓部の内部およびその周辺のみに選択的なＥＬＯ層を得ることができた。この方位は横方向成長が最も生じにくい方位なのでとくに成長の選択性が高い。
（実施例９）
本発明の実施例９では、ＧａＰ基板の主面を（１１１）Ｂ面とし、引き掻きトレンチまたは窓部の長手方向を実施例８と異なる特定の結晶方位とした点に特徴がある。引き掻きトレンチまたは窓部の長手方向の３辺をそれぞれ[-２１１]、[１１-２]および[１-２１]と、平行な正三角形およびその集合体とした（図１５参照）。この上に上記実施例１および８と同様に溶液Ｓ1を接触させてＥＬＯ層を成長させた。この結果、正三角形の引き掻きトレンチまたは窓部の内部およびその周辺のみに選択的にＥＬＯ層を得ることができた。
（実施例１０）
本発明の実施例１０では、ＧａＰ基板の主面を（１００）面とし、引き掻きトレンチまたは窓部の長手方向を上記実施例８および９と異なる特定の結晶方位とした点に特徴がある。本実施例では、引き掻きトレンチまたは窓部の長手方向をそれぞれ[００１]、[０-１０]、[００-１]および[０１０]のように、平行な辺を持つ四角形およびその集合体とした（図１６参照）。この上に溶液Ｓ1を接触させてＥＬＯ層を形成した。その結果、四角形の引き掻きトレンチの内部およびその周辺のみに選択的なＥＬＯ層を得ることができた。この方位は横方向成長が最も生じにくい方位なのでとくに成長の選択性が高い。
（実施例１１）
本発明の実施例１１では、ＧａＰ基板の主面を（１００）面とし、引き掻きトレンチまたは窓部の長手方向を上記実施例８〜１０と異なる特定の結晶方位とした点に特徴がある。本実施例では、引き掻きトレンチまたは窓部の長手方向を４辺の方向がそれぞれ[００１]、[０-１０]、[００-１]および[０１０]と２２．５°をなす四角形およびその集合体とした（図１７参照）。この上に溶液Ｓ1を接触させてＥＬＯ層を形成した。その結果、四角形に配置した引き掻きトレンチまたは窓部の内部およびその周辺のみに選択的なＥＬＯ層を得ることができた。
図１８および図１９は、図６および図１４〜図１７に示した引き掻きトレンチまたは窓部の配置を変形した例を示す図である。これらは、引き掻きトレンチまたは窓部が、それぞれ間隔の異なる直線または破線により構成されている。この直線または破線は、大きさの異なる閉領域をエピタキシャル横方向成長するよう周期的に形成される。このような引き掻きトレンチまたは窓部によっても、図６および図１４〜図１７に示したものと同様の効果を得ることができる。
（実施例１２）
本発明の実施例１２では、ＧａＰ基板の主面を（１１１）Ｂ面とし、引き掻きトレンチまたは窓部の長手方向を上記実施例８〜１１と異なる特定の結晶方位とした点に特徴がある。本実施例では、図２０に示すように、ＧａＰ基板を[１０-１]、[１-１０]および[０-１１]のいずれかに平行な２辺を持つ長方形とし、引き掻きトレンチまたは窓部を上記２辺に沿った端およびそれを繋ぐ１本の直線上に形成した。
ＧａＰ基板上にＧａＰ基板の面積より大きな面積を持つ溶液Ｓ1の容器を移動させて、その状態でＥＬＯ成長を行なった。このようなＥＬＯ成長によれば、ＧａＰ基板全般にわたってＥＬＯ層を容易に得ることができた。
（実施例１３）
本発明の実施例１３では、ＧａＰ基板の主面を（１１１）Ｂ面とし、引き掻きトレンチまたは窓部の長手方向を上記実施例８〜１２と異なる特定の結晶方位とした点に特徴がある。本実施例では、ＧａＰ基板を[-２１１]、[１１-２]および[１-２１]のいずれかに平行な２辺を持つ長方形とし、引き掻きトレンチまたは窓部を上記２辺に沿った端およびそれを繋ぐ１本の直線上に形成した。
ＧａＰ基板上にＧａＰ基板の面積より大きな面積を持つ溶液Ｓ1の容器を移動させて、その状態でＥＬＯ成長を行なった。このようなＥＬＯ成長によれば、ＧａＰ基板全般にわたってＥＬＯ層を容易に得ることができた。
（実施例１４）
本発明の実施例１４では、ＧａＰ基板の主面を（１００）面とし、引き掻きトレンチまたは窓部の長手方向を上記実施例８〜１３と異なる特定の結晶方位とした点に特徴がある。本実施例では、ＧａＰ基板を[０２１]、[０１２]、[０-２１]および[０-１２]のいずれかに平行な２辺を持つ長方形とし、引き掻きトレンチまたは窓部を上記２辺に沿った端およびそれを繋ぐ１本の直線上に形成した。
ＧａＰ基板上にＧａＰ基板の面積より大きな面積を持つ溶液Ｓ1の容器を移動させて、その状態でＥＬＯ成長を行なった。このようなＥＬＯ成長によれば、ＧａＰ基板全般にわたってＥＬＯ層を容易に得ることができた。
（実施例１５）
本発明の実施例１５では、ＧａＰ基板の主面を（１００）面とし、引き掻きトレンチまたは窓部の長手方向を上記実施例８〜１４と異なる特定の結晶方位とした点に特徴がある。本実施例では、ＧａＰ基板を[００１]、[０-１０]、[００-１]および[０１０]のいずれかに平行な２辺を持つ長方形とし、引き掻きトレンチまたは窓部を上記２辺に沿った端およびそれを繋ぐ１本の直線上に形成した。
ＧａＰ基板上にＧａＰ基板の面積より大きな面積を持つ溶液Ｓ1の容器を移動させて、その状態でＥＬＯ成長を行なった。このようなＥＬＯ成長によれば、ＧａＰ基板全般にわたってＥＬＯ層を容易に得ることができた。
次に上記のように説明した本発明の実施の形態および実施例を含めて羅列的に本発明の変形例を説明する。
上記ＥＬＯ層の下に接して位置する成長支持層を備え、そのＥＬＯ層は、成長支持層に開けられた窓部を埋め込みその成長支持層の上に接して横方向に成長してもよい。
このように成長支持層を設けることにより安定して結晶性の良好なエピタキシャル半導体膜（ＥＬＯ膜）を形成することができる。
また、上記ＧａＰ基板の上に化合物半導体のバッファ層を有し、成長支持層はそのバッファ層の上に接して位置し、ＥＬＯ層はそのバッファ層に接するように窓部を埋め込み、成長支持層の上に接して成長してもよい。
この構成により、ＬＰＥ法により所定温度以上でＥＬＯ層を形成しても基板の溶出などが生じることがない。
上記の成長支持層は、ＧａＰ基板に接して位置し、ＥＬＯ層はそのＧａＰ基板に接するように窓部を埋め込み、成長支持層の上に接して成長していてもよい。
この構成によれば、バッファ層を省略し、所定温度以下の温度域でＥＬＯ層を形成することができる。
また、上記のＧａＰ基板は引き掻きトレンチを設けられ、ＥＬＯ層は、ＧａＰ基板に設けられた引き掻きトレンチを埋め込み、そのＧａＰ基板の上に接して横方向に成長してもよい。
この構成によれば、引き掻きトレンチが上記窓部と同様にＬＰＥ法における成長開始位置として機能するので、成長支持層の形成や窓部のパターニングの工程を省略してＥＬＯ膜を形成することが可能になる。
また、上記窓部または引き掻きトレンチは、所定の間隔を挟むようにその両側に直線状および／または破線状に配置され、そのパターンが平面的に見て周期的であるようにしてもよい。
この構成により、発光素子チップが周期的な配列で形成され、半導体発光素子を能率よく大量に製造することができる。
また、平面的に見て、ＥＬＯ層は窓部に取り囲まれるように位置し、その窓部に取り囲まれたＥＬＯ層を取り囲むように電極が配置されてもよい。
この構成により発光素子の発光面を遮ることなく効率よく電極を配置することが可能となる。
また、平面的に見て、ＥＬＯ層は窓部に取り囲まれ、かつ成長支持層の部分領域を取り囲むように位置し、電極がそのＥＬＯ層に取り囲まれた部分領域上に位置するようにできる。
この構成によっても発光面を遮断しないように電極を効率よく配置することができる。
また、ＥＬＯ層は、ＩｎＧａＡｓＰ層、ＩｎＧａＡｓ層、ＧａＡｓ層、ＡｌＧａＡｓ層、ＡｌＩｎＧａＰ層、ＩｎＧａＰ層およびＧａＡｓＰ層のいずれかから形成されていてもよい。
上記の構成により、用途、経済性、などに合致した組み合わせを選ぶことができる。
また、上記のＥＬＯ層を液相エピタキシャル成長法を用いて形成してもよい。これにより、結晶性に優れたＥＬＯ層を能率よく形成することができる。
また、上記の成長支持層が、絶縁体、導電体および誘電多層体のいずれかであってもよい。
この構成により、ＥＬＯ膜と基板との組み合わせに適合した成長支持層の材料を選択することが可能になる。
上記において、本発明の実施の形態について説明を行なったが、上記に開示された本発明の実施の形態はあくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むことを意図するものである。
本発明の半導体発光素子は、活性層を含むエピタキシャル膜を格子定数の整合性が所定範囲を超える透明基板の上に、少ない処理工程で容易に形成することが可能である。このため携帯電話や各種の表示装置の光源として広範に用いられることが期待される。
本発明の実施の形態１における半導体発光素子を示す図である。 本発明の実施の形態１における半導体発光素子の変形例を示す図である。 本発明の実施の形態１における半導体発光素子の別の変形例を示す図である。 本発明の実施の形態１における半導体発光素子のさらに別の変形例を示す図である。 本発明の実施の形態２における半導体発光素子を示す図である。 本発明の実施の形態３の半導体発光素子の製造方法における窓部パターンを示す図である。 ＥＬＯ層の成長初期段階を示す図である。 本発明の実施の形態３における半導体発光素子の採取位置を示す図である。 成長したＥＬＯ層を示す図である。 本発明の実施の形態３における別の半導体発光素子の採取位置を示す図である。 本発明の実施例１における窓部パターンを示す図である。 実施例１に用いたスライドボート法におけるスライドボートを示す図である。 本発明の実施例２における半導体発光素子を示す図である。 本発明の実施例８における引き掻きトレンチまたは窓部のパターンを示す図である。 本発明の実施例９における引き掻きトレンチまたは窓部のパターンを示す図である。 本発明の実施例１０における引き掻きトレンチまたは窓部の別のパターンを示す図である。 本発明の実施例１１における引き掻きトレンチまたは窓部の別のパターンを示す図である。 本発明の実施例８〜１１の変形例を示す図である。 本発明の実施例８〜１１のほかの変形例を示す図である。 本発明の実施例１２における引き掻きトレンチまたは窓部の別のパターンを示す図である。
符号の説明
１ 基板、２ 成長支持層、２ａ 成長支持層窓部、２ｂ 成長支持層上面、３ ＥＬＯ層、３ａ 成長開始位置、３ｂ 成長支持層下面、４ 活性層、５ クラッド層、１０ 半導体発光素子、１１ 引き掻きトレンチ、１２ ＧａＡｓバッファ層、１３ クラッド層、１５ 転位、１７ 電極、１９ 切断線、３０ レーザ発振部、５１ スライド台、５２ ボート。

Claims (11)

  1. ＧａＰ基板と、
    前記ＧａＰ基板の上方に位置し、化合物半導体のｎ型層とｐ型層とを含む活性層と、
    前記ＧａＰ基板と前記活性層との間に位置し、エピタキシャル横方向成長(ELO:Epitaxial Lateral Overgrowth)により形成されたＥＬＯ層とを備える、半導体発光素子。
  2. 前記ＥＬＯ層の下に接して位置する成長支持層を備え、前記ＥＬＯ層は、前記成長支持層に開けられた窓部を埋め込みその成長支持層の上に接して横方向に成長している、請求項１に記載の半導体発光素子。
  3. 前記ＧａＰ基板の上に化合物半導体のバッファ層を有し、前記成長支持層はそのバッファ層の上に接して位置し、前記ＥＬＯ層はそのバッファ層に接するように前記窓部を埋め込み、前記成長支持層の上に接して成長している、請求項２に記載の半導体発光素子。
  4. 前記成長支持層は、前記ＧａＰ基板に接して位置し、前記ＥＬＯ層はその基板に接するように前記窓部を埋め込み、前記成長支持層の上に接して成長している、請求項２に記載の半導体発光素子。
  5. 前記ＧａＰ基板は引き掻きトレンチを設けられ、前記ＥＬＯ層は、前記ＧａＰ基板に設けられた引き掻きトレンチを埋め込み、そのＧａＰ基板の上に接して横方向に成長している、請求項２に記載の半導体発光素子。
  6. 前記窓部または引き掻きトレンチは、所定の間隔を挟むようにその両側に直線状および／または破線状に配置され、そのパターンが平面的に見て周期的である、請求項１〜５のいずれかに記載の半導体発光素子。
  7. 平面的に見て、前記ＥＬＯ層は前記窓部に取り囲まれるように位置し、その窓部に取り囲まれた前記ＥＬＯ層を取り囲むように電極が配置されている、請求項１〜６のいずれかに記載の半導体発光素子。
  8. 平面的に見て、前記ＥＬＯ層は前記窓部に取り囲まれ、かつ前記成長支持層の部分領域を取り囲むように位置し、電極がそのＥＬＯ層に取り囲まれた部分領域上に位置する、請求項１〜６のいずれかに記載の半導体発光素子。
  9. 前記ＥＬＯ層は、ＩｎＧａＡｓＰ層、ＩｎＧａＡｓ層、ＧａＡｓ層、ＡｌＧａＡｓ層、ＡｌＩｎＧａＰ層、ＩｎＧａＰ層およびＧａＡｓＰ層のうちのいずれかである、請求項１〜８のいずれかに記載の半導体発光素子。
  10. 前記ＥＬＯ層が液相エピタキシャル成長法を用いて形成されている、請求項１〜９のいずれかに記載の半導体発光素子。
  11. 前記成長支持層が、絶縁体、導電体および誘電多層体のいずれかである、請求項１〜１０のいずれかに記載の半導体発光素子。
JP2004096321A 2004-03-29 2004-03-29 半導体発光素子 Pending JP2005286017A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004096321A JP2005286017A (ja) 2004-03-29 2004-03-29 半導体発光素子
CNB2005800100189A CN100570909C (zh) 2004-03-29 2005-03-24 半导体发光器件
US10/594,742 US20070187696A1 (en) 2004-03-29 2005-03-24 Semiconductor light emitting device
PCT/JP2005/005379 WO2005093861A1 (ja) 2004-03-29 2005-03-24 半導体発光素子
KR1020067021080A KR20070029685A (ko) 2004-03-29 2005-03-24 반도체 발광 소자
DE112005000714T DE112005000714T5 (de) 2004-03-29 2005-03-24 Lichtemissionshalbleitervorrichtung
TW094109790A TW200539484A (en) 2004-03-29 2005-03-29 Semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004096321A JP2005286017A (ja) 2004-03-29 2004-03-29 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2005286017A true JP2005286017A (ja) 2005-10-13
JP2005286017A5 JP2005286017A5 (ja) 2007-02-08

Family

ID=35056494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004096321A Pending JP2005286017A (ja) 2004-03-29 2004-03-29 半導体発光素子

Country Status (7)

Country Link
US (1) US20070187696A1 (ja)
JP (1) JP2005286017A (ja)
KR (1) KR20070029685A (ja)
CN (1) CN100570909C (ja)
DE (1) DE112005000714T5 (ja)
TW (1) TW200539484A (ja)
WO (1) WO2005093861A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978572B1 (ko) 2008-11-17 2010-08-27 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조 방법
JP5586371B2 (ja) * 2009-09-15 2014-09-10 昭和電工株式会社 発光ダイオード、発光ダイオードランプ及び照明装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217564A (en) * 1980-04-10 1993-06-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
JPH06105797B2 (ja) * 1989-10-19 1994-12-21 昭和電工株式会社 半導体基板及びその製造方法
US5376580A (en) 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
JP3297173B2 (ja) * 1993-11-02 2002-07-02 三菱電機株式会社 半導体記憶装置およびその製造方法
US5751013A (en) * 1994-07-21 1998-05-12 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and production method thereof
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
JP4040192B2 (ja) * 1998-11-26 2008-01-30 ソニー株式会社 半導体発光素子の製造方法
US20010042503A1 (en) * 1999-02-10 2001-11-22 Lo Yu-Hwa Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
JP2001177145A (ja) * 1999-12-21 2001-06-29 Toshiba Electronic Engineering Corp 半導体発光素子およびその製造方法
JP2001291895A (ja) 2000-04-06 2001-10-19 Sharp Corp 半導体発光素子
JP2002246279A (ja) * 2001-02-13 2002-08-30 Canon Inc 半導体基板及びその作製法並びに半導体デバイス
US6649942B2 (en) * 2001-05-23 2003-11-18 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
JP2004014943A (ja) * 2002-06-10 2004-01-15 Sony Corp マルチビーム型半導体レーザ、半導体発光素子および半導体装置
US7176115B2 (en) * 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device

Also Published As

Publication number Publication date
WO2005093861A1 (ja) 2005-10-06
CN100570909C (zh) 2009-12-16
TW200539484A (en) 2005-12-01
DE112005000714T5 (de) 2008-08-21
US20070187696A1 (en) 2007-08-16
KR20070029685A (ko) 2007-03-14
CN1938871A (zh) 2007-03-28

Similar Documents

Publication Publication Date Title
CN1957447B (zh) Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件
US6635901B2 (en) Semiconductor device including an InGaAIN layer
CN101379627B (zh) 发光元件
CN111095483B (zh) 利用切割技术移除衬底的方法
JP2015154074A (ja) 基板材料の使用を改良したガリウムおよび窒素を含有するレーザ装置を製造する方法
US20080296626A1 (en) Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same
JP2003218390A (ja) 半導体発光素子及びその製造方法
US9873170B2 (en) Method of manufacturing light emitting element
CN103872201A (zh) 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法
US20210242086A1 (en) Method of removing semiconducting layers from a semiconducting substrate
JPH07273367A (ja) 半導体基板の製造方法および発光素子の製造方法
CN103094444B (zh) 半导体发光二极管结构
JP2005072562A (ja) 半導体レーザ素子
JP4015865B2 (ja) 半導体装置の製造方法
US6881261B2 (en) Method for fabricating semiconductor device
CN1333501C (zh) 半导体器件及其制造方法
JP2007158100A (ja) 窒化物半導体発光素子の製造方法
JP5346171B2 (ja) ＺｎＯ系半導体装置の製造方法及びＺｎＯ系半導体装置
US9112101B2 (en) Light-emitting device manufacturing method
JP2004083319A (ja) 二硼化物単結晶基板、それを用いた半導体レーザダイオード及び半導体装置並びにそれらの製造方法
JP2005286017A (ja) 半導体発光素子
JPWO2013054917A1 (ja) 半導体素子及びその製造方法
CN107735870B (zh) 发光组件以及发光组件的制造方法
JP2006186257A (ja) 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
JP2012174802A (ja) 窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100223