JPWO2013054917A1 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JPWO2013054917A1
JPWO2013054917A1 JP2013538604A JP2013538604A JPWO2013054917A1 JP WO2013054917 A1 JPWO2013054917 A1 JP WO2013054917A1 JP 2013538604 A JP2013538604 A JP 2013538604A JP 2013538604 A JP2013538604 A JP 2013538604A JP WO2013054917 A1 JPWO2013054917 A1 JP WO2013054917A1
Authority
JP
Japan
Prior art keywords
substrate
main surface
wafer
semiconductor
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013538604A
Other languages
English (en)
Inventor
勝 滝沢
勝 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Koha Co Ltd
Original Assignee
Tamura Corp
Koha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp, Koha Co Ltd filed Critical Tamura Corp
Priority to JP2013538604A priority Critical patent/JPWO2013054917A1/ja
Publication of JPWO2013054917A1 publication Critical patent/JPWO2013054917A1/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

ウエハから素子を切り出す際の位置決めが容易で、基板の劈開による剥がれや割れ等の損傷を抑制することができる半導体素子及びその製造方法を提供する。発光素子10は、互いに反対側に位置する第1及び第2の主面1a、1b、第1の主面1a及び劈開面に平行な方向に平行な第1の側面1cと、第1の側面1cと交差する第2の側面1dを有するGa2O3基板11と、Ga2O3基板11の第1の主面1aに形成されたGaN系半導体層12と、Ga2O3基板11の第2の主面1bと第2の側面1dとの角部に形成され、ダイシングブレードでGa2O3ウエハ基板11を素子単位に分割する際の剥離を抑制する凹部としての段差部15とを備える。

Description

本発明は、酸化ガリウムからなる基板を用いた半導体素子及びその製造方法に関する。
従来、GaN系半導体を用いた青色や短波長領域の発光素子が知られている。このような発光素子の下地基板として、例えばサファイア基板やSiC基板が用いられてきた。しかし、サファイア基板は、導電性を有しないため、発光素子の電極構造が水平型となる構造上の制約を有している。また、SiC基板は、単結晶ウエハの結晶性が悪く、単結晶の垂直方向に貫通するいわゆるマイクロパイプ欠陥が存在するため、マイクロパイプ欠陥を避けてn型層及びp型層を形成して切り出さなければならない等という問題がある。
そこで、III−V族系化合物半導体の発光領域の全波長範囲、特に紫外領域で光透過性を有し、GaNに対する格子不整合が比較的小さく、また良質なバルク単結晶が得られるという特性から、青色や短波長領域の発光素子材料としてGa23基板を用いることが提案されている(例えば、特許文献1参照)。
しかし、このGa23基板、特にβ−Ga23基板は、(100)面に劈開性の極めて大なる特性を有しており、発光素子の製造工程においてウエハから素子をダイシング等によって切り出す際に基板が劈開方向に剥離してしまうため、素子化が難しいという問題がある。
このため、基板の劈開による剥離を防いで素子単位に分割する発光素子の製造方法が提案されている(例えば、特許文献2参照。)。この特許文献2には、酸化ガリウム(Ga23)からなる基板上に発光素子を作り込んだ半導体ウエハを形成し、半導体ウエハの表方向からダイシングブレードで溝入れを行い、半導体ウエハの表裏を反転してダイシングブレードで溝入れを行って発光素子を個々に分割する第1の方法と、第1の厚さを有するダイシングブレードで半導体ウエハの表方向から溝入れを行い、第1の厚さよりも薄い第2の厚さを有するダイシングブレードで半導体ウエハの表方向から残りの部分を切断する第2の方法とが開示されている。
特開2006−310765号公報 特開2007−234902号公報
しかし、特許文献2に開示された第1の方法によると、表面に形成する溝と裏面に形成する溝との位置決めが難しいという問題がある。また、特許文献2に開示された第2の方法によると、ダイシングブレードが基板を抜け出るときに基板の劈開方向に沿って剥がれが生じやすいという問題がある。レーザで溝を形成した後、応力を加えて分割するダイシングスクライブでも同様の問題がある。
したがって、本発明の目的は、ウエハから素子を切り出す際の位置決めが容易で、基板の劈開による剥がれや割れ等の損傷を抑制することができる半導体素子及びその製造方法を提供することにある。
本発明の一態様は、上記目的を達成するため、酸化ガリウムからなる基板であって、互いに反対側に位置する第1及び第2の主面と、前記第1の主面及び劈開面に平行な方向に平行な第1の側面と、前記第1の側面と交差する第2の側面とを有する基板と、前記基板の前記第1の主面に形成された半導体層と、前記基板の前記第1又は第2の主面と前記第2の側面との角部に形成され、前記基板を素子単位に分割する際の剥離を抑制する凹部とを備えた半導体素子を提供する。
また、本発明の一態様は、上記目的を達成するため、酸化ガリウムからなる基板であって、互いに反対側に位置する第1及び第2の主面を有する基板を準備し、前記基板に複数の半導体素子を前記第1の主面及び前記基板の劈開面に平行な第1の方向と、前記第1の方向に交差する第2の方向に沿ってマトリクス状に形成し、前記基板の前記半導体素子間であって前記第1及び第2の主面のうち一方の主面に前記第2の方向に沿う複数の凹部を形成し、前記第1及び第2の主面のうち他方の主面から前記複数の凹部に沿って前記基板を切断し、前記第1の方向に沿って前記基板を切断して前記複数の半導体素子を素子単位に分割する半導体素子の製造方法を提供する。
本発明によれば、ウエハから素子を切り出す際の位置決めが容易で、基板の劈開による剥がれや割れ等の損傷を抑制することができる。
図1Aは、本発明の第1の実施の形態に係る発光素子の斜視図である。 図1Bは、図1AのA−A線断面図である。 図1Cは、図1AのB方向矢視図である。 図2Aは、本発明の第1の実施の形態に係る半導体ウエハの斜視図である。 図2Bは、図2Aの半導体ウエハの発光素子の部分を示す部分断面図である。 図3は、ダイシングフレームに装着された状態を示す半導体ウエハの斜視図である。 図4は、図3に示す半導体ウエハの要部平面図である。 図5Aは、第1の実施の形態に係るダイシング工程を示す要部断面図である。 図5Bは、図5Aの平面図である。 図5Cは、第1の実施の形態に係るダイシング工程を示す要部断面図である。 図5Dは、図5Cの平面図である。 図5Eは、第1の実施の形態に係るダイシング工程を示す要部断面図である。 図5Fは、図5Eの平面図である。 図6Aは、本発明の第2の実施の形態に係る発光素子の斜視図である。 図6Bは、図6AのC−C線断面図である。 図6Cは、図6AのD方向矢視図である。 図7Aは、第2の実施の形態に係るダイシング工程を示す要部断面図である。 図7Bは、図7Aの平面図である。 図7Cは、第2の実施の形態に係るダイシング工程を示す要部断面図である。 図7Dは、図7Cの平面図である。 図7Eは、第2の実施の形態に係るダイシング工程を示す要部断面図である。 図7Fは、図7Eの平面図である。 図8Aは、実施例の写真である。 図8Bは、比較例の写真である。
以下、本発明の実施の形態について図面を参照して説明する。なお、各図中、実質的に同一の機能を有する構成要素については、同一の符号を付してその重複した説明を省略する。
[第1の実施の形態]
(第1の実施の形態の構成)
図1Aは、本発明の第1の実施の形態に係る発光素子の斜視図、図1Bは、図1AのA−A線断面図、図1Cは、図1AのB方向矢視図である。
この発光素子10は、半導体素子の一例であり、酸化ガリウム(Ga23)からなる基板であって、互いに反対側に位置する第1の主面1a及び第2の主面1bと、互いに交差する第1の側面1c及び第2の側面1dとを有するGa23基板11と、Ga23基板11の第1の主面1aに図示しないAlNバッファ層を介して形成されたGaN系半導体層12と、GaN系半導体層12上に形成されたAu等からなるp側電極13と、Ga23基板11の第2の主面1bに形成されたAu等からなるn側電極14とを有する。第1の側面1cは、第1の主面1a及びGa23基板11の劈開面に平行な方向(後述する分割予定ライン4xの方向)に平行な面である。
(Ga23基板)
Ga23基板11は、第2の主面1bと第2の側面1dとの角部に、ダイシングブレードでGa23基板11を素子単位に分割する際の剥がれや割れ等の損傷を抑制する凹部が形成されている。本実施の形態の凹部は、第2の主面1bと交差する面111a、及び第2の側面1dと交差する面111bから構成された段差部15である。
本明細書において、Ga23基板11の「劈開面」は、(100)面及び(001)面である。また、本明細書において、角部に形成された「凹部」は、主面と側面との角そのものに形成された凹部だけでなく、角近傍に形成された凹部も含む意味で用いる。
本実施の形態では、Ga23基板11の第1の主面1a及び第2の主面1bの面方位を(101)又は(−201)面とし、第2の側面1dを(010)面としている。Ga23基板11は、例えば100〜200μmの厚さを有する。
(101)又は(−201)面を主面1a、1bとしたのは、以下の理由による。主面として劈開により平坦な表面が得られ、かつGaN系半導体層がエピタキシャル成長しやすい(100)面を用いることが多い。しかし、(100)面は劈開面のため、分割時に主面1a、1bと水平な行方向にクラックが入るという問題がある。このため、主面1a、1bは、非劈開面でかつGaN系半導体層がエピタキシャル成長しやすい面である(101)又は(−201)面を用いることにした。
このGa23基板11は、β−Ga23を基本とするが、Cu、Ag、Zn、Cd、Al、In、Si、Ge及びSnからなる群から選ばれる1種以上を添加したGaを主成分とした酸化物で構成してもよい。より具体的には、例えば(AlxInyGa(1-x-y)23(ただし、0≦x<1、0≦y<1、0≦x+y<1)で表わされるガリウム酸化物を用いることができる。
また、Ga23基板11は、酸素欠陥により、又はSiやSn等の不純物がドーピングされることにより、n型の導電型を有する。
上記のGa23基板11は、例えばEFG(Edge-defined Film-fed Growth)法又はFZ(Floating Zone)法によって製造されたバルク状のGa23を所望の寸法に切り出し、その表面に機械的研磨又は化学的研磨を施し、さらに有機洗浄及び酸洗浄を行ったものを用いることができる。
(GaN系半導体層)
GaN系半導体層12は、AlNバッファ層上に形成されたSiドープのn型GaN層と、n型GaN層上に形成され、InGaN/GaNの多重量子井戸構造を有する活性層としてのMQW(Multiple-Quantum Well)層と、MQW層上に形成されたMgドープのp型GaN層とを備えて構成されている。GaN系半導体層におけるGaN系は、GaとNを構成要素に含むことを示す。
(第1の実施の形態の製造方法)
次に、発光素子10の製造方法の一例について図2〜図5を参照して説明する。図2Aは、第1の実施の形態に係る半導体ウエハの斜視図、図2Bは、図2Aの半導体ウエハの発光素子の部分を示す部分断面図である。
(1)Ga23ウエハ基板の準備
酸化ガリウム(Ga23)からなる基板であって、互いに反対側に位置し面方位を(101)又は(−201)面とする第1及び第2の主面1a、1bを有する円盤状のGa23ウエハ基板110を準備する。
(2)発光素子の形成
Ga23ウエハ基板110に複数の発光素子10を互いに直交する行方向x及び列方向yにマトリクス状に形成する。ここで、行方向xは、第1の主面1a及びGa23基板11の劈開面に平行な方向である。列方向yは、第1の主面1aに平行であるが、Ga23基板11の劈開面に平行でない方向である。MOCVD(Metal-Organic Vapor Phase Epitaxy)法等を用いて、Ga23ウエハ基板110の第1の主面1a上にAlNバッファ層を形成し、AlNバッファ層上にGaN系半導体層12をエピタキシャル成長させて形成する。そして、GaN系半導体層12上にp側電極13を形成し、Ga23ウエハ基板110の第2の主面1b上にn側電極14を形成する。
(3)半導体ウエハのダイシングフレームへの装着
図3は、ダイシングフレームに装着された状態を示す半導体ウエハの斜視図である。環状のダイシングフレーム2の裏面にダイシングテープ3を貼着し、半導体ウエハ1の第1の主面1aをダイシングテープ3上に貼着する。
図4は、半導体ウエハ1の要部平面図である。発光素子10間に分割予定ライン4x、4yが互いに直交するように設定されている。分割予定ライン4xを行方向xに一致させ、分割予定ライン4yを列方向yに一致させている。
(4)ダイシング工程
図5A、図5C、図5Eは、第1の実施の形態に係るダイシング工程を示す要部断面図、図5Bは、図5Aの平面図、図5Dは、図5Cの平面図、図5Fは、図5Eの平面図である。
図5A、図5Bに示すように、半導体ウエハ1の第1の主面1aをダイシングテープ3上に貼着する。幅W1の第1のダイシングブレード5Aを用いてGa23ウエハ基板110の第2の主面1bの劈開面に平行でない分割予定ライン4y上に溝111を形成する。第1のダイシングブレード5Aの幅W1としては、例えば、25〜55μmが好ましく、35〜45μmがより好ましい。本実施の形態では、第1のダイシングブレード5Aの幅W1を40μmとする。溝111の深さdは、例えば、20〜50μmが好ましく、30〜40μmがより好ましい。本実施の形態では、溝111の深さdを35μmとする。
次に、半導体ウエハ1をダイシングテープ3から剥がして、新たなダイシングテープ3をダイシングフレーム2に貼着し、半導体ウエハ1を上下反転して第2の主面1bをその新たなダイシングテープ3上に貼着する。
次に、図5C、図5Dに示すように、第1のダイシングブレード5Aの幅W1よりも狭い幅W2の第2のダイシングブレード5Bを用いてGa23ウエハ基板110の第1の主面1a側から分割予定ライン4yに沿ってGa23ウエハ基板110の残部の厚さ全てを切断する。図5C、図5D中、符号112は、切断面である。切断は、溝111の中心に第2のダイシングブレード5Bの中心を一致させて行う。第2のダイシングブレード5Bの幅W2としては、例えば、10〜30μmが好ましく、15〜25μmがより好ましい。本実施の形態では、第2のダイシングブレード5Bの幅W2を20μmとする。第1及び第2のダイシングブレード5A、5Bは、薄肉円盤状を有し、例えば、ダイヤモンド砥粒を砥粒層に有するダイヤモンドブレードを用いる。
次に、図5E、図5Fに示すように、第2のダイシングブレード5Bを用いてGa23ウエハ基板110の第1の主面1a側から劈開面に平行な分割予定ライン4xに沿ってGa23ウエハ基板110の厚さ全てを切断して素子単位に分割する。図5E、図5F中、符号112は、切断面である。素子単位の分割によって矩形のGa23基板11が形成され、図1に示す発光素子10が形成される。図1において、面111a、111bは、第1のダイシングブレード5Aによって形成された面である。第1の側面1c及び第2の側面1dは、第2のダイシングブレード5Bによって形成された面である。
なお、分割予定ライン4x上を垂直方向に切断する場合は、劈開方向に沿ったGa23ウエハ基板110の斜め割れに注意することが求められる。これらのGa23ウエハ基板110の斜め割れを防ぐために、次のような工程で切断を行うことが好ましい。
まず、100℃に設定されたホットプレート上で板ガラスの表面にワックスを塗り、Ga23ウエハ基板110を板ガラスの上に固定する。次に、一体となった板ガラスとGa23ウエハ基板110をダイシングテープに固定する。次に、第2のダイシングブレード5BでGa23ウエハ基板110を分割予定ライン4xから垂直方向に切断する。
また、Ga23ウエハ基板110の劈開方向に沿った斜め割れを防ぐためには、第2のダイシングブレード5Bの砥粒の粒子径が大きい方が好ましい。表1は、第2のダイシングブレード5Bのダイヤモンド砥粒のメディアン径ごとの、Ga23ウエハ基板110を切断したときの斜め割れの発生の有無を示す。ここで、メディアン径は、砥粒の粒度分布において累積高さ50%点の粒子径である。表1は、第2のダイシングブレード5Bの砥粒の粒子径が大きい場合にGa23ウエハ基板110の劈開方向に沿った斜め割れが発生しないことを示している。
(第1の実施の形態の効果)
第1の実施の形態によれば、以下の効果を奏する。
(a)Ga23ウエハ基板110を劈開面に平行でない方向(分割予定ライン4yの方向)に沿ってダイシングブレードで切断する場合、ダイシングブレードが基板から抜け出るときに剥がれが起こりやすい。本実施の形態によれば、第2のダイシングブレード5BでGa23ウエハ基板110を切断する場合、第2のダイシングブレード5Bが抜け出る側の第2の主面1bに溝111が形成されているため、切断による剥がれが発生し難い。また、Ga23ウエハ基板110とGa23系半導体層12をダイシングブレードで一度に切断すると、劈開方向に沿って平行に割れが発生しやすい。本実施の形態によれば、Ga23系半導体層12をダイシングしないようにしているので、割れ等を抑制することができる。したがって、Ga23ウエハ基板110の劈開による剥がれや割れ等の損傷を抑制して素子単位に分割することができ、基板の劈開による剥がれや割れ等の損傷を抑制した発光素子10を提供することができる。
(b)電極の面積が比較的小さいn側電極14を形成した第2の主面1bに溝111を形成しているので、第1の主面1aに溝を形成する場合と比べて基板への発光素子の実装密度が向上する。
(c)第1のダイシングブレード5Aを第2のダイシングブレード5Bの幅よりも広い幅のものを用いているので、第2のダイシングブレード5Bの位置決めを容易に行うことができる。したがって、ウエハから素子をダイシングによって切り出す際の切断位置の位置決めが容易になる。
[第2の実施の形態]
(第2の実施の形態の構成)
図6Aは、本発明の第2の実施の形態に係る発光素子の斜視図、図6Bは、図6AのC−C線断面図、図6Cは、図6AのD方向矢視図である。
第1の実施の形態では、凹部として第2の主面1bと第2の側面1dとの角部に段差部15を形成したが、本実施の形態は、凹部として第2の主面1bと第2の側面1dとの角部に溝111を形成したものである。本実施の形態の発光素子10は、第1の実施の形態と同様に、第1の主面1a、第2の主面1b、第1の側面1c及び第2の側面1dを有するGa23基板11と、Ga23基板11の第1の主面1aに図示しないAlNバッファ層を介して形成されたGaN系半導体層12と、GaN系半導体層12上に形成されたp側電極13と、Ga23基板11の第2の主面1bに形成されたn側電極14とを有する。
溝111は、第2の側面1dから5〜20μm程度離れて形成されている。なお、溝111は、第2の側面1dからの距離が5μm未満でもよい。
(第2の実施の形態の製造方法)
第1の実施の形態では、半導体ウエハ1の第2の主面1b上の発光素子10間に1つの溝111を形成したが、本実施の形態では、間隔sを設けて2つの溝111を形成した点が第1の実施の形態と異なる。
本実施の形態は、第1の実施の形態と同様に、Ga23ウエハ基板110を準備し、Ga23ウエハ基板110に複数の発光素子10を行方向x及び列方向yにマトリクス状に形成する。次に、第1の実施の形態と同様に、環状のダイシングフレーム2の裏面にダイシングテープ3を貼着し、半導体ウエハ1の第1の主面1aをダイシングテープ3上に貼着する。
図7A、図7C、図7Eは、第2の実施の形態に係るダイシング工程を示す要部断面図、図7Bは、図7Aの平面図、図7Dは、図7Cの平面図、図7Fは、図7Eの平面図である。
図7A、図7Bに示すように、半導体ウエハ1の第1の主面1aをダイシングテープ3上に貼着する。幅W2の第2のダイシングブレード5Bを用いてGa23ウエハ基板110の第2の主面1bの分割予定ライン4yを中心に間隔sを設けて2つの溝111を形成する。第2のダイシングブレード5Bの幅W2としては、例えば、10〜30μmが好ましく、15〜25μmがより好ましい。本実施の形態では、第2のダイシングブレード5Bの幅W2を20μmとする。間隔sは、例えば、20〜40μmが好ましく、25〜35μmがより好ましい。本実施の形態では、間隔sを30μmとする。溝111の深さdは、例えば、20〜50μmが好ましく、30〜40μmがより好ましい。本実施の形態では、溝111の深さdを35μmとする。
次に、半導体ウエハ1をダイシングテープ3から剥がして、新たなダイシングテープ3をダイシングフレーム2に貼着し、半導体ウエハ1を上下反転して第2の主面1bをその新たなダイシングテープ3上に貼着する。
次に、図7C、図7Dに示すように、間隔sよりも狭い幅W2の第2のダイシングブレード5Bを用いてGa23ウエハ基板110の第1の主面1a側から分割予定ライン4yに沿ってGa23ウエハ基板110の厚さ全てを切断する。図7C、図7D中、符号112は、切断面である。切断は、溝111間の中心に第2のダイシングブレード5Bの中心を一致させて行う。なお、溝用のダイシングブレードと切断用のダイシングブレードで異なるものを用いてもよい。
次に、図7E、図7Fに示すように、第2のダイシングブレード5Bを用いてGa23ウエハ基板110の第1の主面1a側から分割予定ライン4xに沿ってGa23ウエハ基板110の厚さ全てを切断して素子単位に分割する。図7E、図7F中、符号112は、切断面である。素子単位の分割によって矩形のGa23基板11が形成され、図6に示す発光素子10が形成される。図6において、溝111、第1の側面1c及び第2の側面1dは、第2のダイシングブレード5Bによって形成された面である。
(第2の実施の形態の効果)
第2の実施の形態によれば、第2のダイシングブレード5Bでウエハ基板110を切断する場合、ダイシングブレード5Bがウエハ基板110から抜け出る側の第2の主面1bに分割予定ラインを挟んで一対の溝111が形成されているため、基板の剥がれが溝111から内側に及ばない。また、GaN系半導体層12をダイシングしないようにしているので、割れ等を抑制することができる。したがって、Ga23ウエハ基板110の劈開による剥がれや割れ等の損傷を抑制して素子単位に分割することができ、基板の劈開による剥がれや割れ等の損傷を抑制した発光素子10を提供することができる。
[変形例1]
第1の実施の形態では、溝111を形成した後、ダイシングブレードを用いてGa23ウエハ基板110を切断したが、レーザを用いてGa23ウエハ基板110を切断してもよい。すなわち、分割予定ライン4y上にダイシングブレードで溝111を形成し、分割予定ライン4yに沿ってGa23ウエハ基板110の残部の厚さ全てをレーザで切断する。次に、分割予定ライン4xに沿ってGa23ウエハ基板110の厚さ全てをレーザで切断して素子単位に分割する。
[変形例2]
第1の実施の形態では、溝111を形成した後、ダイシングブレードを用いてGa23ウエハ基板110を切断したが、一部のダイシングスクライブを採用してもよい。すなわち、分割予定ライン4y上にダイシングブレードで溝111を形成し、分割予定ライン4yに沿ってGa23ウエハ基板110の残部の厚さ全てをダイシングブレードで切断する。次に、分割予定ライン4x上にスクライブにより溝を形成し、応力を加えてブレイキングしGa23ウエハ基板110を素子単位に分割する。
図8は、第2の主面1b側から見た半導体ウエハ1の要部を示し、図8Aは、実施例の写真であり、図8Bは、比較例の写真である。図8Aに示す領域Cは、第1の実施の形態に対応する実施例によるものであり、幅40μmのダイシングブレードでGa23ウエハ基板110に溝111を形成した後、幅20μmのダイシングブレードでGa23ウエハ基板110の残りの厚さを切断した場合を示す。図8Aから領域Cには、ほとんど剥がれが生じていないことが分かる。
図8Bに示す領域Dは、比較例によるものであり、溝を形成せずに幅20μmのダイシングブレードでGa23ウエハ基板110の全ての厚さを1回で切断した場合を示す。図8Bから領域Dには、ダイシングブレードが抜け出た側の主面に剥がれ113が生じていることが分かる。
なお、本発明は、上記実施の形態に限定されず、発明の要旨を変更しない範囲内で種々に変形可能である。例えば、上記実施の形態で説明した製造方法のステップの入れ替え、追加、削除等は発明の要旨を変更しない範囲で可能である。
また、上記実施の形態では、発光素子として垂直型について説明したが、本発明は水平型にも適用可能である。
また、上記実施の形態では、半導体素子として発光素子について説明したが、本発明は、レーザ、トランジスタ等の半導体素子にも適用可能である。
また、上記実施の形態では、分割予定ラインを直交するように設定したが、斜め方向に交差するように設定してもよい。この場合、菱形状の半導体素子が形成される。
また、上記実施の形態では、電極面積の小さい側の第2の主面1bに溝111を形成したが、電極面積の大きい側の第1の主面1aに溝111を形成してもよい。
また、上記実施の形態では、劈開面に平行でない分割予定ライン4yに沿った切断においては基板に溝を形成してから基板の残りの厚さを切断し、劈開面に平行な分割予定ライン4xに沿った切断においては基板に溝を形成せずに基板の厚さ全てを切断したが、分割予定ライン4xに沿った切断においても基板に溝を形成してから基板の残りの厚さを切断してよい。
ウエハから素子を切り出す際の位置決めが容易で、基板の劈開による剥がれや割れ等の損傷を抑制することができる半導体素子及びその製造方法を提供する。
1…半導体ウエハ、1a…第1の主面、1b…第2の主面、1c…第1の側面、1d…第2の側面、2…ダイシングフレーム、3…ダイシングテープ、4x,4y…分割予定ライン、5A…第1のダイシングブレード、5B…第2のダイシングブレード、10…発光素子、11…Ga23基板、12…GaN系半導体層、13…p側電極、14…n側電極、15…段差部、110…Ga23ウエハ基板、111…溝、111a,111b…面、112…切断面、113…剥がれ、d…深さ、s…間隔、W1,W2…幅、x…行方向、y…列方向

Claims (10)

  1. 酸化ガリウムからなる基板であって、互いに反対側に位置する第1及び第2の主面と、前記第1の主面及び劈開面に平行な方向に平行な第1の側面と、前記第1の側面と交差する第2の側面とを有する基板と、
    前記基板の前記第1の主面に形成された半導体層と、
    前記基板の前記第1又は第2の主面と前記第2の側面との角部に形成され、前記基板を素子単位に分割する際の剥離を抑制する凹部とを備えた半導体素子。
  2. 前記劈開面は、(100)面である請求項1に記載の半導体素子。
  3. 前記凹部は、前記主面と交差する面、及び前記側面と交差する面からなる段差部によって構成された請求項1又は2に記載の半導体素子。
  4. 前記凹部は、溝によって構成された請求項1又は2に記載の半導体素子。
  5. 前記半導体層は、前記基板の前記第1の主面の一部に形成された請求項1又は2に記載の半導体素子。
  6. 前記第1及び第2の主面は、(101)又は(−201)面である請求項1又は2に記載の半導体素子。
  7. 酸化ガリウムからなる基板であって、互いに反対側に位置する第1及び第2の主面を有する基板を準備し、
    前記基板に複数の半導体素子を前記第1の主面及び前記基板の劈開面に平行な第1の方向と、前記第1の方向に交差する第2の方向に沿ってマトリクス状に形成し、
    前記基板の前記半導体素子間であって前記第1及び第2の主面のうち一方の主面に前記第2の方向に沿う複数の凹部を形成し、
    前記第1及び第2の主面のうち他方の主面から前記複数の凹部に沿って前記基板を切断し、
    前記第1の方向に沿って前記基板を切断して前記複数の半導体素子を素子単位に分割する半導体素子の製造方法。
  8. 前記劈開面は、(100)面である請求項7に記載の半導体素子の製造方法。
  9. 前記複数の凹部の形成は、第1の幅を有する第1のダイシングブレードを用いて複数の溝を形成し、
    前記複数の凹部に沿う前記基板の切断は、前記第1の幅よりも小さい第2の幅を有する第2のダイシングブレードを用いて前記溝の箇所で前記基板を切断する請求項7又は8に記載の半導体素子の製造方法。
  10. 前記複数の凹部の形成は、それぞれの前記半導体素子間に2本の溝を形成し、
    前記複数の凹部に沿う前記基板の切断は、前記2本の溝間で前記基板を切断する請求項7に記載の半導体素子の製造方法。
JP2013538604A 2011-10-13 2012-10-12 半導体素子及びその製造方法 Pending JPWO2013054917A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013538604A JPWO2013054917A1 (ja) 2011-10-13 2012-10-12 半導体素子及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011226047 2011-10-13
JP2011226047 2011-10-13
JP2013538604A JPWO2013054917A1 (ja) 2011-10-13 2012-10-12 半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2013054917A1 true JPWO2013054917A1 (ja) 2015-03-30

Family

ID=48081962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013538604A Pending JPWO2013054917A1 (ja) 2011-10-13 2012-10-12 半導体素子及びその製造方法

Country Status (3)

Country Link
JP (1) JPWO2013054917A1 (ja)
TW (1) TW201332139A (ja)
WO (1) WO2013054917A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017100231A (ja) * 2015-12-01 2017-06-08 株式会社ディスコ 被加工物の分割方法
JP6794896B2 (ja) * 2017-03-29 2020-12-02 Tdk株式会社 酸化ガリウム半導体装置の製造方法
JP7093953B2 (ja) * 2019-02-27 2022-07-01 株式会社デンソー 半導体装置とその製造方法
CN114012917A (zh) * 2021-11-05 2022-02-08 苏州燎塬半导体有限公司 一种氧化镓单晶片的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275713A (ja) * 1993-03-19 1994-09-30 Hitachi Ltd 半導体ウエハおよび半導体チップならびにダイシング方法
JP2001217210A (ja) * 2000-02-01 2001-08-10 Seiko Epson Corp ダイシング方法
JP4687838B2 (ja) * 2000-04-04 2011-05-25 株式会社ディスコ 半導体チップの製造方法
JP4696595B2 (ja) * 2005-02-28 2011-06-08 ヤマハ株式会社 半導体ウェーハ及び半導体素子並びに半導体素子の製造方法
US20070134833A1 (en) * 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
JP2007165789A (ja) * 2005-12-16 2007-06-28 Olympus Corp 半導体装置の製造方法
JP2011129612A (ja) * 2009-12-16 2011-06-30 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
TW201332139A (zh) 2013-08-01
WO2013054917A1 (ja) 2013-04-18

Similar Documents

Publication Publication Date Title
JP5179068B2 (ja) 化合物半導体素子の製造方法
CN100517583C (zh) 化合物半导体器件晶片的制造方法及其制造的晶片和器件
CN111095483B (zh) 利用切割技术移除衬底的方法
KR101542026B1 (ko) Ⅲ족 질화물 반도체 수직형 구조 led 칩 및 그 제조 방법
JP2011129765A (ja) 半導体発光素子の製造方法
KR20070007137A (ko) 화합물 반도체 발광소자 웨이퍼의 제조방법
JP2011071180A (ja) 窒化物半導体基板、半導体装置およびそれらの製造方法
US20080296626A1 (en) Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same
JP6405889B2 (ja) GaN基板の製造方法
JP2001177146A (ja) 三角形状の半導体素子及びその製法
JPH07273367A (ja) 半導体基板の製造方法および発光素子の製造方法
JP2001168388A (ja) 窒化ガリウム系化合物半導体チップ及びその製造方法ならびに窒化ガリウム系化合物半導体ウエハー
JP2020519026A (ja) 基板を除去する方法
WO2013054917A1 (ja) 半導体素子及びその製造方法
JP2748354B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
JP5346171B2 (ja) ZnO系半導体装置の製造方法及びZnO系半導体装置
CN107305920B (zh) 基板晶片以及ⅲ族氮化物半导体元件的制造方法
JP6456502B2 (ja) Iii族窒化物基板およびそれらの製造方法
JP2014203954A (ja) 半導体素子の製造方法
JP2004083319A (ja) 二硼化物単結晶基板、それを用いた半導体レーザダイオード及び半導体装置並びにそれらの製造方法
US20150249184A1 (en) Semiconductor Multilayer Structure And Semiconductor Element
JP2005251961A (ja) Iii族窒化物単結晶ウエハおよびそれを用いた半導体装置の製造方法
KR101923673B1 (ko) 질화갈륨계 반도체 소자를 제조하는 방법
JP2014203953A (ja) 半導体素子及びその製造方法
JP2002261370A (ja) 窒化物系半導体素子の作製方法