TW200539484A - Semiconductor light emitting element - Google Patents

Semiconductor light emitting element Download PDF

Info

Publication number
TW200539484A
TW200539484A TW094109790A TW94109790A TW200539484A TW 200539484 A TW200539484 A TW 200539484A TW 094109790 A TW094109790 A TW 094109790A TW 94109790 A TW94109790 A TW 94109790A TW 200539484 A TW200539484 A TW 200539484A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor light
elo
emitting device
gap substrate
Prior art date
Application number
TW094109790A
Other languages
English (en)
Inventor
Shigeya Naritsuka
Takahiro Maruyama
Tatsuya Moriwake
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW200539484A publication Critical patent/TW200539484A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

200539484 九、發明說明： 【發明所屬之技術領域】 本發明係關於半導體發光元件，更具體而言，其係關於 沒有因基板之吸收而降低光輸出之半導體發光元件。 【先前技術】 半導體基板GaP，由於在可見〜紅外光區域透明，故在於 多使用於多數可見〜紅外光區域之發光裝置之時機。先前， 該GaP基板以下述（al)及（a2)所示之方式使用。 (al)藉由直接遷移出射可見〜紅外光區域之GaAs、AlGaAs 等之化合物半導體晶格常數，與GaP之晶格常數相差4%左 右。因此，無法將該等發光用化合物半導體於GaP基板上形 成良好的蠢晶膜。 另一方面，作為化合物半導體關於一般的GaAs，其晶格 常數與上述發光用化合物半導體之晶格常數大致一致。但 是，GaAs對上述波長區域之光吸收率高，作為基板使用時， 由於其厚度厚故無法忽視其光吸收。 因此製作發光元件之際，於GaAs基板上，磊晶成長上述 AlGaAs膜等形成活性層後，去除GaAs基板之部分將包含活 性層之磊晶層貼到GaP基板之方法被提案（參見特開平 6-302857號公報（專利文獻1))。根據該方法，可組合包含優 於結晶性之活性層之磊晶膜與透明的GaP基板，形成高輸出 之 LED。 (a2)由於直接在GaP基板上形成AlGalnP等化合物半導體 層則，無法得到良好的磊晶層，故於GaP基板上設晶格應變 100693.doc 200539484 緩衝層。作為晶格應變緩衝層，調整InGaP之組合使晶格常 數呈GaP與AlGalnP中間的方式，逐漸接近AlGalnP層。因 此，使用配置組合相異之複數層InGaP作為晶格應變緩衝層 者（參見特開2001-291895號公報（專利文獻2))。藉由配置如 此之晶格應變緩衝層，從製作當初就使用透明的GaP基板， 可得到高效率的發光元件。 專利文獻1 :特開平6-302857號公報 專利文獻2 :特開2001-291895號公報 【發明内容】 但是，於上述（al)之方法，將製作當初之基板去除，於 GaP基板貼上磊晶層部分需要多數之步驟數，對減低製造成 本成為很大的障礙。又，於上述（a2)之方法，為配置逐漸地 接近AlGalnP之晶格常數之複數層InGaP，還是需要多數之 步驟數，妨礙成本之降低。 本發明之目的係提供一種半導體發光元件，雖然對特定 之波長區域之光透明，但包含晶格常數無法與出射特定波 長區域之光之化合物半導體取得整合之化合物半導體基 板’並可確保高的光輸出。 本發明之半導體發光元件包含：GaP基板；活性層，其係 位於GaP基板上方，包含化合物半導體之η型層與p型層；及 ELO層，其係位於GaP基板與活性層之間，由磊晶側向成長 所形成。 於該構成，ELO層係於GaP基板上使用量產性佳之液相磊 晶成長（LPE : Liquid Phase Epitaxial)法成長。GaP基板由於 100693.doc 200539484 作為LPE法之溶液使用之Ga及ELO層之GaAs等之構成元素 Ga為共通，故有可得到陡峭成長界面之優點。又，相較於 ELO層之GaAs等，由於對Ga之溶解度低故不易發生對以之 解附（回熔），適於作為使ELO層成長之基板。因此，可抑制 製造成本且容易形成結晶性佳之化合物半導體層。 【實施方式】 其次，使用圖面說明本發明之實施形態。 (實施形態1) 圖1係表示本發明之實施形態1之半導體發光元件之圖。 該半導體元件10係於GaP基板1上配置包含以〇2之成長支持 層2，邊埋入設於成長支持層之窗部（開口部）2a，邊於成長 支持層2之上配置ELO,層3。該ELO層3藉由觀察其剖面等， 可容易地確認磊晶侧向成長。 於圖1所示半導體發光元件，EL〇層3係以GaAs形成。由 窗部3a磊晶側向成長之ELO層3與成長支持層2之間並無特 定結晶方位關係，成長支持層2只是將el〇層力學地支持。 ELO層係由窗部3a邊維持磊晶性邊向橫方向成長。 於包含GaAs之ELO層3上配置包含_ A1InGaP層之覆蓋 層13。於其上配置包含A1InGaP層與卩型A1InGap層之活 性層4，進一步於其上設p型AlinGaP覆蓋層5。 根據圖1所示半導體發光元件10之構造，不以設逐漸地改 變組合之晶格應變緩衝層，可藉由簡單的處理工序容易地 形成優於結晶性之ELO層3。 圖2係表示圖1之半導體發光元件之變形例之圖。於圖2 100693.doc 200539484 所示半導體發光元件10，於GaP基板1與成長支持層2之間配 置包含GaAs之緩衝層12。藉由形成該包含GaAs之緩衝層可 進一步提升結晶性。 圖3係表示圖1之半導體發光元件之別的變形例之圖。於 圖3所示半導體發光元件10, ELO層3使用AlGaAs，包含該 AlGaAs之ELO層兼做活性層之覆蓋層。又，於活性層4，包 含η型AlGaAs層與p型AlGaAs層。 圖4係，圖2所示半導體發光元件具有ELO層兼做覆蓋層 之構造。 (實施形態2) 圖5係表示本發明之實施形態2之半導體發光元件之圖。 於該半導體發光元件10，於GaP基板1之表面設刮溝11，以 此處作為成長開始部3a之包含GaAs之ELO層3配置於GaP基 板上。GaP基板1之表面lb，與ELO層3之下面3b之間沒有特 定結晶方位關係（同調性）。於成長開始部3a係以LPE法配置 GaAs液相，磊晶成長，認為於磊晶側向成長之際幾乎呈自 由的狀態磊晶成長。 於包含GaAs之ELO層3之上配置包含η型AlInGaP之覆蓋 層13。於其上配置包含η型AiinGaP層與？型A1InGaP層之活 性層4，進一步於其上設p型覆蓋層。 於上述半導體發光元件由於不設具有窗部之成長支持 層’而以刮溝11作為成長開始部，故可簡化製造工序，由 可減低材料成本等之製造成本。 於上述實施形態1及2,說明透明基板之Gap基板，與發光 100693.doc 200539484 層之AlInGaP層之組合。但是，上述GaP基板，與磊晶發光 層之組合，並非限定於上述GaP基板，與AlInGaP層之ELO 層之組合者。例如，ELO層亦可包含inGaAsP層、InGaAs 層、GaAs層、AlGaAs層、InGaP層及 GaAsP層之任一。 又，於上述實施形態說明了於成長支持層使用Si〇2膜之 例，惟能以擁有與該Si〇2膜同等效果之下述材質置換。 (1) 絕緣性素材：SiN、Ti02、p2〇3、a1203等金屬氧化物 或氮化物。 (2) 導電性素材：Ti、Fe、Pt、Ni等金屬，進一步作為特 殊的金屬Co、W、Ta、Mo等高熔點金屬（可對應高溫成長） (3) 介電多層體：Mg02/Si02#層膜，Zr02/Si02多層膜等 (實施形態3) 本發明之實施形態3，其特徵在於藉由設計窗部圖案形狀 使初期成長之EL0膜之部分為發光部之處。於本實施形 態，首先如圖6所示設窗部2a。使用圖6所示圖案之窗部進 行磊晶側向成長則，如圖7所示於窗部2a所圍之小四角形區 域產生全面成長，形成EL〇膜3。可將該£1^〇膜3之區域作為 發光裝置之主要區域利用。 例如’如圖8所示’於EL〇臈上形成活性層等，包圍該區 域的方式形成電極17。由上述基板切割虛㈣可得發光元 件之晶片。 根據上述構成’可以非常簡單地以適於大量生產的形 L，侍到優於結晶性之發光元件。 由圖8之狀態進一步繼續石 /、，M，猫日日侧向成長則，ELO膜3由小 100693.doc 200539484 四角形區域擴大成長為圖9所示形狀。如此地於ELO膜3所 成長之形態，於ELO膜上形成活性層之化合物半導體膜 後，可於空出之區域配置電極17(參見圖10)。 其次說明本發明之實施例。 • (實施例1) 於本發明之實施例1，說明以LPE法形成ELO層之方法。 於本實施形態半導體基板使用GaP基板。首先於（lli)B面為 主成長面之GaP基板1上以MBE法成長厚度0.1〜1 #瓜之 GaAs緩衝層12。於該GaAs緩衝層12上，以澉艘法形成厚度 0·1〜0·5 μιη之Si〇2膜之成長支持層3。使用光蝕刻法於該 Si〇2膜，設去除Si〇2膜部分之窗部2a。於本實施形態，將窗 部形成為平行於[-101]方向之寬20 μιη之直線狀（圖11)。 於GaP基板1，其係具有上述窗部之成長支持層2者，使用 LPE法於下述條件下進行ELO成長。於該ELO成長，使用圖 12所示用於滑舟法之成長裝置。於滑舟之溶液槽，使用如 下之成長用溶液S1處理。 溶液S1 :於Ga中溶解GaAs及作為η型雜質之Si 使置入溶液S1之舟52於滑台5 1上滑行，使溶液s 1接觸 GaP基板卜於該接觸時將爐内溫度上升至5〇(rc。使溶液§1 接觸基板1後漸漸地降低溫度則，由窗部發生側向成長。於 490°C將溶液S1由基板分離。 為觀察G a A s E L Ο蠢晶膜之性狀’將基板冷卻至室溫後取 出上述蠢晶膜。觀察了爲晶膜之剖面，碟認到膜厚6 pm， 寬240 μηι之GaAsELO層。將表面以ΚΟΗ蝕刻液蝕刻，於窗 100693.doc -11- 200539484 部確$忍到多數差排’而於蟲晶側向成長之部分幾乎沒有確 認到差排。 (實施例2) 於本發明之實施例2之特徵係在於使用2種溶液形成ELO 層之處。於本實施形態，以與實施形態3相同步驟進行到， 在成長支持層設窗部之階段。溶液如下。 溶液S1 :於〇a中溶解GaAs及作為η型雜質之si 溶液S2 :於Ga中溶解GaAs及作為兩性雜質之si 於圖12所示舟52收納上述溶液。搭載了溶液槽之舟52將 滑台5 1上滑行至基板1，可使溶液接觸基板1。滑台5丨，舟 52及基板1係收納於可高精度地進行升降溫之溫度控制爐 内。 首先使溶液S1接觸GaP基板1之際，將爐内溫度上升至9〇〇。〇 。使溶液S1接觸GaP基板後漸漸地降低溫度則，由窗部發生 側向成長。以0.1 °C /分冷卻至890°C後，將溶液S1由GaP基 板分離。接著，使溶液S2接觸GaP基板。接著以rc/分冷卻 至850°C則，因Si之自然反轉分別使n型GaAs層13於890〜880 °C，p型GaAs5於880〜850°C成長。以850°C使溶液S2由GaP 基板分離，冷卻至室溫。此後為了觀察ELO層取出包含活 I*生層之蠢晶膜。其觀察結果’可確認蠢晶膜由窗部分別向 一方磊晶成長150 μιη寬且於另一方磊晶成長150 μιη寬（圖 13)。 將該等磊晶膜之表面以ΚΟΗ蝕刻液蝕刻後觀察則，於窗 部之上確認到多數差排，而於磊晶側向成長之部分幾乎沒 100693.doc -12- 200539484 有確認到差排。 觀察蠢晶膜之剖面則呈，EL0層為厚8㈣，_GaAs層為 厚10 μιη ’ p型GaAs層為厚3〇 μιη。再者上述㈣GaAa 13 及p型GaAs層5，可認為是兼作覆蓋層之發光層。 於表面及背面簡易地形成電極，流放電流使之發光，於 半導體基板使用GaP基板之本實施形態之發光元件，得到使 用GaAs基板之發光元件之15倍之發光強度。此係，因為Gap 基板相較GaAs基板，幾乎沒有在上述GaAs基板之發光波長 區域之吸收而透明。 (實施例3) 於本發明之實施例3，溶液S1使用於Ga中溶解GaAs、A1、 及作為η型雜質之Si者。使用如此之溶液，由Gap基板之窗 部形成ELO層。該ELO層對以GaAs形成之pn接合之發光波 長為透明。此結果，相較於實施例2可進一步提升輸出。 (實施例4) 於本發明之實施例4，使用溶液S2、溶液S3及溶液S4，選 擇GaAs、A1、雜質調整發光層與覆蓋層之能隙。如此，藉 由調整蟲晶半導體層之組成，可變化發光層之能隙。此結 果’可調整發光波長及輸出。 (實施例5) 於本發明之實施例5於ELO層上，使用與LPE法相異之磊 晶成長法，例如使用MOC VD法等形成pn接合（發光部）。此 結果’得到可使結晶性提升為最高之磊晶膜。此結果，可 將發光效率進一步提升。 100693.doc -13- 200539484 (實施例6) 於本發明之實施例6，省略於實施例1之GaAs緩衝層之成 長，於GaP基板上直接形成Si02膜。於該Si02膜形成窗部以 LPE法成長ELO膜。只要GaP基板對溶液S1之Ga中之基板溫 度為500C以下，幾乎不會有GaP之溶解，可得如同於設置 GaAs緩衝層之情形之ELO層。可省略GaAs層之理由係，因 為GaP在500°C以下對Ga之溶解度比GaAs低很多。藉由本實 施例，確認到可省略形成GaAs層之工序。 (實施例7) 於本發明之實施例7 ,不形成於上述實施例6之成長支持 層之Si〇2膜，而使用鑽石筆於GaP基板上，設微小的傷（刮 溝），使GaAs之溶液s 1接觸包含該刮溝之位置以該刮溝作為 成長開始位置形成ELO層。使溶液81接觸Gap基板，將冷卻 速度進-步降至〇.〇5t：/分進行EL〇層之成長。由上述刮溝
口P刀發生ELO成長’於其他沒有刮溝之部分沒有發生磊晶 成長。 此係’因為GaP之晶格常數對GaAs約差4%之大，之 過飽寿度低時，難以引起結晶成長，惟於刮傷等微小的凹 凸部分’以其作為起點較其他容易㈣結晶成長。 (實施例8) 於本發明之實施例8 ’其特徵在於Gap基板之主面為 (⑴)B，❹m或窗部之長邊方向為特定結晶方位之處。 使刮溝或窗部呈3 i杳&古^ ^ σ τ 邊的方向分別平行於[10-1]、[1-10]及 [ίΜ1]之正三角形及其集合體（參見圖14)。再者，於圖14表 100693.doc -14- 200539484 示形成於成長支持層2之窗部2a，但是使用刮溝li(參見圖 15)之情形則亦可不用形成成長支持層，於圖“形成窗部。 之區域形成刮溝11。藉由使用如此之刮溝或窗部，僅於三 角形之刮溝或窗部之内部及其周邊選擇地得到el〇層。該 方位係最難以發生側向成長之方位故成長選擇性特別高。 (實施例9) 於本發明之實施例9，其特徵在於GaP基板之主面為 (πi)b，使刮溝或窗部之長邊方向為異於實施例8之特定結 晶方位之處。使刮溝或窗部之長邊方向呈3邊的方向分別平 行於[-211]、[U-2]及卜21]之正三角形及其集合體（參見圖 15)於八上以與上述實施例丨及8同樣地使溶液$ 1接觸成長 層、’Ό果僅於二角形之刮溝或窗部之内部及其周邊 選，地得到ELO層。再者，於圖15表示形成於成長支持層〕 之®邠2a但使用刮溝11(參見圖5)之情形則亦可不形成成 長支持層2，於形成圖15之窗部以之區域形成到溝“。 (實施例10) 於本發明之實施例10，其特徵在於Gap基板之主面為 (1〇曰〇)’使刮溝或窗部之長邊方向為異於實施例8及9之特定 L S曰方位之處。於本實施例’使刮溝或窗部之長邊的方向 分別為擁有如[001]、[〇，、[〇〇-1]及之平行邊之四角 /及/、集口體(參見圖16)。於其上使溶液81接觸成長EL〇 層。結果，僅於四角形之到溝内部及其周邊選擇地得到ELO 層。該方位係最難以發生側向成長之方位故成長選擇性特 別高。再者，於圖16表示形成於成長支持層2之窗部2a，但 100693.doc 200539484 使用刮溝11(參見圖5)之情形則亦可不形成成長支持層2，於 形成圖16之齒部2 a之區域形成刮溝11。 (實施例11) 於本發明之實施例11，其特徵在於GaP基板之主面為 • (100)，使刮溝或窗部之長邊方向為異於上述實施例8〜1〇之 特定結晶方位之處。於本實施例，使刮溝或窗部之長邊的 方向以四邊分別以[001]、[0_10]、[0(M]及呈22 5。之四角形 鲁及其集合體（參見圖17)。於其上使溶液“接觸成長EL〇層。 結果，僅於配置四角形之刮溝或窗部之内部及其周邊選擇 地得到ELO層。再者，於圖17表示形成於成長支持層！之窗 部2a，但使用刮溝U(參見圖5)之情形則亦可不形成成長支 持層2，於形成圖17之窗部2a之區域形成刮溝丨j。 圖18及圖19係表示將示於圖6以及圖14〜圖17之刮溝或窗 部之配置之變形例之圖。再者，於圖18及圖19表示形成於 成長支持層2之窗部2 a ’但使用刮溝丨！（參見圖5)之情形則亦 鲁可不形成成長支持層2’於形成圖18及圖19之窗部&之區域 形成刮溝…該等係，到溝或窗部，分別以間隔相異之直 線或虛線所構成。該直線或虛線係，使大小相異之閉區域 磊晶侧向成長的方式周期地形成。藉由如此之刮溝或窗 部，亦可得到與圖6及圖14〜圖17所示者同樣的效果。 (實施例12)
於本發明之實施例12，其特徵在於GaP基板之主面為 (lll)B，使刮溝或窗部之長邊方向為異於上述實施例8〜“ 之特定結晶方位之處。於本實施例，如圖2〇所示，使W 100693.doc -16- 200539484 基板為擁有與[10-1 ]、[ 1 -10]、[0-11]之任一平行之2邊之長 方形，使刮溝或窗部形成於沿著上述2邊之端及連繫此之i 條直線上。 使具有較GaP基板之面積為大的面積之溶液81之容器於 於GaP基板上移動，以該狀態進行EL〇成長。藉由如此之 ELO成長，可於GaP基板全面容易地得到ELO層。 (實施例13) 於本發明之實施例13，其特徵在於GaP基板之主面為 (111 )B，使刮溝或窗部之長邊方向為異於上述實施例8〜工2 之特疋結晶方位之處。於本實施例，使GaP基板為擁有與 [_211]、[11-2]及[1-21]之任一平行之2邊之長方形，使刮溝 或窗部形成於沿著上述2邊之端及連繫此之1條直線上。 使具有較GaP基板之面積為大的面積之溶液si之容器於 於GaP基板上移動，以該狀態進行el〇成長。藉由如此之 ELO成長，可於GaP基板全面容易地得到ELO層。 (實施例14) 於本發明之實施例14，其特徵在於GaP基板之主面為 (100)，使刮溝或窗部之長邊方向為異於上述實施例8〜丨3之 特疋結晶方位之處。於本實施例，使GaP基板為擁有與 [021]、[012]、[0-21]及[0-12]之任一平行之2邊之長方形， 使刮溝或窗部形成於沿著上述2邊之端及連繫此之1條直線 上。 使具有較GaP基板之面積為大的面積之溶液S1之容器於 於GaP基板上移動，以該狀態進行EL0成長。藉由如此之 100693.doc -17 - 200539484 ELO成長，可於GaP基板全面容易地得到ELO層。 (實施例15) 於本發明之實施例15，其特徵在於Gap基板之主面為 (10 0 )’使刮溝或窗部之長邊方向為異於上述實施例8〜14之 特定結晶方位之處。於本實施例，使Gap基板為擁有與 [001]、[0-10]、[00-1]及[〇1〇]之任一平行之2邊之長方形， 使刮溝或窗部形成於沿著上述2邊之端及連繫此之1條直線 上。 使具有較GaP基板之面積為大的面積之溶液81之容器於 於GaP基板上移動，以該狀態進行el〇成長。藉由如此之 ELO成長’可於GaP基板全面容易地得到el〇層。 其次將包含如上述所說明之本發明之實施形態及實施例 羅列地說明本發明之變形例。 具備接於上述ELO層之下之位置之成長支持層，該EL〇 層係，將開在成長支持層之窗部埋入且可接於該成長支持 層之上向側向成長。 藉由設置如此之成長支持層，可安定地形成結晶性良好 的磊晶半導體膜（ELO膜）。 又，亦可於上述GaP基板上具有化合物半導體緩衝層，成 長支持層係接於該緩衝層之上之位置，EL〇層係接於緩衝 層的方式埋入窗部，接於成長支持層上成長。 藉由該構成，以LPE法於特定溫度以上形成EL〇層亦不會 發生基板之溶出。 上述成長支持層，亦可接於GaP基板之位置，EL〇層係接 100693.doc -18- 200539484 於GaP基板的方式埋入窗部，接於成長支持層上成長。 根據該構成，可省略緩衝層，於特定溫度以下之溫度區 域形成ELO層。 又，亦可為上述之GaP基板設有刮溝，EL〇層將設於Gap 基板之到溝埋入，接於該GaP基板上側向成長。 根據該構成，由於刮溝可與上述窗部同樣地作為在LpE 法之成長開始位置之功能，各可省略成長支持層之形成或 窗部之圖案化工序以形成El〇膜。 又，上述窗部或刮溝，亦可係以夾特定間隔的方式於其 兩侧配置直線狀及/或虛線狀，使該圖案由平面所視呈周 藉由該構成，發光元件晶片以周期性之排列形成，可高 效率地大量製造半導體發光元件。 又，亦可於平面所視，ELO層為位於窗部所包圍之位置， 包圍該窗部所包圍之ELO層的方式配置電極。 藉由°玄構成可不遮住發光元件之發光面地高效率地配置 電極。 又，由平面視之，EL0層係以窗部包圍，且位於包圍成 長支持層之部分區域，而可使電極位於該El〇所包圍之部 分區域之上。 又 ’ ELO層，可由 in(}aAsP層、InGaAs層、GaAs層、AlGaAs 層、AlInGaP層、inGaP層及GaAsP層之任一形成之。 藉由上述構成，可選擇合於用途、經濟性等之組合。 又’亦可將上述ELO層以液相磊晶成長法形成。藉此， 100693.doc -19- 200539484 可高效率地形成結晶性優越的elo層。 又’上述成長支持層，亦可為絕緣體、導體及介電多層 體之任一。 藉由該構成，可選擇適合EL0膜與基板之組合之成長支 持層之材料。 於上述作了本發明之實施形態之說明，惟揭示於上述之 本發明之實施形態只是例示，而本發明之範圍並非限定於 該等發明之實施形態者。本發明之範圍係，以專利申請範 圍所記載者表示，進一步包含與申請範圍之記載同等之意 義及範圍内之所有變更者。 產業上利用的可能性 本發明之半導體發光元件係，可將包含活性層之磊晶膜 於阳格⑦數之整合性超過特定範圍之透明基板上，以少的 處理工序谷易地形成。因此，可期待廣泛地使用於行動電 話或各種顯示裝置之光源。 【圖式簡單說明】 圖1係表示本發明之實施形態1之半導體發光元件之圖。 圖2係表示本發明之實施形態1之半導體發光元件之變形 例之圖。 圖3係表示本發明之實施形態1之半導體發光元件之別的 變形例之圖。 圖4係表示本發明之管力&彡 月又貫施形態丨之半導體發光元件之進一 步別的變形例之圖。 圖5係表示本發明之實施形態2之半導體發光元件之圖。 100693.doc -20- 200539484 圖6係表示本發明之實施形態3之半導體發光元件之製造 方法之窗部圖案圖。 圖7係表示EL0層之成長初期階段之圖。 圖8係表示本發明之實施形態3之半導體發光元件之採取 位置之圖。 圖9係表示成長之ELO層之圖。
圖1〇係表示本發明之實施形態3之別的半導體發光元件 之採取位置之圖。 圖11係表示本發明之實施例1之窗部圖案之圖。 圖12係表示用於實施例i之滑舟法之滑舟之圖。 圖13係表示本發明之實施例2之半導體發光元件之圖。 圖係表示本發明之實施例8之刮溝或窗部圖案之圖。 圖15係表示本發明之實施例9之刮溝或窗部圖案之圖。 圖16係表示本發明之實施例1〇之刮溝或窗部之別的圖案 之圖。 、 圖17係表示本發明之實施例11之刮溝或窗部之別的圖案 之圖。 圖18係表示本發明之實施例8〜11之變形例之圖。 係表示本發明之實施例1 1之其他變形例之圖。 圖20係表示本發明之實施例i2之刮溝或窗部之別的圖案 之圖。 【主要元件符號說明】 1 基板 2 成長支持層 100693.doc -21- 200539484 2a 成長支持層窗部 2b 成長支持層上面 3 ELO 層 3a 成長開始位置 3b 成長支持層下面 4 活性層 5 覆蓋層 10 半導體發光元件 11 刮溝 12 GaAs緩衝層 13 覆蓋層 15 差排 17 電極 19 30 51
切割線 雷射發振部 滑台 52 舟 100693.doc -22

Claims (1)

  1. 200539484 十、申請專利範圍： 1· 一種半導體發光元件，其包含： GaP基板； 活性層，其係位於前述GaP基板上方，包含化合物半導 體之η型層與p型層；及 ELO層，其係位於前述GaP基板與前述活性層之間，由 蠢晶側向成長（ELO : Epitaxial Lateral Overgrowth)所形 成。 2·如請求項1之半導體發光元件，其中具備：成長支持層， 其係接觸位於前述ELO層之下，前述ELO層係將開在前述 成長支持層之窗部埋入，接於該成長支持層之上而向側 向成長。 3·如叫求項2之半導體發光元件，其中於前述Gap基板上具 有化合物半導體之緩衝層，前述成長支持層係接觸位於 該緩衝層之上，前述EL〇層以接於該緩衝層之方式埋入前 述窗部’接於前述成長支持層之上而成長。 4·如請求項2之半導體發光元件，其中前述成長支持層接觸 位於别述GaP基板，前述ELO層以接於該基板的方式埋入 前述窗部，接於前述成長支持層之上而成長。 5·如請求項2之半導體發光元件，其中前述窗部係以隔特定 間隔的方式於其兩側配置成直線狀及/或虛線狀，其圖案 俯視為周期性。 6·如請求項2之半導體發光元件，其中俯視，前述EL〇層位 於由前述窗部所包圍之位置，以包圍由該窗部所包圍之 100693.doc 200539484 前述ELO層的方式配置電極。 7.如請求項2之半導體發光元件，其中俯視，前述el〇層位 於由前述窗部所包圍，且包圍前述成長支持層之部分區 域的位置，而電極位於由該ELO層所包圍之部分區域上。 8·如請求項2之半導體發光元件，其中前述成長支持層為絕 緣體、導體及介電多層體之任一種。 9·如請求項1之半導體發光元件，其中前述Gap基板設有刮 溝，前述ELO層埋入設於前述GaP基板之刮溝，接於該Gap 基板上向側向成長。 10·如請求項9之半導體發光元件，其中前述刮溝係以隔特定 間隔的方式於其兩側配置成直線狀及/或虛線狀，其圖案 俯視為周期性。 11.如請求項1之半導體發光元件，其中前述EL〇層係 InGaAsP層、inGaAs層、GaAs層、AlGaAs層、AlInGaP 層、InGaP層及GaAsP層中之任一種。 12·如請求項1之半導體發光元件，其中前述ELO層係使用液 相蠢晶成長法所形成。 100693.doc
TW094109790A 2004-03-29 2005-03-29 Semiconductor light emitting element TW200539484A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004096321A JP2005286017A (ja) 2004-03-29 2004-03-29 半導体発光素子

Publications (1)

Publication Number Publication Date
TW200539484A true TW200539484A (en) 2005-12-01

Family

ID=35056494

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094109790A TW200539484A (en) 2004-03-29 2005-03-29 Semiconductor light emitting element

Country Status (7)

Country Link
US (1) US20070187696A1 (zh)
JP (1) JP2005286017A (zh)
KR (1) KR20070029685A (zh)
CN (1) CN100570909C (zh)
DE (1) DE112005000714T5 (zh)
TW (1) TW200539484A (zh)
WO (1) WO2005093861A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978572B1 (ko) 2008-11-17 2010-08-27 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조 방법
JP5586371B2 (ja) * 2009-09-15 2014-09-10 昭和電工株式会社 発光ダイオード、発光ダイオードランプ及び照明装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217564A (en) * 1980-04-10 1993-06-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
JPH06105797B2 (ja) * 1989-10-19 1994-12-21 昭和電工株式会社 半導体基板及びその製造方法
US5376580A (en) 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
JP3297173B2 (ja) * 1993-11-02 2002-07-02 三菱電機株式会社 半導体記憶装置およびその製造方法
US5751013A (en) * 1994-07-21 1998-05-12 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and production method thereof
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
JP4040192B2 (ja) * 1998-11-26 2008-01-30 ソニー株式会社 半導体発光素子の製造方法
US20010042503A1 (en) * 1999-02-10 2001-11-22 Lo Yu-Hwa Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
JP2001177145A (ja) * 1999-12-21 2001-06-29 Toshiba Electronic Engineering Corp 半導体発光素子およびその製造方法
JP2001291895A (ja) 2000-04-06 2001-10-19 Sharp Corp 半導体発光素子
JP2002246279A (ja) * 2001-02-13 2002-08-30 Canon Inc 半導体基板及びその作製法並びに半導体デバイス
US6649942B2 (en) * 2001-05-23 2003-11-18 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
JP2004014943A (ja) * 2002-06-10 2004-01-15 Sony Corp マルチビーム型半導体レーザ、半導体発光素子および半導体装置
US7176115B2 (en) * 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device

Also Published As

Publication number Publication date
WO2005093861A1 (ja) 2005-10-06
JP2005286017A (ja) 2005-10-13
CN100570909C (zh) 2009-12-16
DE112005000714T5 (de) 2008-08-21
US20070187696A1 (en) 2007-08-16
KR20070029685A (ko) 2007-03-14
CN1938871A (zh) 2007-03-28

Similar Documents

Publication Publication Date Title
JP4611103B2 (ja) β−Ｇａ２Ｏ３結晶の製造方法
JP2015154074A (ja) 基板材料の使用を改良したガリウムおよび窒素を含有するレーザ装置を製造する方法
JP3153153B2 (ja) 窒化ガリウム系半導体レーザおよびその製造方法
TWI520175B (zh) 化合物半導體結晶之製造方法、電子裝置之製造方法，及半導體基板
JP2014154887A (ja) 垂直型ガリウムナイトライドトランジスタおよびその製造方法
KR20060135701A (ko) 전기 소자 및 ｐｎ 이형 접합 형성 방법
EP3803980A1 (en) Method of removing semiconducting layers from a semiconducting substrate
JP4015865B2 (ja) 半導体装置の製造方法
KR101523084B1 (ko) 성장용 기판, 이를 이용한 발광 다이오드 및 질화갈륨 발광 다이오드의 제조방법
JP2016062956A (ja) 基板及びその製造方法、半導体素子及びその製造方法、並びにレーザ加工装置
JP2007311655A (ja) 半導体装置の製造方法
JP4295489B2 (ja) 半導体装置の製造方法
TW200939536A (en) Nitride semiconductor and method for manufacturing same
TW200539484A (en) Semiconductor light emitting element
TW202137587A (zh) 發光二極體組件及製造其發光二極體單元的方法
JP6587765B1 (ja) 赤外ｌｅｄ素子
JP2007184644A (ja) 半導体装置及びその製造方法
KR20090114870A (ko) 질화물 반도체 발광소자의 제조 방법
JP2007184433A (ja) 半導体積層構造及びその上に形成された半導体素子
JP2007165640A (ja) 半導体光素子を作製する方法
JP2012109343A (ja) 半導体発光装置の製造方法および半導体ウエハ
JP4799582B2 (ja) 半導体装置の製造方法
JP4376821B2 (ja) 半導体装置の製造方法
JP2012160540A (ja) 発光素子の製造方法および発光素子
JP4340274B2 (ja) 半導体装置の製造方法