CN100570909C - 半导体发光器件 - Google Patents

半导体发光器件 Download PDF

Info

Publication number
CN100570909C
CN100570909C CNB2005800100189A CN200580010018A CN100570909C CN 100570909 C CN100570909 C CN 100570909C CN B2005800100189 A CNB2005800100189 A CN B2005800100189A CN 200580010018 A CN200580010018 A CN 200580010018A CN 100570909 C CN100570909 C CN 100570909C
Authority
CN
China
Prior art keywords
layer
elo
gap substrate
growth
window portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800100189A
Other languages
English (en)
Other versions
CN1938871A (zh
Inventor
成塚重弥
丸山隆浩
森分达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1938871A publication Critical patent/CN1938871A/zh
Application granted granted Critical
Publication of CN100570909C publication Critical patent/CN100570909C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Abstract

获得一种半导体发光器件，包括透明化合物半导体衬底，其晶格常数与发射光的化合物半导体不一致并显示出高光输出。一种半导体发光器件(10)包括，GaP衬底(1)，位于所述GaP衬底(1)上并包括n-型AlInGaP层和p-型AlInGaP层的有源层(4)，以及位于GaP衬底(1)和有源层(4)之间并通过外延横向生长(ELO)形成的ELO层(3)。

Description

半导体发光器件
技术领域
本发明涉及一种半导体发光器件，更具体，涉及其中光输出不被衬底等处的吸收作用减小的半导体发光器件。
背景技术
由于GaP半导体衬底在可见光至红外光区段中是透明的，因此在可见光至红外光区段中，它常常用于许多发光器件。通常，如下面的(a1)和(a2)所示使用GaP衬底。
(a1)通过直接跃迁在可见光至红外光区段中发光的化合物半导体，如GaAs和AlGaAs，的晶格常数与GaP的晶格常数之间存在略小于4％的差异。因此，在GaP衬底上不能形成用于光发射的化合物半导体的精细外延膜。
另一方面，普遍作为化合物半导体的GaAs的晶格常数通常对应于用于发光的上述化合物半导体的晶格常数。但是，GaAs，具有上述波长范围的高吸收率，因此当用作衬底时，因为其厚度，不能忽略光的吸收。
因此在制造发光元件中，提出了在促使上述AlGaAs膜等的外延生长，以形成有源层之后，在GaP衬底上粘附包括有源层的外延层，并除去部分GaAs衬底的方法(参见日本专利特-开号6-302857(专利文献1)。根据该方法，包括优越结晶性的有源层的外延膜和透明的GaP衬底被结合，以形成具有高输出的LED。
(a2)如果在GaP衬底上直接形成化合物半导体层如AlGaInP，由于不能获得良好的外延层，那么在GaP衬底上设置晶格应变松驰层。该晶格应变松弛层调整InGaP的组分，以便GaP和AlGaInP之间的晶格常数逐渐地接近AlGanInP层。因此，使用具有不同组分的多个InGaP层，该InGaP层被布置作为晶格应变松弛层(参见日本专利特-开号2001-291895(专利文献2)。通过布置这种晶格应变松弛层，可以从制造的开始使用透明的GaP衬底，以获得具有高效率的发光元件。
专利文献1：日本专利特-开号6-302857
专利文献2：日本专利特-开号2001-302857
发明内容
本发明解决的问题
但是在上述(a1)方法中，为了除去最初制造的衬底以及将部分外延层布置在GaP衬底上需要许多步骤，这对于制造成本的减小是大的阻碍。此外，在上述(a2)方法中，由于逐渐地布置接近AlGaInP的晶格常数的多个InGaP层，也需要许多步骤，这阻止成本的减小。
解决问题的方法
本发明的目的是提供一种半导体发光器件，包括化合物半导体衬底，该化合物半导体衬底在预定波长带的光中是透明的，以及其晶格常数与发射预定波长带的光的化合物半导体不一致，同时可以保证高的光输出。
根据本发明第一方面的半导体发光器件包括，GaP衬底，包括位于GaP衬底上的n-型化合物半导体层和p-型化合物半导体层的有源层，位于GaP衬底和有源层之间并由外延横向生长形成的ELO层，以及位于ELO层下面并与ELO层接触的生长支撑层，其中ELO层填充生长支撑层中形成的窗口部分，并且邻接生长支撑层横向地生长，其中窗口部分为在其中夹出一预定空间而被线性地布置和/或以虚线布置在该预定空间的两侧上，并且在平面图中具有周期性的图形，其中，所述ELO层是GaAs层或AlGaAs层。
根据本发明第二方面的半导体发光器件包括：GaP衬底，设置在GaP衬底上并包括n-型化合物半导体层和p-型化合物半导体层的有源层，以及位于GaP衬底和有源层之间并由外延横向生长形成的ELO层，其中GaP衬底设有划痕沟槽，ELO层填充在GaP衬底中设置的划痕沟槽，并邻接GaP衬底横向地生长。
利用该结构，通过在批量生产率方面优越的液相外延生长(LPE：液相外延)，在GaP衬底上生长ELO层。由于GaP衬底具有与用作LPE中的溶液的Ga和ELO层的GaAs等相同的组成元素Ga，该GaP衬底提供获得陡峭的生长界面的优点。此外，该GaP衬底与ELO层的GaAs等相比，Ga有更低的可溶性，因此Ga很少会发生洗提(回熔)，这使之适合于用作促使ELO层生长的衬底。因此，在减小制造成本的同时，可以容易地形成具有优越结晶性的化合物半导体层。
附图说明
图1是说明本发明第一实施例中的半导体发光器件的视图。
图2是说明本发明第一实施例的半导体发光器件的改进视图。
图3是说明本发明第一实施例的半导体发光器件的另一改进的视图。
图4是说明本发明第一实施例的半导体发光器件的再一改进的视图。
图5是说明本发明第二实施例的半导体发光器件的视图。
图6是说明本发明第三实施例的半导体发光器件的制造方法中的窗口图形的视图。
图7是说明ELO层的最初生长阶段的视图。
图8是说明本发明第三实施例的半导体发光器件的聚集位置的视图。
图9是说明生长的ELO层的视图。
图10是说明本发明第三实施例的另一半导体发光器件的聚集位置的视图。
图11是说明本发明例1中的窗口部分的图形的视图。
图12是说明例1中使用的滑动舟方法中的滑动舟的视图。
图13是说明本发明例2中的半导体发光器件的视图。
图14是说明本发明例8中的划痕沟槽或窗口部分的图形的视图。
图15是说明本发明例9中的划痕沟槽或窗口部分的图形的视图。
图16是说明本发明例10中的划痕沟槽或窗口部分的另一图形的视图。
图17是说明本发明例11中的划痕沟槽或窗口部分的另一图形的视图。
图18是说明本发明的例8至11的改进视图。
图19是说明本发明的例8至11的另一改进视图。
图20是说明本发明例12中的划痕沟槽或窗口部分的另一图形的视图。
参考符号的描述
1衬底，2生长支撑层，2a生长支撑层的窗口部分，2b生长支撑层的上表面，3ELO层，3生长开始位置，3b生长支撑层的下表面，4有源层，5敷层，10半导体发光器件，11划痕沟槽，12GaAs缓冲层，13敷层，15位错，17电极，19切割线，30激光振荡单元，51滑板，52舟。
具体实施方式
下面将使用附图描述本发明的实施例。
第一实施例
图1是说明本发明第一实施例中的半导体发光器件的视图。该半导体发光器件10具有生长支撑层2和ELO层3，该生长支撑层2由布置在GaP衬底1上的SiO2构成，ELO层3被布置在生长支撑层2上，嵌入窗口部分(开口)2a。在ELO层3中，通过观察其截面可以容易地证实横向外延生长。
在图1所示的半导体发光器件中，ELO层3由GaAs形成。从窗口部分3a横向外延生长的ELO层3和生长支撑层2之间的晶体取向没有特定的关系，生长支撑层2仅仅动态地支撑ELO层。ELO层从窗口部分3a横向地生长，同时保持外延性。
在由GaAs构成的ELO层3上布置由n-型AlInGaP构成的敷层13。在敷层13上布置包括n-型AlInGaP层和p-型AlInGaP层的有源层4，以及在有源层4上设置p-型AlInGaP敷层5。
根据图1所示的半导体发光器件10的结构，通过简单的工序可以容易地形成具有优越结晶性的ELO层3，而不必设置其组分逐渐地改变的晶格应变松弛层。
图2是说明图1的半导体发光器件的改进视图。在图2所示的半导体发光器件10中，在GaP衬底1和生长支撑层2之间布置由GaAs构成的缓冲层12。由GaAs构成的缓冲层的形成可以提供具有更加好的结晶性的外延层。
图3是说明图1的半导体发光器件的另一改进视图。在图3所示的半导体发光器件10中，AlGaAs用于ELO层3，以及由AlGaAs构成的该ELO层也用作有源层的敷层。此外，在有源层4中包括n-型AlGaAs层和p-型AlGaAs层。
图4具有其中ELO层也用作图2所示的半导体发光器件中的敷层的结构。
第二实施例
图5是说明本发明第二实施例的半导体发光器件的视图。该半导体发光器件10具有在GaP衬底1的表面上设置的划痕沟槽11。基于生长开始区3a，在GaP衬底上布置由GaAs构成的ELO层3。GaP衬底1的表面1b和ELO层3的下表面3b之间的晶体取向没有预定关系。在生长开始区3a中，通过LPE，布置并外延地生长GaAs液相。在该外延横向生长过程中，认为以基本上自由的方法进行外延生长。
在由GaAs构成的ELO层3上形成由n-型AlInGaP构成的敷层13，以及在敷层13上设置包括n-型AlInGaP层和p-型AlInGaP层的有源层4。在有源层4上形成p-型敷层5。
在上述半导体发光器件中，由于划痕沟槽11变为生长开始区，而不需要设置具有窗口部分的生长支撑层，因此可以简化制造工序或可以减小制造成本如材料成本。
在上述第一和第二实施例中，描述了透明衬底GaP衬底和发光层AlInGaP层的组合。但是，上述GaP衬底和外延发光层的组合，不局限于AlInGaP层和ELO层的组合。例如，ELO层可以由InGaAsP层、InGaAs层、GaAs层、AlGaAs层、AlInGaP层、InGaP层和GaAsP层的任意一个形成。
此外，尽管描述其中在上述实施例中生长支撑层使用SiO2膜的例子，但是SiO2膜可以被具有类似效果的材料代替。
(1)绝缘材料：金属氧化物或氮化物如SiN、TiO2、P2O3、Al2O3等。
(2)导电材料：金属如Ti、Fe、Pt、Ni等，以及特定的金属、难熔金属如Co、W、Ta、Mo等(可用于高温下生长)
(3)介质多层层叠体：MgO2/SiO2多层膜、ZrO2/SiO2多层膜等等。
第三实施例
本发明的第三实施例的特征在于通过设计窗口部分的图形形状，在最初阶段生长的部分ELO膜被用作发光部分。在该实施例中，如图6所示设置窗口部分2a。外延横向生长使用图6所示的窗口部分的图形，使得在被窗口部分2a围绕的小正方形区域中的整个区域生长，如图7所示。ELO膜3的区域可以被用作发光器件的主区域。
例如，如图8所示，在ELO膜上形成有源层等，以及形成电极17，以便它包围该区域。通过从上述衬底，在虚线19处切割，可以获得发光元件的芯片。
根据上述布置，可以以非常容易地适合于批量生产的形式，容易地获得具有优越结晶性的发光元件。
如果外延横向生长从图8的条件进一步继续，那么ELO膜3从小正方形区域膨胀，以生长为图9所示的形状。在其中生长ELO膜3的条件中，在ELO膜上形成有源层的化合物半导体层之后，可以在开口空间中布置电极17。
下面将描述本发明的例子。
例1
在本发明的例1中，将描述通过LPE形成ELO层的方法。在本实施例中，使用GaP衬底作为半导体衬底。首先，通过MBE方法，在GaP衬底1上生长GaAs缓冲层12至0.1-1μm的厚度，其主生长表面是(111)B表面。通过溅射，在GaAs缓冲层12上形成具有0.1-0.5μm厚度的SiO2膜的生长支撑层3。使用光刻的方法，在SiO2膜上形成窗口部分2a，窗口部分2a是其中SiO2膜被除去的部分。在本实施例中，平行于[-101]方向以20μm宽度的线性形状形成窗口部分(图11)。
使用LPE方法，在下列条件下，在设有生长支撑层2的GaP衬底1上进行ELO，该生长支撑层2具有上述窗口部分。在ELO生长中，使用滑动舟方法中使用的图12所示的生长装置。至于溶液储存器，为了处理使用用于生长的下列溶液S1。
溶液S1：在Ga中溶解GaAs以及Si被溶解作为n-型杂质。
在滑板51上滑动包含溶液S1的舟52，以便溶液S1与GaP衬底1接触。在该接触过程中，炉温被增加至500℃。在溶液S1与衬底1接触之后，温度的逐渐降低，使得从窗口部分横向生长。在490℃时，从衬底分开溶液S1。
为了观察GaAs ELO外延膜的特性，在衬底被冷却至常温之后，取出上述外延膜。当观察外延膜的截面时，辨别具有6μm厚度和240μm宽度的GaAs ELO层。当用KOH蚀刻剂来刻蚀该表面时，在窗口部分大大地观察到位错，同时在外延地横向生长部分中几乎观察不到位错。
例2
本发明的例2的特征在于使用两种类型的溶液来形成ELO层。在本实施例中，执行与第三实施例相同的工序，直到设置具有窗口部分的生长支撑层的阶段。该溶液如下。
溶液S1：在Ga中溶解GaAs以及Si被溶解作为n-型杂质。
溶液S2：在Ga中溶解GaAs以及Si被溶解作为两性杂质。
在图12所示的舟52中包含上述溶液。装载有溶液储存器的舟52在滑板51上滑动至衬底1，以便溶液可以与衬底1接触。滑板51、舟52和衬底1被放入温度控制炉中，这可以准确地增加或减小温度。
首先，当溶液S1与GaP衬底1接触时，炉温被增加至900℃。在溶液S1与GaP衬底1接触之后，温度的逐渐降低，使得从窗口部分横向生长。在以0.1℃/分钟冷却它至890℃之后，从GaP衬底分开溶液S1。然后溶液S2接触GaP衬底。随后，当它以1℃/分钟被冷却至850℃时，通过Si的自然反相，分别在890～880℃和880-850℃下生长n-型GaAs 13和p-型GaAs 5。在850℃下，从GaP衬底分开溶液S2。然后，进行冷却，降至常温。随后，取出包括有源层的外延膜，用于观察ELO层。由于该观察的结果，证实分别从窗口部分在一侧上外延生长具有150μm宽度的外延膜以及从窗口部分在另一侧上外延生长具有150μm宽度的外延膜(图13)。
当在通过KOH刻蚀剂刻蚀之后，观察外延膜的表面时，在窗口部分大大地观察到位错，而在横向生长部分几乎观察不到位移。
当观察外延膜的截面时，ELO层、n-型GaAs层和p-型GaAs层的厚度分别是8μm、10μm和30μm。此外，上述n-型GaAs层13和p-型GaAs层5可以被认为还用作敷层的发光层。
当在表面和背面形成简化电极并通过施加电流发射光时，使用GaP衬底用于半导体衬底的本实施例中的发光元件的发光强度是使用GaAs衬底的发光元件的发光强度的1.5倍。这是因为与GaAs衬底相比较，在上述GaAs的发光波长带中，GaP衬底对吸收几乎不敏感，且因此是透明的。
例3
在本发明的例3中，使用的溶液S1具有Ga中溶解的GaAs和Al以及溶解作为n-型杂质的Si。使用这种溶液，ELO层由GaP衬底的窗口部分形成。ELO层对于来自由GaAs形成的p-n结的发射波长是透明的。结果，与例子2相比，可以进一步增加输出。
例4
在本发明的例子4中，使用溶液S2、溶液S3和溶液S4，并选择GaAs、Al和杂质，以调整发光层和敷层的带隙。通过调整外延半导体层的组分，可以改变发光层的带隙。结果，调整发射波长和输出变为可能。
例5
在本发明的例子5中，使用不同于LPE的外延生长方法，例如，MOCVD，形成p-n结(发射区)。因此，可以获得可以最大程度提高结晶性的外延膜。
例6
在本发明的例子6中，GaAs缓冲层的生长被省略，以及在GaP衬底上直接形成SiO2膜。在SiO2膜中形成窗口部分和通过LPE生长ELO膜。如果GaP衬底的衬底温度不大于500℃，相对于溶液S1中的Ga的溶解，GaP几乎不溶解，以及可以获得类似于GaAs缓冲层被设置时获得的ELO层。GaAs缓冲层可以被省略的原因是，在不大于500℃的温度下，GaP至Ga的溶解性显著地低于GaAs至Ga的溶解性。由本例子，我们可以证实形成GaAs缓冲层的工序可以被省略。
例7
在本发明的例子7中，使用金刚石笔在GaP衬底上设置微小的裂纹(划痕沟槽)，而不形成上述例6中的生长支撑层的SiO2膜，以及GaAs的溶液S1与包括划痕沟槽的位置接触，以形成其生长开始位置是划痕沟槽的ELO层。当通过使溶液S1与GaP衬底接触生长ELO层时，进一步减小冷却速率至0.05℃/分钟，从上述划痕沟槽部分发生ELO生长，而在不存在划痕沟槽的其他区域中不发生外延生长。
这是因为，由于GaP与GaAs的晶格常数中大约4％的大差异，如果GaAs的过饱和度是低的，那么不可能发生晶体生长，而在微小的凹凸区如划痕裂纹中，很可能发生在该区域中引起的晶体生长。
例8
本发明的例8的特征在于使GaP衬底的主表面为(111)B侧面，以及使划痕沟槽或窗口部分的纵向为特定的晶体取向。划痕沟槽或窗口部分被制成等边三角形，以及其集合体具有分别平行于[10-1]、[1-10]和[0-11]的三个侧边的方向(参见图14)。尽管在图14中示出了在生长支撑层2中形成的窗口部分，但是如果使用，可以在图14中形成窗口部分2a的区域中形成划痕沟槽11(参见图5)，而不必形成生长支撑层2。通过使用这种划痕沟槽或窗口部分，可以仅仅在三角形划痕沟槽或窗口部分内和在三角形划痕沟槽或窗口部分的周边有选择地获得ELO层。由于在该取向中不大可能发生横向生长，因此生长的选择性是特别高的。
例9
本发明的例9的特征在于使GaP衬底的主表面为(111)B侧面，以及使划痕沟槽或窗口部分的纵向为不同于例8的特定晶体取向。划痕沟槽或窗口的纵向中的三个侧边被制成等边三角形，以及其集合体分别平行于[-211]、[11-2]以及[1-21](参见图15)，以类似上述例1和8的方法，通过使溶液S1接触，生长ELO层。结果，仅仅在等边三角形划痕沟槽或窗口部分内和在等边三角形划痕沟槽或窗口部分的周边可以有选择地获得ELO层。尽管在图15中示出了在生长支撑层2中形成的窗口部分2a，但是如果使用，可以在图15中形成窗口部分2a的区域中形成划痕沟槽11(参见图5)，而不必形成生长支撑层2。
例10
本发明的例10的特征在于GaP衬底的主表面被制成(100)侧面，以及使划痕沟槽或窗口部分的纵向成为特定的晶体取向，不同于上述例子8和9。在本例子中，采用具有平行侧边的四边形和其集合体，其集合体分别具有作为[001]、[0-10]、[00-1]以及[010]的划痕沟槽或窗口部分的纵向(参见图16)，其上通过使S1接触，形成ELO层。结果，仅仅在该四边形划痕沟槽内和在该四边形划痕沟槽的周边可以有选择地获得ELO层。由于在该取向中，不大可能发生横向生长，生长的特别选择性是高的。尽管在图16中示出了生长支撑层2中形成的窗口部分2a，但是如果使用，可以在图16中形成窗口部分2a的区域中形成划痕沟槽11(参见图5)，而不必形成生长支撑层2。
例11
本发明的例11的特征在于使GaP衬底的主表面成为(100)侧面，以及使划痕沟槽或窗口部分的纵向成为不同于上述例8-10的特定晶体取向。在本例子中，采用四边形和其集合体，其中在划痕沟槽或窗口部分的纵向中，四个侧边的方向相对于[001]、[0-10]、[00-1]以及[010]分别形成22.5°(参见图17)。在其上，通过使溶液S1接触形成ELO层。结果，仅仅在以四边形布置的划痕沟槽或窗口部分内和在该划痕沟槽或窗口部分的周边可以有选择地获得ELO层。尽管在图17中示出了生长支撑层2中形成的窗口部分，但是如果使用，可以在图17中形成窗口部分2a的区域中形成划痕沟槽11(参见图5)，而不必形成生长支撑层2。
图18和图19是说明图6和图14-17所示的划痕沟槽或窗口部分的布置的改进视图。尽管在图18和19中示出了在生长支撑层2中形成的窗口部分2a，但是如果使用划痕沟槽11，可以在图18和19中形成窗口部分2a的区域中形成划痕沟槽11(参见图)，而不必形成生长支撑层2。在这些图中，通过具有不同间隔的直线或虚线形成划痕沟槽或窗口部分。该直线或虚线被周期性地形成，以便外延地横向生长具有不同尺寸的封闭区。通过划痕沟槽或窗口部分可以获得与图6和图14-图17所示的那些效果类似的效果。
例12
本发明的例12的特征在于使GaP衬底的主表面为(111)B侧面，以及使划痕沟槽或窗口部分的纵向为不同于上述例8-11的特定晶体取向。在本例子中，如图20所示，GaP衬底被制成矩形，具有平行于[10-1]、[1-10]和[0-11]的任意一个的两个侧边，以及沿上述两个侧边在端部和在连接它们的直线上形成划痕沟槽或窗口部分。
溶液S1的容器在GaP衬底上移动，以在这种状态下引起ELO生长，该容器具有比GaP衬底更大的面积。通过这种ELO生长，可以在整个GaP衬底容易地获得ELO层。
例13
本发明的例13的特征在于使GaP衬底的主表面为(111)B侧面，以及使划痕沟槽或窗口部分的纵向成为不同于上述例8-12的特定晶体取向。在本例子中，GaP衬底被制成矩形，具有平行于[-211]、[11-2]和[1-21]的任意一个的两个侧边，以及沿上述两个侧边在端部和在连接它们的直线上形成划痕沟槽或窗口部分。
溶液S1的容器在GaP衬底上移动，以在这种状态下引起ELO生长，该容器具有大于GaP衬底的面积。通过这种ELO生长，可以在整个GaP衬底容易地获得ELO层。
例14
本发明的例14的特征在于使GaP衬底的主表面为(100)侧面，以及使划痕沟槽或窗口部分的纵向成为不同于上述例8-13的特定晶体取向。在本例子中，GaP衬底被制成矩形，具有平行于[021]、[012]、[0-21]以及[0-12]的任意一个的两个侧边，以及沿上述两个侧边在端部和在连接它们的直线上形成划痕沟槽或窗口部分。
溶液S1的容器在GaP衬底上移动，以在这种状态下引起ELO生长，该容器具有大于GaP衬底的面积。通过这种ELO生长，可以在整个GaP衬底容易地获得ELO层。
例15
本发明的例15的特征在于使GaP衬底的主表面为(100)侧面，以及使划痕沟槽或窗口部分的纵向成为不同于上述例8-14的特定晶体取向。在本例子中，GaP衬底被制成矩形，具有平行于[001]、[0-10]、[00-1]和[010]的任意一个的两个侧边，以及沿上述两个侧边在端部和在连接它们的直线上形成划痕沟槽或窗口部分。
溶液S1的容器在GaP衬底上移动，在这种状态下引起ELO生长，该容器具有大于GaP衬底的面积。通过这种ELO生长，可以在整个GaP衬底容易地获得ELO层。
下面将描述包括上述实施例和本发明例子的本发明的改进。
提供毗连上述ELO层并在上述ELO层下设置的生长支撑层。ELO层填充生长支撑层中开口的窗口部分，以及可以在该生长支撑层上横向地生长并与该生长支撑层接触。
通过因此设置生长支撑层，可以稳定地形成具有优越结晶性的外延半导体薄膜(ELO膜)。
在上述GaP衬底上设置化合物半导体的缓冲层，生长支撑层位于缓冲层上并与缓冲层接触，以及ELO填充窗口部分，以便它接触缓冲层，以及它可以在生长支撑层上生长并与生长支撑层接触。
利用该布置，即使在不少于预定温度的温度下通过LPE形成ELO层，也不发生衬底的洗提。
上述生长支撑层与GaP衬底接触，ELO层填充该窗口部分，以便它与GaP衬底接触以及它可以在生长支撑层上生长并与生长支撑层接触。
利用该布置，可以省略缓冲层，以及可以在不大于预定温度的温度范围内形成ELO层。
此外，上述GaP衬底设有划痕沟槽，ELO层填充GaP衬底中设置的划痕沟槽，以及它可以毗连GaP衬底横向生长。
利用该布置，由于用类似于上述窗口部分的LPE方法形成用作生长开始位置的划痕沟槽，因此可以形成ELO膜，省略形成生长支撑层和构图该窗口部分的工序。
此外，上述窗口部分或划痕沟槽以在其中夹出一预定空间这样一种方法，被线性地和/或用虚线布置在该预定空间两侧上，以便当面内观察时该图形可以是周期性的。
利用该布置，在周期性布置中形成发光元件芯片以及可以有效地批量制造半导体发光器件。
此外，在平面图中，ELO层被设置为它被窗口部分包围，以及电极可以被布置为它们围绕被窗口部分包围的ELO层。
利用该布置，可以有效地布置电极，而不阻挡发光元件的发射面。
此外，在平面图中，ELO层被设置为它被窗口部分包围以及它围绕生长支撑层的部分区，以及该电极可以位于被ELO层围绕的部分区上。
利用该布置，可以有效地布置电极，而不阻挡发射面。
此外，ELO层可以由InGaAsP层、InGaAs层、GaAs层、AlGaAs层、AlInGaP层、InGaP层和GaAsP层的任意一个形成。
根据上述布置，可以选择组合物，匹配应用、经济效率等等。
此外，可以使用液相外延生长方法形成上述ELO层，使之可以有效地形成具有优越结晶性的ELO层。
此外，上述生长支撑层可以是绝缘体、导体以及多层介质体的任意一种。
利用该布置，可以选择适合于ELO膜和衬底的组合物的生长支撑层的材料。
尽管上面已经描述了本发明的实施例，但是上面公开的实施例仅仅通过图例和例子，以及本发明的范围不局限于本发明的这些实施例。本发明的范围由权利要求的条款说明，且打算包括权利要求的范围内的任意改进以及与权利要求的范围等效的方法。
工业实用性
利用本发明的半导体发光器件，可以用更少的工序在其中晶格常数的匹配超过预定范围的透明衬底上容易地形成包括有源层的外延膜。因此预计它广泛地用于便携式电话和各种显示装置的光源。

Claims (4)

1.一种半导体发光器件(10)，包括：
GaP衬底(1)；
设置在所述GaP衬底(1)上并包括n-型化合物半导体层和p-型化合物半导体层的有源层(4)；
位于所述GaP衬底(1)和所述有源层(4)之间并由外延横向生长(ELO)形成的ELO层(3)，
其中所述GaP衬底(1)设有划痕沟槽(11)，所述ELO层(3)填充在所述GaP衬底(1)中设置的划痕沟槽(11)，并邻接GaP衬底(1)横向地生长。
2.根据权利要求1的半导体发光器件(10)，其中所述划痕沟槽(11)为在其中夹出一预定空间而被线性地布置和/或以虚线布置在该预定空间的两侧上，并且在平面图中具有周期性的图形。
3.根据权利要求1的半导体发光器件(10)，其中所述ELO层(3)由InGaAsP层、InGaAs层、GaAs层、AlGaAs层、AlInGaP层、InGaP层和GaAsP层的任意一种形成。
4.根据权利要求1的半导体发光器件(10)，其中通过液相外延生长形成所述ELO层(3)。
CNB2005800100189A 2004-03-29 2005-03-24 半导体发光器件 Expired - Fee Related CN100570909C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP096321/2004 2004-03-29
JP2004096321A JP2005286017A (ja) 2004-03-29 2004-03-29 半導体発光素子

Publications (2)

Publication Number Publication Date
CN1938871A CN1938871A (zh) 2007-03-28
CN100570909C true CN100570909C (zh) 2009-12-16

Family

ID=35056494

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800100189A Expired - Fee Related CN100570909C (zh) 2004-03-29 2005-03-24 半导体发光器件

Country Status (7)

Country Link
US (1) US20070187696A1 (zh)
JP (1) JP2005286017A (zh)
KR (1) KR20070029685A (zh)
CN (1) CN100570909C (zh)
DE (1) DE112005000714T5 (zh)
TW (1) TW200539484A (zh)
WO (1) WO2005093861A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978572B1 (ko) 2008-11-17 2010-08-27 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조 방법
JP5586371B2 (ja) * 2009-09-15 2014-09-10 昭和電工株式会社 発光ダイオード、発光ダイオードランプ及び照明装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217564A (en) * 1980-04-10 1993-06-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
JPH06105797B2 (ja) * 1989-10-19 1994-12-21 昭和電工株式会社 半導体基板及びその製造方法
US5376580A (en) 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
JP3297173B2 (ja) * 1993-11-02 2002-07-02 三菱電機株式会社 半導体記憶装置およびその製造方法
JP3121617B2 (ja) * 1994-07-21 2001-01-09 松下電器産業株式会社 半導体発光素子およびその製造方法
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
JP4040192B2 (ja) * 1998-11-26 2008-01-30 ソニー株式会社 半導体発光素子の製造方法
US20010042503A1 (en) * 1999-02-10 2001-11-22 Lo Yu-Hwa Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
JP2001177145A (ja) * 1999-12-21 2001-06-29 Toshiba Electronic Engineering Corp 半導体発光素子およびその製造方法
JP2001291895A (ja) 2000-04-06 2001-10-19 Sharp Corp 半導体発光素子
JP2002246279A (ja) * 2001-02-13 2002-08-30 Canon Inc 半導体基板及びその作製法並びに半導体デバイス
US6649942B2 (en) * 2001-05-23 2003-11-18 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
JP2004014943A (ja) * 2002-06-10 2004-01-15 Sony Corp マルチビーム型半導体レーザ、半導体発光素子および半導体装置
US7176115B2 (en) * 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device

Also Published As

Publication number Publication date
CN1938871A (zh) 2007-03-28
DE112005000714T5 (de) 2008-08-21
KR20070029685A (ko) 2007-03-14
JP2005286017A (ja) 2005-10-13
TW200539484A (en) 2005-12-01
WO2005093861A1 (ja) 2005-10-06
US20070187696A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
US5798537A (en) Blue light-emitting device
US6635901B2 (en) Semiconductor device including an InGaAIN layer
JP4095066B2 (ja) 窒化ガリウムベース半導体の半導体構造
EP2140504B1 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
JP5117596B2 (ja) 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
EP2226855B1 (en) Light emitting device
US20080296626A1 (en) Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same
EP2571065A1 (en) Group iii nitride semiconductor device and method for producing same
KR102071163B1 (ko) 광 추출 구조체를 포함하는 ⅲ-ⅴ족 발광 장치
CN101853808A (zh) 形成电路结构的方法
CN101861661B (zh) Soi上的氮化镓半导体器件及其制造工艺
CN108010996B (zh) 一种AlGaInP发光二极管及其制作方法
CN100570909C (zh) 半导体发光器件
JP4295489B2 (ja) 半導体装置の製造方法
US5243200A (en) Semiconductor device having a substrate recess forming semiconductor regions
JP4159828B2 (ja) 二硼化物単結晶基板、それを用いた半導体レーザダイオード及び半導体装置並びにそれらの製造方法
JP2002084001A (ja) Ｉｉｉ族窒化物半導体発光ダイオード、発光ダイオードランプ、光源、ｉｉｉ族窒化物半導体発光ダイオード用電極およびその製造方法
EP4283803A1 (en) Light-emitting element, semiconductor laser element, and method and device for manufacturing same
JPH09129927A (ja) 青色発光素子
CN101604721B (zh) 经表面粗化的高效(B,Al,Ga,In)N基发光二极管
JPH01143323A (ja) 半導体素子
JP2006080378A (ja) 半導体基板、半導体素子、半導体素子の製造方法及び半導体基板の製造方法
KR20160019679A (ko) 발광소자 및 조명시스템
TWI837788B (zh) 半導體裝置之製造方法及製造裝置
JP4376821B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091216

Termination date: 20130324