JP7065223B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7065223B2
JP7065223B2 JP2021031894A JP2021031894A JP7065223B2 JP 7065223 B2 JP7065223 B2 JP 7065223B2 JP 2021031894 A JP2021031894 A JP 2021031894A JP 2021031894 A JP2021031894 A JP 2021031894A JP 7065223 B2 JP7065223 B2 JP 7065223B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
drive circuit
film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021031894A
Other languages
English (en)
Other versions
JP2021099518A (ja
Inventor
舜平 山崎
潤 小山
博之 三宅
将志 津吹
耕生 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021099518A publication Critical patent/JP2021099518A/ja
Priority to JP2022071263A priority Critical patent/JP7214026B2/ja
Application granted granted Critical
Publication of JP7065223B2 publication Critical patent/JP7065223B2/ja
Priority to JP2023005036A priority patent/JP7441341B2/ja
Priority to JP2024022113A priority patent/JP7560686B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Shift Register Type Memory (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、液晶表示装置に関する。または、当該液晶表示装置を具備する電子機器に関す
る。
液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは
、アモルファスシリコン、多結晶シリコンなどによって作製されている。アモルファスシ
リコンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化
に対応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度
が高いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には
必ずしも適応しないといった特性を有している。
これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイ
スに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、またはＩ
ｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、液晶表示装置の
スイッチング素子などに用いる技術が特許文献１で開示されている。
特開２００６－１６５５２８号公報
酸化物半導体をチャネル領域に用いた薄膜トランジスタは、アモルファスシリコンをチャ
ネル領域に用いた薄膜トランジスタよりも高い電界効果移動度が得られることが指摘され
ている。このような酸化物半導体を用いて形成した薄膜トランジスタを具備する画素は、
液晶表示装置等の表示装置への応用が期待される。
液晶表示装置が有する各画素には、液晶素子の配向を制御するための電圧を保持する保持
容量が設けられている。保持容量の大きさを決める要素として、薄膜トランジスタのオフ
リーク電流（以下、オフ電流）がある。オフ電流を低減することで、保持容量で電圧を保
持できる期間を長く取ることができ、静止画等の表示を行う際の低消費電力化を図る上で
は重要となる。
また静止画像の表示を行う際に低消費電力化を図ることに加えて動画像の表示を行う表示
装置とすることは、表示装置の付加価値を高める上で重要である。そこで静止画像と動画
像を判定し、静止画像と動画像とを切り替えて表示を行うことで、静止画像を表示する際
の消費電力を削減することによる低消費電力化の効果を高めることが重要となる。
なお本明細書で説明するオフ電流とは、薄膜トランジスタがオフ状態（非導通状態ともい
う）のときに、ソースとドレインの間に流れる電流をいう。ｎチャネル型の薄膜トランジ
スタ（例えば、しきい値電圧が０乃至２Ｖ程度）では、ゲートとソースとの間に印加され
る電圧が負の電圧の場合に、ソースとドレインとの間を流れる電流のことをいう。
また、３Ｄディスプレイ、４ｋ２ｋディスプレイ等、さらなる付加価値のついた液晶表示
装置では、画素一つあたりの面積が小さくなることが予想される一方で、開口率の向上が
望まれる。開口率の向上を図る上で、保持容量面積の削減が重要となる。結果として、薄
膜トランジスタのオフ電流の低減が望まれる。
そこで、本発明の一態様は、酸化物半導体を用いた薄膜トランジスタを具備する画素にお
いて、薄膜トランジスタのオフ電流を低減し、低消費電力化できる液晶表示装置を提供す
ることを課題の一とする。
本発明の一態様は、駆動回路部、及び酸化物半導体でなる半導体層を具備するトランジス
タが各画素に設けられた画素部を有する表示パネルと、駆動回路部を駆動する制御信号及
び画素部に供給する画像信号を生成するための信号生成回路と、画像信号をフレーム期間
毎に記憶する記憶回路と、記憶回路でフレーム期間毎に記憶された画像信号のうち、連続
するフレーム期間の画像信号の差分を検出する比較回路と、比較回路で差分を検出した際
に連続するフレーム期間の画像信号を選択して出力する選択回路と、比較回路で差分を検
出した際に制御信号、及び選択回路より出力される画像信号の駆動回路部への供給を行い
、比較回路で差分を検出しない際に制御信号を駆動回路部への供給を停止する表示制御回
路と、を有する液晶表示装置である。
本発明の一態様において、制御信号は、高電源電位、低電源電位、クロック信号、スター
トパルス信号、及びリセット信号である液晶表示装置でもよい。
本発明の一態様において、酸化物半導体は、二次イオン質量分析法で検出される水素濃度
が１×１０１６／ｃｍ３以下である液晶表示装置でもよい。
本発明の一態様において、酸化物半導体は、キャリア密度が１×１０１４／ｃｍ３未満で
ある液晶表示装置でもよい。
酸化物半導体を用いた薄膜トランジスタを具備する画素において、オフ電流を低減するこ
とができる。そのため、保持容量で電圧を保持できる期間を長く取ることができ、静止画
等を表示する際の低消費電力化を図ることができる液晶表示装置とすることができる。ま
た開口率の向上を図ることによって、高精細な表示部を有する液晶表示装置とすることが
できる。
また静止画像の表示に加えて動画像の表示を行う表示装置とすることにより、表示装置の
付加価値を高めることができる。そして静止画像と動画像を判定し、静止画像と動画像と
を切り替えて表示を行い、静止画像を表示する際に低消費電力化を図ることができる。
液晶表示装置のブロック図の一例を示す図。 駆動回路の一例を示す図。 駆動回路のタイミングチャートを示す図。 駆動回路の一例を示す図。 薄膜トランジスタを説明する図。 薄膜トランジスタの作製方法を説明する図。 薄膜トランジスタを説明する図。 薄膜トランジスタの作製方法を説明する図。 薄膜トランジスタを説明する図。 薄膜トランジスタの作製方法を説明する図。 薄膜トランジスタの作製方法を説明する図。 薄膜トランジスタの作製方法を説明する図。 薄膜トランジスタの作製方法を説明する図。 薄膜トランジスタを説明する図。 液晶パネルを説明する図。 電子機器を示す図。 電子機器を示す図。 表示パネル及び薄膜トランジスタを説明する図。 実施の形態１３を説明するための図。 実施の形態１３を説明するための図。 実施の形態１３を説明するための図。 実施の形態１３を説明するための図。 実施の形態１４を説明するための図。 実施の形態１４を説明するための図。 実施の形態１４を説明するための図。 実施の形態１を説明するための図。 実施例１を説明するための図。 実施例１を説明するための図。 実施例２を説明するための図。 実施例２を説明するための図。 実施例３を説明するための図。 実施例３を説明するための図。 実施例４を説明するための図。 実施例５を説明するための図。
以下、本発明の実施の形態及び実施例について図面を参照しながら説明する。但し、本
発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸
脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解さ
れる。従って本実施の形態及び実施例の記載内容に限定して解釈されるものではない。な
お、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間におい
て共通とする。
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、又は領域は、明
瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定
されない。
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成
要素の混同を避けるために付したものであり、数的に限定するものではないことを付記す
る。
（実施の形態１）
本実施の形態では、表示装置のブロック図、及び駆動回路における動作の停止手順及び
開始手順について示す。まず図１では、表示装置のブロック図について説明を行う。
本実施の形態で示す液晶表示装置１０００は、表示パネル１００１、信号生成回路１０
０２、記憶回路１００３、比較回路１００４、選択回路１００５、表示制御回路１００６
を有する。
表示パネル１００１は、一例として、駆動回路部１００７及び画素部１００８を有する。
ゲート線駆動回路１００９Ａ、信号線駆動回路１００９Ｂを有する。ゲート線駆動回路１
００９Ａ、信号線駆動回路１００９Ｂは、複数の画素を有する画素部１００８を駆動する
ための駆動回路である。また、ゲート線駆動回路１００９Ａ、信号線駆動回路１００９Ｂ
、及び画素部１００８は、同じ基板に形成されるトランジスタにより回路が構成されるも
のでもよい。
なおゲート線駆動回路１００９Ａ、信号線駆動回路１００９Ｂ、及び画素部１００８を構
成するトランジスタは、半導体層を酸化物半導体としたｎチャネル型のトランジスタを用
いる。なお駆動回路部１００７にあるゲート線駆動回路１００９Ａまたは信号線駆動回路
１００９Ｂは、同じ基板上に形成される構成としてもよいし、別の基板上に設ける構成と
してもよい。
また、画素部１００８における表示方式は、プログレッシブ方式やインターレース方式等
を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧ
Ｂ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白
を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある
。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発
明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用す
ることもできる。
次いで、ゲート線駆動回路１００９Ａ、信号線駆動回路１００９Ｂ、及び画素部１００８
を構成するトランジスタの半導体層に用いる酸化物半導体層について説明する。
本実施の形態で用いる酸化物半導体は、酸化物半導体に含まれる水素が１×１０１６／ｃ
ｍ３以下として、酸化物半導体に含まれる水素若しくはＯＨ結合の除去をする。そしてキ
ャリア密度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３以下とした酸
化物半導体膜でチャネル領域が形成される薄膜トランジスタが構成されるものである。本
明細書では、キャリア密度１×１０１２／ｃｍ３未満の酸化物半導体を真性（Ｉ型）と呼
び、それ以上でもキャリア密度を１×１０１４／ｃｍ３以下の酸化物半導体を実質的に真
性と呼ぶこととする。なお、酸化物半導体層中の水素濃度の値は、二次イオン質量分析法
（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で得
られたものである。
酸化物半導体のバンドギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましく
は３ｅＶ以上とすれば、熱励起によって生じるキャリアは無視できる程度となるので、ド
ナーとなり得る水素等の不純物を極力低減し、キャリア密度を１×１０１４／ｃｍ３未満
、好ましくは１×１０１２／ｃｍ３以下となるようにする。即ち、酸化物半導体層のキャ
リア濃度は、限りなくゼロにする。
このように酸化物半導体に含まれる水素を徹底的に除去することにより高純度化された酸
化物半導体を薄膜トランジスタのチャネル形成領域に用いることで、チャネル幅が１０ｍ
ｍの場合でさえも、ドレイン電圧が１Ｖから１０Ｖの範囲、ゲート電圧が－５Ｖから－２
０Ｖの範囲において、ドレイン電流は１×１０－１３Ａ以下となる。
このようにオフ電流値が極めて小さい薄膜トランジスタを用いて、表示装置などを作製し
た場合、オフ電流値が小さくほとんどリークがないため、表示データを保持する時間を長
くすることができる。
具体的には、上述の酸化物半導体層を具備するトランジスタは、チャネル幅１０μｍの場
合において、チャネル幅１μｍあたりのオフ電流を１０ａＡ／μｍ（１×１０－１７Ａ／
μｍ）以下にすること、さらには１ａＡ／μｍ（１×１０－１８Ａ／μｍ）以下にするこ
とが可能である。オフ状態における電流値（オフ電流値）が極めて小さいトランジスタを
ゲート線駆動回路１００９Ａ、信号線駆動回路１００９Ｂ、及び画素部１００８を構成す
るトランジスタとして用いることにより、映像信号等の電気信号の保持時間を長くするこ
とができる。保持時間を長くすることができるため、例えば、映像信号の書き込みの後の
保持期間は１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上１０分未満と
する。保持期間を長くすることで書き込みの間隔を長くとることができ、消費電力を抑制
する効果を高くできる。
なお、トランジスタのオフ電流の流れ難さをオフ抵抗率として表すことができる。オフ抵
抗率とは、トランジスタがオフのときのチャネル形成領域の抵抗率であり、オフ抵抗率は
オフ電流から算出することができる。
具体的には、オフ電流とドレイン電圧との値が分かればオームの法則からトランジスタが
オフのときの抵抗値（オフ抵抗Ｒ）を算出することができる。そして、チャネル形成領域
の断面積Ａとチャネル形成領域の長さ（ソースドレイン電極間の距離に相当する）Ｌが分
かればρ＝ＲＡ／Ｌの式（Ｒはオフ抵抗）からオフ抵抗率ρを算出することができる。
ここで、断面積Ａは、チャネル形成領域の膜厚をｄとし、チャネル幅をＷとするとき、Ａ
＝ｄＷから算出することができる。また、チャネル形成領域の長さＬはチャネル長Ｌであ
る。以上のように、オフ電流からオフ抵抗率を算出することができる。
本実施の形態の酸化物半導体層を具備するトランジスタのオフ抵抗率は１×１０９Ω・ｍ
以上が好ましく、さらには１×１０１０Ω・ｍ以上がより好ましい。
一方、例えば低温ポリシリコンを具備するトランジスタでは、オフ電流が１×１０－１２
Ａ／μｍ相当であると見積もって設計等行うこととなっている。そのため、酸化物半導体
を有するトランジスタでは、低温ポリシリコンを具備するトランジスタに比較して、保持
容量が同等（０．１ｐＦ程度）である際、電圧の保持期間を１０５倍程度に引き延ばすこ
とができる。また、アモルファスシリコンを具備するトランジスタの場合、チャネル幅１
μｍあたりのオフ電流は、１×１０－１３Ａ／μｍ以上である。したがって、保持容量が
同等（０．１ｐＦ程度）である際、高純度の酸化物半導体を用いたトランジスタの方がア
モルファスシリコンを用いたトランジスタに比較して、電圧の保持期間を１０４倍以上に
引き延ばすことができる。
一例として、通常、低温ポリシリコンを用いたトランジスタを有する画素では表示を６０
フレーム／秒（１フレームあたり１６ｍｓｅｃ）で行っている。これは静止画であっても
同じで、レートを低下させる（書き込みの間隔を伸ばす）と、画素の電圧が低下して表示
に支障をきたすためである。一方、上述の酸化物半導体層を具備するトランジスタを用い
た場合、オフ電流が小さいため、１回の信号書き込みによる保持期間を１０５倍の１６０
０秒程度とすることができる。
そして、少ない画像信号の書き込み回数でも、表示部での静止画の表示を行うことができ
る。保持期間を長くとれるため、特に静止画の表示を行う際に、信号の書き込みを行う頻
度を低減することができる。例えば、一つの静止画像の表示期間に画素に書き込む回数は
、１回またはｎ回とすることができる。なお、ｎは２以上１０３回以下とする。こうして
、表示装置の低消費電力化を図ることができる。
また一般的に各画素は、一対の電極間に絶縁層を誘電体として挟むことにより構成される
保持容量が設けられている。該保持容量の大きさは、各画素に設けられたトランジスタの
オフ電流等を考慮して設定すればよい。本実施の形態では、各画素に設けられたトランジ
スタとして高純度の酸化物半導体層を有するトランジスタを用いていることにより、各画
素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する
保持容量を設ければ充分である。
前述の高純度の酸化物半導体層を具備するトランジスタは、保持期間を長く取ることがで
きるため、特に静止画の表示を行う際に、信号の書き込みを行う頻度を著しく低減するこ
とができる。このため、表示の切り替えが少ない静止画等の表示では、画素への信号の書
き込み回数を低減することができるため、低消費電力化を図ることができる。
なお、静止画表示において、保持期間中の液晶素子に印加されている電圧の保持率を考慮
して、適宜リフレッシュ動作してもよい。例えば、液晶素子の画素電極に信号を書き込ん
だ直後における電圧の値（初期値）に対して所定のレベルまで電圧が下がったタイミング
でリフレッシュ動作を行えばよい。所定のレベルとする電圧は、初期値に対してチラツキ
を感じない程度に設定することが好ましい。具体的には、初期値に対して１０％低い状態
、好ましくは３％低い状態となる毎に、リフレッシュ動作（再度の書き込み）を行うのが
好ましい。
また、静止画表示における保持期間において、対向電極（共通電極、コモン電極ともいう
。）をフローティング状態とすることもできる。具体的には、対向電極にコモン電位を与
える電源と対向電極との間にスイッチを設け、書き込み期間中はスイッチをオンにして電
源から対向電極にコモン電位を与えた後、残りの保持期間においてはスイッチをオフにし
てフローティング状態とすればよい。該スイッチについても、前述した高純度の酸化物半
導体層を具備するトランジスタを用いることが好ましい。
また、信号生成回路１００２は、ゲート線駆動回路１００９Ａ、及び信号線駆動回路１０
０９Ｂを駆動するための信号を生成する回路である。また信号生成回路１００２は、配線
を介して駆動回路部１００７駆動するための信号を出力する回路、及び配線を介して記憶
回路１００３に画像信号（ビデオ電圧、ビデオ信号、ビデオデータともいう）を出力する
回路である。換言すれば、駆動回路部１００７を駆動するための制御信号、及び画素部１
００８に供給する画像信号を生成し出力するための回路である。
信号生成回路１００２は、具体的には、制御信号として、ゲート線駆動回路１００９Ａ、
及び信号線駆動回路１００９Ｂに電源電圧である高電源電位ＶＤＤ、低電源電位ＶＳＳを
供給し、ゲート線駆動回路１００９Ａ用のスタートパルスＳＰ、クロック信号ＣＫ、及び
／または、信号線駆動回路１００９Ｂ用のスタートパルスＳＰ、クロック信号ＣＫを生成
し、出力する。また信号生成回路１００２は、動画像または静止画を表示するための画像
信号Ｄａｔａを記憶回路１００３に出力する。
なお動画像は、複数のフレームに時分割した複数の画像を高速に切り替えることで人間の
目に動画像として認識される画像のことをいう。具体的には、１秒間に６０回（６０フレ
ーム）以上画像を切り替えることで、人間の目にはちらつきが少なく動画像と認識される
連続する画像信号のことである。一方静止画は、動画像と異なり、複数のフレーム期間に
時分割した複数の画像を高速に切り替えて動作させるものの、連続するフレーム期間、例
えばｎフレーム目と、（ｎ＋１）フレーム目とで画像信号が変化しない画像信号のことを
いう。
なお信号生成回路１００２は、他にも画像信号、ラッチ信号等の信号を生成する回路であ
ってもよい。また信号生成回路１００２は、ゲート線駆動回路１００９Ａ及び／または信
号線駆動回路１００９Ｂには、各駆動回路のパルス信号の出力を停止するためリセット信
号Ｒｅｓを出力する構成としてもよい。なお各信号は第１のクロック信号、第２のクロッ
ク信号といったように複数の信号で構成される信号であってもよい。
なお高電源電位ＶＤＤとは、基準電位より高い電位のことであり、低電源電位ＶＳＳとは
基準電位以下の電位のことをいう。なお高電源電位及び低電源電位ともに、トランジスタ
が動作できる程度の電位であることが望ましい。
なお、電圧とは、ある電位と、基準の電位（例えばグラウンド電位）との電位差のことを
示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換え
ることが可能である。
なお信号生成回路１００２から記憶回路１００３への画像信号の出力がアナログの信号の
場合には、Ａ／Ｄコンバータ等を介してデジタルの信号に変換して、記憶回路１００３に
出力する構成とすればよい。
記憶回路１００３は、複数のフレームに関する画像信号を記憶するための複数のフレーム
メモリ１０１０を有する。なおフレームメモリは、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の記憶素子を用いて構成すればよい。
なおフレームメモリ１０１０は、フレーム期間毎に画像信号を記憶する構成であればよく
、フレームメモリの数について特に限定されるものではない。またフレームメモリ１０１
０の画像信号は、比較回路１００４及び選択回路１００５により選択的に読み出されるも
のである。
比較回路１００４は、記憶回路１００３に記憶された連続するフレーム期間の画像信号を
選択的に読み出して、当該画像信号の比較を行い、差分を検出するための回路である。当
該比較回路１００４での画像信号の比較により、差分が検出された際に当該差分を検出し
た連続するフレーム期間では動画像であると判断される。一方比較回路１００４での画像
信号の比較により、差分が検出されない際に当該差分を検出しなかった連続するフレーム
期間では静止画であると判断される。すなわち、比較回路１００４での差分の検出によっ
て連続するフレーム期間の画像信号が、動画像を表示するための画像信号であるか、また
は静止画を表示するための画像信号であるか、の判断がなされるものである。なお、当該
比較により得られる差分は、一定のレベルを超えたときに、差分を検出したと判断される
ように設定してもよい。
選択回路１００５は、複数のスイッチ、例えば薄膜トランジスタで形成されるスイッチを
設け、動画像を表示するための画像信号が比較回路での差分の検出により判断された際に
、当該画像信号が記憶されたフレームメモリ１０１０より画像信号を選択して表示制御回
路１００６に出力するための回路である。なお比較回路１００４で比較したフレーム間の
画像信号の差分が検出されなければ、連続するフレーム期間で表示される画像は静止画で
あり、この場合、連続するフレーム期間の後半のフレームの画像信号について表示制御回
路１００６に出力しない構成とすればよい。
表示制御回路１００６は、画像信号、高電源電位ＶＤＤ、低電源電位ＶＳＳ、スタートパ
ルスＳＰ、クロック信号ＣＫ、及びリセット信号Ｒｅｓの制御信号に関して、駆動回路部
１００７への供給または停止を切り替える為の回路である。具体的には、比較回路１００
４により動画像と判断、すなわち連続フレーム期間の画像信号の差分が抽出された場合に
は、画像信号が選択回路１００５より供給されて表示制御回路１００６を介して駆動回路
部１００７に供給され、制御信号が、表示制御回路１００６を介して駆動回路部１００７
に供給されることとなる。一方、比較回路１００４により静止画と判断、すなわち連続フ
レーム期間の画像信号の差分を抽出しない場合には、画像信号が選択回路１００５より供
給されないため表示制御回路１００６より駆動回路部１００７に画像信号が供給されず、
制御信号の駆動回路部１００７への供給を表示制御回路１００６が停止することとなる。
なお、静止画と判断される場合において、静止画と判断される期間が短い場合には、制御
信号のうち、高電源電位ＶＤＤ、低電源電位ＶＳＳの停止を行わない構成としてもよい。
頻繁に高電源電位ＶＤＤ、低電源電位ＶＳＳの停止及び再開を行うことによる消費電力の
増大を低減することができ、好適である。
なお画像信号及び制御信号の停止は、画素部１００８の各画素で画像信号を保持できる期
間にわたって行うことが望ましく、各画素での保持期間の後に再度画像信号を供給するよ
う、表示制御回路１００６が先に供給した画像信号及び制御信号を再度供給するようにす
る構成とすればよい。
なお信号の供給とは、配線に所定の電位を供給することをいう。信号の停止とは、配線へ
の所定の電位の供給を停止し、所定の固定電位が供給される配線、例えば低電源電位ＶＳ
Ｓが供給された配線、に接続することをいう。また信号の停止とは、所定の電位を供給さ
れている配線との電気的な接続を切断し、浮遊状態とすることをいう。
上述のように酸化物半導体層を具備する薄膜トランジスタは、オフ電流が１×１０－１２
Ａ／μｍ以下とすることができるため、保持期間を大きくとることができる。そのため、
本実施の形態における静止画の表示を行う際に低消費電力化を図るうえでの相乗効果が見
込めることとなる。
上述のように映像信号を比較して動画像か静止画かを判定し、クロック信号やスタートパ
ルス等の制御信号の駆動回路部への供給の再開または停止を選択的に行うことで、低消費
電力化を図ることができる。
次いで、駆動回路部１００７のゲート線駆動回路１００９Ａ、信号線駆動回路１００９Ｂ
を構成するシフトレジスタの構成について図２に一例を示す。
図２（Ａ）に示すシフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出
力回路１０＿Ｎ（Ｎ≧３の自然数）を有している。図２（Ａ）に示すシフトレジスタの第
１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１よ
り第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配
線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が
供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパ
ルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力
回路１０＿ｎ（ｎは、２≦ｎ≦Ｎの自然数）では、一段前段のパルス出力回路１０＿ｎ－
１からの信号（前段信号ＯＵＴ（ｎ－１）という）が入力される。また第１のパルス出力
回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力される。
同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）の
パルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力
される。従って、各段のパルス出力回路からは、後段及び／または二つ前段のパルス出力
回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）～ＯＵＴ（Ｎ）（ＳＲ））
、別の回路等に入力される第２の出力信号（ＯＵＴ（１））～ＯＵＴ（Ｎ））が出力され
る。なお、図２（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号
ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第７の配線１７より第２のス
タートパルスＳＰ２、第８の配線１８より第３のスタートパルスＳＰ３をそれぞれ入力す
る構成でもよい。または別途、内部で生成された信号であってもよい。例えば、表示部へ
のパルス出力に寄与しない第（ｎ＋１）のパルス出力回路１０（ｎ＋１）、第（ｎ＋２）
のパルス出力回路１０（ｎ＋２）を設け（ダミー段ともいう）、当該ダミー段より第２の
スタートパルス（ＳＰ２）及び第３のスタートパルス（ＳＰ３）に相当する信号を生成す
る構成としてもよい。
なお、第１のクロック信号（ＣＫ１）～第４のクロック信号（ＣＫ４）は、一定の間隔で
Ｈ信号とＬ信号を繰り返す信号である。また、第１のクロック信号（ＣＫ１）～第４のク
ロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第１のク
ロック信号（ＣＫ１）～第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆
動の制御等を行う。なお、クロック信号ＣＫは、入力される駆動回路に応じて、ＧＣＫ、
ＳＣＫということもあるが、ここではＣＫとして説明を行う。
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接
続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続さ
れている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回
路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係
、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続
関係以外のものも含むものとする。
第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有している（図２（Ｂ）参照）。
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１
～第４の配線１４のいずれかと電気的に接続されている。例えば、図２（Ａ）、（Ｂ）に
おいて、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気
的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端
子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿
２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が
第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接
続されている。
また図２（Ａ）、（Ｂ）において、第１のパルス出力回路１０＿１は、第４の入力端子２
４に第１のスタートパルスＳＰ１が入力され、第５の入力端子２５に後段信号ＯＵＴ（３
）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され
、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
次に、パルス出力回路の具体的な回路構成の一例について、図２（Ｃ）で説明する。
図２（Ｃ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続
され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が
第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が
電源線５２に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的
に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されてい
る。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第
２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第
１端子が電源線５２に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続
されている。第５のトランジスタ３５は、第１端子が電源線５２に電気的に接続され、第
２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極
に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６
のトランジスタ３６は、第１端子が電源線５１に電気的に接続され、第２端子が第２のト
ランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続さ
れ、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３
７は、第１端子が電源線５１に電気的に接続され、第２端子が第８のトランジスタ３８の
第２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されてい
る。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第
４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子２
２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジス
タ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子
が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電
気的に接続され、ゲート電極が電源線５１に電気的に接続されている。第１０のトランジ
スタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力
端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的
に接続されている。第１１のトランジスタ４１は、第１端子が電源線５２に電気的に接続
され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジ
スタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されてい
る。
図２（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＮＡとする
。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、
第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトラン
ジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノード
ＮＢとする。
図２（Ｃ）におけるパルス出力回路が第１のパルス出力回路１０＿１の場合、第１の入
力端子２１には第１のクロック信号ＣＫ１が入力され、第２の入力端子２２には第２のク
ロック信号ＣＫ２が入力され、第３の入力端子２３には第３のクロック信号ＣＫ３が入力
され、第４の入力端子２４にはスタートパルスＳＰが入力され、第５の入力端子２５には
後段信号ＯＵＴ（３）が入力され、第１の出力端子２６からは第１の出力信号ＯＵＴ（１
）（ＳＲ）が出力され、第２の出力端子２７からは第２の出力信号ＯＵＴ（１）が出力さ
れることとなる。
ここで、図２（Ｃ）に示したパルス出力回路を複数具備するシフトレジスタのタイミング
チャートについて図３に示す。なおシフトレジスタが走査線駆動回路である場合、図３中
の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する。
図２、図３で、一例として示した、ｎチャネル型のトランジスタを複数用いて作製した駆
動回路において、静止画表示及び動画像表示を行う際の、各配線の電位の供給または停止
の手順について説明する。
まず駆動回路部１００７の動作を停止する場合には、まず表示制御回路１００６は、スタ
ートパルスＳＰを停止する。次いで、スタートパルスＳＰの停止後、パルス出力がシフト
レジスタの最終段まで達した後に、各クロック信号ＣＫを停止する。次いで、電源電圧の
高電源電位ＶＤＤ、及び低電源電位ＶＳＳを停止する（図２６（Ａ）参照）。また駆動回
路部１００７の動作を再開する場合には、まず表示制御回路１００６は、電源電圧の高電
源電位ＶＤＤ、及び低電源電位ＶＳＳを駆動回路部１００７に供給する。次いで、クロッ
ク信号ＣＫを供給し、次いでスタートパルスＳＰの供給を再開する（図２６（Ｂ）参照）
。
なお図２、図３の説明では、リセット信号Ｒｅｓを供給しない駆動回路の構成について示
したが、リセット信号Ｒｅｓを供給する構成について図４に示し説明する。
図４（Ａ）に示すシフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出
力回路１０＿Ｎ（Ｎ≧３の自然数）を有している。図４（Ａ）に示すシフトレジスタの第
１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１よ
り第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配
線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が
供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパ
ルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力
回路１０＿ｎ（ｎは、２≦ｎ≦Ｎの自然数）では、一段前段のパルス出力回路１０＿ｎ－
１からの信号（前段信号ＯＵＴ（ｎ－１）という）が入力される。また第１のパルス出力
回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力される。
同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）の
パルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力
される。従って、各段のパルス出力回路からは、後段及び／または二つ前段のパルス出力
回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）～ＯＵＴ（Ｎ）（ＳＲ））
、別の回路等に入力される第２の出力信号（ＯＵＴ（１）～ＯＵＴ（Ｎ））が出力される
。また各段のパルス出力回路には、第６の配線１６よりリセット信号Ｒｅｓが供給される
。
なお図４に示すパルス出力回路が図２で示したパルス出力回路と異なる点は、リセット信
号Ｒｅｓを供給する第６の配線１６を有する点にあり、他の箇所に関する点は上記図２の
説明と同様である。
第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７、第６の入力端子２８を有している（
図４（Ｂ）参照）。
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１
～第４の配線１４のいずれかと電気的に接続されている。例えば、図４（Ａ）、（Ｂ）に
おいて、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気
的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端
子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿
２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が
第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接
続されている。
また図４（Ａ）、（Ｂ）において、第１のパルス出力回路１０＿１は、第４の入力端子２
４に第１のスタートパルスＳＰ１が入力され、第５の入力端子２５に後段信号ＯＵＴ（３
）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され
、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力され、第６の入力端子２８
よりリセット信号Ｒｅｓが入力されていることとなる。
次に、パルス出力回路の具体的な回路構成の一例について、図４（Ｃ）で説明する。
図４（Ｃ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続
され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が
第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が
電源線５２に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的
に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されてい
る。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第
２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第
１端子が電源線５２に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続
されている。第５のトランジスタ３５は、第１端子が電源線５２に電気的に接続され、第
２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極
に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６
のトランジスタ３６は、第１端子が電源線５１に電気的に接続され、第２端子が第２のト
ランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続さ
れ、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３
７は、第１端子が電源線５１に電気的に接続され、第２端子が第８のトランジスタ３８の
第２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されてい
る。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第
４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子２
２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジス
タ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子
が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電
気的に接続され、ゲート電極が電源線５１に電気的に接続されている。第１０のトランジ
スタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力
端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的
に接続されている。第１１のトランジスタ４１は、第１端子が電源線５２に電気的に接続
され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジ
スタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されてい
る。また第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、
第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトラン
ジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極は、リセット信号Ｒ
ｅｓを供給するための配線５３に電気的に接続されている。なおリセット信号Ｒｅｓは、
第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第５のト
ランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３
８の第１端子、及び第１１のトランジスタ４１のゲート電極の電位に高電源電位レベルの
信号を供給することにより、パルス出力回路からの出力を強制的に低電源電位レベルの信
号に落とすための信号である。
図４（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＮＡとする
。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、
第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトラン
ジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノード
ＮＢとする。
図４（Ｃ）におけるパルス出力回路が第１のパルス出力回路１０＿１の場合、第１の入
力端子２１には第１のクロック信号ＣＫ１が入力され、第２の入力端子２２には第２のク
ロック信号ＣＫ２が入力され、第３の入力端子２３には第３のクロック信号ＣＫ３が入力
され、第４の入力端子２４にはスタートパルスＳＰが入力され、第５の入力端子２５には
後段信号ＯＵＴ（３）が入力され、第１の出力端子２６からは第１の出力信号ＯＵＴ（１
）（ＳＲ）が出力され、第２の出力端子２７からは第２の出力信号ＯＵＴ（１）が出力さ
れ、第６の入力端子２８からはリセット信号Ｒｅｓが入力される。
なお、図４（Ｃ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチ
ャートについては、図３に示す図２（Ｃ）のタイミングチャートと同様である。
図４で、一例として示した、ｎチャネル型のトランジスタを複数用いて作製した駆動回路
において、静止画から動画像表示をおこなう際の、各配線の電位の供給または停止の手順
について説明する。
まず駆動回路部１００７の動作を停止する場合には、まず表示制御回路１００６は、スタ
ートパルスＳＰを停止する。次いで、スタートパルスＳＰの停止後、パルス出力がシフト
レジスタの最終段まで達した後に、各クロック信号ＣＫを停止する。次いで、リセット信
号Ｒｅｓを供給する。次いで、電源電圧の高電源電位ＶＤＤ、及び低電源電位ＶＳＳを停
止する（図２６（Ｃ）参照）。また駆動回路部１００７の動作を再開する場合には、まず
表示制御回路１００６は、電源電圧の高電源電位ＶＤＤ、及び低電源電位ＶＳＳを駆動回
路部１００７に供給する。次いで、リセット信号Ｒｅｓを供給する。次いで、クロック信
号ＣＫを供給し、次いでスタートパルスＳＰの供給を再開する（図２６（Ｄ）参照）。
図４で説明したように図２、図３の構成に加えてリセット信号を供給する構成とすること
により、静止画と動画像の切り替えの際の信号の遅延等による誤動作を低減することがで
きるため好適である。
また静止画で表示させる場合において、駆動回路部を構成する薄膜トランジスタ上に設け
た共通電位電極を共通電位線から切り離してフローティング状態にしても良い。そして、
静止画モードの後、駆動回路を再度動作させる際には、共通電位電極を共通電位線に接続
する。このようにすると駆動回路部の薄膜トランジスタの誤動作を防止することができる
。
図１８（Ａ）は、そのような表示パネル１８００の一例を示し、同図（Ｂ）はその断面構
造を説明する図である。表示パネル１８００には駆動回路１８０２、１８０４及び画素部
１８０６が設けられている。駆動回路１８０２が設けられる領域に重畳して共通電位電極
１８０８が配設されている。共通電位電極１８０８と共通電位端子１８１２の間には、両
者の接続／非接続を制御するスイッチ素子１８１０が設けられている。
図１８（Ｂ）に示すように、共通電位電極１８０８は駆動回路のＴＦＴ１８０３上に配設
されている。共通電位電極１８０８がＴＦＴ１８０３上に設けられることにより、ＴＦＴ
１８０３は静電遮蔽され、しきい値電圧の変動や寄生チャネルが生成するのを防いでいる
。
スイッチ素子１８１０は、このＴＦＴ１８０３と同じ構成のものを用いることができる。
これらの素子は、オフ状態でのリーク電流が極めて小さいので、表示パネルの動作を安定
化させるのに寄与する。すなわち、静止画で表示する場合において、スイッチ素子１８０
３をオフにして共通電位電極をフローティング状態にさせた場合でも、電位を一定に保つ
効果がある。
このように、バンドギャップの広い酸化物半導体により構成されるＴＦＴを用いると共に
、共通電位電極を設けて外部電場を遮蔽することで、駆動回路の動作を停止させた状態で
も静止画を表示させることができる。また、共通電位電極の電位を駆動回路の動作に合わ
せて適切に制御することにより、表示パネルの動作の安定化を図ることができる。
以上説明したように、酸化物半導体を用いた薄膜トランジスタのオフ電流が小さいという
特徴を液晶表示装置に用いれば、保持容量で電圧を保持できる期間を長く取ることができ
、静止画等を表示する際の低消費電力化を図ることができる。また、静止画の表示をする
際制御信号を停止することにより、一層の低消費電力化を図ることができる。また静止画
と動画像との切り替えを誤動作なく行うことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図５及び
図６を用いて説明する。
本実施の形態は、本明細書で開示する液晶表示装置に適用できる薄膜トランジスタの例を
示す。本実施の形態で示す薄膜トランジスタ４１０は、実施の形態１の画素部１００８の
各画素に用いる薄膜トランジスタに用いることができる。
図５（Ａ）（Ｂ）に薄膜トランジスタの平面及び断面構造の一例を示す。図５（Ａ）（Ｂ
）に示す薄膜トランジスタ４１０は、トップゲート構造の薄膜トランジスタの一つである
。
図５（Ａ）はトップゲート構造の薄膜トランジスタ４１０の平面図であり、図５（Ｂ）は
図５（Ａ）の線Ｃ１－Ｃ２における断面図である。
薄膜トランジスタ４１０は、絶縁表面を有する基板４００上に、絶縁層４０７、酸化物半
導体層４１２、ソース電極層又はドレイン電極層４１５ａ、及びソース電極層又はドレイ
ン電極層４１５ｂ、ゲート絶縁層４０２、ゲート電極層４１１を含み、ソース電極層又は
ドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂにそれぞれ配線層４
１４ａ、配線層４１４ｂが接して設けられ電気的に接続している。
また、薄膜トランジスタ４１０はシングルゲート構造の薄膜トランジスタを用いて説明し
たが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
以下、図６（Ａ）乃至（Ｅ）を用い、基板４００上に薄膜トランジスタ４１０を作製する
工程を説明する。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。
また、例えば、基板４００としてガラス基板を用いる場合には、後の加熱処理の温度が高
い場合には、歪み点が７３０℃以上のものを用いると良い。ガラス基板には、例えば、ア
ルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどの
ガラス材料が用いられている。なお、酸化ホウ酸と比較して酸化バリウム（ＢａＯ）を多
く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯ
を多く含むガラス基板を用いることが好ましい
なお、基板４００としては、上記のガラス基板以外に、セラミック基板、石英基板、サフ
ァイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラス基板などを用
いることができる。また、プラスチック基板等も適宜用いることができる。
まず、絶縁表面を有する基板４００上に下地膜となる絶縁層４０７を形成する。酸化物半
導体層と接する絶縁層４０７は、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウ
ム層、または酸化窒化アルミニウム層などの酸化物絶縁層を用いると好ましい。絶縁層４
０７の形成方法としては、プラズマＣＶＤ法又はスパッタリング法等を用いることができ
るが、絶縁層４０７中に水素が多量に含まれないようにするためには、スパッタリング法
で絶縁層４０７を成膜することが好ましい。
本実施の形態では、絶縁層４０７として、スパッタリング法により酸化シリコン層を形成
する。基板４００を処理室へ搬送し、水素及び水分が除去された高純度酸素を含むスパッ
タガスを導入し、ターゲットを用いて、基板４００に絶縁層４０７として、酸化シリコン
層を成膜する。また基板４００は室温でもよいし、加熱されていてもよい。
例えば、ターゲットとして、石英（好ましくは合成石英）を用い、基板温度１０８℃、基
板とターゲットの間との距離（Ｔ－Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源
１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１
：１）雰囲気下でＲＦスパッタリング法により酸化シリコン膜を成膜する。膜厚は１００
ｎｍとする。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを酸化シリ
コン膜を成膜するためのターゲットとして用いることができる。なお、スパッタガスとし
て酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
この場合において、処理室内の残留水分を除去しつつ絶縁層４０７を成膜することが好ま
しい。絶縁層４０７に水素、水酸基又は水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜し絶縁層４０７に
含まれる不純物の濃度を低減できる。
絶縁層４０７を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物など
の不純物が、１ｐｐｍ以下、好ましくは、１０ｐｐｂ以下まで除去された高純度ガスを用
いることが好ましい。
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法、直流
電源を用いるＤＣスパッタリング法、パルス的にバイアスを与えるパルスＤＣスパッタリ
ング法がある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパ
ッタリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置を用いてもよい。多元
スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバー
で複数種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲス
パッタリング法を用いるスパッタ装置を用いてもよい。
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガ
ス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法
や、成膜中に基板にも電圧をかけるバイアススパッタリング法を用いてもよい。
また、絶縁層４０７は積層構造でもよく、例えば、基板４００側から窒化シリコン層、窒
化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁
層と、上記酸化物絶縁層との積層構造としてもよい。
例えば、酸化シリコン層と基板４００との間に水素及び水分が除去された高純度窒素を含
むスパッタガスを導入しシリコンターゲットを用いて窒化シリコン層を成膜する。この場
合においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン
層を成膜することが好ましい。
窒化シリコン層を形成する場合も、成膜時に基板を加熱してもよい。
絶縁層４０７として窒化シリコン層と酸化シリコン層とを積層する場合、窒化シリコン層
と酸化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜するこ
とができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンタ
ーゲットを用いて窒化シリコン層を形成し、次にスパッタガスを酸素を含むスパッタガス
に切り替えて同じシリコンターゲットを用いて酸化シリコン層を成膜する。窒化シリコン
層と酸化シリコン層とを大気に曝露せずに連続して形成することができるため、窒化シリ
コン層表面に水素や水分などの不純物が吸着することを防止することができる。
次いで、絶縁層４０７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する
。
また、酸化物半導体膜に水素、水酸基及び水分が極力含まれないようにするために、成膜
の前処理として、スパッタリング装置の予備加熱室で絶縁層４０７が形成された基板４０
０を予備加熱し、基板４００に吸着した水素、水分などの不純物を脱離し排気することが
好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この
予備加熱の処理は省略することもできる。
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、絶縁層４０７の表面に付着しているゴミを除去
することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲
気下で基板側に高周波電源を用いて電圧を印加して基板付近にプラズマを形成して表面を
改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いて
もよい。
酸化物半導体膜はスパッタリング法により成膜する。酸化物半導体膜は、Ｉｎ－Ｇａ－Ｚ
ｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系
、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－
Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の酸化物半導体膜を用い
る。本実施の形態では、酸化物半導体膜をＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲッ
トを用いてスパッタリング法により成膜する。具体的には、組成比として、Ｉｎ２Ｏ３：
Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ％］（すなわち、Ｉｎ：Ｇａ：Ｚｎ＝１：１：
０．５［ａｔｏｍ％］）を用いる。他にも、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ％
］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ％］の組成比を有するターゲットを用
いることもできる。なお、酸化物半導体ターゲットの充填率は９０％以上１００％以下、
好ましくは９５％以上９９．９％以下である。充填率の高い酸化物半導体ターゲットを用
いることにより、成膜した酸化物半導体膜は緻密な膜となる。スパッタリングの雰囲気は
希ガス（代表的にはアルゴン）、酸素、あるいは希ガスと酸素の混合雰囲気とすればよい
。また、ターゲットには、ＳｉＯ２を２重量％以上１０重量％以下含ませてもよい。
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物な
どの不純物が、１ｐｐｍ以下、好ましくは、１０ｐｐｂ以下まで除去された高純度ガスを
用いることが好ましい。
酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分
を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて
基板４００上に成膜される。処理室内の残留水分を除去するためには、吸着型の真空ポン
プを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメー
ションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコール
ドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例
えば、水素分子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含
む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純
物の濃度を低減できる。また、酸化物半導体膜成膜時に基板を加熱してもよい。
成膜条件の一例としては、基板温度室温、基板とターゲットの間との距離を１１０ｍｍ、
圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃ
ｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ
）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減で
き、膜厚分布も均一となるために好ましい。酸化物半導体膜の厚さは、２ｎｍ以上２００
ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料
により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
次いで、酸化物半導体膜を第１のフォトリソグラフィ工程により島状の酸化物半導体層４
１２に加工する（図６（Ａ）参照。）。また、島状の酸化物半導体層４１２を形成するた
めのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェ
ット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチン
グでもよく、両方を用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、ア
ンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）な
どを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体に含まれるインジウム等の
材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェット
エッチング法により、酸化物半導体膜を島状の酸化物半導体層４１２に加工する。
本実施の形態では、酸化物半導体層４１２に、第１の加熱処理を行う。第１の加熱処理の
温度は、４００℃以上７５０℃以下とし、基板４００の歪み点が７５０℃以下の場合には
４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基
板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を
行った後、大気に触れることなく、室温まで温度を下げ、酸化物半導体層への水や水素の
混入を防ぎ、酸化物半導体層を得る。この第１の加熱処理によって酸化物半導体層４１２
の脱水化及び／または脱水素化を行うことができる。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、及び／または窒素のような、加熱処理によって被処理物と反応しな
い不活性気体が用いられる。
例えば、第１の加熱処理として、６５０℃～７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能と
なる。
なお、第１の加熱処理においては、窒素、及び／またはヘリウム、ネオン、アルゴン等の
希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する
窒素、及び／またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９
９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐ
ｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層
４１２が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０
％以上、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加
熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層４１２は結晶成
分を含まない非晶質の酸化物半導体膜となる場合もある。また、非晶質の酸化物半導体の
中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混
在する酸化物半導体膜となる場合もある。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層４１２に加工する前の
酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
なお、以上では、酸化物半導体層に対する脱水化、及び／または脱水素化の効果を奏する
加熱処理は、酸化物半導体層４１２の形成直後におこなう例を示したが、酸化物半導体層
成膜後であれば、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、ソー
ス電極及びドレイン電極上にゲート絶縁層を形成した後、のいずれで行っても良い。
次いで、絶縁層４０７及び酸化物半導体層４１２上に、導電膜を成膜する。導電膜をスパ
ッタリング法や真空蒸着法で成膜すればよい。導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ
、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か
、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム、
ジルコニウム、ベリリウム、イットリウムのいずれか一または複数から選択された材料を
用いてもよい。また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例え
ば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する
２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴ
ｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル（
Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）
、Ｓｃ（スカンジウム）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、も
しくは窒化膜を用いてもよい。本実施の形態では、スパッタリング法により膜厚１５０ｎ
ｍのチタン膜を成膜する。
そして、第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成する。レ
ジストマスクはインクジェット法で形成してもよい。レジストマスクをインクジェット法
で形成するとフォトマスクを使用しないため、製造コストを低減できる。その後、選択的
にエッチングを行ってソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレ
イン電極層４１５ｂを形成した後、レジストマスクを除去する（図６（Ｂ）参照。）。な
お、形成されたソース電極層、ドレイン電極層の端部はテーパ形状であると、上に積層す
るゲート絶縁層の被覆性が向上するため好ましい。
なお、導電膜のエッチングの際に、酸化物半導体層４１２が除去されて、その下の絶縁層
４０７が露出しないようにそれぞれの材料及びエッチング条件を適宜調節する。
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層４１２にはＩｎ－Ｇａ
－Ｚｎ－Ｏ系酸化物半導体を用いたので、エッチャントとしてアンモニア過水（３１重量
％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いる。
なお、第２のフォトリソグラフィ工程では、酸化物半導体層４１２は一部のみがエッチン
グされ、溝部（凹部）を有する酸化物半導体層となることもある。
第２のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いてもよい。酸化物半導体層４１２上で隣り合うソース電極
層の下端部とドレイン電極層の下端部との間隔幅によって後に形成される薄膜トランジス
タのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合に
は、数ｎｍ～数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉ
ｏｌｅｔ）を用いて第２のフォトリソグラフィ工程でのレジストマスク形成時の露光を行
う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される薄
膜トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり
、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も
図ることができる。
次いで、絶縁層４０７、酸化物半導体層４１２、ソース電極層又はドレイン電極層４１５
ａ、ソース電極層又はドレイン電極層４１５ｂ上にゲート絶縁層４０２を形成する（図６
（Ｃ）参照。）。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコ
ン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウ
ム層を単層で又は積層して形成することができる。なお、ゲート絶縁層４０２中に水素が
極力含まれないようにするためには、スパッタリング法でゲート絶縁層４０２を成膜する
ことが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲッ
トとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、
酸素とアルゴンの混合ガスを用いて行う。本実施の形態では、圧力０．４Ｐａ、高周波電
源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝
１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン層を形成
する。
ゲート絶縁層４０２は、下から酸化シリコン層と窒化シリコン層を積層した多層構造とす
ることもできる。例えば、第１のゲート絶縁層としてスパッタリング法により膜厚５ｎｍ
以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶
縁層上に第２のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ
以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を積層して、膜厚７０ｎｍ以上４００ｎｍ
以下、例えば、１００ｎｍのゲート絶縁層としてもよい。
次いで、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行ってゲート絶縁層４０２の一部を除去して、ソース電極層又はドレイン電極層４
１５ａ、ソース電極層又はドレイン電極層４１５ｂに達する開口４２１ａ、４２１ｂを形
成する（図６（Ｄ）参照。）。
次に、ゲート絶縁層４０２、及び開口４２１ａ、４２１ｂ上に導電膜を形成する。本実施
の形態では、スパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。その後、第
４のフォトリソグラフィ工程によりゲート電極層４１１、配線層４１４ａ、４１４ｂを形
成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクを
インクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる
。
ゲート電極層４１１、配線層４１４ａ、４１４ｂの材料は、モリブデン、チタン、クロム
、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又
はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
例えば、ゲート電極層４１１、配線層４１４ａ、４１４ｂの２層の積層構造としては、ア
ルミニウム層上にモリブデン層が積層された２層の積層構造、または銅層上にモリブデン
層を積層した２層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した２
層構造、窒化チタン層とモリブデン層とを積層した２層構造とすることが好ましい。３層
の積層構造としては、タングステン層または窒化タングステンと、アルミニウムとシリコ
ンの合金またはアルミニウムとチタンの合金と、窒化チタンまたはチタン層とを積層した
積層とすることが好ましい。なお、透光性を有する導電膜を用いてゲート電極層を形成す
ることもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げ
ることができる。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では
、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。また、第２の加熱処理は、
薄膜トランジスタ４１０上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１０
０℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえ
して行ってもよい。また、この加熱処理を、酸化物絶縁層の形成前に、減圧下で行っても
よい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
以上の工程で、水素、水分、水素化物、水酸化物の濃度が低減された酸化物半導体層４１
２を有する薄膜トランジスタ４１０を形成することができる（図６（Ｅ）参照。）。薄膜
トランジスタ４１０は実施の形態１における薄膜トランジスタ１０５として適用すること
ができる。
また、薄膜トランジスタ４１０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けて
もよい。例えば、保護絶縁層として酸化シリコン層、窒化シリコン層、酸化窒化シリコン
層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成することが
できる。
また、平坦化絶縁層としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド
、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他
に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰ
ＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶
縁膜を複数積層させることで、平坦化絶縁層を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－Ｏ－Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
平坦化絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、
スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印
刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフ
コーター等を用いることができる。
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去すること
で、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより
酸化物半導体膜の安定化を図ることができる。
以上のようにして作製された、薄膜トランジスタを液晶表示装置の表示部を構成する複数
の画素に用いることによって、画素からのリーク電流を低減することができる。そのため
、保持容量で電圧を保持できる期間を長く取ることができ、静止画等を表示する際の低消
費電力化を図ることができる液晶表示装置とすることができる。また静止画の表示をする
際制御信号を停止することにより一層の低消費電力化を図ることができる。また静止画と
動画像との切り替えを誤動作なく行うことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
本実施の形態は、本明細書で開示する液晶表示装置に適用できる薄膜トランジスタの他の
例を示す。なお、実施の形態２と同一部分又は同様な機能を有する部分、及び工程は、実
施の形態２と同様とすればよく、その繰り返しの説明は省略する。また同じ箇所の詳細な
説明も省略する。本実施の形態で示す薄膜トランジスタ４６０は、実施の形態１の画素部
１００８の各画素に用いる薄膜トランジスタに用いることができる。
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図７及び
図８を用いて説明する。
図７（Ａ）（Ｂ）に薄膜トランジスタの平面及び断面構造の一例を示す。図７（Ａ）（Ｂ
）に示す薄膜トランジスタ４６０は、トップゲート構造の薄膜トランジスタの一つである
。
図７（Ａ）はトップゲート構造の薄膜トランジスタ４６０の平面図であり、図７（Ｂ）は
図７（Ａ）の線Ｄ１－Ｄ２における断面図である。
薄膜トランジスタ４６０は、絶縁表面を有する基板４５０上に、絶縁層４５７、ソース電
極層又はドレイン電極層４６５ａ（４６５ａ１、４６５ａ２）、酸化物半導体層４６２、
ソース電極層又はドレイン電極層４６５ｂ、配線層４６８、ゲート絶縁層４５２、ゲート
電極層４６１（４６１ａ、４６１ｂ）を含み、ソース電極層又はドレイン電極層４６５ａ
（４６５ａ１、４６５ａ２）は配線層４６８を介して配線層４６４と電気的に接続してい
る。また、図示していないが、ソース電極層又はドレイン電極層４６５ｂもゲート絶縁層
４５２に設けられた開口において配線層と電気的に接続する。
以下、図８（Ａ）乃至（Ｅ）を用い、基板４５０上に薄膜トランジスタ４６０を作製する
工程を説明する。
まず、絶縁表面を有する基板４５０上に下地膜となる絶縁層４５７を形成する。
本実施の形態では、絶縁層４５７として、スパッタリング法により酸化シリコン層を成膜
する。基板４５０を処理室へ搬送し、水素及び水分が除去された高純度酸素を含むスパッ
タガスを導入しシリコンターゲット又は石英（好ましくは合成石英）を用いて、基板４５
０に絶縁層４５７として、酸化シリコン層を成膜する。なお、スパッタガスとして酸素又
は、酸素及びアルゴンの混合ガスを用いて行う。
例えば本実施の形態では、純度が６Ｎであり、石英（好ましくは合成石英）をターゲット
として用い、基板温度１０８℃、基板とターゲットの間との距離（Ｔ－Ｓ間距離）を６０
ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃ
ｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シ
リコン膜を成膜する。膜厚は１００ｎｍとする。なお、石英（好ましくは合成石英）に代
えてシリコンターゲットを酸化シリコン膜を成膜するためのターゲットとして用いること
ができる。
この場合において、処理室内の残留水分を除去しつつ絶縁層４５７を成膜することが好ま
しい。絶縁層４５７に水素、水酸基、及び／又は水分が含まれないようにするためである
。クライオポンプを用いて排気した成膜室は、例えば、水素分子や、水（Ｈ２Ｏ）など水
素原子を含む化合物等が排気されるため、当該成膜室で成膜し絶縁層４５７に含まれる不
純物の濃度を低減できる。
絶縁層４５７を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物など
の不純物が、１ｐｐｍ以下、好ましくは、１０ｐｐｂ以下まで除去された高純度ガスを用
いることが好ましい。
また、絶縁層４５７は積層構造でもよく、例えば、基板４５０側から窒化シリコン層、窒
化酸化シリコン層、窒化アルミニウム層、窒化酸化アルミニウム層などの窒化物絶縁層と
、上記酸化物絶縁層との積層構造としてもよい。
例えば、酸化シリコン層と基板との間に水素及び水分が除去された高純度窒素を含むスパ
ッタガスを導入しシリコンターゲットを用いて窒化シリコン層を成膜する。この場合にお
いても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層を成
膜することが好ましい。
次いで、絶縁層４５７上に、導電膜を成膜する。導電膜の材料としては、Ａｌ、Ｃｒ、Ｃ
ｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金
か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム
、ジルコニウム、ベリリウム、イットリウムのいずれか一または複数から選択された材料
を用いてもよい。また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例
えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層す
る２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上に
Ｔｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル
（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム
）、Ｓｃ（スカンジウム）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、
もしくは窒化膜を用いてもよい。本実施の形態では導電膜としてスパッタリング法により
膜厚１５０ｎｍのチタン膜を形成する。その後、第１のフォトリソグラフィ工程により導
電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層又はドレイ
ン電極層４６５ａ１、４６５ａ２を形成した後、レジストマスクを除去する（図８（Ａ）
参照。）。ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２は断面図では分断さ
れて示されているが、図７（Ａ）に示すように、一部が円環状の連続した膜である。なお
、形成されたソース電極層又はドレイン電極層４６５ａ１、４６５ａ２の端部はテーパ形
状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。
次いで、膜厚２ｎｍ以上２００ｎｍ以下、例えば、５ｎｍ以上３０ｎｍ以下の酸化物半導
体膜を成膜する。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応
じて適宜厚みを選択すればよい。本実施の形態では、酸化物半導体膜としてＩｎ－Ｇａ－
Ｚｎ－Ｏ系酸化物半導体ターゲットを用いてスパッタリング法により成膜する。
酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分
を除去しつつ水素及び水分が除去されたスパッタガスを導入し、ターゲットを用いて基板
４５０上に成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用
いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーション
ポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラ
ップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、
水素分子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合
物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃
度を低減できる。また、酸化物半導体膜成膜時に基板を加熱してもよい。
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物な
どの不純物が、１ｐｐｍ以下、好ましくは、１０ｐｐｂ以下まで除去された高純度ガスを
用いることが好ましい。
成膜条件の一例としては、基板温度室温、基板とターゲットの間との距離を１１０ｍｍ、
圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃ
ｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が適用される。
次に、酸化物半導体膜を第２のフォトリソグラフィ工程により島状の酸化物半導体層４６
２に加工する（図８（Ｂ）参照。）。本実施の形態では、エッチング液として燐酸と酢酸
と硝酸を混ぜた溶液を用いたウェットエッチング法により、酸化物半導体膜を島状の酸化
物半導体層４６２に加工する。
本実施の形態では、酸化物半導体層４６２に、第１の加熱処理を行う。第１の加熱処理の
温度は、４００℃以上７５０℃以下とし、基板４５０の歪み点が７５０℃以下の場合には
４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基
板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を
行った後、大気に触れることなく、室温まで温度を下げ、酸化物半導体層への水や水素の
混入を防ぎ、酸化物半導体層を得る。この第１の加熱処理によって酸化物半導体層４６２
の脱水化及び／または脱水素化を行うことができる。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。例えば、第１の加熱処理として、６５０℃～７０
０℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を
移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用
いると短時間での高温加熱処理が可能となる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。
また、酸化物半導体層４６２は、第１の加熱処理の条件、またはその材料によっては、結
晶化し、微結晶膜または多結晶膜となる場合もある。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
なお、以上では、酸化物半導体層に対する脱水化、及び／または脱水素化の効果を奏する
加熱処理は、酸化物半導体層４６２の形成直後におこなう例を示したが、酸化物半導体層
成膜後であれば、酸化物半導体層上にさらにソース電極層又はドレイン電極層４６５ｂを
積層させた後、ソース電極層又はドレイン電極層４６５ｂ上にゲート絶縁層４５２を形成
した後、のいずれで行っても良い。
次いで、絶縁層４５７及び酸化物半導体層４６２上に、導電膜を成膜し、第３のフォトリ
ソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って
ソース電極層又はドレイン電極層４６５ｂ、配線層４６８を形成した後、レジストマスク
を除去する（図８（Ｃ）参照。）。ソース電極層又はドレイン電極層４６５ｂ、配線層４
６８はソース電極層又はドレイン電極層４６５ａ１、４６５ａ２と同様な材料及び工程で
形成すればよい。
本実施の形態ではソース電極層又はドレイン電極層４６５ｂ、配線層４６８としてスパッ
タリング法により膜厚１５０ｎｍのチタン膜を形成する。本実施の形態では、ソース電極
層又はドレイン電極層４６５ａ１、４６５ａ２とソース電極層又はドレイン電極層４６５
ｂに同じチタン膜を用いる例のため、ソース電極層又はドレイン電極層４６５ａ１、４６
５ａ２とソース電極層又はドレイン電極層４６５ｂとはエッチングにおいて選択比がとれ
ない。よって、ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２が、ソース電極
層又はドレイン電極層４６５ｂのエッチング時にエッチングされないように、酸化物半導
体層４６２に覆われないソース電極層又はドレイン電極層４６５ａ２上に配線層４６８を
設けている。ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２とソース電極層又
はドレイン電極層４６５ｂとにエッチング工程において高い選択比を有する異なる材料を
用いる場合には、エッチング時にソース電極層又はドレイン電極層４６５ａ２を保護する
配線層４６８は必ずしも設けなくてもよい。
なお、導電膜のエッチングの際に、酸化物半導体層４６２は一部がエッチングされること
もある。酸化物半導体層４６２が必要以上に除去されないようにそれぞれの材料及びエッ
チング条件を適宜調節する。
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層４６２にはＩｎ－Ｇａ
－Ｚｎ－Ｏ系酸化物半導体を用いているので、エッチャントとしてアンモニア過水（３１
重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いる。
なお、第２のフォトリソグラフィ工程では、酸化物半導体層４６２は一部のみがエッチン
グされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層又
はドレイン電極層４６５ｂ、配線層４６８を形成するためのレジストマスクをインクジェ
ット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスク
を使用しないため、製造コストを低減できる。
次いで、絶縁層４５７、酸化物半導体層４６２、ソース電極層又はドレイン電極層４６５
ａ１、４６５ａ２、ソース電極層又はドレイン電極層４６５ｂ上にゲート絶縁層４５２を
形成する。
ゲート絶縁層４５２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコ
ン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウ
ム層を単層で又は積層して形成することができる。なお、ゲート絶縁層４５２中に水素が
極力含まれないようにするためには、スパッタリング法でゲート絶縁層４５２を成膜する
ことが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲッ
トとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、
酸素及びアルゴンの混合ガスを用いて行う。
ゲート絶縁層４５２は、ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２、ソー
ス電極層又はドレイン電極層４６５ｂ側から酸化シリコン層と窒化シリコン層を積層した
構造とすることもできる。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、
酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気
下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン層を形成する。
次いで、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行ってゲート絶縁層４５２の一部を除去して、配線層４３８に達する開口４２３を
形成する（図８（Ｄ）参照。）。図示しないが開口４２３の形成時にソース電極層又はド
レイン電極層４６５ｂに達する開口を形成してもよい。本実施の形態では、ソース電極層
又はドレイン電極層４６５ｂへの開口はさらに層間絶縁層を積層した後に形成し、電気的
に接続する配線層を開口に形成する例とする。
次に、ゲート絶縁層４５２、及び開口４２３上に導電膜を形成した後、第５のフォトリソ
グラフィ工程によりゲート電極層４６１（４６１ａ、４６１ｂ）、配線層４６４を形成す
る。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをイン
クジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート電極層４６１（４６１ａ、４６１ｂ）、配線層４６４の材料は、モリブデン
、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウ
ム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成す
ることができる。
本実施の形態ではゲート電極層４６１（４６１ａ、４６１ｂ）、配線層４６４としてスパ
ッタリング法により膜厚１５０ｎｍのチタン膜を形成する。図８（Ｅ）では、ゲート電極
層４６１（４６１ａ、４６１ｂ）は離れたように示されているが、図７（Ａ）で示される
ように、ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２とソース電極層又はド
レイン電極層４６５ｂの間に円環状に生じる空隙部分に重なるように、形成される。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では
、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。また、第２の加熱処理は、
薄膜トランジスタ４６０上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１０
０℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえ
して行ってもよい。また、この加熱処理を、酸化物絶縁層の形成前に、減圧下で行っても
よい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
以上の工程で、水素、水分、水素化物、水酸化物の濃度が低減された酸化物半導体層４６
２を有する薄膜トランジスタ４６０を作製することができる（図８（Ｅ）参照。）。薄膜
トランジスタ４６０は、実施の形態１の画素部１００８の各画素に用いる薄膜トランジス
タに用いることができる。
また、薄膜トランジスタ４６０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けて
もよい。なお、図示しないが、ゲート絶縁層４５２、保護絶縁層や平坦化絶縁層にソース
電極層又はドレイン電極層４６５ｂに達する開口を形成し、その開口に、ソース電極層又
はドレイン電極層４６５ｂと電気的に接続する配線層を形成する。
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去すること
で、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより
酸化物半導体膜の安定化を図ることができる。
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する液晶表示装置の表示部
を構成する複数の画素において、オフ電流を低減することができる。そのため、保持容量
で電圧を保持できる期間を長く取ることができ、静止画等を表示する際の低消費電力化を
図ることができる液晶表示装置とすることができる。また静止画の表示をする際制御信号
を停止することにより低消費電力化を図ることができる。また静止画と動画像との切り替
えを誤動作なく行うことができる。本実施の形態ではチャネルを円形とし、また、ソース
電極層とドレイン電極層とを異なる層を用いて形成することによって、チャネル長を短く
、かつ、チャネル幅をより大きくできる。このように、比較的、狭い面積でもチャネル幅
の大きな薄膜トランジスタを形成できるので、大きな電流のスイッチングができる。また
、チャネル幅は大きいが、高純度化した酸化物半導体を使用しているので、オフ電流が極
めて小さいという特徴を有する。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本実施の形態の薄膜トランジスタを、図９を用いて説明する。本実施の形態は、本明細書
で開示する液晶表示装置に適用できる薄膜トランジスタの他の例を示す。なお、実施の形
態２と同一部分又は同様な機能を有する部分、及び工程は、実施の形態２と同様とすれば
よく、その繰り返しの説明は省略する。また同じ箇所の詳細な説明も省略する。本実施の
形態で示す薄膜トランジスタ４２５、４２６は、実施の形態１の画素部１００８の各画素
に用いる薄膜トランジスタに用いることができる。
図９（Ａ）（Ｂ）に薄膜トランジスタの断面構造の一例を示す。図９（Ａ）（Ｂ）に示す
薄膜トランジスタ４２５、４２６は、酸化物半導体層を導電層とゲート電極層とで挟んだ
構造の薄膜トランジスタの一つである。
また、図９（Ａ）（Ｂ）において、基板はシリコン基板を用いており、シリコン基板４２
０上に設けられた絶縁層４２２上に薄膜トランジスタ４２５、４２６がそれぞれ設けられ
ている。
図９（Ａ）において、シリコン基板４２０上に設けられた絶縁層４２２と絶縁層４０７と
の間に少なくとも酸化物半導体層４１２全体と重なるように導電層４２７が設けられてい
る。
なお、図９（Ｂ）は、絶縁層４２２と絶縁層４０７との間の導電層が、導電層４２４のよ
うにエッチングにより加工され、酸化物半導体層４１２の少なくともチャネル領域を含む
一部と重なる例である。
導電層４２７、４２４は後工程で行われる加熱処理温度に耐えられる金属材料であればよ
く、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ク
ロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）から選ばれた元素、または上述
した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素
を成分とする窒化物などを用いることができる。また、単層構造でも積層構造でもよく、
例えばタングステン層単層、又は窒化タングステン層とタングステン層との積層構造など
を用いることができる。
また、導電層４２７、４２４は、電位が薄膜トランジスタ４２５、４２６のゲート電極層
４１１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させるこ
ともできる。また、導電層４２７、４２４の電位がＧＮＤ、０Ｖという固定電位であって
もよい。
導電層４２７、４２４によって、薄膜トランジスタ４２５、４２６の電気特性を制御する
ことができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態は、本明細書で開示する液晶表示装置に適用できる薄膜トランジスタの例を
示す。
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図１０を
用いて説明する。
図１０（Ａ）乃至（Ｅ）に薄膜トランジスタの断面構造の一例を示す。図１０（Ａ）乃至
（Ｅ）に示す薄膜トランジスタ３９０は、ボトムゲート構造の一つであり逆スタガ型薄膜
トランジスタともいう。
また、薄膜トランジスタ３９０はシングルゲート構造の薄膜トランジスタを用いて説明す
るが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも作製することができる。
以下、図１０（Ａ）乃至（Ｅ）を用い、基板３９４上に薄膜トランジスタ３９０を作製す
る工程を説明する。
まず、絶縁表面を有する基板３９４上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層３９１を形成する。形成されたゲート電極層の端部はテーパ形状
であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、レジスト
マスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成
するとフォトマスクを使用しないため、製造コストを低減できる。
絶縁表面を有する基板３９４に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。
例えば、基板３９４としてガラス基板を用いる場合には、後の加熱処理の温度が高い場合
には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、ア
ルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどの
ガラス材料が用いられている。なお、酸化ホウ酸と比較して酸化バリウム（ＢａＯ）を多
く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯ
を多く含むガラス基板を用いることが好ましい
なお、基板３９４としては、上記のガラス基板以外に、セラミック基板、石英基板、サフ
ァイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラス基板などを用
いることができる。また、プラスチック基板等も適宜用いることができる。
下地膜となる絶縁膜を基板３９４とゲート電極層３９１との間に設けてもよい。下地膜は
、基板３９４からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
また、ゲート電極層３９１の材料は、モリブデン、チタン、クロム、タンタル、タングス
テン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とす
る合金材料を用いて、単層で又は積層して形成することができる。
例えば、ゲート電極層３９１の２層の積層構造としては、アルミニウム層上にモリブデン
層が積層された２層の積層構造、銅層上にモリブデン層を積層した２層構造、銅層上に窒
化チタン層若しくは窒化タンタルを積層した２層構造、窒化チタン層とモリブデン層とを
積層した２層構造、又は窒化タングステン層とタングステン層とを積層した２層構造とす
ることが好ましい。３層の積層構造としては、タングステン層または窒化タングステンと
、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金と、窒化チタンまた
はチタン層とを積層した積層とすることが好ましい。なお、透光性を有する導電膜を用い
てゲート電極層を形成することもできる。透光性を有する導電膜としては、透光性導電性
酸化物等をその例に挙げることができる。
次いで、ゲート電極層３９１上にゲート絶縁層３９７を形成する。
ゲート絶縁層３９７は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコ
ン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウ
ム層を単層で又は積層して形成することができる。なお、ゲート絶縁層３９７中に水素が
極力含まれないようにするためには、スパッタリング法でゲート絶縁層３９７を成膜する
ことが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲッ
トとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、
酸素及びアルゴンの混合ガスを用いて行う。
ゲート絶縁層３９７は、ゲート電極層３９１側から窒化シリコン層と酸化シリコン層を積
層した構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法に
より膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し
、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸
化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、例えば、膜厚１００ｎｍのゲート絶縁
層とする。
また、ゲート絶縁層３９７、酸化物半導体膜３９３に水素、水酸基及び水分がなるべく含
まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲ
ート電極層３９１が形成された基板３９４、又はゲート絶縁層３９７までが形成された基
板３９４を予備加熱し、基板３９４に吸着した水素、水分などの不純物を脱離し排気する
ことが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは
１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプ
が好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、
酸化物絶縁層３９６の成膜前であれば、図１０（Ｃ）に示すソース電極層３９５ａ及びド
レイン電極層３９５ｂまで形成した基板３９４にも同様に行ってもよい。
次いで、ゲート絶縁層３９７上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以
上３０ｎｍ以下の酸化物半導体膜３９３をスパッタリング法により成膜する（図１０（Ａ
）参照。）。
なお、酸化物半導体膜３９３をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層３９７の表面に付着してい
るゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、
アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板付近にプラズマを形成
して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素な
どを用いてもよい。
酸化物半導体膜３９３は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａ
ｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ
－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－
Ｏ系、Ｚｎ－Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜３９３
をＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲットを用いてスパッタリング法により成膜
する。具体的には、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏ
ｌ％］（すなわち、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ％］）を用いる。他に
も、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ％］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２
［ａｔｏｍ％］の組成比を有するターゲットを用いることもできる。なお、酸化物半導体
ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下で
ある。充填率の高い酸化物半導体ターゲットを用いることにより、成膜した酸化物半導体
膜は緻密な膜となる。また、酸化物半導体膜３９３は、希ガス（代表的にはアルゴン）雰
囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてス
パッタリング法により形成することができる。また、ターゲットには、ＳｉＯ２を２重量
％以上１０重量％以下含むターゲットを用いて成膜を行ってもよい。
減圧状態に保持された処理室内に基板を保持し、基板を室温又は４００℃未満の温度に加
熱する。そして、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガ
スを導入し、上記ターゲットを用いて基板３９４上に酸化物半導体膜３９３を成膜する。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子、水（Ｈ２Ｏ
）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気される
ため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。また
、クライオポンプにより処理室内に残留する水分を除去しながらスパッタ成膜を行うこと
で、酸化物半導体膜３９３を成膜する際の基板温度は室温から４００℃未満とすることが
できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティ
クル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、直
流電源を用いるＤＣスパッタリング法、さらにパルス的にバイアスを与えるパルスＤＣス
パッタリング法がある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、
ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置を用いてもよい。多元
スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバー
で複数種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲス
パッタリング法を用いるスパッタ装置を用いてもよい。
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガ
ス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法
や、成膜中に基板にも電圧をかけるバイアススパッタリング法を用いてもよい。
次いで、酸化物半導体膜を第２のフォトリソグラフィ工程により島状の酸化物半導体層３
９９に加工する（図１０（Ｂ）参照。）。また、島状の酸化物半導体層３９９を形成する
ためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジ
ェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート絶縁層３９７にコンタクトホールを形成する場合、その工程は酸化物半導体
層３９９の形成時に行うことができる。
なお、ここでの酸化物半導体膜３９３のエッチングは、ドライエッチングでもウェットエ
ッチングでもよく、両方を用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、ア
ンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）な
どを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体に含まれるインジウム等の
材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層３９９及びゲー
ト絶縁層３９７の表面に付着しているレジスト残渣などを除去することが好ましい。
次いで、ゲート絶縁層３９７、及び酸化物半導体層３９９上に、導電膜を形成する。導電
膜をスパッタリング法や真空蒸着法で形成すればよい。導電膜の材料としては、Ａｌ、Ｃ
ｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とす
る合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネ
シウム、ジルコニウム、ベリリウム、イットリウムのいずれか一または複数から選択され
た材料を用いてもよい。また、金属導電膜は、単層構造でも、２層以上の積層構造として
もよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン
膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さら
にその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）
、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ
（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素を単数、又は複数組み合わせた膜
、合金膜、もしくは窒化膜を用いてもよい。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層３９５ａ、ドレイン電極層３９５ｂを形成した後、レジスト
マスクを除去する（図１０（Ｃ）参照。）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いる。酸化物半導体層３９９上で隣り合うソース電極層の下
端部とドレイン電極層の下端部との間隔幅によって後に形成される薄膜トランジスタのチ
ャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数
ｎｍ～数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅ
ｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超
紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される薄膜トラ
ンジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路
の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図るこ
とができる。
なお、導電膜のエッチングの際に、酸化物半導体層３９９は除去されないようにそれぞれ
の材料及びエッチング条件を適宜調節する。
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層３９９にはＩｎ－Ｇａ
－Ｚｎ－Ｏ系酸化物半導体を用いたので、エッチャントとしてアンモニア過水（アンモニ
ア、水、過酸化水素水の混合液）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層３９９は一部のみがエッチン
グされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層３
９５ａ、ドレイン電極層３９５ｂを形成するためのレジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
また、レジストマスクを除去した後は、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプ
ラズマ処理によって露出している酸化物半導体層３９９の表面に付着した吸着水などを除
去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
次に、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層として酸化物絶縁層
３９６を形成する（図１０（Ｄ）参照。）。前記プラズマ処理を行った場合は、プラズマ
処理後に酸化物半導体層３９９を大気にさらすことなく、連続して酸化物絶縁層３９６を
形成してもよい。なお、本実施の形態では、酸化物半導体層３９９がソース電極層３９５
ａ、ドレイン電極層３９５ｂと重ならない領域において、酸化物半導体層３９９と酸化物
絶縁層３９６とが接するように形成する。
本実施の形態では、島状の酸化物半導体層３９９、ソース電極層３９５ａ、ドレイン電極
層３９５ｂまで形成された基板３９４を室温又は１００℃未満の温度に加熱し、水素及び
水分が除去された高純度酸素を含むスパッタガスを導入しシリコン半導体のターゲットを
用いて、欠陥を含む酸化シリコン層を成膜し、酸化物絶縁層３９６とする。
例えば、純度が６Ｎであり、ボロンがドープされたシリコンターゲット（抵抗値０．０１
Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ－Ｓ間距離）を８９ｍｍ、圧力０．
４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣ
スパッタリング法により成膜する。膜厚は３００ｎｍとする。なお、シリコンターゲット
に代えて石英（好ましくは合成石英）を酸化シリコン膜を成膜するためのターゲットとし
て用いることができる。なお、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガ
スを用いて行う。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３９６を成膜すること
が好ましい。酸化物半導体層３９９及び酸化物絶縁層３９６に水素、水酸基、及び／又は
水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子や、水（Ｈ２
Ｏ）など水素原子を含む化合物を含む化合物等が排気されるため、当該成膜室で成膜した
酸化物絶縁層３９６に含まれる不純物の濃度を低減できる。
なお、酸化物絶縁層３９６として、酸化シリコン層に代えて、酸化窒化シリコン層、酸化
アルミニウム層、または酸化窒化アルミニウム層などを用いることもできる。
さらに、酸化物絶縁層３９６の形成後、酸化物絶縁層３９６と酸化物半導体層３９９とを
接した状態で１００℃乃至４００℃で加熱処理を行ってもよい。本実施の形態における酸
化物絶縁層３９６は欠陥を多く含むため、この加熱処理によって酸化物半導体層３９９中
に含まれる水素、水分、水酸基又は水素化物などの不純物を酸化物絶縁層３９６に拡散さ
せ、酸化物半導体層３９９中に含まれる該不純物をより低減させることができる。
以上の工程で、水素、水分、水酸基、及び／又は水素化物の濃度が低減された酸化物半導
体層３９２を有する薄膜トランジスタ３９０を形成することができる（図１０（Ｅ）参照
。）。
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去すること
で、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより
酸化物半導体膜の安定化を図ることができる。
酸化物絶縁層上に保護絶縁層を設けてもよい。本実施の形態では、保護絶縁層３９８を酸
化物絶縁層３９６上に形成する。保護絶縁層３９８としては、窒化シリコン膜、窒化酸化
シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いる。
保護絶縁層３９８として、酸化物絶縁層３９６まで形成された基板３９４を１００℃～４
００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入
しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても
、酸化物絶縁層３９６と同様に、処理室内の残留水分を除去しつつ保護絶縁層３９８を成
膜することが好ましい。
保護絶縁層３９８を形成する場合、保護絶縁層３９８の成膜時に１００℃～４００℃に基
板３９４を加熱することで、酸化物半導体層中に含まれる水素、及び／または水分を酸化
物絶縁層に拡散させることができる。この場合上記酸化物絶縁層３９６の形成後に加熱処
理を行わなくてもよい。
酸化物絶縁層３９６として酸化シリコン層を形成し、保護絶縁層３９８として窒化シリコ
ン層を積層する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシ
リコンターゲットを用いて成膜することができる。先に酸素を含むエッチングガスを導入
して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次に
エッチングガスを窒素を含むエッチングガスに切り替えて同じシリコンターゲットを用い
て窒化シリコン層を成膜する。酸化シリコン層と窒化シリコン層とを大気に曝露せずに連
続して形成することができるため、酸化シリコン層表面に水素や水分などの不純物が吸着
することを防止することができる。この場合、酸化物絶縁層３９６として酸化シリコン層
を形成し、保護絶縁層３９８として窒化シリコン層を積層した後、酸化物半導体層中に含
まれる水素若しくは水分を酸化物絶縁層に拡散させるための加熱処理（温度１００℃乃至
４００℃）を行うとよい。
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以
下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよ
いし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの
降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層の形成前
に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができ
る。この加熱処理によって、ノーマリーオフ（ｎチャネル型トランジスタの場合、しきい
値電圧が正の値となること）となる薄膜トランジスタを得ることができる。よって液晶表
示装置の信頼性を向上できる。
また、ゲート絶縁層上にチャネル形成領域とする酸化物半導体層を成膜するに際し、反応
雰囲気中の残留水分を除去することで、該酸化物半導体層中の水素及び水素化物の濃度を
低減することができる。
上記の工程は、液晶表示パネル、エレクトロルミネセンス表示パネル、電子インクを用い
た表示装置などのバックプレーン（薄膜トランジスタが形成された基板）の製造に用いる
ことができる。上記の工程は、４００℃以下の温度で行われるため、厚さが１ｍｍ以下で
、一辺が１ｍを超えるガラス基板を用いる製造工程にも適用することができる。また、４
００℃以下の処理温度で全ての工程を行うことができるので、表示パネルを製造するため
に多大なエネルギーを消費しないで済む。
以上のようにして作製された、酸化物半導体層を用いる薄膜トランジスタにおいてはオフ
電流を低減することができる。そのため、このような薄膜トランジスタを液晶表示装置の
表示部を構成する複数の画素に用いることによって、保持容量で電圧を保持できる期間を
長く取ることができ、静止画等を表示する際の低消費電力化を図ることができる液晶表示
装置とすることができる。また静止画の表示をする際制御信号を停止することにより低消
費電力化を図ることができる。また静止画と動画像との切り替えを誤動作なく行うことが
できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を図１１を用
いて説明する。
本実施の形態は、本明細書で開示する液晶表示装置に適用できる薄膜トランジスタの他の
例を示す。本実施の形態で示す薄膜トランジスタ３１０は、実施の形態１の画素部１００
８の各画素に用いる薄膜トランジスタに用いることができる。
図１１（Ａ）乃至（Ｅ）に薄膜トランジスタの断面構造の一例を示す。図１１（Ａ）乃至
（Ｅ）に示す薄膜トランジスタ３１０は、ボトムゲート構造の一つであり逆スタガ型薄膜
トランジスタともいう。
また、薄膜トランジスタ３１０はシングルゲート構造の薄膜トランジスタを用いて説明し
たが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
以下、図１１（Ａ）乃至（Ｅ）を用い、基板３００上に薄膜トランジスタ３１０を作製す
る工程を説明する。
まず、絶縁表面を有する基板３００上に導電膜を成膜した後、第１のフォトリソグラフィ
工程によりゲート電極層３１１を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
絶縁表面を有する基板３００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。
例えば、基板３００としてガラス基板を用いる場合には、後の加熱処理の温度が高い場合
には、歪み点が７３０℃以上のものを用いると良い。ガラス基板には、例えば、アルミノ
シリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス
材料が用いられている。なお、酸化ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ま
せることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く
含むガラス基板を用いることが好ましい
なお、基板３００としては、上記のガラス基板以外に、セラミック基板、石英基板、サフ
ァイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラス基板などを用
いることができる。
下地膜となる絶縁膜を基板３００とゲート電極層３１１との間に設けてもよい。下地膜は
、基板３００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、
窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により
形成することができる。
また、ゲート電極層３１１の材料は、モリブデン、チタン、クロム、タンタル、タングス
テン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とす
る合金材料を用いて、単層で又は積層して形成することができる。
例えば、ゲート電極層３１１の２層の積層構造としては、アルミニウム層上にモリブデン
層が積層された２層の積層構造、銅層上にモリブデン層を積層した２層の積層構造、銅層
上に窒化チタン層若しくは窒化タンタルを積層した２層の積層構造、窒化チタン層とモリ
ブデン層とを積層した２層の積層構造、又は窒化タングステン層とタングステン層との２
層の積層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒
化タングステンと、アルミニウムと珪素の合金またはアルミニウムとチタンの合金と、窒
化チタンまたはチタン層とを積層した積層とすることが好ましい。
次いで、ゲート電極層３１１上にゲート絶縁層３０２を形成する。
ゲート絶縁層３０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層、窒化酸化珪素層、又は酸化アルミニウム層を単層で又は
積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用
いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。ゲート絶縁層３０２の膜
厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２
００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎ
ｍ以下の第２のゲート絶縁層の積層とする。
本実施の形態では、ゲート絶縁層３０２としてプラズマＣＶＤ法により膜厚１００ｎｍ以
下の酸化窒化珪素層を形成する。
次いで、ゲート絶縁層３０２上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以
上３０ｎｍ以下の酸化物半導体膜３３０をスパッタ法により形成する。なお、適用する酸
化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。こ
の段階での断面図が図１１（Ａ）に相当する。
なお、酸化物半導体膜３３０をスパッタ法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁層３０２の表面に付着しているゴミ
を除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを
用いてもよい。
酸化物半導体膜３３０は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａ
ｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ
－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－
Ｏ系、Ｚｎ－Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜３３０
としてＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜す
る。具体的には、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ
％］（すなわち、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ％］）を用いる。他にも
、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ％］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［
ａｔｏｍ％］の組成比を有するターゲットを用いることもできる。なお、酸化物半導体タ
ーゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下であ
る。充填率の高い酸化物半導体ターゲットを用いることにより、成膜した酸化物半導体膜
は緻密な膜となる。また、ターゲットには、ＳｉＯ２を２重量％以上１０重量％以下含ま
せてもよい。
スパッタリングの雰囲気は希ガス（代表的にはアルゴン）、酸素、あるいは希ガスと酸素
の混合雰囲気とすればよい。
酸化物半導体膜３３０を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素
化物などの不純物が、１ｐｐｍ以下、好ましくは、１０ｐｐｂ以下まで除去された高純度
ガスを用いることが好ましい。
スパッタリングは、減圧状態に保持された処理室内に基板を保持し、基板温度を１００℃
以上６００℃以下好ましくは２００℃以上４００℃以下でおこなう。基板を加熱しながら
成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することがで
きる。また、スパッタリングによる損傷が軽減される。そして、処理室内の残留水分を除
去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板
３００上に酸化物半導体膜３３０を成膜する。処理室内の残留水分を除去するためには、
吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、
チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ター
ボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気
した成膜室は、例えば、水素分子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好まし
くは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体
膜に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティ
クル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。
次いで、酸化物半導体膜３３０を第２のフォトリソグラフィ工程により島状の酸化物半導
体層３３１に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクを
インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフ
ォトマスクを使用しないため、製造コストを低減できる。
次いで、酸化物半導体層３３１に第１の加熱処理を行う。この第１の加熱処理によって酸
化物半導体層３３１の脱水化及び／または脱水素化を行うことができる。第１の加熱処理
の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする
。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して
窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、室
温まで温度を下げ、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層３３１を
得る（図１１（Ｂ）参照。）。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
例えば、第１の加熱処理として、６５０℃～７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能と
なる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。
第１の加熱処理の結果、酸化物半導体層３３１中に含まれていた水素等は除去されるが、
同時に酸素欠損も生じるので、ｎ型の半導体（低抵抗化した半導体）となる。また、酸化
物半導体層３３１は、第１の加熱処理の条件、またはその材料によっては、結晶化し、微
結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上、または８０％
以上の微結晶の酸化物半導体膜となる場合もある。また、酸化物半導体層３３１は、第１
の加熱処理の条件、またはその材料によっては、結晶成分を含まない非晶質の酸化物半導
体膜となる場合もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上２
０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場合
もある。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜３３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化、及び／または脱水素化の効果を奏する加熱処理は、酸化
物半導体層成膜後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、ソ
ース電極及びドレイン電極上に保護絶縁膜を形成した後、のいずれで行っても良い。
また、ゲート絶縁層３０２にコンタクトホールを形成する場合、その工程は酸化物半導体
膜３３０あるいは酸化物半導体層３３１に脱水化及び／または脱水素化処理を行う前でも
行った後に行ってもよい。
なお、ここでの酸化物半導体膜のエッチングは、ウェットエッチングに限定されずドライ
エッチングを用いてもよい。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
次いで、ゲート絶縁層３０２、及び酸化物半導体層３３１上に、導電膜を成膜する。導電
膜はスパッタ法や真空蒸着法で形成すればよい。導電膜の材料としては、Ａｌ、Ｃｒ、Ｃ
ｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金
か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム
、ジルコニウム、ベリリウム、イットリウムのいずれか一または複数から選択された材料
を用いてもよい。また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例
えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層す
る２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上に
Ｔｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル
（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム
）、Ｓｃ（スカンジウム）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、
もしくは窒化膜を用いてもよい。
導電膜成膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせ
ることが好ましい。
次に、第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的
にエッチングを行ってソース電極層３１５ａ、ドレイン電極層３１５ｂを形成した後、レ
ジストマスクを除去する（図１１（Ｃ）参照。）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体層３３１上で隣り合うソース電極
層の下端部とドレイン電極層の下端部との間隔幅によって後に形成される薄膜トランジス
タのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合に
は、数ｎｍ～数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉ
ｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行
う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される薄
膜トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり
、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も
図ることができる。
なお、導電膜のエッチングの際に、酸化物半導体層３３１は除去されないようにそれぞれ
の材料及びエッチング条件を適宜調節する。
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層３３１にはＩｎ－Ｇａ
－Ｚｎ－Ｏ系酸化物半導体を用いたので、エッチャントとしてアンモニア過水（アンモニ
ア、水、過酸化水素水の混合液）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層３３１は一部のみがエッチン
グされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層３
１５ａ、ドレイン電極層３１５ｂを形成するためのレジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
また、酸化物半導体層とソース電極層及びドレイン電極層の間に、酸化物導電層を形成し
てもよい。酸化物導電層とソース電極層及びドレイン電極層を形成するための金属層は、
連続成膜が可能である。酸化物導電層はソース領域及びドレイン領域として機能しうる。
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層とソース電極層及び
ドレイン電極層との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図るこ
とができ、トランジスタの高速動作をすることができる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護絶
縁膜となる酸化物絶縁層３１６を形成する。
酸化物絶縁層３１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁
層３１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
酸化物絶縁層３１６に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素
による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルがＮ
型化（低抵抗化）してしまい、寄生チャネルが形成されるおそれがある。よって、酸化物
絶縁層３１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないこ
とが重要である。
本実施の形態では、酸化物絶縁層３１６として膜厚２００ｎｍの酸化珪素膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うこと
ができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いるこ
とができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法に
より酸化珪素を成膜することができる。低抵抗化した酸化物半導体層に接して形成する酸
化物絶縁層３１６は、水分や、水素イオンや、ＯＨ－などの不純物を含まず、これらが外
部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化
窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３１６を成膜すること
が好ましい。酸化物半導体層３３１及び酸化物絶縁層３１６に水素、水酸基、及び／又は
水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層
３１６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３１６を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化
物などの不純物が、１ｐｐｍ以下、好ましくは、１０ｐｐｂ以下まで除去された高純度ガ
スを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（チャネル形成領域）が酸化物絶縁層３１６と接した状態で加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化及び／または脱
水素化のための加熱処理を行ったため低抵抗化した酸化物半導体膜の一部を選択的に酸素
過剰な状態とする。その結果、ゲート電極層３１１と重なるチャネル形成領域３１３はＩ
型となり、ソース電極層３１５ａに重なり、低抵抗な酸化物半導体よりなる高抵抗ソース
領域３１４ａと、ドレイン電極層３１５ｂに重なり、低抵抗な酸化物半導体よりなる高抵
抗ドレイン領域３１４ｂとが自己整合的に形成される。以上の工程で薄膜トランジスタ３
１０が形成される（図１１（Ｄ）参照。）。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への
昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加
熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと
、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸化物
絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができ
る。よって液晶表示装置の信頼性を向上できる。また、酸化物絶縁層に欠陥を多く含む酸
化シリコン層を用いると、この加熱処理によって酸化物半導体層中に含まれる水素、水分
、水酸基又は水素化物などの不純物を酸化物絶縁層に拡散させ、酸化物半導体層中に含ま
れる該不純物をより低減させる効果を奏する。
なお、ドレイン電極層３１５ｂ（及びソース電極層３１５ａ）と重畳した酸化物半導体層
において高抵抗ドレイン領域３１４ｂ（又は高抵抗ソース領域３１４ａ）を形成すること
により、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレ
イン領域３１４ｂを形成することで、ドレイン電極層３１５ｂから高抵抗ドレイン領域３
１４ｂ、チャネル形成領域３１３にかけて、導電性を段階的に変化させうるような構造と
することができる。そのため、ドレイン電極層３１５ｂに高電源電位ＶＤＤを供給する配
線に接続して動作させる場合、ゲート電極層３１１とドレイン電極層３１５ｂとの間に高
電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、
トランジスタの耐圧を向上させた構成とすることができる。
また、酸化物半導体層における高抵抗ソース領域又は高抵抗ドレイン領域は、酸化物半導
体層の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半
導体層の膜厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層の一部、ソ
ース電極層又はドレイン電極層と接する領域及びその近傍が低抵抗化し高抵抗ソース領域
又は高抵抗ドレイン領域が形成され、酸化物半導体層においてゲート絶縁膜に近い領域は
Ｉ型とすることもできる。
酸化物絶縁層３１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を
用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜
方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ－などの不純物を含ま
ず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、
窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などを用いる。本実
施の形態では、保護絶縁層として保護絶縁層３０３を、窒化シリコン膜を用いて形成する
（図１１（Ｅ）参照。）。
本実施の形態では、保護絶縁層３０３として、酸化物絶縁層３１６まで形成された基板３
００を１００℃～４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含む
スパッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。
この場合においても、酸化物絶縁層３１６と同様に、処理室内の残留水分を除去しつつ保
護絶縁層３０３を成膜することが好ましい。
保護絶縁層３０３上に平坦化のための平坦化絶縁層を設けてもよい。
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する液晶表示装置の表示部
を構成する複数の画素において、オフ電流を低減することができる。そのため、保持容量
で電圧を保持できる期間を長く取ることができ、静止画等を表示する際の低消費電力化を
図ることができる液晶表示装置とすることができる。また静止画の表示をする際制御信号
を停止することにより低消費電力化を図ることができる。また静止画と動画像との切り替
えを誤動作なく行うことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図１２を
用いて説明する。
本実施の形態は、本明細書で開示する液晶表示装置に適用できる薄膜トランジスタの他の
例を示す。本実施の形態で示す薄膜トランジスタ３６０は、実施の形態１の画素部１００
８の各画素に用いる薄膜トランジスタに用いることができる。
図１２（Ａ）乃至（Ｄ）に薄膜トランジスタのび断面構造の一例を示す。図１２（Ａ）乃
至（Ｄ）に示す薄膜トランジスタ３６０は、チャネル保護型（チャネルストップ型ともい
う）と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
また、薄膜トランジスタ３６０はシングルゲート構造の薄膜トランジスタを用いて説明し
たが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
以下、図１２（Ａ）乃至（Ｄ）を用い、基板３２０上に薄膜トランジスタ３６０を作製す
る工程を説明する。
まず、絶縁表面を有する基板３２０上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりレジストマスクを形成し、それを用いて、導電膜を選択的にエッチングして、
ゲート電極層３６１を形成する。その後、レジストマスクは除去する。なお、レジストマ
スクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成す
るとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート電極層３６１の材料は、モリブデン、チタン、クロム、タンタル、タングス
テン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とす
る合金材料を用いて、単層で又は積層して形成することができる。
次いで、ゲート電極層３６１上にゲート絶縁層３２２を形成する。
本実施の形態では、ゲート絶縁層３２２としてプラズマＣＶＤ法により膜厚１００ｎｍ以
下の酸化窒化珪素層を形成する。
次いで、ゲート絶縁層３２２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形
成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施の
形態では、酸化物半導体膜としてＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲットを用い
てスパッタ法により成膜する。
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜を成膜することが好
ましい。酸化物半導体膜に水素、水酸基又は水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子や、水（Ｈ２
Ｏ）など水素原子を含む化合物を含む化合物等が排気されるため、当該成膜室で成膜した
酸化物半導体膜に含まれる不純物の濃度を低減できる。
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物な
どの不純物が、１ｐｐｍ以下、好ましくは、１０ｐｐｂ以下まで除去された高純度ガスを
用いることが好ましい。
次いで、酸化物半導体層の脱水化及び／または脱水素化を行う。脱水化及び／または脱水
素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以
上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し
、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、
大気に触れることなく、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層３３
２を得る（図１２（Ａ）参照。）。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
次いで、ゲート絶縁層３２２、及び酸化物半導体層３３２上に、酸化物絶縁層を形成した
後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチング
を行って酸化物絶縁層３６６を形成した後、レジストマスクを除去する。
本実施の形態では、酸化物絶縁層３６６として膜厚２００ｎｍの酸化珪素膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うこと
ができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いるこ
とができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法に
より酸化珪素を形成することができる。酸化物半導体層に接して形成する酸化物絶縁層３
６６は、水分や、水素イオンや、ＯＨ－などの不純物を含まず、これらが外部から侵入す
ることをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン
膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３６６を成膜すること
が好ましい。酸化物半導体層３３２及び酸化物絶縁層３６６に水素、水酸基、及び／又は
水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子や、水（Ｈ２
Ｏ）など水素原子を含む化合物を含む化合物等が排気されるため、当該成膜室で成膜した
酸化物絶縁層３６６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３６６を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化
物などの不純物が、１ｐｐｍ以下、好ましくは、１０ｐｐｂ以下まで除去された高純度ガ
スを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。例えば、
窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸
化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３６６と接した状態で加熱され
る。
本実施の形態は、さらに酸化物絶縁層３６６が設けられ一部が露出している酸化物半導体
層３３２を、窒素、不活性ガス雰囲気下、又は減圧下で加熱処理を行う。酸化物絶縁層３
６６によって覆われていない露出された酸化物半導体層３３２の領域は、窒素、不活性ガ
ス雰囲気下、又は減圧下で加熱処理を行うと、低抵抗化することができる。例えば、窒素
雰囲気下で２５０℃、１時間の加熱処理を行う。
酸化物絶縁層３６６が設けられた酸化物半導体層３３２に対する窒素雰囲気下の加熱処理
によって、酸化物半導体層３３２の露出領域は低抵抗化し、抵抗の異なる領域（図１２（
Ｂ）においては斜線領域及び白地領域で示す）を有する酸化物半導体層３６２となる。
次いで、ゲート絶縁層３２２、酸化物半導体層３６２、及び酸化物絶縁層３６６上に、導
電膜を形成した後、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択
的にエッチングを行ってソース電極層３６５ａ、ドレイン電極層３６５ｂを形成した後、
レジストマスクを除去する（図１２（Ｃ）参照。）。
ソース電極層３６５ａ、ドレイン電極層３６５ｂの材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔ
ａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上
述した元素を組み合わせた合金膜等が挙げられる。また、導電膜は、単層構造でも、２層
以上の積層構造としてもよい。
以上の工程を経ることによって、酸化物半導体膜の一部を選択的に酸素過剰な状態とする
。その結果、ゲート電極層３６１と重なるチャネル形成領域３６３は、Ｉ型となり、ソー
ス電極層３６５ａに重なる高抵抗ソース領域３６４ａと、ドレイン電極層３６５ｂに重な
る高抵抗ドレイン領域３６４ｂとが自己整合的に形成される。以上の工程で薄膜トランジ
スタ３６０が形成される。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への
昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加
熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと
、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸化物
絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができ
る。よって液晶表示装置の信頼性を向上できる。
なお、ドレイン電極層３６５ｂ（及びソース電極層３６５ａ）と重畳した酸化物半導体層
において、低抵抗化した酸化物半導体よりなる高抵抗ドレイン領域３６４ｂ（又は高抵抗
ソース領域３６４ａ）を形成することにより、薄膜トランジスタの信頼性の向上を図るこ
とができる。具体的には、高抵抗ドレイン領域３６４ｂを形成することで、ドレイン電極
層から高抵抗ドレイン領域３６４ｂ、チャネル形成領域３６３にかけて、導電性を段階的
に変化させうるような構造とすることができる。そのため、ドレイン電極層３６５ｂに高
電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極層３６１とドレイ
ン電極層３６５ｂとの間に高電圧が印加されても高抵抗ドレイン領域がバッファとなり局
所的な電界集中が生じにくく、トランジスタの耐圧を向上させた構成とすることができる
。
ソース電極層３６５ａ、ドレイン電極層３６５ｂ、酸化物絶縁層３６６上に保護絶縁層３
２３を形成する。本実施の形態では、保護絶縁層３２３を、窒化珪素膜を用いて形成する
（図１２（Ｄ）参照。）。
なお、ソース電極層３６５ａ、ドレイン電極層３６５ｂ、酸化物絶縁層３６６上にさらに
酸化物絶縁層を形成し、該酸化物絶縁層上に保護絶縁層３２３を積層してもよい。
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する液晶表示装置の表示部
を構成する複数の画素において、オフ電流を低減することができる。そのため、保持容量
で電圧を保持できる期間を長く取ることができ、静止画等を表示する際の低消費電力化を
図ることができる液晶表示装置とすることができる。また静止画の表示をする際制御信号
を停止することにより低消費電力化を図ることができる。また静止画と動画像との切り替
えを誤動作なく行うことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
本実施の形態は、本明細書で開示する液晶表示装置に適用できる薄膜トランジスタの他の
例を示す。本実施の形態で示す薄膜トランジスタ３５０は、実施の形態１の画素部１００
８の各画素に用いる薄膜トランジスタに用いることができる。
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図１３を
用いて説明する。
また、薄膜トランジスタ３５０はシングルゲート構造の薄膜トランジスタを用いて説明し
たが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
以下、図１３（Ａ）乃至（Ｄ）を用い、基板３４０上に薄膜トランジスタ３５０を作製す
る工程を説明する。
まず、絶縁表面を有する基板３４０上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層３５１を形成する。本実施の形態では、ゲート電極層３５１とし
て、膜厚１５０ｎｍのタングステン膜を、スパッタ法を用いて形成する。
次いで、ゲート電極層３５１上にゲート絶縁層３４２を形成する。本実施の形態では、ゲ
ート絶縁層３４２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化珪素層を
形成する。
次いで、ゲート絶縁層３４２に、導電膜を形成し、第２のフォトリソグラフィ工程により
導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層３５５ａ
、ドレイン電極層３５５ｂを形成した後、レジストマスクを除去する（図１３（Ａ）参照
。）。
次に酸化物半導体膜３４５を形成する（図１３（Ｂ）参照。）。本実施の形態では、酸化
物半導体膜３４５としてＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲットを用いてスパッ
タ法により成膜する。酸化物半導体膜３４５を第３のフォトリソグラフィ工程により島状
の酸化物半導体層に加工する。
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜３４５を成膜するこ
とが好ましい。酸化物半導体膜３４５に水素、水酸基又は水分が含まれないようにするた
めである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子や、水（Ｈ２
Ｏ）など水素原子を含む化合物を含む化合物等が排気されるため、当該成膜室で成膜した
酸化物半導体膜３４５に含まれる不純物の濃度を低減できる。
酸化物半導体膜３４５を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素
化物などの不純物が、１ｐｐｍ以下、好ましくは、１０ｐｐｂ以下まで除去された高純度
ガスを用いることが好ましい。
次いで、酸化物半導体層の脱水化及び／または脱水素化を行う。脱水化及び／または脱水
素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以
上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し
、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、
大気に触れることなく、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層３４
６を得る（図１３（Ｃ）参照。）。
また、第１の加熱処理として、６５０℃～７００℃の高温に加熱した不活性ガス中に基板
を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中か
ら出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能とな
る。
酸化物半導体層３４６に接する保護絶縁膜となる酸化物絶縁層３５６を形成する。
酸化物絶縁層３５６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁
層３５６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
酸化物絶縁層３５６に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素
による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルがＮ
型化（低抵抗化）してしまい、寄生チャネルが形成されるおそれがある。よって、酸化物
絶縁層３５６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないこ
とが重要である。
本実施の形態では、酸化物絶縁層３５６として膜厚２００ｎｍの酸化珪素膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うこと
ができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いるこ
とができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法に
より酸化珪素を成膜することができる。酸化物半導体層に接して形成する酸化物絶縁層３
５６は、水分や、水素イオンや、ＯＨ－などの不純物を含まず、これらが外部から侵入す
ることをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン
膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３５６を成膜すること
が好ましい。酸化物半導体層３４６及び酸化物絶縁層３５６に水素、水酸基、及び／又は
水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子や、水（Ｈ２
Ｏ）など水素原子を含む化合物を含む化合物等が排気されるため、当該成膜室で成膜した
酸化物絶縁層３５６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３５６を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化
物などの不純物が、１ｐｐｍ以下、好ましくは、１０ｐｐｂ以下まで除去された高純度ガ
スを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（チャネル形成領域）が酸化物絶縁層３５６と接した状態で加熱される。
以上の工程を経ることによって、酸化物半導体膜を酸素過剰な状態とする。その結果、Ｉ
型の酸化物半導体層３５２が形成される。以上の工程で薄膜トランジスタ３５０が作製さ
れる。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への
昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加
熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと
、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸化物
絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができ
る。よって液晶表示装置の信頼性を向上できる。
酸化物絶縁層３５６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を
用いて窒化珪素膜を形成する。本実施の形態では、保護絶縁層として保護絶縁層３４３を
、窒化珪素膜を用いて形成する（図１３（Ｄ）参照。）。
保護絶縁層３４３上に平坦化のための平坦化絶縁層を設けてもよい。
以上のようにして得られた酸化物半導体層を用いる薄膜トランジスタはオフ電流を低減す
ることができる。そのため、これらの薄膜トランジスタを液晶表示装置の表示部を構成す
る複数の画素に用いることによって、保持容量で電圧を保持できる期間を長く取ることが
でき、静止画等を表示する際の低消費電力化を図ることができる液晶表示装置とすること
ができる。また静止画の表示をする際制御信号を停止することによりさらなる低消費電力
化を図ることができる。また静止画と動画像との切り替えを誤動作なく行うことができる
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
本実施の形態では、薄膜トランジスタの作製工程の一部が実施の形態６と異なる例を図１
４に示す。図１４は、図１１と工程が一部異なる点以外は同じであるため、同じ箇所には
同じ符号を用い、同じ箇所の詳細な説明は省略する。
本実施の形態は、本明細書で開示する液晶表示装置に適用できる薄膜トランジスタの他の
例を示す。本実施の形態で示す薄膜トランジスタ３８０は、実施の形態１の画素部１００
８の各画素に用いる薄膜トランジスタに用いることができる。
実施の形態６に従って、基板３７０上にゲート電極層３８１を形成し、第１のゲート絶縁
層３７２ａ、第２のゲート絶縁層３７２ｂを積層する。本実施の形態では、ゲート絶縁層
を２層構造とし、第１のゲート絶縁層３７２ａに窒化物絶縁層を、第２のゲート絶縁層３
７２ｂに酸化物絶縁層を用いる。
酸化絶縁層としては、酸化シリコン層、酸化窒化シリコン層、または酸化アルミニウム層
、又は酸化窒化アルミニウム層などを用いることができる。また、窒化絶縁層としては、
窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム
層などを用いることができる。
本実施の形態では、ゲート電極層３８１側から窒化シリコン層と酸化シリコン層とを積層
した構造とする。第１のゲート絶縁層３７２ａとしてスパッタリング法により膜厚５０ｎ
ｍ以上２００ｎｍ以下（本実施の形態では５０ｎｍ）の窒化シリコン層（ＳｉＮｙ（ｙ＞
０））を形成し、第１のゲート絶縁層３７２ａ上に第２のゲート絶縁層３７２ｂとして膜
厚５ｎｍ以上３００ｎｍ以下（本実施の形態では１００ｎｍ）の酸化シリコン層（ＳｉＯ
ｘ（ｘ＞０））を積層して、例えば、膜厚１５０ｎｍのゲート絶縁層とする。
次に酸化物半導体膜の成膜を行い、酸化物半導体膜をフォトリソグラフィ工程により島状
の酸化物半導体層に加工する。本実施の形態では、酸化物半導体膜としてＩｎ－Ｇａ－Ｚ
ｎ－Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜を成膜することが好
ましい。酸化物半導体膜に水素、水酸基又は水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体
膜に含まれる不純物の濃度を低減できる。
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物な
どの不純物が、１ｐｐｍ以下、好ましくは、１０ｐｐｂ以下まで除去された高純度ガスを
用いることが好ましい。
次いで、酸化物半導体層の脱水化及び／または脱水素化を行う。脱水化及び／または脱水
素化を行う第１の加熱処理の温度は、４００℃以上基板の７５０℃以下、好ましくは４２
５℃以上とする。なお、４２５℃以上であれば加熱処理時間は１時間以下でよいが、４２
５℃未満であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱
処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下にお
いて加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の混入を
防ぎ、酸化物半導体層を得る。その後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス
、又は超乾燥エア（露点が－４０℃以下、好ましくは－６０℃以下）を導入して冷却を行
う。酸素ガスまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい。または、
加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ（９９．９９９９％）
以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素ガスまたはＮ２Ｏガス中
の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用
いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノン
アークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのラ
ンプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲ
ＴＡ装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によっ
て、被処理物を加熱する装置を備えていてもよい。ＧＲＴＡとは高温のガスを用いて加熱
処理を行う方法である。ガスには、アルゴンなどの希ガス、及び／または窒素のような、
加熱処理によって被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６
００℃～７５０℃で数分間加熱処理を行ってもよい。
また、脱水化及び／または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下
、好ましくは２００℃以上３００℃以下の温度で酸素ガスまたはＮ２Ｏガス雰囲気下での
加熱処理を行ってもよい。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
以上の工程を経ることによって酸化物半導体膜全体を酸素過剰な状態とすることで、高抵
抗化、即ちＩ型化させる。よって、全体がＩ型化した酸化物半導体層３８２を得る。
次いで、酸化物半導体層３８２上に、フォトリソグラフィ工程によりレジストマスクを形
成し、選択的にエッチングを行ってソース電極層３８５ａ、ドレイン電極層３８５ｂを形
成し、スパッタ法で酸化物絶縁層３８６を成膜する。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３８６を成膜すること
が好ましい。酸化物半導体層３８２及び酸化物絶縁層３８６に水素、水酸基、及び／又は
水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子や、水（Ｈ２
Ｏ）など水素原子を含む化合物を含む化合物等が排気されるため、当該成膜室で成膜した
酸化物絶縁層３８６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３８６を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化
物などの不純物が、１ｐｐｍ以下、好ましくは、１０ｐｐｂ以下まで除去された高純度ガ
スを用いることが好ましい。
以上の工程で、薄膜トランジスタ３８０を作製することができる。
次いで、薄膜トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下
、または窒素ガス雰囲気下で加熱処理（好ましくは１５０℃以上３５０℃未満）を行って
もよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
また、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への
昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加
熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと
、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸化物
絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができ
る。よって液晶表示装置の信頼性を向上できる。
酸化物絶縁層３８６上に保護絶縁層３７３を形成する。本実施の形態では、保護絶縁層３
７３として、スパッタリング法を用いて膜厚１００ｎｍの窒化珪素膜を成膜する。
窒化物絶縁層からなる保護絶縁層３７３及び第１のゲート絶縁層３７２ａは、水分や、水
素や、水素化物、水酸化物などの不純物を含まず、これらが外部から侵入することをブロ
ックする効果がある。
従って、保護絶縁層３７３形成後の製造プロセスにおいて、外部からの水分などの不純物
の侵入を防ぐことができる。また、液晶表示装置としてデバイスが完成した後にも長期的
に、外部からの水分などの不純物の侵入を防ぐことができデバイスの長期信頼性を向上す
ることができる。
また、窒化物絶縁層からなる保護絶縁層３７３と、第１のゲート絶縁層３７２ａとの間に
設けられる絶縁層を除去し、保護絶縁層３７３と、第１のゲート絶縁層３７２ａとが接す
る構造としてもよい。
従って、酸化物半導体層中の水分や、水素や、水素化物、水酸化物などの不純物を低減し
、かつ該不純物の混入を防止し、酸化物半導体層中の不純物濃度を低く維持することがで
きる。
保護絶縁層３７３上に平坦化のための平坦化絶縁層を設けてもよい。
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する液晶表示装置の表示部
を構成する複数の画素において、オフ電流を低減することができる。そのため、保持容量
で電圧を保持できる期間を長く取ることができ、静止画等を表示する際の低消費電力化を
図ることができる液晶表示装置とすることができる。また静止画の表示をする際制御信号
を停止することにより低消費電力化を図ることができる。また静止画と動画像との切り替
えを誤動作なく行うことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１０）
本実施の形態は、本明細書で開示する液晶表示装置に適用できる薄膜トランジスタの他の
例を示す。本実施の形態で示す薄膜トランジスタは、実施の形態１の薄膜トランジスタ１
０５として用いることができる実施の形態２乃至８の薄膜トランジスタに適用することが
できる。
本実施の形態では、ゲート電極層、ソース電極層及びドレイン電極層に透光性を有する導
電材料を用いる例を示す。従って、他は上記実施の形態と同様に行うことができ、上記実
施の形態と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する
。また同じ箇所の詳細な説明は省略する。
例えば、ゲート電極層、ソース電極層、ドレイン電極層の材料として、可視光に対して透
光性を有する導電材料、例えばＩｎ－Ｓｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ
－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－
Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ
系、Ｚｎ－Ｏ系の金属酸化物を適用することができ、膜厚は５０ｎｍ以上３００ｎｍ以下
の範囲内で適宜選択する。ゲート電極層、ソース電極層、ドレイン電極層に用いる金属酸
化物の成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク
放電イオンプレーティング法や、スプレー法を用いる。また、スパッタリング法を用いる
場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、透光
性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う加熱
処理の際に結晶化してしまうのを抑制することが好ましい。
なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー
（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ－ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ
）を用いた分析により評価するものとする。
また、薄膜トランジスタが配置される画素には、画素電極層、またはその他の電極層（容
量電極層など）や、その他の配線層（容量配線層など）に可視光に対して透光性を有する
導電膜を用いると、高開口率を有する表示装置を実現することができる。勿論、画素に存
在するゲート絶縁層、酸化物絶縁層、保護絶縁層、平坦化絶縁層も可視光に対して透光性
を有する膜を用いることが好ましい。
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５～１００
％である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用
いてもよい。可視光に対して半透明とは可視光の透過率が５０～７５％であることを指す
。
薄膜トランジスタに透光性を持たせると、開口率を向上させることができる。特に１０イ
ンチ以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表示画像
の高精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。
また、薄膜トランジスタの構成部材に透光性を有する膜を用いることで、広視野角を実現
するため、１画素を複数のサブピクセルに分割しても高い開口率を実現することができる
。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとることができ、表示
領域の面積を十分に確保することができる。例えば、一つの画素内に２～４個のサブピク
セルを有する場合、薄膜トランジスタが透光性を有するため、開口率を向上させることが
できる。また、薄膜トランジスタの構成部材と同工程で同材料を用いて保持容量を形成す
ると、保持容量も透光性とすることができるため、さらに開口率を向上させることができ
る。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１１）
液晶表示装置の一形態に相当する液晶表示パネルの外観及び断面について、図１５を用い
て説明する。図１５は、第１の基板４００１上に形成された薄膜トランジスタ４０１０、
４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によ
って封止した、パネルの平面図であり、図１５（Ｂ）は、図１５（Ａ）または図１５（Ｃ
）のＭ－Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワ
イヤボンディング法、或いはＴＡＢ法などを用いることができる。図１５（Ａ）は、ＣＯ
Ｇ法により信号線駆動回路４００３を実装する例であり、図１５（Ｃ）は、ＴＡＢ法によ
り信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図１５（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０４１、４０４
２、４０２０、４０２１が設けられている。
薄膜トランジスタ４０１０、４０１１は、実施の形態２乃至９のいずれか一の薄膜トラン
ジスタを適宜用いることができ、同様な工程及び材料で形成することができる。薄膜トラ
ンジスタ４０１０、４０１１の酸化物半導体層は水素や水が低減されている。従って、薄
膜トランジスタ４０１０、４０１１は信頼性の高い薄膜トランジスタである。本実施の形
態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタであ
る。
絶縁層４０２１上において、駆動回路用の薄膜トランジスタ４０１１の酸化物半導体層の
チャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸
化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後にお
ける薄膜トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、
導電層４０４０は、電位が薄膜トランジスタ４０１１のゲート電極層と同じでもよいし、
異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層
４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０のソ
ース電極層又はドレイン電極層と電気的に接続されている。そして液晶素子４０１３の対
向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向
電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する
。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁
層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を
挟持している。
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることがで
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フ
ィルムを用いることができる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続され
る。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０
３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４０
０５に含有させる。
液晶材料は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘
電性液晶、反強誘電性液晶等を用いる。これらの液晶材料は、条件により、コレステリッ
ク相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。ま
た配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって
引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損
を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
特に、酸化物半導体層を用いる薄膜トランジスタは、静電気の影響により薄膜トランジス
タの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体
層を用いる薄膜トランジスタを有する液晶表示装置にブルー相の液晶材料を用いることは
より効果的である。
また、液晶材料の固有抵抗は、１×１０１２Ω・ｃｍ以上であり、好ましくは１×１０１
３Ω・ｃｍを超えていることであり、さらに好ましくは１×１０１４Ω・ｃｍを超えてい
ることが好ましい要件となる。なお、当該液晶材料を用いて液晶セルを構成した場合の抵
抗は、配向膜及びシール材からの不純物が混入する可能性もあり、１×１０１１Ω・ｃｍ
以上であり、より好ましくは１×１０１２Ω・ｃｍを超えていることが好ましい要件とな
る。また、本明細書における固有抵抗の値は、２０℃で測定した値とする。
液晶材料の固有抵抗が大きいほど液晶材料を介して漏れる電荷を減らすことができ、液晶
素子の動作状態を保持する電圧が経時的に低下する現象を緩和できる。その結果、保持期
間を長くとれるため、信号の書き込みを行う頻度を低減でき、表示装置の低消費電力化を
図ることができる。
なお透過型液晶表示装置の他に、半透過型液晶表示装置又は反射型液晶表示装置でも適用
できる。また、本実施の形態の表示装置は、液晶表示装置に限定されず、表示素子として
エレクトロルミネッセンス素子（ＥＬ素子ともいう）などの発光素子を用いたＥＬ表示装
置であってもよい。
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素
子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。ま
た、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や
作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとし
て機能する遮光膜を設けてもよい。
薄膜トランジスタ４０１１、４０１０上には、酸化物半導体層に接して絶縁層４０４１が
形成されている。絶縁層４０４１は実施の形態２で示した酸化物絶縁層４１６と同様な材
料及び方法で形成すればよい。ここでは、絶縁層４０４１として、実施の形態２を用いて
スパッタリング法により酸化シリコン層を形成する。また、絶縁層４０４１上に接して保
護絶縁層４０４２を形成する。また、保護絶縁層４０４２は実施の形態２で示した保護絶
縁層４０３と同様に形成すればよく、例えば窒化シリコン膜を用いることができる。また
、保護絶縁層４０４２上に薄膜トランジスタ起因の表面凹凸を低減するため平坦化絶縁膜
として機能する絶縁層４０２１で覆う構成となっている。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４０２１を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、Ｓ
ＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スク
リーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター
、ナイフコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニ
ールを兼ねることで効率よく液晶表示装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、インジウム錫酸化物（ＩＴＯ）、酸化イン
ジウムに酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）
、酸化インジウムに酸化珪素（ＳｉＯ２）を混合した導電材料、有機インジウム、有機ス
ズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛
酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、な
どの透光性を有する透光性の導電性材料を用いることができる。または反射型の液晶表示
装置において、透光性を有する必要がない、または反射性を有する必要がある場合は、タ
ングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、
バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃ
ｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（
Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複
数種を用いて形成することができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層
及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図１５においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
また、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学
部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用
いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが表示される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
また、薄膜トランジスタは静電気などにより破壊されやすいため、さらに画素部または駆
動回路と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を
用いた非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走査
線入力端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護回
路を配設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され、
画素トランジスタなどが破壊されないように構成されている。そのため、保護回路にはサ
ージ電圧が印加されたときに、共通配線に電荷を逃がすように構成する。また、保護回路
は、走査線、信号線または容量バス線と共通配線との間に並列に配置された非線形素子に
よって構成されている。非線形素子は、ダイオードのような二端子素子及び／又はトラン
ジスタのような三端子素子で構成される。例えば、画素部の薄膜トランジスタと同じ工程
で形成することも可能であり、例えばゲート端子とドレイン端子を接続することによりダ
イオードと同様の特性を持たせることができる。
また、液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰ
Ｓ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌ
ｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌ
ｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅ
ｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒ
ｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃ
ｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などを用いることができる。
このように、本明細書に開示される液晶表示装置としては、特に限定されず、ＴＮ液晶、
ＯＣＢ液晶、ＳＴＮ液晶、ＶＡ液晶、ＥＣＢ型液晶、ＧＨ液晶、高分子分散型液晶、ディ
スコティック液晶などを用いることができるが、中でもノーマリーブラック型の液晶パネ
ル、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置とすることが好まし
い。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄ
ｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎ
ｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いること
ができる。
また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液
晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、
電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。
また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に
分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる
方法を用いることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１２）
本実施の形態においては、上記実施の形態で説明した液晶表示装置を具備する電子機器の
例について説明する。
図１６（Ａ）は携帯型遊技機であり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、接続端子９６３６、記録媒体読込部９６７２、等を有することがで
きる。図１６（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデ
ータを読み出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共
有する機能、等を有することができる。なお、図１６（Ａ）に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
図１６（Ｂ）はデジタルカメラであり、筐体９６３０、表示部９６３１、スピーカ９６３
３、操作キー９６３５、接続端子９６３６、シャッターボタン９６７６、受像部９６７７
、等を有することができる。図１６（Ｂ）に示すテレビ受像機能付きデジタルカメラは、
静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する
機能、アンテナから様々な情報を取得する機能、撮影した画像、又はアンテナから取得し
た情報を保存する機能、撮影した画像、又はアンテナから取得した情報を表示部に表示す
る機能、等を有することができる。なお、図１６（Ｂ）に示すテレビ受像機能付きデジタ
ルカメラが有する機能はこれに限定されず、様々な機能を有することができる。
図１６（Ｃ）はテレビ受像器であり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、接続端子９６３６、等を有することができる。図１６（Ｃ）に示す
テレビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して
表示に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能、等を有す
ることができる。なお、図１６（Ｃ）に示すテレビ受像機が有する機能はこれに限定され
ず、様々な機能を有することができる。
図１７（Ａ）はコンピュータであり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、接続端子９６３６、ポインティングデバイス９６８１、外部接続ポ
ート９６８０等を有することができる。図１７（Ａ）に示すコンピュータは、様々な情報
（静止画、動画、テキスト画像など）を表示部に表示する機能、様々なソフトウェア（プ
ログラム）によって処理を制御する機能、無線通信又は有線通信などの通信機能、通信機
能を用いて様々なコンピュータネットワークに接続する機能、通信機能を用いて様々なデ
ータの送信又は受信を行う機能、等を有することができる。なお、図１７（Ａ）に示すコ
ンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
次に、図１７（Ｂ）は携帯電話であり、筐体９６３０、表示部９６３１、スピーカ９６３
３、操作キー９６３５、マイクロフォン９６３８等を有することができる。図１７（Ｂ）
に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、
カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又
は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を
有することができる。なお、図１７（Ｂ）に示した携帯電話が有する機能はこれに限定さ
れず、様々な機能を有することができる。
次に、図１７（Ｃ）は電子ペーパー（Ｅ－ｂｏｏｋともいう）であり、筐体９６３０、表
示部９６３１、操作キー９６３５等を有することができる。図１７（Ｃ）に示した電子ペ
ーパーは、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー
、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する
機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有すること
ができる。なお、図１７（Ｃ）に示した電子ペーパーが有する機能はこれに限定されず、
様々な機能を有することができる。
本実施の形態において述べた電子機器は、表示部を構成する複数の画素において、オフ電
流を低減することができる。そのため、保持容量で電圧を保持できる期間を長く取ること
ができ、静止画等を表示する際の低消費電力化を図ることができる液晶表示装置を具備す
る電子機器とすることができる。また静止画の表示をする際制御信号を停止することによ
り低消費電力化を図ることができる。また静止画と動画像との切り替えを誤動作なく行う
ことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１３）
本実施の形態では、酸化物半導体を用いたボトムゲート型のトランジスタの動作原理につ
いて説明する。
図１９は、酸化物半導体を用いた逆スタガ型の絶縁ゲート型トランジスタの断面図である
。ゲート電極（Ｇ１）上にゲート絶縁膜（ＧＩ１）を介して酸化物半導体層（ＯＳ）が設
けられ、その上にソース電極（Ｓ）及びドレイン電極（Ｄ）が設けられている。さらに、
ソース電極（Ｓ）及びドレイン電極（Ｄ）上に第２のゲート絶縁膜（ＧＩ２）と、その上
に第２のゲート電極（Ｇ２）を設けた構造となっている。Ｇ２は接地電位に保たれている
。
以下では、エネルギーバンド図を用いて説明するが、ここで示すエネルギーバンド図は理
解しやすくするために可能な限り簡略化しており、厳密なものではないことを断っておく
。図２０は、図１９に示すＡ－Ａ’断面におけるエネルギーバンド図（模式図）である。
図２０（Ａ）はゲート、ソースおよびドレインの間の電圧を等電位（ＶＤ＝０Ｖ）とした
場合を示し、図２０（Ｂ）はソースに対しゲートとドレインに正の電位（ＶＤ＞０）を加
えた場合を示す。
図２１は、図１９におけるＢ－Ｂ’の断面におけるエネルギーバンド図（模式図）である
。図２１（Ａ）はゲート（Ｇ１）に正の電位（＋ＶＧ）が印加された状態であり、ソース
とドレイン間にキャリア（電子）が流れるオン状態を示している。また、図２１（Ｂ）は
、ゲート（Ｇ１）に負の電位（－ＶＧ）が印加された状態であり、オフ状態（少数キャリ
アは流れない）である場合を示す。
図２２は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係
を示す。
金属は縮退しているため、伝導帯とフェルミ準位とは一致する。一方、従来の酸化物半導
体は一般的にｎ型であり、その場合のフェルミ準位（Ｅｆ）は、バンドギャップ中央に位
置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物
半導体において水素はドナーでありｎ型化する一つの要因であることが知られている。
これに対して本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除
去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによ
り真性（Ｉ型）とし、又は実質的に真性型としたものである。すなわち、不純物を添加し
てＩ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化された
Ｉ型（真性半導体）又はそれに近づけることを特徴としている。そうすることにより、フ
ェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は
４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕
事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属－酸化物半導
体界面において、電子に対してショットキー型の障壁は形成されない。
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、両
者が接触すると図２０（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
図２０（Ｂ）において黒丸（●）は電子を示し、ゲート及びドレインに正の電位が印加さ
れると、電子はバリア（ｈ）をこえて酸化物半導体に注入され、ドレインに向かって流れ
る。この場合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが
、正のドレイン電圧が印加された場合には、電圧印加のない図２０（Ａ）のバリアの高さ
すなわちバンドギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。
このとき酸化物半導体に注入された電子は、図２１（Ａ）で示すように酸化物半導体中を
流れる。また、図２１（Ｂ）において、ゲート電極（Ｇ１）に負の電位（逆バイアス）が
印加されると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼ
ロに近い値となる。
例えば、上記のように絶縁ゲート型トランジスタのチャネル幅Ｗが１×１０４μｍでチャ
ネル長が３μｍの素子であっても、オフ電流が１０－１３Ａ以下であり、サブスレッショ
ルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）が得られる
。
なお、シリコン半導体の真性キャリア密度は１．４５×１０１０／ｃｍ３（３００Ｋ）で
あり、室温においてもキャリアが存在している。これは、室温においても、熱励起キャリ
アが存在していることを意味している。実用的にはリン又はホウ素などの不純物が添加さ
れたシリコンウエハが使用される。また、いわゆる真性シリコンウエハと言っても、意図
的に制御できない不純物が存在するので、実際には１×１０１４／ｃｍ３以上のキャリア
がシリコン半導体に存在し、これがソース－ドレイン間の伝導に寄与する。さらに、シリ
コン半導体のバンドギャップは１．１２ｅＶであるので、シリコン半導体を用いたトラン
ジスタは温度に依存してオフ電流が大きく変動することとなる。
従って、単にバンドギャップの広い酸化物半導体をトランジスタに適用するのではなく、
酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、キ
ャリア密度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３以下となるよ
うにすることで、実用的な動作温度で熱的に励起されるキャリアを排除して、ソース側か
ら注入されるキャリアのみによってトランジスタを動作させることができる。それにより
、オフ電流を１×１０－１３［Ａ］以下にまで下げると共に、温度変化によってオフ電流
がほとんど変化しない極めて安定に動作するトランジスタを得ることができる。
本発明の技術思想は、酸化物半導体中に、更に加えることをせずに逆に不本意に存在する
水、水素という不純物を除去することにより、酸化物半導体自体を高純度化することにあ
る。すなわち、ドナー準位を構成する水または水素を除去することにより、更に酸素欠損
を除去するために酸素を十分に供給することにより、酸化物半導体自体を高純度化するこ
とを特徴としている。
酸化物半導体は成膜直後ですら１０２０／ｃｍ３のレベルの水素がＳＩＭＳ（二次イオン
質量分析）で観察される。このドナー準位という不純物を作る水または水素を意図的に除
去し、更に水または水素の除去に伴い同時に減少してしまう酸素（酸化物半導体の成分の
一つ）を酸化物半導体に加えることにより、酸化物半導体を高純度化し、電気的にＩ型（
真性）半導体とすることを技術思想の一つとしている。
結果として、水素の量は少なければ少ないほど良く、酸化物半導体中のキャリアも少なけ
れば少ないほど良い。酸化物半導体は、絶縁ゲート型トランジスタに用いる場合に半導体
としてのキャリアを意図的に有するというよりも、逆に酸化物半導体のキャリアは無くし
てしまい、半導体としてはキャリアを通過させる通路としての意味を与えた、いわゆる高
純度化したＩ型（真性）半導体である。
その結果、酸化物半導体中にキャリアが無い、または極めて少なくさせることにより、絶
縁ゲート型トランジスタのオフ電流が少なくなるというのが本発明の一態様における技術
思想である。すなわち、その指標として水素は１×１０１６／ｃｍ３以下、またキャリア
密度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３以下が求められる。
本発明の技術思想的には、ゼロまたはゼロに近いことが理想である。
また結果として、酸化物半導体は通路（パス）として機能し、酸化物半導体自体がキャリ
アを有さない、または極めて少ないように高純度化したＩ型（真性）とし、キャリアはソ
ース側となる電極より供給される。供給の程度は、酸化物半導体の電子親和力χ、フェル
ミレベル、理想的には真性フェルミレベルと一致したフェルミレベル、及びソース、ドレ
インの電極の仕事関数、より導かれる、バリアハイト（障壁高さ）で決められる。
このため、オフ電流は少なければ少ないほど良く、１～１０Ｖの間のいずれかのドレイン
電圧を印加しての絶縁ゲート型トランジスタ特性において、単位チャネル幅あたりの電流
が１００ａＡ／μｍ（すなわち、測定される電流を薄膜トランジスタのチャネル幅（単位
：μｍ）で除した数値）以下、好ましくは１０ａＡ／μｍ以下、さらに好ましくは１ａＡ
／μｍ以下であることを特徴の一つとしている。
（実施の形態１４）
本実施の形態では、評価用素子（ＴＥＧとも呼ぶ）を用いたオフ電流の測定値について以
下に説明する。
図２３にＬ／Ｗ＝３μｍ／５０μｍの薄膜トランジスタを２００個並列に接続し、Ｌ／Ｗ
＝３μｍ／１００００μｍの薄膜トランジスタの初期特性を示す。また、上面図を図２４
（Ａ）に示し、その一部を拡大した上面図を図２４（Ｂ）に示す。図２４（Ｂ）の点線で
囲んだ領域がＬ／Ｗ＝３μｍ／５０μｍ、Ｌｏｖ＝１．５μｍの１段分の薄膜トランジス
タである。薄膜トランジスタの初期特性を測定するため、基板温度を室温とし、ソース－
ドレイン間電圧（以下、ドレイン電圧またはＶｄという）を１０Ｖとし、ソース－ゲート
間電圧（以下、ゲート電圧またはＶｇという）を－２０Ｖ～＋２０Ｖまで変化させたとき
のソース－ドレイン電流（以下、ドレイン電流またはＩｄという）の変化特性、すなわち
Ｖｇ－Ｉｄ特性を測定した。なお、図２３では、Ｖｇを－２０Ｖ～＋５Ｖまでの範囲で示
している。
図２３に示すようにチャネル幅Ｗが１００００μｍの薄膜トランジスタは、Ｖｄが１Ｖ及
び１０Ｖにおいてオフ電流は１×１０－１３［Ａ］以下となっており、測定機（半導体パ
ラメータ・アナライザ、Ａｇｉｌｅｎｔ ４１５６Ｃ；Ａｇｉｌｅｎｔ社製）の分解能（
１００ｆＡ）以下となっている。
測定した薄膜トランジスタの作製方法について説明する。
まず、ガラス基板上に下地層として、ＣＶＤ法により窒化珪素層を形成し、窒化珪素層上
に酸化窒化珪素層を形成した。酸化窒化珪素層上にゲート電極層としてスパッタ法により
タングステン層を形成した。ここで、タングステン層を選択的にエッチングしてゲート電
極層を形成した。
次に、ゲート電極層上にゲート絶縁層としてＣＶＤ法により厚さ１００ｎｍの酸化窒化珪
素層を形成した。
次に、ゲート絶縁層上に、スパッタ法によりＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲ
ット（モル数比で、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を用いて、厚さ５０
ｎｍの酸化物半導体層を形成した。ここで、酸化物半導体層を選択的にエッチングし、島
状の酸化物半導体層を形成した。
次に、酸化物半導体層をクリーンオーブンにて窒素雰囲気下、４５０℃、１時間の第１の
熱処理を行った。
次に、酸化物半導体層上にソース電極層及びドレイン電極層としてチタン層（厚さ１５０
ｎｍ）をスパッタ法により形成した。ここで、ソース電極層及びドレイン電極層を選択的
にエッチングし、１つの薄膜トランジスタのチャネル長Ｌが３μｍ、チャネル幅Ｗが５０
μｍとし、２００個を並列とすることで、Ｌ／Ｗ＝３μｍ／１００００μｍとなるように
した。
次に、酸化物半導体層に接するように保護絶縁層としてリアクティブスパッタ法により酸
化珪素層を膜厚３００ｎｍで形成した。ここで、保護層である酸化珪素層を選択的にエッ
チングし、ゲート電極層、ソース電極層及びドレイン電極層上に開口部を形成した。その
後、窒素雰囲気下、２５０℃で１時間、第２の熱処理を行った。
そして、Ｖｇ－Ｉｄ特性を測定する前に１５０℃、１０時間の加熱を行った。
以上の工程により、ボトムゲート型の薄膜トランジスタを作製した。
図２３に示すように薄膜トランジスタが、１×１０－１３［Ａ］程度であるのは、上記作
製工程において酸化物半導体層中における水素濃度を十分に低減できたためである。酸化
物半導体層中の水素濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。なお、酸化物
半導体層中の水素濃度の値は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ
Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で得られたものである。
また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体を用いる例を示したが、特に限定されず、他
の酸化物半導体材料、例えば、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ
－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｏ系、
Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系などを用い
ることができる。また、酸化物半導体材料として、ＡｌＯｘを２．５～１０ｗｔ％混入し
たＩｎ－Ａｌ－Ｚｎ－Ｏ系や、ＳｉＯｘを２．５～１０ｗｔ％混入したＩｎ－Ｚｎ－Ｏ系
を用いることもできる。
また、キャリア測定機で測定される酸化物半導体層のキャリア密度は、１×１０１４／ｃ
ｍ３未満、好ましくは１×１０１２／ｃｍ３以下である。即ち、酸化物半導体層のキャリ
ア密度は、限りなくゼロに近くすることができる。
また、薄膜トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可
能であり、回路の動作速度を高速化でき、オフ電流値が極めて小さいため、さらに低消費
電力化も図ることができる。
また、薄膜トランジスタのオフ状態において、酸化物半導体層は絶縁体とみなせて回路設
計を行うことができる。
続いて、本実施の形態で作製した薄膜トランジスタに対してオフ電流の温度特性を評価し
た。温度特性は、薄膜トランジスタが使われる最終製品の耐環境性や、性能の維持などを
考慮する上で重要である。当然ながら、変化量が小さいほど好ましく、製品設計の自由度
が増す。
温度特性は、恒温槽を用い、－３０、０、２５、４０、６０、８０、１００、及び１２０
℃のそれぞれの温度で薄膜トランジスタを形成した基板を一定温度とし、ドレイン電圧を
６Ｖ、ゲート電圧を－２０Ｖ～＋２０Ｖまで変化させてＶｇ－Ｉｄ特性を取得した。
図２５（Ａ）に示すのは、上記それぞれの温度で測定したＶｇ－Ｉｄ特性を重ね書きした
ものであり、点線で囲むオフ電流の領域を拡大したものを図２５（Ｂ）に示す。図中の矢
印で示す右端の曲線が－３０℃、左端が１２０℃で取得した曲線で、その他の温度で取得
した曲線は、その間に位置する。オン電流の温度依存性はほとんど見られない。一方、オ
フ電流は拡大図の図２５（Ｂ）においても明かであるように、ゲート電圧が－２０Ｖ近傍
を除いて、全ての温度で測定機の分解能近傍の１×１０－１２［Ａ］以下となっており、
温度依存性も見えていない。すなわち、１２０℃の高温においても、オフ電流が１×１０
－１２［Ａ］以下を維持しており、チャネル幅Ｗが１００００μｍであることを考慮する
と、オフ電流が非常に小さいことがわかる。
上記のように高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）を用いた薄膜トラ
ンジスタは、オフ電流の温度依存性がほとんど現れない。これは、図１９のバンド図で示
すように、酸化物半導体が高純度化されることによって、導電型が限りなく真性型に近づ
き、フェルミ準位が禁制帯の中央に位置するため、温度依存性を示さなくなると言える。
また、これは、酸化物半導体のバンドギャップが３ｅＶ以上であり、熱励起キャリアが極
めて少ないことにも起因する。また、ソース領域及びドレイン領域は縮退した状態にある
のでやはり温度依存性が現れない要因となっている。薄膜トランジスタの動作は、縮退し
たソース領域から酸化物半導体に注入されたキャリアによるものがほとんどであり、キャ
リア密度の温度依存性がないことから上記特性（オフ電流の温度依存性無し）を説明する
ことができる。
このようにオフ電流値が極めて小さい薄膜トランジスタを用いて、表示装置などを作製し
た場合、オフ電流値が小さくほとんどリークがないため、表示データを保持する時間を長
くすることができる。
本実施例では、上記実施の形態で説明した図１の液晶表示装置を実際に作製し、静止画の
表示の際、画像信号の保持特性に関し評価した結果について説明する。
まず、画素部に設けられる複数の画素の上面レイアウト図について、基板上に形成した薄
膜トランジスタ等の素子を裏面側から撮影した写真図を図２７に示す。
図２７に示す画素の写真からは、矩形状の画素が設けられており、ゲート線２７０１及び
信号線２７０２が直交して設けられている様子がわかる。またゲート線２７０１と平行な
位置に容量線２７０３が設けられている様子がわかる。また、ゲート線２７０１及び容量
線２７０３と、信号線２７０２とが重畳する領域には、寄生容量を減らすために別途絶縁
膜を設けており、図２７ではコブ状の形で視認される。また本実施例で示す液晶表示装置
では、透過型の液晶表示装置について示しており、Ｒ（赤）のカラーフィルター２７０４
Ｒ、Ｇ（緑）のカラーフィルター２７０４Ｇ、Ｂ（青）のカラーフィルター２７０４Ｂが
確認される。また図２７では、ゲート線２７０１により制御される領域に、透光性を有す
る半導体層として酸化物半導体であるＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜が設けられてお
り、薄膜トランジスタを形成している。
また図２８には、上記実施の形態による静止画表示の際、図２７に示す各画素の、時間の
経過に応じた、輝度変化についてのグラフを示す。
図２８からもわかるように、図２７の画素の上面レイアウトの場合、画像信号の保持期間
が１分程度とできることがわかる。そのため、静止画表示の際、定期的に同じ画像信号を
供給する動作（図中、ｒｅｆｒｅｓｈ）をして一定の輝度を保持するようにすればよい。
その結果、駆動回路部を構成するトランジスタに電圧が印加される時間が大幅に削減する
ことができる。駆動回路の経時劣化を大幅に遅らせることができるため、液晶表示装置の
信頼性が向上するといった効果が得られる。
本実施例では、上記実施の形態で説明した図１の液晶表示装置を、実施例１とは別の構成
にて実際に作製し、静止画の表示の際、画像信号の保持特性に関し評価した結果について
説明する。
まず、画素部に設けられる複数の画素の上面レイアウト図について、基板上に形成した薄
膜トランジスタ等の素子を裏面側から撮影した写真図を図２９に示す。
図２９に示す画素の写真からは、矩形状の画素が設けられており、ゲート線２９０１及び
信号線２９０２が直交して設けられている様子がわかる。またゲート線２９０１と平行な
位置に容量線２９０３が設けられている様子がわかる。また、ゲート線２９０１及び容量
線２９０３と、信号線２９０２とが重畳する領域には、寄生容量を減らすために別途絶縁
膜を設けており、図２９ではコブ状の形で視認される。また本実施例で示す液晶表示装置
では、反射型の液晶表示装置について示しており、Ｒ（赤）のカラーフィルターに重畳し
た反射電極２９０４Ｒ、Ｇ（緑）のカラーフィルターに重畳した反射電極２９０４Ｇ、Ｂ
（青）のカラーフィルターに重畳した反射電極２９０４Ｂが確認される。また図２９では
、ゲート線２９０１により制御される領域に、透光性を有する半導体層として酸化物半導
体であるＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜が設けられており、薄膜トランジスタを形成
している。
また図３０には、上記実施の形態による静止画表示の際、図２９に示す各画素の時間の経
過に応じた、輝度変化についてのグラフを示す。
図３０からもわかるように、図２９の画素の上面レイアウトの場合、画像信号の保持期間
が実施例１と同様に、１分程度とできることがわかる。そのため、静止画表示の際、定期
的に同じ画像信号を供給する動作（図中、ｒｅｆｒｅｓｈ）をして一定の輝度を保持する
ようにすればよい。その結果、駆動回路部を構成するトランジスタに電圧が印加される時
間が大幅に削減することができる。駆動回路の経時劣化を大幅に遅らせることができるた
め、液晶表示装置の信頼性が向上するといった効果が得られる。
本実施例では、上記実施の形態で説明した図１の液晶表示装置を、実施例１及び実施例２
とは別の構成にて実際に作製し、静止画の表示の際、画像信号の保持特性に関し評価した
結果について説明する。
まず、画素部に設けられる複数の画素の上面レイアウト図について、基板上に形成した薄
膜トランジスタ等の素子を裏面側から撮影した写真図を図３１に示す。
図３１に示す画素の写真からは、矩形状の画素が設けられており、ゲート線３１０１及び
信号線３１０２が直交して設けられている様子がわかる。またゲート線３１０１と平行な
位置に容量線３１０３が設けられている様子がわかる。また、ゲート線３１０１及び容量
線３１０３と、信号線３１０２とが重畳する領域には、寄生容量を減らすために別途絶縁
膜を設けており、図３１ではコブ状の形で視認される。また本実施例で示す液晶表示装置
では、ポリマー分散型液晶を用いた液晶表示装置について示しており、反射電極３１０４
が確認される。また図３１では、ゲート線３１０１により制御される領域に、透光性を有
する半導体層として酸化物半導体であるＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜が設けられて
おり、薄膜トランジスタを形成している。
また図３２には、上記実施の形態による静止画表示の際、図３１に示す各画素の時間の経
過に応じた、輝度変化についてのグラフを示す。
図３２からもわかるように、図３１の画素の上面レイアウトの場合、ポリマー分散型液晶
自体に画像信号の保持特性を有するため、画像信号の保持期間を実施例１及び実施例２よ
り長くすることができる。そのため、静止画表示の際、定期的に同じ画像信号を供給する
動作の間隔を長くとることができる。その結果、駆動回路部を構成するトランジスタに電
圧が印加される時間が大幅に削減することができる。駆動回路の経時劣化を大幅に遅らせ
ることができるため、液晶表示装置の信頼性が向上するといった効果が得られる。
本実施例では、上記実施の形態で説明した図１の液晶表示装置を、実施例１乃至実施例３
とは別の構成にて実際に作製した結果について説明する。特に本実施例では、上記実施例
１乃至３で説明した画素の上面レイアウト図とは異なる例について説明する。図３３に、
基板上に形成した薄膜トランジスタ等の素子を裏面側から撮影した写真図を示す。
図３３に示す画素の写真からは、矩形状の画素が設けられており、ゲート線３３０１及び
信号線３３０２が直交して設けられている様子がわかる。また実施例１乃至実施例３で説
明した画素の写真とは異なり、容量線を省略した上面レイアウトを示している。また本実
施例で示す液晶表示装置では、透過型の液晶表示装置について示しており、画素電極３３
０４が確認される。また図３３では、ゲート線３３０１により制御される領域に、透光性
を有する半導体層として酸化物半導体であるＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜が設けら
れており、薄膜トランジスタを形成している。
本実施例では、上記実施の形態で説明した図１の液晶表示装置の駆動方法の一例について
説明する。具体的には、ｎチャネル型のトランジスタを複数用いて作製した駆動回路（こ
こでは、図２、図３に示した駆動回路）において、静止画表示及び動画像表示をおこなう
動作、または液晶素子に印加する電圧の再書き込みを行う動作（以下、リフレッシュ動作
ともいう）の際の、駆動回路部への各配線の電位の供給または停止の手順について、図３
４を参照して説明する。図３４は、シフトレジスタに高電源電位（ＶＤＤ）を供給する配
線、低電電源電位（ＶＳＳ）を供給する配線、スタートパルス（ＳＰ）を供給する配線、
及び第１のクロック信号（ＣＫ１）を供給する配線乃至第４のクロック信号（ＣＫ４）を
供給する配線の、期間Ｔ１の前後における電位の変化を示す図である。
本実施例の液晶表示装置では、駆動回路部を常時動作することなく、静止画の表示を行う
ことができる。そのため図３４に示すように、シフトレジスタに対し、高電源電位（ＶＤ
Ｄ）、第１のクロック信号（ＣＫ１）乃至第４のクロック信号（ＣＫ４）、及びスタート
パルス等の制御信号が供給される期間、並びに制御信号が供給されない期間が存在する。
なお図３４に示す期間Ｔ１は、制御信号が供給される期間、すなわち動画像を表示する期
間及びリフレッシュ動作を行う期間に相当する。また図３４に示す期間Ｔ２は、制御信号
が供給されない期間、すなわち静止画を表示する期間に相当する。
図３４において高電源電位（ＶＤＤ）が供給される期間は、期間Ｔ１に限らず、期間Ｔ１
と期間Ｔ２にわたる期間にかけて設けられている。また図３４において、第１のクロック
信号（ＣＫ１）乃至第４のクロック信号（ＣＫ４）が供給される期間は、高電源電位（Ｖ
ＤＤ）が供給された後から、高電源電位（ＶＤＤ）が停止する前までにかけて設けられて
いる。
また図３４に示すように、第１のクロック信号（ＣＫ１）乃至第４のクロック信号（ＣＫ
４）は、期間Ｔ１が始まる前には一旦高電位の信号としてから一定周期のクロック信号の
発振を開始し、期間Ｔ１が終わった後には低電位の信号としてからクロック信号の発振を
終了する構成とすればよい。
上述したように、本実施例の液晶表示装置では、期間Ｔ２ではシフトレジスタに高電源電
位（ＶＤＤ）、第１のクロック信号（ＣＫ１）乃至第４のクロック信号（ＣＫ４）、及び
スタートパルス等の制御信号の供給を停止する。そして、制御信号の供給が停止する期間
においては、各トランジスタの導通または非導通を制御して動作しシフトレジスタより出
力されるパルス信号も停止する。そのため、シフトレジスタにおいて消費される電力及び
当該シフトレジスタによって駆動される画素部において消費される電力を低減することが
可能になる。
なお上述のリフレッシュ動作は、表示される静止画の画質の劣化を生じる可能性があるた
め、定期的に行う必要がある。本実施例の液晶表示装置は、各画素が有する液晶素子に印
加する電圧を制御するスイッチング素子として、上述した酸化物半導体を具備するトラン
ジスタを適用している。これにより、オフ電流を極端に低減することができるため、各画
素が有する液晶素子に印加される電圧の変動を低減することが可能である。つまり静止画
の表示により、シフトレジスタの動作が停止する期間が長期間に渡っても、画質の劣化を
低減することができる。一例としては、当該期間が３分であったとしても表示される静止
画の品質を維持することが可能である。例えば、１秒間に６０回の再書き込みを行う液晶
表示装置と、３分間に１回のリフレッシュ動作を行う液晶表示装置とを比較すると約１／
１００００にまで消費電力を低減することが可能である。
なお、上述の高電源電位（ＶＤＤ）の停止とは、図３４に示すように、低電位電源（Ｖ
ＳＳ）と等電位とすることである、なお、高電源電位（ＶＤＤ）の停止は、高電源電位が
供給される配線の電位を浮遊状態とすることであってもよい。
なお、高電源電位（ＶＤＤ）が供給される配線の電位を増加させる、すなわち期間Ｔ１の
前に低電源電位（ＶＳＳ）より高電源電位（ＶＤＤ）に増加させる際には、当該配線の電
位の変化が緩やかになるように制御することが好ましい。当該配線の電位の変化の勾配が
急峻であると、当該電位の変化がノイズとなり、シフトレジスタから不正パルスが出力さ
れる可能性がある。当該シフトレジスタが、ゲート線駆動回路が有するシフトレジスタで
ある場合、不正パルスは、トランジスタをオンさせる信号となる。そのため、当該不正パ
ルスによって、液晶素子に印加される電圧が変化し、静止画の画像が変化する可能性があ
るためである。上述した内容を鑑み、図３４では、高電源電位（ＶＤＤ）となる信号の立
ち上がりが立ち下がりよりも緩やかになる例について図示している。特に、本実施例の液
晶表示装置においては、画素部において静止画を表示している際に、シフトレジスタに対
する高電源電位（ＶＤＤ）の供給の停止及び再供給が適宜行われる構成となる。つまり、
高電源電位（ＶＤＤ）を供給する配線の電位の変化が、ノイズとして画素部に影響した場
合、当該ノイズは表示画像の劣化に直結する。そのため、本実施例の液晶表示装置におい
ては、当該配線の電位の変化（特に、電位の増加）がノイズとして画素部に侵入しないよ
う制御することが重要となる。
１０００ 液晶表示装置
１００１ 表示パネル
１００２ 信号生成回路
１００３ 記憶回路
１００４ 比較回路
１００５ 選択回路
１００６ 表示制御回路
１００７ 駆動回路部
１００８ 画素部
１０１０ フレームメモリ
１００９Ａ ゲート線駆動回路
１００９Ｂ 信号線駆動回路

Claims (4)

  1. 画素部に画像が表示されている状態を維持しつつ走査線駆動回路の動作を停止する機能を有する液晶表示装置であって、
    前記走査線駆動回路は、パルス信号の前記画素部への出力を制御する機能を有するトランジスタを有し、
    前記トランジスタは、ソースまたはドレインの一方にクロック信号が入力され、ソースまたはドレインの他方に前記走査線駆動回路の出力端子が電気的に接続され、
    前記走査線駆動回路の動作の停止は、
    前記走査線駆動回路へのスタートパルス信号の入力が停止される第１の動作と、
    前記第１の動作の後、前記走査線駆動回路への前記クロック信号の入力が停止される第２の動作と、
    前記走査線駆動回路に電源電位を供給する機能を有する配線が、前記第２の動作の後、高電源電位から低電源電位になる期間を有する第３の動作と、
    を経て行われ、
    前記走査線駆動回路の動作の再開する際には、
    前記走査線駆動回路に電源電位を供給する機能を有する配線を、低電源電位から高電源電位にした後、前記走査線駆動回路への前記クロック信号の入力を再開することを特徴とする表示装置。
  2. 画素部に画像が表示されている状態を維持しつつ走査線駆動回路の動作を停止する機能を有する液晶表示装置であって、
    前記走査線駆動回路は、パルス信号の前記画素部への出力を制御する機能を有するトランジスタを有し、
    前記トランジスタは、ソースまたはドレインの一方にクロック信号が入力され、ソースまたはドレインの他方に前記走査線駆動回路の出力端子が電気的に接続され、かつ、酸化物半導体層にチャネル形成領域を有し、
    前記走査線駆動回路の動作の停止は、
    前記走査線駆動回路へのスタートパルス信号の入力が停止される第１の動作と、
    前記第１の動作の後、前記走査線駆動回路への前記クロック信号の入力が停止される第２の動作と、
    前記走査線駆動回路に電源電位を供給する機能を有する配線が、前記第２の動作の後、高電源電位から低電源電位になる期間を有する第３の動作と、
    を経て行われ、
    前記走査線駆動回路の動作の再開する際には、
    前記走査線駆動回路に電源電位を供給する機能を有する配線を、低電源電位から高電源電位にした後、前記走査線駆動回路への前記クロック信号の入力を再開することを特徴とする表示装置。
  3. 画素部に画像が表示されている状態を維持しつつ走査線駆動回路の動作を停止する機能を有する液晶表示装置であって、
    前記走査線駆動回路は、パルス信号の前記画素部への出力を制御する機能を有するトランジスタを有し、
    前記トランジスタは、ソースまたはドレインの一方にクロック信号が入力され、ソースまたはドレインの他方に前記走査線駆動回路の出力端子が電気的に接続され、
    前記走査線駆動回路の動作の停止は、
    前記走査線駆動回路へのスタートパルス信号の入力が停止される第１の動作と、
    前記第１の動作の後、前記走査線駆動回路への前記クロック信号の入力が停止される第２の動作と、
    前記走査線駆動回路に電源電位を供給する機能を有する配線が、前記第２の動作の後、高電源電位から低電源電位になる期間を有する第３の動作と、
    を経て行われ、
    前記走査線駆動回路の動作の再開する際には、
    前記走査線駆動回路に電源電位を供給する機能を有する配線を、低電源電位から高電源電位にした後、前記走査線駆動回路への前記クロック信号の入力を再開し、
    前記クロック信号の入力を再開した後、前記走査線駆動回路への前記スタートパルス信号の入力を再開することを特徴とする表示装置。
  4. 画素部に画像が表示されている状態を維持しつつ走査線駆動回路の動作を停止する機能を有する液晶表示装置であって、
    前記走査線駆動回路は、パルス信号の前記画素部への出力を制御する機能を有するトランジスタを有し、
    前記トランジスタは、ソースまたはドレインの一方にクロック信号が入力され、ソースまたはドレインの他方に前記走査線駆動回路の出力端子が電気的に接続され、かつ、酸化物半導体層にチャネル形成領域を有し、
    前記走査線駆動回路の動作の停止は、
    前記走査線駆動回路へのスタートパルス信号の入力が停止される第１の動作と、
    前記第１の動作の後、前記走査線駆動回路への前記クロック信号の入力が停止される第２の動作と、
    前記走査線駆動回路に電源電位を供給する機能を有する配線が、前記第２の動作の後、高電源電位から低電源電位になる期間を有する第３の動作と、
    を経て行われ、
    前記走査線駆動回路の動作の再開する際には、
    前記走査線駆動回路に電源電位を供給する機能を有する配線を、低電源電位から高電源電位にした後、前記走査線駆動回路への前記クロック信号の入力を再開し、
    前記クロック信号の入力を再開した後、前記走査線駆動回路への前記スタートパルス信号の入力を再開することを特徴とする表示装置。
JP2021031894A 2009-10-16 2021-03-01 表示装置 Active JP7065223B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022071263A JP7214026B2 (ja) 2009-10-16 2022-04-25 表示装置
JP2023005036A JP7441341B2 (ja) 2009-10-16 2023-01-17 表示装置
JP2024022113A JP7560686B2 (ja) 2009-10-16 2024-02-16 表示装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2009238916 2009-10-16
JP2009238916 2009-10-16
JP2009273913 2009-12-01
JP2009273913 2009-12-01
JP2009278999 2009-12-08
JP2009278999 2009-12-08
JP2019125276A JP6846468B2 (ja) 2009-10-16 2019-07-04 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019125276A Division JP6846468B2 (ja) 2009-10-16 2019-07-04 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022071263A Division JP7214026B2 (ja) 2009-10-16 2022-04-25 表示装置

Publications (2)

Publication Number Publication Date
JP2021099518A JP2021099518A (ja) 2021-07-01
JP7065223B2 true JP7065223B2 (ja) 2022-05-11

Family

ID=43876083

Family Applications (11)

Application Number Title Priority Date Filing Date
JP2010229414A Active JP5882572B2 (ja) 2009-10-16 2010-10-12 液晶表示装置
JP2015023996A Active JP6016957B2 (ja) 2009-10-16 2015-02-10 液晶表示装置
JP2016187930A Withdrawn JP2017021370A (ja) 2009-10-16 2016-09-27 表示装置
JP2017084501A Active JP6229088B2 (ja) 2009-10-16 2017-04-21 液晶表示装置の作製方法
JP2017084503A Withdrawn JP2017167546A (ja) 2009-10-16 2017-04-21 液晶表示装置
JP2018040725A Active JP6553763B2 (ja) 2009-10-16 2018-03-07 表示装置
JP2019125276A Active JP6846468B2 (ja) 2009-10-16 2019-07-04 液晶表示装置
JP2021031894A Active JP7065223B2 (ja) 2009-10-16 2021-03-01 表示装置
JP2022071263A Active JP7214026B2 (ja) 2009-10-16 2022-04-25 表示装置
JP2023005036A Active JP7441341B2 (ja) 2009-10-16 2023-01-17 表示装置
JP2024022113A Active JP7560686B2 (ja) 2009-10-16 2024-02-16 表示装置

Family Applications Before (7)

Application Number Title Priority Date Filing Date
JP2010229414A Active JP5882572B2 (ja) 2009-10-16 2010-10-12 液晶表示装置
JP2015023996A Active JP6016957B2 (ja) 2009-10-16 2015-02-10 液晶表示装置
JP2016187930A Withdrawn JP2017021370A (ja) 2009-10-16 2016-09-27 表示装置
JP2017084501A Active JP6229088B2 (ja) 2009-10-16 2017-04-21 液晶表示装置の作製方法
JP2017084503A Withdrawn JP2017167546A (ja) 2009-10-16 2017-04-21 液晶表示装置
JP2018040725A Active JP6553763B2 (ja) 2009-10-16 2018-03-07 表示装置
JP2019125276A Active JP6846468B2 (ja) 2009-10-16 2019-07-04 液晶表示装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2022071263A Active JP7214026B2 (ja) 2009-10-16 2022-04-25 表示装置
JP2023005036A Active JP7441341B2 (ja) 2009-10-16 2023-01-17 表示装置
JP2024022113A Active JP7560686B2 (ja) 2009-10-16 2024-02-16 表示装置

Country Status (7)

Country Link
US (2) US10061172B2 (ja)
EP (2) EP3244394A1 (ja)
JP (11) JP5882572B2 (ja)
KR (8) KR101933841B1 (ja)
CN (6) CN106200185A (ja)
TW (2) TWI604428B (ja)
WO (1) WO2011046032A1 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102065330B1 (ko) 2009-10-16 2020-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
KR102705608B1 (ko) * 2009-11-13 2024-09-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
CN102648490B (zh) 2009-11-30 2016-08-17 株式会社半导体能源研究所 液晶显示设备、用于驱动该液晶显示设备的方法、以及包括该液晶显示设备的电子设备
KR101840623B1 (ko) * 2009-12-04 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이를 포함하는 전자 기기
CN102640207A (zh) * 2009-12-18 2012-08-15 株式会社半导体能源研究所 液晶显示装置及其驱动方法
WO2011089843A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
KR101750126B1 (ko) * 2010-01-20 2017-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 액정 표시 장치
WO2011125688A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
US9349325B2 (en) 2010-04-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US9697788B2 (en) 2010-04-28 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
ME02474B (me) 2010-05-12 2017-02-20 Radius Health Inc Terapijski režimi
US8698852B2 (en) 2010-05-20 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
EP2621901B1 (en) 2010-09-28 2015-07-29 Radius Health, Inc Selective androgen receptor modulators
US9935622B2 (en) 2011-04-28 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Comparator and semiconductor device including comparator
CN103620483A (zh) * 2011-06-27 2014-03-05 夏普株式会社 液晶驱动装置和液晶显示装置
US10014068B2 (en) 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5974350B2 (ja) * 2011-11-24 2016-08-23 セイコーエプソン株式会社 表示装置、表示装置の制御方法及び制御装置
KR102097171B1 (ko) * 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102119914B1 (ko) * 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9153699B2 (en) 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
US9742378B2 (en) * 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
US9984644B2 (en) * 2012-08-08 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
JP6267902B2 (ja) * 2012-09-21 2018-01-24 株式会社半導体エネルギー研究所 順序回路、表示装置
KR20150085035A (ko) 2012-11-15 2015-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
JP2014130336A (ja) 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
JP6205249B2 (ja) 2012-11-30 2017-09-27 株式会社半導体エネルギー研究所 情報処理装置の駆動方法
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
JP2014209209A (ja) 2013-03-28 2014-11-06 株式会社半導体エネルギー研究所 表示装置
DK3122426T3 (da) 2014-03-28 2023-04-03 Univ Duke Behandling af brystcancer ved anvendelse af selektive østrogenreceptormodulatorer
US9421264B2 (en) 2014-03-28 2016-08-23 Duke University Method of treating cancer using selective estrogen receptor modulators
JP6581825B2 (ja) * 2014-07-18 2019-09-25 株式会社半導体エネルギー研究所 表示システム
JP2016066065A (ja) 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
CN107003582A (zh) 2014-12-01 2017-08-01 株式会社半导体能源研究所 显示装置、包括该显示装置的显示模块以及包括该显示装置或该显示模块的电子设备
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
JP6681780B2 (ja) 2015-05-07 2020-04-15 株式会社半導体エネルギー研究所 表示システムおよび電子機器
KR20160144314A (ko) 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
KR102553553B1 (ko) 2015-06-12 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 및 그 동작 방법 및 전자 기기
KR102485165B1 (ko) * 2015-08-21 2023-01-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
WO2017115208A1 (en) 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device
US10027896B2 (en) 2016-01-15 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Image display system, operation method of the same, and electronic device
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
JP2018013765A (ja) 2016-04-28 2018-01-25 株式会社半導体エネルギー研究所 電子デバイス
US10504204B2 (en) 2016-07-13 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device
CN108109592B (zh) 2016-11-25 2022-01-25 株式会社半导体能源研究所 显示装置及其工作方法
PL3565542T3 (pl) 2017-01-05 2024-07-29 Radius Pharmaceuticals, Inc. Postacie polimorficzne rad1901-2hcl
US10872565B2 (en) 2017-01-16 2020-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2018138590A1 (en) 2017-01-24 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN106842753B (zh) * 2017-03-08 2020-11-10 上海交通大学 一种蓝相液晶器件及其制作方法
CN117560925A (zh) 2017-06-02 2024-02-13 株式会社半导体能源研究所 半导体装置、电子构件及电子设备
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device
KR102518628B1 (ko) * 2018-01-08 2023-04-10 삼성디스플레이 주식회사 표시장치
JP7084770B2 (ja) * 2018-04-27 2022-06-15 株式会社ジャパンディスプレイ 表示装置
KR20210046063A (ko) * 2018-09-12 2021-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US10824216B2 (en) * 2018-12-28 2020-11-03 Intel Corporation Apparatus and methods for reduced computing device power consumption
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
TWI768714B (zh) * 2021-02-17 2022-06-21 奇景光電股份有限公司 頻率鎖定錯誤偵測電路、頻率鎖定錯誤偵測方法和顯示驅動電路
KR20240049341A (ko) * 2021-08-23 2024-04-16 론니 지. 존슨 존슨 주변 열 에너지 변환기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184015A (ja) 1999-12-22 2001-07-06 Seiko Epson Corp 表示装置の駆動方法
JP2008107807A (ja) 2006-09-29 2008-05-08 Semiconductor Energy Lab Co Ltd 液晶表示装置および電子機器
JP2009075542A5 (ja) 2008-03-27 2011-04-14

Family Cites Families (258)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713777A (en) 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US5859443A (en) 1980-06-30 1999-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US5262350A (en) 1980-06-30 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Forming a non single crystal semiconductor layer by using an electric current
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01238073A (ja) 1988-03-18 1989-09-22 Toshiba Corp 発光素子
US5181131A (en) 1988-11-11 1993-01-19 Semiconductor Energy Laboratory Co., Ltd. Power conserving driver circuit for liquid crystal displays
JP2816403B2 (ja) 1988-11-11 1998-10-27 株式会社 半導体エネルギー研究所 液晶表示装置の駆動方法および液晶表示装置
US5070409A (en) * 1989-06-13 1991-12-03 Asahi Kogaku Kogyo Kabushiki Kaisha Liquid crystal display device with display holding device
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2838318B2 (ja) 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
KR940008180B1 (ko) 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06268220A (ja) * 1993-03-17 1994-09-22 Fujitsu Ltd 薄膜トランジスタ
JP3476241B2 (ja) 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
JPH07297406A (ja) * 1994-04-21 1995-11-10 Tdk Corp 縦型薄膜半導体装置
US6943764B1 (en) 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
TW283230B (ja) 1994-08-16 1996-08-11 Handotai Energy Kenkyusho Kk
EP1278177A3 (en) 1994-11-17 2003-03-05 Seiko Epson Corporation Display device and electronic instrument
JP2894229B2 (ja) 1995-01-13 1999-05-24 株式会社デンソー マトリクス型液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3305946B2 (ja) 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
JPH1010489A (ja) * 1996-06-20 1998-01-16 Casio Comput Co Ltd 液晶表示装置
TW455725B (en) 1996-11-08 2001-09-21 Seiko Epson Corp Driver of liquid crystal panel, liquid crystal device, and electronic equipment
JPH10154815A (ja) * 1996-11-25 1998-06-09 Furontetsuku:Kk 薄膜トランジスタおよびその製造方法とそれを用いた液晶表示装置
JP3496431B2 (ja) * 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JPH1152340A (ja) 1997-07-30 1999-02-26 Toshiba Corp 液晶表示装置
KR100265767B1 (ko) 1998-04-20 2000-09-15 윤종용 저전력 구동회로 및 구동방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3846057B2 (ja) 1998-09-03 2006-11-15 セイコーエプソン株式会社 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000268969A (ja) 1999-03-17 2000-09-29 Tdk Corp 有機ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4727029B2 (ja) * 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
JP4537526B2 (ja) 2000-03-22 2010-09-01 東芝モバイルディスプレイ株式会社 液晶表示装置及びその駆動方法
JP4754064B2 (ja) 2000-12-06 2011-08-24 エーユー オプトロニクス コーポレイション 表示装置の駆動方法
CN100507646C (zh) * 2000-04-28 2009-07-01 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
US7321353B2 (en) 2000-04-28 2008-01-22 Sharp Kabushiki Kaisha Display device method of driving same and electronic device mounting same
JP4137394B2 (ja) * 2000-10-05 2008-08-20 シャープ株式会社 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器
JP3766926B2 (ja) * 2000-04-28 2006-04-19 シャープ株式会社 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
JP2002032048A (ja) 2000-05-09 2002-01-31 Sharp Corp 画像表示装置およびそれを用いた電子機器
TWI267049B (en) 2000-05-09 2006-11-21 Sharp Kk Image display device, and electronic apparatus using the same
JP2002014320A (ja) 2000-06-30 2002-01-18 Toshiba Corp 液晶表示装置の駆動方法
US6992652B2 (en) * 2000-08-08 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
JP4212791B2 (ja) 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
JP2002140036A (ja) 2000-08-23 2002-05-17 Semiconductor Energy Lab Co Ltd 携帯情報装置及びその駆動方法
JP2002140052A (ja) 2000-08-23 2002-05-17 Semiconductor Energy Lab Co Ltd 携帯情報装置及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US7053874B2 (en) 2000-09-08 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof
JP5019668B2 (ja) 2000-09-18 2012-09-05 三洋電機株式会社 表示装置及びその制御方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002169499A (ja) 2000-11-30 2002-06-14 Sanyo Electric Co Ltd 表示パネルの駆動方法及び表示パネルの駆動制御装置
TW529003B (en) 2000-12-06 2003-04-21 Sony Corp Power voltage conversion circuit and its control method, display device and portable terminal apparatus
JP2002175049A (ja) * 2000-12-06 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP2002207462A (ja) * 2001-01-11 2002-07-26 Toshiba Corp 液晶表示素子の駆動方法
JP3730159B2 (ja) * 2001-01-12 2005-12-21 シャープ株式会社 表示装置の駆動方法および表示装置
JP3687550B2 (ja) * 2001-02-19 2005-08-24 セイコーエプソン株式会社 表示ドライバ、それを用いた表示ユニット及び電子機器
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4197852B2 (ja) * 2001-04-13 2008-12-17 三洋電機株式会社 アクティブマトリクス型表示装置
JP2002328661A (ja) 2001-04-27 2002-11-15 Toshiba Corp 液晶表示装置の駆動方法及び液晶表示装置
JP4869516B2 (ja) 2001-08-10 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
CN100394265C (zh) * 2001-09-18 2008-06-11 夏普株式会社 液晶显示器设备
TW574529B (en) 2001-09-28 2004-02-01 Tokyo Shibaura Electric Co Organic electro-luminescence display device
JP2003131633A (ja) 2001-10-29 2003-05-09 Sony Corp 表示装置の駆動方法
KR100806904B1 (ko) * 2001-10-30 2008-02-22 삼성전자주식회사 액정표시장치의 구동 장치
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4014895B2 (ja) 2001-11-28 2007-11-28 東芝松下ディスプレイテクノロジー株式会社 表示装置およびその駆動方法
US7897976B2 (en) 2002-02-19 2011-03-01 Hoya Corporation Light-emitting device of field-effect transistor type
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003249656A (ja) * 2002-02-22 2003-09-05 Canon Inc 有機薄膜トランジスタ素子とその製造方法
JP2009273913A (ja) 2002-03-08 2009-11-26 Sanyo Product Co Ltd 遊技機
US7109961B2 (en) 2002-03-13 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Electric circuit, latch circuit, display apparatus and electronic equipment
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2003344823A (ja) 2002-05-23 2003-12-03 Sharp Corp 液晶表示装置および液晶表示駆動方法
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4638117B2 (ja) 2002-08-22 2011-02-23 シャープ株式会社 表示装置およびその駆動方法
JP2004087682A (ja) 2002-08-26 2004-03-18 Chi Mei Electronics Corp 薄膜トランジスタ、画像表示素子および画像表示装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2003208111A (ja) 2002-10-17 2003-07-25 Matsushita Electric Ind Co Ltd 有機ｅｌ表示装置と液晶表示装置及び表示装置用半導体装置
CN100411153C (zh) * 2003-01-10 2008-08-13 统宝光电股份有限公司 薄膜晶体管阵列及其驱动电路的制造方法
JP4306274B2 (ja) * 2003-02-14 2009-07-29 パナソニック株式会社 液晶表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100945577B1 (ko) 2003-03-11 2010-03-08 삼성전자주식회사 액정 표시 장치의 구동 장치 및 그 방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4393812B2 (ja) 2003-07-18 2010-01-06 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP4480968B2 (ja) 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7291967B2 (en) 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
JP4265765B2 (ja) * 2003-10-02 2009-05-20 ローム株式会社 携帯通信機器
JP4423925B2 (ja) 2003-10-28 2010-03-03 セイコーエプソン株式会社 電気光学装置、これを制御する装置および方法、ならびに電子機器
US6955932B2 (en) 2003-10-29 2005-10-18 International Business Machines Corporation Single and double-gate pseudo-FET devices for semiconductor materials evaluation
JP2005167164A (ja) * 2003-12-05 2005-06-23 Mitsui Chemicals Inc トランジスタ及びその作製方法
JP2005190797A (ja) 2003-12-25 2005-07-14 Seiko Epson Corp 有機ｅｌ装置および電子機器
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2005266178A (ja) 2004-03-17 2005-09-29 Sharp Corp 表示装置の駆動装置、表示装置、及び表示装置の駆動方法
JP2005327966A (ja) 2004-05-17 2005-11-24 Seiko Epson Corp 半導体装置、電気光学装置、集積回路及び電子機器
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006024610A (ja) * 2004-07-06 2006-01-26 Sony Corp 薄膜トランジスタおよび表示装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2006084758A (ja) 2004-09-16 2006-03-30 Seiko Epson Corp 電気光学装置用駆動回路及び方法、電気光学装置、並びに電子機器
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US8847861B2 (en) 2005-05-20 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, method for driving the same, and electronic device
US7537976B2 (en) 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP5116251B2 (ja) * 2005-05-20 2013-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
CN1731497A (zh) * 2005-08-18 2006-02-08 广辉电子股份有限公司 薄膜晶体管液晶显示器省电的方法
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
WO2007043493A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5427340B2 (ja) 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20070049742A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
US7314801B2 (en) * 2005-12-20 2008-01-01 Palo Alto Research Center Incorporated Semiconductor device having a surface conducting channel and method of forming
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007206651A (ja) 2006-02-06 2007-08-16 Toshiba Corp 画像表示装置及びその方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
US8085236B2 (en) * 2006-03-23 2011-12-27 Sharp Kabushiki Kaisha Display apparatus and method for driving the same
JP4956030B2 (ja) 2006-03-31 2012-06-20 キヤノン株式会社 有機ｅｌ表示装置およびその駆動方法
US7616179B2 (en) 2006-03-31 2009-11-10 Canon Kabushiki Kaisha Organic EL display apparatus and driving method therefor
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
EP2020686B1 (en) 2006-05-25 2013-07-10 Fuji Electric Co., Ltd. Thin film transistor and its production method
US20070278493A1 (en) * 2006-06-02 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008033066A (ja) 2006-07-28 2008-02-14 Sony Corp 表示動作制御装置、表示装置、電子機器、表示動作制御方法及びコンピュータプログラム
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4946286B2 (ja) 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP5177999B2 (ja) * 2006-12-05 2013-04-10 株式会社半導体エネルギー研究所 液晶表示装置
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8129714B2 (en) 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
JP4910779B2 (ja) 2007-03-02 2012-04-04 凸版印刷株式会社 有機ｅｌディスプレイおよびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US8552948B2 (en) * 2007-04-05 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Display device comprising threshold control circuit
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5542296B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5542297B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP4989309B2 (ja) 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2009003437A (ja) 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
TWI464510B (zh) * 2007-07-20 2014-12-11 Semiconductor Energy Lab 液晶顯示裝置
JP2009031595A (ja) 2007-07-27 2009-02-12 Sharp Corp 表示装置およびそれを備える電子機器ならびに表示装置の制御方法
KR101563692B1 (ko) 2007-10-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동 방법
TW200949822A (en) 2007-11-26 2009-12-01 Tpo Displays Corp Display system and method for reducing power consumption of same
JP2010103451A (ja) 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009152487A (ja) 2007-12-21 2009-07-09 Seiko Epson Corp 薄膜トランジスタ、半導体装置及び電気光学装置
CN101855703B (zh) 2007-12-27 2013-03-13 夏普株式会社 半导体装置的制造方法
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP4596070B2 (ja) 2008-02-01 2010-12-08 ソニー株式会社 メモリ素子及びメモリ素子の製造方法、並びに表示装置及び表示装置の製造方法
KR100963003B1 (ko) 2008-02-05 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP2009229817A (ja) * 2008-03-24 2009-10-08 Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2009238916A (ja) 2008-03-26 2009-10-15 Dainippon Screen Mfg Co Ltd 基板処理装置のスケジュール作成方法及びそのプログラム
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR101533741B1 (ko) * 2008-09-17 2015-07-03 삼성디스플레이 주식회사 표시패널의 구동방법 및 이를 이용한 표시장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101515468B1 (ko) 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
CN101510411B (zh) * 2009-03-05 2011-01-19 友达光电股份有限公司 显示装置及其修复方法
CN101510443A (zh) * 2009-04-08 2009-08-19 友达光电股份有限公司 能降低耦合效应的移位寄存器
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN104835850B (zh) 2009-07-10 2018-10-26 株式会社半导体能源研究所 半导体器件
JP2009278999A (ja) 2009-07-27 2009-12-03 Fuji Seiki Co Ltd 食材盛付装置
US9715845B2 (en) 2009-09-16 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
KR102246127B1 (ko) 2009-10-08 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101865546B1 (ko) 2009-10-16 2018-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
WO2011052344A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the same, and electronic appliance including the same
KR102705608B1 (ko) 2009-11-13 2024-09-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
CN104765184B (zh) * 2015-02-13 2018-09-04 厦门天马微电子有限公司 液晶显示面板
JP6379259B2 (ja) * 2017-06-30 2018-08-22 株式会社半導体エネルギー研究所 表示装置、及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184015A (ja) 1999-12-22 2001-07-06 Seiko Epson Corp 表示装置の駆動方法
JP2008107807A (ja) 2006-09-29 2008-05-08 Semiconductor Energy Lab Co Ltd 液晶表示装置および電子機器
JP2009075542A5 (ja) 2008-03-27 2011-04-14

Also Published As

Publication number Publication date
CN102576518A (zh) 2012-07-11
US10310348B2 (en) 2019-06-04
JP7560686B2 (ja) 2024-10-02
CN110824800B (zh) 2022-07-26
JP6553763B2 (ja) 2019-07-31
JP2018136548A (ja) 2018-08-30
JP7214026B2 (ja) 2023-01-27
JP2023055744A (ja) 2023-04-18
TWI604428B (zh) 2017-11-01
KR20200021554A (ko) 2020-02-28
KR101844080B1 (ko) 2018-03-30
TWI613637B (zh) 2018-02-01
US10061172B2 (en) 2018-08-28
KR101988819B1 (ko) 2019-06-12
US20110090204A1 (en) 2011-04-21
KR102375647B1 (ko) 2022-03-17
EP2489032A1 (en) 2012-08-22
TW201207827A (en) 2012-02-16
JP2024052778A (ja) 2024-04-12
KR20190065470A (ko) 2019-06-11
KR101933841B1 (ko) 2018-12-28
CN106200185A (zh) 2016-12-07
JP2015096981A (ja) 2015-05-21
KR102462145B1 (ko) 2022-11-03
CN116343705A (zh) 2023-06-27
KR102290831B1 (ko) 2021-08-19
JP6846468B2 (ja) 2021-03-24
KR20180031807A (ko) 2018-03-28
JP7441341B2 (ja) 2024-02-29
JP2011141523A (ja) 2011-07-21
JP6229088B2 (ja) 2017-11-08
KR20120099228A (ko) 2012-09-07
JP2021099518A (ja) 2021-07-01
CN110908203A (zh) 2020-03-24
CN110824800A (zh) 2020-02-21
KR20220038182A (ko) 2022-03-25
JP2017142530A (ja) 2017-08-17
JP2022097563A (ja) 2022-06-30
KR20200096689A (ko) 2020-08-12
JP6016957B2 (ja) 2016-10-26
US20180364510A1 (en) 2018-12-20
KR20210102495A (ko) 2021-08-19
WO2011046032A1 (en) 2011-04-21
EP2489032B1 (en) 2017-05-31
EP3244394A1 (en) 2017-11-15
JP2019185055A (ja) 2019-10-24
KR102081795B1 (ko) 2020-02-26
JP5882572B2 (ja) 2016-03-09
JP2017167546A (ja) 2017-09-21
KR102143040B1 (ko) 2020-08-11
TW201610972A (zh) 2016-03-16
KR20190000382A (ko) 2019-01-02
CN116722019A (zh) 2023-09-08
EP2489032A4 (en) 2013-07-17
JP2017021370A (ja) 2017-01-26

Similar Documents

Publication Publication Date Title
JP7065223B2 (ja) 表示装置
JP7072613B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220425

R150 Certificate of patent or registration of utility model

Ref document number: 7065223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150