JP2008107807A - 液晶表示装置および電子機器 - Google Patents

液晶表示装置および電子機器 Download PDF

Info

Publication number
JP2008107807A
JP2008107807A JP2007239861A JP2007239861A JP2008107807A JP 2008107807 A JP2008107807 A JP 2008107807A JP 2007239861 A JP2007239861 A JP 2007239861A JP 2007239861 A JP2007239861 A JP 2007239861A JP 2008107807 A JP2008107807 A JP 2008107807A
Authority
JP
Japan
Prior art keywords
transistor
wiring
electrode
signal
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007239861A
Other languages
English (en)
Other versions
JP2008107807A5 (ja
JP5468196B2 (ja
Inventor
Atsushi Umezaki
敦司 梅崎
Hiroyuki Miyake
博之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007239861A priority Critical patent/JP5468196B2/ja
Publication of JP2008107807A publication Critical patent/JP2008107807A/ja
Publication of JP2008107807A5 publication Critical patent/JP2008107807A5/ja
Application granted granted Critical
Publication of JP5468196B2 publication Critical patent/JP5468196B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】表示装置の低消費電力化および高精細化を可能とする回路技術を提供することを課題とする。
【解決手段】ブートストラップ用トランジスタのゲート電極に接続される、トランジスタのゲート電極にスタート信号によって制御されるスイッチを設ける。スタート信号が入力されると、スイッチを介して当該トランジスタのゲート電極に電位が供給され、当該トランジスタをオフする。当該トランジスタがオフすると、ブートストラップ用トランジスタのゲート電極からの電荷の漏れを防止することができる。したがって、ブートストラップ用トランジスタのゲート電極に電荷を充電するための時間を早くすることができるので、高速に動作することができる。
【選択図】図５

Description

本発明は、トランジスタを用いて構成された回路を有する表示装置に関する。特に液晶素子などの電気光学素子、もしくは発光素子などを表示媒体として用いる表示装置、およびその駆動方法に関する。
近年、液晶テレビなどの大型表示装置の増加から、表示装置の開発が活発に進められている。特に、絶縁基板上に非結晶半導体（以下、アモルファスシリコンともいう）によって構成されたトランジスタを用いて、画素回路およびシフトレジスタなどを含む駆動回路（以下、内部回路ともいう）を一体形成する技術は、低消費電力化、低コスト化に大きく貢献するため、活発に開発が進められている。絶縁基板上に形成された内部回路は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）などを介してコントローラＩＣなど（以下、外部回路ともいう）に接続され、その動作が制御される。
上記示した内部回路の中でも、非結晶半導体によって構成されたトランジスタ（以下、アモルファスシリコントランジスタともいう）を用いたシフトレジスタが考案されている。従来のシフトレジスタが有するフリップフロップの構成を図１００（Ａ）に示す（特許文献１）。図１００（Ａ）のフリップフロップは、トランジスタ１１（ブートストラップ用トランジスタ）、トランジスタ１２、トランジスタ１３、トランジスタ１４、トランジスタ１５、トランジスタ１６およびトランジスタ１７を有し、信号線２１、信号線２２、配線２３、信号線２４、電源線２５、電源線２６に接続されている。信号線２１、信号線２２、信号線２４、電源線２５、電源線２６には、それぞれスタート信号、リセット信号、クロック信号、電源電位ＶＤＤ、電源電位ＶＳＳが入力される。図１００（Ａ）のフリップフロップの動作期間は、図１００（Ｂ）のタイミングチャートに示すように、セット期間、選択期間、リセット期間、非選択期間に分割される。
セット期間において、信号線２１からＨ信号を入力し、ノード４１の電位をＶＤＤ−Ｖｔｈ１５（Ｖｔｈ１５：トランジスタ１５のしきい値電圧）に上昇させることで、トランジスタ１１をオンしたままノード４１を浮遊状態としている。トランジスタ１６は、信号線２１からＨ信号が入力されるときにはオンしているので、ノード４１にゲート電極が接続されたトランジスタ１４をオンして、ノード４２の電位をＬレベルとすることで、トランジスタ１６をオフしている。つまり、信号線２１にＨ信号が入力されてから、トランジスタ１６がオフするまでの期間は、トランジスタ１１のゲート電極から電荷が漏れていた。
ここで、電位がＶＤＤである信号をＨ信号、電位がＶＳＳである信号をＬ信号と呼ぶ。また、Ｌレベルとは、Ｌ信号の電位がＶＳＳであることをいう。
非特許文献１および非特許文献２の表示装置は、アモルファスシリコントランジスタで構成されるシフトレジスタを走査線駆動回路として用いて、さらにＲ、Ｇ、Ｂのサブ画素に１つの信号線からビデオ信号を入力することで、信号線の数を１／３に減らしている。こうして、非特許文献１および非特許文献２の表示装置は、表示パネルとドライバＩＣの接続数を減らしている。
特開２００４−１５７５０８号公報 Ｊｉｎ Ｙｏｕｎｇ Ｃｈｏｉ， ｅｔ ａｌ．， "Ａ Ｃｏｍｐａｃｔ ａｎｄ Ｃｏｓｔ−ｅｆｆｉｃｉｅｎｔ ＴＦＴ−ＬＣＤ ｔｈｒｏｕｇｈ ｔｈｅ Ｔｒｉｐｌｅ−Ｇａｔｅ Ｐｉｘｅｌ Ｓｔｒｕｃｔｕｒｅ"， ＳＯＣＩＥＴＹ ＦＯＲ ＩＮＦＯＲＭＡＴＩＯＮ ＤＩＳＰＬＡＹ ２００６ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＳＹＭＰＯＳＩＵＭ ＤＩＧＥＳＴ ＯＦ ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳ， Ｖｏｌｕｍｅ ＸＸＸＶＩＩ， ｐ．２７４−２７６ Ｙｏｎｇ Ｓｏｏｎ Ｌｅｅ， ｅｔ ａｌ．， "Ａｄｖａｎｃｅｄ ＴＦＴ−ＬＣＤ Ｄａｔａ Ｌｉｎｅ Ｒｅｄｕｃｔｉｏｎ Ｍｅｔｈｏｄ"， ＳＯＣＩＥＴＹ ＦＯＲ ＩＮＦＯＲＭＡＴＩＯＮ ＤＩＳＰＬＡＹ ２００６ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＳＹＭＰＯＳＩＵＭ ＤＩＧＥＳＴ ＯＦ ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳ， Ｖｏｌｕｍｅ ＸＸＸＶＩＩ， ｐ．１０８３−１０８６
従来の技術によれば、ブートストラップ用トランジスタをオンしたまま、ブートストラップ用トランジスタのゲート電極を浮遊状態としていた。しかしながら、従来の技術では、ブートストラップ用トランジスタをオンしたまま、ブートストラップ用トランジスタのゲート電極を浮遊状態とするまでに、時間を必要とするため、高速に動作できないという問題があった。さらに、トランジスタの半導体層としてアモルファスシリコンを用いた場合、トランジスタのしきい値電圧シフトを生じるという問題があった。さらに、信号線の数を１／３に減らして、表示パネルとドライバＩＣの接点の数を削減することが提案されているが（非特許文献１および非特許文献２）、実用的にはドライバＩＣの接点の数をさらに削減することが求められている。
すなわち、従来の技術で解決されないものとして、シフトレジスタが高速に動作できる回路技術、トランジスタのしきい値電圧の変動を抑制する回路技術が課題として残されている。また、表示パネルに実装するドライバＩＣの接点数を削減する技術、表示装置の低消費電力化および表示装置の大型化または高精細化も課題として残されている。
本明細書の表示装置は、ブートストラップ用トランジスタのゲート電極に接続されるトランジスタのゲート電極に、スタート信号によって制御されるスイッチを設けている。スタート信号が入力されると、スイッチを介して当該トランジスタのゲート電極に電位が供給され、当該トランジスタはオフされる。当該トランジスタがオフされると、ブートストラップ用トランジスタのゲート電極からの電荷の漏れを防止することができる。したがって、ブートストラップ用トランジスタのゲート電極に電荷を充電するための時間を早くすることができるので、高速に動作することができる。
本書類（明細書、特許請求の範囲または図面など）に示すスイッチは、さまざまな形態のものを用いることができる。例としては、電気的スイッチや機械的スイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されない。例えば、スイッチとして、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、サイリスタなどを用いることができる。また、これらを組み合わせた論理回路をスイッチとして用いることができる。
スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を有するトランジスタやマルチゲート構造を有するトランジスタなどがある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に近い状態で動作する場合は、Ｎチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合は、Ｐチャネル型トランジスタを用いることが望ましい。なぜなら、Ｎチャネル型トランジスタのソース端子が低電位側電源に近い状態で動作するとき、またはＰチャネル型トランジスタのソース端子が高電位側電源に近い状態で動作するときは、ゲート・ソース間電圧の絶対値を大きくでき、スイッチのオンまたはオフの切り替えが容易となるからである。また、トランジスタがソースフォロワ動作をしてしまうことが少ないため、出力電圧の大きさが小さくなってしまうことが少ないからである。
Ｎチャネル型トランジスタとＰチャネル型トランジスタの両方を用いて、ＣＭＯＳ型スイッチをスイッチとして用いてもよい。ＣＭＯＳ型スイッチにすると、Ｐチャネル型トランジスタまたはＮチャネル型トランジスタの、どちらか一方のトランジスタが導通すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることができる。さらに、スイッチをオン・オフさせるための信号の電圧振幅値を小さくすることができるので、消費電力を小さくすることもできる。
スイッチとしてトランジスタを用いる場合、スイッチは、入力端子（ソース端子およびドレイン端子の一方）と、出力端子（ソース端子およびドレイン端子の他方）と、導通を制御する端子（ゲート端子）と、を有している。一方、スイッチとしてダイオードを用いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、トランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少なくすることができる。
本明細書において、ＡとＢが接続されている、と明示的に記載する場合は、ＡとＢが電気的に接続されている場合と、ＡとＢが機能的に接続されている場合と、ＡとＢが直接接続されている場合と、を含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがって、本明細書が開示する構成において、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
例えば、ＡとＢが電気的に接続されている場合として、ＡとＢの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が、ＡとＢの間に１個以上配置されていてもよい。あるいは、ＡとＢが機能的に接続されている場合として、ＡとＢの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きくできる回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＡとＢの間に１個以上配置されていてもよい。あるいは、ＡとＢが直接接続されている場合として、ＡとＢの間に他の素子や他の回路を挟まずに、ＡとＢが直接接続されていてもよい。
ＡとＢが直接接続されている、と明示的に記載する場合は、ＡとＢが直接接続されている場合（つまり、ＡとＢの間に他の素子や他の回路を間に介さずに接続されている場合）と、ＡとＢが電気的に接続されている場合（つまり、ＡとＢの間に別の素子や別の回路を挟んで接続されている場合）と、を含むものとする。
ＡとＢが電気的に接続されている、と明示的に記載する場合は、ＡとＢが電気的に接続されている場合（つまり、ＡとＢの間に別の素子や別の回路を挟んで接続されている場合）と、ＡとＢが機能的に接続されている場合（つまり、ＡとＢの間に別の回路を挟んで機能的に接続されている場合）と、ＡとＢが直接接続されている場合（つまり、ＡとＢの間に別の素子や別の回路を挟まずに接続されている場合）と、を含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装置である発光装置は、さまざまな形態に用いることができ、またさまざまな素子を有することができる。例えば、表示素子、表示装置、発光素子または発光装置としては、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子または有機物および無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブなど、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を用いることができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。
本書類（明細書、特許請求の範囲または図面など）に記載されたトランジスタとして、さまざまな形態のトランジスタを用いることができる。よって、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスともいう）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることができる。ＴＦＴを用いる場合、さまざまなメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、または製造装置の大型化を図ることができる。製造装置の大型化により、大型基板上にトランジスタを製造できる。その結果、低コストで、同時に多くの個数の表示装置を製造できる。さらに、製造温度が低いため、耐熱性の弱い基板を用いることができる。そのため、透明基板上にトランジスタを製造できる。その結果、透明基板上のトランジスタを用いて、表示素子での光の透過を制御することができる。あるいは、トランジスタの膜厚が薄いため、トランジスタを構成する膜の一部は、光を透過させることができる。その結果、開口率を向上させることができる。
多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路（信号線駆動回路）、信号処理回路（信号生成回路、ガンマ補正回路、ＤＡ変換回路など）を基板上に一体形成することができる。
微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザを用いず、熱処理を加えるだけで、結晶性を向上させることができる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路の一部（アナログスイッチなど）を基板上に一体形成することができる。さらに、結晶化にレーザを用いない場合は、シリコンの結晶性のムラを抑えることができる。その結果、画質の向上した画像を表示することができる。
ただし、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造することは可能である。
半導体基板やＳＯＩ基板などを用いてトランジスタを形成することができる。その場合、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを本明細書に記載されたトランジスタとして用いることができる。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、または回路の高集積化を図ることができる。
使用できるトランジスタとして、酸化亜鉛（ＺｎＯ）、アモルファス酸化物（ａ−ＩｎＧａＺｎＯ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウム砒素（ＧａＡｓ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウム錫酸化物（ＩＴＯ）、酸化錫（ＳｎＯ）などの化合物半導体、または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどがある。これらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えば、プラスチック基板やフィルム基板に直接トランジスタを形成することができる。なお、これらの化合物半導体または酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることもできる。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透明電極として用いることができる。さらに、それらをトランジスタと同時に成膜または形成できるため、コストを低減できる。
使用できるトランジスタとして、インクジェットや印刷法を用いて形成したトランジスタなどがある。これらにより、トランジスタを室温で製造、低真空度で製造、または大型基板上に製造することができる。また、マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することができる。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。
使用できるトランジスタとして、有機半導体やカーボンナノチューブを有するトランジスタなどがある。これらにより、曲げることが可能な基板上にトランジスタを形成することができる。そのため、有機半導体やカーボンナノチューブを有するトランジスタなどを用いた装置は、衝撃に強くできる。
その他、さまざまなトランジスタを用いることができる。
トランジスタが形成されている基板の種類は、さまざまなものを用いることができ、特定のものに限定されることはない。トランジスタが形成される基板としては、例えば、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）もしくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの動物の皮膚（皮表、真皮）または皮下組織を基板として用いてもよい。または、ある基板でトランジスタを形成し、その後、別の基板にトランジスタを転置してもよい。トランジスタが転置される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）もしくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの動物の皮膚（皮表、真皮）または皮下組織をトランジスタが転置される基板として用いてもよい。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、または軽量化を図ることができる。
トランジスタの構成は、さまざまな形態をとることができ、特定の構成に限定されない。例えば、ゲート電極が２個以上のマルチゲート構造を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上による信頼性の向上を図ることができる。あるいは、マルチゲート構造により、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、傾きがフラットである電圧・電流特性を得ることができる。傾きがフラットである電圧・電流特性を利用すると、理想的な電流源回路や、非常に高い抵抗値を持つ能動負荷を実現することができる。その結果、特性のよい差動回路やカレントミラー回路を実現することができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値の増加、または空乏層ができやすくなることによるＳ値の低減を図ることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続された構成となる。
その他、チャネル領域の上にゲート電極が配置されている構造でもよいし、チャネル領域の下にゲート電極が配置されている構造でもよい。あるいは、正スタガ構造または逆スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、チャネル領域が並列に接続されていてもよいし、チャネル領域が直列に接続されていてもよい。また、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なる構造にすることにより、チャネル領域の一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、ＬＤＤ領域を設けてもよい。ＬＤＤ領域を設けることにより、オフ電流の低減、またはトランジスタの耐圧向上による信頼性の向上を図ることができる。あるいは、ＬＤＤ領域を設けることにより、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きがフラットである特性にすることができる。
本明細書におけるトランジスタは、さまざまなタイプを用いることができ、さまざまな基板上に形成することができる。したがって、所定の機能を実現するために必要な回路の全てが、同一基板上に形成されていてもよい。例えば、所定の機能を実現するために必要な回路の全てが、ガラス基板上、プラスチック基板上、単結晶基板上、またはＳＯＩ基板上に形成されていてもよく、その他さまざまな基板上に形成されていてもよい。所定の機能を実現するために必要な回路の全てが、同じ基板上に形成されていることにより、部品点数を減らしてコストを低減し、回路部品との接続点数を減らして信頼性を向上させることができる。あるいは、所定の機能を実現するために必要な回路の一部が、ある基板上に形成されており、所定の機能を実現させるために必要な回路の別の一部が、別の基板上に形成されていてもよい。つまり、所定の機能を実現するために必要な回路の全てが、同じ基板上に形成されていなくてもよい。例えば、所定の機能を実現するために必要な回路の一部は、ガラス基板上にトランジスタを用いて形成され、所定の機能を実現するために必要な回路の別の一部は、単結晶基板上に形成され、単結晶基板上のトランジスタで構成されたＩＣチップを、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）でガラス基板に接続して、ガラス基板上にそのＩＣチップを配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。このように、回路の一部が同じ基板上に形成されていることにより、部品点数を減らしてコストを低減し、回路部品との接続点数を減らして信頼性を向上させることができる。また、駆動電圧が高い部分や駆動周波数が高い部分の回路は、消費電力が大きくなってしまうので、そのような部分の回路は同じ基板上に形成せず、そのかわりに、単結晶基板上にその部分の回路を形成して、その回路で構成されたＩＣチップを用いるようにすれば、消費電力の増加を防ぐことができる。
本明細書においては、一画素とは、明るさを制御できる要素１つ分を示すものとする。一例としては、一画素とは、１つの色要素を示すものとし、その色要素１つで明るさを表現する。したがって、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。なお、色要素は、３色に限定されず、３色以上を用いてもよいし、ＲＧＢ以外の色を用いてもよい。例えば、Ｗ（白）を加えて、ＲＧＢＷとしてもよい。また、ＲＧＢに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、朱色などを１色以上追加してもよい。また、例えば、ＲＧＢの中の少なくとも１色に類似した色を、ＲＧＢに追加してもよい。例えば、Ｒ、Ｇ、Ｂ１、Ｂ２としてもよい。Ｂ１とＢ２とは、どちらも青色であるが、少し周波数が異なっている。同様に、Ｒ１、Ｒ２、Ｇ、Ｂとしてもよい。このような色要素を用いることにより、より実物に近く表示することができ、また消費電力を低減することができる。別の例としては、１つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域１つ分を一画素としてもよい。一例として、面積階調を行う場合、または副画素（サブ画素）を有している場合、１つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するが、その明るさを制御する領域の１つ分を一画素としてもよい。その場合、１つの色要素は、複数の画素で構成される。あるいは、明るさを制御する領域が１つの色要素の中に複数あっても、それらをまとめて、１つの色要素を一画素としてもよい。その場合、１つの色要素は、１つの画素で構成されることとなる。また、１つの色要素について、複数の領域を用いて明るさを制御する場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。その場合、１つの色要素につき複数ある、明るさを制御する領域において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げてもよい。つまり、１つの色要素について、複数個ある領域が各々有する画素電極の電位が、各々異なっていてもよい。その結果、液晶分子に加わる電圧が各画素電極によって各々異なる。よって、視野角を広くすることができる。
なお、一画素（３色分）と明示的に記載する場合は、ＲとＧとＢの三画素分を一画素と考える場合である。一画素（１色分）と明示的に記載する場合は、１つの色要素につき、複数の領域がある場合、それらをまとめて一画素と考える場合である。
本書類において、画素は、マトリクス状に配置（配列）されている場合がある。ここで、画素がマトリクスに配置（配列）されているとは、縦方向もしくは横方向において、画素が直線上に並んで配置されている場合や、ギザギザな線上に配置されている場合を含む。例えば、３色の色要素（例えばＲＧＢ）でフルカラー表示する場合に、ストライプ配置されている場合や、３つの色要素のドットがデルタ配置されている場合も含む。さらに、ベイヤー配置されている場合も含む。なお、色要素は、３色に限定されず、それ以上でもよい。例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンタなどを１色以上追加したものなどがある。また、色要素のドットごとにその表示領域の大きさが異なっていてもよい。これにより、低消費電力化、または表示素子の長寿命化を図ることができる。
本書類において、画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有しないパッシブマトリクス方式を用いることができる。
アクティブマトリクス方式では、能動素子（アクティブ素子、非線形素子）として、トランジスタだけでなく、さまざまな能動素子（アクティブ素子、非線形素子）を用いることができる。例えば、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）やＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）などを用いることも可能である。これらの素子は、製造工程が少ないため、製造コストの低減、または歩留まりの向上を図ることができる。さらに、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度化を図ることができる。
アクティブマトリクス方式以外のものとして、能動素子（アクティブ素子、非線形素子）を用いないパッシブマトリクス型を用いることも可能である。能動素子（アクティブ素子、非線形素子）を用いないため、製造工程が少なく、製造コストの低減、または歩留まりの向上を図ることができる。また、能動素子（アクティブ素子、非線形素子）を用いないため、開口率を向上させることができ、低消費電力化や高輝度化を図ることができる。
トランジスタとは、ゲートと、ドレインと、ソースと、を含む少なくとも３つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域と、チャネル領域と、ソース領域と、を介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件などによって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本明細書においては、ソースおよびドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、それぞれを第１端子、第２端子と表記する場合がある。あるいは、それぞれを第１の電極、第２の電極と表記する場合がある。あるいは、ソース領域、ドレイン領域と表記する場合がある。
トランジスタは、ベースと、エミッタと、コレクタと、を含む少なくとも３つの端子を有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第１端子、第２端子と表記する場合がある。
ゲートとは、ゲート電極と、ゲート配線（ゲート線、ゲート信号線、走査線、走査信号線などともいう）と、を含んだ全体、もしくは、それらの一部のことをいう。ゲート電極とは、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことをいう。なお、ゲート電極の一部は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域、ソース領域またはドレイン領域と、ゲート絶縁膜を介してオーバーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電極の間を接続するための配線、各画素の有するゲート電極の間を接続するための配線、またはゲート電極と、別の配線と、を接続するための配線のことをいう。
ただし、ゲート電極としても機能し、ゲート配線としても機能する部分（領域、導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ゲート電極と呼んでもよいし、ゲート配線と呼んでもよい。つまり、ゲート電極とゲート配線とが、明確に区別できない領域も存在する。例えば、延伸して配置されているゲート配線の一部とチャネル領域がオーバーラップしている場合、その部分（領域、導電膜、配線など）はゲート配線として機能しているが、ゲート電極としても機能している。よって、そのような部分（領域、導電膜、配線など）は、ゲート電極と呼んでもよいし、ゲート配線と呼んでもよい。
ゲート電極と同じ材料で形成され、ゲート電極と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）も、ゲート電極と呼んでもよい。同様に、ゲート配線と同じ材料で形成され、ゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）も、ゲート配線と呼んでもよい。このような部分（領域、導電膜、配線など）は、厳密な意味では、チャネル領域とオーバーラップしていない場合、または別のゲート電極と接続させる機能を有していない場合がある。しかし、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）もある。よって、そのような部分（領域、導電膜、配線など）もゲート電極またはゲート配線と呼んでもよい。
例えば、マルチゲートのトランジスタにおいて、１つのゲート電極と、別のゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような部分（領域、導電膜、配線など）は、ゲート電極と、ゲート電極と、を接続させるための部分（領域、導電膜、配線など）であるため、ゲート配線と呼んでもよいが、マルチゲートのトランジスタを１つのトランジスタと見なすこともできるため、ゲート電極と呼んでもよい。つまり、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）は、ゲート電極やゲート配線と呼んでもよい。さらに、ゲート電極と、ゲート配線と、を接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異なる材料で形成された導電膜も、ゲート電極と呼んでもよいし、ゲート配線と呼んでもよい。
ゲート端子とは、ゲート電極の部分（領域、導電膜、配線など）、またはゲート電極と電気的に接続されている部分（領域、導電膜、配線など）について、その一部分のことをいう。
配線を、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線などと呼ぶ場合、配線にトランジスタのゲートが接続されていない場合もある。この場合、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線は、トランジスタのゲートと同じ層で形成された配線、トランジスタのゲートと同じ材料で形成された配線、またはトランジスタのゲートと同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある。
ソースとは、ソース領域と、ソース電極と、ソース配線（ソース線、ソース信号線、データ線、データ信号線などともいう）と、を含んだ全体、もしくは、それらの一部のことをいう。ソース領域とは、Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素など）が多く含まれる半導体領域のことをいう。したがって、少しだけＰ型不純物やＮ型不純物が含まれる領域、いわゆる、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接続されて配置されている部分の導電層のことをいう。ただし、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トランジスタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続するための配線、またはソース電極と、別の配線と、を接続するための配線のことをいう。
しかしながら、ソース電極としても機能し、ソース配線としても機能する部分（領域、導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ソース電極と呼んでもよいし、ソース配線と呼んでもよい。つまり、ソース電極とソース配線が、明確に区別できない領域も存在する。例えば、延伸して配置されているソース配線の一部とソース領域がオーバーラップしている場合、その部分（領域、導電膜、配線など）はソース配線として機能しているが、ソース電極としても機能していることになる。よって、そのような部分（領域、導電膜、配線など）は、ソース電極と呼んでもよいし、ソース配線と呼んでもよい。
ソース電極と同じ材料で形成され、ソース電極と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）や、ソース電極とソース電極を接続する部分（領域、導電膜、配線など）も、ソース電極と呼んでもよい。さらに、ソース領域とオーバーラップしている部分も、ソース電極と呼んでもよい。同様に、ソース配線と同じ材料で形成され、ソース配線と同じ島（アイランド）を形成してつながっている領域も、ソース配線と呼んでもよい。このような部分（領域、導電膜、配線など）は、厳密な意味では、別のソース電極と接続させる機能を有していない場合がある。しかし、ソース電極またはソース配線と同じ材料で形成され、ソース電極またはソース配線とつながっている部分（領域、導電膜、配線など）がある。よって、そのような部分（領域、導電膜、配線など）もソース電極またはソース配線と呼んでもよい。
例えば、ソース電極とソース配線とを接続している部分の導電膜であって、ソース電極またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでもよいし、ソース配線と呼んでもよい。
ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続されている部分（領域、導電膜、配線など）について、その一部分のことをいう。
配線を、ソース配線、ソース線、ソース信号線、データ線、データ信号線などと呼ぶ場合、配線にトランジスタのソース（ドレイン）が接続されていない場合もある。この場合、ソース配線、ソース線、ソース信号線、データ線、データ信号線は、トランジスタのソース（ドレイン）と同じ層で形成された配線、トランジスタのソース（ドレイン）と同じ材料で形成された配線、またはトランジスタのソース（ドレイン）と同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある。
なお、ドレインについては、ソースと同様である。
半導体装置とは半導体素子（トランジスタ、ダイオード、サイリスタなど）を含む回路を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置全般を半導体装置と呼んでもよい。
表示素子とは、光学変調素子、液晶素子、発光素子、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子または有機物および無機物を含むＥＬ素子）、電子放出素子、電気泳動素子、放電素子、光反射素子、光回折素子、ＤＭＤ、などのことをいう。ただし、これらに限定されない。
表示装置とは、表示素子を有する装置のことをいう。なお、表示装置とは、表示素子を含む複数の画素、またはそれらの画素を駆動させる周辺駆動回路が同一基板上に形成された表示パネル本体のことを指す。なお、表示装置は、ワイヤボンディングやバンプなどによって基板上に配置された周辺駆動回路、いわゆる、ＣＯＧで接続されたＩＣチップ、または、ＴＡＢなどで接続されたＩＣチップを含んでいてもよい。さらに、表示装置は、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたＦＰＣを含んでもよい。さらに、表示装置は、ＦＰＣなどを介して接続され、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配線基板（ＰＷＢ）を含んでいてもよい。さらに、表示装置は、偏光板または位相差板などの光学シートを含んでいてもよい。さらに、表示装置は、照明装置、筐体、音声入出力装置、光センサなどを含んでいてもよい。ここで、バックライトユニットのような照明装置は、導光板、プリズムシート、拡散シート、反射シート、光源（ＬＥＤ、冷陰極管など）、冷却装置（水冷式、空冷式）などを含んでいてもよい。
照明装置とは、バックライトユニット、導光板、プリズムシート、拡散シート、反射シート、光源（ＬＥＤ、冷陰極管、熱陰極管など）、冷却装置などを有している装置のことをいう。
発光装置とは、発光素子などを有している装置のことをいう。
反射装置とは、光反射素子、光回折素子、光反射電極などを有している装置のことをいう。
液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、直視型、投写型、透過型、反射型、半透過型などがある。
駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことをいう。例えば、ソース信号線から画素内への信号の入力を制御するトランジスタ（選択用トランジスタ、スイッチング用トランジスタなどと呼ぶことがある）、画素電極に電圧または電流を供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆動装置の一例である。さらに、ゲート信号線に信号を供給する回路（ゲートドライバ、ゲート線駆動回路などと呼ぶことがある）、ソース信号線に信号を供給する回路（ソースドライバ、ソース線駆動回路などと呼ぶことがある）などは、駆動装置の一例である。
表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置などは、互いに重複している装置もある。例えば、表示装置が、半導体装置および発光装置を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有している場合がある。
本書類において、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成されている、と明示的に記載する場合は、Ａの上にＢが直接接して形成されていることに限定されない。直接接していない場合、つまり、ＡとＢの間に別の対象物が介在する場合も含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、と明示的に記載されている場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に層Ｂが形成されている場合と、を含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし、複層でもよい。
さらに、Ａの上方にＢが形成されている、と明示的に記載されている場合についても同様であり、Ａの上にＢが直接接していることに限定されず、ＡとＢとの間に別の対象物が介在する場合も含むものとする。例えば、層Ａの上方に、層Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に層Ｂが形成されている場合と、を含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし、複層でもよい。
Ａの上にＢが直接接して形成されている、と明示的に記載する場合は、Ａの上に直接接してＢが形成されている場合のみを含み、ＡとＢの間に別の対象物が介在する場合は含まないものとする。
なお、Ａの下にＢが、あるいは、Ａの下方にＢが、の場合についても、同様である。
本明細書に記載の構成によって、シフトレジスタを高速に動作できる。特に、トランジスタの半導体層としてアモルファスシリコンを用いた場合でも、シフトレジスタを高速に動作できる。そのため、液晶表示装置をはじめとする当該シフトレジスタを適用した半導体装置を高速に動作でき、大型化または高精細化を容易に図ることができる。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細をさまざまに変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、フリップフロップ、当該フリップフロップを有する駆動回路、および当該駆動回路を有する表示装置の構成ならびに駆動方法について説明する。
本実施の形態のフリップフロップの基本構成について、図１（Ａ）を参照して説明する。図１（Ａ）に示すフリップフロップは、第１のトランジスタ１０１、第２のトランジスタ１０２、第３のトランジスタ１０３、第４のトランジスタ１０４、第５のトランジスタ１０５、第６のトランジスタ１０６、第７のトランジスタ１０７および第８のトランジスタ１０８を有する。本実施の形態において、第１のトランジスタ１０１、第２のトランジスタ１０２、第３のトランジスタ１０３、第４のトランジスタ１０４、第５のトランジスタ１０５、第６のトランジスタ１０６、第７のトランジスタ１０７および第８のトランジスタ１０８は、Ｎチャネル型トランジスタとし、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回ったとき導通状態になるものとする。
本実施の形態のフリップフロップは、第１のトランジスタ１０１〜第８のトランジスタ１０８が、全てＮチャネル型トランジスタで構成されていることを特徴とする。また、本実施の形態のフリップフロップは、トランジスタの半導体層として、アモルファスシリコンを用いることができる。そのため、製造工程の簡略化、製造コストの削減や歩留まりの向上を図ることができる。ただし、トランジスタの半導体層として、ポリシリコンや単結晶シリコンを用いても製造工程の簡略化を図ることができる。
図１（Ａ）のフリップフロップの接続関係について説明する。第１のトランジスタ１０１の第１の電極（ソース電極およびドレイン電極の一方）が第５の配線１２５に接続され、第１のトランジスタ１０１の第２の電極（ソース電極およびドレイン電極の他方）が第３の配線１２３に接続される。第２のトランジスタ１０２の第１の電極が第４の配線１２４に接続され、第２のトランジスタ１０２の第２の電極が第３の配線１２３に接続される。第３のトランジスタ１０３の第１の電極が第６の配線１２６に接続され、第３のトランジスタ１０３の第２の電極が第２のトランジスタ１０２のゲート電極に接続され、第３のトランジスタ１０３のゲート電極が第６の配線１２６に接続される。第４のトランジスタ１０４の第１の電極が第８の配線１２８に接続され、第４のトランジスタ１０４の第２の電極が第２のトランジスタ１０２のゲート電極に接続され、第４のトランジスタ１０４のゲート電極が第１のトランジスタ１０１のゲート電極に接続される。第５のトランジスタ１０５の第１の電極が第７の配線１２７に接続され、第５のトランジスタ１０５の第２の電極が第１のトランジスタ１０１のゲート電極に接続され、第５のトランジスタ１０５のゲート電極が第１の配線１２１に接続される。第６のトランジスタ１０６の第１の電極が第１０の配線１３０に接続され、第６のトランジスタ１０６の第２の電極が第１のトランジスタ１０１のゲート電極に接続され、第６のトランジスタ１０６のゲート電極が第２のトランジスタ１０２のゲート電極に接続される。第７のトランジスタ１０７の第１の電極が第１１の配線１３１に接続され、第７のトランジスタ１０７の第２の電極が第１のトランジスタ１０１のゲート電極に接続され、第７のトランジスタ１０７のゲート電極が第２の配線１２２に接続される。第８のトランジスタ１０８の第１の電極が第９の配線１２９に接続され、第８のトランジスタ１０８の第２の電極が第２のトランジスタ１０２のゲート電極に接続され、第８のトランジスタ１０８のゲート電極が第１の配線１２１に接続される。
第１のトランジスタ１０１のゲート電極、第４のトランジスタ１０４のゲート電極、第５のトランジスタ１０５の第２の電極、第６のトランジスタ１０６の第２の電極および第７のトランジスタ１０７の第２の電極の接続箇所をノード１４１とする。第２のトランジスタ１０２のゲート電極、第３のトランジスタ１０３の第２の電極、第４のトランジスタ１０４の第２の電極、第６のトランジスタ１０６のゲート電極および第８のトランジスタ１０８の第２の電極の接続箇所をノード１４２とする。
第１の配線１２１、第２の配線１２２、第３の配線１２３および第５の配線１２５を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。また、第４の配線１２４、第６の配線１２６、第７の配線１２７、第８の配線１２８、第９の配線１２９、第１０の配線１３０および第１１の配線１３１を、それぞれ第１の電源線、第２の電源線、第３の電源線、第４の電源線、第５の電源線、第６の電源線、第７の電源線と呼んでもよい。
次に、図１（Ａ）に示したフリップフロップの動作について、図２のタイミングチャートおよび図３を参照して説明する。さらに、図２のタイミングチャートをセット期間、選択期間、リセット期間、非選択期間に分割して説明する。ただし、セット期間、リセット期間、非選択期間を合わせて非選択期間と呼ぶこともある。
第６の配線１２６および第７の配線１２７には、Ｖ１の電位が供給される。第４の配線１２４、第８の配線１２８、第９の配線１２９、第１０の配線１３０および第１１の配線１３１には、Ｖ２の電位が供給される。ここで、Ｖ１＞Ｖ２である。また、電位がＶ１である信号をＨ信号、電位がＶ２である信号をＬ信号と呼ぶ。
第１の配線１２１、第５の配線１２５、第２の配線１２２には、それぞれ図２に示す信号２２１、信号２２５、信号２２２が入力される。そして、第３の配線１２３からは、図２に示す信号２２３が出力される。ここで、信号２２１、信号２２５、信号２２２および信号２２３は、Ｈ信号の電位がＶ１（以下、Ｈレベルともいう）、Ｌ信号の電位がＶ２（以下、Ｌレベルともいう）のデジタル信号である。さらに、信号２２１、信号２２５、信号２２２および信号２２３を、それぞれスタート信号、クロック信号、リセット信号、出力信号と呼んでもよい。
ただし、第１の配線１２１、第２の配線１２２、第４の配線１２４〜第１１の配線１３１には、それぞれさまざまな信号、電位および電流が入力されてもよい。
図２（Ａ）および図３（Ａ）に示すセット期間において、信号２２１がＨレベルとなり、第５のトランジスタ１０５および第８のトランジスタ１０８がオンする。また、信号２２２がＬレベルなので、第７のトランジスタ１０７がオフする。このときノード１４１の電位（電位２４１）は、第５のトランジスタ１０５の第２の電極がソース電極となって、第７の配線１２７の電位から第５のトランジスタ１０５のしきい値電圧を引いた値となるため、Ｖ１−Ｖｔｈ１０５（Ｖｔｈ１０５：第５のトランジスタ１０５のしきい値電圧）となる。よって、第１のトランジスタ１０１および第４のトランジスタ１０４がオンし、第５のトランジスタ１０５がオフする。このときノード１４２の電位（電位２４２）は、第８の配線１２８の電位（Ｖ２）と第６の配線１２６の電位（Ｖ１）との電位差（Ｖ１−Ｖ２）が、第３のトランジスタ１０３、第４のトランジスタ１０４および第８のトランジスタ１０８によって分圧され、Ｖ２＋β（β：任意の正の数）となる。ただし、β＜Ｖｔｈ１０２（Ｖｔｈ１０２：第２のトランジスタ１０２のしきい値電圧）およびβ＜Ｖｔｈ１０６（第６のトランジスタ１０６のしきい値電圧）とする。よって、第２のトランジスタ１０２および第６のトランジスタ１０６が、オフする。このように、セット期間では、第３の配線１２３は、Ｌ信号が入力されている第５の配線１２５と導通するため、第３の配線１２３の電位がＶ２となる。したがって、Ｌ信号が第３の配線１２３から出力される。さらに、ノード１４１は、電位をＶ１−Ｖｔｈ１０５に維持したまま浮遊状態となる。
第３のトランジスタ１０３および第４のトランジスタ１０４は、入力端子をノード１４１、出力端子をノード１４２とするインバータを構成している。したがって、本実施の形態のフリップフロップは、ノード１４１とノード１４２との間に、インバータとして機能する回路が配置されていればよい。
本実施の形態のフリップフロップは、ノード１４２に第８のトランジスタ１０８を介してＶ２を供給し、第６のトランジスタ１０６がオフするタイミングを早めている。そのため、ノード１４２の電位が、Ｖ１−Ｖｔｈ１０５となる時間を短くできる。したがって、本実施の形態のフリップフロップは、高速動作が可能となり、より大型の表示装置またはより高精細な表示装置に適用できる。
本実施の形態のフリップフロップは、図４（Ｂ）に示すように、第５のトランジスタ１０５の第１の電極が、第１の配線１２１に接続されても、上記説明したセット期間と同じ動作ができる。その結果、図４（Ｂ）のフリップフロップは、第７の配線１２７が不要となるため、歩留まりの向上を図ることができる。さらに、図４（Ｂ）のフリップフロップは、レイアウト面積の縮小を図ることができる。
ノード１４２の電位をＶ２＋βとするために、第４のトランジスタ１０４のチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌの値は、第３のトランジスタ１０３のＷ／Ｌの値よりも、少なくとも１０倍以上にすることが好ましい。したがって、第４のトランジスタ１０４のトランジスタサイズ（Ｗ×Ｌ）が大きくなってしまう。そこで、第３のトランジスタ１０３のチャネル長Ｌの値を、第４のトランジスタ１０４のチャネル長Ｌの値よりも大きく、より好ましくは２倍〜３倍とするとよい。その結果、第４のトランジスタ１０４のトランジスタサイズを小さくできるため、レイアウト面積の縮小を図ることができる。
図２（Ｂ）および図３（Ｂ）に示す選択期間では、信号２２１がＬレベルとなり、第５のトランジスタ１０５および第８のトランジスタ１０８がオフする。また、信号２２２がＬレベルのままなので、第７のトランジスタ１０７はオフのままである。このときノード１４１は、電位をＶ１−Ｖｔｈ１０５に維持している。よって、第１のトランジスタ１０１および第４のトランジスタ１０４は、オンのままである。また、このときノード１４２は電位をＶ２＋βに維持している。よって、第２のトランジスタ１０２および第６のトランジスタ１０６は、オフのままである。ここで、第５の配線１２５にＨ信号が入力されるので、第３の配線１２３の電位が上昇し始める。すると、ノード１４１の電位は、ブートストラップ動作によってＶ１−Ｖｔｈ１０５から上昇し、Ｖ１＋Ｖｔｈ１０１＋α（Ｖｔｈ１０１：第１のトランジスタ１０１のしきい値電圧、α：任意の正の数）となる。したがって、第３の配線１２３の電位は、第５の配線１２５と等しい電位Ｖ１となる。このように、選択期間では、第３の配線１２３はＨ信号が入力されている第５の配線１２５と導通するため、第３の配線１２３の電位がＶ１となる。したがって、Ｈ信号が第３の配線１２３から出力される。
このブートストラップ動作は、第１のトランジスタ１０１のゲート電極と第２の電極の間の、寄生容量の容量結合によって行われる。図１（Ｂ）に示すように、第１のトランジスタ１０１のゲート電極と第２の電極の間に容量素子１５１を配置することで、安定してブートストラップ動作ができ、第１のトランジスタ１０１の寄生容量を小さくできる。容量素子１５１は、絶縁層としてゲート絶縁膜を用いて、導電層としてゲート電極層および配線層を用いてもよい。また、絶縁層としてゲート絶縁膜を用いて、導電層としてゲート電極層および不純物が添加された半導体層を用いてもよい。あるいは、絶縁層として層間膜（絶縁膜）を用いて、導電層として配線層および透明電極層を用いてもよい。容量素子１５１は、導電膜としてゲート電極層および配線層を用いる場合、ゲート電極層を第１のトランジスタ１０１のゲート電極と接続し、配線層を第１のトランジスタ１０１の第２の電極と接続するとよい。より望ましくは、導電膜としてゲート電極層および配線層を用いる場合、ゲート電極層を第１のトランジスタ１０１のゲート電極と直接接続し、配線層を第１のトランジスタ１０１の第２の電極と直接接続するとよい。なぜなら、容量素子１５１の配置によるフリップフロップのレイアウト面積の増加が、小さくなるからである。
図１（Ｃ）に示すように、容量素子１５１としてトランジスタ１５２を用いてもよい。トランジスタ１５２は、ゲート電極がノード１４１に接続され、第１の電極および第２の電極が第３の配線１２３に接続されることで、大きな容量成分を持つ容量素子として機能することができる。ただし、トランジスタ１５２は、第１の電極および第２の電極のうち、どちらか一方を浮遊状態としても容量素子として機能できる。
第１のトランジスタ１０１は、第３の配線１２３にＨ信号を供給しなければならない。したがって、信号２２３の立ち下がり時間および立ち上がり時間を短くするために、第１のトランジスタ１０１のＷ／Ｌの値は、第１のトランジスタ１０１〜第８のトランジスタ１０８のそれぞれのＷ／Ｌの値の中で最大とすることが望ましい。
第５のトランジスタ１０５は、セット期間において、ノード１４１（第１のトランジスタ１０１のゲート電極）の電位をＶ１−Ｖｔｈ１０５としなければならない。そのため、第５のトランジスタ１０５のＷ／Ｌの値は第１のトランジスタ１０１のＷ／Ｌの値よりも１／２倍〜１／５倍、より望ましくは１／３倍〜１／４倍とするとよい。
図２（Ｃ）および図３（Ｃ）に示すリセット期間では、信号２２１がＬレベルのままなので、第５のトランジスタ１０５および第８のトランジスタ１０８はオフのままである。また、信号２２２がＨレベルなので、第７のトランジスタ１０７がオンする。このときのノード１４１の電位は、第１１の配線１３１の電位（Ｖ２）が、第７のトランジスタ１０７を介して供給されるためＶ２となる。よって、第１のトランジスタ１０１および第４のトランジスタ１０４が、オフする。このときのノード１４２の電位は、第３のトランジスタ１０３の第２の電極がソース電極となって、第６の配線１２６の電位（Ｖ１）から第３のトランジスタ１０３のしきい値電圧を引いた値となるため、Ｖ１−Ｖｔｈ１０３（Ｖｔｈ１０３：第３のトランジスタ１０３のしきい値電圧）となる。よって、第２のトランジスタ１０２および第６のトランジスタ１０６が、オンする。このように、リセット期間では、第３の配線１２３と、Ｖ２が供給されている第４の配線１２４が導通するため、第３の配線１２３の電位がＶ２となる。したがって、Ｌ信号が、第３の配線１２３から出力される。
第７のトランジスタ１０７がオンするタイミングを遅延させることで、信号２２３の立ち下がり時間を短くできる。なぜなら、第５の配線１２５に入力されるＬ信号が、Ｗ／Ｌの値が大きい第１のトランジスタ１０１を介して、第３の配線１２３に供給されるからである。
第７のトランジスタ１０７のＷ／Ｌの値を小さくして、ノード１４１の電位がＶ２となるまでの立ち下がり時間を長くしても、信号２２３の立ち下がり時間を短くできる。この場合は、第７のトランジスタ１０７のＷ／Ｌの値を、第１のトランジスタ１０１のＷ／Ｌの値よりも１／１０〜１／４０倍、より好ましくは１／２０〜１／３０倍とするとよい。
図４（Ａ）に示すように、第３のトランジスタ１０３の代わりに抵抗素子４０１を用いることで、ノード１４２の電位をＶ１にできる。そのため、第２のトランジスタ１０２および第６のトランジスタ１０６をオンしやすくでき、動作効率の向上を図ることができる。また、図４（Ｃ）に示すように、第３のトランジスタ１０３と並列に、トランジスタ４０２を接続してもよい。
図２（Ｄ）および図３（Ｄ）に示す非選択期間において、信号２２１がＬレベルのままなので、第５のトランジスタ１０５および第８のトランジスタ１０８はオフのままである。また、信号２２２がＬレベルとなるので、第７のトランジスタ１０７がオフする。このとき、ノード１４２は、電位をＶ１−Ｖｔｈ１０３に維持している。そのため、第２のトランジスタ１０２および第６のトランジスタ１０６は、オンのままである。このとき、ノード１４１の電位は、第６のトランジスタ１０６を介してＶ２が供給されるので、Ｖ２のままである。よって、第１のトランジスタ１０１および第４のトランジスタ１０４は、オフのままである。このように、非選択期間では、第３の配線１２３と、Ｖ２が供給されている第４の配線１２４が導通するため、第３の配線１２３の電位は、Ｖ２のままである。したがって、Ｌ信号が、第３の配線１２３から出力される。
第６の配線１２６に供給される電位をＶ１よりも小さくすることで、ノード１４２の電位を小さくできる。そのため、第２のトランジスタ１０２および第６のトランジスタ１０６のしきい値電圧シフトを抑制できる。したがって、本実施の形態のフリップフロップは、トランジスタの半導体層として特性劣化（しきい値電圧のシフト）が顕著に表れるアモルファスシリコンを用いても、トランジスタの特性劣化を抑制できる。
以上のことから、本実施の形態のフリップフロップは、セット期間においてノード１４１の電位の立ち上がり時間を短くできるため、高速動作が可能となり、より大型の表示装置またはより高精細な表示装置に適用できる。
ここで、第１のトランジスタ１０１〜第８のトランジスタ１０８が有する機能を説明する。第１のトランジスタ１０１は、第５の配線１２５の電位を、第３の配線１２３に供給するタイミングを選択する機能を有する。また、ノード１４１の電位をブートストラップ動作によって上昇させる機能を有し、ブートストラップ用トランジスタとして機能する。第２のトランジスタ１０２は、第４の配線１２４の電位を、第３の配線１２３に供給するタイミングを選択する機能を有し、スイッチングトランジスタとして機能する。第３のトランジスタ１０３は、第６の配線１２６の電位と、第８の配線１２８の電位と、を分圧する機能を有し、抵抗成分を有する素子または抵抗素子として機能する。第４のトランジスタ１０４は、第８の配線１２８の電位を、ノード１４２に供給するタイミングを選択する機能を有し、スイッチングトランジスタとして機能する。第５のトランジスタ１０５は、第７の配線１２７の電位を、ノード１４１に供給するタイミングを選択する機能を有し、入力用トランジスタとして機能する。第６のトランジスタ１０６は、第１０の配線１３０の電位を、ノード１４１に供給するタイミングを選択する機能を有し、スイッチングトランジスタとして機能する。第７のトランジスタ１０７は、第１１の配線１３１の電位を、ノード１４１に供給するタイミングを選択する機能を有し、スイッチングトランジスタとして機能する。第８のトランジスタ１０８は、第９の配線１２９の電位を、ノード１４２に供給するタイミングを選択する機能を有し、スイッチングトランジスタとして機能する。
ただし、第１のトランジスタ１０１〜第８のトランジスタ１０８は、上記説明した機能を有していれば、トランジスタとは限定されない。例えば、スイッチングトランジスタとして機能する第２のトランジスタ１０２、第４のトランジスタ１０４、第６のトランジスタ１０６、第７のトランジスタ１０７および第８のトランジスタ１０８は、スイッチング機能を有する素子であれば、ダイオード、ＣＭＯＳアナログスイッチまたはさまざまな論理回路などを適用してもよい。さらに、入力用トランジスタとして機能する第５のトランジスタ１０５は、ノード１４１の電位を上昇させてオフするタイミングを選択する機能を有していれば、ＰＮ接合ダイオードまたはダイオード接続したトランジスタなどを適用してもよい。
図１と同様に動作するものであれば、各トランジスタの配置および数などは図１に限定されない。図１（Ａ）のフリップフロップの動作を説明した図３から分かるように、本実施の形態では、セット期間、選択期間、リセット期間、非選択期間は、それぞれ図３（Ａ）〜図３（Ｄ）に示す実線のように導通がとれていればよい。よって、これを満たすようにトランジスタなどを配置し、動作させうる構成であれば、トランジスタ、その他の素子（抵抗素子、容量素子など）、ダイオード、スイッチ、さまざまな論理回路などを新たに配置してもよい。
さらに、図１と同様に動作するものであれば、本実施の形態のフリップフロップの駆動タイミングは、図２のタイミングチャートに限定されない。
例えば、図６のタイミングチャートに示すように、第１の配線１２１、第２の配線１２２、第５の配線１２５にＨ信号を入力する期間を短くしてもよい。図６は、図２のタイミングチャートと比較して、信号がＬレベルからＨレベルに切り替わるタイミングが期間Ｔａ１だけ遅延し、信号がＨレベルからＬレベルに切り替わるタイミングが期間Ｔａ２だけ早くなっている。したがって、図６のタイミングチャートを適用したフリップフロップは、各配線の瞬間電流が小さくなるため、省電力化、誤動作の抑制、動作効率の向上などを図ることができる。さらに、図６のタイミングチャートを適用したフリップフロップは、リセット期間において、第３の配線１２３から出力される信号の立ち下がり時間を短くできる。なぜなら、ノード１４１の電位がＬレベルとなるタイミングが、期間Ｔａ１＋期間Ｔａ２だけ遅延するので、第５の配線１２５に入力されているＬ信号が、電流能力の大きい（チャネル幅が大きい）第１のトランジスタ１０１を介して第３の配線１２３に供給されるからである。なお、図２のタイミングチャートと共通するところは、共通の符号を用いてその説明を省略する。
期間Ｔａ１、期間Ｔａ２および期間Ｔｂの関係は、（（Ｔａ１＋Ｔｂ）／（Ｔａ１＋Ｔａ２＋Ｔｂ））×１００＜１０［％］とすることが望ましい。より望ましくは、（（Ｔａ１＋Ｔｂ）／（Ｔａ１＋Ｔａ２＋Ｔｂ））×１００＜５［％］とすることが望ましい。さらに、期間Ｔａ１≒期間Ｔａ２とすることが望ましい。
図１と同様に動作するものであれば、第１の配線１２１〜第１１の配線１３１は、自由に接続することができる。例えば、図５（Ａ）に示すように、第２のトランジスタ１０２の第１の電極、第４のトランジスタ１０４の第１の電極、第６のトランジスタ１０６の第１の電極、第７のトランジスタ１０７の第１の電極および第８のトランジスタ１０８の第１の電極が、第６の配線５０６に接続されてもよい。さらに、第５のトランジスタ１０５の第１の電極、第３のトランジスタ１０３の第１の電極および第３のトランジスタ１０３のゲート電極が、第５の配線５０５に接続されてもよい。また、図５（Ｂ）に示すように、第３のトランジスタ１０３の第１の電極および第３のトランジスタ１０３のゲート電極が、第７の配線５０７に接続されてもよい。ここで、第１の配線５０１、第２の配線５０２、第３の配線５０３および第４の配線５０４は、図１（Ａ）の第１の配線１２１、第２の配線１２２、第３の配線１２３および第５の配線１２５に相当する。
図５（Ａ）、（Ｂ）のフリップフロップは、配線数を削減できるため、歩留まりの向上およびレイアウト面積の縮小を図ることができる。さらに、図５（Ａ）、（Ｂ）のフリップフロップは、信頼性の向上および動作効率の向上を図ることができる。さらに、図５（Ｂ）のフリップフロップは、第６の配線５０６に供給する電位を小さくできるため、第２のトランジスタ１０２および第６のトランジスタ１０６のしきい値電圧のシフトを抑制できる。
図５（Ａ）に示したフリップフロップの上面図の一例を図２９に示す。導電層２９０１は、第１のトランジスタ１０１の第１の電極として機能する部分を含み、配線２９５１を介して第４の配線５０４と接続される。導電層２９０２は第１のトランジスタ１０１の第２の電極として機能する部分を含み、配線２９５２を介して第３の配線５０３と接続される。導電層２９０３は、第１のトランジスタ１０１のゲート電極、および第４のトランジスタ１０４のゲート電極として機能する部分を含む。導電層２９０４は、第２のトランジスタ１０２の第１の電極、第６のトランジスタ１０６の第１の電極、第４のトランジスタ１０４の第１の電極、および第８のトランジスタ１０８の第１の電極として機能する部分を含み、第６の配線５０６と接続される。導電層２９０５は、第２のトランジスタ１０２の第２の電極として機能する部分を含み、配線２９５４を介して第３の配線５０３と接続される。導電層２９０６は第２のトランジスタ１０２のゲート電極、および第６のトランジスタ１０６のゲート電極として機能する部分を含む。導電層２９０７は、第３のトランジスタ１０３の第１の電極として機能する部分を含み、配線２９５５を介して第５の配線５０５と接続される。導電層２９０８は、第３のトランジスタ１０３の第２の電極、および第４のトランジスタ１０４の第２の電極として機能する部分を含み、配線２９５６を介して導電層２９０６と接続される。導電層２９０９は、第３のトランジスタ１０３のゲート電極として機能する部分を含み、配線２９５５を介して第５の配線５０５と接続される。導電層２９１０は、第５のトランジスタ１０５の第１の電極として機能する部分を含み、配線２９５９を介して第５の配線５０５と接続される。導電層２９１１は、第５のトランジスタ１０５の第２の電極、および第７のトランジスタ１０７の第２の電極として機能する部分を含み、配線２９５８を介して導電層２９０３と接続される。導電層２９１２は、第５のトランジスタ１０５のゲート電極として機能する部分を含み、配線２９６０を介して第１の配線５０１と接続される。導電層２９１３は、第６のトランジスタ１０６の第２の電極として機能する部分を含み、配線２９５７を介して導電層２９０３と接続される。導電層２９１４は、第７のトランジスタ１０７のゲート電極として機能する部分を含み、配線２９６２を介して第２の配線５０２と接続される。導電層２９１５は、第８のトランジスタ１０８のゲート電極として機能する部分を含み、配線２９６１を介して導電層２９１２と接続される。導電層２９１６は、第８のトランジスタ１０８の第２の電極として機能する部分を含み、配線２９５３を介して導電層２９０６と接続される。
ここで、配線２９６２は、配線２９５１、配線２９５２、配線２９５３、配線２９５４、配線２９５５、配線２９５６、配線２９５７、配線２９５８、配線２９５９、配線２９６０または配線２９６１よりも、配線の幅が小さいことを特徴とする。あるいは、配線の長さが大きいことを特徴とする。つまり、配線２９６２の抵抗値を大きくすることを特徴とする。こうすることで、リセット期間において、導電層２９１４の電位が、Ｈレベルになるタイミングを遅延させることができる。よって、リセット期間において、第７のトランジスタ１０７がオンするタイミングを遅延させることができるので、第３の配線５０３の信号を早くＬレベルにすることができる。なぜなら、ノード１４１がＬレベルになるタイミングが遅延し、その遅延の期間にＬ信号が第１のトランジスタ１０１を介して、第３の配線５０３に供給されるからである。
なお、配線２９５１、配線２９５２、配線２９５３、配線２０５４、配線２９５５、配線２９５６、配線２９５７、配線２９５８、配線２９５９、配線２９６０、配線２９６１および配線２９６２は、画素電極（または透明電極、反射電極ともいう）と同様なものであり、同様のプロセスおよび材料によって形成されている。
第１のトランジスタ１０１のゲート電極、第１の電極および第２の電極として機能する部分は、それぞれを含む導電層と半導体層２９８１とが重なって形成される部分である。第２のトランジスタ１０２のゲート電極、第１の電極および第２の電極として機能する部分は、それぞれを含む導電層と半導体層２９８２とが重なって形成される部分である。第３のトランジスタ１０３のゲート電極、第１の電極および第２の電極として機能する部分は、それぞれを含む導電層と半導体層２９８３とが重なって形成される部分である。第４のトランジスタ１０４のゲート電極、第１の電極および第２の電極として機能する部分は、それぞれを含む導電層と半導体層２９８４とが重なって形成される部分である。第５のトランジスタ１０５のゲート電極、第１の電極および第２の電極として機能する部分は、それぞれを含む導電層と半導体層２９８５とが重なって形成される部分である。第６のトランジスタ１０６のゲート電極、第１の電極および第２の電極として機能する部分は、それぞれを含む導電層と半導体層２９８６とが重なって形成される部分である。第７のトランジスタ１０７のゲート電極、第１の電極および第２の電極として機能する部分は、それぞれを含む導電層と半導体層２９８７とが重なって形成される部分である。第８のトランジスタ１０８のゲート電極、第１の電極および第２の電極として機能する部分は、それぞれを含む導電層と半導体層２９８８とが重なって形成される部分である。
続いて、上述した本実施の形態のフリップフロップを有するシフトレジスタの構成および駆動方法について説明する。
本実施の形態のシフトレジスタの構成について図７を参照して説明する。図７のシフトレジスタは、ｎ個のフリップフロップ（フリップフロップ７０１＿１〜フリップフロップ７０１＿ｎ）を有する。
図７のシフトレジスタの接続関係について説明する。図７のシフトレジスタにおいて、ｉ段目のフリップフロップ７０１＿ｉ（フリップフロップ７０１＿１〜フリップフロップ７０１＿ｎのうちいずれか一）は、図１（Ａ）に示した第１の配線１２１が、第７の配線７１７＿ｉ−１に接続される。図１（Ａ）に示した第２の配線１２２が、第７の配線７１７＿ｉ＋１に接続される。図１（Ａ）に示した第３の配線１２３が、第７の配線７１７＿ｉに接続される。図１（Ａ）に示した第４の配線１２４、第８の配線１２８、第９の配線１２９、第１０の配線１３０および第１１の配線１３１が、第５の配線７１５に接続される。図１（Ａ）に示した第５の配線１２５が、奇数段目のフリップフロップでは第２の配線７１２に接続され、偶数段目のフリップフロップでは第３の配線７１３に接続される。図１（Ａ）に示した第６の配線１２６および第７の配線１２７が、第４の配線７１４に接続される。１段目のフリップフリップ７０１＿１の図１（Ａ）に示す第１の配線１２１は、第１の配線７１１に接続される。また、ｎ段目のフリップフロップ７０１＿ｎの図１（Ａ）に示す第２の配線１２２は、第６の配線７１６に接続される。
第１の配線７１１、第２の配線７１２、第３の配線７１３、第６の配線７１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第４の配線７１４、第５の配線７１５を、それぞれ第１の電源線、第２の電源線と呼んでもよい。
次に、図１０に示したシフトレジスタの動作について、図８のタイミングチャートおよび図９のタイミングチャートを参照して説明する。図８のタイミングチャートは、走査期間と帰線期間に分割されている。走査期間は、第７の配線７１７＿１からの選択信号の出力が開始されて、第７の配線７１７＿ｎからの選択信号の出力が終了するまでの期間である。帰線期間は、第７の配線７１７＿ｎからの選択信号の出力が終了して、第７の配線７１７＿１からの選択信号の出力が開始されるまでの期間である。
第４の配線７１４にはＶ１の電位が供給され、第５の配線７１５にはＶ２の電位が供給される。
第１の配線７１１、第２の配線７１２、第３の配線７１３および第６の配線７１６には、それぞれ図８に示す信号８１１、信号８１２、信号８１３および信号８１６が入力される。ここで、信号８１１、信号８１２、信号８１３および信号８１６は、Ｈ信号の電位がＶ１、Ｌ信号の電位がＶ２のデジタル信号である。さらに、信号８１１、信号８１２、信号８１３および信号８１６を、それぞれスタート信号、第１のクロック信号、第２のクロック信号（反転クロック信号）およびリセット信号と呼んでもよい。
ただし、第１の配線７１１〜第６の配線７１６には、それぞれさまざまな信号、電位および電流が入力されてもよい。
第７の配線７１７＿１〜第７の配線７１７＿ｎからは、それぞれＨ信号の電位がＶ１、Ｌ信号の電位がＶ２の、デジタル信号８１７＿１〜８１７＿ｎが出力される。ただし、図１０に示すように、第７の配線７１７＿１〜第７の配線７１７＿ｎから、それぞれバッファ１００１＿１〜バッファ１００１＿ｎを介して信号が出力されてもよい。図１０のシフトレジスタは、シフトレジスタの出力信号と、各フリップフロップの転送信号と、を分割できるので、動作させやすい。
図１０に示すシフトレジスタが有するバッファ１００１＿１〜バッファ１００１＿ｎの一例について、図９９（Ａ）および図９９（Ｂ）を参照して説明する。図９９（Ａ）に示すバッファ８０００は、配線８０１１と配線８０１２の間にインバータ８００１ａ、インバータ８００１ｂおよびインバータ８００１ｃが接続されることで、配線８０１１に入力される信号の反転信号が、配線８０１２から出力される。ただし、配線８０１１と配線８０１２の間に接続されるインバータの数に限定はなく、例えば配線８０１１と配線８０１２の間に偶数個のインバータが接続される場合は、配線８０１１に入力される信号と同じ極性の信号が配線８０１２から出力される。さらに、図９９（Ｂ）のバッファ８１００に示すように、直列に接続されたインバータ８００２ａ、インバータ８００２ｂおよびインバータ８００２ｃと、直列に配置されたインバータ８００３ａ、インバータ８００３ｂおよびインバータ８００３ｃが、並列に接続されてもよい。図９９（Ｂ）のバッファ８１００は、トランジスタの特性のバラツキを平均化できるため、配線８０１２から出力される信号の遅延およびなまりを低減できる。さらに、インバータ８００２ａおよびインバータ８００３ａの出力、ならびにインバータ８００２ｂおよびインバータ８００３ｂの出力は、接続されてもよい。
図９９（Ａ）において、インバータ８００１ａが有するトランジスタのＷ＜インバータ８００１ｂが有するトランジスタのＷ＜インバータ８００１ｃが有するトランジスタのＷ、とすることが好ましい。なぜなら、インバータ８００１ａが有するトランジスタのＷが小さいことで、フリップフロップの駆動能力（具体的には図１（Ａ）のトランジスタ１０１のＷ／Ｌの値）を小さくできるので、本発明のシフトレジスタのレイアウト面積を小さくできるからである。同様に、図９９（Ｂ）において、インバータ８００２ａが有するトランジスタのＷ＜インバータ８００２ｂが有するトランジスタのＷ＜インバータ８００２ｃが有するトランジスタのＷ、とすることが好ましい。同様に、図９９（Ｂ）において、インバータ８００３ａが有するトランジスタのＷ＜インバータ８００３ｂが有するトランジスタのＷ＜インバータ８００３ｃが有するトランジスタのＷ、とすることが好ましい。さらに、インバータ８００２ａが有するトランジスタのＷ＝インバータ８００３ａが有するトランジスタのＷ、インバータ８００２ｂが有するトランジスタのＷ＝インバータ８００３ｂが有するトランジスタのＷ、インバータ８００２ｃが有するトランジスタのＷ＝インバータ８００３ｃが有するトランジスタのＷ、とすることが好ましい。
図９９（Ａ）および図９９（Ｂ）に示すインバータとしては、入力された信号を反転して出力できるものであれば特に限定されない。例えば、図９９（Ｃ）に示すように、第１のトランジスタ８２０１および第２のトランジスタ８２０２によって、インバータを構成してもよい。さらに、第１の配線８２１１には信号が入力され、第２の配線８２１２からは信号が出力され、第３の配線８２１３にはＶ１が供給され、第４の配線８２１４にはＶ２が供給される。図９９（Ｃ）のインバータは、第１の配線８２１１にＨ信号を入力すると、Ｖ１−Ｖ２を第１のトランジスタ８２０１と第２のトランジスタ８２０２で分割した電位（第１のトランジスタ８２０１のＷ／Ｌ＜第２のトランジスタ８２０２のＷ／Ｌ）を、第２の配線８２１２から出力する。さらに、図９９（Ｃ）のインバータは、第１の配線８２１１にＬ信号を入力すると、Ｖ１−Ｖｔｈ８２０１（Ｖｔｈ８２０１：第１のトランジスタ８２０１のしきい値電圧）を第２の配線８２１２から出力する。さらに、第１のトランジスタ８２０１は抵抗成分を有する素子であれば、ＰＮ接合ダイオードでもよいし、単に抵抗素子でもよい。
図９９（Ｄ）に示すように、第１のトランジスタ８３０１、第２のトランジスタ８３０２、第３のトランジスタ８３０３および第４のトランジスタ８３０４によってインバータを構成してもよい。第１の配線８３１１には信号が入力され、第２の配線８３１２からは信号が出力され、第３の配線８３１３および第５の配線８３１５にはＶ１が供給され、第４の配線８３１４および第６の配線８３１６にはＶ２が供給される。図９９（Ｄ）のインバータは、第１の配線８３１１にＨ信号を入力すると、Ｖ２を第２の配線８３１２から出力する。このとき、ノード８３４１は電位をＬレベルとするため、第１のトランジスタ８３０１はオフする。さらに、図９９（Ｄ）のインバータは、第１の配線８３１１にＬ信号を入力すると、Ｖ１を第２の配線８３１２から出力する。このとき、ノード８３４１の電位が、Ｖ１−Ｖｔｈ８３０３（Ｖｔｈ８３０３：第３のトランジスタ８３０３のしきい値電圧）となると、ノード８３４１が浮遊状態となる。その結果、ノード８３４１の電位が、ブートストラップ動作によってＶ１＋Ｖｔｈ８３０１（Ｖｔｈ８３０１：第１のトランジスタ８３０１のしきい値電圧）よりも高くなるので、第１のトランジスタ８３０１はオンする。さらに、第１のトランジスタ８３０１は、ブートストラップ用トランジスタとして機能するため、第２の電極とゲート電極との間に容量素子が配置されてもよい。
図３０（Ａ）に示すように、第１のトランジスタ８４０１、第２のトランジスタ８４０２、第３のトランジスタ８４０３および第４のトランジスタ８４０４によってインバータを構成してもよい。図３０（Ａ）のインバータは、２入力型のインバータであり、ブートストラップ動作が可能である。第１の配線８４１１には信号が入力され、第２の配線８４１２には反転信号が入力され、第３の配線８４１３からは信号が出力される。第４の配線８４１４および第６の配線８４１６にはＶ１が供給され、第５の配線８４１５および第７の配線８４１７にはＶ２が供給される。図３０（Ａ）のインバータは、第１の配線８４１１にＬ信号、第２の配線８４１２にＨ信号を入力すると、Ｖ２を第３の配線８４１３から出力する。このとき、ノード８４４１の電位はＶ２となるため、第１のトランジスタ８４０１はオフする。さらに、図３０（Ａ）のインバータは、第１の配線８４１１にＨ信号、第２の配線８４１２にＬ信号を入力すると、Ｖ１を第３の配線８４１３から出力する。このとき、ノード８４４１の電位がＶ１−Ｖｔｈ８４０３（Ｖｔｈ８４０３：第３のトランジスタ８４０３のしきい値電圧）となると、ノード８４４１が浮遊状態となる。その結果、ノード８４４１の電位が、ブートストラップ動作によってＶ１＋Ｖｔｈ８４０１（Ｖｔｈ８４０１：第１のトランジスタ８４０１のしきい値電圧）よりも高くなるので、第１のトランジスタ８４０１はオンする。さらに、第１のトランジスタ８４０１は、ブートストラップ用トランジスタとして機能するため、第２の電極とゲート電極の間に容量素子が配置されてもよい。さらに、第１の配線８４１１および第２の配線８４１２のうち一方には、図１（Ａ）に示す第３の配線１２３を接続し、他方には図１（Ａ）に示すノード１４２を接続するとよい。
図３０（Ｂ）に示すように、第１のトランジスタ８５０１、第２のトランジスタ８５０２および第３のトランジスタ８５０３によって、インバータを構成してもよい。図３０（Ｂ）のインバータは、２入力型のインバータであり、ブートストラップ動作が可能である。第１の配線８５１１には信号が入力され、第２の配線８５１２には反転信号が入力され、第３の配線８５１３からは信号が出力される。第４の配線８５１４および第６の配線８５１６にはＶ１が供給され、第５の配線８５１５にはＶ２が供給される。図３０（Ｂ）のインバータは、第１の配線８５１１にＬ信号、第２の配線８５１２にＨ信号を入力すると、Ｖ２を第３の配線８５１３から出力する。このとき、ノード８５４１の電位はＶ２となるため、第１のトランジスタ８５０１はオフする。さらに、図３０（Ｂ）のインバータは、第１の配線８５１１にＨ信号、第２の配線８５１２にＬ信号を入力すると、Ｖ１を第３の配線８５１３から出力する。このとき、ノード８５４１の電位がＶ１−Ｖｔｈ８５０３（Ｖｔｈ８５０３：第３のトランジスタ８５０３のしきい値電圧）となると、ノード８５４１が浮遊状態となる。その結果、ノード８５４１の電位が、ブートストラップ動作によってＶ１＋Ｖｔｈ８５０１（Ｖｔｈ８５０１：第１のトランジスタ８５０１のしきい値電圧）よりも高くなるので、第１のトランジスタ８５０１はオンする。さらに、第１のトランジスタ８５０１は、ブートストラップ用トランジスタとして機能するため、第２の電極とゲート電極との間に容量素子が配置されてもよい。さらに、第１の配線８５１１および第２の配線８５１２のうち一方には、図１（Ａ）に示す第３の配線１２３を接続し、他方には図１（Ａ）に示すノード１４２を接続するとよい。
図３０（Ｃ）に示すように、第１のトランジスタ８６０１、第２のトランジスタ８６０２、第３のトランジスタ８６０３および第４のトランジスタ８６０４によって、インバータを構成してもよい。図３０（Ｃ）のインバータは、２入力型のインバータであり、ブートストラップ動作が可能である。さらに、第１の配線８６１１には信号が入力され、第２の配線８６１２には反転信号が入力され、第３の配線８６１３からは信号が出力される。第４の配線８６１４にはＶ１が供給され、第５の配線８６１５および第６の配線８６１６にはＶ２が供給される。図３０（Ｃ）のインバータは、第１の配線８６１１にＬ信号、第２の配線８６１２にＨ信号を入力すると、Ｖ２を第３の配線８６１３から出力する。このとき、ノード８６４１の電位はＶ２となるため、第１のトランジスタ８６０１はオフする。さらに、図３０（Ｃ）のインバータは、第１の配線８６１１にＨ信号、第２の配線８６１２にＬ信号を入力すると、Ｖ１を第３の配線８６１３から出力する。このとき、ノード８６４１の電位がＶ１−Ｖｔｈ８６０３（Ｖｔｈ８６０３：第３のトランジスタ８６０３のしきい値電圧）となると、ノード８６４１が浮遊状態となる。その結果、ノード８６４１の電位が、ブートストラップ動作によってＶ１＋Ｖｔｈ８６０１（Ｖｔｈ８６０１：第１のトランジスタ８６０１のしきい値電圧）よりも高くなるので、第１のトランジスタ８６０１はオンする。第１のトランジスタ８６０１は、ブートストラップ用トランジスタとして機能するため、第２の電極とゲート電極の間に容量素子が配置されてもよい。さらに、第１の配線８６１１および第２の配線８６１２のうち一方には、図１（Ａ）に示す第３の配線１２３を接続し、他方には図１（Ａ）に示すノード１４２を接続するとよい。
図７において、フリップフロップ７０１＿ｉのスタート信号として、第７の配線７１７＿ｉ−１から出力される信号を用い、リセット信号として、第７の配線７１７＿ｉ＋１から出力される信号を用いる。フリップフロップ７０１＿１のスタート信号は、第１の配線７１１から入力される。また、フリップフロップ７０１＿ｎのリセット信号は、第６の配線７１６から入力される。ただし、フリップフロップ７０１＿ｎのリセット信号として、第７の配線７１７＿１から出力される信号を用いてもよいし、第７の配線７１７＿２から出力される信号を用いてもよい。あるいは、ダミーのフリップフロップを新たに配置して、ダミーのフリップフロップの出力信号を用いてもよい。こうすることで、配線数および信号数を減らすことができる。
図９に示すように、例えば、フリップフロップ７０１＿ｉが選択期間となると、第７の配線７１７＿ｉからＨ信号（選択信号）が出力される。このとき、フリップフロップ７０１＿ｉ＋１は、セット期間となる。その後、フリップフロップ７０１＿ｉがリセット期間となって、第７の配線７１７＿ｉからＬ信号が出力される。このとき、フリップフロップ７０１＿ｉ＋１は、選択期間となる。その後、フリップフロップ７０１＿ｉが非選択期間となって、第７の配線７１７＿ｉからＬ信号が出力されたままとなる。このとき、フリップフロップ７０１＿ｉ＋１は、リセット期間となる。
こうして、図７のシフトレジスタは、選択信号を第７の配線７１７＿１から順に第７の配線７１７＿ｎまで出力できる。つまり、図７のシフトレジスタは、第７の配線７１７＿１〜第７の配線７１７＿ｎを走査できる。
本実施の形態のフリップフロップを適用したシフトレジスタは、高速動作が可能なので、より高精細な表示装置、またはより大型の表示装置に適用できる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、工程の簡略化、製造コストの削減および歩留まりの向上を図ることができる。
続いて、上述した本実施の形態のシフトレジスタを有する表示装置の構造、および駆動方法について説明する。ただし、本実施の形態の表示装置は、少なくとも本実施の形態のフリップフロップを有していればよい。
本実施の形態の表示装置の構成について、図１１を参照して説明する。図１１の表示装置は、信号線駆動回路１１０１、走査線駆動回路１１０２および画素部１１０４を有する。画素部１１０４は、信号線駆動回路１１０１から列方向に伸張して配置された複数の信号線Ｓ１〜Ｓｍ、走査線駆動回路１１０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ、および信号線Ｓ１〜Ｓｍならびに走査線Ｇ１〜Ｇｎに対応してマトリクス状に配置された複数の画素１１０３を有する。そして、各画素１１０３は、信号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうちいずれか一）と接続される。
走査線駆動回路１１０２として、本実施の形態のシフトレジスタを適用することができる。もちろん、信号線駆動回路１１０１にも本実施の形態のシフトレジスタを用いてもよい。
走査線Ｇ１〜Ｇｎは、図７および図１０に示した第７の配線７１７＿１〜第７の配線７１７＿ｎに接続される。
信号線および走査線は、単に配線と呼んでもよい。さらに、信号線駆動回路１１０１および走査線駆動回路１１０２を、それぞれを駆動回路と呼んでもよい。
画素１１０３は、少なくとも１つのスイッチング素子、１つの容量素子および画素電極を有している。ただし、画素１１０３は、複数のスイッチング素子または複数の容量素子を有していてもよい。さらに、容量素子は、必ずしも必要ではない。画素１１０３は、飽和領域で動作するトランジスタを有していてもよい。画素１１０３は、液晶素子またはＥＬ素子などの表示素子を有していてもよい。スイッチング素子としては、トランジスタおよびＰＮ接合ダイオードを用いることができる。ただし、スイッチング素子としてトランジスタを用いる場合は、トランジスタが線形領域で動作することが望ましい。さらに、走査線駆動回路１１０２が、Ｎチャネル型のトランジスタのみで構成される場合は、スイッチング素子としてＮチャネル型トランジスタを用いることが望ましい。さらに、走査線駆動回路１１０２が、Ｐチャネル型のトランジスタのみで構成される場合は、スイッチング素子としてＰチャネル型トランジスタを用いることが望ましい。
走査線駆動回路１１０２および画素部１１０４は、絶縁基板１１０５上に形成され、信号線駆動回路１１０１は、絶縁基板１１０５上に形成されない。信号線駆動回路１１０１は、単結晶基板上、ＳＯＩ基板上または絶縁基板１１０５とは別の絶縁基板上に形成されている。そして、信号線駆動回路１１０１は、ＦＰＣなどのプリント基板を介して、信号線Ｓ１〜Ｓｍと接続される。ただし、信号線駆動回路１１０１は絶縁基板１１０５上に形成されていてもよいし、信号線駆動回路１１０１の一部を構成する回路が絶縁基板１１０５上に形成されてもよい。
信号線駆動回路１１０１は、信号線Ｓ１〜Ｓｍにビデオ信号として電圧または電流を入力する。ただし、ビデオ信号はデジタル信号でもよいし、アナログ信号でもよい。さらに、ビデオ信号は、１フレームごとに正極と負極が反転してもよいし（フレーム反転駆動）、１行ごとに正極と負極が反転してもよい（ゲートライン反転駆動）。あるいは、ビデオ信号は、１列ごとに正極と負極が反転してもよいし（ソースライン反転駆動）、１行および１列ごとに正極と負極が反転してもよい（ドット反転駆動）。さらに、ビデオ信号は、信号線Ｓ１〜Ｓｍに点順次駆動で入力されてもよいし、線順次駆動で入力されてもよい。さらに、信号線駆動回路１１０１は、ビデオ信号だけでなく、プリチャージ電圧などの一定電圧を信号線Ｓ１〜Ｓｍに入力してもよい。プリチャージ電圧などの一定電圧は、１ゲート選択期間ごと、１フレームごとに入力することが望ましい。
走査線駆動回路１１０２は、走査線Ｇ１〜Ｇｎに信号を入力し、走査線Ｇ１〜Ｇｎを１行目から順に選択（以下、走査するともいう）する。そして、走査線駆動回路１１０２は、選択された走査線に接続される複数の画素１１０３を選択する。ここで、１つの走査線が選択されている期間を１ゲート選択期間と呼び、当該走査線が選択されていない期間を非選択期間と呼ぶ。さらに、走査線駆動回路１１０２が走査線に出力する信号を、走査信号と呼ぶ。さらに、走査信号の最大値は、ビデオ信号の最大値または信号線の最大電圧よりも大きく、走査信号の最小値は、ビデオ信号の最小値または信号線の最小電圧よりも小さいことを特徴とする。
画素１１０３が選択されている場合には、信号線駆動回路１１０１から信号線を介して、画素１１０３にビデオ信号が入力される。さらに、画素１１０３が選択されていない場合には、画素１１０３は、選択期間に入力されたビデオ信号（ビデオ信号に対応した電位）を保持している。
図示はしないが、信号線駆動回路１１０１および走査線駆動回路１１０２には、複数の電位および複数の信号が供給されている。
次に、図１１に示した表示装置の動作について、図１２のタイミングチャートを参照して説明する。図１２において、１画面分の画像を表示する期間に相当する１フレーム期間を示す。１フレーム期間は特に限定はしないが、画像を見る人がちらつき（フリッカ）を感じないように、１／６０秒以下とすることが好ましい。
図１２のタイミングチャートでは、１行目の走査線Ｇ１、ｉ行目の走査線Ｇｉ、ｉ＋１行目の走査線Ｇｉ＋１およびｎ行目の走査線Ｇｎがそれぞれ選択されるタイミングを示している。
図１２において、例えばｉ行目の走査線Ｇｉが選択され、走査線Ｇｉに接続される複数の画素１１０３が選択される。そして、走査線Ｇｉに接続される複数の画素１１０３は、それぞれビデオ信号を入力され、ビデオ信号に応じた電位を保持する。その後、ｉ行目の走査線Ｇｉが非選択になって、ｉ＋１行目の走査線Ｇｉ＋１が選択され、走査線Ｇｉ＋１に接続される複数の画素１１０３が選択される。そして、走査線Ｇｉ＋１に接続される複数の画素１１０３は、それぞれビデオ信号を入力され、ビデオ信号に応じた電位を保持する。このように、１フレーム期間において、走査線Ｇ１から走査線Ｇｎまで順に選択され、各々の走査線に接続される画素１１０３も順に選択される。そして、各々の走査線に接続される複数の画素１１０３は、それぞれビデオ信号を入力され、ビデオ信号に応じた電位を保持する。
本実施の形態のシフトレジスタを、走査線駆動回路１１０２として用いた表示装置は、高速動作が可能となるので、より高精細、またはより大型化を図ることができる。さらに、本実施の形態の表示装置は、工程の簡略化、製造コストの削減および歩留まりの向上を図ることができる。
図１１の表示装置は、高速動作が必要な信号線駆動回路１１０１と、走査線駆動回路１１０２および画素部１１０４と、を別々の基板上に形成する。そのため、走査線駆動回路１１０２が有するトランジスタの半導体層、および画素１１０３が有するトランジスタの半導体層として、アモルファスシリコンを用いることができる。その結果、製造工程の簡略化を図ることができ、製造コストの削減や歩留まりの向上を図ることができる。さらに、本実施の形態の表示装置は、大型化を図ることができる。あるいは、トランジスタの半導体層として、ポリシリコンや単結晶シリコンを用いても、製造工程の簡略化を図ることができる。
信号線駆動回路１１０１と、走査線駆動回路１１０２および画素部１１０４と、を同一基板上に形成する場合は、走査線駆動回路１１０２が有するトランジスタの半導体層、および画素１１０３が有するトランジスタの半導体層として、ポリシリコンまたは単結晶シリコンを用いるとよい。
図１１のように、画素を選択し、画素に独立してビデオ信号を書き込むことができれば、各駆動回路の数や配置などは図１１に限定されない。
例えば、図１３に示すように、走査線Ｇ１〜走査線Ｇｎが第１の走査線駆動回路１３０２ａおよび第２の走査線駆動回路１３０２ｂによって走査されてもよい。第１の走査線駆動回路１３０２ａおよび第２の駆動回路１３０２ｂは、図１１に示した走査線駆動回路１１０２と同様の構成であり、同じタイミングで走査線Ｇ１〜走査線Ｇｎを走査する。さらに、第１の走査線駆動回路１３０２ａおよび第２の駆動回路１３０２ｂを、それぞれ第１の駆動回路、第２の駆動回路と呼んでもよい。
図１３の表示装置は、第１の走査線駆動回路１３０２ａおよび第２の走査線駆動回路１３０２ｂのうち一方に不良が生じても、走査線駆動回路１３０２ａおよび第２の走査線駆動回路１３０２ｂのうち他方が走査線Ｇ１〜走査線Ｇｎを走査できるため、冗長性を持つことができる。さらに、図１３の表示装置は、第１の走査線駆動回路１３０２ａの負荷（走査線の配線抵抗および走査線の寄生容量）および第２の走査線駆動回路１３０２ｂの負荷を図１１に比べ半分程度にできる。そのため、走査線Ｇ１〜走査線Ｇｎに入力される信号（第１の走査線駆動回路１３０２ａおよび第２の駆動回路１３０２ｂの出力信号）の遅延およびなまりを低減できる。さらに、図１３の表示装置は、第１の走査線駆動回路１３０２ａの負荷および第２の走査線駆動回路１３０２ｂの負荷が低減されるので、走査線Ｇ１〜走査線Ｇｎを高速に走査することができる。さらに、走査線Ｇ１〜走査線Ｇｎを高速に走査することができるので、パネルの大型化またはパネルの高精細化を可能にできる。なお、図１１の構成と共通するところは共通の符号を用いてその説明を省略する。
別の例として、図１４は、画素にビデオ信号を高速に書き込むことができる表示装置である。図１４の表示装置は、奇数行目の画素１１０３には奇数列目の信号線からビデオ信号を入力し、偶数行目の画素１１０３には偶数列目の信号線からビデオ信号を入力する。さらに、図１４の表示装置は、走査線Ｇ１〜走査線Ｇｎのうち奇数段目の走査線が、第１の走査線駆動回路１４０２ａによって走査され、走査線Ｇ１〜走査線Ｇｎのうち偶数段目の走査線が、第２の走査線駆動回路１４０２ｂによって走査される。さらに、第１の走査線駆動回路１４０２ａに入力されるスタート信号は、第２の走査線駆動回路１４０２ｂに入力されるスタート信号よりも、クロック信号の１／４周期分遅延して入力される。
図１４の表示装置は、１フレーム期間において各信号線、１列ごとに正極のビデオ信号と、負極のビデオ信号と、を入力するだけで、ドット反転駆動をすることができる。さらに、図１４の表示装置は、１フレーム期間ごとに、各信号線に入力するビデオ信号の極性を反転することで、フレーム反転駆動をすることができる。
図１４の表示装置の動作について、図１５のタイミングチャートを参照して説明する。図１５のタイミングチャートでは、１行目の走査線Ｇ１、ｉ−１行目の走査線Ｇｉ−１、ｉ行目の走査線Ｇｉ、ｉ＋１行目の走査線Ｇｉ＋１およびｎ行目の走査線Ｇｎが、それぞれ選択されるタイミングを示している。さらに、図１５のタイミングチャートでは、１つの選択期間を選択期間ａと選択期間ｂに分割している。さらに、図１５のタイミングチャートでは、図１４の表示装置が、ドット反転駆動およびフレーム反転駆動する場合について説明する。
図１５において、例えばｉ行目の走査線Ｇｉの選択期間ａは、ｉ−１行目の走査線Ｇｉ−１の選択期間ｂと重なっている。また、ｉ行目の走査線Ｇｉの選択期間ｂは、ｉ＋１行目の走査線Ｇｉ＋１の選択期間ａと重なっている。したがって、選択期間ａにおいて、ｉ−１行ｊ＋１列目の画素１１０３に入力されるビデオ信号と同様のものが、ｉ行ｊ列目の画素１１０３に入力される。さらに、選択期間ｂにおいて、ｉ行ｊ列目の画素１１０３に入力されるビデオ信号と同様のものが、ｉ＋１行ｊ＋１列目の画素１１０３に入力される。なお、選択期間ｂにおいて画素１１０３に入力されるビデオ信号が、本来のビデオ信号であり、選択期間ａにおいて画素１１０３に入力されるビデオ信号が、画素１１０３のプリチャージ用のビデオ信号である。したがって、画素１１０３それぞれは、選択期間ａにおいてｉ−１行ｊ＋１列目の画素１１０３に入力されるビデオ信号によってプリチャージしたあとに、選択期間ｂにおいて本来（ｉ行ｊ列目）のビデオ信号を入力する。
以上のことから、図１４の表示装置は、画素１１０３に高速にビデオ信号を書き込むことができるため、大型化、高精細化を容易に実現することができる。さらに、図１４の表示装置は、１フレーム期間において信号線各々は同じ極性のビデオ信号が入力されるため、各信号線の充放電が少なく、低消費電力化を実現できる。さらに、図１４の表示装置は、ビデオ信号を入力するためのＩＣの負荷が大幅に低減されるため、ＩＣの発熱およびＩＣの消費電力などを低減することができる。さらに、図１４の表示装置は、第１の走査線駆動回路１４０２ａおよび第２の走査線駆動回路１４０２ｂの駆動周波数を約半分にできるため、省電力化を図ることができる。
本実施の形態の表示装置は、画素１１０３の構成および駆動方法によって、さまざまな駆動方法を行うことができる。例えば、１フレーム期間において、走査線駆動回路は、走査線を複数回走査してもよい。
図１１、図１３および図１４の表示装置は、画素１１０３の構成によって別の配線などを追加してもよい。例えば、一定の電位に保たれている電源線、容量線および新たな走査線などを追加してもよい。新たに走査線を追加する場合には、本実施の形態のシフトレジスタを適用した走査線駆動回路を、新たに追加してもよい。別の例として、ダミーの走査線、信号線、電源線または容量線が画素部に配置されていてもよい。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容または内容の一部を、別の図で述べた内容または内容の一部にも適用、あるいは組み合わせることができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態の各々の図で述べた内容または内容の一部を、別の実施の形態の図で述べた内容または内容の一部にも適用、あるいは組み合わせることができる。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態にも適用できる。あるいは、組み合わせることができる。
（実施の形態２）
本実施の形態では、実施の形態１とは別のフリップフロップ、当該フリップフロップを有する駆動回路、および当該駆動回路を有する表示装置の構成ならびに駆動方法について説明する。なお、実施の形態１と同様なものに関しては共通の符号を用いて示し、同一部分または同様な機能を有する部分の詳細な説明は省略する。
本実施の形態のフリップフロップの構成は、実施の形態１と同様のフリップフロップの構成を用いることができる。よって、本実施の形態では、フリップフロップの構成の説明を省略する。ただし、フリップフロップを駆動するタイミングが実施の形態１とは異なる。
本実施の形態の駆動タイミングを、図１（Ａ）に適用した場合について説明するが、本実施の形態の駆動タイミングを図１（Ｂ）、図１（Ｃ）、図４（Ａ）、図４（Ｂ）、図４（Ｃ）、図５（Ａ）および図５（Ｂ）のフリップフロップと自由に組み合わせて実施することもできる。さらに、本実施の形態の駆動タイミングは、実施の形態１に記載の駆動タイミングと、自由に組み合わせて実施することもできる。
本実施の形態のフリップフロップの動作について、図１（Ａ）のフリップフロップおよび図１６のタイミングチャートを参照して説明する。さらに、図１６のタイミングチャートを、セット期間、選択期間、リセット期間、非選択期間に分割して説明する。ただし、セット期間は、第１のセット期間および第２のセット期間に分割され、選択期間は第１の選択期間および第２の選択期間に分割される。
第１の配線１２１、第５の配線１２５および第２の配線１２２には、それぞれ図１６に示す信号１６２１、信号１６２５および信号１６２２が入力される。そして、第３の配線１２３からは、図１６に示す信号１６２３が出力される。ここで、信号１６２１、信号１６２５、信号１６２２および信号１６２３は、それぞれ図２に示した信号２２１、信号２２５、信号２２２および信号２２３に相当する。さらに、信号１６２１、信号１６２５、信号１６２２および信号１６２３を、それぞれスタート信号、クロック信号、リセット信号および出力信号と呼んでもよい。
本実施の形態のフリップフロップは、基本的には実施の形態１で説明したフリップフロップと同様に動作する。ただし、本実施の形態のフリップフロップは、第１の配線１２１にＨ信号が入力されるタイミングが、クロック信号の１／４周期分遅延しているところが、実施の形態１のフリップフロップと異なる。
本実施の形態のフリップフロップは、図１６に示す第１のセット期間（Ａ１）、第２のセット期間（Ａ２）、リセット期間（Ｃ）および非選択期間（Ｄ）において、それぞれ図２に示した非選択期間（Ｄ）、セット期間（Ａ）、リセット期間（Ｃ）および非選択期間（Ｄ）と同様の動作をするので説明を省略する。
図１７に示すように、本実施の形態のフリップフロップは、第２の配線１２２にＨ信号を入力するタイミングを、クロック信号の１／４周期分遅延させることで、出力信号の立ち下がり時間を大幅に短くすることができる。つまり、図１７を適用した本実施の形態のフリップフロップは、図１７に示す第１のリセット期間において、第５の配線１２５にＬ信号が入力され、ノード１４１の電位がおおむねＶ１＋Ｖｔｈ１０１まで下がる。したがって、第１のトランジスタ１０１はオンのままであり、Ｌ信号が第３の配線１２３から出力される。第３の配線１２３には、Ｗ／Ｌの値が大きい第１のトランジスタ１０１を介して、Ｌ信号が入力される。そのため、第３の配線１２３の電位が、ＨレベルからＬレベルになるまでの時間を大幅に短くできる。その後、図１７を適用した本実施の形態のフリップフロップは、図１７（Ｃ２）に示す第２のリセット期間において、第７のトランジスタ１０７がオンして、ノード１４１の電位がＶ２となる。このときのノード１４２の電位（電位１６４２）は、Ｖ１−Ｖｔｈ１０３となって、第３のトランジスタ１０３がオンするため、Ｌ信号が第３の配線１２３から出力される。
本実施の形態のフリップフロップは、実施の形態１に示したフリップフロップと同様の効果を得ることができる。
続いて、上述した本実施の形態のフリップフロップを有するシフトレジスタの構成および駆動方法について説明する。
本実施の形態のシフトレジスタの構成について、図１８を参照して説明する。図１８のシフトレジスタは、ｎ個のフリップフロップ（フリップフロップ１８０１＿１〜フリップフロップ１８０１＿ｎ）を有する。
図１８のシフトレジスタの接続関係について説明する。図１８のシフトレジスタにおいて、ｉ段目のフリップフロップ１８０１＿ｉ（フリップフロップ１８０１＿１〜フリップフロップ１８０１＿ｎのうちいずれか一）では、図１（Ａ）に示した第１の配線１２１が、第１０の配線１８２０＿ｉ−１に接続される。図１（Ａ）に示した第２の配線１２２が、第１０の配線１８２０＿ｉ＋２に接続される。図１（Ａ）に示した第３の配線１２３が、第１０の配線１８２０＿ｉに接続される。図１（Ａ）に示した第４の配線１２４、第８の配線１２８、第９の配線１２９、第１０の配線１３０および第１１の配線１３１が、第７の配線１８１７に接続される。図１（Ａ）に示した第５の配線１２５が、４Ｎ−３（Ｎは１以上の自然数）段目のフリップフロップでは第２の配線１８１２に接続され、４Ｎ−２段目のフリップフロップでは第３の配線１８１３に接続され、４Ｎ−１段目のフリップフロップでは第４の配線１８１４に接続され、４Ｎ段目のフリップフロップでは第５の配線１８１５に接続される。図１（Ａ）に示す第６の配線１２６および第７の配線１２７が、第６の配線１８１６に接続される。ただし、１段目のフリップフロップ１８０１＿１において、図１（Ａ）に示す第１の配線１２１が、第１の配線１８１１に接続される。ｎ−１段目のフリップフロップ１８０１＿ｎ−１において、図１（Ａ）に示す第２の配線１２２が、第９の配線１８１９に接続される。ｎ段目のフリップフロップ１８０１＿ｎにおいて、図１（Ａ）に示す第２の配線１２２が、第８の配線１８１８に接続される。
本実施の形態のフリップフロップに、図１７のタイミングチャートを適用した場合は、ｉ段目のフリップフロップ１８０１＿ｉにおいて、図１に示す第２の配線１２２は、第１０の配線１８２０＿ｉ＋３と接続される。したがって、ｎ−３段目のフリップフロップ１８０１＿ｎ−３において、図１（Ａ）に示す第２の配線１２２には、新たに追加した配線が接続される。
第１の配線１８１１、第２の配線１８１２、第３の配線１８１３、第４の配線１８１４、第５の配線１８１５、第８の配線１８１８および第９の配線１８１９を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線、第５の信号線、第６の信号線および第７の配線と呼んでもよい。さらに、第６の配線１８１６および第７の配線１８１７を、それぞれ第１の電源線および第２の電源線と呼んでもよい。
次に、図１８に示したシフトレジスタの動作について、図１９のタイミングチャートおよび図２０のタイミングチャートを参照して説明する。ここで、図１９のタイミングチャートは、走査期間と帰線期間とに分割されている。
第６の配線１８１６には、Ｖ１の電位が供給される。また、第７の配線１８１７には、Ｖ２の電位が供給される。
第１の配線１８１１、第２の配線１８１２、第３の配線１８１３、第４の配線１８１４、第５の配線１８１５、第８の配線１８１８および第９の配線１８１９には、それぞれ図１９に示す信号１９１１、信号１９１２、信号１９１３、信号１９１４、信号１９１５、信号１９１８および信号１９１９が入力される。ここで、信号１９１１、信号１９１２、信号１９１３、信号１９１４、信号１９１５、信号１９１８および信号１９１９は、Ｈ信号の電位がＶ１、Ｌ信号の電位がＶ２のデジタル信号である。さらに、信号１９１１、信号１９１２、信号１９１３、信号１９１４、信号１９１５、信号１９１８および信号１９１９を、それぞれスタート信号、第１のクロック信号、第２のクロック信号、第３のクロック信号、第４のクロック信号、第１のリセット信号および第２のリセット信号と呼んでもよい。
ただし、第１の配線１８１１〜第９の配線１８１９には、それぞれさまざまな信号、電位および電流が入力されてもよい。
第１０の配線１８２０＿１〜１８２０＿ｎからは、それぞれＨ信号の電位がＶ１、Ｌ信号の電位がＶ２のデジタル信号１９２０＿１〜１９２０＿ｎが出力される。さらに、実施の形態１と同様に、第１０の配線１８２０＿１〜１８２０＿ｎにそれぞれバッファ接続することで、動作させやすくできる。
フリップフロップ１８０１＿ｉのスタート信号として、第１０の配線１８２０＿ｉ−１から出力される信号を用い、リセット信号として、第１０の配線１８２０＿ｉ＋２から出力される信号を用いる。ここで、フリップフロップ１８０１＿１のスタート信号は、第１の配線１８１１から入力される。フリップフロップ１８０１＿ｎ−１の第２のリセット信号は、第９の配線１８１９から入力される。フリップフロップ１８０１＿ｎの第１のリセット信号は、第８の配線１８１８から入力される。ただし、フリップフロップ１８０１＿ｎ−１の第２のリセット信号として、第１０の配線１８２０＿１から出力される信号を用い、フリップフロップ１８０１＿ｎの第１のリセット信号として、第１０の配線１８２０＿２から出力される信号を用いてもよい。あるいは、フリップフロップ１８０１＿ｎ−１の第２のリセット信号として、第１０の配線１８２０＿２から出力される信号を用い、フリップフロップ１８０１＿ｎの第１のリセット信号として、第１０の配線１８２０＿３から出力される信号を用いてもよい。あるいは、第１のダミーのフリップフロップおよび第２のダミーのフリップフロップを新たに配置して、第１のダミーのフリップフロップの出力信号および第２のダミーのフリップフロップの出力信号を、それぞれ第１のリセット信号および第２のリセット信号として用いてもよい。こうすることで、配線数および信号数を減らすことができる。
図２０に示すように、例えば、フリップフロップ１８０１＿ｉが、第１の選択期間となると、第１０の配線１８２０＿ｉからＨ信号（選択信号）が出力される。このとき、フリップフロップ１８０１＿ｉ＋１は、第２のセット期間となる。その後、フリップフロップ１８０１＿ｉが、第２の選択期間となっても、第１０の配線１８２０＿ｉからは、Ｈ信号が出力されたままである。このとき、フリップフロップ１８０１＿ｉ＋１は、第１の選択期間となる。その後、フリップフロップ１８０１＿ｉが、リセット期間となると、第１０の配線１８２０＿ｉからＬ信号が出力される。このとき、フリップフロップ１８０１＿ｉ＋１は、第２の選択期間となる。その後、フリップフロップ１８０１＿ｉが、非選択期間となっても、第１０の配線１８２０＿ｉからは、Ｌ信号が出力されたままである。このとき、フリップフロップ１８０１＿ｉ＋１は、リセット期間となる。
こうして、図１８のシフトレジスタは、選択信号を、第１０の配線１８２０＿１から順に第１０の配線１８２０＿ｎまで出力できる。さらに、図１８のシフトレジスタは、フリップフロップ１８０１＿ｉの第２の選択期間と、フリップフリップ１８０１＿ｉ＋１の第１の選択期間とが同一の期間となるため、同じ期間に第１０の配線１８２０＿ｉと第１０の配線１８２０＿ｉ＋１から選択信号を出力できる。
本実施の形態のフリップフロップを適用したシフトレジスタは、高精細な表示装置または大型表示装置に適用できる。さらに、本実施の形態のシフトレジスタは、実施の形態１に示したシフトレジスタと同様の効果を得ることができる。
続いて、上述した本実施の形態のシフトレジスタを有する表示装置の構成および駆動方法について説明する。ただし、本実施の形態の表示装置は、少なくとも本実施の形態のフリップフロップを有していればよい。
本実施の形態の表示装置の構成について、図２１を参照して説明する。図２１の表示装置は、走査線Ｇ１〜走査線Ｇｎが、走査線駆動回路２１０２によって走査される。さらに、図２１の表示装置は、奇数行目の画素１１０３には、奇数行目の信号線からビデオ信号を入力し、偶数行目の画素１１０３には、偶数行目の信号線からビデオ信号を入力する。なお、図１１の構成と共通するところは、共通の符号を用いてその説明を省略する。
図２１の表示装置は、走査線駆動回路２１０２に、本実施の形態のシフトレジスタを適用することによって、１つの走査線駆動回路によって、図１４の表示装置と同様の動作ができる。その結果、図１４の表示装置と同様の効果を得ることができる。
図１３と同様に、走査線Ｇ１〜走査線Ｇｎが、第１の走査線駆動回路２２０２ａおよび第２の走査線駆動回路２２０２ｂによって走査されてもよい。その結果、図１３の表示装置と同様の効果を得ることができる。その場合の構成を図２２に示す。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容または内容の一部を、別の図で述べた内容または内容の一部にも適用、あるいは組み合わせることができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態の各々の図で述べた内容または内容の一部を、別の実施の形態の図で述べた内容または内容の一部にも適用、あるいは、組み合わせることができる。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態にも適用、あるいは、組み合わせることができる。
（実施の形態３）
本実施の形態では、実施の形態１および実施の形態２とは別のフリップフロップ、当該フリップフロップを有する駆動回路、および当該駆動回路を有する表示装置の構成ならびに駆動方法について説明する。本実施の形態のフリップフロップは、フリップフロップの出力信号と、フリップフロップの転送信号と、を別々のトランジスタによって別々の配線から出力することを特徴とする。なお、実施の形態１および実施の形態２と同様なものに関しては共通の符号を用いて示し、同一部分または同様な機能を有する部分の詳細な説明は省略する。
本実施の形態のフリップフロップの基本構成について、図２３を参照して説明する。図２３に示すフリップフロップは、図１（Ａ）のフリップフロップに、第９のトランジスタ１０９および第１０のトランジスタ１１０を追加したものと同様である。
図２３のフリップフロップの接続関係について説明する。第９のトランジスタ１０９の第１の電極が、第１３の配線１３３に接続され、第９のトランジスタ１０９の第２の電極が、第１２の配線１３２に接続され、第９のトランジスタ１０９のゲート電極が、ノード１４１に接続されている。第１０のトランジスタ１１０の第１の電極が、第１４の配線１３４に接続され、第１０のトランジスタ１１０の第２の電極が、第１２の配線１３２に接続され、第１０のトランジスタ１１０のゲート電極がノード１４２に接続されている。その他の接続関係は、図１（Ａ）と同様である。
第１３の配線１３３および第１４の配線１３４を、それぞれ第５の信号線および第８の電源線と呼んでもよい。
次に、図２３に示したフリップフロップの動作について、図２４のタイミングチャートを参照して説明する。ここで、図２４のタイミングチャートを、セット期間、選択期間、リセット期間および非選択期間に分割して説明する。ただし、セット期間、リセット期間および非選択期間を合わせて非選択期間と呼ぶこともある。
第３の配線１２３および第１２の配線１３２からは、それぞれ信号２２３、信号２３２が出力される。信号２３２はフリップフロップの出力信号であり、信号２２３はフリップフロップの転送信号である。ただし、信号２２３をフリップフロップの出力信号、信号２３２をフリップフロップの転送信号としてもよい。
信号２３２をフリップフロップの出力信号、信号２２３をフリップフロップの転送信号として用いる場合は、第９のトランジスタ１０９のＷ／Ｌの値を、第１のトランジスタ１０１〜第１０のトランジスタ１１０のＷ／Ｌの中で最大とするとよい。また、信号２２３をフリップフロップの出力信号、信号２３２をフリップフロップの転送信号として用いる場合は、第１のトランジスタ１０１のＷ／Ｌの値を、第１のトランジスタ１０１〜第１０のトランジスタ１１０のＷ／Ｌの中で最大とするとよい。
本実施の形態では、すでに述べたように、フリップフロップの出力信号と、フリップフロップの転送信号と、を別々のトランジスタによって別々の配線から出力することを特徴とする。つまり、図２３のフリップフロップは、第１のトランジスタ１０１および第２のトランジスタ１０２によって、第３の配線１２３から信号を出力する。また、第９のトランジスタ１０９および第１０のトランジスタ１１０によって、第１２の配線１３２から信号を出力する。さらに、第９のトランジスタ１０９および第１０のトランジスタ１１０は、第１のトランジスタ１０１および第２のトランジスタ１０２と同じように接続されるため、図２４に示すように、第１２の配線１３２から出力される信号（信号２３２）は、第３の配線１２３から出力される信号（信号２２３）とおおむね同じ波形である。
第１のトランジスタ１０１は、次の段の第５のトランジスタ１０５のゲート電極、および第８のトランジスタ１０８のゲート電極に電荷を供給できればよいので、第１のトランジスタ１０１のＷ／Ｌの値は、第５のトランジスタ１０５のＷ／Ｌの値の２倍以下とすることが好ましい。より好ましくは第５のトランジスタ１０５のＷ／Ｌの値以下とするとよい。
第９のトランジスタ１０９および第１０のトランジスタ１１０は、それぞれ第１のトランジスタ１０１および第２のトランジスタ１０２と同様の機能を有する。さらに、第９のトランジスタ１０９および第１０のトランジスタ１１０をバッファ部と呼んでもよい。
以上のことから、図２３のフリップフロップは、第１２の配線１３２に大きな負荷が接続され、信号２３２に遅延、なまりなどが生じても、誤動作を防止することができる。なぜなら、図２３のフリップフロップは、フリップフロップの出力信号と、フリップフロップの転送信号と、を別々のトランジスタによって別々の配線から出力することによって、出力信号の遅延、なまりなどの影響を受けないからである。
図２３のフリップフロップは、実施の形態１および実施の形態２で説明したフリップフロップと同様の効果を得ることができる。
本実施の形態のフリップフロップは、図１（Ｂ）、図１（Ｃ）、図４（Ａ）、図４（Ｂ）、図４（Ｃ）、図５（Ａ）および図５（Ｂ）と自由に組み合わせて実施することができる。さらに、本実施の形態のフリップフロップは、実施の形態１に記載の駆動タイミングおよび実施の形態２に記載の駆動タイミングと、自由に組み合わせて実施することができる。
続いて、上述した本実施の形態のフリップフロップを有するシフトレジスタの構成および駆動方法について説明する。
本実施の形態のシフトレジスタの構成について、図２５を参照して説明する。図２５のシフトレジスタは、ｎ個のフリップフロップ（フリップフロップ２５０１＿１〜フリップフロップ２５０１＿ｎ）を有する。
フリップフロップ２５０１＿１〜フリップフロップ２５０１＿ｎ、第１の配線２５１１、第２の配線２５１２、第３の配線２５１３、第４の配線２５１４、第５の配線２５１５および第６の配線２５１６は、図７のフリップフロップ７０１＿１〜フリップフロップ７０１＿ｎ、第１の配線７１１、第２の配線７１２、第３の配線７１３、第４の配線７１４、第５の配線７１５および第６の配線７１６に相当し、同様の信号または同様の電源電圧が入力される。そして、第７の配線２５１７＿１〜第７の配線２５１７＿ｎと第８の配線２５１８＿１〜第８の配線２５１８＿ｎは、図７の第７の配線７１７＿１〜第７の配線７１７＿ｎに相当する。
次に、図２５に示したシフトレジスタの動作について、図２６のタイミングチャートを参照して説明する。
図２５に示すシフトレジスタの動作は、図７に示したシフトレジスタの動作と比較して、出力信号と、転送信号とを、別々の配線に出力するところが異なる。具体的には、出力信号は、第８の配線２５１８＿１〜第８の配線２５１８＿ｎそれぞれに出力され、転送信号は、第７の配線２５１７＿１〜第７の配線２５１７＿ｎそれぞれに出力される。
図２５のシフトレジスタは、第８の配線２５１８＿１〜第８の配線２５１８＿ｎに大きな負荷（抵抗および容量など）が接続されても、負荷の影響を受けずに動作することができる。さらに、図２５のシフトレジスタは、第８の配線２５１８＿１〜第８の配線２５１８＿ｎのいずれかが、電源線または信号線とショートしても、正常動作を続けることができる。したがって、図２５のシフトレジスタは、動作効率の向上、信頼性の向上および歩留まりの向上を図ることができる。なぜなら、図２５のシフトレジスタは、各フリップフロップの転送信号と、各フリップフロップの出力信号と、を分割しているからである。
本実施の形態のフリップフロップを適用したシフトレジスタは、実施の形態１および実施の形態２で説明したシフトレジスタと同様の効果を得ることができる。
本実施の形態のシフトレジスタは、図７および図１０のシフトレジスタと自由に組み合わせて実施することができる。さらに、本実施の形態のシフトレジスタは、実施の形態１および実施の形態２の記載と自由に組み合わせて実施することができる。
本実施の形態の表示装置として、図１１、図１３、図１４、図２１および図２２の表示装置を用いることができる。したがって、本実施の形態の表示装置は、実施の形態１および実施の形態２で説明した表示装置と同様の効果を得ることができる。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容または内容の一部を、別の図で述べた内容または内容の一部にも適用、あるいは、組み合わせることができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態の各々の図で述べた内容または内容の一部を、別の実施の形態の図で述べた内容または内容の一部にも適用、あるいは、組み合わせることができる。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態にも適用、あるいは、組み合わせることができる。
（実施の形態４）
本実施の形態では、本明細書のフリップフロップが有するトランジスタに、Ｐチャネル型トランジスタを適用した場合について説明する。さらに、当該フリップフロップを有する駆動回路、および当該駆動回路を有する表示装置の構成ならびに駆動方法について説明する。
本実施の形態のフリップフロップは、図１（Ａ）のフリップフロップが有するトランジスタの極性を、Ｐチャネル型とした場合について説明する。したがって、図２７のフリップフロップは、図１のフリップフロップと同様の効果を得ることができる。なお、図１（Ｂ）、図１（Ｃ）、図４（Ａ）、図４（Ｂ）、図４（Ｃ）、図５（Ａ）、図５（Ｂ）および図２３に示したフリップフロップが有するトランジスタの極性を、Ｐチャネル型とすることもできる。なお、本実施の形態のフリップフロップは、実施の形態１乃至実施の形態３の記載と自由に組み合わせて実施することもできる。
本実施の形態のフリップフロップの基本構成について、図２７を参照して説明する。図２７に示すフリップフロップは、第１のトランジスタ２７０１〜第８のトランジスタ２７０８を有する。そして、第１のトランジスタ２７０１〜第８のトランジスタ２７０８は、図１（Ａ）の第１のトランジスタ１０１〜第８のトランジスタ１０８にそれぞれ対応する。ただし、第１のトランジスタ２７０１〜第８のトランジスタ２７０８は、Ｐチャネル型トランジスタとし、ゲート・ソース間電圧の絶対値（｜Ｖｇｓ｜）が、しきい値電圧の絶対値（｜Ｖｔｈ｜）を上回ったとき（ＶｇｓがＶｔｈを下回ったとき）、導通状態になるものとする。
本実施の形態のフリップフロップは、第１のトランジスタ２７０１〜第８のトランジスタ２７０８が、全てＰチャネル型トランジスタで構成されていることを特徴とする。したがって、本実施の形態のフリップフロップは、製造工程の簡略化、製造コストの削減および歩留まりの向上を図ることができる。
図２７のフリップフロップの接続関係は、図１（Ａ）と同様なので省略する。
図２７の第１の配線２７２１〜第１１の配線２７３１は、図１の第１の配線１２１〜第１１の配線１３１にそれぞれ相当する。
次に、図２７に示したフリップフロップの動作について、図２８のタイミングチャートを参照して説明する。ここで、図２８のタイミングチャートをセット期間、選択期間、リセット期間および非選択期間に分割して説明する。ただし、セット期間、リセット期間および非選択期間を合わせて非選択期間と呼ぶこともある。
図２８のタイミングチャートは、図２のタイミングチャートのＨレベルとＬレベルを反転したものと、同様である。つまり、図２７のフリップフロップは、図１（Ａ）のフリップフロップと比較して、入力信号および出力信号のＨレベルとＬレベルとが反転しただけである。なお、信号２８２１、信号２８２５、信号２８４１、信号２８４２、信号２８２２および信号２８２３は、図２の信号２２１、信号２２５、信号２４１、信号２４２、信号２２２および信号２２３にそれぞれ相当する。
なお、図２７のフリップフロップに供給されている電源電圧は、図１（Ａ）のフリップフロップと比較して、Ｖ１とＶ２とが反転している。
まず、図２８の（Ａ）に示すセット期間における、フリップフロップの動作を説明する。ノード２７４１の電位２８４１がＶ２＋｜Ｖｔｈ２７０５｜となる。そして、ノード２７４１は、電位をＶ２＋｜Ｖｔｈ２７０５｜に維持したまま浮遊状態となる。このとき、ノード２７４２では、電位２８４２がＶ１−θ（θ：任意の正の数）となる。なお、第１のトランジスタ２７０１および第２のトランジスタ２７０２がオンしているため、Ｈ信号が第３の配線２７２３から出力される。
図２８の（Ｂ）に示す選択期間における、フリップフロップの動作を説明する。ノード２７４１の電位２８４１がブートストラップ動作によって、Ｖ２−｜Ｖｔｈ２７０１｜−γ（Ｖｔｈ２７０１：第１のトランジスタ２７０１のしきい値電圧、γ：任意の正の数）となる。よって、第１のトランジスタ２７０１がオンするので、Ｌ信号が第３の配線２７２３から出力される。
図２８の（Ｃ）に示すリセット期間における、フリップフロップの動作を説明する。第７のトランジスタ２７０７がオンするため、ノード２７４１の電位２８４１は、Ｖ１となる。よって、第１のトランジスタ２７０１がオフする。このとき、ノード２７４２の電位２８４２は、Ｖ２＋｜Ｖｔｈ２７０３｜となり、第２のトランジスタ２７０２がオンする。よって、Ｈ信号が、第３の配線２７２３から出力される。
図２８の（Ｄ）に示す非選択期間における、フリップフロップの動作を説明する。ノード２７４１の電位２８４１はＶ１のままである。そして、ノード２７４２の電位２８４２もＶ２＋｜Ｖｔｈ２７０３｜のままなので、第２のトランジスタ２７０２はオンのままである。よって、Ｈ信号が、第３の配線２７２３から出力される。
本実施の形態のシフトレジスタは、本実施の形態のフリップフロップを、実施の形態１乃至実施の形態３に記載のシフトレジスタと、自由に組み合わせて実施することができる。例えば、本実施の形態のシフトレジスタは、本実施の形態のフリップフロップを図７、図１０および図２５のシフトレジスタと、自由に組み合わせて実施することができる。ただし、本実施の形態のシフトレジスタは、実施の形態１乃至実施の形態３に記載のシフトレジスタと比較して、ＨレベルとＬレベルが反転している。
本実施の形態の表示装置は、本実施の形態のシフトレジスタを、実施の形態１乃至実施の形態３に記載の表示装置と、自由に組み合わせて実施することができる。例えば、本実施の形態の表示装置は、図１１、図１３、図１４、図２１および図２２の表示装置と、自由に組み合わせて実施することができる。ただし、本実施の形態の表示装置は、実施の形態１乃至実施の形態３に記載の表示装置と比較して、ＨレベルとＬレベルが反転している。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容または内容の一部を、別の図で述べた内容または内容の一部にも適用、あるいは、組み合わせることができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態の各々の図で述べた内容、または内容の一部を、別の実施の形態の図で述べた内容、または内容の一部にも適用、あるいは、組み合わせることができる。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態にも適用、あるいは、組み合わせることができる。
（実施の形態５）
本実施の形態では、実施の形態１乃至実施の形態４に示した表示装置が有する信号線駆動回路について説明する。
図３１の信号線駆動回路について説明する。図３１に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３および配線５６２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１のスイッチ５６０３ａ、第２のスイッチ５６０３ｂおよび第３のスイッチ５６０３ｃを有する。
ドライバＩＣ５６０１は、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３および配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３およびスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５６２１＿Ｍのうちいずれかに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１のスイッチ５６０３ａ、第２のスイッチ５６０３ｂおよび第３のスイッチ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２＿Ｊが有する第１のスイッチ５６０３ａ、第２のスイッチ５６０３ｂおよび第３のスイッチ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊおよび信号線Ｓｊ＋１に接続される。
第１の配線５６１１、第２の配線５６１２および第３の配線５６１３には、それぞれ信号が入力される。
ドライバＩＣ５６０１は、単結晶基板もしくは多結晶半導体を用いたガラス基板上に形成されていることが望ましい。さらに、スイッチ群５６０２＿１〜５６０２＿Ｍは、実施の形態１および実施の形態２に示した画素部と、同一基板上に形成されていることが望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿ＭとはＦＰＣなどを介して接続するとよい。
次に、図３１に示した信号線駆動回路の動作について、図３２のタイミングチャートを参照して説明する。なお、図３２のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２および第３のサブ選択期間Ｔ３に分割されている。さらに、図３１の信号線駆動回路は、他の行の走査線が選択されている場合でも、図３２と同様の動作をする。
図３２のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが、第１のスイッチ５６０３ａ、第２のスイッチ５６０３ｂおよび第３のスイッチ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊおよび信号線Ｓｊ＋１に接続される場合について示している。
図３２のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１のスイッチ５６０３ａのオン・オフのタイミング５７０３ａ、第２のスイッチ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３のスイッチ５６０３ｃのオン・オフのタイミング５７０３ｃおよびＪ列目の配線５６２１＿Ｊに入力される信号５７２１＿Ｊを示している。
配線５６２１＿１〜配線５６２１＿Ｍには、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２および第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される。例えば、第１のサブ選択期間Ｔ１において、配線５６２１＿Ｊに入力されるビデオ信号は、信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２において、配線５６２１＿Ｊに入力されるビデオ信号は、信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３において、配線５６２１＿Ｊに入力されるビデオ信号は、信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２および第３のサブ選択期間Ｔ３において、配線５６２１＿Ｊに入力されるビデオ信号を、それぞれＤａｔａｊ−１、ＤａｔａｊおよびＤａｔａｊ＋１とする。
図３２に示すように、第１のサブ選択期間Ｔ１において、第１のスイッチ５６０３ａがオンし、第２のスイッチ５６０３ｂおよび第３のスイッチ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａｊ−１が、第１のスイッチ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２のスイッチ５６０３ｂがオンし、第１のスイッチ５６０３ａおよび第３のスイッチ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａｊが、第２のスイッチ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３のスイッチ５６０３ｃがオンし、第１のスイッチ５６０３ａおよび第２のスイッチ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａｊ＋１が、第３のスイッチ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図３１の信号線駆動回路は、１ゲート選択期間を３つに分割することで、１ゲート選択期間中に、１つの配線５６２１から、３つの信号線にビデオ信号を入力することができる。したがって、図３１の信号線駆動回路は、ドライバＩＣ５６０１が形成される基板と、画素部が形成されている基板との接続数を、信号線の数に比べて約１／３にすることができる。接続数が約１／３になることによって、図３１の信号線駆動回路は、信頼性、歩留まりなどを向上できる。
本実施の形態の信号線駆動回路を、実施の形態１乃至実施の形態４に示した表示装置に適用することによって、さらに画素部が形成されている基板と、外部基板との接続数を減らすことができる。したがって、本発明の表示装置は、信頼性の向上および歩留まりの向上を図ることができる。
次に、第１のスイッチ５６０３ａ、第２のスイッチ５６０３ｂおよび第３のスイッチ５６０３ｃに、Ｎチャネル型のトランジスタを適用した場合について、図３３を参照して説明する。なお、図３１と同様なものに関しては、共通の符号を用いて示し、同一部分または同様な機能を有する部分の詳細な説明は省略する。
図３３における第１のトランジスタ５９０３ａは、図３１における第１のスイッチ５６０３ａに相当する。図３３における第２のトランジスタ５９０３ｂは、図３１における第２のスイッチ５６０３ｂに相当する。図３３における第３のトランジスタ５９０３ｃは、図３１における第３のスイッチ５６０３ｃに相当する。
例えば、スイッチ群５６０２＿Ｍの場合、第１のトランジスタ５９０３ａは、第１の電極が配線５６２１＿Ｊに接続され、第２の電極が信号線Ｓｊ−１に接続され、ゲート電極が第１の配線５６１１に接続される。第２のトランジスタ５９０３ｂは、第１の電極が配線５６２１＿Ｊに接続され、第２の電極が信号線Ｓｊに接続され、ゲート電極が第２の配線５６１２に接続される。第３のトランジスタ５９０３ｃは、第１の電極が配線５６２１＿Ｊに接続され、第２の電極が信号線Ｓｊ＋１に接続され、ゲート電極が第３の配線５６１３に接続される。
第１のトランジスタ５９０３ａ、第２のトランジスタ５９０３ｂおよび第３のトランジスタ５９０３ｃは、それぞれスイッチングトランジスタとして機能する。さらに、第１のトランジスタ５９０３ａ、第２のトランジスタ５９０３ｂおよび第３のトランジスタ５９０３ｃはそれぞれ、ゲート電極に入力される信号がＨレベルのときにオンとなり、ゲート電極に入力される信号がＬレベルのときにオフとなる。
第１のスイッチ５６０３ａ、第２のスイッチ５６０３ｂおよび第３のスイッチ５６０３ｃとして、Ｎチャネル型のトランジスタを用いることによって、トランジスタの半導体層として、アモルファスシリコンを用いることができるため、製造工程の簡略化、製造コストの削減や歩留まりの向上を図ることができる。さらに、大型の表示パネルなどの半導体装置を、作製することも可能となる。また、トランジスタの半導体層として、ポリシリコンや多結晶シリコンを用いても、製造工程の簡略化を図ることができる。
図３３の信号線駆動回路では、第１のトランジスタ５９０３ａ、第２のトランジスタ５９０３ｂおよび第３のトランジスタ５９０３ｃとして、Ｎチャネル型のトランジスタを用いた場合について説明したが、第１のトランジスタ５９０３ａ、第２のトランジスタ５９０３ｂおよび第３のトランジスタ５９０３ｃとして、Ｐチャネル型のトランジスタを用いてもよい。このときトランジスタは、ゲート電極に入力される信号がＬレベルのときにオンとなり、ゲート電極に入力される信号がＨレベルのときにオフとなる。
図３１のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいてある１つの配線から、複数の信号線それぞれにビデオ信号を入力することができれば、スイッチの配置や数、駆動方法などは限定されない。
例えば、３つ以上のサブ選択期間それぞれにおいて、１つの配線から３つ以上の信号線それぞれに、ビデオ信号を入力する場合は、スイッチおよびスイッチを制御するための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分割すると、１つのサブ選択期間が短くなりすぎる。したがって、１ゲート選択期間は、２つまたは３つのサブ選択期間に分割されることが望ましい。
別の例として、図３４のタイミングチャートに示すように、１つの選択期間をプリチャージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２および第３の選択期間Ｔ３に分割してもよい。さらに、図３４のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１のスイッチ５６０３ａのオン・オフのタイミング５８０３ａ、第２のスイッチ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３のスイッチ５６０３ｃのオン・オフのタイミング５８０３ｃおよびＪ列目の配線５６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図３４に示すように、プリチャージ期間Ｔｐにおいて、第１のスイッチ５６０３ａ、第２のスイッチ５６０３ｂおよび第３のスイッチ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入力されるプリチャージ電圧Ｖｐが、第１のスイッチ５６０３ａ、第２のスイッチ５６０３ｂおよび第３のスイッチ５６０３ｃを介して、それぞれ信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において、第１のスイッチ５６０３ａがオンし、第２のスイッチ５６０３ｂおよび第３のスイッチ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａｊ−１が、第１のスイッチ５６０３ａを介して、信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２のスイッチ５６０３ｂがオンし、第１のスイッチ５６０３ａおよび第３のスイッチ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａｊが、第２のスイッチ５６０３ｂを介して、信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３のスイッチ５６０３ｃがオンし、第１のスイッチ５６０３ａおよび第２のスイッチ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａｊ＋１が、第３のスイッチ５６０３ｃを介して、信号線Ｓｊ＋１に入力される。
以上のことから、図３４のタイミングチャートを適用した図３１の信号線駆動回路は、サブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージできる。そのため、画素へビデオ信号を高速に書き込みできる。なお、図３２と同様なものに関しては共通の符号を用いて示し、同一部分または同様な機能を有する部分の詳細な説明は省略する。
図３５においても、図３１のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいてある１つの配線から、複数の信号線それぞれにビデオ信号を入力することができる。なお、図３５は、信号線駆動回路のうち、Ｊ列目のスイッチ群６０２２＿Ｊのみを示している。スイッチ群６０２２＿Ｊは、第１のトランジスタ６００１、第２のトランジスタ６００２、第３のトランジスタ６００３、第４のトランジスタ６００４、第５のトランジスタ６００５および第６のトランジスタ６００６を有している。第１のトランジスタ６００１、第２のトランジスタ６００２、第３のトランジスタ６００３、第４のトランジスタ６００４、第５のトランジスタ６００５および第６のトランジスタ６００６は、Ｎチャネル型のトランジスタである。スイッチ群６０２２＿Ｊは、第１の配線６０１１、第２の配線６０１２、第３の配線６０１３、第４の配線６０１４、第５の配線６０１５、第６の配線６０１６、配線５６２１＿Ｊ、信号線Ｓｊ−１、信号線Ｓｊおよび信号線Ｓｊ＋１に接続される。
第１のトランジスタ６００１の第１の電極は、配線５６２１＿Ｊに接続され、第２の電極は、信号線Ｓｊ−１に接続され、ゲート電極は、第１の配線６０１１に接続される。第２のトランジスタ６００２の第１の電極は、配線５６２１＿Ｊに接続され、第２の電極は、信号線Ｓｊ−１に接続され、ゲート電極は、第２の配線６０１２に接続される。第３のトランジスタ６００３の第１の電極は、配線５６２１＿Ｊに接続され、第２の電極は、信号線Ｓｊに接続され、ゲート電極は、第３の配線６０１３に接続される。第４のトランジスタ６００４の第１の電極は、配線５６２１＿Ｊに接続され、第２の電極は、信号線Ｓｊに接続され、ゲート電極は、第４の配線６０１４に接続される。第５のトランジスタ６００５の第１の電極は、配線５６２１＿Ｊに接続され、第２の電極は、信号線Ｓｊ＋１に接続され、ゲート電極は、第５の配線６０１５に接続される。第６のトランジスタ６００６の第１の電極は、配線５６２１＿Ｊに接続され、第２の電極は、信号線Ｓｊ＋１に接続され、ゲート電極は、第６の配線６０１６に接続される。
第１のトランジスタ６００１、第２のトランジスタ６００２、第３のトランジスタ６００３、第４のトランジスタ６００４、第５のトランジスタ６００５および第６のトランジスタ６００６は、それぞれスイッチングトランジスタとして機能する。さらに、第１のトランジスタ６００１、第２のトランジスタ６００２、第３のトランジスタ６００３、第４のトランジスタ６００４、第５のトランジスタ６００５および第６のトランジスタ６００６はそれぞれ、ゲート電極に入力される信号がＨレベルのときにオンとなり、ゲート電極に入力される信号がＬレベルのときにオフとなる。
図３５の第１の配線６０１１および第２の配線６０１２は、図３３の第１の配線５６１１に相当する。図３５の第３の配線６０１３および第４の配線６０１４は、図３３の第２の配線５６１２に相当する。図３５の第５の配線６０１５および第６の配線６０１６は、図３３の第３の配線５６１３に相当する。なお、図３５の第１のトランジスタ６００１および第２のトランジスタ６００２は、図３３の第１のトランジスタ５９０３ａに相当する。図３５の第３のトランジスタ６００３および第４のトランジスタ６００４は、図３３の第２のトランジスタ５９０３ｂに相当する。図３５の第５のトランジスタ６００５および第６のトランジスタ６００６は、図３３の第３のトランジスタ５９０３ｃに相当する。
図３５では、図３２に示した第１のサブ選択期間Ｔ１において、第１のトランジスタ６００１または第２のトランジスタ６００２のどちらかがオンする。第２のサブ選択期間Ｔ２において、第３のトランジスタ６００３または第４のトランジスタ６００４のどちらかがオンする。第３のサブ選択期間Ｔ３において、第５のトランジスタ６００５または第６のトランジスタ６００６のどちらかがオンする。さらに、図３４に示したプリチャージ期間Ｔｐにおいて、第１のトランジスタ６００１、第３のトランジスタ６００３および第５のトランジスタ６００５か、第２のトランジスタ６００２、第４のトランジスタ６００４および第６のトランジスタ６００６のどちらかがオンする。
したがって、図３５では、各トランジスタのオン時間を短くすることができるため、各トランジスタの特性劣化を抑制することができる。なぜなら、例えば、図３２に示した第１のサブ選択期間Ｔ１においては、第１のトランジスタ６００１または第２のトランジスタ６００２のどちらかがオンしていれば、ビデオ信号を信号線Ｓｊ−１に入力することができるからである。ここで、図３２に示した第１のサブ選択期間Ｔ１において、第１のトランジスタ６００１および第２のトランジスタ６００２を同時にオンすることによって、高速にビデオ信号を信号線Ｓｊ−１に入力することもできる。
図３５では、２つのトランジスタを、配線５６２１と、信号線の間に並列に接続する場合について説明した。しかし、これに限定されず、３つ以上のトランジスタを、配線５６２１と、信号線の間に並列に接続してもよい。こうすることで、さらに各トランジスタの特性劣化を抑制することができる。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容または内容の一部を、別の図で述べた内容または内容の一部にも適用、あるいは、組み合わせることができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態の各々の図で述べた内容または内容の一部を、別の実施の形態の図で述べた内容または内容の一部にも適用、あるいは、組み合わせることができる。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態にも適用、あるいは、組み合わせることができる。
（実施の形態６）
本実施の形態では、実施の形態１乃至実施の形態４に示した表示装置の、静電破壊による不良を防止するための構成について説明する。
静電破壊とは、人体または物体に蓄積された、正または負の電荷が、半導体デバイスに触れた時にデバイスの入出力端子を介して瞬時に放電されることで、デバイス内部に大電流が流れて発生する破壊のことである。
図３６（Ａ）は、保護ダイオードによって、走査線に発生する静電破壊を防止するための構成を示す。図３６（Ａ）は、保護ダイオードを、配線６１１１と走査線の間に配置した構成である。なお、図示はしないが、ｉ行目の走査線Ｇｉには複数の画素が接続される。保護ダイオードとしては、トランジスタ６１０１を用いる。なお、トランジスタ６１０１は、Ｎチャネル型のトランジスタである。ただし、Ｐチャネル型のトランジスタを用いてもよく、トランジスタ６１０１の極性は、走査線駆動回路や画素が有するトランジスタの極性と同様なものを用いればよい。
保護ダイオードは１つだけ配置されているが、複数個の保護ダイオードが直列に配置されていてもよいし、並列に配置されていてもよいし、直並列に配置されていてもよい。
トランジスタ６１０１は、第１の電極が、ｉ行目の走査線Ｇｉに接続され、第２の電極が、配線６１１１に接続され、ゲート電極が、ｉ行目の走査線Ｇｉに接続される。
図３６（Ａ）の動作について説明する。配線６１１１にはある電位が入力されており、その電位は、ｉ行目の走査線Ｇｉに入力される信号のＬレベルよりも低い電位である。正または負の電荷がｉ行目の走査線Ｇｉに放電されていない場合、ｉ行目の走査線Ｇｉの電位は、ＨレベルもしくはＬレベルであるため、トランジスタ６１０１はオフしている。一方、負の電荷がｉ行目の走査線Ｇｉに放電された場合、ｉ行目の走査線Ｇｉの電位は瞬間的に下がる。このとき、ｉ行目の走査線Ｇｉの電位が、配線６１１１の電位から、トランジスタ６１０１のしきい値電圧を引いた値よりも低くなると、トランジスタ６１０１がオンする。その結果、トランジスタ６１０１を介して、電流が配線６１１１に流れる。したがって、図３６（Ａ）に示した構成によって、大電流が画素に流れ込むことを防ぐことができる。そのため、画素の静電破壊を防止することができる。
図３６（Ｂ）は、正の電荷が、ｉ行目の走査線Ｇｉに放電された場合に、静電破壊を防止するための構成である。保護ダイオードとして機能するトランジスタ６１０２が、走査線と配線６１１２の間に配置されている。なお、保護ダイオードは１つだけ配置されているが、複数個の保護ダイオードが直列に配置されていてもよいし、並列に配置されていてもよいし、直並列に配置されていてもよい。なお、トランジスタ６１０２は、Ｎチャネル型のトランジスタである。ただし、Ｐチャネル型のトランジスタを用いてもよい。トランジスタ６１０２の極性は、走査線駆動回路や画素が有するトランジスタの極性と同様なものを用いればよい。トランジスタ６１０２は、第１の電極がｉ行目の走査線Ｇｉに接続され、第２の電極が、配線６１１２に接続され、ゲート電極が、配線６１１２に接続される。なお、配線６１１２には、ｉ行目の走査線Ｇｉに入力される信号のＨレベルよりも高い電位が入力されている。したがって、トランジスタ６１０２は、電荷がｉ行目の走査線Ｇｉに放電されていない場合には、オフしている。一方、正の電荷がｉ行目の走査線Ｇｉに放電された場合、ｉ行目の走査線Ｇｉの電位は瞬間的に上昇する。このとき、ｉ行目の走査線Ｇｉの電位が、配線６１１２の電位とトランジスタ６１０２のしきい値電圧との和よりも高くなると、トランジスタ６１０２がオンする。その結果、トランジスタ６１０２を介して、電流が配線６１１２に流れる。したがって、図３６（Ｂ）に示した構成によって、大電流が画素に流れ込むことを防ぐことができる。そのため、画素の静電破壊を防止することができる。
図３６（Ｃ）に示すように、図３６（Ａ）と、図３６（Ｂ）と、を組み合わせた構成にすることで、正の電荷がｉ行目の走査線Ｇｉに放電された場合でも、負の電荷がｉ行目の走査線Ｇｉに放電された場合でも、画素の静電破壊を防止することができる。なお、図３６（Ａ）、（Ｂ）と同様なものに関しては、共通の符号を用いて示し、同一部分または同様な機能を有する部分の詳細な説明は省略する。
図３７（Ａ）は、保護ダイオードとして機能するトランジスタ６２０１を、走査線と保持容量線の間に接続した場合の構成を示す。なお、保護ダイオードは１つだけ配置されているが、複数個の保護ダイオードが直列に配置されていてもよいし、並列に配置されていてもよいし、直並列に配置されていてもよい。なお、トランジスタ６２０１は、Ｎチャネル型のトランジスタである。ただし、Ｐチャネル型のトランジスタを用いてもよい。トランジスタ６２０１の極性は、走査線駆動回路や画素が有するトランジスタの極性と同様なものを用いればよい。なお、配線６２１１は、保持容量線として機能する。トランジスタ６２０１の第１の電極は、ｉ行目の走査線Ｇｉに接続され、第２の電極は、配線６２１１に接続され、ゲート電極は、ｉ行目の走査線Ｇｉに接続される。なお、配線６２１１には、ｉ行目の走査線Ｇｉに入力される信号の、Ｌレベルよりも低い電位が入力されている。したがって、トランジスタ６２０１は、電荷がｉ行目の走査線Ｇｉに放電されていない場合には、オフしている。一方、負の電荷がｉ行目の走査線Ｇｉに放電された場合、ｉ行目の走査線Ｇｉの電位は瞬間的に下がる。このとき、ｉ行目の走査線Ｇｉの電位が、配線６２１１の電位からトランジスタ６２０１のしきい値電圧を引いた値よりも低くなると、トランジスタ６２０１がオンする。その結果、トランジスタ６２０１を介して、電流が配線６２１１に流れる。したがって、図３７（Ａ）に示した構成によって、大電流が画素に流れ込むことを防ぐことができる。そのため、画素の静電破壊を防止することができる。さらに、図３７（Ａ）に示した構成では、保持容量線を、電荷を逃がす配線として利用しているので、新たに配線を追加する必要がない。
図３７（Ｂ）は、正の電荷がｉ行目の走査線Ｇｉに放電された場合に、静電破壊を防止するための構成である。ここでは、配線６２１１には、ｉ行目の走査線Ｇｉに入力される信号のＨレベルよりも高い電位が入力されている。したがって、トランジスタ６２０２は、電荷がｉ行目の走査線Ｇｉに放電されていない場合には、オフしている。一方、正の電荷がｉ行目の走査線Ｇｉに放電された場合、ｉ行目の走査線Ｇｉの電位は瞬間的に上昇する。このとき、ｉ行目の走査線Ｇｉの電位が、配線６２１１の電位と、トランジスタ６２０２のしきい値電圧との和よりも高くなると、トランジスタ６２０２がオンする。その結果、トランジスタ６２０２を介して、電流が配線６２１１に流れる。したがって、図３７（Ｂ）に示した構成によって、大電流が画素に流れ込むことを防ぐことができる。そのため、画素の静電破壊を防止することができる。さらに、図３７（Ｂ）に示した構成では、保持容量線を、電荷を逃がす配線として利用しているので、新たに配線を追加する必要がない。なお、図３７（Ａ）と同様なものに関しては、共通の符号を用いて示し、同一部分または同様な機能を有する部分の詳細な説明は省略する。
次に、保護ダイオードによって信号線に発生する静電破壊を、防止するための構成を図３８（Ａ）に示す。図３８（Ａ）は、保護ダイオードを、配線６４１１と信号線の間に配置した場合の構成である。なお、図示はしないが、ｊ列目の信号線Ｓｊには複数の画素が接続される。保護ダイオードとしては、トランジスタ６４０１を用いる。トランジスタ６４０１は、Ｎチャネル型のトランジスタである。ただし、Ｐチャネル型のトランジスタを用いてもよい。トランジスタ６４０１の極性は、信号線駆動回路や画素が有するトランジスタの極性と同様なものを用いればよい。
保護ダイオードは１つだけ配置されているが、複数個の保護ダイオードが直列に配置されていてもよいし、並列に配置されていてもよいし、直並列に配置されていてもよい。
トランジスタ６４０１は、第１の電極が、ｊ列目の信号線Ｓｊに接続され、第２の電極が、配線６４１１に接続され、ゲート電極が、配線６４１１に接続される。
図３８（Ａ）の動作について説明する。配線６４１１には、ある電位が入力されており、その電位は、ｊ列目の信号線Ｓｊに入力されるビデオ信号の最小値よりも低い電位である。正または負の電荷がｊ列目の信号線Ｓｊに放電されていない場合、ｊ列目の信号線Ｓｊの電位は、ビデオ信号と同電位であるため、トランジスタ６４０１はオフしている。一方、負の電荷がｊ行目の信号線Ｓｊに放電された場合、ｊ列目の信号線Ｓｊの電位は、瞬間的に下がる。このとき、ｊ列目の信号線Ｓｊの電位が、配線６４１１の電位からトランジスタ６４０１のしきい値電圧を引いた値よりも低くなると、トランジスタ６４０１がオンする。その結果、トランジスタ６４０１を介して、電流が配線６４１１に流れる。したがって、図３８（Ａ）に示した構成によって、大電流が画素に流れ込むことを防ぐことができる。そのため、画素の静電破壊を防止することができる。
図３８（Ｂ）は、正の電荷が、ｊ列目の信号線Ｓｊに放電された場合に、静電破壊を防止するための構成である。保護ダイオードとして機能するトランジスタ６４０２が、信号線と配線６４１２の間に配置されている。なお、保護ダイオードは１つだけ配置されているが、複数個の保護ダイオードが直列に配置されていてもよいし、並列に配置されていてもよいし、直並列に配置されていてもよい。トランジスタ６４０２は、Ｎチャネル型のトランジスタである。ただし、Ｐチャネル型のトランジスタを用いてもよい。トランジスタ６４０２の極性は、信号線駆動回路や画素が有するトランジスタの極性と同様なものを用いればよい。トランジスタ６４０２は、第１の電極が、ｊ列目の信号線Ｓｊに接続され、第２の電極が、配線６４１２に接続され、ゲート電極が、ｊ列目の信号線Ｓｊに接続される。なお、配線６４１２には、ｊ列目の信号線Ｓｊに入力されるビデオ信号の最大値よりも、高い電位が入力されている。したがって、トランジスタ６４０２は、電荷がｊ列目の信号線Ｓｊに放電されていない場合には、オフしている。一方、正の電荷がｊ列目の信号線Ｓｊに放電された場合、ｊ列目の信号線Ｓｊの電位は瞬間的に上昇する。このとき、ｊ列目の信号線Ｓｊの電位が配線６４１２の電位と、トランジスタ６４０２のしきい値電圧との和よりも高くなると、トランジスタ６４０２がオンする。その結果、トランジスタ６４０２を介して、電流が配線６４１２に流れる。したがって、図３８（Ｂ）に示した構成によって、大電流が画素に流れ込むことを防ぐことができる。そのため、画素の静電破壊を防止することができる。
図３８（Ｃ）に示すように、図３８（Ａ）と、図３８（Ｂ）と、を組み合わせた構成にすることで、正の電荷が、ｊ列目の信号線Ｓｊに放電された場合でも、負の電荷が、ｊ列目の信号線Ｓｊに放電された場合でも、画素の静電破壊を防止することができる。なお、図３８（Ａ）、（Ｂ）と同様なものに関しては共通の符号を用いて示し、同一部分または同様な機能を有する部分の詳細な説明は省略する。
本実施の形態では、走査線および信号線に接続された画素の静電破壊を防止するための構成を説明した。しかし、本実施の形態の構成は、走査線および信号線に接続された画素の静電破壊の防止だけに適用されるものではない。例えば、実施の形態１乃至実施の形態４に示した走査線駆動回路および信号線駆動回路に接続される信号または電位が入力された配線に、本実施の形態を適用する場合は、走査線駆動回路および信号線駆動回路の静電破壊を防止することができる。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容または内容の一部を、別の図で述べた内容または内容の一部にも適用、あるいは、組み合わせることができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態の各々の図で述べた内容、または内容の一部を、別の実施の形態の図で述べた内容または内容の一部にも適用、あるいは、組み合わせることができる。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態にも適用、あるいは、組み合わせることができる。
（実施の形態７）
本実施の形態では、実施の形態１乃至実施の形態４に示した表示装置に適用できる表示装置の新たな構成について説明する。
図３９（Ａ）は、ダイオード接続されたトランジスタを、ある走査線と別の走査線の間に配置した場合の構成である。図３９（Ａ）では、ｉ−１行目の走査線Ｇｉ−１と、ｉ行目の走査線Ｇｉの間に、ダイオード接続されたトランジスタ６３０１ａを配置し、ｉ行目の走査線Ｇｉとｉ＋１行目の走査線Ｇｉ＋１との間にダイオード接続されたトランジスタ６３０１ｂを配置した場合の構成を示している。なお、トランジスタ６３０１ａおよびトランジスタ６３０１ｂは、Ｎチャネル型のトランジスタである。ただし、Ｐチャネル型のトランジスタを用いてもよい。トランジスタ６３０１ａおよびトランジスタ６３０１ｂの極性は、走査線駆動回路や画素が有するトランジスタの極性と同様なものを用いればよい。
図３９（Ａ）では、代表してｉ−１行目の走査線Ｇｉ−１、ｉ行目の走査線Ｇｉおよびｉ＋１行目の走査線Ｇｉ＋１を示しているが、他の走査線も同様にダイオード接続されたトランジスタが配置されている。
トランジスタ６３０１ａの第１の電極は、ｉ行目の走査線Ｇｉに接続され、第２の電極は、ｉ−１行目の走査線Ｇｉ−１に接続され、ゲート電極は、Ｇｉ−１行目の走査線Ｇｉ−１に接続される。トランジスタ６３０１ｂの第１の電極は、ｉ＋１行目の走査線Ｇｉ＋１に接続され、第２の電極は、ｉ行目の走査線Ｇｉに接続され、ゲート電極は、ｉ行目の走査線Ｇｉに接続される。
図３９（Ａ）の動作について説明する。実施の形態１乃至実施の形態４に示した走査線駆動回路では、非選択期間において、ｉ−１行目の走査線Ｇｉ−１、ｉ行目の走査線Ｇｉおよびｉ＋１行目の走査線Ｇｉ＋１はＬレベルを維持している。したがって、トランジスタ６３０１ａおよびトランジスタ６３０１ｂは、オフしている。しかしながら、例えばノイズなどによって、ｉ行目の走査線Ｇｉの電位が上昇した場合、ｉ行目の走査線Ｇｉが画素を選択してしまい、画素に不正なビデオ信号が書き込まれてしまう。そこで、図３９（Ａ）のように、ダイオード接続したトランジスタを走査線間に配置しておくことで、画素に不正なビデオ信号が書き込まれることを防止することができる。なぜなら、ｉ行目の走査線Ｇｉの電位がｉ−１行目の走査線Ｇｉ−１の電位と、トランジスタ６３０１ａのしきい値電圧との和以上に上昇すると、トランジスタ６３０１ａがオンして、ｉ行目の走査線Ｇｉの電位が下がる。したがって、ｉ行目の走査線Ｇｉによって画素が選択されることはないからである。
図３９（Ａ）の構成は、特に走査線駆動回路と、画素部と、を同一基板上に一体形成した場合に有利である。なぜなら、Ｎチャネル型のトランジスタ、またはＰチャネル型のトランジスタだけで構成されている走査線駆動回路では、走査線が浮遊状態になることがあり、走査線にノイズが発生しやすいからである。
図３９（Ｂ）は、走査線間に配置するダイオード接続されたトランジスタの向きを、逆にした場合の構成である。なお、トランジスタ６３０２ａおよびトランジスタ６３０２ｂは、Ｎチャネル型のトランジスタである。ただし、Ｐチャネル型のトランジスタを用いてもよい。トランジスタ６３０２ａおよびトランジスタ６３０２ｂの極性は、走査線駆動回路や画素が有するトランジスタの極性と同様なものを用いればよい。図３９（Ｂ）では、トランジスタ６３０２ａの第１の電極が、ｉ行目の走査線Ｇｉに接続され、第２の電極が、ｉ−１行目の走査線Ｇｉ−１に接続され、ゲート電極が、ｉ行目の走査線Ｇｉに接続される。トランジスタ６３０２ｂの第１の電極が、ｉ＋１行目の走査線Ｇｉ＋１に接続され、第２の電極が、ｉ行目の走査線Ｇｉに接続され、ゲート電極が、ｉ＋１行目の走査線Ｇｉ＋１に接続される。図３９（Ｂ）は、図３８（Ａ）と同様に、ｉ行目の走査線Ｇｉの電位が、ｉ−１行目の走査線Ｇｉ＋１の電位と、トランジスタ６３０２ｂのしきい値電圧との和以上に上昇すると、トランジスタ６３０２ｂがオンして、ｉ行目の走査線Ｇｉの電位が下がる。したがって、ｉ行目の走査線Ｇｉによって画素が選択されることはなく、画素に不正なビデオ信号が書き込まれることを防止することができる。
図３９（Ｃ）に示すように、図３９（Ａ）と、図３９（Ｂ）と、を組み合わせた構成にすることで、ｉ行目の走査線Ｇｉの電位が上昇しても、トランジスタ６３０１ａおよびトランジスタ６３０２ｂがオンするので、ｉ行目の走査線Ｇｉの電位が下がる。なお、図３９（Ｃ）では、２つのトランジスタを介して、電流が流れるので、より大きいノイズを除去することが可能である。なお、図３９（Ａ）、（Ｂ）と同様なものに関しては共通の符号を用いて示し、同一部分または同様な機能を有する部分の詳細な説明は省略する。
図３７（Ａ）および（Ｂ）に示すように、走査線と保持容量線の間に、ダイオード接続したトランジスタを配置しても図３９（Ａ）、（Ｂ）および（Ｃ）と同様の効果を得ることができる。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容または内容の一部を、別の図で述べた内容または内容の一部にも適用、あるいは、組み合わせることができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態の各々の図で述べた内容、または内容の一部を、別の実施の形態の図で述べた内容または内容の一部にも適用、あるいは、組み合わせることができる。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態にも適用、あるいは、組み合わせることができる。
（実施の形態８）
本実施の形態においては、トランジスタの構造および作製方法について説明する。
図４０（Ａ）は、トランジスタの構造の例を示す図である。図４０（Ｂ）〜図４０（Ｇ）は、トランジスタの作製方法の例を示す図である。
なお、トランジスタの構造および作製方法は、図４０（Ａ）〜図４０（Ｇ）に示すものに限定されず、さまざまな構造および作製方法を用いることができる。
まず、図４０（Ａ）を参照し、トランジスタの構造の例について説明する。図４０（Ａ）は、複数の異なる構造を有するトランジスタの断面図である。ここで、図４０（Ａ）においては、複数の異なる構造を有するトランジスタを並置して示しているが、これは、トランジスタの構造を説明するための表現である。よって、トランジスタが、実際に図４０（Ａ）のように並置されている必要はなく、必要に応じてつくり分けることができる。
次に、トランジスタを構成する各層の特徴について説明する。
基板１１０１１１には、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板またはステンレスを含む金属基板などを用いることができる。他にも、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、またはアクリルなどの可撓性を有する合成樹脂からなる基板を用いることも可能である。可撓性を有する基板を用いることによって、折り曲げが可能である半導体装置を作製することが可能となる。可撓性を有する基板であれば、基板の面積および基板の形状に大きな制限はないため、基板１１０１１１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。
絶縁膜１１０１１２は、下地膜として機能する。基板１１０１１１から、Ｎａなどのアルカリ金属またはアルカリ土類金属が、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。絶縁膜１１０１１２は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）などの酸素または窒素を有する絶縁膜の単層構造、もしくはこれらの積層構造で設けることができる。例えば、絶縁膜１１０１１２を２層構造で設ける場合、１層目の絶縁膜として窒化酸化珪素膜を設け、２層目の絶縁膜として酸化窒化珪素膜を設けるとよい。別の例として、絶縁膜１１０１１２を３層構造で設ける場合、１層目の絶縁膜として酸化窒化珪素膜を設け、２層目の絶縁膜として窒化酸化珪素膜を設け、３層目の絶縁膜として酸化窒化珪素膜を設けるとよい。
半導体層１１０１１３、半導体層１１０１１４および半導体層１１０１１５は、非晶質（アモルファス）半導体、微結晶（マイクロクリスタル）半導体、またはセミアモルファス半導体（ＳＡＳ）で形成することができる。あるいは、多結晶半導体層を用いてもよい。ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち、格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしている。Ｘ線回折では、珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。未結合手（ダングリングボンド）を補償するものとして、水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ＳＡＳは、材料ガスをグロー放電分解（プラズマＣＶＤ）して形成する。材料ガスとしては、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることが可能である。あるいは、ＧｅＦ４を混合させてもよい。この材料ガスをＨ２、あるいはＨ２とＨｅ、Ａｒ、ＫｒおよびＮｅから選ばれた一種または複数種の希ガス元素で希釈してもよい。希釈率は２〜１０００倍の範囲とする。圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚとする。基板加熱温度は、３００℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は１×１０２０ｃｍ−１以下とすることが望ましい。特に、酸素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とする。ここでは、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法などを用いてシリコン（Ｓｉ）を主成分とする材料（例えばＳｉ（ｘ）Ｇｅ（１−ｘ）（０＜ｘ＜１）など）で非晶質半導体層を形成し、当該非晶質半導体層をレーザ結晶化法、ＲＴＡまたはファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法などの結晶化法により結晶化させる。
絶縁膜１１０１１６は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）などの酸素または窒素を有する絶縁膜の単層構造、もしくはこれらの積層構造で設けることができる。
ゲート電極１１０１１７は、単層の導電膜、または二層、三層の導電膜の積層構造とすることができる。ゲート電極１１０１１７の材料としては、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）などの元素の単体膜、あるいは前記元素の窒化膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、あるいは前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、あるいは前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）などを用いることができる。なお、上述した単体膜、窒化膜、合金膜、シリサイド膜などは、単層で用いてもよいし、積層して用いてもよい。
絶縁膜１１０１１８は、スパッタ法またはプラズマＣＶＤ法などによって、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）などの酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む膜の単層構造、もしくはこれらの積層構造で設けることができる。
絶縁膜１１０１１９は、シロキサン樹脂、あるいは酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）などの、酸素または窒素を有する絶縁膜や、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む膜、あるいはエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリルなどの有機材料からなる単層、もしくは積層構造で設けることができる。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いることもできる。あるいは、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。なお、絶縁膜１１０１１８を設けずに、ゲート電極１１０１１７を覆うように直接、絶縁膜１１０１１９を設けることも可能である。
導電膜１１０１２３は、Ａｌ、Ｎｉ、Ｃ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍｎなどの元素の単体膜、前記元素の窒化膜、前記元素を組み合わせた合金膜、あるいは前記元素のシリサイド膜などを用いることができる。例えば、前記元素を複数含む合金として、ＣおよびＴｉを含有したＡｌ合金、Ｎｉを含有したＡｌ合金、ＣおよびＮｉを含有したＡｌ合金、ＣおよびＭｎを含有したＡｌ合金などを用いることができる。例えば、積層構造で導電膜を設ける場合、ＡｌをＭｏまたはＴｉなどで挟み込んだ構造とすることができる。こうすることで、Ａｌの熱や化学反応に対する耐性を向上することができる。
次に、図４０（Ａ）に示した、複数の異なる構造を有するトランジスタの断面図を参照して、各々の構造の特徴について説明する。
トランジスタ１１０１０１は、シングルドレイントランジスタであり、簡便な方法で製造できるため、製造コストが低く、歩留まりを高く製造できる利点がある。ここで、半導体層１１０１１３、半導体層１１０１１５は、それぞれ不純物の濃度が異なり、半導体層１１０１１３はチャネル領域、半導体層１１０１１５はソース領域およびドレイン領域として用いる。このように、不純物の濃度を制御することで、半導体層の抵抗率を制御できる。そのため、半導体層と導電膜１１０１２３との電気的な接続状態を、オーミック接続に近づけることができる。なお、不純物の濃度の異なる半導体層を作り分ける方法としては、ゲート電極１１０１１７をマスクとして半導体層に不純物をドーピングする方法を用いることができる。
トランジスタ１１０１０２は、ゲート電極１１０１１７にテーパ角を有する。ここで、テーパ角は、４５°以上９５°未満、より好ましくは６０°以上９５°未満となるような形状である。ただし、テーパ角を４５°未満の形状とすることも可能である。ここで、半導体層１１０１１３、半導体層１１０１１４および半導体層１１０１１５は、それぞれ不純物濃度が異なっている。半導体層１１０１１３はチャネル領域、半導体層１１０１１４は低濃度不純物領域（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ：ＬＤＤ）、半導体層１１０１１５はソース領域およびドレイン領域として用いる。このように、不純物の濃度を制御することで、半導体層の抵抗率を制御できる。そのため、半導体層と導電膜１１０１２３との電気的な接続状態を、オーミック接続に近づけることができる。ＬＤＤ領域を有するため、トランジスタ内部に高電界がかかりにくく、ホットキャリアによる素子の劣化を抑制することができる。なお、不純物の濃度の異なる半導体層を作り分ける方法としては、ゲート電極１１０１１７をマスクとして半導体層に不純物をドーピングする方法を用いることができる。トランジスタ１１０１０２においては、ゲート電極１１０１１７がテーパ角を有しているため、ゲート電極１１０１１７を通過して半導体層にドーピングされる不純物の濃度に勾配を持たせることができ、簡便にＬＤＤ領域を形成することができる。これにより、製造コストが低く、歩留まりを高く製造できる利点がある。
トランジスタ１１０１０３は、ゲート電極１１０１１７が少なくとも２層で構成され、下層のゲート電極が上層のゲート電極よりも長い形状を有する。本明細書中においては、このような上層のゲート電極および下層のゲート電極の形状を、帽子型と呼ぶ。ゲート電極１１０１１７の形状が帽子型であることによって、フォトマスクを追加することなく、ＬＤＤ領域を形成することができる。なお、トランジスタ１１０１０３のように、ＬＤＤ領域がゲート電極１１０１１７と重なっている構造を、特にＧＯＬＤ構造（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）と呼ぶ。なお、ゲート電極１１０１１７の形状を帽子型とする方法としては、次のような方法を用いてもよい。
まず、ゲート電極１１０１１７をパターニングする際に、ドライエッチングにより、下層のゲート電極および上層のゲート電極をエッチングして側面に傾斜（テーパ）のある形状にする。続いて、異方性エッチングにより上層のゲート電極の傾斜を垂直に近くなるように加工する。これにより、断面形状が帽子型のゲート電極が形成される。その後、２回、不純物元素をドーピングすることによって、チャネル領域として用いる半導体層１１０１１３、ＬＤＤ領域として用いる半導体層１１０１１４、ソース電極およびドレイン電極として用いる半導体層１１０１１５が形成される。
なお、ゲート電極１１０１１７と重なっているＬＤＤ領域をＬｏｖ領域、ゲート電極１１０１１７と重なっていないＬＤＤ領域をＬｏｆｆ領域と呼ぶことにする。Ｌｏｆｆ領域はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和して、ホットキャリアによるオン電流値の劣化を防ぐ効果は低い。一方、Ｌｏｖ領域はドレイン近傍の電界を緩和し、オン電流値の劣化の防止には有効であるが、オフ電流値を抑える効果は低い。よって、種々の回路ごとに、求められる特性に応じた構造のトランジスタを作製することが好ましい。例えば、半導体装置を表示装置として用いる場合、画素トランジスタは、オフ電流値を抑えるために、Ｌｏｆｆ領域を有するトランジスタを用いることが好適である。一方、周辺回路におけるトランジスタは、ドレイン近傍の電界を緩和し、オン電流値の劣化を防止するために、Ｌｏｖ領域を有するトランジスタを用いることが好適である。
トランジスタ１１０１０４は、ゲート電極１１０１１７の側面に接して、サイドウォール１１０１２１を有する。サイドウォール１１０１２１を有することによって、サイドウォール１１０１２１と重なる領域をＬＤＤ領域とすることができる。
トランジスタ１１０１０５は、半導体層にマスクを用いてドーピングすることにより、ＬＤＤ（Ｌｏｆｆ）領域が形成されている。こうすることにより、確実にＬＤＤ領域を形成することができ、トランジスタのオフ電流値を低減することができる。
トランジスタ１１０１０６は、半導体層にマスクを用いてドーピングすることにより、ＬＤＤ（Ｌｏｖ）領域が形成されている。こうすることにより、確実にＬＤＤ領域を形成することができ、トランジスタのドレイン近傍の電界を緩和し、オン電流値の劣化を低減することができる。
次に、トランジスタの作製方法の例を、図４０（Ｂ）〜図４０（Ｇ）に示す。
本実施の形態においては、基板１１０１１１の表面、絶縁膜１１０１１２の表面、半導体層１１０１１３の表面、１１０１１４の表面、１１０１１５の表面、絶縁膜１１０１１６の表面、絶縁膜１１０１１８の表面または絶縁膜１１０１１９の表面に、プラズマ処理を用いて酸化または窒化を行うことにより、半導体層または絶縁膜を、酸化または窒化することができる。このように、プラズマ処理を用いて、半導体層または絶縁膜を、酸化または窒化することによって、当該半導体層または当該絶縁膜の表面を改質し、ＣＶＤ法やスパッタ法により形成した絶縁膜と比較して、より緻密な絶縁膜を形成することができる。そのため、ピンホールなどの欠陥を抑制し半導体装置の特性などを向上させることが可能となる。
サイドウォール１１０１２１は、酸化珪素（ＳｉＯｘ）または窒化珪素（ＳｉＮｘ）を用いることができる。サイドウォール１１０１２１を、ゲート電極１１０１１７の側面に形成する方法としては、例えば、ゲート電極１１０１１７を形成した後、酸化珪素（ＳｉＯｘ）または窒化珪素（ＳｉＮｘ）を成膜した後に、異方性エッチングによって酸化珪素（ＳｉＯｘ）膜または窒化珪素（ＳｉＮｘ）膜をエッチングする方法を用いることができる。こうすることで、ゲート電極１１０１１７の側面にのみ、酸化珪素（ＳｉＯｘ）膜または窒化珪素（ＳｉＮｘ）膜を残すことができるので、ゲート電極１１０１１７の側面にサイドウォール１１０１２１を形成することができる。
図４４は、ボトムゲート型のトランジスタの断面構造および容量素子の断面構造を示す図である。
基板１１０５０１上に、第１の絶縁膜（絶縁膜１１０５０２）が全面に形成されている。ただし、これに限定されず、第１の絶縁膜（絶縁膜１１０５０２）を形成しないことも可能である。第１の絶縁膜は、基板側からの不純物が、半導体層に影響を及ぼし、トランジスタの性質が変化してしまうことを防ぐ機能を有する。つまり、第１の絶縁膜は、下地膜としての機能を有する。したがって、信頼性の高いトランジスタを作製することができる。なお、第１の絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、またはこれらの積層を用いることができる。
第１の絶縁膜上に、第１の導電層（導電層１１０５０３および導電層１１０５０４）が形成されている。導電層１１０５０３は、トランジスタ１１０５２０のゲート電極として機能する部分を含む。導電層１１０５０４は、容量素子１１０５２１の第１の電極として機能する部分を含む。なお、第１の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなどの元素、またはこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
少なくとも第１の導電層を覆うように、第２の絶縁膜（絶縁膜１１０５１４）が形成されている。第２の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第２の絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、またはこれらの積層を用いることができる。
半導体層に接する部分の第２の絶縁膜としては、酸化シリコン膜を用いることが望ましい。なぜなら、半導体層と、第２の絶縁膜が接する界面におけるトラップ準位が少なくなるからである。
第２の絶縁膜がＭｏと接する場合、Ｍｏと接する部分の第２の絶縁膜としては、酸化シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はＭｏを酸化させないからである。
第２の絶縁膜上の、第１の導電層と重なって形成されている部分の一部に、フォトリソグラフィ法、インクジェット法または印刷法などによって、半導体層が形成されている。そして、半導体層の一部は、第２の絶縁膜上の、第１の導電層と重なって形成されていない部分まで延長している。半導体層は、チャネル形成領域（チャネル形成領域１１０５１０）、ＬＤＤ領域（ＬＤＤ領域１１０５０８、ＬＤＤ領域１１０５０９）、不純物領域（不純物領域１１０５０５、不純物領域１１０５０６、不純物領域１１０５０７）を有している。チャネル形成領域１１０５１０は、トランジスタ１１０５２０のチャネル形成領域として機能する。ＬＤＤ領域１１０５０８およびＬＤＤ領域１１０５０９は、トランジスタ１１０５２０のＬＤＤ領域として機能する。なお、ＬＤＤ領域１１０５０８およびＬＤＤ領域１１０５０９は、必ずしも必要ではない。不純物領域１１０５０５は、トランジスタ１１０５２０のソース電極およびドレイン電極の一方として機能する部分を含む。不純物領域１００５０６は、トランジスタ１１０５２０のソース電極およびドレイン電極の他方として機能する部分を含む。不純物領域１１０５０７は、容量素子１１０５２１の第２の電極として機能する部分を含む。
不純物領域１１０５０５、ＬＤＤ領域１１０５０８、チャネル形成領域１１０５１０、ＬＤＤ領域１１０５０９、不純物領域１１０５０６、第２の絶縁膜１１０５１４および不純物領域１１０５０７上の全面に、第３の絶縁膜（絶縁膜１１０５１１）が形成されている。第３の絶縁膜の一部には、選択的にコンタクトホールが形成されている。絶縁膜１１０５１１は、層間膜としての機能を有する。第３の絶縁膜としては、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）あるいは、低誘電率の有機化合物材料（感光性または非感光性の有機樹脂材料）などを用いることができる。あるいは、シロキサンを含む材料を用いることもできる。なお、シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料である。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。あるいは、置換基としてフルオロ基を用いてもよい。あるいは、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
第３の絶縁膜上に、第２の導電層（導電層１１０５１２および導電層１１０５１３）が形成されている。導電層１１０５１２は、第３の絶縁膜に形成されたコンタクトホールを介して、トランジスタ１１０５２０のソース電極およびドレイン電極の他方と接続されている。したがって、導電層１１０５１２は、トランジスタ１１０５２０のソース電極およびドレイン電極の他方として機能する部分を含む。導電層１１０５１３が、導電層１１０５０４と電気的に接続されている場合は、導電層１１０５１３は、容量素子１１０５２１の第１の電極として機能する部分を含む。あるいは、導電層１１０５１３が、導電層１１０５０７と電気的に接続されている場合は、導電層１１０５１３は、容量素子１１０５２１の第２の電極として機能する部分を含む。あるいは、導電層１１０５１３が、導電層１１０５０４および導電層１１０５０７と接続されていない場合は、容量素子１１０５２１とは別の容量素子が形成される。この容量素子は、導電層１１０５１３、導電層１１０５０７および絶縁膜１１０５１１が、それぞれ容量素子の第１の電極、第２の電極、絶縁膜として用いられる構成である。なお、第２の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、またはこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
第２の導電層が形成された後の工程として、さまざまな絶縁膜、またはさまざまな導電膜が形成されていてもよい。
次に、トランジスタの半導体層に、アモルファスシリコン（ａ−Ｓｉ：Ｈ）膜またはマイクロクリスタルシリコン膜などを用いた場合の、トランジスタおよび容量素子の構造について説明する。
図４１は、トップゲート型のトランジスタの断面構造および容量素子の断面構造を示す図である。
基板１１０２０１上に、第１の絶縁膜（絶縁膜１１０２０２）が全面に形成されている。第１の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうことを防ぐ機能を有する。つまり、第１の絶縁膜は、下地膜としての機能を有する。したがって、信頼性の高いトランジスタを作製することができる。なお、第１の絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、またはこれらの積層を用いることができる。
なお、第１の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減および製造コストの削減を図ることができる。また、構造を簡単にできるので、歩留まりの向上を図ることができる。
第１の絶縁膜上に、第１の導電層（導電層１１０２０３、導電層１１０２０４および導電層１１０２０５）が形成されている。導電層１１０２０３は、トランジスタ１１０２２０のソース電極およびドレイン電極の一方の電極として機能する部分を含む。導電層１１０２０４は、トランジスタ１１０２２０のソース電極およびドレイン電極の他方の電極として機能する部分を含む。導電層１１０２０５は、容量素子１１０２２１の第１の電極として機能する部分を含む。なお、第１の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなどの元素、またはこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
導電層１１０２０３および導電層１１０２０４の上部に、第１の半導体層（半導体層１１０２０６および半導体層１１０２０７）が形成されている。半導体層１１０２０６は、ソース電極およびドレイン電極の一方の電極として機能する部分を含む。半導体層１１０２０７は、ソース電極およびドレイン電極の他方の電極として機能する部分を含む。なお、第１の半導体層としては、リンなどを含んだシリコンなどを用いることができる。
導電層１１０２０３と導電層１１０２０４との間であって、かつ第１の絶縁膜上に、第２の半導体層（半導体層１１０２０８）が形成されている。そして、半導体層１１０２０８の一部は、導電層１１０２０３上および導電層１１０２０４上まで延長されている。半導体層１１０２０８は、トランジスタ１１０２２０のチャネル領域として機能する部分を含む。なお、第２の半導体層としては、アモルファスシリコン（ａ−Ｓｉ：Ｈ）などの非結晶性を有する半導体層、または微結晶半導体（μ−Ｓｉ：Ｈ）などの半導体層などを用いることができる。
少なくとも半導体層１１０２０８および導電層１１０２０５を覆うように、第２の絶縁膜（絶縁膜１１０２０９および絶縁膜１１０２１０）が形成されている。第２の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第２の絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、またはこれらの積層を用いることができる。
第２の半導体層に接する部分の第２の絶縁膜としては、酸化シリコン膜を用いることが望ましい。なぜなら、第２の半導体層と第２の絶縁膜とが接する界面における、トラップ準位が少なくなるからである。
なお、第２の絶縁膜がＭｏと接する場合、Ｍｏと接する部分の第２の絶縁膜としては、酸化シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はＭｏを酸化させないからである。
第２の絶縁膜上に、第２の導電層（導電層１１０２１１および導電層１１０２１２）が形成されている。導電層１１０２１１は、トランジスタ１１０２２０のゲート電極として機能する部分を含む。導電層１１０２１２は、容量素子１１０２２１の第２の電極、または配線としての機能を有する。なお、第２の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなどの元素、またはこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
第２の導電層が形成された後の工程として、さまざまな絶縁膜、またはさまざまな導電膜が形成されていてもよい。
図４２は、逆スタガ型（ボトムゲート型）のトランジスタの断面構造および容量素子の断面構造を示す図である。特に、図４２に示すトランジスタは、チャネルエッチ型と呼ばれる構造である。
基板１１０３０１上に、第１の絶縁膜（絶縁膜１１０３０２）が全面に形成されている。第１の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうことを防ぐ機能を有する。つまり、第１の絶縁膜は下地膜としての機能を有する。したがって、信頼性の高いトランジスタを作製することができる。なお、第１の絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、またはこれらの積層を用いることができる。
なお、第１の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減および製造コストの削減を図ることができる。また、構造を簡単にできるので、歩留まりの向上を図ることができる。
第１の絶縁膜上に、第１の導電層（導電層１１０３０３および導電層１１０３０４）が形成されている。導電層１１０３０３は、トランジスタ１１０３２０のゲート電極として機能する部分を含む。導電層１１０３０４は、容量素子１１０３２１の第１の電極として機能する部分を含む。なお、第１の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなどの元素、またはこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
少なくとも第１の導電層を覆うように、第２の絶縁膜（絶縁膜１１０３０５）が形成されている。第２の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第２の絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、またはこれらの積層を用いることができる。
半導体層に接する部分の第２の絶縁膜としては、酸化シリコン膜を用いることが望ましい。なぜなら、半導体層と第２の絶縁膜が接する界面における、トラップ準位が少なくなるからである。
第２の絶縁膜がＭｏと接する場合、Ｍｏと接する部分の第２の絶縁膜としては酸化シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜は、Ｍｏを酸化させないからである。
第２の絶縁膜上のうち、第１の導電層と重なって形成されている部分の一部に、フォトリソグラフィ法、インクジェット法または印刷法などによって、第１の半導体層（半導体層１１０３０６）が形成されている。そして、半導体層１１０３０６の一部は、第２の絶縁膜上のうち、第１の導電層と重なって形成されていない部分まで延長されている。半導体層１１０３０６は、トランジスタ１１０３２０のチャネル領域として機能する部分を含む。なお、半導体層１１０３０６としては、アモルファスシリコン（ａ−Ｓｉ：Ｈ）などの非結晶性を有する半導体層、または微結晶半導体（μ−Ｓｉ：Ｈ）などの半導体層などを用いることができる。
第１の半導体層上の一部に、第２の半導体層（半導体層１１０３０７および半導体層１１０３０８）が形成されている。半導体層１１０３０７は、ソース電極およびドレイン電極の一方の電極として機能する部分を含む。半導体層１１０３０８は、ソース電極およびドレイン電極の他方の電極として機能する部分を含む。なお、第２の導体層としては、リンなどを含んだシリコンなどを用いることができる。
第２の半導体層上および第２の絶縁膜上に、第２の導電層（導電層１１０３０９、導電層１１０３１０および導電層１１０３１１）が形成されている。導電層１１０３０９は、トランジスタ１１０３２０のソース電極およびドレイン電極の一方として機能する部分を含む。導電層１１０３１０は、トランジスタ１１０３２０のソース電極およびドレイン電極の他方として機能する部分を含む。導電層１１０３１１は、容量素子１１０３２１の第２の電極として機能する部分を含む。なお、第２の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、またはこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
なお、第２の導電層が形成された後の工程として、さまざまな絶縁膜、またはさまざまな導電膜が形成されていてもよい。
ここで、チャネルエッチ型のトランジスタが特徴とする、工程の一例を説明する。同じマスクを用いて、第１の半導体層および第２の半導体層を形成できる。具体的には、第１の半導体層と第２の半導体層が、連続して成膜される。その際、第１の半導体層および第２の半導体層は、同じマスクを用いて形成される。
チャネルエッチ型のトランジスタが特徴とする、工程の別の一例を説明する。新たなマスクを用いることなく、トランジスタのチャネル領域を形成することができる。具体的には、第２の導電層が形成された後で、第２の導電層をマスクとして用いて、第２の半導体層の一部を除去する。あるいは、第２の導電層と同じマスクを用いて、第２の半導体層の一部を除去する。そして、除去された第２の半導体層の下部に形成されている第１の半導体層が、トランジスタのチャネル領域となる。
図４３は、逆スタガ型（ボトムゲート型）のトランジスタの断面構造および容量素子の断面構造を示す図である。特に、図４３に示すトランジスタは、チャネル保護型（チャネルストップ型）と呼ばれる構造である。
基板１１０４０１上に、第１の絶縁膜（絶縁膜１１０４０２）が全面に形成されている。第１の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうことを防ぐ機能を有する。つまり、第１の絶縁膜は、下地膜としての機能を有する。したがって、信頼性の高いトランジスタを作製することができる。なお、第１の絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、またはこれらの積層を用いることができる。
なお、第１の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減および製造コストの削減を図ることができる。また、構造を簡単にできるので、歩留まりの向上を図ることができる。
第１の絶縁膜上に、第１の導電層（導電層１１０４０３および導電層１１０４０４）が形成されている。導電層１１０４０３は、トランジスタ１１０４２０のゲート電極として機能する部分を含む。導電層１１０４０４は、容量素子１１０４２１の第１の電極として機能する部分を含む。なお、第１の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなどの元素、またはこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
少なくとも第１の導電層を覆うように、第２の絶縁膜（絶縁膜１１０４０５）が形成されている。第２の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第２の絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、またはこれらの積層を用いることができる。
半導体層に接する部分の第２の絶縁膜としては、酸化シリコン膜を用いることが望ましい。なぜなら、半導体層と第２の絶縁膜が接する界面における、トラップ準位が少なくなるからである。
第２の絶縁膜がＭｏと接する場合、Ｍｏと接する部分の第２の絶縁膜としては酸化シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はＭｏを酸化させないからである。
第２の絶縁膜上のうち、第１の導電層と重なって形成されている部分の一部に、フォトリソグラフィ法、インクジェット法または印刷法などによって、第１の半導体層（半導体層１１０４０６）が形成されている。そして、半導体層１１０４０６の一部は、第２の絶縁膜上のうち、第１の導電層と重なって形成されていない部分まで延長されている。半導体層１１０４０６は、トランジスタ１１０４２０のチャネル領域として機能する部分を含む。なお、半導体層１１０４０６としては、アモルファスシリコン（Ｃ−Ｓｉ：Ｈ）などの非結晶性を有する半導体層、または微結晶半導体（μ−Ｓｉ：Ｈ）などの半導体層などを用いることができる。
第１の半導体層上の一部に、第３の絶縁膜（絶縁膜１１０４１２）が形成されている。絶縁膜１１０４１２は、トランジスタ１１０４２０のチャネル領域がエッチングによって除去されることを防止する機能を有する。つまり、絶縁膜１１０４１２は、チャネル保護膜（チャネルストップ膜）として機能する。なお、第３の絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、またはこれらの積層を用いることができる。
第１の半導体層上の一部および第３の絶縁膜上の一部に、第２の半導体層（半導体層１１０４０７および半導体層１１０４０８）が形成されている。半導体層１１０４０７は、ソース電極およびドレイン電極の一方の電極として機能する部分を含む。半導体層１１０４０８は、ソース電極およびドレイン電極の他方の電極として機能する部分を含む。なお、第２の導体層としては、リンなどを含んだシリコンなどを用いることができる。
第２の半導体層上に、第２の導電層（導電層１１０４０９、導電層１１０４１０および導電層１１０４１１）が形成されている。導電層１１０４０９は、トランジスタ１１０４２０のソース電極およびドレイン電極の一方として機能する部分を含む。導電層１１０４１０は、トランジスタ１１０４２０のソース電極およびドレイン電極の他方として機能する部分を含む。導電層１１０４１１は、容量素子１１０４２１の第２の電極として機能する部分を含む。なお、第２の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、またはこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
第２の導電層が形成された後の工程として、さまざまな絶縁膜、またはさまざまな導電膜が形成されていてもよい。
ここまで、トランジスタの構造およびトランジスタの作製方法について説明した。ここで、配線、電極、導電層、導電膜、端子、ビア、プラグなどは、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）で構成された群から選ばれた一つもしくは複数の元素、または、前記群から選ばれた一つもしくは複数の元素を成分とする化合物、合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ）、酸化錫カドミウム（ＣＴＯ）、アルミネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）、モリブデンニオブ（Ｍｏ−Ｎｂ）など）で形成されることが望ましい。または、配線、電極、導電層、導電膜、端子などは、これらの化合物を組み合わせた物質などを有して形成されることが望ましい。もしくは、前記群から選ばれた一つもしくは複数の元素と、シリコンの化合物（シリサイド）（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど）、前記群から選ばれた一つもしくは複数の元素と窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデンなど）を有して形成されることが望ましい。
シリコン（Ｓｉ）には、ｎ型不純物（リンなど）またはｐ型不純物（ボロンなど）を含んでいてもよい。シリコンが不純物を含むことにより、導電率が向上し、通常の導体と同様な振る舞いをすることが可能となる。従って、配線、電極などとして利用しやすくなる。
シリコンは、単結晶、多結晶（ポリシリコン）、微結晶（マイクロクリスタルシリコン）など、さまざまな結晶性を有するシリコンを用いることができる。あるいは、非晶質（アモルファスシリコン）などの、結晶性を有さないシリコンを用いることができる。単結晶シリコンまたは多結晶シリコンを用いることにより、配線、電極、導電層、導電膜、端子などの抵抗を小さくすることができる。非晶質シリコンまたは微結晶シリコンを用いることにより、簡単な工程で配線などを形成することができる。
アルミニウムまたは銀は、導電率が高いため、信号遅延を低減することができる。さらに、エッチングしやすいので、パターニングしやすく、微細加工することができる。
銅は、導電率が高いため、信号遅延を低減することができる。銅を用いる場合は、密着性を向上させるため、積層構造にすることが望ましい。
モリブデンまたはチタンは、酸化物半導体（ＩＴＯ、ＩＺＯなど）またはシリコンと接触しても、不良を起こさず、エッチングしやすく、耐熱性が高いなどの利点を有するため、望ましい。
タングステンは、耐熱性が高いなどの利点を有するため、望ましい。
ネオジムは、耐熱性が高いなどの利点を有するため、望ましい。特に、ネオジムとアルミニウムの合金にすると、耐熱性が向上し、アルミニウムがヒロックをおこしにくくなる。
シリコンは、トランジスタが有する半導体層と同時に形成できる。耐熱性が高いなどの利点を有するため、望ましい。
ＩＴＯ、ＩＺＯ、ＩＴＳＯ、酸化亜鉛（ＺｎＯ）、シリコン（Ｓｉ）、酸化錫（ＳｎＯ）、酸化錫カドミウム（ＣＴＯ）は、透光性を有しているため、光を透過させる部分に用いることができる。例えば、画素電極や共通電極として用いることができる。
ＩＺＯは、エッチングしやすく、加工しやすいため、望ましい。また、ＩＺＯは、エッチングしたときに、残渣が残ってしまう、ということも起こりにくい。したがって、画素電極としてＩＺＯを用いると、液晶素子や発光素子に不具合（ショート、配向乱れなど）をもたらすことを低減できる。
配線、電極、導電層、導電膜、端子、ビアおよびプラグなどは、単層構造でもよいし、多層構造でもよい。単層構造にすることにより、配線、電極、導電層、導電膜および端子などの製造工程を簡略化し、工程数を少なくし、さらにコストを低減することができる。あるいは、多層構造にすることにより、それぞれの材料のメリットを生かしつつ、デメリットを低減させ、性能の良い配線および電極などを形成することができる。例えば、低抵抗材料（アルミニウムなど）を多層構造の中に含むことにより、配線の低抵抗化を図ることができる。別の例として、低耐熱性の材料を、高耐熱性の材料で挟む積層構造にすることにより、低耐熱性の材料の持つメリットを生かしつつ、配線および電極などの耐熱性を高くすることができる。例えば、アルミニウムを含む層を、モリブデン、チタンまたはネオジムなどを含む層で挟む積層構造にすると望ましい。
配線、電極など同士が、直接接する場合、お互いに悪影響を及ぼすことがある。例えば、一方の配線、電極などが、他方の配線、電極などの材料の中に入りその性質を変えてしまい、本来の目的を果たせなくなることがある。別の例として、高抵抗な部分を形成または製造するときに、問題が生じて、正常に製造できなくなることがある。そのような場合、積層構造により、反応しやすい材料を、反応しにくい材料で挟んだり、覆ったりするとよい。例えば、ＩＴＯとアルミニウムを接続させる場合は、ＩＴＯとアルミニウムの間に、チタン、モリブデンまたはネオジム合金を挟むことが望ましい。別の例として、シリコンとアルミニウムを接続させる場合は、シリコンとアルミニウムの間に、チタン、モリブデンまたはネオジム合金を挟むことが望ましい。
配線とは、導電体が配置されているものをいう。線状に伸びていてもよいし、伸びずに短く配置されていてもよい。したがって、電極は、配線に含まれている。
配線、電極、導電層、導電膜、端子、ビアおよびプラグなどとして、カーボンナノチューブを用いてもよい。さらに、カーボンナノチューブは、透光性を有しているため、光を透過させる部分に用いることができる。例えば、画素電極や共通電極として用いることができる。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、本実施の形態の図の各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせまたは置き換えを自由に行うことができる。
（実施の形態９）
本実施の形態においては、表示装置の構成について説明する。
図４７（Ａ）を参照して、表示装置の構成について説明する。図４７（Ａ）は、表示装置の上面図である。
画素部１７０１０１、走査線側入力端子１７０１０３および信号線側入力端子１７０１０４が基板１７０１００上に形成されている。また、走査線が、走査線側入力端子１７０１０３から行方向に延在して基板１７０１００上に形成され、信号線が、信号線側入力端子１７０１０４から列方向に延在して基板１７０１００上に形成されている。そして、画素１７０１０２が、画素部１７０１０１に、走査線と信号線が交差する領域に、マトリクス状に配置されている。
ここまで、外付けの駆動回路によって信号を入力する場合について説明してきた。ただし、これに限定されず、ＩＣチップを表示装置に実装することができる。
例えば、図４８（Ａ）に示すように、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によって、ＩＣチップ１７０２０１を、基板１７０１００に実装することができる。この場合、ＩＣチップ１７０２０１を、基板１７０１００に実装する前に検査できるので、表示装置の歩留まりの向上を図り、信頼性を高めることができる。なお、図４７（Ａ）の構成と共通するところは共通の符号を用いて、その説明を省略する。
別の例として、図４８（Ｂ）に示すように、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式によって、ＩＣチップ１７０２０１を、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１７０２００に実装することができる。この場合、ＩＣチップ１７０２０１を、ＦＰＣ１７０２００に実装する前に検査できるので、表示装置の歩留まりの向上を図り、信頼性を高めることができる。なお、図４７（Ａ）の構成と共通するところは共通の符号を用いて、その説明を省略する。
ＩＣチップを基板１７０１００に実装するだけでなく、駆動回路を基板１７０１００上に形成することができる。
例えば、図４７（Ｂ）に示すように、走査線駆動回路１７０１０５を、基板１７０１００上に形成することができる。この場合、部品点数の削減による、コストの低減を図ることができる。また、回路部品との接続点数の低減による、信頼性の向上を図ることができる。また、走査線駆動回路１７０１０５は、駆動周波数が低い。そのため、トランジスタの半導体層として、非結晶シリコンまたは微結晶シリコンを用いて、走査線駆動回路１７０１０５を容易に形成することができる。なお、信号線に信号を出力するためのＩＣチップを、基板１７０１００にＣＯＧ方式で実装してもよい。あるいは、信号線に信号を出力するためのＩＣチップが、ＴＡＢ方式で実装されたＦＰＣを、基板１７０１００に配置してもよい。また、走査線駆動回路１７０１０５を制御するためのＩＣチップを、基板１７０１００にＣＯＧ方式で実装してもよい。あるいは、走査線駆動回路１７０１０５を制御するためのＩＣチップが、ＴＡＢ方式で実装されたＦＰＣを、基板１７０１００に配置してもよい。なお、図４７（Ａ）の構成と共通するところは共通の符号を用いて、その説明を省略する。
別の例として、図４７（Ｃ）に示すように、走査線駆動回路１７０１０５および信号線駆動回路１７０１０６を、基板１７０１００上に形成することができる。その結果、部品点数の削減による、コストの低減を図ることができる。また、回路部品との接続点数の低減による、信頼性の向上を図ることができる。なお、走査線駆動回路１７０１０５を制御するためのＩＣチップを、基板１７０１００にＣＯＧ方式で実装してもよい。あるいは、走査線駆動回路１７０１０５を制御するためのＩＣチップが、ＴＡＢ方式で実装されたＦＰＣを、基板１７０１００に配置してもよい。また、信号線駆動回路１７０１０６を制御するためのＩＣチップを、基板１７０１００にＣＯＧ方式で実装してもよい。あるいは、信号線駆動回路１７０１０６を制御するためのＩＣチップが、ＴＡＢ方式で実装されたＦＰＣを、基板１７０１００に配置してもよい。なお、図４７（Ａ）の構成と共通するところは共通の符号を用いて、その説明を省略する。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、本実施の形態の図の各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせまたは置き換えを自由に行うことができる。
（実施の形態１０）
本実施の形態においては、表示装置の駆動方法について説明する。特に、液晶表示装置の駆動方法について説明する。
本実施の形態において説明する液晶表示装置に用いることのできる液晶パネルは、液晶材料を２枚の基板によって挟んだ構造であるとする。２枚の基板は、それぞれ、液晶材料に印加する電界を制御するための電極を備えている。液晶材料は、外部から印加される電界によって、光学的および電気的な性質が、変化する材料である。したがって、液晶パネルは、基板が有する電極を用いて、液晶材料に印加する電圧を制御することによって、所望の光学的および電気的な性質を得ることができるデバイスである。そして、多数の電極を平面的に並置することで、それぞれを画素とし、画素に印加する電圧を個別に制御することにより、精細な画像を液晶パネルに表示できる。
ここで、電界の変化に対する液晶材料の応答時間は、２枚の基板の間隔（セルギャップ）および液晶材料の種類等に依存するが、一般的に数ミリ秒から数十ミリ秒である。さらに、電界の変化量が小さい場合は、液晶材料の応答時間はさらに長くなる。この性質は、液晶パネルによって動きのある画像を表示する場合に、残像、尾引きおよびコントラストの低下といった画像表示上の障害を引き起こし、特に中間調から別の中間調へ変化する場合（電界の変化が小さい）場合に、前述の障害の程度が著しくなる。
一方、アクティブマトリクスを用いた液晶パネルに特有の問題として、定電荷駆動による書き込み電圧の変化がある。以下に、本実施の形態における、定電荷駆動について説明する。
アクティブマトリクスにおける画素回路は、書き込みを制御するスイッチと、電荷を保持する容量素子を含む。アクティブマトリクスにおける画素回路の駆動方法は、スイッチをオン状態として所定の電圧を画素回路に書き込んだ後、直ちにスイッチをオフ状態として画素回路内の電荷を保持する（ホールド状態）というものである。ホールド状態時、画素回路の内部と外部では、電荷のやり取りが行なわれない（定電荷）。通常、スイッチがオン状態となっている期間に比べて、オフ状態となっている期間は数百（走査線本数）倍程度長い。そのため、画素回路のスイッチは、ほとんどオフ状態となっていると考えてよい。以上より、本実施の形態における定電荷駆動とは、液晶パネルの駆動時、画素回路はほとんどの期間においてホールド状態である駆動方法であるとする。
次に、液晶材料の電気的特性について説明する。液晶材料は、外部から印加される電界が変化すると、光学的性質が変化するのと同時に、誘電率も変化する。すなわち、液晶パネルの各画素を２枚の電極に挟まれた容量素子（液晶素子）として考えたとき、当該容量素子は、印加される電圧によって静電容量が変化する容量素子である。この現象を、ダイナミックキャパシタンスと呼ぶこととする。
このように、印加される電圧によって静電容量が変化する容量素子を、上述した定電荷駆動によって駆動する場合、次のような問題が生じる。電荷の移動が行なわれないホールド状態において、液晶素子の静電容量が変化すると、印加される電圧も変化してしまうという問題である。これは、（電荷量）＝（静電容量）×（印加電圧）という関係式において、電荷量が一定であるということから理解できる。
以上の理由により、アクティブマトリクスを用いた液晶パネルでは、定電荷駆動であることによって、ホールド状態時における電圧が、書き込み時における電圧から変化してしまう。その結果、液晶素子の透過率の変化は、ホールド状態を取らない駆動法における変化とは異なったものとなる。この様子を示したのが、図４５である。図４５（Ａ）は、横軸に時間、縦軸に電圧の絶対値をとり、画素回路に書き込む電圧の制御例を表したものである。図４５（Ｂ）は、横軸に時間、縦軸に電圧をとった場合の、画素回路に書き込む電圧の制御例を表したものである。図４５（Ｃ）は、横軸に時間、縦軸に液晶素子の透過率をとり、図４５（Ａ）または図４５（Ｂ）によって表した電圧を画素回路に書き込んだ場合の、液晶素子の透過率の時間変化を表したものである。図４５（Ａ）〜図４５（Ｃ）において、期間Ｆは電圧の書き換え周期を表し、電圧を書き換える時刻をｔ１、ｔ２、ｔ３、ｔ４として説明する。
ここで、液晶表示装置に入力される画像データに対応する書き込み電圧は、時刻０における書き換えでは｜Ｖ１｜、時刻ｔ１、ｔ２、ｔ３、ｔ４における書き換えでは｜Ｖ２｜であるとする（図４５（Ａ）参照）。
液晶表示装置に入力される画像データに対応する書き込み電圧は、その極性を周期的に入れ替えてもよい（反転駆動：図４５（Ｂ）参照）。この方法によって、液晶に直流電圧をできるだけ印加しないようにすることができるので、液晶素子の劣化による焼きつきなどを防ぐことができる。なお、極性を入れ替える周期（反転周期）は、電圧の書き換え周期と同じでもよい。この場合は、反転周期が短いので、反転駆動によるフリッカの発生を低減することができる。さらに、反転周期は、電圧の書き換え周期の整数倍の周期であってもよい。この場合は、反転周期が長く、極性を変えて電圧を書き込む頻度を減少させることができるため、消費電力を低減することができる。
そして、図４５（Ａ）または図４５（Ｂ）に示したような電圧を液晶素子に印加したときの液晶素子の透過率の時間変化を、図４５（Ｃ）に示す。ここで、液晶素子に電圧｜Ｖ１｜が印加され、十分時間が経過した後の液晶素子の透過率をＴＲ１とする。同様に、液晶素子に電圧｜Ｖ２｜が印加され、十分時間が経過した後の液晶素子の透過率をＴＲ２とする。時刻ｔ１において、液晶素子に印加される電圧が｜Ｖ１｜から｜Ｖ２｜に変化すると、液晶素子の透過率は、破線３０４０１に示したように、すぐにＴＲ２とはならず、ゆっくりと変化する。たとえば、電圧の書き換え周期が、６０Ｈｚの画像信号のフレーム周期（１６．７ミリ秒）と同じであるとき、透過率がＴＲ２に変化するまでは、数フレーム程度の時間が必要となる。
ただし、破線３０４０１に示したような、滑らかな透過率の時間変化は、液晶素子に正確に電圧｜Ｖ２｜が印加されたときのものである。実際の液晶パネル、たとえば、アクティブマトリクスを用いた液晶パネルでは、定電荷駆動であることによって、ホールド状態時における電圧が、書き込み時における電圧から変化してしまうため、液晶素子の透過率は破線３０４０１に示したような時間変化とはならず、かわりに、実線３０４０２に示したような、段階的な時間変化となる。これは、定電荷駆動であることによって電圧が変化してしまうため、１回の書き込みでは目的の電圧に到達することができないためである。その結果、液晶素子の透過率の応答時間は、本来の応答時間（破線３０４０１）よりも、見かけ上、さらに長くなってしまい、残像、尾引きおよびコントラストの低下といった画像表示上の障害を顕著に引き起こしてしまうということになる。
オーバードライブ駆動を用いることによって、液晶素子の本来の応答時間の長さと、ダイナミックキャパシタンスおよび定電荷駆動による書き込み不足に起因する、見かけ上の応答時間がさらに長くなる現象を、同時に解決することができる。この様子を示したのが、図４６である。図４６（Ａ）は、横軸に時間、縦軸に電圧の絶対値をとり、画素回路に書き込む電圧の制御例を表したものである。図４６（Ｂ）は、横軸に時間、縦軸に電圧をとった場合の、画素回路に書き込む電圧の制御例を表したものである。図４６（Ｃ）は、横軸に時間、縦軸に液晶素子の透過率をとり、図４６（Ａ）または図４６（Ｂ）によって表した電圧を画素回路に書き込んだ場合の、液晶素子の透過率の時間変化を表したものである。図４６（Ａ）〜図４６（Ｃ）において、期間Ｆは電圧の書き換え周期を表し、電圧を書き換える時刻をｔ１、ｔ２、ｔ３、ｔ４として説明する。
ここで、液晶表示装置に入力される画像データに対応する書き込み電圧は、時刻０における書き換えでは｜Ｖ１｜、時刻ｔ１における書き換えでは｜Ｖ３｜、時刻ｔ２、ｔ３、ｔ４における書き換えでは｜Ｖ２｜であるとする（図４６（Ａ）参照）。
液晶表示装置に入力される画像データに対応する書き込み電圧は、その極性を周期的に入れ替えてもよい（反転駆動：図４６（Ｂ）参照）。この方法によって、液晶に直流電圧をできるだけ印加しないようにすることができるので、液晶素子の劣化による焼きつきなどを防ぐことができる。なお、極性を入れ替える周期（反転周期）は、電圧の書き換え周期と同じでもよい。この場合は、反転周期が短いので、反転駆動によるフリッカの発生を低減することができる。さらに、反転周期は、電圧の書き換え周期の整数倍の周期であってもよい。この場合は、反転周期が長く、極性を変えて電圧を書き込む頻度を減少させることができるため、消費電力を低減することができる。
そして、図４６（Ａ）または図４６（Ｂ）に示したような電圧を液晶素子に印加したときの液晶素子の透過率の時間変化を、図４６（Ｃ）に示す。ここで、液晶素子に電圧｜Ｖ１｜が印加され、十分時間が経過した後の液晶素子の透過率をＴＲ１とする。同様に、液晶素子に電圧｜Ｖ２｜が印加され、十分時間が経過した後の液晶素子の透過率をＴＲ２とする。同様に、液晶素子に電圧｜Ｖ３｜が印加され、十分時間が経過した後の液晶素子の透過率をＴＲ３とする。時刻ｔ１において、液晶素子に印加される電圧が｜Ｖ１｜から｜Ｖ３｜に変化すると、液晶素子の透過率は、破線３０５０１に示したように、数フレームをかけて透過率をＴＲ３まで変化しようとする。しかし、電圧｜Ｖ３｜の印加は時刻ｔ２で終わり、時刻ｔ２より後は、電圧｜Ｖ２｜が印加される。そのため、液晶素子の透過率は破線３０５０１に示したようにはならず、実線３０５０２に示したようになる。ここで、時刻ｔ２の時点において、透過率が概ねＴＲ２となっているように、電圧｜Ｖ３｜の値を設定するのが好ましい。ここで、電圧｜Ｖ３｜を、オーバードライブ電圧とも呼ぶこととする。
オーバードライブ電圧である｜Ｖ３｜を変化させれば、液晶素子の応答時間をある程度制御することができる。なぜならば、液晶素子の応答時間は、電界の強さによって変化するからである。具体的には、電界が強いほど、液晶素子の応答時間は短くなり、電界が弱いほど、液晶素子の応答時間は長くなる。
オーバードライブ電圧である｜Ｖ３｜は、電圧の変化量、すなわち、目的とする透過率ＴＲ１およびＴＲ２を与える電圧｜Ｖ１｜および｜Ｖ２｜、にしたがって変化させるのが好ましい。なぜならば、液晶素子の応答時間が電圧の変化量によって変わってしまっても、オーバードライブ電圧である｜Ｖ３｜をそれに合わせて変化させれば、常に最適な応答時間を得ることができるからである。
オーバードライブ電圧である｜Ｖ３｜は、ＴＮ、ＶＡ、ＩＰＳ、ＯＣＢ等の液晶素子のモードによって変化させるのが好ましい。なぜならば、液晶素子の応答速度が液晶のモードによって異なってしまっても、オーバードライブ電圧である｜Ｖ３｜をそれに合わせて変化させれば、常に最適な応答時間を得ることができるからである。
電圧書き換え周期Ｆは、入力信号のフレーム周期と同じでもよい。この場合は、液晶表示装置の周辺駆動回路を簡単にできるため、製造コストの低い液晶表示装置を得ることができる。
電圧書き換え周期Ｆは、入力信号のフレーム周期よりも短くてもよい。例えば、電圧書き換え周期Ｆは入力信号のフレーム周期の１／２倍でもよいし、１／３倍でもよいし、それ以下でもよい。この方法は、黒挿入駆動、バックライト点滅、バックライトスキャン、動き補償による中間画像挿入駆動など、液晶表示装置のホールド駆動に起因する動画品質の低下の対策法と合わせて用いるのが効果的である。すなわち、液晶表示装置のホールド駆動に起因する動画品質の低下の対策法は、要求される液晶素子の応答時間が短いため、本実施の形態で説明したオーバードライブ駆動法を用いることで、比較的容易に液晶素子の応答時間を短くすることができる。液晶素子の応答時間は、セルギャップ、液晶材料および液晶素子のモードなどによって本質的に短くすることは可能ではあるが、技術的に困難である。そのため、オーバードライブのような駆動方法で液晶素子の応答時間を短くする方法を用いることは、非常に重要である。
電圧書き換え周期Ｆは、入力信号のフレーム周期よりも長くてもよい。たとえば、電圧書き換え周期Ｆは入力信号のフレーム周期の２倍でもよいし、３倍でもよいし、それ以上でもよい。この方法は、長期間電圧の書き換えが行なわれないか否かを判断する手段（回路）と合わせて用いるのが効果的である。すなわち、長期間電圧の書き換えが行なわれない場合は、電圧の書き換え動作自体を行わないことによって、回路の動作をその期間中は停止させることができるので、消費電力の低い液晶表示装置を得ることができる。
次に、オーバードライブ電圧｜Ｖ３｜を、目的とする透過率ＴＲ１およびＴＲ２を与える電圧｜Ｖ１｜および｜Ｖ２｜にしたがって変化させるための具体的な方法について説明する。
オーバードライブ回路は、目的とする透過率ＴＲ１およびＴＲ２を与える電圧｜Ｖ１｜および｜Ｖ２｜にしたがって、オーバードライブ電圧｜Ｖ３｜を適切に制御するための回路であるため、オーバードライブ回路に入力される信号は、透過率ＴＲ１を与える電圧｜Ｖ１｜に関係する信号と、透過率ＴＲ２を与える電圧｜Ｖ２｜に関係する信号であり、オーバードライブ回路から出力される信号は、オーバードライブ電圧｜Ｖ３｜に関係する信号となる。ここで、これらの信号としては、液晶素子に印加する電圧（｜Ｖ１｜、｜Ｖ２｜、｜Ｖ３｜）のようなアナログの電圧値であってもよいし、液晶素子に印加する電圧を与えるためのデジタル信号であってもよい。ここでは、オーバードライブ回路に関係する信号はデジタル信号であるとして説明する。
まず、図８２（Ａ）を参照して、オーバードライブ回路の全体的な構成について説明する。ここでは、オーバードライブ電圧を制御するための信号として、入力画像信号３０１０１ａおよび３０１０１ｂを用いる。これらの信号を処理した結果、オーバードライブ電圧を与える信号として、出力画像信号３０１０４が出力されるとする。
目的とする透過率ＴＲ１およびＴＲ２を与える電圧｜Ｖ１｜および｜Ｖ２｜は、互いに隣り合ったフレームにおける画像信号であるため、入力画像信号３０１０１ａおよび３０１０１ｂも、同様に互いに隣り合ったフレームにおける画像信号であることが好ましい。このような信号を得るためには、入力画像信号３０１０１ａを、図８２（Ａ）における遅延回路３０１０２に入力し、その結果出力される信号を、入力画像信号３０１０１ｂとすることができる。遅延回路３０１０２としては、たとえば、メモリが挙げられる。すなわち、入力画像信号３０１０１ａを１フレーム分遅延させるために、メモリに当該入力画像信号３０１０１ａを記憶させておき、同時に、１つ前のフレームにおいて記憶させておいた信号を、入力画像信号３０１０１ｂとしてメモリから取り出し、入力画像信号３０１０１ａと、入力画像信号３０１０１ｂを、同時に補正回路３０１０３に入力することで、互いに隣り合ったフレームにおける画像信号を扱えるようにすることができる。そして、互いに隣り合ったフレームにおける画像信号を、補正回路３０１０３に入力することで、出力画像信号３０１０４を得ることができる。なお、遅延回路３０１０２としてメモリを用いたときは、１フレーム分遅延させるために、１フレーム分の画像信号を記憶できる容量を持ったメモリ（すなわち、フレームメモリ）とすることができる。こうすることで、メモリ容量の過不足なく、遅延回路としての機能を有することができる。
次に、メモリの容量を削減することを主な目的として構成された遅延回路３０１０２について説明する。遅延回路３０１０２としてこのような回路を用いることで、メモリの容量を削減することができるため、製造コストを低減することができる。
このような特徴を持つ遅延回路３０１０２として、具体的には、図８２（Ｂ）に示すようなものを用いることができる。図８２（Ｂ）に示す遅延回路３０１０２は、エンコーダ３０１０５、メモリ３０１０６およびデコーダ３０１０７を有する。
図８２（Ｂ）に示す遅延回路３０１０２の動作としては、次のようなものとなる。まず、入力画像信号３０１０１ａを、メモリ３０１０６に記憶させる前に、エンコーダ３０１０５によって、圧縮処理を行なう。これによって、メモリ３０１０６に記憶させるべきデータのサイズを減らすことができる。その結果、メモリの容量を削減することができるため、製造コストを低減することができる。そして、圧縮処理を施された画像信号は、デコーダ３０１０７に送られ、ここで伸張処理を行なう。これによって、エンコーダ３０１０５によって圧縮処理された前の信号を復元することができる。ここで、エンコーダ３０１０５およびデコーダ３０１０７によって行なわれる圧縮伸張処理は、可逆的な処理であってもよい。こうすることで、圧縮伸張処理を行なった後でも画像信号の劣化がないため、最終的に装置に表示される画像の品質を落とすことなく、メモリの容量を削減することができる。さらに、エンコーダ３０１０５およびデコーダ３０１０７によって行なわれる圧縮伸張処理は、非可逆的な処理であってもよい。こうすることで、圧縮後の画像信号のデータのサイズを非常に小さくすることができるため、メモリの容量を大幅に削減することができる。
メモリの容量を削減するための方法としては、上に挙げたもの以外にも、さまざまな方法を用いることができる。エンコーダによって画像圧縮するのではなく、画像信号が有する色情報を削減する（たとえば、２６万色から６万５千色に減色する）、またはデータ量を削減する（解像度を小さくする）、などの方法を用いることができる。
次に、補正回路３０１０３の具体例について、図８２（Ｃ）〜図８２（Ｅ）を参照して説明する。補正回路３０１０３は、２つの入力画像信号から、ある値の出力画像信号を出力するための回路である。ここで、２つの入力画像信号と、出力画像信号の関係が非線形であり、簡単な演算で求めることが難しい場合には、補正回路３０１０３として、ルックアップテーブル（ＬＵＴ）を用いてもよい。ＬＵＴには、２つの入力画像信号と、出力画像信号の関係が、測定によってあらかじめ求められているため、２つの入力画像信号に対応する出力画像信号を、ＬＵＴを参照するだけで求めることができる（図８２（Ｃ）参照）。補正回路３０１０３として、ＬＵＴ３０１０８を用いることで、複雑な回路設計等を行なうことなく、補正回路３０１０３を実現することができる。
ＬＵＴ３０１０８はメモリの１つであるため、メモリ容量をできるだけ削減することが、製造コストを低減する上で、好ましい。それを実現するための補正回路３０１０３の例として、図８２（Ｄ）に示す回路が考えられる。図８２（Ｄ）に示す補正回路３０１０３は、ＬＵＴ３０１０９および加算器３０１１０を有する。ＬＵＴ３０１０９には、入力画像信号３０１０１ａと、出力するべき出力画像信号３０１０４の差分データが格納されている。つまり、入力画像信号３０１０１ａおよび入力画像信号３０１０１ｂから、対応する差分データをＬＵＴ３０１０９から取り出し、取り出した差分データと入力画像信号３０１０１ａを、加算器３０１１０によって加算することで、出力画像信号３０１０４を得ることができる。なお、ＬＵＴ３０１０９に格納するデータを差分データとすることで、ＬＵＴ３０１０９のメモリ容量の削減が実現できる。なぜならば、そのままの出力画像信号３０１０４よりも、差分データの方がデータサイズは小さいため、ＬＵＴ３０１０９に必要なメモリ容量を小さくできるからである。
さらに、出力画像信号が、２つの入力画像信号の四則演算等の簡単な演算によって求められるならば、加算器、減算器、乗算器などの簡単な回路の組み合わせによって実現できる。その結果、ＬＵＴを用いる必要が無くなり、製造コストを大幅に低減することができる。このような回路としては、図８２（Ｅ）に示す回路を挙げることができる。図８２（Ｅ）に示す補正回路３０１０３は、減算器３０１１１、乗算器３０１１２および加算器３０１１３を有する。まず、入力画像信号３０１０１ａと、入力画像信号３０１０１ｂの差分を、減算器３０１１１によって求める。その後、乗算器３０１１２によって、適切な係数を差分値に乗ずる。そして、入力画像信号３０１０１ａに、適切な係数を乗じた差分値を、加算器３０１１３によって加算することで、出力画像信号３０１０４を得ることができる。このような回路を用いることによって、ＬＵＴを用いる必要が無くなり、製造コストを大幅に低減することができる。
ある条件の下で、図８２（Ｅ）に示す補正回路３０１０３を用いることによって、不適切な出力画像信号３０１０４を出力することを防止することができる。その条件とは、オーバードライブ電圧を与える出力画像信号３０１０４と、入力画像信号３０１０１ａおよび入力画像信号３０１０１ｂの差分値に、線形性があることである。そして、この線形性の傾きを、乗算器３０１１２によって乗ずる係数とする。すなわち、このような性質を持つ液晶素子に、図８２（Ｅ）に示す補正回路３０１０３を用いることが好ましい。このような性質を持つ液晶素子としては、応答速度の階調依存性の小さい、ＩＰＳモードの液晶素子が挙げられる。このように、例えば、ＩＰＳモードの液晶素子に図８２の（Ｅ）に示す補正回路３０１０３を用いることによって、製造コストを大幅に低減でき、かつ、不適切な出力画像信号３０１０４を出力することを防止することができるオーバードライブ回路を得ることができる。
図８２（Ａ）〜図８２（Ｅ）に示した回路と同等の働きを、ソフトウェア処理によって実現してもよい。遅延回路に用いるメモリについては、液晶表示装置が有する他のメモリ、液晶表示装置に表示する画像を送り出す側の装置（たとえば、パーソナルコンピュータやそれに準じた装置が有するビデオカード等）が有するメモリ等を流用することができる。こうすることで、製造コストを低減できるだけでなく、オーバードライブの強さや利用する状況などを、ユーザが好みに応じて選択できるようにすることができる。
次に、コモン線の電位を操作する駆動について、図８３を参照して説明する。図８３（Ａ）は、液晶素子のような容量的な性質を持つ表示素子を用いた表示装置において、走査線一本に対し、コモン線が一本配置されているときの、複数の画素回路を表した図である。図８３（Ａ）に示す画素回路は、トランジスタ３０２０１、補助容量３０２０２、表示素子３０２０３、映像信号線３０２０４、走査線３０２０５およびコモン線３０２０６を備えている。
トランジスタ３０２０１のゲート電極は、走査線３０２０５に電気的に接続され、トランジスタ３０２０１のソース電極およびドレイン電極の一方は、映像信号線３０２０４に電気的に接続され、トランジスタ３０２０１のソース電極およびドレイン電極の他方は、補助容量３０２０２の一方の電極、および表示素子３０２０３の一方の電極に電気的に接続されている。また、補助容量３０２０２の他方の電極は、コモン線３０２０６に電気的に接続されている。
まず、走査線３０２０５によって選択された画素は、トランジスタ３０２０１がオンとなるため、それぞれ、映像信号線３０２０４を介して、表示素子３０２０３および補助容量３０２０２に映像信号に対応した電圧がかかる。このとき、その映像信号が、コモン線３０２０６に接続された全ての画素に対して最低階調を表示させるものだった場合、あるいは、コモン線３０２０６に接続された全ての画素に対して最高階調を表示させるものだった場合は、画素にそれぞれ映像信号線３０２０４を介して、映像信号を書き込む必要はない。映像信号線３０２０４を介して映像信号を書き込む代わりに、コモン線３０２０６の電位を動かすことで、表示素子３０２０３にかかる電圧を変えることができる。
次に、図８３（Ｂ）は、液晶素子のような容量的な性質を持つ表示素子を用いた表示装置において、走査線一本に対し、コモン線が２本配置されているときの、複数の画素回路を表した図である。図８３（Ｂ）に示す画素回路は、トランジスタ３０２１１、補助容量３０２１２、表示素子３０２１３、映像信号線３０２１４、走査線３０２１５、第１のコモン線３０２１６および第２のコモン線３０２１７を備えている。
トランジスタ３０２１１のゲート電極は、走査線３０２１５に電気的に接続され、トランジスタ３０２１１のソース電極およびドレイン電極の一方は、映像信号線３０２１４に電気的に接続され、トランジスタ３０２１１のソース電極およびドレイン電極の他方は、補助容量３０２１２の一方の電極、および表示素子３０２１３の一方の電極に電気的に接続されている。また、補助容量３０２１２の他方の電極は、第１のコモン線３０２１６に電気的に接続されている。また、当該画素と隣接する画素においては、補助容量３０２１２の他方の電極は、第２のコモン線３０２１７に電気的に接続されている。
図８３（Ｂ）に示す画素回路は、コモン線一本に対し電気的に接続されている画素が少ないため、映像信号線３０２１４を介して映像信号を書き込む代わりに、第１のコモン線３０２１６または第２のコモン線３０２１７の電位を動かすことで、表示素子３０２１３にかかる電圧を変えることができる頻度が、顕著に大きくなる。また、ソース反転駆動またはドット反転駆動が可能になる。ソース反転駆動またはドット反転駆動により、素子の信頼性を向上させつつ、フリッカを抑えることができる。
次に、走査型バックライトについて、図８４を参照して説明する。図８４（Ａ）は、冷陰極管を並置した、走査型バックライトを示す図である。図８４（Ａ）に示す走査型バックライトは、拡散板３０３０１と、Ｎ個の冷陰極管３０３０２―１から３０３０２―Ｎと、を備える。Ｎ個の冷陰極管３０３０２―１から３０３０２―Ｎを、拡散板３０３０１の後ろに並置することで、Ｎ個の冷陰極管３０３０２―１から３０３０２―Ｎは、その輝度を変化させて走査することができる。
走査するときの各冷陰極管の輝度の変化を、図８４（Ｃ）を用いて説明する。まず、冷陰極管３０３０２―１の輝度を、一定時間変化させる。その後、冷陰極管３０３０２―１の隣に配置された冷陰極管３０３０２―２の輝度を、同じ時間だけ変化させる。このように、冷陰極管３０３０２―１から３０３０２―Ｎまで、輝度を順に変化させる。なお、図８４（Ｃ）においては、一定時間変化させる輝度は、元の輝度より小さいものとしたが、元の輝度より大きくてもよい。また、冷陰極管３０３０２―１から３０３０２―Ｎまで走査するとしたが、逆方向に冷陰極管３０３０２―Ｎから３０３０２―１まで走査してもよい。
図８４（Ｃ）のように駆動することで、バックライトの平均輝度を小さくすることができる。したがって、液晶表示装置の消費電力の大部分を占める、バックライトの消費電力を低減することができる。
走査型バックライトの光源として、ＬＥＤを用いてもよい。その場合の走査型バックライトは、図８４（Ｂ）のようになる。図８４（Ｂ）に示す走査型バックライトは、拡散板３０３１１と、ＬＥＤを並置した光源３０３１２―１から３０３１２―Ｎと、を備える。走査型バックライトの光源として、ＬＥＤを用いた場合、バックライトを薄く、軽くできる利点がある。また、色再現範囲を広げることができるという利点がある。さらに、ＬＥＤを並置した光源３０３１２―１から３０３１２―Ｎのそれぞれに並置したＬＥＤも、同様に走査することができるので、点走査型のバックライトとすることもできる。点走査型とすれば、動画像の画質をさらに向上させることができる。
バックライトの光源としてＬＥＤを用いた場合も、図８４（Ｃ）に示すように輝度を変化させて駆動することができる。
次に、高周波駆動について、図８５を参照して説明する。図８５（Ａ）は、１フレーム期間３０４００に１つの画像および１つの中間画像を表示するときの図である。３０４０１は当該フレームの画像、３０４０２は当該フレームの中間画像、３０４０３は次フレームの画像、３０４０４は次フレームの中間画像である。
当該フレームの中間画像３０４０２は、当該フレームおよび次フレームの映像信号を元に作成された画像であってもよい。また、当該フレームの中間画像３０４０２は、当該フレームの画像３０４０１から作成された画像であってもよい。また、当該フレームの中間画像３０４０２は、黒画像であってもよい。こうすることで、ホールド型表示装置の動画像の画質を向上できる。また、１フレーム期間３０４００に１つの画像および１つの中間画像を表示する場合は、映像信号のフレームレートと整合性が取り易く、画像処理回路が複雑にならないという利点がある。
図８５（Ｂ）は、１フレーム期間３０４００が２つ連続する期間（２フレーム期間）に１つの画像および２つの中間画像を表示するときの図である。３０４１１は当該フレームの画像、３０４１２は当該フレームの中間画像、３０４１３は次フレームの中間画像、３０４１４は次々フレームの画像である。
当該フレームの中間画像３０４１２および次フレームの中間画像３０４１３は、当該フレーム、次フレーム、次々フレームの映像信号を元に作成された画像であってもよい。また、当該フレームの中間画像３０４１２および次フレームの中間画像３０４１３は、黒画像であってもよい。２フレーム期間に１つの画像および２つの中間画像を表示する場合は、周辺駆動回路の動作周波数をそれほど高速化することなく、効果的に動画像の画質を向上できるという利点がある。
本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）対して、適用、組み合わせまたは置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせまたは置き換えを自由に行うことができる。
（実施の形態１１）
本実施の形態においては、液晶パネルの周辺部について説明する。
図４９は、エッジライト式と呼ばれるバックライトユニット２０１０１と、液晶パネル２０１０７と、を有している液晶表示装置の一例を示す図である。エッジライト式とは、バックライトユニットの端部に光源を配置し、その光源の蛍光を発光面全体から放射する方式である。エッジライト式のバックライトユニット２０１０１は、薄型で省電力化を図ることができる。
バックライトユニット２０１０１は、拡散板２０１０２、導光板２０１０３、反射板２０１０４、ランプリフレクタ２０１０５および光源２０１０６によって構成される。
光源２０１０６は必要に応じて発光する機能を有している。例えば、光源２０１０６としては冷陰極管、熱陰極管、発光ダイオード、無機ＥＬ素子または有機ＥＬ素子などが用いられる。
図５０（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）は、エッジライト式のバックライトユニットの詳細な構成を示す図である。なお、拡散板、導光板および反射板などはその説明を省略する。
図５０（Ａ）に示すバックライトユニット２０２０１は、光源として冷陰極管２０２０３を用いた構成である。冷陰極管２０２０３からの光を効率よく反射させるため、ランプリフレクタ２０２０２が設けられている。このような構成は、冷陰極管２０２０３からの輝度が高いため、大型表示装置に用いることが多い。
図５０（Ｂ）に示すバックライトユニット２０２１１は、光源として発光ダイオード（ＬＥＤ）２０２１３を用いた構成である。例えば、白色に発する発光ダイオード（ＬＥＤ）２０２１３が、所定の間隔に配置される。そして、発光ダイオード（ＬＥＤ）２０２１３からの光を効率よく反射させるため、ランプリフレクタ２０２１２が設けられている。
図５０（Ｃ）に示すバックライトユニット２０２２１は、光源として各色ＲＧＢの発光ダイオード（ＬＥＤ）２０２２３、発光ダイオード（ＬＥＤ）２０２２４および発光ダイオード（ＬＥＤ）２０２２５を用いた構成である。各色ＲＧＢの発光ダイオード（ＬＥＤ）２０２２３、発光ダイオード（ＬＥＤ）２０２２４および発光ダイオード（ＬＥＤ）２０２２５は、それぞれ所定の間隔に配置される。各色ＲＧＢの発光ダイオード（ＬＥＤ）２０２２３、発光ダイオード（ＬＥＤ）２０２２４および発光ダイオード（ＬＥＤ）２０２２５を用いることによって、色再現性を高くすることができる。そして、発光ダイオードからの光を効率よく反射させるため、ランプリフレクタ２０２２２が設けられている。
図５０（Ｄ）に示すバックライトユニット２０２３１は、光源として各色ＲＧＢの発光ダイオード（ＬＥＤ）２０２３３、発光ダイオード（ＬＥＤ）２０２３４および発光ダイオード（ＬＥＤ）２０２３５を用いた構成である。例えば、各色ＲＧＢの発光ダイオード（ＬＥＤ）２０２３３、発光ダイオード（ＬＥＤ）２０２３４および発光ダイオード（ＬＥＤ）２０２３５のうち、発光強度の低い色（例えば緑）は他の発光ダイオードよりも多く配置されている。各色ＲＧＢの発光ダイオード（ＬＥＤ）２０２３３、発光ダイオード（ＬＥＤ）２０２３４および発光ダイオード（ＬＥＤ）２０２３５を用いることによって、色再現性を高くすることができる。そして、発光ダイオードからの光を効率よく反射させるため、ランプリフレクタ２０２３２が設けられている。
図５３は、直下型と呼ばれるバックライトユニットと、液晶パネルと、を有する液晶表示装置の一例を示す図である。直下式とは、発光面の直下に光源を配置することで、その光源の蛍光を発光面全体から放射する方式である。直下式のバックライトユニットは、発光光量を効率よく利用することができる。
バックライトユニット２０５００は、拡散板２０５０１、遮光板２０５０２、ランプリフレクタ２０５０３、光源２０５０４および液晶パネル２０５０５によって構成される。
光源２０５０４は、必要に応じて発光する機能を有している。例えば、光源２０５０４としては、冷陰極管、熱陰極管、発光ダイオード、無機ＥＬ素子または有機ＥＬ素子などが用いられる。
図５１は、偏光板（偏光フィルムともいう）の構成の一例を示す図である。
偏光フィルム２０３００は、保護フィルム２０３０１、基板フィルム２０３０２、ＰＶＡ偏光フィルム２０３０３、基板フィルム２０３０４、粘着剤層２０３０５および離型フィルム２０３０６を有する。
ＰＶＡ偏光フィルム２０３０３は、両側を基材となるフィルム（基板フィルム２０３０２および基板フィルム２０３０４）で挟むことで、信頼性を増すことができる。なお、ＰＶＡ偏光フィルム２０３０３は、高透明性、高耐久性のトリアセチルセルロース（ＴＡＣ）フィルムに挟まれていてもよい。なお、基板フィルムおよびＴＡＣフィルムは、ＰＶＡ偏光フィルム２０３０３が有する偏光子の保護層として機能する。
一方の基板フィルム（基板フィルム２０３０４）には、液晶パネルのガラス基板に貼るための粘着剤層２０３０５が貼られている。なお、粘着剤層２０３０５は、粘着剤を片側の基板フィルム（基板フィルム２０３０４）に塗布することで形成される。粘着剤層２０３０５には、離形フィルム２０３０６（セパレートフィルム）が備えられている。
他方の基板フィルム（基板フィルム２０３０２）には、保護フィルム２０３０１が備えられている。
偏光フィルム２０３００表面に、ハードコート散乱層（アンチグレア層）が備えられていてもよい。ハードコート散乱層は、ＡＧ処理によって表面に微細な凹凸が形成されており、外光を散乱させる防眩機能を有するため、液晶パネルへの外光の映り込みを防ぐことができる。また、表面反射を防ぐことができる。
偏光フィルム２０３００表面に、複数の屈折率の異なる光学薄膜層を多層化（アンチリフレクション処理、もしくはＡＲ処理ともいう）してもよい。多層化された複数の屈折率の異なる光学薄膜層は、光の干渉効果によって表面の反射率を低減することができる。
図５２は、液晶表示装置のシステムブロックの一例を示す図である。
画素部２０４０５には、信号線２０４１２が、信号線駆動回路２０４０３から延伸して配置されている。画素部２０４０５には、走査線２０４１０が、走査線駆動回路２０４０４から延伸して配置されている。そして、信号線２０４１２と走査線２０４１０との交差領域に、複数の画素がマトリクス状に配置されている。なお、複数の画素それぞれは、スイッチング素子を有している。したがって、複数の画素それぞれに、液晶分子の傾きを制御するための電圧を独立して入力することができる。このように各交差領域にスイッチング素子が設けられた構造を、アクティブマトリクス型と呼ぶ。ただし、このようなアクティブマトリクス型に限定されず、パッシブマトリクス型の構成でもよい。パッシブマトリクス型は、各画素にスイッチング素子がないため、工程が簡便である。
駆動回路部２０４０８は、制御回路２０４０２、信号線駆動回路２０４０３および走査線駆動回路２０４０４を有する。制御回路２０４０２には、映像信号２０４０１が入力されている。制御回路２０４０２は、この映像信号２０４０１に応じて、信号線駆動回路２０４０３および走査線駆動回路２０４０４を制御する。制御回路２０４０２は、信号線駆動回路２０４０３および走査線駆動回路２０４０４に、それぞれ制御信号を入力する。そして、この制御信号に応じて、信号線駆動回路２０４０３は、ビデオ信号を信号線２０４１２に入力し、走査線駆動回路２０４０４は、走査信号を走査線２０４１０に入力する。そして、画素が有するスイッチング素子が走査信号に応じて選択され、画素の画素電極にビデオ信号が入力される。
制御回路２０４０２は、映像信号２０４０１に応じて、電源２０４０７も制御している。電源２０４０７は、照明手段２０４０６へ電力を供給する手段を有している。照明手段２０４０６としては、エッジライト式のバックライトユニット、または直下型のバックライトユニットを用いることができる。ただし、照明手段２０４０６として、フロントライトを用いてもよい。フロントライトとは、画素部の前面側に取りつけ、全体を照らす発光体および導光体で構成された板状のライトユニットである。このような照明手段により、低消費電力で、均等に画素部を照らすことができる。
図５２（Ｂ）に示すように走査線駆動回路２０４０４は、シフトレジスタ２０４４１、レベルシフタ２０４４２およびバッファ２０４４３として機能する回路を有する。シフトレジスタ２０４４１にはゲートスタートパルス（ＧＳＰ）、ゲートクロック信号（ＧＣＫ）などの信号が入力される。
図５２（Ｃ）に示すように信号線駆動回路２０４０３は、シフトレジスタ２０４３１、第１のラッチ２０４３２、第２のラッチ２０４３３、レベルシフタ２０４３４およびバッファ２０４３５として機能する回路を有する。バッファ２０４３５として機能する回路とは、弱い信号を増幅させる機能を有する回路であり、オペアンプなどを有する。レベルシフタ２０４３４には、スタートパルス（ＳＳＰ）などの信号が、第１のラッチ２０４３２には、ビデオ信号などのデータ（ＤＡＴＡ）が入力される。第２のラッチ２０４３３には、ラッチ（ＬＡＴ）信号を一時保持することができ、一斉に画素部２０４０５へ入力させる。これを線順次駆動と呼ぶ。そのため、線順次駆動ではなく、点順次駆動を行う画素であれば、第２のラッチは不要とすることができる。
本実施の形態において、液晶パネルは、さまざまなものを用いることができる。例えば、液晶パネルとして、２つの基板の間に液晶層が封止された構成を用いることができる。一方の基板上には、トランジスタ、容量素子、画素電極または配向膜などが形成されている。一方の基板の上面と反対側には、偏光板、位相差板またはプリズムシートが配置されていてもよい。他方の基板上には、カラーフィルタ、ブラックマトリクス、対向電極または配向膜などが形成されている。他方の基板の上面と反対側には、偏光板または位相差板が配置されていてもよい。なお、カラーフィルタおよびブラックマトリクスは、一方の基板の上面に形成されてもよい。また、一方の基板の上面側またはその反対側にスリット（格子）を配置することで、３次元表示ができる。
偏光板、位相差板およびプリズムシートをそれぞれ、２つの基板の間に配置することが可能である。あるいは、２つの基板のうちのいずれかと一体とすることが可能である。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、本実施の形態の図の各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせまたは置き換えを自由に行うことができる。
（実施の形態１２）
本実施の形態においては、液晶表示装置に適用できる画素の構成および画素の動作について説明する。
本実施の形態において、液晶素子の動作モードとして、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードおよびＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
図５４（Ａ）は、液晶表示装置に適用できる画素構成の一例を示す図である。
画素４０１００は、トランジスタ４０１０１、液晶素子４０１０２および容量素子４０１０３を有している。トランジスタ４０１０１のゲートは、配線４０１０５に接続されている。トランジスタ４０１０１の第１端子は、配線４０１０４に接続されている。トランジスタ４０１０１の第２端子は、液晶素子４０１０２の第１電極および容量素子４０１０３の第１電極に接続される。液晶素子４０１０２の第２電極は、対向電極４０１０７に相当する。容量素子４０１０３の第２の電極は、配線４０１０６に接続される。
配線４０１０４は、信号線として機能する。配線４０１０５は、走査線として機能する。配線４０１０６は、容量線として機能する。トランジスタ４０１０１は、スイッチとして機能する。容量素子４０１０３は、保持容量として機能する。
トランジスタ４０１０１は、スイッチとして機能すればよい。また、トランジスタ４０１０１の極性は、Ｐチャネル型でもよいし、Ｎチャネル型でもよい。
図５４（Ｂ）は、液晶表示装置に適用できる画素構成の一例を示す図である。特に、図５４（Ｂ）は、横電界モード（ＩＰＳモード、ＦＦＳモードを含む）に適した液晶表示装置に適用できる画素構成の一例を示す図である。
画素４０１１０は、トランジスタ４０１１１、液晶素子４０１１２および容量素子４０１１３を有している。トランジスタ４０１１１のゲートは、配線４０１１５に接続されている。トランジスタ４０１１１の第１端子は、配線４０１１４に接続されている。トランジスタ４０１１１の第２端子は、液晶素子４０１１２の第１電極および容量素子４０１１３の第１電極に接続される。液晶素子４０１１２の第２電極は、配線４０１１６と接続されている。容量素子４０１１３の第２の電極は、配線４０１１６に接続されている。
配線４０１１４は、信号線として機能する。配線４０１１５は、走査線として機能する。配線４０１１６は、容量線として機能する。トランジスタ４０１１１は、スイッチとして機能する。容量素子４０１１３は、保持容量として機能する。
トランジスタ４０１１１は、スイッチとして機能すればよい。また、トランジスタ４０１１１の極性はＰチャネル型でもよいし、Ｎチャネル型でもよい。
図５５は、液晶表示装置に適用できる画素構成の一例を示す図である。特に、図５５は、配線数を減らして画素の開口率を大きくできる画素構成の一例である。
図５５は、同じ列方向に配置された二つの画素（画素４０２００および画素４０２１０）を示す。例えば、画素４０２００がＮ行目に配置されている場合、画素４０２１０はＮ＋１行目に配置されている。
画素４０２００は、トランジスタ４０２０１、液晶素子４０２０２および容量素子４０２０３を有している。トランジスタ４０２０１のゲートは、配線４０２０５に接続されている。トランジスタ４０２０１の第１端子は、配線４０２０４に接続されている。トランジスタ４０２０１の第２端子は、液晶素子４０２０２の第１電極および容量素子４０２０３の第１電極に接続される。液晶素子４０２０２の第２電極は、対向電極４０２０７に相当する。容量素子４０２０３の第２電極は、前行のトランジスタのゲートと同じ配線に接続されている。
画素４０２１０は、トランジスタ４０２１１、液晶素子４０２１２および容量素子４０２１３を有している。トランジスタ４０２１１のゲートは、配線４０２１５に接続されている。トランジスタ４０２１１の第１端子は、配線４０２０４に接続されている。トランジスタ４０２１１の第２端子は、液晶素子４０２１２の第１電極および容量素子４０２１３の第１電極に接続される。液晶素子４０２１２の第２電極は、対向電極４０２１７に相当する。容量素子４０２１３の第２電極は、前行のトランジスタのゲートと同じ配線（配線４０２０５）に接続されている。
配線４０２０４は、信号線として機能する。配線４０２０５は、Ｎ行目の走査線として機能する。そして、配線４０２０５は、Ｎ＋１段目の容量線としても機能する。トランジスタ４０２０１は、スイッチとして機能する。容量素子４０２０３は、保持容量として機能する。
配線４０２１５は、Ｎ＋１行目の走査線として機能する。そして、配線４０２１５は、Ｎ＋２段目の容量線としても機能する。トランジスタ４０２１１は、スイッチとして機能する。容量素子４０２１３は、保持容量として機能する。
トランジスタ４０２０１およびトランジスタ４０２１１は、スイッチとして機能すればよい。また、トランジスタ４０２０１の極性およびトランジスタ４０２１１の極性は、Ｐチャネル型でもよいし、Ｎチャネル型でもよい。
図５６は、液晶表示装置に適用できる画素構成の一例を示す図である。特に、図５６は、サブ画素を用いることで視野角を向上できる画素構成の一例である。
画素４０３２０は、サブ画素４０３００と、サブ画素４０３１０と、を有している。以下、画素４０３２０が、２つのサブ画素を有している場合について説明するが、画素４０３２０は３つ以上のサブ画素を有していてもよい。
サブ画素４０３００は、トランジスタ４０３０１、液晶素子４０３０２および容量素子４０３０３を有している。トランジスタ４０３０１のゲートは、配線４０３０５に接続されている。トランジスタ４０３０１の第１端子は、配線４０３０４に接続されている。トランジスタ４０３０１の第２端子は、液晶素子４０３０２の第１電極および容量素子４０３０３の第１電極に接続されている。液晶素子４０３０２の第２電極は、対向電極４０３０７に相当する。容量素子４０３０３の第２の電極は、配線４０３０６に接続されている。
サブ画素４０３１０は、トランジスタ４０３１１、液晶素子４０３１２および容量素子４０３１３を有している。トランジスタ４０３１１のゲートは、配線４０３１５に接続されている。トランジスタ４０３１１の第１端子は、配線４０３０４に接続されている。トランジスタ４０３１１の第２端子は、液晶素子４０３１２の第１電極および容量素子４０３１３の第１電極に接続されている。液晶素子４０３１２の第２電極は、対向電極４０３１７に相当する。容量素子４０３１３の第２の電極は、配線４０３０６に接続されている。
配線４０３０４は、信号線として機能する。配線４０３０５は、走査線として機能する。配線４０３１５は、信号線として機能する。配線４０３０６は、容量線として機能する。トランジスタ４０３０１は、スイッチとして機能する。トランジスタ４０３１１は、スイッチとして機能する。容量素子４０３０３は、保持容量として機能する。容量素子４０３１３は、保持容量として機能する。
トランジスタ４０３０１は、スイッチとして機能すればよい。また、トランジスタ４０３０１の極性は、Ｐチャネル型でもよいし、Ｎチャネル型でもよい。トランジスタ４０３１１は、スイッチとして機能すればよい。また、トランジスタ４０３１１の極性は、Ｐチャネル型でもよいし、Ｎチャネル型でもよい。
サブ画素４０３００に入力するビデオ信号は、サブ画素４０３１０に入力するビデオ信号と異なる値としてもよい。この場合、液晶素子４０３０２の液晶分子の配向が、液晶素子４０３１２の液晶分子の配向と異なるため、視野角を広くすることができる。
なお、本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、本実施の形態の図の各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせまたは置き換えを自由に行うことができる。
（実施の形態１３）
本実施の形態においては、各種液晶モードについて説明する。
まず、断面図を用いて各種液晶モードについて説明する。
図５７（Ａ）、（Ｂ）は、ＴＮモードの断面の模式図である。
互いに対向するように配置された第１の基板５０１０１および第２の基板５０１０２に、液晶層５０１００が挟持されている。第１の基板５０１０１の上面には、第１の電極５０１０５が形成されている。第２の基板５０１０２の上面には、第２の電極５０１０６が形成されている。第１の基板５０１０１の液晶層５０１００と反対側には、第１の偏光板５０１０３が配置されている。第２の基板５０１０２の液晶層５０１００と反対側には、第２の偏光板５０１０４が配置されている。なお、第１の偏光板５０１０３と第２の偏光板５０１０４とは、クロスニコルになるように配置されている。
第１の偏光板５０１０３は、第１の基板５０１０１の上面、つまり、第１の基板５０１０１と液晶層５０１００との間に配置されてもよい。第２の偏光板５０１０４は、第２の基板５０１０２の上面、つまり、第２の基板５０１０２と液晶層５０１００との間に配置されてもよい。
第１の電極５０１０５および第２の電極５０１０６のうち、少なくとも一方の電極が透光性を有していればよい（透過型または反射型）。あるいは、両方の電極が透光性を有し、かつ一方の電極の一部が反射性を有していてもよい（半透過型）。
図５７（Ａ）は、第１の電極５０１０５および第２の電極５０１０６に、電圧が印加（縦電界方式と呼ぶ）された場合の断面の模式図である。
図５７（Ｂ）は、第１の電極５０１０５および第２の電極５０１０６に、電圧が印加されていない場合の断面の模式図である。
図５８（Ａ）、（Ｂ）は、ＶＡモードの断面の模式図である。ＶＡモードは、無電界の時に液晶分子が基板に垂直となるように配向されているモードである。
互いに対向するように配置された第１の基板５０２０１および第２の基板５０２０２に、液晶層５０２００が挟持されている。第１の基板５０２０１の上面には、第１の電極５０２０５が形成されている。第２の基板５０２０２の上面には、第２の電極５０２０６が形成されている。第１の基板５０２０１の液晶層５０２００と反対側には、第１の偏光板５０２０３が配置されている。第２の基板５０２０２の液晶層５０２００と反対側には、第２の偏光板５０２０４が配置されている。なお、第１の偏光板５０２０３と第２の偏光板５０２０４とは、クロスニコルになるように配置されている。
第１の偏光板５０２０３は、第１の基板５０２０１の上面、つまり、第１の基板５０２０１と液晶層５０２００との間に配置されてもよい。第２の偏光板５０２０４は、第２の基板５０２０２の上面、つまり、第２の基板５０２０２と液晶層５０２００との間に配置されてもよい。
第１の電極５０２０５および第２の電極５０２０６のうち、少なくとも一方の電極が透光性を有していればよい（透過型または反射型）。あるいは、両方の電極が透光性を有し、かつ一方の電極の一部が反射性を有していてもよい（半透過型）。
図５８（Ａ）は、第１の電極５０２０５および第２の電極５０２０６に、電圧が印加（縦電界方式と呼ぶ）された場合の断面の模式図である。
図５８（Ｂ）は、第１の電極５０２０５および第２の電極５０２０６に、電圧が印加されていない場合の断面の模式図である。
図５８（Ｃ）、（Ｄ）は、ＭＶＡモードの断面の模式図である。ＭＶＡモードは、それぞれの部分の視野角依存性を互いに補償する方法である。
互いに対向するように配置された第１の基板５０２１１および第２の基板５０２１２に、液晶層５０２１０が挟持されている。第１の基板５０２１１の上面には、第１の電極５０２１５が形成されている。第２の基板５０２１２の上面には、第２の電極５０２１６が形成されている。第１の電極５０２１５上には、配向制御用に第１の突起物５０２１７が形成されている。第２の電極５０２１６上には、配向制御用に第２の突起物５０２１８が形成されている。第１の基板５０２１１の液晶層５０２１０と反対側には、第１の偏光板５０２１３が配置されている。第２の基板５０２１２の液晶層５０２１０と反対側には、第２の偏光板５０２１４が配置されている。なお、第１の偏光板５０２１３と第２の偏光板５０２１４とは、クロスニコルになるように配置されている。
第１の偏光板５０２１３は、第１の基板５０２１１の上面、つまり、第１の基板５０２１１と液晶層５０２１０との間に配置されてもよい。第２の偏光板５０２１４は、第２の基板５０２１２の上面、つまり、第２の基板５０２１２と液晶層５０２１０との間に配置されてもよい。
第１の電極５０２１５および第２の電極５０２１６のうち、少なくとも一方の電極が透光性を有していればよい（透過型または反射型）。あるいは、両方の電極が透光性を有し、かつ一方の電極の一部が反射性を有していてもよい（半透過型）。
図５８（Ｃ）は、第１の電極５０２１５および第２の電極５０２１６に、電圧が印加（縦電界方式と呼ぶ）された場合の断面の模式図である。
図５８（Ｄ）は、第１の電極５０２１５および第２の電極５０２１６に、電圧が印加されていない場合の断面の模式図である。
図５９（Ａ）、（Ｂ）は、ＯＣＢモードの断面の模式図である。ＯＣＢモードは、液晶層内で液晶分子の配列が光学的に補償状態を形成しているため、視野角依存が少ない。この液晶分子の状態は、ベンド配向と呼ばれる。
互いに対向するように配置された第１の基板５０３０１および第２の基板５０３０２に、液晶層５０３００が挟持されている。第１の基板５０３０１の上面には、第１の電極５０３０５が形成されている。第２の基板５０３０２の上面には、第２の電極５０３０６が形成されている。第１の基板５０３０１の液晶層５０３００と反対側には、第１の偏光板５０３０３が配置されている。第２の基板５０３０２の液晶層５０３００と反対側には、第２の偏光板５０３０４が配置されている。なお、第１の偏光板５０３０３と第２の偏光板５０３０４とは、クロスニコルになるように配置されている。
第１の偏光板５０３０３は、第１の基板５０３０１の上面、つまり、第１の基板５０３０１と液晶層５０３００との間に配置されてもよい。第２の偏光板５０３０４は、第２の基板５０３０２の上面、つまり、第２の基板５０３０２と液晶層５０３００との間に配置されてもよい。
第１の電極５０３０５および第２の電極５０３０６のうち、少なくとも一方の電極が透光性を有していればよい（透過型または反射型）。あるいは、両方の電極が透光性を有し、かつ一方の電極の一部が反射性を有していてもよい（半透過型）。
図５９（Ａ）は、第１の電極５０３０５および第２の電極５０３０６に、電圧が印加（縦電界方式と呼ぶ）された場合の断面の模式図である。
図５９（Ｂ）は、第１の電極５０３０５および第２の電極５０３０６に、電圧が印加されていない場合の断面の模式図である。
図５９（Ｃ）、（Ｄ）は、ＦＬＣモードまたはＡＦＬＣモードの断面の模式図である。
互いに対向するように配置された第１の基板５０３１１および第２の基板５０３１２に、液晶層５０３１０が挟持されている。第１の基板５０３１１の上面には、第１の電極５０３１５が形成されている。第２の基板５０３１２の上面には、第２の電極５０３１６が形成されている。第１の基板５０３１１の液晶層５０３１０と反対側には、第１の偏光板５０３１３が配置されている。第２の基板５０３１２の液晶層５０３１０と反対側には、第２の偏光板５０３１４が配置されている。なお、第１の偏光板５０３１３と第２の偏光板５０３１４とは、クロスニコルになるように配置されている。
第１の偏光板５０３１３は、第１の基板５０３１１の上面、つまり、第１の基板５０３１１と液晶層５０３１０との間に配置されてもよい。第２の偏光板５０３１４は、第２の基板５０３１２の上面、つまり、第２の基板５０３１２と液晶層５０３１０との間に配置されてもよい。
第１の電極５０３１５および第２の電極５０３１６のうち、少なくとも一方の電極が透光性を有していればよい（透過型または反射型）。あるいは、両方の電極が透光性を有し、かつ一方の電極の一部が反射性を有していてもよい（半透過型）。
図５９（Ｃ）は、第１の電極５０３１５および第２の電極５０３１６に、電圧が印加（縦電界方式と呼ぶ）された場合の断面の模式図である。
図５９（Ｄ）は、第１の電極５０３１５および第２の電極５０３１６に、電圧が印加されていない場合の断面の模式図である。
図６０（Ａ）、（Ｂ）は、ＩＰＳモードの断面の模式図である。ＩＰＳモードは、液晶層内で液晶分子の配列を光学的に補償でき、液晶分子を基板に対して常に平面内で回転させるモードであり、電極を一方の基板側のみに設けた横電界方式をとる。
互いに対向するように配置された第１の基板５０４０１および第２の基板５０４０２に、液晶層５０４００が挟持されている。第２の基板５０４０２の上面には、第１の電極５０４０５および第２の電極５０４０６が形成されている。第１の基板５０４０１の液晶層５０４００と反対側には、第１の偏光板５０４０３が配置されている。第２の基板５０４０２の液晶層５０４００と反対側には、第２の偏光板５０４０４が配置されている。なお、第１の偏光板５０４０３と第２の偏光板５０４０４とは、クロスニコルになるように配置されている。
第１の偏光板５０４０３は、第１の基板５０４０１の上面、つまり、第１の基板５０４０１と液晶層との間に配置されてもよい。第２の偏光板５０４０４は、第２の基板５０４０２の上面、つまり、第２の基板５０４０２と液晶層との間に配置されてもよい。
第１の電極５０４０５および第２の電極５０４０６のうち、少なくとも一方の電極が透光性を有していればよい（透過型または反射型）。あるいは、両方の電極が透光性を有し、かつ一方の電極の一部が反射性を有していてもよい（半透過型）。
図６０（Ａ）は、第１の電極５０４０５および第２の電極５０４０６に、電圧が印加（縦電界方式と呼ぶ）された場合の断面の模式図である。
図６０（Ｂ）は、第１の電極５０４０５および第２の電極５０４０６に、電圧が印加されていない場合の断面の模式図である。
図６０（Ｃ）、（Ｄ）は、ＦＦＳモードの断面の模式図である。ＦＦＳモードは、液晶層内で液晶分子の配列を光学的に補償でき、液晶分子を基板に対して常に平面内で回転させるモードであり、電極を一方の基板側のみに設けた横電界方式をとる。
互いに対向するように配置された第１の基板５０４１１および第２の基板５０４１２に、液晶層５０４１０が挟持されている。第２の基板５０４１２の上面には、第２の電極５０４１６が形成されている。第２の電極５０４１６の上面には、絶縁膜５０４１７が形成されている。絶縁膜５０４１７上には、第１の電極５０４１５が形成されている。第１の基板５０４１１の液晶層５０４１０と反対側には、第１の偏光板５０４１３が配置されている。第２の基板５０４１２の液晶層５０４１０と反対側には、第２の偏光板５０４１４が配置されている。なお、第１の偏光板５０４１３と第２の偏光板５０４１４とは、クロスニコルになるように配置されている。
第１の偏光板５０４１３は、第１の基板５０４１１の上面、つまり、第１の基板５０４１１と液晶層５０４１０との間に配置されてもよい。第２の偏光板５０４１４は、第２の基板５０４１２の上面、つまり、第２の基板５０４１２と液晶層５０４１０との間に配置されてもよい。
第１の電極５０４１５および第２の電極５０４１６のうち、少なくとも一方の電極が透光性を有していればよい（透過型または反射型）。あるいは、両方の電極が透光性を有し、かつ一方の電極の一部が反射性を有していてもよい（半透過型）。
図６０（Ｃ）は、第１の電極５０４１５および第２の電極５０４１６に、電圧が印加（縦電界方式と呼ぶ）された場合の断面の模式図である。
図６０（Ｄ）は、第１の電極５０４１５および第２の電極５０４１６に、電圧が印加されていない場合の断面の模式図である。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、本実施の形態の図の各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせまたは置き換えを自由に行うことができる。
（実施の形態１４）
本実施の形態においては、表示装置の画素構造について説明する。特に、液晶表示装置の画素構造について説明する。
各液晶モードとトランジスタとを組み合わせた場合の画素構造について、画素の断面図を参照して説明する。
トランジスタとしては、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される、非単結晶半導体層を有する薄膜トランジスタ（ＴＦＴ）などを用いることができる。
トランジスタの構造としては、トップゲート型またはボトムゲート型などを用いることができる。ボトムゲート型のトランジスタとしては、チャネルエッチ型またはチャネル保護型などを用いることができる。
図６１は、ＴＮ方式とトランジスタとを組み合わせた場合の、画素の断面図の一例である。第１の基板１０１０１と、第２の基板１０１１６とが、液晶分子１０１１８を有する液晶１０１１１を挟持している。第１の基板１０１０１には、トランジスタ、画素電極および配向膜などが配置され、第２の基板１０１１６には、遮光膜１０１１４、カラーフィルタ１０１１５、対向電極および配向膜などが配置されている。そして、第１の基板１０１０１と、第２の基板１０１１６との間には、スペーサ１０１１７が配置されている。図６１に示す画素構造を液晶表示装置に適用することによって、安価に液晶表示装置を製造することができる。
図６２（Ａ）は、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式と、トランジスタとを組み合わせた場合の、画素の断面図の一例である。第１の基板１０２０１と、第２の基板１０２１６とが、液晶分子１０２１８を有する液晶１０２１１を挟持している。第１の基板１０２０１には、トランジスタ、画素電極および配向膜などが配置され、第２の基板１０２１６には、遮光膜１０２１４、カラーフィルタ１０２１５、対向電極、配向制御用突起１０２１９および配向膜などが配置されている。そして、第１の基板１０２０１と、第２の基板１０２１６との間には、スペーサ１０２１７が配置されている。図６２（Ａ）に示す画素構造を、液晶表示装置に適用することによって、視野角が大きく、応答速度が速く、コントラストの大きい液晶表示装置を得ることができる。
図６２（Ｂ）は、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式と、トランジスタとを組み合わせた場合の、画素の断面図の一例である。第１の基板１０２３１と、第２の基板１０２４６とが、液晶分子１０２４８を有する液晶１０２４１を挟持している。第１の基板１０２３１には、トランジスタ、画素電極および配向膜などが配置され、第２の基板１０２３１には、遮光膜１０２４４、カラーフィルタ１０２４５、対向電極および配向膜などが配置されている。なお、画素電極は、電極切り欠け部１０２４９を有している。そして、第１の基板１０２３１と、第２の基板１０２４６との間には、スペーサ１０２４７が配置されている。図６２（Ｂ）に示す画素構造を、液晶表示装置に適用することによって、視野角が大きく、応答速度が速く、コントラストの大きい液晶表示装置を得ることができる。
図６３（Ａ）は、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）方式と、トランジスタとを組み合わせた場合の、画素の断面図の一例である。第１の基板１０３０１と、第２の基板１０３１６とが、液晶分子１０３１８を有する液晶１０３１１を挟持している。第１の基板１０３０１には、トランジスタ、画素電極、共通電極および配向膜などが形成され、第２の基板１０３１６には、遮光膜１０３１４、カラーフィルタ１０３１５および配向膜などが形成されている。そして、第１の基板１０３０１と、第２の基板１０３１６との間には、スペーサ１０３１７が形成されている。図６３（Ａ）に示す画素構造を、液晶表示装置に適用することによって、原理的に視野角が大きく、応答速度の階調依存性の小さい液晶表示装置を得ることができる。
図６３（Ｂ）は、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式と、トランジスタとを組み合わせた場合の、画素の断面図の一例である。第１の基板１０３３１と、第２の基板１０３４６とが、液晶分子１０３４８を有する液晶１０３４１を挟持している。第１の基板１０３３１には、トランジスタ、画素電極、共通電極および配向膜などが配置され、第２の基板１０３４６には、遮光膜１０３４４、カラーフィルタ１０３４５および配向膜などが配置されている。そして、第１の基板１０３３１と、第２の基板１０３４６との間には、スペーサ１０３４７が配置されている。図６３（Ｂ）に示す画素構造を、液晶表示装置に適用することによって、原理的に視野角が大きく、応答速度の階調依存性の小さい液晶表示装置を得ることができる。
ここで、各導電層または各絶縁膜に用いることができる材料について説明する。
図６１の第１の絶縁膜１０１０２、図６２（Ａ）の第１の絶縁膜１０２０２、図６２（Ｂ）の第１の絶縁膜１０２３２、図６３（Ａ）の第１の絶縁膜１０３０２および図６３（Ｂ）の第１の絶縁膜１０３３２としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン（ＳｉＯｘＮｙ）膜などの絶縁膜を用いることができる。あるいは、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン（ＳｉＯｘＮｙ）膜などのうち、２つ以上の膜を組み合わせた積層構造の絶縁膜を用いることができる。
図６１の第１の導電層１０１０３、図６２（Ａ）の第１の導電層１０２０３、図６２（Ｂ）の第１の導電層１０２３３、図６３（Ａ）の第１の導電層１０３０３および図６３（Ｂ）の第１の導電層１０３３３としては、Ｍｏ、Ｔｉ、Ａｌ、Ｎｄ、Ｃｒなどを用いることができる。あるいは、Ｍｏ、Ｔｉ、Ａｌ、Ｎｄ、Ｃｒなどのうち、２つ以上を組み合わせた積層構造を用いることもできる。
図６１の第２の絶縁膜１０１０４、図６２（Ａ）の第２の絶縁膜１０２０４、図６２（Ｂ）の第２の絶縁膜１０２３４、図６３（Ａ）の第２の絶縁膜１０３０４および図６３（Ｂ）の第２の絶縁膜１０３３４としては、熱酸化膜、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などを用いることができる。あるいは、熱酸化膜、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などのうち、２つ以上を組み合わせた積層構造などを用いることができる。なお、半導体層と接する部分は、酸化シリコン膜であることが好ましい。なぜなら、酸化シリコン膜にすると、半導体層との界面におけるトラップ準位が少なくなるからである。なお、Ｍｏと接する部分は、窒化シリコン膜であることが好ましい。なぜなら、窒化シリコン膜は、Ｍｏを酸化させないからである。
図６１の第１の半導体層１０１０５、図６２（Ａ）の第１の半導体層１０２０５、図６２（Ｂ）の第１の半導体層１０２３５、図６３（Ａ）の第１の半導体層１０３０５および図６３（Ｂ）の第１の半導体層１０３３５としては、シリコンまたはシリコンゲルマニウム（ＳｉＧｅ）などを用いることができる。
図６１の第２の半導体層１０１０６、図６２（Ａ）の第２の半導体層１０２０６、図６２（Ｂ）の第２の半導体層１０２３６、図６３（Ａ）の第２の半導体層１０３０６および図６３（Ｂ）の第２の半導体層１０３３６としては、リンなどを含んだシリコンなどを用いることができる。
図６１の第２の導電層１０１０７、第３の導電層１０１０９および第４の導電層１０１１３、図６２（Ａ）の第２の導電層１０２０７、第３の導電層１０２０９および第４の導電層１０２１３、図６２（Ｂ）の第２の導電層１０２３７、第３の導電層１０２３９および第４の導電層１０２４３、図６３（Ａ）の第２の導電層１０３０７および第３の導電層１０３０９、もしくは図６３（Ｂ）の第２の導電層１０３３７、第３の導電層１０３３９および第４の導電層１０３４３の透明性を有する材料としては、酸化インジウムに酸化スズを混ぜたインジウムスズ酸化物（ＩＴＯ）膜、インジウムスズ酸化物（ＩＴＯ）に酸化珪素を混ぜたインジウムスズ珪素酸化物（ＩＴＳＯ）膜、酸化インジウムに酸化亜鉛を混ぜたインジウム亜鉛酸化物（ＩＺＯ）膜、酸化亜鉛膜または酸化スズ膜などを用いることができる。なお、ＩＺＯとは、ＩＴＯに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合させたターゲットを用いてスパッタリングにより形成される透明導電材料である。
図６１の第２の導電層１０１０７および第３の導電層１０１０９、図６２（Ａ）の第２の導電層１０２０７および第３の導電層１０２０９、図６２（Ｂ）の第２の導電層１０２３７および第３の導電層１０２３９、図６３（Ａ）の第２の導電層１０３０７および第３の導電層１０３０９、もしくは図６３（Ｂ）の第２の導電層１０３３７、第３の導電層１０３３９および第４の導電層１０３４３の反射性を有する材料としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌなどを用いることができる。あるいは、Ｔｉ、Ｍｏ、Ｔａ、ＣｒおよびＷと、Ａｌを積層させた２層構造、ＡｌをＴｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗなどの金属で挟んだ３層積層構造としてもよい。
図６１の第３の絶縁膜１０１０８、図６２（Ａ）の第３の絶縁膜１０２０８、図６２（Ｂ）の第３の絶縁膜１０２３８、図６２（Ｂ）の第３の導電層１０２３９、図６３（Ａ）の第３の絶縁膜１０３０８、図６３（Ｂ）の第３の絶縁膜１０３３８および第４の絶縁膜１０３４９としては、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）あるいは、低誘電率の有機化合物材料（感光性または非感光性の有機樹脂材料）などを用いることができる。あるいは、シロキサンを含む材料を用いることもできる。なお、シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料である。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。あるいは、置換基としてフルオロ基を用いてもよい。あるいは、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
図６１の第１の配向膜１０１１０および第２の配向膜１０１１２、図６２（Ａ）の第１の配向膜１０２１０および第２の配向膜１０２１２、図６２（Ｂ）の第１の配向膜１０２４０および第２の配向膜１０２４２、図６３（Ａ）の第１の配向膜１０３１０および第２の配向膜１０３１２、図６３（Ｂ）の第１の配向膜１０３４０および第２の配向膜１０３４２としては、ポリイミドなどの高分子膜を用いることができる。
次に、各液晶モードと、トランジスタとを、組み合わせた場合の画素構造について、画素の上面図（レイアウト図）を参照して説明する。
なお、液晶モードとしては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
図６４は、ＴＮ方式とトランジスタとを組み合わせた場合の画素の上面図の一例である。図６４に示す画素構造を液晶表示装置に適用することによって、安価に液晶表示装置を製造することができる。
図６４に示す画素は、走査線１０４０１、映像信号線１０４０２、容量線１０４０３、トランジスタ１０４０４、画素電極１０４０５および画素容量１０４０６を有している。
図６５（Ａ）は、ＭＶＡ方式とトランジスタとを組み合わせた場合の、画素の上面図の一例である。図６５（Ａ）に示す画素構造を、液晶表示装置に適用することによって、視野角が大きく、応答速度が速く、コントラストの大きい液晶表示装置を得ることができる。
図６５（Ａ）に示す画素は、走査線１０５０１、映像信号線１０５０２、容量線１０５０３、トランジスタ１０５０４、画素電極１０５０５、画素容量１０５０６および配向制御用突起１０５０７を有する。
図６５（Ｂ）は、ＰＶＡ方式とトランジスタとを組み合わせた場合の画素の上面図の一例である。図６５（Ｂ）に示す画素構造を液晶表示装置に適用することによって、視野角が大きく、応答速度が速く、コントラストの大きい液晶表示装置を得ることができる。
図６５（Ｂ）に示す画素は、走査線１０５１１、映像信号線１０５１２、容量線１０５１３、トランジスタ１０５１４、画素電極１０５１５、画素容量１０５１６および電極切り欠き部１０５１７を有する。
図６６（Ａ）は、ＩＰＳ方式とトランジスタとを組み合わせた場合の、画素の上面図の一例である。図６６（Ａ）に示す画素構造を液晶表示装置に適用することによって、原理的に視野角が大きく、応答速度の階調依存性の小さい液晶表示装置を得ることができる。
図６６（Ａ）に示す画素は、走査線１０６０１、映像信号線１０６０２、共通電極１０６０３、トランジスタ１０６０４および画素電極１０６０５を有する。
図６６（Ｂ）は、ＦＦＳ方式とトランジスタとを組み合わせた場合の、画素の上面図である。図６６（Ｂ）に示す画素構造を液晶表示装置に適用することによって、原理的に視野角が大きく、応答速度の階調依存性の小さい液晶表示装置を得ることができる。
図６６（Ｂ）に示す画素は、走査線１０６１１、映像信号線１０６１２、共通電極１０６１３、トランジスタ１０６１４および画素電極１０６１５を有する。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、本実施の形態の図の各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせまたは置き換えを自由に行うことができる。
（実施の形態１５）
本実施の形態においては、表示装置の画素の構成および画素の動作について説明する。
図６７（Ａ）、（Ｂ）は、デジタル時間階調駆動の一例を示すタイミングチャートである。図６７（Ａ）のタイミングチャートは、画素への信号書き込み期間（アドレス期間）と、発光期間（サステイン期間）とが、分離されている場合の駆動方法を示す。
１表示領域分の画像を、完全に表示するための期間を１フレーム期間という。１フレーム期間は、複数のサブフレーム期間を有し、１サブフレーム期間は、アドレス期間とサステイン期間とを有する。アドレス期間Ｔａ１〜Ｔａ４は、全行分の画素への信号書き込みにかかる時間を示し、期間Ｔｂ１〜Ｔｂ４は一行分の画素（または一画素分）への信号書き込みにかかる時間を示している。サステイン期間Ｔｓ１〜Ｔｓ４は、画素へ書き込まれたビデオ信号にしたがって点灯または非点灯状態を維持する時間を示し、その長さの比をＴｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４＝２３：２２：２１：２０＝８：４：２：１としている。また、どのサステイン期間で発光するかによって、階調を表現している。
ここで、図６７（Ｂ）を参照して、ｉ行目の画素行に着目して説明する。まず、アドレス期間Ｔａ１において、１行目から順に、走査線に画素選択信号が入力され、アドレス期間Ｔａ１のうち期間Ｔｂ１（ｉ）において、ｉ行目の画素が選択される。そして、ｉ行目の画素が選択されているときに、信号線からｉ行目の画素へ、ビデオ信号が入力される。そして、ｉ行目の画素にビデオ信号が書き込まれると、ｉ行目の画素は再び信号が入力されるまでその信号を保持する。この書き込まれたビデオ信号によって、サステイン期間Ｔｓ１におけるｉ行目の画素の点灯、非点灯が制御される。同様に、アドレス期間Ｔａ２、Ｔａ３、Ｔａ４においてｉ行目の画素へビデオ信号が入力され、そのビデオ信号によってサステイン期間Ｔｓ２、Ｔｓ３、Ｔｓ４におけるｉ行目の画素の点灯、非点灯が制御される。そして、それぞれのサブフレーム期間において、アドレス期間中は点灯せず、アドレス期間が終了した後、サステイン期間が始まり、点灯させるための信号が書き込まれている画素が点灯する。
ここでは４ビット階調を表現する場合について説明したが、ビット数および階調数はこれに限定されない。なお、点灯の順番はＴｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４である必要はなく、ランダムでもよいし、複数に分割して発光をさせてもよい。なお、Ｔｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４の点灯時間は、２のべき乗にする必要はなく、同じ長さの点灯時間にしてもよいし、２のべき乗から少しだけずらしてもよい。
続いて、画素への信号書き込み期間（アドレス期間）と、発光期間（サステイン期間）とが、分離されていない場合の駆動方法について説明する。ビデオ信号の書き込み動作が完了した行の画素は、次に画素へ信号が書き込まれるまで（または消去されるまで）、信号を保持する。書き込み動作から、次にこの画素へ信号が書き込まれるまでの期間を、データ保持時間という。そして、このデータ保持時間中は、画素に書き込まれたビデオ信号に従って、画素が点灯または非点灯となる。同じ動作が、最終行まで行われ、アドレス期間が終了する。そして、データ保持時間が終了した行から順に、次のサブフレーム期間の信号書き込み動作へ移る。
このように、信号書き込み動作が完了し、データ保持時間となると、画素へ書き込まれたビデオ信号に従って、直ちに画素が点灯または非点灯となる駆動方法の場合には、同時に２行に信号を入力できない。そのため、アドレス期間を重ならないようにしなければならないので、データ保持時間を、アドレス期間より短くすることができない。その結果、高階調表示が困難になる。
よって、消去期間を設けることにより、アドレス期間より短い、データ保持時間を設定する。消去期間を設け、アドレス期間より短いデータ保持時間を設定する場合の駆動方法について、図６８（Ａ）に示す。
ここで、図６８（Ｂ）を参照して、ｉ行目の画素行に着目して説明する。アドレス期間Ｔａ１において、１行目から順に、走査線に画素走査信号が入力され、画素が選択される。そして、期間Ｔｂ１（ｉ）においてｉ行目の画素が選択されているときに、ｉ行目の画素にビデオ信号が入力される。そして、ｉ行目の画素にビデオ信号が書き込まれると、ｉ行目の画素は、再び信号が入力されるまでその信号を保持する。この書き込まれたビデオ信号によって、サステイン期間Ｔｓ１（ｉ）におけるｉ行目の画素の点灯、非点灯が制御される。つまり、ｉ行目にビデオ信号の書き込み動作が完了したら、直ちに書き込まれたビデオ信号にしたがって、ｉ行目の画素が点灯または非点灯の状態となる。同様に、アドレス期間Ｔａ２、Ｔａ３、Ｔａ４においてｉ行目の画素へビデオ信号が入力され、そのビデオ信号によってサステイン期間Ｔｓ２、Ｔｓ３、Ｔｓ４におけるｉ行目の画素の点灯、非点灯が制御される。そして、サステイン期間Ｔｓ４（ｉ）は、その終期を消去動作の開始によって設定される。なぜなら、ｉ行目の消去時間Ｔｅ（ｉ）において、ｉ行目の画素に書き込まれたビデオ信号に関わらず、強制的に非点灯となるからである。つまり、消去時間Ｔｅ（ｉ）が始まるとｉ行目の画素のデータ保持時間が終了する。
よって、アドレス期間とサステイン期間とを分離せずに、アドレス期間より短いデータ保持時間を持つ、高階調かつデューティー比（１フレーム期間中の点灯期間の割合）の高い表示装置を提供することができる。瞬間輝度を低くすることが可能であるため、表示素子の信頼性の向上を図ることが可能である。
ここでは４ビット階調を表現する場合について説明したが、ビット数および階調数はこれに限定されない。また、点灯の順番はＴｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４である必要はなく、ランダムでもよいし、複数に分割して発光をしてもよい。また、Ｔｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４の点灯時間は、２のべき乗にする必要はなく、同じ長さの点灯時間にしてもよいし、２のべき乗からずらしてもよい。
デジタル時間階調駆動を適用可能な画素の構成および画素の動作について説明する。
図６９は、デジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
画素８０３００は、スイッチング用トランジスタ８０３０１、駆動用トランジスタ８０３０２、発光素子８０３０４および容量素子８０３０３を有している。スイッチング用トランジスタ８０３０１は、ゲートが、走査線８０３０６に接続され、第１電極（ソース電極およびドレイン電極の一方）が、信号線８０３０５に接続され、第２電極（ソース電極およびドレイン電極の他方）が、駆動用トランジスタ８０３０２のゲートに接続されている。駆動用トランジスタ８０３０２は、ゲートが、容量素子８０３０３を介して電源線８０３０７に接続され、第１電極が、電源線８０３０７に接続され、第２電極が、発光素子８０３０４の第１電極（画素電極）に接続されている。発光素子８０３０４の第２電極は、共通電極８０３０８に相当する。
発光素子８０３０４の第２電極（共通電極８０３０８）には、低電源電位が設定されている。低電源電位とは、電源線８０３０７に設定される高電源電位を基準にして、低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていてもよい。この高電源電位と、低電源電位との電位差を、発光素子８０３０４に印加して、発光素子８０３０４に電流を流す。ここで、発光素子８０３０４を発光させるため、高電源電位と、低電源電位との電位差が、発光素子８０３０４の順方向しきい値電圧以上となるように、それぞれの電位を設定する。
容量素子８０３０３は、駆動用トランジスタ８０３０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ８０３０２のゲート容量については、ソース領域、ドレイン領域またはＬＤＤ領域などと、ゲート電極とが重なって、オーバーラップしている領域で容量が形成されていてもよい。あるいは、チャネル領域と、ゲート電極との間で、容量が形成されていてもよい。
電圧入力電圧駆動方式の場合には、駆動用トランジスタ８０３０２のゲートには、駆動用トランジスタ８０３０２が十分にオンするか、オフするかの、２つの状態となるビデオ信号を入力する。つまり、駆動用トランジスタ８０３０２は、線形領域で動作する。
駆動用トランジスタ８０３０２が、飽和領域で動作するようなビデオ信号を入力することで、発光素子８０３０４に電流を流すことができる。発光素子８０３０４が、電流に応じて輝度を決定するような素子であれば、発光素子８０３０４の劣化による輝度の低下を抑制することができる。さらに、ビデオ信号をアナログとすることで、発光素子８０３０４にビデオ信号に応じた電流を流すことができる。この場合、アナログ階調駆動ができる。
しきい値電圧補正型と呼ばれる、画素の構成および動作について説明する。しきい値電圧補正型の画素は、デジタル時間階調駆動およびアナログ階調駆動に適用することができる。
図７０は、しきい値電圧補正型と呼ばれる画素の構成の一例を示す図である。
図７０に示す画素は、駆動用トランジスタ８０６００、第１のスイッチ８０６０１、第２のスイッチ８０６０２、第３のスイッチ８０６０３、第１の容量素子８０６０４、第２の容量素子８０６０５および発光素子８０６２０を有している。駆動用トランジスタ８０６００のゲートは、第１の容量素子８０６０４と、第１のスイッチ８０６０１とを、順に介して信号線８０６１１と接続されている。また、駆動用トランジスタ８０６００のゲートは、第２の容量素子８０６０５を介して、電源線８０６１２と接続されている。駆動用トランジスタ８０６００の第１電極は、電源線８０６１２と接続されている。駆動用トランジスタ８０６００の第２電極は、第３のスイッチ８０６０３を介して、発光素子８０６２０の第１の電極と接続されている。また、駆動用トランジスタ８０６００の第２電極は、第２のスイッチ８０６０２を介して、駆動用トランジスタ８０６００のゲートと接続されている。発光素子８０６２０の第２の電極は、共通電極８０６２１に相当する。なお、第１のスイッチ８０６０１、第２のスイッチ８０６０２および第３のスイッチ８０６０３は、それぞれ第１の走査線８０６１３に入力される信号、第２の走査線８０６１５に入力される信号および第３の走査線８０６１４に入力される信号によって、オンとオフが制御されている。
図７０に示す画素構成は、これに限定されない。例えば、図７０に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタまたは論理回路などを追加してもよい。例えば、第２のスイッチ８０６０２を、Ｐチャネル型トランジスタまたはＮチャネル型のトランジスタで構成し、第３のスイッチ８０６０３を、第２のスイッチ８０６０２とは別の極性のトランジスタで構成し、第２のスイッチ８０６０２および第３のスイッチ８０６０３を、同じ走査線で制御してもよい。
電流入力型と呼ばれる画素の構成および動作について説明する。電流入力型の画素は、デジタル階調駆動およびアナログ階調駆動に適用することができる。
図７１は、電流入力型と呼ばれる画素の構成の一例を示す図である。
図７１に示す画素は、駆動用トランジスタ８０７００、第１のスイッチ８０７０１、第２のスイッチ８０７０２、第３のスイッチ８０７０３、容量素子８０７０４および発光素子８０７３０を有している。駆動用トランジスタ８０７００のゲートは、第２のスイッチ８０７０２と、第１のスイッチ８０７０１とを順に介して、信号線８０７１１に接続されている。駆動用トランジスタ８０７００のゲートは、容量素子８０７０４を介して、電源線８０７１２に接続されている。駆動用トランジスタ８０７００の第１電極は、電源線８０７１２に接続されている。駆動用トランジスタ８０７００の第２電極は、第１のスイッチ８０７０１を介して、信号線８０７１１に接続されている。駆動用トランジスタ８０７００の第２電極は、第３のスイッチ８０７０３を介して発光素子８０７３０の第１の電極に接続されている。発光素子８０７３０の第２の電極は、共通電極８０７３１に相当する。なお、第１のスイッチ８０７０１、第２のスイッチ８０７０２および第３のスイッチ８０７０３は、それぞれ第１の走査線８０７１３に入力される信号、第２の走査線８０７１４に入力される信号および第３の走査線８０７１５に入力される信号によって、オンとオフが制御されている。
図７１に示す画素構成は、これに限定されない。例えば、図７１に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタまたは論理回路などを追加してもよい。例えば、第１のスイッチ８０７０１を、Ｐチャネル型トランジスタまたはＮチャネル型トランジスタで構成し、第２のスイッチ８０７０２を、第１のスイッチ８０７０１と同じ極性のトランジスタで構成し、第１のスイッチ８０７０１および第２のスイッチ８０７０２を、同じ走査線で制御してもよい。第２のスイッチ８０７０２は、駆動用トランジスタ８０７００のゲートと信号線８０７１１との間に配置されていてもよい。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、本実施の形態の図の各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせまたは置き換えを自由に行うことができる。
（実施の形態１６）
本実施の形態においては、表示装置の画素構造について説明する。特に、有機ＥＬ素子を用いた表示装置の画素構造について説明する。
図７２（Ａ）は、１つの画素に、２つのトランジスタを有する画素の上面図（レイアウト図）の一例である。図７２（Ｂ）は、図７２（Ａ）に示すＸ−Ｘ’の部分の断面図の一例である。
図７２（Ａ）は、第１のトランジスタ６０１０５、第１の配線６０１０６、第２の配線６０１０７、第２のトランジスタ６０１０８、第３の配線６０１１１、対向電極６０１１２、コンデンサ６０１１３、画素電極６０１１５、隔壁６０１１６、有機導電体膜６０１１７、有機薄膜６０１１８および基板６０１１９を示している。なお、第１のトランジスタ６０１０５は、スイッチング用トランジスタとして、第２のトランジスタ６０１０８は駆動用トランジスタとして、それぞれ用いられるのが好適である。また、第１の配線６０１０６はゲート信号線として、第２の配線６０１０７はソース信号線として、第３の配線６０１１１は電流供給線として、それぞれ用いられるのが好適である。
第１のトランジスタ６０１０５のゲート電極は、第１の配線６０１０６と電気的に接続され、第１のトランジスタ６０１０５のソース電極およびドレイン電極の一方は、第２の配線６０１０７と電気的に接続され、第１のトランジスタ６０１０５のソース電極およびドレイン電極の他方は、第２のトランジスタ６０１０８のゲート電極およびコンデンサ６０１１３の一方の電極と電気的に接続されている。なお、第１のトランジスタ６０１０５のゲート電極は、複数のゲート電極によって構成されている。こうすることで、第１のトランジスタ６０１０５の、オフ状態におけるリーク電流を低減することができる。
第２のトランジスタ６０１０８のソース電極およびドレイン電極の一方は、第３の配線６０１１１と電気的に接続され、第２のトランジスタ６０１０８のソース電極およびドレイン電極の他方は、画素電極６０１１５と電気的に接続されている。こうすることで、画素電極６０１１５に流れる電流を、第２のトランジスタ６０１０８によって制御することができる。
画素電極６０１１５上には、有機導電体膜６０１１７が設けられ、さらに有機薄膜６０１１８（有機化合物層）が設けられている。有機薄膜６０１１８（有機化合物層）上には、対向電極６０１１２が設けられている。なお、対向電極６０１１２は、全ての画素で共通に接続されるように形成されていてもよく、シャドーマスクなどを用いてパターン形成されていてもよい。
有機薄膜６０１１８（有機化合物層）から発せられた光は、画素電極６０１１５または対向電極６０１１２のうちいずれかを透過して発せられる。
図７２（Ｂ）において、画素電極側、すなわちトランジスタなどが形成されている側に光が発せられる場合を下面放射、対向電極側に光が発せられる場合を上面放射と呼ぶ。
下面放射の場合、画素電極６０１１５は透明導電膜によって形成されるのが好適である。逆に、上面放射の場合、対向電極６０１１２は透明導電膜によって形成されるのが好適である。
カラー表示の発光装置においては、Ｒ，Ｇ，Ｂそれぞれの発光色を持つＥＬ素子を作り分けてもよいし、単色のＥＬ素子を全体一様に作り、カラーフィルタによってＲ，Ｇ，Ｂの発光を得るようにしてもよい。
図７２に示した構成はあくまで一例であり、画素レイアウト、断面構成、ＥＬ素子の電極の積層順などに関して、図７２に示した構成以外にも、さまざまな構成をとることができる。また、発光素子は、図示した有機薄膜で構成される素子の他に、ＬＥＤのような結晶性の素子、無機薄膜で構成される素子など、さまざまな素子を用いることができる。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、本実施の形態の図の各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせまたは置き換えを自由に行うことができる。
（実施の形態１７）
本実施の形態においては、ＥＬ素子の構造について説明する。特に、有機ＥＬ素子の構造について説明する。
混合接合型のＥＬ素子の構成について説明する。その一例として、正孔注入材料からなる正孔注入層、正孔輸送材料からなる正孔輸送層、発光材料からなる発光層、電子輸送材料からなる電子輸送層、電子注入材料からなる電子注入層などが、明確に区別されるような積層構造ではなく、正孔注入材料、正孔輸送材料、発光材料、電子輸送材料、電子注入材料などの材料のうち、複数の材料が混合された層（混合層）を有する構成（以下、混合接合型のＥＬ素子と表記する）について説明する。
図７３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）および（Ｅ）は、混合接合型のＥＬ素子の構造を示す模式図である。なお、陽極１９０１０１と陰極１９０１０２の間に挟まれた層が、ＥＬ層に相当する。
図７３（Ａ）に示される構成は、ＥＬ層が正孔輸送材料からなる正孔輸送領域１９０１０３と、電子輸送材料からなる電子輸送領域１９０１０４とを含んでいる。正孔輸送領域１９０１０３は、電子輸送領域１９０１０４よりも陽極側に位置している。また、正孔輸送領域１９０１０３と、電子輸送領域１９０１０４の間に、正孔輸送材料および電子輸送材料の両方を含む混合領域１９０１０５が設けられている。
陽極１９０１０１から陰極１９０１０２の方向に、混合領域１９０１０５内の正孔輸送材料の濃度が減少し、混合領域１９０１０５内の電子輸送材料の濃度が増加することを特徴とする。
濃度勾配の設定の仕方は、自由に設定することが可能である。例えば、正孔輸送材料のみからなる正孔輸送領域１９０１０３が存在せず、正孔輸送材料および電子輸送材料の両方を含む混合領域１９０１０５内部で、各機能材料の濃度の割合が変化する（濃度勾配を有する）構成であってもよい。あるいは、正孔輸送材料のみからなる正孔輸送領域１９０１０３および電子輸送材料のみからなる電子輸送領域１９０１０４が存在せず、正孔輸送材料および電子輸送材料の両方を含む混合領域１９０１０５内部で、各機能材料の濃度の割合が変化する（濃度勾配を有する）構成であってもよい。あるいは、濃度の割合は、陽極または陰極からの距離に依存して変化する構成であってもよい。なお、濃度の割合の変化は連続的であってもよい。
混合領域１９０１０５内に、発光材料が添加された領域１９０１０６を有する。発光材料によって、ＥＬ素子の発光色を制御することができる。また、発光材料によって、キャリアをトラップすることができる。発光材料としては、キノリン骨格を含む金属錯体、ベンゾオキサドール骨格を含む金属錯体、ベンゾチアゾ−ル骨格を含む金属錯体などの他、各種蛍光色素を用いることができる。これらの発光材料を添加することによって、ＥＬ素子の発光色を制御することができる。
陽極１９０１０１としては、効率よく正孔を注入するため、仕事関数の大きな電極材料を用いることが好ましい。例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、ＺｎＯ、ＳｎＯ２またはＩｎ２Ｏ３などの透明電極を用いることができる。あるいは、透光性を有する必要が無いならば、陽極１９０１０１は、不透明の金属材料でもよい。
正孔輸送材料としては、芳香族アミン系の化合物などを用いることができる。
電子輸送材料としては、キノリン誘導体、８−キノリノールまたはその誘導体を配位子とする金属錯体（特に、トリス（８−キノリノラト）アルミニウム（Ａｌｑ３））などを用いることができる。
陰極１９０１０２としては、効率よく電子を注入するため、仕事関数の小さな電極材料を用いることが好ましい。例えば、アルミニウム、インジウム、マグネシウム、銀、カルシウム、バリウム、リチウムなどの金属を単体で用いることができる。あるいは、これらの金属の合金であってもよいし、これらの金属と他の金属との合金であってもよい。
図７３（Ａ）とは異なる構成のＥＬ素子の模式図を、図７３（Ｂ）に示す。なお、図７３（Ａ）と同じ部分は同じ符号を用いて示し、説明は省略する。
図７３（Ｂ）では、発光材料が添加された領域を有さない。しかし、電子輸送領域１９０１０４に添加する材料として、電子輸送性および発光性の両方を有する材料（電子輸送発光材料）、例えば、トリス（８−キノリノラト）アルミニウム（Ａｌｑ３）を用いる構成とすることによって、発光させることができる。
あるいは、正孔輸送領域１９０１０３に添加する材料として、正孔輸送性および発光性の両方を有する材料（正孔輸送発光材料）を用いてもよい。
図７３（Ａ）および図７３（Ｂ）とは異なる構成のＥＬ素子の模式図を図７３（Ｃ）に示す。なお、図７３（Ａ）および図７３（Ｂ）と同じ部分は同じ符号を用いて示し、説明は省略する。
図７３（Ｃ）において、正孔輸送材料に比べて、最高被占分子軌道と最低空分子軌道とのエネルギー差が大きい正孔ブロッキング性材料が、混合領域１９０１０５内に添加された領域１９０１０７を有する。正孔ブロッキング性材料が添加された領域１９０１０７を、混合領域１９０１０５内の発光材料が添加された領域１９０１０６より、陰極１９０１０２側に配置することによって、キャリアの再結合率を上げ、発光効率を上げることができる。上記、正孔ブロッキング性材料が添加された領域１９０１０７を設ける構成は、特に、三重項励起子による発光（燐光）を利用するＥＬ素子において有効である。
図７３（Ａ）、図７３（Ｂ）および図７３（Ｃ）とは異なる構成のＥＬ素子の模式図を図７３（Ｄ）に示す。なお、図７３（Ａ）、図７３（Ｂ）および図７３（Ｃ）と同じ部分は同じ符号を用いて示し、説明は省略する。
図７３（Ｄ）において、電子輸送材料に比べて、最高被占分子軌道と最低空分子軌道とのエネルギー差が大きい電子ブロッキング性材料が、混合領域１９０１０５内に添加された領域１９０１０８を有する。電子ブロッキング性材料が添加された領域１９０１０８を、混合領域１９０１０５内の発光材料が添加された領域１９０１０６より、陽極１９０１０１側に配置することによって、キャリアの再結合率を上げ、発光効率を上げることができる。上記、電子ブロッキング性材料が添加された領域１９０１０８を設ける構成は、特に、三重項励起子による発光（燐光）を利用するＥＬ素子において有効である。
図７３（Ｅ）は、図７３（Ａ）、図７３（Ｂ）、図７３（Ｃ）および図７３（Ｄ）とは異なる混合接合型のＥＬ素子の構成を示す模式図である。図７３（Ｅ）では、ＥＬ素子の電極に接するＥＬ層の部分に、金属材料を添加した領域１９０１０９を有する構成の例を示す。図７３（Ｅ）において、図７３（Ａ）〜図７３（Ｄ）と同じ部分は同じ符号を用いて示し説明は省略する。図７３（Ｅ）に示す構成は、例えば、陰極１９０１０２としてＭｇＡｇ（Ｍｇ―Ａｇ合金）を用い、電子輸送材料が添加された電子輸送領域１９０１０４の、陰極１９０１０２に接する領域にＡｌ（アルミニウム）合金を添加した領域１９０１０９を有する構成であってもよい。上記構成によって、陰極の酸化を防止し、かつ、陰極からの電子の注入効率を高めることができる。こうして、混合接合型のＥＬ素子では、その寿命を長くすることができる。また、駆動電圧も低くすることができる。
上記混合接合型のＥＬ素子を作製する手法としては、共蒸着法などを用いることができる。
図７３（Ａ）〜図７３（Ｅ）に示したような混合接合型のＥＬ素子では、明確な層の界面が存在せず、電荷の蓄積を低減することができる。こうして、その寿命を長くすることができる。また、駆動電圧も低くすることができる。
図７３（Ａ）〜図７３（Ｅ）に示した構成は、自由に組み合わせて実施することが可能である。
混合接合型のＥＬ素子の構成は、これに限定されず、さまざまな構成を自由に用いることができる。
ＥＬ素子のＥＬ層を構成する有機材料としては、低分子材料でも高分子材料でもよい。あるいは、これらの材料を両方用いてもよい。有機化合物材料として低分子材料を用いる場合は、蒸着法によって成膜することができる。一方、ＥＬ層として高分子材料を用いる場合では、高分子材料を溶媒に溶かし、スピン塗布法またはインクジェット方式で成膜することができる。
ＥＬ層は、中分子材料によって構成されていてもよい。本明細書中において、中分子系有機発光材料とは、昇華性を有さず、かつ、重合度が２０程度以下の有機発光材料を示すものとする。ＥＬ層として中分子材料を用いる場合では、インクジェット方式などで成膜することができる。
低分子材料と、高分子材料と、中分子材料とを組み合わせて用いてもよい。
ＥＬ素子は、一重項励起子からの発光（蛍光）を利用するものでも、三重項励起子からの発光（燐光）を利用するものでも、どちらでもよい。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、本実施の形態の図の各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせまたは置き換えを自由に行うことができる。
（実施の形態１８）
本実施の形態においては、ＥＬ素子の構造について説明する。特に、無機ＥＬ素子の構造について説明する。
発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化カルシウム（ＣａＳ）、硫化イットリウム（Ｙ２Ｓ３）、硫化ガリウム（Ｇａ２Ｓ３）、硫化ストロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）などを用いることができる。酸化物としては、例えば、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ２Ｏ３）などを用いることができる。窒化物としては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）などを用いることができる。さらに、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）なども用いることができる。また、硫化カルシウム−ガリウム（ＣａＧａ２Ｓ４）、硫化ストロンチウム−ガリウム（ＳｒＧａ２Ｓ４）、硫化バリウム−ガリウム（ＢａＧａ２Ｓ４）、などの３元系の混晶であってもよい。
局在型発光の発光中心として、マンガン（Ｍｎ）、銅（Ｃｕ）、サマリウム（Ｓｍ）、テルビウム（Ｔｂ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、ユーロピウム（Ｅｕ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）などを用いることができる。なお、電荷補償として、フッ素（Ｆ）、塩素（Ｃｌ）などのハロゲン元素が添加されていてもよい。
一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第１の不純物元素およびアクセプター準位を形成する第２の不純物元素を含む、発光材料を用いることができる。第１の不純物元素は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）などを用いることができる。第２の不純物元素としては、例えば、銅（Ｃｕ）、銀（Ａｇ）などを用いることができる。
図７４（Ａ）〜図７４（Ｃ）に発光素子として用いることのできる、薄膜型無機ＥＬ素子の一例を示す。図７４（Ａ）〜図７４（Ｃ）において、発光素子は、第１の電極層１２０１００、電界発光層１２０１０２および第２の電極層１２０１０３を含む。
図７４（Ｂ）および図７４（Ｃ）に示す発光素子は、図７４（Ａ）の発光素子において、電極層と、電界発光層との間に、絶縁膜を設ける構造である。図７４（Ｂ）に示す発光素子は、第１の電極層１２０１００と、電界発光層１２０１０２との間に、絶縁膜１２０１０４を有している。図７４（Ｃ）に示す発光素子は、第１の電極層１２０１００と、電界発光層１２０１０２との間に、絶縁膜１２０１０５を有し、第２の電極層１２０１０３と、電界発光層１２０１０２との間に、絶縁膜１２０１０６を有している。このように、絶縁膜は、電界発光層を挟持する一対の電極層のうち、一方の間にのみ設けてもよいし、両方の間に設けてもよい。また、絶縁膜は単層でもよいし、複数層を有する積層でもよい。
図７５（Ａ）〜図７５（Ｃ）に、発光素子として用いることのできる分散型無機ＥＬ素子の一例を示す。図７５（Ａ）における発光素子は、第１の電極層１２０２００、電界発光層１２０２０２および第２の電極層１２０２０３の積層構造を有し、電界発光層１２０２０２中に、バインダによって保持された発光材料１２０２０１を含む。
図７５（Ｂ）および図７５（Ｃ）に示す発光素子は、図７５（Ａ）の発光素子において、電極層と、電界発光層との間に、絶縁膜を設ける構造である。図７５（Ｂ）に示す発光素子は、第１の電極層１２０２００と、電界発光層１２０２０２との間に、絶縁膜１２０２０４を有している。図７５（Ｃ）に示す発光素子は、第１の電極層１２０２００と、電界発光層１２０２０２との間に、絶縁膜１２０２０５を有し、第２の電極層１２０２０３と、電界発光層１２０２０２との間に、絶縁膜１２０２０６を有している。このように、絶縁膜は、電界発光層を挟持する一対の電極層のうち、一方の間にのみ設けてもよいし、両方の間に設けてもよい。また、絶縁膜は、単層でもよいし、複数層を有する積層でもよい。
図７５（Ｂ）では、第１の電極層１２０２００に接するように、絶縁膜１２０２０４が設けられているが、絶縁膜と電界発光層の順番を逆にして、第２の電極層１２０２０３に接するように絶縁膜１２０２０４を設けてもよい。
図７４（Ｂ）における絶縁膜１２０１０４、図７５（Ｂ）における絶縁膜１２０２０４のような、絶縁膜に用いることのできる材料は、絶縁耐圧が高く、緻密な膜質であることが好ましい。さらには、誘電率が高いことが好ましい。例えば、酸化シリコン（ＳｉＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸鉛（ＰｂＴｉＯ３）、窒化シリコン（Ｓｉ３Ｎ４）または酸化ジルコニウム（ＺｒＯ２）など、もしくはこれらの混合膜または２種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング、蒸着、ＣＶＤなどにより成膜することができる。絶縁膜は、これら絶縁材料の粒子を、バインダ中に分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは１０〜１０００ｎｍの範囲である。
発光素子は、電界発光層を挟持する、一対の電極層間に電圧を印加することで発光が得られるが、直流駆動または交流駆動のいずれにおいても動作することができる。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、本実施の形態の図の各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせまたは置き換えを自由に行うことができる。
（実施の形態１９）
本実施の形態においては、表示装置の一例、特に光学的な取り扱いを行なう場合について説明する。
図７６（Ａ）および（Ｂ）に示す背面投影型表示装置１３０１００は、プロジェクタユニット１３０１１１、ミラー１３０１１２およびスクリーンパネル１３０１０１を備えている。その他に、スピーカ１３０１０２および操作スイッチ類１３０１０４を備えていてもよい。このプロジェクタユニット１３０１１１は、背面投影型表示装置１３０１００の筐体１３０１１０の下部に配設され、映像信号に基づいて映像を映し出す投射光をミラー１３０１１２に向けて投射する。背面投影型表示装置１３０１００は、スクリーンパネル１３０１０１の背面から投影される映像を表示する構成となっている。
一方、図７７は、前面投影型表示装置１３０２００を示している。前面投影型表示装置１３０２００は、プロジェクタユニット１３０１１１および投射光学系１３０２０１を備えている。この投射光学系１３０２０１は、前面に配設するスクリーンなどに映像を投影する構成となっている。
図７６に示す背面投影型表示装置１３０１００、図７７に示す前面投影型表示装置１３０２００に適用される、プロジェクタユニット１３０１１１の構成を以下に説明する。
図７８は、プロジェクタユニット１３０１１１の一構成例を示している。このプロジェクタユニット１３０１１１は、光源ユニット１３０３０１および変調ユニット１３０３０４を備えている。光源ユニット１３０３０１は、レンズ類を含んで構成される光源光学系１３０３０３と、光源ランプ１３０３０２を備えている。光源ランプ１３０３０２は、迷光が拡散しないように筐体内に収納されている。光源ランプ１３０３０２としては、大光量の光を放射可能な、例えば、高圧水銀ランプまたはキセノンランプなどが用いられる。光源光学系１３０３０３は、光学レンズ、偏光機能を有するフィルム、位相差を調節するためのフィルム、ＩＲフィルムなどを適宜設けて構成される。そして、光源ユニット１３０３０１は、放射光が変調ユニット１３０３０４に入射するように配設されている。変調ユニット１３０３０４は、複数の表示パネル１３０３０８、カラーフィルタ、ダイクロイックミラー１３０３０５、全反射ミラー１３０３０６、位相差板１３０３０７、プリズム１３０３０９および投射光学系１３０３１０を備えている。光源ユニット１３０３０１から放射された光は、ダイクロイックミラー１３０３０５で複数の光路に分離される。
各光路には、所定の波長もしくは波長帯の光を透過するカラーフィルタと、表示パネル１３０３０８が備えられている。透過型である表示パネル１３０３０８は、映像信号に基づいて透過光を変調する。表示パネル１３０３０８を透過した各色の光は、プリズム１３０３０９に入射し投射光学系１３０３１０を通して、スクリーン上に映像を表示する。なお、フレネルレンズがミラーおよびスクリーンの間に配設されていてもよい。そして、プロジェクタユニット１３０１１１によって投射されミラーで反射される投影光は、フレネルレンズによって概略平行光に変換され、スクリーンに投影される。平行光は、主光線と光軸のずれが±１０°以下であることが好ましい。より好ましくは、光線と光軸のずれが±５°以下であることが好ましい。
図７９で示すプロジェクタユニット１３０１１１は、反射型表示パネル１３０４０７、反射型表示パネル１３０４０８および反射型表示パネル１３０４０９を備えた構成を示している。
図７９で示すプロジェクタユニット１３０１１１は、光源ユニット１３０３０１と、変調ユニット１３０４００を備えている。光源ユニット１３０３０１は、図７８と同様の構成であってもよい。光源ユニット１３０３０１からの光は、ダイクロイックミラー１３０４０１、ダイクロイックミラー１３０４０２および全反射ミラー１３０４０３により、複数の光路に分けられて、偏光ビームスプリッタ１３０４０４、偏光ビームスプリッタ１３０４０５および偏光ビームスプリッタ１３０４０６に入射する。偏光ビームスプリッタ１３０４０４、偏光ビームスプリッタ１３０４０５および偏光ビームスプリッタ１３０４０６は、各色に対応する反射型表示パネル１３０４０７、反射型表示パネル１３０４０８および反射型表示パネル１３０４０９に対応して設けられている。反射型表示パネル１３０４０７、反射型表示パネル１３０４０８および反射型表示パネル１３０４０９は、映像信号に基づいて反射光を変調する。反射型表示パネル１３０４０７、反射型表示パネル１３０４０８および反射型表示パネル１３０４０９で反射された各色の光は、プリズム１３０４１０に入射することで合成されて、投射光学系１３０４１１を通して投射される。
光源ユニット１３０３０１から放射された光は、ダイクロイックミラー１３０４０１で赤の波長領域の光のみを透過し、緑および青の波長領域の光を反射する。さらに、ダイクロイックミラー１３０４０２では、緑の波長領域の光のみが反射される。ダイクロイックミラー１３０４０１を透過した赤の波長領域の光は、全反射ミラー１３０４０３で反射され、偏光ビームスプリッタ１３０４０４へ入射する。また、青の波長領域の光は、偏光ビームスプリッタ１３０４０５へ入射し、緑の波長領域の光は偏光ビームスプリッタ１３０４０６に入射する。偏光ビームスプリッタ１３０４０４、偏光ビームスプリッタ１３０４０５および偏光ビームスプリッタ１３０４０６は、入射光をＰ偏光と、Ｓ偏光とに分離する機能を有し、かつＰ偏光のみを透過させる機能を有している。反射型表示パネル１３０４０７、反射型表示パネル１３０４０８および反射型表示パネル１３０４０９は、映像信号に基づいて、入射した光を偏光する。
各色に対応する反射型表示パネル１３０４０７、反射型表示パネル１３０４０８および反射型表示パネル１３０４０９には、各色に対応するＳ偏光のみが入射する。なお、反射型表示パネル１３０４０７、反射型表示パネル１３０４０８および反射型表示パネル１３０４０９は、液晶パネルであってもよい。このとき、液晶パネルは、電界制御複屈折モード（ＥＣＢ）で動作する。そして、液晶分子は、基板に対してある角度をもって垂直配向している。よって、反射型表示パネル１３０４０７、反射型表示パネル１３０４０８および反射型表示パネル１３０４０９は、画素がオフ状態にある時は、入射光の偏光状態を変化させないで反射させるように、表示分子が配向している。そして、画素がオン状態にある時は、表示分子の配向状態が変化し、入射光の偏光状態が変化する。
図７９に示すプロジェクタユニット１３０１１１は、図７６に示す背面投影型表示装置１３０１００、および図７７に示す前面投影型表示装置１３０２００に適用することができる。
図８０で示すプロジェクタユニットは、単板式の構成を示している。図８０（Ａ）に示したプロジェクタユニット１３０１１１は、光源ユニット１３０３０１、表示パネル１３０５０７、投射光学系１３０５１１および位相差板１３０５０４を備えている。投射光学系１３０５１１は、１つまたは複数のレンズにより構成されている。表示パネル１３０５０７には、カラーフィルタが備えられていてもよい。
図８０（Ｂ）は、フィールドシーケンシャル方式で動作する、プロジェクタユニット１３０１１１の構成を示している。フィールドシーケンシャル方式は、赤、緑、青などの各色の光を時間的にずらして順次表示パネルに入射させて、カラーフィルタ無しでカラー表示する方式である。特に、入力信号変化に対する応答速度の大きい表示パネルと組み合わせると、高精細な映像を表示することができる。図８０（Ｂ）では、光源ユニット１３０３０１と、表示パネル１３０５０８の間に、赤、緑、青などの複数のカラーフィルタが備えられた回動式のカラーフィルタ板１３０５０５を備えている。
図８０（Ｃ）で示すプロジェクタユニット１３０１１１は、カラー表示の方式として、マイクロレンズを使った色分離方式の構成を示している。この方式は、マイクロレンズアレイ１３０５０６を、表示パネル１３０５０９の光入射側に備え、各色の光をそれぞれの方向から照明することで、カラー表示を実現する方式である。この方式を採用するプロジェクタユニット１３０１１１は、カラーフィルタによる光の損失が少ないので、光源ユニット１３０３０１からの光を有効に利用することができるという特徴を有している。図８０（Ｃ）に示すプロジェクタユニット１３０１１１は、表示パネル１３０５０９に対して各色の光をそれぞれの方向から照明するように、ダイクロイックミラー１３０５０１、ダイクロイックミラー１３０５０２およびダイクロイックミラー１３０５０３を備えている。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせまたは置き換えを自由に行うことができる。
（実施の形態２０）
本実施の形態においては、電子機器の例について説明する。
図８１は表示パネル９００１０１と、回路基板９００１１１を組み合わせた表示パネルモジュールを示している。表示パネル９００１０１は、画素部９００１０２、走査線駆動回路９００１０３および信号線駆動回路９００１０４を有している。回路基板９００１１１には、例えば、コントロール回路９００１１２および信号分割回路９００１１３などが形成されている。表示パネル９００１０１と、回路基板９００１１１とは、接続配線９００１１４によって接続されている。接続配線には、ＦＰＣなどを用いることができる。
図８６は、テレビ受像機の主要な構成を示すブロック図である。チューナ９００２０１は、映像信号と音声信号を受信する。映像信号は、映像信号増幅回路９００２０２と、映像信号増幅回路９００２０２から出力される信号を、赤、緑、青の各色に対応した色信号に変換する、映像信号処理回路９００２０３と、その映像信号を、駆動回路の入力仕様に変換するためのコントロール回路９００２１２により処理される。コントロール回路９００２１２は、走査線駆動回路９００２１４と、信号線駆動回路９００２０４に、それぞれ信号を出力する。そして、走査線駆動回路９００２１４と、信号線駆動回路９００２０４が、表示パネル９００２１１を駆動する。デジタル駆動する場合には、信号線側に、信号分割回路９００２１３を設け、入力デジタル信号をｍ個（ｍは正の整数）に分割して供給する構成としてもよい。
チューナ９００２０１で受信した信号のうち、音声信号は、音声信号増幅回路９００２０５に送られ、その出力は音声信号処理回路９００２０６を経て、スピーカ９００２０７に供給される。制御回路９００２０８は、受信局（受信周波数）および音量の制御情報を入力部９００２０９から受け、チューナ９００２０１または音声信号処理回路９００２０６に信号を送出する。
図８６とは別の形態の、表示パネルモジュールを組み込んだテレビ受像器について、図８７（Ａ）に示す。図８７（Ａ）において、筐体９００３０１内に収められた表示画面９００３０２は、表示パネルモジュールで形成される。なお、スピーカ９００３０３、入力手段（操作キー９００３０４、接続端子９００３０５、センサ９００３０６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９００３０７）などが適宜備えられていてもよい。
図８７（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。このテレビ受像器には、表示部９００３１３、スピーカ部９００３１７、入力手段（操作キー９００３１６、接続端子９００３１８、センサ９００３１９（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９００３２０）などが適宜備えられている。筐体９００３１２には、バッテリーおよび信号受信器が収められており、そのバッテリーで表示部９００３１３、スピーカ部９００３１７、センサ９００３１９およびマイクロフォン９００３２０を駆動させる。バッテリーは、充電器９００３１０で繰り返し充電が可能となっている。充電器９００３１０は、映像信号を送受信することが可能で、その映像信号を、ディスプレイの信号受信器に送信することができる。図８７（Ｂ）に示す装置は、操作キー９００３１６によって制御される。あるいは、図８７（Ｂ）に示す装置は、操作キー９００３１６を操作することによって、充電器９００３１０に信号を送ることが可能である。つまり、映像音声双方向通信装置であってもよい。あるいは、図８７（Ｂ）に示す装置は、操作キー９００３１６を操作することによって、充電器９００３１０に信号を送り、さらに充電器９００３１０が送信できる信号を、他の電子機器に受信させることによって、他の電子機器の通信制御も可能である。つまり、汎用遠隔制御装置であってもよい。なお、本実施の形態の各々の図で述べた内容（一部でもよい）を、表示部９００３１３に適用することができる。
次に、図８８を参照して、携帯電話の構成例について説明する。
表示パネル９００５０１は、ハウジング９００５３０に脱着自在に組み込まれる。ハウジング９００５３０は、表示パネル９００５０１のサイズに合わせて、形状または寸法を適宜変更することができる。表示パネル９００５０１を固定したハウジング９００５３０は、プリント基板９００５３１に嵌入され、モジュールとして組み立てられる。
表示パネル９００５０１は、ＦＰＣ９００５１３を介して、プリント基板９００５３１に接続される。プリント基板９００５３１には、スピーカ９００５３２、マイクロフォン９００５３３、送受信回路９００５３４、ＣＰＵ、コントローラなどを含む信号処理回路９００５３５およびセンサ９００５４１（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）が形成されている。このようなモジュールと、操作キー９００５３６、バッテリー９００５３７、アンテナ９００５４０を組み合わせ、筐体９００５３９に収納する。表示パネル９００５０１の画素部は、筐体９００５３９に形成された開口窓から視認できように配置する。
表示パネル９００５０１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にトランジスタを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネル９００５０１に実装してもよい。あるいは、そのＩＣチップを、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）またはプリント基板を用いて、ガラス基板と接続してもよい。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携帯電話機の低コスト化を図ることができる。
図８８に示した携帯電話は、さまざまな情報（静止画、動画、テキスト画像など）を表示する機能を有する。カレンダー、日付または時刻などを、表示部に表示する機能を有する。表示部に表示した情報を、操作または編集する機能を有する。さまざまなソフトウェア（プログラム）によって、処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて、他の携帯電話、固定電話または音声通信機器と通話する機能を有する。無線通信機能を用いて、さまざまなコンピュータネットワークに接続する機能を有する。無線通信機能を用いて、さまざまなデータを送信または受信する機能を有する。着信、データの受信またはアラームに応じて、バイブレータが動作する機能を有する。着信、データの受信またはアラームに応じて、音が発生する機能を有する。なお、図８８に示した携帯電話が有する機能はこれらに限定されず、さまざまな機能を有することができる。
図８９（Ａ）はディスプレイであり、筐体９００７１１、支持台９００７１２、表示部９００７１３、スピーカ９００７１７、ＬＥＤランプ９００７１９、入力手段（接続端子９００７１４、センサ９００７１５（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９００７１６、操作キー９００７１８）などを含む。図８９（Ａ）に示すディスプレイは、さまざまな情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図８９（Ａ）に示すディスプレイが有する機能はこれに限定されず、さまざまな機能を有することができる。
図８９（Ｂ）はカメラであり、本体９００７３１、表示部９００７３２、シャッターボタン９００７３６、スピーカ９００７４０、ＬＥＤランプ９００７４１、入力手段（受像部９００７３３、操作キー９００７３４、外部接続ポート９００７３５、接続端子９００７３７、センサ９００７３８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９００７３９）などを含む。図８９（Ｂ）に示すカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像（静止画、動画）を自動で補正する機能を有する。撮影した画像を、記録媒体（外部またはカメラに内臓）に保存する機能を有する。撮影した画像を、表示部に表示する機能を有する。なお、図８９（Ｂ）に示すカメラが有する機能はこれに限定されず、さまざまな機能を有することができる。
図８９（Ｃ）はコンピュータであり、本体９００７５１、筐体９００７５２、表示部９００７５３、スピーカ９００７６０、ＬＥＤランプ９００７６１、リーダ／ライタ９００７６２、入力手段（キーボード９００７５４、外部接続ポート９００７５５、ポインティングデバイス９００７５６、接続端子９００７５７、センサ９００７５８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９００７５９）などを含む。図８９（Ｃ）に示すコンピュータは、さまざまな情報（静止画、動画、テキスト画像など）を、表示部に表示する機能を有する。さまざまなソフトウェア（プログラム）によって、処理を制御する機能を有する。無線通信または有線通信などの通信機能を有する。通信機能を用いて、さまざまなコンピュータネットワークに接続する機能を有する。通信機能を用いて、さまざまなデータを送信または受信する機能を有する。なお、図８９（Ｃ）に示すコンピュータが有する機能はこれに限定されず、さまざまな機能を有することができる。
図９６（Ａ）はモバイルコンピュータであり、本体９０１４１１、表示部９０１４１２、スイッチ９０１４１３、スピーカ９０１４１９、ＬＥＤランプ９０１４２０、入力手段（操作キー９０１４１４、赤外線ポート９０１４１５、接続端子９０１４１６、センサ９０１４１７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９０１４１８）などを含む。図９６（Ａ）に示すモバイルコンピュータは、さまざまな情報（静止画、動画、テキスト画像など）を、表示部に表示する機能を有する。表示部にタッチパネルの機能を有する。カレンダー、日付または時刻などを、表示する機能を表示部に有する。さまざまなソフトウェア（プログラム）によって、処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて、さまざまなコンピュータネットワークに接続する機能を有する。無線通信機能を用いて、さまざまなデータを送信または受信する機能を有する。なお、図９６（Ａ）に示すモバイルコンピュータが有する機能はこれに限定されず、さまざまな機能を有することができる。
図９６（Ｂ）は記録媒体を備えた携帯型の画像再生装置（例えば、ＤＶＤ再生装置）であり、本体９０１４３１、筐体９０１４３２、表示部Ａ９０１４３３、表示部Ｂ９０１４３４、スピーカ部９０１４３７、ＬＥＤランプ９０１４４１、入力手段（記録媒体（ＤＶＤなど）読み込み部９０１４３５、操作キー９０１４３６、接続端子９０１４３８、センサ９０１４３９（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９０１４４０）などを含む。表示部Ａ９０１４３３は、主として画像情報を表示し、表示部Ｂ９０１４３４は、主として文字情報を表示する。
図９６（Ｃ）はゴーグル型ディスプレイであり、本体９０１４５１、表示部９０１４５２、イヤホン９０１４５３、支持部９０１４５４、ＬＥＤランプ９０１４５９、スピーカ９０１４５８、入力手段（接続端子９０１４５５、センサ９０１４５６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９０１４５７）などを含む。図９６（Ｃ）に示すゴーグル型ディスプレイは、外部から取得した画像（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図９６（Ｃ）に示すゴーグル型ディスプレイが有する機能はこれに限定されず、さまざまな機能を有することができる。
図９７（Ａ）は携帯型遊技機であり、筐体９０１５１１、表示部９０１５１２、スピーカ部９０１５１３、記録媒体挿入部９０１５１５、ＬＥＤランプ９０１５１９、入力手段（操作キー９０１５１４、接続端子９０１５１６、センサ９０１５１７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９０１５１８）などを含む。図９７（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラムまたはデータを読み出して、表示部に表示する機能を有する。他の携帯型遊技機と無線通信して、情報を共有する機能を有する。なお、図９７（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、さまざまな機能を有することができる。
図９７（Ｂ）はテレビ受像機能付きデジタルカメラであり、本体９０１５３１、表示部９０１５３２、スピーカ９０１５３４、シャッターボタン９０１５３５、ＬＥＤランプ９０１５４１、入力手段（操作キー９０１５３３、受像部９０１５３６、アンテナ９０１５３７、接続端子９０１５３８、センサ９０１５３９（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９０１５４０）などを含む。図９７（Ｂ）に示すテレビ受像機能付きデジタルカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像を、自動で補正する機能を有する。アンテナから、さまざまな情報を取得する機能を有する。撮影した画像、またはアンテナから取得した情報を、保存する機能を有する。撮影した画像、またはアンテナから取得した情報を、表示部に表示する機能を有する。なお、図９７（Ｂ）に示すテレビ受像機能付きデジタルカメラが有する機能はこれに限定されず、さまざまな機能を有することができる。
図９８は携帯型遊技機であり、筐体９０１６１１、第１表示部９０１６１２、第２表示部９０１６１３、スピーカ部９０１６１４、記録媒体挿入部９０１６１６、ＬＥＤランプ９０１６２０、入力手段（操作キー９０１６１５、接続端子９０１６１７、センサ９０１６１８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９０１６１９）などを含む。図９８に示す携帯型遊技機は、記録媒体に記録されているプログラムまたはデータを読み出して、表示部に表示する機能を有する。他の携帯型遊技機と無線通信して、情報を共有する機能を有する。なお、図９８に示す携帯型遊技機が有する機能はこれに限定されず、さまざまな機能を有することができる。
図８９（Ａ）〜図８９（Ｃ）、図９６（Ａ）〜図９６（Ｃ）、図９７（Ａ）〜図９７（Ｂ）、および図９８に示したように、電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。
次に、半導体装置の応用例を説明する。
図９０に、半導体装置を、建造物と一体にして設けた例について示す。図９０は、筐体９００８１０、表示部９００８１１、操作部であるリモコン装置９００８１２、スピーカ部９００８１３などを含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。
図９１に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル９００９０１は、ユニットバス９００９０２と一体に取り付けられており、入浴者は表示パネル９００９０１の視聴が可能になる。表示パネル９００９０１は、入浴者が操作することで情報を表示する機能を有する。広告または娯楽手段として利用できる機能を有する。
半導体装置は、図９１で示したユニットバス９００９０２の側壁だけではなく、さまざまな場所に設置することができる。例えば、鏡面の一部または浴槽自体と一体にするなどとしてもよい。このとき、表示パネル９００９０１の形状は、鏡面または浴槽の形状に合わせたものとなっていてもよい。
図９２に、半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル９０１００２は、柱状体９０１００１の曲面に合わせて湾曲させて取り付けられている。ここでは、柱状体９０１００１を電柱として説明する。
図９２に示す表示パネル９０１００２は、人間の視点より高い位置に設けられている。電柱のように、屋外で林立している建造物に表示パネル９０１００２を設置することで、不特定多数の視認者に広告を行なうことができる。表示パネル９０１００２は、外部からの制御により、同じ画像を表示させること、および瞬時に画像を切替えることが容易であるため、極めて効率的な情報表示、および広告効果が期待できる。表示パネル９０１００２に自発光型の表示素子を設けることで、夜間であっても、視認性の高い表示媒体として有用であるといえる。電柱に設置することで、表示パネル９０１００２の電力供給手段の確保が容易である。災害発生時などの非常事態の際には、被災者に素早く正確な情報を伝達する手段ともなり得る。
表示パネル９０１００２としては、例えば、フィルム状の基板に有機トランジスタなどのスイッチング素子を設けて、表示素子を駆動することにより、画像を表示する表示パネルを用いることができる。
本実施の形態において、建造物として壁、柱状体、ユニットバスを例としたが、本実施の形態はこれに限定されず、さまざまな建造物に半導体装置を設置することができる。
次に、半導体装置を、移動体と一体にして設けた例について示す。
図９３は、半導体装置を、自動車と一体にして設けた例について示した図である。表示パネル９０１１０２は、自動車の車体９０１１０１と一体に取り付けられており、車体の動作または車体内外から入力される情報を、オンデマンドに表示することができる。なお、ナビゲーション機能を有していてもよい。
半導体装置は、図９３で示した車体９０１１０１だけではなく、さまざまな場所に設置することができる。例えば、ガラス窓、ドア、ハンドル、シフトレバー、座席シート、ルームミラーなどと一体にしてもよい。このとき、表示パネル９０１１０２の形状は、設置するものの形状に合わせたものとなっていてもよい。
図９４は、半導体装置を、列車車両と一体にして設けた例について示した図である。
図９４（Ａ）は、列車車両のドア９０１２０１のガラスに、表示パネル９０１２０２を設けた例について示した図である。従来の紙による広告に比べて、広告切替えの際に必要となる人件費がかからないという利点がある。表示パネル９０１２０２は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、例えば、電車の乗降客の客層が入れ替わる時間帯ごとに表示パネルの画像を切り替えることができ、より効果的な広告効果が期待できる。
図９４（Ｂ）は、列車車両のドア９０１２０１のガラスの他に、ガラス窓９０１２０３、および天井９０１２０４に、表示パネル９０１２０２を設けた例について示した図である。このように、半導体装置は、従来では設置が困難であった場所に容易に設置することが可能であるため、効果的な広告効果を得ることができる。半導体装置は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、広告切替え時のコストおよび時間が削減でき、より柔軟な広告の運用および情報伝達が可能となる。
半導体装置は、図９４で示したドア９０１２０１、ガラス窓９０１２０３、および天井９０１２０４だけではなく、さまざまな場所に設置することができる。例えば、つり革、座席シート、てすり、床などと一体にしてもよい。このとき、表示パネル９０１２０２の形状は、設置するもの形状に合わせたものとなっていてもよい。
図９５は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図である。
図９５（Ａ）は、旅客用飛行機の座席上部の天井９０１３０１に、表示パネル９０１３０２を設けたときの、使用時の形状について示した図である。表示パネル９０１３０２は、天井９０１３０１とヒンジ部９０１３０３を介して一体に取り付けられており、ヒンジ部９０１３０３の伸縮により乗客は表示パネル９０１３０２の視聴が可能になる。表示パネル９０１３０２は、乗客が操作することで情報を表示する機能を有する。また、広告または娯楽手段として、利用できる機能を有する。図９５（Ｂ）に示すように、ヒンジ部を折り曲げて天井９０１３０１に格納することにより、離着陸時の安全に配慮することができる。なお、緊急時に表示パネルの表示素子を点灯させることで、情報伝達手段および誘導灯としても利用可能である。
半導体装置は、図９５で示した天井９０１３０１だけではなく、さまざまな場所に設置することができる。例えば、座席シート、座席テーブル、肘掛、窓などと一体にしてもよい。多数の人が同時に視聴できる大型の表示パネルを、機体の壁に設置してもよい。このとき、表示パネル９０１３０２の形状は、設置するもの形状に合わせたものとなっていてもよい。
本実施の形態において、移動体としては電車車両本体、自動車車体、飛行機車体について例示したがこれに限定されず、自動二輪車、自動四輪車（自動車、バスなどを含む）、電車（モノレール、鉄道などを含む）、船舶など、さまざまなものに設置することができる。半導体装置は、外部からの信号により、移動体内における表示パネルの表示を瞬時に切り替えることが可能であるため、移動体に半導体装置を設置することにより、移動体を不特定多数の顧客を対象とした広告表示板、災害発生時の情報表示板、などの用途に用いることが可能となる。
本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせまたは置き換えなどを自由に行うことができる。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。
本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせまたは置き換えを自由に行うことができる。
（実施の形態２１）
以上に説明したように、本明細書には少なくとも以下の発明が含まれている。
本発明の一は、液晶素子を有する画素と、駆動回路と、を有する液晶表示装置である。駆動回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、を有している。なお、この駆動回路は、少なくとも一部に以下の接続関係を含んでいる。第１のトランジスタの第１の電極が、第４の配線に電気的に接続され、第１のトランジスタの第２の電極が、第３の配線に電気的に接続されている。第２のトランジスタの第１の電極が、第６の配線に電気的に接続され、第２のトランジスタの第２の電極が、第３の配線に電気的に接続されている。第３のトランジスタの第１の電極が、第５の配線に電気的に接続され、第３のトランジスタの第２の電極が、第２のトランジスタのゲート電極に電気的に接続され、第３のトランジスタのゲート電極が、第５の配線に電気的に接続されている。第４のトランジスタの第１の電極が、第６の配線に電気的に接続され、第４のトランジスタの第２の電極が、第２のトランジスタのゲート電極に電気的に接続され、第４のトランジスタのゲート電極が、第１のトランジスタのゲート電極に電気的に接続されている。第５のトランジスタの第１の電極が、第５の配線に電気的に接続され、第５のトランジスタの第２の電極が、第１のトランジスタのゲート電極に電気的に接続され、第５のトランジスタのゲート電極が、第１の配線に電気的に接続されている。第６のトランジスタの第１の電極が、第６の配線に電気的に接続され、第６のトランジスタの第２の電極が、第１のトランジスタのゲート電極に電気的に接続され、第６のトランジスタのゲート電極が、第２のトランジスタのゲート電極に電気的に接続されている。第７のトランジスタの第１の電極が、第６の配線に電気的に接続され、第７のトランジスタの第２の電極が、第１のトランジスタのゲート電極に電気的に接続され、第７のトランジスタのゲート電極が、第２の配線に電気的に接続されている。第８のトランジスタの第１の電極が、第６の配線に電気的に接続され、第８のトランジスタの第２の電極が、第２のトランジスタのゲート電極に電気的に接続され、第８のトランジスタのゲート電極が、第１の配線に電気的に接続されている。
上記液晶素子を有する画素と、駆動回路と、を有する液晶表示装置は、第１のトランジスタ乃至第８のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値の中で、第１のトランジスタのＷ／Ｌの値が最大となる駆動回路を含む構成であってもよい。
上記液晶素子を有する画素と、駆動回路と、を有する液晶表示装置は、第１のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値は、第５のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値の２倍以上５倍以下となる駆動回路を含む構成であってもよい。
上記液晶素子を有する画素と、駆動回路と、を有する液晶表示装置は、第３のトランジスタのチャネル長Ｌは、第４のトランジスタのチャネル長Ｌよりも大きい場合を含む構成であってもよい。
上記液晶素子を有する画素と、駆動回路と、を有する液晶表示装置は、第１のトランジスタの第２の電極と、第１のトランジスタのゲート電極との間に、容量素子が配置されているものを含む構成であってもよい。
上記液晶素子を有する画素と、駆動回路と、を有する液晶表示装置は、第１のトランジスタ乃至第８のトランジスタは、Ｎチャネル型トランジスタであるものを含む構成であってもよい。
上記液晶素子を有する画素と、駆動回路と、を有する液晶表示装置は、第１のトランジスタ乃至第８のトランジスタは、半導体層としてアモルファスシリコンを用いるものを含む構成であってもよい。
本発明の一は、液晶素子を有する画素と、第１の駆動回路と、第２の駆動回路と、を有する液晶表示装置である。第１の駆動回路と第２の駆動回路は少なくとも一部に以下の接続関係を含んでいる。第１の駆動回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、を有している。第１のトランジスタの第１の電極が、第４の配線に電気的に接続され、第１のトランジスタの第２の電極が、第３の配線に電気的に接続されている。第２のトランジスタの第１の電極が、第６の配線に電気的に接続され、第２のトランジスタの第２の電極が、第３の配線に電気的に接続されている。第３のトランジスタの第１の電極が、第５の配線に電気的に接続され、第３のトランジスタの第２の電極が、第２のトランジスタのゲート電極に電気的に接続され、第３のトランジスタのゲート電極が、第５の配線に電気的に接続されている。第４のトランジスタの第１の電極が、第６の配線に電気的に接続され、第４のトランジスタの第２の電極が、第２のトランジスタのゲート電極に電気的に接続され、第４のトランジスタのゲート電極が、第１のトランジスタのゲート電極に電気的に接続されている。第５のトランジスタの第１の電極が、第５の配線に電気的に接続され、第５のトランジスタの第２の電極が、第１のトランジスタのゲート電極に電気的に接続され、第５のトランジスタのゲート電極が、第１の配線に電気的に接続されている。第６のトランジスタの第１の電極が、第６の配線に電気的に接続され、第６のトランジスタの第２の電極が、第１のトランジスタのゲート電極に電気的に接続され、第６のトランジスタのゲート電極が、第２のトランジスタのゲート電極に電気的に接続されている。第７のトランジスタの第１の電極が、第６の配線に電気的に接続され、第７のトランジスタの第２の電極が、第１のトランジスタのゲート電極に電気的に接続され、第７のトランジスタのゲート電極が、第２の配線に電気的に接続されている。第８のトランジスタの第１の電極が、第６の配線に電気的に接続され、第８のトランジスタの第２の電極が、第２のトランジスタのゲート電極に電気的に接続され、第８のトランジスタのゲート電極が、第１の配線に電気的に接続されている。また、第２の駆動回路は、第９のトランジスタと、第１０のトランジスタと、第１１のトランジスタと、第１２のトランジスタと、第１３のトランジスタと、第１４のトランジスタと、第１５のトランジスタと、第１６のトランジスタと、を有している。第９のトランジスタの第１の電極が、第１０の配線に電気的に接続され、第９のトランジスタの第２の電極が第９の配線に電気的に接続されている。第１０のトランジスタの第１の電極が、第１２の配線に電気的に接続され、第１０のトランジスタの第２の電極が、第９の配線に電気的に接続されている。第１１のトランジスタの第１の電極が、第１１の配線に電気的に接続され、第１１のトランジスタの第２の電極が、第１０のトランジスタのゲート電極に電気的に接続され、第１１のトランジスタのゲート電極が、第１１の配線に電気的に接続されている。第１２のトランジスタの第１の電極が、第１２の配線に電気的に接続され、第１２のトランジスタの第２の電極が、第１０のトランジスタのゲート電極に電気的に接続され、第１２のトランジスタのゲート電極が、第９のトランジスタのゲート電極に電気的に接続されている。第１３のトランジスタの第１の電極が、第１１の配線に電気的に接続され、第１３のトランジスタの第２の電極が、第９のトランジスタのゲート電極に電気的に接続され、第１３のトランジスタのゲート電極が、第７の配線に電気的に接続されている。第１４のトランジスタの第１の電極が、第１２の配線に電気的に接続され、第１４のトランジスタの第２の電極が、第９のトランジスタのゲート電極に電気的に接続され、第１４のトランジスタのゲート電極が、第１０のトランジスタのゲート電極に電気的に接続されている。第１５のトランジスタの第１の電極が、第１２の配線に電気的に接続され、第１５のトランジスタの第２の電極が、第９のトランジスタのゲート電極に電気的に接続され、第１５のトランジスタのゲート電極が、第８の配線に電気的に接続されている。第１６のトランジスタの第１の電極が、第１２の配線に電気的に接続され、第１６のトランジスタの第２の電極が、第１０のトランジスタのゲート電極に電気的に接続され、第１６のトランジスタのゲート電極が、第７の配線に電気的に接続されている。
液晶素子を有する画素と、第１の駆動回路と、第２の駆動回路と、を有する液晶表示装置は、第４の配線と第１０の配線とが電気的に接続され、第５の配線と第１１の配線とが電気的に接続され、第６の配線と第１２の配線とが電気的に接続されているものを含む構成であってもよい。
液晶素子を有する画素と、第１の駆動回路と、第２の駆動回路と、を有する液晶表示装置は、第４の配線と第１０の配線とは同一の配線であり、第５の配線と第１１の配線とは同一の配線であり、第６の配線と第１２の配線とは同一の配線であるものを含む構成であってもよい。
液晶素子を有する画素と、第１の駆動回路と、第２の駆動回路と、を有する液晶表示装置は、第３の配線と第９の配線とが、電気的に接続されているものを含む構成であってもよい。
液晶素子を有する画素と、第１の駆動回路と、第２の駆動回路と、を有する液晶表示装置は、第３の配線と第９の配線とは同一の配線であるものを含む構成であってもよい。
液晶素子を有する画素と、第１の駆動回路と、第２の駆動回路と、を有する液晶表示装置は、第１のトランジスタ乃至第８のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値の中で、第１のトランジスタのＷ／Ｌの値が最大となり、第９のトランジスタ乃至第１６のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値の中で、第９のトランジスタのＷ／Ｌの値が最大となるものを含む構成であってもよい。
液晶素子を有する画素と、第１の駆動回路と、第２の駆動回路と、を有する液晶表示装置は、第１のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値は、第５のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値の２倍以上５倍以下となり、第９のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値は、第１３のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値の２倍以上５倍以下となるものを含む構成であってもよい。
液晶素子を有する画素と、第１の駆動回路と、第２の駆動回路と、を有する液晶表示装置は、第３のトランジスタのチャネル長Ｌは、第４のトランジスタのチャネル長Ｌよりも大きく、第１１のトランジスタのチャネル長Ｌは、第１２のトランジスタのチャネル長Ｌよりも大きいものを含む構成であってもよい。
液晶素子を有する画素と、第１の駆動回路と、第２の駆動回路と、を有する液晶表示装置は、第１のトランジスタの第２の電極と、第１のトランジスタのゲート電極との間に容量素子が配置され、第９のトランジスタの第２の電極と、第９のトランジスタのゲート電極との間に容量素子が配置されているものを含む構成であってもよい。
液晶素子を有する画素と、第１の駆動回路と、第２の駆動回路と、を有する液晶表示装置は、第１のトランジスタ乃至第１６のトランジスタは、Ｎチャネル型トランジスタであるものを含む構成であってもよい。
液晶素子を有する画素と、第１の駆動回路と、第２の駆動回路と、を有する液晶表示装置は、第１のトランジスタ乃至第１６のトランジスタは、半導体層としてアモルファスシリコンを用いるものを含む構成であってもよい。
上述した液晶表示装置は、さまざまな電子機器に具備することができる。
本実施の形態に示す液晶表示装置は、本明細書に記載されているものであり、したがって他の実施の形態と同様の作用効果を有する。
実施の形態１に示すフリップフロップの構成を説明する図。 図１で示したフリップフロップの動作を説明するタイミングチャート。 図１で示したフリップフロップの動作を説明する図。 実施の形態１に示すフリップフロップの構成を説明する図。 実施の形態１に示すフリップフロップの構成を説明する図。 実施の形態１に示すフリップフロップの動作を説明するタイミングチャート。 実施の形態１に示すシフトレジスタの構成を説明する図。 図７に示したシフトレジスタの動作を説明するタイミングチャート。 図７に示したシフトレジスタの動作を説明するタイミングチャート。 実施の形態１に示すシフトレジスタの構成を説明する図。 実施の形態１に示す表示装置の構成を説明する図。 図１１で示した表示装置の書き込み動作を説明するタイミングチャート。 実施の形態１に示す表示装置の構成を説明する図。 実施の形態１に示す表示装置の構成を説明する図。 図１４で示した表示装置の書き込み動作を説明するタイミングチャート。 実施の形態２に示すフリップフロップの動作を説明するタイミングチャート。 実施の形態２に示すフリップフロップの動作を説明するタイミングチャート。 実施の形態２に示すシフトレジスタの構成を説明する図。 図１８で示したシフトレジスタの動作を説明するタイミングチャート。 図１８で示したシフトレジスタの動作を説明するタイミングチャート。 実施の形態２に示す表示装置の構成を説明する図。 実施の形態２に示す表示装置の構成を説明する図 実施の形態３に示すフリップフロップの構成を説明する図。 図２３で示したフリップフロップの動作を説明するタイミングチャート。 実施の形態３に示すシフトレジスタの構成を説明する図。 図２５で示したシフトレジスタの動作を説明するタイミングチャート。 実施の形態４に示すフリップフロップの構成を説明する図。 図２７で示したフリップフロップの動作を説明するタイミングチャート。 図５（Ａ）に示したフリップフロップの上面図。 図１０に示したバッファの構成を説明する図。 実施の形態５に示す信号線駆動回路の構成を説明する図。 図３１で示した信号線駆動回路の動作を説明するタイミングチャート。 実施の形態５に示す信号線駆動回路の構成を説明する図。 図３３で示した信号線駆動回路の動作を説明するタイミングチャート。 実施の形態５に示す信号線駆動回路の構成を説明する図。 実施の形態６に示す保護ダイオードの構成を説明する図。 実施の形態６に示す保護ダイオードの構成を説明する図。 実施の形態６に示す保護ダイオードの構成を説明する図。 実施の形態７に示す表示装置の構成を説明する図。 本発明に係る半導体装置を製造するプロセスを説明する図。 本発明に係る半導体装置の構造を説明する図。 本発明に係る半導体装置の構造を説明する図。 本発明に係る半導体装置の構造を説明する図。 本発明に係る半導体装置の構造を説明する図。 本発明に係る半導体装置の駆動方法の一を説明する図。 本発明に係る半導体装置の駆動方法の一を説明する図。 本発明に係る半導体装置の表示装置の構成を説明する図。 本発明に係る半導体装置の周辺回路構成を説明する図。 本発明に係る半導体装置の周辺構成部材を説明する図。 本発明に係る半導体装置の周辺構成部材を説明する図。 本発明に係る半導体装置の周辺構成部材を説明する図。 本発明に係る半導体装置の周辺回路構成を説明する図。 本発明に係る半導体装置の周辺構成部材を説明する図。 本発明に係る半導体装置のパネル回路構成を説明する図。 本発明に係る半導体装置のパネル回路構成を説明する図。 本発明に係る半導体装置のパネル回路構成を説明する図。 本発明に係る半導体装置の表示素子の断面図。 本発明に係る半導体装置の表示素子の断面図。 本発明に係る半導体装置の表示素子の断面図。 本発明に係る半導体装置の表示素子の断面図。 本発明に係る半導体装置の画素の上面図。 本発明に係る半導体装置の画素の上面図。 本発明に係る半導体装置の画素の上面図。 本発明に係る半導体装置の画素レイアウト例。 本発明に係る半導体装置の画素レイアウト例。 本発明に係る半導体装置の画素レイアウト例。 本発明に係る半導体装置の駆動方法の一を説明する図。 本発明に係る半導体装置の駆動方法の一を説明する図。 本発明に係る半導体装置の画素の構成を説明する図。 本発明に係る半導体装置の画素の構成を説明する図。 本発明に係る半導体装置の画素の構成を説明する図。 本発明に係る半導体装置の画素レイアウト例と断面図。 本発明に係る半導体装置の表示素子の断面図。 本発明に係る半導体装置の表示素子の断面図。 本発明に係る半導体装置の表示素子の断面図。 本発明に係る半導体装置の構造を説明する図。 本発明に係る半導体装置の構造を説明する図。 本発明に係る半導体装置の構造を説明する図。 本発明に係る半導体装置の構造を説明する図。 本発明に係る半導体装置の構造を説明する図。 本発明に係る半導体装置の構造を説明する図。 本発明に係る半導体装置の駆動方法の一を説明する図。 本発明に係る半導体装置の駆動方法の一を説明する図。 本発明に係る半導体装置の駆動方法の一を説明する図。 本発明に係る半導体装置の駆動方法の一を説明する図。 本発明に係る半導体装置の構造を説明する図。 本発明に係る半導体装置を用いた電子機器を説明する図。 本発明に係る半導体装置の構造を説明する図。 本発明に係る半導体装置を用いた電子機器を説明する図。 本発明に係る半導体装置を用いた電子機器を説明する図。 本発明に係る半導体装置を用いた電子機器を説明する図。 本発明に係る半導体装置を用いた電子機器を説明する図。 本発明に係る半導体装置を用いた電子機器を説明する図。 本発明に係る半導体装置を用いた電子機器を説明する図。 本発明に係る半導体装置を用いた電子機器を説明する図。 本発明に係る半導体装置を用いた電子機器を説明する図。 本発明に係る半導体装置を用いた電子機器を説明する図。 本発明に係る半導体装置を用いた電子機器を説明する図。 図１０に示したバッファの構成を説明する図。 従来技術のフリップフロップの構成とタイミングを説明する図。
符号の説明
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ トランジスタ
１０８ トランジスタ
１０９ トランジスタ
１１０ トランジスタ
１４１ ノード
１４２ ノード
５０１ 配線
５０２ 配線
５０３ 配線
５０４ 配線
５０５ 配線
５０６ 配線
５０７ 配線

Claims (19)

  1. 液晶素子を有する画素と、駆動回路と、を有し、
    前記駆動回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、を有し、
    前記第１のトランジスタの第１の電極が第４の配線に電気的に接続され、前記第１のトランジスタの第２の電極が第３の配線に電気的に接続され、
    前記第２のトランジスタの第１の電極が第６の配線に電気的に接続され、前記第２のトランジスタの第２の電極が前記第３の配線に電気的に接続され、
    前記第３のトランジスタの第１の電極が第５の配線に電気的に接続され、前記第３のトランジスタの第２の電極が前記第２のトランジスタのゲート電極に電気的に接続され、前記第３のトランジスタのゲート電極が前記第５の配線に電気的に接続され、
    前記第４のトランジスタの第１の電極が前記第６の配線に電気的に接続され、前記第４のトランジスタの第２の電極が前記第２のトランジスタのゲート電極に電気的に接続され、前記第４のトランジスタのゲート電極が前記第１のトランジスタのゲート電極に電気的に接続され、
    前記第５のトランジスタの第１の電極が前記第５の配線に電気的に接続され、前記第５のトランジスタの第２の電極が前記第１のトランジスタのゲート電極に電気的に接続され、前記第５のトランジスタのゲート電極が第１の配線に電気的に接続され、
    前記第６のトランジスタの第１の電極が前記第６の配線に電気的に接続され、前記第６のトランジスタの第２の電極が前記第１のトランジスタのゲート電極に電気的に接続され、前記第６のトランジスタのゲート電極が前記第２のトランジスタのゲート電極に電気的に接続され、
    前記第７のトランジスタの第１の電極が前記第６の配線に電気的に接続され、前記第７のトランジスタの第２の電極が前記第１のトランジスタのゲート電極に電気的に接続され、前記第７のトランジスタのゲート電極が第２の配線に電気的に接続され、
    前記第８のトランジスタの第１の電極が前記第６の配線に電気的に接続され、前記第８のトランジスタの第２の電極が前記第２のトランジスタのゲート電極に電気的に接続され、前記第８のトランジスタのゲート電極が前記第１の配線に電気的に接続されていることを特徴とする液晶表示装置。
  2. 請求項１において、
    前記第１のトランジスタ乃至前記第８のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値の中で、前記第１のトランジスタのＷ／Ｌの値が最大となることを特徴とする液晶表示装置。
  3. 請求項１または請求項２において、
    前記第１のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値は、前記第５のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値の２倍以上５倍以下となることを特徴とする液晶表示装置。
  4. 請求項１または請求項２において、
    前記第３のトランジスタのチャネル長Ｌは、前記第４のトランジスタのチャネル長Ｌよりも大きいことを特徴とする液晶表示装置。
  5. 請求項１乃至請求項３のいずれか一項において、
    前記第１のトランジスタの第２の電極と、前記第１のトランジスタのゲート電極との間に容量素子が配置されていることを特徴とする液晶表示装置。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記第１のトランジスタ乃至前記第８のトランジスタは、Ｎチャネル型トランジスタであることを特徴とする液晶表示装置。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記第１のトランジスタ乃至前記第８のトランジスタは、半導体層としてアモルファスシリコンを用いることを特徴とする液晶表示装置。
  8. 液晶素子を有する画素と、第１の駆動回路と、第２の駆動回路と、を有し、
    前記第１の駆動回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、を有し、
    前記第１のトランジスタの第１の電極が第４の配線に電気的に接続され、前記第１のトランジスタの第２の電極が第３の配線に電気的に接続され、
    前記第２のトランジスタの第１の電極が第６の配線に電気的に接続され、前記第２のトランジスタの第２の電極が前記第３の配線に電気的に接続され、
    前記第３のトランジスタの第１の電極が第５の配線に電気的に接続され、前記第３のトランジスタの第２の電極が前記第２のトランジスタのゲート電極に電気的に接続され、前記第３のトランジスタのゲート電極が前記第５の配線に電気的に接続され、
    前記第４のトランジスタの第１の電極が前記第６の配線に電気的に接続され、前記第４のトランジスタの第２の電極が前記第２のトランジスタのゲート電極に電気的に接続され、前記第４のトランジスタのゲート電極が前記第１のトランジスタのゲート電極に電気的に接続され、
    前記第５のトランジスタの第１の電極が前記第５の配線に電気的に接続され、前記第５のトランジスタの第２の電極が前記第１のトランジスタのゲート電極に電気的に接続され、前記第５のトランジスタのゲート電極が第１の配線に電気的に接続され、
    前記第６のトランジスタの第１の電極が前記第６の配線に電気的に接続され、前記第６のトランジスタの第２の電極が前記第１のトランジスタのゲート電極に電気的に接続され、前記第６のトランジスタのゲート電極が前記第２のトランジスタのゲート電極に電気的に接続され、
    前記第７のトランジスタの第１の電極が前記第６の配線に電気的に接続され、前記第７のトランジスタの第２の電極が前記第１のトランジスタのゲート電極に電気的に接続され、前記第７のトランジスタのゲート電極が第２の配線に電気的に接続され、
    前記第８のトランジスタの第１の電極が前記第６の配線に電気的に接続され、前記第８のトランジスタの第２の電極が前記第２のトランジスタのゲート電極に電気的に接続され、前記第８のトランジスタのゲート電極が前記第１の配線に電気的に接続され、
    前記第２の駆動回路は、第９のトランジスタと、第１０のトランジスタと、第１１のトランジスタと、第１２のトランジスタと、第１３のトランジスタと、第１４のトランジスタと、第１５のトランジスタと、第１６のトランジスタと、を有し、
    前記第９のトランジスタの第１の電極が第１０の配線に電気的に接続され、前記第９のトランジスタの第２の電極が第９の配線に電気的に接続され、
    前記第１０のトランジスタの第１の電極が第１２の配線に電気的に接続され、前記第１０のトランジスタの第２の電極が前記第９の配線に電気的に接続され、
    前記第１１のトランジスタの第１の電極が第１１の配線に電気的に接続され、前記第１１のトランジスタの第２の電極が前記第１０のトランジスタのゲート電極に電気的に接続され、前記第１１のトランジスタのゲート電極が前記第１１の配線に電気的に接続され、
    前記第１２のトランジスタの第１の電極が前記第１２の配線に電気的に接続され、前記第１２のトランジスタの第２の電極が前記第１０のトランジスタのゲート電極に電気的に接続され、前記第１２のトランジスタのゲート電極が前記第９のトランジスタのゲート電極に電気的に接続され、
    前記第１３のトランジスタの第１の電極が前記第１１の配線に電気的に接続され、前記第１３のトランジスタの第２の電極が前記第９のトランジスタのゲート電極に電気的に接続され、前記第１３のトランジスタのゲート電極が第７の配線に電気的に接続され、
    前記第１４のトランジスタの第１の電極が前記第１２の配線に電気的に接続され、前記第１４のトランジスタの第２の電極が前記第９のトランジスタのゲート電極に電気的に接続され、前記第１４のトランジスタのゲート電極が前記第１０のトランジスタのゲート電極に電気的に接続され、
    前記第１５のトランジスタの第１の電極が前記第１２の配線に電気的に接続され、前記第１５のトランジスタの第２の電極が前記第９のトランジスタのゲート電極に電気的に接続され、前記第１５のトランジスタのゲート電極が第８の配線に電気的に接続され、
    前記第１６のトランジスタの第１の電極が前記第１２の配線に電気的に接続され、前記第１６のトランジスタの第２の電極が前記第１０のトランジスタのゲート電極に電気的に接続され、前記第１６のトランジスタのゲート電極が前記第７の配線に電気的に接続されていることを特徴とする液晶表示装置。
  9. 請求項８において、
    前記第４の配線と前記第１０の配線とが電気的に接続され、
    前記第５の配線と前記第１１の配線とが電気的に接続され、
    前記第６の配線と前記第１２の配線とが電気的に接続されていることを特徴とする液晶表示装置。
  10. 請求項８または請求項９において、
    前記第４の配線と前記第１０の配線とは同一の配線であり、
    前記第５の配線と前記第１１の配線とは同一の配線であり、
    前記第６の配線と前記第１２の配線とは同一の配線であることを特徴とする液晶表示装置。
  11. 請求項８において、
    前記第３の配線と前記第９の配線とが電気的に接続されていることを特徴とする液晶表示装置。
  12. 請求項８または請求項１１において、
    前記第３の配線と前記第９の配線とは同一の配線であることを特徴とする液晶表示装置。
  13. 請求項８において、
    前記第１のトランジスタ乃至前記第８のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値の中で、前記第１のトランジスタのＷ／Ｌの値が最大となり、
    前記第９のトランジスタ乃至前記第１６のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値の中で、前記第９のトランジスタのＷ／Ｌの値が最大となることを特徴とする液晶表示装置。
  14. 請求項８または請求項１３において、
    前記第１のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値は、前記第５のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値の２倍以上５倍以下となり、
    前記第９のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値は、前記第１３のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの値の２倍以上５倍以下となることを特徴とする液晶表示装置。
  15. 請求項８または請求項１３において、
    前記第３のトランジスタのチャネル長Ｌは、前記第４のトランジスタのチャネル長Ｌよりも大きく、
    前記第１１のトランジスタのチャネル長Ｌは、前記第１２のトランジスタのチャネル長Ｌよりも大きいことを特徴とする液晶表示装置。
  16. 請求項８、請求項１３乃至請求項１４のいずれか一項において、
    前記第１のトランジスタの第２の電極と、前記第１のトランジスタのゲート電極との間に容量素子が配置され、
    前記第９のトランジスタの第２の電極と、前記第９のトランジスタのゲート電極との間に容量素子が配置されていることを特徴とする液晶表示装置。
  17. 請求項８、請求項１３乃至請求項１６のいずれか一項において、
    前記第１のトランジスタ乃至前記第１６のトランジスタは、Ｎチャネル型トランジスタであることを特徴する液晶表示装置。
  18. 請求項８、請求項１３乃至請求項１７のいずれか一項において、
    前記第１のトランジスタ乃至前記第１６のトランジスタは、半導体層としてアモルファスシリコンを用いることを特徴とする液晶表示装置。
  19. 請求項１乃至請求項１８に記載の液晶表示装置を具備する電子機器。
JP2007239861A 2006-09-29 2007-09-14 半導体装置、表示装置及び液晶表示装置 Expired - Fee Related JP5468196B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007239861A JP5468196B2 (ja) 2006-09-29 2007-09-14 半導体装置、表示装置及び液晶表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006269905 2006-09-29
JP2006269905 2006-09-29
JP2007239861A JP5468196B2 (ja) 2006-09-29 2007-09-14 半導体装置、表示装置及び液晶表示装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2012117168A Division JP5470418B2 (ja) 2006-09-29 2012-05-23 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP2014013919A Division JP5805228B2 (ja) 2006-09-29 2014-01-29 半導体装置

Publications (3)

Publication Number Publication Date
JP2008107807A true JP2008107807A (ja) 2008-05-08
JP2008107807A5 JP2008107807A5 (ja) 2012-07-05
JP5468196B2 JP5468196B2 (ja) 2014-04-09

Family

ID=39441149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007239861A Expired - Fee Related JP5468196B2 (ja) 2006-09-29 2007-09-14 半導体装置、表示装置及び液晶表示装置

Country Status (1)

Country Link
JP (1) JP5468196B2 (ja)

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010107976A (ja) * 2008-10-03 2010-05-13 Semiconductor Energy Lab Co Ltd 表示装置
JP2010107977A (ja) * 2008-10-03 2010-05-13 Semiconductor Energy Lab Co Ltd 表示装置
JP2011004393A (ja) * 2009-05-21 2011-01-06 Semiconductor Energy Lab Co Ltd 電子回路、表示装置、及び電子機器、並びに電子回路の駆動方法。
JP2011044697A (ja) * 2009-07-18 2011-03-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011077512A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2011087286A (ja) * 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2011119718A (ja) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011129943A (ja) * 2008-07-31 2011-06-30 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011138595A (ja) * 2009-10-09 2011-07-14 Semiconductor Energy Lab Co Ltd シフトレジスタ及び表示装置
WO2011114569A1 (ja) * 2010-03-15 2011-09-22 シャープ株式会社 シフトレジスタ、走査信号線駆動回路、および表示装置
JP2011205630A (ja) * 2010-03-02 2011-10-13 Semiconductor Energy Lab Co Ltd パルス信号出力回路およびシフトレジスタ
JP2012053454A (ja) * 2010-08-06 2012-03-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2012215743A (ja) * 2011-04-01 2012-11-08 Seiko Epson Corp 電気光学装置、及び電子機器
JP2012227959A (ja) * 2010-03-02 2012-11-15 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2012257203A (ja) * 2011-04-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
JP2014014079A (ja) * 2009-01-16 2014-01-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015036819A (ja) * 2013-08-14 2015-02-23 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ表示板
JP2015099629A (ja) * 2010-02-23 2015-05-28 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2015122522A (ja) * 2009-12-11 2015-07-02 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2015179558A (ja) * 2006-06-02 2015-10-08 株式会社半導体エネルギー研究所 半導体装置
JP2015179852A (ja) * 2008-08-08 2015-10-08 株式会社半導体エネルギー研究所 半導体装置
JP2015181083A (ja) * 2009-02-12 2015-10-15 株式会社半導体エネルギー研究所 駆動回路
JP2016026367A (ja) * 2010-02-18 2016-02-12 株式会社半導体エネルギー研究所 半導体装置
JP2016054019A (ja) * 2014-09-03 2016-04-14 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP2016085782A (ja) * 2010-02-05 2016-05-19 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP2016118786A (ja) * 2009-01-22 2016-06-30 株式会社半導体エネルギー研究所 半導体装置
JP2016186664A (ja) * 2009-02-09 2016-10-27 三菱電機株式会社 電気光学装置
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2017182868A (ja) * 2009-03-26 2017-10-05 株式会社半導体エネルギー研究所 シフトレジスタ及び半導体装置
JP2017187782A (ja) * 2008-11-13 2017-10-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2017188688A (ja) * 2008-06-17 2017-10-12 株式会社半導体エネルギー研究所 トランジスタ及び半導体装置
JP2017204645A (ja) * 2008-10-24 2017-11-16 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2018081310A (ja) * 2009-10-09 2018-05-24 株式会社半導体エネルギー研究所 半導体装置
JP2018088552A (ja) * 2011-10-07 2018-06-07 株式会社半導体エネルギー研究所 半導体装置
KR101868065B1 (ko) * 2008-11-14 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
JP2018534715A (ja) * 2015-09-17 2018-11-22 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． シフトレジスタおよびその駆動方法、ゲート駆動回路と表示装置
JP2019013001A (ja) * 2009-09-10 2019-01-24 株式会社半導体エネルギー研究所 半導体装置
US10205452B2 (en) 2014-09-30 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, semiconductor device, electronic component, and electronic device
JP2019106230A (ja) * 2011-12-05 2019-06-27 株式会社半導体エネルギー研究所 半導体装置
JP2020035879A (ja) * 2018-08-29 2020-03-05 富士ゼロックス株式会社 発光装置、光計測装置、画像形成装置及び発光デバイス
JP2020061581A (ja) * 2010-08-27 2020-04-16 株式会社半導体エネルギー研究所 半導体装置
WO2020230260A1 (ja) * 2019-05-14 2020-11-19 シャープ株式会社 表示装置およびその駆動方法
JP2021099518A (ja) * 2009-10-16 2021-07-01 株式会社半導体エネルギー研究所 表示装置
JP2021122056A (ja) * 2008-12-26 2021-08-26 株式会社半導体エネルギー研究所 半導体装置
JP2021168394A (ja) * 2009-05-29 2021-10-21 株式会社半導体エネルギー研究所 半導体装置
JP2022019785A (ja) * 2009-03-27 2022-01-27 株式会社半導体エネルギー研究所 半導体装置
JP2022031884A (ja) * 2008-11-21 2022-02-22 株式会社半導体エネルギー研究所 表示装置
JP2022043140A (ja) * 2009-12-18 2022-03-15 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2022160412A (ja) * 2009-11-06 2022-10-19 株式会社半導体エネルギー研究所 半導体装置
US11824124B2 (en) 2008-09-01 2023-11-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device including transistor comprising oxide semiconductor
US11961842B2 (en) 2009-11-06 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
TWI651701B (zh) 2006-09-29 2019-02-21 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP6154445B2 (ja) * 2015-09-09 2017-06-28 株式会社半導体エネルギー研究所 表示装置
JP6298491B2 (ja) * 2016-05-31 2018-03-20 株式会社半導体エネルギー研究所 表示装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004157508A (ja) * 2002-06-10 2004-06-03 Samsung Electronics Co Ltd シフトレジスタ、該シフトレジスタを用いた液晶表示装置、及び液晶装置のスキャンライン駆動方法
JP2004274050A (ja) * 2003-03-04 2004-09-30 Samsung Electronics Co Ltd 非晶質−シリコン薄膜トランジスタとこれを有するシフトレジスタ。
JP2004334216A (ja) * 2003-05-06 2004-11-25 Samsung Electronics Co Ltd 表示装置
KR20050054333A (ko) * 2003-12-04 2005-06-10 엘지.필립스 엘시디 주식회사 쉬프트 레지스터와 그 구동방법
JP2005181969A (ja) * 2003-12-17 2005-07-07 Lg Phillips Lcd Co Ltd 液晶表示装置のゲート駆動装置及び方法
US20050264514A1 (en) * 2004-05-31 2005-12-01 Binn Kim Shift register
US20060044247A1 (en) * 2004-08-31 2006-03-02 Lg. Philips Lcd Co. Ltd. Built-in gate driver and display device having the same
JP2006080472A (ja) * 2004-09-09 2006-03-23 Samsung Electronics Co Ltd トランジスタ及びこれを有する表示装置
KR20060030697A (ko) * 2004-10-06 2006-04-11 엘지.필립스 엘시디 주식회사 오버랩 구동을 위한 액정표시장치용 쉬프트레지스터 및 그스테이지 회로
KR20060076991A (ko) * 2004-12-29 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치의 구동부
JP2006190437A (ja) * 2004-12-31 2006-07-20 Lg Philips Lcd Co Ltd シフトレジスタ及びその駆動方法
JP2006293299A (ja) * 2005-04-11 2006-10-26 Lg Philips Lcd Co Ltd ゲートドライバ、ゲートドライバの駆動方法およびこれを備えた表示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004157508A (ja) * 2002-06-10 2004-06-03 Samsung Electronics Co Ltd シフトレジスタ、該シフトレジスタを用いた液晶表示装置、及び液晶装置のスキャンライン駆動方法
JP2004274050A (ja) * 2003-03-04 2004-09-30 Samsung Electronics Co Ltd 非晶質−シリコン薄膜トランジスタとこれを有するシフトレジスタ。
JP2004334216A (ja) * 2003-05-06 2004-11-25 Samsung Electronics Co Ltd 表示装置
KR20050054333A (ko) * 2003-12-04 2005-06-10 엘지.필립스 엘시디 주식회사 쉬프트 레지스터와 그 구동방법
JP2005181969A (ja) * 2003-12-17 2005-07-07 Lg Phillips Lcd Co Ltd 液晶表示装置のゲート駆動装置及び方法
US20050264514A1 (en) * 2004-05-31 2005-12-01 Binn Kim Shift register
US20060044247A1 (en) * 2004-08-31 2006-03-02 Lg. Philips Lcd Co. Ltd. Built-in gate driver and display device having the same
JP2006080472A (ja) * 2004-09-09 2006-03-23 Samsung Electronics Co Ltd トランジスタ及びこれを有する表示装置
KR20060030697A (ko) * 2004-10-06 2006-04-11 엘지.필립스 엘시디 주식회사 오버랩 구동을 위한 액정표시장치용 쉬프트레지스터 및 그스테이지 회로
KR20060076991A (ko) * 2004-12-29 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치의 구동부
JP2006190437A (ja) * 2004-12-31 2006-07-20 Lg Philips Lcd Co Ltd シフトレジスタ及びその駆動方法
JP2006293299A (ja) * 2005-04-11 2006-10-26 Lg Philips Lcd Co Ltd ゲートドライバ、ゲートドライバの駆動方法およびこれを備えた表示装置

Cited By (218)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664388B2 (en) 2006-06-02 2023-05-30 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP2015179558A (ja) * 2006-06-02 2015-10-08 株式会社半導体エネルギー研究所 半導体装置
US11189647B2 (en) 2006-06-02 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US9954010B2 (en) 2006-06-02 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US9461071B2 (en) 2006-06-02 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US10304868B2 (en) 2006-06-02 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US10720452B2 (en) 2006-06-02 2020-07-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US10971103B2 (en) 2008-06-17 2021-04-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US10665195B2 (en) 2008-06-17 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US11455968B2 (en) 2008-06-17 2022-09-27 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP2017188688A (ja) * 2008-06-17 2017-10-12 株式会社半導体エネルギー研究所 トランジスタ及び半導体装置
US11620962B2 (en) 2008-06-17 2023-04-04 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US11837189B2 (en) 2008-06-17 2023-12-05 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US10121435B2 (en) 2008-06-17 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP2011129943A (ja) * 2008-07-31 2011-06-30 Semiconductor Energy Lab Co Ltd 半導体装置
US8729544B2 (en) 2008-07-31 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9087745B2 (en) 2008-07-31 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9111804B2 (en) 2008-07-31 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10937897B2 (en) 2008-07-31 2021-03-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2015179852A (ja) * 2008-08-08 2015-10-08 株式会社半導体エネルギー研究所 半導体装置
US11824124B2 (en) 2008-09-01 2023-11-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device including transistor comprising oxide semiconductor
US9570470B2 (en) 2008-10-03 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2010107976A (ja) * 2008-10-03 2010-05-13 Semiconductor Energy Lab Co Ltd 表示装置
US8674371B2 (en) 2008-10-03 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2010107977A (ja) * 2008-10-03 2010-05-13 Semiconductor Energy Lab Co Ltd 表示装置
JP2018186297A (ja) * 2008-10-03 2018-11-22 株式会社半導体エネルギー研究所 半導体装置
US10367006B2 (en) 2008-10-03 2019-07-30 Semiconductor Energy Laboratory Co., Ltd. Display Device
US9082688B2 (en) 2008-10-03 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2018022921A (ja) * 2008-10-24 2018-02-08 株式会社半導体エネルギー研究所 半導体装置
JP2021036585A (ja) * 2008-10-24 2021-03-04 株式会社半導体エネルギー研究所 半導体装置
US10170632B2 (en) 2008-10-24 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
US10153380B2 (en) 2008-10-24 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2019036734A (ja) * 2008-10-24 2019-03-07 株式会社半導体エネルギー研究所 半導体装置
US10763372B2 (en) 2008-10-24 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with dual and single gate structure transistors
JP2020074355A (ja) * 2008-10-24 2020-05-14 株式会社半導体エネルギー研究所 半導体装置
JP7274625B2 (ja) 2008-10-24 2023-05-16 株式会社半導体エネルギー研究所 半導体装置
JP2017204645A (ja) * 2008-10-24 2017-11-16 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US11563124B2 (en) 2008-10-24 2023-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including flip-flop circuit which includes transistors
JP2018085518A (ja) * 2008-10-24 2018-05-31 株式会社半導体エネルギー研究所 半導体装置
JP7390503B2 (ja) 2008-11-13 2023-12-01 株式会社半導体エネルギー研究所 半導体装置
JP2017187782A (ja) * 2008-11-13 2017-10-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2020145441A (ja) * 2008-11-13 2020-09-10 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2021064434A (ja) * 2008-11-14 2021-04-22 株式会社半導体エネルギー研究所 半導体装置
US11604391B2 (en) 2008-11-14 2023-03-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101868065B1 (ko) * 2008-11-14 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
JP2022044586A (ja) * 2008-11-14 2022-03-17 株式会社半導体エネルギー研究所 半導体装置
JP7224427B2 (ja) 2008-11-21 2023-02-17 株式会社半導体エネルギー研究所 表示装置
US11776967B2 (en) 2008-11-21 2023-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2022031884A (ja) * 2008-11-21 2022-02-22 株式会社半導体エネルギー研究所 表示装置
US11817506B2 (en) 2008-12-26 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2021122056A (ja) * 2008-12-26 2021-08-26 株式会社半導体エネルギー研究所 半導体装置
KR101649859B1 (ko) 2009-01-16 2016-08-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR101563918B1 (ko) * 2009-01-16 2015-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014112230A (ja) * 2009-01-16 2014-06-19 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
US11151953B2 (en) 2009-01-16 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
US8736539B2 (en) 2009-01-16 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
US10741138B2 (en) 2009-01-16 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
US11468857B2 (en) 2009-01-16 2022-10-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
JP2023134485A (ja) * 2009-01-16 2023-09-27 株式会社半導体エネルギー研究所 半導体装置
US10332610B2 (en) 2009-01-16 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
US11735133B2 (en) 2009-01-16 2023-08-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
JP2014014079A (ja) * 2009-01-16 2014-01-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2017083881A (ja) * 2009-01-16 2017-05-18 株式会社半導体エネルギー研究所 表示装置
KR20150013100A (ko) * 2009-01-16 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10896633B2 (en) 2009-01-22 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
US10878736B2 (en) 2009-01-22 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
JP2016118786A (ja) * 2009-01-22 2016-06-30 株式会社半導体エネルギー研究所 半導体装置
US9741309B2 (en) 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
US11551596B2 (en) 2009-01-22 2023-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
JP2016186664A (ja) * 2009-02-09 2016-10-27 三菱電機株式会社 電気光学装置
JP2015181083A (ja) * 2009-02-12 2015-10-15 株式会社半導体エネルギー研究所 駆動回路
JP2017182868A (ja) * 2009-03-26 2017-10-05 株式会社半導体エネルギー研究所 シフトレジスタ及び半導体装置
US10460690B2 (en) 2009-03-26 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
JP2020112809A (ja) * 2009-03-26 2020-07-27 株式会社半導体エネルギー研究所 半導体装置
US11114054B2 (en) 2009-03-26 2021-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2022040142A (ja) * 2009-03-26 2022-03-10 株式会社半導体エネルギー研究所 半導体装置
US11916150B2 (en) 2009-03-27 2024-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2022019785A (ja) * 2009-03-27 2022-01-27 株式会社半導体エネルギー研究所 半導体装置
JP7153785B2 (ja) 2009-03-27 2022-10-14 株式会社半導体エネルギー研究所 半導体装置
US11575049B2 (en) 2009-03-27 2023-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011004393A (ja) * 2009-05-21 2011-01-06 Semiconductor Energy Lab Co Ltd 電子回路、表示装置、及び電子機器、並びに電子回路の駆動方法。
US8872745B2 (en) 2009-05-21 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit, display device, electronic device, and method for driving electronic circuit
US9257085B2 (en) 2009-05-21 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit, display device, electronic device, and method for driving electronic circuit
JP2021168394A (ja) * 2009-05-29 2021-10-21 株式会社半導体エネルギー研究所 半導体装置
JP7154348B2 (ja) 2009-05-29 2022-10-17 株式会社半導体エネルギー研究所 表示装置
JP2011044697A (ja) * 2009-07-18 2011-03-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101870460B1 (ko) * 2009-07-18 2018-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US8729550B2 (en) 2009-07-18 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8987048B2 (en) 2009-07-18 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20120049886A (ko) * 2009-07-18 2012-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US9184185B2 (en) 2009-07-18 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10672915B2 (en) 2009-09-04 2020-06-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US11626521B2 (en) 2009-09-04 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US8502225B2 (en) 2009-09-04 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US8957411B2 (en) 2009-09-04 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US11024747B2 (en) 2009-09-04 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
JP2011077512A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
US9431465B2 (en) 2009-09-04 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
JP2019013001A (ja) * 2009-09-10 2019-01-24 株式会社半導体エネルギー研究所 半導体装置
US10665612B2 (en) 2009-09-10 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US10622382B2 (en) 2009-09-10 2020-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US10902814B2 (en) 2009-09-16 2021-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
JP2019124945A (ja) * 2009-09-16 2019-07-25 株式会社半導体エネルギー研究所 半導体装置
US9368519B2 (en) 2009-09-16 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
US9934747B2 (en) 2009-09-16 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
US11545105B2 (en) 2009-09-16 2023-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
JP2011087286A (ja) * 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
US9830878B2 (en) 2009-09-16 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
US10446103B2 (en) 2009-09-16 2019-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
JP2015130665A (ja) * 2009-09-16 2015-07-16 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US10181304B2 (en) 2009-09-16 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
JP2017076451A (ja) * 2009-10-09 2017-04-20 株式会社半導体エネルギー研究所 半導体装置
JP2015122518A (ja) * 2009-10-09 2015-07-02 株式会社半導体エネルギー研究所 シフトレジスタ
TWI680462B (zh) * 2009-10-09 2019-12-21 日商半導體能源研究所股份有限公司 半導體裝置
JP2018081310A (ja) * 2009-10-09 2018-05-24 株式会社半導体エネルギー研究所 半導体装置
US9171640B2 (en) 2009-10-09 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device
US10181359B2 (en) 2009-10-09 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device
JP2011138595A (ja) * 2009-10-09 2011-07-14 Semiconductor Energy Lab Co Ltd シフトレジスタ及び表示装置
US11296120B2 (en) 2009-10-09 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device and driving method thereof
JP7065223B2 (ja) 2009-10-16 2022-05-11 株式会社半導体エネルギー研究所 表示装置
JP2021099518A (ja) * 2009-10-16 2021-07-01 株式会社半導体エネルギー研究所 表示装置
US11776968B2 (en) 2009-11-06 2023-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer
US10249647B2 (en) 2009-11-06 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device comprising oxide semiconductor layer
US10868046B2 (en) 2009-11-06 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device applying an oxide semiconductor
JP7427841B1 (ja) 2009-11-06 2024-02-05 株式会社半導体エネルギー研究所 半導体装置
JP2011119718A (ja) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US11961842B2 (en) 2009-11-06 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US11107838B2 (en) 2009-11-06 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Transistor comprising an oxide semiconductor
US9093544B2 (en) 2009-11-06 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11107840B2 (en) 2009-11-06 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device comprising an oxide semiconductor
US20210288079A1 (en) 2009-11-06 2021-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11710745B2 (en) 2009-11-06 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2022160412A (ja) * 2009-11-06 2022-10-19 株式会社半導体エネルギー研究所 半導体装置
JP2015122522A (ja) * 2009-12-11 2015-07-02 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US9349757B2 (en) 2009-12-11 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10854641B2 (en) 2009-12-11 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2016057636A (ja) * 2009-12-11 2016-04-21 株式会社半導体エネルギー研究所 半導体装置
US9735180B2 (en) 2009-12-11 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11961843B2 (en) 2009-12-11 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10002888B2 (en) 2009-12-11 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10600818B2 (en) 2009-12-11 2020-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10312267B2 (en) 2009-12-11 2019-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2022043140A (ja) * 2009-12-18 2022-03-15 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2021043459A (ja) * 2010-02-05 2021-03-18 株式会社半導体エネルギー研究所 半導体装置
JP7203073B2 (ja) 2010-02-05 2023-01-12 株式会社半導体エネルギー研究所 表示装置
JP2017168179A (ja) * 2010-02-05 2017-09-21 株式会社半導体エネルギー研究所 半導体装置
JP2016085782A (ja) * 2010-02-05 2016-05-19 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US10586505B2 (en) 2010-02-18 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2021192328A (ja) * 2010-02-18 2021-12-16 株式会社半導体エネルギー研究所 半導体装置
US11455969B2 (en) 2010-02-18 2022-09-27 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2016026367A (ja) * 2010-02-18 2016-02-12 株式会社半導体エネルギー研究所 半導体装置
JP7274536B2 (ja) 2010-02-18 2023-05-16 株式会社半導体エネルギー研究所 半導体装置
TWI701654B (zh) * 2010-02-18 2020-08-11 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
US10153303B2 (en) 2010-02-18 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2017208536A (ja) * 2010-02-18 2017-11-24 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US11170728B2 (en) 2010-02-18 2021-11-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11769462B2 (en) 2010-02-18 2023-09-26 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11222906B2 (en) 2010-02-23 2022-01-11 Semiconductor Energy Laboratory Co., Ltd. Display device, semiconductor device, and driving method thereof
JP2021039364A (ja) * 2010-02-23 2021-03-11 株式会社半導体エネルギー研究所 半導体装置
US11749685B2 (en) 2010-02-23 2023-09-05 Semiconductor Energy Laboratory Co., Ltd. Display device, semiconductor device, and driving method thereof
JP2015099629A (ja) * 2010-02-23 2015-05-28 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2019135786A (ja) * 2010-02-23 2019-08-15 株式会社半導体エネルギー研究所 半導体装置
JP2020052421A (ja) * 2010-02-23 2020-04-02 株式会社半導体エネルギー研究所 半導体装置
JP2020109717A (ja) * 2010-02-23 2020-07-16 株式会社半導体エネルギー研究所 半導体装置
JP2021002419A (ja) * 2010-02-23 2021-01-07 株式会社半導体エネルギー研究所 半導体装置
JP2015029112A (ja) * 2010-03-02 2015-02-12 株式会社半導体エネルギー研究所 半導体装置
US8693617B2 (en) 2010-03-02 2014-04-08 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP2011205630A (ja) * 2010-03-02 2011-10-13 Semiconductor Energy Lab Co Ltd パルス信号出力回路およびシフトレジスタ
US11942170B2 (en) 2010-03-02 2024-03-26 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP2012227959A (ja) * 2010-03-02 2012-11-15 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2013066234A (ja) * 2010-03-02 2013-04-11 Semiconductor Energy Lab Co Ltd 半導体装置、表示モジュール、及び電子機器
JP2013137855A (ja) * 2010-03-02 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体装置
US8576978B2 (en) 2010-03-02 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US11348653B2 (en) 2010-03-02 2022-05-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP2014232891A (ja) * 2010-03-02 2014-12-11 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2015035811A (ja) * 2010-03-02 2015-02-19 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2016096566A (ja) * 2010-03-02 2016-05-26 株式会社半導体エネルギー研究所 パルス出力回路
US9396812B2 (en) 2010-03-02 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
TWI595496B (zh) * 2010-03-02 2017-08-11 半導體能源研究所股份有限公司 脈衝訊號輸出電路及移位暫存器
US10340021B2 (en) 2010-03-02 2019-07-02 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
WO2011114569A1 (ja) * 2010-03-15 2011-09-22 シャープ株式会社 シフトレジスタ、走査信号線駆動回路、および表示装置
JP2012053454A (ja) * 2010-08-06 2012-03-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2020061581A (ja) * 2010-08-27 2020-04-16 株式会社半導体エネルギー研究所 半導体装置
JP2021073738A (ja) * 2010-08-27 2021-05-13 株式会社半導体エネルギー研究所 半導体装置
JP2012215743A (ja) * 2011-04-01 2012-11-08 Seiko Epson Corp 電気光学装置、及び電子機器
JP2012257203A (ja) * 2011-04-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
US11749365B2 (en) 2011-10-07 2023-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI770386B (zh) * 2011-10-07 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置
JP2018088552A (ja) * 2011-10-07 2018-06-07 株式会社半導体エネルギー研究所 半導体装置
JP2019201216A (ja) * 2011-10-07 2019-11-21 株式会社半導体エネルギー研究所 半導体装置
US10580508B2 (en) 2011-10-07 2020-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2019135781A (ja) * 2011-10-07 2019-08-15 株式会社半導体エネルギー研究所 半導体装置
JP6992209B1 (ja) 2011-10-07 2022-01-13 株式会社半導体エネルギー研究所 半導体装置
JP2022016432A (ja) * 2011-10-07 2022-01-21 株式会社半導体エネルギー研究所 半導体装置
JP2022051730A (ja) * 2011-10-07 2022-04-01 株式会社半導体エネルギー研究所 半導体装置
US10431318B2 (en) 2011-10-07 2019-10-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11133078B2 (en) 2011-10-07 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2021048395A (ja) * 2011-10-07 2021-03-25 株式会社半導体エネルギー研究所 半導体装置
JP2019106230A (ja) * 2011-12-05 2019-06-27 株式会社半導体エネルギー研究所 半導体装置
JP2015036819A (ja) * 2013-08-14 2015-02-23 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ表示板
US11380412B2 (en) 2014-09-03 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2016054019A (ja) * 2014-09-03 2016-04-14 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP7353443B2 (ja) 2014-09-03 2023-09-29 株式会社半導体エネルギー研究所 表示装置
US11011245B2 (en) 2014-09-03 2021-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2019160386A (ja) * 2014-09-03 2019-09-19 株式会社半導体エネルギー研究所 半導体装置
US11783906B2 (en) 2014-09-03 2023-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11955192B2 (en) 2014-09-03 2024-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2020155198A (ja) * 2014-09-03 2020-09-24 株式会社半導体エネルギー研究所 半導体装置
US10453865B2 (en) 2014-09-03 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10205452B2 (en) 2014-09-30 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, semiconductor device, electronic component, and electronic device
JP2018534715A (ja) * 2015-09-17 2018-11-22 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． シフトレジスタおよびその駆動方法、ゲート駆動回路と表示装置
JP2020035879A (ja) * 2018-08-29 2020-03-05 富士ゼロックス株式会社 発光装置、光計測装置、画像形成装置及び発光デバイス
JP7293589B2 (ja) 2018-08-29 2023-06-20 富士フイルムビジネスイノベーション株式会社 発光装置、光計測装置、画像形成装置及び発光デバイス
CN113785349B (zh) * 2019-05-14 2023-12-26 夏普株式会社 显示装置及其驱动方法
CN113785349A (zh) * 2019-05-14 2021-12-10 夏普株式会社 显示装置及其驱动方法
WO2020230260A1 (ja) * 2019-05-14 2020-11-19 シャープ株式会社 表示装置およびその駆動方法
US11741897B2 (en) 2019-05-14 2023-08-29 Sharp Kabushiki Kaisha Display device and method for driving same

Also Published As

Publication number Publication date
JP5468196B2 (ja) 2014-04-09

Similar Documents

Publication Publication Date Title
JP7336546B2 (ja) 半導体装置
JP5468196B2 (ja) 半導体装置、表示装置及び液晶表示装置
TWI585731B (zh) 半導體裝置
TWI831616B (zh) 半導體裝置
TWI834568B (zh) 半導體裝置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140129

R150 Certificate of patent or registration of utility model

Ref document number: 5468196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees