TW201610972A - 液晶顯示裝置及具有此液晶顯示裝置之電子設備 - Google Patents

液晶顯示裝置及具有此液晶顯示裝置之電子設備 Download PDF

Info

Publication number
TW201610972A
TW201610972A TW104139926A TW104139926A TW201610972A TW 201610972 A TW201610972 A TW 201610972A TW 104139926 A TW104139926 A TW 104139926A TW 104139926 A TW104139926 A TW 104139926A TW 201610972 A TW201610972 A TW 201610972A
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
circuit
transistor
insulating layer
Prior art date
Application number
TW104139926A
Other languages
English (en)
Other versions
TWI604428B (zh
Inventor
山崎舜平
小山潤
三宅博之
津吹將志
野田耕生
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201610972A publication Critical patent/TW201610972A/zh
Application granted granted Critical
Publication of TWI604428B publication Critical patent/TWI604428B/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/10Special adaptations of display systems for operation with variable images
    • G09G2320/103Detection of image changes, e.g. determination of an index representative of the image change
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/022Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/027Arrangements or methods related to powering off a display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18Timing circuits for raster scan displays

Abstract

液晶顯示裝置包括:驅動器電路部;像素部;信號產生電路,用以產生用來驅動該驅動器電路部之控制信號及被供應至該像素部的影像信號;記憶體電路;比較電路,用以在被儲存以供該記憶體電路中之個別框週期用的影像信號之中,偵測一系列框週期用之影像信號的差異;選擇電路,當在該比較電路中偵測到該差異時,該選擇電路選擇及輸出用以該系列框週期的影像信號;及顯示控制電路,當在該比較電路中偵測到該差異時,該顯示控制電路將自該選擇電路所輸出之控制信號及該等影像信號供應至該驅動器電路部,且當在該比較電路中並未偵測到該差異時,該顯示控制電路停止將該控制信號供應至該驅動器電路部。

Description

液晶顯示裝置及具有此液晶顯示裝置之電子設備
本發明係有關液晶顯示裝置。本發明係有關具有該等液晶顯示裝置之電子設備。
形成在平板(諸如,玻璃基板)之上的薄膜電晶體已使用非結晶矽、多晶矽等來予以製成,如同典型上在液晶顯示裝置中所見。使用非結晶矽所製成之薄膜電晶體具有低場效應移動率,但能被形成在大型玻璃基板之上。在另一方面,使用結晶矽所製成之薄膜電晶體具有高場效應移動率,但由於諸如雷射降溫之結晶步驟,此一電晶體不須適合用以形成於大型玻璃基板之上。
由於該前文,已注意到一種技術,薄膜電晶體係藉由此技術使用氧化物半導體來予以製成,且此種電晶體被應用至電子裝置或光學裝置。譬如,專利文件1揭示一種技術,薄膜電晶體係藉由此技術,使用氧化鋅或In-Ga-Zn-O基氧化物半導體當作氧化物半導體膜來予以製成,且此種電晶體被使用作為譬如液晶顯示裝置之切換元件。
〔參考〕
專利文件1:日本發表專利申請案第2006-165528號
據說薄膜電晶體被使用來形成通道區域,其中,被使用來形成通道區域之氧化物半導體比使用非結晶矽的薄膜電晶體達成更高之場效應移動率。包括此一使用氧化物半導體之薄膜電晶體的像素被期待應用至諸如液晶顯示裝置之顯示裝置。
液晶顯示裝置中所包括之每一個像素係設有儲存電容器,在該儲存電容器中保持用以控制液晶元件之方位的電壓。薄膜電晶體之斷態漏電流(在下文中稱為斷開狀態電流)為決定該保持電容之數量的因素。當靜止影像等被顯示時,導致用以保持該儲存電容器中之電壓的週期之增加的斷開狀態電流之減少對於電力消耗之減少係重要的。
再者,當靜止影像等被顯示時,除了低電力消耗以外,對於製造該顯示裝置的顯示裝置之附加價值的增強而使得移動影像可被顯示為重要的。因此,重要的是不論影像是否為靜止影像或移動影像被決定及顯示係藉由靜止影像及移動影像間之切換而被施行,以致當靜止影像被顯示時,電力消耗係藉由減少該電力消耗而被進一步減少。
注意,於此說明書中,當薄膜電晶體係處於關閉狀態(亦被稱為非導通狀態)時,斷開狀態電流為流動於源極與汲極間之電流。於n通道薄膜電晶體之情況中(譬如, 具有大約0伏特(V)至2V之閾電壓),當負電壓被施加於閘極及源極之間時,該斷開狀態電流意指流動於源極與汲極間之電流。
再者,於具有較高之附加價值的液晶顯示裝置中,諸如3D顯示或4k2k顯示,每個像素之面積被期待為小的,且該孔徑比需要被改善。重要的是減少該儲存電容器之面積,以便改善該孔徑比。據此,薄膜電晶體之斷開狀態電流需要被減少。
由於該前文,本發明的一個實施例之目的為提供具有減少的電力消耗之液晶顯示裝置,其中,使用氧化物半導體的薄膜電晶體之斷開狀態電流係減少於像素中。
本發明的一個實施例為液晶顯示裝置,包括:顯示面板,其包括驅動器電路部及像素部,其中,包含使用氧化物半導體之半導體層的電晶體被設置於每一個像素中;信號產生電路,用以產生用來驅動該驅動器電路部之控制信號及被供應至該像素部的影像信號;記憶體電路,用以儲存供每一個框週期用之影像信號;比較電路,用以在被儲存以供該記憶體電路中之個別框週期用的影像信號之中,偵測一系列框週期用之影像信號的差異;選擇電路,當在該比較電路中偵測到該差異時,該選擇電路選擇及輸出用於該系列框週期的影像信號;及顯示控制電路,當在該比較電路中偵測到該差異時,該顯示控制電路將自該選擇電路所輸出之該控制信號及該等影像信號供應至該驅動器電路部,且當在該比較電路中並未偵測到該差異時,該顯示 控制電路停止將該控制信號供應至該驅動器電路部。
該液晶顯示裝置中之控制信號可為高電源電位、低電源電位、時鐘信號、開始脈衝信號、或重置信號之任一者。
該液晶顯示裝置中之氧化物半導體可具有1x1016/立方公分或更少之氫濃度,而該氫濃度係藉由二次離子質譜儀來予以偵測。
該液晶顯示裝置中之氧化物半導體可具有少於1x1014/立方公分之載子密度。
按照本發明,於包括使用氧化物半導體之薄膜電晶體的像素中,該關閉狀態電流可被減少。因此,用以保持儲存電容器中之電壓的週期能被延長,以致液晶顯示裝置可被提供,其中,當靜止影像等被顯示時可減少該電力消耗。再者,該孔徑比可被改善,以致包括高畫質顯示部之液晶顯示裝置能被提供。
再者,不只顯示靜止影像、同時也顯示移動影像之顯示裝置能被提供,以致該顯示裝置之附加價值可被增強。不論影像是否為靜止影像或移動影像被決定,且顯示係藉由靜止影像及移動影像間之切換來予以施行,以致當顯示靜止影像時之電力消耗可被減少。
1000‧‧‧液晶顯示裝置
1001‧‧‧顯示面板
1002‧‧‧信號產生電路
1003‧‧‧記憶體電路
1004‧‧‧比較部
1005‧‧‧選擇電路
1006‧‧‧顯示控制電路
1007‧‧‧驅動電路部
1008‧‧‧像素部
1010‧‧‧訊框記憶體
1009A‧‧‧閘極線驅動電路
1009B‧‧‧信號線驅動電路
圖1係一圖解,顯示液晶顯示裝置之方塊圖的範例;圖2A至2C係圖解,顯示驅動電路的範例; 圖3係驅動電路之時序圖;圖4A至4C係圖解,顯示驅動電路的範例;圖5A及5B說明薄膜電晶體;圖6A至6E說明用以製造薄膜電晶體之方法;圖7A及7B說明薄膜電晶體;圖8A至8E說明用以製造薄膜電晶體之方法;圖9A及9B之每一個說明薄膜電晶體;圖10A至10E說明用以製造薄膜電晶體之方法;圖11A至11E說明用以製造薄膜電晶體之方法;圖12A至12D說明用以製造薄膜電晶體之方法;圖13A至13D說明用以製造薄膜電晶體之方法;圖14說明薄膜電晶體;圖15A至15C說明液晶面板;圖16A至16C之每一個說明電子設備;圖17A至17C之每一個說明電子設備;圖18A及18B說明顯示面板及薄膜電晶體;圖19係用以敘述實施例13之圖解;圖20A及20B係用以敘述實施例13之圖解;圖21A及21B係用以敘述實施例13之圖解;圖22係用以敘述實施例13之圖解;圖23係用以敘述實施例14之曲線圖;圖24A及24B係用以敘述實施例14之照片;圖25A及25B係用以敘述實施例14之曲線圖;圖26A至26D係用以敘述實施例1之圖解; 圖27係用以敘述範例1之照片;圖28係用以敘述範例1之曲線圖;圖29係用以敘述範例2之照片;圖30係用以敘述範例2之曲線圖;圖31係用以敘述範例3之照片;圖32係用以敘述範例3之曲線圖;圖33係用以敘述範例4之照片;圖34係用以敘述範例5之圖解。
在下文中,本發明之實施例及範例將參考所附圖面而被敘述。然而,那些熟諳此技藝者輕易地了解在本文中所揭示之模式及細節可被以各種方式來修改,而不會自本發明之精神及範圍脫離。因此,本發明不被解釋為受限於該等實施例及範例之敘述。注意,於本發明之下面敘述結構中,遍及該等圖面之相同的部份被標以相同之參考數字。
注意,為簡單起見,於一些情況中,該等實施例中之圖面等中所說明的每一個結構之尺寸、一層或區域的厚度被誇大。因此,本發明之實施例不被限制於此一比例。
於此說明書中,諸如“第一”、“第二”、及“第三”之序數被使用,以便避免零組件之中的混亂,且該等術語不在數字上限制該等零組件。
(實施例1)
於此實施例中,顯示裝置之方塊圖與驅動電路中之操作的停止順序及開始順序被敘述。首先,顯示裝置之方塊圖係使用圖1而被敘述。
在實施例1中所敘述之液晶顯示裝置1000包括顯示面板1001、信號產生電路1002、記憶體電路1003、比較電路1004、選擇電路1005、及顯示控制電路1006。
該顯示面板1001包括譬如驅動電路部1007及像素部1008。閘極線驅動電路1009A及信號線驅動電路1009B被包括,該等電路為用以驅動包括複數個像素之像素部1008的驅動電路。該閘極線驅動電路1009A、該信號線驅動電路1009B、及該像素部1008可為使用電晶體所形成,該等電晶體係形成在一個基板之上。
該閘極線驅動電路1009A、該信號線驅動電路1009B、及該像素部1008可使用n通道電晶體來予以形成,在該等n通道電晶體之每一個中使用氧化物半導體而形成半導體層。該閘極線驅動電路1009A及/或該信號線驅動電路1009B可被形成在與該像素部相同的基板、或不同的基板之上。
當作該像素部1008中之顯示方法,循序方法、交織方法等能被採用。在色彩顯示之時,該像素中所控制之色彩成份不被限制於R、G、及B之三個色彩(R、G、及B分別對應於紅色、綠色、及藍色);譬如,R、G、B、及W(W對應於白色),或R、G、B、及黃色、青藍色、洋紅色等等的一或多個能被採用。再者,顯示區域之尺寸可 視該等色彩成份之個別點而為不同的。本發明不被限制於對用於色彩顯示之顯示裝置的應用,同時亦可被應用於單色顯示之顯示裝置。
其次,用作為閘極線驅動電路1009A、信號線驅動電路1009B、及該像素部1008的任一者中所包括之電晶體的半導體層,氧化物半導體層被敘述。
至於此實施例中所使用之氧化物半導體,氫係以1x1016/立方公分或更少而被包含於該氧化物半導體中,且被包含於該氧化物半導體中之氫被去除。氧化物半導體膜具有少於1x1014/立方公分之載子密度減少較佳為等於或少於1x1012/立方公分,且被使用來形成薄膜電晶體之通道區域。於此說明書中,具有少於1x1012/立方公分之載子密度的氧化物半導體被稱為本質(I型)氧化物半導體,且具有等於或大於1x1012/立方公分、但等於或少於1x1014/立方公分之載子密度的氧化物半導體被稱為實質上本質氧化物半導體。於此說明書中,該氧化物半導體層中之氫的濃度係藉由二次離子質譜儀(SIMS)來予以測量。
於該氧化物半導體之能帶隙為2電子伏特(eV)或更多、較佳為2.5eV或更多,更佳為3eV或更多之情況中,藉由熱激發所造成的載子之數目係可忽略的。因此,可具有施體之作用的諸如氫之雜質被儘可能多地減少,以致該載子密度係少於1x1014/立方公分,較佳係等於或少於1x1012/立方公分。亦即,該氧化物半導體層之載子密 度係儘可能多地減少,以便非常地接近零。
此一藉由自該氧化物半導體儘可能多地去除氫而被高度純化的氧化物半導體被使用於該薄膜電晶體之通道形成區域,藉此該汲極電流在1V至10V的範圍中之汲極電壓及-5V至-20V的範圍中之閘極電壓係等於或少於1x10-13安培(A),甚至當該通道寬度為10毫米時。
於顯示裝置係使用此一薄膜電晶體來予以製成之情況中,該薄膜電晶體之斷開狀態電流係非常地小,該滲漏電流被減少,以致用以保持顯示資料之週期能被延長。
特別是,於包括具有10微米之通道寬度的上述氧化物半導體層之電晶體中,每微米之通道寬度的斷開狀態電流可為等於或少於10aA/微米(1x10-17A/微米),且進一步可為等於或少於1aA/微米(1x10-18A/微米)。此一斷開狀態電流非常小之電晶體被使用作為該閘極線驅動電路1009A、該信號線驅動電路1009B、及該像素部1008之任一者中所包括的電晶體,藉此諸如視頻信號之電信號的保持時間能被增加。因為該保持時間能被增加,譬如,在視頻信號的寫入之後的保持時間被設定至10秒或更多,較佳為30秒或更多,更佳為一分鐘或更多及少於十分鐘。藉由增加該保持時間,該等寫入時序間之間隔可被增加,以致電力消耗可被進一步抑制。
對電晶體中之斷開狀態電流的流動之電阻可被稱為該斷開狀態電阻率。當該電晶體為關閉時,該斷開狀態電阻率為通道形成區域之電阻率,其可自該斷開狀態電流而被 計算出。
特別是,當該電晶體關閉時之電阻(關閉狀態電阻R)可使用歐姆定律由該斷開狀態電流及該汲極電壓計算,這導致能使用公式ρ=RA/L(R為該斷開狀態電阻)由該通道形成區域之剖面積A與該通道形成區域的長度L計算之斷開狀態電阻率ρ(其對應於源極電極與汲極電極間之距離)。
該剖面積A能被由A=dW計算,其中,該通道形成區域之厚度為d,且該通道寬度為W。該通道形成區域之長度L為該通道長度L。以此方式,該斷開狀態電阻率可自該斷開狀態電流被計算出。
於此實施例中,包括該氧化物半導體層的電晶體之斷開狀態電阻率較佳為1x109歐姆.米或更多,更佳為1x1010歐姆.米或更多。
在另一方面,譬如,於使用低溫多晶矽的電晶體之情況中,設計等係假設該斷開狀態電流為大約1x10-12A/微米來施行。因此,當該等保持電容係彼此相等(大約0.1pF)時,於包括該氧化物半導體之電晶體中,該電壓之保持週期能被延長至與使用低溫多晶矽的電晶體之大約105倍長的週期。再者,於使用非結晶矽的電晶體之情況中,每微米通道寬度之斷開狀態電流為1x10-13A/微米或更多。因此,當該等保持電容係彼此相等(大約0.1pF)時,於包括具有高純度之氧化物半導體的電晶體中,該電壓之保持週期能被延長至與使用低溫多晶矽的電晶體之週 期104倍或更多一樣長的週期。
譬如,於使用低溫多晶矽之使用該電晶體的像素之情況中,影像顯示通常係以每秒60訊框(每訊框達16毫秒)而施行。同理可被應用至靜止影像顯示之情況,且這是因為如果該比率被減少(寫入時序間之間隔被增加),該像素之電壓被減少,這不利地影響該影像顯示。在另一方面,於使用包括該氧化物半導體層的上述電晶體之情況中,每信號寫入之保持週期能被延長至1600秒,因為該斷開狀態電流係小的,其為使用低溫多晶矽之電晶體的大約105倍長。
以此方式,靜止影像顯示能甚至藉由視頻信號之更少頻率的寫入在顯示部上施行。因為該保持週期能被延長,施行信號之寫入的頻率能被減少,尤其當靜止影像被顯示時。譬如,在靜止影像的顯示週期中之信號寫入的次數可為一或n(n為大於或等於2及少於或等於103)。因此,顯示裝置之低電力消耗能被達成。
大致上,每一個像素係設有由一對電極及絕緣層所形成之儲存電容器,該絕緣層被提供作為該對電極間之電介體。該儲存電容器之尺寸可考慮每一個像素中所提供之電晶體的斷開狀態電流等而被設定。於此實施例中,因為包括高純度氧化物半導體層之電晶體被使用作為每一個像素中所提供之電晶體,相對於每一個像素之液晶電容具有少於或等於1/3,較佳為少於或等於1/5之電容的儲存電容器係充分地被提供。
於包括該高純度氧化物半導體層之上述電晶體中,特別是當靜止影像被顯示時,因為該保持週期可為長的,信號寫入之頻率能被極度地減少。因此,例如於顯示靜止影像中,信號寫入至像素之次數能被減少,該靜止影像涉及更少頻率之顯示切換,以致低電力消耗能被達成。
於顯示靜止影像中,如適當的話,考慮於該保持週期期間施加至液晶元件之電壓的保持比率,再新操作能被施行。譬如,該再新操作能在當該儲存電容器中之電壓相對於電壓之值(初始值)達到預定位準時的時間被施行,該時間剛好在該信號寫入該液晶元件的像素電極之後。較佳的是設定該電壓之預定位準,使得相對於該最初值之閃爍不被感測。特別是,較佳的是每一次該電壓達到少於該最初值達10%,更佳為3%之電壓時,施行該再新操作(再寫入)。
於顯示靜止影像之保持週期中,對置電極(亦被稱為共用電極)可被造成在該浮動狀態中。特別是,開關可被提供於供應共用電位至該對置電極的電源及該對置電極之間,該開關被打開,以於寫入週期中自該電源至該對置電極而供應該共用電位,而後,該開關被關掉,以於該保持週期中造成該對置電極於該浮動狀態中。較佳的是使用包括該上述高純度氧化物半導體層當作該開關之電晶體。
該信號產生電路1002為一電路,用以產生驅動該閘極線驅動電路1009A用之信號及用以驅動該信號線驅動電路1009B用之信號。該信號產生電路1002亦為一電路, 用以透過佈線輸出驅動該驅動電路部1007用之信號,且為一電路,用以透過佈線而輸出視頻信號(亦被稱為視頻電壓、視頻信號、或視頻資料)至該記憶體電路1003。換句話說,該信號產生電路1002為一電路,用以產生及輸出控制該驅動電路部1007用之控制信號、及即將被供應至該像素部1008之視頻信號。
特別是,該信號產生電路1002供應當作控制信號之高電源電位VDD及低電源電位VSS至該閘極線驅動電路1009A及該信號線驅動電路1009B、用於該閘極線驅動電路1009A之開始脈衝SP及鐘脈衝CK、及用於該信號線驅動電路1009B的開始脈衝SP與鐘脈衝CK。再者,該信號產生電路1002供應用以顯示移動影像或靜止影像之視頻信號資料至該記憶體電路1003。
移動影像意指藉由被時分成複數個訊框之複數個影像的快速切換而以人眼辨識為移動影像之影像。特別是,移動影像意指一系列的影像信號,其藉由每秒切換影像至少60次(60訊框)而以人眼被辨識為具有更少之閃爍的移動影像。該靜止影像意指在一系列的框週期中不會改變之影像信號,譬如,於該第n個訊框及第(n+1)個訊框中,不像移動影像,雖然被時分成複數個框週期之複數個影像被迅速地切換。
該信號產生電路1002可進一步產生另一信號,諸如影像信號或鎖定信號。該信號產生電路1002可輸出重置信號Res至該閘極線驅動電路1009A及/或該信號線驅動 電路1009B,用以停止每一個驅動電路之脈衝信號的輸出。每一個信號可包括複數個信號,諸如第一時鐘信號及第二時鐘信號。
該高電源電位VDD意指高於參考電位之電位,且該低電源電位VSS意指低於或等於該參考電位的電位。較佳的是該高電源電位及該低電源電位為與高到足以供該電晶體操作之電位一樣高的電位。
於很多情況中,該電壓意指給定電位及參考電位(例如,接地電位)間之電位差。據此,該電壓、該電位、及該電位差亦可被分別稱為電位、電壓、及電壓差。
在由該信號產生電路1002輸出至該記憶體電路1003之影像信號為類比信號之情況中,該類比信號可透過類比/數位轉換器等被轉換成數位信號,以被輸出至該記憶體電路1003。
該記憶體電路1003包括複數個訊框記憶體1010,用以儲存複數個訊框用之影像信號。該訊框記憶體可使用諸如動態隨機存取記憶體(DRAM)或靜態隨機存取記憶體(SRAM)之記憶體元件而被形成。
訊框記憶體1010之數目未特別受限制,只要用於每一個框週期之影像信號可被儲存。該等訊框記憶體1010之影像信號藉由該比較電路1004及該選擇電路1005被選擇性地讀出。
該比較電路1004為一電路,其選擇性地讀出該記憶體電路1003中所儲存之一系列框週期的影像信號、比較 該等影像信號、及偵測其差異。該系列框週期之影像於該差異係藉由該比較電路1004中之影像信號的比較所偵測到之情況中而被決定為移動影像,且於該差異係未藉由該比較電路1004中之影像信號的比較所偵測到之情況中被決定為靜止影像。亦即,不論一系列框週期中之影像信號是否為用以顯示移動影像的影像信號或用以顯示靜止影像的影像信號,藉由該比較電路1004中之差異的偵測所決定。藉由該比較所獲得之差異可被設定,以便當其係在預定位準之上時被決定為待偵測之差異。
該選擇電路1005包括複數個開關,諸如薄膜電晶體,且為一電路,當用以顯示移動影像之影像信號係藉由該比較電路1004中之差異偵測來予以決定時,該電路由儲存該等影像信號之訊框記憶體1010選擇該等影像信號,且輸出至該顯示控制電路1006。當在該比較電路1004中比較的一系列訊框間之影像信號的差異不被偵測時,該系列訊框中所顯示之影像為靜止影像,且在該情況下,該選擇電路1005可輸出該後一訊框之影像信號的no信號至該顯示控制電路1006。
該顯示控制電路1006為一電路,其在供應及停止供應該影像信號及該控制信號至該驅動電路部1007之間切換,該等信號諸如該高電源電位VDD、該低電源電位VSS、該開始脈衝SP、該鐘脈衝CK、及該重置信號Res。特別是,當影像係藉由該比較電路1004而被決定為移動影像時,亦即,一系列訊框中之影像信號的差異被偵 測,該等影像信號透過該顯示控制電路1006被自該選擇電路1005供應至該驅動電路部1007,且該等控制信號係透過該顯示控制電路1006而被供應至該驅動電路部1007。在另一方面,當影像係藉由該比較電路1004而被決定為靜止影像時,亦即,一系列訊框中之影像信號的差異未被偵測,該後面訊框之影像信號不被由該選擇電路1005所供應,以致該影像信號不透過該顯示控制電路1006而被供應至該驅動電路部1007,且該顯示控制電路1006停止供應該等控制信號至該驅動電路部1007。
注意,於該靜止影像被決定之情況中,當影像被假設為靜止影像之週期為短的時,在該控制信號之中,該高電源電位VDD及該低電源電位VSS之供應的停止不須被施行。這是因為由於該高電源電位VDD及該低電源電位VSS之供應的經常停止及開始的電力消耗之增加可被減少,其係較佳的。
較佳的是該等影像信號及該等控制信號之供應的停止係完全施行於該週期中,用以於該像素部1008中保持每一個像素中之影像信號,且該顯示控制電路1006之前供應的該等影像視頻信號及該等控制信號被再次供應,使得該影像信號被再次供應於每一個像素的保持週期之後。
任何信號之供應意指供應預定電位至佈線。任何信號之供應的停止意指該預定電位至該佈線之供應的停止,與至一被供應預定固定式電位之佈線,譬如被供應該低電源電位VSS之佈線的連接。任何信號之供應的停止亦意指 至供應預定電位的佈線之電連接的切斷,以造成浮動狀態。
如上面所述,於包括該氧化物半導體層之薄膜電晶體中,該斷開狀態電流能被減少到少於或等於1x10-12A/微米,以致該保持週期能被延長。據此,於此實施例中,當靜止影像被顯示時,協同效應被期待在電力消耗的減少中產生。
以此方式,影像信號被比較,以決定其影像是否為移動影像或靜止影像,且諸如時鐘信號或開始脈衝的控制信號之供應或供應的停止被選擇性地施行,藉此,電力消耗能被減少。
其次,該驅動電路部1007之閘極線驅動電路1009A及信號線驅動電路1009B的每一個中所包括之移位暫存器的結構之範例係使用圖2A至2C來做敘述。
圖2A所示之移位暫存器包括第一至第n個脈衝輸出電路10_1至10_N(N為3或更多之自然數)。來自第一佈線11之第一時鐘信號CK1、來自第二佈線12之第二時鐘信號CK2、來自第三佈線13之第三時鐘信號CK3、及來自第四佈線14之第四時鐘信號CK4被供應至圖2A中所示之移位暫存器的第一至第N個脈衝輸出電路10_1至10_N。來自第五佈線15之開始脈衝SP1(第一開始脈衝)被輸入至該第一脈衝輸出電路10_1。來自該先前級中之脈衝輸出電路的信號(該信號被稱為先前級信號OUT(n-1))(n為大於或等於2與小於或等於N之自然 數)被輸入至該第二或後續級中之第N個脈衝輸出電路10_N。在該第一脈衝輸出電路10_1之後二級的級中,來自該第三脈衝輸出電路10_3之信號被輸入至該第一脈衝輸出電路10_1;同理,在該第N個脈衝輸出電路10_N之後二級的級中,來自該第(N+2)個脈衝輸出電路10_(n+2)之信號(該信號被稱為後續級信號OUT(n+2))被輸入至該第N個脈衝輸出電路。以此方式,即將被輸入至該下一級及/或該二級之前的級之脈衝輸出電路的第一輸出信號(OUT(1)(SR)至OUT(N)(SR)之對應者)、及被輸入至另一電路等之第二輸出信號(OUT(1)至OUT(N)之對應者)係輸出自該等脈衝輸出電路的每一個。注意,如於圖2A中所示,該後續級信號OUT(n+2)不被輸入至該移位暫存器之最後二級;因此,當作一範例,第二開始脈衝SP2可被輸入至該移位暫存器之最後二級的其中之一者,且第三開始脈衝SP3可分別輸入至該移位暫存器之最後二級的其中之另一者。或者,信號可在內側產生以被輸入至其上。譬如,第(N+1)個脈衝輸出電路10(N+1)及第(N+2)個脈衝輸出電路10(N+2)可被提供,其不會促成脈衝輸出至該顯示部(此等電路亦被稱為虛擬級),且對應於該第二開始脈衝(SP2)及第三開始脈衝(SP3)之信號可在該等虛擬級中產生。
注意,該第一至該第四時鐘信號(CK1)至(CK4)之每一個係在恆定的循環於高位準信號及低位準信號之間 擺動的信號。該第一至該第四時鐘信號(CK1)至(CK4)被連續地延遲達1/4週期。於此實施例中,藉由使用該第一至第四時鐘信號(CK1)至(CK4),該脈衝輸出電路等之驅動的控制被施行。注意,該時鐘信號按照對其輸入該時鐘信號之驅動電路亦被稱為GCK或SCK;然而,於此實施例中藉由使用CK當作該時鐘信號來敘述之。
注意,當其被明確地敘述該“A及B被連接”時,A及B被電連接之情況、A及B在功能上被連接之情況、及A及B被直接地連接的情況被包括在其中。在此,A及B之每一個對應於一物體(例如,裝置、元件、電路、佈線、電極、端子、導電膜、或一層)。據此,其他連接關被包括,而不被限制於預定的連接關係,譬如,該等圖面及文字中所顯示之連接關係。
該第一至第N個脈衝輸出電路10_1至10_N之每一個包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26、及第二輸出端子27(見圖2B)。
該第一輸入端子21、該第二輸入端子22、及該第三輸入端子23被電連接至該第一至第四佈線11至14之任一者。譬如,於圖2A及2B中,該第一脈衝輸出電路10_1之第一輸入端子21係電連接至該第一佈線11,該第一脈衝輸出電路10_1的第二輸入端子22係電連接至該第二佈線12,且該第一脈衝輸出電路10_1的第三輸入端子 23係電連接至該第三佈線13。此外,該第二脈衝輸出電路10_2之第一輸入端子21係電連接至該第二佈線12,該第二脈衝輸出電路10_2的第二輸入端子22係電連接至該第三佈線13,且該第二脈衝輸出電路10_2的第三輸入端子23係電連接至該第四佈線14。
於圖2A及2B中,在該第一脈衝輸出電路10_1中,該第一開始脈衝SP1被輸入至該第四輸入端子24,後續級信號OUT(3)被輸入至該第五輸入端子25,該第一輸出信號OUT(1)(SR)係自該第一輸出端子26輸出,且該第二輸出信號OUT(1)係自該第二輸出端子27輸出。
其次,參考圖2C敘述該脈衝輸出電路之特定電路結構的範例。
於圖2C中,該第一電晶體31之第一端子係電連接至該電源線51,該第一電晶體31之第二端子係電連接至該第九電晶體39之第一端子,且該第一電晶體31之閘極電極係電連接至該第四輸入端子24。該第二電晶體32之第一端子係電連接至該電源線52,該第二電晶體32之第二端子係電連接至該第九電晶體39之第一端子,且該第二電晶體32之閘極電極係電連接至該第四電晶體34之閘極電極。該第三電晶體33之第一端子係電連接至該第一輸入端子21,且該第三電晶體33之第二端子係電連接至該第一輸出端子26。該第四電晶體34之第一端子係電連接至該電源線52,且該第四電晶體34之第二端子係電連接 至該第一輸出端子26。該第五電晶體35之第一端子係電連接至該電源線52,該第五電晶體35之第二端子係電連接至該第二電晶體32之閘極電極及該第四電晶體34之閘極電極,且該第五電晶體35之閘極電極係電連接至該第四輸入端子24。該第六電晶體36之第一端子係電連接至該電源線51,該第六電晶體36之第二端子係電連接至該第二電晶體32之閘極電極及該第四電晶體34之閘極電極,且該第六電晶體36之閘極電極係電連接至該第五輸入端子25。該第七電晶體37之第一端子係電連接至該電源線51,該第七電晶體37之第二端子係電連接至該第八電晶體38之第二端子,且該第七電晶體37之閘極電極係電連接至該第三輸入端子23。該第八電晶體38之第一端子係電連接至該第二電晶體32之閘極電極及該第四電晶體34之閘極電極,且該第八電晶體38之閘極電極係電連接至該第二輸入端子22。該第九電晶體39之第一端子係電連接至該第一電晶體31之第二端子及該第二電晶體32之第二端子,該第九電晶體39之第二端子係電連接至該第三電晶體33之閘極電極及該第十電晶體40之閘極電極,且該第九電晶體39之閘極電極係電連接至該電源線51。該第十電晶體40之第一端子係電連接至該第一輸入端子21,該第十電晶體40之第二端子係電連接至該第二輸入端子27,且該第十電晶體40之閘極電極係電連接至該第九電晶體39之第二端子。該第十一電晶體41之第一端子係電連接至該電源線52,該第十一電晶體41之第二 端子係電連接至該第二輸出端子27,且該第十一電晶體41之閘極電極係電連接至該第二電晶體32之閘極電極及該第四電晶體34之閘極電極。
於圖2C中,該第三電晶體33之閘極電極、該第十電晶體40之閘極電極、及該第九電晶體39之第二端子的連接點被稱為節點NA。此外,該第二電晶體32之閘極電極、該第四電晶體34之閘極電極、該第五電晶體35之第二端子、該第六電晶體36之第二端子、該第八電晶體38之第一端子、與該第十一電晶體41之閘極電極的連接點被稱為節點NB。
於圖2C中之脈衝輸出電路為該第一脈衝輸出電路10_1的情況中,該第一時鐘信號CK1被輸入至該第一輸入端子21,該第二時鐘信號CK2被輸入至該第二輸入端子22,該第三時鐘信號CK3被輸入至該第三輸入端子23,該開始脈衝SP被輸入至該第四輸入端子24,該後續級信號OUT(3)被輸入至該第五輸入端子25,該第一輸出信號OUT(1)(SR)係自該第一輸出端子26輸出,且該第二輸出信號OUT(1)係自該第二輸出端子27輸出。
圖3顯示包括圖2C所示之複數個脈衝輸出電路的移位暫存器之時序圖。於該移位暫存器為掃描線驅動電路之情況中,圖3中之週期61為垂直返馳週期,且週期62為閘極選擇週期。
在靜止影像及移動影像被顯示之情況中,被敘述作為 圖2A至2C及圖3中之範例而包括複數個n通道電晶體的驅動電路中之佈線的電位之供應或供應的停止之順序被敘述在下面。
首先,於該驅動電路部1007之操作被停止的情況中,該開始脈衝SP之供應係藉由該顯示控制電路1006來予以停止。其次,在該開始脈衝SP的供應被停止之後,每一個時鐘信號CK之供應係停止於脈衝輸出到達該移位暫存器的最後級之後。然後,該電源電壓之高電源電位VDD及低電源電位VSS的供應被停止(見圖26A)。於開始該驅動電路部1007之操作的情況中,首先,該顯示控制電路1006供應該電源電壓之高電源電位VDD及低電源電位VSS至該驅動電路部1007。然後,每一個時鐘信號CK被供應,而後,係開始該開始脈衝SP之供應(見圖26B)。
於圖2A至2C及圖3之敘述中,該重置信號Res未被供應至該驅動電路。供應該重置信號Res之結構被顯示及敘述在圖4A至4C中。
圖4A所示之移位暫存器包括第一至第N個脈衝輸出電路10_1至10_N(N為3或更多之自然數)。來自第一佈線11之第一時鐘信號CK1、來自第二佈線12之第二時鐘信號CK2、來自第三佈線13之第三時鐘信號CK3、及來自第四佈線14之第四時鐘信號CK4被供應至圖4A中所示之移位暫存器的第一至第N個脈衝輸出電路10_1至10_N。來自第五佈線15之開始脈衝SP1(第一開始脈 衝)被輸入至該第一脈衝輸出電路10_1。來自該先前級中之脈衝輸出電路的信號(該信號被稱為先前級信號OUT(n-1))(n為大於或等於2與小於或等於N之自然數)被輸入至該第二或後續級中之第N個脈衝輸出電路10_N。在該第一脈衝輸出電路10_1之後二級的級中,來自該第三脈衝輸出電路10_3之信號被輸入至該第一脈衝輸出電路10_1;同理,在該第N個脈衝輸出電路10_N之後二級的級中,來自該第(N+2)個脈衝輸出電路10_(N+2)之信號(該信號被稱為後續級信號OUT(n+2))被輸入至該第N個脈衝輸出電路。以此方式,即將被輸入至該下一級及/或該二級之前的級之脈衝輸出電路的第一輸出信號(OUT(1)(SR)至OUT(N)(SR)之對應者)、及被輸入至另一電路等之第二輸出信號(OUT(1)至OUT(N)之對應者)係自該等脈衝輸出電路之每一個輸出。至每一個級中之脈衝輸出電路,重置信號Res係自第六佈線16所供應。
圖4A至4C所示之脈衝輸出電路係與圖2A至2C所示之脈衝輸出電路不同,其中,用以供應該重置信號Res之第六佈線16被提供;其他部份係如圖2A至2C中所敘述。
該第一至第n個脈衝輸出電路10_1至10_N之每一個包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26、第二輸出端子27、及第六輸入端子28(見圖4B)。
該第一輸入端子21、該第二輸入端子22、及該第三輸入端子23被電連接至該第一至第四佈線11至14之任一者。譬如,於圖4A及4B中,該第一脈衝輸出電路10_1之第一輸入端子21係電連接至該第一佈線11,該第一脈衝輸出電路10_1的第二輸入端子22係電連接至該第二佈線12,且該第一脈衝輸出電路10_1的第三輸入端子23係電連接至該第三佈線13。此外,該第二脈衝輸出電路10_2之第一輸入端子21係電連接至該第二佈線12,該第二脈衝輸出電路10_2的第二輸入端子22係電連接至該第三佈線13,且該第二脈衝輸出電路10_2的第三輸入端子23係電連接至該第四佈線14。
於圖4A及4B中,在該第一脈衝輸出電路10_1中,該第一開始脈衝SP1被輸入至該第四輸入端子24,該後續級信號OUT(3)被輸入至該第五輸入端子25,該第一輸出信號OUT(1)(SR)係自該第一輸出端子26輸出,該第二輸出信號OUT(1)係自該第二輸出端子27輸出,且該重置信號Res係自該第六輸入端子28輸入。
其次,參考圖4C敘述該脈衝輸出電路之特定電路結構的範例。
於圖4C中,該第一電晶體31之第一端子係電連接至該電源線51,該第一電晶體31之第二端子係電連接至該第九電晶體39之第一端子,且該第一電晶體31之閘極電極係電連接至該第四輸入端子24。該第二電晶體32之第一端子係電連接至該電源線52,該第二電晶體32之第二 端子係電連接至該第九電晶體39之第一端子,且該第二電晶體32之閘極電極係電連接至該第四電晶體34之閘極電極。該第三電晶體33之第一端子係電連接至該第一輸入端子21,且該第三電晶體33之第二端子係電連接至該第一輸出端子26。該第四電晶體34之第一端子係電連接至該電源線52,且該第四電晶體34之第二端子係電連接至該第一輸出端子26。該第五電晶體35之第一端子係電連接至該電源線52,該第五電晶體35之第二端子係電連接至該第二電晶體32之閘極電極及該第四電晶體34之閘極電極,且該第五電晶體35之閘極電極係電連接至該第四輸入端子24。該第六電晶體36之第一端子係電連接至該電源線51,該第六電晶體36之第二端子係電連接至該第二電晶體32之閘極電極及該第四電晶體34之閘極電極,且該第六電晶體36之閘極電極係電連接至該第五輸入端子25。該第七電晶體37之第一端子係電連接至該電源線51,該第七電晶體37之第二端子係電連接至該第八電晶體38之第二端子,且該第七電晶體37之閘極電極係電連接至該第三輸入端子23。該第八電晶體38之第一端子係電連接至該第二電晶體32之閘極電極及該第四電晶體34之閘極電極,且該第八電晶體38之閘極電極係電連接至該第二輸入端子22。該第九電晶體39之第一端子係電連接至該第一電晶體31之第二端子及該第二電晶體32之第二端子,該第九電晶體39之第二端子係電連接至該第三電晶體33之閘極電極及該第十電晶體40之閘極電 極,且該第九電晶體39之閘極電極係電連接至該電源線51。該第十電晶體40之第一端子係電連接至該第一輸入端子21,該第十電晶體40之第二端子係電連接至該第二輸出端子27,且該第十電晶體40之閘極電極係電連接至該第九電晶體39之第二端子。該第十一電晶體41之第一端子係電連接至該電源線52,該第十一電晶體41之第二端子係電連接至該第二輸出端子27,且該第十一電晶體41之閘極電極係電連接至該第二電晶體32之閘極電極及該第四電晶體34之閘極電極。該第二電晶體32之閘極電極、該第四電晶體34之閘極電極、該第五電晶體35之第二端子、該第六電晶體36之第二端子、該第八電晶體38之第一端子、與該第十一電晶體41之閘極電極係電連接至用以供應該重置信號Res之佈線53。該重置信號Res為一信號,具有高電源電位位準之信號係藉由該重置信號而被供應至該第二電晶體32之閘極電極、該第四電晶體34之閘極電極、該第五電晶體35之第二端子、該第六電晶體36之第二端子、該第八電晶體38之第一端子、與該第十一電晶體41之閘極電極,以將來自該脈衝輸出電路之輸出減少至具有低電源電位位準之信號。
於圖4C中,該第三電晶體33之閘極電極、該第十電晶體40之閘極電極、及該第九電晶體39之第二端子的連接點被稱為節點NA。此外,該第二電晶體32之閘極電極、該第四電晶體34之閘極電極、該第五電晶體35之第二端子、該第六電晶體36之第二端子、該第八電晶體38 之第一端子、與該第十一電晶體41之閘極電極的連接點被稱為節點NB。
於圖4C中之脈衝輸出電路為該第一脈衝輸出電路10_1的情況中,該第一時鐘信號CK1被輸入至該第一輸入端子21,該第二時鐘信號CK2被輸入至該第二輸入端子22,該第三時鐘信號CK3被輸入至該第三輸入端子23,該開始脈衝SP被輸入至該第四輸入端子24,後續級信號OUT(3)係輸入至該第五輸入端子25,該第一輸出信號OUT(1)(SR)係自該第一輸出端子26輸出,該第二輸出信號OUT(1)係自該第二輸出端子27輸出,且該重置信號Res係自該第六輸入端子28輸入。
包括圖4C所示之複數個脈衝輸出電路的移位暫存器之時序圖係類似於圖2C、圖3所顯示者。
在靜止影像及移動影像被顯示之情況中,被敘述作為圖4A至4C中之範例而包括複數個n通道電晶體的驅動電路中之佈線的電位之供應或供應的停止之順序被敘述於下。
首先,於該驅動電路部1007之操作被停止的情況中,該開始脈衝SP之供應係藉由該顯示控制電路1006來予以停止。其次,在該開始脈衝SP的供應被停止之後,每一個時鐘信號CK之供應係停止於脈衝輸出到達該移位暫存器的最後級之後。然後,該重置信號Res被供應。其次,該電源電壓之高電源電位VDD及低電源電位VSS的供應被停止(見圖26C)。於開始該驅動電路部1007之 操作的情況中,首先,該顯示控制電路1006供應該電源電壓之高電源電位VDD及低電源電位VSS至該驅動電路部1007。然後,該重置信號Res被供應。其次,每一個時鐘信號CK被供應,而後,該開始脈衝SP之供應開始(見圖26D)。
除了圖2A至2C及圖3所示結構以外,如在圖4A至4C所敘述之結構係較佳的,因為由於靜止影像與移動影像間之切換等之時的信號延遲之故障能被減少,其中,該重置信號被供應。
於靜止影像被顯示之情況中,設在該驅動電路部中所包括的薄膜電晶體之上的共用電位電極可被由共用電位線切斷,而將被造成於該浮動狀態中。然後,在該靜止影像模式之後,於該驅動電路之操作再次開始的情況中,該共用電位電極被連接至該共用電位線。據此,該驅動電路部中之薄膜電晶體的故障能被防止。
圖18A說明具有此一結構之顯示面板1800,且圖18B為一視圖,用以敘述其剖面結構。該顯示面板1800包括驅動電路1802與1804及像素部1806。共用電位電極1808被提供,以便重疊該驅動電路1802。用以控制該共用電位電極1808及一共用電位端子1812間之連接/斷開的開關1810被設在其間。
該共用電位電極1808係設在該驅動電路的TFT 1803之上,如圖18B所示,藉此,屏蔽該TFT 1803免於靜電,以致防止閾電壓之變化或寄生通道之產生。
與該TFT 1803相同之結構能被使用作為該開關1810。此一元件有助於該顯示面板之操作的穩定作用,其中,該斷開狀態中之滲漏電流係非常小的。亦即,於靜止影像被顯示之情況中,甚至當該開關1803被關掉以造成該共用電位電極於該浮動狀態中時,該電位能被保持恆定。
以此方式,藉由使用該TFT來屏蔽該外部電場,而該TFT係使用具有寬廣能帶隙之氧化物半導體及提供該共用電位電極而被形成,靜止影像可被顯示,甚至在該驅動電路之操作被停止的狀態中。再者,如適當的話,按照該驅動電路之操作,藉由控制該共用電位電極的電位,該顯示面板之操作能被穩定化。
如上所述,藉由使用該薄膜電晶體之使用氧化物半導體的更少斷開狀態電流之特色,用於液晶顯示裝置,用以保持儲存電容器中之電壓的週期能被延長,且當靜止影像等被顯示時之電力消耗可被減少。再者,於靜止影像被顯示之情況中,藉由停止供應控制信號,電力消耗可被進一步減少。此外,靜止影像及移動影像能被切換,而不會故障。
實施例1能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。
(實施例2)
此實施例之薄膜電晶體及製造該薄膜電晶體之方法的 一個實施例係使用圖5A及5B與圖6A至6E來做敘述。
於實施例2中,可被應用至此說明書中所敘述之液晶顯示裝置的薄膜電晶體之範例將被敘述。實施例2中所敘述之薄膜電晶體410能被使用作為實施例1中所敘述之像素部1008的每一個像素中之薄膜電晶體。
圖5A說明該薄膜電晶體之平面式結構的範例,且圖5B說明其剖面結構之範例。圖5A及5B所示之薄膜電晶體410為頂部閘極薄膜電晶體。
圖5A為該頂部閘極薄膜電晶體410之平面視圖,且圖5B為沿著圖5A中之剖線C1-C2的剖面視圖。
該薄膜電晶體410在具有絕緣表面的基板400之上包括絕緣層407、氧化物半導體層412、源極與汲極電極層415a與415b、閘極絕緣層402、及閘極電極層411。佈線層414a及414b被提供為與該等源極和汲極電極層415a及415b相接觸,且分別電連接至其上。
該薄膜電晶體410被敘述為單閘極薄膜電晶體;當需要時,包括複數個通道形成區域之多閘極薄膜電晶體可被所形成。
用以在該基板400之上製造該薄膜電晶體410的製程係在下面參考圖6A至6E來做敘述。
在基板上無特別之限制,該基板能被使用作為具有絕緣表面之基板400,只要該基板對將稍後被施行之熱處理具有足夠的耐熱性。
當作該基板400,當稍後施行的熱處理之溫度為高 時,應變點高於或等於攝氏730度之玻璃基板可被使用。譬如,當作該玻璃基板之材料,諸如矽酸鋁玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃之玻璃材料被使用。注意,藉由包含比氧化硼較大數量之氧化鋇,更實用之耐熱玻璃基板能被形成。因此,較佳的是包含比B2O3較大數量之BaO的玻璃基板被使用。
注意,代替該上述之玻璃基板,使用絕緣體所形成之基板、諸如陶瓷基板、石英基板、或藍寶石基板可被使用當作該基板400。或者,結晶玻璃基板等可被使用。又或者,塑膠基板等能被使用。
首先,用作為基底膜之絕緣層407係形成在具有絕緣表面的基板400之上。較佳的是諸如氧化矽層、氮氧化矽層、氧化鋁層、或氮氧化鋁物層之氧化物絕緣層被使用作為與該氧化物半導體層接觸的絕緣層407。該絕緣層407能藉由電漿CVD方法、濺鍍方法等所形成。較佳的是藉由濺鍍方法形成該絕緣層407,以便避免在該絕緣層407中包含氫。
於此實施例中,氧化矽層係藉由濺鍍方法而被形成為該絕緣層407。該基板400被傳送進入一室,在其中去除氫及濕氣而包含高純度氧之濺鍍氣體被導入該室,且一標靶被使用,以致該氧化矽層係沈積在該基板400上當作該絕緣層407。該基板400可為在室溫或可被加熱。
譬如,氧化矽膜被形成如下:石英(較佳為夸脫)被使用作為該標靶;該基板溫度為攝氏108度;該標靶及該 基板間之距離(T-S距離)為60毫米;該壓力為0.4巴;該高頻功率為1.5千瓦;該氛圍為氧及氬(氧對氬之流速比率為25sccm:25sccm=1:1);及RF濺鍍方法被使用。於此實施例中,該氧化矽膜之厚度為100奈米。矽標靶可代替該石英(較佳為夸脫)被使用,以形成該氧化矽膜。當作濺鍍氣體,氧或氧及氬之混合氣體被使用於此實施例中。
在該種情況下,較佳的是在該絕緣層407之沈積中去除該室中之殘餘濕氣。這是為了防止該絕緣層407包含氫、氫氧基、或濕氣, 為了由該室去除殘餘濕氣,較佳使用吸附型真空泵。譬如,較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元,加入冷阱之渦輪增壓分子泵可被使用。於該室中,其中,排出係使用低溫泵來予以施行,譬如氫分子、包含氫原子之諸如水(H2O)等化合物被排出。據此,包括於該室中所形成的絕緣層407中之雜質的濃度能被減少。
較佳的是高純度氣體被使用作為沈積該絕緣層407用之濺鍍氣體,其中,諸如氫、水、氫氧基、或氫化物之雜質被去除至1ppm或更少,較佳為10ppb或更少。
濺鍍方法之範例包括RF濺鍍方法,其中,高頻電源被使用作為濺鍍電源;DC濺鍍方法,其中,DC電源被使用;及脈衝式DC濺鍍方法,其中,偏壓係以脈衝方式來予以施加。該RF濺鍍方法主要地被使用於絕緣膜被形成之情況中,且該DC濺鍍方法主要地被使用於金屬膜被形 成之情況中。
多標靶濺鍍設備可被使用,其中,由彼此不同的材料所形成之複數個標靶能被設定。以該多標靶濺鍍設備,不同材料之膜能被堆疊至形成在該相同一室中,或複數種材料可藉由放電同時沈積在該相同一室中。
或者,在該室內側設有磁鐵系統及用於磁電管濺鍍方法之濺鍍設備、或用於ECR濺鍍方法的濺鍍設備能被使用,在該ECR濺鍍方法中,使用微波所產生之電漿被使用,而不會使用輝光放電。
再者,當作使用濺鍍方法之沈積方法,能使用反應濺鍍方法,其中,標靶物質及濺鍍氣體成份在沈積期間互相起化學反應,以形成其薄的化合物膜;或偏壓濺鍍方法,其中,電壓係亦在沈積期間被施加至基板。
該絕緣層407可具有堆疊層結構;譬如,堆疊層結構可被使用,其中,諸如氮化矽層、氮化矽氧化物層、氮化鋁層、或氮化鋁氧化物層、及該上述氧化物絕緣層之氮化物絕緣層被依此順序堆疊在該基板400之上。
譬如,氮化矽層係藉由導入包含高純度氮的濺鍍氣體而被形成於該氧化矽層及該基板400之間,其中,氫及濕氣被去除及使用矽標靶。亦於該情況中,較佳的是於該氮化矽層之形成中去除該室中之殘餘濕氣,如同該氧化矽層之沈積的情況。
該基板可在該氮化矽層的膜沈積之時被加熱。
於該氮化矽層及該氧化矽層被堆疊以形成該絕緣層 407之情況中,該氮化矽層及該氧化矽層可被形成在具有相同矽標靶之同一室中。譬如,首先,包含氮之濺鍍氣體被導入,且被放置在該室內側之矽標靶被使用於形成該氮化矽層,而後,該濺鍍氣體被切換至包含氧之濺鍍氣體,且相同之矽標靶被使用於形成該氧化矽層。因為該氮化矽層及該氧化矽層可被連續地形成而不會暴露於空氣,諸如氫或濕氣之雜質能被防止吸附在該氮化矽層之表面上。
其次,氧化物半導體膜在該絕緣層407之上被形成達大於或等於2奈米及少於或等於200奈米之厚度。
為了該氧化物半導體膜儘量可能多地不包含諸如氫、氫氧基、及濕氣之雜質,較佳的是在該膜形成之前於該濺鍍設備之預先加熱室中預先加熱設有該絕緣層407之基板400,以致被吸附在該基板400上之諸如氫或濕氣的雜質被消除,且施行排出。當作提供於該預先加熱室中之排出單元,低溫泵係較佳的。此預先加熱步驟不須被施行。
注意,在該氧化物半導體膜係藉由濺鍍方法來予以形成之前,較佳的是施行反向濺鍍,其中,氬氣被導入及電漿被產生,以致在該絕緣層407的表面上之灰塵被去除。該反向濺鍍為一方法,電壓係藉由該方法以高頻電源於氬氛圍中被施加至基板側,以便在該基板側上產生電漿,而不會施加電壓至標靶側,以致表面被修改。代替該氬氛圍,氮氛圍、氦氛圍、氧氛圍等可被使用。
該氧化物半導體膜係藉由該濺鍍方法來予以形成。該氧化物半導體膜係使用In-Ga-Zn-O-基氧化物半導體膜、 In-Sn-Zn-O-基氧化物半導體膜、In-Al-Zn-O-基氧化物半導體膜、Sn-Ga-Zn-O-基氧化物半導體膜、Al-Ga-Zn-O-基氧化物半導體膜、Sn-Al-Zn-O-基氧化物半導體膜、In-Zn-O-基氧化物半導體膜、Sn-Zn-O-基氧化物半導體膜、Al-Zn-O-基氧化物半導體膜、In-O-基氧化物半導體膜、Sn-O-基氧化物半導體膜、或Zn-O-基氧化物半導體膜來予以形成。於此實施例中,該氧化物半導體膜係藉由使用In-Ga-Zn-O基氧化物半導體標靶之濺鍍方法來予以形成。特別是,具有In2O3:Ga2O3:ZnO=1:1:1〔莫耳比率〕(亦即,In:Ga:Zn=1:1:0.5〔原子比率〕)的成份比率之標靶被使用。或者,具有In:Ga:Zn=1:1:1〔原子比率〕或In:Ga:Zn=1:1:2〔原子比率〕的成份比率之標靶能被使用。在此實施例中,該氧化物半導體標靶之充填比率為等於或大於90%及等於或少於100%,較佳為等於或大於95%及等於或少於99.9%。以具有高充填比率的氧化物半導體標靶之使用,所沈積之氧化物半導體膜變成高密度。該濺鍍中之氛圍可為稀有氣體(典型上為氬)之氛圍、氧之氛圍、或稀有氣體及氧之混合氛圍。該標靶可包含在2重量百分比或更多及10重量百分比或更少之SiO2
較佳的是高純度氣體被使用作為該氧化物半導體膜之沈積用的濺鍍氣體,其中,諸如氫、水、氫氧基、或氫化物之雜質被去除達1ppm或更少,較佳為10ppb或更少。
該氧化物半導體膜係形成在該基板400之上如下:該 基板被固持在具有減少之壓力的室中,該室中之殘餘濕氣被去除,已去除氫及濕氣之濺鍍氣體被導入,且該上述標靶被使用。為了去除該室中之殘餘濕氣,較佳的是使用吸附型真空泵。譬如,較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元,加入冷阱之渦輪增壓分子泵可被使用。於該室中,其中,排出係使用低溫泵來予以施行,氫分子、包含氫原子之諸如水(H2O)的化合物、包含碳原子之化合物等被排出。據此,被包括於該室中所形成的氧化物半導體膜中之雜質的濃度能被減少。該基板可在該氧化物半導體膜的膜沈積之時被加熱。
當作該膜沈積條件之範例,以下之條件被採用:該基板之溫度為室溫;該基板及該標靶間之距離為110毫米;該壓力為0.4巴;該直流電(DC)功率為0.5千瓦;及該氛圍為氧及氬(氧對氬之流速比率為15sccm:30sccm)。較佳的是脈衝式直流電(DC)電源被使用,因為該膜沈積中所產生之粉末物質(亦被稱為微粒或灰塵)能被減少,且該膜厚度可被製成均勻的。該氧化物半導體膜大於或等於2奈米及少於或等於200奈米,較佳為大於或等於5奈米及少於或等於30奈米之厚度。注意,該氧化物半導體膜之適當厚度視其材料而變化;因此,如適當的話,該厚度可視材料而被決定。
其次,該氧化物半導體膜藉由第一微影步驟而被處理成該島形氧化物半導體層412(見圖6A)。用於形成該島形氧化物半導體層412之抗蝕劑遮罩可使用噴墨方法所形 成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩;因此,製造成本能被減少。
用於該氧化物半導體膜之蝕刻,濕式蝕刻及乾式蝕刻之任一者或兩者可被採用。
當作用於該乾式蝕刻之蝕刻氣體,較佳使用包含氯(氯基氣體,諸如氯氣(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、或四氯化碳(CCl4))之氣體。
或者,包含氟(氟基氣體,諸如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、或三氟甲烷(CHF3))之氣體;溴化氫(HBr);氧(O2);加入諸如氦(He)或氬(Ar)之稀有氣體的這些氣體之任一者;等能被使用。
當作該乾式蝕刻法,平行板RIE(反應離子蝕刻)方法或ICP(感應耦合電漿)蝕刻法能被使用。為了將該層蝕刻成所想要之形狀,如適當的話,調整該等蝕刻條件(施加至線圈形電極的電力之數量、施加至基板側上之電極的電力之數量、該基板側上之電極的溫度等)。
當作用於濕式蝕刻之蝕刻劑,磷酸、醋酸、及硝酸之混合溶液、氫氧化銨混合物(過氧化氫:氨:水=5:2:2)、氫氧化銨/過氧化氫混合物(31重量百分比之過氧化氫溶液:28重量百分比的氨溶液:水=5:2:2)等能被使用。ITO07N(藉由KANTO化學股份有限公司所產生)亦可被使用。
在該濕式蝕刻之後,該蝕刻劑係藉由清洗隨同該被蝕 刻掉之材料而被去除。包含該被去除的材料之蝕刻劑的不想要液體可被淨化,且被包含於該不想要液體中之材料可被再使用。該等資源可被有效率地使用,且藉由在該蝕刻之後由該不想要的液體收集及再使用諸如被包括於該氧化物半導體中之銦的材料,成本能被減少。
該等蝕刻條件(諸如,蝕刻劑、蝕刻時間、及溫度)視該材料而被適當地調整,以致該材料可被蝕刻成想要之形狀。
於此實施例中,該氧化物半導體膜係藉由濕式蝕刻法,使用藉由混合磷酸、醋酸、及硝酸所獲得之溶液而被處理成該島形氧化物半導體層412。
於此實施例中,第一熱處理係施行於該氧化物半導體層412上。當該基板400之應變點為低於或等於攝氏750度時,該第一熱處理之溫度為高於或等於攝氏400度及低於或等於攝氏750度,且高於或等於攝氏400度及低於該基板400之應變點。於此實施例中,該基板被放置於作為一種熱處理設備之電爐中,且熱處理係在攝氏450度於該氧化物半導體層上在氮氛圍中施行達一小時,而後,該溫度被減少至室溫,及水或氫被防止進入該氧化物半導體層,而不會暴露於空氣;因此,氧化物半導體層被獲得。該氧化物半導體層412可藉由該第一熱處理可被脫水或脫氫。
該熱處理設備不被限制於電爐,並可設有藉由來自諸如電阻加熱器等之加熱器的熱傳導或熱輻射加熱待處理之 物體的裝置。譬如,RTA(快速熱退火)設備,諸如GRTA(氣體快速熱退火)設備或LRTA(燈泡快速熱退火)設備能被使用。該LRTA設備係藉由光(電磁波)之輻射用以加熱待處理物體之設備,該光由諸如鹵素燈、金屬鹵化物燈、氙電弧燈、碳電弧燈、高壓鈉燈、或高壓水銀燈之燈泡所發射出。該GRTA設備為使用高溫氣體之熱處理用設備。當作該氣體,不會與即將藉由熱處理所處理之物體起反應的惰性氣體,諸如氮或諸如氬之稀有氣體被使用。
譬如,當作該第一熱處理,GRTA可被施行如下:該基板被傳送進入已加熱至攝氏650度至攝氏700度之高溫的惰性氣體中,被加熱達數分鐘,及被傳送而與自該已加熱至該高溫的惰性氣體中取出。GRTA能夠高溫熱處理達一段短的時間。
於該第一熱處理中,較佳的是該水、氫等不被包含在氮或諸如氦、氖、或氬的稀有氣體中。較佳的是被導入該熱處理設備的氮或諸如氦、氖、或氬的稀有氣體之純度為6N(99.9999%)或更高,更佳為7N(99.99999%)或更高(亦即,雜質之濃度為1ppm或更低,更佳為0.1ppm或更低)。
再者,該氧化物半導體層412可被結晶成微晶質膜或多晶膜,視該第一熱處理之條件或該氧化物半導體層之材料而定。譬如,該氧化物半導體層可被結晶成微晶質氧化物半導體膜,其中,結晶之程度為大於或等於90%或大於 或等於80%。再者,視該第一熱處理之條件或該氧化物半導體層之材料而定,該氧化物半導體層412可為未包含晶體成份之非結晶氧化物半導體膜。該氧化物半導體層可變成氧化物半導體膜,其中,微晶質部份(具有大於或等於1奈米及小於或等於20奈米,典型上大於或等於2奈米及小於或等於4奈米之粒徑)被混合進入非結晶氧化物半導體。
該氧化物半導體層之第一熱處理亦可在該氧化物半導體膜被處理成該島形氧化物半導體層412之前被施行。在該情況中,在該第一熱處理之後,該基板被由該加熱設備取出,而後在其上面施行微影步驟。
範例被敘述在上面,其中,用於該氧化物半導體層上之脫水及/或脫氫作用的熱處理係剛好在該氧化物半導體層412的形成之後才被施行。然而,用於脫水及/或脫氫作用之熱處理可在源極電極與汲極電極被堆疊在該氧化物半導體層上之後、或在閘極絕緣層係形成在源極電極與汲極電極之上之後被施行,只要其係施行於沈積該氧化物半導體層之後。
導電膜係形成在該絕緣層407及該氧化物半導體層412之上。該導電膜可為藉由濺鍍方法或真空蒸鍍方法所形成。當作該導電膜之材料,選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素;包含這些元素之任一者當作一成份的合金;包含這些元素之任一者的組合之合金膜;等等能被給與。再者,選自錳、鎂、鋯、鈹、及釔的一或多個 材料可被使用。再者,該導電膜可具有單層結構或二或更多層之堆疊層結構。譬如,包含矽的鋁膜之單層結構、鈦膜被堆疊在鋁膜之上的二層式結構、鈦膜、鋁膜、及鈦膜被依此順序堆疊之三層式結構、等等能被給與。或者,包含鋁(Al)及選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、與鈧(Sc)的一或複數個元素之膜、合金膜、或氮化物膜可被使用。於此實施例中,具有150奈米之厚度的鈦膜係藉由濺鍍方法而被形成為該導電膜。
其次,抗蝕劑遮罩係藉由第二微影步驟而被形成在該導電膜之上。該抗蝕劑遮罩可使用噴墨方法被形成。藉由噴墨方法形成抗蝕劑遮罩不需要光罩;因此,製造成本能被減少。在此之後,蝕刻被選擇性地施行於其上,以致該等源極與汲極電極層415a及415b被形成,而後,該抗蝕劑遮罩被去除(見圖6B)。較佳的是該源極與汲極電極層之每一個的一端部具有錐形之形狀,因為具有堆疊在其上之閘極絕緣層的涵蓋範圍被改善。
注意,如適當的話,每一種材料及蝕刻條件被調整,以致該氧化物半導體層412不被該導電膜之蝕刻所去除,且在該氧化物半導體層412之下的絕緣層407未被暴露。
於此實施例中,因為該Ti膜被使用作為該導電膜,且該In-Ga-Zn-O-基氧化物半導體被使用作為該氧化物半導體層412,氫氧化銨/過氧化氫混合物(31重量百分比過氧化氫溶液:28重量百分比氨水:水=5:2:2)被使用作 為蝕刻劑。
於該第二微影步驟中,於一些情況中,部份該氧化物半導體層412被蝕刻,藉此,具有溝槽(凹陷部)之氧化物半導體層可被形成。
在該第二微影步驟中之抗蝕劑遮罩的形成之時的光線曝光可使用紫外光、KrF雷射光、或ArF雷射光被施行。即將被形成的薄膜電晶體之通道長度係藉由該源極電極層之下端及該汲極電極層的下端間之間距所決定,該等電極層係彼此毗連於該氧化物半導體層412之上。在被施行用在少於25奈米的通道長度L之光線曝光的情況中,在該第二微影步驟中之抗蝕劑遮罩的形成之時的光線曝光係使用具有數奈米至數十奈米之極短波長的極紫外線來予以施行。在藉由極紫外線的光線曝光中,解析度係高的,且該焦點深度係大的。據此,該薄膜電晶體之通道長度L可被製成為大於或等於10奈米及少於或等於1000奈米,電路之操作速率能被增加,且低電力消耗能藉由極小之斷開狀態電流所達成。
其次,該閘極絕緣層402係形成在該絕緣層407、該氧化物半導體層412、及該源極與汲極電極層415a及415b之上(見圖6C)。
該閘極絕緣層402能藉由電漿CVD方法、濺鍍方法等使用氧化矽層、氮化矽層、氮氧化矽層、氮化矽氧化物層、及氧化鋁層的一或多個被形成具有單層結構或堆疊層結構。為了防止該閘極絕緣層402包含儘可能多之氫,較 佳的是藉由濺鍍方法形成該閘極絕緣層402。於藉由濺鍍方法形成氧化矽膜之情況中,矽標靶或石英標靶被使用作為標靶,且氧或氧及氬之混合氣體被使用作為濺鍍氣體。於此實施例中,100奈米厚-氧化矽層被形成如下:該壓力為0.4巴;該高頻功率為1.5千瓦;該氛圍為氧及氬(氧對氬之流速比率為25sccm:25sccm=1:1);及RF濺鍍方法被使用。
該閘極絕緣層402能具有一結構,其中,氧化矽層及氮化矽層被依此順序堆疊。譬如,具有大於或等於70奈米及少於或等於400奈米之厚度、譬如100奈米之厚度的閘極絕緣層,係以此一使得具有大於或等於5奈米及少於或等於300奈米之厚度的氧化矽層(SiOx(x>0))係藉由濺鍍方法所形成並當作第一閘極絕緣層,而後具有大於或等於50奈米及少於或等於200奈米之厚度的氮化矽層(SiNy(y>0))被堆疊在該第一閘極絕緣層之上當作第二閘極絕緣層的方式形成。
其次,抗蝕劑遮罩係藉由第三微影步驟來予以形成,且蝕刻被選擇性地施行,以去除部份該閘極絕緣層402,以致到達該源極與汲極電極層415a及415b之開口421a與421b被形成(見圖6D)。
其次,導電膜係形成在該閘極絕緣層402及該等開口421a與421b之上。於此實施例中,具有150奈米厚度之鈦膜係藉由濺鍍方法來予以形成。在此之後,第四微影步驟係施行於其上,以致該閘極電極層411及該等佈線層 414a與414b被形成。注意,抗蝕劑遮罩可藉由噴墨方法來予以形成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩;因此,製造成本能被減少。
該閘極電極層411及該等佈線層414a與414b能被形成,其每一個具有單層或堆疊層結構,並使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料、或包含這些材料之任一者當作主要成份之合金材料。
譬如,當作該閘極電極層411及該等佈線層414a與414b之每一個的二層式結構,以下結構之任一者係較佳的:鋁層及堆疊在其之上的鉬層之二層式結構、銅層及堆疊在其之上的鉬層之二層式結構、銅層及堆疊在其之上的氮化鈦層或氮化鉭層之二層式結構、及氮化鈦層與鉬層之二層式結構。當作三層式結構,鎢層或氮化鎢層、鋁及矽之合金層或鋁及鈦之合金層、及氮化鈦層或鈦層之堆疊係較佳的。該閘極電極層可使用透光導電膜所形成。當作該透光導電膜之材料的範例,透光導電氧化物能被給與。
其次,第二熱處理(較佳為在高於或等於攝氏200度及低於或等於攝氏400度之溫度,譬如,在高於或等於攝氏250度及低於或等於攝氏350度的溫度)係施行於惰性氣體氛圍或氧氣體氛圍中。於此實施例中,該第二熱處理係施行於攝氏250度的氮氛圍中達1小時之久。該第二熱處理可在保護絕緣層或平坦化絕緣層被形成在該薄膜電晶體410之上之後被施行。
再者,熱處理可在高於或等於攝氏100度及低於或等 於攝氏200度的溫度於空氣之氛圍中被施行達1小時至30小時(兩者皆包括在內)。此熱處理可在固定的加熱溫度被施行。或者,該加熱溫度中之以下變化可被重複地進行複數次:該加熱溫度係自室溫增加至高於或等於攝氏100度及低於或等於攝氏200度的溫度,而後被減少至室溫。此熱處理可在形成該氧化物絕緣膜之前於減壓之下被施行。在該減壓之下,該熱處理時間可被縮短。
透過該上述製程,包括該氧化物半導體層412的薄膜電晶體410可被形成,其中,氫之濃度、濕氣、氫化物、及氫氧化合物被減少(見圖6E)。該薄膜電晶體410能被使用作為實施例1中所敘述之薄膜電晶體。
保護絕緣層或用於平坦化之平坦化絕緣層可被設在該薄膜電晶體410之上。譬如,該保護絕緣層可使用氧化矽層、氮化矽層、氮氧化矽層、氮化矽氧化物層、及氧化鋁層的一或多個被形成具有單層結構或堆疊層結構。
該平坦化絕緣層能使用諸如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺、或環氧基樹脂之耐熱有機材料所形成。除了此等有機材料以外,有可能使用低介電常數材料(低k材料)、矽氧烷基樹脂、PSG(磷化矽玻璃)、BPSG(硼磷矽玻璃)等。該平坦化絕緣層可藉由堆疊複數個絕緣膜來予以形成,該等絕緣膜係使用這些材料來予以形成。
注意,該矽氧烷基樹脂對應於一包括Si-O-Si鍵之樹脂,並使用矽氧烷基材料當作開始材料所形成。該矽氧烷 基樹脂可包含有機基(例如,烷基或芳香基)或氟代基當作取代基。該有機基可包含氟代基。
在此,未特別限制在用於形成該平坦化絕緣層之方法上。該平坦化絕緣層能視其材料而藉由諸如濺鍍方法、SOG方法、旋轉塗佈方法、浸漬方法、噴塗方法、或液滴排出方法(諸如,噴墨方法、網印、或平板印刷)之方法、或以諸如刮刀、輥式塗佈機、簾幕式塗佈機、或刀式塗佈機之工具的使用被形成。
藉由如上面所述在該氧化物半導體膜的膜沈積之時去除該反應氛圍中之殘餘濕氣,該氧化物半導體膜中之氫及氫化物的濃度能被減少。據此,該氧化物半導體膜能被穩定。
藉由如上述使用液晶顯示裝置之顯示部的複數個像素之每一個中所製成之薄膜電晶體,來自該像素之滲漏電流可被抑制。據此,用於儲存電容器中之保持電壓的週期能被增加,且當靜止影像等被顯示在該液晶顯示裝置中時,該電力消耗可被減少。再者,於靜止影像被顯示之情況中,藉由停止供應控制信號,電力消耗可被進一步減少。此外,靜止影像及移動影像能被切換,而不會故障。
實施例2可與其他實施例中所敘述之結構的任一者適當地組合來施行。
(實施例3)
於實施例3中,可被應用至此說明書中所揭示之液晶 顯示裝置的薄膜電晶體之另一範例將被敘述。注意,實施例2可被應用至該等相同部份及與實施例2具有類似功能之部份及步驟,且不重複其敘述。再者,用於該等相同部份之特定敘述被省略。在此實施例中所敘述之薄膜電晶體460能被使用作為實施例1中所敘述之像素部1008的每一個像素中之薄膜電晶體。
此實施例之薄膜電晶體及用以製造該薄膜電晶體的方法之實施例係使用圖7A及7B與圖8A至8E來做敘述。
圖7A說明該薄膜電晶體之平面式結構的範例,及圖7B說明其剖面結構之範例。圖7A及7B所示之薄膜電晶體460為頂部閘極薄膜電晶體。
圖7A為該頂部閘極薄膜電晶體460之平面視圖,且圖7B為沿著圖7A中之剖線D1-D2的剖面視圖。
該薄膜電晶體460在具有絕緣表面的基板450之上包括絕緣層457、源極或汲極電極層465a(465a1與465a2)、氧化物半導體層462、源極或汲極電極層465b、佈線層468、閘極絕緣層452、及閘極電極層461(461a與461b)。該源極或汲極電極層465a(465a1與465a2)係透過該佈線層468電而被連接至佈線層464。再者,在該圖示中未示出,該源極或汲極電極層465b係亦於該閘極絕緣層452中所形成之開口中被電連接至該佈線層。
用以在該基板450之上製造該薄膜電晶體460的製程係在下面參考圖8A至8E來做敘述。
首先,用作為基底膜之絕緣層457係形成在具有絕緣表面的基板450之上。
於此實施例中,氧化矽層係藉由濺鍍方法而被形成為該絕緣層457。該基板450被傳送進入一室,包含在其中去除氫及濕氣的高純度氧之濺鍍氣體被導入該室,且矽標靶或石英(較佳為夸脫)被使用,以致該氧化矽層係沈積在該基板450上當作該絕緣層457。於此實施例中,氧或氧及氬之混合氣體被使用作為該濺鍍氣體。
譬如,於此實施例中,氧化矽膜被形成如下:具有6N之純度的石英(較佳為夸脫)被使用作為該標靶;該基板溫度為攝氏108度;該標靶及該基板間之距離(T-S距離)為60毫米;該壓力為0.4巴;該高頻功率為1.5千瓦;該氛圍為氧及氬(氧對氬之流速比率為25sccm:25sccm=1:1);及RF濺鍍方法被使用。於此實施例中,該氧化矽膜之厚度為100奈米。矽標靶可代替該石英(較佳為夸脫)被使用,以形成該氧化矽膜。
在該種情況下,較佳的是在該絕緣層457之沈積中去除該室中之殘餘濕氣。這是為了防止該絕緣層457包含氫、氫氧基、或濕氣。於使用低溫泵施行排出之室中,譬如氫分子、包含氫原子之諸如水(H2O)等化合物被排出。據此,包括於該室中所形成的絕緣層457中之雜質的濃度能被減少。
較佳的是高純度氣體被使用作為沈積該絕緣層457用之濺鍍氣體,其中,諸如氫、水、氫氧基、或氫化物之雜 質被去除至1ppm或更少,較佳為10ppb或更少。
該絕緣層457可具有堆疊層結構;譬如,堆疊層結構可被使用,其中,諸如氮化矽層、氮化矽氧化物層、氮化鋁層、或氮化鋁氧化物層、及該上述氧化物絕緣層之氮化物絕緣層被依此順序堆疊在該基板450之上。
譬如,氮化矽層係藉由導入包含高純度氮的濺鍍氣體而被形成於該氧化矽層及該基板450之間,其中,氫及濕氣被去除及使用矽標靶。亦於該情況中,較佳的是於該氮化矽層之形成中去除該室中之殘餘濕氣,如同該氧化矽層之沈積的情況。
導電膜被形成在該絕緣層457之上。當作該導電膜之材料,選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素;包含這些元素之任一者當作一成份的合金;包含這些元素之任一者的組合之合金膜;等等能被給與。再者,選自錳、鎂、鋯、鈹、及釔的一或多個材料可被使用。再者,該導電膜可具有單層結構或二或更多層之堆疊層結構。譬如,包含矽的鋁膜之單層結構、鈦膜被堆疊在鋁膜之上的二層式結構、鈦膜、鋁膜、及鈦膜被依此順序堆疊之三層式結構、等等能被給與。或者,包含鋁(Al)及選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、與鈧(Sc)的一或複數個元素之膜、合金膜、或氮化物膜可被使用。於此實施例中,具有150奈米之厚度的鈦膜係藉由濺鍍方法而被形成為該導電膜。其次,抗蝕劑遮罩係藉由第一微影步驟而被形成在該導電膜之上,選 擇性地蝕刻於其上,以致該等源極與汲極電極層465a1及465a2被形成,而後,該抗蝕劑遮罩被去除(見圖8A)。在該剖面視圖中被顯示為切開的源極與汲極電極層465a1及465a2為具有如圖7A所示之圓環面形部份的膜。較佳的是該等源極與汲極電極層465a1及465a2之每一個的一端部具有錐形之形狀,因為具有堆疊在其上之閘極絕緣層的涵蓋範圍被改善。
其次,具有大於或等於2奈米及少於或等於200奈米、譬如大於或等於5奈米及少於或等於30奈米之厚度的氧化物半導體膜被形成。注意,該氧化物半導體膜之適當厚度視其材料而變化;因此,如適當的話,該厚度可視材料而被決定。於此實施例中,該氧化物半導體膜係藉由濺鍍方法使用In-Ga-Zn-O基氧化物半導體標靶來予以形成。
該氧化物半導體膜係形成在該基板450之上如下:該基板被固持在具有減少之壓力的室中,該室中之殘餘濕氣被去除,已去除氫及濕氣之濺鍍氣體被導入,且標靶被使用。為了去除該室中之殘餘濕氣,較佳的是使用吸附型真空泵。譬如,較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元,加入冷阱之渦輪增壓分子泵可被使用。於該室中,其中,排出係使用低溫泵來予以施行,氫分子、包含氫原子之諸如水(H2O)的化合物、包含碳原子之化合物等被排出。據此,被包括於該室中所形成的氧化物半導體膜中之雜質的濃度能被減少。該基板可在該氧化物半導 體膜的膜沈積之時被加熱。
較佳的是高純度氣體被使用作為該氧化物半導體膜之沈積用的濺鍍氣體,其中,諸如氫、水、氫氧基、或氫化物之雜質被去除達1ppm或更少,較佳為10ppb或更少。
當作該膜沈積條件之範例,以下之條件被採用:該基板之溫度為室溫;該基板及該標靶間之距離為110毫米;該壓力為0.4巴;該直流電(DC)電源為0.5千瓦;及該氛圍為氧及氬(氧對氬之流速比率為15sccm:30sccm)。
其次,該氧化物半導體膜藉由第二微影步驟而被處理成該島形氧化物半導體層462(見圖8B)。於此實施例中,該氧化物半導體膜係藉由濕式蝕刻法使用藉由混合磷酸、醋酸、及硝酸所獲得之溶液而被處理成該島形氧化物半導體層462。
於此實施例中,第一熱處理係施行於該氧化物半導體層462上。當該基板450之應變點為低於或等於攝氏750度時,該第一熱處理之溫度為高於或等於攝氏400度及低於或等於攝氏750度,且高於或等於攝氏400度及低於該基板450之應變點。於此實施例中,該基板被放置於作為一種熱處理設備之電爐中,且熱處理係施行於攝氏450度於該氧化物半導體層上在氮氛圍中達一小時,而後,該溫度被減少至室溫,及水或氫被防止進入該氧化物半導體層,而不會暴露於空氣;因此,氧化物半導體層被獲得。 該氧化物半導體層462可藉由該第一熱處理可被脫水或脫氫。
該熱處理設備不被限制於電爐,並可設有藉由來自諸如電阻加熱器等之加熱器的熱傳導或熱輻射加熱待處理之物體的裝置。譬如,RTA(快速熱退火)設備,諸如GRTA(氣體快速熱退火)設備或LRTA(燈泡快速熱退火)設備能被使用。譬如,當作該第一熱處理,GRTA可被施行如下:該基板係傳送進入已被加熱至攝氏650度至攝氏700度之高溫的惰性氣體中,被加熱達數分鐘,及被傳送而與自該已加熱至該高溫的惰性氣體中取出。GRTA能夠高溫熱處理達一段短時間。
於該第一熱處理中,較佳的是該水、氫等不被包含在氮或諸如氦、氖、或氬的稀有氣體中。較佳的是被導入該熱處理設備的氮或諸如氦、氖、或氬的稀有氣體之純度為6N(99.9999%)或更高,更佳為7N(99.99999%)或更高(亦即,雜質之濃度為1ppm或更低,更佳為0.1ppm或更低)。
再者,視該第一熱處理之條件或該氧化物半導體層之材料而定,該氧化物半導體層462可被結晶成微晶質膜或多晶膜。
該氧化物半導體層之第一熱處理亦可在該氧化物半導體膜被處理成該島形氧化物半導體層462之前被施行。在該情況中,在該第一熱處理之後,該基板被由該加熱設備取出,而後在其上面施行微影步驟。
範例被敘述在上面,其中,用於該氧化物半導體層上之脫水及/或脫氫作用的熱處理係剛好在該氧化物半導體層462的形成之後才被施行。然而,用於脫水及/或脫氫作用之熱處理可在源極或汲極電極層465b被堆疊在該氧化物半導體層上之後、或在閘極絕緣層452係形成在源極或汲極電極層465b之上之後才被施行,只要其係施行於沈積該氧化物半導體層之後。
其次,導電膜係形成在該絕緣層457及該氧化物半導體層462之上。在此之後,抗蝕劑遮罩係藉由第三微影步驟而被形成在該導電膜之上,該導電膜被選擇性地蝕刻,以形成該源極或汲極電極層465b及該佈線層468,而後,該抗蝕劑遮罩被去除(見圖8C)。該源極或汲極電極層465b及該佈線層468之每一個可藉由與該源極或汲極電極層465a1及465a2之每一個的材料及步驟類似之材料及類似步驟所形成。
於此實施例中,150奈米厚度之鈦膜係藉由濺鍍方法而被形成為該源極或汲極電極層465b及該佈線層468之每一個。於此實施例中,因為該等源極或汲極電極層465a1及465a2與該源極或汲極電極層465b為彼此相同之鈦膜,該源極或汲極電極層465b與該等源極或汲極電極層465a1及465a2的每一個間之蝕刻選擇性不能被提供。因此,當該源極或汲極電極層465b被蝕刻時,為了防止該源極或汲極電極層465a1及465a2被蝕刻,該佈線層468被設在未以該氧化物半導體層462覆蓋的源極或汲極 電極層465a2之上。在蝕刻之時具有高選擇性的不同材料被使用於形成該等源極或汲極電極層465a1及465a2與該源極或汲極電極層465b之情況中,在蝕刻之時保護該源極或汲極電極層465a2的佈線層468不須被提供。
該氧化物半導體層462可藉由該導電膜之蝕刻被局部地蝕刻去除。如適當的話,材料及該等蝕刻條件被控制,以便不會超出需要地去除該氧化物半導體層462。
於此實施例中,因為該Ti膜被使用作為該導電膜,且該In-Ga-Zn-O-基氧化物半導體被使用作為該氧化物半導體層462,氫氧化銨/過氧化氫混合物(31重量百分比過氧化氫溶液:28重量百分比氨水:水=5:2:2)被使用作為蝕刻劑。
於該第三微影步驟中,於一些情況中,部份的該氧化物半導體層462被蝕刻,藉此,具有溝槽(凹陷部)之氧化物半導體層可被形成。用以形成該源極或汲極電極層465b及該佈線層468之抗蝕劑遮罩可藉由噴墨方法所形成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩;因此,製造成本能被減少。
其次,該閘極絕緣層452被形成在該絕緣層457、該氧化物半導體層462、該源極或汲極電極層465a1與465a2、及該源極或汲極電極層465b之上。
該閘極絕緣層452能藉由電漿CVD方法、濺鍍方法等使用氧化矽層、氮化矽層、氮氧化矽層、氮化矽氧化物層、及氧化鋁層的一或多個被形成具有單層結構或堆疊層 結構。為了防止該閘極絕緣層452包含儘可能多之氫,較佳的是藉由濺鍍方法形成該閘極絕緣層452。於藉由濺鍍方法形成氧化矽膜之情況中,矽標靶或石英標靶被使用作為標靶,且氧或氧及氬之混合氣體被使用作為濺鍍氣體。
該閘極絕緣層452能具有一結構,其中,氧化矽層及氮化矽層被依此順序堆疊在該源極或汲極電極層465a1與465a2及該源極或汲極電極層465b之上。於此實施例中,100奈米厚氧化矽膜被形成如下:該壓力為0.4巴;該高頻功率為1.5千瓦;該氛圍為氧及氬(氧對氬之流速比率為25sccm:25sccm=1:1);及RF濺鍍方法被使用。
其次,抗蝕劑遮罩係藉由第四微影步驟來予以形成,且蝕刻被選擇性地施行,以去除部份該閘極絕緣層452,以致到達該佈線層438之開口423被形成(見圖8D)。當該開口423被形成時,雖然未示出,到達該源極或汲極電極層465b之開口可被形成。於此實施例中,到達該源極或汲極電極層465b之開口係形成於堆疊一層間絕緣層之後,且用於電連接之佈線層被形成在該開口中。
其次,導電膜係形成在該閘極絕緣層452及該開口423之上。在此之後,第五微影步驟係施行於其上,以致該閘極電極層461(461a與461b)及該佈線層464被形成。注意,可藉由噴墨方法形成抗蝕劑遮罩。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩;因此,製造成本能被減少。
該閘極電極層461(461a與461b)及該佈線層464可被形成,其每一個具有單層或堆疊層結構,並使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料、或包含這些材料之任一者當作其主要成份之合金材料。
於此實施例中,150奈米厚之鈦膜藉由濺鍍方法被形成為該閘極電極層461(461a與461b)及該佈線層464之每一個。雖然該閘極電極層461(461a與461b)在圖8E中被顯示為分開,該閘極電極層461(461a與461b)被形成,以便重疊藉由該源極或汲極電極層465a1與465a2及該源極或汲極電極層465b所形成之圓環面形空隙,如圖7A所示。
其次,第二熱處理(較佳為在高於或等於攝氏200度及低於或等於攝氏400度之溫度,譬如,在高於或等於攝氏250度及低於或等於攝氏350度的溫度)係施行於惰性氣體氛圍或氧氣體氛圍中。於此實施例中,該第二熱處理係施行於攝氏250度的氮氛圍中達1小時之久。該第二熱處理可在保護絕緣層或平坦化絕緣層被形成在該薄膜電晶體460之上之後被施行。
再者,熱處理可在高於或等於攝氏100度及低於或等於攝氏200度的溫度於空氣之氛圍中被施行達1小時至30小時(兩者皆包括在內)。此熱處理可在固定的加熱溫度被施行。或者,該加熱溫度中之以下變化可被重複地進行複數次:該加熱溫度係自室溫增加至高於或等於攝氏100度及低於或等於攝氏200度的溫度,而後被減少至室 溫。此熱處理可在形成該氧化物絕緣層之前於減壓之下被施行。在該減壓之下,該熱處理時間可被縮短。
透過該上述製程,包括該氧化物半導體層462的薄膜電晶體460可被形成,其中,氫之濃度、濕氣、氫化物、及氫氧化合物被減少(見圖8E)。該薄膜電晶體460能被使用作為實施例1中所敘述之像素部1008的每一個像素中所使用之薄膜電晶體。
保護絕緣層或用於平坦化之平坦化絕緣層可被設在該薄膜電晶體460之上。雖然未示出,於此實施例中,到達該源極或汲極電極層465b之開口係形成在該閘極絕緣層452與該保護絕緣層及/或該平坦化絕緣層中,且電連接至該源極或汲極電極層465b之佈線層係形成於該開口中。
藉由如上面所述在該氧化物半導體膜的膜沈積之時去除該反應氛圍中之殘餘濕氣,該氧化物半導體膜中之氫及氫化物的濃度能被減少。據此,該氧化物半導體膜能被穩定。
以此方式,在包括使用氧化物半導體層之膜電晶體中,在被包括於液晶顯示裝置的顯示部中之複數個像素中,該斷開狀態電流能被抑制。據此,用以保持儲存電容器中之電壓的週期能被延長,且當靜止影像等被顯示在該液晶顯示裝置中時之電力消耗可被減少。再者,於靜止影像被顯示之情況中,藉由停止供應控制信號,電力消耗可被進一步減少。此外,靜止影像及移動影像能被切換,而 不會故障。於此實施例中,通道之形狀為圓形,且該源極電極層及該汲極電極層係使用不同的層來予以形成,藉此,該通道長度能被減少,且該通道寬度能被增加。以此方式,甚至在相當小之面積中可形成具有大通道寬度之薄膜電晶體,其能夠用於大電流之切換。此外,因為該氧化物半導體被高度純化,雖然該通道寬度為大的,該斷開狀態電流係非常地小。
實施例3能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。
(實施例4)
此實施例中之薄膜電晶體係使用圖9A及9B來做敘述。於實施例4中,可被應用至此說明書中所揭示之液晶顯示裝置的薄膜電晶體之其他範例將被敘述。注意,該實施例2可被應用至該等相同部份及與實施例2具有類似功能之部份及步驟,且不重複其敘述。再者,用於該等相同部份之特定敘述被省略。在此實施例中所敘述之薄膜電晶體425及426的每一個能被使用作為實施例1中所敘述之像素部1008的每一個像素中之薄膜電晶體。
圖9A及9B說明薄膜電晶體之剖面結構的範例。圖9A及9B所示薄膜電晶體425及426之每一個為具有一結構的一種薄膜電晶體,其中,氧化物半導體層被置入於導電層及閘極電極層之間。
於圖9A及9B中,矽基板420被使用,且該等薄膜 電晶體425及426分別被設在絕緣層422之上,該絕緣層422被設在該矽基板420之上。
於圖9A中,導電層427被設在該絕緣層422與絕緣層407之間,該絕緣層422設在該矽基板420之上,以便完全地重疊至少一氧化物半導體層412。
圖9B為一範例,其中,該絕緣層422及該絕緣層407間之導電層係藉由蝕刻包括該氧化物半導體層412之通道區域而被處理成為導電層424,且重疊至少的部份。
該等導電層427及424之每一個係藉由耐得住稍後施行之熱處理的溫度之金屬材料來予以形成。選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、與鈧(Sc)的元素;包含該等上面元素之任一者當作其成份的合金;包含這些元素之任一者的組合之合金膜;包含該等上面元素之任一者當作其成份的氮化物等能被使用。單層結構或堆疊層結構可被使用;譬如,鎢層之單層、氮化鎢層及鎢層之堆疊層結構等能被使用。
該等導電層427及424之每一個的電位可為分別等於或不同於該等薄膜電晶體425及426之每一個的閘極電極層411之電位,且該等導電層427及424之每一個可作為第二閘極電極層。該等導電層427及424之每一個的電位可為一固定式電位,諸如,GND或0V。
該等薄膜電晶體425及426之電特徵可分別藉由該等導電層427及424所控制。
實施例4能夠在與其他實施例中所敘述之結構的任一 者之適當的組合中被施行。
(實施例5)
於實施例5中,可被應用至此說明書中所揭示之液晶顯示裝置的薄膜電晶體之範例將被敘述。
此實施例之薄膜電晶體及製造該薄膜電晶體之方法的實施例係使用圖10A至10E來做敘述。
圖10A至10E說明薄膜電晶體之剖面結構的範例。圖10A至10E所示之薄膜電晶體390為一種底部閘極結構,其亦被稱為反向錯置薄膜電晶體。
雖然該薄膜電晶體390係使用單閘極薄膜電晶體敘述,如需要,包括複數個通道形成區域之多閘極薄膜電晶體能被形成。
下文,用以在基板394之上製造該薄膜電晶體390的製程係使用圖10A至10E來做敘述。
首先,導電膜被形成在具有絕緣表面的基板394之上,而後,第一微影步驟係施行於其上,以致閘極電極層391被形成。較佳的是該閘極電極層的一端部具有錐形之形狀,因為具有堆疊在其上之閘極絕緣層的涵蓋範圍被改善。注意,抗蝕劑遮罩可藉由噴墨方法被形成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩;因此,製造成本能被減少。
雖然在基板上無特別之限制,該基板能被使用作為具有絕緣表面之基板394,其需要該基板394具有至少高到 足以耐得住即將在稍後被施行之熱處理的耐熱性。
譬如,於玻璃基板被使用作為該基板394之情況中,如果即將在稍後被施行之熱處理的溫度係高的,較佳的是使用應變點為攝氏730度或更高之玻璃基板。譬如,當作該玻璃基板,諸如矽酸鋁玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃之玻璃材料被使用。注意,藉由包含比氧化硼較大數量之氧化鋇(BaO),玻璃基板係耐熱的而且更實用。因此,較佳的是包含比B2O3更多之BaO的玻璃基板被使用。
注意,代替該玻璃基板,可使用絕緣體所形成之基板、諸如陶瓷基板、石英玻璃基板、或藍寶石基板當作該基板394。或者,結晶玻璃基板等可被使用。又或者,如適當的話,塑膠基板等能被使用。
用作為基底膜之絕緣膜可被提供於該基板394及該閘極電極層391之間。該基底膜具有防止雜質元素由該基板394擴散之功能,並可使用氮化矽膜、氧化矽膜、氮化矽氧化物膜、及氮氧化矽膜的一或多個被形成具有單層結構或堆疊層結構。
該閘極電極層391可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料、或包含這些材料之任一者當作其主要成份之合金材料被形成具有單層結構或堆疊層結構。
譬如,當作閘極電極層391之二層式結構,以下結構之任一者係較佳的:鋁層及堆疊在其之上的鉬層之二層式 結構、銅層及堆疊在其之上的鉬層之二層式結構、銅層及堆疊在其之上的氮化鈦層或氮化鉭層之二層式結構、氮化鈦層與鉬層之二層式結構、及氮化鎢層與鎢層之二層式結構。當作三層式結構,鎢層或氮化鎢層、鋁及矽之合金層或鋁及鈦之合金層、及氮化鈦層或鈦層之堆疊係較佳的。該閘極電極層亦可使用透光導電膜所形成。當作該透光導電膜之材料的範例,透光導電氧化物能被給與。
其次,閘極絕緣層397係形成在該閘極電極層391之上。
該閘極絕緣層397能藉由電漿CVD方法、濺鍍方法等使用氧化矽層、氮化矽層、氮氧化矽層、氮化矽氧化物層、及氧化鋁層的一或多個被形成具有單層結構或堆疊層結構。為了防止該閘極絕緣層397包含儘可能多之氫,較佳的是藉由濺鍍方法形成該閘極絕緣層397。於藉由濺鍍方法形成氧化矽膜之情況中,矽標靶或石英標靶被使用作為標靶,且氧或氧及氬之混合氣體被使用作為濺鍍氣體。
該閘極絕緣層397能具有一結構,其中,氧化矽層及氮化矽層被依此順序堆疊在該閘極電極層391之上。譬如,100奈米之厚度的閘極絕緣層係以此一使得具有大於或等於50奈米及少於或等於200奈米之厚度的氮化矽層(SiOy(y>0))係藉由濺鍍方法所形成並當作第一閘極絕緣層,而後具有大於或等於5奈米及少於或等於300奈米之厚度的氧化矽層(SiNx(x>0))被堆疊在該第一閘極絕緣層之上當作第二閘極絕緣層的方式形成。
於該閘極絕緣層397及氧化物半導體膜393中,為了使該氧化物半導體膜儘可能多地不包含氫、氫氧基、及濕氣,較佳的是在該膜形成之前於濺鍍設備之預先加熱室中預先加熱設有該閘極電極層391之基板394、或設有該閘極電極層391與該閘極絕緣層397的基板394,以致被吸附在該基板394上之諸如氫或濕氣的雜質被消除,且施行排出。該預先加熱之溫度係高於或等於攝氏100度及低於或等於攝氏400度,較佳為高於或等於攝氏150度及低於或等於攝氏300度。當作被提供於該預先加熱室中之排出單元,低溫泵係較佳的。此預先加熱步驟不須被施行。此預先加熱步驟能以類似方式在該基板394上施行,並在形成氧化物絕緣層396之前,以該預先加熱步驟提供圖10C所示之源極電極層395a與汲極電極層395b。
其次,在該閘極絕緣層397之上,該氧化物半導體膜393藉由濺鍍方法被形成達大於或等於2奈米及少於或等於200奈米,較佳為大於或等於5奈米及少於或等於30奈米之厚度(見圖10A)。
在該氧化物半導體膜393係藉由濺鍍方法來予以形成之前,較佳的是施行反向濺鍍,其中,氬氣被導入及電漿被產生,以致在該閘極絕緣層397的表面上之灰塵被去除。該反向濺鍍意指一方法,其中,沒有施加電壓至標靶側,RF電源被使用於在氬氛圍中施加電壓至基板側,以修改一表面。代替該氬氛圍,氮氛圍、氦氛圍、氧氛圍等可被使用。
該氧化物半導體膜393係使用In-Ga-Zn-O-基氧化物半導體膜、In-Sn-Zn-O-基氧化物半導體膜、In-Al-Zn-O-基氧化物半導體膜、Sn-Ga-Zn-O-基氧化物半導體膜、Al-Ga-Zn-O-基氧化物半導體膜、Sn-Al-Zn-O-基氧化物半導體膜、In-Zn-O-基氧化物半導體膜、Sn-Zn-O-基氧化物半導體膜、Al-Zn-O-基氧化物半導體膜、In-O-基氧化物半導體膜、Sn-O-基氧化物半導體膜、或Zn-O-基氧化物半導體膜來予以形成。於此實施例中,該氧化物半導體膜393係藉由使用In-Ga-Zn-O基氧化物半導體標靶之濺鍍方法來予以形成。特別是,具有In2O3:Ga2O3:ZnO=1:1:1〔莫耳比率〕(亦即,In:Ga:Zn=1:1:0.5〔原子比率〕)的成份比率之標靶被使用。或者,具有In:Ga:Zn=1:1:1〔原子比率〕或In:Ga:Zn=1:1:2〔原子比率〕的成份比率之標靶能被使用。在此實施例中,該氧化物半導體標靶之充填比率係等於或大於90%及等於或少於100%,較佳為等於或大於95%及等於或少於99.9%。以具有高充填比率的氧化物半導體標靶之使用,所沈積之氧化物半導體膜具有高密度。該氧化物半導體膜393的濺鍍中之氛圍可為稀有氣體(典型上為氬)之氛圍、氧之氛圍、或稀有氣體(典型上為氬)及氧之混合氛圍。該標靶可包含在2重量百分比或更多及10重量百分比或更少之SiO2
該氧化物半導體膜393係形成在該基板394之上如下:該基板被固持在具有減少之壓力的室中,且該基板被加熱至室溫或低於攝氏400度之溫度;及該室中之殘餘濕 氣被去除,已去除氫及濕氣之濺鍍氣體被導入,且該上述標靶被使用。為了去除該室中之殘餘濕氣,較佳的是使用吸附型真空泵。譬如,較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元,加入冷阱之渦輪增壓分子泵可被使用。於該室中,其中,排出係使用低溫泵來予以施行,氫分子、包含氫原子之諸如水(H2O)的化合物、包含碳原子之化合物等被排出。據此,被包括於該室中所形成的氧化物半導體膜中之雜質的濃度能被減少。留在該室中之濕氣係在該濺鍍膜沈積中藉由低溫泵來予以去除,在該氧化物半導體膜393的膜沈積之時,該基板溫度可具有等於或高於室溫及低於攝氏400度的溫度。
當作該膜沈積條件之範例,以下之條件被採用:該基板及該標靶間之距離為100毫米;該壓力為0.6巴;該直流電(DC)電源為0.5千瓦;及該氛圍為氧(氧之流速比率為100%)。較佳的是脈衝式直流電(DC)電源被使用,因為該膜沈積中所產生之粉末物質(亦被稱為微粒或灰塵)能被減少,且該膜厚度可被製成為均勻的。
濺鍍方法之範例包括RF濺鍍方法,其中,高頻電源被使用作為濺鍍電源;DC濺鍍方法,其中,DC電源被使用;及脈衝式DC濺鍍方法,其中,偏壓係以脈衝方式來予以施加。該RF濺鍍方法主要地被使用於絕緣膜被形成之情況中,且該DC濺鍍方法主要地被使用於金屬膜被形成之情況中。
多標靶濺鍍設備可被使用,其中,由彼此不同的材料 所形成之複數個標靶能被設定。以該多標靶濺鍍設備,不同材料之膜能被堆疊至形成在該相同一室中,或複數種材料可藉由放電而同時被沈積在該相同一室中。
或者,在該室內側設有磁鐵系統及用於磁電管濺鍍方法之濺鍍設備、或用於ECR濺鍍方法的濺鍍設備能被使用,在該ECR濺鍍方法中,使用微波所產生之電漿被使用,而不會使用輝光放電。
再者,當作使用濺鍍方法之沈積方法,能使用反應濺鍍方法,其中,標靶物質及濺鍍氣體成份係於沈積期間互相起化學反應,以形成其薄的化合物膜;或偏壓濺鍍方法,其中,電壓亦於沈積期間被施加至基板。
其次,該氧化物半導體膜藉由第二微影步驟而被處理成島形氧化物半導體層399(見圖10B)。用以形成該島形氧化物半導體層399之抗蝕劑遮罩可使用噴墨方法來予以形成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩;因此,製造成本能被減少。
於接觸孔係形成在該閘極絕緣層397中之情況中,其一步驟可在該氧化物半導體層399的形成之時被施行。
用於該氧化物半導體膜393之蝕刻,濕式蝕刻及乾式蝕刻之任一者或兩者可被採用。
當作用於該乾式蝕刻之蝕刻氣體,較佳使用包含氯(氯基氣體,諸如氯氣(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、或四氯化碳(CCl4))之氣體。
或者,包含氟(氟基氣體,諸如四氟化碳(CF4)、 氟化硫(SF6)、氟化氮(NF3)、或三氟甲烷(CHF3))之氣體;溴化氫(HBr);氧(O2);加入諸如氦(He)或氬(Ar)之稀有氣體的這些氣體之任一者;等能被使用。
當作該乾式蝕刻法,平行板RIE(反應離子蝕刻)方法或ICP(感應耦合電漿)蝕刻法能被使用。為了將該層蝕刻成想要之形狀,如適當的話,調整該等蝕刻條件(施加至線圈形電極的電力之數量、施加至基板側上之電極的電力之數量、該基板側上之電極的溫度等)。
當作用於濕式蝕刻之蝕刻劑,磷酸、醋酸、及硝酸之混合溶液、氫氧化銨/過氧化氫混合物(31重量百分比之過氧化氫溶液:28重量百分比的氨溶液:水=5:2:2)等能被使用。ITO07N(藉由KANTO化學股份有限公司所產生)可被使用。
在該濕式蝕刻之後,該蝕刻劑係藉由清洗隨同該被蝕刻掉之材料而被去除。包含該被去除的材料之蝕刻劑的不想要液體可被淨化,且被包含於該不想要液體中之材料可被再使用。該等資源可被有效率地使用,且藉由在該蝕刻之後由該不想要的液體收集及再使用諸如被包括於該氧化物半導體中之銦的材料,成本能被減少。
該等蝕刻條件(諸如,蝕刻劑、蝕刻時間、及溫度)視該材料而被適當地調整,以致該材料可被蝕刻成想要之形狀。
注意,在該情況下,較佳的是在導電膜係藉由以下步 驟來予以形成之前施行反向濺鍍,以便自該氧化物半導體層399及該閘極絕緣層397之表面中去除抗蝕劑殘留物等。
其次,導電膜係形成在該閘極絕緣層397及該氧化物半導體層399之上。該導電膜可為藉由濺鍍方法或真空蒸鍍方法來予以形成。當作該導電膜之材料,選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素;包含這些元素之任一者當作一成份的合金;包含這些元素之任一者的組合之合金膜;等等能被給與。再者,選自錳、鎂、鋯、鈹、及釔的一或多個材料可被使用。再者,該導電膜可具有單層結構或二或更多層之堆疊層結構。譬如,包含矽的鋁膜之單層結構、鈦膜被堆疊在鋁膜之上的二層式結構、鈦膜、鋁膜、及鈦膜被依此順序堆疊之三層式結構、等等能被給與。或者,包含鋁(Al)及選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、與鈧(Sc)的一或複數個元素之膜、合金膜、或氮化物膜可被使用。
其次,抗蝕劑遮罩係藉由第三微影步驟而被形成在該導電膜之上。在此之後,選擇性地蝕刻於其上,以致該等源極與汲極電極層395a及395b被形成,而後,該抗蝕劑遮罩被去除(見圖10C)。
在該第三微影步驟中之抗蝕劑遮罩的形成之時的光線曝光可使用紫外光、KrF雷射光、或ArF雷射光被施行。即將被形成的薄膜電晶體之通道長度L係藉由該源極電極層之下端及該汲極電極層的下端間之間距來予以決定,該 等電極層係彼此毗連於該氧化物半導體層399之上。在被施行用在少於25奈米的通道長度L之光線曝光的情況中,在該第三微影步驟中之抗蝕劑遮罩的形成之時的光線曝光係使用具有數奈米至數十奈米之極短波長的極紫外線來予以施行。在藉由極紫外線的光線曝光中,該解析度係高的,且該焦點深度係大的。據此,該薄膜電晶體之通道長度L可被製成為大於或等於10奈米及少於或等於1000奈米,電路之操作速率能被增加,且低電力消耗能藉由極小之斷開狀態電流所達成。
該氧化物半導體層399可藉由該導電膜之蝕刻被局部地蝕刻去除。如適當的話,材料及該等蝕刻條件被控制,以便不會在該導電膜的蝕刻之時去除該氧化物半導體層399。
於此實施例中,因為該Ti膜被使用作為該導電膜,且該In-Ga-Zn-O-基氧化物半導體被使用作為該氧化物半導體層399,氫氧化銨/過氧化氫混合物(氨、水、及過氧化氫溶液之混合物)被使用作為蝕刻劑。
於該第三微影步驟中,於一些情況中,部份該氧化物半導體層399被蝕刻,藉此,具有溝槽(凹陷部)之氧化物半導體層可被形成。用以形成該源極與汲極電極層395a及395b之抗蝕劑遮罩可藉由噴墨方法所形成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩;因此,製造成本能被減少。
為了減少該微影步驟中之光罩及步驟的數目,蝕刻可 使用抗蝕劑遮罩被施行,該抗蝕劑遮罩係使用作為曝光遮罩之多色調遮罩來予以形成,光係透射經過曝光遮罩,以便具有複數種強度。因為使用多色調遮罩所形成之抗蝕劑遮罩具有複數種厚度,且可藉由施行蝕刻而在形狀上進一步改變,該抗蝕劑遮罩可被使用在複數個蝕刻步驟中,以提供不同的圖案。因此,對應於至少二種不同圖案之抗蝕劑遮罩可藉由使用多色調遮罩被形成。因此,曝光遮罩之數目能被減少,且對應微影步驟之數目亦可被減少,藉此該製造製程之簡單化能被實現。
在去除該抗蝕劑遮罩之後,使用諸如N2O、N2、或Ar之氣體的電漿處理可被施行,以去除被吸附在經曝光之氧化物半導體層399的表面上之水等。電漿處理可使用氧及氬之混合氣體被施行。
其次,該氧化物絕緣層396被形成為氧化物絕緣層,其用作為與該氧化物半導體層的一部份相接觸的保護絕緣層(見圖10D)。於該電漿處理被施行之情況中,該氧化物絕緣層396可在該電漿處理之後被形成,而不會將該氧化物半導體層399連續地暴露於空氣。於此實施例中,該氧化物半導體層399係與於一區域中該氧化物絕緣層396相接觸,在此區域中,該氧化物半導體層399既未與該源極電極層395a重疊,也未與該汲極電極層395b重疊。
於此實施例中,當作該氧化物絕緣層396,包括缺陷之氧化矽層被形成如下:在其上形成該島形氧化物半導體層399、該源極電極層395a、及該汲極電極層395b之基 板394係在室溫而被加熱至低於攝氏100度之溫度;包含高純度氧之濺鍍氣體被導入,並由該濺鍍氣體去除氫及濕氣;且矽半導體標靶被使用。
譬如,在此實施例中,該氧化矽膜被形成如下:摻雜硼(具有0.01歐姆.公分之電阻率)及具有6N之純度的矽標靶使用;該基板及該標靶間之距離(T-S距離)為89毫米;該壓力為0.4巴;該直流(DC)電源為6千瓦;該氛圍為氧(氧之流速比率為100%);及脈衝式DC濺鍍方法被使用。於此實施例中,該氧化矽膜之厚度為100奈米。石英(較佳為夸脫)可代替該矽標靶而被使用,以形成該氧化矽膜。
在該情況下,較佳的是於該氧化物絕緣層396之沈積中去除該室中之殘餘濕氣。這是為了防止該氧化物半導體層399及該氧化物絕緣層396包含氫、氫氧基、及/或濕氣。
為了去除該室中之殘餘濕氣,較佳的是使用吸附型真空泵。譬如,較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元,加入冷阱之渦輪增壓分子泵可被使用。於該室中,其中,排出係使用低溫泵來予以施行,氫分子、包含氫原子之諸如水(H2O)等化合物被排出。據此,包括於該室中所形成的氧化物絕緣層396中之雜質的濃度能被減少。
當作該氧化物絕緣層396,代替該氧化矽層,氮氧化矽層、氧化鋁層、氮氧化鋁物層等可被使用。
再者,於形成該氧化物絕緣層396之後,在攝氏100度至攝氏400度的熱處理可在該氧化物絕緣層396係與該氧化物半導體層399相接觸的狀態上被施行。於此實施例中,因為該氧化物絕緣層396包括很多缺陷,包括於該氧化物半導體層399中之諸如氫、濕氣、氫氧基、或氫化物的雜質係藉由此熱處理擴散進入該氧化物絕緣層396,以致包括於該氧化物半導體層399中之雜質被進一步減少。
透過該上述製程,包括氧化物半導體層392之薄膜電晶體390可被形成,其中,氫之濃度、濕氣、氫氧基、及/或氫化物被減少(見圖10E)。
如上面所述,藉由在該氧化物半導體膜的膜沈積之時去除該反應氛圍中之殘餘濕氣,該氧化物半導體膜中之氫及氫化物的濃度能被減少。據此,該氧化物半導體膜能被穩定。
保護絕緣層可被設在該氧化物絕緣層之上。於此實施例中,保護絕緣層398被形成在該氧化物絕緣層396之上。當作該保護絕緣層398,氮化矽膜、氮化矽氧化物膜、氮化鋁膜、或氮化鋁氧化物膜等能被使用。於此實施例中,該保護絕緣層398係使用氮化矽膜來予以形成。
當作該保護絕緣層398,氮化矽膜係藉由加熱該基板394至攝氏100度至攝氏400度之溫度、導入包含已由其去除氫及濕氣之高純度氮的濺鍍氣體、及使用矽半導體之標靶來予以形成,直至及包括該氧化物絕緣層396之層係形成在該基板394之上為止。亦在該情況下,較佳的是於 該保護絕緣層398之形成中,如同該氧化物絕緣層396之情況,該殘餘濕氣係自該處理室被去除。
於該保護絕緣層398被形成之情況中,該基板394係在該保護絕緣層398的形成之時加熱至攝氏100度至攝氏400度之溫度,藉此,包括於該氧化物半導體層中之氫及/或濕氣可被擴散進入該氧化物絕緣層。在此一情況中,在形成該氧化物絕緣層396之後的熱處理不須被施行。
於該氧化矽層被形成為該氧化物絕緣層396及該氮化矽層被堆疊當作該保護絕緣層398之情況中,該氧化矽層及該氮化矽層能使用公用的矽標靶被形成於同一室中。首先,包含氧之濺鍍氣體被導入,且被放置在該室內側的矽標靶被使用,以致氧化矽層被形成;而後,該濺鍍氣體被切換至包含氮之蝕刻氣體,且相同之矽標靶被使用,以致氮化矽層被形成。因為該氧化矽層及該氮化矽層可被連續地形成,而不會暴露於空氣,諸如氫或濕氣之雜質能被防止吸附在該氧化矽層之表面上。在該情況下,在氧化矽層被形成為該氧化物絕緣層396及該氮化矽層被堆疊當作該保護絕緣層398之後,用以將包括於該氧化物半導體層中之氫或濕氣擴散進入該氧化物絕緣層的熱處理(在攝氏100度至攝氏400度之溫度)可被施行。
在形成該保護絕緣層之後,熱處理可在高於或等於攝氏100度及低於或等於攝氏200度的溫度於空氣中被施行達1小時至30小時(兩者皆包括在內)。此熱處理可在固定的加熱溫度被施行。或者,該加熱溫度中之以下變化 可被重複地進行複數次:該加熱溫度係自室溫增加至高於或等於攝氏100度及低於或等於攝氏200度的溫度,而後被減少至室溫。再者,此熱處理可在形成該氧化物絕緣膜之前於減壓之下被施行。在該減壓之下,該熱處理時間可被縮短。以此熱處理,通常關閉之薄膜電晶體(在n通道電晶體之情況中,其閾電壓為正的)能被獲得。因此,該液晶顯示裝置之可靠性能被改善。
再者,藉由在該閘極絕緣層之上形成該氧化物半導體層之時去除該反應氛圍中的殘餘濕氣,其中,通道形成區域被形成,該氧化物半導體層中之氫或氫化物的濃度能被減少。
該上述製程能被使用於製造液晶顯示面板之背板(薄膜電晶體形成在基板之上),電致發光顯示面板、使用電子墨水之顯示裝置等。因為該上述製程係施行於低於或等於攝氏400度之溫度,該製程可被應用至使用玻璃基板之製造製程,該玻璃基板具有長於或等於1公尺之側面及少於或等於1公釐的厚度。再者,因為該整個製程能在攝氏400度或更低之處理溫度被施行,顯示面板能被製成,而不會消耗太多能量。
該斷開狀態電流能夠在使用如上述所製成之氧化物半導體層的薄膜電晶體中被減少。因此,藉由使用液晶顯示裝置之顯示部的複數個像素之每一個中的薄膜電晶體,用以保持儲存電容器中之電壓的週期能被延長,且當靜止影像等被顯示時,該液晶顯示裝置中之電力消耗可被減少。 再者,於靜止影像被顯示之情況中,藉由停止供應控制信號,電力消耗可被進一步減少。此外,靜止影像及移動影像能被切換,而不會故障。
實施例5能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。
(實施例6)
此實施例之薄膜電晶體及製造該薄膜電晶體之方法的實施例係使用圖11A至11E來做敘述。
於實施例6中,可被應用至此說明書中所敘述之液晶顯示裝置的薄膜電晶體之另一範例將被敘述。此實施例中所敘述之薄膜電晶體310能被使用作為實施例1中所敘述之像素部1008的每一個像素中之薄膜電晶體。
圖11A至11E說明薄膜電晶體之剖面結構的範例。圖11A至11E所示之薄膜電晶體310為一種底部閘極結構,其亦被稱為反向錯置薄膜電晶體。
雖然該薄膜電晶體310係使用單閘極薄膜電晶體來做敘述,如需要,包括複數個通道形成區域之多閘極薄膜電晶體能被形成。
下文,用以在基板300之上製造該薄膜電晶體310的製程係使用圖11A至11E來做敘述。
首先,導電膜被形成在具有絕緣表面的基板300之上,而後,第一微影步驟係施行於其上,以致閘極電極層311被形成。注意,抗蝕劑遮罩可藉由噴墨方法被形成。 藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩;因此,製造成本能被減少。
雖然在基板上無特別之限制,該基板能被使用作為具有一絕緣表面之基板300,其需要該基板300具有至少高到足以耐得住即將在稍後被施行之熱處理的耐熱性。
譬如,於玻璃基板被使用作為該基板300之情況中,如果即將在稍後被施行之熱處理的溫度係高的,較佳的是使用應變點為攝氏730度或更高之玻璃基板。譬如,當作該玻璃基板,諸如矽酸鋁玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃之玻璃材料被使用。注意,藉由包含比氧化硼較大數量之氧化鋇(BaO),玻璃基板係耐熱的而且更實用。因此,較佳的是包含比B2O3更多之BaO的玻璃基板被使用。
注意,代替該玻璃基板,可使用絕緣體所形成之基板、諸如陶瓷基板、石英玻璃基板、或藍寶石基板當作該基板300。或者,結晶玻璃基板等可被使用。
用作為基底膜之絕緣薄膜可被提供於該基板300及該閘極電極層311之間。該基底膜具有防止雜質元素由該基板300擴散之功能,並可使用氮化矽膜、氧化矽膜、氮化矽氧化物膜、及氮氧化矽膜的一或多個被形成具有單層結構或堆疊層結構。
該閘極電極層311可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料、或包含這些材料之任一者當作其主要成份之合金材料被形成具有單層結構或堆疊層 結構。
譬如,當作該閘極電極層311之二層式結構,以下結構之任一者係較佳的:鋁層及堆疊在其之上的鉬層之二層式結構、銅層及堆疊在其之上的鉬層之二層式結構、銅層及堆疊在其之上的氮化鈦層或氮化鉭層之二層式結構、氮化鈦層與鉬層之二層式結構、及氮化鎢層與鎢層之二層式結構。當作三層式結構,鎢層或氮化鎢層、鋁及矽之合金層或鋁及鈦之合金層、及氮化鈦層或鈦層之堆疊係較佳的。
其次,閘極絕緣層302係形成在該閘極電極層311之上。
該閘極絕緣層302能藉由電漿CVD方法、濺鍍方法等所形成,以具有氧化矽層、氮化矽層、氮氧化矽層、氮化矽氧化物層、或氧化鋁層之單層或其堆疊層。譬如,氮氧化矽層可藉由電漿CVD方法使用SiH4、氧、及氮當作沈積氣體所形成。於此實施例中,該閘極絕緣層304之厚度係大於或等於100奈米及少於或等於500奈米。於堆層結構之情況中,具有大於或等於50奈米及少於或等於200奈米之厚度的第一閘極絕緣層、及具有大於或等於5奈米及少於或等於300奈米之厚度的第二閘極絕緣層被堆疊在該第一閘極絕緣層上。
於此實施例中,具有100奈米或更少之厚度的氮氧化矽層係藉由電漿CVD方法來予以形成,當作該閘極絕緣層302。
其次,在該閘極絕緣層302之上,氧化物半導體膜330係藉由濺鍍方法而被形成至大於或等於2奈米及少於或等於200奈米,較佳為大於或等於5奈米及少於或等於30奈米之厚度。注意,適當厚度視氧化物半導體材料而有所不同,且如適當的話,該厚度可視材料而被設定。此步驟中之剖面視圖為圖11A。
在該氧化物半導體膜330係藉由濺鍍方法來予以形成之前,較佳的是施行反向濺鍍,其中,氬氣被導入及電漿被產生,以致在該閘極絕緣層302的表面上之灰塵被去除。代替該氬氛圍,氮氛圍、氦氛圍、氧氛圍等可被使用。
該氧化物半導體膜330係使用In-Ga-Zn-O-基氧化物半導體膜、In-Sn-Zn-O-基氧化物半導體膜、In-Al-Zn-O-基氧化物半導體膜、Sn-Ga-Zn-O-基氧化物半導體膜、Al-Ga-Zn-O-基氧化物半導體膜、Sn-Al-Zn-O-基氧化物半導體膜、In-Zn-O-基氧化物半導體膜、Sn-Zn-O-基氧化物半導體膜、Al-Zn-O-基氧化物半導體膜、In-O-基氧化物半導體膜、Sn-O-基氧化物半導體膜、或Zn-O-基氧化物半導體膜來予以形成。於此實施例中,該氧化物半導體膜330係藉由使用In-Ga-Zn-O基氧化物半導體標靶之濺鍍方法來予以形成。特別是,具有In2O3:Ga2O3:ZnO=1:1:1〔莫耳比率〕(亦即,In:Ga:Zn=1:1:0.5〔原子比率〕)的成份比率之標靶被使用。或者,具有In:Ga:Zn=1:1:1〔原子比率〕或In:Ga:Zn=1:1:2〔原子比率〕的成份比率之標靶能 被使用。在此實施例中,該氧化物半導體標靶之充填比率係等於或大於90%及等於或少於100%,較佳為等於或大於95%及等於或少於99.9%。以具有高充填比率的氧化物半導體標靶之使用,所沈積之氧化物半導體膜具有高密度。該氧化物半導體膜330的濺鍍中之氛圍可為稀有氣體(典型上為氬)之氛圍、氧之氛圍、或稀有氣體及氧之混合氛圍。
較佳的是高純度氣體被使用作為該氧化物半導體膜330之沈積用的濺鍍氣體,其中,諸如氫、水、氫氧基、或氫化物之雜質被去除達1ppm或更少,較佳為10ppb或更少。
該濺鍍係在高於或等於攝氏100度及低於或等於攝氏600度,較佳為高於或等於攝氏200度及低於或等於攝氏400度之基板溫度,藉由將該基板固持於該室中以減少之壓力來予以施行。藉由在該膜沈積中加熱該基板,該氧化物半導體膜中所包含之雜質的濃度能被減少。再者,藉由該濺鍍之損壞能被抑制。然後,該室中之殘餘濕氣被去除,已去除氫及濕氣之濺鍍氣體被導入,且該上述標靶被使用,以致該氧化物半導體膜330係形成在該基板300之上。為了去除該室中之殘餘濕氣,較佳的是使用吸附型真空泵。譬如,較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元,加入冷阱之渦輪增壓分子泵可被使用。於該室中,其中,排出係使用低溫泵來予以施行,氫分子、包含氫原子之諸如水(H2O)的化合物、包含碳原子之化合 物等被排出。據此,被包括於該室中所形成的氧化物半導體膜中之雜質的濃度能被減少。
當作該膜沈積條件之範例,以下之條件被採用:該基板及該標靶間之距離為100毫米;該壓力為0.6巴;該直流電(DC)電源為0.5千瓦;及該氛圍為氧(氧之流速比率為100%)。較佳的是脈衝式直流電(DC)電源被使用,因為該膜沈積中所產生之粉末物質(亦被稱為微粒或灰塵)能被減少,且該膜厚度可被製成均勻的。
其次,該氧化物半導體膜330藉由第二微影步驟而被處理成島形氧化物半導體層331。用於形成該島形氧化物半導體層之抗蝕劑遮罩可使用噴墨方法所形成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩;因此,製造成本能被減少。
其次,第一熱處理係施行於該氧化物半導體層331上。該氧化物半導體層331可藉由該第一熱處理被脫水或脫氫。該第一熱處理之溫度係高於或等於攝氏400度及低於或等於攝氏750度、較佳地係高於或等於攝氏400度及低於該基板400之應變點。於此實施例中,該基板被放置於作為一種熱處理設備之電爐中,且熱處理係在攝氏450度於該氧化物半導體層上在氮氛圍中施行達一小時,而後,該溫度被減少至室溫,及水或氫被防止進入該氧化物半導體層,而不會暴露於空氣;因此,該氧化物半導體層331被獲得(見圖11B)。
該熱處理設備不被限制於電爐,並可設有藉由來自諸 如電阻加熱器等之加熱器的熱傳導或熱輻射加熱待處理之物體的裝置。譬如,RTA(快速熱退火)設備,諸如GRTA(氣體快速熱退火)設備或LRTA(燈泡快速熱退火)設備能被使用。該LRTA設備為藉由光(電磁波)之輻射用以加熱待處理物體之設備,該光由諸如鹵素燈、金屬鹵化物燈、氙電弧燈、碳電弧燈、高壓鈉燈、或高壓水銀燈之燈泡所放射。該GRTA設備為使用高溫氣體之熱處理用設備。當作該氣體,不會與即將藉由熱處理所處理之物體反應的惰性氣體,諸如氮或諸如氬之稀有氣體被使用。
譬如,當作該第一熱處理,GRTA可被施行如下:該基板被傳送進入已加熱至攝氏650度至攝氏700度之高溫的惰性氣體中而被加熱達數分鐘,及被傳送與自該已加熱至該高溫的惰性氣體中取出。GRTA能夠高溫熱處理達一段短的時間。
於該第一熱處理中,較佳的是該水、氫等不被包含在氮或諸如氦、氖、或氬的稀有氣體中。較佳的是被導入該熱處理設備的氮或諸如氦、氖、或氬的稀有氣體之純度為6N(99.9999%)或更高,更佳為7N(99.99999%)或更高(亦即,雜質之濃度為1ppm或更低,更佳為0.1ppm或更低)。
藉由該第一熱處理,該氧化物半導體層331中所包含之氫及/或等等能被去除,且產生氧損失,以致該氧化物半導體層331變成n型半導體(具有減少電阻之半導 體)。再者,視該第一熱處理之條件或該氧化物半導體層331之材料而定,該氧化物半導體層331可被結晶成微晶質膜或多晶膜。譬如,該氧化物半導體層可被結晶成微晶質氧化物半導體膜,其中,結晶之程度為大於或等於90%或大於或等於80%。再者,視該第一熱處理之條件或該氧化物半導體層331之材料而定,該氧化物半導體層331可為未包含晶體成份之非結晶氧化物半導體膜。該氧化物半導體層331可變成氧化物半導體膜,其中,微晶質部份(具有大於或等於1奈米及小於或等於20奈米,典型上大於或等於2奈米及小於或等於4奈米之粒徑)被混合進入非結晶氧化物半導體。
該氧化物半導體層之第一熱處理亦可在該氧化物半導體膜330被處理成該島形氧化物半導體層331之前被施行。在該情況中,在該第一熱處理之後,該基板被由該加熱設備取出,而後在其上面施行微影步驟。
用於脫水及/或脫氫作用之熱處理可在源極電極與汲極電極被堆疊在該氧化物半導體層上之後、或在保護絕緣膜係形成在源極電極與汲極電極之上之後被施行,只要其係施行於沈積該氧化物半導體層之後。
於接觸孔係形成在該閘極絕緣層302中之情況中,其一步驟可在用於脫水及/或脫氫作用的熱處理係施行於該氧化物半導體膜330或該氧化物半導體層331上施行之前或之後。
用於該氧化物半導體膜之蝕刻,乾式蝕刻以及濕式蝕 刻可被採用。
該等蝕刻條件(諸如,蝕刻劑、蝕刻時間、或溫度)視該材料而被適當地調整,以致該材料可被蝕刻成想要之形狀。
其次,導電膜係形成在該閘極絕緣層302及該氧化物半導體層331之上。該導電膜可為藉由濺鍍方法或真空蒸鍍方法所形成。當作該導電薄膜之材料,選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素;包含這些元素之任一者當作一成份的合金;包含這些元素之任一者的組合之合金膜;等等能被給與。再者,選自錳、鎂、鋯、鈹、及釔的一或多個材料可被使用。再者,該導電膜可具有單層結構或二或更多層之堆疊層結構。譬如,包含矽的鋁膜之單層結構、鈦膜被堆疊在鋁膜之上的二層式結構、鈦膜、鋁膜、及鈦膜被依此順序堆疊之三層式結構、等等能被給與。或者,包含鋁(Al)及選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、與鈧(Sc)的一或複數個元素之膜、合金膜、或氮化物膜可被使用。
在熱處理係施行於沈積該導電膜之後的情況中,較佳的是該導電膜具有高到足以耐得住該熱處理的耐熱性。
其次,抗蝕劑遮罩係藉由第三微影步驟而被形成在該導電膜之上。在此之後,選擇性地蝕刻於其上,以致源極與汲極電極層315a及315b被形成,而後,該抗蝕劑遮罩被去除(見圖11C)。
在該第三微影步驟中之抗蝕劑遮罩的形成之時的光線 曝光可使用紫外光、KrF雷射光、或ArF雷射光被施行。即將被形成的薄膜電晶體之通道長度L係藉由該源極電極層之下端及該汲極電極層的下端間之間距來予以決定,該等電極層係彼此毗連於該氧化物半導體層331之上。在被施行用在少於25奈米的通道長度L之光線曝光的情況中,在該第三微影步驟中之抗蝕劑遮罩的形成之時的光線曝光係使用具有數奈米至數十奈米之極短波長的極紫外線來予以施行。在藉由極紫外線的光線曝光中,該解析度係高的,且該焦點深度係大的。據此,該薄膜電晶體之通道長度L可被製成為大於或等於10奈米及少於或等於1000奈米,電路之操作速率能被增加,且低電力消耗能藉由極小之斷開狀態電流所達成。
如適當的話,材料及該等蝕刻條件被控制,以便不會在該導電膜的蝕刻之時去除該氧化物半導體層331。
於此實施例中,因為該Ti膜被使用作為該導電膜,且該In-Ga-Zn-O-基氧化物半導體被使用作為該氧化物半導體層331,氫氧化銨/過氧化氫混合物(氨、水、及過氧化氫溶液之混合物)被使用作為蝕刻劑。
於該第三微影步驟中,於一些情況中,部份該氧化物半導體層331被蝕刻,藉此,具有溝槽(凹陷部)之氧化物半導體層可被形成。用以形成該源極與汲極電極層315a及315b之抗蝕劑遮罩可藉由噴墨方法所形成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩;因此,製造成本能被減少。
再者,氧化物導電層可被形成於該氧化物半導體層及該源極與汲極電極層之間。該氧化物導電層及用以形成該源極與汲極電極層之金屬層可被連續地形成。該氧化物導電層可用作為源極與汲極區域。
藉由提供該氧化物導電層當作該氧化物半導體層及該源極與汲極電極層間之源極區域及汲極區域,該源極區域及該汲極區域之電阻可被減少,且該電晶體能在高速操作。
為了減少該微影步驟中之光罩及步驟的數目,蝕刻可使用抗蝕劑遮罩被施行,該抗蝕劑遮罩係使用作為曝光遮罩之多色調遮罩來予以形成,光係透射過曝光遮罩,以便具有複數種強度。因為使用多色調遮罩所形成之抗蝕劑遮罩具有複數種厚度,且可藉由施行蝕刻而在形狀上做進一步改變,該抗蝕劑遮罩可被使用在複數個蝕刻步驟中,以提供不同的圖案。因此,對應於至少二種不同圖案之抗蝕劑遮罩可藉由使用一個多色調遮罩被形成。因此,曝光遮罩之數目能被減少,且對應微影步驟之數目亦可被減少,藉此,該製造製程之簡單化能被實現。
其次,使用諸如N2O、N2、或Ar之氣體的電漿處理可被施行,以去除被吸附在經曝光之氧化物半導體層的表面上之水等。電漿處理可使用氧及氬之混合氣體被施行。
在該電漿處理之後,形成用作為保護絕緣膜且與部份該氧化物半導體層相接觸之氧化物絕緣層316,而不會暴露於空氣。
如適當的話,該氧化物絕緣層316可藉由諸如濺鍍方法之方法而被形成達至少1奈米的厚度,以該方法,諸如水或氫之雜質不被混合進入該氧化物絕緣層316。當氫被包含在該氧化物絕緣層316中時,該氫之進入該氧化物半導體層或該氧化物半導體層中藉由氫之氧的引出可被造成,藉此製成該氧化物半導體層n型之背後通道(造成其電阻為低的),以致寄生通道可被形成。因此,重要的是採用一形成方法,其中,氫被盡可能少地使用,使得該氧化物絕緣層316包含盡可能少的氫。
於此實施例中,200奈米厚之氧化矽膜係藉由濺鍍方法而被沈積當作該氧化物絕緣層316。在膜沈積之時的基板溫度可為高於或等於室溫及低於或等於攝氏300度,且於此實施例中,為攝氏100度。該氧化矽膜能被以濺鍍方法於稀有氣體(典型上為氬)之氛圍、氧氛圍、或包含稀有氣體及氧之混合氛圍中形成。當作標靶,氧化矽標靶或矽標靶可被使用。譬如,使用矽標靶,氧化矽可藉由濺鍍方法在氧及氮的氛圍之下被沈積。當作被形成而與其電阻係減少的氧化物半導體層相接觸之氧化物絕緣層316,不包括諸如濕氣、氫離子、及OH-之雜質與阻止這些雜質由外側進入的無機絕緣膜被使用。典型上,氧化矽膜、氮氧化矽膜、氧化鋁膜、氮氧化鋁膜等被使用。
在該情況下,較佳的是於該氧化物絕緣層316之沈積中去除該室中之殘餘濕氣。這是為了防止該氧化物半導體層331及該氧化物絕緣層316包含氫、氫氧基、及/或濕 氣。
為了由該室去除殘餘濕氣,較佳的是使用吸附型真空泵。譬如,較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元,加入冷阱之渦輪增壓分子泵可被使用。譬如,於該室中,其中,排出係使用低溫泵來予以施行,氫分子、包含氫原子之諸如水(H2O)等化合物被排出。據此,包括於該室中所形成的氧化物絕緣層316中之雜質的濃度能被減少。
較佳的是高純度氣體被使用作為該氧化物絕緣層316之沈積用的濺鍍氣體,其中,諸如氫、水、氫氧基、或氫化物之雜質被去除達1ppm或更少,較佳為10ppb或更少。
其次,第二熱處理(較佳為在高於或等於攝氏200度及低於或等於攝氏400度之溫度,譬如,在高於或等於攝氏250度及低於或等於攝氏350度的溫度)係施行於惰性氣體氛圍或氧氣體氛圍中。譬如,該第二熱處理係施行於攝氏250度的氮氛圍中達1小時之久。以該第二熱處理,熱係在部份的該氧化物半導體層(該通道形成區域)與該氧化物絕緣層316相接觸之狀態下施加。
透過該上面製程,用於脫水及/或脫氫作用之熱處理係施行於該被沈積之氧化物半導體膜上,以降低該電阻,而後,部份的該氧化物半導體膜被選擇性地製成,以包括過量之氧。結果,重疊該閘極電極層311之通道形成區域313變成i型,重疊該源極電極層315a與使用低電阻氧化 物半導體所形成之高電阻的源極區域314a、及重疊該汲極電極層315b與使用低電阻氧化物半導體所形成之高電阻汲極區域314b係以自行對齊之方式而被形成。透過該等上面步驟,該薄膜電晶體310被形成(見圖11D)。
再者,在高於或等於攝氏100度及低於或等於攝氏200度的溫度於該空氣中可施行熱處理達1小時至30小時(兩者皆包括在內)。於此實施例中,熱處理係施行於攝氏150度達10小時之久。此熱處理可被施行於固定的加熱溫度。或者,該加熱溫度中之以下變化可被重複地進行複數次:該加熱溫度係自室溫增加至高於或等於攝氏100度及低於或等於攝氏200度的溫度,而後被減少至室溫。再者,此熱處理可在形成該氧化物絕緣膜之前於減壓之下被施行。在該減壓之下,該熱處理時間可被縮短。以此熱處理,氫係自該氧化物半導體層導入至該氧化物絕緣層;因此,通常關閉之薄膜電晶體能被獲得。因此,該液晶顯示裝置之可靠性能被改善。再者,藉由使用包含很多缺陷之氧化矽層當作該氧化物絕緣層,被包含在該氧化物半導體層中之諸如氫、濕氣、氫氧基、或氫化物的雜質係藉由此熱處理而被擴散進入該氧化物絕緣層,以進一步減少該氧化物半導體層中所包含之雜質。
該高電阻汲極區域314b(或該高電阻源極區域314a)係形成在該氧化物半導體層之與該汲極電極層315b(或該源極電極層315a)相重疊的部份中,以致該薄膜電晶體之可靠性能被增加。特別是,以該高電阻汲極 區域314b之形成,該導電性可由該汲極電極層315b逐漸地變化至該電晶體中之高電阻汲極區域314b及通道形成區域313。因此,於使用連接至用以供應高電源電位VDD之佈線的汲極電極層315b操作該薄膜電晶體之情況中,該高電阻汲極區域用作為緩衝器,且高電場不被局部地施加,縱使高電場被施加於該閘極電極層311及該汲極電極層315b之間,以致該電晶體之耐電壓能被改善。
於該氧化物半導體層為如15奈米或更少般薄之情況中,該高電阻源極區域及該高電阻汲極區域可在所有該等深度形成於該氧化物半導體層中之膜厚度方向上,反之於該氧化物半導體層為大於或等於30奈米及少於或等於50奈米之厚度般厚的情況中,部份的該氧化物半導體層、亦即該氧化物半導體層之與該源極與汲極電極層接觸的各區域及其附近可在該電阻中減少,以致該高電阻源極區域及該高電阻汲極區域被形成,且等氧化物半導體層靠近該閘極絕緣層之區域可被製成為i型。
保護絕緣層可被形成在該氧化物絕緣層316之上。譬如,氮化矽膜係藉由RF濺鍍方法來予以形成。RF濺鍍方法係較佳的,當作用以形成保護絕緣層之方法,因為其具有高生產力。當作該保護絕緣層,未包含諸如濕氣、氫離子、及OH-之雜質與阻止這些雜質由外側進入的無機絕緣膜被使用;氮化矽膜、氮化鋁膜、氮化矽氧化物膜、氮化鋁氧化物膜等被使用。於此實施例中,該保護絕緣層303係使用氮化矽膜而被形成當作該保護絕緣層(見圖 11E)。
於此實施例中,當作該保護絕緣層303,氮化矽膜係藉由加熱該基板300至攝氏100度至攝氏400度之溫度、導入包含已由其去除氫及濕氣之高純度氮的濺鍍氣體、及使用矽半導體之標靶來予以形成,直至及包括該氧化物絕緣層316之層係形成在該基板300之上為止。亦在該情況下,較佳的是於該保護絕緣層303之形成中,如同該氧化物絕緣層316之情況,該殘餘濕氣被由該處理室去除。
用於平坦化之平坦化絕緣層可被設在該保護絕緣層303之上。
在液晶顯示裝置之顯示部的複數個像素之每一個中,該斷開狀態電流能夠在使用如上述氧化物半導體層的薄膜電晶體中被減少。因此,用以保持儲存電容器中之電壓的週期能被延長,且當靜止影像等被顯示時,該液晶顯示裝置中之電力消耗可被減少。再者,於靜止影像被顯示之情況中,藉由停止供應控制信號,電力消耗可被進一步減少。此外,靜止影像及移動影像能被切換,而不會故障。
實施例6能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。
(實施例7)
此實施例之薄膜電晶體及製造該薄膜電晶體之方法的實施例係使用圖12A至12D來做敘述。
於實施例7中,可被應用至此說明書中所敘述之液晶 顯示裝置的薄膜電晶體之另一範例將被敘述。此實施例中所敘述之薄膜電晶體360能被使用作為實施例1中所敘述之像素部1008的每一個像素中之薄膜電晶體。
圖12A至12D說明薄膜電晶體之剖面結構的範例。圖12A至12D所示之薄膜電晶體360為一種被稱為通道保護結構之底部閘極結構(亦被稱為通道阻絕結構),且亦被稱為反向錯置薄膜電晶體。
雖然該薄膜電晶體360係使用單閘極薄膜電晶體來做敘述,如需要的話,包括複數個通道形成區域之多閘極薄膜電晶體能被形成。
下文,用以在基板320之上製造該薄膜電晶體360的製程係使用圖12A至12D來做敘述。
首先,導電膜被形成在具有絕緣表面的基板320之上,第一微影步驟被施行,以形成抗蝕劑遮罩,且該導電膜係藉由使用該抗蝕劑遮罩而被選擇性地蝕刻,以致閘極電極層361被形成。在此之後,該抗蝕劑遮罩被去除。注意,抗蝕劑遮罩可藉由噴墨方法被形成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩;因此,製造成本能被減少。
該閘極電極層361可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料、或包含這些材料之任一者當作主要成份之合金材料被形成具有單層結構或堆疊層結構。
其次,閘極絕緣層322係形成在該閘極電極層361之 上。
於此實施例中,具有100奈米或更少之厚度的氮氧化矽層係藉由電漿CVD方法來予以形成,當作該閘極絕緣層322。
其次,具有大於或等於2奈米及少於或等於200奈米厚度之氧化物半導體膜係形成在該閘極絕緣層322之上,且係藉由第二微影步驟而被處理成島形氧化物半導體層332。於此實施例中,該氧化物半導體膜係藉由濺鍍方法使用In-Ga-Zn-O基氧化物半導體標靶來予以形成。
在該情況下,較佳的是於該氧化物半導體膜之沈積中去除該室中之殘餘濕氣。這是為了防止該氧化物半導體膜包含氫、氫氧基、及/或濕氣。
為了自該室去除殘餘濕氣,較佳的是使用吸附型真空泵。譬如,較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元,加入冷阱之渦輪增壓分子泵可被使用。譬如,於該室中,其中,排出係使用低溫泵來予以施行,氫分子、包含氫原子之諸如水(H2O)等化合物被排出。據此,包括於該室中所形成的氧化物半導體膜中之雜質的濃度能被減少。
較佳的是高純度氣體被使用作為該氧化物半導體膜之沈積用的濺鍍氣體,其中,諸如氫、水、氫氧基、或氫化物之雜質被去除達1ppm或更少,較佳為10ppb或更少。
其次,該氧化物半導體層之脫水及/或脫氫作用被施 行。用於脫水及/或脫氫作用之第一熱處理的溫度係高於或等於攝氏400度及低於或等於攝氏750度,較佳為高於或等於攝氏400度及低於該基板之應變點。於此實施例中,該基板被放置於作為一種熱處理設備之電爐中,且熱處理係在攝氏450度於該氧化物半導體層上在氮氛圍中施行達一小時,而後,水或氫被防止進入該氧化物半導體層,而不會暴露於空氣;因此,氧化物半導體層332被獲得(見圖12A)。
其次,使用諸如N2O、N2、或Ar之氣體的電漿處理被施行。此電漿處理去除被吸附在經曝光之氧化物半導體層的表面上之水等。此外,電漿處理可使用氧及氬之混合氣體被施行。
其次,氧化物絕緣層被形成在該閘極絕緣層322及該氧化物半導體層332之上。在此之後,抗蝕劑遮罩係藉由第三微影步驟來予以形成,且蝕刻係選擇性地施行於其上,以致氧化物絕緣層366被形成。在此之後,該抗蝕劑遮罩被去除。
於此實施例中,200奈米厚之氧化矽膜係藉由濺鍍方法而被沈積當作該氧化物絕緣層366。在膜沈積之時的基板溫度可為高於或等於室溫及低於或等於攝氏300度,且於此實施例中,為攝氏100度。該氧化矽膜能被以濺鍍方法於稀有氣體(典型上為氬)之氛圍、氧氛圍、或包含稀有氣體及氧之混合氛圍中形成。當作標靶,氧化矽標靶或矽標靶可被使用。譬如,使用矽標靶,氧化矽可藉由濺鍍 方法在氧及氮的氛圍之下被沈積。當作被形成與該氧化物半導體層接觸之氧化物絕緣層366,不包括諸如濕氣、氫離子、及OH-之雜質與阻止這些雜質由外側進入的無機絕緣膜被使用。典型上,氧化矽膜、氮氧化矽膜、氧化鋁膜、氮氧化鋁膜等被使用。
在該情況下,較佳的是於該氧化物絕緣層366之沈積中去除該室中之殘餘濕氣。這是為了防止該氧化物半導體層332及該氧化物絕緣層366包含氫、氫氧基、及/或濕氣。
為了由該室去除殘餘濕氣,較佳的是使用吸附型真空泵。譬如,較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元,加入冷阱之渦輪增壓分子泵可被使用。譬如,於該室中,其中,排出係使用低溫泵來予以施行,氫分子、包含氫原子之諸如水(H2O)等化合物被排出。據此,包括於該室中所形成的氧化物絕緣層366中之雜質的濃度能被減少。
較佳的是高純度氣體被使用作為該氧化物絕緣層366之沈積用的濺鍍氣體,其中,諸如氫、水、氫氧基、或氫化物之雜質被去除達1ppm或更少,較佳為10ppb或更少。
其次,第二熱處理(較佳為在高於或等於攝氏200度及低於或等於攝氏400度之溫度,譬如,在高於或等於攝氏250度及低於或等於攝氏350度的溫度)係施行於惰性氣體氛圍或氧氣體氛圍中。譬如,該第二熱處理係在攝氏 250度的氮氛圍中施行達1小時之久。以該第二熱處理,熱係在部份的該氧化物半導體層(該通道形成區域)與該氧化物絕緣層366相接觸之狀態下施加。
於此實施例中,設有該氧化物絕緣層366且被局部地暴露出之氧化物半導體層332係於氮氛圍或惰性氣體氛圍中或在減壓之下進一步受到熱處理。藉由在氮氛圍或惰性氣體氛圍中或在減壓之下熱處理,未被該氧化物絕緣層366所覆蓋的氧化物半導體層332之暴露區域的電阻能被減少。譬如,熱處理係在攝氏250度於氮氛圍中施行達一小時之久。
於氮氛圍中以在設有該氧化物絕緣層366的氧化物半導體層332上之熱處理,該氧化物半導體層332之暴露區域的電阻被減少,以致包括具有不同電阻之區域(被指示為圖12B中之陰影區域及白色區域)的氧化物半導體層362被形成。
其次,導電膜被形成在該閘極絕緣層322、該氧化物半導體層362、及該氧化物絕緣層366之上。在此之後,抗蝕劑遮罩係藉由第四微影步驟來予以形成,且選擇性地蝕刻被施行於其上,以致源極電極層365a與汲極電極層365b被形成。在此之後,該抗蝕劑遮罩被去除(見圖12C)。
該源極電極層365a與該汲極電極層365b之每一個係藉由選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素;包含該等上面元素之任一者當作其成份的合金;包含這些元素 之任一者的組合之合金膜等能被使用。單層結構或包括二或更多層之堆疊層結構可被使用作為該導電膜。
透過上面製程,部份的該氧化物半導體膜被選擇性地製成,以包括過量之氧。結果,重疊該閘極電極層361之通道形成區域363變成i型,且重疊該源極電極層365a之高電阻源極區域364a、及重疊該汲極電極層365b之高電阻汲極區域364b係以自行對齊之方式而被形成。透過該等上面步驟,該薄膜電晶體360被形成。
再者,在高於或等於攝氏100度及低於或等於攝氏200度的溫度於該空氣中可施行熱處理達1小時至30小時(兩者皆包括在內)。於此實施例中,熱處理係在攝氏150度施行達10小時之久。此熱處理可在固定的加熱溫度被施行。或者,該加熱溫度中之以下變化可被重複地進行複數次:該加熱溫度係自室溫增加至高於或等於攝氏100度及低於或等於攝氏200度的溫度,而後被減少至室溫。再者,此熱處理可在形成該氧化物絕緣膜之前於減壓之下被施行。在該減壓之下,該熱處理時間可被縮短。以此熱處理,氫係自該氧化物半導體層而被導入至該氧化物絕緣層;因此,通常關閉之薄膜電晶體能被獲得。因此,該液晶顯示裝置之可靠性能被改善。
該高電阻汲極區域364b(或該高電阻源極區域364a)係形成在該氧化物半導體層之與該汲極電極層365b(或該源極電極層365a)相重疊的部份中,以致該薄膜電晶體之可靠性能被增加。特別是,以該高電阻汲極 區域364b之形成,該導電性可由該汲極電極層365b逐漸地變化至該電晶體中之高電阻汲極區域364b及通道形成區域363。因此,於使用連接至用以供應高電源電位VDD之佈線的汲極電極層365b操作該薄膜電晶體之情況中,該高電阻汲極區域用作為緩衝器,且高電場不被局部地施加,縱使高電場被施加於該閘極電極層361及該汲極電極層365b之間,以致該電晶體之耐電壓能被改善。
保護絕緣層323係形成在該源極電極層365a、該汲極電極層365b、及該氧化物絕緣層366之上。於此實施例中,該保護絕緣層323係使用氮化矽膜來予以形成(見圖12D)。
氧化物絕緣層可被形成在該源極電極層365a、該汲極電極層365b、及該氧化物絕緣層366之上,且該保護絕緣層323可被堆疊在該氧化物絕緣層之上。
在液晶顯示裝置之顯示部的複數個像素之每一個中,該斷開狀態電流能夠在使用如上述氧化物半導體層的薄膜電晶體中被減少。因此,用以保持儲存電容器中之電壓的週期能被延長,且當靜止影像等被顯示時,該液晶顯示裝置中之電力消耗可被減少。再者,於靜止影像被顯示之情況中,藉由停止供應控制信號,電力消耗可被進一步減少。此外,靜止影像及移動影像能被切換,而不會故障。
實施例7能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。
(實施例8)
於實施例8中,可被應用至此說明書中所敘述之液晶顯示裝置的薄膜電晶體之另一範例將被敘述。此實施例中所敘述之薄膜電晶體350能被使用作為實施例1中所敘述之像素部1008的每一個像素中之薄膜電晶體。
此實施例之薄膜電晶體及製造該薄膜電晶體之方法的實施例係使用圖13A至13D來做敘述。
雖然該薄膜電晶體350係使用單閘極薄膜電晶體來做敘述,如需要,包括複數個通道形成區域之多閘極薄膜電晶體能被形成。
下文,用以在基板340之上製造該薄膜電晶體350的製程係使用圖13A至13D來做敘述。
首先,導電膜被形成在具有絕緣表面的基板340之上,且第一微影步驟被施行,以致閘極電極層351被形成。於此實施例中,150奈米厚之鎢膜係藉由濺鍍方法來予以形成,當作該閘極電極層351。
其次,閘極絕緣層342係形成在該閘極電極層351之上。於此實施例中,具有100奈米或更少之厚度的氮氧化矽層係藉由電漿CVD方法來予以形成,當作該閘極絕緣層342。
其次,導電膜係形成在該閘極絕緣層342之上,且抗蝕劑遮罩係藉由第二微影步驟而被形成在該導電膜之上,及在其上面施行選擇性地蝕刻,以致源極電極層355a與汲極電極層355b被形成。在此之後,該抗蝕劑遮罩被去 除(見圖13A)。
其次,氧化物半導體膜345被形成(見圖13B)。於此實施例中,該氧化物半導體膜345係藉由濺鍍方法使用In-Ga-Zn-O基氧化物半導體標靶來予以形成。該氧化物半導體膜345係藉由第三微影步驟而被處理成島形氧化物半導體層。
在該情況下,較佳的是於該氧化物絕緣膜345之沈積中去除該室中之殘餘濕氣。這是為了防止該氧化物半導體膜345包含氫、氫氧基、及/或濕氣。
為了由該室去除殘餘濕氣,較佳的是使用吸附型真空泵。譬如,較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元,加入冷阱之渦輪增壓分子泵可被使用。譬如,於該室中,其中,排出係使用低溫泵來予以施行,氫分子、包含氫原子之諸如水(H2O)等化合物被排出。據此,包括於該室中所形成的氧化物絕緣膜345中之雜質的濃度能被減少。
較佳的是高純度氣體被使用作為該氧化物絕緣膜345之沈積用的濺鍍氣體,其中,諸如氫、水、氫氧基、或氫化物之雜質被去除達1ppm或更少,較佳為10ppb或更少。
其次,該氧化物半導體層之脫水及/或脫氫作用被施行。用於脫水及/或脫氫作用之第一熱處理的溫度係高於或等於攝氏400度及低於或等於攝氏750度,較佳為高於或等於攝氏400度及低於該基板之應變點。於此實施例 中,該基板被放置於作為一種熱處理設備之電爐中,且熱處理係在攝氏450度於該氧化物半導體層上在氮氛圍中施行達一小時,而後,水或氫被防止進入該氧化物半導體層,而不會暴露於空氣;因此,氧化物半導體層346被獲得(見圖13C)。
譬如,當作該第一熱處理,GRTA可被施行如下:該基板係傳送進入已加熱至攝氏650度至攝氏700度之高溫的惰性氣體而被加熱達數分鐘,及被傳送與自該已加熱至該高溫的惰性氣體取出。GRTA能夠高溫熱處理達一段短時間。
其次,具有與該氧化物半導體層346接觸的保護絕緣膜之作用的氧化物絕緣層356被形成。
如適當的話,該氧化物絕緣層356可藉由諸如濺鍍方法之方法而被形成達至少1奈米的厚度,以該方法,諸如水或氫之雜質不會進入該氧化物絕緣層356。當氫被包含在該氧化物絕緣層356中時,該氫之進入該氧化物半導體層或該氧化物半導體層中藉由氫之氧的引出可被造成,藉此,製成該氧化物半導體層n型之背後通道(造成其電阻為低的),以致寄生通道可被形成。因此,其重要的是採用一形成方法,其中,氫被盡可能少地使用,使得該氧化物絕緣層356包含盡可能少的氫。
於此實施例中,200奈米厚之氧化矽膜係藉由濺鍍方法而被沈積當作該氧化物絕緣層356。在膜沈積之時的基板溫度可為高於或等於室溫及低於或等於攝氏300度,且 於此實施例中,為攝氏100度。該氧化矽膜能被以濺鍍方法於稀有氣體(典型上為氬)之氛圍、氧氛圍、或包含稀有氣體及氧之混合氛圍中形成。當作標靶,氧化矽標靶或矽標靶可被使用。譬如,使用矽標靶,氧化矽可藉由濺鍍方法在氧及氮的氛圍之下被沈積。當作被形成與該氧化物半導體層接觸之氧化物絕緣層356,不包括諸如濕氣、氫離子、及OH-之雜質與阻止這些雜質由外側進入的無機絕緣膜被使用。典型上,氧化矽膜、氮氧化矽膜、氧化鋁膜、氮氧化鋁膜等被使用。
在該情況下,較佳的是於該氧化物絕緣層356之沈積中去除該室中之殘餘濕氣。這是為了防止該氧化物半導體層346及該氧化物絕緣層356包含氫、氫氧基、或濕氣。
為了自該室去除殘餘濕氣,較佳的是使用吸附型真空泵。譬如,較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元,加入冷阱之渦輪增壓分子泵可被使用。譬如,於該室中,其中,排出係使用低溫泵來予以施行,氫分子、包含氫原子之諸如水(H2O)等化合物被排出。據此,包括於該室中所形成的氧化物半導體層356中之雜質的濃度能被減少。
較佳的是高純度氣體被使用作為該氧化物半導體層356之沈積用的濺鍍氣體,其中,諸如氫、水、氫氧基、或氫化物之雜質被去除達1ppm或更少,較佳為10ppb或更少。
其次,第二熱處理(較佳為在高於或等於攝氏200度 及低於或等於攝氏400度之溫度,譬如,在高於或等於攝氏250度及低於或等於攝氏350度的溫度)係施行於惰性氣體氛圍或氧氣體氛圍中。譬如,該第二熱處理係在攝氏250度的氮氛圍中施行達1小時之久。以該第二熱處理,熱係在部份的該氧化物半導體層(該通道形成區域)與該氧化物絕緣層356相接觸之狀態下施加。
透過上面製程,該氧化物半導體膜被選擇性地製成,以包括過量之氧。結果,i型氧化物半導體層352被形成。透過該等上面步驟,該薄膜電晶體350被形成。
再者,在高於或等於攝氏100度及低於或等於攝氏200度的溫度於該空氣中可施行熱處理達1小時至30小時(兩者皆包括在內)。於此實施例中,熱處理係在攝氏150度施行達10小時之久。此熱處理可在固定的加熱溫度被施行。或者,該加熱溫度中之以下變化可被重複地進行複數次:該加熱溫度係自室溫增加至高於或等於攝氏100度及低於或等於攝氏200度的溫度,而後被減少至室溫。再者,此熱處理可在形成該氧化物絕緣膜之前於減壓之下被施行。在該減壓之下,該熱處理時間可被縮短。以此熱處理,氫係自該氧化物半導體層而被導入至該氧化物絕緣層;因此,通常關閉之薄膜電晶體能被獲得。因此,該液晶顯示裝置之可靠性能被改善。
保護絕緣層可被形成在該氧化物絕緣層356之上。譬如,氮化矽膜係藉由RF濺鍍方法來予以形成。於此實施例中,保護絕緣層343係使用氮化矽膜而被形成當作該保 護絕緣層(見圖13D)。
用於平坦化之平坦化絕緣層可被設在該保護絕緣層343之上。
該斷開狀態電流能夠在使用如上述所製成之氧化物半導體層的薄膜電晶體中被減少。因此,藉由使用液晶顯示裝置之顯示部的複數個像素之每一個中的薄膜電晶體,用以保持儲存電容器中之電壓的週期能被延長,且當靜止影像等被顯示時,該液晶顯示裝置中之電力消耗可被減少。再者,於靜止影像被顯示之情況中,藉由停止供應控制信號,電力消耗可被進一步減少。此外,靜止影像及移動影像能被切換,而不會故障。
實施例8能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。
(實施例9)
於實施例9中,於薄膜電晶體之製造製程中與實施例6不同的範例將使用圖14來做敘述。因為圖14係與圖11A至11E相同,除了部份該等步驟以外,相同之參考數字被使用於該等相同部份,且該等相同部份之詳細敘述不被重複。
於實施例9中,可被應用至此說明書中所揭示之液晶顯示裝置的薄膜電晶體之另一範例將被敘述。此實施例中所敘述之薄膜電晶體380能被使用作為具體實施例1中所敘述之像素部1008的每一個像素中之薄膜電晶體。
按照實施例6,閘極電極層381係形成在基板370之上,且第一閘極絕緣層372a及第二閘極絕緣層372b被堆疊。於此實施例中,閘極絕緣層具有二層式結構,其中,氮化物絕緣層被使用作為該第一閘極絕緣層372a,且氧化物絕緣層被使用作為該第二閘極絕緣層372b。
當作該氧化物絕緣層,氧化矽層、氮氧化矽層、氧化鋁層、氮氧化鋁物層等能被使用。當作該氮化物絕緣層,氮化矽層、氮化矽氧化物層、氮化鋁層、氮化鋁氧化物層等能被使用。
於此實施例中,該閘極絕緣層具有一結構,其中,氮化矽層及氧化矽層被堆疊在該閘極電極層381之上。譬如,150奈米厚的閘極絕緣層係以此一使得具有大於或等於50奈米及少於或等於200奈米(於此實施例中為50奈米)之厚度的氮化矽層(SiNy(y>0))係藉由濺鍍方法所形成並當作第一閘極絕緣層372a,而後具有大於或等於5奈米及少於或等於300奈米(於此實施例中為100奈米)之厚度的氧化矽層(SiOx(x>0))被堆疊在該第一閘極絕緣層372a之上當作第二閘極絕緣層372b的方式而被形成。
其次,氧化物半導體膜被形成及藉由微影步驟被處理成島形氧化物半導體層。於此實施例中,該氧化物半導體膜係藉由濺鍍方法使用In-Ga-Zn-O基氧化物半導體標靶來予以形成。
在該情況下,較佳的是於該氧化物半導體膜之沈積中 去除該室中之殘餘濕氣。這是為了防止該氧化物半導體膜包含氫、氫氧基、或濕氣。
為了由該室去除殘餘濕氣,較佳的是使用吸附型真空泵。譬如,較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元,加入冷阱之渦輪增壓分子泵可被使用。譬如,於該室中,其中,排出係使用低溫泵來予以施行,氫分子、包含氫原子之諸如水(H2O)等化合物被排出。據此,包括於該室中所形成的氧化物絕緣膜中之雜質的濃度能被減少。
較佳的是高純度氣體被使用作為該氧化物絕緣膜之沈積用的濺鍍氣體,其中,諸如氫、水、氫氧基、或氫化物之雜質被去除達1ppm或更少,較佳為10ppb或更少。
其次,該氧化物半導體層之脫水及/或脫氫作用被施行。用於脫水及/或脫氫作用之第一熱處理的溫度係高於或等於攝氏400度及低於或等於攝氏750度,較佳為高於或等於攝氏425度。該熱處理時間在高於或等於攝氏425度之溫度為一小時或較短,且在低於攝氏425度之溫度係比一小時較長。於此實施例中,該基板被放置於作為一種熱處理設備之電爐中,且熱處理係施行於該氧化物半導體層上於氮氛圍中,而後,水或氫被防止進入該氧化物半導體層,而不會暴露於空氣;因此,氧化物半導體層被獲得。在此之後,冷卻係藉由將高純度氧氣體、高純度N2O氣體、或超乾燥空氣(具有攝氏-40度或更低、較佳地係攝氏-60度或更低之露點)導入同一火爐來予以施行。較 佳的是該氧氣體或N2O氣體不包含水、氫等。或者,被導入該熱處理設備的氧氣或N2O氣體之純度較佳為6N(99.9999%)或更高,更佳為7N(99.99999%)或更高(亦即,該氧氣體或N2O氣體的雜質濃度為1ppm或更低,較佳為0.1ppm或更低)。
該熱處理設備不被限制於電爐。譬如,RTA(快速熱退火)設備,諸如GRTA(氣體快速熱退火)設備或LRTA(燈泡快速熱退火)設備能被使用。該LRTA設備為藉由光(電磁波)之輻射用以加熱待處理物體之設備,該光係自諸如鹵素燈、金屬鹵化物燈、氙電弧燈、碳電弧燈、高壓鈉燈、或高壓水銀燈之燈泡所發射出。該LRTA設備可為不只設有一燈泡,同時也設有藉由來自諸如電阻加熱器等之加熱器的熱傳導或熱輻射加熱待處理之物體的裝置。該GRTA為用於使用高溫氣體熱處理之方法。當作該氣體,不會與即將藉由熱處理所處理之物體反應的惰性氣體、諸如氮或諸如氬之稀有氣體被使用。藉由RTA方法,該熱處理可在攝氏600度至攝氏750度施行達數分鐘。
在用於脫水及/或脫氫作用的第一熱處理之後,熱處理可在高於或等於攝氏200度及低於或等於攝氏400度,較佳為高於或等於攝氏200度及低於或等於攝氏300度之溫度、於氧氣體氛圍或N2O氣體氛圍中被施行。
該氧化物半導體層之第一熱處理亦可在該氧化物半導體膜被處理成該島形氧化物半導體層之前被施行。在該情 況中,在該第一熱處理之後,該基板被由該加熱設備取出,而後在其上面施行微影步驟。
該整個氧化物半導體膜係透過該等上面之步驟而被製成,以包含過量之氧,藉此,該氧化物半導體膜具有較高的電阻,亦即,變成i型。據此,其整個區域為i型之氧化物半導體層382被形成。
其次,抗蝕劑遮罩係藉由微影步驟而被形成在該氧化物半導體層382之上,且被選擇性地蝕刻,以形成源極電極層385a與汲極電極層385b,而後,氧化物絕緣層386係藉由濺鍍方法而被形成。
在該情況下,較佳的是於該氧化物絕緣層386之沈積中去除該室中之殘餘濕氣。這是為了防止該氧化物半導體層382及該氧化物絕緣層386包含氫、氫氧基、及/或濕氣。
為了自該室去除殘餘濕氣,較佳的是使用吸附型真空泵。譬如,較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元,加入冷阱之渦輪增壓分子泵可被使用。於該室中,其中,排出係使用低溫泵來予以施行,氫分子、包含氫原子之諸如水(H2O)等化合物被排出。據此,包括於該室中所形成的氧化物絕緣層386中之雜質的濃度能被減少。
較佳的是高純度氣體被使用作為該氧化物絕緣層386之沈積用的濺鍍氣體,其中,諸如氫、水、氫氧基、或氫化物之雜質被去除達1ppm或更少,較佳為10ppb或更 少。
透過該等上面之步驟,該薄膜電晶體380能被製成。
其次,熱處理(較佳為在高於或等於攝氏150度及低於或等於攝氏350度之溫度)係施行於惰性氣體氛圍或氮氣體氛圍中,以便抑制該薄膜電晶體之電特徵的變化。譬如,熱處理係在攝氏250度的氮氛圍中施行達1小時之久。
再者,在高於或等於攝氏100度及低於或等於攝氏200度的溫度於該空氣中可施行熱處理達1小時至30小時(兩者皆包括在內)。於此實施例中,熱處理係在攝氏150度施行達10小時之久。此熱處理可在固定的加熱溫度被施行。或者,該加熱溫度中之以下變化可被重複地進行複數次:該加熱溫度係自室溫增加至高於或等於攝氏100度及低於或等於攝氏200度的溫度,而後被減少至室溫。再者,此熱處理可在形成該氧化物絕緣膜之前於減壓之下被施行。在該減壓之下,該熱處理時間可被縮短。以此熱處理,氫係自該氧化物半導體層而被導入至該氧化物絕緣層;因此,通常關閉之薄膜電晶體能被獲得。因此,該液晶顯示裝置之可靠性能被改善。
保護絕緣層373係形成在該氧化物絕緣層386之上。在此實施例中,100奈米厚之氮化矽膜係藉由濺鍍方法而被形成為該保護絕緣層373。
為氮化物絕緣層之該保護絕緣層373及該第一閘極絕緣層372a不包含諸如濕氣、氫、氫化物、或氫氧化合物 之雜質,且阻止它們由外側進入。
因此,在形成該保護絕緣層373之後,於該製造製程中,諸如濕氣之雜質自該外側的進入可被防止。再者,甚至在一裝置被完成當作諸如液晶顯示裝置的半導體裝置之後,諸如濕氣之雜質由該外側的進入可長期被防止;因此,該裝置之長期可靠性能被改善。
提供於為氮化物絕緣層的保護絕緣層373及該第一閘極絕緣層372a間之絕緣層可被去除,以製成與該第一閘極絕緣層372a接觸的保護絕緣層373。
據此,該氧化物半導體層中之諸如濕氣、氫、氫化物、或氫氧化合物的雜質能被減少,且其進入被防止,以致該氧化物半導體層中之雜質的濃度能被保持為低的。
用於平坦化之平坦化絕緣層可被設在該保護絕緣層373之上。
在液晶顯示裝置之顯示部的複數個像素之每一個中,該斷開狀態電流能夠使用如上述氧化物半導體層的薄膜電晶體被減少。因此,用以保持儲存電容器中之電壓的週期能被延長,且當靜止影像等被顯示時,該液晶顯示裝置中之電力消耗可被減少。再者,於靜止影像被顯示之情況中,藉由停止供應控制信號,電力消耗可被進一步減少。此外,靜止影像及移動影像能被切換,而不會故障。
實施例9能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。
(實施例10)
於實施例10中,可被應用至此說明書中所揭示之液晶顯示裝置的薄膜電晶體之另一範例將被敘述。此實施例中所敘述之薄膜電晶體能被使用作為實施例2至8之任一者中的薄膜電晶體,其能被使用作為實施例1中之薄膜電晶體。
於實施例10中,使用具有透光特性的導電材料當作閘極電極層、源極電極層、與汲極電極層之任一者的範例將被敘述。注意,該上面之實施例可被應用至該等相同部份,且具有與該上面實施例類似功能之部份及步驟與其敘述不被重複。再者,用於該等相同部份之特定的敘述被省略。
當作閘極電極層、源極電極層、與汲極電極層之任一者的材料,透射可見光之導電材料能被使用,譬如,以下金屬氧化物之任一者能被使用:In-Sn-O-基金屬氧化物;In-Sn-Zn-O-基金屬氧化物;In-Al-Zn-O-基金屬氧化物;Sn-Ga-Zn-O-基金屬氧化物;Al-Ga-Zn-O-基金屬氧化物;Sn-Al-Zn-O-基金屬氧化物、In-Zn-O-基金屬氧化物;Sn-Zn-O-基金屬氧化物;Al-Zn-O-基金屬氧化物;In-O-基金屬氧化物;Sn-O-基金屬氧化物;與Zn-O-基金屬氧化物。如適當的話,其厚度被設定在大於或等於50奈米及少於或等於300奈米之範圍中。當作使用於該閘極電極層、該源極電極層、與該汲極電極層之任一者的金屬氧化物之沈積方法,濺鍍方法、真空蒸鍍方法(電子束蒸鍍方 法等)、弧形放電離子電鍍方法、或噴灑方法被採用。在採用濺鍍方法之情況中,較佳的是使用包含2重量百分比至10重量百分比(兩者被包括在內)之SiO2的標靶施行沈積,且禁止結晶之SiOx(x>0)被包含在該透光導電膜中,以便在稍後步驟中的熱處理之時防止結晶。
注意,該透光導電膜中之諸成份的百分比之單位為原子%,且諸成份之百分比係藉由使用電子探針X光顯微分析器(EPMA)的分析來予以評估。
於設有薄膜電晶體之像素中,當像素電極層、另一電極層(諸如電容器電極層)、或佈線層(諸如電容器佈線層)係使用透射可見光之導電膜來予以形成時,具有高孔徑比之顯示裝置可被實現。不用說,較佳的是該像素中之閘極絕緣層、氧化物絕緣層、保護絕緣層、及平坦化絕緣層的每一個係亦使用透射可見光之膜來予以形成。
於此說明書中,透射可見光之膜意指具有此一便於具有75%至100%之可見光的透射率之厚度的膜。於該膜具有電導性之情況中,該膜亦被稱為透明之導電膜。再者,相對於可見光為半透射的導電膜可被使用作為應用至該閘極電極層、該源極電極層、該汲極電極層、該像素電極層、另一電極層、或另一佈線層之金屬氧化物。相對於可見光為半透射之導電膜指示具有50%至75%之可見光的透射率之膜。
當薄膜電晶體具有透光特性時,該孔徑比能被增加。尤其用於10吋或更小之小液晶顯示面板,甚至當像素之 尺寸被減少時,高孔徑比能被達成,以便譬如藉由增加閘極佈線之數目實現更高解析度之顯示影像。再者,對於薄膜電晶體之各零組件,藉由使用具有透光特性之膜,高孔徑比能被達成,甚至當一個像素被分成複數個子像素以便實現寬廣之觀看角度時。亦即,高孔徑比能被維持,甚至當一群高密度薄膜電晶體被提供時,以致該顯示區域之充分的面積可被確保。譬如,於一個像素包括二至四個子像素之情況中,該孔徑比能被改善,因為該薄膜電晶體具有透光特性。再者,儲存電容器可使用該相同之材料藉由與該薄膜電晶體中之零組件相同的步驟被形成,以致該儲存電容器能具有透光特性,藉此該孔徑比可被進一步改善。
實施例10能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。
(實施例11)
參考圖15A至15C敘述液晶顯示面板之外觀及剖面,其為液晶顯示裝置的一個實施例。圖15A及15C之每一個係面板之俯視圖,其中,形成在第一基板4001之上的薄膜電晶體4010與4011及液晶元件4013係以密封劑4005而被密封於該第一基板4001及第二基板4006之間。圖15B對應於圖15A或15C沿著剖線M-N之剖面視圖。
該密封劑4005被提供,以便包圍被設在該第一基板4001之上的像素部4002及掃描線驅動電路4004。該第二 基板4006係設在該像素部4002及該掃描線驅動電路4004之上。因此,該像素部4002及該掃描線驅動電路4004隨同液晶層4008藉由該第一基板4001、該密封劑4005、及該第二基板4006被密封。使用分開地製備在基板之上的單晶半導體膜或多晶半導體膜所形成之信號線驅動電路4003,係安裝在與被該第一基板4001之上的密封劑4005所包圍之區域不同的區域中。
注意,分開形成之驅動電路的連接方法無特別限制;COG方法、打線接合方法、TAB方法等能被使用。圖15A說明藉由COG方法來安裝該信號線驅動電路4003之範例,且圖15C說明藉由TAB方法來安裝該信號線驅動電路4003之範例。
再者,設在該第一基板4001之上的該像素部4002及該掃描線驅動電路4004之每一個包括複數個薄膜電晶體。圖15B說明被包含於該像素部4002中之薄膜電晶體4010及被包含於該掃描線驅動電路4004中之薄膜電晶體4011。絕緣層4041、4042、4020及4021被設在該等薄膜電晶體4010及4011之上。
如適當的話,實施例2至9中所敘述之薄膜電晶體的任一者能被適當地使用作為該等薄膜電晶體4010及4011之每一個,並可使用類似製程及類似材料被形成。在該等薄膜電晶體4010及4011之每一個的氧化物半導體層中,氫或水減少。因此,該等薄膜電晶體4010及4011具有高可靠性。在此實施例中,該等薄膜電晶體4010及4011為 n通道薄膜電晶體。
導電層4040係設在該絕緣層4021之上,其與用於該驅動電路的薄膜電晶體4011中之氧化物半導體層的通道形成區域重疊。該導電層4040被提供於與該氧化物半導體層之通道形成區域相重疊的位置中,藉此該薄膜電晶體4011藉由BT測試的閾電壓中之變化的數量可被減少。該導電層4040之電位可為與該薄膜電晶體4011之閘極電極層的電位相同或不同。該導電層4040亦可作為第二閘極電極層。此外,該導電層4040之電位可為GND或0伏特,或該導電層4040可為在一浮動狀態中。
被包含於該液晶元件4013中之像素電極層4030係電連接至該薄膜電晶體4010之源極電極層或汲極電極層。該液晶元件4013之對置電極層4031被提供於該第二基板4006上。該像素電極層4030、該對置電極層4031、及該液晶層4008彼此重疊之部份對應於該液晶元件4013。注意,該像素電極層4030及該對置電極層4031係分別設有絕緣層4032及絕緣層4033,該等絕緣層之每一個用作為對齊膜,且該液晶層4008被夾在該像素電極層4030及該對置電極層4031之間,而使該等絕緣層4032及4033置入在其間。
當作該第一基板4001及該第二基板4006之每一個,透光基板能被使用,玻璃、陶瓷、或塑膠能被使用。如塑膠,玻璃纖維強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜能被使用。
間隔體4035係藉由選擇性地蝕刻絕緣膜所獲得之圓柱狀間隔體,且被提供以便控制該像素電極層4030及該對置電極層4031間之距離(單一晶胞空隙)。或者,球形間隔體可被使用。此外,該對置電極層4031被電連接至形成在該相同一基板之上的共用電位線當作該薄膜電晶體4010。以共用連接部之使用,該對置電極層4031及該共用電位線能藉由配置在一對基板間之導電微粒被電連接至彼此。該等導電微粒被包含在該密封劑4005中。
當作該液晶,熱致變液晶、低分子液晶、高分子液晶、高分子分散液晶、鐵電液晶、反鐵電液晶等被使用。此一液晶材料視條件而呈現膽固醇相、層列相、立方相、手徵絲狀相、等向性相等。
或者,呈現不需要對齊膜的藍相之液晶可被使用。藍相為液晶相位的其中之一,其係剛好在膽固醇相變為等向性相之前才被產生,且同時膽固醇液晶之溫度被升高。因為該藍相係僅只產生於狹窄之溫度範圍內,包含在大於或等於5重量百分比的對掌性分子之液晶成份被使用於該液晶層4008,以便加寬該溫度範圍。包含呈現藍相之液晶及對掌性分子的液晶成份具有少於或等於1毫秒之短反應時間,具有光學等向性,其造成該對齊處理不必要,且具有小的觀看角度相依性。對齊膜不須被提供,且不需要如此之摩擦處理;據此,藉由該摩擦處理所造成之靜電放電損壞能被防止,且於該製造製程中之液晶顯示器裝置的缺陷及損壞能被減少。因此,該液晶顯示裝置之生產力能被 改善。包括氧化物半導體層之薄膜電晶體特別具有一可能性,即該薄膜電晶體之電特徵可藉由靜電之影響而大幅地改變及由該設計範圍偏離。因此,對於具有包括氧化物半導體層之薄膜電晶體的液晶顯示裝置,使用藍相液晶材料係更有效的。
於此實施例中,該液晶材料之電阻係數為1x1012歐姆.公分或更多,較佳為1x1013歐姆.公分或更多,更佳為1x1014歐姆.公分或更多。於使用該液晶材料的液晶晶胞之情況中,該電阻為1x1011歐姆.公分或更多,其中,來自該對齊膜或該密封劑之雜質可進入,且較佳為超過1x1013歐姆.公分。此說明書中之電阻係數的值係測量於攝氏20度。
當該液晶材料之電阻係數增加時,透過該液晶材料所漏出之電荷的數量能被減少,以致用以保持該液晶元件之操作狀態的電壓隨著時間之消逝的減少能被抑制。結果,該保持週期能被延長,信號寫入之頻率能被減少,且該顯示裝置之低電力消耗能被達成。
本發明之此實施例亦可被應用至半透射(半透射式)或反射液晶顯示裝置的其中之一以及透射式液晶顯示裝置。此實施例之顯示裝置不被限制於液晶顯示裝置,且可為使用發光元件,諸如電致發光元件(亦被稱為EL元件)當作顯示元件之EL顯示裝置。
該液晶顯示裝置之範例被說明,其中,偏振板被設在該基板之外表面上(該觀看者側上),且著色層及被使用 於顯示元件之電極層係依此順序而被設在該基板之內表面上;然而,該偏振板可被設在該基板之內表面上。該偏振板及該著色層之堆層結構不被限制於此實施例中所敘述者,且如適當的話,可視該偏振板及該著色層之材料或該製造製程的條件而被設定。再者,具有黑色基質之作用的遮光膜可被提供在異於顯示部之區域中。
在該等薄膜電晶體4011及4010之上,該絕緣層4041被形成與該等氧化物半導體層接觸。該絕緣層4041可使用與實施例2中所敘述之氧化物絕緣層416類似的材料並藉由類似方法被形成。於此實施例中,當作該絕緣層4041,氧化矽層係使用實施例2藉由濺鍍方法來予以形成。再者,該保護絕緣層4042被形成在該絕緣層4041上,並與該絕緣層4041接觸。該保護絕緣層4042能夠以與實施例2中所敘述之保護絕緣層403類似的方式被形成;譬如,氮化矽膜能被使用。此外,為了減少該等薄膜電晶體之表面粗糙度,用作為平坦化絕緣膜之保護絕緣層4042係覆蓋著該絕緣層4021。
該絕緣層4021被形成為該平坦化絕緣膜。當作該絕緣層4021,具有耐熱性之有機材料,諸如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺、或環氧基樹脂能被使用。異於此等有機材料,其係亦可能使用低介電常數之材料(低k材料)、矽氧烷基樹脂、磷化矽玻璃(PSG)、硼磷矽玻璃(BPSG)等。該絕緣層4021可藉由堆疊複數個絕緣膜所形成,該等絕緣膜係由這些材料所形成。
在用以形成該絕緣層4021之方法上無特別限制。該絕緣層4021能視該材料而藉由一方法或工具所形成,該方法諸濺鍍方法、SOG方法、旋轉塗佈方法、浸漬方法、噴塗方法、或液滴排出方法(諸如,噴墨方法、網印、或平板印刷);該工具(配備)諸如刮刀、輥式塗佈機、簾幕式塗佈機、或刀式塗佈機等。該絕緣層4021之烘乾步驟亦用作該半導體層之降溫,藉此液晶顯示裝置可被有效率地製成。
該像素電極層4030及該對置電極層4031可使用透光導電材料被形成,諸如氧化銦錫(ITO);氧化銦鋅(IZO),其中,氧化鋅(ZnO)被混合在氧化銦中;導電材料,其中,氧化矽(SiO2)被混合在氧化銦中;有機銦;有機錫;包含氧化鎢之氧化銦;包含氧化鎢之氧化銦鋅;包含氧化鈦之氧化銦;或包含氧化鈦之氧化銦錫。或者,在不需要用於反射液晶顯示裝置中之像素電極層4030或對置電極層4031的透光特性或需要反射特性之情況中,該像素電極層4030或該對置電極層4031能使用選自諸如鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、或銀(Ag)之金屬的一種或複數種、其合金、及其氮化物被形成。
包含導電高分子(亦被稱為導電聚合物)之導電成份能被使用於該像素電極層4030及該對置電極層4031。使 用該導電成份所形成之像素電極較佳地是在550奈米之波長具有每平方10000歐姆或更少的薄片電阻及70%或更多的透光率。再者,被包含於該導電成份中之導電高分子的電阻率較佳為0.1歐姆.公分或更少。
當作該導電高分子,所謂之π電子共軛導電聚合物可被使用。譬如,聚苯胺或其衍生物、聚吡咯或其衍生物、聚塞吩或其衍生物、或它們之二或更多種的共聚物、等等能被給與。
再者,各種信號及電位係自FPC 4018而被供應至分開形成之信號線驅動電路4003、該掃描線驅動電路4004、或該像素部4002。
連接端子電極4015係由與被包含於該液晶元件4013中之像素電極層4030相同的導電膜所形成,且端子電極4016係由與該等薄膜電晶體4010及4011之源極及汲極電極層相同的導電膜所形成。
該連接端子電極4015係經由異向性導電膜4019而被電連接至被包含於該FPC 4018中之端子。
圖15A至15C說明一範例,其中,該信號線驅動電路4003被分開地形成及安裝在該第一基板4001上;然而,此實施例不被限制於此結構。該掃描線驅動電路可被分開地形成與接著被安裝,或僅只部份該信號線驅動電路或部份該掃描線驅動電路可被分開地形成與接著被安裝。
如適當的話,黑色基質(遮光層)、光學構件(光學基板)、諸如偏振構件、減速構件、或抗反射構件、等等 被提供。譬如,圓形偏振可藉由使用偏振基板及減速基板而被採用。此外,背光、側面光等可被使用作為光源。
於主動矩陣型液晶顯示裝置中,顯示圖案係藉由以矩陣形式而配置之像素電極的驅動而被形成在螢幕上。特別是,電壓被施加於所選擇之像素電極及對應於該像素電極的對置電極之間,且因此,設置於該像素電極及該對置電極間之液晶層被光學地調變。此光學調變被觀看者認知為一顯示圖案。
再者,因為該薄膜電晶體係易於由於靜電等而被損壞,保護電路較佳係設在與該像素部或該驅動電路部相同的基板之上。該保護電路較佳係由包含氧化物半導體層之非線性元件所形成。譬如,保護電路被提供於該像素部、及掃描線輸入端子與信號線輸入端子之間。於此實施例中,複數個保護電路被提供,以致當由於靜電等之突波電壓被施加於該掃描線、該信號線、及電容器匯流排線時,該像素電晶體等等不被損壞。據此,該保護電路被組構成當突波電壓被施加於該保護電路時釋放電荷至共用佈線。該保護電路包括在該共用佈線及該掃描線、該號線、或該電容器匯流排線之間平行配置的非線性元件。該該非線性元件之每一個包括諸如二極體之二端子元件、或諸如電晶體之三端子元件。譬如,該非線性元件可透過與該像素部之薄膜電晶體相同的步驟所形成。譬如,類似於二極體之那些者的特徵能藉由連接閘極端子至汲極端子被達成。
再者,用於液晶顯示器模組,扭轉向列型(TN)模 式、平面轉換(IPS)模式、邊界電場切換(FFS)模式、軸對稱排列微胞型(ASM)模式、光補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式等可被使用。
在此說明書中所揭示之液晶顯示裝置上無特別之限制;TN液晶、OCB液晶、STN液晶、VA液晶、ECB液晶、GH液晶、聚合物散佈液晶、盤狀液晶等能被使用。特別是,通常黑色之液晶面板、諸如利用垂直調整(VA)模式之透射式液晶顯示裝置係較佳的。有垂直調整模式的一些範例;譬如,多象限垂直配向(MVA)模式、圖像垂直調整(PVA)模式、及ASV模式能被採用。
再者,此實施例可被應用至VA液晶顯示裝置。該VA液晶顯示裝置具有一種形式,其中,液晶顯示面板之液晶分子的對齊被控制。於該VA液晶顯示裝置中,當沒有電壓被施加時,液晶分子係在一垂直方向上相對於面板表面而對齊。再者,有可能使用被稱為領域倍增或多領域設計之方法,其中,像素被分成一些區域(子像素),且分子係在不同方向上於其個別之區域中對齊。
實施例11能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。
(實施例12)
於實施例12中,包括上述實施例之液晶顯示裝置的 任一者之電子設備的範例將被敘述。
圖16A說明手提式遊戲機,其可包括外殼9630、顯示部9631、喇叭9633、操作按鍵9635、連接端子9636、記錄媒體讀取部9672等等。圖16A所說明之手提式遊戲機可具有讀取儲存於記錄媒體中之程式或資料的功能,以將該程式或資料顯示在該顯示部上;藉由無線通訊與另一手提式遊戲機分享資訊之功能、等等。圖16A所說明之手提式遊戲機可具有除了那些在上面所給與者以外的各種功能。
圖16B說明數位相機,其可包括外殼9630、顯示部9631、喇叭9633、操作按鍵9635、連接端子9636、快門按鈕9676、影像接收部9677等等。在圖16B中具有電視收訊功能的數位相機可具有拍攝靜止影像及/或移動影像之功能;自動或手動地修正所拍攝之影像的功能;由天線獲得各種資訊之功能;儲存所拍攝之影像或由該天線所獲得之資訊的功能;及將所拍攝之影像或由該天線所獲得之資訊顯示在該顯示部上之功能。具有圖16B中之電視收訊功能的數位相機可具有除了那些在上面所給與者以外的各種功能。
圖16C說明電視機,其可包括外殼9630、顯示部9631、喇叭9633、操作按鍵9635、連接端子9636等等。圖16C中之電視機可具有將用於電視電波處理及轉換成影像信號之功能;將該影像信號處理及轉換成適合用於顯示之信號的功能;轉換該影像信號的框頻率之功能、等等。 圖16C中之電視機可具有除了那些在上面所給與者以外的各種功能。
圖17A說明電腦,其可包括外殼9630、顯示部9631、喇叭9633、操作按鍵9635、連接端子9636、指向裝置9681、外部連接埠9680等等。圖17A中之電腦可具有在該顯示部上顯示各種資訊(例如,靜止影像、移動影像、及文字影像)之功能;控制藉由各種軟體(程式)之處理的功能;諸如無線通訊或有線通訊之通訊功能;以該通訊功能連接至各種電腦網路之功能;以該通訊功能發送或接收各種資料之功能、等等。圖17A所說明之電腦可具有除了那些在上面所給與者以外的各種功能。
圖17B說明行動電話,其可包括外殼9630、顯示部9631、喇叭9633、操作按鍵9635、麥克風9638等等。圖17B中之行動電話可具有在該顯示部上顯示各種資訊(例如靜止影像、移動影像、及文字影像)之功能;在該顯示部上顯示日曆、日期、時間等之功能;操作或編輯被顯示在該顯示部上之資訊的功能;控制藉由各種軟體(程式)之處理的功能、等等。圖17B中之行動電話可具有除了那些在上面所給與者以外的各種功能。
圖17C說明電子紙(亦被稱為e-book(電子書)),其可包括外殼9630、顯示部9631、操作按鍵9635等等。圖17C中之電子紙可具有在該顯示部上顯示各種資訊(例如靜止影像、移動影像、及文字影像)之功能;在該顯示部上顯示日曆、日期、時間等等之功能;操 作或編輯被顯示在該顯示部上之資訊的功能;控制藉由各種軟體(程式)之處理的功能、等等。圖17C中之電子紙可具有除了那些在上面所給與者以外的各種功能。
於此實施例中所敘述之電子設備的每一個中,在液晶顯示裝置之顯示部的複數個像素之每一個中,該斷開狀態電流能被減少。據此,用於保持儲存電容器中之電壓的週期能被增加,且當靜止影像等被顯示在該液晶顯示裝置中時可減少該電力消耗之電子設備可被製成。再者,於靜止影像被顯示之情況中,藉由停止供應控制信號,電力消耗可被進一步減少。此外,靜止影像及移動影像能被切換,而不會故障。
實施例12可與其他實施例中所敘述之結構的任一者適當地組合來施行。
(實施例13)
包括氧化物半導體之底部閘極電晶體的操作之原理將被敘述。
圖19為包括氧化物半導體之反向錯置絕緣閘極電晶體之剖面視圖。氧化物半導體層(OS)係設在閘極電極(G1)之上,而使第一閘極絕緣膜(GI1)置入在其間,且源極電極(S)與汲極電極(D)被提供在該第一閘極絕緣膜之上。再者,第二閘極絕緣膜(GI2)係設在該源極電極(S)與該汲極電極(D)之上,且第二閘極電極(G2)被提供在該源極電極(S)與該汲極電極(D)之 上。G2被維持至接地電位。
下文,敘述使用能帶圖。為了解之故,在此所敘述之能帶圖被儘可能多地簡化,以致它們係不精確的。圖20A及20B為沿著圖19中所說明之剖線A-A’的能帶圖(概要圖)。圖20A說明施加至該源極的電壓之電位係等於施加至該汲極的電壓之電位(VD=0V)的情況,且圖20B說明相對於該源極之正電位被施加於該汲極(VD>0)的情況。
圖21A及21B為沿著圖19中所說明之剖線B-B’的能帶圖(概要圖)。圖21A說明開啟(on)狀態,其中,正電位(+VG)被施加於該閘極(G1)及該源極與該汲極間之載子(電子)流動。圖21B說明關閉(off)狀態,其中,負電位(-VG)被施加於該閘極(G1),且少數載子不流動。
圖22說明該真空能階及金屬(ΦM)的功函數間之關係、與該真空能階及氧化物半導體的電子親和力(χ)間之關係。
因為金屬係退化,該傳導能帶及該費米能階彼此對應。在另一方面,傳統之氧化物半導體典型上為n型半導體,在該情況中,該費米能階(Ef)係遠離位於能帶隙之中間的本質費米能階(Ei),且係位於較接近至該傳導能帶。注意,已知氫為氧化物半導體中之施體,且為造成氧化物半導體將成為n型半導體的因素。
在另一方面,本發明之氧化物半導體為本質(i型) 或實質上本質氧化物半導體,其係藉由自氧化物半導體中去除n型雜質之氫及純化該氧化物半導體而被獲得,使得異於該氧化物半導體之主要成份的雜質儘可能多地防止被包含在其中。換句話說,一特色為經純化之i型(本質)半導體、或接近該i型半導體之半導體係不只藉由加入雜質而被獲得,而且亦藉由儘可能多地去除諸如氫或水之雜質所獲得。這能夠讓該費米能階(Ef)將為與該本質費米能階(Ei)在相同的能階。
於氧化物半導體之能帶隙為3.15eV的情況中,該電子親和力(χ)據說為4.3eV。被包括於該源極電極與該汲極電極中之鈦(Ti)的功函數係實質上等於該氧化物半導體之電子親和力(χ)。在該情況下,用於電子之肖特基能障並未形成在該金屬及該氧化物半導體間之介面。
換句話說,於金屬(ΦM)的功函數及該氧化物半導體的電子親和力(χ)係彼此相等、與該金屬及該氧化物半導體係彼此接觸之情況中,如圖20A所說明之能帶圖(概要圖)被獲得。
於圖20B中,黑色圓圈(˙)代表電子,且當正電位被施加於該閘極與該汲極時,該電子係超過該能障(h)被注射進入該氧化物半導體及流向該汲極。在該情況下,該能障(h)之高度視該閘極電壓與該汲極電壓而變化;於正汲極電壓被施加之情況中,該能障(h)之高度係比圖20A中之能障的高度更小,其中,沒有電壓被施加,亦即,該能帶隙(Eg)的1/2。
在此時,注射進入該氧化物半導體之電子流動於該氧化物半導體中,如圖21A所示。此外,於圖21B中,當負電位(逆向偏壓)被施加於該閘極電極(G1)時,電流之值係非常接近零,因為作為少數載子之電洞實質上為零。
譬如,甚至當如上述之絕緣閘極電晶體具有1x104微米之通道寬度W及3微米的通道長度時,該斷開狀態電流為10-13A或更少,且該次臨界擺幅(S值)可為0.1V/dec(該閘極絕緣膜之厚度:100奈米)。
注意,矽半導體之本質載子濃度為1.45x1010/立方公分(300K),且載子甚至於室溫存在。這意指熱激發載子甚至於室溫存在。實際上使用矽晶圓加入諸如磷或硼之雜質。此外,甚至在所謂之本質矽晶圓中,存在不能被控制之雜質。因此,載子實際上在1x1014/立方公分或更多存在於矽半導體中,其有助於該源極及該汲極間之傳導。再者,矽半導體的能帶隙為1.12eV,且因而包括矽半導體之電晶體的斷開狀態電流視溫度而大幅地改變。
因此,不只藉由簡單地使用具有用於電晶體的寬能帶隙之氧化物半導體,同時藉由純化該氧化物半導體,使得異於主要成份之雜質能儘可能多地防止被包含在其中,以致該載子濃度變成1x1014/立方公分,較佳為1x1012/立方公分或更少,將在實用之操作溫度被熱激發之載子能被消除,且該電晶體可僅只以由該源極側所注射之載子操作。這使得其可能將該斷開狀態電流減少至1x10-13A或更少, 及獲得電晶體,其斷開狀態電流幾乎不會隨著溫度中之變化而改變,且其能夠有極穩定之操作。
本發明之技術概念為雜質不被添加至氧化物半導體,且反而是該氧化物半導體本身係藉由去除諸如不想要地存在其中之水或氫的雜質而被純化。換句話說,本發明之實施例的特色為氧化物半導體本身藉由去除形成施體能階之水或氫及進一步藉由充分地供應氧來消除氧缺陷而被純化。
於氧化物半導體中,甚至剛好在該沈積之後,氫藉由二次離子質譜儀(SIMS)被觀察大約1020/立方公分。本發明的技術概念係藉由故意地去除諸如形成施體能階的水或氫之雜質及進一步藉由加入氧(該氧化物半導體的諸成份的其中之一)至該氧化物半導體來純化氧化物半導體及獲得i型(本質)半導體,該氧當去除水或氫時同時減少。
結果,較佳的是該氫之數量為盡可能小的,且其亦較佳的是該氧化物半導體中之載子的數目係盡可能小的。該氧化物半導體為被純化之i型(本質)半導體,而載子已被由該半導體消除,且當用於絕緣閘極電晶體時,給與如半導體之載子的路徑之意義,而非故意地包括當作半導體之載子。
結果,藉由自氧化物半導體完全地消除載子或顯著地減少在其中之載子,絕緣閘極電晶體之斷開狀態電流能被減少,其為本發明之實施例的技術概念。換句話說,當作 一標準,該氫濃度為1x1016/立方公分或更少,且該載子濃度為少於1x1014/立方公分,較佳為1x1012/立方公分或更少。根據本發明之技術概念,該理想之氫濃度及載子濃度為零或接近零。
此外,結果,該氧化物半導體用作為路徑,且該氧化物半導體本身為被純化之i型(本質)半導體,以便不會包括載子或包括極少之載子,且載子係藉由該源極側上之電極來予以供應。供應之程度係藉由自該氧化物半導體之電子親和力χ所獲得之能障高度、理想地對應於該本質費米能階之費米能階、及該源極或汲極電極的功函數所決定。
因此,較佳的是該斷開狀態電流為盡可能小的,且本發明之實施例的特色為在施加1V至10V之汲極電壓至絕緣閘極電晶體的特徵中,每微米通道寬度之斷開狀態電流為100aA/微米或更少,較佳為10aA/微米或更少,更佳為1aA/微米或更少。
(實施例14)
在實施例14中,使用測試元件組(亦被稱為TEG)之斷開狀態電流的測量值將被敘述在下面。
圖23顯示具有L/W=3微米/10000微米的薄膜電晶體之最初特徵,其中,具有L/W=3微米/50微米的200個薄膜電晶體之每一個被平行地連接。此外,其俯視圖為圖24A,且其局部放大俯視圖為圖24B。藉由圖24B中之虛 線所包圍的區域為具有L/W=3微米/50微米及Lov=1.5微米的一級之薄膜電晶體。為了測量該薄膜電晶體之最初特徵,在該基板溫度被設定至室溫、源極與汲極間之電壓(下文,汲極電壓或Vd)被設定至10V、及源極與閘極之電壓(下文,閘極電壓或Vg)被由0V改變至+20V的條件之下,該源極-汲極電流(下文被稱為汲極電流或Id)之改變特徵、亦即Vg-Id特徵被測量。注意,該圖23顯示Vg在由0V至+5V之範圍中。
如圖23所示,具有10000微米之通道寬度W的薄膜電晶體在1V及10V之Vd具有1x10-13A或更少之斷開狀態電流,其係少於或等於測量裝置(半導體參數分析器,藉由Agilent技術公司所製成之Agilent 4156C)之解析度。
用以製造該測量用之薄膜電晶體的方法被敘述。
首先,氮化矽層藉由CVD方法被形成作為玻璃基板之上的基底層,且氮氧化矽層被形成在該氮化矽層之上。鎢層藉由濺鍍方法被形成為該氮氧化矽層之上的閘極電極層。於此實施例中,該鎢層被選擇性地蝕刻進入該閘極電極層。
然後,具有100奈米之厚度的氮氧化矽層藉由CVD方法被形成為該閘極電極層之上的閘極絕緣層。
然後,具有50奈米之厚度的氧化物半導體層藉由濺鍍方法被形成在該閘極絕緣層之上,並使用In-Ga-Zn-O-基氧化物半導體膜(在In2O3:Ga2O3:ZnO=1:1:2之莫耳比 率)。在此,該氧化物半導體層被選擇性地蝕刻成島形氧化物半導體層。
然後,第一熱處理係在攝氏450度於清潔爐中之氮氛圍中在該氧化物半導體層上施行有1小時之久。
然後,鈦層(具有150奈米之厚度)係藉由濺鍍方法而被形成為在該氧化物半導體層之上的源極電極層與汲極電極層。在此,該源極電極層與該汲極電極層被選擇性地蝕刻,使得每一個具有3微米之通道長度L及50微米的通道寬度W之200個薄膜電晶體被平行地連接,以獲得具有L/W=3微米/10000微米之薄膜電晶體。
其次,具有300奈米之厚度的氧化矽層係藉由反應濺鍍方法而被形成為與該氧化物半導體層接觸之保護絕緣層。在此,作為保護層之氧化矽層被選擇性地蝕刻,以形成該閘極電極層、該源極電極層、與該汲極電極層之上的開口部。在此之後,第二熱處理係在氮氛圍中於攝氏250度施行有1小時之久。
然後,熱處理係在測量Vg-Id特徵之前於攝氏250度施行有10小時之久。
透過該上面之製程,底部閘極薄膜電晶體被製成。
如圖23所示,為何該薄膜電晶體具有大約1x10-13A之斷開狀態電流係因為該氧化物半導體層中之氫的濃度而可在該上面之製造製程中被充分地減少。該氧化物半導體層中之氫的濃度為1x1016/立方公分或更少。注意,該氧化物半導體層中之氫的濃度係藉由二次離子質譜儀 (SIMS)來予以測量。
雖然使用In-Ga-Zn-O-基氧化物半導體之範例被敘述,此實施例不被特別地受限於此。另一氧化物半導體材料、諸如In-Sn-Zn-O-基氧化物半導體、Sn-Ga-Zn-O-基氧化物半導體、Al-Ga-Zn-O-基氧化物半導體、、Sn-Al-Zn-O-基氧化物半導體、In-Zn-O-基氧化物半導體、In-Sn-O-基氧化物半導體、Sn-Zn-O-基氧化物半導體、Al-Zn-O-基氧化物半導體、In-O-基氧化物半導體、Sn-O-基氧化物半導體、或Zn-O-基氧化物半導體亦可被使用。當作氧化物半導體材料,以2.5重量百分比至10重量百分比之AlOx混合的In-Al-Zn-O-基氧化物半導體、或以2.5重量百分比至10重量百分比之SiOx混合的In-Zn-O-基氧化物半導體能被使用。
藉由載子測量裝置所測量的氧化物半導體層之載子濃度為少於1x1014/立方公分,較佳為1x1012/立方公分或更少。換句話說,該氧化物半導體層之載子濃度可被製成為盡可能接近零。
該薄膜電晶體亦可具有大於或等於10奈米及少於或等於1000奈米之通道長度L,其能夠使電路的操作速度增加,且該斷開狀態電流係非常小的,並能夠使電力消耗進一步減少。
此外,於電路設計中,當該薄膜電晶體係處於關閉狀態中時,該氧化物半導體層能被當作絕緣體。
在此之後,此實施例中所製成之薄膜電晶體的斷開狀 態電流之溫度特徵被評估。於考慮最終產品的環境電阻、性能之維持等中,溫度特徵係重要的,其中,該薄膜電晶體被使用。應了解較小數量之變化係更佳的,這增加用於產品設計之自由度。
用於該等溫度特徵,該Vg-Id特徵係使用恆溫室在該等條件之下而被獲得,其中,設有薄膜電晶體之基板被保持在攝氏-30度、攝氏0度、攝氏25度、攝氏40度、攝氏60度、攝氏80度、攝氏100度、及攝氏120度之個別的恆溫、該汲極電壓被設定至6V、且該閘極電壓被由-20V改變至+20V。
圖25A顯示在該等上面之溫度所測量及彼此相重疊的Vg-Id特徵,且圖25B顯示藉由圖25A中之虛線所包圍的斷開狀態電流之範圍的放大視圖。藉由該圖解中之箭頭所指示的最右邊曲線為在攝氏-30度所獲得之曲線;該最左邊曲線為在攝氏120度所獲得之曲線;且在其他溫度所獲得之曲線係位在其間。開啟狀態電流之溫度相依性幾乎不能被觀察到。在另一方面,如在圖25B之放大視圖中亦清楚地顯示,該等斷開狀態電流為少於或等於1x10-12A,其接近該測量裝置之解析度,除了-20V之閘極電壓的附近以外在所有溫度,且其溫度相依性未被觀察到。換句話說,甚至在攝氏120度之高溫,該斷開狀態電流被保持少於或等於1x10-12A,且給與之通道寬度W為10000微米,其能被看到該斷開狀態電流係顯著地小的。
包括如上述被純化之氧化物半導體(被純化之OS) 的薄膜電晶體顯示在溫度上幾乎沒有斷開狀態電流之相依性。其可被說為氧化物半導體當被純化時不會顯示溫度相依性,因為該導電型式變得非常接近本質型,且該費米能階係位在該嚴禁能帶之中間,如圖19之能帶圖所說明。這亦源自該事實,即該氧化物半導體具有3eV或更多之能隙,且包括極少之熱激發載子。此外,該源極區域與該汲極區域係在退化狀態中,其亦為一用以顯示沒有溫度相依性之因素。該薄膜電晶體主要地係以自該退化的源極區域而被注射至該氧化物半導體之載子來予以操作,且該等上面之特徵(斷開狀態電流在溫度上之獨立性)能藉由載子濃度在溫度上之獨立性所說明。
於顯示裝置係使用此薄膜電晶體來予以製成之情況中,該薄膜電晶體之斷開狀態電流係非常地小,該滲漏電流被減少,以致用以保固持顯示資料之週期能被延長。
〔範例1〕
在範例1中,在該上面實施例中所敘述、被顯示在圖1中、及在顯示靜止影像之時真正地製成的液晶顯示裝置之影像信號保持特徵的評估之結果將被敘述。
首先,關於一像素部中所包括之複數個像素的上側布局圖,諸如取自該後側而形成在基板之上的薄膜電晶體之元件的照片被顯示在圖27中。
由圖27所示之該等像素的照片,其能被看出長方形之像素被提供,且閘極線2701及信號線2702被彼此成直 角地提供。其亦可被看出該電容器線2703被提供於與該閘極線2701平行之位置中。於該閘極線2701與該電容器線2703、及該信號線2702彼此重疊之區域中,絕緣膜被提供,以便減少寄生電容,且能於圖27中被觀察為一凸塊。此範例中所敘述之液晶顯示裝置為反射式液晶顯示裝置,且紅色(R)濾色片2704R、綠色(G)濾色片2704G、及藍色(B)濾色片2704B被觀察到。於圖27中,在藉由該閘極線2701所控制之區域中,為氧化物半導體之In-Ga-Zn-O基非單晶膜被提供當作透光半導體層,且薄膜電晶體被形成。
圖28顯示在根據該上面實施例顯示靜止影像之時,圖27所示每一個像素的亮度隨著時間消逝中之變化的曲線圖。
其能被由圖28看出在圖27之像素的上側布局之情況中,該影像信號保持週期為約1分鐘長。因此,在顯示靜止影像之時,恆定之亮度可藉由施行該操作被維持,以有規則地供應該相同之影像信號(於該圖解中,“再新”)。結果,施加電壓至驅動電路部中所包括之電晶體的時間之長度可被大大地縮短。再者,驅動電路隨著時間之消逝的惡化可被大大地減緩,並產生諸如液晶顯示裝置的可靠性中之改善的有利效果。
〔範例2〕
在範例2中,在該上面實施例中所敘述、被顯示在圖 1中、及在顯示靜止影像之時被真正地製成至具有與範例1不同之結構的液晶顯示裝置之影像信號保持特徵的評估之結果將被敘述。
首先,關於一個像素部中所包括之複數個像素的上側布局圖,諸如取自該後側而形成在基板之上的薄膜電晶體之元件的照片被顯示在圖29中。
由圖29所示之該等像素的照片,其能被看出長方形之像素被提供,且閘極線2901及信號線2902被彼此成直角地提供。其亦可被看出電容器線2903被提供於與該等閘極線2901平行之位置中。於該閘極線2901與該電容器線2903、及該信號線2902彼此重疊之區域中,絕緣膜被提供,以便減少寄生電容,且能於圖29中被觀察為一凸塊。此範例中所敘述之液晶顯示裝置為反射式液晶顯示裝置,且與紅色(R)濾色片重疊之反射式電極2904R、與綠色(G)濾色片重疊之反射式電極2904G、及與藍色(B)濾色片重疊之反射式電極2904B被觀察到。於圖29中,在藉由該閘極線2901所控制之區域中,為氧化物半導體之In-Ga-Zn-O基非單晶膜被提供當作透光半導體層,且薄膜電晶體被形成。
圖30顯示在根據該上面實施例顯示靜止影像之時,圖29所示每一個像素的亮度隨著時間消逝中之變化的曲線圖。
其能被由圖30看出在圖29之像素的上側布局之情況中,該影像信號保持週期為約1分鐘長。因此,在顯示靜 止影像之時,恆定之亮度可藉由施行該操作被維持,以有規則地供應該相同之影像信號(於該圖解中,“再新”)。結果,施加電壓至驅動電路部中所包括之電晶體的時間之長度可被大大地縮短。再者,驅動電路隨著時間之消逝的惡化可被大大地減緩,並產生諸如液晶顯示裝置的可靠性中之改善的有利效果。
〔範例3〕
在範例3中,在該上面實施例中所敘述、被顯示在圖1中、及在顯示靜止影像之時被真正地製成至具有與範例1與2不同之結構的液晶顯示裝置之影像信號保持特徵的評估之結果將被敘述。
首先,關於一個像素部中所包括之複數個像素的上側布局圖,諸如取自該後側而形成在基板之上的薄膜電晶體之元件的照片被顯示在圖31中。
由圖31所示之該等像素的照片,其能被看出長方形之像素被提供,且閘極線3101及信號線3102被彼此成直角地提供。其亦可被看出電容器線3103被提供於與該等閘極線3101平行之位置中。於該閘極線3101與該電容器線3103、及該信號線3102彼此重疊之區域中,絕緣膜被提供,以便減少寄生電容,且能於圖31中被觀察為一凸塊。此範例中所敘述之液晶顯示裝置為使用聚合物散佈液晶之液晶顯示裝置,且反射式電極3104被觀察到。於圖31中,在藉由該閘極線3101所控制之區域中,為氧化物 半導體之In-Ga-Zn-O基非單晶膜被提供當作透光半導體層,且薄膜電晶體被形成。
圖32顯示在根據該上面實施例顯示靜止影像之時,圖31所示每一個像素的亮度隨著時間消逝中之變化的曲線圖。
其能被由圖32看出在圖31之像素的上側布局之情況中,因為該聚合物散佈液晶具有保持影像信號之特性,該影像信號保持週期可為比範例1及2之任一者的週期更長。因此,在顯示靜止影像之時,供應相同影像信號之操作的間隔能被延長。結果,施加電壓至驅動電路部中所包括之電晶體的時間之長度可被大大地縮短。再者,驅動電路隨著時間之消逝的惡化可被大大地減緩,並產生諸如液晶顯示裝置的可靠性中之改善的有利效果。
〔範例4〕
在範例4中,在該上面實施例中所敘述、被顯示在圖1中、及在顯示靜止影像之時被真正地製成至具有與範例1至3不同之結構的液晶顯示裝置之影像信號保持特徵的評估之結果將被敘述。尤其在此範例中,與範例1至3的任一者中所敘述之複數個像素的上側布局圖不同之範例將被敘述。諸如取自該後側而形成在基板之上的薄膜電晶體之元件的照片被顯示在圖33中。
由圖33所示之該等像素的照片,其能被看出長方形之像素被提供,且閘極線3301及信號線3302被彼此成直 角地提供。不像範例1至3的任一者中所敘述之像素的照片,敘述電容器線被省略之上側布局圖。此範例中所敘述之液晶顯示裝置為反射式液晶顯示裝置,且像素電極3304被觀察到。於圖33中,在藉由該閘極線3301所控制之區域中,為氧化物半導體之In-Ga-Zn-O基非單晶膜被提供當作透光半導體層,且薄膜電晶體被形成。
〔範例5〕
於範例5中,圖1所示及在該上面實施例中所敘述之液晶顯示裝置的操作方法之範例將被敘述。於顯示靜止影像及移動影像之操作、或重新改寫即將被施加於液晶元件之電壓的操作(下文亦被稱為再新操作)期間,於使用在圖2A至2C及圖3中被給與作為範例的複數個n通道電晶體製成之驅動電路中,供應一電位至該驅動電路部之每一條佈線、或停止該供應之程序將參考圖34被敘述。注意,圖34在週期T1之前及之後說明用以供應高電源電位(VDD)之佈線、用以供應低電源電位(VSS)之佈線、用以供應開始脈衝(SP)之佈線、及用以供應第一至第四時鐘信號(CK1至CK4)至移位暫存器之佈線的電位中之變化。
此實施例之液晶顯示裝置能顯示靜止影像,而不會不斷地操作該驅動電路部。因此,如圖34所示,有一週期,其中,諸如該高電源電位(VDD)、該第一至第四時鐘信號(CK1至CK4)、及該開始脈衝之控制信號被供應 至移位暫存器;且有一週期,其中,控制信號不被供應。注意,圖34所說明之週期T1對應於控制信號被供應之週期,亦即,移動影像被顯示之週期及再新操作被施行之週期。圖34所說明之週期T2對應於控制信號不被供應之週期、亦即靜止影像被顯示之週期。
於圖34中,該高電源電位(VDD)被供應之週期係不只提供於該週期T1中,同時也提供於該週期T2的一部份中。此外,於圖34中,該第一至第四時鐘信號(CK1至CK4)被供應之週期係提供於該高電源電位(VDD)之供應的開始及該高電源電位(VDD)之供應的停止之間。
再者,如圖34所說明,該第一至第四時鐘信號(CK1至CK4)可被設定,以便一旦在該週期T1開始之前於被設定至高電位之後在恆定頻率開始擺動,且在該週期T1結束之後於被設定至低電位之後停止擺動。
如上面所述,於此範例之液晶顯示裝置中,諸如該高電源電位(VDD)、該第一至第四時鐘信號(CK1至CK4)、及該開始脈衝之控制信號的供應至該移位暫存器係停止於該週期T2中。然後,於控制信號之供應被停止的週期中,不論每一個電晶體是否打開或關掉被控制,且來自該移位暫存器的脈衝信號之輸出亦被停止。因此,該移位暫存器之電力消耗與藉由該移位暫存器所驅動之像素部的電力消耗能被減少。
該前述之再新操作需要被有規則地施行,因為有所顯示之靜止影像的品質可惡化之可能性。於此範例之液晶顯 示裝置中,包括氧化物半導體之前述電晶體被採用作為開關元件,用以控制電壓將被施加至每一個像素之液晶元件。據此,斷開狀態電流可被大大地減少,且將被施加至每一個像素之液晶元件的電壓中之變化能被減少。換言之,甚至當該移位暫存器之操作被停止的週期係由於靜止影像之顯示而為長的時,影像品質之惡化能被抑制。譬如,甚至當該週期為3分鐘長時,所顯示之靜止影像的品質能被維持。譬如,如果重新改寫係每秒施行60次之液晶顯示裝置及再新操作係在3分鐘施行一次之液晶顯示裝置被互相比較,電力消耗能被減少至大約1/10000。
注意,該高電源電位(VDD)之供應的停止被設定於等於該低電源電位(VSS)之電位,如於圖34所示。此外,該高電源電位(VDD)之供應的停止可被設定為在浮動狀態中之佈線的電位,而該高電源電位係供應至該佈線。
注意,當供應該高電源電位(VDD)之佈線的電位增加時,其意指該電位係在該週期T1之前自該低電源電位(VSS)增加至該高電源電位(VDD),較佳的是該佈線之電位被控制,以便逐漸地改變。如果該佈線的電位中之改變的斜度係陡峭的,有電位中之變化可變成雜訊及錯誤脈衝可由該移位暫存器輸出之可能性。於該移位暫存器被包括在閘極線驅動電路之情況中,該錯誤脈衝具有用以開啟電晶體之信號的作用。因此,有即將被施加於液晶元件之電壓可被該錯誤脈衝所改變及靜止影像之品質可被改變 的可能性。因此,較佳的是控制如上面所述佈線的電位中之變化。由於該上面之內容,圖34說明一範例,其中,於信號中之上昇至該高電源電位(VDD)係比其掉落更漸進的。特別是,於此實施例之液晶顯示裝置中,當靜止影像被顯示在該像素部中時,如適當的話,施行該高電源電位(VDD)至該移位暫存器之供應的停止、及再供應。換句話說,於用以供應該高電源電位(VDD)之佈線的電位中之變化如雜訊般不利地影響該像素部之情況中,該雜訊直接地導致顯示影像之惡化。因此,其重要的是控制此實施例之液晶顯示裝置,以便防止該佈線的電位中之變化(尤其,電位中之增加)當作雜訊地進入該像素部。
此申請案係基於分別在2009年10月16日、2009年12月1日、與2009年12月8日於日本專利局提出之日本專利申請案序號第2009-238916、2009-273913及2009-278999號,其等整個內容係以引用的方式併入本文中。
1000‧‧‧液晶顯示裝置
1001‧‧‧顯示面板
1002‧‧‧信號產生電路
1003‧‧‧記憶體電路
1004‧‧‧比較部
1005‧‧‧選擇電路
1006‧‧‧顯示控制電路
1007‧‧‧驅動電路部
1008‧‧‧像素部
1010‧‧‧訊框記憶體
1009A‧‧‧閘極線驅動電路
1009B‧‧‧信號線驅動電路

Claims (15)

  1. 一種液晶顯示裝置,包括:顯示面板,其包括驅動器電路部及像素部,其中,包含包括氧化物半導體之半導體層的電晶體被設置於每一個像素中;信號產生電路,用以產生用來驅動該驅動器電路部之控制信號及被供應至該像素部的影像信號;記憶體電路,用以儲存供每一個框週期用之影像信號;比較電路,用以在被儲存以供該記憶體電路中之個別框週期的影像信號之中,偵測一系列框週期用之影像信號的差異;選擇電路,當在該比較電路中偵測到該差異時,該選擇電路選擇及輸出用於該系列框週期的該等影像信號;及顯示控制電路,當在該比較電路中偵測到該差異時,該顯示控制電路將自該選擇電路所輸出之該控制信號及該等影像信號供應至該驅動器電路部,且當在該比較電路中並未偵測到該差異時,該顯示控制電路停止將該控制信號供應至該驅動器電路部,其中,該氧化物半導體具有1x1016/立方公分或更少之氫濃度,而該氫濃度係藉由二次離子質譜儀來予以偵測。
  2. 如申請專利範圍第1項之液晶顯示裝置,其中,該控制信號為高電源電位、低電源電位、時鐘信號、開始 脈衝信號、或重置信號。
  3. 如申請專利範圍第1項之液晶顯示裝置,其中,該氧化物半導體具有少於1x1014/立方公分之載子密度。
  4. 如申請專利範圍第1項之液晶顯示裝置,其中,該電晶體之斷開狀態電阻率為1x109歐姆.米(Ω.m)或更多。
  5. 如申請專利範圍第1項之液晶顯示裝置,其中,該液晶顯示裝置被併入選自由遊戲機、數位相機、電視機、電腦、行動電話、及電子紙所組成之群組中的其中一者中。
  6. 一種液晶顯示裝置,包括:顯示面板,其包括驅動器電路部及像素部,其中,包含包括氧化物半導體之半導體層的電晶體被設置於每一個像素中;信號產生電路,用以產生用來驅動該驅動器電路部之控制信號及被供應至該像素部的影像信號;記憶體電路,用以儲存供每一個框週期用之影像信號;比較電路,用以在被儲存以供該記憶體電路中之個別框週期的影像信號之中,偵測一系列框週期用之影像信號的差異;選擇電路,當在該比較電路中偵測到該差異時,該選擇電路選擇及輸出用於該系列框週期的該等影像信號;及顯示控制電路,當在該比較電路中偵測到該差異時, 該顯示控制電路將自該選擇電路所輸出之該控制信號及該等影像信號供應至該驅動器電路部,且當在該比較電路中並未偵測到該差異時,該顯示控制電路停止將該控制信號供應至該驅動器電路部,其中,該氧化物半導體具有1x1016/立方公分或更少之氫濃度,而該氫濃度係藉由二次離子質譜儀來予以偵測,及其中,該電晶體包括:閘極電極,係設在基板之上;閘極絕緣層,係設在該閘極電極之上;該半導體層包括設在該閘極電極之上的氧化物半導體,連同該閘極絕緣層係位在其間;及源極電極與汲極電極,係設在該半導體層之上且彼此分開於與該閘極電極相重疊之位置處。
  7. 如申請專利範圍第6項之液晶顯示裝置,其中,該控制信號為高電源電位、低電源電位、時鐘信號、開始脈衝信號、或重置信號。
  8. 如申請專利範圍第6項之液晶顯示裝置,其中,該氧化物半導體具有少於1x1014/立方公分之載子密度。
  9. 如申請專利範圍第6項之液晶顯示裝置,其中,該電晶體之斷開狀態電阻率為1x109歐姆.米或更多。
  10. 如申請專利範圍第6項之液晶顯示裝置,其中,該液晶顯示裝置被併入選自由遊戲機、數位相機、電視機、電腦、行動電話、及電子紙所組成之群組中的其中一 者中。
  11. 一種液晶顯示裝置,包括:顯示面板,其包括驅動器電路部及像素部,其中,包含包括氧化物半導體之半導體層的電晶體被設置於每一個像素中;信號產生電路,用以產生用來驅動該驅動器電路部之控制信號及被供應至該像素部的影像信號;記憶體電路,用以儲存供每一個框週期用之影像信號;比較電路,用以在被儲存以供該記憶體電路中之個別框週期的影像信號之中,偵測一系列框週期用之影像信號的差異;選擇電路,當在該比較電路中偵測到該差異時,該選擇電路選擇及輸出用於該系列框週期的該等影像信號;及顯示控制電路,當在該比較電路中偵測到該差異時,該顯示控制電路將自該選擇電路所輸出之該控制信號及該等影像信號供應至該驅動器電路部,且當在該比較電路中並未偵測到該差異時,該顯示控制電路停止將該控制信號供應至該驅動器電路部,其中,該氧化物半導體具有1x1016/立方公分或更少之氫濃度,而該氫濃度係藉由二次離子質譜儀來予以偵測,及其中,該電晶體包括:閘極電極,係設在基板之上; 閘極絕緣層,係設在該閘極電極之上;通道區域,係設在該半導體層中且設在該閘極電極之上,連同該閘極絕緣層係位在其間;氧化物絕緣層,係設在該通道區域之上;及源極電極與汲極電極,係設在該半導體層及該氧化物絕緣層之上,且彼此分開於與該閘極電極相重疊之位置處。
  12. 如申請專利範圍第11項之液晶顯示裝置,其中,該控制信號為高電源電位、低電源電位、時鐘信號、開始脈衝信號、或重置信號。
  13. 如申請專利範圍第11項之液晶顯示裝置,其中,該氧化物半導體具有少於1x1014/立方公分之載子密度。
  14. 如申請專利範圍第11項之液晶顯示裝置,其中,該電晶體之斷開狀態電阻率係1x109歐姆.米或更多。
  15. 如申請專利範圍第11項之液晶顯示裝置,其中,該液晶顯示裝置被併入選自由遊戲機、數位相機、電視機、電腦、行動電話、及電子紙所組成之群組中的其中一者中。
TW104139926A 2009-10-16 2010-10-14 液晶顯示裝置及具有此液晶顯示裝置之電子設備 TWI604428B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009238916 2009-10-16
JP2009273913 2009-12-01
JP2009278999 2009-12-08

Publications (2)

Publication Number Publication Date
TW201610972A true TW201610972A (zh) 2016-03-16
TWI604428B TWI604428B (zh) 2017-11-01

Family

ID=43876083

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104139926A TWI604428B (zh) 2009-10-16 2010-10-14 液晶顯示裝置及具有此液晶顯示裝置之電子設備
TW099135076A TWI613637B (zh) 2009-10-16 2010-10-14 液晶顯示裝置及具有此液晶顯示裝置之電子設備

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW099135076A TWI613637B (zh) 2009-10-16 2010-10-14 液晶顯示裝置及具有此液晶顯示裝置之電子設備

Country Status (7)

Country Link
US (2) US10061172B2 (zh)
EP (2) EP3244394A1 (zh)
JP (11) JP5882572B2 (zh)
KR (8) KR102143040B1 (zh)
CN (6) CN110908203A (zh)
TW (2) TWI604428B (zh)
WO (1) WO2011046032A1 (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101698751B1 (ko) 2009-10-16 2017-01-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 장치
KR102248564B1 (ko) * 2009-11-13 2021-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
CN105739209B (zh) 2009-11-30 2022-05-27 株式会社半导体能源研究所 液晶显示设备、用于驱动该液晶显示设备的方法
WO2011068106A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
KR101900662B1 (ko) 2009-12-18 2018-11-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 구동 방법
WO2011089832A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device and liquid crystal display device
KR101842860B1 (ko) * 2010-01-20 2018-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법
WO2011125688A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
US9697788B2 (en) 2010-04-28 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9349325B2 (en) 2010-04-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
ME02474B (me) 2010-05-12 2017-02-20 Radius Health Inc Terapijski režimi
US8698852B2 (en) 2010-05-20 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
BR112013007685B1 (pt) 2010-09-28 2021-11-09 Radius Pharmaceuticals, Inc Compostos moduladores de receptor andrógeno seletivos, composição farmacêutica compreendendo os referidos compostos, método de identificação de um composto capaz de modular um receptor andrógeno, usos de um composto ou da composição e processo para a preparação de um composto
US9935622B2 (en) 2011-04-28 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Comparator and semiconductor device including comparator
JP5719439B2 (ja) * 2011-06-27 2015-05-20 シャープ株式会社 液晶駆動装置及び液晶表示装置
JP2013093565A (ja) 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5974350B2 (ja) * 2011-11-24 2016-08-23 セイコーエプソン株式会社 表示装置、表示装置の制御方法及び制御装置
US20130187150A1 (en) * 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9153699B2 (en) 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
US9742378B2 (en) * 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
US9984644B2 (en) * 2012-08-08 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
JP6267902B2 (ja) * 2012-09-21 2018-01-24 株式会社半導体エネルギー研究所 順序回路、表示装置
WO2014077295A1 (en) 2012-11-15 2014-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP6205249B2 (ja) 2012-11-30 2017-09-27 株式会社半導体エネルギー研究所 情報処理装置の駆動方法
JP2014130336A (ja) 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
JP2014209209A (ja) 2013-03-28 2014-11-06 株式会社半導体エネルギー研究所 表示装置
US9421264B2 (en) 2014-03-28 2016-08-23 Duke University Method of treating cancer using selective estrogen receptor modulators
WO2015149045A1 (en) 2014-03-28 2015-10-01 Duke University Method of treating cancer using selective estrogen receptor modulators
JP6581825B2 (ja) * 2014-07-18 2019-09-25 株式会社半導体エネルギー研究所 表示システム
TW201614626A (en) 2014-09-05 2016-04-16 Semiconductor Energy Lab Display device and electronic device
WO2016087999A1 (ja) 2014-12-01 2016-06-09 株式会社半導体エネルギー研究所 表示装置、該表示装置を有する表示モジュール、及び該表示装置または該表示モジュールを有する電子機器
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
JP6681780B2 (ja) 2015-05-07 2020-04-15 株式会社半導体エネルギー研究所 表示システムおよび電子機器
KR20160144314A (ko) 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
KR102553553B1 (ko) 2015-06-12 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 및 그 동작 방법 및 전자 기기
KR102485165B1 (ko) * 2015-08-21 2023-01-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
WO2017115208A1 (en) 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device
US10027896B2 (en) 2016-01-15 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Image display system, operation method of the same, and electronic device
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
JP2018013765A (ja) 2016-04-28 2018-01-25 株式会社半導体エネルギー研究所 電子デバイス
US10504204B2 (en) 2016-07-13 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device
CN108109592B (zh) 2016-11-25 2022-01-25 株式会社半导体能源研究所 显示装置及其工作方法
KR20230109795A (ko) 2017-01-05 2023-07-20 래디어스 파마슈티컬스, 인코포레이티드 Rad1901-2hcl의 다형 형태
US10872565B2 (en) 2017-01-16 2020-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device
DE112018000492T5 (de) 2017-01-24 2019-10-31 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät
CN106842753B (zh) * 2017-03-08 2020-11-10 上海交通大学 一种蓝相液晶器件及其制作方法
WO2018220491A1 (ja) 2017-06-02 2018-12-06 株式会社半導体エネルギー研究所 半導体装置、電子部品及び電子機器
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device
KR102518628B1 (ko) * 2018-01-08 2023-04-10 삼성디스플레이 주식회사 표시장치
JP7084770B2 (ja) * 2018-04-27 2022-06-15 株式会社ジャパンディスプレイ 表示装置
JPWO2020053701A1 (ja) * 2018-09-12 2021-09-30 株式会社半導体エネルギー研究所 表示装置
US10824216B2 (en) * 2018-12-28 2020-11-03 Intel Corporation Apparatus and methods for reduced computing device power consumption
JPWO2020178651A1 (zh) * 2019-03-01 2020-09-10
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
TWI768714B (zh) * 2021-02-17 2022-06-21 奇景光電股份有限公司 頻率鎖定錯誤偵測電路、頻率鎖定錯誤偵測方法和顯示驅動電路
KR20240049341A (ko) * 2021-08-23 2024-04-16 론니 지. 존슨 존슨 주변 열 에너지 변환기

Family Cites Families (255)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713777A (en) * 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US5262350A (en) * 1980-06-30 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Forming a non single crystal semiconductor layer by using an electric current
US5859443A (en) * 1980-06-30 1999-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01238073A (ja) 1988-03-18 1989-09-22 Toshiba Corp 発光素子
US5181131A (en) 1988-11-11 1993-01-19 Semiconductor Energy Laboratory Co., Ltd. Power conserving driver circuit for liquid crystal displays
JP2816403B2 (ja) 1988-11-11 1998-10-27 株式会社 半導体エネルギー研究所 液晶表示装置の駆動方法および液晶表示装置
US5070409A (en) * 1989-06-13 1991-12-03 Asahi Kogaku Kogyo Kabushiki Kaisha Liquid crystal display device with display holding device
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2838318B2 (ja) * 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
KR940008180B1 (ko) * 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06268220A (ja) * 1993-03-17 1994-09-22 Fujitsu Ltd 薄膜トランジスタ
JP3476241B2 (ja) * 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
JPH07297406A (ja) * 1994-04-21 1995-11-10 Tdk Corp 縦型薄膜半導体装置
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6943764B1 (en) * 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
TW283230B (zh) * 1994-08-16 1996-08-11 Handotai Energy Kenkyusho Kk
EP1280128A3 (en) 1994-11-17 2003-03-05 Seiko Epson Corporation Display device, display device drive method and electronic instrument
JP2894229B2 (ja) * 1995-01-13 1999-05-24 株式会社デンソー マトリクス型液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) * 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3305946B2 (ja) * 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
JPH1010489A (ja) * 1996-06-20 1998-01-16 Casio Comput Co Ltd 液晶表示装置
TW455725B (en) * 1996-11-08 2001-09-21 Seiko Epson Corp Driver of liquid crystal panel, liquid crystal device, and electronic equipment
JPH10154815A (ja) * 1996-11-25 1998-06-09 Furontetsuku:Kk 薄膜トランジスタおよびその製造方法とそれを用いた液晶表示装置
JP3496431B2 (ja) 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JPH1152340A (ja) 1997-07-30 1999-02-26 Toshiba Corp 液晶表示装置
KR100265767B1 (ko) * 1998-04-20 2000-09-15 윤종용 저전력 구동회로 및 구동방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3846057B2 (ja) * 1998-09-03 2006-11-15 セイコーエプソン株式会社 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000268969A (ja) * 1999-03-17 2000-09-29 Tdk Corp 有機el素子
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4727029B2 (ja) * 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 El表示装置、電気器具及びel表示装置用の半導体素子基板
JP3767292B2 (ja) * 1999-12-22 2006-04-19 セイコーエプソン株式会社 表示装置の駆動方法
JP4754064B2 (ja) * 2000-12-06 2011-08-24 エーユー オプトロニクス コーポレイション 表示装置の駆動方法
JP4537526B2 (ja) * 2000-03-22 2010-09-01 東芝モバイルディスプレイ株式会社 液晶表示装置及びその駆動方法
JP4137394B2 (ja) * 2000-10-05 2008-08-20 シャープ株式会社 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器
CN100507646C (zh) * 2000-04-28 2009-07-01 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
WO2001084226A1 (fr) 2000-04-28 2001-11-08 Sharp Kabushiki Kaisha Unite d'affichage, procede d'excitation pour unite d'affichage, et appareil electronique de montage d'une unite d'affichage
JP3766926B2 (ja) 2000-04-28 2006-04-19 シャープ株式会社 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
TWI267049B (en) 2000-05-09 2006-11-21 Sharp Kk Image display device, and electronic apparatus using the same
JP2002032048A (ja) 2000-05-09 2002-01-31 Sharp Corp 画像表示装置およびそれを用いた電子機器
JP2002014320A (ja) 2000-06-30 2002-01-18 Toshiba Corp 液晶表示装置の駆動方法
US6992652B2 (en) * 2000-08-08 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
JP4212791B2 (ja) 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
JP2002140052A (ja) 2000-08-23 2002-05-17 Semiconductor Energy Lab Co Ltd 携帯情報装置及びその駆動方法
JP2002140036A (ja) 2000-08-23 2002-05-17 Semiconductor Energy Lab Co Ltd 携帯情報装置及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US7053874B2 (en) * 2000-09-08 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof
JP5019668B2 (ja) * 2000-09-18 2012-09-05 三洋電機株式会社 表示装置及びその制御方法
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002169499A (ja) * 2000-11-30 2002-06-14 Sanyo Electric Co Ltd 表示パネルの駆動方法及び表示パネルの駆動制御装置
JP2002175049A (ja) * 2000-12-06 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末
TW529003B (en) 2000-12-06 2003-04-21 Sony Corp Power voltage conversion circuit and its control method, display device and portable terminal apparatus
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP2002207462A (ja) * 2001-01-11 2002-07-26 Toshiba Corp 液晶表示素子の駆動方法
JP3730159B2 (ja) * 2001-01-12 2005-12-21 シャープ株式会社 表示装置の駆動方法および表示装置
JP3687550B2 (ja) * 2001-02-19 2005-08-24 セイコーエプソン株式会社 表示ドライバ、それを用いた表示ユニット及び電子機器
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4197852B2 (ja) * 2001-04-13 2008-12-17 三洋電機株式会社 アクティブマトリクス型表示装置
JP2002328661A (ja) * 2001-04-27 2002-11-15 Toshiba Corp 液晶表示装置の駆動方法及び液晶表示装置
JP4869516B2 (ja) * 2001-08-10 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
CN100394265C (zh) * 2001-09-18 2008-06-11 夏普株式会社 液晶显示器设备
TW574529B (en) * 2001-09-28 2004-02-01 Tokyo Shibaura Electric Co Organic electro-luminescence display device
JP2003131633A (ja) * 2001-10-29 2003-05-09 Sony Corp 表示装置の駆動方法
KR100806904B1 (ko) * 2001-10-30 2008-02-22 삼성전자주식회사 액정표시장치의 구동 장치
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4014895B2 (ja) * 2001-11-28 2007-11-28 東芝松下ディスプレイテクノロジー株式会社 表示装置およびその駆動方法
EP1478031A4 (en) 2002-02-19 2008-12-03 Hoya Corp LIGHT EMISSION ELEMENT OF THE FIELD EFFECT TRANSISTOR TYPE
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
JP2003249656A (ja) * 2002-02-22 2003-09-05 Canon Inc 有機薄膜トランジスタ素子とその製造方法
JP2009273913A (ja) 2002-03-08 2009-11-26 Sanyo Product Co Ltd 遊技機
US7109961B2 (en) * 2002-03-13 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Electric circuit, latch circuit, display apparatus and electronic equipment
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2003344823A (ja) 2002-05-23 2003-12-03 Sharp Corp 液晶表示装置および液晶表示駆動方法
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4638117B2 (ja) * 2002-08-22 2011-02-23 シャープ株式会社 表示装置およびその駆動方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2003208111A (ja) 2002-10-17 2003-07-25 Matsushita Electric Ind Co Ltd 有機el表示装置と液晶表示装置及び表示装置用半導体装置
CN100411153C (zh) * 2003-01-10 2008-08-13 统宝光电股份有限公司 薄膜晶体管阵列及其驱动电路的制造方法
JP4306274B2 (ja) * 2003-02-14 2009-07-29 パナソニック株式会社 液晶表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100945577B1 (ko) * 2003-03-11 2010-03-08 삼성전자주식회사 액정 표시 장치의 구동 장치 및 그 방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4393812B2 (ja) 2003-07-18 2010-01-06 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP4480968B2 (ja) 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7291967B2 (en) 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
JP4265765B2 (ja) * 2003-10-02 2009-05-20 ローム株式会社 携帯通信機器
JP4423925B2 (ja) * 2003-10-28 2010-03-03 セイコーエプソン株式会社 電気光学装置、これを制御する装置および方法、ならびに電子機器
JP2005167164A (ja) * 2003-12-05 2005-06-23 Mitsui Chemicals Inc トランジスタ及びその作製方法
JP2005190797A (ja) 2003-12-25 2005-07-14 Seiko Epson Corp 有機el装置および電子機器
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102867855B (zh) * 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP2005266178A (ja) * 2004-03-17 2005-09-29 Sharp Corp 表示装置の駆動装置、表示装置、及び表示装置の駆動方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006024610A (ja) * 2004-07-06 2006-01-26 Sony Corp 薄膜トランジスタおよび表示装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2006084758A (ja) 2004-09-16 2006-03-30 Seiko Epson Corp 電気光学装置用駆動回路及び方法、電気光学装置、並びに電子機器
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102945857B (zh) * 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) * 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5116251B2 (ja) * 2005-05-20 2013-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8847861B2 (en) * 2005-05-20 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, method for driving the same, and electronic device
US7537976B2 (en) 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
CN1731497A (zh) * 2005-08-18 2006-02-08 广辉电子股份有限公司 薄膜晶体管液晶显示器省电的方法
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
EP1935027B1 (en) 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20070049742A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
WO2007058329A1 (en) * 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
US7998372B2 (en) * 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7314801B2 (en) * 2005-12-20 2008-01-01 Palo Alto Research Center Incorporated Semiconductor device having a surface conducting channel and method of forming
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007206651A (ja) 2006-02-06 2007-08-16 Toshiba Corp 画像表示装置及びその方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
US8085236B2 (en) * 2006-03-23 2011-12-27 Sharp Kabushiki Kaisha Display apparatus and method for driving the same
JP4956030B2 (ja) 2006-03-31 2012-06-20 キヤノン株式会社 有機el表示装置およびその駆動方法
US7616179B2 (en) 2006-03-31 2009-11-10 Canon Kabushiki Kaisha Organic EL display apparatus and driving method therefor
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
WO2007139009A1 (ja) * 2006-05-25 2007-12-06 Fuji Electric Holdings Co., Ltd. 酸化物半導体、薄膜トランジスタ、及びそれらの製造方法
US20070278493A1 (en) * 2006-06-02 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008033066A (ja) 2006-07-28 2008-02-14 Sony Corp 表示動作制御装置、表示装置、電子機器、表示動作制御方法及びコンピュータプログラム
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4946286B2 (ja) 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5468196B2 (ja) * 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5177999B2 (ja) * 2006-12-05 2013-04-10 株式会社半導体エネルギー研究所 液晶表示装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8129714B2 (en) 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
JP4910779B2 (ja) 2007-03-02 2012-04-04 凸版印刷株式会社 有機elディスプレイおよびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US8552948B2 (en) * 2007-04-05 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Display device comprising threshold control circuit
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5542296B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5542297B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP4989309B2 (ja) * 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
JP2009003437A (ja) 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機el表示装置およびその製造方法
TWI575293B (zh) * 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
JP2009031595A (ja) 2007-07-27 2009-02-12 Sharp Corp 表示装置およびそれを備える電子機器ならびに表示装置の制御方法
WO2009051050A1 (en) * 2007-10-19 2009-04-23 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving thereof
JP2010103451A (ja) 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
TW200949822A (en) 2007-11-26 2009-12-01 Tpo Displays Corp Display system and method for reducing power consumption of same
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009084311A1 (ja) 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
KR100963003B1 (ko) * 2008-02-05 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP2009229817A (ja) * 2008-03-24 2009-10-08 Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2009238916A (ja) 2008-03-26 2009-10-15 Dainippon Screen Mfg Co Ltd 基板処理装置のスケジュール作成方法及びそのプログラム
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR101533741B1 (ko) * 2008-09-17 2015-07-03 삼성디스플레이 주식회사 표시패널의 구동방법 및 이를 이용한 표시장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101515468B1 (ko) 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
CN101510411B (zh) * 2009-03-05 2011-01-19 友达光电股份有限公司 显示装置及其修复方法
CN101510443A (zh) * 2009-04-08 2009-08-19 友达光电股份有限公司 能降低耦合效应的移位寄存器
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Igzo系酸化物材料及びigzo系酸化物材料の製造方法
KR102174908B1 (ko) 2009-07-10 2020-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
JP2009278999A (ja) 2009-07-27 2009-12-03 Fuji Seiki Co Ltd 食材盛付装置
US9715845B2 (en) 2009-09-16 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
KR102399469B1 (ko) 2009-10-08 2022-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101801540B1 (ko) 2009-10-16 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
WO2011052344A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the same, and electronic appliance including the same
KR102248564B1 (ko) 2009-11-13 2021-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
CN104765184B (zh) 2015-02-13 2018-09-04 厦门天马微电子有限公司 液晶显示面板
JP6379259B2 (ja) * 2017-06-30 2018-08-22 株式会社半導体エネルギー研究所 表示装置、及び電子機器

Also Published As

Publication number Publication date
JP6846468B2 (ja) 2021-03-24
JP7441341B2 (ja) 2024-02-29
JP5882572B2 (ja) 2016-03-09
TWI613637B (zh) 2018-02-01
CN102576518A (zh) 2012-07-11
JP2018136548A (ja) 2018-08-30
KR20190065470A (ko) 2019-06-11
EP2489032A4 (en) 2013-07-17
KR20180031807A (ko) 2018-03-28
JP2017167546A (ja) 2017-09-21
KR20200021554A (ko) 2020-02-28
TWI604428B (zh) 2017-11-01
KR20210102495A (ko) 2021-08-19
JP2019185055A (ja) 2019-10-24
KR102081795B1 (ko) 2020-02-26
KR102143040B1 (ko) 2020-08-11
JP7214026B2 (ja) 2023-01-27
KR102375647B1 (ko) 2022-03-17
WO2011046032A1 (en) 2011-04-21
US10061172B2 (en) 2018-08-28
KR20120099228A (ko) 2012-09-07
JP2023055744A (ja) 2023-04-18
CN110824800A (zh) 2020-02-21
CN110824800B (zh) 2022-07-26
JP2021099518A (ja) 2021-07-01
EP3244394A1 (en) 2017-11-15
TW201207827A (en) 2012-02-16
KR20190000382A (ko) 2019-01-02
KR20200096689A (ko) 2020-08-12
JP2022097563A (ja) 2022-06-30
US10310348B2 (en) 2019-06-04
JP6553763B2 (ja) 2019-07-31
US20180364510A1 (en) 2018-12-20
US20110090204A1 (en) 2011-04-21
JP7065223B2 (ja) 2022-05-11
KR102290831B1 (ko) 2021-08-19
KR101844080B1 (ko) 2018-03-30
CN116722019A (zh) 2023-09-08
JP2024052778A (ja) 2024-04-12
EP2489032B1 (en) 2017-05-31
KR101988819B1 (ko) 2019-06-12
KR101933841B1 (ko) 2018-12-28
JP2017142530A (ja) 2017-08-17
CN110908203A (zh) 2020-03-24
KR20220038182A (ko) 2022-03-25
JP6229088B2 (ja) 2017-11-08
CN106200185A (zh) 2016-12-07
JP2011141523A (ja) 2011-07-21
CN116343705A (zh) 2023-06-27
EP2489032A1 (en) 2012-08-22
JP2017021370A (ja) 2017-01-26
JP2015096981A (ja) 2015-05-21
KR102462145B1 (ko) 2022-11-03
JP6016957B2 (ja) 2016-10-26

Similar Documents

Publication Publication Date Title
JP7441341B2 (ja) 表示装置
TWI518663B (zh) 液晶顯示裝置和包括該液晶顯示裝置的電子裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees