TWI518663B - 液晶顯示裝置和包括該液晶顯示裝置的電子裝置 - Google Patents

Description

液晶顯示裝置和包括該液晶顯示裝置的電子裝置

本發明之實施例關於液晶顯示裝置。本發明之實施例關於包括液晶顯示裝置之電子裝置。

如同典型在液晶顯示裝置中所見，形成於諸如玻璃基板之平板上的薄膜電晶體係使用非晶矽或多晶矽予以製造。使用非晶矽製造之薄膜電晶體具有低場效移動性，但可形成於大玻璃基板之上。另一方面，使用結晶矽製造之薄膜電晶體具有高場效移動性，但由於諸如雷射退火之結晶步驟，該等電晶體不必然適於形成於大玻璃基板之上。

鑑於上述，吸引力已被引至一種技術，藉此使用氧化物半導體製造薄膜電晶體，且該等電晶體應用於電子裝置或光學裝置。例如，專利文獻1揭露一種技術，藉此使用氧化鋅或In-Ga-Zn-O基氧化物半導體製造薄膜電晶體，做為氧化物半導體膜，並使用該等電晶體做為例如液晶顯示裝置之開關元件。

[參考]

[專利文獻1]　日本公開專利申請案No. 2006-165528

氧化物半導體用於通道區之薄膜電晶體，較非晶矽用於通道區之之薄膜電晶體，達成更高場效移動性。包括具氧化物半導體之薄膜電晶體的像素預期將應用於諸如液晶顯示裝置之顯示裝置。

液晶顯示裝置中所包括之每一像素經提供而具儲存電容器，其中保持用於控制液晶元件之方向的電壓。薄膜電晶體之關閉狀態電流為一因子，藉此決定儲存電容量。導致儲存電容器中電壓保持期間延長之關閉狀態電流的減少，對於顯示靜態影像等時電力損耗之減少是重要的。

請注意，在本說明書中，關閉狀態電流為一種電流，其當薄膜電晶體處於關閉狀態時(亦稱為非導通狀態)，於源極與汲極之間流動。若為n通道薄膜電晶體(例如具約0 V至2 V之閾值電壓)，關閉狀態電流意即當負電壓施予閘極與源極之間時，電流於源極與汲極之間流動。

此外，有關具較高附加價值之液晶顯示裝置，諸如3D顯示或4k2k顯示，需要一種液晶顯示裝置包括像素，其中每一像素區域預期為小，且孔徑比改進。重要的是降低保持電容器之區域，以改進孔徑比。因此，薄膜電晶體之關閉狀態電流需減少。

鑑於上述，本發明之一實施例的目標為提供一種液晶顯示裝置，其中像素中使用氧化物半導體之薄膜電晶體的關閉狀態電流可降低。

本發明之液晶顯示裝置的實施例，於顯示部中包含複數像素，並用以於複數框週期中執行顯示。每一複數框週期包括寫入週期及保持週期。在影像信號於寫入週期中輸入至每一複數像素之後，每一複數像素中所包括之電晶體被關閉，且影像信號於保持週期中保持達至少30秒。

本發明之實施例為一種液晶顯示裝置，於顯示部中包含複數像素，並用以於複數框週期中執行顯示。每一複數框週期包括寫入週期及保持週期。在具有極性反轉複數次之電壓的影像信號於寫入週期中輸入至每一複數像素之後，每一複數像素中所包括之電晶體被關閉，且影像信號於保持週期中保持達至少30秒。

在本發明之實施例的液晶顯示裝置中，於保持週期中供應予每一複數像素之影像信號之電壓的極性，可為於寫入週期之結尾供應之電壓的極性。

在本發明之實施例的液晶顯示裝置中，電晶體包括具氧化物半導體之半導體層，且氧化物半導體具有少於1×10¹⁴/cm³之載子濃度。

在本發明之實施例的液晶顯示裝置中，電晶體之通道寬度的每微米關閉狀態電流為1×10^-17 A或更少。

在包括使用氧化物半導體之薄膜電晶體的像素中，可減少關閉狀態電流。因此，可獲得一種液晶顯示裝置，可延長儲存電容器保持電壓之期間，及減少當顯示靜態影像等時電力損耗。此外，可改進孔徑比，使得可獲得包括高解析度顯示部之液晶顯示裝置。

將參照圖式詳細說明本發明之實施例及範例。請注意，本發明不侷限於下列說明，且熟悉本技藝之人士將易於瞭解到在不偏離本發明之精神及範圍下，可進行各式改變及修改。因此，本發明不應解譯為侷限於下列實施例及範例之說明。請注意，在下列本發明所說明之結構中，不同圖式中相同之部分或具有類似功能之部分係標示相同編號，並將省略其重複說明。

請注意，在本說明書中，圖式所描繪之尺寸、層厚度、或每一結構之區域有時為求簡單而予以誇大。因此，本發明之實施例及範例，並不侷限於該等比例尺。

請注意，本說明書中諸如「第一」、「第二」及「第三」之語詞僅係用於避免結構元件混淆，並非表示結構元件之編號限制。因此，例如可酌情將「第一」替代為「第二」或「第三」予以說明。

(實施例1)

以下說明範例，其中液晶顯示裝置之像素係使用薄膜電晶體形成。在本實施例中，說明液晶顯示裝置之像素中所包括之薄膜電晶體(以下亦稱為TFT)及做為連接至TFT之像素電極的電極(簡稱為像素電極)，做為範例。請注意，像素係指元件群組，包括提供於顯示裝置之每一像素中之元件，例如用於依據電氣信號而控制顯示之元件，諸如薄膜電晶體、做為像素電極之電極、或佈線。請注意，像素可包括濾色器等，並可相應於一色彩成分，其照度係以一像素控制。因此，例如若為包括R、G及B之色彩成分的彩色顯示裝置，影像的最小單元包括R、G及B三像素，並可獲得具複數像素之影像。請注意，本發明之實施例不侷限於彩色顯示裝置，並可為單色顯示裝置。

請注意，「A及B彼此連接」包括A及B彼此電性連接之狀況，及A及B彼此直接連接之狀況。此處，每一A及B相應於一物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。

首先，圖1A中描繪像素之俯視圖。請注意，圖1A描繪底閘結構做為TFT結構之範例。請注意，圖1A描繪所謂反轉交錯結構，其中相對於做為閘極之佈線，做為TFT之源極電極及汲極電極的佈線層係提供於做為通道區之氧化物半導體層的相對側。

圖1A中所描繪之像素100包括做為掃瞄線之第一佈線101、做為信號線之第二佈線102A、氧化物半導體層103、電容器線104及像素電極105。此外，像素100包括用於使氧化物半導體層103及像素電極105彼此電性連接之第三佈線102B，其中形成薄膜電晶體106。第一佈線101亦為做為薄膜電晶體106之閘極的佈線。第二佈線102A亦為做為源極電極與汲極電極之一及儲存電容器之一電極的佈線。第三佈線102B亦為做為源極電極與汲極電極之另一的佈線。電容器線104為做為儲存電容器之另一電極的佈線。

請注意，為求程序簡化，較佳的是第一佈線101及電容器線104係提供於相同層，且第二佈線102A及第三佈線102B係提供於相同層。此外，提供第三佈線102B及電容器線104以便彼此部分重疊，並形成用於液晶元件之儲存電容器。請注意，薄膜電晶體106中所包括之氧化物半導體層103係提供於分流自第一佈線101之佈線上，並具閘極絕緣膜(未顯示)插入其間。

圖1B描繪沿圖1A之點劃線A1-A2之截面結構。在圖1B中所描繪之截面結構中，做為閘極之第一佈線101及電容器線104係提供於基板111之上，並具基膜112插入其間。提供閘極絕緣膜113以便覆蓋第一佈線101及電容器線104。氧化物半導體層103係提供於閘極絕緣膜113之上。第二佈線102A及第三佈線102B係提供於氧化物半導體層103之上。此外，做為鈍化膜之氧化物絕緣層114係提供於氧化物半導體層103、第二佈線102A及第三佈線102B之上。開口部係形成於氧化物絕緣層114中，且像素電極105與第三佈線102B於開口中彼此連接。此外，電容器係經由第三佈線102B、電容器線104及做為電介質之閘極絕緣膜113而予形成。

圖1C描繪沿圖1A之點劃線B1-B2的截面圖，並描繪一種結構，其中絕緣層121係提供於電容器線104與第二佈線102A之間。

若第二佈線102A係提供於第一佈線101及電容器線104之上，便可於第一佈線101與第二佈線102A之間及電容器線104與第二佈線102A之間產生寄生電容，取決於閘極絕緣膜113之厚度。因此，經由如圖1C中所描繪提供絕緣層121，可減少寄生電容，並可減少諸如故障之缺陷。

請注意，圖1A至1C中所描繪之像素相應於如圖2中所描繪以矩陣配置於基板200上之複數像素201之一。圖2描繪一種結構，其中像素部202、掃瞄線驅動電路203及信號線驅動電路204係提供於基板200之上。不論像素201係處於選擇狀態或非選擇狀態，均依據從連接至掃瞄線驅動電路203之第一佈線101所供應之掃瞄信號而決定用於每一線。經由掃瞄信號選擇之像素201，經由連接至信號線驅動電路204之佈線102A，而被供應予視訊電壓(亦稱為影像信號、視訊信號或視訊資料)。

儘管圖2描繪一種結構，其中掃瞄線驅動電路203及信號線驅動電路204係提供於基板200之上，但可使用一種結構，其中掃瞄線驅動電路203及信號線驅動電路204之一係提供於基板200之上，而另一則形成於其他基板(例如單晶矽基板)之上，且接著藉由諸如TAB法或COG法之安裝技術而連接至像素部202。另一方面，可使用一種結構，其中僅像素部202係提供於基板200之上，而掃瞄線驅動電路203及信號線驅動電路204則形成於其他基板之上，且接著藉由諸如TAB法或COG法之安裝技術而連接至像素部202。

圖2描繪範例，其中複數像素201係以矩陣(直條型)配置於像素部202中。請注意，像素201不必然需以矩陣配置，而是可以例如三角模式或拜爾模式配置。有關像素部202之顯示法，可使用前進法或交錯法。請注意，像素中所控制用於色彩顯示之色彩成分不侷限於R、G及B三色(R、G及B分別相應於紅色、綠色及藍色)，並可使用三種以上之色彩成分，例如R、G、B及W(W相應於白色)，R、G、B及黃色、青色、紫紅色等等之一或更多種顏色。請注意，各色彩成分之點之間的尺寸及顯示區可為不同。

在圖2中，第一佈線101及第二佈線102A之數量相應於行方向及列方向之像素的數量。請注意，第一佈線101及第二佈線102A之數量可增加，取決於像素中所包括之子像素的數量，或像素中電晶體的數量。另一方面，像素201可由與其他像素共用之第一佈線101及第二佈線102A所驅動。

請注意，圖1A描繪TFT之第二佈線102A為具有矩形；另一方面，第二佈線102A可以環繞第三佈線102B之形狀予以形成(具體地，U形或C形)，使得載子移動之區域面積可增加，且當薄膜電晶體開啟時電流(亦稱為開啟狀態電流)的流動量可增加。

請注意，在本說明書中，開啟狀態電流為當薄膜電晶體處於開啟狀態(亦稱為導通狀態)時，流經源極與汲極之間之電流。若為n通道薄膜電晶體，開啟狀態電流意即當施予閘極與源極之間之電壓高於閾值電壓(Vth)時，流經源極與汲極之間之電流。

請注意，孔徑比係指透光區之面積相對於單位面積之比例。當非透光之構件所佔據之區域變大時，孔徑比降低，而當透光之構件所佔據之區域變大時，孔徑比上升。在液晶顯示裝置中，隨著與像素電極重疊之佈線或電容器線之面積及薄膜電晶體之尺寸減少，孔徑比增加。

請注意，薄膜電晶體為具有閘極、汲極及源極之至少三端子之元件。薄膜電晶體於汲極區與源極區之間具有通道區，並允許電流流經汲極區、通道區及源極區。此處，由於薄膜電晶體之源極及汲極可依據薄膜電晶體之結構、操作狀況等而改變，難以定義哪一為源極或汲極。因此，做為源極或汲極之區域有時並不稱為源極或汲極。在此狀況下，例如源極及汲極其中之一可被稱為第一端子，而另一則被稱為第二端子。另一方面，源極及汲極其中之一可被稱為第一電極，而另一則被稱為第二電極。再另一方面，源極及汲極其中之一可被稱為第一區，而另一則被稱為第二區。

其次，將說明氧化物半導體層103。

在本實施例中，從氧化物半導體移除氫(包括OH鍵)，使得氧化物半導體中氫之濃度成為5×10¹⁹/cm³或更低，較佳地為5×10¹⁸/cm³或更低，更佳地為5×10¹⁷/cm³或更低。接著，形成薄膜電晶體，其通道區係使用具有低於1×10¹⁴/cm³之載子濃度的氧化物半導體膜予以形成，較佳地為1×10¹²/cm³或更低。請注意，氧化物半導體層中氫之濃度係藉由分析二次離子質譜(SIMS)而予測量。

當氧化物半導體之能隙為2 eV或更高時，較佳地為2.5 eV或更高，更佳地為3 eV或更高，藉由熱激勵所產生之載子量少而可被忽略。因而，形成供體之諸如氫的雜質儘可能減少，使得載子濃度成為低於1×10¹⁴/cm³，較佳地為1×10¹²/cm³或更低。換言之，使氧化物半導體層之載子濃度儘可能接近零。

當如上述之藉由徹底從氧化物半導體移除氫而純化之氧化物半導體用於薄膜電晶體之通道形成區時，在通道寬度為10 mm，且汲極電壓介於1 V至10 V之範圍，及閘極電壓介於-5 V至-20 V之範圍下，汲極電流為1×10^-13 A或更低。

若顯示裝置等之電路係使用具有極小關閉狀態電流之薄膜電晶體而予製造，便存在極少洩漏。因此，諸如視訊信號之電信號便可保持更長的期間。

具體地，上述包括氧化物半導體層及具有10μm通道寬度之電晶體的通道寬度之每微米關閉狀態電流可小至10 aA/μm(1×10^-17 A/μm)或更低，及進一步為1 aA/μm(1×10^-18 A/μm)或更低。當具有關閉狀態極小電流(關閉狀態電流)之電晶體被用做像素中選擇電晶體時，諸如視訊信號之電信號可保持更長期間。因為保持時間可予以延長，例如視訊信號寫入後之保持週期被設定為10秒或更長，較佳地為30秒或更長，更較佳地為1分鐘或更長，並短於10分鐘。藉由延長保持期間，寫入間隔可設定為長，及可更有效地減少電力損耗。

另一方面，若為包括例如低溫多晶矽之電晶體，便假定關閉狀態電流為約1×10^-12 A/μm而執行設計等。因此，若為包括氧化物半導體之電晶體，其具有與包括低溫多晶矽之電晶體相等之儲存電容(約0.1 pF)，電壓保持週期可為包括低溫多晶矽之電晶體的約10⁴倍。此外，若為包括非晶矽之電晶體，通道寬度之每微米關閉狀態電流為1×10¹³A/μm或更高。因此，當電晶體具有之儲存電容彼此相等或實質上相等時(約0.1 pF)，包括高純度氧化物半導體之電晶體的電壓保持週期可為使用非晶矽之電晶體的10⁴倍或更高。

例如，在具有包括低溫多晶矽之薄膜電晶體的主動式矩陣顯示裝置中，由於薄膜電晶體之洩漏電流，保持在像素中之電荷便存在漏失；因而，每16毫秒執行視訊信號重寫(60訊框/秒)。另一方面，在具有上述包括氧化物半導體層之薄膜電晶體的主動式矩陣顯示裝置中，包括氧化物半導體層之薄膜電晶體的關閉狀態電流遠小於包括低溫多晶矽之薄膜電晶體中；因而，每一信號寫入之保持週期可為10000倍長，約160秒。

因為保持週期可延長，特別當顯示靜態影像時，信號寫入之頻率可降低。因此，信號寫入至像素之次數可減少，並可減少電力損耗。

圖1A至1C中所描繪之儲存電容器係藉由一對電極及提供於該對電極之間做為電介質之絕緣層而予形成。儲存電容係考量像素部等中所提供之薄膜電晶體的洩漏電流而予設定，使得電荷可保持達預定期間。儲存電容器之尺寸係考量電晶體等之關閉狀態電流而予設定。在本實施例中，因為包括高純度氧化物半導體層之電晶體被用做電晶體106，而充分提供具有每一像素中液晶電容之1/3或更低之電容的儲存電容器，較佳地為1/5或更低。

若為上述包括高純度氧化物半導體層之電晶體，保持週期可設定地更長。因此，信號寫入之頻率可大幅降低，特別是當顯示靜態影像時。因此，若顯示於顯示中較不常改變之靜態影像等，可減少信號寫入至像素之次數，因而，可減少電力損耗。

請注意，在靜態影像顯示中，可酌情考量保持週期其間應用於液晶元件之電壓的保持率，而執行刷新操作。例如，可於信號寫入至液晶元件之像素電極後不久，當電壓降至相對於電壓值(初始值)之預定位準時，執行刷新操作。預定位準較佳地設定為相對於初始值未感應到閃爍之電壓。具體地，若顯示目標為影像，較佳地於每當電壓成為低於初始值1.0%時，較佳地為低於0.3%，執行刷新操作(重寫)。若顯示目標為正文，較佳地於每當電壓成為低於初始值10%時，較佳地為低於3%，執行刷新操作(重寫)。

在靜態影像顯示之保持週期期間，相對電極(亦被稱為共同電極)可置於浮動狀態。具體地，可於相對電極與用於供應共同電位予相對電極之電源之間提供開關。在寫入週期期間，開關可開啟，且共同電位可供應予相對電極；之後，在保持週期期間，開關可關閉，且相對電極可置於浮動狀態。有關開關，較佳地使用上述包括高純度氧化物半導體層之電晶體。基於使用包括上述之具有極小關閉狀態電流之氧化物半導體的TFT，像素電極與液晶顯示面板之相對電極之間的電位幾乎不改變，並可保持靜態影像顯示，同時驅動電路停止而不造成所謂的液晶之影像燒入。

液晶材料之具體電阻為1×10¹² Ω‧cm或更高，較佳地為1×10¹³ Ω‧cm或更高，更佳地為1×10¹⁴ Ω‧cm或更高。請注意，本說明書中具體電阻係於20℃予以測量。若液晶顯示裝置係使用液晶材料而形成，做為液晶元件之部分的電阻係數可為1×10¹¹ Ω‧cm或更高，有時因為雜質從校準膜、密封劑等混入液晶層之可能性，而進一步為1×10¹² Ω‧cm或更高。

隨著液晶材料之具體電阻成為更大，可減少電荷經由液晶材料而洩漏，並可抑制用於保持液晶元件之操作狀態的電壓隨時間而減少。結果，可延長保持週期；因此，可降低信號寫入之頻率，並可減少顯示裝置之電力損耗。

圖3A描繪框週期中寫入週期與保持週期之間的關係。在圖3A中，期間251及252各相應於保持週期，且期間261及262各相應於寫入週期。

在圖3A中，應用於顯示元件之液晶元件的電壓極性(圖中極性係以正號及負號標示)於每一框週期中反轉。因此，應用於液晶元件之電場未偏壓，並可降低液晶元件之惡化程度。若為上述包括氧化物半導體層之薄膜電晶體，保持週期可設定地更長；因而，寫入至像素之次數可大幅減少。因此，若顯示較不常改變之靜態影像等，可減少電力損耗。

此外，圖3B描繪電壓的寫入關係，其中該電壓之極性於圖3A之每一寫入週期261及262中反轉複數次。藉由寫入其極性於圖3B中所描繪之每一寫入週期261及262中反轉複數次之電壓，可進一步減少液晶元件的惡化程度。請注意，應用於寫入週期261及262之末端的電壓極性，為將於保持週期中保持之極性。

請注意，應用於圖3A及3B中液晶元件之電壓可依據點反轉驅動、源極線反轉驅動、閘極線反轉驅動、訊框反轉驅動等而予輸入。

請注意，若未顯示靜態影像，且像素係使用包括氧化物半導體層之薄膜電晶體而予形成，便可無儲存電容器而顯示移動影像。圖4A及4B描繪其中未形成儲存電容器之像素結構的俯視圖及截面圖。圖4A及4B中所描繪之結構相應於圖1A及1B中省略電容器線之結構。如亦可從圖4A之俯視圖及圖4B之截面圖所見，基於使用包括氧化物半導體層之薄膜電晶體，可增加像素電極105佔據之區域，即孔徑比。此外，如亦可從圖4B之截面圖所見，基於使用包括氧化物半導體層之薄膜電晶體，可排除電容器線，並可放大像素電極105佔據之區域；因此，可提升孔徑比。

基於本實施例中上述之結構，可減少具有包括氧化物半導體之薄膜電晶體的像素中關閉狀態電流。因此，可獲得液晶顯示裝置，其可延長儲存電容器可保持電壓之期間，及於顯示靜態影像等時減少電力損耗。此外，藉由增加孔徑比，可獲得具有高解析度顯示部之液晶顯示裝置。

本實施例可酌情與其他實施例中所說明之任一結構相組合而予以實施。

(實施例2)

將說明本實施例中可應用於所說明之液晶顯示裝置之薄膜電晶體的範例。本實施例中所說明之薄膜電晶體410可用做實施例1之薄膜電晶體106。

使用圖5A、5B及圖6A至6E說明本實施例之薄膜電晶體及薄膜電晶體之製造方法實施例。

圖5A描繪薄膜電晶體之平面結構的範例，及圖5B描繪其截面結構的範例。圖5A及5B中所示之薄膜電晶體410為頂閘薄膜電晶體。

圖5A頂閘薄膜電晶體410之平面圖，及圖5B為沿圖5A中線C1-C2之截面圖。

薄膜電晶體410於具有絕緣表面之基板400之上，包括絕緣層407、氧化物半導體層412、源極及汲極電極層415a及415b、閘極絕緣層402、及閘極電極層411。佈線層414a及414b經提供而分別接觸源極及汲極電極層415a及415b，以便電性連接。

薄膜電晶體410經說明做為單閘極薄膜電晶體；當需要時可形成包括複數通道形成區之多閘極薄膜電晶體。

以下參照圖6A至6E說明基板400上之薄膜電晶體410的製造程序。

儘管對於可用做具有絕緣表面之基板400的基板並無特別限制，但必要的是基板400具有至少夠高之耐熱性，以支撐之後執行之熱處理。

有關基板400，當之後執行之熱處理的溫度高時，可使用應變點高於或等於730℃之玻璃基板。有關玻璃基板之材料，使用例如玻璃材料，諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃。請注意，藉由包含較氧化硼更大量之氧化鋇(BaO)，可形成更實用之耐熱玻璃基板。因此，較佳的是使用包含較B₂O₃更多BaO之玻璃基板。

請注意，使用絕緣體形成之基板取代上述玻璃基板，做為基板400，可使用諸如陶瓷基板、石英基板或藍寶石基板。另一方面，可使用結晶玻璃基板等。再另一方面，可使用塑料基板等。

首先，做為基膜之絕緣層407形成於具有絕緣表面之基板400上。較佳的是諸如氧化矽層、氧氮化矽層、氧化鋁層、或氧氮化鋁層之氧化物絕緣層，被用做接觸氧化物半導體層之絕緣層407。絕緣層407可藉由電漿CVD法、濺鍍法等予以形成。較佳的是藉由濺鍍法來形成絕緣層407，以避免絕緣層407包含大量氫。

在本實施例中，藉由濺鍍法形成氧化矽層做為絕緣層407。基板400被轉移至腔室中，其中移除氫及濕氣並包含高純度氧之濺鍍氣體被引入腔室，並使用靶材，使得氧化矽層沈積至基板400做為絕緣層407。基板400可設定為室溫或可加熱。

例如，以如下狀況形成氧化矽膜：石英(較佳地為人造石英)被用做靶材；基板溫度為108℃；靶材與基板之間距離(T-S距離)為60 mm；壓力為0.4 Pa；高頻電力為1.5 kw；氣體為氧及氬(氧相對於氬之流率比為25 sccm：25 sccm=1：1)；並使用RF濺鍍法。本實施例中氧化矽膜之厚度為100 nm。可使用矽靶材取代石英(較佳地為人造石英)以形成氧化矽膜。有關濺鍍氣體，本實施例中可使用氧或氧及氬之混合氣體。

在此狀況下，較佳的是於絕緣層407沈積中移除腔室內剩餘濕氣。此係為避免絕緣層407包含氫、羥基或濕氣。

為從腔室移除剩餘濕氣，較佳地使用吸附型真空泵。例如較佳地使用低溫泵、離子泵或鈦昇華泵。有關耗盡單元，可使用附加冷阱之渦輪分子泵。在使用低溫泵執行耗盡之腔室中，例如氫分子、包括諸如水(H₂O)之氫原子化合物等被耗盡。因此，可減少形成於腔室中之絕緣層407中所包括之雜質濃度。

較佳的是高純度氣體中諸如氫、水、羥基或氫化物之雜質被移除，成為1 ppm或更低，較佳地為10 ppb或更低，而做為絕緣層407沈積之濺鍍氣體。

濺鍍法之範例包括其中高頻電源用做濺鍍電源之RF濺鍍法、DC濺鍍法、及其中以脈衝方式施予偏壓之脈衝DC濺鍍法。RF濺鍍法主要用於形成絕緣膜之狀況，及DC濺鍍法主要用於形成金屬膜之狀況。

亦存在多靶材濺鍍設備，其中可設定彼此以不同材料形成之複數靶材。基於多靶材濺鍍設備，不同材料之膜可於相同腔室中堆疊形成，或可於相同腔室中經由同時放電而沈積複數類材料。

此外，亦存在設於腔室內部具磁性系統並用於磁控管濺鍍法之濺鍍設備，或用於ECR濺鍍法之濺鍍設備，其中使用利用微波產生之電漿而未使用輝光放電。

此外，有關使用濺鍍法之沈積法，存在反應濺鍍法，其中靶材物質及濺鍍氣體成分於沈積期間彼此化學反應，以形成其薄複合膜，或偏壓濺鍍法，其中電壓亦於沈積期間應用於基板。

絕緣層407可具有堆疊層結構；例如，可使用一種堆疊層結構，其中氮化物絕緣層，諸如氮化矽層、氮氧化矽層、氮化鋁層或氮氧化鋁層，及上述氧化物絕緣層以此順序堆疊於基板400之上。

例如，藉由引入氫及濕氣移除並包含高純度氮之濺鍍氣體，及使用矽靶材而於氧化矽層與基板400之間形成氮化矽層。在此狀況下，較佳的是如同氧化矽層沈積之狀況，於氮化矽層形成中從腔室移除剩餘濕氣。

基板可於氮化矽層之膜沈積時加熱。

若堆疊氮化矽層及氧化矽層以形成絕緣層407，氮化矽層及氧化矽層可以相同矽靶材而於相同腔室中形成。例如，首先引入包含氮之濺鍍氣體，且用於形成氮化矽層之矽靶材置於腔室內部，接著濺鍍氣體被切換為包含氧之濺鍍氣體，並使用相同矽靶材而形成氧化矽層。由於氮化矽層及氧化矽層可連續形成而未暴露於空氣，可避免諸如氫或濕氣之雜質吸附於氮化矽層之表面。

其次，氧化物半導體膜形成於絕緣層407之上。

為盡可能避免氧化物半導體膜包含雜質，諸如氫、羥基及濕氣，較佳的是於膜形成之前於預熱室中預熱經提供而具絕緣層407之基板400，使得以排除吸附於基板400之雜質，諸如氫或濕氣，並執行耗盡。有關置於預熱室中之耗盡單元，低溫泵較佳。本預熱步驟並非必要執行。

請注意，在藉由濺鍍法形成氧化物半導體膜之前，較佳的是執行反向濺鍍，其中引入氬氣並產生電漿，使得以移除絕緣層407表面之灰塵。反向濺鍍為一種方法，藉此於氬氣中以高頻電源將電壓應用於基板側，且未將電壓應用於靶材側，而於基板附近產生電漿，使得以修改表面。可使用氮氣、氦氣、氧氣等，取代氬氣。

藉由濺鍍法形成氧化物半導體膜。氧化物半導體膜之形成係使用In-Ga-Zn-O基氧化物半導體膜、In-Sn-Zn-O基氧化物半導體膜、In-Al-Zn-O基氧化物半導體膜、Sn-Ga-Zn-O基氧化物半導體膜、Al-Ga-Zn-O基氧化物半導體膜、Sn-Al-Zn-O基氧化物半導體膜、In-Zn-O基氧化物半導體膜、Sn-Zn-O基氧化物半導體膜、Al-Zn-O基氧化物半導體膜、In-O基氧化物半導體膜、Sn-O基氧化物半導體膜、或Zn-O基氧化物半導體膜。在本實施例中，使用In-Ga-Zn-O基氧化物半導體靶材並藉由濺鍍法而形成氧化物半導體膜。具體地，使用具有In₂O₃：Ga₂O₃：ZnO=1：1：1[莫耳%](即，In：Ga：Zn=1：1：0.5[原子%])之成分比例的靶材。另一方面，可使用具有In：Ga：Zn=1：1：1[原子%]或In：Ga：Zn=1：1：2[原子%]之成分比例的靶材。在本實施例中，氧化物半導體靶材之填充率為等於或大於90%及等於或小於100%，較佳地為等於或大於95%及等於或小於99.9%。基於使用具有高填充率之氧化物半導體靶材，沈積的氧化物半導體膜具有高密度。用於濺鍍之氣體可為稀有氣體(典型為氬)、氧、或稀有氣體及氧之混合氣體。靶材可包含2重量%或更高及10重量%或更低之SiO₂。

較佳的是高純度氣體中諸如氫、水、羥基或氫化物之雜質被移除，成為1 ppm或更低，較佳地為10 ppb或更低，而用做氧化物半導體膜之沈積的濺鍍氣體。

氧化物半導體膜形成於基板400之上，如下：基板保持於減壓之腔室中，腔室中剩餘濕氣被移除，引入氫及濕氣移除之濺鍍氣體，並使用上述靶材。為移除腔室中剩餘濕氣，較佳的是使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵或鈦昇華泵。有關耗盡單元，可使用附加冷阱之渦輪分子泵。在使用低溫泵而執行耗盡之腔室中，氫分子、包括諸如水(H₂O)之氫原子化合物、包括碳原子之化合物等被耗盡。因此，可減少形成於腔室中之氧化物半導體膜中所包括之雜質的濃度。基板可於氧化物半導體膜之膜沈積時加熱。

有關膜沈積狀況之範例，使用下列狀況：基板之溫度為室溫；基板與靶材之間之距離為110 mm；壓力為0.4 Pa；直流(DC)電力為0.5 kW；及氣體為氧及氬(氧相對於氬之流率比為15 sccm：30 sccm)。較佳的是因為灰塵可減少並可使膜厚度均勻，使用脈衝直流(DC)電源。氧化物半導體膜具有2 nm至200 nm之厚度，較佳地為5 nm至30 nm。請注意，氧化物半導體膜之適當厚度隨其材料而異；因此，依據材料而適當決定厚度。

其次，氧化物半導體膜藉由第一光刻步驟而經處理為島形氧化物半導體層412(詳圖6A)。用於形成島形氧化物半導體層412之抗蝕罩可使用噴墨法而予形成。藉由噴墨法而形成抗蝕罩不需光罩；因而，可減少製造成本。

請注意，氧化物半導體膜之蝕刻可為乾式蝕刻、濕式蝕刻、或乾式蝕刻及濕式蝕刻二者。

有關用於乾式蝕刻之蝕刻氣體，較佳地使用包含氯之氣體(氯基氣體，諸如氯(Cl₂)、氯化硼(BCl₃)、氯化矽(SiCl₄)或四氯化碳(CCl₄))。

另一方面，可使用包含氟之氣體(氟基氣體，諸如四氟化碳(CF₄)、氟化硫(SF₆)、三氟化氮(NF₃)或三氟甲烷(CHF₃))；溴化氫(HBr)；氧(O₂)；任一該些氣體附加諸如氦(He)或氬(Ar)之稀有氣體等。

有關乾式蝕刻法，可使用平行板RIE(反應離子蝕刻)法或ICP(電感耦合電漿)蝕刻法。為將層蝕刻為所需形狀，使適當調整蝕刻狀況(應用於線圈狀電極之電量、應用於基板側電極之電量、基板側電極之溫度等)。

有關用於濕式蝕刻之蝕刻劑，可使用磷酸、乙酸及硝酸之混合溶液、氫氧化銨/過氧化氫混合物(31重量%過氧化氫溶液：28重量%氨水：水=5：2：2)等。另一方面，可使用ITO-07N(KANTO CHEMICAL CO.,INC.製造)。

在濕式蝕刻之後，藉由清潔連同蝕刻掉之材料而移除蝕刻劑。包含移除材料之蝕刻劑的廢液可純化，且廢液中所包含之材料可再使用。藉由從蝕刻後廢液匯集及再使用材料，諸如氧化物半導體中所包括之銦，資源可有效地使用，並可降低成本。

依據材料而適當調整蝕刻狀況(諸如蝕刻劑、蝕刻時間或溫度)，使得材料可蝕刻為所需形狀。

在本實施例中，藉由使用混合磷酸、乙酸及硝酸所獲得溶液之濕式蝕刻法，氧化物半導體膜被處理為島形氧化物半導體層412。

在本實施例中，於氧化物半導體層412上執行第一熱處理。第一熱處理之溫度為高於或等於400℃及低於或等於750℃，及當基板400之應變點為低於或等於750℃時，為高於或等於400℃及低於基板400之應變點。在本實施例中，基板被置於一種熱處理設備之電熔爐中，並於氮氣中，在氧化物半導體層上以450℃執行熱處理達1小時，接著溫度降至室溫，並避免水或氫進入氧化物半導體層，且未暴露於空氣；因而，獲得氧化物半導體層。氧化物半導體層412可藉由第一熱處理而脫水或脫氫。

熱處理設備不侷限於電熔爐，而是可為經提供而具一種裝置，藉由來自諸如電阻加熱器等之加熱器的熱傳導或熱輻射而加熱將處理之目標。例如，可使用RTA(快速熱降火)設備，諸如GRTA(氣體快速熱降火)設備或LRTA(燈快速熱降火)設備。LRTA設備為一種設備，藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之燈所發射光的輻射(電磁波)而加熱將處理之目標。GRTA設備為用於使用高溫氣體而熱處理之設備。有關該氣體，係使用未藉由熱處理而與將處理之目標反應之惰性氣體，如氮，或諸如氬之稀有氣體。

例如，有關第一熱處理，可執行GRTA如下：基板被轉移進入加熱至650℃至700℃高溫之惰性氣體，加熱達若干分鐘，並轉移及取出加熱至高溫之惰性氣體。GRTA可於短時間實施高溫熱處理。

在第一熱處理中，較佳的是氮或諸如氦、氖或氬之稀有氣體中未包含水、氫等。較佳的是被引入熱處理設備之氮或諸如氦、氖或氬之稀有氣體具有6N(99.9999%)或更高之純度，更佳地為7N(99.99999%)或更高(即，雜質之濃度為1 ppm或更低，更較佳地為0.1 ppm或更低)。

此外，依據第一熱處理之狀況或氧化物半導體層之材料，氧化物半導體層412可結晶為微晶膜或多晶膜。例如，氧化物半導體層可結晶為微晶氧化物半導體膜，其中結晶程度為90%或更高，或80%或更高。此外，依據第一熱處理之狀況或氧化物半導體層之材料，氧化物半導體層412可為不包含結晶成分之非結晶氧化物半導體膜。氧化物半導體層可成為氧化物半導體膜，其中微晶部(具1 nm至20 nm粒徑，典型為2 nm至4 nm)被混入非結晶氧化物半導體。

氧化物半導體層之第一熱處理亦可於被處理成島形氧化物半導體層412之前，於氧化物半導體膜上執行。在此狀況下，基板於第一熱處理之後從熱處理設備被取出，接著於其上執行光刻步驟。

上述為一範例，其中用於氧化物半導體層之脫水或脫氫的熱處理係於氧化物半導體層412形成之後不久執行。然而，用於脫水或脫氫之熱處理可於源極電極及汲極電極堆疊於氧化物半導體層上之後，或於閘極絕緣層形成於源極電極及汲極電極之上後執行，只要係於氧化物半導體層沈積之後執行即可。

其次，於絕緣層407及氧化物半導體層412之上形成導電膜。導電膜可藉由濺鍍法或真空蒸發法而予形成。有關導電膜之材料可提供選自Al、Cr、Cu、Ta、Ti、Mo及W之元素、包含任一該些元素做為成分之合金、包含任一該些元素組合之合金膜等。此外，可使用一或多項選自錳、鎂、鋯、鈹及釔之材料。此外，導電膜可具有單層結構或二或更高層之堆疊層結構。例如，可提供包括矽之鋁膜的單層結構，其中鈦膜堆疊於鋁膜之上的雙層結構，其中鈦膜、鋁膜及鈦膜以此順序堆疊的三層結構等。另一方面，可使用包含鋁(Al)及一或多項選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)及鈧(Sc)之元素的膜、合金膜或氮化物膜。在本實施例中，藉由濺鍍法形成具150 nm厚度之鈦膜，做為導電膜。

其次，藉由第二光刻步驟而於導電膜之上形成抗蝕罩。抗蝕罩可使用噴墨法而予形成。藉由噴墨法形成抗蝕罩不需光罩；因而，可減少製造成本。之後，執行選擇性蝕刻，使得以形成源極及汲極電極層415a及415b，且接著移除抗蝕罩(詳圖6B)。較佳的是每一源極及汲極電極層之端部具有錐形形狀，因為可改進堆疊於上之閘極絕緣層的覆蓋。

請注意，適當調整每一材料及蝕刻狀況，使得在氧化物半導體層412未暴露下，氧化物半導體層412不因導電膜及絕緣層407之蝕刻而被移除。

在本實施例中，由於Ti膜用做導電膜，及In-Ga-Zn-O基氧化物半導體用於氧化物半導體層412，所以將過氧化氫銨溶液(氨、水及過氧化氫溶液之混合溶液)用做蝕刻劑。

在第二光刻步驟中，有時蝕刻部分氧化物半導體層412，藉此可形成具有槽(凹部)之氧化物半導體層。

可使用紫外光、KrF雷射光或ArF雷射光執行第二光刻步驟中抗蝕罩形成時之曝光。將形成之薄膜電晶體的通道長度L，係藉由氧化物半導體層412上彼此相鄰的源極電極層之下端與汲極電極層之下端之間之距離而予決定。若執行低於25 nm之通道長度L的曝光，第二光刻步驟中抗蝕罩形成時之曝光係使用具有若干奈米至數十奈米之極短波長的遠紫外光予以執行。在藉由遠紫外光之曝光中，解析度高且聚焦深度大。因此，薄膜電晶體之通道長度L可製成為10 nm至1000 nm，可提升電路之操作速度，並可藉由極小關閉狀態電流而達成低電力損耗。

其次，於絕緣層407、氧化物半導體層412、和源極及汲極電極層415a及415b之上形成閘極絕緣層402(詳圖6C)。

閘極絕緣層402可藉由電漿CVD法、濺鍍法等，使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層及氧化鋁層之一或多項而形成具單層結構或堆疊層結構。為避免閘極絕緣層402包含大量氫，較佳的是藉由濺鍍法形成閘極絕緣層402。若藉由濺鍍法形成氧化矽膜，可使用矽靶材或石英靶材做為靶材，且以氧或氧及氬之混合氣體做為濺鍍氣體。在本實施例中，以如下狀況形成100-nm厚之氧化矽層：壓力為0.4 Pa；高頻電力為1.5 kw；氣體為氧及氬(氧相對於氬之流率比為25 sccm：25 sccm=1：1)；及使用RF濺鍍法。

閘極絕緣層402可具有一種結構，其中氧化矽層及氮化矽層以此順序堆疊於基板之上。可以下列方式形成具有70 nm至400 nm厚度之閘極絕緣層，例如100 nm，其中藉由濺鍍法形成具有5 nm至300 nm厚度之氧化矽層(SiO_x(x>0))做為第一閘極絕緣層，及接著於第一閘極絕緣層之上堆疊具有50 nm至200 nm厚度之氮化矽層(SiN_y(y>0))做為第二閘極絕緣層。

其次，藉由第三光刻步驟而形成抗蝕罩，並執行選擇性蝕刻，以移除部分閘極絕緣層402，使得以形成抵達源極及汲極電極層415a及415b之開口421a及421b(詳圖6D)。

其次，於閘極絕緣層402和開口421a及421b之上形成導電膜。在本實施例中，具150 nm厚度之鈦膜係藉由濺鍍法而予形成。之後，藉由第四光刻步驟而於導電膜之上形成抗蝕罩，且使用抗蝕罩而選擇性蝕刻導電膜，使得以形成閘極電極層411及佈線層414a及414b。請注意，可藉由噴墨法而形成抗蝕罩。藉由噴墨法而形成抗蝕罩不需光罩；因而，可降低製造成本。

閘極電極層411和佈線層414a及414b可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧之金屬材料，或包含任一該些材料做為其主要成分之合金材料，而各形成具有單層或堆疊層結構。

例如，有關每一閘極電極層411和佈線層414a及414b之雙層結構，下列結構較佳：鋁層及堆疊於上之鉬層的雙層結構、銅層及堆疊於上之鉬層的雙層結構、銅層及堆疊於上之氮化鈦層或氮化鉭層的雙層結構、及氮化鈦層及鉬層的雙層結構。有關三層結構，鎢層或氮化鎢層、鋁及矽之合金或鋁及鈦之合金、及氮化鈦層或鈦層之堆疊較佳。閘極電極層可使用透光導電膜予以形成。有關透光導電膜之材料範例，可提供透光導電氧化物。

其次，於惰性氣體或氧氣中執行第二熱處理(較佳地為200℃至400℃之溫度，例如250℃至350℃之溫度)。在本實施例中，於氮氣中以250℃執行第二熱處理達1小時。可於保護絕緣層或平面化絕緣層形成於薄膜電晶體410之上後，執行第二熱處理。

此外，可於空氣中以100℃至200℃之溫度執行熱處理達1小時至30小時。本熱處理可以固定加熱溫度予以執行。另一方面，下列加熱溫度改變可重複實施複數次：加熱溫度可從室溫上升至100℃至200℃之溫度，及接著降至室溫。本熱處理可於氧化物絕緣層形成之前，在減壓下執行。在減壓下，熱處理時間可縮短。

經由上述程序，可形成包括其中氫、濕氣、氫化物及氫氧化物之濃度減少之氧化物半導體層412的薄膜電晶體410(詳圖6E)。薄膜電晶體410可用做實施例1中所說明之薄膜電晶體106。

進行平面化之保護絕緣層或平面化絕緣層可提供於薄膜電晶體410之上。例如，可使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層及氧化鋁層之一或多項而形成具單層結構或堆疊層結構之保護絕緣層。

平面化絕緣層可使用耐熱有機材料予以形成，諸如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺或環氧樹脂。除了該等有機材料外，可使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)等。平面化絕緣層可藉由堆疊使用該些材料形成之複數絕緣膜予以形成。

請注意，矽氧烷基樹脂相應於包括使用矽氧烷基材料做為啟動材料所形成Si-O-Si鍵之樹脂。矽氧烷基樹脂可包括有機基(例如烷基或芳基)或氟基，做為取代基。有機基可包括氟基。

形成平面化絕緣層之方法並無特別限制。平面化絕緣層可依據其材料，藉由下列方法而予形成，諸如濺鍍法、SOG法、旋塗法、浸漬法、噴塗法或液低釋放法(例如噴墨法、網印或膠印)，或使用工具諸如刮膠刀、擠膠滾筒、簾式塗料器或刮刀塗布機。

如上述，藉由於氧化物半導體膜沈積時移除反應氣體中剩餘濕氣，可減少氧化物半導體膜中氫及氫化物之濃度。因此，可使氧化物半導體膜穩定。

藉由使用薄膜電晶體，其包括氧化物半導體層並如上述予以製造，在液晶顯示裝置之顯示部的每一複數像素中，可減少像素之洩漏電流。因此，可獲得液晶顯示裝置，其可於顯示靜態影像等時，延長儲存電容器可保持電壓之期間，及減少電力損耗。

本實施例可酌情與其他實施例中所說明之任一結構相組合而予以實施。

(實施例3)

在本實施例中，將說明可應用於本說明書中所揭露之液晶顯示裝置的薄膜電晶體之另一範例。請注意，可參照實施例2之相同部分，及具有類似於實施例2中功能之部分及步驟，且其說明未重複。此外，相同部分的具體說明省略。本實施例中所說明之薄膜電晶體460可用做實施例1之薄膜電晶體106。

使用圖7A、7B及圖8A至8E說明本實施例之薄膜電晶體，及薄膜電晶體之製造方法實施例。

圖7A描繪薄膜電晶體之平面結構範例，及圖7B描繪其截面結構範例。圖7A及7B中所示之薄膜電晶體460為頂閘薄膜電晶體。

圖7A為頂閘薄膜電晶體460之平面圖，及圖7B為沿圖7A中線D1-D2之截面圖。

薄膜電晶體460於具有絕緣表面之基板450上，包括絕緣層457、源極或汲極電極層465a(465a1及465a2)、氧化物半導體層462、源極或汲極電極層465b、佈線層468、閘極絕緣層452、及閘極電極層461(461a及461b)。源極或汲極電極層465a(465a1及465a2)經由佈線層468而電性連接至佈線層464。此外，儘管未顯示，源極或汲極電極層465b於形成於閘極絕緣層452中之開口中亦電性連接至佈線層。

以下參照圖8A至8E說明基板450上之薄膜電晶體460的製造程序。

首先，做為基膜之絕緣層457形成於具有絕緣表面之基板450上。

在本實施例中，藉由濺鍍法而形成氧化矽層做為絕緣層457。基板450被轉移至腔室中，氫及濕氣移除並包含高純度氧之濺鍍氣體被引入腔室，並使用矽靶材或石英(較佳地為人造石英)，使得氧化矽層沈積至基板450做為絕緣層457。有關濺鍍氣體，本實施例中係使用氧或氧及氬之混合氣體。

例如，氧化矽膜於本實施例以下列狀況予以形成：具有6N純度之石英(較佳地為人造石英)被用做靶材；基板溫度為108℃；靶材與基板之間之距離(T-S距離)為60 mm；壓力為0.4 Pa；高頻電力為1.5 kw；氣體為氧及氬(氧相對於氬之流率比為25 sccm：25 sccm=1：1)；及使用RF濺鍍法。本實施例中氧化矽膜之厚度為100 nm。可使用矽靶材取代石英(較佳地為人造石英)以形成氧化矽膜。

在此狀況下，較佳的是於絕緣層457沈積中移除腔室中之剩餘濕氣。此係為避免絕緣層457包含氫、羥基或濕氣。在使用低溫泵執行耗盡之腔室中，例如氫分子、包括氫原子之化合物諸如水(H₂O)等被耗盡。因此，可減少腔室中所形成之絕緣層457中所包括之雜質的濃度。

較佳的是將用做絕緣層457沈積之濺鍍氣體的高純度氣體中，諸如氫、水、羥基或氫化物之雜質移除成為1 ppm或更低，較佳地為10 ppb或更低。

絕緣層457可具有堆疊層結構；例如可使用堆疊層結構，其中諸如氮化矽層、氮氧化矽層、氮化鋁層或氮氧化鋁層之氮化物絕緣層，及上述氧化物絕緣層以此順序堆疊於基板450之上。

例如，藉由引入氫及濕氣移除並包含高純度氮之濺鍍氣體，及使用矽靶材，而於氧化矽層與基板450之間形成氮化矽層。在此狀況下，若為氧化矽層之沈積，亦較佳的是於氮化矽層形成中移除腔室中之剩餘濕氣。

其次，於絕緣層457之上形成導電膜。有關導電膜之材料，可提供選自Al、Cr、Cu、Ta、Ti、Mo及W之元素，包含任一該些元素做為成分之合金，包含任一該些元素組合之合金膜等。此外，可使用選自錳、鎂、鋯、鈹及釔之一或多項材料。此外，導電膜可具有單層結構或二或更高層之堆疊層結構。例如可提供包括矽之鋁膜的單層結構，鈦膜堆疊於鋁膜之上的雙層結構，鈦膜、鋁膜及鈦膜以此順序堆疊的三層結構等。另一方面，可使用包含鋁(Al)及選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)及鈧(Sc)之一或複數項元素之膜、合金膜或氮化物膜。在本實施例中，藉由濺鍍法形成具150 nm厚度之鈦膜，做為導電膜。其次，藉由第一光刻步驟於導電膜之上形成抗蝕罩，並藉由選擇性蝕刻而形成源極或汲極電極層465a1及465a2，接著移除抗蝕罩(詳圖8A)。截面圖中所示被截斷之源極或汲極電極層465a1及465a2為連續膜。較佳的是每一源極或汲極電極層之端部具有錐形形狀，因為可改進其上堆疊之閘極絕緣層的覆蓋。

其次，形成具2 nm至200 nm厚度之氧化物半導體膜。請注意，氧化物半導體膜之適當厚度隨其材料而異；因此，可依據材料而適當決定厚度。在本實施例中，使用In-Ga-Zn-O基氧化物半導體靶材並藉由濺鍍法而形成氧化物半導體膜。

以下列狀況而於基板450之上形成氧化物半導體膜：基板保持在減壓之腔室中，移除腔室中剩餘濕氣，引入氫及濕氣移除之濺鍍氣體，並使用靶材。為移除腔室中剩餘濕氣，較佳的是使用吸附型真空泵。例如較佳地使用低溫泵、離子泵或鈦昇華泵。有關耗盡單元，可使用附加冷阱之渦輪分子泵。在使用低溫泵執行耗盡之腔室中，氫分子、包括氫原子之化合物諸如水(H₂O)、包括碳原子之化合物等被耗盡。因此，可減少腔室中所形成之氧化物半導體膜中所包括之雜質的濃度。在氧化物半導體膜之膜沈積時，可加熱基板。

較佳的是用做氧化物半導體膜沈積之濺鍍氣體的高純度氣體中，諸如氫、水、羥基或氫化物之雜質被移除成為1 ppm或更低，較佳地為10 ppb或更低。

有關膜沈積狀況之範例，使用下列狀況：基板溫度為室溫；基板與靶材之間之距離為110 mm；壓力為0.4 Pa；直流(DC)電力為0.5 kw；及氣體為氧及氬(氧相對於氬之流率比為15 sccm：30 sccm)。

其次，氧化物半導體膜藉由第二光刻步驟而被處理成島形氧化物半導體層462(詳圖8B)。在本實施例中，氧化物半導體膜藉由濕式蝕刻法，使用藉由混合磷酸、乙酸及硝酸而獲得之溶液，而被處理成島形氧化物半導體層462。

在本實施例中，於氧化物半導體層462上執行第一熱處理。第一熱處理之溫度為高於或等於400℃及低於或等於750℃，及當基板450之應變點為低於或等於750℃時，為高於或等於400℃及低於基板450之應變點。在本實施例中，基板被置於一種熱處理設備之電熔爐中，並於氮氣中，在氧化物半導體層上以450℃執行熱處理達1小時，接著溫度降至室溫，並避免水或氫進入氧化物半導體層，且未暴露於空氣；因而，獲得氧化物半導體層。氧化物半導體層462可藉由第一熱處理而脫水或脫氫。

熱處理設備不侷限於電熔爐，而是可為經提供而具一種裝置，藉由來自諸如電阻加熱器等之加熱器的熱傳導或熱輻射而加熱將處理之目標。例如，可使用RTA(快速熱降火)設備，諸如GRTA(氣體快速熱降火)設備或LRTA(燈快速熱降火)設備。例如，有關第一熱處理，可執行GRTA如下：基板被轉移進入加熱至650℃至700℃高溫之惰性氣體，加熱達若干分鐘，並轉移及取出加熱至高溫之惰性氣體。GRTA可於短時間實施高溫熱處理。

在第一熱處理中，較佳的是氮或諸如氦、氖或氬之稀有氣體中未包含水、氫等。較佳的是被引入熱處理設備之氮或諸如氦、氖或氬之稀有氣體具有6N(99.9999%)或更高之純度，更佳地為7N(99.99999%)或更高(即，雜質之濃度為1 ppm或更低，更較佳地為0.1 ppm或更低)。

此外，依據第一熱處理之狀況或氧化物半導體層之材料，氧化物半導體層462可結晶為微晶膜或多晶膜。

氧化物半導體層之第一熱處理亦可於被處理成島形氧化物半導體層之前，於氧化物半導體膜上執行。在此狀況下，基板於第一熱處理之後從熱處理設備被取出，接著於其上執行光刻步驟。

上述為一範例，其中用於氧化物半導體層之脫水或脫氫的熱處理係於氧化物半導體層462形成之後不久執行。然而，用於脫水或脫氫之熱處理可於源極或汲極電極465b堆疊於氧化物半導體層上之後，或於閘極絕緣層452形成於源極或汲極電極465b之上後執行，只要係於氧化物半導體層沈積之後執行即可。

其次，於絕緣層457及氧化物半導體層462之上形成導電膜。之後，藉由第三光刻步驟而於導電膜之上形成抗蝕罩，選擇性蝕刻導電膜以形成源極或汲極電極層465b及佈線層468，接著移除抗蝕罩(詳圖8C)。源極或汲極電極層465b及佈線層468可各藉由相對於每一源極或汲極電極層465a1及465a2之材料及步驟的類似材料及類似步驟，而予形成。

在本實施例中，藉由濺鍍法形成具150 nm厚之鈦膜，做為每一源極或汲極電極層465b及佈線層468。在本實施例中，由於源極或汲極電極層465a1及465a2與源極或汲極電極層465b為彼此相同之鈦膜，無法提供源極或汲極電極層465b與每一源極或汲極電極層465a1及465a2之間的蝕刻選擇性。因此，當源極或汲極電極層465b蝕刻時，為避免源極或汲極電極層465a1及465a2被蝕刻，於未被氧化物半導體層462覆蓋之源極或汲極電極層465a2之上提供佈線層468。若蝕刻時具有高選擇性之不同材料被用以形成源極或汲極電極層465a1及465a2與源極或汲極電極層465b，藉此源極或汲極電極層465a2於蝕刻時被保護，而不必要提供佈線層468。

氧化物半導體層462藉由導電膜之蝕刻而被部分蝕刻掉。適當控制材料及蝕刻狀況，以免超出必要性地移除氧化物半導體層462。

在本實施例中，由於Ti膜被用做導電膜，及In-Ga-Zn-O基氧化物半導體被用做氧化物半導體層462，便以過氧化氫銨溶液(氨、水及過氧化氫溶液之混合溶液)做為蝕刻劑。

在第二光刻步驟中，有時蝕刻部分氧化物半導體層462，藉此可形成具有槽(凹部)之氧化物半導體層。藉由噴墨法可形成用以形成源極或汲極電極層465b與佈線層468之抗蝕罩。藉由噴墨法形成抗蝕罩不需光罩；因而，可降低製造成本。

其次，於絕緣層457、氧化物半導體層462、源極或汲極電極層465a1及465a2、及源極或汲極電極層465b之上，形成閘極絕緣層452。

閘極絕緣層452可藉由電漿CVD法、濺鍍法等，使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層及氧化鋁層之一或多項而形成具單層結構或堆疊層結構。為避免閘極絕緣層452包含大量氫，較佳的是藉由濺鍍法形成閘極絕緣層452。若藉由濺鍍法形成氧化矽膜，可使用矽靶材或石英靶材做為靶材，且以氧或氧及氬之混合氣體做為濺鍍氣體。

閘極絕緣層452可具有一種結構，其中氧化矽層及氮化矽層以此順序堆疊於源極或汲極電極層465a1及465a2與源極或汲極電極層465b之上。在本實施例中，以下列狀況形成100-nm厚之氧化矽層：壓力為0.4Pa；高頻電力為1.5 kw；氣體為氧及氬(氧相對於氬之流率比為25 sccm：25 sccm=1：1)；並使用RF濺鍍法。

其次，藉由第四光刻步驟而形成抗蝕罩，及執行選擇性蝕刻以移除部分閘極絕緣層452，使得以形成抵達佈線層468之開口423(詳圖8D)。儘管未顯示，但當開口423形成時，可形成抵達源極或汲極電極層465b之開口。在本實施例中，抵達源極或汲極電極層465b之開口於堆疊內層絕緣層之後形成，且用於電性連接之佈線層於開口中形成。

其次，導電膜於閘極絕緣層452及開口423之上形成。之後，執行第五光刻步驟，使得以形成閘極電極層461(461a及461b)及佈線層464。請注意，可藉由噴墨法而形成抗蝕罩。藉由噴墨法而形成抗蝕罩不需光罩；因而，可降低製造成本。

閘極電極層461(461a及461b)和佈線層464可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧之金屬材料，或包含任一該些材料做為其主要成分之合金材料，而各形成具有單層或堆疊層結構。

在本實施例中，藉由濺鍍法形成150-nm厚之鈦膜，做為每一閘極電極層461(461a及461b)與佈線層464，儘管圖8E中顯示閘極電極層461(461a及461b)被劃分，如圖7A中所示，形成閘極電極層461(461a及461b)，以便重疊藉由源極或汲極電極層465a1及465a2與源極或汲極電極層465b形成之環形真空。

其次，於惰性氣體或氧氣中執行第二熱處理(較佳地為200℃至400℃之溫度，例如250℃至350℃之溫度)。在本實施例中，於氮氣中以250℃執行第二熱處理達1小時。可於保護絕緣層或平面化絕緣層形成於薄膜電晶體460之上後，執行第二熱處理。

此外，可於空氣中以100℃至200℃之溫度執行熱處理達1小時至30小時。本熱處理可以固定加熱溫度予以執行。另一方面，下列加熱溫度改變可重複實施複數次：加熱溫度可從室溫上升至100℃至200℃之溫度，及接著降至室溫。本熱處理可於氧化物絕緣層形成之前，在減壓下執行。在減壓下，熱處理時間可縮短。

經由上述程序，可形成包括其中氫、濕氣、氫化物及氫氧化物之濃度減少之氧化物半導體層462的薄膜電晶體460(詳圖8E)。薄膜電晶體460可用做實施例1中所說明之薄膜電晶體106。

進行平面化之保護絕緣層或平面化絕緣層可提供於薄膜電晶體460之上。儘管未顯示，在本實施例中，抵達源極或汲極電極層465b之開口係形成於閘極絕緣層452及保護絕緣層及/或平面化絕緣層中，而電性連接至源極或汲極電極層465b之佈線層則係形成於開口中。

如上述，藉由於氧化物半導體膜之膜沈積時移除反應氣體中剩餘濕氣，可減少氧化物半導體膜中氫及氫化物之濃度。因此，可使氧化物半導體膜穩定。

在包括使用氧化物半導體層之薄膜電晶體的液晶顯示裝置之顯示部的複數像素中，可減少關閉狀態電流。因此，可獲得液晶顯示裝置，其於顯示靜態影像等時，可延長儲存電容器保持電壓之期間，及減少電力損耗。在本實施例中，通道之形狀為圓形，且源極電極層與汲極電極層係使用不同層予以形成，藉此可減少通道長度，及可增加通道寬度。以此方式，即使在相當小區域亦可形成具有大通道寬度之薄膜電晶體，使得以切換大電流。此外，儘管通道寬度大，由於使用純化氧化物半導體，所以關閉狀態電流極小。

本實施例可酌情與其他實施例中所說明之任一結構相組合而予以實施。

(實施例4)

在本實施例中，將說明可應用於本說明書中所揭露之液晶顯示裝置的薄膜電晶體之其他範例。請注意，可參照實施例2之相同部分，及具有類似於實施例2中功能之部分及步驟，且其說明未重複。此外，相同部分的具體說明省略。本實施例中所說明之薄膜電晶體425及426可用做實施例1之薄膜電晶體106。

使用圖9A及9B說明本實施例中薄膜電晶體。

圖9A及9B描繪薄膜電晶體之截面結構範例。圖9A及9B中所示之薄膜電晶體425及426各為一種具有氧化物半導體層插於導電層與閘極電極層之間之結構的薄膜電晶體。

在圖9A及9B中，使用矽基板420，且每一薄膜電晶體425及426係提供於設於矽基板420上之絕緣層422之上。

在圖9A中，導電層427係提供於設於矽基板420上之絕緣層422與絕緣層407之間，以便至少與整個氧化物半導體層412重疊。

圖9B為一範例，其中絕緣層422與絕緣層407之間之導電層係藉由蝕刻成為導電層424而處理，並與至少包括氧化物半導體層412之通道區的部分重疊。

導電層427及424各藉由可耐受之後執行之熱處理溫度之金屬材料而予形成。可使用選自鈦(Ti)、鉭(Ta)，鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)及鈧(Sc)之元素，包括任一上述元素做為其成分之合金，包括任一該些元素之組合的合金膜，包括任一上述元素做為其成分之氮化物等。可使用單層結構或堆疊層結構；例如，可使用鎢層之單層，氮化鎢層及鎢層之堆疊層結構等。

每一導電層427及424之電位可等於或不同於每一薄膜電晶體425及426之閘極電極層411的電位，及每一導電層427及424可做為第二閘極電極層。每一導電層427及424之電位可為固定電位，諸如GND或0 V。

薄膜電晶體425及426之電氣特性可藉由導電層427及424控制。

本實施例可酌情與其他實施例中所說明之任一結構相組合而予以實施。

(實施例5)

在本實施例中，將說明可應用於本說明書中所揭露之液晶顯示裝置的薄膜電晶體範例。

使用圖10A至10E說明本實施例之薄膜電晶體，及薄膜電晶體之製造方法實施例。

圖10A至10E描繪薄膜電晶體之截面結構範例。圖10A至10E中所示之薄膜電晶體390為一種底閘結構，亦稱為反轉交錯薄膜電晶體。

儘管使用單閘極薄膜電晶體說明薄膜電晶體390，但可視需要而形成包括複數通道形成區之多閘極薄膜電晶體。

以下，使用圖10A至10E說明基板394上之薄膜電晶體390製造程序。

首先，於具有絕緣表面之基板394上形成導電膜，接著執行第一光刻步驟，使得以形成閘極電極層391。較佳的是閘極電極層之端部具有錐形形狀，因為可改進堆疊於其上之閘極絕緣層的覆蓋。請注意，可藉由噴墨法而形成抗蝕罩。藉由噴墨法而形成抗蝕罩不需光罩；因而，可降低製造成本。

儘管對於可用做具有絕緣表面之基板394的基板無特別限制，但必要的是基板394具有至少足以支撐之後執行之熱處理的耐熱性。

在此狀況下，例如玻璃基板被用做基板394，若之後執行之熱處理的溫度高，較佳的是使用應變點為730℃或更高之玻璃基板。有關玻璃基板之材料，例如使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃之玻璃材料。請注意，藉由包含較氧化硼更大量之氧化鋇(BaO)，可形成更實用之耐熱玻璃基板。因此，較佳的是使用包含較B₂O₃更多之BaO的玻璃基板。

請注意，使用絕緣體形成之基板，諸如陶瓷基板、石英基板或藍寶石基板，可用以取代上述玻璃基板，做為基板394。另一方面，可使用結晶玻璃基板等。再另一方面，可使用塑料基板等。

做為基膜之絕緣膜可提供於基板394與閘極電極層391之間。基膜具有避免雜質元素從基板394擴散之功能，並可使用氮化矽膜、氧化矽膜、氮氧化矽膜及氧氮化矽膜之一或多項而形成為具單層結構或堆疊層結構。

可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧之金屬材料，或包含任一該些材料做為其主要成分之合金材料，而形成具單層或堆疊層結構之閘極電極層391。

例如，有關閘極電極層391之雙層結構，任一下列結構較佳：鋁層及堆疊於其上之鉬層的雙層結構、銅層及堆疊於其上之鉬層的雙層結構、銅層及堆疊於其上之氮化鈦層或氮化鉭層的雙層結構、氮化鈦層及鉬層的雙層結構、及氮化鎢層及堆疊於其上之鎢層的雙層結構。有關三層結構，鎢層或氮化鎢層、鋁及矽之合金或鋁及鈦之合金之層、及氮化鈦層或鈦層之堆疊較佳。閘極電極層可使用透光導電膜予以形成。有關透光導電膜之材料範例，可提供透光導電氧化物。

其次，於閘極電極層391之上形成閘極絕緣層397。

可使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層及氧化鋁層之一或多項，藉由電漿CVD法、濺鍍法等，形成具單層結構或堆疊層結構之閘極絕緣層397。為避免閘極絕緣層397包含大量氫，較佳的是藉由濺鍍法形成閘極絕緣層397。若藉由濺鍍法形成氧化矽膜，使用矽靶材或石英靶材做為靶材，及使用氧或氧及氬之混合氣體做為濺鍍氣體。

閘極絕緣層397可具有一種結構，其中氮化矽層及氧化矽層以此順序堆疊於閘極電極層391之上。例如，可以下列方式形成具有100-nm厚之閘極絕緣層，其中藉由濺鍍法形成具有50 nm至200 nm厚度之氮化矽層(SiN_y(y>0))做為第一閘極絕緣層，及接著於第一閘極絕緣層之上堆疊具有5 nm至300 nm厚度之氧化矽層(SiO_x(x>0))做為第二閘極絕緣層。

為盡可能避免閘極絕緣層397及氧化物半導體膜393包含氫、羥基及濕氣，較佳的是在膜形成之前，於濺鍍設備之預熱室中預熱經提供而具閘極電極層391之基板394，或經提供而具閘極電極層391之基板394及閘極絕緣層397，使得以排除吸附於基板394上諸如氫或濕氣之雜質，並執行耗盡。預熱之溫度為高於或等於100℃及低於或等於400℃，較佳地為高於或等於150℃及低於或等於300℃。有關提供於預熱室中之耗盡單元，較佳的是低溫泵。本預熱步驟並非並要執行。本預熱步驟可以類似於在氧化物絕緣層396形成之前，經提供而具相關組件並包括圖10C中所示之源極電極層395a及汲極電極層395b的基板394上之方式執行。

其次，在閘極絕緣層397之上，藉由濺鍍法而形成2 nm至200 nm厚度之氧化物半導體膜393，較佳地為5 nm至30 nm(詳圖10A)。請注意，氧化物半導體膜之適當厚度隨其材料而異；因此，可依據材料而適當決定厚度。

請注意，在藉由濺鍍法形成氧化物半導體膜393之前，較佳的是執行反向濺鍍，其中引入氬氣並產生電漿，使得以移除閘極絕緣層397表面之灰塵。反向濺鍍為一種方法，藉此於氬氣中以RF電源將電壓應用於基板側，且未將電壓應用於靶材側，而於基板附近產生電漿，使得以修改表面。可使用氮氣、氦氣、氧氣等，取代氬氣。

氧化物半導體膜393之形成係使用In-Ga-Zn-O基氧化物半導體膜、In-Sn-Zn-O基氧化物半導體膜、In-Al-Zn-O基氧化物半導體膜、Sn-Ga-Zn-O基氧化物半導體膜、Al-Ga-Zn-O基氧化物半導體膜、Sn-Al-Zn-O基氧化物半導體膜、In-Zn-O基氧化物半導體膜、Sn-Zn-O基氧化物半導體膜、Al-Zn-O基氧化物半導體膜、In-O基氧化物半導體膜、Sn-O基氧化物半導體膜、或Zn-O基氧化物半導體膜。在本實施例中，使用In-Ga-Zn-O基氧化物半導體靶材並藉由濺鍍法而形成氧化物半導體膜393。具體地，使用具有In₂O₃：Ga₂O₃：ZnO=1：1：1[莫耳%](即，In：Ga：Zn=1：1：0.5[原子%])之成分比例的靶材。另一方面，可使用具有In：Ga：Zn=1：1：1[原子%]或In：Ga：Zn=1：1：2[原子%]之成分比例的靶材。在本實施例中，氧化物半導體靶材之填充率為等於或大於90%及等於或小於100%，較佳地為等於或大於95%及等於或小於99.9%。基於使用具有高填充率之氧化物半導體靶材，沈積的氧化物半導體膜具有高密度。氧化物半導體膜393可於稀有氣體(典型為氬)、氧、或稀有氣體及氧之混合氣體的氣體中藉由濺鍍法而予形成。靶材可包含2重量%或更高及10重量%或更低之SiO₂。

氧化物半導體膜393形成於基板394之上，如下：基板保持於減壓之腔室中，且基板加熱至室溫或低於400℃之溫度；腔室中剩餘濕氣被移除，引入氫及濕氣移除之濺鍍氣體，並使用上述靶材。為移除腔室中剩餘濕氣，較佳的是使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵或鈦昇華泵。有關耗盡單元，可使用附加冷阱之渦輪分子泵。在使用低溫泵而執行耗盡之腔室中，例如氫分子、包括諸如水(H₂O)之氫原子化合物、包括碳原子之化合物等被耗盡。因此，可減少形成於腔室中之氧化物半導體膜中所包括之雜質的濃度。藉由以濺鍍執行沈積，同時使用低溫泵移除腔室中剩餘濕氣，氧化物半導體膜393形成期間之基板溫度可設定為高於或等於室溫及低於400℃。

有關膜沈積狀況之範例，使用下列狀況：基板與靶材之間之距離為100 mm；壓力為0.6 Pa；直流(DC)電力為0.5 kW；及氣體為氧(氧流比例為100%)。較佳的是因為灰塵可減少並可使膜厚度均勻，使用脈衝直流(DC)電源。

濺鍍法之範例包括其中高頻電源用做濺鍍電源之RF濺鍍法、DC濺鍍法、及其中以脈衝方式施予偏壓之脈衝DC濺鍍法。RF濺鍍法主要用於形成絕緣膜之狀況，及DC濺鍍法主要用於形成金屬膜之狀況。

亦存在多靶材濺鍍設備，其中可設定彼此以不同材料形成之複數靶材。基於多靶材濺鍍設備，不同材料之膜可於相同腔室中堆疊形成，或可於相同腔室中經由同時放電而沈積複數類材料。

此外，亦存在設於腔室內部具磁性系統並用於磁控管濺鍍法之濺鍍設備，或用於ECR濺鍍法之濺鍍設備，其中使用利用微波產生之電漿而未使用輝光放電。

此外，有關使用濺鍍法之沈積法，存在反應濺鍍法，其中靶材物質及濺鍍氣體成分於沈積期間彼此化學反應，以形成其薄複合膜，或偏壓濺鍍法，其中電壓亦於沈積期間應用於基板。

其次，氧化物半導體膜藉由第二光刻步驟而被處理為島形氧化物半導體層399(詳圖10B)。可使用噴墨法而形成用於形成島形氧化物半導體層399之抗蝕罩。藉由噴墨法形成抗蝕罩不需光罩；因而，可降低製造成本。

若於閘極絕緣層397中形成接觸孔，其步驟可於氧化物半導體層399形成時執行。

請注意，氧化物半導體膜393之蝕刻可為乾式蝕刻、濕式蝕刻、或乾式蝕刻與濕式蝕刻二者。

有關用於乾式蝕刻之蝕刻氣體，較佳地使用包含氯之氣體(氯基氣體，諸如氯(Cl₂)、氯化硼(BCl₃)、氯化矽(SiCl₄)或四氯化碳(CCl₄))。

另一方面，可使用包含氟之氣體(氟基氣體，諸如四氟化碳(CF₄)、氟化硫(SF₆)、三氟化氮(NF₃)或三氟甲烷(CHF₃))；溴化氫(HBr)；氧(O₂)；任一該些氣體附加諸如氦(He)或氬(Ar)之稀有氣體等。

有關乾式蝕刻法，可使用平行板RIE(反應離子蝕刻)法或ICP(電感耦合電漿)蝕刻法。為將層蝕刻為所需形狀，便適當調整蝕刻狀況(應用於線圈狀電極之電量、應用於基板側電極之電量、基板側電極之溫度等)。

有關用於濕式蝕刻之蝕刻劑，可使用磷酸、乙酸及硝酸之混合溶液、氫氧化銨/過氧化氫混合物(31重量%過氧化氫溶液：28重量%氨水：水=5：2：2)等。另一方面，可使用ITO-07N(KANTO CHEMICAL CO.,INC.製造)。

在濕式蝕刻之後，藉由清潔連同蝕刻掉之材料而移除蝕刻劑。包含移除材料之蝕刻劑的廢液可純化，且廢液中所包含之材料可再使用。藉由從蝕刻後廢液匯集及再使用材料，諸如氧化物半導體中所包括之銦，資源可有效地使用，並可降低成本。

依據材料而適當調整蝕刻狀況(諸如蝕刻劑、蝕刻時間或溫度)，使得材料可蝕刻為所需形狀。

請注意在此狀況下，在導電膜於下列步驟形成之前，較佳的是執行反向濺鍍以移除來自氧化物半導體層399及閘極絕緣層397表面之抗蝕劑殘留等。

其次，於閘極絕緣層397及氧化物半導體層399之上形成導電膜。導電膜可藉由濺鍍法或真空蒸發法予以形成。有關導電膜之材料，可提供選自Al、Cr、Cu、Ta、Ti、Mo及W之元素、包含任一該些元素做為成分之合金、包含任一該些元素組合之合金膜等。此外，可使用選自錳、鎂、鋯、鈹及釔之一或多項材料。此外，導電膜可具有單層結構或二或更高層之堆疊層結構。例如，可提供包括矽之鋁膜的單層結構，鈦膜堆疊於鋁膜之上的雙層結構，鈦膜、鋁膜及鈦膜依此順序堆疊之三層結構等。另一方面，可使用包含鋁(Al)及選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)及鈧(Sc)之一或多項元素之膜、合金膜或氮化物膜。

藉由第三光刻步驟而於導電膜之上形成抗蝕罩，並藉由選擇性蝕刻而形成源極電極層395a及汲極電極層395b，接著移除抗蝕罩(詳圖10C)。

第三光刻步驟中使用紫外光、KrF雷射光或ArF雷射光，於抗蝕罩形成時執行曝光。藉由氧化物半導體層399之上彼此相鄰的源極電極層下端與汲極電極層下端之間之距離，而決定將形成之薄膜電晶體之通道長度L。若執行低於25 nm之通道長度L的曝光，第三光刻步驟中抗蝕罩形成時之曝光係使用具有若干奈米至數十奈米之極短波長的遠紫外光予以執行。在藉由遠紫外光之曝光中，解析度高且聚焦深度大。因此，薄膜電晶體之通道長度L可製成為10 nm至1000 nm，可提升電路之操作速度，並可藉由極小關閉狀態電流而達成低電力損耗。

請注意，適當調整每一材料及蝕刻狀況，使得藉由導電膜之蝕刻，不致移除氧化物半導體層399。

在本實施例中，由於Ti膜用做導電膜，及In-Ga-Zn-O基氧化物半導體用於氧化物半導體層399，便以過氧化氫銨溶液(氨、水及過氧化氫溶液之混合溶液)做為蝕刻劑。

在第三光刻步驟中，有時蝕刻部分氧化物半導體層399，藉此形成具有槽(凹部)之氧化物半導體層。用於形成源極電極層395a及汲極電極層395b之抗蝕罩可藉由噴墨法形成。藉由噴墨法形成抗蝕罩不需光罩；因而，可降低製造成本。

為減少光刻步驟中光罩及步驟之數量，可使用以多色調遮罩形成之抗蝕罩來執行蝕刻，多色調遮罩為曝光遮罩，光透射此以便具有複數強度。由於使用多色調遮罩形成之抗蝕罩具有複數厚度，並可藉由執行蝕刻而進一步改變形狀，抗蝕罩可用於複數蝕刻步驟以提供不同型樣。因此，可藉由使用一多色調遮罩而形成相應於至少兩種不同型樣之抗蝕罩。因而，可減少曝光遮罩之數量，亦可減少相應光刻步驟之數量。藉此可體現製造程序之簡化。

在抗蝕罩移除之後，可執行使用諸如N₂O、N₂或Ar之氣體的電漿處理，以移除暴露之氧化物半導體層399表面所吸附之水等。電漿處理可使用氧及氬之混合氣體而予執行。

其次，形成氧化物絕緣層396以做為氧化物絕緣層，其接觸部分氧化物半導體層而做為保護絕緣層(詳圖10D)。若執行電漿處理，在電漿處理後可接連在氧化物半導體層399未暴露於空氣下，形成氧化物絕緣層396。在本實施例中，氧化物半導體層399在氧化物半導體層399未與源極電極層395a或汲極電極層395b重疊之區域中接觸氧化物絕緣層396。

在本實施例中，有關氧化物絕緣層396，以下列狀況形成包括缺陷之氧化矽層：其上形成島形氧化物半導體層399、源極電極層395a及汲極電極層395b之基板394於室溫加熱至低於100℃之溫度；引入氫及濕氣移除並包含高純度氧之濺鍍氣體；並使用矽半導體靶材。

例如，以下列狀況形成氧化矽膜：使用摻雜硼之矽靶材(具0.01 Ω‧cm電阻係數)，並具有6N之純度；靶材與基板之間之距離(T-S距離)為89 mm；壓力為0.4 Pa；直流(DC)電源為6 kw；氣體為氧(氧流之比例為100%)；並使用脈衝DC濺鍍法。本實施例中氧化矽膜之厚度為300 nm。可使用石英(較佳地為人造石英)取代矽靶材，以形成氧化矽膜。

在此狀況下，較佳的是於氧化物絕緣層396沈積中移除腔室中之剩餘濕氣。此係為避免氧化物半導體層399及氧化物絕緣層396包含氫、羥基或濕氣。

為從腔室移除剩餘濕氣，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵或鈦昇華泵。有關耗盡單元，可使用附加冷阱之渦輪分子泵。在使用低溫泵執行耗盡之腔室中，例如氫分子、包括氫原子之化合物諸如水(H₂O)等被耗盡。因此，可減少腔室中所形成之氧化物絕緣層396中所包括之雜質的濃度。

有關氧化物絕緣層396，可使用氧氮化矽層、氧化鋁層、氧氮化鋁層等取代氧化矽層。

此外，在氧化物絕緣層396形成之後，可於氧化物絕緣層396接觸氧化物半導體層399之狀態下，於100℃至400℃執行熱處理。由於本實施例中氧化物絕緣層396包括許多缺陷，氧化物半導體層399中所包括之雜質，諸如氫、濕氣、羥基或氫化物，藉由本熱處理而擴散進入氧化物絕緣層396，使得氧化物半導體層399中所包括之雜質可進一步減少。

經由上述程序，可形成包括其中氫、濕氣、羥基或氫化物之濃度減少之氧化物半導體層392的薄膜電晶體390(詳圖10E)。

如上述，藉由於氧化物半導體膜之膜沈積時移除反應氣體中剩餘濕氣，可減少氧化物半導體膜中氫及氫化物之濃度。因此，可使氧化物半導體膜穩定。

保護絕緣層可提供於氧化物絕緣層之上。在本實施例中，保護絕緣層398係形成於氧化物絕緣層396之上。有關保護絕緣層398，可使用氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等。

有關保護絕緣層398，藉由加熱其上形成各層直至包括氧化物絕緣層396之基板394達100℃至400℃之溫度，引入氫及濕氣移除並包含高純度氮之濺鍍氣體，及使用矽半導體之靶材，而形成氮化矽膜。在此狀況下，亦較佳的是如同氧化物絕緣層396之範例，於保護絕緣層398形成中從處理室移除剩餘濕氣。

若形成保護絕緣層398，基板394於保護絕緣層398形成時加熱達100℃至400℃之溫度，藉此氧化物半導體層中所包括之氫或濕氣可擴散進入氧化物絕緣層。在此狀況下，於氧化物絕緣層396形成之後不必然執行熱處理。

若形成氧化矽層做為氧化物絕緣層396，及堆疊氮化矽層做為保護絕緣層398，可使用共同矽靶材於相同腔室中形成氧化矽層及氮化矽層。首先，引入包含氧之濺鍍氣體，並使用置於腔室內部之矽靶材，使得以形成氧化矽層；接著將濺鍍氣體切換為包含氮之濺鍍氣體，並使用相同矽靶材，使得以形成氮化矽層。由於氧化矽層及氮化矽層可接連形成而未暴露於空氣，可避免氧化矽層表面吸附諸如氫或濕氣之雜質。在此狀況下，於形成氧化矽層做為氧化物絕緣層396，及堆疊氮化矽層做為保護絕緣層398之後，可執行用於將氧化物半導體層中所包括之氫或濕氣擴散進入氧化物絕緣層之熱處理(以100℃至400℃之溫度)。

在保護絕緣層形成之後，可於空氣中以100℃至200℃之溫度執行熱處理達1小時至30小時。本熱處理可以固定加熱溫度予以執行。另一方面，下列加熱溫度改變可重複實施複數次：加熱溫度從室溫上升達100℃至200℃之溫度，接著下降至室溫。此外，本熱處理可於氧化物絕緣層形成之前於減壓下執行。在減壓下，可縮短熱處理時間。基於本熱處理，可獲得正常關之薄膜電晶體(若為n通道電晶體則具有正閾值電壓)。因此，可改進液晶顯示裝置之穩定性。

此外，藉由於氧化物半導體層形成時移除反應氣體中剩餘濕氣，其中閘極絕緣層之上將形成通道形成區，可減少氧化物半導體層中氫或氫化物之濃度。

上述程序可用於製造液晶顯示面板、電致發光顯示面板、使用電子墨水之顯示裝置等之背板(其上形成薄膜電晶體之基板)。由於上述程序係於400℃或更低之溫度執行，該程序可應用於使用具有長於一公尺之側及一毫米或更少之厚度之玻璃基板的製造程序。此外，由於整個程序可以400℃或更低之處理溫度執行，可不耗費過多能量而製造顯示面板。

在包括使用氧化物半導體層之薄膜電晶體的液晶顯示裝置之顯示部的複數像素中，可減少關閉狀態電流。因此，可獲得液晶顯示裝置，其於顯示靜態影像等時可延長儲存電容器保持電壓之期間，及減少電力損耗。

本實施例可酌情與其他實施例中所說明之任一結構相組合而予以實施。

(實施例6)

在本實施例中，將說明可應用於本說明書中所揭露之液晶顯示裝置的薄膜電晶體之另一範例。本實施例中所說明之薄膜電晶體310可用做實施例1之薄膜電晶體106。

使用圖11A至11E說明本實施例之薄膜電晶體，及薄膜電晶體之製造方法實施例。

圖11A至11E描繪薄膜電晶體之截面結構範例。圖11A至11E中所示之薄膜電晶體310為一種底閘結構，亦稱為反轉交錯薄膜電晶體。

儘管使用單閘極薄膜電晶體說明薄膜電晶體310，但可視需要而形成包括複數通道形成區之多閘極薄膜電晶體。

以下，使用圖11A至11E說明基板300上之薄膜電晶體310製造程序。

首先，於具有絕緣表面之基板300上形成導電膜，接著執行第一光刻步驟，使得以形成閘極電極層311。請注意，可藉由噴墨法而形成抗蝕罩。藉由噴墨法而形成抗蝕罩不需光罩；因而，可降低製造成本。

儘管對於可用做具有絕緣表面之基板300的基板無特別限制，但必要的是基板300具有至少足以支撐之後執行之熱處理的耐熱性。

在此狀況下，例如玻璃基板被用做基板300，若之後執行之熱處理的溫度高，較佳的是使用應變點為730℃或更高之玻璃基板。有關玻璃基板之材料，例如使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃之玻璃材料。請注意，藉由包含較氧化硼更大量之氧化鋇(BaO)，可形成更實用之耐熱玻璃基板。因此，較佳的是使用包含較B₂O₃更多之BaO的玻璃基板。

請注意，使用絕緣體形成之基板，諸如陶瓷基板、石英基板或藍寶石基板，可用以取代上述玻璃基板，做為基板300。另一方面，可使用結晶玻璃基板等。再另一方面，可使用塑料基板等。

做為基膜之絕緣膜可提供於基板300與閘極電極層311之間。基膜具有避免雜質元素從基板300擴散之功能，並可使用氮化矽膜、氧化矽膜、氮氧化矽膜及氧氮化矽膜之一或多項而形成為具單層結構或堆疊層結構。

可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧之金屬材料，或包含任一該些材料做為其主要成分之合金材料，而形成具單層或堆疊層結構之閘極電極層311。

例如，有關閘極電極層311之雙層結構，任一下列結構較佳：鋁層及堆疊於其上之鉬層的雙層結構、銅層及堆疊於其上之鉬層的雙層結構、銅層及堆疊於其上之氮化鈦層或氮化鉭層的雙層結構、氮化鈦層及鉬層的雙層結構、及氮化鎢層及堆疊於其上之鎢層的雙層結構。有關三層結構，鎢層或氮化鎢層、鋁及矽之合金或鋁及鈦之合金之層、及氮化鈦層或鈦層之堆疊較佳。

其次，於閘極電極層311之上形成閘極絕緣層302。

可使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層及氧化鋁層之一或多項，藉由電漿CVD法、濺鍍法等，形成具單層結構或堆疊層結構之閘極絕緣層302。例如，可使用SiH₄、氧及氮做為沈積氣體，並藉由電漿CVD法而形成氧氮化矽層。在本實施例中，閘極絕緣層302之厚度為大於或等於100 nm及小於或等於500 nm。若為堆疊層結構，第一閘極絕緣層具50 nm至200 nm之厚度，而第二閘極絕緣層具5 nm至300 nm之厚度，係堆疊於第一閘極絕緣層上。

在本實施例中，藉由電漿CVD法形成具有100 nm或更少之厚度的氧氮化矽層，做為閘極絕緣層302。

其次，於閘極絕緣層302之上，具有2 nm至200 nm厚度之氧化物半導體膜330，較佳地為5 nm至30 nm，形成於閘極絕緣層302之上。請注意，氧化物半導體膜之適當厚度隨其材料而異；因此，依據材料而適當決定厚度。本階段之截面圖為圖11A。

請注意，在藉由濺鍍法形成氧化物半導體膜330之前，較佳的是執行反向濺鍍，其中引入氬氣並產生電漿，使得以移除閘極絕緣層302表面之灰塵。可使用氮氣、氦氣、氧氣等，取代氬氣。

氧化物半導體膜330之形成係使用In-Ga-Zn-O基氧化物半導體膜、In-Sn-Zn-O基氧化物半導體膜、In-Al-Zn-O基氧化物半導體膜、Sn-Ga-Zn-O基氧化物半導體膜、Al-Ga-Zn-O基氧化物半導體膜、Sn-Al-Zn-O基氧化物半導體膜、In-Zn-O基氧化物半導體膜、Sn-Zn-O基氧化物半導體膜、Al-Zn-O基氧化物半導體膜、In-O基氧化物半導體膜、Sn-O基氧化物半導體膜、或Zn-O基氧化物半導體膜。在本實施例中，使用In-Ga-Zn-O基氧化物半導體靶材並藉由濺鍍法而形成氧化物半導體膜330。具體地，使用具有In₂O₃：Ga₂O₃：ZnO=1：1：1[莫耳%](即，In：Ga：Zn=1：1：0.5[原子%])之成分比例的靶材。另一方面，可使用具有In：Ga：Zn=1：1：1[原子%]或In：Ga：Zn=1：1：2[原子%]之成分比例的靶材。在本實施例中，氧化物半導體靶材之填充率為等於或大於90%及等於或小於100%，較佳地為等於或大於95%及等於或小於99.9%。基於使用具有高填充率之氧化物半導體靶材，沈積的氧化物半導體膜具有高密度。靶材可包含2重量%或更高及10重量%或更低之SiO₂。

較佳的是用做用於氧化物半導體膜330之沈積的濺鍍氣體之高純度氣體，其中諸如氫、水、羥基或氫化物之雜質被移除成為1 ppm或更低，較佳地為10 ppb或更低。

藉由保持減壓之腔室中基板為100℃至600℃之基板溫度，較佳地為200℃至400℃，而執行濺鍍。藉由於膜沈積中加熱基板，可降低氧化物半導體膜中所包含之雜質濃度。此外，藉由濺鍍可抑制損害。接著，移除腔室中剩餘濕氣，引入氫及濕氣移除之濺鍍氣體，並使用上述靶材，使得氧化物半導體膜330形成於基板300之上。為從腔室移除剩餘濕氣，較佳地為使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵或鈦昇華泵。有關耗盡單元，可使用附加冷阱之渦輪分子泵。在使用低溫泵而執行耗盡之腔室中，例如氫分子、包括諸如水(H₂O)之氫原子化合物、包括碳原子之化合物等被耗盡。因此，可減少形成於腔室中之氧化物半導體膜中所包括之雜質的濃度。

有關膜沈積狀況之範例，使用下列狀況：基板與靶材之間之距離為100 mm；壓力為0.6 Pa；直流(DC)電力為0.5 kw；及氣體為氧(氧流比例為100%)。較佳的是因為灰塵可減少並可使膜厚度均勻，使用脈衝直流(DC)電源。

其次，氧化物半導體膜330藉由第二光刻步驟而被處理為島形氧化物半導體層331。可使用噴墨法而形成用於形成島形氧化物半導體層之抗蝕罩。藉由噴墨法形成抗蝕罩不需光罩；因而，可降低製造成本。

其次，於氧化物半導體層331上執行第一熱處理。氧化物半導體層331可藉由第一熱處理而脫水或脫氫。第一熱處理之溫度為高於或等於400℃及低於或等於750℃，較佳地為高於或等於400℃及低於基板之應變點。在本實施例中，基板被置入為一種熱處理設備之電熔爐中，並於氧化物半導體層上，在氮氣中以450℃執行熱處理達1小時，接著在未暴露於空氣下避免水或氫進入氧化物半導體層；因而，獲得氧化物半導體層331(詳圖11B)。

熱處理設備不侷限於電熔爐，而是可為經提供而具一種裝置，藉由來自諸如電阻加熱器等之加熱器的熱傳導或熱輻射而加熱將處理之目標。例如，可使用RTA(快速熱降火)設備，諸如GRTA(氣體快速熱降火)設備或LRTA(燈快速熱降火)設備。LRTA設備為一種設備，藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之燈所發射光的輻射(電磁波)而加熱將處理之目標。GRTA設備為用於使用高溫氣體而熱處理之設備。有關該氣體，係使用未藉由熱處理而與將處理之目標反應之惰性氣體，如氮，或諸如氬之稀有氣體。

例如，有關第一熱處理，可執行GRTA如下：基板被轉移進入加熱至650℃至700℃高溫之惰性氣體，加熱達若干分鐘，並轉移及取出加熱至高溫之惰性氣體。GRTA可於短時間實施高溫熱處理。

在第一熱處理中，較佳的是氮或諸如氦、氖或氬之稀有氣體中未包含水、氫等。較佳的是被引入熱處理設備之氮或諸如氦、氖或氬之稀有氣體具有6N(99.9999%)或更高之純度，更佳地為7N(99.99999%)或更高(即，雜質之濃度為1 ppm或更低，更較佳地為0.1 ppm或更低)。

藉由第一熱處理，可移除氧化物半導體層331中所包含之氫等，但同時造成缺氧，使得氧化物半導體層331成為n型半導體(電阻減少之半導體)。此外，依據第一熱處理之狀況或氧化物半導體層之材料，氧化物半導體層331可結晶為微晶膜或多晶膜。例如，氧化物半導體層可結晶為微晶氧化物半導體膜，其中結晶程度為90%或更高，或80%或更高。此外，依據第一熱處理之狀況或氧化物半導體層之材料，氧化物半導體層331可為不包含結晶成分之非結晶氧化物半導體膜。氧化物半導體層可成為氧化物半導體膜，其中微晶部(具1 nm至20 nm粒徑，典型為2 nm至4 nm)被混入非結晶氧化物半導體。

氧化物半導體層之第一熱處理亦可於被處理成島形氧化物半導體層之前，於氧化物半導體膜330上執行。在此狀況下，基板於第一熱處理之後從熱處理設備被取出，接著於其上執行光刻步驟。

有效用於脫水或脫氫之熱處理可於源極電極及汲極電極堆疊於氧化物半導體層上之後，或於保護絕緣膜形成於源極電極及汲極電極之上後執行，只要係於氧化物半導體層沈積之後執行即可。

若接觸孔形成於閘極絕緣層302中，其步驟可在於氧化物半導體膜330或氧化物半導體層331之上執行脫水或脫氫之前或之後，予以執行。

氧化物半導體膜之蝕刻不侷限於濕式蝕刻，而是可為乾式蝕刻。

依據材料而適當調整蝕刻狀況(諸如蝕刻劑、蝕刻時間或溫度)，使得材料可蝕刻為所需形狀。

其次，於閘極絕緣層302及氧化物半導體層331之上形成導電膜。導電膜可藉由濺鍍法或真空蒸發法而予形成。有關導電膜之材料可提供選自Al、Cr、Cu、Ta、Ti、Mo及W之元素、包含任一該些元素做為成分之合金、包含任一該些元素組合之合金膜等。此外，可使用一或多項選自錳、鎂、鋯、鈹及釔之材料。此外，導電膜可具有單層結構或二或更高層之堆疊層結構。例如，可提供包括矽之鋁膜的單層結構，其中鈦膜堆疊於鋁膜之上的雙層結構，其中鈦膜、鋁膜及鈦膜以此順序堆疊的三層結構等。另一方面，可使用包含鋁(Al)及一或多項選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)及鈧(Sc)之元素的膜、合金膜或氮化物膜。

若於導電膜之沈積之後執行熱處理，較佳的是導電膜具有足以支撐熱處理之耐熱性。

藉由第三光刻步驟而於導電膜之上形成抗蝕罩，及藉由選擇性蝕刻而形成源極電極層315a及汲極電極層315b，接著移除抗蝕罩(詳圖11C)。

使用紫外光、KrF雷射光或ArF雷射光執行第三光刻步驟中抗蝕罩形成時之曝光。將形成之薄膜電晶體的通道長度L，係藉由氧化物半導體層331上彼此相鄰的源極電極層之下端與汲極電極層之下端之間之距離而予決定。若執行低於25 nm之通道長度L的曝光，第三光刻步驟中抗蝕罩形成時之曝光係使用具有若干奈米至數十奈米之極短波長的遠紫外光予以執行。在藉由遠紫外光之曝光中，解析度高且聚焦深度大。因此，薄膜電晶體之通道長度L可製成為10 nm至1000 nm，可提升電路之操作速度，並可藉由極小關閉狀態電流而達成低電力損耗。

請注意，適當調整每一材料及蝕刻狀況，使得氧化物半導體層331不因導電膜之蝕刻而被移除。

在本實施例中，由於Ti膜用做導電膜，及In-Ga-Zn-O基氧化物半導體用於氧化物半導體層331，所以將過氧化氫銨溶液(氨、水及過氧化氫溶液之混合溶液)用做蝕刻劑。

在第三光刻步驟中，有時蝕刻部分氧化物半導體層331，藉此可形成具有槽(凹部)之氧化物半導體層。用於形成源極電極層315a及汲極電極層315b之抗蝕罩，可藉由噴墨法予以形成。藉由噴墨法形成抗蝕罩不需光罩；因而，可降低製造成本。

此外，氧化物導電層可形成於氧化物半導體層與源極及汲極電極層之間。氧化物導電層與用於形成源極及汲極電極層之金屬層可接連形成。氧化物導電層可做為源極區及汲極區。

藉由於氧化物半導體層與源極及汲極電極層之間提供氧化物導電層做為源極區及汲極區，可降低源極區及汲極區之電阻，並可以高速操作電晶體。

為減少光刻步驟中光罩及步驟之數量，可使用以多色調遮罩形成之抗蝕罩來執行蝕刻，多色調遮罩為曝光遮罩，光透射此以便具有複數強度。由於使用多色調遮罩形成之抗蝕罩具有複數厚度，並可藉由執行蝕刻而進一步改變形狀，抗蝕罩可用於複數蝕刻步驟以提供不同型樣。因此，可藉由使用一多色調遮罩而形成相應於至少兩種不同型樣之抗蝕罩。因而，可減少曝光遮罩之數量，亦可減少相應光刻步驟之數量。藉此可體現製造程序之簡化。

其次，執行使用諸如N₂O、N₂或Ar之氣體的電漿處理。藉由本電漿處理，移除暴露之氧化物半導體層表面所吸附之水等。電漿處理可使用氧及氬之混合氣體而予執行。

在電漿處理之後，於未暴露於空氣下，形成氧化物絕緣層316以做為保護絕緣膜，並接觸部分氧化物半導體層。

可適當地藉由諸如濺鍍法而形成至少1 nm厚度之氧化物絕緣層316，藉此諸如水或氫之雜質便不會進入氧化物絕緣層316。當氧化物絕緣層316中包含氫時，氫進入氧化物半導體層或藉由氫而擷取氧化物半導體層中之氧，可能發生缺氧，因此使氧化物半導體層之反向通道具有較低電阻(成為n型)，使得形成寄生通道。因此，重要的是使用其中未用到氫之形成法，使得形成盡可能包含少量之氫的氧化物絕緣層316。

在本實施例中，藉由濺鍍法沈積200-nm厚之氧化矽膜做為氧化物絕緣層316。膜沈積時之基板溫度可高於或等於室溫及低於或等於300℃，在本實施例中為100℃。可藉由濺鍍法，在稀有氣體(典型為氬)、氧氣、或包含稀有氣體及氧之混合氣體中，形成氧化矽膜。有關靶材，可使用氧化矽靶材或矽靶材。例如，使用矽靶材，可藉由濺鍍法於氧及氮之氣體中沈積氧化矽。有關經形成而接觸電阻減少之氧化物半導體層的氧化物絕緣層316，可使用無機絕緣膜，其不包括諸如濕氣、氫離子或OH^-之雜質，並阻擋該些雜質從外部進入。典型地使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜等。

在此狀況下，較佳的是於氧化物絕緣層316之沈積中，移除腔室中之剩餘濕氣。此係為避免氧化物半導體層331及氧化物絕緣層316包含氫、羥基或濕氣。

為從腔室移除剩餘濕氣，較佳地使用使用吸附型真空泵。例如較佳地使用低溫泵、離子泵或鈦昇華泵。有關耗盡單元，可使用附加冷阱之渦輪分子泵。在使用低溫泵執行耗盡之腔室中，例如氫分子、包括諸如水(H₂O)之氫原子化合物等被耗盡。因此，可減少形成於腔室中之氧化物絕緣層316中所包括之雜質濃度。

較佳的是高純度氣體中諸如氫、水、羥基或氫化物之雜質被移除，成為1 ppm或更低，較佳地為10 ppb或更低，而做為氧化物絕緣層316沈積之濺鍍氣體。

其次，於惰性氣體或氧氣中執行第二熱處理(較佳地為200℃至400℃之溫度，例如250℃至350℃之溫度)。例如，於氮氣中以250℃執行第二熱處理達1小時。基於第二熱處理，熱係於部分氧化物半導體層(通道形成區)接觸氧化物絕緣層316之狀態下，予以應用。

經由上述程序，於沈積的氧化物半導體膜上執行用於脫水或脫氫之熱處理以降低電阻，因而，部分氧化物半導體膜選擇性地製造以包括過度氧。結果，與閘極電極層311重疊之通道形成區313成為i型，且與源極電極層315a重疊並使用低電阻氧化物半導體形成之高電阻源極區314a，及與汲極電極層315b重疊並使用低電阻氧化物半導體形成之高電阻汲極區314b，均以自我對齊之方式形成。經由上述步驟，形成薄膜電晶體310(詳圖11D)。

此外，可於空氣中以100℃至200℃之溫度執行熱處理達1小時至30小時。在本實施例中，熱處理係以150℃執行達10小時。本熱處理可以固定加熱溫度予以執行。另一方面，下列加熱溫度改變可重複實施複數次：加熱溫度可從室溫上升至100℃至200℃之溫度，及接著降至室溫。此外，本熱處理可於氧化物絕緣層形成之前，在減壓下執行。在減壓下，熱處理時間可縮短。基於本熱處理，氫從氧化物半導體層被引入氧化物絕緣層；因而，可獲得正常關薄膜電晶體。因此，可改進液晶顯示裝置之可靠性。此外，藉由使用包含許多缺陷之氧化矽層做為氧化物絕緣層，氧化物半導體層中所包括之雜質，諸如氫、濕氣、羥基或氫化物，藉由本熱處理而擴散進入氧化物絕緣層，而進一步減少氧化物半導體層中所包括之雜質。

高電阻汲極區314b(或高電阻源極區314a)形成於與汲極電極層315b(或源極電極層315a)重疊之氧化物半導體層的部分中，使得可提升薄膜電晶體之可靠性。具體地，藉由高電阻汲極區314b之形成，電晶體中傳導性可逐漸從汲極電極層315b改變為高電阻汲極區314b及通道形成區313。因此，若薄膜電晶體使用連接至用於供應高電源電位VDD之佈線的汲極電極層315b操作，高電阻汲極區便做為緩衝器，且即使高電場應用於閘極電極層311與汲極電極層315b之間，高電場亦不局部應用，使得可改進電晶體之耐受電壓。

若氧化物半導體層薄達15 nm或更低，高電阻源極區或高電阻汲極區可完全以氧化物半導體層之膜厚度方向形成；然而，若氧化物半導體層厚達30 nm至50 nm，部分氧化物半導體層之電阻可降低，即接觸源極或汲極電極層之氧化物半導體層及其附近區域，使得以形成高電阻源極區或高電阻汲極區，且氧化物半導體層接近閘極絕緣層之區域可製成i型。

保護絕緣層可形成於氧化物絕緣層316之上。例如，藉由RF濺鍍法而形成氮化矽膜。較佳的是因為RF濺鍍法具有高生產力，而以其做為形成保護絕緣層之方法。有關保護絕緣層，使用無機絕緣膜，其不包含諸如濕氣、氫離子或OH^-之雜質，並阻擋該些雜質從外部進入；使用氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等。在本實施例中，使用氮化矽膜形成保護絕緣層303而做為保護絕緣層(詳圖11E)。

有關保護絕緣層303，在本實施例中，藉由加熱其上形成各層直至包括氧化物絕緣層316之基板300達100℃至400℃之溫度，引入氫及濕氣移除並包含高純度氮之濺鍍氣體，及使用矽半導體之靶材，而形成氮化矽膜。在此狀況下，亦較佳的是如同氧化物絕緣層316之範例，於保護絕緣層303形成中從處理室移除剩餘濕氣。

用於平面化之平面化絕緣層可提供於保護絕緣層303之上。

在包括使用氧化物半導體層之薄膜電晶體的液晶顯示裝置之顯示部的複數像素中，可減少關閉狀態電流。因此，可獲得液晶顯示裝置，其於顯示靜態影像等時可延長儲存電容器保持電壓之期間，及減少電力損耗。

本實施例可酌情與其他實施例中所說明之任一結構相組合而予以實施。

(實施例7)

在本實施例中，將說明可應用於本說明書中所揭露之液晶顯示裝置的薄膜電晶體之另一範例。本實施例中所說明之薄膜電晶體360可用做實施例1之薄膜電晶體106。

使用圖12A至12D說明本實施例之薄膜電晶體，及薄膜電晶體之製造方法實施例。

圖12A至12D描繪薄膜電晶體之截面結構範例。圖12A至12D中所示之薄膜電晶體360為一種底閘結構，其稱為通道保護型(亦稱為通道停止型)，且亦稱為反轉交錯薄膜電晶體。

儘管使用單閘極薄膜電晶體說明薄膜電晶體360，但可視需要而形成包括複數通道形成區之多閘極薄膜電晶體。

以下，使用圖12A至12D說明基板320上之薄膜電晶體360製造程序。

首先，於具有絕緣表面之基板320上形成導電膜，執行第一光刻步驟，使得以形成抗蝕罩，並藉由使用抗蝕罩而選擇性蝕刻導電膜，使得以形成閘極電極層361。之後，移除抗蝕罩。請注意，可藉由噴墨法而形成抗蝕罩。藉由噴墨法而形成抗蝕罩不需光罩；因而，可降低製造成本。

可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧之金屬材料，或包含任一該些材料做為其主要成分之合金材料，而形成具單層或堆疊層結構之閘極電極層361。

其次，於閘極電極層361之上形成閘極絕緣層322。

在本實施例中，藉由電漿CVD法而形成具有100 nm或更少厚度之氧氮化矽層，做為閘極絕緣層322。

其次，於閘極絕緣層322之上形成具2 nm至200 nm厚度之氧化物半導體膜，並藉由第二光刻步驟而處理為島形氧化物半導體層。在本實施例中，使用In-Ga-Zn-O基氧化物半導體靶材並藉由濺鍍法而形成氧化物半導體膜。

在此狀況下，較佳的是於氧化物半導體膜之沈積中移除腔室中之剩餘濕氣。此係為避免氧化物半導體膜包含氫、羥基或濕氣。

為從腔室移除剩餘濕氣，較佳的是使用吸附型真空泵。例如較佳地使用低溫泵、離子泵或鈦昇華泵。有關耗盡單元，可使用附加冷阱之渦輪分子泵。在使用低溫泵執行耗盡之腔室中，例如氫分子、包括氫原子之化合物諸如水(H₂O)等被耗盡。因此，可減少腔室中所形成之氧化物半導體膜中所包括之雜質的濃度。

較佳的是用做氧化物半導體膜沈積之濺鍍氣體的高純度氣體中，諸如氫、水、羥基或氫化物之雜質被移除成為1 ppm或更低，較佳地為10 ppb或更低。

其次，氧化物半導體層脫水或脫氫。用於脫水或脫氫之第一熱處理之溫度為高於或等於400℃及低於或等於750℃，較佳地為高於或等於400℃及低於基板之應變點。在本實施例中，基板被置於一種熱處理設備之電熔爐中，並於氮氣中，在氧化物半導體層上以450℃執行熱處理達1小時，接著避免水或氫進入氧化物半導體層，且未暴露於空氣；因而，獲得氧化物半導體層332(詳圖12A)。

其次，執行使用諸如N₂O、N₂或Ar之氣體的電漿處理。藉由本電漿處理，移除暴露之氧化物半導體層表面所吸附之水等。電漿處理可使用氧及氬之混合氣體而予執行。

其次，於閘極絕緣層322及氧化物半導體層332之上形成氧化物絕緣層。之後，藉由第三光刻步驟形成抗蝕罩，並藉由選擇性蝕刻形成氧化物絕緣層366。之後，移除抗蝕罩。

在本實施例中，藉由濺鍍法沈積200-nm厚之氧化矽膜做為氧化物絕緣層366。膜沈積時之基板溫度可高於或等於室溫及低於或等於300℃，在本實施例中為100℃。可藉由濺鍍法，在稀有氣體(典型為氬)、氧氣、或包含稀有氣體及氧之混合氣體中，形成氧化矽膜。有關靶材，可使用氧化矽靶材或矽靶材。例如，基於使用矽靶材，可藉由濺鍍法於氧及氮之氣體中沈積氧化矽。有關經形成而接觸電阻減少之氧化物半導體層的氧化物絕緣層366，可使用無機絕緣膜，其不包括諸如濕氣、氫離子或OH^-之雜質，並阻擋該些雜質從外部進入。典型地使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜等。

在此狀況下，較佳的是於氧化物絕緣層366之沈積中，移除腔室中之剩餘濕氣。此係為避免氧化物半導體層332及氧化物絕緣層366包含氫、羥基或濕氣。

為從腔室移除剩餘濕氣，較佳地使用使用吸附型真空泵。例如較佳地使用低溫泵、離子泵或鈦昇華泵。有關耗盡單元，可使用附加冷阱之渦輪分子泵。在使用低溫泵執行耗盡之腔室中，例如氫分子、包括諸如水(H₂O)之氫原子化合物等被耗盡。因此，可減少形成於腔室中之氧化物絕緣層366中所包括之雜質濃度。

較佳的是高純度氣體中諸如氫、水、羥基或氫化物之雜質被移除，成為1 ppm或更低，較佳地為10 ppb或更低，而做為用於氧化物絕緣層366之沈積的濺鍍氣體。

其次，於惰性氣體或氧氣中執行第二熱處理(較佳地為200℃至400℃之溫度，例如250℃至350℃之溫度)。例如，於氮氣中以250℃執行第二熱處理達1小時。基於第二熱處理，熱係於部分氧化物半導體層(通道形成區)接觸氧化物絕緣層366之狀態下，予以應用。

在本實施例中，經提供而具氧化物絕緣層366並局部暴露之氧化物半導體層332進一步在氮氣或惰性氣體或減壓下歷經熱處理。藉由於氮氣或惰性氣體或減壓下之熱處理，可減少氧化物半導體層332未由氧化物絕緣層366覆蓋之暴露區之電阻。例如，於氮氣中以250 ℃執行熱處理達1小時。

基於經提供而具氧化物絕緣層366之氧化物半導體層332於氮氣中之熱處理，氧化物半導體層332之暴露區的電阻減少，使得以形成包括具不同電阻之區域(以圖12B中陰影區及白色區表示)的氧化物半導體層362。

其次，在導電膜形成於閘極絕緣層322、氧化物半導體層362及氧化物絕緣層366之上後，藉由第四光刻步驟而於導電膜之上形成抗蝕罩，並藉由選擇性蝕刻而形成源極電極層365a及汲極電極層365b，並接著移除抗蝕罩(詳圖12C)。

有關源極電極層365a及汲極電極層365b之材料可提供選自Al、Cr、Cu、Ta、Ti、Mo及w之元素、包含任一該些元素做為成分之合金、包含任一該些元素組合之合金膜等。此外，源極電極層365a及汲極電極層365b可具有單層結構或二或更高層之堆疊層結構。

經由上述程序，部分氧化物半導體膜選擇性地製造以包括過度氧。結果，與閘極電極層361重疊之通道形成區363成為i型，且與源極電極層365a重疊之高電阻源極區364a，及與汲極電極層365b重疊之高電阻汲極區364b，均以自我對齊之方式形成。經由上述步驟，形成薄膜電晶體360。

此外，可於空氣中以100℃至200℃之溫度執行熱處理達1小時至30小時。在本實施例中，熱處理係以150℃執行達10小時。本熱處理可以固定加熱溫度予以執行。另一方面，下列加熱溫度改變可重複實施複數次：加熱溫度可從室溫上升至100℃至200℃之溫度，及接著降至室溫。此外，本熱處理可於氧化物絕緣層形成之前，在減壓下執行。在減壓下，熱處理時間可縮短。基於本熱處理，氫從氧化物半導體層被引入氧化物絕緣層；因而，可獲得正常關薄膜電晶體。因此，可改進液晶顯示裝置之可靠性。

使用低電阻氧化物半導體形成之高電阻汲極區364b(或高電阻源極區364a)係形成於與汲極電極層365b(或源極電極層365a)重疊之氧化物半導體層的部分中，使得可提升薄膜電晶體之可靠性。具體地，藉由高電阻汲極區364b之形成，電晶體中傳導性可逐漸從汲極電極層365b改變為高電阻汲極區364b及通道形成區363。因此，若薄膜電晶體使用連接至用於供應高電源電位VDD之佈線的汲極電極層365b操作，高電阻汲極區便做為緩衝器，且即使高電場應用於閘極電極層361與汲極電極層365b之間，高電場亦不局部應用，使得可改進電晶體之耐受電壓。

保護絕緣層323係形成於源極電極層365a、汲極電極層365b及氧化物絕緣層366之上。在本實施例中，係使用氮化矽膜而形成保護絕緣層323(詳圖12D)。

請注意，氧化物絕緣層可形成於源極電極層365a、汲極電極層365b及氧化物絕緣層366之上，且保護絕緣層323可堆疊於氧化物絕緣層之上。

在包括使用氧化物半導體層之薄膜電晶體的液晶顯示裝置之顯示部的複數像素中，可減少關閉狀態電流。因此，可獲得液晶顯示裝置，其於顯示靜態影像等時可延長儲存電容器保持電壓之期間，及減少電力損耗。

本實施例可酌情與其他實施例中所說明之任一結構相組合而予以實施。

(實施例8)

在本實施例中，將說明可應用於本說明書中所揭露之液晶顯示裝置的薄膜電晶體之另一範例。本實施例中所說明之薄膜電晶體350可用做實施例1之薄膜電晶體106。

使用圖13A至13D說明本實施例之薄膜電晶體，及薄膜電晶體之製造方法實施例。

儘管使用單閘極薄膜電晶體說明薄膜電晶體350，但可視需要而形成包括複數通道形成區之多閘極薄膜電晶體。

以下，使用圖圖13A至13D說明基板340上之薄膜電晶體350製造程序。

首先，於具有絕緣表面之基板340上形成導電膜，接著執行第一光刻步驟，使得以形成閘極電極層351。在本實施例中，藉由濺鍍法形成150-nm厚之鎢膜，做為閘極電極層351。

其次，閘極絕緣層342形成於閘極電極層351之上。在本實施例中，藉由電漿CVD法形成具有100 nm或更少之厚度的氧氮化矽層，做為閘極絕緣層342。

其次，導電膜形成於閘極絕緣層342之上；藉由第二光刻步驟而於導電膜之上形成抗蝕罩；藉由選擇性蝕刻而形成源極電極層355a及汲極電極層355b，及接著移除抗蝕罩(詳圖13A)。

其次，形成氧化物半導體膜345(詳圖13B)。在本實施例中，藉由濺鍍法並使用In-Ga-Zn-O基氧化物半導體靶材而形成氧化物半導體膜345。氧化物半導體膜345藉由第三光刻步驟而處理成島形氧化物半導體層。

在此狀況下，較佳的是於氧化物半導體膜345之沈積移除腔室中之剩餘濕氣。此係為避免氧化物半導體膜345包含氫、羥基或濕氣。

為從腔室移除剩餘濕氣，較佳地使用吸附型真空泵。例如較佳地使用低溫泵、離子泵或鈦昇華泵。有關耗盡單元，可使用附加冷阱之渦輪分子泵。在使用低溫泵執行耗盡之腔室中，例如氫分子、包括諸如水(H₂O)之氫原子化合物等被耗盡。因此，可減少形成於腔室中之氧化物半導體膜345中所包括之雜質濃度。

較佳的是高純度氣體中諸如氫、水、羥基或氫化物之雜質被移除，成為1 ppm或更低，較佳地為10 ppb或更低，而做為氧化物半導體膜345沈積之濺鍍氣體。

其次，氧化物半導體層脫水或脫氫。用於脫水或脫氫之第一熱處理之溫度為高於或等於400℃及低於或等於750℃，較佳地為高於或等於400℃及低於基板之應變點。在本實施例中，基板被置於一種熱處理設備之電熔爐中，並於氮氣中，在氧化物半導體層上以450℃執行熱處理達1小時，接著避免水或氫進入氧化物半導體層，且未暴露於空氣；因而，獲得氧化物半導體層346(詳圖13C)。

有關第一熱處理，可執行GRTA如下：基板被轉移進入加熱至650℃至700℃高溫之惰性氣體，加熱達若干分鐘，並轉移及取出加熱至高溫之惰性氣體。GRTA可於短時間實施高溫熱處理。

形成氧化物絕緣層356做為保護絕緣膜，及接觸氧化物半導體層346。

可適當地藉由諸如濺鍍法而形成至少1 nm厚度之氧化物絕緣層356，藉此諸如水或氫之雜質便不會進入氧化物絕緣層356。當氧化物絕緣層356中包含氫時，氫進入氧化物半導體層或藉由氫而擷取氧化物半導體層中之氧，可能發生缺氧，因此使氧化物半導體層之反向通道具有較低電阻(成為n型)，使得形成寄生通道。因此，重要的是使用其中未用到氫之形成法，使得形成盡可能包含少量之氫的氧化物絕緣層356。

在本實施例中，藉由濺鍍法沈積200-nm厚之氧化矽膜做為氧化物絕緣層356。膜沈積時之基板溫度可高於或等於室溫及低於或等於300℃，在本實施例中為100℃。可藉由濺鍍法，在稀有氣體(典型為氬)、氧氣、或包含稀有氣體及氧之混合氣體中，形成氧化矽膜。有關靶材，可使用氧化矽靶材或矽靶材。例如，基於使用矽靶材，可藉由濺鍍法於氧及氮之氣體中沈積氧化矽。有關經形成而接觸氧化物半導體層的氧化物絕緣層356，可使用無機絕緣膜，其不包括諸如濕氣、氫離子或OH^-之雜質，並阻擋該些雜質從外部進入。典型地使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜等。

此狀況下，較佳的是於氧化物絕緣層356之沈積中，移除腔室中之剩餘濕氣。此係為避免氧化物半導體層346及氧化物絕緣層356包含氫、羥基或濕氣。

為從腔室移除剩餘濕氣，較佳地使用使用吸附型真空泵。例如較佳地使用低溫泵、離子泵或鈦昇華泵。有關耗盡單元，可使用附加冷阱之渦輪分子泵。在使用低溫泵執行耗盡之腔室中，例如氫分子、包括諸如水(H₂O)之氫原子化合物等被耗盡。因此，可減少形成於腔室中之氧化物絕緣層356中所包括之雜質濃度。

較佳的是高純度氣體中諸如氫、水、羥基或氫化物之雜質被移除，成為1 ppm或更低，較佳地為10 ppb或更低，而做為氧化物絕緣層356沈積之濺鍍氣體。

其次，於惰性氣體或氧氣中執行第二熱處理(較佳地為200℃至400℃之溫度，例如250℃至350℃之溫度)。例如，於氮氣中以250℃執行第二熱處理達1小時。基於第二熱處理，熱係於部分氧化物半導體層(通道形成區)接觸氧化物絕緣層356之狀態下，予以應用。

經由上述程序，氧化物半導體膜被製造以包括過度氧。結果，形成i型氧化物半導體層352。經由上述步驟，形成薄膜電晶體350。

此外，可於空氣中以100℃至200℃之溫度執行熱處理達1小時至30小時。在本實施例中，熱處理係以150℃執行達10小時。本熱處理可以固定加熱溫度予以執行。另一方面，下列加熱溫度改變可重複實施複數次：加熱溫度可從室溫上升至100℃至200℃之溫度，及接著降至室溫。此外，本熱處理可於氧化物絕緣膜形成之前，在減壓下執行。在減壓下，熱處理時間可縮短。基於本熱處理，氫從氧化物半導體層被引入氧化物絕緣層；因而，可獲得正常關薄膜電晶體。因此，可改進液晶顯示裝置之可靠性。

保護絕緣層可形成於氧化物絕緣層356之上。例如，藉由RF濺鍍法形成氮化矽膜。在本實施例中，使用氮化矽膜形成保護絕緣層343做為保護絕緣層(詳圖13D)。

用於平面化之平面化絕緣層可提供於保護絕緣層343之上。

在包括使用氧化物半導體層之薄膜電晶體的液晶顯示裝置之顯示部的複數像素中，可減少關閉狀態電流。因此，可獲得液晶顯示裝置，其於顯示靜態影像等時，可延長儲存電容器保持電壓之期間，及減少電力損耗。

本實施例可酌情與其他實施例中所說明之任一結構相組合而予以實施。

(實施例9)

在本實施例中，將說明可應用於本說明書中所揭露之液晶顯示裝置的薄膜電晶體之另一範例。本實施例中所說明之薄膜電晶體380可用做實施例1之薄膜電晶體106。

在本實施例中，將使用圖14說明範例，其中部分與實施例6中薄膜電晶體之製造程序不同。由於除了部分程序外，圖14與圖11A至11E相同，相同編號用於相同部分，且相同部分之詳細說明並未重複。

依據實施例6，閘極電極層381形成於基板370之上，且第一閘極絕緣層372a及第二閘極絕緣層372b相堆疊。在本實施例中，閘極絕緣層具有雙層結構，其中氮化物絕緣層用做第一閘極絕緣層372a，及氧化物絕緣層用做第二閘極絕緣層372b。

有關氧化物絕緣層，可使用氧化矽層、氧氮化矽層、氧化鋁層及氧氮化鋁層等。有關氮化物絕緣層，可使用氮化矽層、氮氧化矽層、氮化鋁層、氮氧化鋁層等。

在本實施例之結構中，氮化矽層及氧化矽層以此順序堆疊於閘極電極層381之上。例如，可以下列方式形成具有150-nm厚之閘極絕緣層，其中藉由濺鍍法形成具有50 nm至200 nm厚度(在本實施例中為50 nm)之氮化矽層(SiN_y(y>0))做為第一閘極絕緣層372a，及接著於第一閘極絕緣層372a之上堆疊具有5 nm至300 nm厚度(在本實施例中為100nm)之氧化矽層(SiO_x(x>0))做為第二閘極絕緣層372b。

其次，形成氧化物半導體膜，並藉由光刻步驟被處理為島形氧化物半導體層。在本實施例中，藉由濺鍍法並使用In-Ga-Zn-O基氧化物半導體靶材形成氧化物半導體膜。

在此狀況下，較佳的是於氧化物半導體膜之沈積中移除腔室內剩餘濕氣。此係為避免氧化物半導體膜包含氫、羥基或濕氣。

為從腔室移除剩餘濕氣，較佳地使用吸附型真空泵。例如較佳地使用低溫泵、離子泵或鈦昇華泵。有關耗盡單元，可使用附加冷阱之渦輪分子泵。在使用低溫泵執行耗盡之腔室中，例如氫分子、包括諸如水(H₂O)之氫原子化合物等被耗盡。因此，可減少形成於腔室中之氧化物半導體膜中所包括之雜質濃度。

較佳的是高純度氣體中諸如氫、水、羥基或氫化物之雜質被移除，成為1 ppm或更低，較佳地為10 ppb或更低，而做為用於氧化物半導體膜沈積之濺鍍氣體。

其次，氧化物半導體層脫水或脫氫。用於脫水或脫氫之第一熱處理的溫度為高於或等於400℃及低於或等於750℃，較佳地為高於或等於425℃。請注意，若第一熱處理之溫度為425℃或更高，熱處理時間可為一小時或更短，同時若第一熱處理之溫度為低於425℃，熱處理時間可為多於一小時。在本實施例中，基板被置於一種熱處理設備之電熔爐中，並於氮氣中，在氧化物半導體層上執行熱處理，接著避免水或氫進入氧化物半導體層，且未暴露於空氣；因而，獲得氧化物半導體層。之後，藉由引入高純度氧氣、高純度N₂O氣體或極乾燥空氣(具有-40℃或更低之露點，較佳地為-60℃或更低)進入相同熔爐而執行冷卻。較佳的是氧氣或N₂O氣體未包含水、氫等。另一方面，被引入熱處理設備之氧氣或N₂O氣體之純度較佳地為6N(99.9999%)或更高，更佳地為7N(99.99999%)或更高(即，氧氣或N₂O氣體中雜質之濃度為1 ppm或更低，更較佳地為0.1 ppm或更低)。

請注意，熱處理設備不侷限於電熔爐。例如，可使用RTA(快速熱降火)設備，諸如GRTA(氣體快速熱降火)設備或LRTA(燈快速熱降火)設備。LRTA設備為一種設備，藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之燈所發射光的輻射(電磁波)而加熱將處理之目標。LRTA設備可經提供而不僅具燈，亦具一種裝置，藉由來自諸如電阻加熱器等之加熱器的熱傳導或熱輻射而加熱將處理之目標。GRTA為用於使用高溫氣體之熱處理的方法。有關該氣體，係使用未藉由熱處理而與將處理之目標反應之惰性氣體，如氮，或諸如氬之稀有氣體。熱處理可藉由RTA法而以600℃至750℃執行達若干分鐘。

在用於脫水或脫氫之第一熱處理之後，可於氧氣或N₂O氣體中以200℃至400℃之溫度執行熱處理，較佳地為200℃至300℃。

氧化物半導體層之第一熱處理亦可於被處理為島形氧化物半導體層之前，在氧化物半導體膜上執行。在此狀況下，基板在第一熱處理之後被取出熱處理設備，接著執行光刻步驟。

經由上述步驟，整個氧化物半導體膜被製成以包含超量之氧，藉此氧化物半導體膜具有較高電阻，即成為i型。因此，形成整個區域為i型之氧化物半導體層382。

其次，於氧化物半導體層382之上形成導電膜。之後，藉由光刻步驟而形成抗蝕罩，並執行選擇性蝕刻而形成源極電極層385a及汲極電極層385b，接著藉由濺鍍法而形成氧化物絕緣層386。

在此狀況下，較佳的是於氧化物絕緣層386之沈積中，移除腔室中之剩餘濕氣。此係為避免氧化物半導體層382及氧化物絕緣層386包含氫、羥基或濕氣。

為從腔室移除剩餘濕氣，較佳地使用吸附型真空泵。例如較佳地使用低溫泵、離子泵或鈦昇華泵。有關耗盡單元，可使用附加冷阱之渦輪分子泵。在使用低溫泵執行耗盡之腔室中，例如氫分子、包括諸如水(H₂O)之氫原子化合物等被耗盡。因此，可減少形成於腔室中之氧化物絕緣層386中所包括之雜質濃度。

較佳的是高純度氣體中諸如氫、水、羥基或氫化物之雜質被移除，成為1 ppm或更低，較佳地為10 ppb或更低，而做為用於氧化物絕緣層386沈積之濺鍍氣體。

經由上述步驟，可形成薄膜電晶體380。

其次，可於惰性氣體或氮氣中執行熱處理(較佳地為高於或等於150℃及低於350℃之溫度)，以抑制薄膜電晶體之電氣特性變化。例如，於氮氣中以250℃執行熱處理達1小時。

此外，可於空氣中以100℃至200℃之溫度執行熱處理達1小時至30小時。在本實施例中，係以150℃執行熱處理達10小時。本熱處理可以固定加熱溫度予以執行。另一方面，下列加熱溫度改變可重複實施複數次：加熱溫度可從室溫上升至100℃至200℃之溫度，及接著降至室溫。此外，本熱處理可於氧化物絕緣層形成之前，在減壓下執行。在減壓下，熱處理時間可縮短。基於本熱處理，氫從氧化物半導體層被引入氧化物絕緣層；因而，可獲得正常關薄膜電晶體。因此，可改進液晶顯示裝置之可靠性。

保護絕緣層373係形成於氧化物絕緣層386之上。在本實施例中，藉由濺鍍法形成100-nm厚之氮化矽膜做為保護絕緣層373。

保護絕緣層373及第一閘極絕緣層372a均為氮化物絕緣層，不包含諸如濕氣、氫、氫化物或氫氧化物之雜質，並具有避免該些雜質從外部進入之有利效果。

因此，在保護絕緣層373形成之後的製造程序中，可避免諸如濕氣之雜質從外部進入。此外，在裝置完成做為液晶顯示裝置之後，可長期避免諸如濕氣之雜質從外部進入；因此，可改進裝置之長期可靠性。

提供於保護絕緣層373與第一閘極絕緣層372a之間之絕緣層為氮化物絕緣層，可移除而製成接觸第一閘極絕緣層372a之保護絕緣層373。

因此，可將氧化物半導體層中諸如濕氣、氫、氫化物或氫氧化物之雜質減至最少，並可避免其再進入，使得氧化物半導體層中雜質之濃度可保持低。

進行平面化之平面化絕緣層可提供於保護絕緣層373之上。

在包括使用氧化物半導體層之薄膜電晶體的液晶顯示裝置之顯示部的複數像素中，可減少關閉狀態電流。因此，可獲得液晶顯示裝置，其於顯示靜態影像等時，可延長儲存電容器保持電壓之期間，及減少電力損耗。

本實施例可酌情與其他實施例中所說明之任一結構相組合而予以實施。

(實施例10)

在本實施例中，將說明可應用於本說明書中所揭露之液晶顯示裝置的薄膜電晶體之另一範例。本實施例中所說明之薄膜電晶體可應用於實施例2至8之薄膜電晶體。

在本實施例中，將說明使用具有用於閘極電極層、源極電極層及汲極電極層之透光屬性的導電材料之範例。請注意，本實施例的其他部分類似於上述實施例，且相同部分及具有類似於上述實施例之功能的部分及步驟之說明未重複。此外，相同部分的具體說明省略。

有關閘極電極層、源極電極層及汲極電極層之材料，可使用透射可見光之導電材料。例如，可使用任一下列金屬氧化物：In-Sn-O基金屬氧化物；In-Sn-Zn-O基金屬氧化物；In-Al-Zn-O基金屬氧化物；Sn-Ga-Zn-O基金屬氧化物；Al-Ga-Zn-O基金屬氧化物；Sn-Al-Zn-O基金屬氧化物；In-Zn-O基金屬氧化物；Sn-Zn-O基金屬氧化物；Al-Zn-O基金屬氧化物；In-O基金屬氧化物；Sn-O基金屬氧化物；及Zn-O基金屬氧化物。其厚度可適當設定介於50 nm至300 nm之範圍。有關用於閘極電極層、源極電極層及汲極電極層之金屬氧化物的沈積法，使用濺鍍法、真空蒸發法(例如電子束蒸發法)、電弧放電離子鍍法或噴霧法。若使用噴濺法，較佳的是使用包含2重量%至l0重量% SiO₂及抑制透光導電膜中所包含結晶之SiOx(x>0)，以避免後續步驟中熱處理時之結晶。

請注意，透光導電膜中成分之百分比單位為原子百分比，及成分之百分比係藉由使用電子探針X射線顯微分析儀(EPMA)之分析予以評估。

在經提供而具薄膜電晶體之像素中，當使用透射可見光之導電膜而形成像素電極層、另一電極層(諸如電容器電極層)或佈線層(諸如電容器佈線層)時，可體現具有高孔徑比之顯示裝置。不用說，較佳的是像素中閘極絕緣層、氧化物絕緣層、保護絕緣層及平面化絕緣層亦各使用透射可見光之膜予以形成。

在本說明書中，透射可見光之膜意即具有75%至100%之可見光穿透率之厚度的膜。若膜具有傳導性，該膜亦稱為透光導電膜。此外，相對於可見光為半透射之導電膜，可用做金屬氧化物，應用於閘極電極層、源極電極層、汲極電極層、像素電極層、另一電極層或另一佈線層。相對於可見光為半透射之導電膜，係指具有具有50%至75%之可見光穿透率之膜。

當薄膜電晶體具有透光屬性，可提升孔徑比。對通常10吋或更小之小型液晶顯示面板而言，當藉由例如增加閘極佈線數量而降低像素尺寸以體現顯示影像之較高解析度時，可達成高孔徑比。此外，對薄膜電晶體之成分而言，藉由使用具有透光屬性之膜，當一像素劃分為複數子像素以提線寬視角時，可達成高孔徑比。即，當提供高密度之薄膜電晶體群組時，可獲得高孔徑比，使得以確保顯示區之充分面積。例如，若一像素包括二至四個子像素，便可改進孔徑比，因為薄膜電晶體具有透光屬性。此外，可使用與薄膜電晶體中成分相同材料並於相同步驟中形成儲存電容器，使得儲存電容器可具有透光屬性，藉此可進一步改進孔徑比。

本實施例可酌情與其他實施例中所說明之任一結構相組合而予以實施。

(實施例11)

參照圖15A至15C說明液晶顯示裝置之實施例的液晶顯示面板之外觀及截面。圖15A及15C各為面板之俯視圖，其中形成第一基板4001上之薄膜電晶體4010及4011與液晶元件4013，以密封劑4505密封於第一基板4001與第二基板4006之間。圖15B相應於沿圖15A或15C之線M-N之截面圖。

提供密封劑4005以便環繞提供於第一基板4001上之像素部4002及掃瞄線驅動電路4004。第二基板4006係提供於像素部4002及掃瞄線驅動電路4004之上。因此，像素部4002及掃瞄線驅動電路4004藉由第一基板4001、密封劑4005及第二基板4006而與液晶層4008密封在一起。使用單晶半導體膜或多晶半導體膜而於個別準備之基板上形成之信號線驅動電路4003，安裝於第一基板4001上與密封劑4005環繞之區域不同之區域中。

請注意，對於分別形成之驅動電路的連接方法並無特別限制，可使用COG法、引線鏈合法、TAB法等。圖15A描繪一範例，其中信號線驅動電路4003係經由COG法安裝，及圖15C描繪一範例，其中信號線驅動電路4003係經由TAB法安裝。

此外，提供於第一基板4001上之像素部4002及掃瞄線驅動電路4004各包括複數薄膜電晶體。圖15B描繪包括於像素部4002中之薄膜電晶體4010，及包括於掃瞄線驅動電路4004中之薄膜電晶體4011。絕緣層4041、4042、4020及4021係提供於電晶體4010及4011之上或之下。

實施例2至9中所說明之任一薄膜電晶體，可適當用做每一薄膜電晶體4010及4011，並可使用類似程序及類似材料予以形成。在每一薄膜電晶體4010及4011之氧化物半導體層中，氫或水減少。因而，薄膜電晶體4010及4011具有高可靠性。在本實施例中，薄膜電晶體4010及4011為n通道薄膜電晶體。

導電層4040係提供於與用於驅動電路之薄膜電晶體4011中氧化物半導體層的通道形成區重疊之部分絕緣層4021之上。導電層4040係提供於與氧化物半導體層的通道形成區重疊之位置，藉此可降低BT試驗前後薄膜電晶體4011之閾值電壓的改變量。導電層4040之電位可與薄膜電晶體4011之閘極電極層之電位相同或不同。導電層4040亦可做為第二閘極電極層。此外，導電層4040之電位可為接地(GND)、0 V，或導電層4040可處於浮動狀態。

液晶元件4013中所包括之像素電極層4030電性連接至薄膜電晶體4010。液晶元件4013之相對電極層4031係形成於第二基板4006上。像素電極層4030、相對電極層4031及液晶層4008彼此重疊之部分，相應於液晶元件4013。請注意，像素電極層4030及相對電極層4031經提供而分別具有做為校準膜之絕緣層4032及絕緣層4033，且液晶層4008夾於像素電極層4030與相對電極層4031之間，且絕緣層4032及4033插於其間。

請注意，第一基板4001及第二基板4006可為透光基板，並可由玻璃、陶瓷或塑料形成。有關塑料，可使用強化玻璃纖維塑料(FRP)板、聚氯乙烯(PVF)膜、聚脂膜或丙烯酸樹脂膜。

隔板4035為經由選擇蝕刻絕緣膜而獲得之柱狀隔板，經提供以控制像素電極層4030與相對電極層4031之間之距離(格間距)。另一方面，可使用球形隔板。此外，相對電極層4031電性連接至形成於與薄膜電晶體4010相同基板上的共同電位線。基於使用共同連接部，藉由配置於一對基板之間的導電粒子，相對電極層4031及共同電位線可彼此電性連接。請注意，導電粒子係包括於密封劑4005中。

此外，可使用展現不需校準膜之藍相的液晶。藍相為一種液晶相位，其產生於膽固醇相改變為各向同性相，同時膽固醇液晶之溫度增加之前不久。因為藍相僅產生於窄的溫度範圍內，為使溫度範圍變寬，將包含大於或等於5重量%之手性劑的液晶成分用於液晶層4008。包括展現藍相之液晶及手性劑的液晶成分具有小於或等於1 msec之短暫回應時間，並為光學各向同性，其造成不需校準處理且視角相依性小。不需提供校準膜，因而不需硏磨處理；因此，可避免藉由硏磨處理造成之靜電放電損害，及可減少製造程序中液晶顯示裝置之缺陷及損害。因而，可改進液晶顯示裝置之生產力。包括氧化物半導體層之薄膜電晶體特別具有下列可能性，即藉由靜電影像，薄膜電晶體之電氣特性可顯著改變，且偏離設計範圍。因此，更有效地為將藍相液晶材料用於具有包括氧化物半導體層之薄膜電晶體的液晶顯示裝置。

請注意，本實施例中所說明之液晶顯示裝置為透射液晶顯示裝置之範例；然而，本發明之實施例亦可應用於半透射(透反)液晶顯示裝置或反射液晶顯示裝置。

描繪液晶顯示裝置之範例，其中偏光板係提供於基板的外部表面(在觀看者側)，而著色層及用於顯示元件之電極層以此順序提供於基板的內部表面；然而，偏光板可提供於基板的內部表面。偏光板及著色層的層級結構並不侷限於在本實施例中所說明者，可依據偏光板及著色層之材料或製造程序狀況而適當設定。此外，可於顯示部以外區域中提供做為黑矩陣的阻光膜。

在薄膜電晶體4011及4010上，形成絕緣層4041以接觸氧化物半導體層。此處，有關絕緣層4041，藉由濺鍍法而形成氧化矽層。此外，於絕緣層4041之上形成保護絕緣層4042並與其接觸。對保護絕緣層4042而言，例如可使用氮化矽膜。此外，為減少薄膜電晶體之表面粗糙，以做為平面化絕緣膜之絕緣層4021覆蓋保護絕緣層4042。

形成絕緣層4021做為平面化絕緣膜。有關絕緣層4021，可使用耐熱有機材料予以形成，諸如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺或環氧樹脂。除了該等有機材料外，亦可使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)等。請注意，絕緣層4021可經由堆疊該些材料形成之複數絕緣膜予以形成。

形成絕緣層4021之方法並無特別限制。絕緣層4021可依據材料而使用下列方法或裝置予以形成：方法諸如濺鍍法、SOG法、旋塗法、浸漬法、噴塗法或液低釋放法(例如噴墨法、網印或膠印)，或工具(裝備)諸如刮膠刀、擠膠滾筒、簾式塗料器或刮刀塗布機。絕緣層4021之烘烤步驟亦做為半導體層之退火，藉此可有效地製造液晶顯示裝置。

可使用透光導電材料形成像素電極層4030及相對電極層4031，諸如銦錫氧化物(ITO)、氧化鋅(ZnO)混合氧化銦之銦鋅氧化物(IZO)、氧化矽(SiO₂)混合氧化銦之導電材料、有機金屬銦、有機金屬錫、包含氧化鎢之氧化銦、包含氧化鎢之銦鋅氧化物、包含鈦氧化物之氧化銦、或包含鈦氧化物之銦錫氧化物。另一方面，若反射液晶顯示裝置中像素電極層4030或相對電極層4031不需透光屬性或需要反射屬性，像素電極層4030或相對電極層4031可使用一或複數種選自諸如鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)或銀(Ag)之金屬，其合金或其氮化物，予以形成。

包含導電高分子(亦稱為導電聚合物)之導電成分可用於像素電極層4030及相對電極層4031。使用導電成分形成之像素電極較佳地具有每平方10000歐姆或更低之片阻抗，及於550 nm波長下70%或更高之透光率。此外，導電成分中所包括之導電高分子的電阻係數較佳地為0.1Ω-cm或更低。

有關導電高分子，可使用所謂π-電子共軛導電聚合物。例如，可提供聚苯胺及其衍生物；聚吡咯及其衍生物；聚噻吩及其衍生物；及二或更多該類材料之共聚物等。

此外，各類信號及電位供應予個別形成之信號線驅動電路4003、掃瞄線驅動電路4004或來自FPC 4018之像素部4002。

使用與液晶元件4013中所包括之像素電極層4030相同導電膜形成連接終端電極4015，及使用與電晶體4010及4011之源極及汲極電極層相同導電膜形成終端電極4016。

連接終端電極4015經由各向異性導電膜4019電性連接至FPC 4018中所包括之端子。

圖15A至15C描繪範例，其中信號線驅動電路4003係個別形成並安裝於第一基板4001上；然而，本實施例並不侷限於此結構。掃瞄線驅動電路可個別形成並接著安裝，或僅部分信號線驅動電路或部分掃瞄線驅動電路可個別形成並接著安裝。

酌情提供黑矩陣(阻光層)、諸如極化構件、延遲構件或抗反射構件之光學構件(光學基板)等。例如，藉由使用極化基板及延遲基板，可使用圓極化。此外，背光、側燈等可用做光源。

在主動式矩陣液晶顯示裝置中，顯示型樣係藉由矩陣配置之像素電極的驅動而形成於螢幕上。具體地，將電壓應用於所選擇像素電極與相應於像素電極之相對電極之間，因而，使得設於像素電極與相對電極之間的液晶層光學調變。此光學調變經觀看者感知為顯示型樣。

由於薄膜電晶體亦於因靜電等而損害，保護電路較佳地提供於與像素部或驅動電路部相同之基板上。保護電路較佳地形成具包括氧化物半導體層之非線性元件。例如，保護電路係提供於像素部與掃瞄線輸入端子及信號線輸入端子之間。在本實施例中，提供複數保護電路，使得當因靜電等之浪湧電壓應用於掃瞄線、信號線或電容器匯流排線時，像素電晶體等不致損害。因此，當浪湧電壓應用於保護電路時，保護電路係用以將電荷釋放至共同佈線。保護電路包括非線性元件，平行於掃瞄線、信號線或電容器匯流排及共同佈線而配置。每一非線性元件包括諸如二極體之雙端子元件，或諸如電晶體之三端子元件。例如，非線性元件可經由與像素部之薄膜電晶體的相同步驟予以形成。例如，藉由將閘極端子連接至汲極端子，可達成類似於二極體之特性。

此外，對液晶顯示模組而言，可使用扭轉向列(TN)模式、平面方向切換(IPS)模式、邊緣場切換(FFS)模式、軸對稱排列微型格(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反電液晶(AFLC)模式等。

對於本說明書中所揭露之液晶顯示裝置中液晶元件之種類並無特別限制，可使用透射液晶顯示裝置，包括TN液晶、OCB液晶、STN液晶、VA液晶、ECB液晶、GH液晶、聚合物分散液晶、圓盤狀液晶等。尤其，正常黑液晶面板較佳，諸如使用垂直調整(VA)模式之透射液晶顯示裝置。該些液晶材料依據狀況而展現膽固醇相、近晶相、立方相、手徵向列相、各向同性相等。提供一些垂直調整模式之範例。例如，可使用多區域垂直排列(MVA)模式、圖像垂直調整(PVA)模式、ASV模式等。

此外，本實施例可應用於VA液晶顯示裝置。VA液晶顯示裝置具有一種形式，其中液晶顯示面板之液晶分子的調整受控制。在VA液晶顯示裝置中，當無電壓應用時，液晶分子係以垂直於面板表面之方向校準。再者，可使用稱為域倍增或多域設計之方法，其中像素被劃分為一些區域(子像素)，且分子係以各區域中不同方向校準。

請注意，本發明之實施例不侷限於液晶顯示裝置，亦應用於EL顯示裝置之像素，其包括諸如電致發光元件(亦稱為EL元件)之發光元件，做為顯示元件。

本實施例可酌情與其他實施例中所說明之任一結構相組合而予以實施。

(實施例12)

在本實施例中，說明包括上述實施例之任一液晶顯示裝置的電子裝置之範例。

圖16A描繪可攜式遊戲機，其可包括外殼9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、記錄媒體讀取部9672等。圖16A中所描繪之可攜式遊戲機可具有讀取儲存於記錄媒體之程式或資料以將其顯示於顯示部之功能、藉由無線通訊而與另一可攜式遊戲機共享資訊之功能等。請注意，圖16A中所描繪之可攜式遊戲機除了上述提供者外，可具有各式功能。

圖16B描繪數位相機，其可包括外殼9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、快門按鈕9676、影像接收部9677等。圖16B中具有電視接收功能之數位相機，可具有拍攝靜態影像及/或移動影像之功能、自動或手動修正所拍攝影像之功能、從天線獲得各式資訊之功能、儲存所拍攝影像或自天線獲得之資訊之功能、及於顯示部顯示所拍攝影像或自天線獲得之資訊之功能。請注意，圖16B中具有電視接收功能之數位相機除了上述提供者外，可具有各式功能。

圖16C描繪電視機，其可包括外殼9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636等。圖16C中電視機具有將電視之電波處理及轉換為影像信號之功能、將影像信號處理及轉換為適於顯示之信號之功能、轉換影像信號之訊框頻率之功能等。請注意，圖16C中電視機除了上述提供者外，可具有各式功能。

圖17A描繪電腦，其可包括外殼9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、指向裝置9681、外部連接埠9680等。圖17A中電腦可具有於顯示部顯示各類資訊(例如，靜態影像、移動影像及正文影像)之功能、藉由各類軟體(程式)控制處理之功能、諸如無線通訊或有線通訊之通訊功能、連接至具通訊功能之各式電腦網路之功能、傳送或接收具通訊功能之各式資料之功能等。請注意，圖17A中電腦除了上述提供者外，可具有各式功能。

圖17B描繪行動電話，其可包括外殼9630、顯示部9631、揚聲器9633、操作鍵9635、麥克風9638等。圖17B中行動電話可具有於顯示部顯示各類資訊(例如，靜態影像、移動影像及正文影像)之功能、於顯示部顯示日曆、日期、時間等之功能、操作或編輯顯示於顯示部之資訊之功能、藉由各類軟體(程式)控制處理之功能等。請注意，圖17B中行動電話除了上述提供者外，可具有各式功能。

圖17C描繪電子紙(亦稱為電子書)，其可包括外殼9630、顯示部9631、操作鍵9635等。圖17C中電子紙可具有於顯示部顯示各類資訊(例如，靜態影像、移動影像及正文影像)之功能、於顯示部顯示日曆、日期、時間等之功能、操作或編輯顯示於顯示部之資訊之功能、藉由各類軟體(程式)控制處理之功能等。請注意，圖17C中電子紙除了上述提供者外，可具有各式功能。

在本實施例中所說明之每一電子裝置中，於顯示部中所包括之複數像素中，可減少關閉狀態電流。因此，可獲得包括液晶顯示裝置之電子裝置，當顯示靜態影像等時，液晶顯示裝置可延長儲存電容器保持電壓之期間，並降低電力損耗。此外，藉由提升孔徑比，可獲得具有高解析度顯示部之液晶顯示裝置。

本實施例可酌情與其他實施例中所說明之任一結構相組合而予以實施。

(實施例13)

在本實施例中，將說明包括氧化物半導體之底閘電晶體的操作原理。

圖18為包括氧化物半導體之反轉交錯絕緣閘極電晶體之截面圖。氧化物半導體層(OS)係提供於閘極電極(GE1)之上，且閘極絕緣膜(GI)插於其間，且源極電極(S)及汲極電極(D)提供於其上。

圖19A及19B為沿圖18中所描繪之A-A'段之能帶圖(示意圖)。圖19A描繪應用於源極之電壓電位等於應用於汲極之電壓電位(VD=0 V)，及圖19B描繪相對於源極之正電位應用於汲極(VD>0)。

圖20A及20B為沿圖18中所描繪之B-B'段之能帶圖(示意圖)。圖20A描繪開啟狀態，其中正電位(+VG)應用於閘極(G1)，及載子(電子)於源極與汲極之間流動。圖20B描繪關閉狀態，其中負電位(-VG)應用於閘極(G1)，且少數載子未流動。

圖21描繪真空位準與金屬之功函數(ΦM)之間的關係，及真空位準與氧化物半導體之電子親和性(χ)之間的關係。

因為金屬退化，傳導帶與費米能級彼此相應。另一方面，習知氧化物半導體典型為n型半導體，在此狀況下費米能級(Ef)遠離位於帶隙中間之固有費米能級(Ei)，並較接近傳導帶。請注意，已知氫為氧化物半導體中供體，並為造成氧化物半導體成為n型半導體之一因子。

另一方面，本發明之氧化物半導體為固有(i型)或實質上固有氧化物半導體，其係藉由從氧化物半導體移除n型雜質之氫而予獲得，並純化氧化物半導體，使得盡可能避免除氧化物半導體之主要成分外之雜質包含於其中。換言之，其特性為純化之i型(固有)半導體或接近之半導體，並非藉由添加雜質，而係藉由盡可能移除諸如氫或水之雜質，而予獲得。此使得費米能級(Ef)與固有費米能級(Ei)為相同位準。

若氧化物半導體之帶隙(Eg)為3.15 eV，電子親和性(χ)咸信為4.3 eV。源極電極及汲極電極中所包括之鈦(Ti)的功函數實質上等於氧化物半導體之電子親和性(χ)。在此狀況下，於金屬與氧化物半導體之間之介面未形成電子之蕭特基障壁。

換言之，若金屬之功函數(ΦM)與氧化物半導體之電子親和性(χ)彼此相等，且金屬與氧化物半導體彼此接觸，便獲得圖19A中所描繪之能帶圖(示意圖)。

在圖19B中，黑圈(‧)代表電子，當正電位應用於汲極時，電子便跨越障壁(h)注入氧化物半導體，並朝向汲極流動。在此狀況下，障壁(h)之高度便隨閘極電壓及汲極電壓而改變；若應用正汲極電壓，障壁(h)之高度便小於圖19A中無電壓應用之障壁高度，即帶隙(Eg)之1/2。

注入氧化物半導體之電子此時如圖20A中所描繪於氧化物半導體中流動。此外，在圖20B中，當負電位(反向偏壓)應用於閘極電極(G1)時，因為少數載子之電洞實質上為零，所以電流之值極接近零。

例如，當上述絕緣閘極電晶體具有1×10⁴μm之通道寬度W及3μm之通道長度時，關閉狀態電流為10^-13 A或更低，且亞閾擺動(S值)為0.1 V/dec(閘極絕緣膜之厚度：100 nm)。

請注意，矽半導體之固有載子濃度為1.45×10¹⁰ /cm³(300 K)，且室溫下載子存在。意即熱激勵載子存在於室溫。實際上使用附加諸如磷或硼之雜質的矽晶圓。此外，在所謂固有矽晶圓中，存在無法控制之雜質。因此，存在於矽半導體中之載子為1×10¹⁴/cm³或更高，此歸因於源極與汲極之間之傳導。此外，矽半導體之帶隙為1.12 eV，因而包括矽半導體之電晶體的關閉狀態電流隨溫度而顯著改變。

因此，並非簡單地藉由將具有寬帶隙之氧化物半導體用於電晶體，而是藉由純化氧化物半導體，使得除了主要成分以外之雜質可盡量避免包含於其中，使得載子濃度成為低於1×10¹⁴/cm³，較佳地為1×10¹²/cm³或更低，而可排除實際操作溫度下之熱激勵載子，且電晶體可僅以從源極側注入之載子操作。此使其可將關閉狀態電流減至1×10^-13 A或更低，並獲得其關閉狀態電流幾乎不隨溫度改變而改變之電晶體，且其可極穩定地操作。

本發明之技術概念為雜質不附加至氧化物半導體，且相反地氧化物半導體本身藉由移除不希望存在於其中之諸如水或氫之雜質而被純化。換言之，本發明之實施例的特徵在於氧化物半導體本身藉由移除形成供體位準之水或氫，並進一步藉由充分供應氧以排除氧缺陷而被純化。

在氧化物半導體中，沈積之後不久，藉由二次離子質譜(SIMS)觀察氫約為10²⁰/cm³。本發明之一技術概念為純化氧化物半導體，並藉由有意移除諸如水或氫之形成供體位準之雜質，並進一步藉由添加氧(氧化物半導體之一成分)至氧化物半導體，其於移除水或氫之同時減少，而獲得電氣i型(固有)半導體。

結果，較佳的是氫的量盡可能地少，及亦較佳的是氧化物半導體中載子的量盡可能地少。氧化物半導體為純化i型(固有)半導體，由此載子被排除，且當用於絕緣閘極電晶體時，形同提供做為半導體之載子的路徑，而非有意包括載子做為半導體。

結果，藉由完全從氧化物半導體排除載子，或顯著降低其中載子，可減少絕緣閘極電晶體之關閉狀態電流，此為本發明之實施例的技術概念。換言之，做為標準，氫濃度應為1×10¹⁶/cm³或更低，載子濃度應為低於1×10¹⁴/cm³，較佳地為1×10¹²/cm³或更低。依據本發明之技術概念，理想的氫濃度及載子濃度為零或接近零。

此外，結果氧化物半導體做為路徑，且本身為i型(固有)半導體之氧化物半導體被純化，以便不包括載子或包括極少載子，且載子係由源極側之電極供應。供應之程度係由障壁高度決定，其係獲得自氧化物半導體之電子親和性χ、理想上相應於固有費米能級之費米能級、及源極或汲極電極之功函數。

因此，較佳的是關閉狀態電流盡可能小，且本發明之實施例特徵為如同具有10μm通道長度之絕緣閘極電晶體的特性，其被施予1 V至10 V之汲極電壓，通道寬度之每一微米關閉狀態電流為10 Aa/μm(1×10^-17A/μm)或更低，更有甚者為1 aA/μm(1×10^-18A/μm)或更低。

(實施例14)

下列將說明本實施例中使用測試元件組(亦稱為TEG)之關閉狀態電流的測量值。

圖22顯示具L/W=3μm/10000μm之薄膜電晶體的初始特性，其中200個薄膜電晶體各具L/W=3μm/50μm且並聯。此外，圖23A中顯示俯視圖，及圖23B顯示其局部放大俯視圖。圖23B中由虛線圍繞之區域為具L/W=3μm/50μm及Lov=1.5μm之階段的薄膜電晶體。為測量薄膜電晶體之初始特性，在下列狀況測量源極-汲極電流之改變特性(以下稱為汲極電流或Id)，及Vg-Id特性，其中基板溫度設定為室溫，源極與汲極之間之電壓(以下稱為汲極電壓或Vd)設定為10 V，及源極與閘極之間之電壓(以下稱為閘極電壓或Vg)從-20 V改變為+20 V。請注意，圖22顯示Vg介於-20 V至+5 V之範圍。

如圖22中所示，具有10000 μm通道寬度W之薄膜電晶體，於1 V及10 V之Vd下具有1×10^-13 A或更低之關閉狀態電流，其低於或等於測量裝置(半導體參數分析儀，Agilent Technologies Inc.製造之Agilent 4156C)之解析度(100 fA)。

說明用於測量之薄膜電晶體的製造方法。

首先，藉由CVD法於玻璃基板上形成氮化矽層，做為基層，及於氮化矽層上形成氧氮化矽層。藉由濺鍍法於氧氮化矽層上形成鎢層，做為閘極電極層。此處，閘極電極層係藉由選擇性蝕刻鎢層而予形成。

接著，藉由CVD法於閘極電極層上形成具有100 nm厚度之氧氮化矽層，做為閘極絕緣層。

接著，使用In-Ga-Zn-O基氧化物半導體靶材(In₂O₃：Ga₂O₃：ZnO=1：1：2莫耳比)並藉由濺鍍法於閘極絕緣層上形成具有50 nm厚度之氧化物半導體層。此處，島形氧化物半導體層係藉由選擇性蝕刻氧化物半導體層而予形成。

接著，於無塵烘箱內，在氮氣中，以450℃於氧化物半導體層上執行第一熱處理達1小時。

接著，藉由濺鍍法於氧化物半導體層上形成鈦層(具有150 nm厚度)，做為源極電極層及汲極電極層。此處，源極電極層及汲極電極層係藉由選擇性蝕刻各具3μm通道長度L及50μm通道寬度W且並聯的200個薄膜電晶體以獲得具L/W=3μm/10000μm之薄膜電晶體，而予形成。

接著，藉由反應濺鍍法形成具有300 nm厚度之氧化矽層，做為與氧化物半導體層接觸之保護絕緣層。此處，藉由選擇性蝕刻做為保護層之氧化矽層，而於閘極電極層、源極電極層及汲極電極層之上形成開口部。之後，於氮氣中以250℃執行第二熱處理達1小時。

接著，在Vg-Id特性測量前，以150℃執行熱處理達10小時。

經由上述程序，製造底閘薄膜電晶體。

為何薄膜電晶體具有如圖22中所示之約1×10^-13 A關閉狀態電流的原因，即氧化物半導體層中氫之濃度於上述製造程序中可充分減少。氧化物半導體層中氫之濃度為1×10¹⁶/cm³或更低。請注意，氧化物半導體層中氫之濃度係藉由二次離子質譜(SIMS)予以測量。

儘管說明使用In-Ga-Zn-O基氧化物半導體之範例，但本實施例並無特別限制。亦可使用其他氧化物半導體材料，諸如In-Sn-Zn-O基氧化物半導體、Sn-Ga-Zn-O基氧化物半導體、Al-Ga-Zn-O基氧化物半導體、Sn-Al-Zn-O基氧化物半導體、In-Zn-O基氧化物半導體、In-Sn-O基氧化物半導體、Sn-Zn-O基氧化物半導體、Al-Zn-O基氧化物半導體、In-O基氧化物半導體、Sn-O基氧化物半導體、或Zn-O基氧化物半導體。此外，有關氧化物半導體材料，可使用與2.5重量%至10重量%之AlO_x混合的In-Al-Zn-O基氧化物半導體，或與2.5重量%至10重量%之SiO_x混合的In-Zn-O基氧化物半導體。

藉由載子測量裝置測量之氧化物半導體層的載子濃度為低於1×10¹⁴/cm³，較佳地為1×10¹²/cm³或更低。換言之，氧化物半導體層之載子濃度可製成盡可能接近零。

薄膜電晶體亦可具有10 nm至1000 nm之通道長度L，使得電路操作速度提升，及關閉狀態電流極小，使得進一步減少電力損耗。

此外，在電路設計中，氧化物半導體層可視為當薄膜電晶體處於關閉狀態時之絕緣體。

之後，評估本實施例中所製造之薄膜電晶體之關閉狀態電流的溫度特性。在考量其中使用薄膜電晶體之最終產品的環境耐受性、性能維持等，溫度特性是重要的。應理解的是改變量愈少愈好，此增加了產品設計自由度。

對溫度特性而言，使用常溫腔室在下列狀況獲得Vg-Id特性，其中經提供而具薄膜電晶體之基板保持於個別常溫：-30℃、0℃、25℃、40℃、60℃、80℃、100℃及120℃，汲極電壓設定為6 V，及閘極電壓從-20 V改變為+20 V。

圖24A顯示於上述溫度且彼此相疊下測量之Vg-Id特性，圖24B顯示由圖24A中虛線圍繞之關閉狀態電流範圍的放大圖。由圖中箭頭表示之最右側之曲線為-30℃時獲得之曲線；最左側之曲線為120℃時獲得之曲線；而其他溫度時獲得之曲線則位於其間。幾乎觀察不到開啟狀態電流之溫度相依性。另一方面，於圖24B之放大圖中亦清楚顯示，除了於-20 V之閘極電壓附近以外的所有溫度，關閉狀態電流均為低於或等於1×10^-12 A，此接近測量裝置之解析度，且未觀察到其溫度相依性。換言之，甚至在120℃之高溫，關閉狀態電流均保持為低於或等於1×10^-12 A，假設通道寬度W為10000μm，可以見到關閉狀態電流極小。

包括純化氧化物半導體(純化OS)之薄膜電晶體如上述顯示關閉狀態電流於溫度幾乎無相依性。可以說當純化時，因為傳導性類型成為極接近固有型，且如圖20A之能帶圖中所描繪，費米能級位於禁帶中間，氧化物半導體並未顯示溫度相依性。此亦源於氧化物半導體具有3 eV或更高之能隙並包括極少熱激勵載子之事實。此外，源極區及汲極區處於退化狀態，此亦為顯示無溫度相依性之因子。薄膜電晶體主要係以從退化源極區注入氧化物半導體之載子操作，且上述特性(關閉狀態電流對於溫度之獨立性)可藉由載子濃度之溫度獨立性予以說明。

若顯示裝置等係使用具有極小關閉狀態電流之薄膜電晶體予以製造，便存在極少洩漏。因此，顯示資料可保持較長期間。

(實施例15)

在本實施例中，使用圖25A至25C說明本發明之一實施例之液晶顯示裝置的每一掃瞄線驅動電路及信號線驅動電路中所包括之移位暫存器的結構範例。

圖25A中所示之移位暫存器包括第一至第N脈衝輸出電路10_1至10_N(N為自然數3或更高)。來自第一佈線11之第一時脈信號CK1、來自第二佈線12之第二時脈信號CK2、來自第三佈線13之第三時脈信號CK3及來自第四佈線14之第四時脈信號CK4，供應予圖25A中所示之移位暫存器的第一至第N脈衝輸出電路10_1至10_N。起始脈衝SP1(第一起始脈衝)從第五佈線15輸入至第一脈衝輸出電路10_1。來自先前級之脈衝輸出電路的信號(該信號稱為先前級信號OUT(n-1))(n為大於或等於2並小於或等於N之自然數)，輸入至第二或後續級之第n脈衝輸出電路10_N。來自第一脈衝輸出電路10_1之後二級之第三脈衝輸出電路10_3的信號，輸入至第一脈衝輸出電路10_1；類似地，來自第n脈衝輸出電路10_n之後兩級之第(n+2)脈衝輸出電路10_(n+2)的信號(該信號稱為後續級信號OUT(n+2))，輸入至第n脈衝輸出電路。以此方式，從每一脈衝輸出電路輸出將輸入至下一級及/或前兩級之脈衝輸出電路的第一輸出信號(相應於OUT(1)(SR)至OUT(N)(SR)之一)，及將輸入至另一電路的第二輸出信號(相應於OUT(1)至OUT(N)之一)等。請注意，如圖25A中所示，後續級信號OUT(n+2)未輸入至移位暫存器之最後兩級；因此，如同範例，第二起始脈衝SP2可輸入至移位暫存器之最後兩級之一，及第三起始脈衝SP3可輸入至該最後兩級之另一。另一方面，信號可於移位暫存器內部產生。例如，可提供未輸出脈衝至像素部之第(N+1)脈衝輸出電路10_(N+1)及第(N+2)脈衝輸出電路10_(N+2)(該等電路亦稱為虛擬級)，且相應於第二起始脈衝(SP2)及第三起始脈衝(SP3)之信號可於虛擬級中產生。

請注意，第一至第四時脈信號(CK1)至(CK4)各為於固定週期之H位準信號與L位準信號之間震盪之信號。第一至第四時脈信號(CK1)至(CK4)連續延遲1/4週期。在本實施例中，藉由使用第一至第四時脈信號(CK1)至(CK4)，而執行脈衝輸出電路之驅動的控制。請注意，時脈信號CK有時亦稱為GCK或SCK，取決於時脈信號輸入哪一驅動電路；然而，本實施例藉由使用CK做為時脈信號進行說明。

請注意，當其明確地說明「A及B相連」，A及B電性連接、A及B功能連接、及A及B直接連接均包括其中。此處，每一A及B相應於物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜或層)。因此，包括其他連接關係而不侷限於預定連接關係，例如圖式及正文中所示之連接關係。

每一第一至第N脈衝輸出電路10_1至10_N各包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26及第二輸出端子27(參照圖25B)。

第一輸入端子21、第二輸入端子22及第三輸入端子23電性連接至第一至第四佈線11至14之任一。例如，在圖25A及25B中，第一脈衝輸出電路10_1之第一輸入端子21電性連接至第一佈線11，第一脈衝輸出電路10_1之第二輸入端子22電性連接至第二佈線12，及第一脈衝輸出電路10_1之第三輸入端子23電性連接至第三佈線13。此外，第二脈衝輸出電路10_2之第一輸入端子21電性連接至第二佈線12，第二脈衝輸出電路10_2之第二輸入端子22電性連接至第三佈線13，及第二脈衝輸出電路10_2之第三輸入端子23電性連接至第四佈線14。

在圖25A及25B中，在第一脈衝輸出電路10_1中，第一起始脈衝SP1被輸入至第四輸入端子24，後續級信號OUT(3)被輸入至第五輸入端子25，第一輸出端子26輸出第一輸出信號OUT(1)(SR)，及第二輸出端子27輸出第二輸出信號OUT(1)。

其次，將參照圖25C說明脈衝輸出電路之特定電路結構範例。

在圖25C中，第一電晶體31之第一端子電性連接至電源線51，第一電晶體31之第二端子電性連接至第九電晶體39之第一端子，及第一電晶體31之閘極電極電性連接至第四輸入端子24。第二電晶體32之第一端子電性連接至電源線52，第二電晶體32之第二端子電性連接至第九電晶體39之第一端子，及第二電晶體32之閘極電極電性連接至第四電晶體34之閘極電極。第三電晶體33之第一端子電性連接至第一輸入端子21，及第三電晶體33之第二端子電性連接至第一輸出端子26。第四電晶體34之第一端子電性連接至電源線52，及第四電晶體34之第二端子電性連接至第一輸出端子26。第五電晶體35之第一端子電性連接至電源線52，第五電晶體35之第二端子電性連接至第二電晶體32之閘極電極及第四電晶體34之閘極電極，及第五電晶體35之閘極電極電性連接第四輸入端子24。第六電晶體36之第一端子電性連接至電源線51，第六電晶體36之第二端子電性連接至第二電晶體32之閘極電極及第四電晶體34之閘極電極，及第六電晶體36之閘極電極電性連接至第五輸入端子25。第七電晶體37之第一端子電性連接至電源線51，第七電晶體37之第二端子電性連接至第八電晶體38之第二端子，及第七電晶體37之閘極電極電性連接至第三輸入端子23。第八電晶體38之第一端子電性連接至第二電晶體32之閘極電極及第四電晶體34之閘極電極，及第八電晶體38之閘極電極電性連接至第二輸入端子22。第九電晶體39之第一端子電性連接至第一電晶體31之第二端子及第二電晶體32之第二端子，第九電晶體39之第二端子電性連接至第三電晶體33之閘極電極及第十電晶體40之閘極電極，及第九電晶體39之閘極電極電性連接至電源線51。第十電晶體40之第一端子電性連接至第一輸入端子21，第十電晶體40之第二端子電性連接至第二輸出端子27，及第十電晶體40之閘極電極電性連接至第九電晶體39之第二端子。第十一電晶體41之第一端子電性連接至電源線52，第十一電晶體41之第二端子電性連接至第二輸出端子27，及第十一電晶體41之閘極電極電性連接至第二電晶體32之閘極電極及第四電晶體34之閘極電極。

在圖25C中，第三電晶體33之閘極電極、第十電晶體40之閘極電極及第九電晶體39之第二端子的連接點被稱為節點NA。此外，第二電晶體32之閘極電極、第四電晶體34之閘極電極、第五電晶體35之第二端子、第六電晶體36之第二端子、第八電晶體38之第一端子及第十一電晶體41之閘極電極的連接點被稱為節點NB。

若圖25C中脈衝輸出電路為第一脈衝輸出電路10_1，第一時脈信號CK1輸入至第一輸入端子21、第二時脈信號CK2輸入至第二輸入端子22、第三時脈信號CK3輸入至第三輸入端子23、起始脈衝SP輸入至第四輸入端子24、後續級信號OUT(3)輸入至第五輸入端子25、第一輸出端子26輸出第一輸出信號OUT(1)(SR)、及第二輸出端子27輸出第二輸出信號OUT(1)。

圖26顯示包括圖25C中所示之複數脈衝輸出電路之移位暫存器的時序圖。若移位暫存器為掃瞄線驅動電路，圖26中期間61為垂直折回期間，及期間62為閘極選擇期間。

將參照圖27說明圖25A至25C及圖26中做為範例之使用複數n通道電晶體製造之驅動電路中，操作期間供應或停止供應電位與驅動電路部之每一佈線，以顯示靜態影像及移動影像之程序，或重寫應用於液晶元件之電壓的操作(以下亦稱為刷新操作)。請注意，圖27描繪在期間T1之前及之後，對接受供應之移位暫存器而言，用於供應高電源電位(VDD)之佈線、用於供應低電力供應電位(VSS)之佈線、用於供應起始脈衝(SP)之佈線、及用於供應第一至第四時脈信號(CK1至CK4)之佈線之電位的改變。

本實施例之液晶顯示裝置可於未持續操作驅動電路部下顯示靜態影像。因此，如圖27中所描繪，存在諸如高電源電位(VDD)、第一至第四時脈信號(CK1至CK4)及起始脈衝之控制信號供應予移位暫存器之期間，及控制信號未供應之期間。請注意，圖27中所描繪之期間T1相應於控制信號供應之期間，換言之，顯示移動影像之期間及執行刷新操作之期間。圖27中所描繪之期間T2相應於控制信號未供應之期間，換言之，顯示靜態影像之期間。

在圖27中，供應高電源電位(VDD)之期間不僅提供於期間T1中，亦提供於部分期間T2中。此外，在圖27中，供應第一至第四時脈信號(CK1至CK4)之期間係提供於開始供應高電源電位(VDD)與停止供應高電源電位(VDD)之間。

再者，如圖27中所描繪，可設定第一至第四時脈信號(CK1至CK4)，以便於期間T1展開前，在設定為高電位後，以固定頻率開始震盪，及於期間T1結束後，在設定為低電位後，停止震盪。

如上述，在本實施例之液晶顯示裝置中，諸如高電源電位(VDD)、第一至第四時脈信號(CK1至CK4)及起始脈衝之控制信號供應予移位暫存器，於期間T2中停止。接著，在控制信號供應停止之期間中，控制每一電晶體為開啟或關閉，且來自移位暫存器之脈衝信號亦停止輸出。因此，可減少移位暫存器之電力損耗，及藉由移位暫存器驅動之像素部之電力損耗。

請注意，因為存在所顯示之靜態影像品質可能惡化之可能性，所以上述刷新操作需規律地執行。在本實施例之液晶顯示裝置中，使用上述包括氧化物半導體之電晶體，做為用於控制應用於每一像素之液晶元件之電壓的開關元件。因此，關閉狀態電流可大幅減少，及可減少應用於每一像素之液晶元件之電壓的改變。換言之，當移位暫存器之操作停止期間因顯示靜態影像而長時，可抑制影像品質惡化。例如，當該期間長達3分鐘時，可保持顯示之靜態影像的品質。例如，若液晶顯示裝置其中重寫每秒執行60次，及液晶顯示裝置其中刷新操作於3分鐘中執行一次，兩相比較，電力損耗可減少為約1/10000。

請注意，高電源電位(VDD)之供應停止之電位設定為等於圖27中所描繪之低電源電位(VSS)。此外，高電源電位(VDD)之供應停止可將供應高電源電位之佈線的電位設定為浮動狀態。

請注意，當供應高電源電位(VDD)之佈線的電位增加時，意即電位於期間T1之前從低電源電位(VSS)增加至高電源電位(VDD)，較佳的是控制佈線之電位，以便平緩地改變。若佈線之電位改變的梯度陡峭，便存在電位改變可能成為雜訊，且移位暫存器可能輸出不規則脈衝之可能性。若移位暫存器係包括於閘極線驅動電路中，不規則脈衝便做為用於開啟電晶體之信號。因而，便存在應用於液晶元件之電壓可能藉由不規則脈衝而改變，且靜態影像之品質可能改變之可能性。因此，較佳的是如上述控制佈線之電位的改變。鑑於上述內容，圖27描繪範例，其中高電源電位(VDD)之信號上升較下降更平緩。尤其，在本實施例之液晶顯示裝置中，當靜態影像顯示於像素部中時，適當地執行針對移位暫存器之高電源電位(VDD)的供應停止及再供應。換言之，若用於供應高電源電位(VDD)之佈線的電位改變不利地以雜訊影響像素部，雜訊將直接導致顯示影像惡化。因此，重要的是控制本實施例之液晶顯示裝置，以避免佈線之電位改變(特別是電位增加)成為雜訊進入像素部。

此外，在本實施例中，當顯示靜態影像時，藉由操作驅動電路部以便停止供應予信號線或掃瞄線之信號輸出，可減少驅動電路部以及像素部之電力損耗。

請注意，本實施例可酌情與任一其他實施例相組合。

[範例1]

在本範例中，將說明顯示靜態影像時上述實施例中所說明及實際製造之液晶顯示裝置的影像信號保持特性之評估結果。

首先，圖28顯示所製造之液晶顯示裝置的顯示狀態照片。從圖28之液晶顯示裝置的照片，可見到實際製造之顯示靜態影像的液晶顯示裝置之狀態。

其次，有關像素部中所包括之複數像素的上側佈置圖，圖29中顯示從後側拍攝之形成於基板上的諸如薄膜電晶體之元件照片。

從圖29中所示之像素的照片，可見到提供矩形像素，及提供彼此呈直角之閘極線2901及信號線2902。亦可見到電容器線2903係提供於與閘極線2901平行之位置。在閘極線2901、電容器線2903及信號線2902彼此重疊之區域中，提供絕緣膜以減少寄生電容，並可觀察為圖29中之凸起。本範例中所說明之液晶顯示裝置為反射液晶顯示裝置，並觀察與紅色(R)濾色器重疊之反射電極2904R、與綠色(G)濾色器重疊之反射電極2904G、及與藍色(B)濾色器重疊之反射電極2904B。在圖29中，在藉由閘極線2901控制之區域中，In-Ga-Zn-O基非單晶膜為氧化物半導體，經提供做為透光半導體層，並形成薄膜電晶體。

圖30顯示依據上述實施例於顯示靜態影像時，圖29中所示每一像素之照度隨時間改變圖。

從圖30可見到若為圖29之像素的上側佈置，影像信號保持週期長約1分鐘。因此，於顯示靜態影像時，可藉由執行操作而規律供應相同影像信號(圖中為「刷新」)，以保持固定照度。結果，應用電壓至驅動電路部中所包括之電晶體之時間長度可大幅縮短。此外，可大幅放慢驅動電路隨時間之惡化，此產生諸如液晶顯示裝置之可靠性改進的有利效果。

本申請案係依據2009年10月16日向日本專利處提出申請之序號2009-238869日本專利申請案，及2009年12月8日向日本專利處提出申請之序號2009-279004日本專利申請案，其整個內容係以提及方式倂入本文。

100、201．．．像素

101、102．．．佈線

103、332、346、362、382、392．．．氧化物半導體層

104．．．電容器線

105．．．像素電極

106、310、350、360、380、390．．．薄膜電晶體

111、200、300、320、340、370．．．基板

112．．．基膜

113．．．閘極絕緣膜

114、316、356、366、386．．．氧化物絕緣層

121．．．絕緣層

202．．．像素部

203．．．掃瞄線驅動電路

204．．．信號線驅動電路

251、252、261、262．．．期間

302、322、342、372a、372b．．．閘極絕緣層

303、323、343、373．．．保護絕緣層

311、351、361、381、391．．．閘極電極層

313、363．．．通道形成區

314a、364a．．．高電阻源極區

314b、364b．．．高電阻汲極區

315a、355a、365a、385a．．．源極電極層

315b、355b、365b、385b．．．汲極電極層

330、345．．．氧化物半導體膜

331．．．島形氧化物半導體層

352．．．i型氧化物半導體層

圖1A至1C描繪液晶顯示裝置之俯視圖及截面圖。

圖2為液晶顯示裝置之區塊圖。

圖3A及3B描繪液晶顯示裝置之操作。

圖4A及4B描繪液晶顯示裝置之俯視圖及截面圖。

圖5A及5B描繪薄膜電晶體。

圖6A至6E描繪薄膜電晶體之製造方法。

圖7A及7B描繪薄膜電晶體。

圖8A至8E描繪薄膜電晶體。

圖9A及9B各描繪薄膜電晶體。

圖10A至10E描繪薄膜電晶體。

圖11A至11E描繪薄膜電晶體。

圖12A至12D描繪薄膜電晶體。

圖13A至13D描繪薄膜電晶體。

圖14描繪薄膜電晶體。

圖15A至15C描繪液晶面板。

圖16A至16C描繪電子裝置。

圖17A至17C描繪電子裝置。

圖18用於描繪電施例13。

圖19A及19B用於描繪實施例13。

圖20A及20B用於描繪實施例13。

圖21用於描繪實施例13。

圖22用於描繪電施例14。

圖23A及23B用於描繪實施例14。

圖24A及24B用於描繪實施例14。

圖25A至25C描繪移位暫存器之結構。

圖26為時序圖，用於描繪移位暫存器之操作。

圖27為時序圖，用於描繪移位暫存器之操作。

圖28用於描繪範例1之液晶顯示裝置。

圖29用於描繪範例1之液晶顯示裝置。

圖30用於描繪範例1之液晶顯示裝置。

251、252、261、262．．．期間

Claims (16)

1. 一種液晶顯示裝置之驅動方法，該液晶顯示裝置於顯示部中包含複數像素，用以於複數框週期中執行顯示，其中每一該複數框週期包括寫入週期及保持週期，其中在影像信號於該寫入週期中輸入至每一該複數像素之後，每一該複數像素中所包括之電晶體被關閉，且該影像信號於該保持週期中保持至少30秒，其中該電晶體包含包括氧化物半導體之半導體層，其中該氧化物半導體中氫之濃度，經二次離子質譜測量，為5×10¹⁹/cm³或更少，及其中該顯示部包括液晶顯示層，該液晶顯示層包含選自扭轉向列(TN)模式、平面方向切換(IPS)模式、邊緣場切換(FFS)模式、軸對稱排列微型格(ASM)模式、光學補償雙折射(OCB)模式、垂直調整(VA)模式及藍相中的任一者。
2. 如申請專利範圍第1項之液晶顯示裝置之驅動方法，其中該影像信號於該保持週期中保持1分鐘或更長，並短於10分鐘。
3. 如申請專利範圍第1項之液晶顯示裝置之驅動方法，其中該氧化物半導體具有少於1×10¹⁴/cm³之載子濃度。
4. 如申請專利範圍第3項之液晶顯示裝置之驅動方法，其中該電晶體之通道寬度的每微米關閉狀態電流為 1×10^-17A或更少。
5. 如申請專利範圍第1項之液晶顯示裝置之驅動方法，其中該液晶顯示裝置係包括於電子裝置中。
6. 一種液晶顯示裝置之驅動方法，該液晶顯示裝置於顯示部中包含複數像素並架構以於複數框週期中執行顯示，其中每一該複數框週期包括寫入週期及保持週期，其中在影像信號於該寫入週期中輸入至每一該複數像素之後，每一該複數像素中所包括之電晶體被關閉，且該影像信號於該保持週期中保持至少30秒，及其中該顯示部包括液晶顯示層，該液晶顯示層包含選自扭轉向列(TN)模式、平面方向切換(IPS)模式、邊緣場切換(FFS)模式、軸對稱排列微型格(ASM)模式、光學補償雙折射(OCB)模式、垂直調整(VA)模式及藍相中的任一者。
7. 如申請專利範圍第6項之液晶顯示裝置之驅動方法，其中該影像信號於該保持週期中保持1分鐘或更長，並短於10分鐘。
8. 如申請專利範圍第6項之液晶顯示裝置之驅動方法，其中該電晶體包含包括氧化物半導體之半導體層，且該氧化物半導體具有少於1×10¹⁴/cm³之載子濃度。
9. 如申請專利範圍第8項之液晶顯示裝置之驅動方法，其中該電晶體之通道寬度的每微米關閉狀態電流為1×10^-17A或更少。
10. 如申請專利範圍第6項之液晶顯示裝置之驅動方法，其中該液晶顯示裝置係包括於電子裝置中。
11. 一種液晶顯示裝置之驅動方法，該液晶顯示裝置於顯示部中包含複數像素並架構以於複數框週期中執行顯示，其中每一該複數框週期包括寫入週期及保持週期，其中在具有極性反轉複數次之電壓的影像信號於該寫入週期中輸入至每一該複數像素之後，每一該複數像素中所包括之電晶體被關閉，且該影像信號於該保持週期中保持至少30秒，及其中該顯示部包括液晶顯示層，該液晶顯示層包含選自扭轉向列(TN)模式、平面方向切換(IPS)模式、邊緣場切換(FFS)模式、軸對稱排列微型格(ASM)模式、光學補償雙折射(OCB)模式、垂直調整(VA)模式及藍相中的任一者。
12. 如申請專利範圍第11項之液晶顯示裝置之驅動方法，其中於該保持週期中保持於每一該複數像素之該影像信號之該電壓的極性，為於該寫入週期之結尾供應之該電壓的極性。
13. 如申請專利範圍第11項之液晶顯示裝置之驅動方法，其中該影像信號於該保持週期中保持1分鐘或更長，並短於10分鐘。
14. 如申請專利範圍第11項之液晶顯示裝置之驅動方法，其中該電晶體包含包括氧化物半導體之半導體層， 且該氧化物半導體具有少於1×10¹⁴/cm³之載子濃度。
15. 如申請專利範圍第14項之液晶顯示裝置之驅動方法，其中該電晶體之通道寬度的每微米關閉狀態電流為1×10^-17A或更少。
16. 一種電子裝置，包含如申請專利範圍第11項之液晶顯示裝置。