KR102365543B1 - 정보 단말 - Google Patents

정보 단말 Download PDF

Info

Publication number
KR102365543B1
KR102365543B1 KR1020170060639A KR20170060639A KR102365543B1 KR 102365543 B1 KR102365543 B1 KR 102365543B1 KR 1020170060639 A KR1020170060639 A KR 1020170060639A KR 20170060639 A KR20170060639 A KR 20170060639A KR 102365543 B1 KR102365543 B1 KR 102365543B1
Authority
KR
South Korea
Prior art keywords
transistor
wiring
light emitting
pixel
liquid crystal
Prior art date
Application number
KR1020170060639A
Other languages
English (en)
Other versions
KR20170140071A (ko
Inventor
유키 오카모토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20170140071A publication Critical patent/KR20170140071A/ko
Application granted granted Critical
Publication of KR102365543B1 publication Critical patent/KR102365543B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F40/00—Handling natural language data
    • G06F40/40—Processing or translation of natural language
    • G06F40/58—Use of machine translation, e.g. for multi-lingual retrieval, for server-side translation for client devices or for real-time translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H04B1/034—Portable transmitters
    • H04B1/0346—Hand-held transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/65—Arrangements characterised by transmission systems for broadcast
    • H04H20/76—Wired systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H04N7/173—Analogue secrecy systems; Analogue subscription systems with two-way working, e.g. subscriber sending a programme selection signal
    • H04N7/17345—Control of the passage of the selected programme
    • H04N7/17354—Control of the passage of the selected programme in an intermediate station common to a plurality of user terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/06—Terminal devices adapted for operation in multiple networks or having at least two operational modes, e.g. multi-mode terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/14—Systems for two-way working
    • H04N7/141—Systems for two-way working between two video terminals, e.g. videophone
    • H04N7/142—Constructional details of the terminal equipment, e.g. arrangements of the camera and the display
    • H04N2007/145—Handheld terminals

Abstract

본 발명은 소비전력이 작은 정보 단말을 제공한다.
액정 소자와, 발광 소자와, 제 1 트랜지스터와, 터치 센서를 갖는 정보 단말이다. 터치 센서는 포토다이오드와, 제 2 트랜지스터와, 제 3 트랜지스터를 갖는다. 제 1 트랜지스터는 발광 소자에 흐르는 전류를 제어하는 기능을 갖는다. 포토다이오드는 제 2 트랜지스터를 통하여 제 3 트랜지스터의 게이트에 전기적으로 접속된다. 제 1 트랜지스터의 게이트는 1개 이상의 트랜지스터를 통하여 제 3 트랜지스터의 게이트에 전기적으로 접속된다.

Description

정보 단말{INFORMATION TERMINAL}
본 발명의 일 형태는 정보 단말에 관한 것이다.
또한, 본 발명의 일 형태는 반도체 장치에 관한 것이다. 또한, 본 발명의 일 형태는 상술한 기술 분야에 한정되지 않는다. 본 명세서 등에 기재된 발명의 기술 분야는 물건, 방법, 또는 제작 방법에 관한 것이다. 또는, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.
또한, 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말한다. 표시 장치, 발광 장치, 기억 장치, 전기 광학 장치, 반도체 회로 및 전자 기기는 반도체 장치를 갖는 경우가 있다.
반사형 소자와 발광형 소자를 조합한 표시 장치가 제안되고 있다(특허문헌 1 참조). 밝은 환경에서는 반사형 소자, 어두운 환경에서는 발광형 소자를 사용함으로써, 외광 환경에 의존하지 않는 양호한 표시 품질을 가지며, 소비전력이 작은 표시 장치를 제공할 수 있다.
또한, 산화물 반도체 트랜지스터(Oxide Semiconductor 트랜지스터, 이하 OS 트랜지스터라고 부름)를 액정 디스플레이나 유기 EL(일렉트로루미네선스) 디스플레이 등의 표시 장치에 사용하는 기술이 주목받고 있다.
OS 트랜지스터는 오프 전류가 매우 작다. 이를 이용하여 정지 화상을 표시할 시의 리프레시 빈도를 적게 하여 액정 디스플레이나 유기 EL 디스플레이의 소비전력을 저감하는 기술이 기재되고 있다(특허문헌 2, 특허문헌 3 참조). 또한, 본 명세서에서 상술한 표시 장치의 소비전력을 줄이는 기술을 아이들링(idling) 스톱이라고 부른다.
또한, 특허문헌 4에는 OS 트랜지스터를 사용하여 액정 디스플레이와 광학식 터치 센서를 구성한 예가 기재되고 있다.
일본국 특개2003-157026호 공보 일본국 특개2011-141522호 공보 일본국 특개2011-141524호 공보 일본국 특개2011-210254호 공보
본 발명의 일 형태는 소비전력이 작은 정보 단말을 제공하는 것을 과제 중 하나로 한다. 또한, 본 발명의 일 형태는 시인성이 우수한 정보 단말을 제공하는 것을 과제 중 하나로 한다. 또한, 본 발명의 일 형태는 신규 정보 단말을 제공하는 것을 과제 중 하나로 한다. 또한, 본 발명의 일 형태는 신규 반도체 장치를 제공하는 것을 과제 중 하나로 한다.
또한, 복수의 과제의 기재는 서로의 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 상술한 과제 모두를 해결할 필요는 없다. 또한, 열기한 것 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이고, 이들 과제도 본 발명의 일 형태의 과제가 될 수 있다.
본 발명의 일 형태는 발광 소자와, 제 1 트랜지스터와, 터치 센서를 갖는 표시 패널을 갖는 정보 단말이다. 터치 센서는 포토다이오드와, 제 2 트랜지스터와, 제 3 트랜지스터를 갖는다. 제 1 트랜지스터는 발광 소자에 흐르는 전류를 제어하는 기능을 갖는다. 포토다이오드는 제 2 트랜지스터를 통하여 제 3 트랜지스터의 게이트에 전기적으로 접속된다. 제 1 트랜지스터의 게이트는 1개 이상의 트랜지스터를 통하여 제 3 트랜지스터의 게이트에 전기적으로 접속된다.
상기 형태에 있어서, 터치 센서는 사용자가 손으로 그려 입력한 정보를 판독하는 기능을 갖는다. 상술한 정보는 발광 소자에 의하여 표시되는 것이 바람직하다.
상기 형태에 있어서, 제 1 트랜지스터 내지 제 3 트랜지스터는 채널 형성 영역에 산화물 반도체를 갖는 것이 바람직하다.
본 발명의 일 형태는 액정 소자와, 발광 소자와, 제 1 트랜지스터와, 터치 센서를 갖는 정보 단말이다. 터치 센서는 포토다이오드와, 제 2 트랜지스터와, 제 3 트랜지스터를 갖는다. 제 1 트랜지스터는 발광 소자에 흐르는 전류를 제어하는 기능을 갖는다. 포토다이오드는 제 2 트랜지스터를 통하여 제 3 트랜지스터의 게이트에 전기적으로 접속된다. 제 1 트랜지스터의 게이트는 1개 이상의 트랜지스터를 통하여 제 3 트랜지스터의 게이트에 전기적으로 접속된다.
상기 형태에 있어서, 액정 소자는 화상을 표시하고, 터치 센서는 상술한 화상에 사용자가 손으로 그려 입력한 정보를 판독하는 기능을 갖는다. 상술한 정보는 발광 소자에 의하여 표시되는 것이 바람직하다.
상기 형태에 있어서, 액정 소자는 반사형 액정 소자인 것이 바람직하다.
상기 형태에 있어서, 제 1 트랜지스터 내지 제 3 트랜지스터는 채널 형성 영역에 산화물 반도체를 갖는 것이 바람직하다.
본 발명의 일 형태에 의하여 소비전력이 작은 정보 단말을 제공할 수 있다. 본 발명의 일 형태에 의하여 시인성이 우수한 정보 단말을 제공할 수 있다. 또한, 본 발명의 일 형태에 의하여 신규 정보 단말을 제공할 수 있다. 또한, 본 발명의 일 형태에 의하여 신규 반도체 장치를 제공할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 이들 효과 모두를 가질 필요는 없다. 또한, 상술한 것 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 상술한 것 외의 효과가 추출될 수 있다.
도 1은 정보 단말의 형태 및 사용예를 도시한 도면.
도 2의 (A)는 표시 패널의 구성예를 도시한 상면도, (B)는 화소의 구성예를 도시한 블록도.
도 3은 화소의 구성예를 나타낸 회로도.
도 4는 화소 어레이의 구성예를 나타낸 블록도.
도 5는 화소 어레이와 그 주변 회로를 나타낸 블록도.
도 6은 정보 단말의 동작예를 나타낸 타이밍 차트.
도 7은 정보 단말의 동작예를 나타낸 타이밍 차트.
도 8은 화소의 구성예를 나타낸 회로도.
도 9는 표시 패널의 구성예를 도시한 단면도.
도 10은 정보 단말의 모듈의 예를 도시한 도면.
도 11은 정보 단말의 형태 및 사용예를 도시한 도면.
도 12는 화소의 구성예를 나타낸 회로도.
이하, 실시형태에 대하여 도면을 참조하면서 설명한다. 단, 실시형태는 많은 상이한 형태로 실시할 수 있으며, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하의 실시형태의 기재 내용으로 한정하여 해석되는 것은 아니다.
또한, 도면에서 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 반드시 그 스케일에 한정되는 것은 아니다. 또한 도면은 이상적인 예를 모식적으로 나타낸 것이고, 도면에 나타내는 형상 또는 값 등에 한정되지 않는다.
또한, 본 명세서 중에서, 고전원 전압을 H레벨(또는 VDD), 저전원 전압을 L레벨(또는 GND 전위)이라고 부르는 경우가 있다.
또한, 본 명세서는 이하의 실시형태를 적절히 조합할 수 있다. 또한, 하나의 실시형태에 복수의 구성예가 기재되는 경우에는, 구성예를 서로 적절히 조합할 수 있다.
(실시형태 1)
본 실시형태는 본 발명의 일 형태인 정보 단말에 대하여 설명한다.
<<정보 단말(10)>>
도 1은 정보 단말(10)의 형태 및 사용예를 도시한 것이다. 정보 단말(10)은 표시 영역(16)을 갖는다.
표시 영역(16)은 화상이나 문자 등의 정보를 표시하는 기능을 갖는다. 또한, 표시 영역(16)은 터치 센서를 갖는다. 정보 단말(10)의 사용자는, 손가락이나 스타일러스 등을 사용하여, 문자, 선, 또는 도형 등의 정보를 입력할 수 있다. 사용자가 손으로 그려 입력한 정보는 표시 영역(16)에 제공된 터치 센서로 판독되고 표시 영역(16)에서 표시된다.
도 1은 표시 영역(16)에서 표시된 문자에 사용자가 마커를 기입하여 특정된 문자를 강조 또는 삭제하는 예를 도시한 것이다. 도 1에는 마커의 예로서 하선(21), 도형(22), 하이라이트(23), 하이라이트(24), 취소선(25)이 도시되었다. 하이라이트(23)는 종이에 쓰여진 문자를 형광 펜으로 덧쓴 경우와 같은 역할을 한다. 또한, 하이라이트(24)는 덧쓰이는 문자의 색을 바꿀 수 있다.
상기 마커의 색은 사용자가 자유롭게 선택할 수 있다.
다음에, 정보 단말(10)을 구성하는 모듈의 예에 대하여, 도 10을 참조하여 설명한다.
도 10에 도시된 정보 단말(10)은 상부 커버(801)와 하부 커버(802) 사이에 FPC(372)에 접속된 표시 패널(30), 프레임(809), 프린트 기판(810), 배터리(811)를 갖는다. 상부 커버(801) 및 하부 커버(802)는 표시 패널(30)의 사이즈에 맞춰서 형상이나 치수를 적절히 변경할 수 있다.
도 2의 (A)는 정보 단말(10)이 갖는 표시 패널(30)의 구성예를 도시한 상면도이다. 표시 패널(30)은 화소 어레이(12), FPC(372), 게이트 드라이버(14), 및 소스 드라이버(15)를 갖는다. 화소 어레이(12)는 매트릭스 형태로 배치된 화소(11)로 구성되어 있다.
도 2의 (B)가 화소(11)의 구성예를 나타낸 블록도이다. 화소(11)는 검지 화소(150), 표시 화소(110), 및 표시 화소(130)를 갖는다. 표시 화소(110) 및 표시 화소(130)는 정보 단말(10)의 표시부로서의 기능을 갖는다. 검지 화소(150)는 정보 단말(10)의 터치 센서로서의 기능을 갖는다.
검지 화소(150)는 포토다이오드(190)를 갖고, 광학식 터치 센서로서의 기능을 갖는다. 검지 화소(150)는 포토다이오드(190)에 조사되는 광의 강도를 검출하여 손가락이나 스타일러스 등의 물체의 근접 또는 접촉을 검지한다.
표시 화소(110)는 발광 소자(170)를 갖는다. 발광 소자(170)는 유기 EL 소자, 무기 EL 소자, 발광 다이오드 또는 QLED(Quantum-dot Light Emitting Diode) 등을 사용할 수 있다. 특히, 유기 EL 소자는 저소비전력이며 대면적의 표시 소자를 제공할 수 있기 때문에 바람직하다. 또한, 아래에서 발광 소자(170)는 유기 EL 소자로서 설명한다.
표시 화소(130)는 액정 소자(180)를 갖는다. 액정 소자(180)는 반사형 액정 소자를 사용하는 것이 바람직하다. 반사형 액정 소자를 사용함으로써 소비전력을 저감할 수 있다. 또는, 외광이 밝은 환경하에서, 높은 콘트라스트로 화상을 양호하게 표시할 수 있다. 액정 소자(180) 대신에 셔터 방식의 MEMS(Micro Electro Mechanical Systems) 소자, 광간섭 방식의 MEMS 소자, 마이크로 캡슐 방식, 전기 영동 방식, 일렉트로 웨팅 방식, 전자분류체(電子粉流體, Electronic Liquid Powder(등록 상표)) 등, 외광의 반사를 이용하여 화상을 표시하는 표시 소자를 사용하여도 좋다. 또한, 아래에서, 액정 소자(180)는 반사형 액정 소자로서 설명한다.
또한, 아래에서, 정보 단말(10)은 외광이 충분히 밝은 환경하에서 사용되고, 정보 단말(10)의 사용자는 반사형 액정 소자에 의한 표시를 인식할 수 있는 것을 전제로 설명한다.
예를 들어, 정보 단말(10)을 교과서로서 사용하는 경우, 교과서의 문자나 화상은 표시 화소(130)에 의하여 표시되는 것이 바람직하다. 도 1의 예를 다시 생각한 경우, 표시 영역(16)에 표시되는 문자는 표시 화소(130)로 표시되는 것이 바람직하다. 표시 화소(130)에 반사형 액정 소자를 사용하면, 정보 단말(10)의 사용자는 종이 매체의 교과서를 읽을 때와 같은 체험을 하고, 장시간 계속 사용하여도 쉽게 피곤해지지 않는다. 또한, 반사형 액정 소자는 소비전력이 작기 때문에 정보 단말(10)은 장시간 사용하여도 배터리의 소비가 작다.
예를 들어, 정보 단말(10)을 교과서로서 사용하는 경우, 사용자가 교과서에 기입한 마커 등은 검지 화소(150)로 검지되고, 표시 화소(110)로 표시되는 것이 바람직하다. 도 1의 예로 생각한 경우, 하선(21), 도형(22), 하이라이트(23), 하이라이트(24), 및 취소선(25) 등의 마커는 표시 화소(110)에 의하여 표시되는 것이 바람직하다. 표시 화소(110)에 유기 EL 소자를 사용하면, 표시 화소(110)는 유기 EL 소자가 발광하는 영역만 전력을 소비한다. 도 1에서, 마커가 표시되는 면적은 표시 영역 전체에 대하여 작다. 상술한 마커의 영역만을 발광시키고 그 외의 영역을 모두 비발광으로 함으로써 정보 단말(10)은 소비전력을 크게 저감시킬 수 있다.
또한, 상기 마커는 발광 소자에 의하여 표시되기 때문에 반사형 액정 소자에 의하여 표시되는 문자에 비하여 구별하기 쉽다. 그 결과, 정보 단말(10)은 마커가 뚜렷하게 눈에 띄는, 시인성이 우수한 정보 단말이 된다.
정보 단말(10)은 사용 환경에 따라 표시 영역의 배경색이나 문자의 색을 바꿀 수 있다. 도 1은 백색의 배경색에 흑색의 문자를 표시한 예이지만, 이 경우, 외광이 지나치게 밝으면 발광 소자로 표시되어 있는 마커의 시인성이 저하되는 경우가 있다. 그 경우는, 배경색을 흑색으로 하고, 문자를 백색으로 하면 된다(도 11 참조). 이와 같이, 배경색을 흑색으로 함으로써 외광이 밝은 환경에서도 마커의 시인성을 향상시킬 수 있다.
액정 소자(180)에 투과형 액정 소자를 사용한 경우, 포토다이오드(190)가 백 라이트의 광을 검지하여 검지 화소(150)의 센싱이 정상적으로 수행되지 않는 경우가 있다. 액정 소자(180)에 반사형 액정 소자를 사용함으로써, 포토다이오드(190)는 백 라이트의 영향을 받지 않고, 검지 화소(150)는 높은 정밀도로 센싱을 수행할 수 있다.
표시 화소(130) 및 표시 화소(110)에는 채널 형성 영역에 산화물 반도체를 갖는 트랜지스터(OS 트랜지스터)를 사용하는 것이 바람직하다. 표시 화소(130) 및 표시 화소(110)에 OS 트랜지스터를 사용함으로써 상술한 아이들링 스톱이 가능해져 정보 단말(10)의 소비전력을 억제할 수 있다.
화소(11)의 점유 면적은 터치를 행하는 손가락이나 스타일러스에 비하여 충분히 작은 것이 바람직하다. 정보 단말(10)은 화소(11)마다 검지 화소(150)가 제공되기 때문에 인접하는 검지 화소(150)끼리의 간격이 좁다. 그러므로, 검지 화소(150)의 정밀도가 높고, 선단이 가는 스타일러스라도 입력이 가능하다.
<<화소(11)>>
다음에 화소(11)의 회로 구성예에 대하여 도 3의 회로도를 참조하여 설명한다.
<표시 화소(130)>
도 3에서 표시 화소(130)는 트랜지스터(M1)와, 용량 소자(C1)와, 액정 소자(180)를 갖는다. 또한, 액정 소자(180)의 제 1 단자를 노드(FD1)라고 부른다.
트랜지스터(M1)는 스위치로서의 기능을 갖고, 배선(SL)과 노드(FD1)의 도통 상태를 제어하는 기능을 갖는다. 배선(GL_L)에 공급되는 전위에 따라, 트랜지스터(M1)의 온/오프가 제어된다. 액정 소자(180)의 제 2 단자는 배선(TCOM)에 전기적으로 접속된다. 배선(TCOM)은 어느 일정한 전위가 공급된다.
용량 소자(C1)는 노드(FD1)에 기록된 전하를 유지하는 기능을 갖는다.
배선(SL)은 신호선으로서의 기능을 갖는다. 배선(GL_L)은 주사선으로서의 기능을 갖는다.
트랜지스터(M1)가 온이 되면, 배선(SL)으로부터 노드(FD1)로 비디오 데이터(아날로그 데이터)가 기록된다. 노드(FD1)에 기록된 전하에 따라 액정의 배향이 변화되고, 액정 소자(180)의 광의 투과율이 변화된다.
<표시 화소(110)>
도 3에서, 표시 화소(110)는 트랜지스터(M2)와, 트랜지스터(M3)와, 트랜지스터(M4)와, 트랜지스터(M5)와, 트랜지스터(M10)와, 용량 소자(C2)와, 발광 소자(170)를 갖는다. 또한, 트랜지스터(M3)의 게이트를 노드(FD2)라고 부른다.
트랜지스터(M2) 및 트랜지스터(M4)는 스위치로서의 기능을 갖는다. 트랜지스터(M2)는 배선(SL)과 노드(FD2)의 도통 상태를 제어하는 기능을 갖는다. 배선(GL_E)에 공급되는 전위에 따라 트랜지스터(M2)의 온/오프가 제어된다. 트랜지스터(M4)는 배선(VRES)과 노드(FD2)의 도통 상태를 제어하는 기능을 갖는다. 배선(RES)에 공급되는 전위에 따라 트랜지스터(M4)의 온/오프가 제어된다. 트랜지스터(M3)의 소스 및 드레인 중 한쪽은 배선(ANO)에 전기적으로 접속되고, 트랜지스터(M3)의 소스 및 드레인 중 다른 쪽은 발광 소자(170)의 제 1 단자에 전기적으로 접속된다. 발광 소자(170)의 제 2 단자는 배선(CATH)에 전기적으로 접속된다.
용량 소자(C2)는 노드(FD2)에 기록된 전하를 유지하는 기능을 갖는다.
배선(RES)은 노드(FD2)를 초기화시키는 리셋 신호가 공급된다. 트랜지스터(M4)가 온이 되면, 노드(FD2)가 초기화된다.
트랜지스터(M3)는 발광 소자(170)의 구동 트랜지스터이고, 노드(FD2)의 전위에 따라, 발광 소자(170)에 흐르는 전류를 제어하는 기능을 갖는다.
배선(ANO)은 양극으로서의 기능을 갖고, 배선(CATH)은 음극으로서의 기능을 갖는다. 배선(ANO)은 배선(CATH)보다 고전위가 공급되는 것이 바람직하다.
배선(SL)은 신호선으로서의 기능을 갖고, 배선(GL_E)은 주사선으로서의 기능을 갖는다.
트랜지스터(M2)가 온이 되면, 배선(SL)으로부터 노드(FD2)로 비디오 데이터(아날로그 데이터)가 기록된다. 트랜지스터(M3)는, 노드(FD2)의 전위에 따라 드레인 전류를 흘린다. 발광 소자(170)는 상기 드레인 전류에 따라 발광한다.
또한, 도 3은 표시 화소(130)의 신호선과 표시 화소(110)의 신호선을 공통의 신호선(배선(SL))으로 하였지만, 표시 화소(130)와 표시 화소(110)는 각각 상이한 신호선에 접속되어 있어도 좋다. 예를 들어, 표시 화소(130)의 신호선으로서 배선(SL_L)을 제공하고, 표시 화소(110)의 신호선으로서 배선(SL_E)을 제공하여도 좋다(도 12 참조). 이와 같이 함으로써, 표시 화소(130)와 표시 화소(110)를 각각 독립적으로 구동할 수 있다.
<검지 화소(150)>
도 3의 검지 화소(150)는, 트랜지스터(M6)와, 트랜지스터(M7)와, 트랜지스터(M8)와, 트랜지스터(M9)와, 용량 소자(C3)와, 포토다이오드(190)를 갖는다. 또한, 트랜지스터(M7)의 게이트를 노드(FD3)라고 부른다.
트랜지스터(M6), 트랜지스터(M8), 및 트랜지스터(M9)는 스위치로서의 기능을 갖는다. 트랜지스터(M6)는 포토다이오드(190)의 제 1 단자와 노드(FD3)의 도통 상태를 제어하는 기능을 갖는다. 트랜지스터(M6)는 배선(TX)에 공급되는 전위에 의하여 온/오프가 제어된다. 트랜지스터(M8)는 트랜지스터(M7)의 소스 및 드레인 중 한쪽과 배선(POUT)의 도통 상태를 제어하는 기능을 갖는다. 트랜지스터(M8)는 배선(SE)에 공급되는 전위에 의하여 온/오프가 제어된다. 트랜지스터(M9)는 배선(VRS)과 노드(FD3)의 도통 상태를 제어하는 기능을 갖는다. 트랜지스터(M9)는 배선(RS)에 공급되는 전위에 의하여 온/오프가 제어된다. 포토다이오드(190)의 제 2 단자는 배선(VPD)에 전기적으로 접속된다. 트랜지스터(M7)의 소스 및 드레인 중 다른 쪽은 배선(PC1)에 전기적으로 접속된다.
용량 소자(C3)는 노드(FD3)의 전위를 유지하는 기능을 갖는다.
포토다이오드(190)는 조사되는 광의 양에 따라 광 전류를 흘리는 기능을 갖는다. 트랜지스터(M6)가 온의 경우, 포토다이오드(190)를 흐르는 광 전류에 따라, 노드(FD3)의 전위가 변화된다.
트랜지스터(M7)는, 노드(FD3)에 공급된 데이터를 증폭하는 기능을 갖는다. 트랜지스터(M7)는 노드(FD3)의 전위에 따라 드레인 전류가 결정된다(채널의 저항값이 결정된다).
배선(SE)은 주사선으로서의 기능을 갖고, 배선(POUT)은 신호선으로서의 기능을 갖는다. 트랜지스터(M8)가 온이 되면, 배선(PC1)과 배선(POUT) 사이에 전류가 흘러, 배선(POUT)의 전위가 변화된다. 즉, 배선(POUT)의 전위는 노드(FD3)의 전위에 따라 변화된다.
배선(VRS)은 전원선으로서의 기능을 갖고, 고전원 전위 및 저전원 전위 중 한쪽이 공급된다. 마찬가지로, 배선(VPD)은 전원선으로서의 기능을 갖고, 고전원 전위 및 저전원 전위 중 다른 쪽이 공급된다.
배선(RS)은 노드(FD3)를 초기화하는 리셋 신호가 공급된다. 트랜지스터(M9)가 온이 되면, 노드(FD3)가 초기화된다.
다음에, 포토다이오드(190)와 그 주변의 트랜지스터의 동작에 대하여 설명한다. 또한, 아래에서, 배선(VRS)에는 고전원 전위(H레벨)가 공급되고, 배선(VPD)에는 저전원 전위(L레벨)가 공급되는 것으로 하여 설명한다.
우선, 트랜지스터(M9)를 온으로 하여, 초기화 동작을 수행한다. 노드(FD3)에 H레벨의 전위가 기록된다.
다음에, 트랜지스터(M6)를 온으로 한다. 이때, 포토다이오드(190)에 광이 조사되면, 조사되는 광의 양에 따라 광 전류가 발생한다. 광 전류는 노드(FD3)로부터 트랜지스터(M6) 및 포토다이오드(190)를 통하여 배선(VPD)으로 흐른다. 노드(FD3)의 전위는, 광 전류의 양에 따라 저하된다.
다음에, 트랜지스터(M6)를 오프로 하고, 노드(FD3)의 전위 저하를 멈춘다. 마지막에는 노드(FD3)의 전위는 H레벨(배선(VRS)의 전위)과 L레벨(배선(VPD)의 전위) 사이의 전위를 나타낸다.
예를 들어, 검지 화소(150)에 손가락이나 스타일러스가 터치하는 경우, 포토다이오드(190)는 광이 차폐된 상태에 있다. 이와 같은 상태로 포토다이오드(190)의 광 전류는 흐르지 않기 때문에, 상술한 노드(FD3)의 전위 저하는 발생하지 않고, 노드(FD3)의 전위는 H레벨로 유지된다.
도 3에 있어서, 검지 화소(150)의 노드(FD3)는 표시 화소(110)의 노드(FD2)와, 트랜지스터(M5) 및 트랜지스터(M10)를 통하여 전기적으로 접속된다.
트랜지스터(M5)는 스위치로서의 기능을 갖는다. 트랜지스터(M5)는 노드(FD3)와 노드(FD2)의 도통 상태를 제어하는 기능을 갖는다. 배선(SENS)에 공급되는 전위에 의하여, 트랜지스터(M5)의 온/오프가 제어된다.
트랜지스터(M10)는 다이오드로서의 기능을 갖고, 노드(FD2)에 기록된 전하가 노드(FD3)로 누출되는 것을 방지한다.
트랜지스터(M5)가 온이 되면, 노드(FD3)와 노드(FD2)가 도통 상태가 된다. 이때, 노드(FD3)가 H레벨의 전위를 갖고 있으면, 노드(FD2)도 H레벨이 되어 트랜지스터(M3)가 온이 된다. 그 결과, 발광 소자(170)가 발광한다. 즉, 정보 단말(10)은 검지 화소(150)가 센싱한 정보를, 특수한 외부 회로를 경유하지 않고, 표시 화소(110)에 전달할 수 있다. 특수한 외부 회로가 필요하지 않기 때문에 정보 단말(10)은 회로 구성을 단순하게 할 수 있다.
트랜지스터(M1) 내지 트랜지스터(M10)는 오프 상태에서 소스와 드레인 사이를 흐르는 전류(오프 전류)가 작은 트랜지스터를 사용하는 것이 적합하다. 여기에서 오프 전류가 작다는 것은 소스와 드레인 사이의 전압을 1.8V로 하고, 채널 폭 1μm당 정규화된 오프 전류가 실온에서 1×10-20A 이하, 85℃에서 1×10-18A 이하, 또는 125℃에서 1×10-16A 이하인 것을 말한다. 이와 같이 오프 전류가 낮은 트랜지스터로서는, OS 트랜지스터를 들 수 있다.
트랜지스터(M1) 내지 트랜지스터(M10)로서 OS 트랜지스터를 사용함으로써, 표시 화소(110) 및 표시 화소(130)는, 상술한 아이들링 스톱을 수행할 수 있다. 그 결과, 소비전력이 작은 정보 단말(10)을 제공할 수 있다. 또한, 검지 화소(150)는, 노드(FD3)로부터 트랜지스터를 통하여 흐르는 누설 전류를 저감할 수 있기 때문에 센싱의 정밀도를 향상시킬 수 있다.
상기 OS 트랜지스터에 사용할 수 있는 산화물 반도체는, In-Ga 산화물, In-Zn 산화물, In-M-Zn 산화물(M은 Ti, Ga, Y, Zr, La, Ce, Nd, Sn 또는 Hf) 등을 들 수 있다. 또한, 상기 산화물 반도체는, In을 포함하는 산화물에 한정되지 않는다. 예를 들어, Zn 산화물, Zn-Sn 산화물, Ga-Sn 산화물이라도 상관없다.
또한, 상기 OS 트랜지스터는, 그 채널 형성 영역에 CAC(Cloud-Aligned Composite)-OS를 갖는 것이 바람직하다. CAC-OS를 갖는 OS 트랜지스터는 온 전류가 크고, 신뢰성이 높다. 또한, CAC-OS의 자세한 사항은 후술하는 실시형태 2에서 설명한다.
<<화소 어레이(12)>>
도 4는 화소 어레이(12)를 나타낸 블록도이다. 도 4의 화소 어레이(12)는 m행 n열(m은 2 이상의 정수(整數), n은 3 이상의 정수이며 3의 배수(倍數))의 매트릭스 형태로 배치된 화소(11)를 갖는다.
세로로 배열된 화소(11[1, j]) 내지 화소(11[m, j])(j는 3 이상 n 이하의 정수이며 3의 배수)는 배선(SL[j]) 및 배선(POUT[j])을 공유한다. 마찬가지로, 세로로 배열된 화소(11[1, j-1]) 내지 화소(11[m, j-1])는 배선(SL[j-1]) 및 배선(POUT[j-1])을 공유한다. 마찬가지로, 세로로 배열된 화소(11[1, j-2]) 내지 화소(11[m, j-2])는 배선(SL[j-2]) 및 배선(POUT[j-2])을 공유한다.
가로로 배열된 화소(11[i, 1]) 내지 화소(11[i, n])(i는 1 이상 m 이하의 정수)는 배선(SE[i]), 배선(GL_L[i]), 및 배선(GL_E[i])을 공유한다.
화소(11[1, j-2]) 내지 화소(11[m, j-2])는 적색을 표시하는 기능을 갖고(도면 중 [R]이라고 표시), 배선(SENS[R])에 전기적으로 접속된다.
화소(11[1, j-1]) 내지 화소(11[m, j-1])는 녹색을 표시하는 기능을 갖고(도면 중 [G]라고 표시), 배선(SENS[G])에 전기적으로 접속된다.
화소(11[1, j]) 내지 화소(11[m, j])는 청색을 표시하는 기능을 갖고(도면 중[B]라고 표시), 배선(SENS[B])에 전기적으로 접속된다.
상술한 바와 같이 배선(SENS)은 RGB의 3종류가 존재하고, 각각의 배선은 독립적으로 신호를 공급할 수 있다.
<<주변 회로>>
다음에, 화소 어레이(12)와 그 주변 회로에 대하여 도 5를 참조하여 설명한다.
도 5는 소스 드라이버(15)와, 화소 어레이(12)와, 멀티플렉서(161)와, A/D 컨버터(162)와, 논리 회로(163)와, 메모리(164)와, 프레임 메모리(165)와, 호스트(166)를 나타낸 것이다.
멀티플렉서(161)는, 배선(POUT[1]) 내지 배선(POUT[n]) 중에서 1개의 배선을 선택하여, 배선(OUT)에 신호를 출력하는 기능을 갖는다.
멀티플렉서(161)는 트랜지스터(M11[1]) 내지 트랜지스터(M11[n])와, 트랜지스터(M12)를 갖는다. 배선(SEC)에 선택 신호가 입력되면 트랜지스터(M11[1]) 내지 트랜지스터(M11[n]) 중 어느 하나가 선택되고, 온이 된다. 그리고 배선(OUT)에 신호가 출력된다.
트랜지스터(M12)의 게이트에는 배선(BIAS)이 접속되어 있으며, 배선(BIAS)의 전위에 따라 트랜지스터(M12)의 드레인 전류는 변화된다. 트랜지스터(M12)는 전류원으로서의 기능을 갖고, 각각의 화소(11)에서의 트랜지스터(M7)와의 저항 분할로, 배선(OUT)에 출력되는 전위가 결정된다.
배선(OUT)에 출력된 신호는 A/D 컨버터(162)를 통하여 디지털 신호로 변환된다.
논리 회로(163)는 A/D 컨버터(162)로부터 출력된 신호에 의거하여 검지 화소(150)의 터치의 유무를 검출하는 기능을 갖는다. 논리 회로(163)는 터치를 검출하면, 배선(SENS)에 신호를 출력한다. 구체적으로는, 배선(SENS)에 H레벨의 전위를 공급하여, 화소(11)에서의 트랜지스터(M5)를 온으로 한다. 트랜지스터(M5)가 온이 되면, 노드(FD3)와 노드(FD2)가 도통한다.
논리 회로(163)는 화소(11[R], [G], [B]) 중 특정된 화소에서의 배선(SENS)에 H레벨의 전위를 공급하는 기능을 갖는다. 예를 들어, 정보 단말(10)의 사용자가 적색으로 마커를 그리는 것을 원하는 경우, 사용자는 신호(ColorSET)로서 적색을 설정한다. 신호(ColorSET)를 받고 논리 회로(163)는 배선(SENS[R])에 H레벨의 전위를 공급한다. 배선(SENS[R])에 의하여, 화소(11[R])의 트랜지스터(M5)가 온이 되고, 노드(FD3)와 노드(FD2)가 도통하고, 화소(11[R])의 발광 소자(170)가 적색을 발광한다. 그 결과, 정보 단말(10)의 사용자는 원하는 색으로 마커를 그릴 수 있다.
또한, A/D 컨버터(162)의 출력 결과를 메모리(164)에 저장해 둘 수 있다. 이와 같이 함으로써, 마커 등, 정보 단말(10)에 입력한 화상의 이력을 기억해 둘 수 있다. 메모리(164)에 저장된 화상 데이터는 프레임 메모리(165)에서 호스트(166)로부터 공급된 화상 데이터와 합성되고, 소스 드라이버(15)를 경유하여 화소 어레이(12)로 표시된다.
<<타이밍 차트>>
다음에 정보 단말(10)의 동작의 자세한 사항에 대하여 도 6의 타이밍 차트를 참조하여 설명한다. 또한, 도 6의 타이밍 차트는 화소(11[i, j])의 검지 화소(150)가 터치를 검출하여 화소(11[i, j])의 표시 화소(110)에 터치의 결과가 표시되는 예를 나타낸 것이다. 도 6에 있어서, 동작의 타이밍을 나타내기 위하여 시각(T0) 내지 시각(T5)를 부여하였다.
배선(PC1) 및 배선(PC2)에는 각각 일정한 전위가 공급된다. 또한, 배선(PC2)은 배선(PC1)보다 고전위가 공급되는 것이 바람직하다.
우선, 시각(T0)에 있어서, 배선(RS)의 전위가 H레벨이 되고, 노드(FD3)의 전위는 H레벨로 초기화된다. 동시에, 배선(RES)의 전위도 H레벨이 되고, 노드(FD2)의 전위는 L레벨로 초기화된다.
시각(T1)에 있어서, 배선(TX)의 전위가 H레벨이 됨으로써 트랜지스터(M6)가 온이 되고, 포토다이오드(190)의 수광량에 따라, 노드(FD3)의 전위가 변동된다. 여기에서는, 화소(11[i, j])가 터치된 경우를 상정하기 때문에, 노드(FD3[i, j])의 전위는 H레벨인 채이고, 노드(FD3[i, j-1]) 및 노드(FD3[i, j-2]) 등, 그 외의 화소의 노드(FD3)의 전위는 시간과 함께 저하된다.
시각(T2)에 있어서, 배선(TX)의 전위가 L레벨이 됨으로써, 노광 기간이 종료되고, 노드(FD3[i, j-1]) 및 노드(FD3[i, j-2])의 전위 저하는 멈춘다. 노드(FD3[i, j-1]) 및 노드(FD3[i, j-2])는 L레벨의 전위가 된다.
시각(T2)과 시각(T3) 사이에 배선(SE[i])에 H레벨의 전위가 공급되고, 대응하는 화소(11)의 트랜지스터(M8)는 온이 된다. 배선(POUT[j]), 배선(POUT[j-1]), 배선(POUT[j-2])의 전위는 각각 대응하는 노드(FD3)의 전위가 된다.
시각(T3)과 시각(T4) 사이에 배선(SEC[j]), 배선(SEC[j-1]), 배선(SEC[j-2])이 순차적으로 H레벨이 되고, 배선(POUT[j]), 배선(POUT[j-1]), 배선(POUT[j-2])의 전위가 배선(OUT)으로부터 순차적으로 출력된다. 배선(OUT)으로부터 출력된 아날로그 신호는 A/D 컨버터(162)를 통하여 디지털 신호로 변환된다. 논리 회로(163)는 이들 디지털 신호를 받아 터치의 유무를 판정한다.
시각(T5)에 있어서, 논리 회로(163)는 신호(ColorSET)로 지정된 색(여기에서는 청색[B]으로 함)에 대응하는 배선(SENS[B])에 H레벨의 전위를 공급한다. 배선(SENS[B])의 전위가 H레벨이 됨으로써 화소(11) 중, B에 대응하는 화소의 트랜지스터(M5)는 온이 된다.
화소(11[i, j])는 B에 대응하는 화소이고, 노드(FD3[i, j])의 전위는 H레벨이기 때문에 노드(FD2[i, j])의 전위도 H레벨이 된다. 노드(FD2[i, j])의 전위가 H레벨이 됨으로써, 화소(11[i, j])에서의 트랜지스터(M3)는 온이 되고, 발광 소자(170)에 전류가 흘러, 화소(11[i, j])의 발광 소자(170)는 발광한다.
또한, 신호(ColorSET)로 예를 들어 적색[R] 등, 다른 색이 선택되어 있는 경우, [R]에 대응하는 화소(11[i, j-2])는 터치를 검출하지 않기 때문에 적색을 표시할 수 없지만, 예를 들어 화소(11[i, j+1]) 등, 다른 [R]에 대응하는 화소가 터치를 검출하기 때문에, 정보 단말(10)은 터치하는 영역의 [R]에 대응하는 화소에 있어서, 문제없이 적색을 표시할 수 있다.
상술한 바와 같이 하여, 정보 단말(10)의 사용자는 액정 소자(180)가 표시를 수행하는 중에도, 발광 소자(170)를 발광시켜, 마커나 밑줄 등의 선을 그을 수 있다.
또한, 노드(FD3[i, j])의 데이터를 노드(FD2[i, j])로 전송하기 위하여 용량 소자(C3)의 용량값은 용량 소자(C2)의 용량값보다 큰 것이 바람직하다.
또한, 상술한 바와 같은 용량값의 설정은 도 7과 같은 구동 방법으로 회피할 수 있다. 도 7에 나타낸 타이밍 차트는, 배선(SENS[B])의 전위가 H레벨이 되는 타이밍으로 배선(TX)을 다시 H레벨로 하는(다음의 노광을 시작하는) 점에서, 도 6의 타이밍 차트와 다르다. 도 7의 구동 방법을 수행함으로써, 노광 기간에 있어서, 노드(FD2[i, j])에도 직접 데이터를 기록할 수 있다.
<<그 외의 화소 구성예>>
검지 화소(150)는 스타일러스 등의 근접 또는 접촉을 검지할 수 있으면 되기 때문에 표시 화소(130) 또는 표시 화소(110)만큼 높은 정밀도가 요구되지 않는다. 그러므로, 1개의 검지 화소(150)에 대하여 복수의 표시 화소(110)를 할당하여도 좋다. 그 일례를 도 8에 나타내었다.
도 8은 표시 화소(130)와, 검지 화소(150)와, 표시 화소(110R)와, 표시 화소(110G)와, 표시 화소(110B)를 나타낸 것이다. 표시 화소(110R)는 적색을 발광하는 발광 소자(170R)를 포함하고, 표시 화소(110G)는 녹색을 발광하는 발광 소자(170G)를 포함하고, 표시 화소(110B)는 청색을 발광하는 발광 소자(170B)를 포함한다. 검지 화소(150)의 노드(FD3)는 표시 화소(110R)의 노드(FD2), 표시 화소(110G)의 노드(FD2) 및 표시 화소(110B)의 노드(FD2)에 전기적으로 접속되어 있다.
이와 같이, 1개의 검지 화소(150)에 대하여 복수의 표시 화소(110)를 할당함으로써 정보 단말(10)에서 검지 화소(150)가 차지하는 면적을 삭감하고, 그 삭감한 면적을 표시 화소(130) 또는 표시 화소(110)에 할당할 수 있다. 그 결과, 더 고정세(高精細)이고 시인성이 우수한 정보 단말을 제공할 수 있다.
<<표시 패널의 단면도>>
다음에, 정보 단말(10)의 구성예에 관하여 도 9를 참조하여 설명한다.
도 9는 도 2의 (A)에 도시된 표시 패널(30)의 단면도를 도시한 것이다.
도 9에 도시된 표시 패널(30)은 기판(351)과 기판(361) 사이에 절연층(220)을 갖는다. 또한, 기판(351)과 절연층(220) 사이에 발광 소자(170), 포토다이오드(190), 트랜지스터(201), 트랜지스터(205), 트랜지스터(206), 착색층(134) 등을 갖는다. 또한, 절연층(220)과 기판(361) 사이에 액정 소자(180), 착색층(131) 등을 갖는다. 또한, 기판(361)과 절연층(220)은 접착층(141)을 개재(介在)하여 접착되고 기판(351)과 절연층(220)은 접착층(142)을 개재하여 접착되어 있다.
트랜지스터(206)는 액정 소자(180)와 전기적으로 접속되고, 트랜지스터(205)는 발광 소자(170)와 전기적으로 접속된다. 트랜지스터(205)와 트랜지스터(206)는, 둘 다 절연층(220) 중 기판(351) 측의 면 위에 형성되어 있기 때문에 이들을 동일한 공정을 사용하여 제작할 수 있다.
기판(361)에는 착색층(131), 차광층(132), 절연층(121), 및 액정 소자(180)의 공통 전극으로서 기능하는 도전층(113), 배향막(133b), 절연층(117) 등이 제공되어 있다. 절연층(117)은 액정 소자(180)의 셀 갭을 유지하기 위한 스페이서로서 기능한다.
절연층(220)의 기판(351) 측에는, 절연층(211), 절연층(212), 절연층(213), 절연층(214), 절연층(215) 등의 절연층이 제공되어 있다. 절연층(211)은 그 일부가 각 트랜지스터의 게이트 절연층으로서 기능한다. 절연층(212), 절연층(213), 및 절연층(214)은 각 트랜지스터를 덮도록 제공되어 있다. 또한, 절연층(214)을 덮도록 절연층(215)이 제공되어 있다. 절연층(214) 및 절연층(215)은 평탄화층으로서의 기능을 갖는다. 또한, 여기에서는 트랜지스터 등을 덮는 절연층으로서, 절연층(212), 절연층(213), 절연층(214)의 3층을 갖는 경우에 대하여 도시하였지만, 이에 한정되지 않고 4층 이상이라도 좋고, 단층, 또는 2층이라도 좋다. 또한, 평탄화층으로서 기능하는 절연층(214)은 필요가 없으면 제공하지 않아도 된다.
또한, 트랜지스터(201), 트랜지스터(205), 및 트랜지스터(206)는 일부가 게이트로서 기능하는 도전층(221), 일부가 소스 전극 또는 드레인 전극으로서 기능하는 도전층(222a), 및 반도체층(231)을 갖는다. 여기에서는, 동일한 도전막을 가공하여 얻어지는 복수의 층에 동일한 해칭 패턴을 부여하였다.
액정 소자(180)는 반사형 액정 소자이다. 액정 소자(180)는 도전층(311a), 액정(112), 도전층(113)이 적층된 적층 구조를 갖는다. 또한, 도전층(311a)의 기판(351) 측에 접촉하여 가시광을 반사하는 도전층(311b)이 제공되어 있다. 도전층(311b)은 개구(451)를 갖는다. 또한, 도전층(311a) 및 도전층(113)은 가시광을 투과한다. 또한, 액정(112)과 도전층(311a) 사이에 배향막(133a)이 제공되고, 액정(112)과 도전층(113) 사이에 배향막(133b)이 제공되어 있다. 또한, 기판(361) 중 외측의 면에는, 편광판(135)을 갖는다.
액정 소자(180)에 있어서, 도전층(311b)은 가시광을 반사하는 기능을 갖고 도전층(113)은 가시광을 투과하는 기능을 갖는다. 기판(361) 측으로부터 입사된 광은 편광판(135)에 의하여 편광되고, 도전층(113), 액정(112)을 투과하고, 도전층(311b)에서 반사한다. 그리고 액정(112) 및 도전층(113)을 다시 투과하여, 편광판(135)에 도달한다. 이때, 도전층(311b)과 도전층(113) 사이에 공급하는 전압에 의하여 액정(112)의 배향을 제어하여, 광의 광학 변조를 제어할 수 있다. 즉, 편광판(135)을 통하여 사출되는 광의 강도를 제어할 수 있다. 또한, 광은 착색층(131)에 의하여, 특정된 파장 영역 이외의 광이 흡수됨으로써, 추출되는 광은 예를 들어 적색을 나타내는 광이 된다.
발광 소자(170)는, 보텀 이미션형의 발광 소자이다. 발광 소자(170)는 절연층(220) 측으로부터 도전층(191), EL층(192), 및 도전층(193b)의 순으로 적층된 적층 구조를 갖는다. 절연층(216)이 도전층(191)의 단부를 덮고 있다. 또한, 도전층(193b)을 덮도록 도전층(193a)이 제공되어 있다. 도전층(193b)은 가시광을 반사하는 재료를 포함하고, 도전층(191) 및 도전층(193a)은 가시광을 투과하는 재료를 포함한다. 발광 소자(170)가 발하는 광은 착색층(134), 절연층(220), 개구(451), 도전층(113) 등을 통하여 기판(361) 측에 사출된다.
여기서, 도 9에 도시된 바와 같이, 개구(451)에는 가시광을 투과하는 도전층(311a)이 제공되어 있는 것이 바람직하다. 이에 의하여, 개구(451)와 중첩되는 영역에 있어서도 그 외의 영역과 마찬가지로 액정(112)이 배향되기 때문에 이들의 영역의 경계부에서 액정의 배향 불량이 생겨, 의도하지 않는 광이 누출되는 것을 억제할 수 있다.
여기서, 기판(361) 중 외측의 면에 배치하는 편광판(135)으로서 직선 편광판을 사용하여도 좋지만, 원 편광판을 사용할 수도 있다. 원 편광판으로서는, 예를 들어 직선 편광판과 1/4 파장 위상차판을 적층한 것을 사용할 수 있다. 이에 의하여, 외광 반사를 억제할 수 있다. 또한, 편광판의 종류에 따라 액정 소자(180)에 사용하는 액정 소자의 셀 갭, 배향, 구동 전압 등을 조정함으로써, 원하는 콘트라스트가 구현되도록 하면 좋다.
트랜지스터(205)의 소스 및 드레인 중 한쪽은 도전층(224a)을 통하여 발광 소자(170)의 도전층(191)과 전기적으로 접속되어 있다.
트랜지스터(206)의 소스 및 드레인 중 한쪽은 접속부(207)를 통하여 도전층(311b)과 전기적으로 접속되어 있다. 도전층(311b)과 도전층(311a)은 접촉되도록 제공되고, 이들은 전기적으로 접속되어 있다. 여기서, 접속부(207)는 절연층(220)에 제공된 개구를 통하여 절연층(220)의 양면에 제공되는 도전층끼리를 접속하는 부분이다.
포토다이오드(190)는 p형 반도체층과, i형 반도체층과, n형 반도체층을 적층하여 갖는다. 도전층(222b) 및 도전층(224b) 중 한쪽은 p형 반도체층에 접속되고, 다른 쪽은 n형 반도체층에 접속된다. 포토다이오드(190)는 착색층(131), 차광층(132), 및 가시광을 반사하는 도전층(311b) 중 어느 것과도 중첩되지 않는 부분을 갖는다. 상기 부분으로부터 포토다이오드(190)에 외광이 입사된다. 도전층(224b)은 포토다이오드(190)를 투과하는 광을 반사하는 기능을 갖는다.
포토다이오드(190)에는 단결정 기판에 pn형이나 pin형의 접합이 형성된 다이오드 소자를 사용하여도 좋다. 또는, 비정질 실리콘막이나 미결정 실리콘막 등을 사용한 pin형 다이오드 소자 등을 사용하여도 좋다. 또한, 위에서는 포토다이오드를 갖는 구성을 예시하였지만 다른 광전 변환 소자라도 좋다. 예를 들어, 다이오드 접속의 트랜지스터를 사용하여도 좋다. 또한, 광전 효과를 이용한 가변 저항 등을 실리콘, 저마늄, 셀레늄 등을 사용하여 형성하여도 좋다. 또한, 애벌란시 증배를 이용한 셀레늄을 사용한 포토다이오드를 사용하여도 좋다. 상기 포토다이오드는 입사되는 광량에 대한 전자의 증폭이 큰 고감도의 수광 소자로 할 수 있다.
기판(351)과 기판(361)이 중첩되지 않는 영역에는 접속부(204)가 제공되어 있다. 접속부(204)는 접속층(242)을 통하여 FPC(372)와 전기적으로 접속되어 있다. 접속부(204)는 접속부(207)와 같은 구성을 갖는다. 접속부(204)의 상면은 도전층(311a)과 동일한 도전막을 가공하여 얻어진 도전층이 노출되어 있다. 이에 의하여, 접속부(204)와 FPC(372)를 접속층(242)을 통하여 전기적으로 접속할 수 있다.
접착층(141)이 제공되는 일부의 영역에는 접속부(252)가 제공되어 있다. 접속부(252)에서, 도전층(311a)과 동일한 도전막을 가공하여 얻어진 도전층과, 도전층(113)의 일부가, 접속체(243)에 의하여 전기적으로 접속되어 있다. 따라서, 기판(361) 측에 형성된 도전층(113)에, 기판(351) 측에 접속된 FPC(372)로부터 입력되는 신호 또는 전위를 접속부(252)를 통하여 공급할 수 있다.
접속체(243)로서는, 예를 들어 도전성의 입자를 사용할 수 있다. 도전성의 입자로서는, 유기 수지 또는 실리카 등의 입자의 표면을 금속 재료로 피복한 것을 사용할 수 있다. 금속 재료로서 니켈 또는 금을 사용하면 접촉 저항을 저감할 수 있기 때문에 바람직하다. 또한 니켈을 금으로 피복하는 등, 2종류 이상의 금속 재료를 층 형상으로 피복시킨 입자를 사용하는 것이 바람직하다. 또한 접속체(243)로서 탄성 변형, 또는 소성 변형되는 재료를 사용하는 것이 바람직하다. 이때, 도전성 입자인 접속체(243)는 도 9에 도시된 것처럼 상하 방향으로 찌부러진 형상이 되는 경우가 있다. 이로써, 접속체(243)와, 이와 전기적으로 접속되는 도전층의 접촉 면적이 증대되어 접촉 저항을 저감할 수 있을 뿐만 아니라, 접속 불량 등의 문제의 발생을 억제할 수 있다.
접속체(243)는 접착층(141)으로 덮이도록 배치하는 것이 바람직하다. 예를 들어 경화 전의 접착층(141)에 접속체(243)를 분산시켜 두면 좋다.
도 9에서는, 게이트 드라이버(14)의 예로서 트랜지스터(201)가 형성되어 있는 예를 도시하였다.
도 9에서는 트랜지스터(201) 및 트랜지스터(205)의 예로서, 채널이 형성되는 반도체층(231)이 2개의 게이트 사이에 개재되는 구성이 적용되어 있다. 한쪽 게이트는 도전층(221)에 의하여 구성되어 있고, 다른 쪽 게이트는 절연층(212)을 개재하여 반도체층(231)과 중첩하는 도전층(223)에 의하여 구성되어 있다. 이와 같은 구성으로 함으로써, 트랜지스터의 문턱 전압을 제어할 수 있다. 이때, 2개의 게이트를 접속하고 이들에 동일한 신호를 공급함으로써 트랜지스터를 구동하여도 된다. 이러한 트랜지스터는 다른 트랜지스터와 비교하여 전계 효과 이동도를 높일 수 있고, 온 전류를 증대시킬 수 있다. 그 결과, 고속 구동이 가능한 회로를 제작할 수 있다. 또한, 회로부의 점유 면적의 축소가 가능해진다. 온 전류가 큰 트랜지스터를 적용함으로써, 표시 패널을 대형화 또는 고정세화한 경우에 배선 수가 증가되더라도, 각 배선에서의 신호 지연을 저감할 수 있고, 표시 불균일을 억제할 수 있다.
트랜지스터(201), 트랜지스터(205), 트랜지스터(206)는 OS 트랜지스터인 것이 바람직하다. 그러므로, 반도체층(231)은 산화물 반도체를 사용하는 것이 바람직하다. 반도체층(231)에 사용할 수 있는 산화물 반도체는 In-Ga 산화물, In-Zn 산화물, In-M-Zn 산화물(M은 Ti, Ga, Y, Zr, La, Ce, Nd, Sn 또는 Hf) 등을 들 수 있다. 또한, 상기 산화물 반도체는 In을 포함하는 산화물에 한정되지 않는다. 예를 들어, Zn 산화물, Zn-Sn 산화물, Ga-Sn 산화물이라도 상관없다.
또한, 게이트 드라이버(14)가 갖는 트랜지스터와, 화소(11)가 갖는 트랜지스터는 동일한 구조라도 좋다. 또한 게이트 드라이버(14)가 갖는 복수의 트랜지스터는, 모두 동일한 구조라도 좋고, 상이한 구조의 트랜지스터를 조합하여 사용하여도 좋다. 또한, 화소(11)가 갖는 복수의 트랜지스터는 모두 동일한 구조라도 좋고, 상이한 구조의 트랜지스터를 조합하여 사용하여도 좋다.
각 트랜지스터를 덮는 절연층(212) 및 절연층(213) 중 적어도 한쪽은, 물이나 수소 등의 불순물이 확산되기 어려운 재료를 사용하는 것이 바람직하다. 즉, 절연층(212) 또는 절연층(213)은 배리어막으로서 기능시킬 수 있다. 이러한 구성으로 함으로써, 트랜지스터에 대하여 외부로부터 불순물이 확산되는 것을 효과적으로 억제할 수 있게 되어, 신뢰성이 높은 표시 패널을 구현할 수 있다.
기판(361) 측에 있어서, 착색층(131), 차광층(132)을 덮도록 절연층(121)이 제공되어 있다. 절연층(121)은 평탄화층으로서의 기능을 가져도 좋다. 절연층(121)에 의하여, 도전층(113)의 표면을 대략 평탄하게 할 수 있기 때문에, 액정(112)의 배향 상태를 균일하게 할 수 있다.
표시 패널(30)을 제작하는 방법의 일례에 대하여 설명한다. 예를 들어 박리층을 갖는 지지 기판 위에 도전층(311a), 도전층(311b), 절연층(220)을 순서대로 형성하고, 그 후, 트랜지스터(205), 트랜지스터(206), 발광 소자(170), 포토다이오드(190) 등을 형성한 후, 접착층(142)을 사용하여 기판(351)과 지지 기판을 접합한다. 그 후, 박리층과 절연층(220), 및 박리층과 도전층(311a)의 각각의 계면에서 박리함으로써, 지지 기판 및 박리층을 제거한다. 또한, 이와 별도로, 착색층(131), 차광층(132), 도전층(113) 등을 미리 형성한 기판(361)을 준비한다. 그리고 기판(351) 또는 기판(361)에 액정(112)을 적하하고, 접착층(141)에 의하여 기판(351)과 기판(361)을 접합함으로써 표시 패널(30)을 제작할 수 있다.
박리층으로서는, 절연층(220) 및 도전층(311a)과의 계면에서 박리가 생기는 재료를 적절히 선택할 수 있다. 특히, 박리층으로서 텅스텐 등의 고융점 금속 재료를 포함하는 층과 상기 금속 재료의 산화물을 포함하는 층을 적층하여 사용하고, 박리층 위의 절연층(220)으로서, 질화 실리콘이나 산화질화 실리콘, 질화산화 실리콘 등을 복수 적층한 층을 사용하는 것이 바람직하다. 박리층에 고융점 금속 재료를 사용하면, 이보다 나중에 형성하는 층의 형성 온도를 높일 수 있고, 불순물의 농도가 저감되고, 신뢰성이 높은 표시 장치를 구현할 수 있다.
도전층(311a)으로서는 금속 산화물, 금속 질화물, 또는 저저항화된 산화물 반도체 등의 산화물 또는 질화물을 사용하는 것이 바람직하다. 산화물 반도체를 사용하는 경우에는 수소, 붕소, 인, 질소, 및 그 외의 불순물의 농도, 그리고 산소 결손량 중 적어도 하나가 트랜지스터에 사용하는 반도체층에 비하여 높여진 재료를 도전층(311a)에 사용하면 좋다.
상술한 바와 같이, 본 실시형태에 기재된 정보 단말(10)을 사용함으로써 소비전력이 작은 정보 단말을 제공할 수 있다. 또한, 시인성이 우수한 정보 단말을 제공할 수 있다. 또한, 신규 정보 단말을 제공할 수 있다.
(실시형태 2)
본 실시형태에서는 상기 실시형태의 OS 트랜지스터에 사용할 수 있는 CAC-OS에 대하여 설명한다.
CAC-OS란, 예를 들어, 산화물 반도체를 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 편재(偏在)한 재료의 하나의 구성을 말한다. 또한, 아래에서는, 산화물 반도체에서 하나 또는 그 이상의 금속 원소가 편재하고, 상기 금속 원소를 갖는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 혼재한 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한, 산화물 반도체는 적어도 인듐을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한, 이들에 더하여 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 한 종류 또는 여러 종류)이 포함되어도 좋다.
예를 들어, In-Ga-Zn 산화물에서의 CAC-OS(CAC-OS 중에서도 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 불러도 좋음)란, 인듐 산화물(이하, InOX1(X1은 0보다 큰 실수(實數))로 함) 또는 인듐 아연 산화물(이하, InX2ZnY2OZ2(X2, Y2, 및 Z2는 0보다 큰 실수)로 함)과, 갈륨 산화물(이하, GaOX3(X3은 0보다 큰 실수)으로 함), 또는 갈륨 아연 산화물(이하, GaX4ZnY4OZ4(X4, Y4, 및 Z4는 0보다 큰 실수)로 함) 등으로 재료가 분리함으로써 모자이크 패턴이 되고, 모자이크 패턴의 InOX1 또는 InX2ZnY2OZ2가 막 내에 균일하게 분포된 구성(이하, 클라우드상(cloud-like)이라고도 함)을 말한다.
즉, CAC-OS는 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 혼재하는 구성을 갖는 복합 산화물 반도체이다. 또한, 본 명세서에서, 예를 들어, 제 1 영역의 원소 M에 대한 In의 원자수비가, 제 2 영역의 원소 M에 대한 In의 원자수비보다 큰 것을 "제 1 영역은 제 2 영역에 비하여 In의 농도가 높다"라고 한다.
또한, IGZO는 통칭이며, In, Ga, Zn, 및 O로 이루어지는 하나의 화합물을 말하는 경우가 있다. 대표적인 예로서, InGaO3(ZnO)m1(m1은 자연수), 또는 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1, m0은 임의의 수)으로 나타내어지는 결정성 화합물을 들 수 있다.
상기 결정성 화합물은 단결정 구조, 다결정 구조, 또는 CAAC(c-axis-aligned crystalline) 구조를 갖는다. 또한, CAAC 구조란, 복수의 IGZO의 나노 결정이 c축 배향을 갖고, 또한 a-b면에서는 배향하지 않고 연결된 결정 구조를 말한다.
한편, CAC-OS는 산화물 반도체의 재료 구성에 관한 것이다. CAC-OS란, In, Ga, Zn, 및 O를 포함하는 재료 구성에서, 일부에 Ga를 주성분으로 하는 나노 입자상으로 관찰되는 영역과, 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이, 각각 모자이크 패턴으로 무작위로 분산되어 있는 구성을 말한다. 따라서, CAC-OS에서 결정 구조는 부차적인 요소이다.
또한, CAC-OS는 조성이 상이한 2종류 이상의 막의 적층 구조를 포함하지 않는 것으로 한다. 예를 들어, In을 주성분으로 하는 막과, Ga를 주성분으로 하는 막의 2층으로 이루어지는 구조를 포함하지 않는다.
또한, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에서는 명확한 경계가 관찰되지 않는 경우가 있다.
또한, 갈륨 대신에 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등으로부터 선택된 1종, 또는 복수종이 포함되어 있는 경우, CAC-OS는 일부에 상기 금속 원소를 주성분으로 하는 나노 입자상으로 관찰되는 영역과, 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이, 각각 모자이크 패턴으로 무작위로 분산되어 있는 구성을 말한다.
CAC-OS는 예를 들어 기판을 가열하지 않는 조건으로, 스퍼터링법에 의하여 형성할 수 있다. 또한, CAC-OS를 스퍼터링법으로 형성하는 경우, 성막 가스로서, 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한, 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
CAC-OS는 X선 회절(XRD:X-ray diffraction) 측정법의 하나인 Out-of-plane법에 의한 θ/2θ 스캔을 사용하여 측정하였을 때, 명확한 피크가 관찰되지 않는다는 특징을 갖는다. 즉, X선 회절로부터 측정 영역의 a-b면 방향, 및 c축 방향의 배향은 보이지 않는다는 것을 알 수 있다.
또한, CAC-OS는 프로브 직경이 1nm의 전자선(나노빔 전자선이라고도 함)을 조사함으로써 얻어지는 전자선 회절 패턴에 있어서, 링 형상으로 휘도가 높은 영역과 상기 링 영역에 복수의 휘점이 관측된다. 따라서, 전자선 회절 패턴으로부터 CAC-OS의 결정 구조가 평면 방향, 및 단면 방향에 있어서, 배향성을 갖지 않는 nc(nano-crystal) 구조를 갖는 것을 알 수 있다.
또한, 예를 들어, In-Ga-Zn 산화물에서의 CAC-OS에서는 에너지 분산형 X선 분광법(EDX:Energy Dispersive X-ray spectroscopy)을 사용하여 취득된 EDX 매핑에 의하여, GaOX3이 주성분인 영역과, InX2ZnY2OZ2, 또는 InOX1이 주성분인 영역이 편재(偏在)하고 혼합하는 구조를 갖는 것을 확인할 수 있다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과 상이한 구조이고, IGZO 화합물과 상이한 성질을 갖는다. 즉, CAC-OS는 GaOX3 등이 주성분인 영역과, InX2ZnY2OZ2, 또는 InOX1이 주성분인 영역으로 서로 상분리(相分離)되어, 각 원소를 주성분으로 하는 영역이 모자이크 패턴인 구조를 갖는다.
여기서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 GaOX3 등이 주성분인 영역에 비하여 도전성이 높은 영역이다. 즉, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역을, 캐리어가 흐름으로써, 산화물 반도체로서의 도전성이 나타난다. 따라서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 산화물 반도체 내에 클라우드상으로 분포됨으로써, 높은 전계 효과 이동도(μ)가 구현될 수 있다.
한편, GaOX3 등이 주성분인 영역은 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에 비하여 절연성이 높은 영역이다. 즉, GaOX3 등이 주성분인 영역이 산화물 반도체 내에 분포됨으로써, 누설 전류가 억제되어, 양호한 스위칭 동작이 구현될 수 있다.
따라서, CAC-OS를 반도체 소자에 사용한 경우, GaOX3 등에 기인하는 절연성과, InX2ZnY2OZ2 또는 InOX1에 기인하는 도전성이 상보적으로 작용함으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)를 구현할 수 있다.
또한, CAC-OS를 사용한 반도체 소자는 신뢰성이 높다. 따라서, CAC-OS는 디스플레이를 비롯한 다양한 반도체 장치에 최적이다.
본 명세서에서, 특별히 언급이 없는 한, 온 전류란, 트랜지스터가 온 상태일 때의 드레인 전류를 말한다. 온 상태(온이라고 생략하는 경우도 있음)란, 특별히 언급이 없는 한, n채널형 트랜지스터의 경우는 게이트-소스 사이의 전압차(VG)가 문턱 전압(Vth) 이상인 상태, p채널형 트랜지스터의 경우는 VG가 Vth 이하인 상태를 말한다. 예를 들어, n채널형 트랜지스터의 온 전류란, VG가 Vth 이상일 때의 드레인 전류를 말한다. 또한, 트랜지스터의 온 전류는 드레인과 소스 사이의 전압(VD)에 의존하는 경우가 있다.
본 명세서에서 오프 전류란, 특별히 언급이 없는 한, 트랜지스터가 오프 상태일 때의 드레인 전류를 말한다. 오프 상태(오프라고 생략하는 경우도 있음)란, 특별히 언급이 없는 한, n채널형 트랜지스터에서는 VG가 Vth보다 낮은 상태, p채널형 트랜지스터에서는 VG가 Vth보다 높은 상태를 말한다. 예를 들어, n채널형 트랜지스터의 오프 전류는 VG가 Vth보다 낮을 때의 드레인 전류를 말한다. 트랜지스터의 오프 전류는 VG에 의존하는 경우가 있다. 따라서, 트랜지스터의 오프 전류가 10-21A 미만이란, 트랜지스터의 오프 전류가 10-21A 미만이 되는 VG의 값이 존재하는 것을 말하는 경우가 있다.
또한, 트랜지스터의 오프 전류는 VD에 의존하는 경우가 있다. 본 명세서에 있어서, 오프 전류는 특별히 언급이 없는 한, VD의 절대값이 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V 또는 20V일 때의 오프 전류를 나타내는 경우가 있다. 또는, 상기 트랜지스터가 포함되는 반도체 장치 등에서 사용되는 VD에서의 오프 전류를 나타내는 경우가 있다.
본 명세서 등에 있어서, 트랜지스터의 접속 관계를 설명할 때, 소스와 드레인 중 한쪽을 소스 및 드레인 중 한쪽(또는 제 1 전극, 또는 제 1 단자)이라고 표기하고, 소스와 드레인 중 다른 쪽을 소스 및 드레인 중 다른 쪽(또는 제 2 전극, 또는 제 2 단자)이라고 표기하였다. 이것은 트랜지스터의 소스와 드레인이 트랜지스터의 구조 또는 동작 조건 등에 따라 바뀌기 때문이다. 또한, 트랜지스터의 소스와 드레인의 호칭에 대해서는 소스(드레인) 단자나, 소스(드레인) 전극 등, 상황에 따라 적절히 바꾸어 말할 수 있다.
예를 들어, 본 명세서 등에 있어서, X와 Y가 접속되어 있다고 명시적으로 기재되어 있는 경우에는, X와 Y가 전기적으로 접속되어 있는 경우와, X와 Y가 기능적으로 접속되어 있는 경우와, X와 Y가 직접 접속되어 있는 경우가, 본 명세서 등에 기재되어 있는 것으로 한다. 따라서, 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타낸 접속 관계에 한정되지 않고, 도면 또는 문장에 나타낸 접속 관계 이외의 것도, 도면 또는 문장에 나타낸 것으로 한다.
여기서, X, Y는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
X와 Y가 직접 접속되어 있는 경우의 일례로서는, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)가 X와 Y 사이에 접속되어 있지 않은 경우이며, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)를 개재하지 않고, X와 Y가 접속되어 있는 경우이다.
X와 Y가 전기적으로 접속되어 있는 경우의 일례로서는, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)가, X와 Y 사이에 하나 이상 접속될 수 있다. 또한, 스위치는 온과 오프가 제어되는 기능을 갖는다. 즉, 스위치는 도통 상태(온 상태), 또는 비도통 상태(오프 상태)가 되어, 전류를 흘릴지 여부를 제어하는 기능을 갖는다. 또는, 스위치는 전류를 흘리는 경로를 선택하여 전환하는 기능을 갖는다. 또한, X와 Y가 전기적으로 접속되어 있는 경우는 X와 Y가 직접 접속되어 있는 경우를 포함하는 것으로 한다.
X와 Y가 기능적으로 접속되어 있는 경우의 일례로서는 X와 Y의 기능적인 접속을 가능하게 하는 회로(예를 들어 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(DA 변환 회로, AD 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등)), 신호의 전위 레벨을 변경하는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한, 일례로서 X와 Y 사이에 다른 회로를 개재하여도, X로부터 출력된 신호가 Y로 전달되는 경우는 X와 Y가 기능적으로 접속되어 있는 것으로 한다. 또한, X와 Y가 기능적으로 접속되어 있는 경우에는, X와 Y가 직접 접속되는 경우와 X와 Y가 전기적으로 접속되어 있는 경우가 그 범주에 포함된다.
또한, X와 Y가 전기적으로 접속되어 있다라고 명시적으로 기재되어 있을 때는, X와 Y가 전기적으로 접속되어 있는 경우(즉, X와 Y가 다른 소자 또는 다른 회로를 개재하여 접속되어 있는 경우)와, X와 Y가 기능적으로 접속되어 있는 경우(즉, X와 Y가 사이에 다른 회로를 개재하여 기능적으로 접속되어 있는 경우)와, X와 Y가 직접 접속되어 있는 경우(즉, X와 Y가 다른 소자 또는 다른 회로를 개재하지 않고 접속되어 있는 경우)가, 본 명세서 등에 기재되어 있는 것으로 한다. 즉, 전기적으로 접속되어 있다라고 명시적으로 기재되어 있을 때는, 단순히 접속되어 있다라고만 명시적으로 기재되어 있는 경우와 같은 내용이 본 명세서 등에 기재되어 있는 것으로 한다.
또한, 예를 들어 트랜지스터의 소스(또는 제 1 단자 등)가 Z1을 통하여(또는 통하지 않고) X와 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2를 통하여(또는 통하지 않고) Y와 전기적으로 접속되어 있는 경우나, 트랜지스터의 소스(또는 제 1 단자 등)가 Z1의 일부와 직접 접속되고, Z1의 다른 일부가 X와 직접 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2의 일부와 직접 접속되고, Z2의 다른 일부가 Y와 직접 접속되어 있는 경우에는, 이하와 같이 표현할 수 있다.
예를 들어, "X와 Y와 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)은, 서로 전기적으로 접속되어 있고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 순서대로 전기적으로 접속되어 있다"라고 표현할 수 있다. 또는, "트랜지스터의 소스(또는 제 1 단자 등)는 X와 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y와 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y의 순서로 전기적으로 접속되어 있다"라고 표현할 수 있다. 또는, "X는 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 통하여 Y와 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y의 접속 순서로 제공되어 있다"라고 표현할 수 있다. 이들의 예와 같은 표현 방법을 사용하여, 회로 구성에서의 접속의 순서에 대하여 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 구별하여, 기술적 범위를 결정할 수 있다.
또는, 다른 표현 방법으로서 예를 들어, "트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로를 통하여 X와 전기적으로 접속되고, 상기 제 1 접속 경로는 제 2 접속 경로를 갖지 않고, 상기 제 2 접속 경로는 트랜지스터를 통한 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등) 사이의 경로이고, 상기 제 1 접속 경로는 Z1을 통한 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로를 통하여 Y와 전기적으로 접속되고, 상기 제 3 접속 경로는 상기 제 2 접속 경로를 갖지 않고, 상기 제 3 접속 경로는 Z2를 통한 경로이다"라고 표현할 수 있다. 또는, "트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로에 의하여, Z1을 통하여 X와 전기적으로 접속되어 있고, 상기 제 1 접속 경로는 제 2 접속 경로를 갖지 않고, 상기 제 2 접속 경로는 트랜지스터를 통한 접속 경로를 갖고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로에 의하여, Z2를 통하여 Y와 전기적으로 접속되어 있고, 상기 제 3 접속 경로는 상기 제 2 접속 경로를 갖지 않는다"라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 전기적 경로에 의하여 Z1을 통하여 X와 전기적으로 접속되고, 상기 제 1 전기적 경로는 제 2 전기적 경로를 갖지 않고, 상기 제 2 전기적 경로는 트랜지스터의 소스(또는 제 1 단자 등)로부터 트랜지스터의 드레인(또는 제 2 단자 등)으로의 전기적 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 전기적 경로에 의하여 Z2를 통하여 Y에 전기적으로 접속되고, 상기 제 3 전기적 경로는 제 4 전기적 경로를 갖지 않고, 상기 제 4 전기적 경로는 트랜지스터의 드레인(또는 제 2 단자 등)으로부터 트랜지스터의 소스(또는 제 1 단자 등)로의 전기적 경로이다'라고 표현할 수 있다. 이들의 예와 같은 표현 방법을 이용하여, 회로 구성에서의 접속 경로에 대하여 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 구별하여, 기술적 범위를 결정할 수 있다.
또한, 이들 표현 방법은 일례이며, 이들 표현 방법에 한정되지 않는다. 여기서, X, Y, Z1, 및 Z2는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
또한, 회로도상으로는 독립되어 있는 구성 요소가 서로 전기적으로 접속되어 있는 것처럼 도시되어 있는 경우라도, 하나의 구성 요소가 복수의 구성 요소의 기능을 겸비하고 있는 경우도 있다. 예를 들어 배선의 일부가 전극으로서도 기능하는 경우에는 하나의 도전막이 배선 및 전극의 양쪽 구성 요소의 기능을 겸한다. 따라서, 본 명세서에 있어서의 전기적으로 접속이란, 이러한 하나의 도전막이 복수의 구성 요소의 기능을 겸비하는 경우도 그 범주에 포함한다.
C1: 용량 소자
C2: 용량 소자
C3: 용량 소자
FD1: 노드
FD2: 노드
FD3: 노드
M1: 트랜지스터
M2: 트랜지스터
M3: 트랜지스터
M4: 트랜지스터
M5: 트랜지스터
M6: 트랜지스터
M7: 트랜지스터
M8: 트랜지스터
M9: 트랜지스터
M10: 트랜지스터
M11: 트랜지스터
M12: 트랜지스터
PC1: 배선
PC2: 배선
T0: 시각
T1: 시각
T2: 시각
T3: 시각
T4: 시각
T5: 시각
10: 정보 단말
11: 화소
12: 화소 어레이
14: 게이트 드라이버
15: 소스 드라이버
16: 표시 영역
21: 하선
22: 도형
23: 하이라이트
24: 하이라이트
25: 취소선
30: 표시 패널
110: 표시 화소
110B: 표시 화소
110G: 표시 화소
110R: 표시 화소
112: 액정
113: 도전층
117: 절연층
121: 절연층
130: 표시 화소
131: 착색층
132: 차광층
133a: 배향막
133b: 배향막
134: 착색층
135: 편광판
141: 접착층
142: 접착층
150: 검지 화소
161: 멀티플렉서
162: A/D 컨버터
163: 논리 회로
164: 메모리
165: 프레임 메모리
166: 호스트
170: 발광 소자
170B: 발광 소자
170G: 발광 소자
170R: 발광 소자
180: 액정 소자
190: 포토다이오드
191: 도전층
192: EL층
193a: 도전층
193b: 도전층
201: 트랜지스터
204: 접속부
205: 트랜지스터
206: 트랜지스터
207: 접속부
211: 절연층
212: 절연층
213: 절연층
214: 절연층
215: 절연층
216: 절연층
220: 절연층
221: 도전층
222a: 도전층
222b: 도전층
223: 도전층
224a: 도전층
224b: 도전층
231: 반도체층
242: 접속층
243: 접속체
252: 접속부
311a: 도전층
311b: 도전층
351: 기판
361: 기판
372: FPC
451: 개구
801: 상부 커버
802: 하부 커버
809: 프레임
810: 프린트 기판
811: 배터리

Claims (13)

  1. 표시 패널로서,
    발광 소자;
    상기 발광 소자를 통하여 흐르는 전류를 제어하는 제 1 트랜지스터; 및
    포토다이오드, 제 2 트랜지스터, 및 제 3 트랜지스터를 포함하는 터치 센서를 포함하고,
    상기 포토다이오드는 상기 제 2 트랜지스터를 통하여 상기 제 3 트랜지스터의 게이트에 도전 경로에 의하여 접속되고,
    상기 제 1 트랜지스터의 게이트는 제 4 트랜지스터를 통하여 상기 제 3 트랜지스터의 상기 게이트에 도전 경로에 의하여 접속되는, 표시 패널.
  2. 제 1 항에 있어서,
    상기 터치 센서는 사용자가 손으로 그려 입력한 정보를 검지하고,
    손으로 그려진 상기 정보는 상기 발광 소자에 의하여 표시되는, 표시 패널.
  3. 표시 패널로서,
    액정 소자;
    발광 소자;
    상기 발광 소자를 통하여 흐르는 전류를 제어하는 제 1 트랜지스터; 및
    포토다이오드, 제 2 트랜지스터, 및 제 3 트랜지스터를 포함하는 터치 센서를 포함하고,
    상기 포토다이오드는 상기 제 2 트랜지스터를 통하여 상기 제 3 트랜지스터의 게이트에 도전 경로에 의하여 접속되고,
    상기 제 1 트랜지스터의 게이트는 제 4 트랜지스터를 통하여 상기 제 3 트랜지스터의 상기 게이트에 도전 경로에 의하여 접속되는, 표시 패널.
  4. 제 3 항에 있어서,
    상기 액정 소자는 화상을 표시하고,
    상기 터치 센서는 사용자가 손으로 그려 입력한 정보를 검지하고 손으로 그려진 상기 정보를 상기 화상에 더하고,
    손으로 그려진 상기 정보는 상기 발광 소자에 의하여 표시되는, 표시 패널.
  5. 표시 패널로서,
    제 1 기판 위의 발광 소자;
    상기 발광 소자에 전기적으로 접속되는 제 1 트랜지스터;
    상기 제 1 기판 위에 있고, 포토다이오드, 제 2 트랜지스터, 및 제 3 트랜지스터를 포함하는 터치 센서; 및
    상기 발광 소자 위의 액정 소자를 포함하고,
    상기 포토다이오드는 상기 제 2 트랜지스터를 통하여 상기 제 3 트랜지스터의 게이트에 도전 경로에 의하여 접속되고,
    상기 제 1 트랜지스터의 게이트는 제 4 트랜지스터를 통하여 상기 제 3 트랜지스터의 상기 게이트에 도전 경로에 의하여 접속되고,
    상기 액정 소자는 화상을 표시하고,
    상기 터치 센서는 사용자가 손으로 그려 입력한 정보를 검지하고 손으로 그려진 상기 정보를 상기 화상에 더하고,
    손으로 그려진 상기 정보는 상기 발광 소자에 의하여 표시되는, 표시 패널.
  6. 제 1 항 또는 제 3 항에 있어서,
    상기 제 1 트랜지스터는 채널 형성 영역에 산화물 반도체를 포함하는, 표시 패널.
  7. 제 3 항 또는 제 5 항에 있어서,
    상기 액정 소자는 반사형 액정 소자인, 표시 패널.
  8. 정보 단말로서,
    제 1 항, 제 3 항 및 제 5 항 중 어느 한 항에 따른 표시 패널; 및
    상기 표시 패널에 전기적으로 접속되는 배터리를 포함하는, 정보 단말.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020170060639A 2016-06-10 2017-05-16 정보 단말 KR102365543B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016116140 2016-06-10
JPJP-P-2016-116140 2016-06-10

Publications (2)

Publication Number Publication Date
KR20170140071A KR20170140071A (ko) 2017-12-20
KR102365543B1 true KR102365543B1 (ko) 2022-02-18

Family

ID=60572794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170060639A KR102365543B1 (ko) 2016-06-10 2017-05-16 정보 단말

Country Status (3)

Country Link
US (1) US10853587B2 (ko)
JP (3) JP6882086B2 (ko)
KR (1) KR102365543B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102365543B1 (ko) * 2016-06-10 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 단말
JP2018072821A (ja) 2016-10-26 2018-05-10 株式会社半導体エネルギー研究所 表示装置およびその動作方法
US10490130B2 (en) 2017-02-10 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Display system comprising controller which process data
US10870202B2 (en) * 2017-08-23 2020-12-22 Board Of Regents, The University Of Texas System Variable stiffness actuator with electrically modulated stiffness
CN109346498B (zh) * 2018-09-18 2020-06-16 京东方科技集团股份有限公司 一种阵列基板及显示面板
JP7441176B2 (ja) 2018-11-09 2024-02-29 株式会社半導体エネルギー研究所 表示装置および電子機器
CN110286796B (zh) 2019-06-27 2023-10-27 京东方科技集团股份有限公司 电子基板及其制作方法、显示面板
US11922549B2 (en) 2019-07-19 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Object-to-text conversion method and system
TW202201366A (zh) * 2020-06-26 2022-01-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052869A1 (en) * 2001-09-14 2003-03-20 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
US20030076295A1 (en) * 2001-10-22 2003-04-24 Mutsumi Nakajima Input device and input and output device
US20050212916A1 (en) * 2004-03-29 2005-09-29 Takashi Nakamura Input sensor containing display device and method for driving the same

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204661A (en) * 1990-12-13 1993-04-20 Xerox Corporation Input/output pixel circuit and array of such circuits
JP3487782B2 (ja) 1999-03-17 2004-01-19 株式会社日立製作所 液晶表示装置
JP3767264B2 (ja) 1999-08-25 2006-04-19 セイコーエプソン株式会社 液晶表示装置および電子機器
TWI252592B (en) 2000-01-17 2006-04-01 Semiconductor Energy Lab EL display device
JP4161574B2 (ja) 2000-05-24 2008-10-08 株式会社日立製作所 カラー／白黒切換可能携帯端末及び表示装置
JP2002196688A (ja) 2000-12-25 2002-07-12 Sony Corp 画像表示装置
JP2002196702A (ja) 2000-12-25 2002-07-12 Sony Corp 画像表示装置
US6912021B2 (en) 2001-01-22 2005-06-28 Seiko Epson Corporation Electro-optical device, method for driving electro-optical device, electronic apparatus, and method for driving electronic apparatus
JP4202030B2 (ja) 2001-02-20 2008-12-24 シャープ株式会社 表示装置
JP4043864B2 (ja) 2001-09-06 2008-02-06 シャープ株式会社 表示装置及びその駆動方法
JP3933915B2 (ja) 2001-11-09 2007-06-20 セイコーインスツル株式会社 反射層付き照明装置及び液晶表示装置
JP2003228304A (ja) 2002-01-31 2003-08-15 Toyota Industries Corp 表示装置
TW544944B (en) 2002-04-16 2003-08-01 Ind Tech Res Inst Pixel element structure of sunlight-readable display
JP4122828B2 (ja) 2002-04-30 2008-07-23 日本電気株式会社 表示装置及びその駆動方法
US20060072047A1 (en) 2002-12-06 2006-04-06 Kanetaka Sekiguchi Liquid crystal display
TWI351548B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Manufacturing method of liquid crystal display dev
JP3852931B2 (ja) 2003-03-26 2006-12-06 株式会社東芝 発光表示装置
US20060007248A1 (en) * 2004-06-29 2006-01-12 Damoder Reddy Feedback control system and method for operating a high-performance stabilized active-matrix emissive display
JP2005284661A (ja) * 2004-03-29 2005-10-13 Toshiba Matsushita Display Technology Co Ltd インプットセンサ内蔵ディスプレイ装置及びその駆動方法
JP2007232882A (ja) 2006-02-28 2007-09-13 Casio Comput Co Ltd 表示装置及び電子機器
EP1845514B1 (en) * 2006-04-14 2013-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
US8063887B2 (en) * 2007-02-09 2011-11-22 Ricoh Co., Ltd. Thin multiple layer input/output device
JP4826512B2 (ja) * 2007-03-12 2011-11-30 セイコーエプソン株式会社 表示装置及び電子機器
JP5151318B2 (ja) * 2007-08-29 2013-02-27 セイコーエプソン株式会社 表示制御装置および表示体
US20090141004A1 (en) * 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP4915367B2 (ja) * 2008-02-27 2012-04-11 ソニー株式会社 表示撮像装置および物体の検出方法
TWI393950B (zh) 2009-01-08 2013-04-21 Au Optronics Corp 半穿反型顯示面板
WO2010150573A1 (ja) * 2009-06-25 2010-12-29 シャープ株式会社 表示装置
US8648772B2 (en) * 2009-08-20 2014-02-11 Amazon Technologies, Inc. Amalgamated display comprising dissimilar display devices
KR101426723B1 (ko) 2009-10-16 2014-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20120096463A (ko) 2009-10-21 2012-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
WO2011096276A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
WO2011111504A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic system
CN102782622B (zh) 2010-03-12 2016-11-02 株式会社半导体能源研究所 显示装置的驱动方法
JP5940252B2 (ja) 2010-04-16 2016-06-29 株式会社半導体エネルギー研究所 表示装置
US8836906B2 (en) 2010-04-23 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Display device with light receiving element under transparent spacer and manufacturing method therefor
US8547503B2 (en) 2010-05-20 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel electrode layer positioned between first and second common electrode layers
JP2012256020A (ja) * 2010-12-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
KR102095382B1 (ko) 2011-02-11 2020-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 표시 장치
US9036099B2 (en) 2011-02-14 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
JP2013015779A (ja) * 2011-07-06 2013-01-24 Sony Corp 表示制御装置、表示制御方法及びコンピュータプログラム
JP2013221965A (ja) 2012-04-13 2013-10-28 Seiko Epson Corp 電気光学装置
EP2693331A3 (en) * 2012-08-01 2014-04-16 Samsung Electronics Co., Ltd Transparent display apparatus and display method thereof
JP2015187620A (ja) 2012-08-10 2015-10-29 シャープ株式会社 表示装置
KR102148549B1 (ko) 2012-11-28 2020-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN103325343B (zh) * 2013-07-01 2016-02-03 京东方科技集团股份有限公司 一种像素电路、显示装置及像素电路的驱动方法
CN103413523B (zh) * 2013-07-31 2015-05-27 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
US9710013B2 (en) 2014-08-08 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Display panel, data processing device, program
JP2016038581A (ja) 2014-08-08 2016-03-22 株式会社半導体エネルギー研究所 表示パネル、表示装置および表示装置の駆動方法
US20160042696A1 (en) 2014-08-08 2016-02-11 Semiconductor Energy Laboratory Co., Ltd. Display panel, data processing device, program
WO2017060790A1 (en) * 2015-10-08 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR102365543B1 (ko) * 2016-06-10 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 단말

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052869A1 (en) * 2001-09-14 2003-03-20 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
US20030076295A1 (en) * 2001-10-22 2003-04-24 Mutsumi Nakajima Input device and input and output device
US20050212916A1 (en) * 2004-03-29 2005-09-29 Takashi Nakamura Input sensor containing display device and method for driving the same

Also Published As

Publication number Publication date
JP2021131561A (ja) 2021-09-09
US10853587B2 (en) 2020-12-01
JP2022116195A (ja) 2022-08-09
KR20170140071A (ko) 2017-12-20
JP6882086B2 (ja) 2021-06-02
US20170357641A1 (en) 2017-12-14
JP2017224294A (ja) 2017-12-21

Similar Documents

Publication Publication Date Title
KR102365543B1 (ko) 정보 단말
JP7128334B2 (ja) 表示装置、表示モジュール、電子機器
JP6998690B2 (ja) 情報端末
KR102528536B1 (ko) 표시 장치 및 그 동작 방법
JP7230250B2 (ja) 情報端末
KR102404638B1 (ko) 반도체 장치 및 전자 기기
TW201801513A (zh) 顯示裝置及其動作方法，以及電子機器
US10290253B2 (en) Semiconductor device, system, and method for operating system
JP6756579B2 (ja) 表示装置
KR102446134B1 (ko) 반도체 장치, 표시 시스템, 및 전자 기기
JP2018049267A (ja) 表示システム、電子機器および表示方法
JP2020202005A (ja) 半導体装置
JP2018055609A (ja) 情報端末、表示装置、教育支援システム、およびスケジュール管理システム
JP2018056916A (ja) 情報処理装置、情報処理装置の動作方法ならびに電子機器

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant