JP2022160412A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022160412A
JP2022160412A JP2022107133A JP2022107133A JP2022160412A JP 2022160412 A JP2022160412 A JP 2022160412A JP 2022107133 A JP2022107133 A JP 2022107133A JP 2022107133 A JP2022107133 A JP 2022107133A JP 2022160412 A JP2022160412 A JP 2022160412A
Authority
JP
Japan
Prior art keywords
transistor
layer
electrode
oxide semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2022107133A
Other languages
English (en)
Inventor
舜平 山崎
Shunpei Yamazaki
潤 小山
Jun Koyama
博之 三宅
Hiroyuki Miyake
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022160412A publication Critical patent/JP2022160412A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Abstract

【課題】特性の異なるトランジスタ、具体的には動特性（オン特性や周波数特性（ｆ特性と呼ばれる））に優れたトランジスタと、オフ電流が抑制されたトランジスタとを同一基板上に有する半導体装置を提供することを課題の一とする。また、当該半導体装置を簡便な方法で作製する方法を提供することを課題の一とする。【解決手段】真性又は実質的に真性であって、表面に結晶領域を含む酸化物半導体層をトランジスタに用いる。真性又は実質的に真性な半導体は、酸化物半導体中で電子供与体（ドナー）となる不純物を除去し、シリコン半導体よりもエネルギーギャップが大きいものを用いる。該酸化物半導体層の上下に絶縁膜を介して配置した一対の導電膜の電位を制御して、該酸化物半導体層に形成するチャネルの位置を変えることにより、トランジスタの電気特性を制御すればよい。【選択図】図１

Description

本発明は、トランジスタを用いた半導体装置に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、半導体素子及び回路、半導体素子及び回路を有する電気光学装置、及び電子
機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。トランジスタは液晶テレビに代表されるような半導体装置に用いられて
いる。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が公知であるが
、その他の材料として酸化物半導体が注目されている。
トランジスタとしては、主にアモルファスシリコン、または多結晶シリコンなどの半導体
材料を用いて作製される。アモルファスシリコンを用いたトランジスタは、電界効果移動
度が低いもののガラス基板の大面積化に対応することができ、一方、多結晶シリコンを用
いたトランジスタは、電界効果移動度が高いもののレーザアニールなどの結晶化工程が必
要であり、ガラス基板の大面積化には必ずしも適応しないといった特性を有している。
酸化物半導体の材料としては、酸化亜鉛又は酸化亜鉛を成分とするものが知られている。
そして、電子キャリア濃度が１０１８／ｃｍ３未満である非晶質酸化物（酸化物半導体）
からなるもので形成された薄膜トランジスタが開示されている（特許文献１乃至３）。
また、液晶表示装置に代表されるアクティブマトリクス型半導体装置においては、画面サ
イズが対角６０インチ以上と大型化する傾向にあり、さらには、対角１２０インチ以上の
画面サイズも視野に入れた開発が行われている。加えて、画面の解像度も、ハイビジョン
画質（ＨＤ、１３６６×７６８）、フルハイビジョン画質（ＦＨＤ、１９２０×１０８０
）と高精細化の傾向にあり、解像度が３８４０×２０４８または４０９６×２１６０とい
った、いわゆる４Ｋデジタルシネマ用表示装置の開発も急がれている。
表示装置の高精細化に伴い必要とされる画素数が著しく増加している。その結果、一画素
当たりの書き込み時間が短くなり、トランジスタには動作特性の速さ、高いオン電流等が
求められている。一方で近年のエネルギーの枯渇問題もあって、消費電力が抑制された表
示装置が求められている。そのため、トランジスタについても、オフ電流が低く無駄な漏
れ電流が抑制されたものが求められている。
特開２００６－１６５５２７号公報 特開２００６－１６５５２８号公報 特開２００６－１６５５２９号公報
酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタに比
べ電界効果移動度が勝るが、多結晶シリコンを用いたトランジスタに比べれば劣り、さら
なる向上が求められている。
また、酸化物半導体は形成工程において化学量論的組成からのずれが生じてしまう。例え
ば、酸素の過不足によって酸化物半導体の電気伝導度が変化してしまう。また、酸化物半
導体の薄膜形成中に混入する水素が酸素（Ｏ）－水素（Ｈ）結合を形成して電子供与体（
ドナー）となり、電気伝導度を変化させる要因となる。さらにＯ－Ｈ結合は極性を有する
ので、酸化物半導体によって作製されるトランジスタのような能動デバイスに対して特性
の変動要因となる。
電子キャリア濃度が１０１８／ｃｍ３未満としても、酸化物半導体においては実質的には
ｎ型であり、前記特許文献に開示されるトランジスタのオン・オフ比は１０３しか得られ
ていない。このようなトランジスタのオン・オフ比が低い理由はオフ電流が高いことによ
るものである。
本発明は、このような技術的背景のもとでなされたものである。したがって、その目的は
、特性の異なるトランジスタ、具体的には動特性（オン特性や周波数特性（ｆ特性と呼ば
れる））に優れたトランジスタと、オフ電流が抑制されたトランジスタとを同一基板上に
有する半導体装置を提供することを課題の一とする。また、当該半導体装置を簡便な方法
で作製する方法を提供することを課題の一とする。
上記目的を達成するために、本発明は、真性又は実質的に真性であって、表面に結晶領域
を含む酸化物半導体層に着眼した。真性又は実質的に真性な半導体は、酸化物半導体中で
電子供与体（ドナー）となる不純物を除去し、シリコン半導体よりもエネルギーギャップ
が大きいものを用いればよい。そして、該酸化物半導体層の上下に絶縁膜を介して配置し
た一対の導電膜の電位を制御して、該酸化物半導体層に形成するチャネルの位置を変える
ことにより、トランジスタの電気特性を制御すればよい。
本発明の一形態は、同一基板上に動特性に優れたトランジスタと、安定した電気的特性を
示す（例えば、オフ電流がきわめて低減されている）トランジスタを有する半導体装置で
ある。具体的には、酸化物半導体中で電子供与体（ドナー）となる不純物を除去し、シリ
コン半導体よりもエネルギーギャップが大きい酸化物半導体を用いることで、真性又は実
質的に真性で、表面に結晶領域を含む酸化物半導体層を用い、該酸化物半導体層の上下に
絶縁膜を介して導電膜が配置された構成を有するトランジスタを同一基板上に複数有する
半導体装置である。
すなわち、本発明の一態様は、第１の電極層と、第１の電極層上に第１の絶縁膜と、第１
の絶縁膜上に表面に結晶領域を含む酸化物半導体層と、第１の電極層上で酸化物半導体層
に接し、端部が第１の電極層と重畳する第２の電極層、及び第３の電極層と、第２の電極
層、第３の電極層、及び酸化物半導体層と接する酸化物絶縁膜を含む第２の絶縁膜と、第
２の絶縁膜上に第１の電極層、及び酸化物半導体層と重畳する第４の電極層を有する半導
体装置である。また、上記半導体装置は、上記酸化物半導体層に用いる酸化物半導体のエ
ネルギーギャップが２ｅＶ以上のトランジスタを複数有する。
また、本発明の一態様は、デプレッション型のトランジスタと、エンハンスメント型のト
ランジスタとを含む上記半導体装置を備えるインバータ回路である。
また、本発明の一態様は、画素部と前記画素部を駆動する駆動回路部を有する、上記の半
導体装置を備える表示装置である。
また、本発明の一態様は、上記半導体装置において、少なくとも一つのトランジスタは第
１の電極層を主たるゲート電極として用い、他のトランジスタは第４の電極層を主たるゲ
ート電極として用いる駆動方法である。
また、本発明の一態様は、上記インバータ回路において、デプレッション型のトランジス
タは第４の電極層を主たるゲート電極として用い、エンハンスメント型のトランジスタは
第４の電極層を主たるゲート電極として用いる駆動方法である。
また、本発明の一態様は、上記表示装置において、画素部が有する少なくとも一つのトラ
ンジスタは第１の電極層を主たるゲート電極として用い、駆動回路部が有する少なくとも
一つのトランジスタは第４の電極層を主たるゲート電極として用いる駆動方法である。
また、本発明の一態様は、第１の電極層を形成し、第１の電極層上に第１の絶縁膜を形成
し、第１の絶縁膜上に酸化物半導体層を形成し、酸化物半導体層を脱水または脱水素化処
理して表面に結晶領域を形成し、第１の電極層上で酸化物半導体層に接し、端部が第１の
電極層と重畳する第２の電極層、及び第３の電極層を形成し、第２の電極層、第３の電極
層、及び酸化物半導体層と接する酸化物絶縁膜を含む第２の絶縁膜を形成し、第２の絶縁
膜上に第１の電極層、及び酸化物半導体層と重畳する第４の電極層を形成する半導体装置
の作製方法である。また、上記半導体装置は、上記酸化物半導体層に用いる酸化物半導体
のエネルギーギャップが２ｅＶ以上のトランジスタを同一基板上に複数有する。
なお、本明細書において、ＥＬ層とは発光素子の一対の電極間に設けられた層を示すもの
とする。従って、電極間に挟まれた発光物質である有機化合物を含む発光層はＥＬ層の一
態様である。
なお、本明細書中において、発光装置とは画像表示デバイス、発光デバイス、もしくは光
源（照明装置含む）を指す。また、発光装置にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂ
ｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅ
ｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇ
ｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けら
れたモジュール、または発光素子が形成された基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓ
ｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て発光装置に含むもの
とする。
本発明の一形態によれば、酸化物半導体層が有する結晶領域をチャネル形成領域とするこ
とで、半導体装置が有する回路の動作を高速化できる。また、高純度化された酸化物半導
体を用いたトランジスタで回路を構成することで、半導体装置が有する回路の動作を安定
化させることができる。また、オフ電流が１×１０－１３Ａ以下に低減されていることで
、半導体装置が有する保持容量素子の削減もしくは小型化ができる。また、特性の異なる
トランジスタを同一基板上に有する半導体装置を提供できる。また、当該半導体装置を簡
便な方法で作製できる。
実施の形態に係わる半導体装置の作製方法を説明する図。 実施の形態に係わる半導体装置を説明する図。 実施の形態に係わるインバータ回路を説明する図。 実施の形態に係わるシフトレジスタを説明する図。 実施の形態に係わるパルス出力回路を説明する図。 実施の形態に係わるパルス出力回路を説明する図。 実施の形態に係わるパルス出力回路を説明する図。 実施の形態に係わるタイミングチャート。 実施の形態に係わる表示装置のブロック図。 実施の形態に係わる表示装置の駆動回路を説明する図。 本発明の一態様を説明する断面図及び平面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する断面図。 半導体装置の画素等価回路を説明する図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する断面図及び平面図。 電子ペーパーの使用形態の例を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置及びデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯電話機の一例を示す外観図。 実施の形態に係わる表示装置の端子部を説明する図。 酸化物半導体を用いた逆スタガ型のトランジスタの縦断面図。 図２３に示すＡ－Ａ’断面におけるエネルギーバンド図（模式図）。（Ａ）ソースとドレインの間の電圧を等電位（ＶＤ＝０）とした場合、（Ｂ）ソースに対しドレインに正の電位（ＶＤ＞０）を加えた場合。 ゲート電圧が０Ｖの場合の図２３におけるＢ－Ｂ’間におけるエネルギーバンド図（模式図）。 図２３のＢ－Ｂ’の間におけるエネルギーバンド図（模式図）。（Ａ）ゲート（ＧＥ１）に正の電位（ＶＧ＞０）が印加された場合、（Ｂ）ゲート（ＧＥ１）に負の電位（ＶＧ＜０）が印加された場合。 真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば
容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈され
るものではない。なお、本明細書中の図面において、同一部分または同様な機能を有する
部分には同一の符号を付し、その説明は省略する場合がある。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態として表示装置の回路
付き基板及び回路付き基板の作製方法の一形態を、図１を用いて説明する。
図１（Ｅ）に、表示装置の回路付き基板上に作製された複数のトランジスタの断面構造の
一例を示す。図１（Ｅ）に示すトランジスタ４４０Ａ、４４０Ｂは酸化物半導体層のチャ
ネル形成領域の上下に絶縁膜を介して一対の電極層を配置する４端子構造の一つである。
なお、酸化物半導体層のチャネル形成領域の上下に絶縁膜を介して一対の電極層を配置す
る所謂デュアルゲート構造のトランジスタは、本実施の形態の４端子構造の一態様である
。また、トランジスタ４４０Ｂを表示装置の画素に適用し、トランジスタ４４０Ａを、画
素部の周辺に配置された駆動回路の一部に適用する場合について説明する。
トランジスタ４４０Ａは、絶縁表面を有する基板４００上に、第１の電極層４２１ａ、第
１の絶縁層４０２、結晶領域４０５ａを含む酸化物半導体層４０４ａ、第２の電極層４５
５ａ、及び第３の電極層４５５ｂを含む。また、トランジスタ４４０Ａを覆い、結晶領域
４０５ａに接する第２の絶縁層４２８が設けられ、第２の絶縁層４２８を介してチャネル
形成領域上方に重なる第４の電極層４２２ａを有する。第１の電極層４２１ａと結晶領域
４０５ａを含む酸化物半導体層４０４ａは、第１の絶縁層４０２を介して重なっている。
また、第２の電極層４５５ａ、及び第３の電極層４５５ｂの一部が酸化物半導体層４０４
ａの上方に重なって形成されている。
トランジスタ４４０Ｂは、絶縁表面を有する基板４００上に、第１の電極層４２１ｂ、第
１の絶縁層４０２、結晶領域４０５ｂを含む酸化物半導体層４０４ｂ、第２の電極層４５
５ｃ、及び第３の電極層４５５ｄを含む。また、トランジスタ４４０Ｂを覆い、結晶領域
４０５ｂに接する第２の絶縁層４２８が設けられ、第２の絶縁層４２８を介してチャネル
形成領域上方に重なる第４の電極層４２２ｂを有する。第１の電極層４２１ｂと結晶領域
４０５ｂを含む酸化物半導体層４０４ｂは第１の絶縁層４０２を介して重なっている。ま
た、第２の電極層４５５ｃ、及び第３の電極層４５５ｄの一部が酸化物半導体層４０４ｂ
の上方に重なって形成されている。
トランジスタ４４０Ａ、及びトランジスタ４４０Ｂは、デュアルゲート構造を有する。デ
ュアルゲート構造のトランジスタでは、酸化物半導体層の上下に絶縁膜を介して配置され
た電極層のどちらか一方、または両方をゲート電極層として、利用できる。なお、第２の
電極層、及び第３の電極層は、ソース電極層、及びドレイン電極層として機能する。
本実施の形態では、トランジスタ４４０Ａの第４の電極層４２２ａを当該トランジスタの
主たるゲート電極として用いる。従って、酸化物半導体層４０４ａの第２の電極層４５５
ａと接する領域と、酸化物半導体層４０４ａの第３の電極層４５５ｂと接する領域に挟ま
れ、第２の絶縁層４２８と接し、且つ第４の電極層４２２ａと重なる領域にチャネルが形
成される。
なお、本明細書において、酸化物半導体層の上下に絶縁膜を介して配置された第１の電極
層と第４の電極層について、第１の電極層の電位が第４の電極層の電位以上である場合、
第１の電極層を主たるゲート電極と言い、第４の電極層の電位が第１の電極層の電位以上
である場合、第４の電極層を主たるゲート電極と言うものとする。また、第１の電極層と
第４の電極層のどちらか一方は、ＧＮＤ、０Ｖ、或いはフローティング状態であってもよ
い。
また、トランジスタ４４０Ｂの第１の電極層４２１ｂを当該トランジスタの主たるゲート
電極として用いる。従って、酸化物半導体層４０４ｂの第２の電極層４５５ｃと接する領
域と、酸化物半導体層４０４ｂの第３の電極層４５５ｄと接する領域に挟まれ、第１の絶
縁層４０２と接し、且つ第１の電極層４２１ｂと重なる領域にチャネルが形成される。
なお、トランジスタ４４０Ｂは、第１の電極層４２１ｂ、第２の電極層４５５ｃ、第３の
電極層４５５ｄ、及び第４の電極層４２２ｂに透光性を有する導電膜を用いることで、透
光性を有するトランジスタとすることができる。透光性を有するトランジスタを表示装置
の画素に適用すると、画素の開口率を向上することができる。
なお、透光性を有する導電膜としては、可視光に対して透光性を有する導電材料、例えば
Ｉｎ－Ｓｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚ
ｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ
－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の酸化物導電材
料を適用することができ、スパッタ法を用いる場合は、ＳｉＯ２を２重量％以上１０重量
％以下含むターゲットを用いて成膜を行い、透光性を有する導電膜にＳｉＯｘ（Ｘ＞０）
を含ませ、非晶質の状態とするのが良い。
トランジスタ４４０Ａの第１の電極層４２１ａ、第２の電極層４５５ａ、第３の電極層４
５５ｂ、及び第４の電極層４２２ａとしては、Ｔｉ、Ｍｏ、Ｗ、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ
から選ばれた元素を主成分とする膜を、単膜で、または、それらの積層膜で形成すればよ
い。特に、酸化物半導体層と電気的に接続する第２の電極層４５５ａ、及び第３の電極層
４５５ｂは、酸素親和性の高い金属を含む材料が好ましい。
酸化物半導体層としては、四元系金属酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ系や、三
元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－
Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ
系や、二元系金属酸化物であるＩｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系
、Ｚｎ－Ｍｇ－Ｏ系、Ｓｎ－Ｍｇ－Ｏ系、Ｉｎ－Ｍｇ－Ｏ系や、一元系金属酸化物である
Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系などの酸化物半導体膜を用いることができる。また
、上記酸化物半導体層にＳｉＯ２を含んでもよい。
また、酸化物半導体層としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複
数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ
及びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導
体層のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ－Ｇａ－Ｚｎ－Ｏ
系酸化物半導体とよび、その薄膜をＩｎ－Ｇａ－Ｚｎ－Ｏ系膜ともよぶこととする。
また、酸化物半導体層には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ：ラピ
ッドサーマルアニール）法等で高温短時間の脱水または脱水素化処理をしたものを用いる
。この加熱工程により、酸化物半導体層の表層部は粒子サイズが１ｎｍ以上２０ｎｍ以下
の所謂ナノクリスタル（ナノ結晶とも表記する）で構成された結晶領域を有するようにな
り、その他の部分は非晶質、または、非晶質領域中に微結晶が点在した非晶質と微結晶の
混合物となる。なお、ナノ結晶の大きさは一例に過ぎず、発明が上記数値範囲に限定して
解釈されるものではない。
この様な構成をした酸化物半導体層を用いることにより、表層部はナノ結晶で構成された
緻密な結晶領域が存在するため、表層部からの水分の再侵入や酸素の脱離によるｎ型化を
防止できる。その結果、ｎ型化が影響する電気特性の劣化、具体的にはオフ電流の上昇を
防ぐことができる。
酸化物半導体層の表層部の結晶領域は、酸化物半導体層の表面に対して略垂直な方向にｃ
軸（ｃ－ａｘｉｓ）配向した結晶粒を有する。例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物
半導体材料を用いる場合には、結晶領域は、Ｉｎ２Ｇａ２ＺｎＯ７結晶粒のｃ軸が酸化物
半導体層の表面に対して略垂直な方向に配向したものとなる。Ｉｎ２Ｇａ２ＺｎＯ７のｃ
軸が基板平面（または、酸化物半導体層表面）に対して垂直な方向となるようにナノ結晶
を配列させることにより、トランジスタにおける電流の方向がＩｎ２Ｇａ２ＺｎＯ７のｂ
軸方向（またはａ軸方向）となる。
なお、結晶領域は、結晶粒以外のものを含んでいても良い。また、結晶粒の結晶構造も上
記に限定されず、他の結晶構造の結晶粒を含んでいても良い。例えば、Ｉｎ－Ｇａ－Ｚｎ
－Ｏ系の酸化物半導体材料を用いる場合には、Ｉｎ２Ｇａ２ＺｎＯ７の結晶粒に加え、Ｉ
ｎＧａＺｎＯ４の結晶粒などを含んでいても良い。
以下、図１（Ａ）乃至図１（Ｅ）を用い、同一基板上にトランジスタ４４０Ａ及びトラン
ジスタ４４０Ｂを作製する工程を説明する。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程により第１の電極層４２１ａ、及び第１の電極層４２１ｂを形成する。このとき段切
れ防止のために、少なくとも第１の電極層４２１ａ、及び第１の電極層４２１ｂの端部に
テーパー形状が形成されるようにエッチングするのが好ましい。
なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジ
ェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。もちろ
ん、第１のフォトリソグラフィ工程だけでなく、他のフォトリソグラフィ工程にも適用で
きる。
なお、基板４００としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若
しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アル
カリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有する
プラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面
に絶縁膜を設けた基板を適用しても良い。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラス基板などを用いることができる。
第１の電極層４２１ａ、及び第１の電極層４２１ｂは、アルミニウム、銅、モリブデン、
チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムなどの金属材料、ま
たはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒
化物を用いて、単層又は積層で形成することができる。好ましくはアルミニウムや銅など
の低抵抗金属材料での形成が有効であるが、耐熱性や腐食性の問題から高融点金属材料と
組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タ
ンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
このとき、一部の電極層や配線層に透光性を有する導電層を用いて開口率を向上させるこ
ともできる。透光性を有する導電層としては、例えば、酸化インジウム、酸化インジウム
酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化
亜鉛アルミニウム、または酸化亜鉛ガリウム等を含む酸化物導電層を用いることができる
。
また、第１の電極層４２１ａ、第１の電極層４２１ｂを異なる材料で形成しても良い。例
えば、画素部の開口率を向上させる目的で、第１の電極層４２１ｂを可視光に対する透光
性を有する導電層で形成し、配線抵抗を抑制する目的で、駆動回路部の第１の電極層４２
１ａに金属を主成分とする導電膜、例えばチタン、モリブデン、タングステン、アルミニ
ウム、クロム、銅、タンタルから選ばれた元素を主成分とする膜を、単膜で、または、そ
れらの積層膜を用いて形成することもできる。
また、下地膜となる絶縁層を基板４００と第１の電極層４２１ａ、及び第１の電極層４２
１ｂの間に設けてもよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能
があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、または酸化窒化珪素膜から選ばれた
一つ、または複数の膜による積層構造により形成することができる。
次いで、第１の電極層４２１ａ、及び第１の電極層４２１ｂ上に第１の絶縁層４０２を形
成する。第１の絶縁層４０２は酸化シリコン層、酸化窒化シリコン層、窒化酸化シリコン
層、窒化シリコン層、酸化アルミニウム層、酸化タンタル層などの単層膜または積層膜を
用いることができる。また、膜厚を５０ｎｍ以上２５０ｎｍ以下とし、ＣＶＤ法やスパッ
タ法などで形成する。なお、第１の絶縁層４０２は酸化物半導体層と接する側に酸化物絶
縁層を有する構成が好ましい。
なお、本実施の形態で用いる、不純物を除去することによりｉ型化又は実質的にｉ型化さ
れた酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて
敏感であるため、絶縁膜との界面は重要である。そのため高純度化された酸化物半導体に
接する絶縁膜は、高品質化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高
い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲー
ト絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすること
ができるからである。
また、高密度プラズマＣＶＤ装置により得られた絶縁膜は、一定した厚さの膜形成ができ
るため段差被覆性に優れている。また、高密度プラズマＣＶＤ装置により得られる絶縁膜
は、薄い膜の厚みを精密に制御することができる。
もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても
良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化
物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
第１の絶縁層４０２の形成は、高密度プラズマＣＶＤ装置により行う。ここでは、高密度
プラズマＣＶＤ装置は、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を指
している。例えば、３ｋＷ～６ｋＷのマイクロ波電力を印加してプラズマを発生させて、
絶縁膜の成膜を行う。
チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガ
スを導入し、１０Ｐａ～３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁
表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気
に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を
行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面に行わ
れるプラズマ処理は、絶縁膜の成膜より後に行う。上記プロセス順序を経た絶縁膜は、膜
厚が薄く、例えば１００ｎｍ未満であっても信頼性を確保することができる絶縁膜である
。
第１の絶縁層４０２の形成の際、チャンバーに導入するモノシランガス（ＳｉＨ４）と亜
酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャン
バーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用い
ることができるが、中でも安価であるアルゴンを用いることが好ましい。
また、高密度プラズマ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため
段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁膜は、薄い膜の
厚みを精密に制御することができる。
上記プロセス順序を経た絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜と
は大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合におい
て、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高
密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。
また、第１の絶縁層４０２として、有機シランガスを用いたＣＶＤ法により酸化シリコン
層を形成することも可能である。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学
式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、
テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキ
サン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（Ｓｉ
Ｈ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等
のシリコン含有化合物を用いることができる。
また、第１の絶縁層４０２として、アルミニウム、イットリウム、又はハフニウムの酸化
物、窒化物、酸化窒化物、又は窒化酸化物の一種又はそれらの化合物を少なくとも２種以
上含む化合物を用いることもできる。
なお、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の
数が多い物質のことを指し、窒化酸化物とは、その組成として、酸素原子より窒素原子の
数が多い物質のことを指す。例えば、酸化窒化シリコン膜とは、その組成として、窒素原
子よりも酸素原子の数が多く、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ
Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（Ｈ
ＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場
合に、濃度範囲として酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１
５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０
原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成とし
て、酸素原子より窒素原子の数が多く、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度
範囲として酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、
シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲
で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子
の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範
囲内に含まれるものとする。
次いで、第１の絶縁層４０２上に、膜厚５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ
以上２０ｎｍ以下の酸化物半導体膜４０３を形成する（図１（Ａ））。
なお、酸化物半導体膜４０３を成膜する前に、アルゴンガスを導入してプラズマを発生さ
せる逆スパッタを行い、第１の絶縁層４０２の表面に付着しているゴミを除去することが
好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板
側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法
である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アル
ゴン雰囲気に酸素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に
Ｃｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。逆スパッタ処理後、大気に曝すこと
なく酸化物半導体膜を成膜することによって、第１の絶縁層４０２と酸化物半導体膜４０
３の界面にゴミや水分が付着するのを防ぐことができる。
酸化物半導体膜は、先に挙げた四元系金属酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ系や
、三元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａ
ｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ
－Ｏ系や、二元系金属酸化物であるＩｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－
Ｏ系、Ｚｎ－Ｍｇ－Ｏ系、Ｓｎ－Ｍｇ－Ｏ系、Ｉｎ－Ｍｇ－Ｏ系や、一元系金属酸化物で
あるＩｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系などの酸化物半導体膜を用いることができる。
また、上記酸化物半導体膜中にＳｉＯ２を含んでもよい。また、酸化物半導体膜は、先に
挙げたＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。
また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は
希ガス（代表的にはアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成する
ことができる。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下
含むターゲットを用いて成膜を行い、酸化物半導体膜に結晶化を阻害するＳｉＯｘ（Ｘ＞
０）を含ませても良い。
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体成膜用ターゲット（組成比としてＩ
ｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］、またはＩｎ２Ｏ３：Ｇａ２
Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を
１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００
％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する
粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ま
しい。本実施の形態では、酸化物半導体膜として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体
成膜用ターゲットを用いてスパッタ法により膜厚１５ｎｍのＩｎ－Ｇａ－Ｚｎ－Ｏ系膜を
成膜する。
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜を成膜することが好
ましい。酸化物半導体膜に水素、水酸基又は水分が含まれないようにするためである。
また、酸化物半導体膜を第１の絶縁層４０２上に連続成膜するのが好ましい。ここで用い
るマルチチャンバー型のスパッタリング装置は、珪素もしくは酸化珪素（人工石英）ター
ゲットと、酸化物半導体膜用のターゲットを備えており、少なくとも、酸化物半導体膜用
のターゲットを設けた成膜室は、排気手段としてクライオポンプを有している。なお、ク
ライオポンプに代えて、ターボ分子ポンプを用い、当該ターボ分子ポンプの吸気口上に水
分などを吸着させるべくコールドトラップを設ける構成としても良い。
クライオポンプを用いて排気した成膜室は、例えば、水素原子や、Ｈ２Ｏなど水素原子を
含む化合物や、炭素原子や、炭素原子を含む化合物等が排気されるため、当該成膜室で成
膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物な
どの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガスを用いる
ことが好ましい。
また、酸化物半導体膜は基板を加熱しながら成膜してもよい。このとき基板温度を１００
℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加熱しながら成
膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができ
る。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法、直流電源を用いる
ＤＣスパッタ法、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法がある。ＲＦ
スパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属導電膜を
成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
次に、第２のフォトリソグラフィ工程を行い、レジストマスクを形成し、Ｉｎ－Ｇａ－Ｚ
ｎ－Ｏ系膜をエッチングする。エッチングには、例えば、クエン酸やシュウ酸などの有機
酸をエッチャントとして用いることができる。酸化物半導体層４０４ａ、４０４ｂの端部
をテーパー状にエッチングすることで、段差形状による配線の段切れを防ぐことができる
。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用
いてもよい。
次いで、酸化物半導体層４０４ａ、４０４ｂの脱水化または脱水素化を行う。この脱水化
または脱水素化を行う第１の加熱処理は、不活性ガス雰囲気下で抵抗加熱やランプ照射な
どの手段を用い、５００℃以上７５０℃以下（若しくはガラス基板の歪点以下の温度）で
１分間以上１０分間以下程度、好ましくは６５０℃、３分間以上６分間以下程度のＲＴＡ
（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理で行うことができる。ＲＴＡ法を用
いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度で
も処理することができる。なお、加熱処理は、このタイミングに限らず、フォトリソグラ
フィ工程や成膜工程の前後などで複数回行っても良い。
なお、本明細書では、窒素、または希ガス等の不活性気体雰囲気下での加熱処理を脱水化
または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってＨ２とし
て脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどを脱離す
ることを含めて脱水化または脱水素化と便宜上呼ぶこととする。
酸化物半導体層に対して脱水化または脱水素化を行う加熱温度Ｔから、脱水化または脱水
素化を行った同じ炉で大気に触れさせることなく、水または水素を再び混入させないで常
温まで下げることが重要である。脱水化または脱水素化と同時に酸素欠乏状態となり、酸
化物半導体層をｎ型化（ｎ－、ｎ＋など）、即ち低抵抗化させた後、酸素を補填すること
で高抵抗化させてｉ型とした酸化物半導体層を用いてトランジスタを作製すると、トラン
ジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフ特性のスイッチ
ング素子を実現できる。トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値
電圧でチャネルが形成されることが表示装置には望ましい。なお、トランジスタのしきい
値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電
流が流れる、所謂ノーマリーオン特性となりやすい。アクティブマトリクス型の表示装置
においては、回路を構成するトランジスタの電気特性が重要であり、この電気特性が表示
装置の性能を左右する。特に、トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）
が重要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値
がマイナスであると、回路として制御することが困難である。しきい値電圧値が高いトラ
ンジスタの場合には、駆動電圧が低い状態ではトランジスタとしてのスイッチング機能を
果たすことができず、負荷となる恐れがある。ｎチャネル型のトランジスタの場合、ゲー
ト電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すト
ランジスタが望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや
、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に
用いるトランジスタとしては不向きである。
また、加熱温度Ｔからの降温時におけるガス雰囲気は、加熱温度Ｔまで昇温したガス雰囲
気と異なるガス雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ
炉で大気に触れさせることなく、炉の中を高純度の酸素ガスまたはＮ２Ｏガス、超乾燥エ
ア（露点が－４０℃以下、好ましくは－６０℃以下）で満たして冷却を行う。
なお、第１の加熱処理においては、雰囲気中に、水、水素などが含まれないことが好まし
い。または、加熱処理装置に導入する不活性ガスの純度を、６Ｎ（９９．９９９９％）以
上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好
ましくは０．１ｐｐｍ以下）とすることが好ましい。
上記、不活性気体雰囲気下での加熱処理を行った場合、酸化物半導体層は加熱処理により
酸素欠乏型となって低抵抗化、即ちｎ型化（ｎ－化など）する。その後、酸化物半導体層
に接する酸化物絶縁層の形成を行うことにより酸化物半導体層の酸素欠損部に酸素を供給
して高抵抗化、即ちｉ型化させているとも言える。これにより、電気特性が良好で信頼性
のよいトランジスタを作製することができる。
上記条件で脱水化または脱水素化を十分に行った酸化物半導体層は、昇温脱離ガス分析法
（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で４５
０℃まで昇温しても水分の脱離を示すスペクトルに２つのピーク、少なくとも２５０～３
００℃付近に現れる１つのピークは検出されない。
なお、酸化物半導体層４０４ａ、及び酸化物半導体層４０４ｂは、成膜された段階では多
くの未結合手を有する非晶質であるが、上記脱水化または脱水素化処理の第１の加熱工程
を行うことで、近距離にある未結合手同士が結合し合い、秩序化された非晶質構造とする
ことができる。また、秩序化が発展すると、非晶質領域中に微結晶が点在した非晶質と微
結晶の混合物、または全体が非晶質で形成され、酸化物半導体層４０４ａ、及び酸化物半
導体層４０４ｂの表層部にナノ結晶で構成された結晶領域４０５ａ、及び結晶領域４０５
ｂが形成される（図１（Ｂ））。また、酸化物半導体層４０４ａ、及び酸化物半導体層４
０４ｂのその他の領域は、非晶質、非晶質領域中に微結晶が点在した非晶質と微結晶の混
合物となる。なお、結晶領域４０５ａ、及び結晶領域４０５ｂは酸化物半導体層４０４ａ
、及び酸化物半導体層４０４ｂの一部であり、以降、酸化物半導体層４０４ａ、または酸
化物半導体層４０４ｂの表記には、結晶領域４０５ａ、または結晶領域４０５ｂが含まれ
るものとする。また、微結晶の粒子サイズは１ｎｍ以上２０ｎｍ以下の所謂ナノ結晶であ
り、一般的に微結晶（マイクロクリスタル）と呼ばれる微結晶粒子よりも小さいサイズで
ある。
なお、結晶領域４０５ａ、及び４０５ｂにおいては、膜表面に対し垂直方向にｃ軸配向を
したナノ結晶が形成されることが好ましく、この場合、ｃ軸方向に長軸を有し、短軸方向
は１ｎｍ乃至２０ｎｍとなるのが好ましい。
なお、工程の順序によっては酸化物半導体層の側面部には結晶領域は形成されず、側部を
除く表層部に結晶領域が形成される。ただし、側面部の面積比率は小さく、この場合にお
いても電気特性の劣化が抑制される効果や絶縁耐圧の向上等の効果は維持される。
また、第１の電極層４２１ａ、及び第１の電極層４２１ｂも第１の加熱処理の条件、また
は材料によっては、結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、第１
の電極層４２１ａ、及び第１の電極層４２１ｂとして、酸化インジウム酸化錫を用いる場
合は４５０℃１時間の第１の熱処理で結晶化するが、酸化珪素を含む酸化インジウム酸化
錫を第１の電極層４２１ａ、及び第１の電極層４２１ｂに用いる場合は結晶化が起こりに
くい。
また、第１の加熱処理後の酸化物半導体層４０４ａ、４０４ｂは、酸素欠乏型となって成
膜直後よりもキャリア濃度が高まり、好ましくは１×１０１８／ｃｍ３以上のキャリア濃
度を有し、低抵抗化した酸化物半導体層４０４ａ、４０４ｂとなる。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を
取り出し、島状の酸化物半導体層に加工するためのフォトリソグラフィ工程を行う。
次いで、図示しないが、第１の電極層と、追って説明するソース電極層又はドレイン電極
層を接続するための開口部（コンタクトホールともいう）を第１の絶縁層４０２に形成す
る。第１の絶縁層４０２上にフォトリソグラフィ法またはインクジェット法等によりマス
クを形成し、該マスクを用いて第１の絶縁層４０２を選択的にエッチングしてコンタクト
ホールを形成する。なお、コンタクトホールの形成は、第１の絶縁層４０２形成後、酸化
物半導体膜４０３形成前に行ってもよい。
次に、酸化物半導体層４０４ａ、４０４ｂ上に、ソース電極及びドレイン電極（これと同
じ層で形成される配線を含む）となる導電膜を成膜する。導電膜は、１００ｎｍ以上５０
０ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以下の厚さで形成する。
ソース電極及びドレイン電極は、Ａｌ、Ｃｕ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの金属材
料、または該金属材料を成分とする合金材料で形成する。また、Ａｌ、Ｃｕなどの金属層
の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成と
しても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生
ずるヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いること
で耐熱性を向上させることが可能となる。
ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）は導電性の金属酸
化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸
化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―
ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）ま
たは前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることが
できる。また、上述した元素を含む単層に限定されず、二層以上の積層を用いることがで
きる。なお、該導電膜は、少なくとも、後に行う第２の加熱処理に耐えうる程度の耐熱性
を有していることが好ましい。
また、酸化物半導体層４０４ａ、４０４ｂに接する導電膜は酸素親和性の高い金属を含む
材料が好ましい。酸素親和性の高い金属としては、チタン（Ｔｉ）、マンガン（Ｍｎ）、
マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）、トリウム（Ｔｈ）
のいずれか一または複数から選択された材料であることが好ましい。本実施の形態ではチ
タン膜を用いる。
酸化物半導体層と酸素親和性の高い導電膜を接して形成すると、界面付近のキャリア密度
が増加し、低抵抗な領域が形成され、酸化物半導体層と、導電膜のコンタクト抵抗を低減
できる。これは、酸素親和性の高い導電膜が酸化物半導体層から酸素を引き抜くことによ
り、酸化物半導体層と導電膜の界面に、酸化物半導体層中の金属が過剰な層（複合層とも
呼ぶ。）または酸化された導電膜のいずれか、もしくはその両方が形成されることによる
。例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体層とチタン膜が接する構成においては
、酸化物半導体層とチタン膜に接する界面付近に、インジウムが過剰な層と酸化チタン層
が生成する場合がある。また、酸化物半導体層とチタン膜に接する界面付近に、インジウ
ムが過剰な層または酸化チタン層のいずれかが生成する場合がある。Ｉｎ－Ｇａ－Ｚｎ－
Ｏ系の酸化物半導体層から酸素が欠損したインジウムが過剰な層は電気伝導度が高く、酸
化物半導体層と導電膜との接触抵抗の低減を図ることができる。
なお、酸化物半導体層と接する導電膜としてチタン膜、もしくは導電性を有する酸化チタ
ン膜を用いても良い。その場合、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体層と酸化チタン
膜が接する構成においては、酸化物半導体層と酸化チタン膜に接する界面付近に、インジ
ウムが過剰な層が生成される場合がある。
また、該導電膜として可視光に対して透光性を有する導電材料を用いることもできる。可
視光に対して透光性を有する導電材料としては、インジウム、スズまたは亜鉛のいずれか
を含む透明導電性酸化物が好ましく、例えば、酸化インジウム（Ｉｎ２Ｏ３）や酸化イン
ジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）を用いることができる
。また、透明導電性酸化物に酸化シリコンのような絶縁性酸化物を加えた物を用いてもよ
い。透明導電性酸化物を導電膜として用いることにより、表示装置の開口率を向上させる
ことができる。
また、導電膜の成膜方法としては、アーク放電イオンプレーティング法や、スプレー法を
用いてもよい。また、銀、金、銅などの導電性ナノペーストを、スクリーン印刷法、イン
クジェット法などを用いて吐出し焼成して形成しても良い。
次いで、該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形
成し、該マスクを用いて導電膜をエッチングして、ソース電極、及びドレイン電極を形成
する（図１（Ｃ））。本実施の形態では、導電膜としてスパッタリング法で厚さ２００ｎ
ｍのＴｉ膜を形成し、レジストマスクを用いて、ウェットエッチング法またはドライエッ
チング法にて導電膜を選択的にエッチングして、ソース電極、及びドレイン電極として機
能する第２の電極層４５５ａ、第３の電極層４５５ｂ、第２の電極層４５５ｃ、及び第３
の電極層４５５ｄを形成する。
次いで、第２の電極層４５５ａ、第３の電極層４５５ｂ、第２の電極層４５５ｃ、及び第
３の電極層４５５ｄ及び露出した酸化物半導体層４０４ａ、４０４ｂを覆う第２の絶縁層
４２８を形成する（図１（Ｄ））。第２の絶縁層４２８の膜厚は５０ｎｍ以上２５０ｎｍ
以下が好ましく、第２の絶縁層４２８は酸化物半導体層と接する側に酸化物絶縁層を有す
る。第２の絶縁層４２８が有する酸化物半導体層と接する側の酸化物絶縁層としては、酸
化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、酸化タンタル層、酸化イット
リウム層、又は酸化ハフニウム層などの酸化物絶縁層を用いることができる。
酸化物絶縁層は、スパッタリング法など、酸化物絶縁層に水、水素等の不純物を混入させ
ない方法を適宜用いて形成することができる。本実施の形態では、スパッタリング法を用
いて酸化物絶縁層として酸化珪素膜を成膜する。成膜時の基板温度は、室温以上３００℃
以下とすればよく、本実施の形態では１００℃とする。ここで、成膜時に水、水素等の不
純物を混入させない方法として、成膜前に減圧下で１５０℃以上３５０℃以下の温度で２
分間以上１０分間以下のプリベークを行い、大気に触れることなく酸化物絶縁層を形成す
ることが望ましい。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素混合雰
囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪
素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び希ガ
ス雰囲気下でスパッタリング法により酸化珪素を形成することができる。低抵抗化した酸
化物半導体層に接して形成する酸化物絶縁層は、水分や、水素イオンや、ＯＨ－などの不
純物の混入をさけて形成する。
また、酸化物絶縁層上に無機絶縁膜を積層して、水分や、水素イオンや、ＯＨ－などの不
純物が外部から酸化物半導体層に侵入を抑制する構成が好ましい。第２の絶縁層４２８の
酸化物絶縁層上に積層する無機絶縁膜としては、酸化シリコン層、酸化窒化シリコン層、
窒化酸化シリコン層、窒化シリコン層、酸化アルミニウム層、酸化タンタル層などを用い
ることができる。
本実施の形態では、純度が６Ｎであり、柱状多結晶Ｂドープの珪素ターゲット（抵抗値０
．０１Ω・ｃｍ）を用い、基板とターゲットの間との距離（Ｔ－Ｓ間距離）を８９ｍｍ、
圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパ
ルスＤＣスパッタ法により成膜する。膜厚は３００ｎｍとする。また、第２の絶縁層４２
８を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、
濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい
。
次いで、不活性ガス雰囲気下、または窒素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。または、第１の加熱処理と同様に高温
短時間のＲＴＡ処理を行っても良い。第２の加熱処理を行うと、酸化物絶縁層と酸化物半
導体層が接した状態で加熱され、第１の加熱処理で低抵抗化された酸化物半導体層の酸素
欠損部に酸素を供給し、高抵抗化（ｉ型化）できる。
本実施の形態では、酸化珪素膜成膜後に第２の加熱処理を行ったが、加熱処理のタイミン
グは酸化珪素膜成膜以降であれば問題なく、酸化珪素膜成膜直後に限定されるものではな
い。
次に、フォトリソグラフィ工程を行い、レジストマスクを形成し、第２の絶縁層４２８の
エッチングにより第２の電極層４５５ｄに達するコンタクトホールを形成する。
次いで、第２の絶縁層４２８上に導電膜を形成した後、当該導電膜にフォトリソグラフィ
工程を施して、第４の電極層４２２ａ、第４の電極層４２２ｂ、及び、後の工程で画素電
極層と接続される接続電極層４２２ｃを形成する（図１（Ｅ））。導電膜としては、Ａｌ
、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜を、単膜で、若
しくは積層して用いることができる。ただし、第３の電極層４５５ｄと画素電極層が直接
接続される場合は接続電極層４２２ｃを省いても良い。
本実施の形態では、トランジスタ４４０Ａの第４の電極層４２２ａを当該トランジスタの
主たるゲート電極として用いる。また、第１の電極層４２１ａの電位は第４の電極層４２
２ａの電位以下、もしくはＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、トランジスタ４４０Ｂの第１の電極層４２１ｂを当該トランジスタの主たるゲート
電極として用いる。また、第４の電極層４２２ｂの電位は第１の電極層４２１ｂの電位以
下、もしくはＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
酸化物半導体層のチャネル形成領域の上下に絶縁膜を介して一対の電極層を配置する４端
子構造とすることによりトランジスタの信頼性を高めることができる。具体的には、トラ
ンジスタの信頼性を調べるためのバイアス－熱ストレス試験（以下、ＢＴ試験という）に
おいて、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量を低減することがで
きる。
なお、図２に示すように第１の電極層を主たるゲート電極として用いるトランジスタには
第４の電極層を設けない構成であってもよい。
図２に、表示装置の回路付き基板上に作製された複数のトランジスタの断面構造の一例を
示す。図２に示すトランジスタ４４０Ａは酸化物半導体層のチャネル形成領域の上下に絶
縁膜を介して一対の電極層を配置する４端子構造の一つであり、トランジスタ４５０は逆
スタガ型である。
なお、トランジスタ４４０Ａは表示装置の画素部の周辺に配置された駆動回路の一部に形
成されることが好適であり、トランジスタ４５０は画素、駆動回路の一部もしくは保護回
路に形成されることが好適である。
トランジスタ４５０は、絶縁表面を有する基板４００上に、第１の電極層４２１ｃ、第１
の絶縁層４０２、結晶領域４０５ｃを含む酸化物半導体層４０４ｃ、第２の電極層４５５
ｅ、及び第３の電極層４５５ｆを含む。また、トランジスタ４５０を覆い、結晶領域４０
５ｃに接する第２の絶縁層４２８を有する。第１の電極層４２１ｃと酸化物半導体層４０
４ｃは第１の絶縁層４０２を介して重なっている。また、第２の電極層４５５ｅ、及び第
３の電極層４５５ｆの一部が酸化物半導体層４０４ｃの上方に重なって形成されている。
なお、トランジスタ４４０Ａ、４４０Ｂを覆うように保護絶縁層を形成しても良い。保護
絶縁層としては、例えば窒化珪素膜、窒化酸化珪素膜、または窒化アルミニウム膜などを
用いる。
また、画素部において第４の電極層４２２ｂ上に平坦化絶縁層を設けても良い。平坦化絶
縁層としては、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の
、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材
料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロ
ンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層
させてもよい。また、カラーフィルタ層を平坦化絶縁層として用いることもできる。
また、第１の電極層４２１ｂと同じ材料、同じ工程で作製できる容量配線と、第４の電極
層４２２ｂと同じ材料、同じ工程で作製できる容量電極を用いて、第１の絶縁層４０２、
または酸化物絶縁層を含む誘電体層を挟んだ保持容量も同一基板上に形成してもよい。ト
ランジスタ４４０Ｂと保持容量を有する画素をマトリクス状に配置して画素部を構成し、
トランジスタ４４０Ａを有する駆動回路を画素部の周辺に配置した基板は、アクティブマ
トリクス型の表示装置を作製するための一方の基板とすることができる。
また、トランジスタ４４０Ａ、４４０Ｂを用いて表示装置を作製する場合、駆動用トラン
ジスタのソース電極層と電気的に接続する電源供給線を設け、その電源供給線は、ゲート
配線と交差し、且つ、金属導電膜からなる接続電極層４２２ｃと同じ材料、同じ工程で形
成する。或いは、電源供給線は、ソース配線と交差し、且つ、第１の電極層４２１ｂと同
じ材料、同じ工程で形成する。
また、発光装置を作製する場合、発光素子の一方の電極は駆動用トランジスタのソース電
極層またはドレイン電極層と電気的に接続させ、発光素子のもう一方の電極と電気的に接
続する共通電位線を設ける。なお、その共通電位線は、金属導電膜からなる接続電極層４
２２ｃと同じ材料、同じ工程で形成する。或いは、共通電位線は、第１の電極層４２１ｂ
と同じ材料、同じ工程で形成する。
以上のようにして水素濃度が低減された酸化物半導体層を有するトランジスタは、オフ電
流が極めて低く、１×１０－１３Ａ以下の特性を有する。このようにオフ電流が低いトラ
ンジスタとしては、例えば、炭化珪素（例えば、４Ｈ－ＳｉＣ）を用いたものがある。酸
化物半導体と４Ｈ－ＳｉＣはいくつかの共通点を有しており、キャリア密度はその一例で
ある。常温でのフェルミ・ディラック分布を用いると、酸化物半導体の少数キャリアは１
０－７／ｃｍ３程度と見積もられるが、これは、４Ｈ－ＳｉＣにおける６．７×１０－１
１／ｃｍ３と同様、極めて低い値である。シリコンの真性キャリア密度（１．４×１０１
０／ｃｍ３程度）と比較すれば、その程度が並はずれていることが良く理解できる。また
、酸化物半導体のエネルギーバンドギャップは３．０～３．５ｅＶであり、４Ｈ－ＳｉＣ
のエネルギーバンドギャップは３．２６ｅＶであるから、ワイドギャップ半導体という点
においても、酸化物半導体と炭化珪素とは共通している。
一方で、酸化物半導体と炭化珪素との間には極めて大きな相違点が存在する。それは、プ
ロセス温度である。炭化珪素を用いる半導体プロセスは一般に１５００℃～２０００℃の
活性化熱処理を経由する。このような高い温度では、半導体基板や半導体素子などが破壊
されてしまうため、他の半導体材料を用いた集積回路を形成した上に、炭化珪素による半
導体素子を形成することは困難である。他方、酸化物半導体は、３００～５００℃（ガラ
ス転移温度以下、最大でも７００℃程度）の熱処理で作製することが可能であり、他の半
導体材料を用いた集積回路を形成した上で、酸化物半導体による半導体素子を形成するこ
とが可能となる。
また、炭化珪素の場合と異なり、ガラス基板など、耐熱性の低い基板を用いることが可能
であるという利点を有する。さらに、高温での熱処理が不要という点で、炭化珪素と比較
してエネルギーコストを十分に低くすることができるという利点を有する。
なお、酸化物半導体において、ＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅｓ）等の物性
研究は多くなされているが、これらの研究は、ＤＯＳそのものを十分に減らすという思想
を含まない。開示する発明の一態様では、エネルギーギャップ中のＤＯＳの原因たり得る
水や水素を酸化物半導体中より除去することで、高純度化した酸化物半導体を作製する。
これは、ＤＯＳそのものを十分に減らすという思想に立脚するものである。そして、これ
によって極めて優れた工業製品の製造を可能とするものである。
さらに、酸素欠乏により発生する金属の未結合手に対して酸素を供給し、酸素欠陥による
ＤＯＳを減少させることにより、いっそう高純度化された（ｉ型の）酸化物半導体とする
ことも可能である。たとえば、チャネル形成領域に密接して酸素過剰の酸化膜を形成し、
当該酸化膜から酸素を供給して、酸素欠陥によるＤＯＳを減少させることが可能である。
酸化物半導体の欠陥は、過剰な水素による伝導帯下０．１～０．２ｅＶの準位や、酸素の
不足による深い準位、などに起因するものとされている。これらの欠陥を無くすために、
水素を徹底的に除去し、酸素を十分に供給する、という技術思想は正しいものであろう。
また、酸化物半導体は一般にｎ型とされているが、開示する発明の一態様では、不純物、
特に水や水素を除去することによりｉ型化を実現する。この点、シリコンなどのように不
純物を添加してのｉ型化ではなく、従来にない技術思想を含むものといえる。
酸化物半導体を用いたトランジスタは、幾つかの特徴を有する。ここで、その伝導機構に
ついて、図２３乃至図２６を用いて説明する。なお、以下の説明は一考察に過ぎず、これ
に基づいて発明の有効性が否定されるものではないことを付記する。
次に説明する。
図２３は、酸化物半導体を用いた逆スタガ型のトランジスタの縦断面図を示す。ゲート電
極（ＧＥ１）上にゲート絶縁膜（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けられ、そ
の上にソース電極（Ｓ）及びドレイン電極（Ｄ）が設けられている。さらに、その上に絶
縁層を介してバックゲート（ＧＥ２）が設けられている。
図２４は、図２３に示すＡ－Ａ’断面におけるエネルギーバンド図（模式図）を示す。図
２４（Ａ）はソースとドレインの間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を示し、図
２４（Ｂ）はソースに対しドレインに正の電位（ＶＤ＞０）を加えた場合を示す。
図２５、図２６は、図２３におけるＢ－Ｂ’間におけるエネルギーバンド図（模式図）を
表す。図２５はゲート電圧が０Ｖの場合の状態を示す。図２６（Ａ）はゲート（ＧＥ１）
に正の電位（ＶＧ＞０）が印加された状態であり、ソースとドレイン間にキャリア（電子
）が流れるオン状態を示している。また、図２６（Ｂ）は、ゲート（ＧＥ１）に負の電位
（ＶＧ＜０）が印加された状態であり、オフ状態（少数キャリアは流れない）である場合
を示す。酸化物半導体の厚さが５０ｎｍ程度であり、酸化物半導体が高純度化されたこと
によりドナー濃度が１×１０１８／ｃｍ３以下であれば、オフ状態において空乏層は酸化
物半導体の全体に渡って広がる。すなわち完全空乏型の状態とみなすことができる。
図２７は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係
を示す。
金属は縮退しており、フェルミ準位は伝導帯内に位置する。一方、従来の酸化物半導体は
ｎ型であり、そのフェルミ準位（Ｅｆ）は、バンドギャップ中央に位置する真性フェルミ
準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導体において含有
される水素の一部はドナーとなりＮ型化する要因の一つであることが知られている。
これに対して本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除
去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによ
り真性（ｉ型）とし、又は真性型にしようとしたものである。すなわち、不純物を添加し
てｉ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化された
ｉ型（真性半導体）又はそれに近づけることを特徴としている。そうすることにより、フ
ェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は
４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕
事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属－酸化物半導
体界面において、電子に対してショットキー型の障壁は形成されない。
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、両
者が接触すると図２４（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
図２４（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電圧（ＶＤ＞０）を印加
した上で、ゲートに電圧を印加しない場合（ＶＧ＝０）を破線で示し、ゲートに正の電圧
（ＶＧ＞０）を印加した場合を実線で示す。ゲートに正の電圧（ＶＧ＞０）を印加した場
合、ドレインに正の電位が印加されると、電子はバリア（ｈ）をこえて酸化物半導体に注
入され、ドレインに向かって流れる。この場合、バリア（ｈ）の高さは、ゲート電圧とド
レイン電圧に依存して変化するが、ゲートに正の電圧（ＶＧ＞０）を印加し正のドレイン
電圧が印加された場合には、電圧印加のない図２４（Ａ）のバリアの高さすなわちバンド
ギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。ゲートに電圧を
印加しない場合は、高いポテンシャル障壁のために、電極から酸化物半導体側へキャリア
（電子）が注入されず、電流を流さないオフ状態を示す。一方、ゲートに正の電圧を印加
すると、ポテンシャル障壁が低下し、電流を流すオン状態を示す。
このとき酸化物半導体に注入された電子は、図２６（Ａ）で示すように酸化物半導体中を
流れる。また、図２６（Ｂ）において、ゲート電極（ＧＥ１）に負の電位が印加されると
、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値と
なる。
このように酸化物半導体の主成分以外の不純物が極力含まれないように高純度化すること
により真性（ｉ型）とし、又は実質的に真性型とすることで、ゲート絶縁膜との界面特性
が顕在化し、バルクの特性と分離して考える必要がある。そのためゲート絶縁膜は、酸化
物半導体と良好な界面を形成できるものが必要となる。例えば、ＶＨＦ帯～マイクロ波帯
の電源周波数で生成される高密度プラズマを用いたＣＶＤ法で作製される絶縁膜、又はス
パッタリング法で作製される絶縁膜を用いることが好ましい。
酸化物半導体を高純度化しつつ、酸化物半導体とゲート絶縁膜との界面を良好なものとす
ることにより、トランジスタの特性としてチャネル幅Ｗが１×１０４μｍでチャネル長が
３μｍの素子であっても、常温でのオフ電流が１０－１３Ａ以下であり、サブスレッショ
ルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）が十分に期
待される。
このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化するこ
とにより、トランジスタの動作を良好なものとすることができる。
本実施の形態のトランジスタは高純度化された酸化物半導体層を有する。当該酸化物半導
体層は表面にナノ結晶で構成された緻密な結晶領域を有し、結晶領域は表層部から高純度
化された酸化物半導体層内部への水分の再侵入や酸素の脱離によるｎ型化を防止する。こ
のような高純度化された酸化物半導体層の上下に絶縁膜を介して一対の電極層を配置する
４端子構造のトランジスタは、正の閾値電圧を有し、オフ電流が極めて小さく抑制された
特性を有する。
また、第４の電極層を主たるゲート電極として用いる場合、酸化物半導体層の第２の電極
層と接する領域と、酸化物半導体層の第３の電極層と接する領域に挟まれ、第２の絶縁層
と接し、且つ第４の電極層と重なる領域にチャネルが形成される。なお、該チャネルが形
成される領域は、酸化物半導体の結晶領域でもあり、酸化物半導体層の表面に対して略垂
直な方向にｃ軸（ｃ－ａｘｉｓ）配向した結晶粒を有する。例えば、Ｉｎ－Ｇａ－Ｚｎ－
Ｏ系の酸化物半導体材料を用いる場合には、ｃ軸が基板平面（または、酸化物半導体層表
面）に対して垂直な方向となるようにナノ結晶を配列させることにより、トランジスタに
おける電流の方向がＩｎ２Ｇａ２ＺｎＯ７のｂ軸方向（またはａ軸方向）となる。従って
、第４の電極層を主たるゲート電極として用いるトランジスタは高い動特性（オン特性や
周波数特性（ｆ特性と呼ばれる））を発現し、例えば、高速動作が要求される駆動回路に
用いるトランジスタに好適である。
また、第１の電極層を主たるゲート電極として用いる場合、酸化物半導体層の第２の電極
層と接する領域と、酸化物半導体層の第３の電極層と接する領域に挟まれ、第１の絶縁層
と接し、且つ第１の電極層と重なる領域にチャネルが形成される。なお、不純物を除去す
ることによりｉ型化又は実質的にｉ型化された酸化物半導体層（高純度化された酸化物半
導体層）はキャリア濃度が抑制される。また、該酸化物半導体層のチャネル形成領域とは
反対の面に、ナノ結晶で構成された緻密な結晶領域が存在するため、表層部からの水分の
再侵入や酸素の脱離によるｎ型化を防止できる。従って、第１の電極層を主たるゲート電
極層として用いるトランジスタは、極めて低いオフ電流と、優れた信頼性を有し、例えば
、漏れ電流の低減が要求される画素部に用いるトランジスタに好適である。
以上のように、主として用いるゲート電極を選択することにより、表面に結晶領域を有す
る酸化物半導体層のチャネル形成領域の上下に絶縁膜を介して一対の電極層を配置する４
端子構造のトランジスタの電気特性を選択できる。
また、表面に結晶領域を有する酸化物半導体層のチャネル形成領域の上下に絶縁膜を介し
て一対の電極層を配置する４端子構造のトランジスタを同一基板上に複数設け、主として
用いるゲート電極を選択することにより、同一基板上に形成した複数のトランジスタを異
なる特性で動作させることができる。
また、同一基板上に高速動作が可能な駆動回路と、消費電力が抑制された画素部を有する
半導体装置を作製できる。
なお、本発明の一態様のトランジスタにおいて、主として用いるゲート電極が第１の電極
層、もしくは第４の電極層のどちらか一方に固定される必要はなく、回路の動作状況、動
作負荷に応じて適宜変えることができる。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態２）
本実施の形態では、酸化物半導体層のチャネル形成領域の上下に絶縁膜を介して一対の電
極層を配置する４端子構造のトランジスタを２つ用いて駆動回路のインバータ回路を構成
する例を、図３を用いて以下に説明する。図３（Ａ）に示すトランジスタは、実施の形態
１の図１（Ｅ）に示したトランジスタ４４０Ａ及びトランジスタ４４０Ｂと同一であり、
同じ部分には同じ符号を用いて説明する。
画素部を駆動するための駆動回路は、例えば画素部の周辺に配置され、インバータ回路、
容量、抵抗などを用いて構成する。インバータ回路の一態様には２つのｎチャネル型トラ
ンジスタを組み合わせて形成するものがある。例えば、エンハンスメント型トランジスタ
とデプレッション型トランジスタとを組み合わせて形成するもの（以下、ＥＤＭＯＳ回路
という）と、エンハンスメント型トランジスタ同士で形成するもの（以下、ＥＥＭＯＳ回
路という）がある。
駆動回路のインバータ回路の断面構造を図３（Ａ）に示す。第１のトランジスタ４４０Ａ
及び第２のトランジスタ４４０Ｂは、実施の形態１と同様に形成できるため詳細な説明を
省略する。なお、第２の絶縁層４２８にコンタクトホール４０８を形成した後に、第４電
極層４２２ａ、及び第４電極層４２２ｂを設け、コンタクトホール４０８を介して第２電
極層４５５ｃと接続された第２の配線４１０ｂと第４の電極層４２２ｂが直接接続する構
成が好ましい。接続に要するコンタクトホールの数が少ないため、電気抵抗を小さくでき
るだけでなく、コンタクトホールが占有する面積を小さくできる。
第１のトランジスタ４４０Ａが有する第２の電極層４５５ａと接続する第１の配線４１０
ａは、負の電圧ＶＤＬが印加される電源線（負電源線）である。この電源線は、接地電位
の電源線（接地電源線）としてもよい。
また、第２のトランジスタ４４０Ｂが有する第３の電極層４５５ｄと接続する第３の配線
４１０ｃは、正の電圧ＶＤＨが印加される電源線（正電源線）である。
また、駆動回路のインバータ回路の上面図を図３（Ｃ）に示す。図３（Ｃ）において、鎖
線Ｚ１－Ｚ２で切断した断面が図３（Ａ）に相当する。
また、ＥＤＭＯＳ回路の等価回路を図３（Ｂ）に示す。図３（Ｂ）に示す回路接続は、図
３（Ａ）に相当し、第１のトランジスタ４４０Ａをエンハンスメント型のｎチャネル型ト
ランジスタとし、第２のトランジスタ４４０Ｂをデプレッション型のｎチャネル型トラン
ジスタとする例である。
本実施の形態では、第１のトランジスタ４４０Ａ、及び第２のトランジスタ４４０Ｂの閾
値を制御するため、高純度化された酸化物半導体層のチャネル形成領域の上下に絶縁膜を
介して設けた第１の電極と第４の電極を用いる。具体的には、第１のトランジスタ４４０
Ａをエンハンスメント型、第２のトランジスタ４４０Ｂをデプレッション型にするよう、
それぞれの第１の電極と第４の電極に電圧を与える。
なお、図３（Ａ）及び図３（Ｃ）では、第２の配線４１０ｂは、第２の絶縁層４２８に形
成されたコンタクトホール４０８を介して第４の電極層４２２ｂと直接接続する例を示し
たが、特に限定されず、接続電極を別途設けて第２の配線４１０ｂと第４の電極層４２２
ｂとを電気的に接続させてもよい。また、本実施の形態では第２のトランジスタ４４０Ｂ
の第４の電極層を主たるゲート電極として用いる場合について説明したが、第２のトラン
ジスタ４４０Ｂの第１の電極層を主たるゲート電極として用いてもよい。その場合は、第
２の絶縁層４２８にコンタクトホール４０８を設ける必要がなく、第１の絶縁層４０２に
第２の電極層４５５ｃと第１の電極層４２１ｂを接続するコンタクトホールを形成する。
以上のように、酸化物半導体層のチャネル形成領域の上下に絶縁膜を介して一対の電極層
を配置する４端子構造のトランジスタを２つ用いてインバータ回路を構成できる。デュア
ルゲート構造の第１の電極層と第４の電極層を用いてトランジスタの閾値を制御すること
で、酸化物半導体膜を作り分けずにエンハンスメント型トランジスタとデプレッション型
トランジスタを同一基板上に作製できるため作製工程が簡便である。
また、第４の電極層を主たるゲート電極として用いる本発明の一態様のトランジスタを適
用したインバータ回路は、動特性に優れる。
また、本実施の形態は、他の実施の形態と自由に組み合わせることができる。
（実施の形態３）
本実施の形態では、酸化物半導体層のチャネル形成領域の上下に絶縁膜を介して一対の電
極層を配置する４端子構造のトランジスタを２つ用いてパルス出力回路を作製し、さらに
当該パルス出力回路を複数接続してシフトレジスタを構成する例について図４及び図５を
用いて説明する。
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子
を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレ
イン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソー
スとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソー
スまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインと
して機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例と
しては、それぞれを第１端子、第２端子と表記する場合がある。
図４（Ａ）にシフトレジスタの構成を示す。シフトレジスタは、第１のパルス出力回路１
０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（Ｎは３以上の自然数）を有する。
また、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎは、第１の配線
１１、第２の配線１２、第３の配線１３、及び第４の配線１４と接続され、第１の配線１
１から第１のクロック信号ＣＫ１が、第２の配線１２から第２のクロック信号ＣＫ２が、
第３の配線１３から第３のクロック信号ＣＫ３が、第４の配線１４から第４のクロック信
号ＣＫ４が供給される。
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベル（Ｈ信号、高電源電位レベル、と
もいう）とＬレベル（Ｌ信号、低電源電位レベル、ともいう）を繰り返す信号である。こ
こで、第１のクロック信号（ＣＫ１）～第４のクロック信号（ＣＫ４）は、順に１／４周
期分遅延している。本実施の形態では、第１のクロック信号（ＣＫ１）～第４のクロック
信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック信号
は、入力される駆動回路に応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣＫと
して説明を行う
第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、及び第２の出力端子２７を有している（図４（Ｂ）参照）
。また、図示していないが、電源線５１、電源線５２、及び電源線５３と接続されている
。
パルス出力回路の第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、
第１の配線１１～第４の配線１４のいずれかと電気的に接続されている。例えば、図４（
Ａ）において、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１
と電気的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の
入力端子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路
１０＿２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子
２２が第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気
的に接続されている。
また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（
第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿ｎ
（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回路からの信号（前段信号
ＯＵＴ（ｎ－１）という）（ｎは２以上の自然数）が入力される。
また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３から
の信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後
段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋
２）という）が入力される。従って、各段のパルス出力回路からは、後段及び／または二
つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）～ＯＵ
Ｔ（Ｎ）（ＳＲ））、別の配線等に電気的に接続される第２の出力信号（ＯＵＴ（１）～
ＯＵＴ（Ｎ））が出力される。
すなわち、第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロッ
ク信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、
第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタ
ートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の
出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７
より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
なお、図４（Ａ）に示すように、シフトレジスタの最終段の２つの段（１０＿Ｎ－１、及
び１０＿Ｎ）には、後段信号ＯＵＴ（ｎ＋２）が入力されないが、一例としては、別途第
６の配線１６より第２のスタートパルスＳＰ２、第７の配線１７より第３のスタートパル
スＳＰ３をそれぞれ入力する構成とすればよい。または、別途シフトレジスタの内部で生
成された信号であってもよい。例えば、画素部へのパルス出力に寄与しない第（Ｎ＋１）
のパルス出力回路１０＿（Ｎ＋１）、第（Ｎ＋２）のパルス出力回路１０＿（Ｎ＋２）を
設け（ダミー段ともいう）、当該ダミー段より第２のスタートパルス（ＳＰ２）及び第３
のスタートパルス（ＳＰ３）に相当する信号を生成する構成としてもよい。
次に、本発明の一態様のパルス出力回路の構成について、図４（Ｃ）を用いて説明する。
第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎは、電源線５１乃至電源
線５３と接続されている。電源線５１は第１の高電源電位ＶＤＤを、電源線５２は第２の
高電源電位ＶＣＣを、電源線５３は低電源電位ＶＳＳを供給する。ここで電源線５１乃至
電源線５３の電源電位の大小関係は、第１の高電源電位ＶＤＤは、第２の高電源電位ＶＣ
Ｃと等しいか第２の高電源電位ＶＣＣより高電位であり、第２の高電源電位ＶＣＣは、低
電源電位ＶＳＳより高電位であるとする。また、電源線５２の電位ＶＣＣは、電源線５１
の電位ＶＤＤと等しくてもよいが、ＶＤＤより低くすることにより、動作に影響を与える
ことなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トラン
ジスタの閾値のシフトを低減し、劣化を抑制できる。
なお、第１のクロック信号（ＣＫ１）～第４のクロック信号（ＣＫ４）は、一定の間隔で
ＨレベルとＬレベルを繰り返す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶ
ＳＳであるとする。
第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎの各々は、第１のトラ
ンジスタ３１～第１１のトランジスタ４１を有している（図４（Ｃ）参照）。本実施の形
態では、二種類のトランジスタを同一基板上に作製して、パルス出力回路を構成する。な
お、本実施の形態で例示するシフトレジスタが有する第１のパルス出力回路１０＿１～第
Ｎのパルス出力回路１０＿Ｎは同じ構成を有しているため、ここでは、第１のパルス出力
回路１０＿１についてその構成と動作を説明する。
第１のパルス出力回路１０＿１は、第１のトランジスタ３１～第１１のトランジスタ４１
を有している。第１のトランジスタ３１～第１１のトランジスタ４１は、高純度化された
酸化物半導体層にチャネルが形成されるｎチャネル型のトランジスタである。
なお、本発明の一態様の高純度化された酸化物半導体層は、表面にナノ結晶で構成された
緻密な結晶領域を有し、表層部からの水分の再侵入や酸素の脱離によるＮ型化を防止でき
る。このような高純度化された酸化物半導体層の上下に絶縁膜を介して一対の電極層を配
置する４端子構造のトランジスタは、正の閾値電圧を有し、オフ電流が極めて低く抑制さ
れた特性を有する。
特に、結晶領域が形成された表面をバックチャネル側とし、第１の絶縁層を介して基板側
に配置された第１の電極層を主たるゲート電極として用いるトランジスタは、極めて低い
オフ電流と、優れた信頼性を有する。本実施の形態では、第１の電極層を主たるゲート電
極として用いるトランジスタを、第２のトランジスタ３２、及び第５のトランジスタ３５
に用いる。
また、本実施の形態のパルス出力回路、及び当該パルス出力回路を複数接続して構成した
シフトレジスタにおいて、外部からの信号がゲート電極に直接入力されるトランジスタに
も第１の電極層を主たるゲート電極として用いるトランジスタは好適である。例えば、第
１のパルス出力回路１０＿１の場合、外部からスタートパルスが入力される第４の入力端
子２４と接続している第１のトランジスタ３１、及び第５のトランジスタ３５をその例に
挙げることができる。第１の電極層を主たるゲート電極として用いるトランジスタはゲー
トとソース間もしくは、ゲートとドレイン間の耐圧が高く、例えば静電気などの異常な入
力により、回路を構成するトランジスタの閾値が変動する等の故障の発生を抑制できる。
また、結晶領域が形成された表面をチャネル形成領域に用い、第２の絶縁層を介して基板
とは逆側に配置された第４の電極層を主たるゲート電極として用いるトランジスタは、高
い動特性を有する。本実施の形態では、第４の電極層を主たるゲート電極として用いるト
ランジスタを第３のトランジスタ３３、第６のトランジスタ３６、第１０のトランジスタ
４０、及び第１１のトランジスタ４１に用いる。
なお、第４の電極層を主たるゲート電極として用いるトランジスタ、及び第１の電極層を
主たるゲート電極として用いるトランジスタは、実施の形態１で説明した方法に従って作
製できるため、本実施の形態では詳細な説明を省略する。
また、第１のトランジスタ３１、第４のトランジスタ３４、第７のトランジスタ３７乃至
第９のトランジスタ３９は、例えば第１の電極層を主たるゲート電極として用いるトラン
ジスタ、もしくは第４の電極層を主たるゲート電極として用いるトランジスタのどちらを
用いてもよいが、本実施の形態では第１の電極層を主たるゲート電極として用いるトラン
ジスタを適用するものとする。
図４（Ｃ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続さ
れ、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第
４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電
源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に
接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されている
。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２
端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１
端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続さ
れている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第２
端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に
電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６の
トランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２のトラ
ンジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され
、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３７
は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の第
２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されている
。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第４
のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子２２
に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ
３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子が
第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電気
的に接続され、ゲート電極が電源線５２に電気的に接続されている。第１０のトランジス
タ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力端
子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的に
接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続さ
れ、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジス
タ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されている
。
なお、図４（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジス
タ４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとす
る。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極
、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトラ
ンジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノー
ドＢとする。なお、ノードＢの電位を保持するため、一方の電極をノードＢに電気的に接
続した容量素子を別途設けてもよい。具体的には、容量素子の一方の電極をノードＢに電
気的に接続し、他方を電源線５３に電気的に接続して設ければよい。
次に、図５（Ａ）に示したパルス出力回路の動作について図５（Ｂ）、図６～図８を参照
して説明する。具体的には、図５（Ｂ）のタイミングチャートにおいて、第１の期間６１
、第２の期間６２、第３の期間６３、第４の期間６４、第５の期間６５に分割して説明す
る。なお図６、図７において、各期間でオン状態（導通状態）のトランジスタを実線で、
オフ状態のトランジスタを波線で示す。
ここでは、第１のパルス出力回路１０＿１の出力に関して説明する。第１のパルス出力回
路１０＿１は、第１の入力端子２１が第１のクロック信号（ＣＫ１）を供給する第１の配
線１１と電気的に接続され、第２の入力端子２２が第２のクロック信号（ＣＫ２）を供給
する第２の配線１２と電気的に接続され、第３の入力端子２３が第３のクロック信号（Ｃ
Ｋ３）を供給する第３の配線１３と電気的に接続されている。
なお、以下の説明において、第１のトランジスタ３１～第１１のトランジスタ４１は、Ｎ
チャネル型のトランジスタとし、ゲートとソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔ
ｈ）を上回ったとき導通状態になるものとする。
また、ここでは説明の簡略化のためＶＳＳ＝０とするが、これに限られない。なお、ＶＤ
ＤとＶＣＣとの差分、及びＶＣＣとＶＳＳとの差分（ＶＤＤ＞ＶＣＣである場合）は、ト
ランジスタのしきい値電圧より大きくなるものとし、すなわちトランジスタをオン状態（
導通状態）にするものとする。なお電源線５２の電位を、電源線５１の電位より低くする
ことにより、第２のトランジスタ３２、第４のトランジスタ３４、第９のトランジスタ３
９、第１１のトランジスタ４１のゲート電極に印加される電位を低く抑え、当該パルス出
力回路の第２のトランジスタ３２、第４のトランジスタ３４、第９のトランジスタ３９、
及び第１１のトランジスタ４１のしきい値のシフトを低減し、劣化を抑制することができ
る。
第１の期間６１において、第１のスタートパルス（ＳＰ１）がＨレベルとなり、第１のス
タートパルス（ＳＰ１）が入力される第１のパルス出力回路１０＿１の第４の入力端子２
４と電気的に接続された第１のトランジスタ３１と第５のトランジスタ３５が導通状態に
なる。また、第３のクロック信号（ＣＫ３）もＨレベルであるため第７のトランジスタ３
７もオンする。また、第９のトランジスタ３９のゲートには第２の高電源電位ＶＣＣが印
加されており、第９のトランジスタ３９もオンする（図６（Ａ）参照）。
このとき、第１のトランジスタ３１及び第９のトランジスタ３９がオンであるためノード
Ａの電位は上昇する。また、第５のトランジスタ３５がオンであるためノードＢの電位は
下降する。
また、第１のトランジスタ３１の第２端子の電位は、第１のトランジスタ３１の第２端子
がソースとなって、第１の電源線５１の電位から第１のトランジスタ３１のしきい値電圧
を引いた値となるため、ＶＤＤ－Ｖｔｈ３１（Ｖｔｈ３１は第１のトランジスタ３１のし
きい値電圧）となる。そして、第９のトランジスタ３９のしきい値電圧Ｖｔｈ３９とＶｔ
ｈ３１において、（ＶＤＤ－Ｖｔｈ３１）が（ＶＣＣ－Ｖｔｈ３９）以上の場合は、ノー
ドＡの電位がＶＣＣ－Ｖｔｈ３９となって第９のトランジスタ３９がオフし、ノードＡは
電位（ＶＣＣ－Ｖｔｈ３９）を維持したまま浮遊状態となる。また、（ＶＤＤ－Ｖｔｈ３
１）が（ＶＣＣ－Ｖｔｈ３９）未満の場合は、第９のトランジスタ３９はオフすることな
く、ノードＡは電位（ＶＤＤ－Ｖｔｈ３１）まで上昇する。
なお、本実施の形態では第１のトランジスタ３１乃至第１１のトランジスタ４１は全て同
じしきい値電圧Ｖｔｈ０を有するため、ノードＡの電位が（ＶＣＣ－Ｖｔｈ０）となって
第９のトランジスタ３９がオフし、ノードＡは電位（ＶＣＣ－Ｖｔｈ０）を維持したまま
浮遊状態となる。
ここで、第３のトランジスタ３３において、ゲート電極の電位が（ＶＣＣ－Ｖｔｈ０）と
なっている。第３のトランジスタ３３のゲートとソース間の電圧がそのしきい値を上回っ
ている。すなわち、ＶＣＣ－Ｖｔｈ０＞Ｖｔｈ３３（Ｖｔｈ３３は第３のトランジスタ３
３のしきい値電圧であって、本実施の形態ではＶｔｈ０）であるため、第３のトランジス
タ３３がオンする。
第２の期間６２において、第１のパルス出力回路１０＿１の第１の入力端子２１は第１の
クロック信号（ＣＫ１）がＬレベルからＨレベルに切り替わる。すでに、第３のトランジ
スタ３３がオンしているため、ソースとドレインの間に電流が生じ、出力端子２６に現れ
る出力信号（ＯＵＴ（１）（ＳＲ））の電位、すなわち第３のトランジスタ３３の第２電
極（この場合、ソース電極）の電位が上昇を始める。第３のトランジスタ３３のゲートと
ソース間には寄生容量、及びチャネル容量による容量結合が存在し、出力端子２６の電位
の上昇に伴い、浮遊状態となっている第３のトランジスタ３３のゲート電極の電位が上昇
する（ブートストラップ動作）。最終的には、第３のトランジスタ３３のゲート電極の電
位は、（ＶＤＤ＋Ｖｔｈ３３）より高くなり、出力端子２６の電位はＶＤＤに等しくなる
（図５（Ｂ）、図６（Ｂ）参照）。
また、このとき、第１のパルス出力回路１０＿１の第４の入力端子２４は第１のスタート
パルス（ＳＰ１）によりＨレベルであるため、第５のトランジスタ３５がオンしてノード
ＢはＬレベルに維持されている。従って、出力端子２６の電位がＬレベルからＨレベルに
立ち上がるとき、出力端子２６とノードＢの容量結合による不具合を抑制することができ
る。
次いで、第３の期間６３の前半において、第１のスタートパルス（ＳＰ１）がＬレベルと
なり第１のトランジスタ３１と第５のトランジスタ３５がオフする。また、第２の期間６
２に続いて第１のクロック信号（ＣＫ１）はＨレベルを保持し、またノードＡの電位も変
化しないため、第３のトランジスタ３３の第１電極にはＨレベルの信号が供給される（図
６（Ｃ）参照）。なお、第３の期間６３の前半では、ノードＢに接続する各トランジスタ
がオフし、ノードＢが浮遊状態となるが、出力端子２６の電位も変化しないため、ノード
Ｂと出力端子２６の容量結合による不具合の影響はほとんど無視できる程度となる。
なお、図５（Ａ）に示すように、ゲートに第２の高電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
ゲート電極に第２の高電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、
ブートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第
２端子であるソースの電位が上昇していき、第１の高電源電位ＶＤＤより大きくなる。そ
して、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。
そのため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレイン
の間ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジ
スタの劣化の要因となりうる。
そこで、ゲート電極に第２の高電源電位ＶＣＣが印加される第９のトランジスタ３９を設
けておくことにより、ブートストラップ動作によりノードＡの電位は上昇するものの、第
１のトランジスタ３１の第２端子の電位の上昇を生じないようにすることができる。つま
り、第９のトランジスタ３９を設けることにより、第１のトランジスタ３１のゲートとソ
ースの間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施
の形態の回路構成とすることにより、第１のトランジスタ３１のゲートとソースの間に印
加される負のバイアス電圧も小さくできるため、ストレスによる第１のトランジスタ３１
の劣化を抑制することができる。
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より高い動特性が要求される信号線駆動回路では、
第９のトランジスタ３９を省略してもよく、トランジスタ数を削減する利点がある。
第３の期間６３の後半において、第３のクロック信号（ＣＫ３）がＨレベルに切り替わり
、第７のトランジスタ３７がオンとなる。また、第３の期間６３の前半に続いて、第２の
クロック信号（ＣＫ２）はＨレベルを保持し、第８のトランジスタ３８はオンであるため
、ノードＢの電位はＶＣＣに上昇する。
ノードＢの電位が上昇したため、第２のトランジスタ３２及び第４のトランジスタ３４及
び第１１のトランジスタ４１がオンとなり、出力端子２７（ＯＵＴ（１））の電位がＬレ
ベルとなる。
また、第３の期間６３の後半において、第２のトランジスタ３２がオンとなり、第９のト
ランジスタ３９の第１端子にＬレベルの信号が供給されるので、第９のトランジスタ３９
がオン状態となり、ノードＡの電位が降下する。
また、第４のトランジスタ３４がオン状態になったことで、出力端子２６の電位が下降す
る。（図６（Ｄ）参照）。
第４の期間６４の前半において、第２のクロック信号（ＣＫ２）がＨレベルからＬレベル
に切り替わるため、第８のトランジスタ３８がオフする。しかし、第５の入力端子２５（
ＯＵＴ（３））がＨレベルを保持することにより、第６のトランジスタ３６がオン状態で
あるので、ノードＢはＶＣＣを保持することとなる。（図７（Ａ）参照）。
その後、第４の期間６４の後半に、第１のパルス出力回路１０＿１の第５の入力端子２５
（ＯＵＴ（３））がＬレベルとなり、第６のトランジスタ３６がオフする（図７（Ｂ）参
照）。このとき、ノードＢは、ＶＣＣレベルを保持した状態から浮遊状態となる。これに
より、第２のトランジスタ３２、第４のトランジスタ３４、及び第１１のトランジスタ４
１がオンし続ける状態となる。ただし、図５（Ｂ）に示すように、ノードＢの電位は、Ｖ
ＣＣレベルからトランジスタのオフ電流等に起因して下降することとなる。
その後、回路は周期的な動作を繰り返す。この期間を第５の期間６５とする。（図７（Ｃ
）、（Ｄ）参照）。第５の期間６５のある期間（第２のクロック信号（ＣＫ２）及び第３
のクロック信号（ＣＫ３）が共にＨレベルであるとき）において、第７のトランジスタ３
７と第８のトランジスタ３８がオンし、ノードＢに定期的にＶＣＣレベルの信号が供給さ
れる（図７（Ｄ）参照）。
このように、第５の期間６５に定期的にノードＢにＶＣＣレベルの信号を供給する構成と
することにより、パルス出力回路の誤動作を抑制することができる。また、第７のトラン
ジスタ３７と、第８のトランジスタ３８のオン又はオフを定期的に行うことによって、ト
ランジスタのしきい値のシフトを低減することが可能となる。
また、第５の期間６５において、ノードＢに第２の電源線５２からＶＣＣレベルの信号が
供給されていない間に、ノードＢの電位が下がる場合、予めノードＢに容量素子を設け、
ノードＢの電位の下降を緩和する構成としてもよい。
なお、第２の入力端子２２と第８のトランジスタ３８のゲート電極の結線と、第３の入力
端子２３と第７のトランジスタ３７のゲート電極の結線を入れ替えて、第８のトランジス
タ３８のゲート電極に供給していたクロック信号を、第７のトランジスタ３７のゲート電
極に供給し、第７のトランジスタ３７のゲート電極に供給していたクロック信号を、第８
のトランジスタ３８のゲート電極に供給しても、同様の作用を奏する。
図５（Ａ）に示すパルス出力回路において、第２の入力端子２２及び第３の入力端子２３
の電位を制御して、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状
態から、第７のトランジスタ３７がオフであって第８のトランジスタ３８がオンの状態を
経て、第７のトランジスタ３７及び第８のトランジスタ３８が共にオフの状態にすると、
第７のトランジスタ３７のゲート電極の電位の低下、及び第８のトランジスタ３８のゲー
ト電極の電位の低下により、ノードＢの電位の低下が２回生じることとなる。
一方、図５（Ａ）に示すパルス出力回路において、図５（Ｂ）の期間のように、第７のト
ランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ
３７がオンであって第８のトランジスタ３８がオフの状態を経て、第７のトランジスタ３
７及び第８のトランジスタ３８が共にオフの状態にすると、第８のトランジスタ３８のゲ
ート電極の電位の低下により、ノードＢの電位の低下が一回だけ生じ、電位が低下する回
数を一回に低減できる。
すなわち、第７のトランジスタ３７のゲート電極に第３の入力端子２３からクロック信号
を供給し、第８のトランジスタ３８のゲート電極に第２の入力端子２２からクロック信号
を供給すると、ノードＢの電位の変動を小さくでき、その結果ノイズが低減できるため好
適である。
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＶＣＣレベルの信号が供給される構成とすることにより、パル
ス出力回路の誤動作を抑制できる。
本実施の形態で説明したパルス出力回路のノードＢは、第４の期間６４の後半にＶＣＣレ
ベルを保持した状態から浮遊状態となる。浮遊状態のノードＢの電位は、第５のトランジ
スタ３５のオフ電流等に起因してＶＣＣレベルから下降する恐れがある。しかし、本実施
の形態のパルス出力回路の第５のトランジスタ３５には、オフ電流が極めて低く抑制され
た第１の電極層を主たるゲート電極として用いるトランジスタを適用しているため、浮遊
状態のノードＢの電位はよく維持され、ＶＣＣレベルからの低下が少ない。その結果、半
導体装置の誤動作が抑制され、信頼性が向上する。
また、トランジスタのオフ電流を抑制するために、ゲート電極をダブルゲート構造、トリ
プルゲート構造といったマルチゲート構造とする必要がないため、トランジスタを小型化
できる。さらに、ノードＢの電位を維持するための容量素子が不要、もしくは小型化でき
る。このように小型化された素子を用いて構成されたパルス出力回路、または、小型化さ
れたパルス出力回路を用いて構成されたシフトレジスタを用いることにより、半導体装置
全体の小型化が可能になる。
また、第１の電極層を主たるゲート電極として用いるトランジスタは、オフ電流が極めて
低く抑制されているだけでなく、正の閾値電圧を有している。本実施の形態のパルス出力
回路では第２のトランジスタ３２に第１の電極層を主たるゲート電極として用いるトラン
ジスタを用いているため、ブートストラップ動作によりノードＡの電位を高める際に、損
失が少なく速やかに上昇できる。その結果、半導体装置の誤動作が抑制され、信頼性が向
上する。
また、本実施の形態のパルス出力回路において、第３のトランジスタ３３、第６のトラン
ジスタ３６、第１０のトランジスタ４０、及び第１１のトランジスタ４１には、高純度化
された酸化物半導体層の結晶領域を用いた第４の電極層を主たるゲート電極として用いる
トランジスタを適用する。第４の電極層を主たるゲート電極として用いるトランジスタは
ｆ特性に優れ、高い電界効果移動度を有しているため、第３のトランジスタ３３、第６の
トランジスタ３６、第１０のトランジスタ４０、及び第１１のトランジスタ４１のスイッ
チング動作を高速化できる。また、当該トランジスタを小型化できる。
このように高速化された素子を用いて構成されたパルス出力回路、または、高速化された
パルス出力回路を用いて構成されたシフトレジスタを用いることにより、半導体装置全体
の高速化が可能になる。
また、本実施の形態で示したシフトレジスタは、図８（Ａ）に示すように、第ｍのパルス
出力回路から出力されるパルスと第（ｍ＋１）のパルス出力回路から出力されるパルスが
半分（１／４周期分）重なった駆動方法を用いている。これは、従来のシフトレジスタに
おける第ｍのパルス出力回路から出力されるパルスと第（ｍ＋１）のパルス出力回路から
出力されるパルスが重ならない駆動方法（図８（Ｂ）参照）と比較して、配線に充電する
時間を約２倍とすることができる。このように、第ｍのパルス出力回路から出力されるパ
ルスと第（ｍ＋１）のパルス出力回路から出力されるパルスが半分（１／４周期分）重な
った駆動方法を用いることによって、大きな負荷をかけることができ、高い周波数で動作
するパルス出力回路を提供することができる。また、パルス出力回路の動作条件を大きく
することができる。
なお、本実施の形態で示したシフトレジスタ及びパルス出力回路は、本明細書中の他の実
施の形態で示すシフトレジスタ及びパルス出力回路の構成と組み合わせて実施することが
可能である。また、本実施の形態の発明は半導体装置にも適用できる。本明細書中におい
て半導体装置とは、半導体特性を利用することで機能しうる装置を意味する。
（実施の形態４）
本実施の形態では、実施の形態３で説明した酸化物半導体層のチャネル形成領域の上下に
絶縁膜を介して一対の電極層を配置する４端子構造のトランジスタを用いて作製したシフ
トレジスタに、高純度化された酸化物半導体層を有するトランジスタを用いたスイッチン
グ回路を組み合わせて、アクティブマトリクス型表示装置の駆動回路を構成する例につい
て説明する。はじめにアクティブマトリクス型表示装置の概要についてブロック図を用い
て説明し、次いで該表示装置が有するシフトレジスタを利用した信号線駆動回路と走査線
駆動回路について説明する。
アクティブマトリクス型表示装置のブロック図の一例を図９（Ａ）に示す。表示装置の基
板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動
回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が
信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５
３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線と
信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている
。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒ
ｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣ
ともいう）に接続されている。
画素部５３０１に配置するトランジスタは、実施の形態１で説明した本発明の一態様のト
ランジスタを適用できる。画素部５３０１に用いるトランジスタは第１の絶縁層を介して
基板側に配置された第１の電極層を主たるゲート電極として用いるトランジスタが特に好
ましい。第１の電極層を主たるゲート電極として用いるトランジスタはオフ電流が低いた
め、表示画像のコントラストを高くできるだけでなく、表示装置の消費電力を低減できる
。
なお、実施の形態１で説明したトランジスタはｎチャネル型トランジスタであるため、駆
動回路のうち、ｎチャネル型トランジスタで構成できる駆動回路の一部を画素部のトラン
ジスタと同一基板上に形成する。
図９（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号
線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、
表示装置の外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることがで
きる。また、基板５３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、
配線間の接続数が増える。同じ基板５３００上に駆動回路を設けた場合、その配線間の接
続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号
（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路
５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタ
ートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線
駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロ
ック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラ
ッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数の
クロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給される
ものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３
０３との一方を省略することが可能である。
図９（Ｂ）では、駆動周波数が比較的低い回路（例えば、第１の走査線駆動回路５３０２
、第２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、駆動
周波数が比較的高い信号線駆動回路５３０４を画素部５３０１とは別の基板に形成する構
成について示している。例えば、単結晶半導体を用いたトランジスタを用いて駆動周波数
が比較的高い信号線駆動回路５３０４を別の基板に形成することもできる。したがって、
表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを図ることが
できる。
本実施の形態においては、駆動周波数が比較的高い信号線駆動回路５３０４を画素部５３
０１と同じ基板５３００に形成するものとする。なお、基板５３００上に駆動回路を設け
た場合、配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図る
ことができる。
次に、ｎチャネル型トランジスタで構成する信号線駆動回路の構成、動作の一例について
図１０（Ａ）、図１０（Ｂ）を用いて説明する。
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１～５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１～５６０２＿Ｎは、各々
、トランジスタ５６０３＿１～５６０３＿ｋ（ｋは自然数）という複数のトランジスタを
有する。なお、本実施の形態では、トランジスタ５６０３＿１～５６０３＿ｋにｎチャネ
ル型トランジスタを適用する構成について説明する。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして図１０（
Ａ）を用いて説明する。トランジスタ５６０３＿１～５６０３＿ｋの第１端子は、各々、
配線５６０４＿１～５６０４＿ｋと接続される。トランジスタ５６０３＿１～５６０３＿
ｋの第２端子は、各々、信号線Ｓ１～Ｓｋと接続される。トランジスタ５６０３＿１～５
６０３＿ｋのゲートは、配線５６０５＿１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１～５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１～５６
０２＿Ｎを順番に選択する機能を有する。なお、シフトレジスタ５６０１は、実施の形態
３で説明した方法で作製できるため、ここでは詳細な説明を省略する。
スイッチング回路５６０２＿１は、配線５６０４＿１～５６０４＿ｋと信号線Ｓ１～Ｓｋ
との導通状態（第１端子と第２端子との間の導通）に制御する機能、即ち配線５６０４＿
１～５６０４＿ｋの電位を信号線Ｓ１～Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。またト
ランジスタ５６０３＿１～５６０３＿ｋは、各々、配線５６０４＿１～５６０４＿ｋと信
号線Ｓ１～Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１～５６０４＿ｋの電
位を信号線Ｓ１～Ｓｋに供給する機能を有する。このように、トランジスタ５６０３＿１
～５６０３＿ｋは、各々、スイッチとしての機能を有する。
本実施の形態では、スイッチング回路５６０２に用いるトランジスタとして高純度化され
た酸化物半導体層の結晶領域をチャネル形成領域に用いる、第４の電極層を主たるゲート
電極として用いるトランジスタを適用する。第４の電極層を主たるゲート電極として用い
るトランジスタは、動特性に優れスイッチング動作が速い。そのため、画素数が多い高精
細の次世代表示装置が要求する高速書き込みに対応できる。なお、高純度化された酸化物
半導体層をチャネル形成領域に用いたトランジスタは、実施の形態１で説明した方法で作
製できるため、ここでは詳細な説明を省略する。
なお、配線５６０４＿１～５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
次に、図１０（Ａ）の信号線駆動回路の動作について、図１０（Ｂ）のタイミングチャー
トを参照して説明する。図１０（Ｂ）には、信号Ｓｏｕｔ＿１～Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１～Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１～Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１～Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１～５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１～期間ＴＮに分割される。期間Ｔ１～ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。
なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のた
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。
期間Ｔ１～期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１～５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、トランジスタ５６
０３＿１～５６０３＿ｋはオンになるので、配線５６０４＿１～５６０４＿ｋと、信号線
Ｓ１～Ｓｋとが導通状態になる。このとき、配線５６０４＿１～５６０４＿ｋには、Ｄａ
ｔａ（Ｓ１）～Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）～Ｄａｔａ（Ｓｋ）は
、各々、トランジスタ５６０３＿１～５６０３＿ｋを介して、選択される行に属する画素
のうち、１列目～ｋ列目の画素に書き込まれる。こうして、期間Ｔ１～ＴＮにおいて、選
択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が書き込ま
れる。
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
なお、本実施の形態の駆動回路のシフトレジスタ５６０１には、実施の形態３で説明した
シフトレジスタを適用しているため、誤動作が抑制され、高い信頼性を有している。また
、小型化されたシフトレジスタを用いることにより、駆動回路の全体の小型化が可能にな
る。
また、本実施の形態の駆動回路のスイッチング回路５６０２には、高純度化された酸化物
半導体層の結晶領域をチャネル形成領域に用いているためスイッチング動作が速い。その
ため、本実施の形態で例示する駆動回路は画素への高速書き込みが可能であり、画素数が
多い高精細な次世代の表示装置に好適である。
なお、実施の形態３で説明したシフトレジスタは走査線駆動回路へも適用できる。走査線
駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバッファ
等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬ
Ｋ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される
。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。
走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、
１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大
きな電流を流すことが可能なものが用いられる。
また、本実施の形態で説明したアクティブマトリクス型表示装置と外部装置は端子部を介
して接続される。そこで、外部からの異常な入力（例えば静電気など）により、トランジ
スタの閾値が変動する等の故障の発生を防止するために、保護回路を駆動回路内に設ける
。ゲートとソース間、及びゲートとドレイン間の耐圧が高いため、保護回路に用いるトラ
ンジスタとしては第１の電極層を主たるゲート電極として用いるトランジスタが好適であ
る。
（実施の形態５）
本実施の形態では、トランジスタと同一基板上に設けられる端子部の構成の一例を図２２
に示す。なお、図２２において、図１と同じ箇所には同じ符号を用いて説明する。
図２２（Ａ１）、図２２（Ａ２）は、ゲート配線端子部の断面図及び上面図をそれぞれ図
示している。図２２（Ａ１）は図２２（Ａ２）中のＣ１－Ｃ２線に沿った断面図に相当す
る。図２２（Ａ１）において、第２の絶縁層４２８上に形成される導電層４１５は、入力
端子として機能する接続用の端子電極である。また、図２２（Ａ１）において、端子部で
は、ゲート配線と同じ材料で形成される第１の端子４１１と、ソース配線と同じ材料で形
成される接続電極４１２とが第１の絶縁層４０２を介して重なり直接接して導通させてい
る。また、接続電極４１２と導電層４１５が第２の絶縁層４２８に設けられたコンタクト
ホールを介して直接接して導通させている。
また、図２２（Ｂ１）、及び図２２（Ｂ２）は、ソース配線端子部の断面図及び上面図を
それぞれ図示している。また、図２２（Ｂ１）は図２２（Ｂ２）中のＣ３－Ｃ４線に沿っ
た断面図に相当する。図２２（Ｂ１）において、第２の絶縁層４２８上に形成される導電
層４１８は、入力端子として機能する接続用の端子電極である。また、図２２（Ｂ１）に
おいて、端子部では、ゲート配線と同じ材料で形成される電極層４１６が、ソース配線と
電気的に接続される第２の端子４１４と重畳するように、第１の絶縁層４０２を介して第
２の端子４１４の下方に形成される。電極層４１６は第２の端子４１４とは電気的に接続
しておらず、電極層４１６を第２の端子４１４と異なる電位、例えばフローティング、Ｇ
ＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を
形成することができる。また、第２の端子４１４は、第２の絶縁層４２８を介して導電層
４１８と電気的に接続している。
ゲート配線、ソース配線、共通電位線、及び電源供給線は画素密度に応じて複数本設けら
れるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配
線と同電位の第２の端子、電源供給線と同電位の第３の端子、共通電位線と同電位の第４
の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設
ければ良いものとし、実施者が適宣決定すれば良い。
本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態６）
実施の形態１に示すトランジスタを作製し、該トランジスタを画素部、さらには駆動回路
に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。ま
た、実施の形態１に示すトランジスタを駆動回路の一部または全体を、画素部と同じ基板
上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜
を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、
あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、半導体装置の一形態に相当する液晶表示パネルの外観及び断面につい
て、図１１を用いて説明する。図１１は、第１の基板４００１上に形成された実施の形態
１で示したＩｎ－Ｇａ－Ｚｎ－Ｏ系膜を酸化物半導体層として含む信頼性の高いトランジ
スタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール
材４００５によって封止した、パネルの上面図であり、図１１（Ｂ）は、図１１（Ａ１）
（Ａ２）のＭ－Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワ
イヤボンディング法、或いはＴＡＢ法などを用いることができる。図１１（Ａ１）は、Ｃ
ＯＧ法により信号線駆動回路４００３を実装する例であり、図１１（Ａ２）は、ＴＡＢ方
法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図１１（Ｂ）では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられてい
る。
トランジスタ４０１０、４０１１は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系膜を酸化物半導体層として
含む信頼性の高い実施の形態１に示すトランジスタを適用することができる。本実施の形
態において、トランジスタ４０１０、４０１１はｎチャネル型トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、トランジスタ４０１０と電気的
に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６
上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重
なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極
層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁
層４０３２、４０３３を介して液晶層４００８を挟持している。なお、図示はしていない
が、カラーフィルタは第１の基板４００１または第２の基板４００６のどちら側に設けて
も良い。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フ
ィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステ
ルフィルムで挟んだ構造のシートを用いることもできる。
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ
であり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御
するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層
４０３１は、トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続
される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層
４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材
４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅ
ｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、
視野角依存性が小さい。
なお本実施の形態は透過型液晶表示装置の例であるが、本発明は反射型液晶表示装置でも
半透過型液晶表示装置でも適用できる。
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。
また、本実施の形態では、トランジスタ起因の表面凹凸を低減するため、及びトランジス
タの信頼性を向上させるため、実施の形態１で得られたトランジスタを保護膜や平坦化絶
縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている
。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を
防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化シリ
コン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム
膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層
、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示す
が、特に限定されず種々の方法で形成すればよい。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護膜として酸化シ
リコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒ
ロック防止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目とし
て、スパッタ法を用いて窒化シリコン膜を形成する。保護膜として窒化シリコン膜を用い
ると、ナトリウム等の可動イオンが半導体領域中に侵入して、トランジスタの電気特性を
変化させることを抑制することができる。
また、保護膜を形成した後に、酸化物半導体層のアニール（３００℃以上４００℃以下）
を行ってもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、アクリ
ル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱
性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌ
ｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラ
ス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させる
ことで、絶縁層４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－Ｏ－Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、酸化物半導体層のアニール（３００℃以上４００℃以下）を行っ
てもよい。絶縁層４０２１の焼成工程と酸化物半導体層のアニールを兼ねることで効率よ
く半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１
のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図１１においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
図１２は、実施の形態１に示すトランジスタを適用して作製されるトランジスタ基板２６
００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
図１２は液晶表示モジュールの一例であり、トランジスタ基板２６００と対向基板２６０
１がシール材２６０２により固着され、その間にトランジスタ等を含む画素部２６０３、
液晶層を含む表示素子２６０４、着色層２６０５等が設けられ表示領域を形成している。
着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青
の各色に対応した着色層が各画素に対応して設けられている。トランジスタ基板２６００
と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設
されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１
２は、フレキシブル配線基板２６０９によりトランジスタ基板２６００の配線回路部２６
０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また
偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
（実施の形態７）
本実施の形態では、実施の形態１に示すトランジスタを適用した半導体装置として電子ペ
ーパーの例を示す。
図１３は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられるトランジスタ５８１としては、実施の形態１で示すトランジスタを適用
することができる。
図１３の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０と基板５９６との間に封止されるトランジスタ５８１は本発明の一態様のトラ
ンジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁
層５８３、５８５に形成する開口で接しており電気的に接続している。第１の電極層５８
７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周り
が液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形
粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１３参照）。球形粒子５
８９内のキャビティ５９４は液体で満たされており、かつ黒色領域５９０ａ及び白色領域
５９０ｂを有する粒子が存在している。本実施の形態においては、第１の電極層５８７が
画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、
トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。実施の
形態１に示すいずれか一の共通接続部を用いて、一対の基板間に配置される導電性粒子を
介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ以上２
００μｍ以下程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設
けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられる
と、白い微粒子と、黒い微粒子が互いに逆の方向に移動し、白または黒を表示することが
できる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパー
とよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ラ
イトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能
である。また、表示部に電源が供給されない場合であっても、一度表示した画像を保持す
ることが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は
表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された画像を
保存しておくことが可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
（実施の形態８）
本実施の形態では、実施の形態１に示すトランジスタを適用した半導体装置として発光表
示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセ
ンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は
、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前
者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔が
それぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリ
ア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、
その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発
光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図１４は、本発明を適用した半導体装置の例としてデジタル時間階調駆動を適用可能な画
素構成の一例を示す図である。なお、図中のＯＳは酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）を用いたトランジスタであることを示している。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は、実施の形態１で示した、酸化物半導体層（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系膜）をチャネル形
成領域に用いるｎチャネル型のトランジスタを、１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続される。その接続部分を共通接続部とすれ
ばよい。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合も信号の入力を異な
らせることで、図１４と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１４に示す画素構成は、これに限定されない。例えば、図１４に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１５を用いて説明する。ここでは、駆動用トランジス
タがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１５（Ａ）（Ｂ）（
Ｃ）の半導体装置に用いられる駆動用トランジスタであるトランジスタ７００１、７０１
１、７０２１は、実施の形態１で示すトランジスタと同様に作製でき、Ｉｎ－Ｇａ－Ｚｎ
－Ｏ系膜を酸化物半導体層として含む信頼性の高いトランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造
の発光素子にも適用することができる。
下面射出構造の発光素子について図１５（Ａ）を用いて説明する。
駆動用トランジスタ７０１１がｎ型で、発光素子７０１２から発せられる光が第１の電極
７０１３側に射出する場合の、画素の断面図を示す。図１５（Ａ）では、駆動用トランジ
スタ７０１１のドレイン電極層と電気的に接続された可視光に対する透光性を有する導電
膜７０１７上に、発光素子７０１２の第１の電極７０１３が形成されており、第１の電極
７０１３上にＥＬ層７０１４、第２の電極７０１５が順に積層されている。
可視光に対する透光性を有する導電膜７０１７としては、酸化タングステンを含むインジ
ウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウ
ム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛
酸化物、酸化ケイ素を添加したインジウム錫酸化物などの可視光に対する透光性を有する
導電膜を用いることができる。
また、発光素子の第１の電極７０１３は様々な材料を用いることができる。例えば、第１
の電極７０１３を陰極として用いる場合には、仕事関数が小さい材料、具体的には、例え
ば、ＬｉやＣｓ等のアルカリ金属、及びＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、及びこ
れらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好
ましい。図１５（Ａ）では、第１の電極７０１３の膜厚は、可視光を透過する程度（好ま
しくは、５ｎｍ～３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜
を、第１の電極７０１３として用いる。
なお、可視光に対する透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的
にエッチングして可視光に対する透光性を有する導電膜７０１７と第１の電極７０１３を
形成してもよく、この場合、同じマスクを用いてエッチングすることができるため、好ま
しい。
また、隔壁７０１９は、保護絶縁層７０３５及び絶縁層７０３２に形成され、且つ、ドレ
イン電極層に達するコンタクトホール上に、導電膜７０１７を介して配置する。なお、第
１の電極７０１３の周縁部は、隔壁で覆ってもよい。隔壁７０１９は、ポリイミド、アク
リル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、第１の電極７０
１３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合
、レジストマスクを形成する工程を省略することができる。
また、第１の電極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくとも
発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。ＥＬ層７０１４が複数の層で構成されている場合、陰極とし
て機能する第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホ
ール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
また、上記積層順に限定されず、第１の電極７０１３を陽極として機能させ、第１の電極
７０１３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層
してもよい。ただし、消費電力を比較する場合、第１の電極７０１３を陰極として機能さ
せ、第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注
入層の順に積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできる
ため好ましい。
また、ＥＬ層７０１４上に形成する第２の電極７０１５としては、様々な材料を用いるこ
とができる。例えば、第２の電極７０１５を陽極として用いる場合、仕事関数が大きい（
具体的には４．０ｅＶ以上）材料、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、
ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料が好ましい。また、第２の電極７０１５上
に遮蔽膜７０１６、例えば光を遮光する金属、光を反射する金属等を用いる。本実施の形
態では、第２の電極７０１５としてＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用い
る。
第１の電極７０１３及び第２の電極７０１５で、発光層を含むＥＬ層７０１４を挟んでい
る領域が発光素子７０１２に相当する。図１５（Ａ）に示した素子構造の場合、発光素子
７０１２から発せられる光は、矢印で示すように第１の電極７０１３側に射出する。
なお、図１５（Ａ）において、発光素子７０１２から発せられる光は、カラーフィルタ層
７０３３を通過し、絶縁層７０３２、酸化物絶縁層７０３１、ゲート絶縁層７０３０、及
び基板７０１０を通過して射出させる。
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁
層７０３５によって覆う。なお、図１５（Ａ）ではオーバーコート層７０３４は薄い膜厚
で図示したが、オーバーコート層７０３４は、アクリル樹脂などの樹脂材料を用い、カラ
ーフィルタ層７０３３に起因する凹凸を平坦化する機能を有している。
次に、両面射出構造の発光素子について、図１５（Ｂ）を用いて説明する。
図１５（Ｂ）では、駆動用トランジスタ７０２１のドレイン電極層と電気的に接続された
可視光に対する透光性を有する導電膜７０２７上に、発光素子７０２２の第１の電極７０
２３が形成されており、第１の電極７０２３上にＥＬ層７０２４、第２の電極７０２５が
順に積層されている。
可視光に対する透光性を有する導電膜７０２７としては、酸化タングステンを含むインジ
ウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウ
ム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛
酸化物、酸化ケイ素を添加したインジウム錫酸化物などの可視光に対する透光性を有する
導電膜を用いることができる。
また、第１の電極７０２３は様々な材料を用いることができる。例えば、第１の電極７０
２３を陰極として用いる場合、仕事関数が小さい（具体的には３．８ｅＶ以下）材料、例
えば、ＬｉやＣｓ等のアルカリ金属、及びＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、及び
これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が
好ましい。本実施の形態では、第１の電極７０２３を陰極として用い、その膜厚は、可視
光を透過する程度（好ましくは、５ｎｍ～３０ｎｍ程度）とする。例えば２０ｎｍの膜厚
を有するアルミニウム膜を、陰極として用いる。
なお、可視光に対する透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的
にエッチングして可視光に対する透光性を有する導電膜７０２７と第１の電極７０２３を
形成してもよく、この場合、同じマスクを用いてエッチングすることができ、好ましい。
また、隔壁７０２９は、保護絶縁層７０４５及び絶縁層７０４２に形成され、且つ、ドレ
イン電極層に達するコンタクトホール上に、導電膜７０２７を介して配置する。なお、第
１の電極７０２３の周縁部は、隔壁で覆ってもよい。隔壁７０２９は、ポリイミド、アク
リル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、第１の電極７０
２３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合
、レジストマスクを形成する工程を省略することができる。
また、第１の電極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、発光層を含
めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていても
どちらでも良い。ＥＬ層７０２４が複数の層で構成されている場合、陰極として機能する
第１の電極７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層
の順に積層する。なおこれらの層を全て設ける必要はない。
また、上記積層順に限定されず、第１の電極７０２３を陽極として用い、陽極上にホール
注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし
、消費電力を比較する場合、第１の電極７０２３を陰極として用い、陰極上に電子注入層
、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが消費電力が少
ないため好ましい。
また、ＥＬ層７０２４上に形成する第２の電極７０２５としては、様々な材料を用いるこ
とができる。例えば、第２の電極７０２５を陽極として用いる場合、仕事関数が大きい材
料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料を好ましく用いることができ
る。本実施の形態では、第２の電極７０２５を陽極として用い、酸化珪素を含むＩＴＯ膜
を形成する。
第１の電極７０２３及び第２の電極７０２５で、発光層を含むＥＬ層７０２４を挟んでい
る領域が発光素子７０２２に相当する。図１５（Ｂ）に示した素子構造の場合、発光素子
７０２２から発せられる光は、矢印で示すように第２の電極７０２５側と第１の電極７０
２３側の両方に射出する。
なお、図１５（Ｂ）において、発光素子７０２２から第１の電極７０２３側に発せられる
一方の光は、カラーフィルタ層７０４３を通過し、絶縁層７０４２、酸化物絶縁層７０４
１、ゲート絶縁層７０４０、及び基板７０２０を通過して射出させる。
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁
層７０４５によって覆う。
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、
第２の電極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラ
ーフィルタ層を備えた封止基板を第２の電極７０２５上方に設けることが好ましい。
次に、上面射出構造の発光素子について、図１５（Ｃ）を用いて説明する。
図１５（Ｃ）に、駆動用トランジスタであるトランジスタ７００１がｎ型で、発光素子７
００２から発せられる光が第２の電極７００５側に抜ける場合の、画素の断面図を示す。
図１５（Ｃ）では、駆動用のトランジスタ７００１のドレイン電極層と電気的に接続され
た発光素子７００２の第１の電極７００３が形成されており、第１の電極７００３上にＥ
Ｌ層７００４、第２の電極７００５が順に積層されている。
また、第１の電極７００３は様々な材料を用いることができる。例えば、第１の電極７０
０３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ
等のアルカリ金属、及びＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、及びこれらを含む合金
（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。
また、隔壁７００９は、保護絶縁層７０５２及び絶縁層７０５５に形成され、且つ、ドレ
イン電極層に達するコンタクトホール上に、第１の電極７００３を介して配置する。なお
、第１の電極７００３の周縁部は、隔壁で覆ってもよい。隔壁７００９は、ポリイミド、
アクリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポリシ
ロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極
７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜
面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる
場合、レジストマスクを形成する工程を省略することができる。
また、第１の電極７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくとも
発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。ＥＬ層７００４が複数の層で構成されている場合、陰極とし
て用いる第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホー
ル注入層の順に積層する。なおこれらの層を全て設ける必要はない。
また、上記積層順に限定されず、陽極として用いる第１の電極７００３上にホール注入層
、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。
図１５（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注
入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａ
ｇ合金薄膜とＩＴＯとの積層を形成する。
ただし、トランジスタ７００１がｎ型の場合、第１の電極７００３上に電子注入層、電子
輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路における
電圧上昇を抑制することができ、消費電力を少なくできるため好ましい。
第２の電極７００５は光を可視光に対する透光性を有する導電性材料を用いて形成し、例
えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛
酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、イ
ンジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物な
どの可視光に対する透光性を有する導電膜を用いても良い。
第１の電極７００３及び第２の電極７００５で発光層を含むＥＬ層７００４を挟んでいる
領域が発光素子７００２に相当する。図１５（Ｃ）に示した画素の場合、発光素子７００
２から発せられる光は、矢印で示すように第２の電極７００５側に射出する。
また、図１５（Ｃ）において、トランジスタ７００１のドレイン電極層は、酸化物絶縁層
７０５１、保護絶縁層７０５２及び絶縁層７０５５に設けられたコンタクトホールを介し
て第１の電極７００３と電気的に接続する。平坦化絶縁層７０５３は、ポリイミド、アク
リル樹脂、ベンゾシクロブテン、ポリアミド、エポキシ樹脂等の樹脂材料を用いることが
できる。また上記樹脂材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂
、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお
、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層７０５３を形
成してもよい。平坦化絶縁層７０５３の形成法は、特に限定されず、その材料に応じて、
スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジ
ェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カ
ーテンコーター、ナイフコーター等を用いることができる。
また、図１５（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７０
０２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の
発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４
種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
また、図１５（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子とし
て、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、
フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材
料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行う
ことができる。
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成して
もよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、発光素子の駆動を制御するトランジスタ（駆動用トランジスタ）と発光素子が電気
的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用ト
ランジスタが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図１５に示した構成に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
次に、実施の形態１に示すトランジスタを適用した半導体装置の一形態に相当する発光表
示パネル（発光パネルともいう）の外観及び断面について、図１６を用いて説明する。図
１６（Ａ）は、第１の基板上に形成されたトランジスタ及び発光素子を、第２の基板との
間にシール材によって封止した、パネルの上面図であり、図１６（Ｂ）は、図１６（Ａ）
のＨ－Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、トランジスタを複数有してお
り、図１６（Ｂ）では、画素部４５０２に含まれるトランジスタ４５１０と、信号線駆動
回路４５０３ａに含まれるトランジスタ４５０９とを例示している。
トランジスタ４５０９、４５１０は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系膜を酸化物半導体層として
含む信頼性の高い実施の形態１に示すトランジスタを適用することができる。本実施の形
態において、トランジスタ４５０９、４５１０はｎチャネル型トランジスタである。
絶縁層４５４４上において駆動回路用のトランジスタ４５０９の酸化物半導体層のチャネ
ル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化物半
導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけるト
ランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導電層４５
４０は、電位がトランジスタ４５０９のゲート電極層と同じでもよいし、異なっていても
良く、第２のゲート電極層として機能させることもできる。また、導電層４５４０の電位
がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接
続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５
１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定され
ない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成
は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、トランジスタ４５０９、４５１
０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板は可視光に対する透光性有して
いなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルム
またはアクリルフィルムのような可視光に対する透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒
素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１６の構成に
限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
（実施の形態９）
実施の形態１に示すトランジスタを適用した半導体装置は、電子ペーパーとして適用する
ことができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に
用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポ
スター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等
に適用することができる。電子機器の一例を図１７、図１８に示す。
図１７（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれ
ば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像
が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
また、図１７（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用い
れば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩
れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成
としてもよい。
また、図１８は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７
０１及び筐体２７０３の２つの筐体で構成されている。筐体２７０１及び筐体２７０３は
、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うこと
ができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５及び表示部２７０７は、続き画面を表示する構成としても
よいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすること
で、例えば右側の表示部（図１８では表示部２７０５）に文章を表示し、左側の表示部（
図１８では表示部２７０７）に画像を表示することができる。
また、図１８では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタ及びＵＳＢケ
ーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成として
もよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
（実施の形態１０）
実施の形態１に示すトランジスタを用いた半導体装置は、さまざまな電子機器（遊技機も
含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ
、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ
、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装
置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲ
ーム機などが挙げられる。
図１９（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１９（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォト
フレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０
３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２０（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２０（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明に
係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とする
ことができる。図２０（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラ
ム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行っ
て情報を共有する機能を有する。なお、図２０（Ａ）に示す携帯型遊技機が有する機能は
これに限定されず、様々な機能を有することができる。
図２０（Ｂ）は大型遊技機であるスロットマシンの一例を示している。スロットマシン９
９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９
９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、
スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限
定されず、少なくとも本発明に係る半導体装置を備えた構成であればよく、その他付属設
備が適宜設けられた構成とすることができる。
図２１（Ａ）は、携帯電話機の一例を示している。携帯電話機１０００は、筐体１００１
に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、ス
ピーカ１００５、マイク１００６などを備えている。
図２１（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情
報を入力することができる。また、電話を掛ける、或いはメールを作成するなどの操作は
、表示部１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。ま
た、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光
源を用いれば、指静脈、掌静脈などを撮像することもできる。
図２１（Ｂ）も携帯電話機の一例である。図２１（Ｂ）の携帯電話機は、筐体９４１１に
、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に
操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び
着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有
する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能で
ある。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表
示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置
９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通
信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッ
テリーを有する。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
１０ パルス出力回路
１１ 第１の配線
１２ 第２の配線
１３ 第３の配線
１４ 第４の配線
１５ 第５の配線
１６ 第６の配線
１７ 第７の配線
２１ 第１の入力端子
２２ 第２の入力端子
２３ 第３の入力端子
２４ 第４の入力端子
２５ 第５の入力端子
２６ 第１の出力端子
２７ 第２の出力端子
３１ 第１のトランジスタ
３２ 第２のトランジスタ
３３ 第３のトランジスタ
３４ 第４のトランジスタ
３５ 第５のトランジスタ
３６ 第６のトランジスタ
３７ 第７のトランジスタ
３８ 第８のトランジスタ
３９ 第９のトランジスタ
４０ 第１０のトランジスタ
４１ 第１１のトランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
６１ 第１の期間
６２ 第２の期間
６３ 第３の期間
６４ 第４の期間
６５ 第５の期間
４００ 基板
４０２ 第１の絶縁層
４０３ 酸化物半導体膜
４０４ａ 酸化物半導体層
４０４ｂ 酸化物半導体層
４０４ｃ 酸化物半導体層
４０５ａ 結晶領域
４０５ｂ 結晶領域
４０５ｃ 結晶領域
４０８ コンタクトホール
４１０ａ 第１の配線
４１０ｂ 第２の配線
４１０ｃ 第３の配線
４１１ 第１の端子
４１２ 接続電極
４１４ 第２の端子
４１５ 導電層
４１６ 電極層
４１８ 導電層
４２１ａ 第１の電極層
４２１ｂ 第１の電極層
４２１ｃ 第１の電極層
４２２ａ 第４の電極層
４２２ｂ 第４の電極層
４２２ｃ 接続電極層
４２８ 第２の絶縁層
４４０Ａ トランジスタ
４４０Ｂ トランジスタ
４５０ トランジスタ
４５５ａ 第２の電極層
４５５ｂ 第３の電極層
４５５ｃ 第２の電極層
４５５ｄ 第３の電極層
４５５ｅ 第２の電極層
４５５ｆ 第３の電極層
５８０ 基板
５８１ トランジスタ
５８３ 絶縁層
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
５９６ 基板
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２６００ トランジスタ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３３ 絶縁層
４０３５ スペーサ
４０４０ 導電層
４０４２ 導電層
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ トランジスタ
４５１０ トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４４ 絶縁層
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ トランジスタ
５６０４ 配線
５６０５ 配線
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７０００ 基板
７００１ 駆動用トランジスタ
７００２ 発光素子
７００３ 電極
７００４ ＥＬ層
７００５ 電極
７００９ 隔壁
７０１０ 基板
７０１１ 駆動用トランジスタ
７０１２ 発光素子
７０１３ 電極
７０１４ ＥＬ層
７０１５ 電極
７０１６ 遮蔽膜
７０１７ 導電膜
７０１９ 隔壁
７０２０ 基板
７０２１ 駆動用トランジスタ
７０２２ 発光素子
７０２３ 電極
７０２４ ＥＬ層
７０２５ 電極
７０２７ 導電膜
７０２９ 隔壁
７０３０ ゲート絶縁層
７０３１ 酸化物絶縁層
７０３２ 絶縁層
７０３３ カラーフィルタ層
７０３４ オーバーコート層
７０３５ 保護絶縁層
７０４０ ゲート絶縁層
７０４１ 酸化物絶縁層
７０４２ 絶縁層
７０４３ カラーフィルタ層
７０４４ オーバーコート層
７０４５ 保護絶縁層
７０５１ 酸化物絶縁層
７０５２ 保護絶縁層
７０５３ 平坦化絶縁層
７０５５ 絶縁層
９４００ 通信装置
９４０１ 筐体
９４０２ 操作ボタン
９４０３ 外部入力端子
９４０４ マイク
９４０５ スピーカ
９４０６ 発光部
９４１０ 表示装置
９４１１ 筐体
９４１２ 表示部
９４１３ 操作ボタン
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

Claims (4)

  1. 電子機器の表示部に用いる液晶表示装置を有し、
    前記電子機器は、携帯型であり、
    前記電子機器は、電話機能を有し、
    前記電子機器の前記表示部は、タッチ操作による入力が可能である、半導体装置であって、
    駆動回路と、画素部と、を有し、
    前記駆動回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、第９のトランジスタと、を有し、
    前記第１のトランジスタと、前記第２のトランジスタと、前記第３のトランジスタと、前記第４のトランジスタと、前記第５のトランジスタと、前記第６のトランジスタと、前記第７のトランジスタと、前記第８のトランジスタと、前記第９のトランジスタとは、ｎチャネル型であり、
    前記駆動回路は、前記第１のトランジスタのソース又はドレインから前記画素部へ信号を出力する機能を有し、
    前記第１のトランジスタのソース又はドレインは、前記第２のトランジスタのソース又はドレインと電気的に接続され、
    前記第１のトランジスタのゲートは、前記第３のトランジスタを介して、前記第４のトランジスタのソース又はドレインと電気的に接続され、
    前記第５のトランジスタのソース又はドレインは、前記第４のトランジスタのソース又はドレインと電気的に接続され、
    前記第６のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
    前記第７のトランジスタのソース又はドレインは、前記第６のトランジスタのソース又はドレインと電気的に接続され、
    前記第８のトランジスタのソース又はドレインは、前記第７のトランジスタのゲートと電気的に接続され、
    前記第９のトランジスタのソース又はドレインは、前記第８のトランジスタのソース又はドレインと電気的に接続され、
    前記画素部は、ＦＦＳモードで表示を行う機能を有し、
    前記画素部は、第１の基板と、前記第１の基板の上方の第１０のトランジスタと、前記第１０のトランジスタの上方の絶縁層と、前記絶縁層の上方の液晶と、前記液晶の上方の第２の基板と、有し、
    前記絶縁層は、樹脂を有し、
    前記第１０のトランジスタは、チャネル形成領域の上方にゲート電極として機能する第１の導電層を有し、
    前記第１０のトランジスタの前記チャネル形成領域は、フローティング状態の第２の導電層と重なりを有し、
    前記第２の導電層は、前記第１の基板の上方であって、前記第１０のトランジスタの前記チャネル形成領域の下方に配置される、半導体装置。
  2. 請求項１において、
    前記電子機器はセンサを有し、
    前記画素部は、前記センサの情報に応じて、画像を表示する向きを変更する機能を有する、半導体装置。
  3. 請求項１又は請求項２において、
    前記画素部は、キーボードを表示させる機能と、画像を表示させる機能と、キーボードと画像とを表示させる機能と、を有する、半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記電子機器は、指紋を用いた認証を行う機能を有する、半導体装置。
JP2022107133A 2009-11-06 2022-07-01 半導体装置 Withdrawn JP2022160412A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009255535 2009-11-06
JP2009255535 2009-11-06
JP2019200541A JP6913146B2 (ja) 2009-11-06 2019-11-05 発光装置
JP2021114227A JP7170097B2 (ja) 2009-11-06 2021-07-09 発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021114227A Division JP7170097B2 (ja) 2009-11-06 2021-07-09 発光装置

Publications (1)

Publication Number Publication Date
JP2022160412A true JP2022160412A (ja) 2022-10-19

Family

ID=43969871

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2010246941A Withdrawn JP2011119714A (ja) 2009-11-06 2010-11-03 半導体装置、及び半導体装置の作製方法
JP2014172729A Active JP5917630B2 (ja) 2009-11-06 2014-08-27 半導体装置
JP2016075805A Active JP6529924B2 (ja) 2009-11-06 2016-04-05 半導体装置
JP2017211577A Active JP6822936B2 (ja) 2009-11-06 2017-11-01 半導体装置
JP2019200541A Active JP6913146B2 (ja) 2009-11-06 2019-11-05 発光装置
JP2021114227A Active JP7170097B2 (ja) 2009-11-06 2021-07-09 発光装置
JP2022107133A Withdrawn JP2022160412A (ja) 2009-11-06 2022-07-01 半導体装置
JP2022173993A Active JP7411763B2 (ja) 2009-11-06 2022-10-31 発光装置
JP2023179334A Active JP7427841B1 (ja) 2009-11-06 2023-10-18 半導体装置

Family Applications Before (6)

Application Number Title Priority Date Filing Date
JP2010246941A Withdrawn JP2011119714A (ja) 2009-11-06 2010-11-03 半導体装置、及び半導体装置の作製方法
JP2014172729A Active JP5917630B2 (ja) 2009-11-06 2014-08-27 半導体装置
JP2016075805A Active JP6529924B2 (ja) 2009-11-06 2016-04-05 半導体装置
JP2017211577A Active JP6822936B2 (ja) 2009-11-06 2017-11-01 半導体装置
JP2019200541A Active JP6913146B2 (ja) 2009-11-06 2019-11-05 発光装置
JP2021114227A Active JP7170097B2 (ja) 2009-11-06 2021-07-09 発光装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022173993A Active JP7411763B2 (ja) 2009-11-06 2022-10-31 発光装置
JP2023179334A Active JP7427841B1 (ja) 2009-11-06 2023-10-18 半導体装置

Country Status (7)

Country Link
US (7) US9093328B2 (ja)
EP (1) EP2497115A4 (ja)
JP (9) JP2011119714A (ja)
KR (10) KR101876473B1 (ja)
CN (2) CN102598282B (ja)
TW (8) TW202021137A (ja)
WO (1) WO2011055631A1 (ja)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101460868B1 (ko) 2009-07-10 2014-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101396096B1 (ko) 2009-10-09 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR102220606B1 (ko) 2009-11-06 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101517944B1 (ko) 2009-11-27 2015-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN103746001B (zh) 2009-12-04 2017-05-03 株式会社半导体能源研究所 显示装置
JP5453303B2 (ja) * 2010-02-22 2014-03-26 パナソニック株式会社 発光装置とその製造方法
US8890187B2 (en) * 2010-04-16 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device with an insulating partition
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8957418B2 (en) * 2010-12-08 2015-02-17 Sharp Kabushiki Kaisha Semiconductor device and display apparatus
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
TW202230814A (zh) 2011-05-05 2022-08-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5784732B2 (ja) * 2011-08-10 2015-09-24 シャープ株式会社 液晶表示装置、および液晶表示装置の製造方法
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102084274B1 (ko) 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102412138B1 (ko) * 2012-01-25 2022-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9219164B2 (en) * 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013179922A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE112013003609B4 (de) 2012-07-20 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät, das die Anzeigevorrichtung beinhaltet
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
TWI559064B (zh) 2012-10-19 2016-11-21 Japan Display Inc Display device
JP2014130336A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US20140312341A1 (en) * 2013-04-22 2014-10-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Transistor, the Preparation Method Therefore, and Display Panel
TWI742574B (zh) 2013-05-16 2021-10-11 日商半導體能源研究所股份有限公司 半導體裝置
DE112014002485T5 (de) * 2013-05-20 2016-03-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
KR20210079411A (ko) * 2013-06-27 2021-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
KR102392429B1 (ko) 2013-08-02 2022-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102049975B1 (ko) * 2013-09-23 2020-01-08 엘지디스플레이 주식회사 표시장치 어레이 기판
CN105874524B (zh) * 2013-12-02 2019-05-28 株式会社半导体能源研究所 显示装置
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI658597B (zh) * 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
KR102302362B1 (ko) * 2014-02-24 2021-09-15 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
KR102354008B1 (ko) 2014-05-29 2022-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법 및 전자 기기
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9640228B2 (en) * 2014-12-12 2017-05-02 Globalfoundries Inc. CMOS device with reading circuit
KR102273500B1 (ko) * 2014-12-30 2021-07-06 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시 장치
CN107406966B (zh) 2015-03-03 2020-11-20 株式会社半导体能源研究所 氧化物半导体膜、包括该氧化物半导体膜的半导体装置以及包括该半导体装置的显示装置
US9882061B2 (en) * 2015-03-17 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10008609B2 (en) * 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
JP2016219483A (ja) * 2015-05-15 2016-12-22 株式会社半導体エネルギー研究所 半導体装置
US10743620B2 (en) 2015-05-28 2020-08-18 Nike, Inc. Automated tensioning system for an article of footwear
CN105097895B (zh) * 2015-06-25 2018-09-21 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
JP7023114B2 (ja) * 2015-11-20 2022-02-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、電子機器
US10371129B2 (en) * 2016-02-26 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and sensor system
US10629630B2 (en) * 2016-03-02 2020-04-21 Sharp Kabushiki Kaisha Active matrix substrate, and liquid crystal display device provided with active matrix substrate
US11202484B2 (en) * 2016-03-15 2021-12-21 Nike, Inc. Standoff unit for a control device in an article of footwear
JP6763703B2 (ja) * 2016-06-17 2020-09-30 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
CN106654048B (zh) * 2016-12-27 2019-01-25 武汉华星光电技术有限公司 顶发光型oled显示单元、制作方法及显示面板
WO2018168984A1 (ja) * 2017-03-17 2018-09-20 シャープ株式会社 アクティブマトリクス基板および表示装置
CN110730984B (zh) 2017-06-08 2021-12-03 夏普株式会社 有源矩阵基板和显示装置
WO2019026812A1 (ja) * 2017-08-03 2019-02-07 シャープ株式会社 アクティブマトリクス基板、それを備えた微小流体装置およびそれらの製造方法
JP6799123B2 (ja) * 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11386922B1 (en) * 2021-06-11 2022-07-12 Western Digital Technologies, Inc. Multiple protective film on near-field transducer of heat-assisted magnetic recording device
JP2023007092A (ja) * 2021-07-01 2023-01-18 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法
US11699768B1 (en) * 2022-03-29 2023-07-11 Visera Technologies Company Ltd. Patterned electrode structure for image sensor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP2003330590A (ja) * 2002-03-08 2003-11-21 Sony Corp 携帯型情報処理装置および方法、記録媒体、並びにプログラム
JP2005134780A (ja) * 2003-10-31 2005-05-26 Mitsubishi Electric Corp シフトレジスタおよびそれを備える表示装置
KR20050091378A (ko) * 2004-03-12 2005-09-15 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
JP2006053427A (ja) * 2004-08-13 2006-02-23 Nec Access Technica Ltd 携帯端末及びその表示制御方法
JP2007264355A (ja) * 2006-03-29 2007-10-11 Renesas Technology Corp 表示制御用半導体集積回路および携帯用電子機器
JP2008107807A (ja) * 2006-09-29 2008-05-08 Semiconductor Energy Lab Co Ltd 液晶表示装置および電子機器

Family Cites Families (263)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917630B2 (ja) 1979-04-20 1984-04-23 富士電機株式会社 同期電動機の可変速駆動方式
JPS5917630U (ja) 1982-07-21 1984-02-02 松下電器産業株式会社 薄形圧電磁器共振子
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR960042176A (ko) * 1995-05-29 1996-12-21 구자홍 액정표시 장치의 박막 트랜지스터 제조방법
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6211928B1 (en) 1996-03-26 2001-04-03 Lg Electronics Inc. Liquid crystal display and method for manufacturing the same
DE19712233C2 (de) 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US6001539A (en) 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
US6188452B1 (en) 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3716755B2 (ja) 2001-04-05 2005-11-16 株式会社日立製作所 アクティブマトリクス型表示装置
US6740938B2 (en) 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
AU2003214699A1 (en) 2002-04-08 2003-10-27 Samsung Electronics Co., Ltd. Liquid crystal display device
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4166783B2 (ja) 2003-03-26 2008-10-15 株式会社半導体エネルギー研究所 発光装置及び素子基板
JP4174737B2 (ja) 2003-03-26 2008-11-05 株式会社半導体エネルギー研究所 発光装置及び素子基板
JP4257971B2 (ja) 2003-03-27 2009-04-30 独立行政法人産業技術総合研究所 二重ゲート電界効果トランジスタのゲート信号印加方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005064344A (ja) 2003-08-18 2005-03-10 Seiko Epson Corp 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置及び電子機器
US20080081105A1 (en) 2003-09-22 2008-04-03 Samsung Sdi Co., Ltd. Method of fabricating full color organic light-emtting device having color modulation layer using liti method
US7230374B2 (en) 2003-09-22 2007-06-12 Samsung Sdi Co., Ltd. Full color organic light-emitting device having color modulation layer
KR20050029426A (ko) 2003-09-22 2005-03-28 삼성에스디아이 주식회사 칼라필터층 또는 색변환층을 갖는 풀칼라 유기전계발광소자
US20050093435A1 (en) 2003-09-22 2005-05-05 Suh Min-Chul Full color organic light-emtting device having color modulation layer
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4628004B2 (ja) * 2004-03-26 2011-02-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7289594B2 (en) 2004-03-31 2007-10-30 Lg.Philips Lcd Co., Ltd. Shift registrer and driving method thereof
GB0407739D0 (en) * 2004-04-05 2004-05-12 Univ Cambridge Tech Dual-gate transistors
US7521368B2 (en) 2004-05-07 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5025095B2 (ja) 2004-05-07 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
US8158517B2 (en) 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
US20060289882A1 (en) 2004-07-30 2006-12-28 Kazuki Nishimura Organic electroluminescent element and organic electroluminescent display device
JP4578215B2 (ja) 2004-11-30 2010-11-10 三洋電機株式会社 有機エレクトロルミネッセント素子及び有機エレクトロルミネッセント表示装置
US7648861B2 (en) 2004-08-03 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device including separately forming a second semiconductor film containing an impurity element over the first semiconductor region
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR101074389B1 (ko) 2004-11-05 2011-10-17 엘지디스플레이 주식회사 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100721569B1 (ko) 2004-12-10 2007-05-23 삼성에스디아이 주식회사 칼라필터층을 갖는 유기전계발광소자
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7338894B2 (en) 2005-01-26 2008-03-04 Freescale Semiconductor, Inc. Semiconductor device having nitridated oxide layer and method therefor
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5057703B2 (ja) * 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7465674B2 (en) 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP2007005505A (ja) 2005-06-23 2007-01-11 Matsushita Electric Ind Co Ltd 半導体レーザ装置
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
GB0516401D0 (en) * 2005-08-09 2005-09-14 Univ Cambridge Tech Nanorod field-effect transistors
EP1938386B1 (en) * 2005-08-09 2019-05-01 Cambridge Enterprise Limited Nanorod thin-film transistors
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4732080B2 (ja) * 2005-09-06 2011-07-27 キヤノン株式会社 発光素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
KR101252083B1 (ko) 2005-12-22 2013-04-12 엘지디스플레이 주식회사 유기 전계발광 표시장치 및 그 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5364242B2 (ja) 2006-04-28 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
TWI316760B (en) 2006-05-03 2009-11-01 Ind Tech Res Inst Circuit structure with doubl-gate organic thin film transistors and application thereof
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
EP2025004A1 (en) 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4919738B2 (ja) 2006-08-31 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5227502B2 (ja) 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法、液晶表示装置及び電子機器
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
KR100790761B1 (ko) * 2006-09-29 2008-01-03 한국전자통신연구원 인버터
TWI585730B (zh) 2006-09-29 2017-06-01 半導體能源研究所股份有限公司 顯示裝置和電子裝置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5525685B2 (ja) * 2006-10-17 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び電子機器
TWI427602B (zh) 2006-10-17 2014-02-21 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
US7767595B2 (en) 2006-10-26 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
TWI396464B (zh) 2007-01-22 2013-05-11 Innolux Corp 有機電致發光顯示裝置及其製作方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR20080078409A (ko) 2007-02-23 2008-08-27 삼성에스디아이 주식회사 평판 디스플레이 장치 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5465825B2 (ja) 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2008270313A (ja) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JPWO2008136505A1 (ja) 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5498670B2 (ja) 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP4488039B2 (ja) 2007-07-25 2010-06-23 ソニー株式会社 薄膜半導体装置の製造方法
KR101448904B1 (ko) 2007-08-07 2014-10-13 삼성디스플레이 주식회사 표시장치
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
US8269713B2 (en) 2007-09-12 2012-09-18 Sharp Kabushiki Kaisha Shift register
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US7824939B2 (en) 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
KR20090041506A (ko) 2007-10-24 2009-04-29 엘지전자 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
KR101594335B1 (ko) 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2009075161A1 (ja) 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5190275B2 (ja) 2008-01-09 2013-04-24 パナソニック株式会社 半導体メモリセル及びそれを用いた半導体メモリアレイ
KR100962989B1 (ko) * 2008-01-09 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP2009224356A (ja) 2008-03-13 2009-10-01 Rohm Co Ltd ＺｎＯ系トランジスタ
KR100977189B1 (ko) * 2008-03-14 2010-08-23 한국과학기술연구원 다결정 금속산화물 반도체층을 이용한 전계효과트랜지스터와 그 제조방법
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR20090112088A (ko) 2008-04-23 2009-10-28 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US9000441B2 (en) 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101496150B1 (ko) * 2008-08-19 2015-02-27 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2010029865A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101513717B1 (ko) * 2008-09-18 2015-04-20 삼성디스플레이 주식회사 기판 및 이를 갖는 표시장치
KR101609557B1 (ko) 2008-09-19 2016-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
WO2010032640A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101623958B1 (ko) * 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20160113329A (ko) 2008-10-03 2016-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101633142B1 (ko) 2008-10-24 2016-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101631454B1 (ko) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
TWI606520B (zh) * 2008-10-31 2017-11-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101634411B1 (ko) * 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
TWI535037B (zh) 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR20170021903A (ko) 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101291384B1 (ko) 2008-11-21 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
TWI617029B (zh) * 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027661A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101914026B1 (ko) 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN105185837B (zh) 2009-10-08 2018-08-03 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
KR101396096B1 (ko) 2009-10-09 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101779349B1 (ko) 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101915251B1 (ko) 2009-10-16 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
WO2011052382A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011052385A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102220606B1 (ko) 2009-11-06 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101396015B1 (ko) 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102668028B (zh) 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR102153034B1 (ko) 2009-12-04 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20220136513A (ko) 2009-12-04 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103746001B (zh) 2009-12-04 2017-05-03 株式会社半导体能源研究所 显示装置
WO2011070900A1 (en) 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101958613B1 (ko) 2010-05-21 2019-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP2003330590A (ja) * 2002-03-08 2003-11-21 Sony Corp 携帯型情報処理装置および方法、記録媒体、並びにプログラム
JP2005134780A (ja) * 2003-10-31 2005-05-26 Mitsubishi Electric Corp シフトレジスタおよびそれを備える表示装置
KR20050091378A (ko) * 2004-03-12 2005-09-15 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
JP2006053427A (ja) * 2004-08-13 2006-02-23 Nec Access Technica Ltd 携帯端末及びその表示制御方法
JP2007264355A (ja) * 2006-03-29 2007-10-11 Renesas Technology Corp 表示制御用半導体集積回路および携帯用電子機器
JP2008107807A (ja) * 2006-09-29 2008-05-08 Semiconductor Energy Lab Co Ltd 液晶表示装置および電子機器

Also Published As

Publication number Publication date
TWI810879B (zh) 2023-08-01
JP2016184739A (ja) 2016-10-20
TWI762086B (zh) 2022-04-21
JP2021182139A (ja) 2021-11-25
JP7427841B1 (ja) 2024-02-05
KR20190143500A (ko) 2019-12-30
US20200219905A1 (en) 2020-07-09
US20110109351A1 (en) 2011-05-12
JP6913146B2 (ja) 2021-08-04
KR102009305B1 (ko) 2019-08-09
US20150333090A1 (en) 2015-11-19
KR101849321B1 (ko) 2018-04-16
KR102174366B1 (ko) 2020-11-04
EP2497115A4 (en) 2015-09-02
CN102598282A (zh) 2012-07-18
KR20220041245A (ko) 2022-03-31
US11315954B2 (en) 2022-04-26
US20230361128A1 (en) 2023-11-09
JP2011119714A (ja) 2011-06-16
KR20190092631A (ko) 2019-08-07
TWI639239B (zh) 2018-10-21
TWI514583B (zh) 2015-12-21
KR20170073741A (ko) 2017-06-28
US9853066B2 (en) 2017-12-26
JP6529924B2 (ja) 2019-06-12
KR20120091293A (ko) 2012-08-17
TWI581438B (zh) 2017-05-01
CN102598282B (zh) 2015-09-23
US20220165758A1 (en) 2022-05-26
EP2497115A1 (en) 2012-09-12
KR102481935B1 (ko) 2022-12-28
TW201906174A (zh) 2019-02-01
JP2023024976A (ja) 2023-02-21
KR102378013B1 (ko) 2022-03-24
CN105206676B (zh) 2019-12-10
TW202115918A (zh) 2021-04-16
TW201140844A (en) 2011-11-16
JP6822936B2 (ja) 2021-01-27
TW201603287A (zh) 2016-01-16
TW201807828A (zh) 2018-03-01
JP7170097B2 (ja) 2022-11-11
US20190035818A1 (en) 2019-01-31
KR102128972B1 (ko) 2020-07-01
JP2024020211A (ja) 2024-02-14
KR20200125777A (ko) 2020-11-04
JP2018050062A (ja) 2018-03-29
KR20180038084A (ko) 2018-04-13
KR20210130839A (ko) 2021-11-01
CN105206676A (zh) 2015-12-30
US11710745B2 (en) 2023-07-25
US20170250201A1 (en) 2017-08-31
KR101750982B1 (ko) 2017-06-26
KR101876473B1 (ko) 2018-07-10
US10079251B2 (en) 2018-09-18
KR101959370B1 (ko) 2019-03-19
US11961842B2 (en) 2024-04-16
JP2015043428A (ja) 2015-03-05
TWI603481B (zh) 2017-10-21
KR20190028815A (ko) 2019-03-19
WO2011055631A1 (en) 2011-05-12
TWI683442B (zh) 2020-01-21
JP7411763B2 (ja) 2024-01-11
TW202021137A (zh) 2020-06-01
TW201721876A (zh) 2017-06-16
JP2020034937A (ja) 2020-03-05
JP5917630B2 (ja) 2016-05-18
US9093328B2 (en) 2015-07-28
KR20180080362A (ko) 2018-07-11
TW202230819A (zh) 2022-08-01
KR102317763B1 (ko) 2021-10-27

Similar Documents

Publication Publication Date Title
JP7170097B2 (ja) 発光装置
JP7413425B2 (ja) 半導体装置
JP2022169521A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230215

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20230217