TWI639239B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI639239B
TWI639239B TW106126103A TW106126103A TWI639239B TW I639239 B TWI639239 B TW I639239B TW 106126103 A TW106126103 A TW 106126103A TW 106126103 A TW106126103 A TW 106126103A TW I639239 B TWI639239 B TW I639239B
Authority
TW
Taiwan
Prior art keywords
transistor
layer
oxide semiconductor
electrode
electrode layer
Prior art date
Application number
TW106126103A
Other languages
English (en)
Other versions
TW201807828A (zh
Inventor
山崎舜平
小山潤
三宅博之
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201807828A publication Critical patent/TW201807828A/zh
Application granted granted Critical
Publication of TWI639239B publication Critical patent/TWI639239B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Optical Filters (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本質或大體上本質並且包括結晶區在該氧化物半導體層的表面部中之氧化物半導體層被用於該等電晶體。使用從氧化物半導體去除欲成為電子施體(施體)之雜質並且具有比矽半導體大的能帶隙之本質或大體上本質半導體。可藉由控制一對導電膜的該電位來控制該等電晶體的電特性，該對導電膜係設置在該氧化物半導體層的彼此相對側上，各具有絕緣膜配置在其間，使得形成在該氧化物半導體層中之通道的該位置被決定。

Description

半導體裝置及其製造方法
本發明係相關於包括電晶體之半導體裝置。
需注意的是，此說明書中的半導體裝置意指可藉由利用半導體特性來運作之任何裝置，及半導體元件和電路、包括半導體元件和電路之電光裝置、及包括半導體元件和電路之電子裝置都是半導體裝置。
近年來，藉由使用形成在具有絕緣表面之基板上的半導體膜來形成電晶體之技術引起關注。電晶體被用於以液晶電視為代表之半導體裝置。作為可應用到電晶體之半導體薄膜，已知有矽基的半導體材料，及氧化物半導體作為另一材料已引起注意。
主要使用諸如非晶矽或多晶矽等半導體材料來製造電晶體。使用非晶矽所形成的電晶體具有低場效遷移率，但是此種電晶體可形成在具有較大面積440的玻璃基板上。另一方面，使用結晶矽所形成的電晶體具有高場效遷移率，但是需要諸如雷射退火等結晶步驟，及此種電晶體並 不總是適用於較大的玻璃基板。
作為氧化物半導體的材料，已知有氧化鋅和含氧化鋅作為其主要成分的材料。另外，使用具有電子載體濃度低於1018/cm3之非晶氧化物(氧化物半導體)所形成的薄膜電晶體被揭示(專利文件1至3)。
而且，具有以液晶顯示裝置為代表之主動矩陣式半導體裝置朝較大螢幕之趨勢，如、60英吋對角線螢幕，另外，主動矩陣是半導體裝置的發展甚至以對角線120英吋或更大之螢幕尺寸為目標。此外，螢幕的解析度之趨勢朝向更高的清晰度，如、高清晰度(HD)影像品質(1366×768)或全高清晰度(FHD)影像品質(1920×1080)，及亦在推動具有解析度3840×2048或4096×2160之所謂的4K數位相機顯示裝置之迅速發展。
當顯示裝置具有較高清晰度時，其所需的像素數目明顯增加。結果，縮短依像素的寫入時間，如此，電晶體需要具有高速操作特性、大的開啟電流等等。同時，近年來的能量耗盡之問題已產生對抑制電力消耗的顯示裝置之需要。因此，電晶體亦需要具有低的關閉狀態電流和被抑制的不必要漏電流。
[參考] [專利文件]
[專利文件1]日本已公開專利申請案號2006-165527
[專利文件2]日本已公開專利申請案號2006-165528
[專利文件3]日本已公開專利申請案號2006-165529
使用氧化物半導體之電晶體具有較使用非晶矽之電晶體為高的場效遷移率。然而，使用氧化物半導體之電晶體具有較使用多晶矽之電晶體為低的場效遷移率，使得需要進一步提高使用氧化物半導體之電晶體的場效遷移率。
此外，在形成處理中產生與氧化物半導體中化學計量組成的差異。例如，由於氧的過量和不足改變氧化物半導體的導電性。另外，在形成薄膜期間進入氧化物半導體薄膜之氫形成氧(O)-氫(H)鍵，並且充作改變導電性之因素的電子施體。另外，O-H鍵為具有極性的鍵；因此，O-H鍵會導致諸如使用氧化物半導體所形成的電晶體等主動裝置的特性變化。
甚至當電子載子濃度低於1018/cm3時，氧化物半導體大體上為n型，及上述專利文件所揭示之電晶體的開/關比只有103。電晶體的此種低開/關比係由於大的關閉狀態電流。
鑑於上述技術背景而進行本發明。因此，本發明的目的係用以設置半導體裝置，其中具有不同特性的電晶體，尤其是具有絕佳動態特性的電晶體(開啟特性或頻率特性(被稱作f特性))和具有降低的關閉狀態電流之電晶體，設置在一基板上。另外，另一目的係提供製造半導體裝置的簡易方法。
為了達成上述目的，在發明中，聚焦於本質或大體上本質及包括結晶區在表面部之氧化物半導體層。可使用從氧化物半導體除去欲成為電子施體(施體)之雜質並且具有較矽半導體大的能帶隙之半導體作為本質或大體上本質的半導體。電晶體的電特性係藉由控制一對導電膜的電位來控制，此對導電膜係設置在有關氧化物半導體層的彼此相對側上，各具有絕緣膜配置在其間，使得形成在氧化物半導體層中之通道的位置被決定。
本發明的一實施例為半導體裝置，其中在一基板上使用具有絕佳動態特性之電晶體和具有穩定電特性之電晶體(如、極度降低的關閉狀態電流)。尤其是，本發明的實施例為從氧化物半導體去除欲成為電子施體(施體)之雜質並且具有較矽半導體大的能帶隙之半導體。使用氧化物半導體，本質或大體上本質及包括結晶區在氧化物半導體層的表面部之氧化物半導體層被形成。此外，在一基板上設置複數個電晶體，其具有設置在氧化物半導體層的彼此相對側上，各具有絕緣膜配置在其間之導電膜的結構。
也就是說，本發明的實施例為半導體裝置，其包括第一電極層；第一絕緣膜，其在第一電極層上；氧化物半導體層，其在第一絕緣膜上，氧化物半導體層包括結晶區在氧化物半導體層的表面部中；第二電極層和第三電極層，其在第一電極層上且與氧化物半導體層接觸，第二電極層具有與第一電極層重疊之端部位，及第三電極層具有與第一電極層重疊之端部位；第二絕緣膜，其包括與第二電極 層、第三電極層、和氧化物半導體層接觸之氧化物絕緣膜；以及第四電極層，其在第二絕緣膜上，第四電極層與第一電極層和氧化物半導體層重疊。此外，半導體裝置包括複數個電晶體，其中氧化物半導體層所使用的氧化物半導體之能帶隙大於或等於2eV。
本發明的實施例為反相器電路，其包括包括空乏型電晶體和增強型電晶體之上述半導體裝置。
本發明的實施例為顯示裝置，其包括包括像素部和驅動像素部的驅動器電路部之上述半導體裝置。
本發明的實施例為驅動方法，其在上述半導體裝置中，使用第一電極層作為至少一電晶體中之主要閘極電極，及第四電極層作為其他電晶體中之主要閘極電極。
本發明的實施例為驅動方法，其在上述反相器電路中，使用第四電極層作為空乏型電晶體中之主要閘極電極，及第四電極層作為增強型電晶體中之主要閘極電極。
本發明的實施例為驅動方法，其在上述顯示裝置中，使用第一電極層作為包括在像素部之至少一電晶體中的主要閘極電極，及第四電極層作為包括在驅動器電路部之至少一電晶體中的主要閘極電極。
本發明的實施例為半導體裝置的製造方法，其包括以下步驟：形成第一電極層；將第一絕緣膜形成在第一電極層上；將氧化物半導體層形成在第一絕緣膜上；在氧化物半導體層上執行脫水作用或除氫作用，使得結晶區形成在氧化物半導體層的表面部中；將第二電極層和第三電極層 形成在第一電極層上，並且與氧化物半導體層接觸，第二電極層具有與第一電極層重疊之端部位，而第三電極層具有與第一電極層重疊之端部位；形成氧化物絕緣膜之第二絕緣膜，此氧化物絕緣膜與第二電極層、第三電極層、和氧化物半導體層接觸；以及將第四電極層形成在第二絕緣膜上，第四電極層與第一電極層和氧化物半導體層重疊。此外，上述半導體裝置包括複數個電晶體在一基板上，其中氧化物半導體層所使用的氧化物半導體之能帶隙大於或等於2eV。
在此說明書中，EL層意指設置在發光元件中的一對電極之間的層。如此，插入在電極之間的含發光物質之有機化合物的發光層為EL層的實施例。
需注意的是，在此說明書中，發光裝置意指影像顯示裝置、發光裝置、或光源(包括照明裝置)。此外，發光裝置包括下面模組的任一個在其種類中：諸如撓性印刷電路(FPC)、捲帶式自動接合(TAB)捲帶、或捲帶式載子封裝(TCP)等連接器裝附於發光裝置之模組；具有設置有印刷配線板在其端部之TAB捲帶或TCP的模組；以及具有藉由玻璃上晶片(COG)法直接安裝在形成發光元件的基板上之積體電路(IC)的模組。
根據本發明的一實施例，包括在氧化物半導體層中之結晶區被使用作為通道形成區，藉以可增加包括在半導體裝置中之電路的操作速度。此外，使用使用淨化的氧化物半導體之電晶體形成電路，藉以可穩定包括在半導體裝置 中之電路的操作。另外，關閉狀態電流被降至1×10-13A，藉以包括在半導體裝置中之儲存電容器可降低尺寸和數目。另外，可設置包括具有不同特性的電晶體在一基板上之半導體裝置。而且，可藉由簡易方法來製造半導體裝置。
10‧‧‧脈衝輸出電路
11‧‧‧第一配線
12‧‧‧第二配線
13‧‧‧第三配線
14‧‧‧第四配線
15‧‧‧第五配線
16‧‧‧第六配線
17‧‧‧第七配線
21‧‧‧第一輸入終端
22‧‧‧第二輸入終端
23‧‧‧第三輸入終端
24‧‧‧第四輸入終端
25‧‧‧第五輸入終端
26‧‧‧第一輸出終端
27‧‧‧第二輸出終端
31‧‧‧第一電晶體
32‧‧‧第二電晶體
33‧‧‧第三電晶體
34‧‧‧第四電晶體
35‧‧‧第五電晶體
36‧‧‧第六電晶體
37‧‧‧第七電晶體
38‧‧‧第八電晶體
39‧‧‧第九電晶體
40‧‧‧第十電晶體
41‧‧‧第十一電晶體
51‧‧‧供電線
52‧‧‧供電線
53‧‧‧供電線
61‧‧‧第一週期
62‧‧‧第二週期
63‧‧‧第三週期
64‧‧‧第四週期
65‧‧‧第五週期
400‧‧‧基板
402‧‧‧第一絕緣層
404a‧‧‧氧化物半導體層
404b‧‧‧氧化物半導體層
404c‧‧‧氧化物半導體層
405a‧‧‧結晶區
405b‧‧‧結晶區
405c‧‧‧結晶區
408‧‧‧接觸孔
410a‧‧‧第一配線
410b‧‧‧第二配線
410c‧‧‧第三配線
402‧‧‧第一絕緣層
411‧‧‧第一終端
412‧‧‧連接電極
414‧‧‧第二終端
415‧‧‧導電層
416‧‧‧電極層
418‧‧‧導電層
421a‧‧‧第一電極層
421b‧‧‧第一電極層
421c‧‧‧第一電極層
422a‧‧‧第四電極層
422b‧‧‧第四電極層
422c‧‧‧連接電極層
428‧‧‧第二絕緣層
440A‧‧‧電晶體
440B‧‧‧電晶體
450‧‧‧電晶體
455a‧‧‧第二電極層
455b‧‧‧第三電極層
455c‧‧‧第二電極層
455d‧‧‧第三電極層
455e‧‧‧第二電極層
455f‧‧‧第三電極層
580‧‧‧基板
581‧‧‧電晶體
583‧‧‧絕緣層
585‧‧‧絕緣層
587‧‧‧第一電極層
588‧‧‧第二電極層
589‧‧‧球狀粒子
590a‧‧‧黑色區
590b‧‧‧白色區
594‧‧‧空腔
595‧‧‧填料
596‧‧‧基板
1000‧‧‧行動電話
1001‧‧‧外殼
1002‧‧‧顯示部
1003‧‧‧操作按鈕
1004‧‧‧外部連接埠
1005‧‧‧揚聲器
1006‧‧‧麥克風
2600‧‧‧電晶體基板
2601‧‧‧相對基板
2602‧‧‧密封劑
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧著色層
2606‧‧‧極化板
2607‧‧‧極化板
2608‧‧‧配線電路部
2609‧‧‧撓性配線板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路板
2613‧‧‧擴散板
2631‧‧‧佈告欄
2632‧‧‧廣告
2700‧‧‧電子書閱讀器
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧鉸鏈
2721‧‧‧電力開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
4001‧‧‧第一基板
4002‧‧‧像素部
4003‧‧‧信號線驅動器電路
4004‧‧‧掃描線驅動器電路
4005‧‧‧密封劑
4006‧‧‧第二基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4018‧‧‧撓性印刷電路
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧相對電極層
4032‧‧‧絕緣層
4033‧‧‧絕緣層
4035‧‧‧間隔物
4041‧‧‧絕緣層
4501‧‧‧基板
4502‧‧‧像素部
4503a‧‧‧信號線驅動器電路
4503b‧‧‧信號線驅動器電路
4504a‧‧‧掃描線驅動器電路
4504b‧‧‧掃描線驅動器電路
4505‧‧‧密封劑
4506‧‧‧基板
4507‧‧‧填料
4509‧‧‧電晶體
4510‧‧‧電晶體
4511‧‧‧發光元件
4512‧‧‧電致發光層
4513‧‧‧電極層
4515‧‧‧連接終端電極
4516‧‧‧終端電極
4517‧‧‧第一電極層
4518a‧‧‧撓性印刷電路
4518b‧‧‧撓性印刷電路
4519‧‧‧各向異性導電膜
4520‧‧‧隔牆
4540‧‧‧導電層
4541‧‧‧絕緣層
4542‧‧‧絕緣層
4543‧‧‧絕緣層
4544‧‧‧絕緣層
4545‧‧‧絕緣層
4546‧‧‧絕緣層
4547‧‧‧絕緣層
4548‧‧‧源極配線
5300‧‧‧基板
5301‧‧‧像素部
5302‧‧‧第一掃描線驅動器電路
5303‧‧‧第二掃描線驅動器電路
5304‧‧‧信號線驅動器電路
5305‧‧‧時序控制電路
5601‧‧‧移位暫存器
5602‧‧‧交換電路
5603‧‧‧電晶體
5604‧‧‧配線
5605‧‧‧配線
6400‧‧‧像素
6401‧‧‧交換電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容器
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧供電線
6408‧‧‧共同電極
7001‧‧‧薄膜電晶體
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧電致發光層
7005‧‧‧陽極
7009‧‧‧隔牆
7010‧‧‧基板
7011‧‧‧驅動電晶體
7012‧‧‧發光元件
7013‧‧‧第一電極
7014‧‧‧電致發光層
7015‧‧‧第二電極
7016‧‧‧阻光膜
7017‧‧‧導電膜
7019‧‧‧隔牆
7020‧‧‧基板
7021‧‧‧驅動電晶體
7022‧‧‧發光元件
7023‧‧‧第一電極
7024‧‧‧電致發光層
7025‧‧‧第二電極
7027‧‧‧導電膜
7029‧‧‧隔牆
7030‧‧‧閘極絕緣層
7031‧‧‧氧化物絕緣層
7032‧‧‧絕緣層
7033‧‧‧濾色器層
7034‧‧‧外罩層
7035‧‧‧保護絕緣層
7036‧‧‧絕緣層
7040‧‧‧閘極絕緣層
7041‧‧‧氧化物絕緣層
7042‧‧‧絕緣層
7043‧‧‧濾色器層
7044‧‧‧外罩層
7045‧‧‧保護絕緣層
7051‧‧‧絕緣層
7052‧‧‧保護絕緣層
7053‧‧‧平面化絕緣層
7055‧‧‧絕緣層
9400‧‧‧通訊裝置
9401‧‧‧外殼
9402‧‧‧操作按鈕
9403‧‧‧外部輸入終端
9404‧‧‧麥克風
9405‧‧‧揚聲器
9406‧‧‧發光部
9410‧‧‧顯示裝置
9411‧‧‧外殼
9412‧‧‧顯示部
9413‧‧‧操作按鈕
9600‧‧‧電視機
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧座
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧外殼
9703‧‧‧顯示部
9881‧‧‧外殼
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚聲器部
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部
9887‧‧‧連接終端
9888‧‧‧感測器
9890‧‧‧發光二極體燈
9891‧‧‧外殼
9893‧‧‧連接部
9900‧‧‧投幣機
9901‧‧‧外殼
9903‧‧‧顯示部
在附圖中：圖1A至1E各為根據實施例之半導體裝置的製造方法圖；圖2為根據實施例之半導體裝置圖；圖3A至3C各為根據實施例之反相器電路圖；圖4A至4C各為根據實施例之移位暫存器圖；圖5A及5B各為根據實施例之脈衝輸出電路圖；圖6A至6D各為根據實施例之脈衝輸出電路圖；圖7A至7D各為根據實施例之脈衝輸出電路圖；圖8A及8B各為根據實施例之時序圖；圖9A及9B為根據實施例之顯示裝置的方塊圖；圖10A及10B各為根據實施例之顯示裝置的驅動器電路圖；圖11A1及11A2各為本發明的實施例之橫剖面圖，而圖11B為平面圖；圖12為本發明的實施例之橫剖面圖；圖13為本發明的實施例之橫剖面圖； 圖14為半導體裝置中的像素之等效電路圖；圖15A至15C各為本發明的實施例之橫剖面圖；圖16A及16B分別為本發明的實施例之橫剖面圖及平面圖；圖17A及17B各為電子紙的使用模式之例子圖；圖18為電子書閱讀器的例子之外部圖；圖19A及19B分別為電視裝置和數位相框的例子之外部圖；圖20A及20B為遊戲機的例子之外部圖；圖21A及21B為蜂巢式電話的例子之外部圖；圖22A1、22A2、22B1、及22B2各為根據實施例之顯示裝置的端部位圖；圖23為使用氧化物半導體之反相交錯式電晶體的縱向橫剖面圖；圖24A為在源極的電位和汲極的電位相同(VD=0)時沿著圖23所示之剖面A-A’的能量帶圖(概要圖)，而圖24B為在正電位(VD>0)施加到有關源極的汲極時沿著圖23所示之A-A’的能量帶圖(概要圖)；圖25為在閘極電壓為0V時沿著圖23所示之剖面B-B’的能量帶圖(概要圖)；圖26A為正電位(VD>0)施加到閘極(GE1)時沿著圖23所示之B-B’的能量帶圖(概要圖)，而圖26B為負電位(VD<0)施加到閘極(GE1)時沿著圖23所示之B-B’的能量帶圖(概要圖)；以及 圖27為真空位準和金屬的功函數()之間以及真空位準和氧化物半導體的電子親和力(χ)之間的關係圖。
下面，將參考附圖詳細說明本發明的實施例。需注意的是，本發明並不侷限於下面的說明，及精於本技藝之人士應容易明白，可以各種方式改變模式和細節。因此，本發明不應被闡釋作侷限於實施例的說明。需注意的是，在此說明書的圖式中，相同部位或具有類似功能的部位係以相同參考號碼來表示，及可省略其說明。
(實施例1)
在此實施例中，將參考圖1A至1E說明設置有顯示裝置的電路之基板和設置有電路之基板的製造方法之一實施例作為半導體裝置和半導體裝置的製造方法之一實施例。
圖1E圖解形成在設置有顯示裝置的電路之基板上的複數個電晶體之橫剖面結構的例子。圖1E所示之電晶體440A及440B各具有一種四終端結構，其中一對電極層設置在氧化物半導體層的通道形成區之彼此相對側上，各具有絕緣膜配置在其間。需注意的是，所謂的雙閘極電晶體為此實施例的四終端結構之一實施例，在所謂的雙閘極電晶體中，一對電極層設置在氧化物半導體層的通道形成區 之彼此相對側上，各具有絕緣膜配置在其間。另外，將說明電晶體440B應用到顯示裝置的像素和電晶體440A應用到配置在像素部的周邊之驅動器電路的一部分之例子。
電晶體440A包括第一電極層421a、第一絕緣層402、包括結晶區405a之氧化物半導體層404a、第二電極層455a、及第三電極層455b在具有絕緣表面之基板400上。此外，電晶體440A包括第二絕緣層428，其與結晶區405a接觸且覆蓋電晶體440A；及第四電極層422a，其設置在通道形成區上，具有第二絕緣層428插入在其間。第一電極層421a和包括結晶區405a之氧化物半導體層404a彼此重疊，具有第一絕緣層402插入在其間。另外，第二電極層455a和第三電極層455b形成在氧化物半導體層404a上，使得第二電極層455a的部分和第三電極層455b的部分與氧化物半導體層404a重疊。
電晶體440B包括第一電極層421b、第一絕緣層402、包括結晶區405b之氧化物半導體層404b、第二電極層455c、和第三電極層455d在具有絕緣表面的基板400上。此外，電晶體440B包括第二絕緣層428，其與結晶區405b接觸且覆蓋電晶體440B；及第四電極層422b，其設置在通道形成區上，具有第二絕緣層428插入在其間。第一電極層421b和包括結晶區405b之氧化物半導體層404b彼此重疊，具有第一絕緣層402插入在其間。另外，第二電極層455c和第三電極層455d形成在氧化物半導體層404b上，使得第二電極層455c的部分和第三電極 層455d的部分與氧化物半導體層404b重疊。
電晶體440A及440B各具有雙閘極結構。在具有雙閘極結構之電晶體中，設置在氧化物半導體層彼此相對側上且各具有絕緣膜配置在其間之電極層的一或二者可被使用作為閘極電極層。需注意的是，第二電極層和第三電極層充作源極電極層和汲極電極層。
在此實施例中，電晶體440A的第四電極層422a被使用作為電晶體的主要閘極電極。因此，通道形成在定位在與氧化物半導體層404a的第二電極層455a接觸之區域和與氧化物半導體層404a的第三電極層455b接觸之區域之間的區域中，其與第二絕緣層428接觸，及其與第四電極層422a重疊。
第一電極層和第四電極層設置在氧化物半導體層的彼此相對側上，各具有絕緣膜配置在其間。需注意的是，在此實施例中，在第一電極層的電位高於第四電極層的電位之例子中，第一電極層被稱作主要閘極電極，及在第四電極層的電位高於第一電極層的電位之例子中，第四電極層被稱作主要閘極電極。第一電極層或第四電極層的電位可以是GND、0V、或在浮動狀態中。
電晶體440B的第一電極層421b被使用作為電晶體的主要閘極電極。因此，通道形成在定位在與氧化物半導體層404b的第二電極層455c接觸之區域和與氧化物半導體層404b的第三電極層455d接觸之區域之間的區域中，其與第一絕緣層402接觸，及其與第一電極層421b重疊。
需注意的是，當第一電極層421b、第二電極層455c、第三電極層455b、和第四電極層422b係使用透光導電膜所形成時，電晶體440B可具有透光特性。在透光電晶體應用到顯示裝置的像素之例子中，可提高像素的孔徑比。
作為透光導電膜之材料，可利用透射可見光之導電膜，例如，In-Sn-O基的氧化物導電材料、In-Sn-Zn-O基的氧化物導電材料、In-Al-Zn-O基的氧化物導電材料、Sn-Ga-Zn-O基的氧化物導電材料、Al-Ga-Zn-O基的氧化物導電材料、Sn-Al-Zn-O基的氧化物導電材料、In-Zn-O基的氧化物導電材料、Sn-Zn-O基的氧化物導電材料、Al-Zn-O基的氧化物導電材料、In-O基的氧化物導電材料、Sn-O基的氧化物導電材料、或Zn-O基的氧化物導電材料。在使用濺鍍法之例子中，可利用包括大於或等於2wt%及小於或等於10wt%的SiO2之目標來執行沈積，使得透光導電膜可包括SiO x (X>0)及是非晶的。
電晶體440A的第一電極層421a、第二電極層455a、第三電極層455b、和第四電極層422a係可使用包括含選自Ti(鈦)、Mo(鉬)、W(鎢)、Al(鋁)、Cr(鉻)、Cu(銅)、及Ta(鉭)的元素作為主要成分之膜的單層結構或堆疊結構所形成。關於電連接到氧化物半導體層之第二電極層455a和第三電極層455b，使用包括具有高氧親和力之金屬的材料較佳。
作為氧化物半導體層，使用四成分金屬氧化物之In- Sn-Ga-Zn-O基的氧化物半導體層；三成分金屬氧化物之In-Ga-Zn-O基的氧化物半導體層、In-Sn-Zn-O基的氧化物半導體層、In-Al-Zn-O基的氧化物半導體層、Sn-Ga-Zn-O基的氧化物半導體層、Al-Ga-Zn-O基的氧化物半導體層、或Sn-Al-Zn-O基的氧化物半導體層；兩成分金屬氧化物之In-Zn-O基的氧化物半導體層、Sn-Zn-O基的氧化物半導體層、Al-Zn-O基的氧化物半導體層、Zn-Mg-O基的氧化物半導體層、Sn-Mg-O基的氧化物半導體層、或In-Mg-O基的氧化物半導體層；或者一成分金屬氧化物之In-O基的氧化物半導體層、Sn-O基的氧化物半導體層、或Zn-O基的氧化物半導體層。另外，可將SiO2包含在上述氧化物半導體層中。
作為氧化物半導體層，可使用以InMO3(ZnO) m (m>0)所表示之薄膜。此處，M表示選自Ga(鎵)、Al(鋁)、Mn(錳)、及Co(鈷)的一或多個金屬元素。例如，M表示Ga、Ga及Al、Ga及Mn、Ga及Co等等。如上述，包括Ga作為M之氧化物半導體膜的以InMO3(ZnO) m (m>0)表示之氧化物半導體膜被稱作In-Ga-Zn-O基的氧化物半導體膜，以及In-Ga-Zn-O氧化物半導體的薄膜亦被稱作In-Ga-Zn-O基的膜。
關於氧化物半導體層，使用藉由快速熱退火(RTA)法等短時間以高溫經過脫水作用或除氫作用者。此熱處理使氧化物半導體層的表面部具有包括晶粒尺寸大於或等於1nm及小於或等於20nm之所謂的奈米晶體之結晶區， 而氧化物半導體層的剩餘部分為非晶的或者由非晶或微晶的混合物所形成，其中微晶星羅棋布於非晶區。需注意的是，奈米晶體的上述尺寸僅是例子，及本發明並不應被闡釋作侷限於上述範圍。
在具有此種結構之氧化物半導體層中，包括奈米晶體之濃密結晶區存在於其表面部。因此，在使用此種氧化物半導體層之例子中，可防止變成有助於濕氣進入表面部或從表面部去除氧之n型。結果，可防止由於變成n型而導致電特性的退化，尤其是關閉狀態電流的增加。
氧化物半導體層的表面部中之結晶區包括c軸定向於大體上垂直於氧化物半導體層的表面之方向上的晶粒。例如，在使用In-Ga-Zn-O基的氧化物半導體材料之例子中，結晶區中的In2Ga2ZnO7的晶粒之c軸定向於大體上垂直於氧化物半導體層的表面之方向上。結晶區包括定向於預定方向上之奈米晶體。例如，在In-Ga-Zn-O基的氧化物半導體材料被用於氧化物半導體層及奈米晶體被排列，使得In2Ga2ZnO7的c軸定向於大體上垂直於基板面(或氧化物半導體層的表面)之方向上的例子中，電流流動在電晶體中之In2Ga2ZnO7的b軸方向(或a軸方向)。
需注意的是，結晶區可包括除了晶粒之外的部位。晶粒的晶體結構並不侷限於上述結構，及結晶區可包括其他結構的晶粒。例如，在使用In-Ga-Zn-O基的氧化物半導體材料之例子中，除了In2Ga2ZnO7的晶粒之外還可包括 InGaZnO4的晶粒。
下面，將參考圖1A至1E說明一基板上之電晶體440A和電晶體440B的製造處理。
首先，導電膜形成在具有絕緣表面的基板400上，及在其上執行第一光致微影步驟，以形成第一電極層421a和第一電極層421b。此時，執行蝕刻較佳，使得第一電極層421a和第一電極層421b的至少端部位為錐形以防止分離。
需注意的是，可藉由噴墨法來形成抗蝕遮罩。藉由噴墨法形成抗蝕遮罩不需要光遮罩；如此，可降低製造成本。無須說，噴墨法不僅可應用到第一光致微影步驟，亦可應用到另一光致微影步驟。
需注意的是，作為基板400，可使用下面基板的任一個：藉由熔合法或浮動法，使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等等所形成之不含鹼玻璃基板；陶瓷基板；具有足夠承受此製造處理的處理溫度之耐熱性的塑膠基板等等。另一選擇是，亦可使用被設置有絕緣膜在表面上之金屬基板，諸如不鏽鋼合金基板等。
需注意的是，作為上述玻璃基板，可使用由諸如陶瓷基板、石英基板、或藍寶石基板等絕緣體所形成之基板。另一選擇是，可使用結晶玻璃等等。
第一電極層421a和第一電極層421b係可使用使用下面的任一個之單層或疊層來形成：諸如鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、或鈧等金屬材料；含這些材料作的任一 個作為主要成分之合金材料；及含這些材料的任一個之氮化物。較佳的是，藉由使用諸如鋁或銅等低電阻金屬材料形成第一電極層是有效的，低電阻金屬材料與耐火金屬材料組合使用較佳，因為其具有諸如低耐熱性和容易腐蝕等不利點。作為耐火金屬材料，可使用鉬、鈦、鉻、鉭、鎢、釹、鈧等等。
在那時，透光氧化物導電層被用於電極層的部分和配線層，以增加孔徑比。例如，包括氧化銦、氧化銦和氧化錫的合金、氧化銦和氧化鋅的合金、氧化鋅、氧化鋅鋁、氮氧化鋅鋁、氧化鋅鎵之氧化物導電層等等可被用於透光導電層。
另外，第一電極層421a和第一電極層421b係可使用不同材料來形成。例如，為了提高像素部的孔徑比，第一電極層421b係可使用有關可見光的透光導電層來形成，及為了抑制配線電阻，驅動器電路部中之第一電極層421a係可使用包括金屬作為其主要成分之導電膜來形成，例如，含選自鈦、鉬、鎢、鋁、鉻、銅、和鉭的元素作為其主要成分的單一膜或包括膜之疊層膜。
充作基膜之絕緣層可設置在基板400和第一電極層421a及421b之間。基膜具有防止來自基板400的雜質元素擴散之功能，及可被形成具有包括氮化矽膜、氧化矽膜、氧氮化矽膜、和氮氧化矽膜的一或多個之單層或疊層結構。
接著，第一絕緣層402形成在第一電極層421a和第 一電極層421b上。作為第一絕緣層402，可使用氧化矽層、氮氧化矽層、氧氮化矽層、氮化矽層、氧化鋁層、氧化鉭層等等的任一個之單層膜或疊層膜。利用CVD法、濺鍍法等，將第一絕緣層402形成厚度大於或等於50nm及小於或等於250nm。需注意的是，在第一絕緣層402中，氧化物絕緣層設置在第一絕緣層402與氧化物半導體層接觸之側邊上較佳。
需注意的是，由於去除雜質而變成i型或變成大體上i型之氧化物半導體(被淨化的氧化物半導體)對介面狀態密度或介面電荷極為敏感；因此，與絕緣膜的介面非常重要。因此，與具有高純度的氧化物半導體接觸之絕緣膜需要是高品質的。
例如，使用微波(2.45GHz)之高密度電漿CVD較佳，因為其產生具有高介電耐壓之稠密高品質絕緣膜。這是因為具有高純度的氧化物半導體和高品質閘極絕緣膜之間的緊密接觸降低介面狀態密度及產生令人滿意的介面特性。
此外，因為使用高密度電漿CVD設備所形成的絕緣膜可具有均勻厚度，所以絕緣膜具有絕佳階梯覆蓋。另外，可精確控制以高密度電漿CVD設備所形成之薄絕緣膜的厚度。
無須說，只要方法能夠形成品質良好的絕緣膜作為閘極絕緣膜，可利用諸如濺鍍法或電漿CVD法等另一方法。另一選擇是，可使用以形成絕緣膜之後所執行的熱處 理提高膜品質及與氧化物半導體的介面特性之絕緣膜。在任一例子中，可使用與氧化物半導體具有降低的介面狀態密度及可形成令人滿意的介面並且具有令人滿意的膜品質之任何絕緣膜作為閘極絕緣膜。
第一絕緣層402係使用高密度電漿CVD設備所形成。此處，高密度電漿CVD設備意指可實現高於或等於1×1011/cm3之電漿密度的設備。例如，藉由施加微波功率高於或等於3kW及低於或等於6kW來產生電漿，使得絕緣膜被形成。
甲矽烷氣體(SiH4)、氧化亞氮(N2O)、和稀有氣體被引進室內作為來源氣體，以在壓力高於或等於10Pa及低於或等於30Pa中產生高密度電漿，使得絕緣膜形成在諸如玻璃基板等具有絕緣表面的基板上。之後，可停止供應甲矽烷氣體，及可在未暴露至空氣之下引進氧化亞氮(N2O)和稀有氣體，以在絕緣膜的表面上執行電漿處理。至少在形成絕緣膜之後執行藉由引進氧化亞氮(N2O)和稀有氣體在絕緣膜的表面上所執行之電漿處理。即使其具有小於100nm的厚度，經由上述程序所形成之絕緣膜仍具有小厚度及為可確保可靠性之絕緣膜。
在形成第一絕緣層402中，引進到室內之甲矽烷氣體(SiH4)對氧化亞氮(N2O)的流率是在1：10至1：200的範圍中。此外，作為引進到室內之稀有氣體，可使用氦、氬、氪、氙等等。尤其是，使用不昂貴的氬較佳。
此外，因為藉由使用高密度電漿設備所形成之絕緣膜 可具有均勻厚度，所以絕緣膜具有絕佳階梯覆蓋。另外，利用高密度電漿設備，可精確控制以所形成之薄絕緣膜的厚度。
經由上述處理程序所形成之絕緣膜與使用習知平行板PCVD設備所形成之絕緣膜大不相同。在將利用相同蝕刻劑之蝕刻率彼此比較之例子中，經由上述處理程序所形成之絕緣膜的蝕刻率低於使用習知平行板PCVD設備所形成之絕緣膜的蝕刻率大於或等於10%或大於或等於20%。如此，可說是，使用高密度電漿設備所形成之絕緣膜為濃密膜。
另一選擇是，使用有機矽烷氣體，藉由CVD法所形成之氧化矽層可被用於第一絕緣層402。作為有機矽烷氣體，可使用含矽的化合物，諸如四乙基矽氧烷(TEOS)(化學式：Si(OC2H5)4)、四甲基矽烷(TMS)(化學式：Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基氨基矽烷(化學式：SiH(N(CH3)2)3)。
另一選擇是，第一絕緣層402係可使用一種鋁、釔、或鉿的氧化物、氮化物、氮氧化物、及氧氮化物；或包括上述的至少兩或多種之化合物來形成。
需注意的是，在此說明書中，氮氧化物意指包括氧原子多於氮原子之物質，及氧氮化物意指包括氮原子多於氧原子之物質。例如，”氮氧化矽膜”意指含氧原子和氮原子，使得氧原子的數目大於氮原子的數目之膜，及在使用 盧瑟福背向散射光譜測定法(RBS)及氫氣正向散射法(HFS)執行測量之例子中，含有氧、氮、矽、和氫的濃度範圍分別為50atomic%(原子百分比)至70atomic%，0.5atomic%至15atomic%，25atomic%至35atomic%，和0.1atomic%至10atomic%。另外，”氧氮化矽膜”意指含氮原子和氧原子，使得氮原子的數目大於氧原子的數目之膜，及在使用RBS及HFS執行測量之例子中，含有氧、氮、矽、及氫的濃度範圍分別為5atomic%至30atomic%，20atomic%至55atomic%，25atomic%至35atomic%，和10atomic%至30atomic%。需注意的是，當氮氧化矽膜或氧氮化矽膜所含有的原子總數目被定義作100atomic%時，氮、氧、矽、和氫的百分比落在上面給定的範圍中。
接著，在第一絕緣層402上，氧化物半導體膜403被形成厚度大於或等於5nm及小於或等於200nm，大於或等於10nm及小於或等於20nm較佳(見圖1A)。
需注意的是，在形成氧化物半導體膜403之前，藉由引進氬氣和產生電漿之逆向濺鍍來去除第一絕緣層402的表面上之灰塵較佳。逆向濺鍍意指在不施加電壓到目標側之下，在氬大氣中將RF電源用於施加電壓到基板側，以在基板附近產生電漿來修改表面之方法。需注意的是，可使用氮大氣、氦大氣等等取代氬大氣。另一選擇是，可使用添加氧、N2O等等之氬大氣。另一選擇是，可使用添加Cl2、CF4等等之氬大氣。在逆向濺鍍之後，在未暴露至空 氣之下形成氧化物半導體膜，藉以可防止灰塵或濕氣附著於第一絕緣層402和氧化物半導體膜403之間的介面。
作為氧化物半導體膜，使用上述四成分金屬氧化物之In-Sn-Ga-Zn-O基的氧化物半導體層；上述三成分金屬氧化物之In-Ga-Zn-O基的氧化物半導體層、In-Sn-Zn-O基的氧化物半導體層、In-Al-Zn-O基的氧化物半導體層、Sn-Ga-Zn-O基的氧化物半導體層、Al-Ga-Zn-O基的氧化物半導體層、或Sn-Al-Zn-O基的氧化物半導體層；上述兩成分金屬氧化物之In-Zn-O基的氧化物半導體層、Sn-Zn-O基的氧化物半導體層、Al-Zn-O基的氧化物半導體層、Zn-Mg-O基的氧化物半導體層、Sn-Mg-O基的氧化物半導體層、或In-Mg-O基的氧化物半導體層；或者上述一成分金屬氧化物之In-O基的氧化物半導體層、Sn-O基的氧化物半導體層、或Zn-O基的氧化物半導體層。另外，可將SiO2包含在上述氧化物半導體膜中。作為氧化物半導體膜，可使用以InMO3(ZnO) m (m>0)來表示之上述薄膜。
可在稀有氣體(典型上為氬)大氣、氧大氣、或稀有氣體(典型上為氬)和氧之大氣中，以濺鍍法形成氧化物半導體膜。在使用濺鍍法之例子中，可使用含有大於或等於2wt%及小於或等於10wt%的SiO2之目標來執行沈積，及可將抑制結晶之SiO x (x>0)包含在氧化物半導體膜中。
此處，在下面條件下，使用包括In、Ga、及Zn(組 成比In2O3：Ga2O3：ZnO=1：1：1[莫耳比]或比In2O3：Ga2O3：ZnO=1：1：2[莫耳比])之用以形成氧化物半導體的目標來執行膜形成：基板和目標之間的距離為100mm、壓力為0.6Pa、直流(DC)供電為0.5kW、及大氣為氧(氧的流率為100%)。需注意的是，脈衝直流(DC)電源較佳，因為可降低膜形成時所產生的粉末粒子(亦被稱作粒子或灰塵)，及可使膜厚度分佈均勻。在此實施例中，作為氧化物半導體膜，使用用以形成In-Ga-Zn-O基的氧化物半導體之目標，以濺鍍法形成具有厚度15nm之In-Ga-Zn-O基的膜。
在那例子中，在去除處理室剩餘的濕氣同時形成氧化物半導體膜較佳。這是為了防止氫、氫氧根、或濕氣包含在氧化物半導體膜中。
此外，將氧化物半導體膜連續形成在第一絕緣層402上。此處所使用的多室濺鍍設備被設置有矽或氧化矽的目標(合成石英)，及用以形成氧化物半導體膜的目標。設置有用以形成氧化物半導體膜的目標之沉積室亦被設置有至少低溫泵作為抽空單元。需注意的是，可使用渦輪分子泵取代低溫泵，及冷凝阱可設置在渦輪分子泵的入口上方，使得可吸附濕氣等。
從以低溫泵排空之沉積室，去除氫原子、諸如H2O等含氫原子之化合物、碳原子、含碳原子之化合物等等，藉以可降低沉積室中所形成之氧化物半導體膜的雜質濃度。
諸如氫、水、氫氧根、或氫化物等雜質被降至約ppm位準或ppb位準之高純度氣體被使用作為沉積氧化物半導體膜用的濺鍍氣體較佳。
可在加熱基板的狀態中形成氧化物半導體膜。在那時，以高於或等於100℃及低於或等於600℃，高於或等於200℃及低於或等於400℃較佳來加熱基板。藉由在沉積期間加熱基板，可降低氧化物半導體膜的雜質濃度。
濺鍍法的例子包括RF濺鍍法，其中使用高頻電源作為濺鍍電源；DC濺鍍法，其中使用直流電電源；及脈衝式DC濺鍍法，以脈衝方式施加偏壓。RF濺鍍法主要用於形成絕緣膜時；及DC濺鍍法主要用於形成金屬導電膜時。
此外，亦具有多源濺鍍設備，其中可設定複數個不同材料目標。利用多源濺鍍設備，可將不同材料的膜形成堆疊在同一室中，或可在同一室中同時藉由放電來形成複數種材料的膜。
此外，具有設置有磁性系統在室內且用於磁性管之濺鍍設備；及用於在未使用輝光放電之下使用藉由使用微波所產生的電漿之ECR濺鍍用的濺鍍設備。
而且，作為藉由濺鍍之沉積方法，亦具有反應性濺鍍法，其中在沉積期間目標物質和濺鍍氣體成分彼此起化學反應，以形成其薄化合物膜；以及偏壓濺鍍法，其中在沉積期間亦施加電壓到基板。
接著，經由第二光致微影步驟，形成抗蝕遮罩。然 後，蝕刻In-Ga-Zn-O基的膜。在蝕刻時，諸如檸檬酸或草酸等有機酸可被用於蝕刻劑。執行蝕刻，使得氧化物半導體層404a及404b的端部位具有錐形，可防止由於步階形狀所導致的配線破壞。需注意的是，此處的蝕刻並不侷限於濕蝕刻，亦可使用乾蝕刻。
接著，執行氧化物半導體層404a及404b的脫水作用或除氫作用。可以溫度500℃至750℃(或者溫度低於或等於玻璃基板的應變點)，經由快速熱退火(RTA)處理，在鈍氣大氣中，藉由使用電阻加熱法執行脫水作用或除氫作用的第一熱處理約一分鐘至十分鐘，以650℃約大於或等於三分鐘及小於或等於六分鐘較佳。利用RTA法，能夠以短時間執行脫水作用或除氫作用；因此，甚至在溫度高於玻璃基板的應變點中仍可執行處理。需注意的是，熱處理的時序並不侷限於此時序及可執行複數次，例如，可在光致微影步驟或沉積步驟之前或之後。
需注意的是，在此說明書中，在諸如氮等鈍氣或稀有氣體的大氣中的熱處理被稱作脫水作用或除氫作用的熱處理。在此說明書中，除氫作用不僅意指以熱處理去除H2的形式，並且為了方便，脫水作用或除氫作用亦意指去除H、OH等等。
重要的是，於防止氧化物半導體層暴露至空氣之下，使得防止水或氫進入到氧化物半導體層，在脫水作用或除氫作用所使用的同一爐中，溫度從將氧化物半導體層脫水或除氫之加熱溫度T下降到室溫。當使用i型氧化物半導 體層形成電晶體時，電晶體的臨界電壓可以是正的，使得可實現具有所謂的正常關特性之交換元件。i型氧化物半導體層係藉由將氧化物半導體層改變成在氧不足狀態中的低電阻氧化物半導體層，即、n型(如、n-型或n+型)，以及藉由供應氧將低電阻氧化物半導體層改變成高電阻氧化物半導體層所獲得。以盡可能接近0V之正臨界電壓來形成顯示裝置的電晶體中之通道較佳。若電晶體的臨界電壓是負的，則其容易變成正常開；換言之，甚至在閘極電壓是0V時，電流仍在源極電極和汲極電極之間流動。在主動矩陣式顯示裝置中，包括在電路中之電晶體的電特性是重要的，及顯示裝置的性能依據電特性。尤其是，在電晶體的電特性中，臨界電壓(Vth)是重要的。當甚至在場效遷移率是高的時臨界電壓值仍是高的或是在負側上時，難以控制電路。在電晶體具有高臨界電壓之例子中，當以低電壓驅動電晶體時，電晶體無法執行作為電晶體的交換功能，及可能是負載。在n通道電晶體之例子中，僅在施加正電壓作為閘極電壓之後形成通道和汲極電流流動是理想的。除非驅動電壓上升否則不形成通道之電晶體，以及甚至當施加負電壓時仍形成通道和汲極電流仍流動之電晶體不適用於電路中所使用的電晶體。
此外，當溫度從加熱溫度T下降時，氣體大氣可切換成不同於當溫度上升至加熱溫度T時所使用的氣體大氣。例如，藉由在未暴露空氣之下，使用用於脫水作用或除氫作用之同一爐以及藉由以高純度氧氣、高純度N2O氣 體、或超乾燥空氣(具有露點-40℃或更低，-60℃或更低較佳)充填電爐來執行冷卻。
需注意的是，在第一熱處理中，水、氫等等未包含在大氣中較佳。另一選擇是，引進到熱處理設備內之鈍氣的純度為6N(99.9999%)或更大較佳，7N(99.99999%)或更大更好(即、雜質濃度為1ppm或更低，0.1ppm或更低較佳)。
在鈍氣大氣下執行熱處理之例子中，藉由熱處理將氧化物半導體層改變成氧不足氧化物半導體層，以成為低電阻氧化物半導體層，即、n型(如、n-型)氧化物半導體層。之後，藉由形成與氧化物半導體層接觸之氧化物絕緣層，將氧供應到氧化物半導體層的氧不足部位。如此，使氧化物半導體層成為i型；即、將氧化物半導體層改變成高電阻氧化物半導體層。因此，能夠形成具有令人滿意的電特性之高度可靠的電晶體。
在上述條件下充分脫水或除氫之氧化物半導體層中，甚至當脫水或除氫的氧化物半導體層之溫度增加至450℃時，以熱去吸附光譜儀(TDS)仍未偵測到顯示濕氣的排放之譜中的兩峰值之約高於或等於250℃及低於或等於300℃的至少一峰值。
需注意的是，在氧化物半導體層404a及404b在非沉積狀態之階段中，氧化物半導體層404a及氧化物半導體層404b各為具有許多懸鍵之非晶層。經由用於脫水作用或除氫作用之第一加熱步驟，彼此接近地存在之懸鍵被接 合，使得氧化物半導體層404a及404b可具有有秩序的非晶結構。當排列順序繼續進行時，氧化物半導體層404a及404b係由非晶和微晶的混合物形成，其中微晶星羅棋布於非晶區，或者由非晶形成。包括奈米晶體之結晶區405a及結晶區405b係形成在氧化物半導體層404a和氧化物半導體層404b的表面部中(圖1B)。氧化物半導體層404a和氧化物半導體層404b的剩餘部位變成非晶的，或者由非晶和微晶的混合物所形成，其中微晶星羅棋布於非晶區。需注意的是，結晶區405a及結晶區405b分別為氧化物半導體層404a和氧化物半導體層404b的一部分，下面，”氧化物半導體層404a”及”氧化物半導體層404b”分別包括結晶區405a及結晶區405b。此處，微晶是具有粒子尺寸大於或等於1nm及小於或等於20nm之所謂的奈米晶體，其小於被通稱作微晶的微晶粒子之粒子尺寸。
在結晶區405a及405b中，形成在垂直於層的表面之方向上c軸定向的奈米晶體較佳。在那例子中，晶體的長軸為c軸方向，而短軸方向上的尺寸大於或等於1nm及小於或等於20nm較佳。
需注意的是，依據步驟順序，結晶區並未形成在氧化物半導體層的側表面部，及在此種例子中，除了側表面部以外，結晶區僅形成在表面部中。然而，側表面部的面積小，及也在那例子中可維持抑制電特性的退化或提高介電耐壓之效果。
另外，在一些例子中，依據第一熱處理的條件或第一 電極層421a及421b的材料，第一電極層421a和第一電極層421b被結晶成微晶層或多晶層。例如，在將氧化銦錫用於第一電極層421a及421b的材料之例子中，以450℃藉由第一熱處理一小時將它們結晶，而在使用含氧化矽之氧化銦錫作為第一電極層421a及421b之例子中，不容易將它們結晶。
第一熱處理之後的氧化物半導體層404a及404b為氧不足氧化物半導體層，及剛在載子濃度高於沉積之後的載子濃度，及1×1018/cm3或更高較佳。如此氧化物半導體層404a及404b具有較低電阻。
在將氧化物半導體膜處理成島型氧化物半導體層之前，可執行用於氧化物半導體層的第一熱處理。在那例子中，在第一熱處理之後，從加熱設備取出基板，及經過光致微影步驟，以形成島型氧化物半導體層。
然後，雖然未圖解，但是稍後將說明之用以連接第一電極層到源極電極層或汲極電極層的開口(亦稱作接觸孔)形成在第一絕緣層402中。藉由以光致微影法、噴墨法等等形成遮罩在第一絕緣層402上，然後使用遮罩來選擇性蝕刻第一絕緣層402以形成接觸孔。需注意的是，可在形成第一絕緣層402之後和在形成氧化物半導體膜403之前形成接觸孔。
接著，欲作為源極電極和汲極電極(包括形成在與源極電極和汲極電極同一層中之配線)之導電膜係形成在氧化物半導體層404a及404b上。導電膜被形成具有厚度大 於或等於100及小於或等於500nm，大於或等於200及小於或等於300nm較佳。
源極電極和汲極電極係使用諸如Al、Cu、Cr、Ta、Ti、Mo、或W等金屬材料，或者含這些金屬材料的任一個作為其成分之合金材料來形成。可利用Cr、Ta、Ti、Mo、W等等的高熔點金屬層堆疊在金屬層Al、Cu等等的一側或兩側上之結構。藉由使用添加防止小丘或鬚狀物產生在Al膜上之諸如Si、Ti、Ta、W、Mo、Cr、Nd(釹)、Sc(鈧)、或Y(釔)等元素的Al材料可增加耐熱性。
源極電極和汲極電極(包括形成在與源極電極和汲極電極同一層中之配線)係可使用導電金屬氧化物來形成。作為導電金屬氧化物，可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫合金(In2O3-SnO2，縮寫為ITO)、氧化銦和氧化鋅(In2O3-ZnO)、或添加係或氧化矽到金屬氧化物材料之材料。金屬導電膜並不侷限於含上述元素之單層，及可以是兩或多層。然而，導電膜的材料具有可承受至少稍後執行的第二熱處理之耐熱性較佳。
關於與氧化物半導體層404a及404b接觸之導電膜，包括具有高氧親和力的金屬之材料較佳。作為具有高氧親和力的金屬，選自鈦(Ti)、錳(Mn)、鎂(Mg)、鋯(Zr)、鈹(Be)、及釷(Th)的一或多個材料較佳。在此實施例中，使用鈦膜。
當氧化物半導體層和具有高氧親和力之導電膜被形成彼此接觸時，介面附近中的載子密度增加及低電阻區形成，藉以可降低氧化物半導體層和導電膜之間的接觸電阻。這是因為具有高氧親和力之導電膜從氧化物半導體層析取氧，如此過量包括金屬在氧化物半導體層中之層(此種層被稱作複合層)和氧化的導電膜之任一個或二者係形成在氧化物半導體層和導電膜之間的介面中。例如，在In-Ga-Zn-O基的氧化物半導體層與鈦膜接觸之結構中，在一些例子中，銦過量層和氧化鈦層形成在氧化物半導體層與鈦膜接觸之介面附近。在其他例子中，銦過量層和氧化鈦層的任一個形成在氧化物半導體層與鈦膜接觸之介面附近。氧不足之In-Ga-Zn-O基的氧化物半導體層之銦過量層具有高導電性；因此，可降低氧化物半導體層和導電膜之間的接觸電阻。
需注意的是，具有導電性之鈦膜或氧化鈦膜可被使用作為與氧化物半導體層接觸之導電膜。在那例子中，在In-Ga-Zn-O基的氧化物半導體層與氧化鈦膜接觸之結構中，銦過量層可形成在氧化物半導體層與氧化鈦膜接觸之介面附近。
關於導電膜，可使用具有有關可見光的透光特性之導電材料。作為具有有關可見光的透光特性之導電材料，包括銦、錫、或鋅的任一個之透明導電氧化物較佳。例如，可使用氧化銦(In2O3)或氧化銦-氧化錫合金(In2O3-SnO2，縮寫為ITO)。另一選擇是，可使用添加諸如氧化 矽等絕緣氧化物之透明導電氧化物。當透明導電氧化物被用於導電膜時，可提高顯示裝置的孔徑比。
作為導電膜的形成法，可利用電弧放電離子電鍍法或噴灑法。另一選擇是，導電膜係可藉由以絲網印刷法、噴墨法等等來排放銀、金、銅等等的導電奈米漿糊以及烘烤奈米漿糊來形成。
然後，藉由光致微影法、噴墨法等等將遮罩形成在導電膜上，及使用遮罩來蝕刻導電膜；如此，形成源極電極和汲極電極(圖1C)。在此實施例中，藉由濺鍍法形成200nm厚的Ti膜作為導電膜，及使用抗蝕遮罩，藉由濕蝕刻法或乾蝕刻法來選擇性蝕刻導電膜，藉以形成充作源極電極和汲極電極之第二電極層455a、第三電極層455b、第二電極層455c、及第三電極層455d。
接著，覆蓋第二電極層455a、第三電極層455b、第二電極層455c、第三電極層455d、及氧化物半導體層404a及404b的露出部分之第二絕緣層428被形成(圖1D)。第二絕緣層428的厚度大於或等於50nm及小於或等於250nm較佳。第二絕緣層428包括氧化物絕緣層在第二絕緣層428與氧化物半導體層接觸之側邊上。作為與第二絕緣層428的氧化物半導體層接觸之氧化物絕緣層，可使用諸如氧化矽層、氮氧化矽層、氧化鋁層、氧化鉭層、氧化釔層、或氧化鉿層等氧化物絕緣層。
可適當以濺鍍法(即、諸如濕氣或氫等雜質未混合到氧化物絕緣層內之方法)等等形成氧化物絕緣層。在此實 施例中，藉由濺鍍法形成氧化矽膜作為氧化物絕緣層。沉積時的基板溫度可高於或等於室溫及低於或等於300℃，及在此實施例中，膜形成時的基板溫度為100℃。為了防止諸如水或氫等雜質在沉積時進入，在沉積之前，以溫度高於或等於150℃及低於或等於350℃，在降壓下執行預烘烤達大於或等於兩分鐘及短於或等於十分鐘，並且在未暴露至空氣中形成氧化物絕緣層較佳。可在稀有氣體(典型上為氬)大氣、氧大氣、或稀有氣體(典型上為氬)和氧之混合大氣中，以濺鍍法形成氧化矽膜。作為目標，可使用氧化矽目標或矽目標。例如，藉由使用矽目標，可在氬和稀有氣體的大氣中，以濺鍍法形成氧化矽膜。在形成與電阻降低的氧化物半導體層接觸之氧化物絕緣層期間，防止諸如濕氣、氫離子、及OH-等雜質進入氧化物絕緣層。
無機絕緣膜堆疊在氧化物絕緣層上，以阻隔諸如濕氣、氫離子、及OH-等雜質從外面進入到氧化物半導體層之結構較佳。作為堆疊在第二絕緣層428的氧化物絕緣層上之無機絕緣膜，可使用氧化矽層、氮氧化矽層、氧氮化矽層、氮化矽層、氧化鋁層、氧化鉭層等等。
在此實施例中，在基板和目標之間的距離(T-S距離)為89mm、壓力為0.4Pa、直流(DC)功率為6kW、及大氣為氧大氣(氧流的比例為100%)之條件下，在藉由使用具有純度6N(具有電阻率0.01Ω．cm)之圓柱形多晶、摻雜硼的矽目標，以脈衝式DC濺鍍法來執行沉 積。膜厚度為300nm。使用諸如氫、水、氫氧根、或氫化物等雜質被降至約ppm位準或ppb位準之高純度氣體作為沉積第二絕緣層428用的濺鍍氣體。
接著，在鈍氣大氣或氮大氣中執行第二熱處理(以溫度高於或等於200℃及低於或等於400℃，如、高於或等於250℃及低於或等於350℃)。例如，以250℃在氮大氣中執行第二熱處理達一小時。另一選擇是，可高溫短時間執行RTA處理，如同在第一熱處理一般。在第二熱處理中，因為在與氧化物半導體層接觸時加熱氧化物絕緣層，所以氧被供應到由於第一熱處理電阻被降低之氧化物半導體層的氧不足部位，如此可將氧化物半導體層改變成高電阻氧化物半導體層(i型氧化物半導體層)。
在此實施例中，在形成氧化矽膜之後執行第二熱處理；然而，只要在沉積氧化矽膜之後，熱處理的時序並不侷限於緊接在形成氧化矽膜之後的時序。
然後，執行光致微影步驟以形成抗蝕遮罩，及第二絕緣層428被蝕刻以形成到達第二電極層455d之接觸孔。
接著，在導電膜形成在第二絕緣層428上之後，藉由在導電膜上所執行的光致微影步驟，形成與稍後連接到像素電極層之第四電極層422a、第四電極層422b、及連接電極層422c(圖1E)。作為導電膜，可使用包括含選自Al、Cr、Cu、Ta、Ti、Mo、及W的元素作為主要成分之膜的單層結構或疊層結構。需注意的是，在第三電極層455d和像素電極層直接連接之結構中，可省略連接電極 層422c。
在此實施例中，使用電晶體440A的第四電極層422a作為電晶體的主要閘極電極。第一電極層421a的電位可低於或等於第四電極層422a的電位、GND、或0V，或者第一電極層421a可以在浮動狀態中。
此外，使用電晶體440B的第一電極層421b作為電晶體的主要閘極電極。第四電極層422a的電位可低於或等於第一電極層421b的電位、GND、或0V，或者第四電極層422b可以在浮動狀態中。
電晶體的每一個具有一種四終端結構，其中一對電極層設置在氧化物半導體層的通道形成區之彼此相對側上，各具有絕緣膜配置在其間，如此可提高電晶體的可靠性。尤其是，在用以檢驗電晶體的可靠性之偏壓-溫度應力測試(下面稱作BT測試)中，可降低BT測試前後之間的薄膜電晶體之臨界電壓的變化量。
需注意的是，如圖2所示，可利用使用第一電極層作為主要閘極電極之電晶體未被設置有第四電極層的結構。
在圖2中，圖解形成在設置有顯示裝置的電路之基板上的複數個電晶體之橫剖面結構的例子。圖2所示之電晶體440A具有一種四終端結構，其中一對電極層設置在氧化物半導體層的通道形成區之彼此相對側上，各具有絕緣膜配置在其間，及電晶體450為反相交錯式電晶體。
需注意的是，電晶體440A形成在配置在顯示裝置的像素部之周邊的驅動器電路之部分中較佳，及電晶體450 形成在像素電路或驅動器電路的部分中或者保護電路中較佳。
電晶體450包括第一電極層421c、第一絕緣層402、包括結晶區405c之氧化物半導體層404c、第二電極層455e、和第三電極層455f在具有絕緣表面的基板400上。此外，電晶體450包括第二絕緣層428，其與結晶區405c接觸且覆蓋電晶體450。氧化物半導體層404c與第一電極層421c重疊，具有第一絕緣層402設置在其間。另外，第二電極層455e和第三電極層455f形成在氧化物半導體層455c上，使得第二電極層455e的部分和第三電極層455f的部分與氧化物半導體層404c重疊。
需注意的是，保護絕緣層可被形成，以覆蓋電晶體440A及440B。保護絕緣層係使用氮化矽膜、氧氮化矽膜、氮化鋁膜等等來形成。
在像素部中，平面化絕緣層可形成在第四電極層422b上。平面化絕緣層係可由耐熱有機材料來形成，諸如丙烯酸樹脂、聚醯亞胺、苯環丁烯基的樹脂、聚醯胺、或環氧樹脂等。除了此種有機材料之外，亦能夠使用低介電常數材料(低k材料)，矽氧烷基的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)等等。需注意的是，平面化絕緣層係可藉由堆疊這些材料所形成之複數個絕緣膜來形成。另外，濾色器層可被使用作為平面化絕緣層。
可將儲存電容器形成在同一基板上，在儲存電容器 中，第一絕緣層402或包括氧化物絕緣層之介電層配置在可藉由與第一電極層421b相同步驟使用相同材料來形成之電容器配線和可藉由與第四電極層422b相同步驟使用相同材料來形成之電容器電極之間。電晶體440B和包括儲存電容器之像素被排列成矩陣，使得像素部被形成，及包括電晶體440A之驅動器電路排列在像素部的周邊之基板可以是用以製造主動矩陣式顯示裝置的同一基板。
另外，在藉由使用電晶體440A及440B製造顯示裝置之例子中，設置電連接到電晶體的源極電極層之電源供應線。電源供應線與閘極配線交叉，且藉由與使用導電膜所形成之連接電極層422c相同步驟使用相同材料來形成。另一選擇是，電源供應線與源極配線交叉，且藉由與第一電極層421b相同步驟使用相同材料來形成。
而且，在製造發光裝置之例子中，發光元件的一電極電連接到驅動電晶體的源極電極層或汲極電極層，及設置電連接到發光元件的另一電極之共同電位線。需注意的是，經由使用金屬導電膜所形成之連接電極層422c相同處理及使用相同材料形成共同電位線。另一選擇是，藉由與第一電極層421b相同步驟使用相同材料形成共同電位線。
包括經由上述處理降低氫的濃度之氧化物半導體層的電晶體具有極小關閉狀態電流的特性，為1×10-13A或更低。作為具有小的關閉狀態電流之電晶體，例如，具有使用碳化矽之電晶體(如、4H-SiC)。在氧化物半導體和 4H-SiC之間具有一些共性。載子濃度為氧化物半導體和4H-SiC之間的共性之一例子。根據室溫中之費米-狄拉克分佈，氧化物半導體中的少數載子密度被估計為約10-7/cm3。少數載子密度的此值極小，類似於在4H-SiC中的少數載子密度，為6.7×10-11/cm3。當氧化物半導體的少數載子密度與矽的本質載子密度(約1.4×1010/cm3)比較時，可充分瞭解氧化物半導體的少數載子密度明顯是低的。此外，氧化物半導體的能帶隙大於或等於3.0eV及小於或等於3.5eV，及4H-SiC的能帶隙為3.26eV。因此，氧化物半導體與碳化矽一樣為寬能帶隙半導體。
另一方面，在氧化物半導體和碳化矽之間具有主要差異，即為處理製造。通常，使用碳化矽之半導體處理包括以高於或等於1500℃及低於或等於2000℃之活化用的熱處理。以此種高溫，使用除了碳化矽之外的半導體材料之半導體基板，半導體元件等等被破壞，如此難以在使用除了碳化矽以外的半導體材料之積體電路上形成使用碳化矽的半導體元件。另一方面，可經由以高於或等於300℃及低於或等於500℃(以溫度低於或等於玻璃過渡溫度，約最大700℃)的熱處理來沉積氧化物半導體。因此，能夠在形成使用另一半導體材料的積體電路之後形成使用氧化物半導體的半導體元件。
在使用氧化物半導體之例子中，具有能夠使用諸如玻璃基板等具有低耐熱性的基板之有利點，此不同於使用碳化矽的例子。而且，可在沒有高溫的熱處理之下形成氧化 物半導體，使得與使用碳化矽時比較可充分降低能量成本。
需注意的是，在諸如DOS(狀態的密度)等氧化物半導體的特性上進行許多研究；然而，研究未包括DOS本身被充分降低之概念。在本發明的一實施例中，從氧化物半導體去除具有能夠影響能帶隙中的DOS之水和氫，使得淨化的氧化物半導體被形成。此概念係依據DOS本身被充分降低之概念。因此，可實現具有極高品質的工業產品之製造。
而且，可將氧供應到由於氧不足所產生的金屬懸鍵，以降低由於氧缺陷所導致的DOS，藉以可形成更淨化的(i型)氧化物半導體。例如，具有過量的氧之氧化物膜可被形成與通道形成區緊密接觸，及可從氧化物膜供應氧，使得由於氧缺陷所導致的DOS可被降低。
可說是，氧化物半導體的缺陷係由於在過量的鹵素所導致的大於或等於0.1eV及小於或等於0.2eV之導電帶以下的能階、氧空位所導致的深能階等等。因此，完全去除氫和充分供應氧以去除那些缺陷之技術概念是合理的。
通常，氧化物半導體為n型半導體；然而，在本發明的一實施例中，尤其是水或氫等雜質被去除，使得i型氧化物半導體被獲得。在此觀點中，可說是，所揭示的發明之一實施例包括新穎的技術概念，因為其不同於諸如添加有雜質的矽等i型半導體。
使用氧化物半導體之電晶體具有一些特性。此處，參 考圖23、圖24A及24B、圖25、和圖26A及26B說明氧化物半導體的導電機制。需注意的是，下面說明僅為建議，並不否定本發明的有效性。
圖23為包括氧化物半導體之反相交錯式電晶體的橫剖面圖。氧化物半導體層(OS)設置在閘極電極(GE1)上，具有閘極絕緣膜(GI)設置在其間，以及源極電極(S)和汲極電極(D)設置在氧化物半導體層上。而且，背閘極(GE2)設置在源極電極和汲極電極上，具有絕緣層設置在其間。
圖24A及24B為沿著圖23所示的剖面A-A’之能量帶圖(概要圖)。圖24A圖解源極和汲極之間的電壓為零(VD=0V，源極的電位和汲極的電位相同)之例子。圖24B圖解有關源極的正電位施加到汲極(VD>0)之例子。
圖25和圖26A及26B為沿著圖23所示的剖面B-B’之能量帶圖(概要圖)。圖25圖示閘極電壓為0V之例子。圖26A圖示正電位(VG>0)施加到閘極(GE1)之狀態，即、電晶體在載子(電子)流動在源極和汲極之間的開啟狀態之例子。圖26B圖示負電位(VG<0)施加到閘極(GE1)之狀態，即、電晶體在關閉狀態中(其中少數載子不流動)。在氧化物半導體具有厚度約50nm和淨化的氧化物半導體中之施體濃度低於或等於1×1018/cm3之例子中，空乏層擴展到關閉狀態中之整個氧化物半導體。也就是說，電晶體可被視作完全空乏電晶體。
圖27為真空位準和金屬的功函數()之間以及真空位準和氧化物半導體的電子親和力(χ)之間的關係圖。
金屬衰退，使得費米能階位在導電帶。反之，習知氧化物半導體為n型，及在那例子的費米能階(Ef)被定位較接近導電帶，而遠離位在能帶隙的中間之本質費米能階(Ei)。需注意的是，已知氧化物半導體中之氫的部分形成施體，及可以是使氧化物半導體改變成n型氧化物半導體的因素。
另一方面，本發明的氧化物半導體為本質(i型)或大體上本質氧化物半導體，係藉由從氧化物半導體去除n型雜質的氫來淨化氧化物半導體，使得盡可能防止除了氧化物半導體的主要成分之外的雜質包含在其內所獲得。換言之，特徵即為淨化的i型(本質)半導體或接近此的半導體係非添加雜質而是藉由盡可能去除諸如氫或水等雜質所獲得。此使費米能階(Ef)能夠與本質費米能階(Ei)相同位準。
可說是，在氧化物半導體的能帶隙(Eg)為3.15eV的例子中，電子親和力(χ)為4.3eV。形成源極和汲極電極所使用之鈦(Ti)的功函數大體上等於氧化物半導體的電子親和力(χ)。在那例子中，Schottky(肖特基)障壁未形成在金屬和氧化物半導體之間的介面中。
換言之，在金屬的功函數()和氧化物的電子親和力(χ)彼此相等且金屬和氧化物半導體彼此接觸之例子 中，獲得圖24A所示之能量帶圖(概要圖)。
在圖24B中，黑圈(●)表示電子。虛線表示在指定正電壓給汲極之狀態中(VD>0)當電壓未施加到閘極(VG=0V)時之電子的移動，及實線表示在指定正電壓給汲極之狀態中(VD>0)當正電壓施加到閘極(VG>0)時之電子的移動。在正電壓施加到閘極(VG>0)之例子中，在施加正電位到汲極時，電子注射到障壁(h)上之氧化物半導體，及朝汲極流動。在那例子中，障壁(h)的高度依據閘極電壓和汲極電壓而改變；在正電壓施加到閘極(VG>0)及施加正汲極電壓之例子中，障壁(h)的高度小於未施加電壓之圖24A的障壁高度，即、能帶隙(Eg)的1/2。在未施加電壓到閘極之例子中，因為高電位障壁，所以載子(電子)未從電極注射到氧化物半導體側，使得電流不流動，此意謂關閉狀態。另一方面，當正電壓施加到閘極時，電位障壁被降低，及顯示電流流動的開啟狀態。
此時注射到氧化物半導體內之電子在氧化物半導體中流動，如圖26A所示。在圖26B中，當負電位施加到閘極(GE1)時，少數載子的電洞數目大體上為零；如此，電流值變成盡可能接近零的值。
如上述，藉由淨化以盡可能未含有非氧化物半導體的主要成分之雜質而使氧化物半導體變成本質(i型)半導體或使其成為大體上本質半導體。因此，閘極絕緣膜和氧化物半導體之間的介面特性變得明顯，及需要將介面特性 和大部分特性分開考慮。因此，需要使用可形成令人滿意之與氧化物半導體的介面之閘極絕緣膜。例如，使用使用以電力供應頻率從VHF帶到微波帶所產生之高密度電漿以CVD法所形成的絕緣層，或者藉由濺鍍法所形成的絕緣膜較佳。
當氧化物半導體被淨化，及氧化物半導體和閘極絕緣膜之間的介面令人滿意時，甚至當薄膜電晶體具有通道寬度W 1×104μm及通道長度3μm時，仍可預期室溫時10-13A的關閉狀態電流及0.1V/dec的次臨界值(S值)(閘極絕緣膜的厚度：100nm)。
如上述，氧化物半導體被淨化，以將非氧化物半導體的主要成分但包含在氧化物半導體中之雜質量最小化，藉以可獲得令人滿意的電晶體操作。
在此實施例中，電晶體包括淨化的氧化物半導體層。氧化物半導體層包括具有奈米晶體在氧化物半導體層的表面部中之濃密的結晶區，及濃密的結晶區防止電晶體由於濕氣從表面部進入到淨化的氧化物半導體層內部或去除氧而變成n型電晶體。具有一對電極層設置在淨化的氧化物半導體層之彼此相對側上，各具有絕緣膜配置在其間之四終端結構的此種電晶體之特徵為正臨界電壓和極小的關閉狀態電流。
在第四電極層被使用作為主要閘極電極之例子中，通道形成在設置在與氧化物半導體層的第二電極層接觸之區域和與氧化物半導體層的第三電極層接觸之區域之間的區 域中，其與第二絕緣層接觸，及其與第四電極層重疊。需注意的是，形成通道之區域也是氧化物半導體的結晶區，及包括c軸定向在有關氧化物半導體層的表面之幾乎垂直方向上的晶粒。例如，在In-Ga-Zn-O基的氧化物半導體材料被用於氧化物半導體層之例子中，奈米晶體被排列，使得In2Ga2ZnO7的c軸在有關基板面(或者氧化物半導體層的表面)的垂直方向上，藉以電流在In2Ga2ZnO7的b軸方向(或者a軸方向)上流經電晶體。因此，第四電極層被使用作為主要閘極電極之電晶體展現高動態特性(開啟特性或頻率特性(被稱作f特性))，如此可令人滿意的被使用作為需要高速操作之驅動電路用的電晶體。
在使用第一電極層作為主要閘極電極之例子中，通道形成在設置於與氧化物半導體層的第二電極層接觸之區域和與氧化物半導體層的第三電極層接觸之區域之間的區域中，其與第一絕緣層接觸，及其與第一電極層重疊。需注意的是，在由於去除雜質而變成i型或變成大體上i型(被淨化的氧化物半導體層)之氧化物半導體層中，載子濃度被抑制。此外，包括奈米晶體之濃密的結晶區存在於與氧化物半導體層的通道形成區相反之側面上，如此，可防止改變成有助於濕氣從表面部進入或去除氧之n型。因此，使用第一電極層作為主要閘極電極之電晶體具有極小的關閉狀態電流和極佳的可靠性，如此可令人滿意地被使用作為需要降低漏電流之像素部用的電晶體。
如上述，藉由選擇主要使用的閘極電極，可選擇具有 四終端結構之電晶體的電特性，在四終端結構中，一對電極層設置在有關包括結晶區在氧化物半導體層的表面部中之氧化物半導體層的通道形成區之彼此相對側上，各具有絕緣膜配置在其間。
複數個電晶體各具有四終端結構，在四終端結構中，一對電極層形成在包括結晶區在氧化物半導體層的表面部中之氧化物半導體層的通道形成區中之一基板上。電極層係設置在有關氧化物半導體層的彼此相對側上，各具有絕緣膜配置在其間。選擇主要使用的閘極電極，如此，可操作具有不同特性且設置在一基板上之複數個電晶體。
此外，可在一基板上製造包括能夠高速操作之驅動器電路和抑制電力消耗之像素部的半導體裝置。
需注意的是，在本發明的一實施例之電晶體中，主要使用的閘極電極不一定要固定於第一電極層或第四電極層。可根據電路之操作狀態和操作負載來適當改變主要使用的閘極電極。
需注意的是，此實施例可與其他實施例的任一個自由組合。
(實施例2)
在實施例2中，將參考圖3A、3B、及3C說明形成使用各具有四終端結構的兩電晶體之驅動器電路的反相器電路之例子，在四終端結構中，一對電極層設置在有關氧化物半導體層的通道形成區之彼此相對側上，各具有絕緣膜 配置在其間。圖3A的電晶體與實施例1之圖1E中的電晶體440A及440B相同，如此可以相同參考號碼表示相同部分。
用以驅動像素部之驅動器電路可設置在像素部的周邊，及使用反相器電路、電容器、電阻器等等來形成。在反相器電路的一實施例中，驅動器電路係使用兩n通道電晶體的組合來形成。例如，具有有著增強型電晶體和空乏型電晶體的組合之反相器電路(下面稱作EDMOS電路)；以及有著兩增強型電晶體的組合之反相器電路(下面稱作EEMOS電路)。
圖3A圖解驅動器電路的反相器電路之橫剖面結構。因為電晶體440A和電晶體440B係可以類似於實施例1所說明的方法之方法來形成，所以省略詳細說明。需注意的是，較佳的是，在第二絕緣層428中形成接觸孔408，然後形成第四電極層422a和第四電極層422b，及直接連接經由接觸孔408各連接到第二電極層455c之第二配線410b和第四電極層422b。連接所需的接觸孔數目小，使得不僅電阻而且接觸孔所佔有的面積能夠被降低。
連接到電晶體440A中的第二電極層455a之第一配線410a為施加負電壓VDL之供電線(負供電線)。此供電線可以是具有接地電位的供電線(接地電位供電線)。
另外，連接到電晶體440B中的第三電極層455d之第三配線410c為施加正電壓VDH之供電線(正供電 線)。
另外，圖3C為驅動器電路的反相器電路之俯視圖。在圖3C中，沿著鏈線Z1-Z2所取之橫剖面對應於圖3A。
另外，圖3B圖解EDMOS電路的等效電路。圖3B所示之電路連接對應於圖3A所示者。圖解電晶體440A為增強型n通道電晶體而電晶體440B為空乏型n通道電晶體之例子。
在實施例2中，使用第一電極和第四電極，其設置在有關淨化的氧化物半導體層之通道形成區的彼此相對側上，各具有絕緣膜配置在其間，以控制電晶體440A和電晶體440B的臨界值。尤其是，電壓施加到第一電極和第四電極的每一個，使得電晶體440A變成增強型電晶體，而電晶體440B變成空乏型電晶體。
需注意的是，雖然圖3A及3C圖解第二配線410b經由形成在第二絕緣層428中的接觸孔408直接連接到第四電極層422b之例子，但是並未特別限制，可額外設置連接電極以電連接第二配線410b和第四電極層422b。另外，雖然此實施例使用電晶體440B的第四電極層作為主要閘極電極，但是電晶體440B的第一電極層亦可被使用作為主要閘極電極。在此種例子中，不需要設置接觸孔408在第二絕緣層428中，及接觸孔連接到第二電極層455c，及第一電極層421b形成在第一絕緣層402中。
如上述，反相器電路係可使用具有四終端結構之兩電 晶體來形成，在四終端結構中，一對電極層設置在有關氧化物半導體層的通道形成區之彼此相對側上，各具有絕緣膜配置在其間。藉由使用雙閘極結構的第一電極層和第四電極層來控制電晶體的臨界值，藉以可將增強型電晶體和空乏型電晶體形成在一基板上，而不必同時形成氧化物半導體膜；如此，製造處理簡單。
此外，使用第四電極層作為主要閘極電極之本發明的一實施例之電晶體的反相器電路具有令人滿意的動態特性。
此外，此實施例可與其他實施例的任一個自由組合。
(實施例3)
在此實施例中，說明製造使用電晶體之脈衝輸出電路之例子，在此電晶體中，一對電極層設置在有關氧化物半導體層的通道形成區之彼此相對側上，各具有絕緣膜配置在其間。另外，將參考圖4A至4C及圖5A及5B說明藉由連接複數個此種脈衝輸出電路來製造移位暫存器之例子。
需注意的是，電晶體為具有閘極、汲極、和源極的至少三終端之元件。電晶體具有通道區在汲極區和源極區之間，及電流可流經汲極區、通道區、和源極區。此處，因為可依據電晶體的結構、操作條件等等來改變電晶體之源極和汲極，所以難以界定哪一個是源極或汲極。因此，在一些例子中未將充作源極和汲極之區域稱作源極和汲極。 在此種例子中，例如，源極和汲極的其中之一可被稱作第一終端，而另一個可被稱作第二終端。
圖4A圖解移位暫存器的結構。移位暫存器包括第一至第N脈衝輸出電路10_1至10_N(N為大於或等於3之自然數)。
第一至第N脈衝輸出電路10_1至10_N連接到第一配線11、第二配線12、第三配線13、及第四配線14。分別從第一配線11、第二配線12、第三配線13、及第四配線14供應第一時脈信號CK1、第二時脈信號CK2、第三時脈信號CK3、及第四時脈信號CK4。
需注意的是，時脈信號(CK)為以規律間距在H位準(亦稱作H信號或在高供電電位位準之信號)和L位準(亦稱作L信號或在低供電電位位準之信號)之間輪替的信號。此處，相繼以1/4週期延遲第一至第四時脈信號(CK1)至(CK4)。在此實施例中，以第一至第四時脈信號(CK1)至(CK4)控制脈衝輸出電路的驅動等等。需注意的是，在一些例子中，依據輸入時脈信號的驅動器電路，時脈信號亦被稱作GCK或SCK；下面說明中時脈信號被稱作CK。
第一至第N脈衝輸出電路10_1至10_N的每一個包括第一輸入終端21、第二輸入終端22、第三輸入終端23、第四輸入終端24、第五輸入終端25、第一輸出終端26、及第二輸出終端27(見圖4B)。雖然未圖示，但是第一至第N脈衝輸出電路10_1至10_N的每一個連接到 供電線51、供電線52、及供電線53。
脈衝輸出電路的每一個之第一輸入終端21、第二輸入終端22、及第三輸入終端23電連接到第一至第四配線11至14的任一個。例如，在圖4A之第一脈衝輸出電路10_1中，第一輸入終端21電連接到第一配線11，第二輸入終端22電連接到第二配線12，及第三輸入終端23電連接到第三配線13。在第二脈衝輸出電路10_2中，第一輸入終端21電連接到第二配線12，第二輸入終端22電連接到第三配線13，及第三輸入終端23電連接到第四配線14。
起始脈衝SP1(第一起始脈衝)從第五配線15輸入到第一脈衝輸出電路10_1。來自先前階段的脈衝輸出電路之信號(此種信號被稱作先前階段信號OUT(n-1))被輸入到第二或隨後階段的第n脈衝輸出電路10_n(n為大於或等於2及小於或等於N之自然數)。
此外，來自第三脈衝輸出電路10_3之信號被輸入到第三脈衝輸出電路10_3之前的兩階段中之第一脈衝輸出電路10_1。以類似方式，來自第n脈衝輸出電路10_n之後的兩階段中之第(n+2)脈衝輸出電路10_(n+2)的信號(此種信號被稱作隨後階段信號OUT(n+2))被輸入到第二或隨後階段中之第n脈衝輸出電路10_n。因此，從各階段中的脈衝輸出電路，輸出欲待輸入到脈衝輸出電路之前的下一階段及/或兩階段中之脈衝輸出電路之第一輸出信號(OUT(1)(SR)至OUT(N)(SR))，以及電連接用的第 二輸出信號(OUT(1)至OUT(N))到另一配線等等。
也就是說，在第一脈衝輸出電路10_1中，第一時脈信號CK1被輸入到第一輸入終端21；第二時脈信號CK2被輸入到第二輸入終端22；第三時脈信號CK3被輸入到第三輸入終端23；起始脈衝被輸入到第四輸入終端24；隨後階段信號OUT(3)被輸入到第五輸入終端25；從第一輸出終端26輸出第一輸出信號OUT(1)(SR)；及從第二輸出終端27輸出第二輸出信號OUT(1)。
如圖4A所示，隨後階段信號OUT(n+2)未輸入到移位暫存器的最後兩階段(10_N-1、10_N)。例如，來自第六配線16之第二起始脈衝SP2和來自第七配線17之第三起始脈衝SP3可分別被輸入到脈衝輸出電路10_N-1及10_N。另一選擇是，可輸入移位暫存器中額外產生的信號。例如，無助於輸出脈衝到像素部之第(N+1)脈衝輸出電路10_(N+1)及第(N+2)脈衝輸出電路10_(N+2)(此種電路亦被稱作虛擬階段)可被設置，使得在虛擬階段產生對應於第二起始脈衝(SP2)和第三起始脈衝(SP3)之信號。
接著，將參考圖4C說明本發明的實施例之脈衝輸出電路的結構。
第一至第N脈衝輸出電路10_1至10_N連接到供電線51、供電線52、及供電線53。分別經由供電線51、供電線52、及供電線53供應第一高供電電位VDD、第二高供電電位VCC、及低供電電位VSS。此處，供電線51至 53的供電電位之關係例如如下：第一高供電電位VDD高於或等於第二高供電電位VCC，及第二高供電電位VCC高於低供電電位VSS。藉由使供電線52的電位VCC低於供電線51的電位VDD，可降低施加到電晶體的閘極電極之電位，可降低電晶體的臨界電壓位移，及可抑制電晶體的退化，但對電晶體的操作卻沒有不利影響。
需注意的是，第一至第四時脈信號(CK1)至(CK4)各以規律間距在H位準和L位準之間輪替；H位準的時脈信號為VDD，而L位準的時脈信號為VSS。
第一至第N脈衝輸出電路10_1至10_N各包括第一至第十一電晶體31至41(見圖4C)。在此實施例中，脈衝輸出電路係藉由在一基板上形成兩種電晶體所形成。因為包括在此實施例所例示的移位暫存器中之第一至第N脈衝輸出電路10_1至10_N具有相同組態，所以此處說明第一脈衝輸出電路10_1的結構和操作。
第一脈衝輸出電路10_1包括第一至第十一電晶體31至41。第一至第十一電晶體31至41為各包括淨化的氧化物半導體層之n通道電晶體。
需注意的是，在本發明的一實施例之淨化的氧化半導體層中，包括奈米晶體之濃密結晶區存在於氧化物半導體層的表面部，及防止電晶體由於濕氣從表面部進入或去除氧而變成n型電晶體。具有一對電極層設置在淨化的氧化物半導體層之彼此相對側上，各具有絕緣膜配置在其間之四終端結構的此種電晶體之特徵為正臨界電壓和極小的關 閉狀態電流。
具有第一絕緣層設置在其間而配置在基板側上之第一電極層被使用作為主要閘極電極且形成結晶區之氧化物半導體層的表面部在背通道側上之電晶體具有極小的關閉狀態電流及絕佳的可靠性。因此，在此實施例中，第一電極層應用到主要閘極電極之電晶體被使用作為第二電晶體32和第五電晶體35。
需注意的是，使用第一電極層作為主要閘極電極之電晶體亦適用於藉由連接複數個此種脈衝輸出電路所形成之移位暫存器和脈衝輸出電路中的從外面直接輸入信號到其閘極電極之電晶體。例如，在第一脈衝輸出電路10_1的例子中，使用第一電極層作為主要閘極電極之電晶體可適用於連接到從外面輸入起始脈衝之第四輸入終端24的第一電晶體31及第五電晶體35。使用第一電極層作為主要閘極電極之電晶體在閘極和源極之間以及在閘極和汲極之間具有高耐壓；因此，可降低由於諸如靜電等不正常輸入所導致的諸如包括在電路中之電晶體的臨界值位移之問題。
具有第二絕緣層設置在其間而配置在與基板相對側上之第四電極層被使用作為主要閘極電極且通道形成區包括在形成結晶區之氧化物半導體層的表面部中之電晶體具有高動態特性。因此，在此實施例中，使用第四電極層作為主要閘極電極之電晶體應用到第三電晶體33、第六電晶體36、第十電晶體40、及第十一電晶體41。
需注意的是，可根據實施例1所說明的方法來製造使用第四電極層作為主要閘極電極之電晶體和使用第一電極層作為主要閘極電極之電晶體的每一個。因此，此實施例省略詳細說明。
作為第一電晶體31、第四電晶體34、第七電晶體37至第九電晶體39，不是使用第一電極層被使用作為主要閘極電極之電晶體就是第四電極層被使用作為主要閘極電極之電晶體。在此實施例中，應用使用第一電極層作為主要閘極電極之電晶體。
在圖4C中，第一電晶體31的第一終端電連接到供電線51，第一電晶體31的第二終端電連接到第九電晶體39的第一終端，及第一電晶體31的閘極電極電連接到第四輸入終端24。第二電晶體32的第一終端電連接到供電線53，第二電晶體32的第二終端電連接到第九電晶體39的第一終端，及第二電晶體32的閘極電極電連接到第四電晶體34的閘極電極。第三電晶體33的第一終端電連接到第一輸入終端21，及第三電晶體33的第二終端電連接到第一輸出終端26。第四電晶體34的第一終端電連接到供電線53，及第四電晶體34的第二終端電連接到第一輸出終端26。第五電晶體35的第一終端電連接到供電線53，第五電晶體35的第二終端電連接到第二電晶體32的閘極電極和第四電晶體34的閘極電極，及第五電晶體35的閘極電極電連接到第四輸入終端24。第六電晶體36的第一終端電連接到供電線52，第六電晶體36的第二終端電連 接到第二電晶體32的閘極電極和第四電晶體34的閘極電極，及第六電晶體36的閘極電極電連接到第五輸入終端25。第七電晶體37的第一終端電連接到供電線52，第七電晶體37的第二終端電連接到第八電晶體38的第二終端，及第七電晶體37的閘極電極電連接到第三輸入終端23。第八電晶體38的第一終端電連接到第二電晶體32的閘極電極和第四電晶體34的閘極電極，及第八電晶體38的閘極電極電連接到第二輸入終端22。第九電晶體39的第一終端電連接到第一電晶體31的第二終端和第二電晶體32的第二終端，第九電晶體39的第二終端電連接到第三電晶體33的閘極電極和第十電晶體40的閘極電極，及第九電晶體39的閘極電極電連接到電連接到供電線52。第十電晶體40的第一終端電連接到第一輸入終端21，第十電晶體40的第二終端電連接到第二輸出終端27，及第十電晶體40的閘極電極電連接到第九電晶體39的第二終端。第十一電晶體41的第一終端電連接到供電線53，第十一電晶體41的第二終端電連接到第二輸出終端27，及第十一電晶體41的閘極電極電連接到第二電晶體32的閘極電極和第四電晶體34的閘極電極。
在圖4C中，連接第三電晶體33的閘極電極、第十電晶體40的閘極電極、及第九電晶體39的第二終端之點被稱作節點A。此外，連接第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二終端、第六電晶體36的第二終端、第八電晶體38的第一終端、及 第十一電晶體41的閘極電極之點被稱作節點B。可額外設置具有電連接到節點B之一電極的電容器，以保留節點B的電位。尤其是，可設置具有電連接到節點B之一電極和電連接到供電線53之另一電極的電容器。
接著，將參考圖5B、圖6A至6D、圖7A至7D、和圖8A及8B說明圖5A所示之脈衝輸出電路的操作。尤其是，將在分開的週期中說明脈衝輸出電路的操作：圖5B的時序圖中之第一週期61、第二週期62、第三週期63、第四週期64、及第五週期65。在圖6A至6D和圖7A至7D中，以實線所指出的電晶體是在ON狀態(導電狀態)中，而以虛線所指出的電晶體是在OFF狀態(非導電狀態)中。
此處，說明第一脈衝輸出電路10_1的輸出。第一脈衝輸出電路10_1的第一終端21電連接到供應第一時脈信號(CK1)之第一配線11，第二輸入終端22電連接到供應第二時脈信號(CK2)之第二配線12，及第三輸入終端23電連接到供應第三時脈信號(CK3)之第三配線。
在下面說明中，第一至第十一電晶體31至41為n通道電晶體，及當閘極-源極電壓(Vgs)超過臨界電壓(Vth)時被接通。
另外，為了簡化，此處在VSS為0的假設下進行說明；然而，本發明並不侷限於此。VDD和VCC之間的差異以及VCC和VSS之間的差異(在滿足下面的關係之例子中：VDD>VCC)各高於電晶體的臨界電壓，即、此種 差異可使電晶體在ON狀態(導電狀態)中。當供電線52的電位低於供電線51的電位時，施加到第二電晶體32、第四電晶體34、第九電晶體39、及第十一電晶體41的閘極電極之電位可被抑制為低的；可降低脈衝輸出電路中之第二電晶體32、第四電晶體34、第九電晶體39、及第十一電晶體41的臨界值之位移；及可抑制退化。
在第一週期61中，第一起始脈衝(SP1)改變成H位準，使得電連接到輸入第一起始脈衝(SP1)之第一脈衝輸出電路10_1的第四輸入終端24之第一電晶體31和第五電晶體35改變成導電狀態。因為第三時脈信號(CK3)亦在H位準中，所以第七電晶體37亦被接通。此外，第二高供電電位VCC被施加到第九電晶體39的閘極，藉以接通第九電晶體39(見圖6A)。
此時，因為第一電晶體31和第九電晶體39是接通的，所以節點A的電位增加。同時，因為第五電晶體35是接通的，所以節點B的電位減少。
第一電晶體31的第二終端充作源極，及第一電晶體31的第二終端之電位具有此種值，其藉由從第一供電線51的電位減去第一電晶體31的臨界電壓所獲得，可被表示成VDD-Vth31(Vth31為第一電晶體31的臨界電壓)。當(VDD-Vth31)高於或等於(VCC-Vth39)(其中Vth39為電晶體39的臨界電壓)時，節點A的電位為(VCC-Vth39)，藉以第九電晶體39被關掉。節點A是在浮動狀態中，維持電位(VCC-Vth39)。當(VDD- Vth31)低於(VCC-Vth39)時，第九電晶體未被關掉，及節點A的電位增加到(VDD-Vth31)。
在此實施例中，因為第一電晶體31至第十一電晶體41都具有相同的臨界電壓Vth0，所以節點A的電位為(VCC-Vth0)及第九電晶體39被關掉。節點A是在浮動狀態中，維持電位(VCC-Vth0)。
此處，第三電晶體33的閘極電極之電位為(VCC-Vth0)。第三電晶體33的閘極-源極電壓高於其臨界電壓，即、獲得下面關係：VCC-Vth0>Vth33(Vth33為第三電晶體33的臨界電壓，及在此實施例中為Vth0)。因此，第三電晶體33被接通。
在第二週期62中，供應到第一脈衝輸出電路10_1的第一輸入終端21之第一時脈信號(CK1)從L位準改變成H位準。因為第三電晶體33已接通，所以電流流動在源極和汲極之間，及從輸出終端26輸出之輸出信號(OUT(1)(SR))的電位，即、第三電晶體33的第二電極(在此例為源極電極)之電位開始增加。由於閘極和源極之間的寄生電容以及第三電晶體33的通道電容所以存在有電容耦合，及隨著輸出終端26的電位增加，浮動狀態之第三電晶體33的閘極電極之電位亦增加(啟動操作)。最後，第三電晶體33的閘極電極之電位變成高於(VDD+Vth33)，而輸出終端26的電位變成等於VDD(見圖5B和圖6B)。
此時，因為第一脈衝輸出電路10_1的第四輸入終端 24由於供應第一起始脈衝(SP1)而具有H位準，所以第五電晶體35是接通的，及在節點B中維持L位準。因此，當輸出終端26的電位從L位準上升到H位準時，可抑制由於輸出終端26和節點B之間的電容耦合所導致之故障。
接著，在第三週期63的前半段中，第一起始脈衝(SP1)改變成L位準，使得第一電晶體31和第五電晶體35被關掉。第一時脈信號(CK1)從第二週期62開始一直保持H位準，及節點A的電位也未改變；因此，H位準信號被供應到第三電晶體33的第一電極(見圖6C)。在第三週期63的前半段中，連接到節點B的各電晶體被關掉，使得節點B在浮動狀態中。然而，輸出終端26的電位未改變，使得可忽略來自由於輸出終端26和節點B之間的電容耦合所導致之故障的影響。
需注意的是，藉由如圖5A所示一般設置具有施加第二高供電電位VCC之閘極的第九電晶體39，獲得啟動操作之前和之後的下面優點。
在沒有具有施加第二高供電電位VCC之閘極的第九電晶體39之下，若藉由啟動操作提高節點A的電位，則第一電晶體31的第二終端之源極的電位上升至高於第一高供電電位VDD之值。然後，第一電晶體31的第一終端，即、供電線51側上的終端，充作第一電晶體31的源極。結果，在第一電晶體31中，高偏壓被施加，如此明顯的應力施加在閘極和源極之間以及在閘極和汲極之間， 其會導致電晶體的退化。
另一方面，在有著具有施加第二高供電電位VCC之閘極電極的第九電晶體39之下，甚至當藉由啟動操作提高節點A的電位時，仍可防止第一電晶體31的第二終端之電位增加。換言之，設置第九電晶體39可使施加在第一電晶體31的閘極和源極之間的負偏壓之位準下降。如此，此實施例的電路組態可降低施加在第一電晶體31的閘極和源極之間的負偏壓，使得可降低由於應力所導致之第一電晶體31的退化。
需注意的是，只要第九電晶體的第一終端和第二終端連接在第一電晶體31的第二終端和第三電晶體33的閘極之間，第九電晶體39可設置在任一處。需注意的是，當此實施例之包括複數個脈衝輸出電路的移位暫存器包括在需要比掃描線驅動器電路高的動態特性之信號線驅動器電路中時，可省略第九電晶體39，如此是有利的，因為可降低電晶體數目。
在第三週期63的後半段中，第三時脈信號(CK3)改變成H位準，藉以第七電晶體37被接通。第二時脈信號(CK2)從第三週期63的前半段開始一直保持在H位準，及第八電晶體38是接通的，使得節點B的電位增加到VCC。
因為節點B的電位增加，所以第二電晶體32、第四電晶體34、及第十一電晶體41改變成ON狀態，使得輸出終端27(OUT(1))的電位變成L位準。
在第三週期63的後半段中，第二電晶體32被接通，及L位準信號被供應到第九電晶體39的第一終端；如此，第九電晶體39改變成ON狀態，及節點A的電位減少。
因為第四電晶體34改變成ON狀態，所以輸出終端26的電位減少(見圖6D)。
在第四週期64的前半段中，第二時脈信號(CK2)從H位準改變成L位準，藉以第八電晶體38被關掉。然而，因為第五輸入終端25(OUT(3))保持在H位準以使第六電晶體36保持在ON狀態中，所以節點B維持VCC(見圖7A)。
在第四週期64的後半段中，第一脈衝輸出電路10_1的第五終端25(OUT(3))改變成L位準，藉以第六電晶體36被關掉(見圖7B)。此時，節點B從保留VCC位準之狀態改變成浮動狀態。因此，第二電晶體32、第四電晶體34、及第十一電晶體41保持ON狀態。需注意的是，如圖5B所示，節點B的電位由於電晶體的關閉狀態電流等等而從VCC位準下降。
然後，電路週而復始地重複操作。此種週期被稱作第五週期65(見圖7C及圖7D)。在第五週期65的某些週期中(當第二時脈信號(CK2)和第三時脈信號(CK3)二者都在H位準時之週期)，第七電晶體37和第八電晶體38被接通，及VCC位準的信號規律地供應到節點B(見圖7D)。
利用在第五週期65中VCC位準的信號規律地供應到節點B之結構，可抑制脈衝輸出電路的故障。此外，藉由規律地接通或關掉第七電晶體37和第八電晶體38，可降低電晶體的臨界值之位移。
在第五週期65中，在當VCC位準的信號未從第二供電線52供應到節點B期間節點B的電位下降之例子中，可事先在節點B設置有電容器，以降低節點B的電位減少。
雖然在圖式中，第二輸入終端22連接到第八電晶體38的閘極電極，而第三輸入終端23連接到第七電晶體37，但是連接關係可改變，使得已供應到第八電晶體38的閘極電極之時脈信號被供應到第七電晶體37的閘極電極，而已供應到第七電晶體37的閘極電極之時脈信號被供應到第八電晶體38的閘極電極。甚至利用此結構，仍可獲得類似效果。
在圖5A所示之脈衝輸出電路中，若第二輸入終端22和第三輸入終端23的電位被控制，使得狀態從第七電晶體37和第八電晶體38都被接通之狀態改變成第七電晶體37關掉而第八電晶體38仍接通之狀態，然後變成第七電晶體37和第八電晶體38都被關掉之狀態，則節點B的電位下降發生兩次，因為第七電晶體37的閘極電極之電位下降和第八電晶體38的閘極電極之電位下降。
另一方面，在圖5A所示之脈衝輸出電路中，如圖5B所示，當狀態從第七電晶體37和第八電晶體38都被接通 之狀態改變成第七電晶體37仍接通而第八電晶體38被關掉之狀態，然後變成第七電晶體37和第八電晶體38都被關掉之狀態，則節點B的電位下降發生一次，因為第八電晶體38的閘極電極之電位下降。如此，可將電位下降數目降至一。
換言之，時脈信號從第三輸入終端23供應到第七電晶體37的閘極電極，及時脈信號從第二輸入終端22供應到第八電晶體38的閘極電極，因為可降低節點B的電位波動及可降低其雜訊。
以此種方式，在第一輸出終端26和第二輸出終端27的電位保留在L位準期間週期中，VCC位準的信號規律地供應到節點B；如此，可抑制脈衝輸出電路的故障。
在第四週期64的後半段中，此實施例所說明之脈衝輸出電路中的節點B從保留VCC位準的狀態改變成浮動狀態。害怕的是，浮動狀態中之節點B的電位會由於第五電晶體35的關閉狀態電流等等而從VCC位準下降。然而，此實施例的脈衝輸出電路之第五電晶體35為具有極小關閉狀態電流之電晶體，其中第一電極層被使用作為主要閘極電極。因此，可穩定維持浮動狀態中之節點B的電位，及從VCC位準的下降小。因此，抑制半導體裝置的故障及增加可靠性。
此外，不需要利用諸如雙閘極結構或三閘極結構等多閘極結構來抑制電晶體的關閉狀態電流；因此，可將電晶體微型化。另外，用以維持節點B的電位之電容器不需要 或可微型化。以此方式，可藉由使用包括微型化元件之脈衝輸出電路或包括微型化脈衝輸出電路之移位暫存器來降低半導體裝置的總尺寸。
使用第一電極層作為主要閘極電極之電晶體不僅具有被降至極小的關閉狀態電流，並且亦具有正臨界電壓。在此實施例的脈衝輸出電路中，使用第一電極層作為閘極電極之電晶體被利用作為第二電晶體32。如此，可藉由啟動操作立即增加節點A的電位而無太大耗損。因此，抑制半導體裝置的故障及增加可靠性。
在此實施例的脈衝輸出電路中，各個使用淨化的氧化物半導體層之結晶區的第四電極層被使用作為主要閘極電極之電晶體被使用作為第三電晶體33、第六電晶體36、第十電晶體40、和第十一電晶體41。使用第四電極層作為主要閘極電極之電晶體具有絕佳的f特性和高場效遷移率。因此，可使第三電晶體33、第六電晶體36、第十電晶體40、和第十一電晶體41的交換操作更快速。此外，可使電晶體微型化。
如此，藉由使用包括以高速操作之元件的脈衝輸出電路或包括以高速操作的脈衝輸出電路之移位暫存器，可以高速操作半導體裝置。
此外，此實施例所說明之移位暫存器使用從第m脈衝輸出電路輸出之脈衝與從第(m+1)脈衝輸出電路輸出之脈衝的一半(1/4週期)重疊之驅動方法，如圖8A所示。此使以電力充電配線之時間是習知移位暫存器中從第 m脈衝輸出電路輸出之脈衝未與從第(m+1)脈衝輸出電路輸出之脈衝重疊的驅動方法之兩倍長(見圖8B)。以此方式，藉由使用從第m脈衝輸出電路輸出之脈衝與從第(m+1)脈衝輸出電路輸出之脈衝的一半(1/4週期)重疊之驅動方法，可設置能夠承受大負載且以高頻率操作之脈衝輸出電路。此外，可改良脈衝輸出電路的操作條件。
需注意的是，此實施例所說明之移位暫存器和脈衝輸出電路可與此說明書的其他實施例所說明之移位暫存器和脈衝輸出電路的任何結構組合。本發明的此實施例亦可應用到半導體裝置。此說明書中的半導體裝置意指可藉由利用半導體特性來運作之裝置。
(實施例4)
在此實施例中，將說明藉由組合實施例3所說明之移位暫存器和交換電路來形成主動矩陣式顯示裝置的驅動器電路之例子，移位暫存器係藉由使用具有一對電極層設置在氧化物半導體層的通道形成區之彼此相對側上，各具有絕緣膜配置在其間之四終端結構的電晶體所製造，而交換電路係使用使用淨化的氧化物半導體層之電晶體。首先，參考方塊圖說明主動矩陣式顯示裝置的概述，然後，說明設置給顯示裝置之利用移位暫存器的信號線驅動器電路和掃描線驅動器電路。
圖9A圖解主動矩陣式顯示裝置的方塊圖之例子。像素部5301、第一掃描線驅動器電路5302、第二掃描線驅 動器電路5303、和信號線驅動器電路5304係設置在顯示裝置的基板5300上。在像素部5301中，從信號線驅動器電路5304延伸出之複數個信號線被配置，及從第一掃描線驅動器電路5302和第二掃描線驅動器電路5303延伸出之複數個掃描線被配置。需注意的是，在掃描線和信號線的交叉區中，各具有顯示元件之像素被排列成矩陣。經由諸如撓性印刷電路(FPC)等連接部，將顯示裝置的基板5300連接到時序控制電路5305(亦稱作控制器或控制IC)。
作為佈置在像素部5301中的電晶體，可利用實施例1所說明之實施例的電晶體。使用設置在基板被形成有位在其間之第一絕緣層的側面中之第一電極層被使用作為主要閘極電極的電晶體被用於像素部5301較佳。因為使用第一電極層作為主要電極之電晶體具有小的關閉狀態電流，可增加顯示影像的對比，及另外可降低顯示裝置的電力消耗。
因為實施例1所說明之電晶體為n通道電晶體，所以驅動器電路之中可藉由n通道電晶體來構成的一些驅動器電路係形成在形成像素部的電晶體之基板上。
在圖9A中，第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、和信號線驅動器電路5304係形成在形成像素部5301之基板5300上。結果，可降低設置在顯示裝置外面之驅動器電路等等的組件數目，使得可降低成本。另外，若驅動器電路設置在基板5300外面，則配線 需要被延長及增加配線的連接數目。然而，藉由設置驅動器電路在基板5300上，可降低配線的連接數目。因此，可達成可靠性的提高或產量的增加。
需注意的是，時序控制電路5305供應例如第一掃描線驅動器電路起始信號(GSP1)和掃描線驅動器電路時脈信號(GCK1)到第一掃描線驅動器電路5302。而且，時序控制電路5305供應例如第二掃描線驅動器電路起始信號(GSP2)(其亦被稱作起始脈衝)和掃描線驅動器電路時脈信號(GCK2)到第二掃描線驅動器電路5303。而且，時序控制電路5305供應信號線驅動器電路起始信號(SSP)、信號線驅動器電路時脈信號(SCK)、視頻信號資料(DATA，亦簡稱作視頻信號)、及鎖定信號(LAT)到信號線驅動器電路5304。各時脈信號可以是具有移相之複數個時脈信號，或者可與藉由反相時脈信號所獲得之信號(CKB)一起被供應。需注意的是，能夠省略第一掃描線驅動器電路5302和第二掃描線驅動器電路5303的其中之一。
圖9B圖解具有極低驅動頻率之電路(如、第一掃描線驅動器電路5302和第二掃描線驅動器電路5303)形成在形成像素部5301的基板5300上，及具有極高驅動頻率之信號線驅動器電路5304形成在不同於形成像素部5301的基板5300之基板上的結構。例如，藉由使用使用單晶半導體之電晶體，可將具有極高驅動頻率之信號線驅動器電路5304形成在不同基板上。如此，可達成增加顯示裝 置的尺寸、降低步驟數目、降低成本、提高產量等等。
在此實施例中，具有極高驅動頻率之信號線驅動器電路5304形成在與像素部5301相同的基板5300上。藉由設置驅動器電路在基板5300上，可降低配線的連接數目。因此，可達成可靠性的提高或產量的增加。
接著，將參考圖10A及10B說明由n通道電晶體所構成之信號線驅動器電路的結構和操作之例子。
信號線驅動器電路包括移位暫存器5601及交換電路5602。交換電路5602包括複數個交換電路5602_1至5602_N(N為自然數)。交換電路5602_1至5602_N各包括複數個電晶體5603_1至5603_k(k為自然數)。在此實施例中，下面說明電晶體5603_1至5603_k為n通道電晶體之結構。
將參考圖10A，使用交換電路5602_1作為例子來說明信號線驅動器電路中的連接關係。電晶體5603_1至5603_k的第一終端分別連接到配線5604_1至5604_k。電晶體5603_1至5603_k的第二終端分別連接到信號線S1至Sk。電晶體5603_1至5603_k的閘極連接到配線5605_1。
移位暫存器5601具有藉由連續輸出H位準信號(亦稱作H信號或在高供電電位位準的信號)到配線5605_1至5605_N來連續選擇交換電路5602_1至5602_N之功能。移位暫存器5601係可使用實施例3所說明之方法來製造，及此處省略其詳細說明。
交換電路5602_1具有控制配線5604_1至5604_k和信號線S1至Sk之間的導電(第一終端和第二終端之間的導電)之功能，即、控制是否供應配線5604_1至5604_k的電位到信號線S1至Sk之功能。以此方式，交換電路5602_1充作選擇器。電晶體5603_1至5603_k具有控制配線5604_1至5604_k和信號線S1至Sk之間的導電之功能，即、分別控制供應配線5604_1至5604_k的電位到信號線S1至Sk之功能。以此方式，電晶體5603_1至5603_k的每一個充作開關。
在此實施例中，使用淨化的氧化物半導體層之結晶區被用於通道形成區之電晶體作為交換電路5602中的電晶體。使用第四電極層作為主要閘極電極之電晶體具有絕佳的動態特性和快速的交換操作。因此，可將電晶體用於包括許多像素之下一代高清晰度顯示裝置所需的高速寫入。需注意的是，因為可使用實施例1所說明之方法來製造淨化的氧化物半導體層之結晶區被用於通道形成區之電晶體，所以此處省略其詳細說明。
視頻信號資料(DATA)被輸入到配線5604_1至5604_k的每一個。視頻信號資料(DATA)通常為對應於影像資料或影像信號之類比信號。
接著，將參考圖10B的時序圖說明圖10A之信號線驅動器電路的操作。圖10B圖解信號Sout_1至Sout_N和信號Vdata_1至Vdata_k的例子。信號Sout_1至Sout_N為移位暫存器5601的輸出信號之例子，而信號Vdata_1 至Vdata_k為輸入到配線5604_1至5604_k之信號的例子。需注意的是，信號線驅動器電路的一操作週期對應於顯示裝置中的一閘極選擇週期。例如，一閘極選擇週期被分成週期T1至TN。週期T1至TN的每一個為用以寫入視頻信號資料(DATA)到選定列中之像素的週期。
需注意的是，在一些例子中，為了簡化誇大此實施例的圖式等所示之各結構中的信號波形失真等。因此，此實施例並不一定侷限於圖式等等所示之尺度。
在週期T1至TN中，移位暫存器5601連續輸出H位準信號到配線5605_1至5605_N。例如，在週期T1中，移位暫存器5601輸出H位準信號到配線5605_1。然後，電晶體5603_1至5603_k被接通，使得配線5604_1至5604_k和信號線S1至Sk產生導電。在此時，Data(S1)至Data(Sk)分別被輸入到配線5604_1至5604_k。經由電晶體5603_1至5603_k，將Data(S1)至Data(Sk)分別輸入到選定列中之第一至第k行的像素。以此種方式，在週期T1至TN中，以k行將視頻信號資料(DATA)連續寫入選定列中之像素。
如上述，以複數個行將視頻信號資料(DATA)寫入像素內，藉以可降低視頻信號資料(DATA)的數目和寫入的次數。結果，可降低與外部電路的連接之數目。而且，當藉由複數個行將視頻信號寫入像素內時，可延長寫入時間；如此，可防止視頻信號的不充分寫入。
實施例3所說明之移位暫存器被利用作為此實施例中 的驅動器電路之移位暫存器5601；因此，抑制故障，及移位暫存器具有高可靠性。藉由使用微型化移位暫存器，可降低驅動器電路的總尺寸。
此外，因為淨化的氧化物半導體層之結晶區被用於通道形成區之電晶體被用在此實施例的驅動器電路之交換電路5602中，所以交換操作快。因此，此實施例所例示之驅動器電路可執行到像素的高速寫入，及令人滿意地用在包括許多像素之下一代高清晰度顯示裝置。
實施例3所說明之移位暫存器同樣也可應用到掃描線驅動器電路。掃描線驅動器電路包括移位暫存器。此外，在一些例子中，掃描線驅動器電路可包括位準移動器、緩衝器等等。在掃描線驅動器電路中，時脈信號(CLK)和起始脈衝信號(SP)被輸入到移位暫存器，使得選擇信號被產生。所產生的選擇信號被緩衝器緩衝和放大，及最後的信號被供應到對應的掃描線。一線的像素中之電晶體的閘極電極連接到掃描線。因為一線的像素中之電晶體必須同時接通，所以使用可供應大電流之緩衝器。
此實施例所說明之主動矩陣式顯示裝置經由終端部連接到外部裝置。保護電路設置在驅動器電路中，以防止諸如由於來自外面的不正常輸入(如、靜電)所導致之電晶體的臨界值位移等問題產生。因為使用第一電極層作為主要電極之電晶體在閘極和源極之間以及在閘極和汲極之間具有高耐壓，所以它們可被令人滿意的使用作為保護電路中所使用之電晶體。
(實施例5)
在此實施例中，將參考圖22A1至22B2說明設置在與電晶體同一基板上之終端部的結構之例子。需注意的是，在圖22A1至22B2中，與圖1A至1E共同的組件維持相同參考號碼。
圖22A1及22A2分別圖解閘極配線的終端部之橫剖面圖和俯視圖。圖22A1為沿著圖22A2的線C1-C2所取之橫剖面圖。在圖22A1中，形成在第二絕緣層428上之導電層415為充作輸入終端之連接用的終端電極。而且，在圖22A1的終端部中，使用與閘極配線相同材料所形成之第一終端411，以及使用與源極配線相同材料所形成之連接電極412彼此重疊，具有第一絕緣層402插入在其間，並且彼此直接接觸以彼此電連接。此外，經由形成在第二絕緣層428中的接觸孔，將連接電極412和導電層415直接彼此連接，以彼此電連接。
圖22B1及22B2分別圖解源極配線終端部之橫剖面圖和俯視圖。圖22B1為沿著圖22B2的線C3-C4所取之橫剖面圖。在圖22B1中，形成在第二絕緣層428上之導電層418為充作輸入終端之連接用的終端電極。另外，在圖22B1的終端部中，使用與閘極配線相同材料所形成之電極層416位在第二終端414下方，以與電連接到源極配線之第二終端414重疊，具有第一絕緣層402插入在其間。電極層416未電連接到第二終端414，及若電極層416的電位被設定成不同於第二終端414的電位之電位， 諸如浮動、GND、或0V等，則可形成用以防止雜訊或靜電之電容器。第二終端414電連接到導電層418，及第二絕緣層428設置在其間。
依據像素密度來設置複數個閘極配線、源極配線、共同電位線、和供電線。在終端部中，配置與閘極配線相同電位之複數個第一終端，與源極配線相同電位之複數個第二終端，與供電線相同電位之複數個第三終端，與共同電位線相同電位之複數個第四終端等等。並未特別限制終端的每一個之數目，及可由參與者適當決定此種終端的數目。
此實施例可與其他實施例的任一個自由組合。
(實施例6)
藉由製造實施例1所說明之電晶體及將電晶體用於像素部和驅動器電路，可製造具有顯示功能之半導體裝置(亦稱作顯示裝置)。而且，包括實施例1所說明之電晶體的一些或全部驅動器電路可形成在形成像素部之基板上，藉以可獲得系統面板。
顯示裝置包括顯示元件。作為顯示元件，可使用液晶元件(亦稱作液晶顯示元件)或發光元件(亦稱作發光顯示元件)。發光元件在其種類中包括亮度受電流或電壓控制之元件，及尤其是包括無機電致發光(EL)元件、有機EL元件等在其種類中。而且，顯示裝置可包括諸如電子墨水等藉由電作用改變對比之顯示媒體的裝置。
此外，顯示裝置包括密封顯示元件之面板；以及將包括控制器之IC等安裝在面板上的模組。而且，在顯示裝置的製造處理中完成顯示元件之前的一實施例之元件基板被設置有供應電流到複數個像素的每一個中之顯示元件的機構。尤其是，元件基板可在只有形成顯示元件的像素電極之的狀態中，在形成欲成為像素電極的導電膜但尚未被蝕刻以形成像素電極之狀態中，或其他狀態的任一個。
需注意的是，此說明書中的顯示裝置意指影像顯示裝置、顯示裝置、或光源(包括照明裝置)。另外，顯示裝置亦包括下面模組在其種類中：諸如撓性印刷電路(FPC)、捲帶式自動接合(TAB)捲帶、或捲帶式載子封裝(TCP)等連接器裝附於發光裝置之模組；具有設置有印刷配線板在其端部之TAB捲帶或TCP的模組；以及具有藉由玻璃上晶片(COG)法直接安裝在形成發光元件的基板上之積體電路(IC)的模組。
在此實施例中，將參考圖11A1、11A2、及11B說明半導體裝置的一實施例之液晶顯示面板的外觀和橫剖面。圖11A1及11A2各個為面板之平面圖，其中以密封劑4005將實施例1所說明之各包括In-Ga-Zn-O基的膜作為氧化物半導體層之高度可靠的電晶體4010及4011和液晶元件4013密封在第一基板4001和第二基板4006之間。圖11B為沿著圖11A1及11A2中的線M-N所取之橫剖面圖。
密封劑4005被設置成圍繞設置在第一基板4001上之 像素部4002和掃描線驅動器電路4004。第二基板4006被設置在像素部4002和掃描線驅動器電路4004上。結果，藉由第一基板4001、密封劑4005、及第二基板4006，將像素部4002和掃描線驅動器電路4004與液晶層4008密封在一起。在分開備製的基板上使用單晶半導體膜或多晶半導體膜所形成之信號線驅動器電路4003被安裝在不同於第一基板4001上由密封劑4005所包圍的區域之區域中。
需注意的是，並不特別限制分開形成之驅動器電路的連接方法，可使用COG法、佈線接合法、TAB法等。圖11A1圖解藉由COG法安裝信號線驅動器電路4003之例子，而圖11A2圖解藉由TAB法安裝信號線驅動器電路4003之例子。
設置在第一基板4001上之像素部4002和掃描線驅動器電路4004各個包括複數個電晶體。圖11B圖解包括在像素部4002中之電晶體4010和包括在掃描線驅動器電路4004中之電晶體4011作為例子。絕緣層4020及4041設置在電晶體4010上，及絕緣層4021設置在電晶體4011上。絕緣層4020充作電晶體4011的閘極絕緣層。
作為電晶體4010及4011，可利用各包括In-Ga-Zn-O基的膜作為氧化物半導體層之實施例1所說明的高度可靠電晶體。在此實施例中，電晶體4010及4011為n通道電晶體。
包括在液晶元件4013中之像素電極層4030電連接到 電晶體4010。液晶元件4013的相對電極層4031係形成在第二基板4006上。像素電極層4030、相對電極層4031、及液晶層4008彼此重疊之部位對應於液晶元件4013。需注意的是，像素電極層4030和相對電極層4031被分別設置有充作對準膜之絕緣層4032和絕緣層4033。液晶層4008設置在電極層之間，具有絕緣層4032及4033配置在其間。雖然未圖示，但是濾色器可設置在第一基板4001側上或在第二基板4006側上。
需注意的是，第一基板4001和第二基板4006係可由玻璃、金屬、(典型上為不銹鋼)、陶瓷、或塑膠所形成。作為塑膠，可使用纖維玻璃強化塑膠(FRP)板、聚乙烯氟(PVF)膜、聚酯膜、或丙烯酸樹脂膜。另一選擇是，可使用具有鋁箔配置在PVF膜或聚酯膜之間的結構之薄片。
間隔物4035為藉由選擇性蝕刻絕緣膜所獲得之圓柱形間隔物，並且係為了控制像素電極層4030和相對電極層4031之間的距離(單元間隙)所設置。另一選擇是，可使用球狀間隔物。相對電極層4031電連接到形成在形成電晶體4010的基板上之共同電位線。使用共同連接部，經由設置在一對基板之間的導電粒子，可將相對電極層4031和共同電位線彼此電連接。需注意的是，導電粒子包括在密封劑4005中。
另一選擇是，可使用不需要對準膜之展現藍相的液晶。藍相為液晶相位的其中之一，其僅產生在於增加膽固 醇液晶相的溫度同時膽固醇相變成各向同性相之前。因為藍相僅產生在狹窄的溫度範圍內，所以含有5wt%或更多之對掌性作用物的液晶組成被用於液晶層4008，以提高溫度範圍。包括展現藍相之液晶和對掌性作用物的液晶組成具有10μsec至100μsec(含)的短反應時間及光學上各向同性；因此，不需要對準處理及視角相依性小。
需注意的是，雖然說明透射式液晶顯示裝置作為此實施例的例子，但是本發明亦可應用到反射式液晶顯示裝置或半穿透式液晶顯示裝置。
雖然極化板設置在基板的外表面上(觀看者側上)，而用於顯示元件之著色層和電極層連續設置在此實施例的液晶顯示裝置中之基板的內表面上，但是極化板可設置在基板的內表面上。極化板和著色層的堆疊結構並不侷限於此實施例，而可依據極化板和著色層的材料或者製造處理的條件來適當設定。另外，可設置充作黑色矩陣之阻光膜。
在此實施例中，為了降低由於電晶體所導致的表面粗糙及提高電晶體的可靠性，可將實施例1所獲得之電晶體覆蓋有充作保護膜或平面化絕緣膜之絕緣層(絕緣層4020及4021)。需注意的是，保護膜被設置來防止存在於空氣中之諸如有機物質、金屬、和濕氣等污染雜質進入並且是濃密膜較佳。保護膜係可藉由濺鍍法來形成，以具有包括氧化矽膜、氮化矽膜、氮氧化矽膜、氧氮化矽膜、氧化鋁膜、氮化鋁膜、氮氧化鋁膜、及氧氮化鋁膜之單層 結構或疊層結構。雖然此實施例說明藉由濺鍍法形成保護膜之例子，但是並不侷限於濺鍍法而是可以利用各種方法。
在此實施例中，具有堆疊結構之絕緣層4020被形成作為保護膜。此處，使用濺鍍法形成氧化矽膜作為絕緣層4020的第一層。使用氧化矽膜作為保護膜具有防止被使用作為源極和汲極電極層之鋁膜的小丘之作用。
作為保護膜的第二層，形成絕緣層。此處，使用濺鍍法形成氮化矽膜作為絕緣層4020的第二層。使用氮化矽膜作為保護膜可防止鈉等的行動離子進入半導體區，使得可抑制電晶體的電特性變化。
在形成保護膜之後，可執行氧化物半導體層的退火(以高於或等於300℃及低於或等於400℃)。
絕緣層4021被形成作為平面化絕緣膜。可使用諸如丙烯酸樹脂、聚醯亞胺、苯環丁烯基的樹脂、聚醯胺、或環氧樹脂等耐熱有機材料來形成絕緣層4021。除了此種有機材料之外，亦能夠使用低介電常數材料(低k材料)，矽氧烷基的樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)等等。需注意的是，可藉由堆疊使用這些材料的任一個所形成之複數個絕緣膜來形成絕緣層4021。
需注意的是，矽氧烷基的樹脂對應於使用矽氧烷基的材料作為起始材料所形成之包括Si-O-Si鍵的樹脂。矽氧烷基的樹脂可包括有機基(如、烷基或芳香族羥基)或氟 基作為取代基。另外，有機基可包括氟基。
絕緣層4021的形成法並未侷限於特別方法，及依據材料可使用下面方法：濺鍍法、SOG法、旋轉塗佈法、浸泡法、噴灑塗佈法、或微滴排放法(諸如噴墨法、絲網印刷、或膠版印刷等)等。另外，平面化絕緣層4021係可以刮刀、滾輪塗佈機、簾幕式塗佈機、或刀式塗佈機等等來形成。在藉由使用液體材料來形成絕緣層4021之例子中，可與烘烤步驟同時執行氧化物半導體層的退火(以高於或等於300℃及低於或等於400℃)。當組合絕緣層4021的烘烤步驟和氧化物半導體層的退火時，可有效率地製造半導體裝置。
像素電極層4030和相對電極層4031係可使用透光導電材料來形成，諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(下面稱作ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫等。
另一選擇是，包括導電高分子(亦稱作導電聚合物)之導電組成可用於像素電極層4030和相對電極層4031。使用導電組成所形成之像素電極具有每平方10,000歐姆或更低之薄片電阻，以及在波長550nm下70%或更高之透射比較佳。另外，包括在導電組成中之導電高分子的電阻率低於0.1Ω．cm或更低較佳。
作為導電高分子，可使用所謂的π電子共軛導電聚合物。例子為聚苯胺及其衍生物、聚比喀及其衍生物、聚塞 吩及其衍生物、這些材料的的兩或多種之共聚合物。
另外，從FPC 4018供應各種信號和電位到分開形成之信號線驅動器電路4003和掃描線驅動器電路4004或像素部4002。
在此實施例中，連接終端電極4015係從與包括在液晶元件4013中之像素電極層4030相同的導電膜所形成。終端電極4016係使用與電晶體4010及4011的源極電極層和汲極電極層相同之導電膜所形成。
透過各向異性導電膜4019，將連接終端電極4015電連接到包括在PFC 4018中的的終端。
需注意的是，圖11A、11A2、及11B圖解信號線驅動器電路4003被分開形成及安裝在第一基板4001上之例子；然而，此實施例並不侷限於此結構。掃描線驅動器電路可被分開形成及然後安裝，或者只有信號線驅動器電路的部分或掃描線驅動器電路的部分被分開形成及然後安裝。
圖12圖解使用應用實施例1所說明之電晶體的電晶體基板2600所形成作為半導體裝置之液晶顯示模組的例子。
圖12圖解液晶顯示模組的例子，其中以密封劑2602將電晶體基板2600和相對基板2601彼此接合，及包括電晶體等的像素部2603、包括液晶層的顯示元件2604、及著色層2605等等被設置在基板之間以形成顯示區。著色層2605為執行彩色顯示所必要的。在RGB系統中，對應 於紅、綠、及藍的顏色之著色層被設置給各別像素。極化板2606及2607和擴散板2613被設置在電晶體基板2600和相對基板2601的外面。光源包括冷陰極管2610及反射板2611。電路板2612經由撓性配線板2609連接到電晶體基板2600的配線電路部2608，及包括諸如控制電路或電源電路等外部電路。可利用減速板插入在其間而堆疊極化板和液晶層。
關於液晶顯示模組，可利用扭轉向列(TN)模式、平面轉換(IPS)模式、邊界電場轉換(FFS)模式、多域垂直對準(MVA)模式、圖案化垂直對準(PVA)模式、軸向對稱對準微胞(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式等。
經由上述處理，可製造高度可靠的液晶顯示面板作為半導體裝置。
需注意的是，此實施例所說明的結構可與其他實施例所說明之結構的任一個適當組合。
(實施例7)
在此實施例中，說明電子紙的例子作為應用實施例1所說明之電晶體的半導體裝置。
圖13圖解主動矩陣式電子紙作為半導體裝置的例子。實施例1所說明之電晶體可被使用作為用於半導體裝置的電晶體581。
圖13的電子紙為使用扭轉球顯示系統之顯示裝置的例子。扭轉球顯示系統意指各個以黑和白著色之球狀粒子排列在用於顯示元件的電極層之第一電極層和第二電極層之間，及在第一電極層和第二電極層之間產生電位差，以控制球狀粒子的取向，使得顯示被執行之方法。
密封在基板580和基板596之間的電晶體581為本發明的一實施例之電晶體，及其源極電極層和汲極電極層在形成於絕緣層583及585中的開口與第一電極層587接觸，藉以電晶體581電連接到第一電極層587。在第一電極層587和第二電極層588之間，設置球狀粒子589，其各具有黑色區590a、白色區590b、及充填有液體之區域四周的空腔594。以諸如樹脂等填料595充填球狀粒子589四周的空間(見圖13)。球狀粒子589中的空腔594被充填有液體，及亦包括具有黑色區590a和白色區590b之粒子。在此實施例中，第一電極層587和第二電極層588分別對應於像素電極和共同電極。第二電極層588電連接到設置在與電晶體581同一基板上之共同電位線。藉由使用實施例1所說明之共同連接部的其中任一個，可經由設置在一對基板之間的導電粒子，將第二電極層588和共同電位線彼此電連接。
另外，可使用電泳元件取代扭轉球。使用具有直徑約大於或等於10μm及小於或等於200μm的微型膠囊，其中透明液體、帶正電的白色微粒以及帶負電的黑色微粒被封裝。在設置於第一電極層和第二電極層之間的微型膠囊 中，當在第一電極層和第二電極層之間施加電場時，白色微粒和黑色微粒彼此移動到相反側，使得白色或黑色能夠被顯示。使用此原理的顯示元件為電泳顯示元件，及通常被稱作電子紙。電泳顯示元件具有比液晶顯示元件高的反射比，如此，不需要輔助光，電力消耗低，及甚至在黯淡處仍可辨識顯示部。此外，甚至當未供應電力到顯示部時，仍可維持曾經顯示的影像。因此，即使當具有顯示功能之半導體裝置(可被簡稱作顯示裝置或設置有顯示裝置的半導體裝置)遠離無線電波源時，仍可儲存顯示的影像。
經由上述處理，可製造高度可靠的電子紙作為半導體裝置。
需注意的是，此實施例所說明之結構可與其他實施例所說明之結構的任一個適當組合。
(實施例8)
在此實施例中，將說明發光顯示裝置的例子作為應用實施例1所說明之電晶體的半導體裝置。此處將說明利用電致發光的發光元件作為包括在顯示裝置中之顯示元件。根據發光材料為有機化合物還是無機化合物來分類利用電致發光的發光元件。通常，前者被稱作有機EL元件，而後者被稱作無機EL元件。
在有機EL元件中，藉由施加電壓到發光元件，從一對電極分開注射電子和電洞到含發光有機化合物之層，及 電流流動。然後，載子(電子和電洞)被重組，使得發光有機化合物被激發。然後，當發光有機化合物從激發狀態回到接地狀態時產生光發射。由於此種機制，此發光元件被稱作電流激發發光元件。
根據其元件結構將無機EL元件分類成分散型無機EL元件和薄膜無機EL元件。分散型無機EL元件具有發光材料的粒子分散在結合劑中之發光層，及其光發射機制為利用施體位準和受體位準之施體受體重組型光發射。薄膜無機EL元件具有發光層夾置在介電層之間，而介電層另外配置在電極之間的結構，及其光發射機制為利用金屬離子的內殼層電子過渡之局部型光發射。需注意的是，此實施例使用有機EL元件作為發光元件來進行說明。
圖14圖解可應用數位時間灰階驅動之像素組態的例子作為應用本發明之半導體裝置的例子。需注意的是，圖式中的”OS”表示使用氧化物半導體的薄膜電晶體。
將說明可應用數位時間灰階驅動之像素的組態和操作。此處說明一像素包括實施例1所說明之兩n通道電晶體的例子，在兩n通道電晶體的每一個中，氧化物半導體層(In-Ga-Zn-O基的膜)被用於通道形成區。
像素6400包括交換電晶體6401、驅動電晶體6402、發光元件6404、及電容器6403。在交換電晶體6401中，其閘極連接到掃描線6406，其第一電極(源極和汲極電極的其中之一)連接到信號線6405，及其第二電極(源極和汲極電極的其中另一個)連接到驅動電晶體6402的 閘極。在驅動電晶體6402中，其閘極經由電容器6403連接到供電線6407，其第一電極連接到供電線6407，及其第二電極連接到發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共同電極6408。共同電極6408電連接到設置在同一基板上之共同電位線，及連接部可被使用作為共同連接部。
需注意的是，發光元件6404的第二電極(共同電極6408)被設定成低供電電位。需注意的是，參考設定在供電線6407上之高供電電位，低供電電位為滿足低供電電位<高供電電位之電位。作為低供電電位，例如，可利用GND、0V。高供電電位和低供電電位之間的差被應用到發光元件6404，使得電流流經發光元件6404，藉以發光元件6404發光。如此，各個電位被設定，使得高供電電位和低供電電位之間的差高於或等於發光元件6404的正向臨界電壓。
當使用驅動電晶體6402的閘極電容作為電容器6403的替代物時，可省略電容器6403。驅動電晶體6402的閘極電容係可形成在通道區和閘極電極之間。
在使用電壓輸入電壓驅動法之例子中，視頻信號被輸入到驅動電晶體6402的閘極，使得驅動電晶體6402在完全接通和關掉的兩狀態之任一個中。也就是說，驅動電晶體6402在直線區中操作。高於供電線6407的電壓之電壓被供應到驅動電晶體6402的閘極，使得驅動電晶體6402在直線區中操作。需注意的是，高於或等於下面的電壓被 施加到信號線6405：供應線電壓+驅動電晶體6402的V th。
在執行類比灰階驅動取代數位時間灰階驅動之例子中，可藉由改變信號輸入來利用與圖14相同的像素組態。
在執行類比灰階驅動之例子中，高於或等於下面的電壓被施加到驅動電晶體6402的閘極：發光元件6404的正向電壓+驅動電晶體6402的V th。發光元件6404的正向電壓意指獲得想要亮度之電壓，及包括至少正向臨界電壓。藉由輸入使驅動電晶體6402能夠在飽和區中操作之視頻信號，可饋送電流到發光元件6404。為了在飽和區中操作驅動電晶體6402，供電線6407的電位被設定高於驅動電晶體6402的閘極電位。當使用類比視頻信號時，可根據視頻信號來饋送電流到發光元件6404，及執行類比灰階驅動。
需注意的是，像素組態並不侷限於圖14所示者。例如，圖14所示之像素可另外包括開關、電阻器、電容器、電晶體、邏輯電路等等。
接著，將參考圖15A至15C說明發光元件的結構。將藉由採用n通道驅動電晶體作為例子來說明像素的橫剖面結構。可以類似於實施例1所說明之電晶體的方式之方式來製造用於圖15A、15B、及15C所示之半導體裝置的驅動電晶體之電晶體7011、電晶體7021、及電晶體7011，及為各包括In-Ga-Zn-O基的膜作為氧化物半導體 層之高度可靠的電晶體。
為了析取從發光元件發出的光，需要陽極和陰極的至少其中之一來透射光。電晶體和發光元件係形成在基板上。發光元件可具有頂發射結構，其中經由與基板相反的表面來析取光；底發射結構，其中經由基板側上的表面來析取光；或雙發射結構，其中經由與基板相反的表面和基板側上的表面來析取光。本發明的像素組態可應用到具有這些發射結構的任一個之發光元件。
將參考圖15A說明具有底發射結構之發光元件。
圖15A為驅動電晶體7011為n型及從發光元件7012發出光到第一電極7013側的例子中之像素的橫剖面圖。在圖15A中，發光元件7012的第一電極7013形成在電連接到驅動電晶體7011的汲極電極層之具有有關可見光的透光特性之導電膜7017上，及EL層7014和第二電極7015以此順序堆疊在第一電極7013上。
作為具有有關可見光的透光特性之導電膜7017，可使用具有有關可見光的透光特性之導電膜，諸如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、或添加氧化矽之氧化銦錫的膜之膜等。
發光元件的第一電極7013係可使用各種材料來形成。例如，在使用第一電極7013作為陰極之例子中，使用具有低功函數之材料較佳，例如，諸如Li(鋰)或Cs(銫)等鹼性金屬；諸如Mg(鎂)、Ca(鈣)、或Sr (鍶)等鹼性土金屬；含這些金屬的任一個之合金(諸如、Mg：Ag或Al：Li等)；或諸如Yb(鐿)或Er(鉺)等稀土金屬。在圖15A中，第一電極7013的厚度為第一電極透射光的厚度(約5nm至30nm較佳)。例如，具有厚度20nm之鋁膜被用於第一電極7013。
需注意的是，具有有關可見光的透光特性之導電膜和鋁膜可被堆疊和然後選擇性蝕刻，使得可形成具有有關可見光的透光特性之導電膜7017和第一電極7013。在此例中，可使用同一遮罩來執行蝕刻，如此較佳。
隔牆7019形成在保護絕緣層7035和絕緣層7032中以及在到達汲極電極層之接觸孔上，設置導電膜7017在其間。第一電極7013的周邊部可被覆蓋有隔牆。隔牆7019係使用諸如聚醯亞胺、丙烯酸樹脂、聚醯胺、或環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷來形成。隔牆7019係使用光敏樹脂材料來形成，以具有開口在第一電極7013上，使得開口的側壁被形成作為具有連續曲率之傾斜表面尤其佳。在將光敏樹脂材料用於隔牆7019之例子中，可省略形成抗蝕遮罩之步驟。
只要其包括發光層，形成在第一電極7013和隔牆7019上之EL層7014可被形成作單層或堆疊的複數個層。當使用複數個層形成EL層7014時，在充作陰極之第一電極7013上，以電子注射層、電子運送層、發光層、電洞運送層、及電洞注射層之順序加以堆疊來形成EL層7014。需注意的是，並非所有這些層都必須設置。
堆疊順序並不侷限於上述堆疊順序。第一電極7013可充作陽極，及在第一電極7013上以電洞注射層、電洞運送層、發光層、電子運送層、及電子注射層的順序加以堆疊。然而，當比較電力消耗時，在第一電極7013充作陰極，及在第一電極7013上以電子注射層、電子運送層、發光層、電洞運送層、及電洞注射層的順序加以堆疊較佳，因為可抑制驅動器電路部中的電壓增加，及可降低電力消耗。
作為形成在EL層7014上之第二電極7015，可利用各種材料。例如，在使用第二電極7015作為陽極之例子中，使用具有高功函數(尤其是，功函數高於或等於4.0V)之材料較佳，諸如ZrN、Ti、W、Ni、Pt、或Cr；或諸如ITO、IZO、或ZnO等透光導電材料。使用例如阻隔光的金屬、反射光的金屬等等，將阻光膜7016形成在第二電極7015上。在此實施例中，ITO膜被用於第二電極7015，及Ti膜被用於阻光膜7016。
發光元件7012對應於包括發光層之EL層7014設置在第一電極7013和第二電極7015之間的區域。在圖15A所示之元件結構的例子中，從發光元件7012發出光到第一電極7013側，如箭頭所示。
需注意的是，在圖15A中，從發光元件7012發出的光通過濾色器層7033、絕緣層7032、氧化物絕緣層7031、閘極絕緣層7030、和基板7010，然後被發出。
濾色器層7033係藉由使用光致微影技術等，以諸如 噴墨法等微滴排放法、印刷法、蝕刻法所形成。
濾色器層7033被覆蓋有外罩層7034，亦被覆蓋有保護絕緣層7035。需注意的是，圖15A圖解具有薄厚度的外罩層7034；然而，外罩層7034係使用諸如丙烯酸樹脂等樹脂材料所形成，及具有將由於濾色器層7033所導致的不平均表面平面化之功能。
接著，將參考圖15B說明具有雙發射結構的發光元件。
在圖15B中，發光元件7022的第一電極7023形成在電連接到驅動電晶體7021的汲極電極層之具有有關可見光的透光特性之導電膜7027上，及EL層7024和第二電極7025以此順序堆疊在第一電極7023上。
關於具有有關可見光的透光特性之導電膜7027，可使用具有有關可見光的透光特性之導電膜，諸如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、或添加氧化矽之氧化銦錫的膜之膜等。
第一電極7023係可使用各種材料來形成。例如，在使用第一電極7023作為陰極之例子中，使用具有低功函數(尤其是低於或等於3.8eV)之材料較佳，例如，諸如Li(鋰)或Cs(銫)等鹼性金屬；諸如Mg(鎂)、Ca(鈣)、或Sr(鍶)等鹼性土金屬；含這些金屬的任一個之合金(諸如、Mg：Ag或Al：Li等)；或諸如Yb(鐿)或Er(鉺)等稀土金屬。在此實施例中，第一電 極7023被使用作為陰極，及第一電極7023被形成厚度為第一電極7023能夠透射可見光(約5nm至30nm較佳)。例如，20nm厚的鋁膜被使用作為陰極。
需注意的是，具有有關可見光的透光特性之導電膜和鋁膜可被堆疊和然後選擇性蝕刻，使得可形成具有有關可見光的透光特性之導電膜7027和第一電極7023。在那例子中，可使用同一遮罩來執行蝕刻，如此較佳。
隔牆7029形成在保護絕緣層7045和絕緣層7042中以及在到達汲極電極層之接觸孔上，設置導電膜7027在其間。第一電極7023的周邊部可被覆蓋有隔牆。隔牆7029係使用諸如聚醯亞胺、丙烯酸樹脂、聚醯胺、或環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷來形成。隔牆7029係使用光敏樹脂材料來形成，以具有開口在第一電極7023上，使得開口的側壁被形成作為具有連續曲率之傾斜表面尤其佳。在將光敏樹脂材料用於隔牆7029之例子中，可省略形成抗蝕遮罩之步驟。
只要其包括發光層，形成在第一電極7023和隔牆7029上之EL層7024可被形成作單層或堆疊的複數個層。當使用複數個層形成EL層7024時，在充作陰極之第一電極7023上，以電子注射層、電子運送層、發光層、電洞運送層、及電洞注射層之順序加以堆疊來形成EL層7014。需注意的是，並非所有這些層都必須設置。
堆疊順序並不侷限於上述。第一電極7023可被使用作為陽極，及在陽極上以電洞注射層、電洞運送層、發光 層、電子運送層、及電子注射層的順序加以堆疊。然而，為了較低的電力消耗，使用第一電極7023作為陰極，及在陰極上以電子注射層、電子運送層、發光層、電洞運送層、及電洞注射層的順序加以堆疊較佳。
此外，形成在EL層7024上之第二電極7025係可使用各種材料來形成。例如，當使用第二電極7025作為陽極時，具有高功函數之材料或諸如ITO、IZO、或ZnO等透明導電材料較佳。在此實施例中，使用包括氧化矽之ITO膜來形成第二電極7025，及被使用作為陽極。
發光元件7022對應於包括發光層之EL層7024設置在第一電極7023和第二電極7025之間的區域。在圖15B所示之元件結構的例子中，從發光元件7022發出光到第二電極7025側和第一電極7023側二者，如箭頭所示。
需注意的是，在圖15B中，從發光元件7022發出到第一電極7023側的光通過濾色器層7043、絕緣層7042、氧化物絕緣層7041、閘極絕緣層7040、和基板7020，然後被發出。
濾色器層7043係藉由使用光致微影技術等，以諸如噴墨法等微滴排放法、印刷法、蝕刻法所形成。
濾色器層7043被覆蓋有外罩層7044，亦被覆蓋有保護絕緣層7045。
需注意的是，當使用具有雙發射結構之發光元件，在兩顯示表面上執行全彩顯示時，來自第二電極7025側的光未通過濾色器層7043；因此，被設置有另一濾色器層 之密封基板設置在第二電極7025上較佳。
接著，將參考圖15C說明具有頂發射結構之發光元件。
圖15C為驅動電晶體之電晶體7001為n型及從發光元件7002發出光到第二電極7005側的例子中之像素的橫剖面圖。在圖15C中，發光元件7002的第一電極7003被形成在電連接到驅動電晶體7001的汲極電極層，及EL層7004和第二電極7005以此順序堆疊在第一電極7003上。
第一電極7003係可使用各種材料來形成。例如，在使用第一電極7003作為陰極之例子中，使用具有低功函數的材料較佳，例如，諸如Li(鋰)或Cs(銫)等鹼性金屬；諸如Mg(鎂)、Ca(鈣)、或Sr(鍶)等鹼性土金屬；含這些金屬的任一個之合金(諸如、Mg：Ag或Al：Li等)；或諸如Yb(鐿)或Er(鉺)等稀土金屬。
隔牆7009形成在保護絕緣層7052和絕緣層7055中以及在到達汲極電極層之接觸孔上，設置導電膜7003在其間。第一電極7003的周邊可被覆蓋有隔牆。隔牆7009係使用諸如聚醯亞胺、丙烯酸樹脂、聚醯胺、或環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷來形成。隔牆7009係使用光敏樹脂材料來形成，以具有開口在第一電極7003上，使得開口的側壁被形成作為具有連續曲率之傾斜表面尤其佳。在將光敏樹脂材料用於隔牆7009之例子中，可省略形成抗蝕遮罩之步驟。
只要其包括發光層，形成在第一電極7003和隔牆7009上之EL層7004可被形成作單層或堆疊的複數個層。當使用複數個層形成EL層7004時，在使用作為陰極之第一電極7003上，以電子注射層、電子運送層、發光層、電洞運送層、及電洞注射層之順序加以堆疊來形成EL層7004。需注意的是，並非所有這些層都必須設置。
堆疊順序並不侷限於上述堆疊順序。可在被使用作為陽極之第一電極7003上，以電洞注射層、電洞運送層、發光層、電子運送層、及電子注射層的順序加以堆疊。
在圖15C中，在以Ti膜、鋁膜、及Ti膜的順序堆疊之堆疊膜上，以電洞注射層、電洞運送層、發光層、電子運送層、及電子注射層的順序加以堆疊，及在其上形成Mg：Ag合金薄膜和ITO之疊層。
然而，在電晶體7001為n型之例子中，在第一電極7003上以電子注射層、電子運送層、發光層、電洞運送層、及電洞注射層的順序加以堆疊較佳，因為可抑制驅動器電路中的電壓增加，及可降低電力消耗。
第二電極7005係使用具有有關可見光的透光特性之導電材料所形成，及例如，可使用含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、或添加氧化矽之氧化銦錫的具有有關可見光之透光特性的導電膜。
發光元件7002對應於包括發光層之EL層7004設置在第一電極7003和第二電極7005之間的區域。在圖15C 所示之元件結構的例子中，從發光元件7002發出光到第二電極7005側，如箭頭所示。
在圖15C中，經由設置在氧化物絕緣層7051、保護絕緣層7052、和絕緣層7055中之接觸孔，將電晶體7001的汲極電極層電連接到第一電極7003。平面化絕緣層7053係可使用諸如聚醯亞胺、丙烯酸樹脂、苯環丁烯、聚醯胺、或環氧樹脂等樹脂材料來形成。除了此種樹脂材料之外，亦可以使用低介電常數材料(低k材料)，矽氧烷基的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)等等。需注意的是，平面化絕緣層7053係可藉由堆疊這些材料所形成之複數個絕緣膜來形成。並未特別限制形成平面化絕緣層7053之方法，及依據材料，能夠以諸如濺鍍法、SOG法、旋轉塗佈法、浸泡法、噴灑塗佈法、或微滴排放法(如、噴墨法、絲網印刷、或膠版印刷)等方法，或者諸如刮刀、滾輪塗佈機、簾幕式塗佈機、或刀式塗佈機等工具來形成平面化絕緣層7053。
在圖15C的結構中，當執行全彩顯示時，例如，使用發光元件7002作為綠發光元件，使用鄰接發光元件的其中之一作為紅發光元件，及另一個作為藍發光元件。另一選擇是，可使用四種發光元件來製造能夠全彩顯示之發光顯示裝置，其除了三種發光元件之外還包括白發光元件。
在圖15C的結構中，可製造能夠全彩顯示之發光顯示裝置，以便被排列之所有複數個發光元件為白色發光元件，及具有濾色器等等之密封基板排列在發光元件7002 上。可形成展現諸如白色等單一顏色的光之材料，及與濾色器層或彩色轉換層組合，藉以可執行全彩顯示。
無須說，亦可執行單色光之顯示。例如，可藉由使用白光發射來形成照明系統，或者可藉由使用單一顏色光發射來形成區域顏色發光裝置。
若需要的話，可設置諸如包括圓形極化板之極化膜等光學膜。
雖然此處說明有機EL元件作為發光元件，但是亦可設置無機EL元件作為發光元件。
需注意的是，說明控制發光元件的驅動之電晶體(驅動電晶體)電連接到發光元件的例子；然而，可利用用於電流控制之電晶體連接在驅動電晶體和發光元件之間的結構。
此實施例所說明的半導體裝置並不侷限於圖15A至15C所示之結構，及可依據本發明的技術精神，以各種方式加以修改。
接著，將參考圖16A及16B說明應用實施例1所說明的電晶體之半導體裝置的一實施例之發光顯示面板(亦稱作發光面板)的外觀和橫剖面。圖16A為以密封劑將電晶體和發光元件密封在第一基板和第二基板之間的面板之平面圖。圖16B為沿著16A的線H-I所取之橫剖面圖。
密封劑4505被設置成圍繞設置在第一基板4501上之像素部4502、信號線驅動器電路4503a、信號線驅動器電路4503b、掃描線驅動器電路4504a、和掃描線驅動器電 路4504b。此外，第二基板4506係設置在像素部4502、信號線驅動器電路4503a及4503b、和掃描線驅動器電路4504a及4504b上。因此，藉由第一基板4501、密封劑4505、和第二基板4506，以填料4507將像素部4502、信號線驅動器電路4503a及4503b、和掃描線驅動器電路4504a及4504b密封在一起。以保護膜(諸如接合膜或紫外線可熟化樹脂膜)或者具有高氣密性和低除氣性的覆蓋材料如此封裝(密封)顯示裝置，使得顯示裝置不暴露至外面空氣較佳。
形成在第一基板4501上之像素部4502、信號線驅動器電路4503a及4503b、和掃描線驅動器電路4504a及4504b各包括複數個電晶體，及包括在像素部4502中之電晶體4510和包括在信號線驅動器電路4503a中之電晶體4509被圖解作為圖16B的例子。
關於電晶體4509及4510的每一個，可應用包括In-Ga-Zn-O基的膜作為氧化物半導體層之實施例1所說明的高度可靠電晶體。在此實施例中，電晶體4509及4510為n通道電晶體。
導電層4540係在與驅動器電路用的電晶體4509之氧化物半導體層的通道形成區重疊之部位中設置在絕緣層4544上。當導電層4540被設置在與氧化物半導體層的通道形成區重疊之位置中時，可降低BT測試前後之電晶體4509的臨界電壓之位移量。導電層4540可具有與電晶體4509的閘極電極層之電位相同或不同的電位，及可充作 第二閘極電極層。導電層4540的電位可以是GND或0V，或者在浮動狀態中。
參考號碼4511表示發光元件，及為包括在發光元件4511中之像素電極的第一電極層4517電連接到電晶體4510的源極電極層或汲極電極層。需注意的是，發光元件4511的結構並不侷限於包括第一電極層4517、電致發光層4512、和第二電極層4513之此實施例所說明的結構。可依據從發光元件4511析取光之方向等等來適當改變發光元件4511的結構。
隔牆4520係使用有機樹脂膜、無機絕緣膜、或有機聚矽氧烷來形成。隔牆4520係使用光敏樹脂材料來形成，以具有開口部在第一電極層4517上，使得開口部的側壁被形成作為具有連續曲率之傾斜表面尤其佳。
電致發光層4512係可被形成作單層或堆疊的複數個層。
保護膜係可形成在第二電極層4513和隔牆4520上，以防止氧、氫、濕氣、二氧化碳等進入發光元件4511。作為保護膜，可形成氮化矽膜、氧氮化矽膜、DLC(鑽形碳)膜等。
此外，各種信號和電位從FPC 4518a及4518b被供應到信號線驅動器電路4503a及4503b、掃描線驅動器電路4504a及4504b、或像素部4502。
在此實施例中，從與包括在發光元件4511中之第一電極層4517相同的導電膜形成連接終端電極4515，及從 與包括在電晶體4509及4510中之源極和汲極電極相同的導電膜形成終端電極4516。
連接終端電極4515經由各向異性導電膜4519電連接到包括在FPC 4518a的終端。
位在從發光元件4511析取光之方向上的基板必須具有有關可見光的透光特性。在那例子中，使用具有有關可見光的透光特性之材料，諸如玻璃板、塑膠板、聚酯膜、或丙烯酸膜等。
作為填料4507，除了諸如氮或氬等鈍氣之外，還可使用紫外線可熟化樹脂或熱固性樹脂。例如，可使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽氧樹脂、PVB(聚乙烯縮丁醛)、或EVA(乙烯醋酸乙烯酯)。在此實施例中，使用氮作為填料。
此外，若需要的話，可在發光元件的發光表面上適當設置諸如極化板、圓形極化板(包括橢圓形極化板)、減速板(四分之一波長板或半波長板)，或濾色器等光學膜。另外，極化板或圓形極化板可被設置有防反射膜。例如，可執行防炫光處理，其中可由表面上的凸出和凹下擴散反射光，以降低炫光。
可在分開備製的基板上，安裝信號線驅動器電路4503a及4503b和掃描線驅動器電路4504a及4504b作為使用單晶半導體膜或多晶半導體膜所形成的驅動器電路。另一選擇是，可分開形成和安裝只有信號線驅動器電路或其部分，或者只有掃描線驅動器電路或其部分。此實施例 並不侷限於圖16A及16B所示之結構。
經由上述處理，可製造高度可靠的發光顯示裝置(顯示面板)作為半導體裝置。
需注意的是，此實施例所說明的結構可與其他實施例所說明之結構的任一個適當組合。
(實施例9)
可使用應用實施例1所說明之電晶體的半導體裝置作為電子紙。只要它們能夠顯示資料，電子紙可被用於各種領域的電子裝置。例如，可將電子紙應用到電子書閱讀器(e-book)、佈告欄、諸如火車等交通工具中的廣告、或諸如信用卡等各種卡片的顯示等等。圖17A及17B和圖18圖解此種電子裝置的例子。
圖17A圖解使用電子紙所形成之佈告欄2631。在廣告媒體為印刷紙張之例子中，用人力更換廣告；然而，藉由使用電子紙，可短時間改變廣告顯示。另外，可獲得穩定影像卻沒有顯示故障。需注意的是，佈告欄可具有能夠無線發送和接收資料之組態。
圖17B圖解諸如火車等交通工具中的廣告2632。在廣告媒體為印刷紙張之例子中，用人力更換廣告；然而，藉由使用電子紙，無須太多人力就可短時間改變廣告顯示。另外，可獲得穩定影像卻沒有顯示故障。需注意的是，交通工具中的廣告可具有能夠無線發送和接收資料之組態。
圖18圖解電子書閱讀器的例子。例如，電子書閱讀器2700包括外殼2701和外殼2703兩外殼。外殼2701和外殼2703與鉸鏈2711組合，使得電子書閱讀器2700可以鉸鏈2711作為軸來開闔。藉由此種結構，電子書閱讀器2700能夠像紙張書本一樣操作。
顯示部2705和顯示部2707分別結合在外殼2701和外殼2703中。顯示部2705和顯示部2707可顯示同一影像或不同影像。在顯示部2705和顯示部2707顯示不同影像之例子中，例如，在右側上的顯示部(圖8中的顯示部2705)可顯示正文，而左側上的顯示部(圖8中的顯示部2707)可顯示圖形。
圖18圖解外殼2701被設置有操作部等之例子。例如，外殼2701被設置有電力開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723，可翻動頁面。需注意的是，鍵盤、定位裝置等可設置在與外殼的顯示部同一表面上。另外，外部連接終端(諸如耳機終端、USB終端、或可連接到諸如AC配接器和USB纜線等各種纜線之終端等)、記錄媒體插入部等可設置在外殼的背表面或側表面上。而且，電子書閱讀器2700可具有電子字典的功能。
電子書閱讀器2700可具有能夠無線發送和接收資料之組態。可利用以無線從電子書伺服器購買和下載想要的書本資料等等之結構。
需注意的是，此實施例所說明的結構可與其他實施例所說明之結構的任一個適當組合。
(實施例10)
包括實施例1所說明之電晶體的半導體裝置可應用到各種電子裝置(包括遊戲機)。此種電子裝置的例子為電視機(亦稱作電視或電視接收器)、電腦等等的監視器、諸如數位相機或數位視頻相機等相機、數位相框、行動電話(亦稱作蜂巢式電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲頻播放裝置、諸如柏青哥機等大型遊戲機等等。
圖19A圖解電視裝置的例子。在電視機9600中，顯示部9603結合在外殼9601中。顯示部9603可顯示影像。此處，外殼9601可由座9605來支撐。
可利用外殼9601的操作開關或分開的遙控器9610來操作電視機9600。可利用遙控器9610的操作鍵9609來切換頻道和控制音量，藉以可控制顯示在顯示部9603上的影像。而且，遙控器9610可被設置有用以顯示從遙控器9610輸出的資料之顯示部9607。
需注意的是，電視機9600被設置有接收器、數據機等等。藉由使用接收器，可接收一般電視廣播。而且，當透過數據機以線路或不以線路將顯示裝置連接到通訊網路時，可執行單向(從發射器到接收器)或雙向(發射器和接收器之間或接收器之間等)資訊通訊。
圖19B圖解數位相框的例子。例如，在數位相框9700中，顯示部9703結合在外殼9701中。顯示部9703可顯示各種影像。例如，顯示部9703可顯示利用數位相 機等所拍攝之影像的資料，及充作一般相框。
需注意的是，數位相框9700被設置有操作部、外部連接終端(諸如USB終端、可連接到諸如USB纜線等各種纜線之終端等)、記錄媒體插入部等等。雖然這些組件可設置在與顯示部同一表面上，但是為了設計美學，將它們設置在側表面或背表面上較佳。例如，儲存利用數位相機所拍攝之影像資料之記憶體被插入在數位相框9700的記錄媒體插入部中並且載入資料，藉以可將影像資料下載和顯示在顯示部9703上。
數位相框9700可被組配成無線傳送和接收資料。經由無線通訊，可載入想要的影像資料來顯示。
圖20A圖解包括外殼9881和外殼9891兩外殼之可攜式遊戲機。外殼9881和外殼9891兩外殼以連接部9893連接，使得可攜式遊戲機可打開或折疊。顯示部9882和顯示部9883分別結合在外殼9881和外殼9891中。此外，圖20A所示之可攜式遊戲機包括揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入機構(操作鍵9885、連接終端9887、感測器9888(具有測量力、位移位置、速度、加速度、角速度、旋轉數目、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流率、濕度、梯度、振動、氣味、或紅外線之功能)、及麥克風9889)等。無須說，可攜式遊戲機的結構並不侷限於上述，而可利用被設置有至少根據本說明書的半導體裝置之其他結構。可攜式 遊戲機可適當包括其他配件。圖20A所示之可攜式遊戲機具有閱讀儲存在記憶媒體中的程式或資料以將其顯示在顯示部上之功能，及經由無線通訊與另一可攜式遊戲機分享資訊之功能。需注意的是，圖20A所示之可攜式遊戲機為侷限於上述者，及可攜式遊戲機可具有各種功能。
圖20B圖解大型遊戲機之投幣機的例子。在投幣機9900中，顯示部9903結合在外殼9901中。此外，投幣機9900包括諸如開動控制桿或停止開關等操作機構、投幣孔、揚聲器。無須說，投幣機9900的結構並不侷限於上述，而可利用被設置有至少根據本發明的半導體裝置之其他結構。投幣機9900可適當包括其他配件。
圖21A圖解行動電話的例子。行動電話1000包括結合顯示部1002之外殼1001、操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等等。
藉由以手指等等觸碰顯示部1002，可將資訊輸入到圖21A所示之行動電話1000。而且，使用者可藉由以他們的手指等等觸碰顯示部1002來進行打電話或寫電子郵件。
主要具有三個顯示部1002的螢幕模式。第一模式為主要用以顯示影像之顯示模式。第二模式為用以輸入諸如正文等資訊之輸入模式。第三模式為組合顯示模式和輸入模式兩模式之顯示和輸入模式。
例如，在打電話或寫郵件時，可將顯示部1002置放成用以輸入正文之正文輸入模式，及可輸入顯示在螢幕上 的字體。在此例中，在顯示部1002的螢幕之幾乎整個區域上顯示鍵盤或數字按鈕較佳。
當包括諸如迴轉儀或加速度感測器等用以感測傾斜的感測器之偵測裝置設置在行動電話1000內時，顯示部1002的螢幕上之顯示可藉由決定行動電話1000的方向來自動切換(行動電話1000是用以風景模式或肖像模式的水平或垂直置放)。
另外，藉由觸碰顯示部1002或操作外殼1001的操作按鈕1003來切換螢幕模式。另一選擇是，螢幕模式係可依據顯示在顯示部1002上之影像種類來切換。例如，當顯示在顯示部上的影像之信號為移動影像的資料時，螢幕模式被切換到顯示模式。當信號為正文資料時，螢幕模式被切換到輸入模式。
另外，在輸入模式中，由顯示部1002中的光學感測器偵測信號，及若某一段期間未執行藉由觸碰顯示部1002來輸入時，螢幕模式可被控制，以從輸入模式切換到顯示模式。
顯示部1002亦可充作影像感測器。例如，當以手掌或手指觸碰顯示部1002時取得掌印、指印的影像，藉以可執行個人識別。而且，藉由在顯示部中設置發出近紅外線光之背光或感測光源，可取得手指靜脈、手掌靜脈等的影像。
圖21B圖解行動電話的另一例子。圖21B中的行動電話具有顯示裝置9410，其被設置有包括顯示部9412和 操作按鈕9413之外殼9411；以及通訊裝置9400，被設置有包括操作按鈕9402、外部輸入終端9403、麥克風9404、揚聲器9405、及當接收來電時發出光之發光部9406之外殼9401。具有顯示功能之顯示裝置9410以兩方向可拆卸式裝附於具有電話功能之通訊裝置9400，如箭頭所示。如此，顯示裝置9410和通訊裝置9400可沿著其短側或長側彼此裝附。此外，當只需要顯示功能時，可從通訊裝置9400拆下顯示裝置9410來單獨使用。在各個具有可再充電蓄電池的通訊裝置9400和顯示裝置9410之間，可藉由無線或有線通訊來傳送或接收影像或輸入資訊。
需注意的是，此實施例所說明的結構可與其他實施例所說明之結構的任一個適當組合。
此申請案係依據日本專利局於2009、11、6所發表之日本專利申請案序號2009-255535，藉以併入其全文做為參考。

Claims (7)

  1. 一種半導體裝置，包含：第一電晶體，包含：第一閘極電極層；在該第一閘極電極層上的第一氧化物半導體層；以及在該第一氧化物半導體層上的第二閘極電極層；以及第二電晶體，包含：第三閘極電極層；在該第三閘極電極層上的第二氧化物半導體層；以及在該第二氧化物半導體層上的第四閘極電極層，其中該第一氧化物半導體層與該第二氧化物半導體層各包含銦、鎵及鋅，其中該第一電晶體包含第一結晶區，其形成有該第一電晶體之通道形成區，其中該第二電晶體包含第二結晶區，其形成有該第二電晶體之通道形成區，其中該第一結晶區位於該第一氧化物半導體層之表面部中，其中在該第一氧化物半導體層中較該第一結晶區下的部分具有較該第一結晶區的較低結晶度，其中該第二結晶區位於該第二氧化物半導體層之表面部中，其中在該第二氧化物半導體層中較該第二結晶區下的部分具有較該第二結晶區的較低結晶度，其中該第一電晶體的源極和汲極之一者電連接到第一配線，其中該第一電晶體的該源極和該汲極之另一者電連接到該第二電晶體的源極和汲極之一者，以及其中該第二電晶體的該源極和該汲極之另一者電連接到第二配線。
  2. 一種半導體裝置，包含：第一電晶體，包含：第一閘極電極層；在該第一閘極電極層上的第一氧化物半導體層；以及在該第一氧化物半導體層上的第二閘極電極層；以及第二電晶體，包含：第三閘極電極層；在該第三閘極電極層上的第二氧化物半導體層；以及在該第二氧化物半導體層上的第四閘極電極層，其中該第一氧化物半導體層與該第二氧化物半導體層各包含銦、鎵及鋅，其中該第一電晶體包含第一結晶區，其插入在該第一閘極電極層與該第二閘極電極層間，其中該第二電晶體包含第二結晶區，其插入在該第三閘極電極層與該第四閘極電極層間，其中該第一結晶區位於該第一氧化物半導體層之表面部中，其中該第二結晶區位於該第二氧化物半導體層之表面部中，其中該第一電晶體的源極和汲極之一者電連接到第一配線，其中該第一電晶體的該源極和該汲極之另一者電連接到該第二電晶體的源極和汲極之一者，以及其中該第二電晶體的該源極和該汲極之另一者電連接到第二配線。
  3. 根據申請專利範圍第1或2項之半導體裝置，其中該第一閘極電極層、該第二閘極電極層、該第三閘極電極層及該第四閘極電極層各具有透光特性。
  4. 根據申請專利範圍第1或2項之半導體裝置，其中該第一結晶區與該第二結晶區各包含奈米晶體。
  5. 根據申請專利範圍第1或2項之半導體裝置，其中該第一電晶體具有不同於該第二電晶體的臨界值。
  6. 根據申請專利範圍第1或2項之半導體裝置，其中該第一氧化物半導體層與該第二氧化物半導體層具有相同成分與相同純度。
  7. 根據申請專利範圍第1或2項之半導體裝置，其中該第一閘極電極層被包括於第一導電膜中，以及其中該第三閘極電極層被包括於第二導電膜中。
TW106126103A 2009-11-06 2010-11-04 半導體裝置及其製造方法 TWI639239B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-255535 2009-11-06
JP2009255535 2009-11-06

Publications (2)

Publication Number Publication Date
TW201807828A TW201807828A (zh) 2018-03-01
TWI639239B true TWI639239B (zh) 2018-10-21

Family

ID=43969871

Family Applications (8)

Application Number Title Priority Date Filing Date
TW107126062A TWI683442B (zh) 2009-11-06 2010-11-04 半導體裝置及其製造方法
TW106126103A TWI639239B (zh) 2009-11-06 2010-11-04 半導體裝置及其製造方法
TW099137945A TWI514583B (zh) 2009-11-06 2010-11-04 半導體裝置及其製造方法
TW109144318A TWI762086B (zh) 2009-11-06 2010-11-04 半導體裝置及其製造方法
TW104132540A TWI581438B (zh) 2009-11-06 2010-11-04 半導體裝置及其製造方法
TW111112914A TWI810879B (zh) 2009-11-06 2010-11-04 半導體裝置及其製造方法
TW106103298A TWI603481B (zh) 2009-11-06 2010-11-04 半導體裝置及其製造方法
TW109100642A TW202021137A (zh) 2009-11-06 2010-11-04 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107126062A TWI683442B (zh) 2009-11-06 2010-11-04 半導體裝置及其製造方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
TW099137945A TWI514583B (zh) 2009-11-06 2010-11-04 半導體裝置及其製造方法
TW109144318A TWI762086B (zh) 2009-11-06 2010-11-04 半導體裝置及其製造方法
TW104132540A TWI581438B (zh) 2009-11-06 2010-11-04 半導體裝置及其製造方法
TW111112914A TWI810879B (zh) 2009-11-06 2010-11-04 半導體裝置及其製造方法
TW106103298A TWI603481B (zh) 2009-11-06 2010-11-04 半導體裝置及其製造方法
TW109100642A TW202021137A (zh) 2009-11-06 2010-11-04 半導體裝置及其製造方法

Country Status (7)

Country Link
US (7) US9093328B2 (zh)
EP (1) EP2497115A4 (zh)
JP (10) JP2011119714A (zh)
KR (10) KR101750982B1 (zh)
CN (2) CN102598282B (zh)
TW (8) TWI683442B (zh)
WO (1) WO2011055631A1 (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011004723A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101669476B1 (ko) 2009-10-30 2016-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101932407B1 (ko) 2009-11-06 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102598282B (zh) 2009-11-06 2015-09-23 株式会社半导体能源研究所 半导体装置及其制造方法
KR101506304B1 (ko) 2009-11-27 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011068032A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5453303B2 (ja) * 2010-02-22 2014-03-26 パナソニック株式会社 発光装置とその製造方法
US8890187B2 (en) * 2010-04-16 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device with an insulating partition
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
KR101345535B1 (ko) * 2010-12-08 2013-12-26 샤프 가부시키가이샤 반도체 장치 및 표시 장치
US8829512B2 (en) 2010-12-28 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI671911B (zh) * 2011-05-05 2019-09-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5784732B2 (ja) * 2011-08-10 2015-09-24 シャープ株式会社 液晶表示装置、および液晶表示装置の製造方法
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013089115A1 (en) * 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102034911B1 (ko) * 2012-01-25 2019-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG10201610711UA (en) 2012-04-13 2017-02-27 Semiconductor Energy Lab Co Ltd Semiconductor device
US9219164B2 (en) * 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013179922A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE112013003609B4 (de) * 2012-07-20 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät, das die Anzeigevorrichtung beinhaltet
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
TWI559064B (zh) 2012-10-19 2016-11-21 Japan Display Inc Display device
JP2014130336A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
DE112013006219T5 (de) * 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US20140312341A1 (en) * 2013-04-22 2014-10-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Transistor, the Preparation Method Therefore, and Display Panel
TWI627751B (zh) * 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
KR102098795B1 (ko) * 2013-05-20 2020-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
KR102522133B1 (ko) 2013-06-27 2023-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
KR102432511B1 (ko) * 2013-08-02 2022-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102049975B1 (ko) * 2013-09-23 2020-01-08 엘지디스플레이 주식회사 표시장치 어레이 기판
KR20220047897A (ko) * 2013-12-02 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
TWI658597B (zh) * 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102326408B1 (ko) * 2014-02-24 2021-11-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
JP6615490B2 (ja) 2014-05-29 2019-12-04 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9640228B2 (en) * 2014-12-12 2017-05-02 Globalfoundries Inc. CMOS device with reading circuit
KR102273500B1 (ko) * 2014-12-30 2021-07-06 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시 장치
WO2016139560A1 (en) 2015-03-03 2016-09-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device including the oxide semiconductor film, and display device including the semiconductor device
JP2016225602A (ja) * 2015-03-17 2016-12-28 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10008609B2 (en) * 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
JP2016219483A (ja) * 2015-05-15 2016-12-22 株式会社半導体エネルギー研究所 半導体装置
US10743620B2 (en) 2015-05-28 2020-08-18 Nike, Inc. Automated tensioning system for an article of footwear
CN105097895B (zh) * 2015-06-25 2018-09-21 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
WO2017085595A1 (ja) * 2015-11-20 2017-05-26 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
US10371129B2 (en) * 2016-02-26 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and sensor system
CN108713225B (zh) * 2016-03-02 2021-04-13 夏普株式会社 有源矩阵基板以及具备有源矩阵基板的液晶显示装置
US11202484B2 (en) * 2016-03-15 2021-12-21 Nike, Inc. Standoff unit for a control device in an article of footwear
JP6763703B2 (ja) * 2016-06-17 2020-09-30 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
CN106654048B (zh) * 2016-12-27 2019-01-25 武汉华星光电技术有限公司 顶发光型oled显示单元、制作方法及显示面板
US10866475B2 (en) 2017-03-17 2020-12-15 Sharp Kabushiki Kaisha Active matrix substrate and display device
US11145766B2 (en) 2017-06-08 2021-10-12 Sharp Kabushiki Kaisha Active-matrix substrate and display device
US11264235B2 (en) * 2017-08-03 2022-03-01 Sharp Kabushiki Kaisha Active matrix substrate, microfluidic device provided with same, method for producing said active matrix substrate, and method for producing said microfluidic device
JP6799123B2 (ja) * 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11386922B1 (en) * 2021-06-11 2022-07-12 Western Digital Technologies, Inc. Multiple protective film on near-field transducer of heat-assisted magnetic recording device
JP2023007092A (ja) * 2021-07-01 2023-01-18 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法
US11699768B1 (en) * 2022-03-29 2023-07-11 Visera Technologies Company Ltd. Patterned electrode structure for image sensor

Family Cites Families (273)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917630B2 (ja) 1979-04-20 1984-04-23 富士電機株式会社 同期電動機の可変速駆動方式
JPS5917630U (ja) 1982-07-21 1984-02-02 松下電器産業株式会社 薄形圧電磁器共振子
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR960042176A (ko) * 1995-05-29 1996-12-21 구자홍 액정표시 장치의 박막 트랜지스터 제조방법
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6211928B1 (en) * 1996-03-26 2001-04-03 Lg Electronics Inc. Liquid crystal display and method for manufacturing the same
DE19712233C2 (de) 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US6001539A (en) 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
US6188452B1 (en) * 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3716755B2 (ja) 2001-04-05 2005-11-16 株式会社日立製作所 アクティブマトリクス型表示装置
US6740938B2 (en) 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP3951222B2 (ja) 2002-03-08 2007-08-01 ソニー株式会社 携帯型情報処理装置および方法、並びにプログラム
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4302535B2 (ja) 2002-04-08 2009-07-29 サムスン エレクトロニクス カンパニー リミテッド ゲート駆動回路及びこれを有する液晶表示装置
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4174737B2 (ja) 2003-03-26 2008-11-05 株式会社半導体エネルギー研究所 発光装置及び素子基板
WO2004086343A1 (ja) 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co., Ltd. 素子基板及び発光装置
JP4257971B2 (ja) 2003-03-27 2009-04-30 独立行政法人産業技術総合研究所 二重ゲート電界効果トランジスタのゲート信号印加方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005064344A (ja) * 2003-08-18 2005-03-10 Seiko Epson Corp 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置及び電子機器
US20050093435A1 (en) 2003-09-22 2005-05-05 Suh Min-Chul Full color organic light-emtting device having color modulation layer
KR20050029426A (ko) 2003-09-22 2005-03-28 삼성에스디아이 주식회사 칼라필터층 또는 색변환층을 갖는 풀칼라 유기전계발광소자
US20080081105A1 (en) 2003-09-22 2008-04-03 Samsung Sdi Co., Ltd. Method of fabricating full color organic light-emtting device having color modulation layer using liti method
US7230374B2 (en) 2003-09-22 2007-06-12 Samsung Sdi Co., Ltd. Full color organic light-emitting device having color modulation layer
JP2005134780A (ja) 2003-10-31 2005-05-26 Mitsubishi Electric Corp シフトレジスタおよびそれを備える表示装置
JP4671665B2 (ja) 2003-11-14 2011-04-20 株式会社半導体エネルギー研究所 表示装置の作製方法
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101032945B1 (ko) 2004-03-12 2011-05-09 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
JP4628004B2 (ja) * 2004-03-26 2011-02-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7289594B2 (en) 2004-03-31 2007-10-30 Lg.Philips Lcd Co., Ltd. Shift registrer and driving method thereof
GB0407739D0 (en) * 2004-04-05 2004-05-12 Univ Cambridge Tech Dual-gate transistors
JP5025095B2 (ja) * 2004-05-07 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7521368B2 (en) 2004-05-07 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
US8158517B2 (en) 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
US20060289882A1 (en) 2004-07-30 2006-12-28 Kazuki Nishimura Organic electroluminescent element and organic electroluminescent display device
JP4578215B2 (ja) * 2004-11-30 2010-11-10 三洋電機株式会社 有機エレクトロルミネッセント素子及び有機エレクトロルミネッセント表示装置
US7648861B2 (en) 2004-08-03 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device including separately forming a second semiconductor film containing an impurity element over the first semiconductor region
JP2006053427A (ja) 2004-08-13 2006-02-23 Nec Access Technica Ltd 携帯端末及びその表示制御方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR101074389B1 (ko) * 2004-11-05 2011-10-17 엘지디스플레이 주식회사 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100721569B1 (ko) 2004-12-10 2007-05-23 삼성에스디아이 주식회사 칼라필터층을 갖는 유기전계발광소자
JP4385952B2 (ja) 2005-01-19 2009-12-16 セイコーエプソン株式会社 電気光学装置、その駆動回路および電子機器
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7338894B2 (en) * 2005-01-26 2008-03-04 Freescale Semiconductor, Inc. Semiconductor device having nitridated oxide layer and method therefor
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5057703B2 (ja) * 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7465674B2 (en) 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP2007005505A (ja) 2005-06-23 2007-01-11 Matsushita Electric Ind Co Ltd 半導体レーザ装置
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
GB0516401D0 (en) * 2005-08-09 2005-09-14 Univ Cambridge Tech Nanorod field-effect transistors
WO2007017689A2 (en) * 2005-08-09 2007-02-15 Cambridge Enterprise Limited Nanorod thin-film transistors
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4732080B2 (ja) * 2005-09-06 2011-07-27 キヤノン株式会社 発光素子
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
KR101252083B1 (ko) 2005-12-22 2013-04-12 엘지디스플레이 주식회사 유기 전계발광 표시장치 및 그 제조방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP2007264355A (ja) 2006-03-29 2007-10-11 Renesas Technology Corp 表示制御用半導体集積回路および携帯用電子機器
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5364242B2 (ja) 2006-04-28 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI316760B (en) 2006-05-03 2009-11-01 Ind Tech Res Inst Circuit structure with doubl-gate organic thin film transistors and application thereof
KR100801961B1 (ko) * 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP2009528670A (ja) * 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8013331B2 (en) 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4919738B2 (ja) * 2006-08-31 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI349906B (en) 2006-09-01 2011-10-01 Au Optronics Corp Shift register, shift register array circuit, and display apparatus
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5227502B2 (ja) 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法、液晶表示装置及び電子機器
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5468196B2 (ja) 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
TWI585730B (zh) 2006-09-29 2017-06-01 半導體能源研究所股份有限公司 顯示裝置和電子裝置
KR100790761B1 (ko) * 2006-09-29 2008-01-03 한국전자통신연구원 인버터
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5525685B2 (ja) * 2006-10-17 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び電子機器
TWI511116B (zh) 2006-10-17 2015-12-01 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
US7767595B2 (en) * 2006-10-26 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
TWI396464B (zh) 2007-01-22 2013-05-11 Innolux Corp 有機電致發光顯示裝置及其製作方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR20080078409A (ko) 2007-02-23 2008-08-27 삼성에스디아이 주식회사 평판 디스플레이 장치 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5465825B2 (ja) * 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
JP2008270313A (ja) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
WO2008136505A1 (ja) 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5498670B2 (ja) 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP4488039B2 (ja) * 2007-07-25 2010-06-23 ソニー株式会社 薄膜半導体装置の製造方法
KR101448904B1 (ko) 2007-08-07 2014-10-13 삼성디스플레이 주식회사 표시장치
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
EP2189987B1 (en) 2007-09-12 2013-02-13 Sharp Kabushiki Kaisha Shift register
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US7824939B2 (en) 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
KR20090041506A (ko) 2007-10-24 2009-04-29 엘지전자 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
KR101594335B1 (ko) * 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5190275B2 (ja) 2008-01-09 2013-04-24 パナソニック株式会社 半導体メモリセル及びそれを用いた半導体メモリアレイ
KR100962989B1 (ko) * 2008-01-09 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP2009224356A (ja) * 2008-03-13 2009-10-01 Rohm Co Ltd ＺｎＯ系トランジスタ
KR100977189B1 (ko) * 2008-03-14 2010-08-23 한국과학기술연구원 다결정 금속산화물 반도체층을 이용한 전계효과트랜지스터와 그 제조방법
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR20090112088A (ko) * 2008-04-23 2009-10-28 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101461127B1 (ko) * 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US9000441B2 (en) 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101496150B1 (ko) 2008-08-19 2015-02-27 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101772377B1 (ko) * 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101783193B1 (ko) * 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101513717B1 (ko) * 2008-09-18 2015-04-20 삼성디스플레이 주식회사 기판 및 이를 갖는 표시장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032640A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101827333B1 (ko) * 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101623958B1 (ko) * 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20230106737A (ko) 2008-10-03 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치를 구비한 전자기기
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101631454B1 (ko) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
TWI496295B (zh) * 2008-10-31 2015-08-11 Semiconductor Energy Lab 半導體裝置及其製造方法
WO2010050419A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
TWI487104B (zh) 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
CN102210025A (zh) * 2008-11-07 2011-10-05 株式会社半导体能源研究所 半导体器件
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101785887B1 (ko) 2008-11-21 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
TWI617029B (zh) * 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101745341B1 (ko) 2009-09-04 2017-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR102246529B1 (ko) * 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP3217435A1 (en) 2009-09-16 2017-09-13 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011036999A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR101991006B1 (ko) * 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101820972B1 (ko) * 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101779349B1 (ko) * 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101915251B1 (ko) 2009-10-16 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052382A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011052385A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101669476B1 (ko) 2009-10-30 2016-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
CN102598282B (zh) 2009-11-06 2015-09-23 株式会社半导体能源研究所 半导体装置及其制造方法
KR101932407B1 (ko) * 2009-11-06 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101945306B1 (ko) * 2009-11-28 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101396015B1 (ko) * 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068032A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20220149630A (ko) 2009-12-04 2022-11-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120099475A (ko) * 2009-12-04 2012-09-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101470303B1 (ko) 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101994074B1 (ko) * 2010-05-21 2019-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치

Also Published As

Publication number Publication date
JP7427841B1 (ja) 2024-02-05
US20220165758A1 (en) 2022-05-26
KR20180080362A (ko) 2018-07-11
JP2011119714A (ja) 2011-06-16
TW201906174A (zh) 2019-02-01
TW201603287A (zh) 2016-01-16
CN102598282B (zh) 2015-09-23
US9853066B2 (en) 2017-12-26
KR102009305B1 (ko) 2019-08-09
JP5917630B2 (ja) 2016-05-18
KR102317763B1 (ko) 2021-10-27
JP2016184739A (ja) 2016-10-20
KR101750982B1 (ko) 2017-06-26
KR20190092631A (ko) 2019-08-07
JP2023024976A (ja) 2023-02-21
KR20210130839A (ko) 2021-11-01
US20170250201A1 (en) 2017-08-31
JP2020034937A (ja) 2020-03-05
KR20190028815A (ko) 2019-03-19
EP2497115A4 (en) 2015-09-02
CN102598282A (zh) 2012-07-18
KR102128972B1 (ko) 2020-07-01
KR20170073741A (ko) 2017-06-28
JP7170097B2 (ja) 2022-11-11
TWI810879B (zh) 2023-08-01
TW201140844A (en) 2011-11-16
KR20180038084A (ko) 2018-04-13
JP2022160412A (ja) 2022-10-19
KR101959370B1 (ko) 2019-03-19
TWI603481B (zh) 2017-10-21
JP7411763B2 (ja) 2024-01-11
TWI514583B (zh) 2015-12-21
TW201807828A (zh) 2018-03-01
KR20120091293A (ko) 2012-08-17
TW202021137A (zh) 2020-06-01
KR20190143500A (ko) 2019-12-30
TW202230819A (zh) 2022-08-01
US10079251B2 (en) 2018-09-18
TW202115918A (zh) 2021-04-16
KR102174366B1 (ko) 2020-11-04
US11315954B2 (en) 2022-04-26
JP7489557B1 (ja) 2024-05-23
JP2015043428A (ja) 2015-03-05
KR101849321B1 (ko) 2018-04-16
US20110109351A1 (en) 2011-05-12
US20190035818A1 (en) 2019-01-31
CN105206676B (zh) 2019-12-10
CN105206676A (zh) 2015-12-30
KR101876473B1 (ko) 2018-07-10
TWI581438B (zh) 2017-05-01
TW201721876A (zh) 2017-06-16
TWI683442B (zh) 2020-01-21
EP2497115A1 (en) 2012-09-12
KR20200125777A (ko) 2020-11-04
US20200219905A1 (en) 2020-07-09
JP6529924B2 (ja) 2019-06-12
US20230361128A1 (en) 2023-11-09
JP2021182139A (ja) 2021-11-25
JP2018050062A (ja) 2018-03-29
JP6913146B2 (ja) 2021-08-04
TWI762086B (zh) 2022-04-21
KR20220041245A (ko) 2022-03-31
KR102481935B1 (ko) 2022-12-28
US11961842B2 (en) 2024-04-16
KR102378013B1 (ko) 2022-03-24
US20150333090A1 (en) 2015-11-19
JP2024020211A (ja) 2024-02-14
JP6822936B2 (ja) 2021-01-27
US11710745B2 (en) 2023-07-25
WO2011055631A1 (en) 2011-05-12
US9093328B2 (en) 2015-07-28

Similar Documents

Publication Publication Date Title
TWI639239B (zh) 半導體裝置及其製造方法
JP6014196B2 (ja) 半導体装置の作製方法
TWI633682B (zh) 半導體裝置