JP2017118118A - 半導体装置及びその作製方法 - Google Patents
半導体装置及びその作製方法 Download PDFInfo
- Publication number
- JP2017118118A JP2017118118A JP2017006307A JP2017006307A JP2017118118A JP 2017118118 A JP2017118118 A JP 2017118118A JP 2017006307 A JP2017006307 A JP 2017006307A JP 2017006307 A JP2017006307 A JP 2017006307A JP 2017118118 A JP2017118118 A JP 2017118118A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- cell array
- bit line
- film
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title description 179
- 238000004519 manufacturing process Methods 0.000 title description 8
- 230000015654 memory Effects 0.000 claims abstract description 352
- 238000003860 storage Methods 0.000 claims description 115
- 230000003071 parasitic effect Effects 0.000 abstract description 52
- 238000003491 array Methods 0.000 abstract description 25
- 239000010408 film Substances 0.000 description 351
- 239000003990 capacitor Substances 0.000 description 55
- 238000000034 method Methods 0.000 description 46
- 239000001301 oxygen Substances 0.000 description 43
- 229910052760 oxygen Inorganic materials 0.000 description 43
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 41
- 239000011701 zinc Substances 0.000 description 39
- 239000010410 layer Substances 0.000 description 32
- 230000015572 biosynthetic process Effects 0.000 description 23
- 238000010438 heat treatment Methods 0.000 description 23
- 239000000758 substrate Substances 0.000 description 23
- 239000007789 gas Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 239000012535 impurity Substances 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 125000004429 atom Chemical group 0.000 description 15
- 239000002019 doping agent Substances 0.000 description 15
- 229910052739 hydrogen Inorganic materials 0.000 description 15
- 239000001257 hydrogen Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 239000013078 crystal Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 238000004544 sputter deposition Methods 0.000 description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 13
- 238000005530 etching Methods 0.000 description 13
- 238000005498 polishing Methods 0.000 description 13
- 229910052721 tungsten Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 12
- 239000000203 mixture Substances 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- IRLPACMLTUPBCL-KQYNXXCUSA-N 5'-adenylyl sulfate Chemical compound C1=NC=2C(N)=NC=NC=2N1[C@@H]1O[C@H](COP(O)(=O)OS(O)(=O)=O)[C@@H](O)[C@H]1O IRLPACMLTUPBCL-KQYNXXCUSA-N 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 9
- -1 oxygen radicals Chemical class 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 230000003321 amplification Effects 0.000 description 8
- 230000014759 maintenance of location Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 7
- 230000018044 dehydration Effects 0.000 description 7
- 238000006297 dehydration reaction Methods 0.000 description 7
- 238000006356 dehydrogenation reaction Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000000227 grinding Methods 0.000 description 7
- 150000002500 ions Chemical group 0.000 description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 7
- 238000009832 plasma treatment Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000003381 stabilizer Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910018137 Al-Zn Inorganic materials 0.000 description 4
- 229910018573 Al—Zn Inorganic materials 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- 229910000765 intermetallic Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 229910020994 Sn-Zn Inorganic materials 0.000 description 3
- 229910009069 Sn—Zn Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052805 deuterium Inorganic materials 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 229910052754 neon Inorganic materials 0.000 description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 1
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 1
- 229910020944 Sn-Mg Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229910052696 pnictogen Inorganic materials 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- FRNOGLGSGLTDKL-UHFFFAOYSA-N thulium atom Chemical compound [Tm] FRNOGLGSGLTDKL-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
いる。トランジスタは、液晶テレビに代表されるような表示装置や、記憶素子がマトリク
ス状に配置された記憶装置等に用いられている。トランジスタに適用可能な半導体薄膜の
材料としてシリコンが広く用いられているが、近年では酸化物半導体も注目されている(
特許文献1参照)。
れるDRAM、SRAM、不揮発性メモリに分類されるマスクROM、EPROM、EE
PROM、フラッシュメモリ、強誘電体メモリなどがあり、単結晶の半導体基板を用いて
形成されたこれらのメモリの多くは既に実用化されている。上記の記憶装置の中でも、D
RAMは、トランジスタとキャパシタ(以下、容量素子ともいう)でメモリセルを構成す
る単純な構造を有しており、SRAM等の他の記憶装置に比べてメモリセルを構成するた
めの半導体素子が少ない。よって、他の記憶装置と比べて単位面積あたりの記憶容量を高
めることができ、低コスト化を実現できる。
ャネル形成領域に有するトランジスタ(以下「酸化物半導体トランジスタ」という)を用
いる場合、酸化物半導体トランジスタは、オフ状態でのリーク電流(オフ電流)が非常に
小さいので、保持時間が長く、リフレッシュ期間が長いDRAMを作製することができる
。
つ、集積度のより高い集積回路を実現するためには、他の記憶装置と同様にもっと単位面
積あたりの記憶容量を高めなくてはならない。そのためには、電荷を保持するために各メ
モリセルに設けられた容量素子の面積を小さくし、各メモリセルの面積を縮小化せざるを
得ない。
電荷量の差が小さくなるため、トランジスタのオフ電流の値が高いとデータの正確さを維
持するのが難しく、保持期間が短くなる傾向にある。よって、リフレッシュ動作の頻度が
増加し、消費電力が嵩んでしまう。
れるメモリセルの数が増大する、或いは、一のビット線が引き回される距離が長くなる。
よって、ビット線の有する寄生容量と寄生抵抗が増大する。そのため、容量素子の面積縮
小化により各デジタル値どうしの電荷量の差が小さくなると、上記ビット線を介して上記
電荷量の差、すなわちデータを正確に読み出すのが困難になり、エラー発生率が高まる。
メモリセルの数が増大する、或いは、一のワード線が引き回される距離が長くなる。よっ
て、ワード線の有する寄生容量と寄生抵抗が増大する。そのため、ワード線に入力された
信号のパルスが遅延する、或いは、ワード線の電位降下が大きくなる。よって、ワード線
を介してトランジスタのスイッチングを制御するための信号をメモリセルに供給すると、
メモリセルによって、データが書き込まれない、データを十分に保持しきれずに消失して
しまう、読み出しにかかる時間が長すぎるために正確なデータが読み出されないなど、デ
ータの書き込み、保持、読み出しの一連の動作に不具合が生じ、エラー発生率が高まる。
積あたりの記憶容量を高めることができる記憶装置を得ることを課題の一とする。或いは
、開示される発明の一態様は、エラー発生率を抑えつつ、単位面積あたりの記憶容量を高
めることができる記憶装置を得ることを課題の一とする。或いは、開示される発明の一態
様は、上記記憶装置を用いることで、信頼性の高い半導体装置を実現することを課題の一
とする。
を有し、当該メモリセルは、スイッチング素子として酸化物半導体トランジスタと、当該
酸化物半導体トランジスタに電気的に接続された保持容量と、を有する。
時間が長いメモリセルを得ることができる。
されており、ソース又はドレインの他方は、保持容量の一方の端子に電気的に接続されて
いる。また当該酸化物半導体トランジスタのゲートは、ワード線に電気的に接続されてい
る。保持容量の他方の端子には、低電源電位VSS(例えば、接地電位GND)が印加さ
れている。
ワード線駆動回路は、メモリセルアレイと一部あるいは全部が積層して作製される。ビッ
ト線駆動回路及びメモリセルアレイ、並びに、ワード線駆動回路とメモリセルアレイは、
それぞれ接続配線によって電気的に接続される。
をそれぞれ積層するため、単位面積あたりの記憶容量を高めた記憶装置を得ることができ
る。
セルアレイ端に配置すると、ビット線の寄生抵抗及びワード線の寄生抵抗が高くなってし
まう。そのため、接続配線とビット線との接続点、及び、接続配線とワード線との接続点
を、隣り合うメモリセルアレイの境界部に配置する。
リセルアレイの境界部に配置すると、接続配線とビット線との接続点、及び、接続配線と
ワード線との接続点を、メモリセルアレイ端に配置する場合と比較して、ビット線及びワ
ード線それぞれの寄生抵抗を半分にすることができる。よって、ビット線の寄生抵抗及び
ワード線の寄生抵抗を低減させることができる。
線の寄生抵抗の抵抗値が最小となる位置に設ける。接続配線とワード線との接続点を、接
続配線の抵抗の抵抗値及びワード線の寄生抵抗の抵抗値が最小となる位置に設ける。これ
により、ビット線の寄生抵抗及びワード線の寄生抵抗を最小とすることができる。
用いて増幅素子の第1の端子及び第2の端子に電気的に接続する。これにより、ビット線
の配線の長さを分割しない場合の半分にすることができるので、寄生容量の容量値も半分
となる。
低減させることができるので、エラー発生率が抑えられた記憶装置を得ることができる。
線駆動回路と、点対称に配置された第1のワード線駆動回路と第2のワード線駆動回路と
、第1のビット線と第1のワード線とを有し、当該第1のビット線駆動回路と少なくとも
一部が重畳する第1のメモリセルアレイと、第2のビット線と第2のワード線とを有し、
当該第1のワード線駆動回路と少なくとも一部が重畳する第2のメモリセルアレイと、第
3のビット線と当該第2のワード線を当該第2のメモリセルアレイと共通に用いる第3の
メモリセルアレイと、第4のビット線と当該第1のワード線を当該第1のメモリセルアレ
イと共通に用いる第4のメモリセルアレイと、有し、当該第1のワード線は、当該第1の
メモリセルアレイと当該第4のメモリセルアレイの境界部で当該第2のワード線駆動回路
と接続され、当該第2のワード線は、当該第2のメモリセルアレイと当該第3のメモリセ
ルアレイの境界部で当該第1のワード線駆動回路と接続され、当該第1のビット線と、当
該第2のビット線は、当該第1のメモリセルアレイと当該第2のメモリセルアレイとの境
界部で当該第1のビット線駆動回路に接続され、当該第3のビット線と、当該第4のビッ
ト線は、当該第3のメモリセルアレイと当該第4のメモリセルアレイとの境界部で当該第
2のビット線駆動回路に接続されていることを特徴とする記憶装置に関する。
と当該第2のビット線の電位の差を増幅する増幅素子を有し、当該第2のビット線駆動回
路は、当該第3のビット線と当該第4のビット線の電位の差を増幅する増幅素子を有する
ことを特徴とする。
クタ、及び、読み出し回路を有し、当該ワード線駆動回路はそれぞれ、デコーダ、レベル
シフタ、及び、バッファを有することを特徴とする。
ド線それぞれの交点に隣接したメモリセルと、当該メモリセルは、スイッチング素子であ
る酸化物半導体トランジスタと、当該酸化物半導体トランジスタのソース又はドレインの
一方に電気的に接続された保持容量とを有することを特徴とする。
容量を高めることができる記憶装置を得ることができる。或いは、開示される発明の一態
様により、エラー発生率を抑えつつ、単位面積あたりの記憶容量を高めることができる記
憶装置を得ることができる。或いは、開示される発明の一態様は、上記記憶装置を用いる
ことで、信頼性の高い半導体装置を実現することができる。
、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書
に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変
更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限
定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機
能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
能する素子及び装置全般を指し、電子回路、表示装置、発光装置等を含む電気装置および
その電気装置を搭載した電子機器をその範疇とする。
るために、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示す
る発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
を避けるために付すものであり、数的に限定するものではないことを付記する。
図1に本実施の形態の記憶装置の構成を示す。図1(A)に示す記憶装置は、第1の入出
力回路111a、並びに、第1のデコーダ113a、第1のセレクタ114a、及び第1
の読み出し回路115aを有する第1のビット線駆動回路112aを有する第1のサブモ
ジュール141aを有している。また、図1(A)に示す記憶装置は、第2のデコーダ1
22a、第1のレベルシフタ123a、第1のバッファ124aを有する第1のワード線
駆動回路121aである第2のサブモジュール141bを有している。また、図1(A)
に示す記憶装置は、第2の入出力回路111b、並びに、第3のデコーダ113b、第2
のセレクタ114b、及び第2の読み出し回路115bを有する第2のビット線駆動回路
112bを有する第3のサブモジュール141cを有している。また、図1(A)に示す
記憶装置は、第4のデコーダ122b、第2のレベルシフタ123b、第2のバッファ1
24bを有する第2のワード線駆動回路121bである第4のサブモジュール141dを
有している。
イ101a、第2のサブモジュール141bの上部に積層してメモリセルアレイ101b
、第3のサブモジュール141cの上部に積層してメモリセルアレイ101c、及び、第
4のサブモジュール141dの上部に積層してメモリセルアレイ101dが配置されてい
る(図1(C)参照)。なお、メモリセルアレイ101a乃至101dはそれぞれ積層の
構造を有していてもよい。
動回路112bが、第1のサブモジュール141a乃至第4のサブモジュール141dの
中心点から点対称になるように配置する。同様に、第1のワード線駆動回路121a及び
第2のワード線駆動回路121bを、第1のサブモジュール141a乃至第4のサブモジ
ュール141dの中心点から点対称になるように配置する。また、第1のビット線駆動回
路112aは、第1のワード線駆動回路121a及び第2のワード線駆動回路121bと
隣り合う。第1のワード線駆動回路121aは、第1のビット線駆動回路112a及び第
2のビット線駆動回路112bと隣り合う。第2のビット線駆動回路112bは、第1の
ワード線駆動回路121a及び第2のワード線駆動回路121bと隣り合う。
、また、ビット線105はメモリセルアレイ101cからメモリセルアレイ101dに伸
びている。ワード線104はメモリセルアレイ101aからメモリセルアレイ101dに
伸びており、また、ワード線104はメモリセルアレイ101bからメモリセルアレイ1
01cに伸びている(図1(B)参照)。
ル106が二次元的に配列されたものである(図2参照)。
て、図3(A)を用いて説明する。
半導体トランジスタ107のソース又はドレインの一方に電気的に接続されたビット線1
05、酸化物半導体トランジスタ107のゲートに電気的に接続されたワード線104、
酸化物半導体トランジスタ107のソース又はドレインの他方に一方の端子が電気的に接
続された保持容量108を有している。保持容量108の他方の端子には、低電源電位V
SS(例えば、接地電位GND)が印加されている。
に配置されるビット線105には、メモリセルアレイ101a及びメモリセルアレイ10
1bの境界部(メモリセルアレイ101a及びメモリセルアレイ101bの両方)に、接
続配線131(図1(C)参照)との接続点109が配置されている。メモリセルアレイ
101c及びメモリセルアレイ101dに配置されるビット線105には、メモリセルア
レイ101c及びメモリセルアレイ101dの境界部(メモリセルアレイ101c及びメ
モリセルアレイ101dの両方)に、接続配線131との接続点109が配置されている
。また、メモリセルアレイ101a及びメモリセルアレイ101dに配置されるワード線
104には、メモリセルアレイ101a及びメモリセルアレイ101dの境界部(ただし
メモリセルアレイ101d側)に、接続配線131との接続点109が配置されている。
メモリセルアレイ101b及びメモリセルアレイ101cに配置されるワード線104に
は、メモリセルアレイ101b及びメモリセルアレイ101cの境界部(ただしメモリセ
ルアレイ101b側)に、接続配線131との接続点109が配置されている。
イ101bの境界部、並びに、メモリセルアレイ101c及びメモリセルアレイ101d
の境界部それぞれに、一対の接続点が設けられている。各ワード線104に対しては、メ
モリセルアレイ101a及びメモリセルアレイ101dの境界部、並びに、メモリセルア
レイ101b及びメモリセルアレイ101cの境界部それぞれに、1つの接続点が設けら
れている。
1bのそれぞれ、並びに、メモリセルアレイ101c及びメモリセルアレイ101dのそ
れぞれに設けられた接続点109を通り、接続配線131を介して、第1の読み出し回路
115a及び第2の読み出し回路115bのそれぞれに電気的に接続されている。ビット
線105を二本に分割するのは、寄生容量を低減するためであり、詳細は後述する。
ビット線105及び接続配線131との接続点109、並びに、ワード線104及び接続
配線131との接続点109は、2つのメモリセルアレイの境界部に配置される。そのた
め、接続点109が2つのメモリセルアレイの端部に配置された場合に比べて、ビット線
105の寄生抵抗及びワード線104の寄生抵抗が半分となり、それぞれの寄生抵抗を低
減することができる。
信号の伝達方向を示している。図1(A)に示す矢印151bは、書き込み時における第
2のサブモジュール141bの信号の伝達方向を示している。図1(A)に示す矢印15
1cは、書き込み時における第3のサブモジュール141cの信号の伝達方向を示してい
る。図1(A)に示す矢印151dは、書き込み時における第4のサブモジュール141
dの信号の伝達方向を示している。
び各ワード線104の交点に隣接したメモリセル106の配置された向きを、図5に示す
。
1dに設けられるメモリセル106の酸化物半導体トランジスタ107は、全て同じ方向
に設けられる。
06の酸化物半導体トランジスタ107、及び、メモリセルアレイ101bに設けられる
メモリセル106の酸化物半導体トランジスタ107は、メモリセルアレイ101aに設
けられている接続点109を結ぶ線を対称軸として、線対称の位置に配置されている。
07、及び、メモリセルアレイ101dに設けられるメモリセル106の酸化物半導体ト
ランジスタ107は、メモリセルアレイ101cに設けられている接続点109を結ぶ線
を対称軸として、線対称の位置に配置されている。
07、及び、メモリセルアレイ101dに設けられるメモリセル106の酸化物半導体ト
ランジスタ107は、メモリセルアレイ101dに設けられている接続点109を結ぶ線
を対称軸として、線対称の位置に配置されている。
07、及び、メモリセルアレイ101cに設けられるメモリセル106の酸化物半導体ト
ランジスタ107は、メモリセルアレイ101bに設けられている接続点109を結ぶ線
を対称軸として、線対称の位置に配置されている。
スタ107、及び、メモリセルアレイ101cに設けられるメモリセル106の酸化物半
導体トランジスタ107は、メモリセルアレイ101a乃至メモリセルアレイ101dの
中心点を対称点として、点対称の位置に配置されている。なお、本実施の形態において、
メモリセルアレイ101a乃至メモリセルアレイ101dの中心点とは、メモリセルアレ
イ101a乃至メモリセルアレイ101dの全てから等距離にある点のことをいう。
スタ107、及び、メモリセルアレイ101dに設けられるメモリセル106の酸化物半
導体トランジスタ107は、メモリセルアレイ101a乃至メモリセルアレイ101dの
中心点を対称点として、点対称の位置に配置されている。
れた信号は、接続配線131を通り、接続点109を介し、メモリセルアレイ101a及
びメモリセルアレイ101bに伝達される。メモリセルアレイ101aにおいて、当該信
号は、矢印161aが示す方向に伝達される。メモリセルアレイ101bにおいては、当
該信号は、矢印161bが示す方向に伝達される。
伝達された信号は、接続配線131を通り、接続点109を介し、メモリセルアレイ10
1b及びメモリセルアレイ101cに伝達される。メモリセルアレイ101bにおいて、
当該信号は、矢印171bが示す方向に伝達される。メモリセルアレイ101cにおいて
は、当該信号は、矢印171cが示す方向に伝達される。
伝達された信号は、接続配線131を通り、接続点109を介し、メモリセルアレイ10
1c及びメモリセルアレイ101dに伝達される。メモリセルアレイ101cにおいて、
当該信号は、矢印161cが示す方向に伝達される。メモリセルアレイ101dにおいて
は、当該信号は、矢印161dが示す方向に伝達される。
伝達された信号は、接続配線131を通り、接続点109を介し、メモリセルアレイ10
1d及びメモリセルアレイ101aに伝達される。メモリセルアレイ101dにおいて、
当該信号は、矢印171dが示す方向に伝達される。メモリセルアレイ101aにおいて
は、当該信号は、矢印171aが示す方向に伝達される。
向に伝達される。
1のデコーダ113a、第1のセレクタ114a、及び第1の読み出し回路115aを有
する第1のビット線駆動回路112aを、書き込み時の信号の伝達する方向に配置し、当
該信号の到達する領域に、接続配線131を形成する。接続配線131は、メモリセルア
レイ101a及びメモリセルアレイ101bのそれぞれに設けられた接続点109を介し
て、メモリセルアレイ101a及びメモリセルアレイ101bのビット線105に電気的
に接続されている。メモリセルアレイ101a及びメモリセルアレイ101bのそれぞれ
に設けられた接続点109は、メモリセルアレイ101a及びメモリセルアレイ101b
の境界部に配置されている。接続配線131及び接続点109を介し、当該信号は、メモ
リセルアレイ101aのビット線105を矢印161aが示す方向に、及び、メモリセル
アレイ101bのビット線105を矢印161bが示す方向に伝達される。
、第1のバッファ124aを有する第1のワード線駆動回路121aを、書き込み時の信
号の伝達する方向に配置し、当該信号の到達する領域に、接続配線131を形成する。接
続配線131は、メモリセルアレイ101bに設けられた接続点109を介して、メモリ
セルアレイ101b及びメモリセルアレイ101cのワード線104に電気的に接続され
ている。メモリセルアレイ101bに設けられた接続点109は、メモリセルアレイ10
1c及びメモリセルアレイ101dの境界部に配置されている。接続配線131及び接続
点109を介し、当該信号は、メモリセルアレイ101bのワード線104を矢印171
bが示す方向に、及び、メモリセルアレイ101cのワード線104を矢印171cが示
す方向に伝達される。
13b、第2のセレクタ114b、及び第2の読み出し回路115bを有する第2のビッ
ト線駆動回路112bを、書き込み時の信号の伝達する方向に配置し、当該信号の到達す
る領域に、接続配線131を形成する。接続配線131は、メモリセルアレイ101c及
びメモリセルアレイ101dのそれぞれに設けられた接続点109を介して、メモリセル
アレイ101c及びメモリセルアレイ101dのビット線105に電気的に接続されてい
る。メモリセルアレイ101c及びメモリセルアレイ101dのそれぞれに設けられた接
続点109は、メモリセルアレイ101c及びメモリセルアレイ101dの境界部に配置
されている。接続配線131及び接続点109を介し、当該信号は、メモリセルアレイ1
01cのビット線105を矢印161cが示す方向に、及び、メモリセルアレイ101d
のビット線105を矢印161dが示す方向に伝達される。
、第2のバッファ124bを有する第2のワード線駆動回路121bを、書き込み時の信
号の伝達する方向に配置し、当該信号の到達する領域に、接続配線131を形成する。接
続配線131は、メモリセルアレイ101dに設けられた接続点109を介して、メモリ
セルアレイ101d及びメモリセルアレイ101aのワード線104に電気的に接続され
ている。メモリセルアレイ101dに設けられた接続点109は、メモリセルアレイ10
1d及びメモリセルアレイ101aの境界部に配置されている。接続配線131及び接続
点109を介し、当該信号は、メモリセルアレイ101aのワード線104を矢印171
aが示す方向に、及び、メモリセルアレイ101dのワード線104を矢印171dが示
す方向に伝達される。
路の配置、メモリセルアレイ101a乃至メモリセルアレイ101dのそれぞれに設けら
れた接続点109の位置は、各ビット線105及び各接続配線131、並びに、各ワード
線104及び各接続配線131のそれぞれの寄生抵抗が最小になるように、設けられてい
る。
の寄生抵抗が低減された記憶装置を得ることができる。
図2に示す。図2に示す記憶装置300であるDRAMは、メモリセルアレイ301、入
出力回路311、ビット線駆動回路312、及び、ワード線駆動回路321を有している
。ビット線駆動回路312は、デコーダ313、セレクタ314、及び、増幅回路315
を有している。ワード線駆動回路321は、デコーダ322、レベルシフタ323、及び
、バッファ324を有している。
。メモリセル106は、スイッチング素子である酸化物半導体トランジスタ107及び保
持容量108を有する。酸化物半導体トランジスタ107のソース又はドレインの一方は
ビット線105に電気的に接続され、酸化物半導体トランジスタ107のゲートはワード
線104に電気的に接続され、酸化物半導体トランジスタ107のソース又はドレインの
他方は保持容量108の一方の端子に接続されている。保持容量108の他方の端子には
低電源電位VSS(例えば、接地電位GND)が印加されている。
は1つのビット線105を共有している。また、各行のメモリセル106は1つのワード
線104を共有している。
に接続されており、メモリセルアレイ301中の複数のワード線104は、ワード線駆動
回路321に電気的に接続されている。ビット線105及びビット線駆動回路312との
接続点、並びに、ワード線104及びワード線駆動回路321との接続点を、接続点10
9とする。
そのため、ビット線105及びワード線104の寄生抵抗は大きくなってしまう。
製した複数のサブモジュールを組み合わせた記憶装置を示すブロック図である。記憶装置
を当該複数のサブモジュールで作製すると、各メモリセルに信号を印加する時間を短くす
ることができる。
分割されたそれぞれの回路を並び替えたものである。
11、16個のビット線駆動回路112、及び、16個のワード線駆動回路121を有し
ている。各ビット線駆動回路112は、デコーダ113、セレクタ114、及び、読み出
し回路115を有している。各ワード線駆動回路121は、デコーダ122、レベルシフ
タ123、及び、バッファ124を有している。
に配列された複数のメモリセル106を有している。図7の各メモリセルアレイ101中
のメモリセル106の構成は、図1と同様である。
装置300のメモリセルアレイ301を十六分割したものである。図7に示す記憶装置1
00では、十六分割されたメモリセルアレイに応じて、入出力回路、ビット線駆動回路、
及び、ワード線駆動回路も十六分割されている。図7に示す記憶装置100において、メ
モリセルアレイ101、入出力回路111、ビット線駆動回路112、及び、ワード線駆
動回路121はそれぞれ16個配置されている。分割する数は必要に応じて変えることが
可能であり、例えば、六十四分割等でもよい。
び回路の配置された向きの関係を、図8に示す。
図8(A)に示すビット線駆動回路112は、メモリセルアレイ101の上側に配置され
ている。図8(A)に示すように、上側から下側へ、デコーダ113、セレクタ114、
読み出し回路115の順に配置されているビット線駆動回路112は、「112」の上下
が正常な向きで描かれている。
ている。図8(B)に示すように、下側から上側へ、デコーダ113、セレクタ114、
読み出し回路115の順に配置されているビット線駆動回路112、すなわち、上側から
下側へ、読み出し回路115、セレクタ114、デコーダ113が配置されているビット
線駆動回路112は、「112」の上下が逆の向きに描かれている。
3、セレクタ114、読み出し回路115のうち、読み出し回路115がメモリセルアレ
イ101の最も近くに配置される。
図8(C)に示すワード線駆動回路121は、メモリセルアレイ101の右側に配置され
ている。図8(C)に示すように、右側から左側へ、デコーダ122、レベルシフタ12
3、バッファ124の順に配置されているワード線駆動回路121は、「121」が右に
90°回転した位置に描かれている。
ている。図8(D)に示すように、左側から右側へ、デコーダ122、レベルシフタ12
3、バッファ124の順に配置されているワード線駆動回路121(すなわち、右側から
左側へ、バッファ124、レベルシフタ123、デコーダ122の順に配置されている)
ワード線駆動回路121は、「121」が左に90°回転した位置に描かれている。
2、レベルシフタ123、バッファ124のうち、バッファ124がメモリセルアレイ1
01に最も近くなるように配置される。
動回路121、及び、メモリセルアレイ101を、回路190とする。また図8(E)で
は、メモリセルアレイ101の上側にビット線駆動回路112、メモリセルアレイ101
の左側にワード線駆動回路121、かつ、メモリセルアレイの左上であり、ビット線駆動
回路112の左側であり、ワード線駆動回路121の上側に入出力回路111に配置され
た回路190を、四角で囲んだアルファベット「F」で示す。
された回路190で書き替えたものを、図9に示す。
る。
図7及び図9に示すように、それぞれ分割してサブモジュール化すると、各メモリセルに
信号を印加する時間を短くすることができる。
した記憶装置においても、ビット線及びビット線駆動回路との接続点、並びに、ワード線
及びワード線駆動回路との接続点は、メモリセルアレイの端部である。
モリセルアレイ及び駆動回路それぞれの面積が増大するという欠点が生じる。
配置を示す。
続点109、及び、ワード線104及びワード線駆動回路121との接続点109は、メ
モリセルアレイ101端に配置される。そのため、ワード線104及びビット線105の
寄生抵抗が大きくなってしまう。
各メモリセルに信号を印加する時間を短くすることができるという利点が生じるが、ビッ
ト線駆動回路とビット線の接続点、及び、ワード線駆動回路とワード線の接続点が、ビッ
ト線及びワード線それぞれの端部(メモリセルアレイの端部)に配置されている限り、ワ
ード線104及びビット線105の寄生抵抗が大きくなってしまう。
を分割してサブモジュールを作製し、さらに、ビット線及び接続配線の接続点、並びに、
ワード線及び接続配線の接続点を、2つのメモリセルアレイの境界部に配置することで、
ビット線、ワード線、及び、接続配線の寄生抵抗が低減された記憶装置を得ることができ
る。
されているので、記憶装置の面積を低減することができる。
駆動回路112a及び第2のビット線駆動回路112bに、ワード線駆動回路121は、
第1のワード線駆動回路121a及び第2のワード線駆動回路121bに分割される。第
1のビット線駆動回路112aは、第1のデコーダ113a、第1のセレクタ114a、
第1の読み出し回路115aを有し、第2のビット線駆動回路112bは、第3のデコー
ダ113b、第2のセレクタ114b、第2の読み出し回路115bを有している。第1
のワード線駆動回路121aは、第2のデコーダ122a、第1のレベルシフタ123a
、第1のバッファ124aを有している。第2のワード線駆動回路121bは、第4のデ
コーダ122b、第2のレベルシフタ123b、第2のバッファ124bを有している。
a、メモリセルアレイ101b、メモリセルアレイ101c、メモリセルアレイ101d
に分割されている。
回路121bによって駆動される。メモリセルアレイ101bは、第1のビット線駆動回
路112a及び第1のワード線駆動回路121aによって駆動される。メモリセルアレイ
101cは、第2のビット線駆動回路112b及び第1のワード線駆動回路121aによ
って駆動される。メモリセルアレイ101dは、第2のビット線駆動回路112b及び第
2のワード線駆動回路121bによって駆動される。
路112bを、第1のビット線駆動回路112a、第2のビット線駆動回路112b、第
1のワード線駆動回路121a、及び、第2のワード線駆動回路121bの中心点から点
対称になるように配置する。なお、第1のビット線駆動回路112a、第2のビット線駆
動回路112b、第1のワード線駆動回路121a、及び、第2のワード線駆動回路12
1bの中心点とは、第1のビット線駆動回路112a、第2のビット線駆動回路112b
、第1のワード線駆動回路121a、及び、第2のワード線駆動回路121bから等距離
にある点のことである。同様に、第1のワード線駆動回路121a及び第2のワード線駆
動回路121bを、当該中心点から点対称になるように配置する。また、第1のビット線
駆動回路112aは、第1のワード線駆動回路121a及び第2のワード線駆動回路12
1bと隣り合うように配置する。第1のワード線駆動回路121aは、第1のビット線駆
動回路112a及び第2のビット線駆動回路112bと隣り合うように配置する。第2の
ビット線駆動回路112bは、第1のワード線駆動回路121a及び第2のワード線駆動
回路121bと隣り合うように配置する。第2のワード線駆動回路121bは、第1のビ
ット線駆動回路112a及び第2のビット線駆動回路112bと隣り合うように配置する
。
ット線駆動回路112a、第2のビット線駆動回路112b、第1のワード線駆動回路1
21a、及び、第2のワード線駆動回路121bのそれぞれに対応させて配置する(図1
1(B)参照)。
、第1のワード線駆動回路121a、及び、第2のワード線駆動回路121b、並びに、
図11(B)に示すメモリセルアレイ101a乃至メモリセルアレイ101dを、図1に
示す記憶装置と同様に、2つのメモリセルアレイの境界部に設けた接続点を介して、接続
配線にて電気的に接続する。
ことができる。
を低減することが可能である。
上述のように、メモリセル106には、酸化物半導体トランジスタ107、一方の端子が
酸化物半導体トランジスタ107のソース又はドレインの他方に電気的に接続された保持
容量108が配置されている。保持容量108の他方の端子には、低電源電位VSS(例
えば、接地電位GND)が印加されている。酸化物半導体トランジスタ107のソース又
はドレインの一方は、ビット線105に電気的に接続されており、酸化物半導体トランジ
スタ107のゲートは、ワード線104電気的に接続されている(図3(A)参照)。
えば、酸化物半導体トランジスタ107のソース又はドレインの他方と保持容量108の
一方の端子を電気的に接続するノード及びビット線105との間、保持容量108の他方
の端子とビット線105との間に、寄生容量が発生する。
量133とし、スイッチング素子132である酸化物半導体トランジスタ107、保持容
量108を図3(B)に示す。
5に高電源電位VDDの半分の電圧(1/2×VDD)を印加する(図3(C)参照)。
スイッチング素子132がオフの状態で、ビット線105に高電源電位VDDの半分の電
圧(1/2×VDD)を印加することを、1/2(VDD)プリチャージと呼ぶ。
保持容量108に蓄えられている電荷を電荷Qs、寄生容量133に蓄えられている電荷
を電荷Qbとすると、Qb=Cb×1/2×(VDD)である。また、保持容量108に
予め電荷が蓄えられている場合は、Qs=Cs×VDDであり、保持容量108に電荷が
蓄えられていなかった場合は、Qs=0である。
酸化物半導体トランジスタ107のゲートに高電源電位VDDが印加されることにより、
スイッチング素子132がオンとなる(図3(D)参照)。
る電圧は等しくなる。当該電圧を電圧Vbとすると、保持容量108に予め電荷が蓄えら
れていた場合は、Vb=1/2×VDD×((Cb+2Cs)/(Cb+Cs))である
。保持容量108に電荷が蓄えられていなかった場合は、Vb=1/2×VDD×(Cb
/(Cb+Cs))となる。
と、保持容量108に予め電荷が蓄えられていた場合は、ΔVb=1/2×VDD×(C
s/(Cb+Cs))となり、保持容量108に電荷が蓄えられていなかった場合は、Δ
Vb=−1/2×VDD×(Cs/(Cb+Cs))となる。
132をオン状態にすると、ビット線105に印加されている電圧が、変動電圧ΔVbだ
け変化する。変動電圧ΔVbを、ビット線105に接続した増幅素子(例えばセンスアン
プ)により増幅し、増幅した変動電圧ΔVbをフィードバック及び読み出し信号として出
力する。
動電圧ΔVbが小さすぎて、増幅素子で増幅できないと、読み出しの際にメモリセル10
6に蓄えられたデータを読み出しできない恐れが生じる。そのため、増幅素子で増幅でき
る程度に変動電圧ΔVbを設定する必要がある。上述のように、変動電圧ΔVbは、保持
容量108の容量値Cs及び寄生容量133の容量値Cbの関数である。よって、変動電
圧ΔVbを制御するには、保持容量108の容量値Csを制御すればよい。増幅素子で増
幅できる程度に変動電圧ΔVbを設定した場合、保持容量108の容量値Csは、20f
F以上30fF以下が好ましい。
ランジスタ107は、オフ状態でのリーク電流が非常に小さい。そのため、一定時間に保
持する電荷量を鑑みてメモリセル106の保持容量108の容量値Csを決定すると、メ
モリセル106の保持容量108の容量値Csを極めて小さくすることが可能である。
にもかかわらず、メモリセル106のデータを読み出す際には、保持容量108の容量値
Csは、ある程度の大きさが必要である。
の占有面積が増大するという問題点や、保持容量108の作製工程が難しくなるという問
題点等が生じる。
ると、当該ビット線105全体の寄生容量133が増えてしまうという問題がある。ビッ
ト線105の寄生容量133の容量値Cbが増えると、上述の変動電圧ΔVbを表す式に
示されるように、変動電圧ΔVbが低減する。変動電圧ΔVbが低減すると、読み出しの
際にメモリセル106のデータを読み出しにくくなる。
であり、寄生容量133の容量値Cbを低減することが好ましいと言える。
られる増幅素子135、第1の読み出し回路115a及び第2の読み出し回路115bの
それぞれに設けられるプリチャージ回路116、第1のセレクタ114a及び第2のセレ
クタ114bのそれぞれに設けられる第1のスイッチ118、第1のセレクタ114a及
び第2のセレクタ114bのそれぞれに設けられる第2のスイッチ119、入出力回路1
11に設けられるメインアンプ117との配置を、図4に示す。増幅素子135は、第1
の端子及び第2の端子に入力される電位の差分を増幅する。プリチャージ回路116は、
上述の電圧1/2(VDD)を印加する回路である。
ット線105は、それぞれ接続点109を介して接続配線131に電気的に接続されてい
る。接続点109を介して二本に分割されたビット線105に電気的に接続されている接
続配線131は、それぞれ増幅素子135の第1の端子及び第2の端子に電気的に接続さ
れている。
の容量値Cbも半分となる。変動電圧ΔVbを固定した場合、寄生容量133の容量値C
bが半分になることで、メモリセル106の保持容量108の容量値Csを半分に低減す
ることができる。
び第2の端子にそれぞれ電気的に接続されている。
び第4の端子にそれぞれ電気的に接続されている。プリチャージ回路116の第3の端子
は、第1のスイッチ118の一方の端子に電気的に接続されている。プリチャージ回路1
16の第4の端子は、第2のスイッチ119の一方の端子に電気的に接続されている。
接続されている。第1のスイッチ118の他方の端子は、メインアンプ117の第1の端
子に電気的に接続されている。
接続されている。第2のスイッチ119の他方の端子は、メインアンプ117の第2の端
子に電気的に接続されている。
チ119のより具体的な回路構成を図17に示す。なお、図17において、上述の二本に
分かれたビット線105の一方及び当該一方に接続された接続配線131をビット線BL
、他方及び当該他方に接続された接続配線131をビット線BLBとする。
、nチャネル型トランジスタ223、及び、nチャネル型トランジスタ224を有してい
る。
電位SAPを与える配線231、及び、pチャネル型トランジスタ222のソース又はド
レインの一方に電気的に接続されている。pチャネル型トランジスタ221のソース又は
ドレインの他方は、nチャネル型トランジスタ223のソース又はドレインの一方、ビッ
ト線BLB、pチャネル型トランジスタ222のゲート、及び、nチャネル型トランジス
タ224のゲートに電気的に接続されている。pチャネル型トランジスタ221のゲート
は、ビット線BL、pチャネル型トランジスタ222のソース又はドレインの他方、nチ
ャネル型トランジスタ223のゲート、及び、nチャネル型トランジスタ224のソース
又はドレインの一方に電気的に接続されている。
電位SAPを与える配線231、及び、pチャネル型トランジスタ221のソース又はド
レインの一方に電気的に接続されている。pチャネル型トランジスタ222のソース又は
ドレインの他方は、ビット線BL、pチャネル型トランジスタ221のゲート、nチャネ
ル型トランジスタ223のゲート、及び、nチャネル型トランジスタ224のソース又は
ドレインの一方に電気的に接続されている。
スタ221のソース又はドレインの他方、ビット線BLB、pチャネル型トランジスタ2
22のゲート、及び、nチャネル型トランジスタ224のゲートに電気的に接続されてい
る。nチャネル型トランジスタ223のソース又はドレインの他方は、nチャネル型トラ
ンジスタ224のソース又はドレインの他方、及び、増幅素子135の電源電位SANを
与える配線232に電気的に接続されている。nチャネル型トランジスタ223のゲート
は、pチャネル型トランジスタ221のゲート、ビット線BL、pチャネル型トランジス
タ222のソース又はドレインの他方、及び、nチャネル型トランジスタ224のソース
又はドレインの一方に電気的に接続されている。
スタ221のゲート、ビット線BL、pチャネル型トランジスタ222のソース又はドレ
インの他方、及び、nチャネル型トランジスタ223のゲートに電気的に接続されている
。nチャネル型トランジスタ224のソース又はドレインの他方は、nチャネル型トラン
ジスタ223のソース又はドレインの他方、及び、増幅素子135の電源電位SANを与
える配線232に電気的に接続されている。nチャネル型トランジスタ224のゲートは
、ビット線BLB、pチャネル型トランジスタ221のソース又はドレインの他方、pチ
ャネル型トランジスタ222のゲート、及び、nチャネル型トランジスタ223のソース
又はドレインの一方に電気的に接続されている。
タ226、及び、nチャネル型トランジスタ227を有している。
nチャネル型トランジスタ226のソース又はドレインの一方に電気的に接続されている
。nチャネル型トランジスタ225のソース又はドレインの他方は、ビット線BLB、及
び、nチャネル型トランジスタ227のソース又はドレインの一方に電気的に接続されて
いる。nチャネル型トランジスタ225のゲートは、電位PREを与える配線233、n
チャネル型トランジスタ226のゲート、及び、nチャネル型トランジスタ227のゲー
トに電気的に接続されている。
nチャネル型トランジスタ225のソース又はドレインの一方に電気的に接続されている
。nチャネル型トランジスタ226のソース又はドレインの他方は、nチャネル型トラン
ジスタ227のソース又はドレインの他方、及び、電位VPREを与える端子234に電
気的に接続されている。nチャネル型トランジスタ226のゲートは、電位PREを与え
る配線233、nチャネル型トランジスタ225のゲート、及び、nチャネル型トランジ
スタ227のゲートに電気的に接続されている。
、nチャネル型トランジスタ225のソース又はドレインの他方に電気的に接続されてい
る。nチャネル型トランジスタ227のソース又はドレインの他方は、nチャネル型トラ
ンジスタ226のソース又はドレインの他方、及び、電位VPREを与える端子234に
電気的に接続されている。nチャネル型トランジスタ227のゲートは、電位PREを与
える配線233、nチャネル型トランジスタ225のゲート、及び、nチャネル型トラン
ジスタ226のゲートに電気的に接続されている。
。また図4に示される第2のスイッチ119として、nチャネル型トランジスタ229が
用いられる。
に接続されている。nチャネル型トランジスタ228のソース又はドレインの他方は、メ
インアンプ117の第1の端子に電気的に接続される配線235(配線INともいう)に
電気的に接続されている。nチャネル型トランジスタ228のゲートは、配線237、及
び、nチャネル型トランジスタ229のゲートに電気的に接続されている。
的に接続されている。nチャネル型トランジスタ229のソース又はドレインの他方は、
メインアンプ117の第2の端子に電気的に接続される配線236(配線INBともいう
)に電気的に接続されている。nチャネル型トランジスタ229のゲートは、配線237
、及び、nチャネル型トランジスタ228のゲートに電気的に接続されている。
れた配線である(配線CSLともいう)。
示すタイミングチャートにおいて、「PRE」は配線233に与えられる電位PRE、「
WL」はワード線104の電位、「SAP」は配線231に与えられる増幅素子135の
電源電位SAP、「SAN」は配線232に与えられる増幅素子135の電源電位SAN
、「BL」はビット線BLの電位、「BLB」はビット線BLBの電位、「CSL」は、
第1のデコーダ113a又は第3のデコーダ113bのいずれかに選択された配線237
の電位を示す。また電位BL及び電位BLBを示す曲線において、いずれが上側の曲線又
は下側の曲線で表されるかは、ビット線BL又はビット線BLBのどちらが選択されるか
、あるいは、各ビット線に接続されているメモリセル106の保持容量108に保持され
ている電位が、ハイレベル電位かローレベル電位で変わってしまう。例えば、ビット線B
Lに接続されているメモリセル106の保持容量108に保持されている電位がハイレベ
ル電位である場合は、電位BLは上側の曲線、及び、電位BLBは下側の曲線で示される
。
16が機能し、端子234に1/2(VDD)である電位VPREが入力される。これに
より、ビット線BL及びビット線BLBがプリチャージされる。期間T1での状態は、図
3(C)に示すとおりである。
。
の酸化物半導体トランジスタ107がオンとなる。ビット線BLの電位が、対象のメモリ
セル106の保持容量108に保持された電位と同じになる。期間T3での状態は、図3
(D)に示すとおりである。このとき、ビット線BLの電位の変動電圧ΔVbは、図3を
用いた説明で述べたとおり、保持容量108の容量値Cs及び寄生容量133の容量値C
bの比によって決定される。
線BL及びビット線BLBの一方の電位が高電源電位VDD、他方の電位が低電源電位V
SSまで増幅される。これにより、メモリセル106の保持容量108に保持された電位
が上昇する。
れた配線237の電位CSLがハイレベルとなる。これにより、選択された配線237に
接続されているビット線BL及びビット線BLBが配線235(配線INともいう)及び
配線236(配線INBともいう)に電気的に接続される。これにより、期間T4で上昇
したメモリセル106の保持容量108に保持された電位が、メインアンプ117により
更に上昇する。
リセル106の保持容量108にも、上昇したビット線BL又はビット線BLBの電位が
書き込まれる。
る。よって期間T5にてメモリセル106の保持容量108に書き込まれた電位が保持さ
れる。
と同様に、ビット線BL及びビット線BLBがプリチャージされる。
、配線の長さが半分となるので、寄生容量の容量値Cbも半分となる。変動電圧ΔVbを
固定した場合、寄生容量の容量値Cbが半分になることで、メモリセル106の保持容量
108の容量値Csを半分に低減することができる。
面積が小さい記憶装置を得ることができる。
憶装置を得ることができる。
図20は、本実施の形態の記憶装置の構造の一例を示す上面図であり、図12は、図20
の二点鎖線C−Dに対応する断面図である。図20及び図12に示す記憶装置は、上部に
メモリセル106が複数設けられたメモリセルアレイ101を有し、下部に駆動回路21
0を有する。上部のメモリセルアレイ101は、酸化物半導体膜644を用いた酸化物半
導体トランジスタ107を有し、下部の駆動回路210は、単結晶または多結晶のシリコ
ンまたはゲルマニウムなどの半導体を用いたトランジスタ660を有する。また、図13
は、図12に示す酸化物半導体トランジスタ107の拡大図である。
回路112a、第1のワード線駆動回路121a、第2の入出力回路111b、第2のビ
ット線駆動回路112b、第2のワード線駆動回路121bである。
も用いることができる。ここでは、トランジスタ660、酸化物半導体トランジスタ10
7が、いずれもnチャネル型である場合を例に挙げて、以下の説明を行う。
れたチャネル形成領域616と、チャネル形成領域616を挟むように設けられた不純物
領域620と、不純物領域620に接する金属間化合物領域624と、チャネル形成領域
616上に設けられたゲート絶縁膜608と、ゲート絶縁膜608上に設けられたゲート
電極610と、金属間化合物領域624と電気的に接続するソース電極又はドレイン電極
である電極630a及び電極630bを有する。また、トランジスタ660を覆うように
、絶縁膜628が設けられている。ソース電極またはドレイン電極である電極630a及
び電極630bは、絶縁膜628に形成された開口部を通じて、金属間化合物領域624
と電気的に接続されている。また、後述する絶縁膜640、絶縁膜674、絶縁膜675
、絶縁膜676、絶縁膜677上には、絶縁膜640、絶縁膜674、絶縁膜675、絶
縁膜676、絶縁膜677に設けられた開口部を介して電極630bに電気的に接続され
る電極636が形成されている。
れている。なお、高集積化を実現するためには、図12に示すようにトランジスタ660
がサイドウォール絶縁膜を有しない構成とすることが望ましい。一方で、トランジスタ6
60の特性を重視する場合には、ゲート電極610の側面にサイドウォール絶縁膜を設け
、そのサイドウォール絶縁膜と重畳する領域に形成された不純物濃度が異なる領域を含め
て不純物領域620を設けても良い。
ラズマCVD法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化
アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混
合材料を用いて形成する。
、ゲート絶縁膜646と、ゲート絶縁膜646上に酸化物半導体膜644と重畳するよう
に設けられたゲート電極648とを有する。また、酸化物半導体トランジスタ107は、
ゲート絶縁膜646及びゲート電極648の側面に設けられたサイドウォール672a及
びサイドウォール672bを有している。サイドウォール672a、サイドウォール67
2bを覆って、並びに、酸化物半導体膜644のうち、ゲート絶縁膜646、サイドウォ
ール672a、及び、サイドウォール672bが形成されていない領域を覆って、ソース
電極及びドレイン電極として機能する電極673a及び電極673bが設けられている。
なお、電極673a及び電極673bは、それぞれサイドウォール672a及びサイドウ
ォール672bを介して、ゲート電極648とは絶縁されている。
74の一部の上には、絶縁膜675が設けられている。絶縁膜674及び絶縁膜675を
覆って、絶縁膜676が設けられている。絶縁膜674及び絶縁膜676に設けられた開
口部を介して、電極673a及び電極673bとそれぞれ電気的に接続する電極642a
及び電極642bが設けられている。
いる。ソース電極又はドレイン電極の一方として機能する電極673bに電気的に接続さ
れている電極642bの一部、及び、絶縁膜677の一部の上には、電極649が設けら
れている。当該電極642bの一部及び電極649は、保持容量108の端子として機能
し、当該絶縁膜677の一部は、保持容量108の誘電体として機能する。
膜677上には、絶縁膜640、絶縁膜674、絶縁膜675、絶縁膜676、絶縁膜6
77に設けられた開口部を介して電極630bに電気的に接続される電極636が設けら
れる。
絶縁膜652上には、層間絶縁膜652及び絶縁膜677に設けられた開口部を介して電
極642aに電気的に接続されるビット線105が設けられる。
ット線105及び電極636が電気的に接続されている。上述のように、電極636は電
極630bに接続されている。よって、ビット線105の電極636と接続されている部
分及び電極636は、接続配線131であるといえる。
るいは亜鉛(Zn)を含むことが好ましい。特にInとZnを含むことが好ましい。また
、該酸化物半導体を用い、酸化物半導体の酸素欠損を減らすためのスタビライザーとして
、それらに加えてガリウム(Ga)を有することが好ましい。また、スタビライザーとし
てスズ(Sn)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf
)を有することが好ましい。また、スタビライザーとしてアルミニウム(Al)を有する
ことが好ましい。また、スタビライザーとしてジルコニウム(Zr)を有することが好ま
しい。
Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム
(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホル
ミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ル
テチウム(Lu)のいずれか一種あるいは複数種を有してもよい。
物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化
物、In−Mg系酸化物、In−Ga系酸化物、In−Ga−Zn系酸化物(IGZOと
も表記する)、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、Sn−Ga−Z
n系酸化物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物、In−Hf−Zn
系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系
酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸
化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化
物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物
、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸
化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn
−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸
化物を用いることができる。
て有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとG
aとZn以外の金属元素が入っていてもよい。
で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、In2SnO5
(ZnO)n(n>0、且つ、nは整数)で表記される材料を用いてもよい。
n=2:2:1(=2/5:2/5:1/5)、あるいはIn:Ga:Zn=3:1:2
(=1/2:1/6:1/3)の原子数比のIn−Ga−Zn系酸化物やその組成の近傍
の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1(=1/3:
1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)あるい
はIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)の原子数比のIn−Sn
−Zn系酸化物やその組成の近傍の酸化物を用いるとよい。
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を
適切なものとすることが好ましい。
ら、In−Ga−Zn系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上
げることができる。
c=1)である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:C(A+B+C
=1)の酸化物の組成の近傍であるとは、a、b、cが、(a−A)2+(b−B)2+
(c−C)2≦r2を満たすことをいう。rは、例えば、0.05とすればよい。他の酸
化物でも同様である。
どの状態をとる。
C Axis Aligned Crystalline Oxide Semicon
ductor)膜とする。
半導体膜の被形成面または表面に垂直な方向を向き、かつab面に垂直な方向から見て三
角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状また
は金属原子と酸素原子とが層状に配列している結晶と非晶質の混相構造をいう。なお、こ
の混相構造においてCAAC同士は、それぞれa軸およびb軸の向きが異なっていてもよ
い。
は、結晶−非晶質混相構造の酸化物半導体膜である。結晶の大きさは数nmから数十nm
程度と見積もられるが、透過型電子顕微鏡(TEM:Transmission Ele
ctron Microscope)による観察では、CAAC−OS膜に含まれる非晶
質とCAACとの境界は必ずしも明確ではない。また、CAAC−OS膜には結晶粒界(
グレインバウンダリーともいう。)は確認されない。CAAC−OS膜が結晶粒界を有さ
ないため、結晶粒界に起因する電子移動度の低下が起こりにくい。
例えば、CAAC−OS膜の表面側から結晶成長した場合、CAAC−OS膜の表面の近
傍は結晶の占める割合が高くなり、被形成面の近傍は非晶質の占める割合が高くなること
がある。
向を向くため、CAAC−OS膜の形状(被形成面の断面形状または表面の断面形状)に
よって、c軸が向く方向が異なることがある。なお、CAACにおける結晶部分のc軸が
向く方向は、CAAC−OS膜が形成されたときの被形成面または表面に略垂直な方向と
なる。CAACは、成膜と同時または成膜後に加熱処理などの結晶化処理を行うことで形
成される。
の変動が低減されるため、信頼性の高いトランジスタを得ることができる。
m以下)とし、酸化物半導体膜644の成膜方法として、スパッタリング法、MBE(M
olecular Beam Epitaxy)法、CVD法、パルスレーザ堆積法、A
LD(Atomic Layer Deposition)法等を適宜用いることができ
る。また、酸化物半導体膜644は、スパッタリングターゲット表面に対し、略垂直に複
数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
抑制するために、島状に加工された酸化物半導体膜644を用いているが、島状に加工さ
れていない構成を採用しても良い。酸化物半導体膜を島状に加工しない場合には、マスク
の枚数を削減することができる。
純度化されたものであることが望ましい。トランジスタの製造工程において、これらの不
純物が混入または酸化物半導体膜表面に付着する恐れのない工程を適宜選択することが好
ましく、酸化物半導体膜表面に付着した場合には、シュウ酸や希フッ酸などに曝す、また
はプラズマ処理(N2Oプラズマ処理など)を行うことにより、酸化物半導体膜表面の不
純物を除去することが好ましい。具体的には、酸化物半導体膜の銅濃度は1×1018a
toms/cm3以下、好ましくは1×1017atoms/cm3以下とする。また、
酸化物半導体膜のアルミニウム濃度は1×1018atoms/cm3以下とする。また
、酸化物半導体膜の塩素濃度は2×1018atoms/cm3以下とする。
とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体膜を成膜する場
合、成膜ガスの酸素の占める割合が多い条件で成膜することが好ましく、特に酸素雰囲気
(酸素ガス100%)で成膜を行うことが好ましい。成膜ガスの酸素の占める割合が多い
条件、特に酸素ガス100%の雰囲気で成膜すると、例えば成膜温度を300℃以上とし
ても、膜中からのZnの放出が抑えられる。
が供給されて酸素が過飽和の状態とされることにより、高純度化されたものであることが
望ましい。具体的には、酸化物半導体膜の水素濃度は5×1019atoms/cm3以
下、望ましくは5×1018atoms/cm3以下、より望ましくは5×1017at
oms/cm3以下とする。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質
量分析法(SIMS:Secondary Ion Mass Spectrometr
y)で測定されるものである。また、十分な酸素が供給されて酸素が過飽和の状態とする
ため、酸化物半導体膜を包みこむように過剰酸素を含む絶縁層(SiOxなど)を接して
設ける。
ある。
て説明する。
り評価した。
厚さ300nm成膜した。
.56MHz)、成膜時の基板温度を100℃として成膜した。
酸素ガス(O2)、重水素ガス(D2)およびアルゴンガス(Ar)の流量が異なる以外
は同様とした。
中の30nmの深さにおけるD(重水素)濃度およびH(水素)濃度を示す。なお、各試
料の成膜ガス中のD2割合(D2/(O2+Ar+D2))は、試料1が0体積%、試料
2が0.005体積%、試料3が0.50体積%、試料4が2.50体積%とした。
とがわかった。
A−Bに対応する断面図を図19(B)に示す。なお、簡単のため、図19(A)におい
ては、保護絶縁膜2118、ゲート絶縁膜2112、絶縁層2102などを省略して示す
。
酸素を含む絶縁層2102と、絶縁層2102上に設けられた酸化物半導体膜2106と
、酸化物半導体膜2106上に設けられた一対の電極2116と、酸化物半導体膜210
6および一対の電極2116を覆って設けられたゲート絶縁膜2112と、ゲート絶縁膜
2112を介して酸化物半導体膜2106と重畳して設けられたゲート電極2104と、
ゲート電極2104およびゲート絶縁膜2112上に設けられた保護絶縁膜2118と、
を有する。
絶縁層2102の厚さは300nmとした。
n=1:1:1[原子数比]ターゲットを用いて成膜したもの)を厚さ20nm、一対の
電極2116はタングステンを厚さ100nm、ゲート絶縁膜2112は酸化窒化シリコ
ン膜を厚さ30nm、ゲート電極2104は、ゲート絶縁膜2112側から窒化タンタル
を厚さ15nmおよびタングステンを厚さ135nm、保護絶縁膜2118は酸化窒化シ
リコンを厚さ300nmとした。
には、チャネル長(L)が10μm、チャネル幅(W)が10μm、ゲート電極2104
と一対の電極2116の重なり(Lov)がそれぞれ1μm(合計2μm)であるトラン
ジスタを用いた。実施したBTストレス試験の方法を以下に示す。
ト電圧(Vg)を−6Vから6Vに掃引したときのドレイン電流(Id)を評価した。こ
のときのトランジスタの特性を、BT試験前のトランジスタの特性と呼ぶ。
、Vgを−6Vから6Vに掃引したときのIdを評価した。このときのトランジスタの特
性を、BTストレス試験後のトランジスタの特性と呼ぶ。
電界効果移動度(μFE)を表2に示す。なお、表2に示す試料名は、表1に示す試料名
と対応している。
。
て、酸化シリコン膜中のD濃度が7.2×1020atoms/cm3であるとき、トラ
ンジスタに特性異常が生じることがわかった。
3以上である場合には、トランジスタの初期特性のバラツキの増大、L長依存性の増大、
さらにBTストレス試験において大きく劣化するため、過剰酸素を含む絶縁層の水素濃度
は、7.2×1020atoms/cm3未満とする。即ち、酸化物半導体膜の水素濃度
は5×1019atoms/cm3以下、且つ、過剰酸素を含む絶縁層の水素濃度は、7
.2×1020atoms/cm3未満とすることが好ましい。
酸化物半導体膜の酸素の放出を抑えるブロッキング層(AlOxなど)を設けると好まし
い。
半導体膜において化学量論比組成とほぼ一致するような状態、または化学量論的組成より
酸素が多い過飽和の状態とすることができる。例えば、酸化物半導体膜がIGZOの場合
、酸化物半導体膜の化学量論的組成がIn:Ga:Zn:O=1:1:1:4[原子数比
]である場合、IGZOに含まれる酸素の原子数比は4より多い状態となる。
レイン電極、あるいは一方の端子である電極642bの端部は、テーパ形状であることが
好ましい。電極642bの端部をテーパ形状とすることにより、絶縁膜677の被覆性を
向上させ、上記端部における絶縁膜677の膜切れを防止することができる。ここでは、
テーパ角は、例えば、30°以上60°以下とする。なお、テーパ角とは、テーパ形状を
有する膜(例えば、電極642a)を、その断面(基板の表面と直交する面)に垂直な方
向から観察した際に、当該膜の側面と底面がなす傾斜角を示す。
210と電気的に接続される。
せる例について示したが、本実施の形態の記憶装置はこれに限定されず、2層以上のメモ
リセルアレイを積層してもよい。すなわち、メモリセルアレイ101を複数のメモリセル
アレイ層を用いて構成することが可能である。なお、2層目のメモリセルアレイ層は、1
層目のメモリセルアレイ層の上に設けられる。3層目以上のメモリセルアレイ層について
も同様である。また、2層目以上のメモリセルアレイ層についても、1層目のメモリセル
アレイ層と同様の構成を適用することができる。または、2層目以上のメモリセルアレイ
層については、1層目のメモリセルアレイ層とは異なる構成を適用することもできる。こ
のような積層構造を適用することにより、記憶装置の集積化をさらに図ることができる。
、酸化物半導体トランジスタ107の作製方法の一例を示す。
(A)参照)。絶縁膜640及び酸化物半導体膜644の材料は上述した通りである。
法としては化学的機械的研磨(Chemical Mechanical Polish
ing:CMP)法を用いる。
物半導体膜644を、スパッタリング法で作製するためのターゲットとしては、組成とし
て、In:Ga:Zn=3:1:2[原子数比]の酸化物ターゲットを用い、In−Ga
−Zn系酸化物膜(IGZO膜)を成膜する。
化物などの不純物が除去された高純度ガスを用いることが好ましい。
つつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて絶縁膜6
40上に酸化物半導体膜を成膜する。成膜室内の残留水分を除去するためには、吸着型の
真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを
用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップ
を加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素
原子、水(H2O)など水素原子を含む化合物、炭素原子を含む化合物、等が排気される
ため、当該成膜室で成膜した酸化物半導体膜644に含まれる不純物の濃度を低減できる
。
酸化物半導体膜に加工して形成することができる。
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
く、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチ
ング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、IT
O−07N(関東化学社製)を用いてもよい。また、ICP(Inductively
Coupled Plasma:誘導結合型プラズマ)エッチング法によるドライエッチ
ングによってエッチング加工してもよい。例えば、IGZO膜をICPエッチング法によ
り、エッチング(エッチング条件:エッチングガス(BCl3:Cl2=60sccm:
20sccm)、電源電力450W、バイアス電力100W、圧力1.9Pa)し、島状
に加工することができる。
脱水素化)するための加熱処理を行ってもよい。加熱処理の温度は、300℃以上700
℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行う
ことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体
膜644に対して窒素雰囲気下450℃において1時間の加熱処理を行う。
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTA(Gas R
apid Thermal Anneal)装置、LRTA(Lamp Rapid T
hermal Anneal)装置等のRTA(Rapid Thermal Anne
al)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置であ
る。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理を行っても被処理物と反応しない
不活性気体が用いられる。
れ、数分間加熱した後、基板を不活性ガス中から出すGRTAを行ってもよい。
、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ
リウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上好ましく
は7N(99.99999%)以上(即ち不純物濃度を1ppm以下、好ましくは0.1
ppm以下)とすることが好ましい。
の形成後でも、島状の酸化物半導体膜644の形成後でもよい。
ねてもよい。
素ラジカル、酸素原子、酸素イオン、のいずれかを含む)を導入して膜中に酸素を供給し
てもよい。
が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離し
た箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性の変動を
招くドナー準位が生じてしまう。
供給することによって、酸化物半導体膜644を高純度化、及び電気的にI型(真性)化
することができる。高純度化し、電気的にI型(真性)化した酸化物半導体膜644を有
する酸化物半導体トランジスタは、電気的特性の変動が抑制されており、電気的に安定で
ある。
オンインプランテーション法、プラズマ処理などを用いることができる。
などの他の膜を通過させて酸化物半導体膜644へ導入してもよい。酸素を他の膜を通過
させて導入する場合は、イオン注入法、イオンドーピング法、プラズマイマージョンイオ
ンインプランテーション法などを用いればよいが、酸素を露出された酸化物半導体膜64
4へ直接導入する場合は、プラズマ処理なども用いることができる。
が、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体膜64
4への酸素の導入は複数回行ってもよい。
、スパッタリング法、MBE法、CVD法、パルスレーザ堆積法、ALD法等を適宜用い
ることができる。また、絶縁膜645は、スパッタリングターゲット表面に対し、略垂直
に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい
。
窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコ
ン膜を用いて形成することができる。絶縁膜645は、酸化物半導体膜644と接する部
分において酸素を含むことが好ましい。特に、絶縁膜645は、膜中(バルク中)に少な
くとも化学量論比を超える量の酸素が存在することが好ましく、例えば、絶縁膜645と
して、酸化シリコン膜を用いる場合には、SiO2+α(ただし、α>0)とする。本実
施の形態では、絶縁膜645として、SiO2+α(ただし、α>0)である酸化シリコ
ン膜を用いる。この酸化シリコン膜を絶縁膜645として用いることで、酸化物半導体膜
644に酸素を供給することができ、特性を良好にすることができる。さらに、絶縁膜6
45は、作製するトランジスタのサイズや絶縁膜645の段差被覆性を考慮して形成する
ことが好ましい。
ート(HfSixOy(x>0、y>0))、窒素が添加されたハフニウムシリケート(
HfSiOxNy(x>0、y>0))、ハフニウムアルミネート(HfAlxOy(x
>0、y>0))、酸化ランタンなどのhigh−k材料を用いることでゲートリーク電
流を低減できる。さらに、絶縁膜645は、単層構造としても良いし、積層構造としても
良い。
形成する(図14(B)参照)。
ム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金
材料を用いることができる。また、ゲート電極648としてリン等の不純物元素をドーピ
ングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド
膜を用いてもよい。ゲート電極648は、単層構造としてもよいし、積層構造としてもよ
い。
化物半導体膜644のうちゲート電極648と重畳しない領域に低抵抗領域を形成する。
しては、15族元素(代表的には窒素(N)、リン(P)、砒素(As)、およびアンチ
モン(Sb))、ホウ素(B)、アルミニウム(Al)、アルゴン(Ar)、ネオン(N
e)、インジウム(In)、チタン(Ti)、及び亜鉛(Zn)のいずれかから選択され
る一以上を用いることができる。
膜644に導入することもできる。ドーパントの導入方法としては、イオン注入法、イオ
ンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いること
ができる。
を適宜設定して制御すればよい。本実施の形態では、ドーパントとしてリンを用いて、イ
オン注入法でリンイオンの注入を行う。なお、ドーパントのドーズ量は1×1013io
ns/cm2以上5×1016ions/cm2以下とすればよい。
22atoms/cm3以下であることが好ましい。
半導体膜644、ゲート電極648、及び、絶縁膜645を加熱しながら行ってもよい。
パントの種類も複数種用いてもよい。
0℃以上700℃以下、好ましくは300℃以上450℃以下で1時間、酸素雰囲気下で
行うことが好ましい。また、窒素雰囲気下、減圧下、大気(超乾燥エア)下で加熱処理を
行ってもよい。
入する。なお、リン(P)イオンの注入条件は加速電圧30kV、ドーズ量を1.0×1
015ions/cm2とする。
晶質化する場合がある。この場合、ドーパントの導入後に加熱処理を行うことによって、
酸化物半導体膜644の結晶性を回復することができる。
抗領域、酸化物半導体膜644のうちゲート電極648と重畳する領域にチャネル形成領
域が形成される。当該チャネル形成領域は、一対の低抵抗領域に挟まれる位置に設けられ
る。
672a及びサイドウォール672bを形成する。さらに、ゲート電極648、サイドウ
ォール672a、及びサイドウォール672bをマスクとして、ゲート電極648、サイ
ドウォール672a、及びサイドウォール672bと重なる領域以外の絶縁膜645をエ
ッチングし、ゲート絶縁膜646を形成する(図14(C)参照)。
化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒
化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用
いることができる。サイドウォール672a及びサイドウォール672bは、プラズマC
VD法又はスパッタリング法等を用いて形成することができる。本実施の形態では、CV
D法により形成した酸化窒化シリコン膜を用いる。
ル672a及びサイドウォール672b上に、ソース電極及びドレイン電極(ソース電極
及びドレイン電極と同じ層で形成される配線を含む)となる導電膜を形成する。
いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元
素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モ
リブデン膜、窒化タングステン膜等)を用いることができる。また、Al、Cuなどの金
属膜の下側及び上側の一方、又は下側及び上側の双方にTi、Mo、Wなどの高融点金属
膜またはそれらの金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜
)を積層させた構成としても良い。
を行って島状の導電膜678を形成した後、レジストマスクを除去する(図14(D)参
照)。なお、該エッチング工程では、ゲート電極648上の導電膜678の除去は行わな
い。
ッチングにより、ワード線104上に成膜された当該導電膜が除去される。
えばドライエッチング法により、タングステン膜をエッチング(エッチング条件:エッチ
ングガス(CF4:Cl2:O2=55sccm:45sccm:55sccm、電源電
力3000W、バイアス電力140W、圧力0.67Pa))して、島状のタングステン
膜を形成すればよい。
。
層でも積層でもよく、少なくとも酸化アルミニウム膜を含むことが好ましい。
、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜
、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁膜675は、プ
ラズマCVD法又はスパッタリング法等を用いて形成することができる。
chanical Polishing:CMP)により切削(研削、研磨)処理を行う
。当該切削(研削、研磨)処理により、絶縁膜674の一部、絶縁膜675の一部、及び
導電膜678の一部を除去し、ゲート電極648を露出させる。当該切削(研削、研磨)
処理により、導電膜678はソース電極及びドレイン電極である電極673a及び電極6
73bに形成される。電極673a及び電極673bは、サイドウォール672a及びサ
イドウォール672bにて絶縁される。
の除去に化学的機械的研磨法を用いたが、他の切削(研削、研磨)方法を用いてもよい。
また、ゲート電極648上の導電膜678を除去する工程において、化学的機械的研磨法
などの切削(研削、研磨)法の他、エッチング(ドライエッチング、ウェットエッチング
)法や、プラズマ処理などを組み合わせてもよい。例えば、化学的機械的研磨法による除
去工程後、ドライエッチング法やプラズマ処理(逆スパッタリングなど)を行い、処理表
面の平坦性向上を図ってもよい。切削(研削、研磨)方法に、エッチング法、プラズマ処
理などを組み合わせて行う場合、工程順は特に限定されず、絶縁膜674、絶縁膜675
、及び導電膜678の材料、膜厚、及び表面の凹凸状態に合わせて適宜設定すればよい。
極673bは、ゲート電極648の側面に設けられたサイドウォール672a及びサイド
ウォール672bの側面に接するように設けられている。
B)参照)。
絶縁膜676が形成される(図15(C)参照)。
、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜
、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁膜676は、プ
ラズマCVD法又はスパッタリング法等を用いて形成することができる。
成する。当該開口部を形成後、絶縁膜676上に導電膜を形成する。当該導電膜は、例え
ば、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を含む金属膜、または上
述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングス
テン膜等)を用いることができる。また、Al、Cuなどの金属膜の下側又は上側の一方
または双方にTi、Mo、Wなどの高融点金属膜またはそれらの金属窒化物膜(窒化チタ
ン膜、窒化モリブデン膜、窒化タングステン膜)を積層させた構成としても良い。
として機能する電極673aに電気的に接続する電極642a、及び、ソース電極又はド
レイン電極の一方として機能する電極673bに電気的に接続する電極642bを形成す
る(図13参照)。
以下に、上述した記憶装置を有する半導体装置の例について説明する。当該半導体装置は
、開示される発明の一態様に係る記憶装置を用いることで、信頼性を高め、小型化を実現
することが可能である。特に携帯用の半導体装置の場合、開示される発明の一態様に係る
記憶装置を用いることで小型化が実現されれば、使用者の使い勝手が向上するというメリ
ットが得られる。
、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versati
le Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置
)に用いることができる。その他に、開示される発明の一態様に係る記憶装置を用いるこ
とができる半導体装置として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビ
デオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプ
レイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオ
プレイヤー等)、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け
入れ払い機(ATM)、自動販売機などが挙げられる。これら半導体装置の具体例を図1
6に示す。
表示部7034、マイクロホン7035、スピーカ7036、操作キー7037、スタイ
ラス7038等を有する。開示される発明の一態様に係る記憶装置は、携帯型ゲーム機の
駆動を制御するための集積回路に用いることができる。携帯型ゲーム機の駆動を制御する
ための集積回路に開示される発明の一態様に係る記憶装置を用いることで、信頼性が高い
携帯型ゲーム機、コンパクトな携帯型ゲーム機を提供することができる。なお、図16(
A)に示した携帯型ゲーム機は、2つの表示部7033と表示部7034とを有している
が、携帯型ゲーム機が有する表示部の数は、これに限定されない。
音声出力部7044、操作キー7045、受光部7046等を有する。受光部7046に
おいて受信した光を電気信号に変換することで、外部の画像を取り込むことができる。開
示される発明の一態様に係る記憶装置は、携帯電話の駆動を制御するための集積回路に用
いることができる。携帯電話の駆動を制御するための集積回路に開示される発明の一態様
に係る記憶装置を用いることで、信頼性が高い携帯電話、コンパクトな携帯電話を提供す
ることができる。
等を有する。図16(C)に示す携帯情報端末は、モデムが筐体7051に内蔵されてい
ても良い。開示される発明の一態様に係る記憶装置は、携帯情報端末の駆動を制御するた
めの集積回路に用いることができる。携帯情報端末の駆動を制御するための集積回路に開
示される開示される発明の一態様に係る記憶装置を用いることで、信頼性が高い携帯情報
端末、コンパクトな携帯情報端末を提供することができる。
高めることができる記憶装置を得ることができる。或いは、本実施の形態により、エラー
発生率を抑えつつ、単位面積あたりの記憶容量を高めることができる記憶装置を得ること
ができる。或いは、本実施の形態は、上記記憶装置を用いることで、信頼性の高い半導体
装置を実現することができる。
メモリセルアレイ401(8kb・DOSRAM・ARRAY)、入出力回路411、ビ
ット線駆動回路412(COLUMN・DRIVER(カラムドライバ)ともいう)、ワ
ード線駆動回路421(ROW・DRIVER(ロウドライバ)ともいう)を有している
。
miconductor Random Access Memory」の略であり、実
施の形態で述べた酸化物半導体トランジスタを、メモリセルの選択トランジスタ(スイッ
チング素子としてのトランジスタ)に用いた記憶装置を指す。DOSRAMは、メモリセ
ルの選択トランジスタのオフ電流を極小に抑えることで、長時間データを保持することが
可能である。そのため、リフレッシュサイクルを非常に長くすることができる。
数のビット線405(Bit・Line(BL)ともいう。またカラムライン(Colu
mn・Line)ともいう)、複数のワード線404(Word・Line(WL)とも
いう。またロウライン(Row・Line)ともいう)を有している。本実施例のメモリ
セルアレイ401は、8kbのメモリセル406を有している。
1a乃至メモリセルアレイ101dに対応している。本実施例の入出力回路411は、実
施の形態の第1の入出力回路111a及び第2の入出力回路111bに対応している。本
実施例のビット線駆動回路412は、実施の形態の第1のビット線駆動回路112a及び
第2のビット線駆動回路112bに対応している。本実施例のワード線駆動回路421は
、実施の形態の第1のワード線駆動回路121a及び第2のワード線駆動回路121bに
対応している。
及びワード線駆動回路421の上部に積層されて、メモリセルアレイ401が配置されて
いる。
レイ401に応じて、入出力回路411、ビット線駆動回路412、及びワード線駆動回
路421もそれぞれ複数に分割される。当該複数に分割された入出力回路411、ビット
線駆動回路412、及びワード線駆動回路421の上部には、対応する当該複数に分割さ
れたメモリセルアレイ401が配置されている。
コーダ)ともいう)(デコーダ113に対応)、セレクタ及び読み出し回路の機能を有す
るSENSE・AMPS・IO・GATING416を有している。
FER482、CONTROLLER483を有している。
NSE・AMP)を有している。複数のセンスアンプ435のそれぞれは、ビット線40
5により、メモリセル406に電気的に接続されている(図21(B)参照)。なお、セ
ンスアンプ435は、実施の形態の増幅素子135に対応している。また、図17と同様
に、センスアンプ435に接続される2本のビット線405の一方をビット線BL、他方
をビット線BLBとし、ビット線BL及びビット線BLBに印加される電位をそれぞれ電
位BL及び電位BLBとすると、電位BL及び電位BLBの変化は、図18に示されると
おりである。
時的に記憶しておくバッファ回路である。DATA−IN・BUFFER481は、端子
DIN(Data・Input)及びSENSE・AMPS・IO・GATING416
に電気的に接続されている。
1が電気的に接続される端子DINには、電位DINが印加される。これにより、電位D
INがDATA−IN・BUFFER481が印加される。なお、電位DINは、外部か
ら当該記憶装置に入力される信号の電位である。
一時的に記憶しておくバッファ回路である。DATA−OUT・BUFFER482は、
端子DOUT(Data・Output)、CONTROLLER483、及びSENS
E・AMPS・IO・GATING416に電気的に接続されている。なお、端子DOU
Tに印加される電位DOUTは、当該記憶装置から外部に出力される信号の電位である。
T・BUFFER482、デコーダ413、SENSE・AMPS・IO・GATING
416、及びワード線駆動回路421を制御する制御回路である。CONTROLLER
483は、端子CLE(Column・Line・Enable)、端子RWB(Rea
d−Write・Bar)、端子PRE(Precharge)、端子SAE(Sens
e・Amp・Enable)、端子WLE(Word・Line・Enable)、DA
TA−OUT・BUFFER482、SENSE・AMPS・IO・GATING416
、デコーダ413に電気的に接続されている。なお、端子PREに印加される電位PRE
は、図17に示す電位PREと同様である。また、端子RWBに印加される電位RWBが
ハイレベル電位であるかローレベル電位により、読み込みと書き込みが切り替えられる。
ow・Address)、端子VH、端子VL、CONTROLLER483、メモリセ
ルアレイ401に電気的に接続されている。
VHも電源電位として用いられる。また、端子VLに印加される電位VLは、低電源電位
VSSよりも低い電位であり、電位VLも電源電位として用いられる。
umn・Address)、CONTROLLER483、SENSE・AMPS・IO
・GATING416に電気的に接続されている。
Precharge)、デコーダ413、DATA−IN・BUFFER481、DAT
A−OUT・BUFFER482、CONTROLLER483、メモリセルアレイ40
1に電気的に接続されている。なお、端子VPREに印加される電位VPREは、図17
に示す電位VPREと同様である。
レベル電位)書き込み時の電位WLE(Word・Line・Enable)、電位SA
E(Sense・Amp・Enable)、電位CLE(Column・Line・En
able)、電位DIN(Data・Input)の波形を示す。また図22(B)には
、データ”1”(ハイレベル電位)読み出し時の電位WLE、電位SAE、電位CLE、
電位DOUT(Data・Output)の波形を示す。
レベル電位)の信号が与えられ、電位WLE及び電位SAEが”1”(ハイレベル電位)
の状態で、電位CLEが”1”(ハイレベル電位)になることでビット線(カラムライン
)が選択されることで、データ”1”(ハイレベル電位)を書き込む動作が行われる。
ータ”1”(ハイレベル電位)の状態で、電位CLEがデータ”1”(ハイレベル電位)
になる。これにより、電位DOUTがデータ”1”(ハイレベル電位)に変わり、データ
”1”(ハイレベル電位)を読み出す動作が行われる。
)と電源電圧条件を対象としたshmooプロット、メモリセルからの読み出し時間(R
ead・Time)と電源電圧条件を対象としたshmooプロットを示す。
定したものを、2軸のグラフとしてプロットし、測定結果を視覚的に表すプロットである
。図23(A)において、横軸は書き込み時間(Write・Time)、縦軸は電源電
圧条件(VDD、VPRE、VH)とした。また図23(B)において、横軸は読み出し
時間(Read・Time)、縦軸は電源電圧条件(VDD、VPRE、VH)とした。
LEの立ち下がりの期間、つまり、書き込むデータを与えてからメモリセルの選択トラン
ジスタを閉じるまで(選択トランジスタがオン状態からオフ状態に変わるまで)の時間と
定義した。
の立ち上がりの時間、つまり、ワード線にメモリセルの選択トランジスタがオンとなる電
位を供給してからメモリセルの選択トランジスタがオンとなり、センスアンプを駆動する
までの時間と定義した。
ベル電位)を読み出す動作が行われるのは、電位CLEがデータ”1”(ハイレベル電位
)に変わってからである。しかし、記憶装置から外部へデータ”1”(ハイレベル電位)
の電位DOUTが出力されるのは、電位CLEがデータ”1”(ハイレベル電位)に変わ
るタイミングにだけ依存している。したがって、記憶装置の内部では、電位WLEの立ち
上がりから電位SAEの立ち上がりの時間、つまり、ワード線にメモリセルの選択トラン
ジスタがオンとなる電位を供給してからメモリセルの選択トランジスタがオンとなり、セ
ンスアンプを駆動するまでの時間を、読み出し時間「Read・Time」としてみなす
ことができる。
.5Vと設定した。
全て正常に行われたことを示しており、「Fail」は、正常に行われなかったことを示
している。また図23(B)において、「Pass」は8kbのメモリセルへの読み出し
動作が、全て正常に行われたことを示しており、「Fail」は、正常に行われなかった
ことを示している。
s、Read Timeが35nsという結果が得られた。
常に保持されているデータのビット数をプロットしたグラフである。図24に示されるよ
うに、本実施例の記憶装置において、データ保持期間が240時間(10日)で、全ての
メモリセルでデータを保持していることを確認した。
量を高めることができる記憶装置を得ることができた。或いは、本実施例により、エラー
発生率を抑えつつ、単位面積あたりの記憶容量を高めることができる記憶装置を得ること
ができた。
101 メモリセルアレイ
101a メモリセルアレイ
101b メモリセルアレイ
101c メモリセルアレイ
101d メモリセルアレイ
104 ワード線
105 ビット線
106 メモリセル
107 酸化物半導体トランジスタ
108 保持容量
109 接続点
111 入出力回路
111a 第1の入出力回路
111b 第2の入出力回路
112 ビット線駆動回路
112a 第1のビット線駆動回路
112b 第2のビット線駆動回路
113 デコーダ
113a 第1のデコーダ
113b 第3のデコーダ
114 セレクタ
114a 第1のセレクタ
114b 第2のセレクタ
115 読み出し回路
115a 第1の読み出し回路
115b 第2の読み出し回路
116 プリチャージ回路
117 メインアンプ
118 第1のスイッチ
119 第2のスイッチ
121 ワード線駆動回路
121a 第1のワード線駆動回路
121b 第2のワード線駆動回路
122 デコーダ
122a 第2のデコーダ
122b 第4のデコーダ
123 レベルシフタ
123a 第1のレベルシフタ
123b 第2のレベルシフタ
124 バッファ
124a 第1のバッファ
124b 第2のバッファ
131 接続配線
132 スイッチング素子
133 寄生容量
135 増幅素子
141a 第1のサブモジュール
141b 第2のサブモジュール
141c 第3のサブモジュール
141d 第4のサブモジュール
151a 矢印
151b 矢印
151c 矢印
151d 矢印
161a 矢印
161b 矢印
161c 矢印
161d 矢印
171a 矢印
171b 矢印
171c 矢印
171d 矢印
190 回路
210 駆動回路
221 pチャネル型トランジスタ
222 pチャネル型トランジスタ
223 nチャネル型トランジスタ
224 nチャネル型トランジスタ
225 nチャネル型トランジスタ
226 nチャネル型トランジスタ
227 nチャネル型トランジスタ
228 nチャネル型トランジスタ
229 nチャネル型トランジスタ
231 配線
232 配線
233 配線
234 端子
235 配線
236 配線
237 配線
300 記憶装置
301 メモリセルアレイ
311 入出力回路
312 ビット線駆動回路
313 デコーダ
314 セレクタ
315 増幅回路
321 ワード線駆動回路
322 デコーダ
323 レベルシフタ
324 バッファ
401 メモリセルアレイ
404 ワード線
405 ビット線
406 メモリセル
411 入出力回路
412 ビット線駆動回路
413 デコーダ
416 SENSE・AMPS・IO・GATING
421 ワード線駆動回路
481 DATA−IN・BUFFER
482 DATA−OUT・BUFFER
483 CONTROLLER
600 基板
606 素子分離絶縁層
608 ゲート絶縁膜
610 ゲート電極
616 チャネル形成領域
620 不純物領域
624 金属間化合物領域
628 絶縁膜
630a 電極
630b 電極
636 電極
640 絶縁膜
642a 電極
642b 電極
644 酸化物半導体膜
645 絶縁膜
646 ゲート絶縁膜
648 ゲート電極
649 電極
652 層間絶縁膜
660 トランジスタ
672a サイドウォール
672b サイドウォール
673a 電極
673b 電極
674 絶縁膜
675 絶縁膜
676 絶縁膜
677 絶縁膜
678 導電膜
2100 基板
2102 絶縁層
2104 ゲート電極
2106 酸化物半導体膜
2112 ゲート絶縁膜
2116 電極
2118 保護絶縁膜
7031 筐体
7032 筐体
7033 表示部
7034 表示部
7035 マイクロホン
7036 スピーカ
7037 操作キー
7038 スタイラス
7041 筐体
7042 表示部
7043 音声入力部
7044 音声出力部
7045 操作キー
7046 受光部
7051 筐体
7052 表示部
7053 操作キー
Claims (1)
- 点対称に配置された第1のビット線駆動回路と第2のビット線駆動回路と、
点対称に配置された第1のワード線駆動回路と第2のワード線駆動回路と、
第1のビット線と第1のワード線とを有し、前記第1のビット線駆動回路と少なくとも一部が重畳する第1のメモリセルアレイと、
第2のビット線と第2のワード線とを有し、前記第1のワード線駆動回路と少なくとも一部が重畳する第2のメモリセルアレイと、
第3のビット線を有し、前記第2のワード線を前記第2のメモリセルアレイと共通に用いる第3のメモリセルアレイと、
第4のビット線を有し、前記第1のワード線を前記第1のメモリセルアレイと共通に用いる第4のメモリセルアレイと、を有し、
前記第1のワード線は、前記第1のメモリセルアレイと前記第4のメモリセルアレイの境界部で前記第2のワード線駆動回路と接続され、
前記第2のワード線は、前記第2のメモリセルアレイと前記第3のメモリセルアレイの境界部で前記第1のワード線駆動回路と接続され、
前記第1のビット線と、前記第2のビット線は、前記第1のメモリセルアレイと前記第2のメモリセルアレイとの境界部で前記第1のビット線駆動回路に接続され、
前記第3のビット線と、前記第4のビット線は、前記第3のメモリセルアレイと前記第4のメモリセルアレイとの境界部で前記第2のビット線駆動回路に接続されていることを特徴とする記憶装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011269712 | 2011-12-09 | ||
JP2011269712 | 2011-12-09 | ||
JP2012009731 | 2012-01-20 | ||
JP2012009731 | 2012-01-20 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012265958A Division JP6081171B2 (ja) | 2011-12-09 | 2012-12-05 | 記憶装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018132334A Division JP6611870B2 (ja) | 2011-12-09 | 2018-07-12 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017118118A true JP2017118118A (ja) | 2017-06-29 |
Family
ID=48571865
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012265958A Expired - Fee Related JP6081171B2 (ja) | 2011-12-09 | 2012-12-05 | 記憶装置 |
JP2017006307A Withdrawn JP2017118118A (ja) | 2011-12-09 | 2017-01-18 | 半導体装置及びその作製方法 |
JP2018132334A Active JP6611870B2 (ja) | 2011-12-09 | 2018-07-12 | 半導体装置 |
JP2019196265A Withdrawn JP2020036033A (ja) | 2011-12-09 | 2019-10-29 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012265958A Expired - Fee Related JP6081171B2 (ja) | 2011-12-09 | 2012-12-05 | 記憶装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018132334A Active JP6611870B2 (ja) | 2011-12-09 | 2018-07-12 | 半導体装置 |
JP2019196265A Withdrawn JP2020036033A (ja) | 2011-12-09 | 2019-10-29 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9076505B2 (ja) |
JP (4) | JP6081171B2 (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104380382A (zh) | 2012-03-26 | 2015-02-25 | 英特尔公司 | 三维存储器控制电路 |
US9117498B2 (en) * | 2013-03-14 | 2015-08-25 | Freescale Semiconductor, Inc. | Memory with power savings for unnecessary reads |
US9607991B2 (en) | 2013-09-05 | 2017-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9558791B2 (en) * | 2013-12-05 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company Limited | Three-dimensional static random access memory device structures |
US9653611B2 (en) | 2014-03-07 | 2017-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9887212B2 (en) * | 2014-03-14 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
TWI735206B (zh) | 2014-04-10 | 2021-08-01 | 日商半導體能源研究所股份有限公司 | 記憶體裝置及半導體裝置 |
JP6635670B2 (ja) | 2014-04-11 | 2020-01-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2015170220A1 (en) | 2014-05-09 | 2015-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and electronic device |
JP6580863B2 (ja) | 2014-05-22 | 2019-09-25 | 株式会社半導体エネルギー研究所 | 半導体装置、健康管理システム |
JP6616102B2 (ja) | 2014-05-23 | 2019-12-04 | 株式会社半導体エネルギー研究所 | 記憶装置及び電子機器 |
US9312280B2 (en) | 2014-07-25 | 2016-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TW201624708A (zh) | 2014-11-21 | 2016-07-01 | 半導體能源研究所股份有限公司 | 半導體裝置及記憶體裝置 |
KR20170140194A (ko) * | 2015-04-27 | 2017-12-20 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 메모리 장치, 메모리 시스템 및 메모리 제어 방법 |
JPWO2016181256A1 (ja) * | 2015-05-12 | 2018-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品および電子機器 |
US9847406B2 (en) | 2015-08-27 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, storage device, resistor circuit, display device, and electronic device |
KR20170027493A (ko) * | 2015-09-02 | 2017-03-10 | 에스케이하이닉스 주식회사 | 반도체 장치의 레이아웃 구조 |
US9564217B1 (en) * | 2015-10-19 | 2017-02-07 | United Microelectronics Corp. | Semiconductor memory device having integrated DOSRAM and NOSRAM |
US9741400B2 (en) | 2015-11-05 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory device, electronic device, and method for operating the semiconductor device |
JP6811084B2 (ja) | 2015-12-18 | 2021-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR102613318B1 (ko) | 2015-12-28 | 2023-12-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9953695B2 (en) | 2015-12-29 | 2018-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and semiconductor wafer |
US10580798B2 (en) | 2016-01-15 | 2020-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JPWO2017158465A1 (ja) | 2016-03-18 | 2019-02-14 | 株式会社半導体エネルギー研究所 | 記憶装置 |
US10192871B2 (en) | 2016-09-23 | 2019-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2018117102A (ja) | 2017-01-20 | 2018-07-26 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
WO2018138590A1 (en) | 2017-01-24 | 2018-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
US9792958B1 (en) | 2017-02-16 | 2017-10-17 | Micron Technology, Inc. | Active boundary quilt architecture memory |
US10347333B2 (en) * | 2017-02-16 | 2019-07-09 | Micron Technology, Inc. | Efficient utilization of memory die area |
KR20240063206A (ko) * | 2017-09-06 | 2024-05-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2019111113A1 (ja) | 2017-12-06 | 2019-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US11195561B2 (en) | 2017-12-08 | 2021-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102617170B1 (ko) | 2017-12-27 | 2023-12-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 기억 장치 |
CN111727501A (zh) * | 2018-02-23 | 2020-09-29 | 株式会社半导体能源研究所 | 存储装置及其工作方法 |
US10658427B2 (en) | 2018-10-18 | 2020-05-19 | Micron Technology, Inc. | Memory for embedded applications |
JP2021108307A (ja) * | 2019-12-27 | 2021-07-29 | キオクシア株式会社 | 半導体記憶装置 |
WO2022036540A1 (en) * | 2020-08-18 | 2022-02-24 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | New array layout and program scheme for 3d crosspoint memory to lower latency and increase array size |
TW202324396A (zh) * | 2021-12-07 | 2023-06-16 | 聯華電子股份有限公司 | 具高讀取效率之字元線驅動電路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330536A (ja) * | 1995-05-31 | 1996-12-13 | Hitachi Ltd | 半導体記憶装置およびこれを用いたコンピュータシステム |
JP2010263211A (ja) * | 2009-05-04 | 2010-11-18 | Samsung Electronics Co Ltd | 積層メモリ素子 |
JP2011151383A (ja) * | 2009-12-25 | 2011-08-04 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Family Cites Families (202)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0053878B1 (en) | 1980-12-08 | 1985-08-14 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JPS6034199B2 (ja) | 1980-12-20 | 1985-08-07 | 株式会社東芝 | 半導体記憶装置 |
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63288498A (ja) | 1988-03-23 | 1988-11-25 | Hitachi Ltd | 半導体リードオンリメモリ |
JPH01308070A (ja) * | 1988-06-07 | 1989-12-12 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2788265B2 (ja) | 1988-07-08 | 1998-08-20 | オリンパス光学工業株式会社 | 強誘電体メモリ及びその駆動方法,製造方法 |
JPH0612806B2 (ja) * | 1989-12-25 | 1994-02-16 | 株式会社日立製作所 | 半導体装置 |
JP2923700B2 (ja) | 1991-03-27 | 1999-07-26 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JPH05109272A (ja) | 1991-10-18 | 1993-04-30 | Sanyo Electric Co Ltd | 半導体記憶装置 |
JP2825036B2 (ja) | 1991-10-25 | 1998-11-18 | 住友金属工業株式会社 | 半導体メモリ回路 |
JP2775040B2 (ja) | 1991-10-29 | 1998-07-09 | 株式会社 半導体エネルギー研究所 | 電気光学表示装置およびその駆動方法 |
KR940008722B1 (ko) | 1991-12-04 | 1994-09-26 | 삼성전자 주식회사 | 반도체 메모리 장치의 워드라인 드라이버 배열방법 |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JPH05342875A (ja) | 1992-06-10 | 1993-12-24 | Fujitsu Ltd | 半導体記憶装置 |
JPH0697366A (ja) | 1992-09-10 | 1994-04-08 | Hitachi Ltd | 高信頼度コンピュータチップ |
US5375085A (en) | 1992-09-30 | 1994-12-20 | Texas Instruments Incorporated | Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers |
JPH06119774A (ja) * | 1992-10-06 | 1994-04-28 | Hitachi Ltd | 半導体メモリ |
JP3238975B2 (ja) | 1993-03-10 | 2001-12-17 | 三洋電機株式会社 | 半導体記憶装置用のスタートアップ信号の生成回路 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
JPH0982097A (ja) * | 1995-07-10 | 1997-03-28 | Hitachi Ltd | 半導体不揮発性記憶装置およびそれを用いたコンピュータシステム |
DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4103968B2 (ja) | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
US5822258A (en) | 1997-05-05 | 1998-10-13 | Micron Technology, Inc. | Circuit and method for testing a memory device with a cell plate generator having a variable current |
JP4085459B2 (ja) | 1998-03-02 | 2008-05-14 | セイコーエプソン株式会社 | 3次元デバイスの製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP4654471B2 (ja) | 1999-07-29 | 2011-03-23 | ソニー株式会社 | 半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP3735855B2 (ja) | 2000-02-17 | 2006-01-18 | 日本電気株式会社 | 半導体集積回路装置およびその駆動方法 |
US6577531B2 (en) | 2000-04-27 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and semiconductor device |
US6567287B2 (en) | 2001-03-21 | 2003-05-20 | Matrix Semiconductor, Inc. | Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays |
JP4632107B2 (ja) | 2000-06-29 | 2011-02-16 | エルピーダメモリ株式会社 | 半導体記憶装置 |
JP3915868B2 (ja) | 2000-07-07 | 2007-05-16 | セイコーエプソン株式会社 | 強誘電体メモリ装置およびその製造方法 |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP4306142B2 (ja) | 2001-04-24 | 2009-07-29 | 株式会社日立製作所 | 画像表示装置及びその製造方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP2003123500A (ja) | 2001-10-12 | 2003-04-25 | Mitsubishi Electric Corp | 半導体装置 |
US6504742B1 (en) | 2001-10-31 | 2003-01-07 | Hewlett-Packard Company | 3-D memory device for large storage capacity |
US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
JP2002319682A (ja) | 2002-01-04 | 2002-10-31 | Japan Science & Technology Corp | トランジスタ及び半導体装置 |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
US7189992B2 (en) | 2002-05-21 | 2007-03-13 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures having a transparent channel |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
US7084666B2 (en) | 2002-10-21 | 2006-08-01 | Viciciv Technology | Programmable interconnect structures |
TW556303B (en) | 2002-10-25 | 2003-10-01 | Nanya Technology Corp | Test key of detecting whether the overlay of active area and memory cell structure of DRAM with vertical transistors is normal and test method of the same |
US6881975B2 (en) | 2002-12-17 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP3944455B2 (ja) | 2003-01-31 | 2007-07-11 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
US7233024B2 (en) | 2003-03-31 | 2007-06-19 | Sandisk 3D Llc | Three-dimensional memory device incorporating segmented bit line memory array |
JP4419049B2 (ja) | 2003-04-21 | 2010-02-24 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
JP2004362696A (ja) | 2003-06-05 | 2004-12-24 | Nec Electronics Corp | 半導体記憶装置 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
EP1737044B1 (en) | 2004-03-12 | 2014-12-10 | Japan Science and Technology Agency | Amorphous oxide and thin film transistor |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US6972985B2 (en) | 2004-05-03 | 2005-12-06 | Unity Semiconductor Corporation | Memory element having islands |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP4927321B2 (ja) | 2004-06-22 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP4534132B2 (ja) | 2004-06-29 | 2010-09-01 | エルピーダメモリ株式会社 | 積層型半導体メモリ装置 |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7374984B2 (en) | 2004-10-29 | 2008-05-20 | Randy Hoffman | Method of forming a thin film component |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
CA2708335A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
AU2005302964B2 (en) | 2004-11-10 | 2010-11-04 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
EP1810335B1 (en) | 2004-11-10 | 2020-05-27 | Canon Kabushiki Kaisha | Light-emitting device |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI412138B (zh) | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4560502B2 (ja) | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
EP1998375A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR101112652B1 (ko) | 2005-11-15 | 2012-02-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기 |
JP2007157854A (ja) | 2005-12-01 | 2007-06-21 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
US8008137B2 (en) | 2006-03-15 | 2011-08-30 | Marvell World Trade Ltd. | Method for fabricating 1T-DRAM on bulk silicon |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
KR100827694B1 (ko) * | 2006-11-09 | 2008-05-07 | 삼성전자주식회사 | 반도체 메모리 장치의 서브워드라인 드라이버들의 레이아웃구조 |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
KR101402189B1 (ko) | 2007-06-22 | 2014-06-02 | 삼성전자주식회사 | Zn 산화물계 박막 트랜지스터 및 Zn 산화물의 식각용액 |
US8354674B2 (en) | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
KR20090002841A (ko) | 2007-07-04 | 2009-01-09 | 삼성전자주식회사 | 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법 |
TWI353063B (en) | 2007-07-27 | 2011-11-21 | Au Optronics Corp | Photo detector and method for fabricating the same |
US7443714B1 (en) * | 2007-10-23 | 2008-10-28 | Juhan Kim | DRAM including segment read circuit |
TW200921226A (en) | 2007-11-06 | 2009-05-16 | Wintek Corp | Panel structure and manufacture method thereof |
JP2009122250A (ja) | 2007-11-13 | 2009-06-04 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP5366517B2 (ja) | 2007-12-03 | 2013-12-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5430846B2 (ja) | 2007-12-03 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7872934B2 (en) | 2007-12-14 | 2011-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for writing data into memory |
US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
JP5213458B2 (ja) | 2008-01-08 | 2013-06-19 | キヤノン株式会社 | アモルファス酸化物及び電界効果型トランジスタ |
KR101412761B1 (ko) | 2008-01-18 | 2014-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
JP5121478B2 (ja) | 2008-01-31 | 2013-01-16 | 株式会社ジャパンディスプレイウェスト | 光センサー素子、撮像装置、電子機器、およびメモリー素子 |
JP4709868B2 (ja) | 2008-03-17 | 2011-06-29 | 株式会社東芝 | 半導体記憶装置 |
KR101442175B1 (ko) | 2008-05-23 | 2014-09-18 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 메모리 셀 어레이의 배치방법 |
JP5245543B2 (ja) * | 2008-05-28 | 2013-07-24 | 富士通株式会社 | 半導体記憶装置 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
KR101547325B1 (ko) | 2008-10-27 | 2015-08-26 | 삼성전자주식회사 | 트랜지스터 및 이를 포함하는 반도체 소자 |
KR101547326B1 (ko) | 2008-12-04 | 2015-08-26 | 삼성전자주식회사 | 트랜지스터 및 그 제조방법 |
JP5781720B2 (ja) * | 2008-12-15 | 2015-09-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5606682B2 (ja) | 2009-01-29 | 2014-10-15 | 富士フイルム株式会社 | 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法 |
JP2010182819A (ja) | 2009-02-04 | 2010-08-19 | Sony Corp | 薄膜トランジスタおよび表示装置 |
US8198666B2 (en) | 2009-02-20 | 2012-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a nonvolatile memory element having first, second and third insulating films |
WO2010097862A1 (ja) | 2009-02-24 | 2010-09-02 | パナソニック株式会社 | 半導体メモリセル及びその製造方法並びに半導体記憶装置 |
JP5500907B2 (ja) | 2009-08-21 | 2014-05-21 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JP2011060394A (ja) * | 2009-09-11 | 2011-03-24 | Elpida Memory Inc | 半導体装置及びデータ処理システム |
KR101892430B1 (ko) | 2009-10-21 | 2018-08-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101872229B1 (ko) | 2009-10-21 | 2018-06-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101969279B1 (ko) | 2009-10-29 | 2019-04-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR20230130172A (ko) | 2009-10-29 | 2023-09-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101752348B1 (ko) | 2009-10-30 | 2017-06-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN105070717B (zh) | 2009-10-30 | 2019-01-01 | 株式会社半导体能源研究所 | 半导体装置 |
CN104681079B (zh) | 2009-11-06 | 2018-02-02 | 株式会社半导体能源研究所 | 半导体装置及用于驱动半导体装置的方法 |
KR101810254B1 (ko) | 2009-11-06 | 2017-12-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 동작 방법 |
WO2011055669A1 (en) | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN104393007A (zh) | 2009-11-06 | 2015-03-04 | 株式会社半导体能源研究所 | 半导体装置 |
WO2011058934A1 (en) | 2009-11-13 | 2011-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
WO2011062058A1 (en) | 2009-11-20 | 2011-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101752212B1 (ko) | 2009-11-20 | 2017-06-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101790365B1 (ko) | 2009-11-20 | 2017-10-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011065183A1 (en) | 2009-11-24 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including memory cell |
KR101803254B1 (ko) | 2009-11-27 | 2017-11-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101481399B1 (ko) | 2009-12-18 | 2015-01-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101780218B1 (ko) | 2009-12-25 | 2017-09-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011142090A1 (ja) * | 2010-05-10 | 2011-11-17 | パナソニック株式会社 | 半導体記憶装置 |
WO2012002186A1 (en) | 2010-07-02 | 2012-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102334169B1 (ko) * | 2010-08-27 | 2021-12-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 기억 장치, 반도체 장치 |
WO2012029638A1 (en) | 2010-09-03 | 2012-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101872926B1 (ko) | 2010-09-13 | 2018-06-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP2012256821A (ja) | 2010-09-13 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 記憶装置 |
TWI670711B (zh) | 2010-09-14 | 2019-09-01 | 日商半導體能源研究所股份有限公司 | 記憶體裝置和半導體裝置 |
JP5770068B2 (ja) | 2010-11-12 | 2015-08-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5993141B2 (ja) | 2010-12-28 | 2016-09-14 | 株式会社半導体エネルギー研究所 | 記憶装置 |
JP2012151453A (ja) | 2010-12-28 | 2012-08-09 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の駆動方法 |
TWI492368B (zh) | 2011-01-14 | 2015-07-11 | Semiconductor Energy Lab | 半導體記憶裝置 |
US9601178B2 (en) | 2011-01-26 | 2017-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
-
2012
- 2012-12-05 US US13/705,587 patent/US9076505B2/en active Active
- 2012-12-05 JP JP2012265958A patent/JP6081171B2/ja not_active Expired - Fee Related
-
2017
- 2017-01-18 JP JP2017006307A patent/JP2017118118A/ja not_active Withdrawn
-
2018
- 2018-07-12 JP JP2018132334A patent/JP6611870B2/ja active Active
-
2019
- 2019-10-29 JP JP2019196265A patent/JP2020036033A/ja not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330536A (ja) * | 1995-05-31 | 1996-12-13 | Hitachi Ltd | 半導体記憶装置およびこれを用いたコンピュータシステム |
JP2010263211A (ja) * | 2009-05-04 | 2010-11-18 | Samsung Electronics Co Ltd | 積層メモリ素子 |
JP2011151383A (ja) * | 2009-12-25 | 2011-08-04 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020036033A (ja) | 2020-03-05 |
JP6081171B2 (ja) | 2017-02-15 |
US20130148411A1 (en) | 2013-06-13 |
JP2019004152A (ja) | 2019-01-10 |
JP2013168631A (ja) | 2013-08-29 |
JP6611870B2 (ja) | 2019-11-27 |
US9076505B2 (en) | 2015-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6611870B2 (ja) | 半導体装置 | |
JP6952145B2 (ja) | 記憶装置 | |
JP6229026B2 (ja) | 半導体装置 | |
JP6034941B2 (ja) | 半導体装置 | |
US8339837B2 (en) | Driving method of semiconductor device | |
US8422272B2 (en) | Semiconductor device and driving method thereof | |
KR101901761B1 (ko) | 기억 장치 | |
US8724407B2 (en) | Signal processing circuit | |
US9990965B2 (en) | Storage device | |
US8649208B2 (en) | Method for driving semiconductor device | |
US8582348B2 (en) | Semiconductor device and method for driving semiconductor device | |
US8654566B2 (en) | Semiconductor device and driving method thereof | |
US8576636B2 (en) | Semiconductor device | |
US8467232B2 (en) | Semiconductor device | |
US8988116B2 (en) | Method for driving semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180417 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20180713 |