DE4238646A1 - New encapsulated semiconductor memory chip - has chips with bonding pads on central region, lead frame with leads connected to bonding parts, insulating adhesive, metal wire for electrical connection etc. - Google Patents
New encapsulated semiconductor memory chip - has chips with bonding pads on central region, lead frame with leads connected to bonding parts, insulating adhesive, metal wire for electrical connection etc.Info
- Publication number
- DE4238646A1 DE4238646A1 DE4238646A DE4238646A DE4238646A1 DE 4238646 A1 DE4238646 A1 DE 4238646A1 DE 4238646 A DE4238646 A DE 4238646A DE 4238646 A DE4238646 A DE 4238646A DE 4238646 A1 DE4238646 A1 DE 4238646A1
- Authority
- DE
- Germany
- Prior art keywords
- bonding pads
- connections
- inner sides
- lead frame
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
- Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
- Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement, und
im besonderen bezieht sie sich auf ein Halbleiterbauelement, das ge
eignet ist zur Aufnahme eines Speicherchips mit mittigen Anschlußflä
chen.
Allgemein können Halbleiterbauelemente hauptsächlich als Halbleiter des
SOP-Typs (kleine Gehäuseausmaße, small outline package) und als
Halbleiter des SOJ-Typs (kleine Ausmaße mit J-förmigen Anschlüssen,
small outline J-lead) klassifiziert werden.
In diesem Fall werden die Halbleiterbauelemente gemäß den folgenden
Verfahren hergestellt. Ein Halbleiterchip wird auf Paddeln eines An
schlußrahmens angebracht, und dann wird Drahtbondieren ausgeführt
zwischen den Innenseiten der Anschlüsse des Anschlußrahmens und
Anschlußflächen auf dem Halbleiterchip. Der drahtbondierte Halbleiter
und der Anschlußrahmen werden mit Gießharz umformt. Danach wird
das resultierende Produkt Verfahren zum Abgraten, Zurichten und
Formen unterworfen, so daß die Außenseiten der Anschlüsse des An
schlußrahmens aus dem Gießharz hinausragen bzw. dann in eine vor
bestimmte Gestalt gebogen werden.
In den Fig. 2 und 3 sind ein Schnitt und eine Unterseite eines
Halbleiterbauelementes des LOC-Typs (Anschlüsse auf dem Chip, lead on
chip) gezeigt. In dem Halbleiterbauelement, gezeigt in Fig. 2 und 3,
ist ein Halbleiterchip 3 mit einer Vielzahl von Bondieranschlußflächen 3a
in einem zentralen Abschnitt ausgebildet. Innenseiten 4a der Anschlüsse
des Anschlußrahmens 4 ohne Paddel sind auf einer Oberfläche des
Halbleiterchips 3 angebracht, und zwar auf beiden Seiten der Bondier
anschlußflächen 3a mittels Isolierbändern 6. Die Innenseiten 4a der An
schlüsse sind elektrisch mit den jeweiligen Bondieranschlußflächen 3a des
Halbleiterchips 3 mittels Metalldrähten 7 verbunden. Weiterhin sind
Stromversorgungsanschlußflächen der Bondieranschlußflächen 3a elektrisch
jeweils mit Sammelschienen 5 durch Metalldrähte 7 verbunden. Danach
wird der resultierende Halbleiterchip 3 und die Innenseiten 4a des An
schlußrahmens 4 mit Gießharz 1 umformt.
Die oben erwähnten Halbleiterbauelemente nach dem Stand der Technik
werden in folgender Weise hergestellt: Ein Halbleiterchip-Aggregat wird
einem Sägeschritt unterworfen zum Aufteilen des Halbleiterchip-Aggregats
in getrennte Halbleiterchips 3; der Halbleiterchip 3 wird einem Verbin
dungsschritt zum Anbringen des getrennten Halbleiterchips 3 an einen
Anschlußrahmen 4 unterworfen; folgende Schritte schließen sich an: ein
Drahtbondierschritt zum elektrischen Verbinden von Bondieranschluß
flächen 3a des Halbleiterchips 3 jeweils mit Innenseiten 4a der Anschlüs
se des Anschlußrahmens 4, ein Spritzgießschritt zum Einhüllen des
drahtbondierten Halbleiterchips 3 und des Anschlußrahmens 4, ein Ab
gratschritt, ein Lötüberzugsschritt, ein Zurichtungsschritt zum Abschneiden
von Dämpferelementen vom Anschlußrahmen 4, ein Formschritt zum Bie
gen äußerer Anschlüsse in eine bestimmte Gestalt und ein Bestempe
lungsschritt.
Die so hergestellten Halbleiterbauelemente weisen Außenseiten der An
schlüsse auf, die aus dem Gießharz herausragen. Diese Außenseiten
werden in eine bestimmte Gestalt geformt und dann auf eine Leiterplatte
montiert.
Jedoch haben die bekannten Halbleiterbauelemente verschiedene Nachtei
le wie folgt. Die Halbleiterbauelemente nehmen großen Raum ein, da
die Außenseiten der Anschlüsse aus dem Gießharz herausragen, wenn die
Halbleiterbauelemente auf Leiterplatten montiert werden.
Da die Halbleiterbauelemente äußerem mechanischem Schock während
ihrer Herstellungsschritte ausgesetzt sind, können feine Spalte in Kon
taktzonen zwischen äußeren Anschlüssen, die aus den Gehäusen heraus
ragen, und dem Gießharz auftreten, so daß sich die Feuchtigkeitsresistenz
verschlechtert.
Weiterhin wird wegen des Zurichtungsschritts und dem Formschritt nach
dem Spritzgießen der Herstellungsvorgang der Gehäuse kompliziert, so
daß die Herstellungskosten und die Ausschußrate erhöht werden.
Zusätzlich werden im Fall des LOC-Typs von Halbleiterbauelementen mit
Anschlußrahmen ohne Paddel die elektrischen Eigenschaften wegen der
großen Länge zwischen den Innenseiten und Außenseiten der Anschlüsse
verschlechtert.
Weiterhin wird in der Menge der als Ausschuß identifizierten Halbleiter
bauelemente die Zahl der an sich einwandfreien Halbleiterbauelemente
wegen schlechter Anschlußkontakte, die ein schlechtes Bauelement vor
täuschen, erhöht.
Der Erfindung liegt die Aufgabe zugrunde, die Nachteile der bekannten
Halbleiterbauelemente zu vermeiden und diese so zu gestalten, daß sie
einen kleinen Raum für die Montage auf einer Leiterplatte einnehmen
und ihre Herstellungskosten verringert sind. Weiterhin soll die Leitfä
higkeit der Anschlüsse verbessert werden.
Hierzu weist das erfindungsgemäße Halbleiterbauelement folgende Merk
male auf: ein Halbleiterchip mit einer Vielzahl von Bondieranschluß
flächen an einem zentralen Abschnitt seiner unteren Oberfläche; ein
Anschlußrahmen einschließlich Anschlüssen, die mit den jeweiligen Bon
dieranschlußflächen für Eingang/Ausgang der Bondieranschlußflächen
verbunden sind und einschließlich Sammelschienen, die mit Stromver
sorgungsanschlußflächen der Bondieranschlußflächen verbunden sind;
isolierende Haftmittel zum Anbringen der Innenseiten der Anschlüsse und
der Innenseiten der Sammelschienenanschlüsse an die untere Oberfläche
des Halbleiterchips, der mit den Bondieranschlußflächen ausgebildet ist;
Metalldrähte zum elektrischen Verbinden der Innenseiten der Anschlüsse
und der Innenseiten der Sammelschienenanschlüsse mit den jeweiligen
Bondieranschlußflächen; und ein Ausformungsmaterial (Gießharz), das den
Halbleiterchip einhüllt, wobei Außenseiten der Anschlüsse des Anschluß
rahmens nach außen freigelegt sind.
Da die erfindungsgemäßen Anschlüsse in der Länge zwischen ihren
Innenseiten, die mit den Bondieranschlußflächen des Halbleiterchips
drahtbondiert sind, und ihren Außenseiten, die nach außen freigelegt
sind, verkürzt sind, ist es möglich, die Anschlußleitfähigkeit in einem
Halbleiterbauelement vom LOC-Typ zu verbessern und Wärme, die beim
Betrieb des Chips auftritt, wegen ihrer kurzen Anschlüsse gut abzustrah
len. Im besonderen ist das Halbleiterbauelement geeignet, einen Halblei
terchip eines 16-Mega-Bit-DRAM oder größer aufzunehmen, der mit
Bondieranschlußflächen in seinem zentralen Abschnitt ausgebildet ist.
Die Anschlüsse werden in eine bestimmte Gestalt an ihren Innenseiten
bzw. Außenseiten gebogen, und dann werden die Außenseiten an Klebe
bänder auf Polyimidbasis angebracht. Die Innenseiten der Anschlüsse
werden an einer untere Oberfläche des Halbleiterchips über Isolierfilme
oder Isoliermasse angebracht, die an der unteren Oberfläche aufgetragen
sind bzw. ist. Der angebrachte Anschlußrahmen und der Halbleiterchip
werden eingeformt, so daß die Außenseiten der Anschlüsse nicht aus
dem geformten Harz herausragen, sondern von außen zugänglich sind.
Gemäß der Erfindung sind wie oben beschrieben, Paddel weggelassen
und die Außenseiten der Anschlüsse ragen nicht aus dem Gehäuse
heraus, sondern sind von außen zugänglich, so daß die nach außen
freigelegten Außenseiten der Anschlüsse mit einem Verbindungsmuster
einer Leiterplatte verbunden werden können. Da das Halbleiterbauele
ment keine herausragenden äußeren Anschlüsse aufweist, ist der Raum,
der durch das Bauelement eingenommen wird, reduziert, wenn das
Bauelement auf einer Leiterplatte montiert wird. Es ist auch möglich, die
Verfahren zum Abgraten und Formen nach dem Einformen abzukürzen.
Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegen
den Erfindung ergeben sich aus der nachfolgenden Beschreibung in
Verbindung mit der Zeichnung. In der Zeichnung zeigen:
Fig. 1A eine schematische Ansicht eines Halbleiterbauelementes
vom SOP-Typ nach dem Stand der Technik;
Fig. 1B eine schematische Ansicht eines Halbleiterbauelementes
vom SOJ-Typ nach dem Stand der Technik;
Fig. 2 eine Ansicht eines vertikalen Schnitts eines Halbleiter
bauelementes vom LOC-Typ nach dem Stand der Tech
nik;
Fig. 3 eine Draufsicht des Grundrisses eines Halbleiterbauele
mentes gemaß in Fig. 2, wobei sein innerer Aufbau ge
zeigt ist;
Fig. 4 eine Ansicht eines vertikalen Schnitts eines Halbleiter
bauelementes gemäß der vorliegenden Erfindung;
Fig. 5 eine Grundrißansicht von unten des Halbleiterbauele
mentes gezeigt in Fig. 4, wobei sein innerer Aufbau
gezeigt ist;
Fig. 6a eine Seitenansicht eines Halbleiterbauelementes gemäß
der Erfindung;
Fig. 6b eine Grundrißansicht von unten des Halbleiterbauele
mentes gemäß in Fig. 6a.
Die vorliegende Erfindung wird nachstehend beschrieben unter Bezugnah
me auf die Fig. 4 bis 6.
Wie in den Figuren gezeigt enthält das Halbleiterbauelement der vor
liegenden Erfindung einen Halbleiterchip 3, der mit einer Vielzahl von
Bondieranschlußflächen 3a an einem zentralen Abschnitt seiner unteren
Oberfläche ausgestattet ist, einen Anschlußrahmen 10 einschließlich An
schlüssen 11, die jeweils mit Bondieranschlußflächen zum Eingang/Aus
gang der Bondieranschlußflächen 3a verbunden sind, und einschließlich
Sammelschienen 12, die mit Stromversorgungsanschlußflächen der Bon
dieranschlußflächen 3a verbunden sind, weiterhin isolierende Haftmittel 6
zum Anbringen von Innenseiten 11a der Anschlüsse 11 und Innenseiten
12a der Sammelschienenanschlüsse 12 an eine untere Oberfläche des
Halbleiterchips 3, der mit den Bondieranschlußflächen 3a ausgestattet ist,
Metalldrähte 7 zum elektrischen Verbinden der Innenseiten 11a der
Anschlüsse 11 bzw. der Innenseiten 12a der Sammelschienenanschlüsse 12
mit den Bondieranschlußflächen 3a und einem Ausformungsmaterial
(Gießharz) 8, das die Halbleiterchipanordnung einhüllt, wobei die Außen
seiten 11b und 12b nach außen freigelegt sind.
In dieser Beschreibung werden die im wesentlichen identischen oder
ähnlichen Elemente des Halbleiterbauelementes der Erfindung mit jenen
des Standes der Technik, wie dargestellt in Fig. 1 bis 3, mit gleichen
Bezugszeichen bezeichnet.
Die Vielzahl der Innenseiten 11a, 12a und der Außenseiten 11b, 12b der
Anschlüsse 11 und der Sammelschienenanschlüsse 12 ist jeweils in einer
vorbestimmten Gestalt gebogen und in einer Reihe angeordnet. Dann
werden die Außenseiten 11b, 12b mit ihren äußeren Oberflächen an
Klebebänder (nicht gezeigt) angebracht, so daß die Anschlüsse 11 und
die Sammelschienen 12 einstückig gehalten werden. Die Klebebänder
werden nach einem Einformvorgang beseitigt.
Der Anschlußrahmen 10 ist an das Halbleiterbauelement 3 in einer der
artigen Weise angebracht, daß isolierende Haftmittel 6, wie Isolierfilme
und Isoliermasse, an der unteren Oberfläche des Halbleiterchips 3, der
mit den Bondieranschlußflächen 3a ausgebildet ist, aufgetragen werden,
und dann die Innenseiten 11a, 12a der Anschlüsse 11 und der Sammel
schienenanschlüsse 12 an die isolierenden Haftmittel angebracht werden.
Die Anschlüsse 11 und die Sammelschienen 12 des Halbleiterbauelemen
tes der vorliegenden Erfindung sind auch kürzer als jene eines Halblei
terbauelementes des LOC-Typs nach dem Stand der Technik bezüglich
der Längen zwischen seinen Innenseiten 11a, 12a und seinen Außenseiten
11b, 12b, so daß die Anschlußfähigkeit erhöht wird, wenn ein Speicher
chip eines 16-Mega-Bit DRAM oder größer aufgenommen wird. Zusätz
lich kann Wärme, die beim Betrieb des Chips auftritt, einfach von den
kurzen Anschlüssen abgeleitet werden.
Fig. 6a zeigt eine Vorderseite des Halbleiterbauelementes der Erfindung
und Fig. 6b zeigt eine untere Oberfläche des Halbleiterbauelementes
der Erfindung. Wie in Fig. 6a gezeigt, ragen die Außenseiten 11b und
12b der Anschlüsse 11 und der Sammelschienenanschlüsse 12 nicht aus
dem Halbleiterbauelement heraus, sondern fluchten mit der unteren
Oberfläche des Halbleiterbauelementes.
Die Außenseiten 11b und 12b der Anschlüsse 11 und der Sammelschie
nenanschlüsse 12 sind in einer Reihe an der unteren Oberfläche des Ge
häuses angeordnet und weisen nach außen, um mit Elementen einer
Leiterplatte verbunden zu werden, wie gezeigt in Fig. 6b.
Ein Herstellungsverfahren des oben erläuterten Halbleiterbauelementes
wird im Detail anschließend beschrieben.
Zunächst wird an einen Halbleiterchip 3, der separat zugeschnitten
worden ist, isolierendes Haftmittel 6, wie Isolierfilm und Isoliermasse, an
seiner unteren Oberfläche aufgetragen, die mit Bondieranschlußflächen 3a
ausgebildet ist. Die Innenseiten 11a und 12a der Anschlüsse 11 und
Sammelschienen 12 werden an die untere Oberfläche des Chips über das
isolierende Haftmittel 6 angebracht, das an die untere Oberfläche aufge
tragen ist.
Danach wird der Anschlußrahmen 10, der an dem Halbleiterchip 3
angebracht ist, in einen Draht-Bondierer eingebracht (einem Draht-Bon
dier-Gerät) und einem Draht-Bondier-Verfahren zum elektrischen Ver
binden der Innenseiten 11a, 12a der Anschlüsse 11 und der Sammel
schienenanschlüsse 12 mit den Bondieranschlußflächen 3a unterworfen,
und zwar durch Metalldrähte 7, wie Gold- und Aluminiumdrähte.
Anschließend wird die bekannte Halbleiterchipanordnung einem bekann
ten Einformverfahren (mit Gießharz) unterzogen, um eingehüllt zu
werden. Durch Beseitigung von Klebebändern, die an einer unteren
Oberfläche des geformten Harzes angebracht sind, werden die Außen
seiten 11b und 12b der Anschlüsse 11 und die Sammelschienenanschlüsse
12 nach außen freigelegt. Nachdem die untere Oberfläche des einge
formten Bauelementes mit den Außenseiten der Anschlüsse freigelegt und
abgegratet ist, ist das Herstellungsverfahren des Halbleiterbauelementes
abgeschlossen.
Das oben beschriebene Halbleiterbauelement gemäß der Erfindung wird
auf eine Leiterplatte montiert, so daß die freigelegten Außenseiten 11b
und 12b mit einem Muster der Leiterplatte durch Löten verbunden
werden.
Wie aus der Beschreibung ersichtlich, kann die vorliegende Erfindung
Verfahrensschritte nach einem Spritzgießschritt erübrigen. Da ein Halblei
terbauelement nach dem Stand der Technik Anschlüsse aufweist, die
davon wegragen, erfordert ein Herstellungsverfahren eines Halbleiterbau
elementes nach dem Stand der Technik ein Formverfahren zum Biegen
der herausragenden Anschlüsse und ein Zurichtverfahren zum Schneiden
von Dämpferelementen der Anschlüsse. Da jedoch Anschlüsse gemäß der
Erfindung an Klebebändern haften, um einstückig einen Anschlußrahmen
zu bilden, und Außenseiten der Anschlüsse nach außen freigelegt sind,
erfordert ein Herstellungsverfahren der Erfindung keine Zuricht- und
Formverfahren.
Daher weist die vorliegende Erfindung Vorteile darin auf, daß wegen der
deutlich reduzierten Anzahl von Herstellungsschritten, das Auftreten von
schlechten Produkten und Herstellungskosten herabgesetzt werden.
Da das Halbleiterbauelement gemäß der Erfindung keine äußeren An
schlüsse aufweist, die davon wegragen, wird der von dem Halbleiterbau
element eingenommene Raum reduziert, wodurch den Bauelementen
ermöglicht wird, dicht montiert zu werden.
Da das Halbleiterbauelement gemäß der Erfindung so weit als möglich
gekürzte Anschlüsse aufweist, ist es möglich, seine elektrische Eigen
schaften zu verbessern und Wärme leicht abzustrahlen im Vergleich mit
dem Stand der Technik.
Während das Halbleiterbauelement nach dem Stand der Technik wegen
des äußeren Schocks, der auf die äußeren Anschlüsse während der
Zuricht- und Formverfahren einwirkt, Spalte zwischen äußeren Anschlüs
sen und einem spritzgeformten Harz aufweisen können, weist das Halb
leiterbauelement gemäß der Erfindung Außenseiten von Anschlüssen auf,
die nach außen freigelegt sind, und erfordert keine Zuricht- und Form
verfahren, so daß die Außenseiten der Anschlüsse keinen Schock erfah
ren. Daher kann das Halbleiterbauelement der Erfindung ein Auftreten
von Spalten in der Kontaktzone verhindern und damit eine Feuchtigkeits
widerstandsfähigkeit verbessern. Da weiterhin das Halbleiterbauelement in
einem Zustand der Berührung getestet wird, kann der Test präzise
ausgeführt werden ohne einen besonderen Testsockel.
Claims (6)
1. Halbleiterbauelement mit folgenden Merkmalen:
ein Halbleiterchip (3) mit einer Vielzahl von Bondieranschluß flächen (3a) an einem zentralen Abschnitt seiner unteren Ober fläche;
ein Anschlußrahmen (10) einschließlich Anschlüssen (11), die mit den jeweiligen Bondieranschlußflächen (3a) für Eingang/Aus gang der Bondieranschlußflächen (3a) verbunden sind, und Sammelschienen (12), die mit Stromversorgungsanschlußflächen der Bondieranschlußflächen (3a) verbunden sind;
isolierende Haftmittel (6) zum Anbringen der Innenseiten (11a) der Anschlüsse und der Innenseiten (12a) der Sammelschienen anschlüsse an die untere Oberfläche des Halbleiterchips (3), der mit den Bondieranschlußflächen (3a) ausgebildet ist;
Metalldrähte (7) zum elektrischen Verbinden der Innenseiten (11a) der Anschlüsse (11) und der Innenseiten (12a) der Sam melschienenanschlüsse (12) mit den jeweiligen Bondieranschluß flächen (3a); und
ein Ausformungsmaterial (Gießharz) (8), das den Halbleiterchip (3) einhüllt, wobei Außenseiten der Anschlüsse (11a, 12a) des Anschlußrahmens nach außen freigelegt sind.
ein Halbleiterchip (3) mit einer Vielzahl von Bondieranschluß flächen (3a) an einem zentralen Abschnitt seiner unteren Ober fläche;
ein Anschlußrahmen (10) einschließlich Anschlüssen (11), die mit den jeweiligen Bondieranschlußflächen (3a) für Eingang/Aus gang der Bondieranschlußflächen (3a) verbunden sind, und Sammelschienen (12), die mit Stromversorgungsanschlußflächen der Bondieranschlußflächen (3a) verbunden sind;
isolierende Haftmittel (6) zum Anbringen der Innenseiten (11a) der Anschlüsse und der Innenseiten (12a) der Sammelschienen anschlüsse an die untere Oberfläche des Halbleiterchips (3), der mit den Bondieranschlußflächen (3a) ausgebildet ist;
Metalldrähte (7) zum elektrischen Verbinden der Innenseiten (11a) der Anschlüsse (11) und der Innenseiten (12a) der Sam melschienenanschlüsse (12) mit den jeweiligen Bondieranschluß flächen (3a); und
ein Ausformungsmaterial (Gießharz) (8), das den Halbleiterchip (3) einhüllt, wobei Außenseiten der Anschlüsse (11a, 12a) des Anschlußrahmens nach außen freigelegt sind.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet,
daß der Anschlußrahmen (10) an dem Halbleiterchip (3) ange
bracht ist, so daß die Innenseiten (11a) und Außenseiten (11b)
der Anschlüsse bzw. die Innenseiten (12a) und Außenseiten
(12b) der Sammelschienenanschlüsse in eine vorbestimmte Ge
stalt gebogen sind und die Anschlüsse (11) und die Sammel
schienen (12) in einer Reihe angeordnet sind, wobei die Außen
seiten (11b, 12b) der Anschlüsse und der Sammelschienenan
schlüsse an Klebebänder angebracht sind, um einen einstückigen
Rahmen zu bilden, und wobei die Innenseiten (11a, 12a) der An
schlüsse und der Sammelschienenanschlüsse an die untere Ober
fläche des Halbleiterchips (3) angebracht sind durch Haftmittel
(6), das auf der unteren Oberfläche aufgetragen ist.
3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet,
daß die Klebebänder als Bänder auf Polyimidbasis ausgebildet
sind.
4. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekenn
zeichnet, daß das Haftmittel (6) ein Isolierfilm ist.
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, da
durch gekennzeichnet, daß das Haftmittel (6) eine Isoliermasse
ist.
6. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet,
daß der Draht (7) aus Gold oder Aluminium besteht.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910019458U KR940007757Y1 (ko) | 1991-11-14 | 1991-11-14 | 반도체 패키지 |
KR19458/91 | 1991-11-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4238646A1 true DE4238646A1 (en) | 1993-06-03 |
DE4238646B4 DE4238646B4 (de) | 2006-11-16 |
Family
ID=19322207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4238646A Expired - Lifetime DE4238646B4 (de) | 1991-11-14 | 1992-11-16 | Halbleiter-Bauelement mit spezieller Anschlusskonfiguration |
Country Status (4)
Country | Link |
---|---|
US (3) | US5363279A (de) |
JP (2) | JPH0546045U (de) |
KR (1) | KR940007757Y1 (de) |
DE (1) | DE4238646B4 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0653761A3 (de) * | 1993-11-11 | 1996-03-06 | Oki Electric Ind Co Ltd | Serieller Zugriffspeicher. |
US6998297B2 (en) | 1996-11-21 | 2006-02-14 | Texas Instruments Incorporated | Wafer level packaging |
DE4421077B4 (de) * | 1993-06-23 | 2007-01-04 | Goldstar Electron Co., Ltd., Cheongju | Halbleitergehäuse und Verfahren zu dessen Herstellung |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2934357B2 (ja) * | 1992-10-20 | 1999-08-16 | 富士通株式会社 | 半導体装置 |
US6084309A (en) * | 1992-10-20 | 2000-07-04 | Fujitsu Limited | Semiconductor device and semiconductor device mounting structure |
US6165819A (en) * | 1992-10-20 | 2000-12-26 | Fujitsu Limited | Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure |
US5656550A (en) * | 1994-08-24 | 1997-08-12 | Fujitsu Limited | Method of producing a semicondutor device having a lead portion with outer connecting terminal |
TW314650B (de) * | 1995-06-21 | 1997-09-01 | Oki Electric Ind Co Ltd | |
KR0169820B1 (ko) * | 1995-08-22 | 1999-01-15 | 김광호 | 금속 회로 기판을 갖는 칩 스케일 패키지 |
US5866939A (en) * | 1996-01-21 | 1999-02-02 | Anam Semiconductor Inc. | Lead end grid array semiconductor package |
US6043100A (en) * | 1996-04-19 | 2000-03-28 | Weaver; Kevin | Chip on tape die reframe process |
KR0179920B1 (ko) * | 1996-05-17 | 1999-03-20 | 문정환 | 칩 사이즈 패키지의 제조방법 |
JPH09327990A (ja) * | 1996-06-11 | 1997-12-22 | Toshiba Corp | カード型記憶装置 |
KR100206910B1 (ko) * | 1996-06-14 | 1999-07-01 | 구본준 | 반도체 패키지의 디플래쉬 방법 |
KR0179925B1 (ko) * | 1996-06-14 | 1999-03-20 | 문정환 | 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지 |
KR0179924B1 (ko) * | 1996-06-14 | 1999-03-20 | 문정환 | 버텀리드 반도체 패키지 |
US5863805A (en) * | 1996-07-08 | 1999-01-26 | Industrial Technology Research Institute | Method of packaging semiconductor chips based on lead-on-chip (LOC) architecture |
US5907184A (en) * | 1998-03-25 | 1999-05-25 | Micron Technology, Inc. | Integrated circuit package electrical enhancement |
US5763945A (en) * | 1996-09-13 | 1998-06-09 | Micron Technology, Inc. | Integrated circuit package electrical enhancement with improved lead frame design |
KR100242393B1 (ko) | 1996-11-22 | 2000-02-01 | 김영환 | 반도체 패키지 및 제조방법 |
KR100234708B1 (en) * | 1996-12-18 | 1999-12-15 | Hyundai Micro Electronics Co | Blp type semiconductor package and mounting structure thereof |
US6097098A (en) | 1997-02-14 | 2000-08-01 | Micron Technology, Inc. | Die interconnections using intermediate connection elements secured to the die face |
DE19708617C2 (de) * | 1997-03-03 | 1999-02-04 | Siemens Ag | Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte |
KR100214561B1 (ko) * | 1997-03-14 | 1999-08-02 | 구본준 | 버틈 리드 패키지 |
DE19738588B4 (de) * | 1997-09-03 | 2004-11-25 | Infineon Technologies Ag | Elektrisches Bauelement mit einer Umhüllung und mit einem in der Umhüllung angeordneten Anschlußbereich und Verfahren zur Herstellung eines solchen elektrischen Bauelements |
KR100246587B1 (ko) * | 1997-09-19 | 2000-03-15 | 유무성 | 볼 그리드 어레이 반도체 팩키지 |
KR100253376B1 (ko) | 1997-12-12 | 2000-04-15 | 김영환 | 칩 사이즈 반도체 패키지 및 그의 제조 방법 |
KR100259359B1 (ko) * | 1998-02-10 | 2000-06-15 | 김영환 | 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법 |
US6420779B1 (en) | 1999-09-14 | 2002-07-16 | St Assembly Test Services Ltd. | Leadframe based chip scale package and method of producing the same |
US20020125568A1 (en) * | 2000-01-14 | 2002-09-12 | Tongbi Jiang | Method Of Fabricating Chip-Scale Packages And Resulting Structures |
US6762502B1 (en) * | 2000-08-31 | 2004-07-13 | Micron Technology, Inc. | Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof |
EP1324386B1 (de) * | 2001-12-24 | 2011-06-15 | ABB Research Ltd. | Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls |
SG105544A1 (en) * | 2002-04-19 | 2004-08-27 | Micron Technology Inc | Ultrathin leadframe bga circuit package |
CN100345296C (zh) * | 2002-06-18 | 2007-10-24 | 矽品精密工业股份有限公司 | 具有向下延伸支脚的芯片承载件的多芯片半导体封装件 |
US6794738B2 (en) | 2002-09-23 | 2004-09-21 | Texas Instruments Incorporated | Leadframe-to-plastic lock for IC package |
US20040124508A1 (en) * | 2002-11-27 | 2004-07-01 | United Test And Assembly Test Center Ltd. | High performance chip scale leadframe package and method of manufacturing the package |
US8129222B2 (en) * | 2002-11-27 | 2012-03-06 | United Test And Assembly Test Center Ltd. | High density chip scale leadframe package and method of manufacturing the package |
US6921860B2 (en) | 2003-03-18 | 2005-07-26 | Micron Technology, Inc. | Microelectronic component assemblies having exposed contacts |
US20060145312A1 (en) * | 2005-01-05 | 2006-07-06 | Kai Liu | Dual flat non-leaded semiconductor package |
US8093694B2 (en) * | 2005-02-14 | 2012-01-10 | Stats Chippac Ltd. | Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures |
CN100446230C (zh) * | 2006-01-25 | 2008-12-24 | 矽品精密工业股份有限公司 | 半导体封装结构及其制法 |
CN100446231C (zh) * | 2006-01-25 | 2008-12-24 | 矽品精密工业股份有限公司 | 半导体封装结构及其制法 |
US7489026B2 (en) * | 2006-10-31 | 2009-02-10 | Freescale Semiconductor, Inc. | Methods and apparatus for a Quad Flat No-Lead (QFN) package |
US8035207B2 (en) * | 2006-12-30 | 2011-10-11 | Stats Chippac Ltd. | Stackable integrated circuit package system with recess |
DE102010026312B4 (de) * | 2010-07-06 | 2022-10-20 | Phoenix Contact Gmbh & Co. Kg | Anschlusskontakt und Verfahren zur Herstellung von Anschlusskontakten |
US8901747B2 (en) | 2010-07-29 | 2014-12-02 | Mosys, Inc. | Semiconductor chip layout |
KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
US10234513B2 (en) | 2012-03-20 | 2019-03-19 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
US9812588B2 (en) | 2012-03-20 | 2017-11-07 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
US9666788B2 (en) * | 2012-03-20 | 2017-05-30 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
US9494660B2 (en) | 2012-03-20 | 2016-11-15 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
US20140027890A1 (en) * | 2012-07-27 | 2014-01-30 | Integrated Device Technology Inc. | Low Stress Package For an Integrated Circuit |
USD729808S1 (en) | 2013-03-13 | 2015-05-19 | Nagrastar Llc | Smart card interface |
US9647997B2 (en) | 2013-03-13 | 2017-05-09 | Nagrastar, Llc | USB interface for performing transport I/O |
US9888283B2 (en) | 2013-03-13 | 2018-02-06 | Nagrastar Llc | Systems and methods for performing transport I/O |
USD758372S1 (en) * | 2013-03-13 | 2016-06-07 | Nagrastar Llc | Smart card interface |
USD759022S1 (en) | 2013-03-13 | 2016-06-14 | Nagrastar Llc | Smart card interface |
USD780763S1 (en) | 2015-03-20 | 2017-03-07 | Nagrastar Llc | Smart card interface |
USD864968S1 (en) | 2015-04-30 | 2019-10-29 | Echostar Technologies L.L.C. | Smart card interface |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0198194A1 (de) * | 1985-04-18 | 1986-10-22 | International Business Machines Corporation | Halbleiterelement in einem Gehäuse |
JPS622560A (ja) * | 1985-06-27 | 1987-01-08 | Toshiba Corp | 樹脂封止型半導体装置 |
JPS62249464A (ja) * | 1986-04-23 | 1987-10-30 | Hitachi Ltd | 半導体パツケ−ジ |
JPS63151058A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electronics Corp | 樹脂封止型半導体装置 |
JPS63258050A (ja) * | 1987-04-15 | 1988-10-25 | Mitsubishi Electric Corp | 半導体装置 |
DE3911711A1 (de) * | 1989-04-10 | 1990-10-11 | Ibm | Modul-aufbau mit integriertem halbleiterchip und chiptraeger |
EP0465143A2 (de) * | 1990-07-05 | 1992-01-08 | AT&T Corp. | Gegossenes Gehäuse für hybride integrierte Schaltung und Leiterrahmen dafür |
EP0501830A2 (de) * | 1991-02-28 | 1992-09-02 | Texas Instruments Incorporated | Isolierter Leiterrahmen für eingekapselte Halbleiteranordnungen |
Family Cites Families (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3877064A (en) * | 1974-02-22 | 1975-04-08 | Amp Inc | Device for connecting leadless integrated circuit packages to a printed-circuit board |
JPS5116701A (en) * | 1974-07-31 | 1976-02-10 | Kawasaki Heavy Ind Ltd | Sagyodaino shokosochi |
JPS57176751A (en) * | 1981-04-22 | 1982-10-30 | Toshiba Corp | Semiconductor device |
JPS5811198A (ja) * | 1981-07-15 | 1983-01-21 | 共同印刷株式会社 | 識別カ−ド及びその製法 |
CA1204213A (en) * | 1982-09-09 | 1986-05-06 | Masahiro Takeda | Memory card having static electricity protection |
FR2547440B1 (fr) * | 1983-06-09 | 1986-02-07 | Flonic Sa | Procede de fabrication de cartes a memoire et cartes obtenues suivant ce procede |
DE3322382A1 (de) * | 1983-06-22 | 1985-01-10 | Preh, Elektrofeinmechanische Werke Jakob Preh Nachf. Gmbh & Co, 8740 Bad Neustadt | Verfahren zur herstellung von gedruckten schaltungen |
JPS6015786A (ja) * | 1983-07-06 | 1985-01-26 | Dainippon Printing Co Ltd | Icカ−ドおよびその製造法 |
JPS60117562A (ja) * | 1983-11-29 | 1985-06-25 | Japan Storage Battery Co Ltd | アルカリマトリックス型水素一酸素燃料電池 |
US4539472A (en) * | 1984-01-06 | 1985-09-03 | Horizon Technology, Inc. | Data processing card system and method of forming same |
JPS60183745A (ja) * | 1984-03-02 | 1985-09-19 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
JPS60257159A (ja) * | 1984-06-01 | 1985-12-18 | Nec Corp | 半導体装置 |
JPS61222715A (ja) * | 1985-03-28 | 1986-10-03 | Mitsubishi Electric Corp | 樹脂成形体の製造方法 |
JPS6276540A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 半導体装置 |
JPS62134944A (ja) * | 1985-12-06 | 1987-06-18 | Nec Corp | 半導体装置 |
JPS62154769A (ja) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | 半導体装置 |
JPS62298146A (ja) * | 1986-06-18 | 1987-12-25 | Hitachi Micro Comput Eng Ltd | 電子装置 |
JPS6367763A (ja) * | 1986-09-09 | 1988-03-26 | Nec Corp | 半導体装置 |
JPS63296252A (ja) * | 1987-05-27 | 1988-12-02 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
WO1989001873A1 (en) * | 1987-08-26 | 1989-03-09 | Matsushita Electric Industrial Co., Ltd. | Integrated circuit device and method of producing the same |
JPH01161724A (ja) * | 1987-12-18 | 1989-06-26 | Citizen Watch Co Ltd | 表面実装用半導体装置の製造方法 |
JP2578148B2 (ja) | 1988-01-25 | 1997-02-05 | 富士通株式会社 | リード付き半導体装置 |
JP2702219B2 (ja) * | 1989-03-20 | 1998-01-21 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
US4937656A (en) * | 1988-04-22 | 1990-06-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP2724334B2 (ja) * | 1988-08-09 | 1998-03-09 | 朝日印刷紙器株式会社 | 紙函の追加印刷方法 |
JPH0263142A (ja) * | 1988-08-29 | 1990-03-02 | Fujitsu Ltd | モールド・パッケージおよびその製造方法 |
JPH02170456A (ja) * | 1988-12-22 | 1990-07-02 | Canon Electron Inc | 集積回路構体の実装方法 |
JPH063819B2 (ja) * | 1989-04-17 | 1994-01-12 | セイコーエプソン株式会社 | 半導体装置の実装構造および実装方法 |
JPH02298146A (ja) * | 1989-05-11 | 1990-12-10 | Canon Inc | Isdn複合端末装置 |
US5200362A (en) * | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
JPH03131059A (ja) * | 1989-10-16 | 1991-06-04 | Mitsubishi Electric Corp | 半導体装置 |
JP2754796B2 (ja) * | 1989-11-07 | 1998-05-20 | 宇部興産株式会社 | 竪型粉砕機 |
US5583375A (en) * | 1990-06-11 | 1996-12-10 | Hitachi, Ltd. | Semiconductor device with lead structure within the planar area of the device |
US5235207A (en) * | 1990-07-20 | 1993-08-10 | Hitachi, Ltd. | Semiconductor device |
JPH0494565A (ja) * | 1990-08-10 | 1992-03-26 | Toshiba Corp | 半導体装置 |
US5157480A (en) * | 1991-02-06 | 1992-10-20 | Motorola, Inc. | Semiconductor device having dual electrical contact sites |
US5172214A (en) * | 1991-02-06 | 1992-12-15 | Motorola, Inc. | Leadless semiconductor device and method for making the same |
KR940007649B1 (ko) * | 1991-04-03 | 1994-08-22 | 삼성전자 주식회사 | 반도체 패키지 |
JPH05166964A (ja) * | 1991-12-16 | 1993-07-02 | Hitachi Ltd | 半導体装置 |
KR930014916A (ko) * | 1991-12-24 | 1993-07-23 | 김광호 | 반도체 패키지 |
US5436492A (en) * | 1992-06-23 | 1995-07-25 | Sony Corporation | Charge-coupled device image sensor |
JP3151058B2 (ja) | 1992-08-05 | 2001-04-03 | パイオニア株式会社 | 光ディスク |
JP2934357B2 (ja) * | 1992-10-20 | 1999-08-16 | 富士通株式会社 | 半導体装置 |
JPH06236956A (ja) * | 1993-02-09 | 1994-08-23 | Hitachi Constr Mach Co Ltd | 半導体装置及びその製造方法 |
US5474958A (en) * | 1993-05-04 | 1995-12-12 | Motorola, Inc. | Method for making semiconductor device having no die supporting surface |
KR100206910B1 (ko) * | 1996-06-14 | 1999-07-01 | 구본준 | 반도체 패키지의 디플래쉬 방법 |
-
1991
- 1991-11-14 KR KR2019910019458U patent/KR940007757Y1/ko not_active IP Right Cessation
-
1992
- 1992-11-03 US US07/970,771 patent/US5363279A/en not_active Ceased
- 1992-11-13 JP JP078208U patent/JPH0546045U/ja active Pending
- 1992-11-16 DE DE4238646A patent/DE4238646B4/de not_active Expired - Lifetime
-
1996
- 1996-11-08 US US08/748,460 patent/USRE36097E/en not_active Expired - Lifetime
-
1997
- 1997-09-19 JP JP9254578A patent/JPH1093001A/ja active Pending
-
1998
- 1998-09-14 US US09/152,702 patent/USRE37413E1/en not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0198194A1 (de) * | 1985-04-18 | 1986-10-22 | International Business Machines Corporation | Halbleiterelement in einem Gehäuse |
JPS622560A (ja) * | 1985-06-27 | 1987-01-08 | Toshiba Corp | 樹脂封止型半導体装置 |
JPS62249464A (ja) * | 1986-04-23 | 1987-10-30 | Hitachi Ltd | 半導体パツケ−ジ |
JPS63151058A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electronics Corp | 樹脂封止型半導体装置 |
JPS63258050A (ja) * | 1987-04-15 | 1988-10-25 | Mitsubishi Electric Corp | 半導体装置 |
DE3911711A1 (de) * | 1989-04-10 | 1990-10-11 | Ibm | Modul-aufbau mit integriertem halbleiterchip und chiptraeger |
EP0465143A2 (de) * | 1990-07-05 | 1992-01-08 | AT&T Corp. | Gegossenes Gehäuse für hybride integrierte Schaltung und Leiterrahmen dafür |
EP0501830A2 (de) * | 1991-02-28 | 1992-09-02 | Texas Instruments Incorporated | Isolierter Leiterrahmen für eingekapselte Halbleiteranordnungen |
Non-Patent Citations (6)
Title |
---|
BREGMANN,Mark F.; COVAC,Carolin A.: Plastic Packaging for VLSI-Based Computers. In: Solid State Technology, June 1968, H.6,S.75-80 * |
GOODENOUGH,Frank: Mixing Gold and Aluminium Bond Wires on Power ICs Cuts Cost and UPS Reliability. In: Electronic Design,11,H.19, 1990, S.34 * |
Patent Abstracts of Japan & JP 62002560 A. E-511, May 30,1987,Vol.11,No.169 * |
Patent Abstracts of Japan & JP 62249464 A. E-601, Apr.16,1988,Vol.12,No.124 * |
Patent Abstracts of Japan & JP 63151058 A. E-676, Oct.31,1988,Vol.12,No.412 * |
Patents Abstracts of Japan & JP 63258050 A. E-718, Feb.22,1989,Vol.13,No. 78 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4421077B4 (de) * | 1993-06-23 | 2007-01-04 | Goldstar Electron Co., Ltd., Cheongju | Halbleitergehäuse und Verfahren zu dessen Herstellung |
EP0653761A3 (de) * | 1993-11-11 | 1996-03-06 | Oki Electric Ind Co Ltd | Serieller Zugriffspeicher. |
US5812148A (en) * | 1993-11-11 | 1998-09-22 | Oki Electric Industry Co., Ltd. | Serial access memory |
US6998297B2 (en) | 1996-11-21 | 2006-02-14 | Texas Instruments Incorporated | Wafer level packaging |
Also Published As
Publication number | Publication date |
---|---|
KR940007757Y1 (ko) | 1994-10-24 |
JPH0546045U (ja) | 1993-06-18 |
DE4238646B4 (de) | 2006-11-16 |
US5363279A (en) | 1994-11-08 |
JPH1093001A (ja) | 1998-04-10 |
KR930012117U (ko) | 1993-06-25 |
USRE37413E1 (en) | 2001-10-16 |
USRE36097E (en) | 1999-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4238646A1 (en) | New encapsulated semiconductor memory chip - has chips with bonding pads on central region, lead frame with leads connected to bonding parts, insulating adhesive, metal wire for electrical connection etc. | |
DE19723203B4 (de) | Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße | |
DE19802347B4 (de) | Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls | |
DE68928320T2 (de) | Randmontierte Packung vom Oberflächen-Montierungstyp, für integrierte Halbleiterschaltungsanordnungen | |
DE68928185T2 (de) | Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen | |
DE10295972T5 (de) | Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung | |
DE102008046095B4 (de) | Verfahren zum vereinzeln eines halbleiterbausteins | |
DE10257707A1 (de) | Verfahren zum Herstellen eines gestapelten Chip-Paketes | |
DE69126115T2 (de) | Direkte Entkupplung einer Mikroschaltung | |
DE68905475T2 (de) | Halbleiter-speichermodul hoeher dichte. | |
DE4301915A1 (de) | Mehrfachchip-Halbleitervorrichtung | |
DE19747105A1 (de) | Bauelement mit gestapelten Halbleiterchips | |
DE4337675A1 (de) | Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE102016110235A1 (de) | Halbleitervorrichtung mit Clipvorrichtung | |
DE69737320T2 (de) | Halbleitervorrichtung | |
DE4207198A1 (de) | Zufuehrungsrahmen und halbleitervorrichtung, welche den zufuehrungsrahmen verwendet | |
DE3212442A1 (de) | Gehaeuseanordnung mit paarweise miteinander ausgerichteten leitungsanschluessen, insbesondere zur kapselung von halbleiterbauteilen | |
DE19743537A1 (de) | Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung | |
DE19709259B4 (de) | Mehrlagiges Bodenanschlussgehäuse | |
DE19929606A1 (de) | Integrierte Schaltung und Verfahren zu ihrer Herstellung | |
DE102020110920A1 (de) | Leiterrahmen für halbleitergehäuse | |
DE10301510B4 (de) | Verfahren zur Herstellung eines Verkleinerten Chippakets | |
DE102020109692A1 (de) | Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips | |
DE69114554T2 (de) | Halbleiteranordnung des Harzverkapselungstyps. | |
DE10297264B4 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OR8 | Request for search as to paragraph 43 lit. 1 sentence 1 patent law | ||
8105 | Search report available | ||
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right | ||
R071 | Expiry of right |