JPS6276540A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6276540A JPS6276540A JP60214511A JP21451185A JPS6276540A JP S6276540 A JPS6276540 A JP S6276540A JP 60214511 A JP60214511 A JP 60214511A JP 21451185 A JP21451185 A JP 21451185A JP S6276540 A JPS6276540 A JP S6276540A
- Authority
- JP
- Japan
- Prior art keywords
- envelope
- semiconductor device
- leads
- casing
- inner leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置に関する。
半導体装置の外囲器には、ＳＩＰ （ＳｉｎｇｌｅＩｎ
−Ｌｉｎｅ Ｐａｅｋａｇｅ ）、ＤＩＰ （Ｄｕ
ａｌ Ｉｎ−ＬｉｎｅＰａｃｋａｇｅ ） 、 ＦＰ
（Ｆｌａｔ Ｐａｃｋａｇｅ ）等と称せられる型式
があり、何れのものもアラターリ−望を外囲器の側部に
突出した構造になっている。
−Ｌｉｎｅ Ｐａｅｋａｇｅ ）、ＤＩＰ （Ｄｕ
ａｌ Ｉｎ−ＬｉｎｅＰａｃｋａｇｅ ） 、 ＦＰ
（Ｆｌａｔ Ｐａｃｋａｇｅ ）等と称せられる型式
があり、何れのものもアラターリ−望を外囲器の側部に
突出した構造になっている。
アウターリードの突出を抑えてアウターリードの一面部
を露出するようにした技術が特ｍｓ ７−１３５４１２
号で開示されている。すなわち、第７図（Ａ）がこのよ
うな技術を採用した半導体装置の構成を示す説明図であ
り、同図ｆＢ）は、同半導体装置を裏面側から見た説明
図、同図（Ｃ）は、同半導体装ばをフレームから分離す
る前の状態を示す説明図である。図中１は、マウント部
２に装着された半導体ペレットである。半纏体ペレット
１は、ボンディング線３を介してインナーリード４に接
続されている。インナーリード４の一端部はアウターリ
ード５になっており、その−面部分は、半導体ペレット
１、ボンディング線３、インナーリード４を封止した外
囲器６の裏面から外部に露出している。第７図ＣＢ＋中
７は、アウターリード５の露出面に接続された［極端子
である。
を露出するようにした技術が特ｍｓ ７−１３５４１２
号で開示されている。すなわち、第７図（Ａ）がこのよ
うな技術を採用した半導体装置の構成を示す説明図であ
り、同図ｆＢ）は、同半導体装置を裏面側から見た説明
図、同図（Ｃ）は、同半導体装ばをフレームから分離す
る前の状態を示す説明図である。図中１は、マウント部
２に装着された半導体ペレットである。半纏体ペレット
１は、ボンディング線３を介してインナーリード４に接
続されている。インナーリード４の一端部はアウターリ
ード５になっており、その−面部分は、半導体ペレット
１、ボンディング線３、インナーリード４を封止した外
囲器６の裏面から外部に露出している。第７図ＣＢ＋中
７は、アウターリード５の露出面に接続された［極端子
である。
このように構成された半導体装置ノ０では、外囲器６の
一辺に対して各々−列づつアウターリード５及び′電極
端子７が配置された構造になっているため、この構造の
状態で電極端子７の数を増すことは困難である。このた
め所諸多ビン化の要請に対応できない問題があった。こ
の問題を解消するために、アウターリード５を細くして
その数を増加させると、アウターリード５の切断、折れ
曲がり等が発生すると共に、ダンディング線３の架設作
業が困難になる。更Ｋ、ＦＰタイプのような場合には、
アウターリード５の配ぼ状態が複雑になり、加工に多く
の手間を要すると共に、ざンディング線３の架設に際し
ては半畳体ペレットノを固定しておくための特殊な装置
が必要になる欠点がある。
一辺に対して各々−列づつアウターリード５及び′電極
端子７が配置された構造になっているため、この構造の
状態で電極端子７の数を増すことは困難である。このた
め所諸多ビン化の要請に対応できない問題があった。こ
の問題を解消するために、アウターリード５を細くして
その数を増加させると、アウターリード５の切断、折れ
曲がり等が発生すると共に、ダンディング線３の架設作
業が困難になる。更Ｋ、ＦＰタイプのような場合には、
アウターリード５の配ぼ状態が複雑になり、加工に多く
の手間を要すると共に、ざンディング線３の架設に際し
ては半畳体ペレットノを固定しておくための特殊な装置
が必要になる欠点がある。
〔発明の目的〕
本発明は、取扱いが簡便でかつ容易に電極数を増すこと
ができる外囲器形状を有する半導体装置を提供すること
をその目的とするものである。
ができる外囲器形状を有する半導体装置を提供すること
をその目的とするものである。
本発明は、インナーリードの先端部の側部に突出／４’
ッド部を形成し、かつ、外囲器にこの突出パッド部に通
じる電極穴を形成したことにより、取扱いが簡便で、し
かも、容易に電極数を増すことができる半導体装置であ
る。
ッド部を形成し、かつ、外囲器にこの突出パッド部に通
じる電極穴を形成したことにより、取扱いが簡便で、し
かも、容易に電極数を増すことができる半導体装置であ
る。
以下、本発明の実施例について図面を参照して説明する
。第１図（５）は、本発明の一実施例の概略構成を示す
説明図、同図（Ｂ）は、同半導体装置のフレーム部分を
切断づる前の状５四を示す説明図である。図中２０は、
マウン）ｍ、？Ｊ上に装着された半畳体ペレットである
。マウント部２ノの９１１１部近傍には、多数本のイン
ナーリード２２がその一端部を対向させて配置されてい
る。
。第１図（５）は、本発明の一実施例の概略構成を示す
説明図、同図（Ｂ）は、同半導体装置のフレーム部分を
切断づる前の状５四を示す説明図である。図中２０は、
マウン）ｍ、？Ｊ上に装着された半畳体ペレットである
。マウント部２ノの９１１１部近傍には、多数本のイン
ナーリード２２がその一端部を対向させて配置されてい
る。
この一端部と半纏体啄レッド、′０間には、ダンディン
グ線２３が架設されている。インナーリード２２の他端
部は、アウターリード２４になりている。アウターリー
ド２４の側部には同図（Ｂ）に示す如く、突出・臂ツド
部２５が隣接するアウタリード２４に接触しないように
して形成されている。同図（Ｂｌの場合アウターリード
２４はフレーム２６に接続されておシ、切断前の状態で
示されている。半導体ペレット２０を装着したマウント
部２１、ボンディング線２３、インナーリード２２、及
びアウターリード２４け、樹脂からなる外囲器２７で囲
繞されて保護されている。外囲器２７の裏面側には、突
出パッド部２５に通じる電極穴２８が開口されている。
グ線２３が架設されている。インナーリード２２の他端
部は、アウターリード２４になりている。アウターリー
ド２４の側部には同図（Ｂ）に示す如く、突出・臂ツド
部２５が隣接するアウタリード２４に接触しないように
して形成されている。同図（Ｂｌの場合アウターリード
２４はフレーム２６に接続されておシ、切断前の状態で
示されている。半導体ペレット２０を装着したマウント
部２１、ボンディング線２３、インナーリード２２、及
びアウターリード２４け、樹脂からなる外囲器２７で囲
繞されて保護されている。外囲器２７の裏面側には、突
出パッド部２５に通じる電極穴２８が開口されている。
この場合、第２図（Ａ）に外囲器２７を裏面側から示す
ように、電極穴２８は、外囲器２２の裏面に両側に后っ
て、突出パッド２５に対応した配置で２列に形成されて
いる。また、外囲器２７０４に面の４隅部には、第２図
ｆＢ）に示すようなソケット２９の装置固定具３０が嵌
入する嵌入穴３１が形成されている。ソケット２９の上
面部分には、′（極大２８に嵌入する電極端子３２が′
ｕＬ極穴極大に対応した配置で形成されている。
ように、電極穴２８は、外囲器２２の裏面に両側に后っ
て、突出パッド２５に対応した配置で２列に形成されて
いる。また、外囲器２７０４に面の４隅部には、第２図
ｆＢ）に示すようなソケット２９の装置固定具３０が嵌
入する嵌入穴３１が形成されている。ソケット２９の上
面部分には、′（極大２８に嵌入する電極端子３２が′
ｕＬ極穴極大に対応した配置で形成されている。
ソケット２９の下面部分には、電極端子３２に電気的に
接続したコ坏りタ一端子３３が、他の装置と接続するた
めに設けられている。つ１す、外囲器２７は、第２図（
Ｃ）に示す如く、電極端子３２を介してソケット２９に
接続され、更に、コ洋りタ一端子３３を介して他の装置
に接続されるようになっている。
接続したコ坏りタ一端子３３が、他の装置と接続するた
めに設けられている。つ１す、外囲器２７は、第２図（
Ｃ）に示す如く、電極端子３２を介してソケット２９に
接続され、更に、コ洋りタ一端子３３を介して他の装置
に接続されるようになっている。
このように構成された半導体装置３５によれば、アウタ
ーリード２５が外囲器２７の側部に突出されていないの
で、高密度実装が可能である。また、アウターリード２
５の側部に突出・七ノド都２５が設けられているので、
突出バンド部２５の数に対比、シｆｃ、叡だけの電極を
取出すことができる。例えば実施例のように電極穴２８
（突出・２ラド部２５）を２列づつ外囲器２７の裏口両
倶１都に形成すると、この数の範囲内で従来のものより
も遥かに便用１１シの叡を多く遇択することができる。
ーリード２５が外囲器２７の側部に突出されていないの
で、高密度実装が可能である。また、アウターリード２
５の側部に突出・七ノド都２５が設けられているので、
突出バンド部２５の数に対比、シｆｃ、叡だけの電極を
取出すことができる。例えば実施例のように電極穴２８
（突出・２ラド部２５）を２列づつ外囲器２７の裏口両
倶１都に形成すると、この数の範囲内で従来のものより
も遥かに便用１１シの叡を多く遇択することができる。
しかも、゛電極端子３２と突出・！ラド部２５との接続
は、％極端子３２を′電極穴２８に欲人すゐだけの憧め
て簡単な操作で行うことができる。
は、％極端子３２を′電極穴２８に欲人すゐだけの憧め
て簡単な操作で行うことができる。
なお、本発明の他の実施例として、突出パッド部４０を
第３図に示す如く、例えば３本のアウターリード２４ａ
、２４ｂ、２４ｃの先端部を順次ずらせて形成しその側
部に突出パッド２５を形成し、更に、これらのアウター
リード２４ｍ、２４ｂ、２４ｃと対称に同様のアウター
リード２４ ａ／、 ２４ ｂ’、 ２４ ｃ’を設け
たものを複数組設けて、突出パッド２５の数を増すよう
にしたものとしても艮い。なお、第３図のアウターリー
ド２４ ｍ 、 ２４ ｍ’−２４ｃ 、 ２４ ｃ’
の先端部はフレーム２６側に接続されたままの切断前の
ものを示している。
第３図に示す如く、例えば３本のアウターリード２４ａ
、２４ｂ、２４ｃの先端部を順次ずらせて形成しその側
部に突出パッド２５を形成し、更に、これらのアウター
リード２４ｍ、２４ｂ、２４ｃと対称に同様のアウター
リード２４ ａ／、 ２４ ｂ’、 ２４ ｃ’を設け
たものを複数組設けて、突出パッド２５の数を増すよう
にしたものとしても艮い。なお、第３図のアウターリー
ド２４ ｍ 、 ２４ ｍ’−２４ｃ 、 ２４ ｃ’
の先端部はフレーム２６側に接続されたままの切断前の
ものを示している。
また、本発明をＦＰタイプのものに適用すると、外囲器
２７ｍの裏面側には例えば第４図に示すように電極穴２
８ａが２重の正方形状に配置されたものとなる〇 また、本発明の他の実施例として第５図に示す如く、イ
ンナリード２２、マウント部２１、アウターリード２４
の夫々が平坦な状態で配置され、電極穴２８ｈ、２８ｂ
を外囲器２７の表面側及び裏面側に形成し、かつ、電極
穴２８Ｃの開口部を拡大して電極端子３２の嵌入を容易
にしたものとしても良い。
２７ｍの裏面側には例えば第４図に示すように電極穴２
８ａが２重の正方形状に配置されたものとなる〇 また、本発明の他の実施例として第５図に示す如く、イ
ンナリード２２、マウント部２１、アウターリード２４
の夫々が平坦な状態で配置され、電極穴２８ｈ、２８ｂ
を外囲器２７の表面側及び裏面側に形成し、かつ、電極
穴２８Ｃの開口部を拡大して電極端子３２の嵌入を容易
にしたものとしても良い。
また、本発明の他の実施例として、第６１囚に示す如く
、実施例のものと同様のマウント部２１、インナーリー
ド２２、アウターリード２４、突出、４ツド都２５から
なるリードフレーム４１を補強板４２上に貼着し、補強
板４２に突出・ゼット部２５に通じる穴を形成して穴内
に半田４３等を充填したものとしても艮い。この場合、
インナーリード２２、アウタリード２４等の形成は、補
強板４２上に金属層を選択エツチングや金属蒸着の技術
を用いて容易にかつ、高い形状積度で行うことができる
。艷に、形成されたインナーリード２２が断線するのを
補強板４２によって防止することができる。また、第６
図（Ｂ）に示す如く、リードフレーム４１を電極穴２８
側に向けて配置すると、補強板４２に突出パッド部２５
に通じる穴を形成する処理を省略することができる。更
に、第６図（Ｃ）に示す如く、補強板４２をリードフレ
ーム４１の表裏面に接合させて両者の接合性を良好なも
のとしても良い。この場合、補強板４２の材質を耐湿性
に優れたものに設定すると、半導体イレット２０側に外
部から水分が侵入するのを防止して素子の特性をより安
定したものとすることができる。更に、第６図（Ｄ）に
示す如く、補強板４２の突出パッド部２５に通じる穴を
浅くしたい場にはリードフレーム４ノ及び補強板４２を
折曲した構造にしても良い。
、実施例のものと同様のマウント部２１、インナーリー
ド２２、アウターリード２４、突出、４ツド都２５から
なるリードフレーム４１を補強板４２上に貼着し、補強
板４２に突出・ゼット部２５に通じる穴を形成して穴内
に半田４３等を充填したものとしても艮い。この場合、
インナーリード２２、アウタリード２４等の形成は、補
強板４２上に金属層を選択エツチングや金属蒸着の技術
を用いて容易にかつ、高い形状積度で行うことができる
。艷に、形成されたインナーリード２２が断線するのを
補強板４２によって防止することができる。また、第６
図（Ｂ）に示す如く、リードフレーム４１を電極穴２８
側に向けて配置すると、補強板４２に突出パッド部２５
に通じる穴を形成する処理を省略することができる。更
に、第６図（Ｃ）に示す如く、補強板４２をリードフレ
ーム４１の表裏面に接合させて両者の接合性を良好なも
のとしても良い。この場合、補強板４２の材質を耐湿性
に優れたものに設定すると、半導体イレット２０側に外
部から水分が侵入するのを防止して素子の特性をより安
定したものとすることができる。更に、第６図（Ｄ）に
示す如く、補強板４２の突出パッド部２５に通じる穴を
浅くしたい場にはリードフレーム４ノ及び補強板４２を
折曲した構造にしても良い。
〔発明の効果〕
以上説明した如く、本発明に係る半導体装置によれば、
取扱いが簡便でかつ容易に電極数を増すことができる等
顕著な効果を有するものである。
取扱いが簡便でかつ容易に電極数を増すことができる等
顕著な効果を有するものである。
第１１囚は、本発明の一実施例の概略構成を示す説明図
、同図（Ｂ）は、同半導体装置のフレーム部分を切断す
る前の状態を示す説明図、第２１囚は、同実施例の半導
体装置を裏面側から見た状態を示す説明、同図（Ｂ）は
、同半導体装置に接続するソケットの説明図、同図（Ｃ
）は、同半導体装置にソケットを接続した状態を示す説
明図、第３図乃至第６図員１ｍは、本発明の他の実施例
の説明図、第７図１Ｎ良）【尊は、従来の半導体装置の
構成を示す説明図である。 ２０・・・半導体ペレット、２１・・・マウント部、２
２・・・インナーリード、２３・・・ビンディング線、
２４・・・アウターリード、２５・・・突出パッド部、
２６・・・フレーム、２７・・・外囲器、２８・・・電
極穴、２９・・・ソケット、３０・・・装置固定具、３
１・・・嵌入穴、３２・・・電極端子、３３・・・コネ
クタ一端子、３５・・・半導体装置。 出願人代理人 弁理士 釣 江 武 彦（Ｂ） 第１図 （Ｃ） 第２ズ 第３図 第４図 第５図 ４′ｌ 第６因 （Ｃ） 第 ７ 面
、同図（Ｂ）は、同半導体装置のフレーム部分を切断す
る前の状態を示す説明図、第２１囚は、同実施例の半導
体装置を裏面側から見た状態を示す説明、同図（Ｂ）は
、同半導体装置に接続するソケットの説明図、同図（Ｃ
）は、同半導体装置にソケットを接続した状態を示す説
明図、第３図乃至第６図員１ｍは、本発明の他の実施例
の説明図、第７図１Ｎ良）【尊は、従来の半導体装置の
構成を示す説明図である。 ２０・・・半導体ペレット、２１・・・マウント部、２
２・・・インナーリード、２３・・・ビンディング線、
２４・・・アウターリード、２５・・・突出パッド部、
２６・・・フレーム、２７・・・外囲器、２８・・・電
極穴、２９・・・ソケット、３０・・・装置固定具、３
１・・・嵌入穴、３２・・・電極端子、３３・・・コネ
クタ一端子、３５・・・半導体装置。 出願人代理人 弁理士 釣 江 武 彦（Ｂ） 第１図 （Ｃ） 第２ズ 第３図 第４図 第５図 ４′ｌ 第６因 （Ｃ） 第 ７ 面
Claims (1)
- マウント部に装着された半導体ペレットと、一端部が前
記マウント部に対向し、他端部が前記マウント部から離
間する方向に配置されると共に、該他端部の側部に突出
パッド部を有する多数本のインナーリードと、該インナ
ーリードと前記半導体ペレット間に架設されたボンディ
ング線と、前記半導体ペレット、前記インナーリード、
該ボンディング線を囲撓するように設けられた外囲器と
、前記突出パット部に通じるように該外囲器に形成され
た電極穴とを具備することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60214511A JPS6276540A (ja) | 1985-09-30 | 1985-09-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60214511A JPS6276540A (ja) | 1985-09-30 | 1985-09-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6276540A true JPS6276540A (ja) | 1987-04-08 |
Family
ID=16656929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60214511A Pending JPS6276540A (ja) | 1985-09-30 | 1985-09-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6276540A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE36097E (en) * | 1991-11-14 | 1999-02-16 | Lg Semicon, Ltd. | Semiconductor package for a semiconductor chip having centrally located bottom bond pads |
-
1985
- 1985-09-30 JP JP60214511A patent/JPS6276540A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE36097E (en) * | 1991-11-14 | 1999-02-16 | Lg Semicon, Ltd. | Semiconductor package for a semiconductor chip having centrally located bottom bond pads |
| USRE37413E1 (en) | 1991-11-14 | 2001-10-16 | Hyundai Electronics Industries Co., Ltd. | Semiconductor package for a semiconductor chip having centrally located bottom bond pads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60167454A (ja) | 半導体装置 | |
| JPS6276540A (ja) | 半導体装置 | |
| JP2000124235A (ja) | 樹脂封止半導体装置 | |
| JPS6097654A (ja) | 封止型半導体装置 | |
| JPS637029B2 (ja) | ||
| JPH024513Y2 (ja) | ||
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS5826176B2 (ja) | 樹脂封止型半導体装置 | |
| JPS59143348A (ja) | 電子部品 | |
| JPS62122253A (ja) | 半導体装置 | |
| JPS6120780Y2 (ja) | ||
| JPH0714021B2 (ja) | 樹脂封止型半導体装置 | |
| JPS59107553A (ja) | 半導体装置のワイヤ−ボンデイング方法 | |
| JPS6236299Y2 (ja) | ||
| JPS59224151A (ja) | 半導体装置 | |
| JPS6055647A (ja) | 半導体装置 | |
| JPH03276737A (ja) | 半導体装置 | |
| JPS6024047A (ja) | ダイオ−ド | |
| JPS60251652A (ja) | 集積回路装置 | |
| JPH03149893A (ja) | 半導体装置 | |
| JPS633461B2 (ja) | ||
| JPH01154543A (ja) | 半導体パッケージ | |
| JPS61156844A (ja) | リ−ドレス型電子部品の製造方法 | |
| JPH06295934A (ja) | フィルムキャリアリード及びそれを用いたｌｓｉ構造 | |
| JPH04174548A (ja) | リードフレーム |