JPS60183745A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60183745A
JPS60183745A JP59038558A JP3855884A JPS60183745A JP S60183745 A JPS60183745 A JP S60183745A JP 59038558 A JP59038558 A JP 59038558A JP 3855884 A JP3855884 A JP 3855884A JP S60183745 A JPS60183745 A JP S60183745A
Authority
JP
Japan
Prior art keywords
cap
edge part
edge
package
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59038558A
Other languages
English (en)
Inventor
Hiroshi Tate
宏 舘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP59038558A priority Critical patent/JPS60183745A/ja
Publication of JPS60183745A publication Critical patent/JPS60183745A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置に係り、特に脆性材料からなるパ
ッケージのキャップに関するものである。
〔背景技術〕
半導体装置のパッケージとしては、第１図に；１（すよ
うに、接続ビン１を有するパッケージのセラミック基板
２の上に半導体チップ３を塔↓、（シ、その」二にパッ
ケージのセラミックキャップ４をかぶせて、これと前記
パッケージのセラミック基板２とを低融点金属、低融点
ガラス等の接着材５で接着した構造が考えられる。
本発明者の検討によれば、セラミックキャップ４の形状
が角部を有する形状、すなわち、縁部が直角の角部とな
るような形状であるため、次の問題を有する。
この接着の際に前記パッケージのセラミックキャップ４
．接着材５等の；！Ｊ？：膨張係数が相違するためにパ
ッケージのセラミックキャップ４の縁部からクラック６
を発生する。また、パッケージのセラミックキャップの
各部の温度分布が相違することによる歪みによってその
縁部に応力が４．ＩＳ申してそこにクラック６を発生す
る。また、メーカから納入されるまでの間でパッケージ
のセラミックキャップ４の縁部がカケたり、破損したり
して欠損部７を生ずることがある。
〔発明の［１的〕 本発明の目的は、縁部からのクラックや縁部の破損が発
生しにくい形状の１ｍ性材料からなる半導体装置のパッ
ケージのキャップを提供することにある。
本発明の前記ならびにその他のＬｌ的と新規な４・１゛
徴は、本明細書の記述及び添付図面によって明らかにな
るであろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を筒Ｉい、に説明すれば、下記のとおりである。
すなわち、脆性材料からなる半導体装置のパッケージの
キャップのれ（部の一部又は全部の垂直な角部を除去す
ることにより、該キャップの縁部に熱膨張率及び温度分
布の相違による応力の集中が起らないようにして、縁部
からのりうツクや縁部の破損を防止するようにしたもの
である。
〔実施例１〕 第２図は、本発明の半導体装置のパッケージのキャップ
（以下、甲、にキャップという）の実施例１の平面図、
第３図は、第２図のΔ−Δ線てＬｉＪＪつた断面図であ
る。
本実施例１のキャップは、第２図及び第；５図に示すよ
うに、脆性材料、例えば、セラミック等からなるキャッ
プ４の上縁部の角部を除去して、ある曲線の曲面を（＝
Ｊ’　１）で各面を連続的な面にしたものである。キャ
ップ４の厚さが５　ｍ＋＋程度と小さいので、加工性や
破損の防止などの点から観て、前記曲率半径は約１ｎ以
上で厚さの１／３〜１／２か望ましい。このようにキャ
ップ４の縁部に曲面を付けることによって、セラミック
、接着材等の熱膨張率の相違による縁部への応力の集中
を松柏させることができる。また、キャップ各部の温度
分布の相違による歪みによって発生する応力も前記の作
用と同様にして松柏さぜることかてきろ。さらに、紐（
部を曲面にしであることから誤って物体等に衝突しても
簡単にカケたり、破損したりすることはない。
〔実施例２〕 第４図は、本発明のキャップの実施例２の平面図、第５
図は、第４図の１３−　Ｂ線で切った断面図である。
本実施例２のキャップ４は、第４１８］及び第５図に示
すように、セラミック等の脆性材料からなるキャップ４
の下縁部に曲面を設けて連続的な曲面にしたものである
。
〔実施例３〕 第６図は、本発明のキャップ４の実施例３の平面図、第
７図は、第６図のＣ−Ｃ線で切った断面図である。
本実施例３のキャップ４は、セラミック等の脆性材料か
らなるキャップ４の縁部全体に曲面を設けて縁部全体を
連続的な曲面で構成したものである。
〔効果〕
以−１二説明したように、脆性材料からなるキャップの
縁部の一部又は全部に曲面を設けることにより、縁部か
らクラックや縁部の破損を防止することができる。
なお、本発明者によってなさ引シた発明を実施例にもと
ずき具体的に説明したが、本発明は前記実施例に限定さ
れるものでなく、その要旨を逸脱しない範囲で種々変更
ｒ＋■能であることはいうまでもない。
【図面の簡単な説明】
第１図は、従来のキャップの問題点を説明する第２図乃
至第７図は、それぞれ本発明のキャップの実施例の構成
を示す図である。 図中、１・・・接続ピン、２・・・パッケージのセラミ
ック基板、３・・・半導体チップ、４・・・バック゛−
ジのセラミックキャップ、５・・・接着材、６・・・ク
ランクである。 代理人　弁理士　高橋明夫

Claims (1)

    【特許請求の範囲】
  1. ■、脆性材料からなる半導体装置のパッケージのキャッ
    プの縁部の一部又は全部の角部を除去したことを特徴と
    する半導体装置。
JP59038558A 1984-03-02 1984-03-02 半導体装置 Pending JPS60183745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59038558A JPS60183745A (ja) 1984-03-02 1984-03-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59038558A JPS60183745A (ja) 1984-03-02 1984-03-02 半導体装置

Publications (1)

Publication Number Publication Date
JPS60183745A true JPS60183745A (ja) 1985-09-19

Family

ID=12528619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59038558A Pending JPS60183745A (ja) 1984-03-02 1984-03-02 半導体装置

Country Status (1)

Country Link
JP (1) JPS60183745A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02257657A (ja) * 1989-03-30 1990-10-18 Fujitsu Ltd 半導体装置の製造方法
US5122860A (en) * 1987-08-26 1992-06-16 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and manufacturing method thereof
USRE36097E (en) * 1991-11-14 1999-02-16 Lg Semicon, Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122860A (en) * 1987-08-26 1992-06-16 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and manufacturing method thereof
JPH02257657A (ja) * 1989-03-30 1990-10-18 Fujitsu Ltd 半導体装置の製造方法
USRE36097E (en) * 1991-11-14 1999-02-16 Lg Semicon, Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
USRE37413E1 (en) 1991-11-14 2001-10-16 Hyundai Electronics Industries Co., Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads

Similar Documents

Publication Publication Date Title
JP2000208447A (ja) 半導体製造装置及び半導体装置の製造方法
JPS60183745A (ja) 半導体装置
JPS6222439A (ja) ウエ−ハ保護テ−プ
JPH07183255A (ja) 接合基板の切断方法
TWI725752B (zh) 半導體晶片製造裝置以及半導體晶片製造方法
JPH05182997A (ja) ガラス又は半導体からなるブロックの形成方法及びそのブロックと金属性の基台の接合方法
JP3584539B2 (ja) ガラス付き半導体ウエハの切断方法
JPH02273923A (ja) 半導体基板の製造方法
JPH03283637A (ja) 半導体装置
JPH06216194A (ja) 半導体チップの実装構造
JP2862582B2 (ja) 接着半導体基板及びその製造方法
JPS5853838A (ja) 半導体装置
JPH06305759A (ja) ガラス切断方法
JPH01130547A (ja) 半導体装置の製造方法
JP2002141443A (ja) 半導体装置
JPH02144946A (ja) 半導体装置
JP3460321B2 (ja) 半導体ウェハのダイシングカット方法
JPS58184733A (ja) 半導体装置
JPS61184856A (ja) 樹脂封止形半導体装置
JPH02263459A (ja) 半導体装置
JPS60121751A (ja) 半導体装置の製法
US6020630A (en) Tape automated bonding package for a semiconductor chip employing corner member cross-slots
JPS6124256A (ja) 樹脂封止型半導体装置
JP2001267342A (ja) 半導体装置の製造方法
JPS5952855A (ja) 半導体装置用パツケ−ジ