JPS6367763A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6367763A
JPS6367763A JP21314886A JP21314886A JPS6367763A JP S6367763 A JPS6367763 A JP S6367763A JP 21314886 A JP21314886 A JP 21314886A JP 21314886 A JP21314886 A JP 21314886A JP S6367763 A JPS6367763 A JP S6367763A
Authority
JP
Japan
Prior art keywords
semiconductor device
package
exposed
leads
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21314886A
Other languages
English (en)
Inventor
Koji Kuwabara
浩二 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21314886A priority Critical patent/JPS6367763A/ja
Publication of JPS6367763A publication Critical patent/JPS6367763A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の構造に関し、特に外形々吠に関す
るものである。
〔従来の技術〕
従来の半導体装置の形状はＤＩＰ型、ＳＩＰ型。
フラット型等のバ、ケージはリードがパッケージ側面よ
り１出する構造になっていた。
〔発明が解決しようとする問題点〕
上述した従来の半導体装置では、外部リードが樹脂部等
本体側面よシ外に出ている形状となっており、半導体装
置全体の形状を大きくしている為、プリント基板等に実
装する際−半導体装置当りの面積を広く必要とし、どう
しても小型対応には不利であった。
〔問題点を解決するための手段〕
本発明は上述欠点を克服し、半導体装置をより小型化す
る為に発明した、半導体装置の形状に関するものである
。
半導体装置で外部リードを有する形状において外部リー
ドを、モールド樹脂部、セラミック部等の半導体パッケ
ージ本体の底面部より一部を露出させる様にした。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図ｆａｎ、　（ｂ）は本発明の一実施例で、（ａ）
は半導体装置の断面図であり、（ｂ）は底面図である。
従来のリードフレームは、フラット形状でベレット搭載
部をディンプル加工し組立すると、半導体装置のバック
°−ジ側面よりソードが出る形状であるが、本発明のリ
ードフレームは、あらかじめ第１図（ａ）に示す様な形
状に加工し組立てることにより外部リードの一部をパッ
ケージ底面よシ露出する様にした。
〔発明の効果〕
以上説明したように、本発明は、外部リードの一部をパ
ッケージ底面より露出する様な形伏にしたことにより小
型のパッケージを供給することが可能となった。
【図面の簡単な説明】
第１図（ａ）ｌ−ｊ本発明の半導体装置断面図、第１図
（ｂ）は半導体装置の底面図、第２図は本発明の応用例
を示す図である。 １・・・・・外形パッケージ、２・・・・・・リード（
インナＩＪ−ド＝外部リード）、３・・・・・・半導体
素子、４・・・・・・金属細線。

Claims (1)

    【特許請求の範囲】
  1. パッケージ本体の底面からリードを露出させかつ、リー
    ドの先端が、前記パッケージ本体の底面と平行に具備す
    ることを特徴とする半導体装置。
JP21314886A 1986-09-09 1986-09-09 半導体装置 Pending JPS6367763A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21314886A JPS6367763A (ja) 1986-09-09 1986-09-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21314886A JPS6367763A (ja) 1986-09-09 1986-09-09 半導体装置

Publications (1)

Publication Number Publication Date
JPS6367763A true JPS6367763A (ja) 1988-03-26

Family

ID=16634368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21314886A Pending JPS6367763A (ja) 1986-09-09 1986-09-09 半導体装置

Country Status (1)

Country Link
JP (1) JPS6367763A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465453U (ja) * 1990-10-16 1992-06-08
USRE36097E (en) * 1991-11-14 1999-02-16 Lg Semicon, Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
US6197686B1 (en) * 1992-03-03 2001-03-06 Sony Corporation Aluminum metallization by a barrier metal process

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465453U (ja) * 1990-10-16 1992-06-08
USRE36097E (en) * 1991-11-14 1999-02-16 Lg Semicon, Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
USRE37413E1 (en) 1991-11-14 2001-10-16 Hyundai Electronics Industries Co., Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
US6197686B1 (en) * 1992-03-03 2001-03-06 Sony Corporation Aluminum metallization by a barrier metal process

Similar Documents

Publication Publication Date Title
JPS6367763A (ja) 半導体装置
JPH07147359A (ja) 表面実装型半導体装置
JPS63200550A (ja) リ−ドフレ−ム
JPH01205456A (ja) Ｌｓｉ用多ピンケース
JPH0471288A (ja) 半導体実装基板
JPH0119400Y2 (ja)
JPH01161707A (ja) チップ部品
JPH0621275U (ja) フラットパッケージ部品の実装構造
JPH0214558A (ja) 半導体集積回路装置
JPS63283052A (ja) 集積回路用パツケ−ジ
JPS62262448A (ja) 半導体装置とその実装方法
JPH01262651A (ja) 半導体装置用パッケージ
JPH033354A (ja) 半導体装置
JPH054509U (ja) 表面実装型半導体装置
JPH0371654U (ja)
JPH0221644A (ja) 集積回路パッケージ
JPH04170056A (ja) 半導体装置
JPS6054340U (ja) 集積回路
JPS5984556A (ja) 半導体装置
JPS59191742U (ja) 半導体装置
JPH02260557A (ja) チップ型電子部品
JPH02181960A (ja) 樹脂封止型半導体装置
JPS606244U (ja) モ−ルド・パツケ−ジ形半導体素子
JPH0677249U (ja) 混成集積回路装置
JPS63137954U (ja)