JPS5984556A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5984556A JPS5984556A JP19471382A JP19471382A JPS5984556A JP S5984556 A JPS5984556 A JP S5984556A JP 19471382 A JP19471382 A JP 19471382A JP 19471382 A JP19471382 A JP 19471382A JP S5984556 A JPS5984556 A JP S5984556A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- external
- external leads
- lead
- tab
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はチップキャリア型の半導体装置に関し、特に外
部リード成形を廃止して製造の容易化を図った半導体装
置に関するものである。
部リード成形を廃止して製造の容易化を図った半導体装
置に関するものである。
半導体装置のパッケージの一つに所謂チップキャリアが
あり、装置の小型化、薄型化に有効となっている。第１
図はチップキャリア型半導体装置の一般例であり、セラ
ミック製のペース１内に半導体素子ベレット２を固着す
ると共に、ペース１の周囲にはペレット２に電気的接続
を施した外部リード３を突出させ、これを逆コ字状に折
曲成形してその先端をペース１の下方に位置させるよう
に構成したものである。そして、プリント回路基板４へ
の実装は、外部リード３を基板４表面のプリント回路５
上に接触させ、しかる上で半田等のろう材６にて接続す
るようにしている。７はキャップであり、ベレット２を
封止している。
あり、装置の小型化、薄型化に有効となっている。第１
図はチップキャリア型半導体装置の一般例であり、セラ
ミック製のペース１内に半導体素子ベレット２を固着す
ると共に、ペース１の周囲にはペレット２に電気的接続
を施した外部リード３を突出させ、これを逆コ字状に折
曲成形してその先端をペース１の下方に位置させるよう
に構成したものである。そして、プリント回路基板４へ
の実装は、外部リード３を基板４表面のプリント回路５
上に接触させ、しかる上で半田等のろう材６にて接続す
るようにしている。７はキャップであり、ベレット２を
封止している。
しかしながら、この構造の半導体装置では、平板状のリ
ードフレームとして形成された外部リード３をコ字状に
折曲成形しなければならず、しかも各外部リードの先端
を面一状態に保持しなければならないため、その折曲成
形が極めて因難な作業になりかつ半導体装置の全製造工
程数を大幅に増加させる原因となっている。また、前述
のようなセラミック製のペース１では、プリント回路′
基板４の材質として一般に使用されている安価なエポキ
シ樹脂とその熱膨張率が大幅に相違するために、そのま
ま実装したのでは熱変化に対する外部リード接続の信頼
性を維持することができないという問題もある。
ードフレームとして形成された外部リード３をコ字状に
折曲成形しなければならず、しかも各外部リードの先端
を面一状態に保持しなければならないため、その折曲成
形が極めて因難な作業になりかつ半導体装置の全製造工
程数を大幅に増加させる原因となっている。また、前述
のようなセラミック製のペース１では、プリント回路′
基板４の材質として一般に使用されている安価なエポキ
シ樹脂とその熱膨張率が大幅に相違するために、そのま
ま実装したのでは熱変化に対する外部リード接続の信頼
性を維持することができないという問題もある。
したがって本発明の目的は外部リードの成形を不要にし
て製造の容易化を図ると共に、安価なプリント回路基板
における実装信頼性の向上を達成することができる半導
体装置を提供することにある。
て製造の容易化を図ると共に、安価なプリント回路基板
における実装信頼性の向上を達成することができる半導
体装置を提供することにある。
この目的を達成するために、本発明はパッケージ周面の
外部リード相当箇所に凹部を形成し、外部リードはこの
凹部においてパンケージ外に露呈されるように構成した
ものである。
外部リード相当箇所に凹部を形成し、外部リードはこの
凹部においてパンケージ外に露呈されるように構成した
ものである。
以下、本発明を図示の実施例により説明する。
第２図（Ａ） 、 （Ｂ）は本発明の一実施例を示して
おり、１０は平板状金属部材を所定の形状に打抜形成し
たリードフレームで、中央に設けたタブ１１と、その周
囲に配した内部リード１２およびこれと一体の外部リー
ド１３とを有している。前記タブ１１上には半導体素子
ペレット１４を固着し、内部リード１２とワイヤ１５ヒ
接続している。一方、１６はレジン等のプラスチック材
からなるパッケージ本体であり、前記リードフレーム１
ｏのタブ１１゜内部リード１２．外部リード１３の一部
を封止するように、例えばモールド成型等によって形成
している。そして、このパッケージ本体１６は全体を偏
平な方形に形成しているが、その周面の前記外部リード
１３の相対位置には夫々縦方向に延びる半円形溝状の凹
部１７を形成しており、この凹部１７から第３図に示す
ように前記外部リード１３の先端一部が露呈されるよう
になっている。この凹部１７はパッケージ本体１６のモ
ールド時に同時に形成でき、また外部リード１３はパッ
ケージ本体１６０周面位置でリードフレーム１０から切
断されて、その先端を周面と面一にしている。
おり、１０は平板状金属部材を所定の形状に打抜形成し
たリードフレームで、中央に設けたタブ１１と、その周
囲に配した内部リード１２およびこれと一体の外部リー
ド１３とを有している。前記タブ１１上には半導体素子
ペレット１４を固着し、内部リード１２とワイヤ１５ヒ
接続している。一方、１６はレジン等のプラスチック材
からなるパッケージ本体であり、前記リードフレーム１
ｏのタブ１１゜内部リード１２．外部リード１３の一部
を封止するように、例えばモールド成型等によって形成
している。そして、このパッケージ本体１６は全体を偏
平な方形に形成しているが、その周面の前記外部リード
１３の相対位置には夫々縦方向に延びる半円形溝状の凹
部１７を形成しており、この凹部１７から第３図に示す
ように前記外部リード１３の先端一部が露呈されるよう
になっている。この凹部１７はパッケージ本体１６のモ
ールド時に同時に形成でき、また外部リード１３はパッ
ケージ本体１６０周面位置でリードフレーム１０から切
断されて、その先端を周面と面一にしている。
以上の構成によれば、半導体装置の実装に際しては、第
４図（５）に示すよ′うに、パッケージ本体１６の凹部
１７内に露呈する外部リード１３にろう材としての半田
１８を予めハング保持しておき１．シかる上で同図（Ｂ
ｌのようにプリント回路基板１９のプリント回路（電極
）１９ａ上に外部リード１３を位置させてこれを加熱す
ることにより、ハング保持した半田１８を溶融してプリ
ント回路２０と外部リード１３とを半田接続することが
できるのである。
４図（５）に示すよ′うに、パッケージ本体１６の凹部
１７内に露呈する外部リード１３にろう材としての半田
１８を予めハング保持しておき１．シかる上で同図（Ｂ
ｌのようにプリント回路基板１９のプリント回路（電極
）１９ａ上に外部リード１３を位置させてこれを加熱す
ることにより、ハング保持した半田１８を溶融してプリ
ント回路２０と外部リード１３とを半田接続することが
できるのである。
したがって、この半導体装置によれば、外部リード１３
はパッケージ本体１６の局面から突出せず、しかも真直
状態のままパッケージ本体の凹部１７内に露呈されてい
るにすぎないため、外部リード１３の折曲成形は全く必
要なく、かつ外部リードの突出先端を面一状態に形成（
調整）する必要もない。このため、半導体装置の全製造
工程の中から外部リードの折曲成形を不要にできるので
、全工程を大幅に低減しかつ製造作業を格段に容易にで
きる。また、半導体装置の取扱いに際゛しても、外部リ
ードがパッケージ本体局面から突出していないので、外
部リードの折損等の事故をｌｒ＜Ｌ取扱いを容易なもの
にする。更に、本実施例ではパッケージ本体１６をレジ
ン等にて構成しているので安価なプリント回路基板を使
用しても熱膨張率差は少なく、熱変化に対する接続部の
信頼性を向」ニすることもできる。
はパッケージ本体１６の局面から突出せず、しかも真直
状態のままパッケージ本体の凹部１７内に露呈されてい
るにすぎないため、外部リード１３の折曲成形は全く必
要なく、かつ外部リードの突出先端を面一状態に形成（
調整）する必要もない。このため、半導体装置の全製造
工程の中から外部リードの折曲成形を不要にできるので
、全工程を大幅に低減しかつ製造作業を格段に容易にで
きる。また、半導体装置の取扱いに際゛しても、外部リ
ードがパッケージ本体局面から突出していないので、外
部リードの折損等の事故をｌｒ＜Ｌ取扱いを容易なもの
にする。更に、本実施例ではパッケージ本体１６をレジ
ン等にて構成しているので安価なプリント回路基板を使
用しても熱膨張率差は少なく、熱変化に対する接続部の
信頼性を向」ニすることもできる。
第５図は本発明の他の実施例を示す。本実施例はリード
フレーム２０の内部リード２１を折曲して中央を凸状に
折曲形成した上で、タブ２２にペレット２３を固着しか
つペレット２３と内部リード会１とをワイヤ２４にて接
続し、レジンをモールドしてパッケージ本体２５を形成
したものである。外部リード２６は、したがって真直状
態のままパッケージ本体２５の下面に沿った位置に配置
され、第６図に示すようにパッケージ本体２５０局面に
形成した四部２７の下端位置に露呈している。
フレーム２０の内部リード２１を折曲して中央を凸状に
折曲形成した上で、タブ２２にペレット２３を固着しか
つペレット２３と内部リード会１とをワイヤ２４にて接
続し、レジンをモールドしてパッケージ本体２５を形成
したものである。外部リード２６は、したがって真直状
態のままパッケージ本体２５の下面に沿った位置に配置
され、第６図に示すようにパッケージ本体２５０局面に
形成した四部２７の下端位置に露呈している。
本実施例によれば、外部リード２６が凹部２７の下方に
位置しているため、同図のように外部リード２６の上部
に半田２８をハング保持して保持性を向上できると共に
、半田溶融したときには外部リード２６とプリント回路
２９ａとが近接された分だけ接続を容易に行なうことが
できる。な゛お、本例ではり゛−ドフレーム２０に曲げ
加工を施しているが、これはリードフレームの打抜成形
と同時に加工できるので工程数を増加することはない。
位置しているため、同図のように外部リード２６の上部
に半田２８をハング保持して保持性を向上できると共に
、半田溶融したときには外部リード２６とプリント回路
２９ａとが近接された分だけ接続を容易に行なうことが
できる。な゛お、本例ではり゛−ドフレーム２０に曲げ
加工を施しているが、これはリードフレームの打抜成形
と同時に加工できるので工程数を増加することはない。
ここで前記各実施例はパッケージ本体なレジン等プラス
チック材に電形成しているが、実装用プリント回路基板
に特定のものを使用する場合には例えばセラミック材を
使用してもよい。
チック材に電形成しているが、実装用プリント回路基板
に特定のものを使用する場合には例えばセラミック材を
使用してもよい。
以上のように本発明の半導体装置によれば、パッケージ
本体の周面に設けた凹部内に外部リードを露呈させるよ
うに構成しているので、外部リードを折曲成形しなくと
もプリント回路基板への直接接続が可能であり、したが
って外部リードの成形を不要にして製造工程数の低減お
よび作業の容易化を達成することができる。また、パッ
ケージ本体をプラスチック材にて形成すれば安価なプリ
ント回路基板を使用しても実装の信頼性を向上すること
ができるという効果を奏する。
本体の周面に設けた凹部内に外部リードを露呈させるよ
うに構成しているので、外部リードを折曲成形しなくと
もプリント回路基板への直接接続が可能であり、したが
って外部リードの成形を不要にして製造工程数の低減お
よび作業の容易化を達成することができる。また、パッ
ケージ本体をプラスチック材にて形成すれば安価なプリ
ント回路基板を使用しても実装の信頼性を向上すること
ができるという効果を奏する。
第１図は従来装置の断面図、
第２図（２）、 （Ｉ３１は本発明の半導体装置の破断
平面図と破断正面図、 第３図は要部の斜視図、 第４図（Δ＋ 、 ｔＵ）は実装状態を示す斜視図、第
５図は他の実施例の断面図、 第６図は要部の斜視図である。 １０・・・リードフレーム、１１・・・タブ、１２・・
・内部リード、１３・・・外部リード、１４・・・ペレ
ット、１６・・・パッケージ本体、１７・・・凹部、１
８・・・半田、１９・・・プリント回路基板、２０・・
・リードフレーム、２３・・・ペレット、２５・・・パ
ッケージ本体、２６・・・外部リード、２７・・・凹部
、２８・・・半田、２９ａ・・・プリント回路。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図
平面図と破断正面図、 第３図は要部の斜視図、 第４図（Δ＋ 、 ｔＵ）は実装状態を示す斜視図、第
５図は他の実施例の断面図、 第６図は要部の斜視図である。 １０・・・リードフレーム、１１・・・タブ、１２・・
・内部リード、１３・・・外部リード、１４・・・ペレ
ット、１６・・・パッケージ本体、１７・・・凹部、１
８・・・半田、１９・・・プリント回路基板、２０・・
・リードフレーム、２３・・・ペレット、２５・・・パ
ッケージ本体、２６・・・外部リード、２７・・・凹部
、２８・・・半田、２９ａ・・・プリント回路。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、外部リードを周囲に配置するパッケージ本体の周面
に、前記各外部リードに相対して四部を形成し、この凹
部内に前記外部リードを露呈したことを特徴とする半導
体装置。 ２、凹部はパッケージ本体の局面に設けた溝である特許
請求の範囲第１項記載の半導体装置。 ３、外部リードはその先端をパッケージ本体の局面と面
一に形成してなる特許請求の範囲第１項又は第２項記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19471382A JPS5984556A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19471382A JPS5984556A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5984556A true JPS5984556A (ja) | 1984-05-16 |
Family
ID=16329007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19471382A Pending JPS5984556A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984556A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3411903B1 (de) * | 2016-02-05 | 2021-03-10 | Robert Bosch GmbH | Moldmodul, verfahren zur herstellung eines moldmoduls und moldwerkzeug für die moldumspritzung eines moldmoduls |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5292366A (en) * | 1976-01-30 | 1977-08-03 | Hitachi Ltd | Ceramic package circuit board |
| JPS5683949A (en) * | 1979-12-12 | 1981-07-08 | Fujitsu Ltd | Assembling of semiconductor device |
-
1982
- 1982-11-08 JP JP19471382A patent/JPS5984556A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5292366A (en) * | 1976-01-30 | 1977-08-03 | Hitachi Ltd | Ceramic package circuit board |
| JPS5683949A (en) * | 1979-12-12 | 1981-07-08 | Fujitsu Ltd | Assembling of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3411903B1 (de) * | 2016-02-05 | 2021-03-10 | Robert Bosch GmbH | Moldmodul, verfahren zur herstellung eines moldmoduls und moldwerkzeug für die moldumspritzung eines moldmoduls |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410979B2 (en) | Ball-grid-array semiconductor device with protruding terminals | |
| EP0690297A1 (en) | Package for electrical components and method for making | |
| KR100428271B1 (ko) | 집적회로패키지와그제조방법 | |
| JPS63296252A (ja) | 樹脂封止型半導体装置 | |
| JPS5984556A (ja) | 半導体装置 | |
| JPH05291467A (ja) | リードフレームおよび半導体装置 | |
| JPS61258458A (ja) | 樹脂封止ｉｃ | |
| JPS63232342A (ja) | 半導体装置 | |
| JPS6281739A (ja) | Ｉｃパツケ−ジ | |
| KR100338225B1 (ko) | 반도체장치 | |
| JPH042152A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JPH02153557A (ja) | 樹脂封止型半導体装置 | |
| JPH021829Y2 (ja) | ||
| JPS5949695B2 (ja) | ガラス封止半導体装置の製法 | |
| JPH0526761Y2 (ja) | ||
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH0720921Y2 (ja) | 樹脂密封型半導体装置 | |
| JPS6236287Y2 (ja) | ||
| JPH04215465A (ja) | 半導体装置 | |
| JPH041504B2 (ja) | ||
| JPS6130287Y2 (ja) | ||
| JPS63181362A (ja) | リ−ドフレ−ム | |
| JPH04106941A (ja) | 樹脂封止型半導体装置 | |
| JPS5923553A (ja) | 半導体装置の製造方法 |