JPS5923553A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5923553A JPS5923553A JP13195982A JP13195982A JPS5923553A JP S5923553 A JPS5923553 A JP S5923553A JP 13195982 A JP13195982 A JP 13195982A JP 13195982 A JP13195982 A JP 13195982A JP S5923553 A JPS5923553 A JP S5923553A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- frame
- bent
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はリードフレームを用いた小型半導体装置の製造
方法に関するものである。
方法に関するものである。
近年の大型コンピュータに使用される半導体装置ではそ
の小型化が一層進められているが、特にフラット型のパ
ッケージではパッケージ本体の側方に突出するリード寸
法をも小さくすることが考えられている。例えば、第１
図に示す半導体装置は、セラミックベースｌとキャップ
２との間にリードフレーム３と低融点ガラス４にて到着
し、リードフレーム３は所定の半田付けの後リード成形
、切断を行なっている。そして、リードフレーム３は、
同図示のようにパッケージの外側においてクランク状に
折曲し、半導体装置の実装の容易化と共に小型化を図っ
ている。
の小型化が一層進められているが、特にフラット型のパ
ッケージではパッケージ本体の側方に突出するリード寸
法をも小さくすることが考えられている。例えば、第１
図に示す半導体装置は、セラミックベースｌとキャップ
２との間にリードフレーム３と低融点ガラス４にて到着
し、リードフレーム３は所定の半田付けの後リード成形
、切断を行なっている。そして、リードフレーム３は、
同図示のようにパッケージの外側においてクランク状に
折曲し、半導体装置の実装の容易化と共に小型化を図っ
ている。
ところで、この種の半導体装置では小型化を更に進める
ためには、リードフレー、ム３の図における８寸法を可
及的に小さくする必要がある。しかしながら、８寸法の
低減に伴なってリード成形時の曲げ力がガラス４に影響
し易くなり、ガラヌクラックが生じるという不具合があ
る。また、この方法ではリード曲げ形状を一定に保つこ
とが難かしいという問題もある。
ためには、リードフレー、ム３の図における８寸法を可
及的に小さくする必要がある。しかしながら、８寸法の
低減に伴なってリード成形時の曲げ力がガラス４に影響
し易くなり、ガラヌクラックが生じるという不具合があ
る。また、この方法ではリード曲げ形状を一定に保つこ
とが難かしいという問題もある。
このため、リードフレームを先に曲げ成形しておき、そ
の上でパッケージへの到着をする方法が考えられている
。この方法によればガラスクラックや曲げ形状の不均一
等の問題は解消できるが、フレーム（枠）状態での曲げ
成形となるために、第２図に示すように、曲げ成形後の
インナリード３ａの位置が破線で示す曲げ前の位置より
も外側へ変位されることになる。二のため、リードフレ
ームの打抜成形時には予めこの変位ａに和光する寸法だ
け補正して形成しなければならず、リードフレームの形
成が面倒なものになると共にインナリード先端位置の精
度が低下してワイヤボンディング等のパッケージが難か
しくなる等の問題がある。特に、リードがパノケー２の
四周囲に配設される場合には、リードの変位は２次元方
向に生ずるため、前述した問題は更に顕著なものになる
。
の上でパッケージへの到着をする方法が考えられている
。この方法によればガラスクラックや曲げ形状の不均一
等の問題は解消できるが、フレーム（枠）状態での曲げ
成形となるために、第２図に示すように、曲げ成形後の
インナリード３ａの位置が破線で示す曲げ前の位置より
も外側へ変位されることになる。二のため、リードフレ
ームの打抜成形時には予めこの変位ａに和光する寸法だ
け補正して形成しなければならず、リードフレームの形
成が面倒なものになると共にインナリード先端位置の精
度が低下してワイヤボンディング等のパッケージが難か
しくなる等の問題がある。特に、リードがパノケー２の
四周囲に配設される場合には、リードの変位は２次元方
向に生ずるため、前述した問題は更に顕著なものになる
。
したがって本発明の目的は、リードフレームの位置変化
が生ずることがなくかつリードフレームの成形およびパ
ッケージを容易に行なうことができる半導体装置の製造
方法を提供することにある。
が生ずることがなくかつリードフレームの成形およびパ
ッケージを容易に行なうことができる半導体装置の製造
方法を提供することにある。
このような目的を達成するために本発明は、リードフレ
ームの曲げ成形と同じにリードフレームのフレームを曲
げ方向と同一方向に同一量だけ曲げるようにしたもので
ある。
ームの曲げ成形と同じにリードフレームのフレームを曲
げ方向と同一方向に同一量だけ曲げるようにしたもので
ある。
以下、本発明を図示の実施例により説明する。
第３図は本発明に係る半導体装置に使用されるリードフ
レーム１０を示し、所定の金属薄板を打抜き或いはエツ
チング加工等して形成している。
レーム１０を示し、所定の金属薄板を打抜き或いはエツ
チング加工等して形成している。
このリードフレーム１０は、略方形の枠状をしたフレー
ム１１と、このフレーム１１から内方に向かって略放射
状に突設した枚数本のり一ド１２とを一体に形成してい
る。そして、このリードフレーム１０をパッケージに使
用する際には、第４図に示すように各リード１２の外周
寄りの位置をクランク状に折曲し、インナリード部１３
がリードフレーム１０の平面位置よりも所定寸法！たけ
高くなるようにする。また、これと同時に前記フレーム
１１０両端ないし四隅部を同図のように前記リード１２
の折曲方向と同じ方向にしかも前記所定寸法沼に等しい
寸法だけ折曲する。この際、各部はクランク状に折曲し
て四隅部に設けた位置決め孔やリード送り孔等ｉ４を利
用できるようにする。
ム１１と、このフレーム１１から内方に向かって略放射
状に突設した枚数本のり一ド１２とを一体に形成してい
る。そして、このリードフレーム１０をパッケージに使
用する際には、第４図に示すように各リード１２の外周
寄りの位置をクランク状に折曲し、インナリード部１３
がリードフレーム１０の平面位置よりも所定寸法！たけ
高くなるようにする。また、これと同時に前記フレーム
１１０両端ないし四隅部を同図のように前記リード１２
の折曲方向と同じ方向にしかも前記所定寸法沼に等しい
寸法だけ折曲する。この際、各部はクランク状に折曲し
て四隅部に設けた位置決め孔やリード送り孔等ｉ４を利
用できるようにする。
しかる上で、同図お上び第５図に示すように半導体素子
ペレット１５を固着したセラミックベースｌ （５上に
リードフレーム１０を載せ、低融点ガラス１７にて刺着
した上でワイヤ１８を接続し、かつキャップ１９を被冠
固着した後にフレーム１１を切断丁れば第５図のように
半導体装置を構成することができるのである。
ペレット１５を固着したセラミックベースｌ （５上に
リードフレーム１０を載せ、低融点ガラス１７にて刺着
した上でワイヤ１８を接続し、かつキャップ１９を被冠
固着した後にフレーム１１を切断丁れば第５図のように
半導体装置を構成することができるのである。
したがって、前述のようにリードフレーム１０を曲げ成
形すれば、第６図（Ａ）、 （Ｂ）に夫々曲げ成形の
前後を比較図示するように、リードフレーム１０のイン
ナリード１３を高さ寸法１だけり′ランク状に折曲して
もこれと同じ匂だけフレーム１１を同一方向に折曲して
いるので、インナリード１３の各先端位置を曲げ成形位
置と同一位置に保持することができる。このため、リー
ドフレーム１０の打抜等の成形時においては従来と同様
な寸法。
形すれば、第６図（Ａ）、 （Ｂ）に夫々曲げ成形の
前後を比較図示するように、リードフレーム１０のイン
ナリード１３を高さ寸法１だけり′ランク状に折曲して
もこれと同じ匂だけフレーム１１を同一方向に折曲して
いるので、インナリード１３の各先端位置を曲げ成形位
置と同一位置に保持することができる。このため、リー
ドフレーム１０の打抜等の成形時においては従来と同様
な寸法。
パターンでこれを行なうことができ、位置や寸法等の補
正を考える必要はない。これにより、リードフレームの
成形は容易であり、しかもリードの各位置の精度を高い
ものに維持できる。
正を考える必要はない。これにより、リードフレームの
成形は容易であり、しかもリードの各位置の精度を高い
ものに維持できる。
また、リードフレーム１０を先に折曲してからパッケー
ジを行なうので、第１図の８寸法を低減してもガラスク
ラックが生ずることはなく、しかも８寸法を最大限に低
減できるので半導体装置の小型化に極めて有効なものと
なる。
ジを行なうので、第１図の８寸法を低減してもガラスク
ラックが生ずることはなく、しかも８寸法を最大限に低
減できるので半導体装置の小型化に極めて有効なものと
なる。
ここで、前記実施例は四周囲にリードを配設した半導体
装置の例であるが、リードを２方向に対向配置した所１
ｉｌｉｌＤＩＰ型の半導体装置においても同様に実施で
さることは言うまでもない。また、リードフレームを多
連に形成する場合にも同様に実施でき、この際にはフレ
ームやタイバーを折曲すればよい。
装置の例であるが、リードを２方向に対向配置した所１
ｉｌｉｌＤＩＰ型の半導体装置においても同様に実施で
さることは言うまでもない。また、リードフレームを多
連に形成する場合にも同様に実施でき、この際にはフレ
ームやタイバーを折曲すればよい。
以上のように本発明の半導体装置の製造方法によれば、
リードフレームのリードをバクケージ前に曲げ成形する
際に、フレーム等をリードの曲げと同方向にかつ同一量
だけ曲げ成形しているので、従来と同一のリードフレー
ムを用いてもリード位置の変化が生じることはなく、こ
れによりリード位置を高精度に保つと共にパッケージを
容易なものにでき、かつ半導体装置の小型化を達成でき
るという効果を奏するう
リードフレームのリードをバクケージ前に曲げ成形する
際に、フレーム等をリードの曲げと同方向にかつ同一量
だけ曲げ成形しているので、従来と同一のリードフレー
ムを用いてもリード位置の変化が生じることはなく、こ
れによりリード位置を高精度に保つと共にパッケージを
容易なものにでき、かつ半導体装置の小型化を達成でき
るという効果を奏するう
第１図は従来の製法による半導体装置の側面図、第２図
は従来の不具合を説明するためのリードフレームの側面
図、 第３図は本発明方法に係るリードフレームの斜視図、 第４図は本発明方法を説明するための組立斜視図、 第５図は組立てられた半導体装置の断面図、第６図（Ａ
）、 （Ｂ）は本発明の詳細な説明するためのリード
フレームの側断面図である。 １０・・・ＩＪ−）−フレーム、１１・・・フレーム、
１２・・・リード、１３・・・インナリード、１５・・
・ベレット、１６・・・セラミックペース、１７・・・
低融点ガラス、１８・・・ワイヤ、１９・・・キャップ
。 代理人 弁理士 薄 １）利 幸− １ｉ° ・ Ｙ、ｌ −’、−、＝ 第 １ 図 第 ２ 図 第 ３ 図 ／／
は従来の不具合を説明するためのリードフレームの側面
図、 第３図は本発明方法に係るリードフレームの斜視図、 第４図は本発明方法を説明するための組立斜視図、 第５図は組立てられた半導体装置の断面図、第６図（Ａ
）、 （Ｂ）は本発明の詳細な説明するためのリード
フレームの側断面図である。 １０・・・ＩＪ−）−フレーム、１１・・・フレーム、
１２・・・リード、１３・・・インナリード、１５・・
・ベレット、１６・・・セラミックペース、１７・・・
低融点ガラス、１８・・・ワイヤ、１９・・・キャップ
。 代理人 弁理士 薄 １）利 幸− １ｉ° ・ Ｙ、ｌ −’、−、＝ 第 １ 図 第 ２ 図 第 ３ 図 ／／
Claims (1)
- 【特許請求の範囲】 １、 フレームやタイバー等に一体形成した複数本のリ
ードを有するリードフレームを用いる半導体装置のパッ
ケージに際し、前記リードをパッケージング前に曲げ成
形すると共に、前記フレームやタイバー等をリードの曲
げ成形と同方向にかつ同一量だけ曲成することを特徴と
する半導体装置の製造方法。 ２、略方形に形成したフレームの四隅部を各辺の方向に
曲成する特許請求の範囲第１項記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13195982A JPS5923553A (ja) | 1982-07-30 | 1982-07-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13195982A JPS5923553A (ja) | 1982-07-30 | 1982-07-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5923553A true JPS5923553A (ja) | 1984-02-07 |
Family
ID=15070212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13195982A Pending JPS5923553A (ja) | 1982-07-30 | 1982-07-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5923553A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536848U (ja) * | 1991-08-27 | 1993-05-18 | 京セラ株式会社 | リードフレーム |
-
1982
- 1982-07-30 JP JP13195982A patent/JPS5923553A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536848U (ja) * | 1991-08-27 | 1993-05-18 | 京セラ株式会社 | リードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970010676B1 (ko) | 반도체 패키지 및 이에 사용되는 리드 프레임 | |
| US20090166842A1 (en) | Leadframe for semiconductor package | |
| JP2005142554A (ja) | リードフレーム及びこれを適用した半導体パッケージの製造方法 | |
| US5920113A (en) | Leadframe structure having moveable sub-frame | |
| JPS63296252A (ja) | 樹脂封止型半導体装置 | |
| JPS5923553A (ja) | 半導体装置の製造方法 | |
| JP3290869B2 (ja) | 半導体装置 | |
| JP2859057B2 (ja) | リードフレーム | |
| US11659663B2 (en) | Mechanical support within moulded chip package | |
| US20220157681A1 (en) | Integrated circuit package with v-shaped notch creepage structure | |
| JP3157249B2 (ja) | 半導体装置実装体及び実装方法 | |
| JPH0621309A (ja) | リードフレーム | |
| JPH0529527A (ja) | 半導体装置 | |
| JPH02153557A (ja) | 樹脂封止型半導体装置 | |
| JP2798891B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| JPS6334289Y2 (ja) | ||
| JPS62105458A (ja) | 半導体装置用パツケ−ジ | |
| JPS61150255A (ja) | 半導体装置とその製造方法 | |
| JPH0462942A (ja) | 半導体装置 | |
| JPS6110982B2 (ja) | ||
| JPH0327559A (ja) | 半導体装置 | |
| JPS5984556A (ja) | 半導体装置 | |
| JPS60161643A (ja) | 半導体装置 | |
| JPH0697357A (ja) | リードフレームとこれを用いた半導体装置の製造方法 | |
| JPH04188660A (ja) | リードフレーム |