CN105070749A - 半导体装置以及制造半导体装置的方法 - Google Patents

Abstract

一个目的是降低半导体装置的制造成本。一个目的是改进半导体装置的孔径比。一个目的是使半导体装置的显示部分显示较高清晰度图像。一个目的是提供能够以高速度来操作的半导体装置。半导体装置包括一个衬底之上的驱动器电路部分和显示部分。驱动器电路部分包括：驱动器电路TFT，其中源和漏电极使用金属来形成，并且沟道层使用氧化物半导体来形成；以及使用金属来形成的驱动器电路布线。显示部分包括：像素TFT，其中源和漏电极使用氧化物导体来形成，并且半导体层使用氧化物半导体来形成；以及使用氧化物导体来形成的显示布线。

Description

半导体装置以及制造半导体装置的方法

技术领域

本发明涉及包括氧化物半导体的半导体装置及其制造方法。

注意，在本说明书中，半导体装置指的是能够通过利用半导体性质来起作用的所有装置，并且诸如显示装置之类的光电装置、半导体电路和电子装置都是半导体装置。

背景技术

透光金属氧化物用于半导体装置中。例如，诸如氧化铟锡(ITO)之类的导电金属氧化物(以下称作氧化物导体)用作诸如液晶显示器之类的显示装置中所需的透明电极材料。

另外，透光金属氧化物作为具有半导体性质的材料受到关注。例如，预期In-Ga-Zn-O基氧化物等等用作诸如液晶显示器之类的显示装置中所需的半导体材料。具体来说，预期它们用于薄膜晶体管(以下又称作TFT)的沟道层。

包括具有半导体性质的金属氧化物(以下称作氧化物半导体)的TFT能够通过低温过程来形成。因此，提高了对氧化物半导体作为替代或超越显示装置等等中使用的非晶硅的材料的预期。

此外，氧化物导体和氧化物半导体具有透光性质。因此，通过采用这些材料来形成TFT，能够形成透光TFT(例如参见非专利文献1)。

此外，包括氧化物半导体的TFT具有高场效应迁移率。因此，显示装置等等中的驱动器电路能够使用TFT来形成(例如参见非专利文献2)。

[参考文献]

[非专利文献]

[非专利文献1]T.Nozawa，“TransparentCircuitry”，NikkeiElectronics，No.959，2007年8月27日，第39-52页。

[非专利文献2]T.Osada等人，“DevelopmentofDriver-IntegratedPanelusingAmorphousIn-Ga-Zn-氧化物TFT”，Proc.SID’09Digest，2009，第184-187页。

发明内容

本发明的一个实施例的目的是降低半导体装置的制造成本。

本发明的一个实施例的目的是改进半导体装置的孔径比。

本发明的一个实施例的目的是使半导体装置的显示部分显示较高清晰度图像。

本发明的一个实施例的目的是提供一种能够以高速度来操作的半导体装置。

本发明的一个实施例是一种包括一个衬底之上的驱动器电路部分和显示部分的显示装置。驱动器电路部分包括驱动器电路TFT和驱动器电路布线。驱动器电路TFT的源电极(又称作源电极层)和漏电极(漏电极层)使用金属来形成。驱动器电路TFT的沟道层使用氧化物半导体来形成。驱动器电路布线使用金属来形成。显示部分包括像素TFT和显示部分布线。像素TFT的源电极和漏电极使用氧化物导体来形成。像素TFT的半导体层使用氧化物半导体来形成。显示部分布线使用氧化物导体来形成。

注意，显示装置中包含的TFT的特定制造过程和不同元件(例如。电容器)的特定结构在非专利文献1中没有公开。另外，没有公开驱动器电路和透光TFT在一个衬底之上形成。

在本发明的一个实施例的半导体装置中，包括驱动器电路TFT的驱动器电路部分以及包括像素TFT的显示部分在一个衬底之上形成。因此，能够降低半导体装置的制造成本。

在本发明的一个实施例的半导体装置中，显示部分包括像素TFT和显示部分布线。像素TFT的源电极和漏电极使用氧化物导体来形成。像素TFT的半导体层使用氧化物半导体来形成。显示部分布线使用氧化物导体来形成。也就是说，在该半导体装置中，其中形成像素TFT和显示部分布线的区域能够用作开口。因此，能够改进半导体装置的孔径比。

在本发明的一个实施例的半导体装置中，显示部分包括像素TFT和显示部分布线。像素TFT的源电极和漏电极使用氧化物导体来形成。像素TFT的半导体层使用氧化物半导体来形成。显示部分布线使用氧化物导体来形成。也就是说，在该半导体装置中，有可能在没有对像素TFT的大小的限制的情况下设计像素大小。因此，有可能使半导体装置的显示部分显示较高清晰度图像。

在本发明的一个实施例的半导体装置中，驱动器电路部分包括驱动器电路TFT和驱动器电路布线。驱动器电路TFT的源电极和漏电极使用金属来形成。驱动器电路TFT的沟道层使用氧化物半导体来形成。驱动器电路布线使用金属来形成。也就是说，在该半导体装置中，驱动器电路包括具有高场效应迁移率的TFT以及具有低电阻的布线。因此，半导体装置能够以高速度来操作。

作为本说明书中使用的氧化物半导体，形成由InMO₃(ZnO)_m(m＞0)所表示的材料的薄膜，并且形成包括作为氧化物半导体层的薄膜的薄膜晶体管。注意，M表示从Ga、Fe、Ni、Mn和Co中选取的一种或多种金属元素。例如，M可能是Ga，或者可能是Ga以及除了Ga之外的上述金属元素，例如Ga和Ni或者Ga和Fe。此外，在氧化物半导体中，在一些情况下，除了作为M所包含的金属元素之外，还包含诸如Fe或Ni之类的过渡金属元素或者过渡金属的氧化物作为杂质元素。在本说明书中，在其材料由InMO₃(ZnO)_m(m＞0)表示的氧化物半导体层之中，包含Ga作为M的氧化物半导体称作In-Ga-Zn-O基氧化物半导体，并且In-Ga-Zn-O基氧化物半导体的薄膜又称作In-Ga-Zn-O基非单晶膜。

作为用于氧化物半导体层的氧化物半导体，除了上述氧化物半导体之外，还能够使用下列氧化物半导体的任一个：In-Sn-Zn-O基氧化物半导体、In-Al-Zn-O基氧化物半导体、Sn-Ga-Zn-O基氧化物半导体、Al-Ga-Zn-O基氧化物半导体、Sn-Al-Zn-O基氧化物半导体、In-Zn-O基氧化物半导体、Sn-Zn-O基氧化物半导体、Al-Zn-O基氧化物半导体、In-O基氧化物半导体、Sn-O基氧化物半导体和Zn-O基氧化物半导体。氧化硅可包含在上述氧化物半导体层中。通过将阻碍晶化的氧化硅(SiO_x(x＞0))包含在氧化物半导体层中，能够抑制制造过程中在形成氧化物半导体层之后的热处理期间的氧化物半导体层的晶化。注意，氧化物半导体层优选地为非晶，但是可部分晶化。

氧化物半导体优选地包含In。更优选地，它包含In和Ga。在得到i型(本征)氧化物半导体中，脱水或脱氢是有效的。

在其中热处理在诸如氮之类的惰性气体或者稀有气体(例如氩或氦)的气氛中或者在降低压力下执行的情况下，氧化物半导体层通过热处理变成缺氧氧化物半导体层，以使得成为低电阻氧化物半导体层，即，n型(n^-型)氧化物半导体层。然后，通过形成与氧化物半导体层接触的氧化物绝缘膜来使氧化物半导体层处于氧过剩状态，以使得成为高电阻氧化物半导体层，即，i型氧化物半导体层。因此，有可能形成和提供包括具有有利电特性的极可靠薄膜晶体管的半导体装置。

在脱水或脱氢中，在高于或等于350℃、优选地高于或等于400℃但低于衬底的应变点的温度下、在诸如氮之类的惰性气体或者稀有气体(例如氩或氦)的气氛中或者在降低压力下执行热处理，使得降低氧化物半导体层中包含的诸如水分之类的杂质。

对经过脱水或脱氢的氧化物半导体层所执行的热处理的条件设置成使得甚至在对经过脱水或脱氢之后的氧化物半导体层执行高达450℃的热解吸谱(TDS)时也没有检测到在大约300℃的水的两个峰值或者水的至少一个峰值。因此，甚至在对包括经过脱水或脱氢的氧化物半导体层的薄膜晶体管执行高达450℃的TDS时，至少没有检测到在大约300℃的水的峰值。

另外，重要的是，通过在用于脱水或脱氢的相同炉子中从执行脱水或脱氢的加热温度T冷却氧化物半导体层且不暴露于空气，不会将水或氢再混合到氧化物半导体层中。当薄膜晶体管使用通过借助脱水或脱氢将氧化物半导体层变为低电阻氧化物半导体层、即n型(n^-型或n⁺型)氧化物半导体层、并且然后将氧化物半导体层变为高电阻氧化物半导体层以使得成为i型半导体层所得到的氧化物半导体层来形成时，薄膜晶体管的阈值电压能够为正电压，使得能够实现所谓的常断开关元件。优选的是，半导体装置(显示装置)的沟道在使得薄膜晶体管的栅极电压是为正并且尽可能接近0V的阈值电压的条件下形成。注意，当薄膜晶体管的阈值电压为负时，薄膜晶体管趋向于所谓的常通；也就是说，甚至当栅极电压为0V时，电流也在源电极与漏电极之间流动。在有源矩阵显示装置中，电路中包含的薄膜晶体管的电特性是重要的，并且影响显示装置的性能。在薄膜晶体管的电特性之中，阈值电压(Vth)特别重要。当阈值电压甚至在场效应迁移率较高时也较高或为负时，难以控制电路。在薄膜晶体管具有高阈值电压以及其阈值电压的大绝对值的情况下，薄膜晶体管不能作为TFT来执行开关功能，并且在以低电压驱动TFT时可能是负载。在n沟道薄膜晶体管的情况下，优选的是，形成沟道，并且漏极电流在施加正电压作为栅极电压之后流动。其中如果不增加驱动电压则不形成沟道的晶体管以及其中形成沟道并且漏极电流甚至在施加负电压时也流动的晶体管不适合于电路中使用的薄膜晶体管。

另外，其中温度从加热温度T降低的气体气氛可变成与其中温度升高到加热温度T的气体气氛不同的气体气氛。例如，通过使用其中执行脱水或脱氢的炉子，并且通过采用高纯度氧气、高纯度N₂O气体或者超干空气(露点为-40℃或更低，优选地为-60℃或更低)填充炉子，在没有暴露于空气的情况下执行冷却。

在膜中包含的水分通过其中执行脱水或脱氢的热处理来降低之后，使用在没有包含水分的气氛(露点为-40℃或更低，优选地为-60℃或更低)中缓慢冷却(或冷却)的氧化物半导体膜，薄膜晶体管的电特性得到改进，并且实现能够大规模生产的高性能薄膜晶体管。

在本说明书中，在诸如氮之类的惰性气体或稀有气体(例如氩或氦)的气氛中或者在降低压力下的热处理称作脱水或脱氢的热处理。在本说明书中，为了方便起见，脱水或脱氢不仅指消除H2，而且还指消除H、OH等等。

在其中热处理在诸如氮之类的惰性气体或者稀有气体(例如氩或氦)的气氛中或者在降低压力下执行的情况下，氧化物半导体层通过热处理变成缺氧氧化物半导体层，以使得成为低电阻氧化物半导体层，即，n型(n^-型)氧化物半导体层。此后，形成作为缺氧区域的高电阻漏区(又称作HRD区)、与漏电极层重叠的区域。

具体来说，高电阻漏区的载流子浓度高于或等于1×10¹⁷cm³，并且至少高于沟道形成区的载流子浓度(低于1×10¹⁷cm³)。注意，本说明书中，载流子浓度是通过室温下的霍耳效应测量所得到的载流子浓度。

低电阻漏区(又称作LRN区)可在氧化物半导体层与使用金属材料所形成的漏电极层之间来形成。具体来说，低电阻漏区的载流子浓度比高电阻漏区(HRD区)要高；例如它高于或等于1×10²⁰cm³但低于或等于1×10²¹cm³。

然后，通过使氧化物半导体层的至少一部分在氧过剩状态中经过脱水或脱氢以使得成为高电阻氧化物半导体层、即i型氧化物半导体层，来形成沟道形成区。注意，作为使氧化物半导体层在氧过剩状态中经过脱水或脱氢的处理，执行：通过溅射的与经过脱水或脱氢的氧化物半导体层接触的氧化物绝缘膜的沉积、氧化物绝缘膜的沉积之后的热处理、在包含氧的气氛中氧化物绝缘膜的沉积之后的热处理、氧化物绝缘膜的沉积之后在惰性气体气氛中的热处理之后在氧气氛中的冷却处理、在氧化物绝缘膜的沉积之后在惰性气体气氛中的热处理之后在超干空气(露点为-40℃或更低，优选地为-60℃或更低)中的冷却处理，或类似的。

此外，为了使用经过脱水或脱氢的氧化物半导体层的至少一部分(与栅电极层重叠的一部分)作为沟道形成区，有选择地在氧过剩状态中制作氧化物半导体层，以使得成为高电阻氧化物半导体层，即i型氧化物半导体层。沟道形成区能够按照如下方式来形成：使得包括Ti等的金属电极的源电极层和漏电极层在经过脱水或脱氢的氧化物半导体层之上形成并且与其接触，以及在氧过剩状态中有选择地制作没有与源电极层和漏电极层重叠的外露区。在氧过剩状态中有选择地制作外露区的情况下，形成与源电极层重叠的第一高电阻漏区以及与漏电极层重叠的第二高电阻漏区，并且沟道形成区在第一高电阻漏区与第二高电阻漏区之间形成。也就是说，沟道形成区在源电极层与漏电极层之间以自对准方式来形成。

因此，有可能形成和提供包括具有有利电特性的极可靠薄膜晶体管的半导体装置。

注意，通过在氧化物半导体层中形成与漏电极层(和源电极层)重叠的高电阻漏区，形成驱动器电路时的可靠性能够得到提高。具体来说，通过形成高电阻漏区，有可能采用一种其中导电率能够从漏电极层到高电阻漏区和沟道形成区逐渐改变的结构。在以漏电极层连接到用于提供高电源电位VDD的布线来执行操作的情况下，甚至当高电场施加在栅电极层与漏电极层之间时，也没有局部施加高电场，因为高电阻漏区充当缓冲器；因此，晶体管的耐受电压能够得到提高。

低电阻漏区(又称作LRN区)可在使用金属材料所形成的漏电极层(和源电极层)与氧化物半导体层之间来形成。低电阻漏区(又称作LRN区)还能够提高晶体管的耐受电压。

另外，通过在氧化物半导体层中形成与漏电极层(和源电极层)重叠的高电阻漏区，能够降低当形成驱动器电路时在沟道形成区中的泄漏电流量。具体来说，通过形成高电阻漏区，在漏电极层与源电极层之间流动的晶体管的泄漏电流从漏电极层、漏电极层侧上的高电阻漏区、沟道形成区、源电极层侧上的高电阻漏区和源电极层依次流动。在这种情况下，在沟道形成区中，从漏电极层侧上的低电阻n型区域流动到沟道形成区的泄漏电流能够集中于沟道形成区与晶体管关断时具有高电阻的栅绝缘层之间的界面附近。因此，能够降低背沟道部分(沟道形成区的表面的与栅电极层隔开的部分)中的泄漏电流量。

此外，与源电极层重叠的第一高电阻漏区以及与漏电极层重叠的第二高电阻漏区根据栅电极层的宽度隔着栅绝缘层与栅电极层的一部分重叠，并且漏电极层的端部附近的电场的强度能够更有效地降低。

也就是说，作为本发明的一个实施例的半导体装置包括：一个衬底之上的包括第一薄膜晶体管的驱动器电路和包括第二薄膜晶体管的像素部分。第二薄膜晶体管包括：衬底之上的底栅电极、底栅电极之上的栅绝缘层、栅绝缘层之上的氧化物半导体层、与氧化物半导体层的一部分接触的第二沟道保护层、第二沟道保护层和氧化物半导体层之上的源电极和漏电极，以及第二沟道保护层之上的像素电极层。第二薄膜晶体管的底栅电极、栅绝缘层、氧化物半导体层、源电极、漏电极、第二沟道保护层和像素电极层具有透光性质。用于第一薄膜晶体管的源电极和漏电极的材料与用于第二薄膜晶体管的源电极和漏电极的材料不同，并且它是导电材料，具有比第二薄膜晶体管的源电极和漏电极要低的电阻。

本发明的另一个实施例是一种按照上述半导体装置的半导体装置，其中第一薄膜晶体管包括：与第一薄膜晶体管的氧化物半导体层的一部分接触的第一沟道保护层以及第一沟道保护层和氧化物半导体层之上的源和漏电极。

本发明的另一个实施例是一种按照上述半导体装置的半导体装置，其中第一薄膜晶体管包括：与第一薄膜晶体管的氧化物半导体层的一部分接触的第一沟道保护层、第一沟道保护层和氧化物半导体层之上的源电极和漏电极，以及沟道形成区之上隔着第一沟道保护层的背栅电极。

本发明的另一个实施例是一种按照上述半导体装置的半导体装置，其中，第一沟道保护层和第二沟道保护层使用相同透光绝缘材料来形成。

本发明的另一个实施例是一种按照上述半导体装置的半导体装置，其中第一薄膜晶体管的源电极和漏电极各使用从Al、Cr、Cu、Ta、Ti、Mo和W中选取的元素或者结合其合金膜所形成的堆叠膜来形成。

本发明的另一个实施例是一种按照上述半导体装置的半导体装置，其中第二薄膜晶体管的源电极、漏电极和像素电极层使用氧化铟、氧化铟和氧化锡的合金、氧化铟和氧化锌的合金或者氧化锌来形成。

本发明的另一个实施例是一种按照上述半导体装置的包括同一衬底之上的电容器部分的半导体装置。电容器部分包括电容器布线以及与电容器布线重叠的电容器电极。电容器布线和电容器电极具有透光性质。

能够提供具有稳定电特性的薄膜晶体管。因此，能够提供包括具有有利电特性的极可靠薄膜晶体管的半导体装置。

附图说明

附图包括：

图1A、图1B、图1C1和图1C2示出薄膜晶体管；

图2A至图2C示出一种用于制造薄膜晶体管的方法；

图3A至图3C示出用于制造薄膜晶体管的方法；

图4A、图4B、图4C1和图4C2示出薄膜晶体管；

图5A至图5C示出一种用于制造薄膜晶体管的方法；

图6A至图6C示出用于制造薄膜晶体管的方法；

图7示出薄膜晶体管；

图8示出薄膜晶体管；

图9A和图9B示出一种半导体装置；

图10A和图10B示出一种半导体装置；

图11A和图11B示出一种半导体装置；

图12A1、图12A2和图12B示出一种显示装置；

图13A和图13B示出一种显示装置；

图14示出半导体装置的像素的等效电路；

图15A至图15C示出显示装置；

图16A和图16B是各示出半导体装置的框图；

图17A和图17B示出一种显示装置；

图18A至图18C示出一种显示装置；

图19A和图19B示出一种显示装置；

图20示出一种显示装置；

图21示出一种显示装置；

图22是示出电子书籍阅读器的一个示例的外视图；

图23A和图23B是示出电视机和数码相框的示例的外视图；

图24A和图24B是示出游戏机的示例的外视图；

图25A和图25B是分别示出便携计算机的示例和移动电话的示例的外视图；

图26示出一种半导体装置；

图27示出半导体装置；

图28示出半导体装置；

图29示出半导体装置；

图30示出一种半导体装置；

图31示出半导体装置；

图32示出半导体装置；

图33示出半导体装置；

图34示出一种半导体装置；

图35示出半导体装置；

图36示出一种半导体装置；

图37示出半导体装置；

图38示出一种半导体装置；

图39示出半导体装置；以及

图40示出一种半导体装置；

具体实施方式

参照附图详细描述实施例。注意，本发明并不局限于以下描述，并且本领域的技术人员易于理解，模式和细节可通过各种方式进行修改，而没有背离本发明的精神和范围。因此，本发明不应当被理解为局限于以下实施例的描述。注意，在以下所述的本发明的结构中，相同部分或者具有相似功能的部分在不同附图中由相同的参考标号来表示，并且不再重复其描述。

(实施例1)

在这个实施例中，描述的是作为本发明的一个实施例的薄膜晶体管及其制造方法。

图1A示出各作为本发明的一个实施例的薄膜晶体管141和薄膜晶体管142的截面图。薄膜晶体管141和142在衬底100之上形成，并且它们均为底栅类型薄膜晶体管。提供薄膜晶体管141以用于驱动器电路，并且提供薄膜晶体管142以用于像素。

图1C1是提供以用于驱动器电路的沟道阻止类型薄膜晶体管141的平面图，并且沿图1C1的线条C1-C2所截取的截面图如图1A所示。沿图1C1的线条C3-C4所截取的截面图如图1B所示。

图1C2是提供以用于像素的沟道阻止类型薄膜晶体管142的平面图，并且沿图1C2的线条D1-D2所截取的截面图如图1A所示。沿图1C2的线条D3-D4所截取的截面图如图1B所示。

薄膜晶体管141包括第一底栅电极111、栅绝缘膜102、包括第三氧化物半导体层113c和第四氧化物半导体区113d的氧化物半导体层113、第一沟道保护层116以及各在衬底100之上形成的源和漏电极。注意，源和漏电极使用其中第二导电层115a堆叠在透射可见光的第一导电层114a之上的导电层以及其中第二导电层115b堆叠在透射可见光的第一导电层114b之上的导电层来形成。此外，第一保护绝缘膜107形成为覆盖这些层，并且与第一沟道保护层116接触。第二保护绝缘膜108在第一保护绝缘膜107之上形成。此外，背栅电极129在第二保护绝缘膜108之上形成，并且与第三氧化物半导体层113c重叠。

注意，与源和漏电极的底面接触的低电阻第四氧化物半导体区113d以相对于沟道保护层自对准的方式来形成。另外，这个实施例中所述的薄膜晶体管141是沟道阻止类型的一个实施例。

当像素部分和驱动器电路在液晶显示装置中的一个衬底之上形成时，在驱动器电路中，在用于构成诸如逆变器电路、NAND电路、NOR电路或者锁存电路之类的逻辑门的薄膜晶体管中或者用于构成诸如读出放大器、恒定电压发生电路或VCO之类的模拟电路的晶体管中，只有正极性或负极性施加在源与漏电极之间。因此，要求耐受电压的第四氧化物半导体区113d之一可设计成比另一个第四氧化物半导体区113d要宽。另外，可增加与底栅电极重叠的第四氧化物半导体区113d的宽度。

具有单栅结构的薄膜晶体管描述为提供用于驱动器电路的薄膜晶体管141；但是，也能够根据需要来使用具有包括多个沟道形成区的多栅结构的薄膜晶体管。

背栅电极129在氧化物半导体层113之上形成，并且与其重叠。氧化物半导体层113夹合在底栅电极111与背栅电极129之间。通过将背栅电极129和底栅电极111电连接成具有相同电位，栅极电压能够从上方和下方施加到氧化物半导体层113。当底栅电极111的电位和背栅电极129的电位不同时，例如其中之一具有固定电位GND或0V，能够控制TFT的电特性、如阈值电压。注意，在本说明书中，在氧化物半导体层113之上形成并且与其接触的导电层称作背栅电极129，而与其电位无关。因此，背栅电极129还能够处于浮动状态。

第一保护绝缘膜107和第二保护绝缘膜108堆叠在背栅电极129与氧化物半导体层113之间。

薄膜晶体管142包括第二底栅电极211、栅绝缘膜102、由第三氧化物半导体层213c和第四氧化物半导体区213d所形成的氧化物半导体层213、第二沟道保护层216以及各在衬底100之上形成的源和漏电极(由214a和214b表示)。此外，第一保护绝缘膜107形成为覆盖这些层，并且与第二沟道保护层216接触。第二保护绝缘膜108在第一保护绝缘膜107之上形成。

注意，与源和漏电极的底面接触的低电阻第四氧化物半导体区213d以自对准的方式来形成。另外，这个实施例中所述的薄膜晶体管142是沟道阻止类型的一个实施例。还要注意，像素电极128在第二保护绝缘膜108之上形成，以便与薄膜晶体管142重叠。

AC驱动在液晶显示装置中执行，以便防止液晶的退化。通过AC驱动，每隔一定时间间隔将施加到像素电极层的信号电位的极性反相为负或正。在连接到像素电极层的TFT中，一对电极交替地用作源电极和漏电极。在本说明书中，像素薄膜晶体管的一个电极称作源电极，而另一个称作漏电极；实际上，在AC驱动中，一个电极交替地用作源电极和漏电极。为了降低泄漏电流，提供用于像素的薄膜晶体管142的第二底栅电极可比提供用于驱动器电路的薄膜晶体管141的第一底栅电极要窄。为了降低泄漏电流，提供用于像素的薄膜晶体管142的底栅电极可设计成以使得没有与源或漏电极重叠。

具有单栅结构的薄膜晶体管描述为提供用于像素的薄膜晶体管142；但是，也能够根据需要来使用具有包括多个沟道形成区的多栅结构的薄膜晶体管。

在薄膜晶体管142中，所使用的是：透射可见光的第三氧化物半导体层213c；使用透射可见光的导电膜来形成的第二底栅电极211以及源和漏电极(由214a和214b表示)；透射可见光的衬底100；以及透射可见光的第二沟道保护层216、第一保护绝缘膜107和第二保护绝缘膜108。因此，薄膜晶体管142是透射可见光的所谓透明晶体管。

图2A至图2C和图3A至图3C示出薄膜晶体管141和142的制造的截面图。

衬底100透射可见光，并且具有绝缘表面。具体来说，有可能使用电子工业中使用的诸如铝硅酸盐玻璃衬底、铝硼硅酸盐玻璃衬底或者钡硼硅酸盐玻璃衬底之类的任何玻璃衬底(又称作无碱玻璃衬底)、具有能够耐受这个制造过程中的加工温度的耐热性的塑料衬底等等。当具有绝缘表面的衬底100是母玻璃时，能够使用衬底的下列尺寸的任一个：第一代(320mm×400mm)；第二代(400mm×500mm)；第三代(550mm×650mm)；第四代(680mm×880mm或730mm×920mm)；第五代(1000mm×1200mm或1100mm×1250mm)；第六代(1500mm×l800mm)；第七代(1900mm×2200mm)；第八代(2160mm×2460mm)；第九代(2400mm×2800mm或2450mm×3050mm)；第十代(2950mm×3400mm)；等等。

基极绝缘层可在衬底100与电极第一底栅电极111之间以及在衬底100与第二底栅电极211之间来形成。基极绝缘层能够使用防止杂质元素(例如钠)从衬底100扩散到薄膜晶体管中的绝缘膜来形成。例如，有可能使用从氮化硅膜、氧化硅膜、氧化氧化硅膜和氧氮化硅膜中选取的一个或多个膜。

第一底栅电极111和第二底栅电极211在具有绝缘表面的衬底100之上形成。第一底栅电极111和第二底栅电极211使用透射可见光的导电膜来形成。

第一底栅电极111和第二底栅电极211使用透光导电材料来形成，例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(以下称作ITO)、氧化铟锌、添加了氧化硅的氧化铟锡、In-Sn-Zn-O基氧化物半导体、In-Al-Zn-O基氧化物半导体、Sn-Ga-Zn-O基氧化物半导体、Al-Ga-Zn-O基氧化物半导体、Sn-Al-Zn-O基氧化物半导体、Sn-Zn-O基氧化物半导体、Al-Zn-O基氧化物半导体、In-O基氧化物半导体、Sn-O基氧化物半导体、Zn-O基氧化物半导体等等。厚度设置在50nm至300nm范围(包括50nm和300nm)之内。

备选地，有可能使用例如通过在包含氮气体的气氛中使用包含In(铟)、Ga(镓)和Zn(锌)的氧化物半导体靶(In₂O₃∶Ga₂O₃∶ZnO＝1∶1∶1)进行溅射所形成的包含In、Ga和Zn的氧氮化物膜。进一步备选地，可使用Al-Zn-O基非单晶膜或者包含氮的Al-Zn-O基非单晶膜、换言之即Al-Zn-O-N基非单晶膜(又称作AZON)。

透光导电膜通过溅射方法、真空蒸发方法(例如电子束蒸发方法)、电弧放电离子镀方法或喷雾方法来沉积。当采用溅射方法时，优选的是使用按重量包含2至10％的SiO₂的靶来执行沉积，并且呈现晶化的SiO_x(x＞0)包含在透光导电膜中，以使得防止在后一步骤的脱水或脱氢的热处理时的晶化。

包括与第二底栅电极211相似的第一底栅电极111的布线层可使用透射可见光的导电材料来形成。备选地，它可使用具有耐热性的诸如钼或钨之类的金属材料或者包含这些元素之一作为主要成分的合金材料、作为单层或堆叠层来形成。

包括第一底栅电极111的布线层优选地使用与第二底电极211相同的导电膜来形成，因为能够降低步骤数量。包括第一底栅电极111的布线层优选地使用具有耐热性的金属材料或者包含它作为主要成分的合金材料来形成，因为能够降低布线电阻。

例如，在包括第一底栅电极111的布线层具有二层结构的情况下，下列结构是优选的：铝层以及其上堆叠的钼层的二层结构，铜层以及其上堆叠的钼层的二层结构，铜层以及其上堆叠的氮化钛层或氮化钽层的二层结构，以及氮化钛层和钼层的二层结构。在三层结构的情况下，钨层或氮化钨层、铝和硅的合金或者铝和钛的合金层，以及氮化钛层或钛层的堆叠层是优选的。

在这个实施例中，在透射可见光的导电膜在衬底100的整个表面之上形成之后，执行第一光刻步骤，以便在导电膜之上形成抗蚀剂掩模，通过蚀刻去除不必要的部分，并且形成布线和电极(例如包括第一底栅电极111和第二底栅电极211的栅极布线、电容器布线、端子电极等等)。

随后，栅绝缘膜102在第一底栅电极111和第二底栅电极211之上形成。在这个实施例中，氮化硅的单层作为栅绝缘膜102来形成。

栅绝缘膜102能够采用氧化硅层、氮化硅层、氧氮化硅层和氧化氮化硅层的任一个、使用单层或者堆叠层来形成。在这里，使用氮化硅膜的单层。

例如，栅绝缘膜102能够通过等离子体CVD方法或者溅射方法来形成。在采用等离子体CVD方法的情况下，氧氮化硅层可使用SiH₄以及氧和/或氮的任一个或两者来形成。备选地，一氧化二氮等可用来代替氧和氮。

随后，氧化物半导体膜在栅绝缘膜102之上形成。

有可能使用下列膜作为氧化物半导体膜：In-Ga-Zn-O基非单晶膜、In-Sn-Zn-O基氧化物半导体膜、In-Al-Zn-O基氧化物半导体膜。Sn-Ga-Zn-O基氧化物半导体膜、Al-Ga-Zn-O基氧化物半导体膜、Sn-Al-Zn-O基氧化物半导体膜、In-Zn-O基氧化物半导体膜、Sn-Zn-O基氧化物半导体膜、Al-Zn-O基氧化物半导体膜、In-O基氧化物半导体膜、Sn-O基氧化物半导体膜、或者Zn-O基氧化物半导体膜。在这个实施例中，氧化物半导体膜通过溅射方法、使用In-Ga-Zn-O基氧化物半导体靶来形成。备选地，氧化物半导体膜能够通过溅射方法在稀有气体(通常为氩)气氛、氧气氛或者包含稀有气体(通常为氩)和氧的气氛中形成。当采用溅射方法时，优选的是使用按重量包含2至10％的SiO₂的靶来执行沉积，并且呈现晶化的SiO_x(x＞0)包含在透光导电膜中，以使得防止在后一步骤的脱水或脱氢的热处理时的晶化。

然后，通过第二光刻步骤将氧化物半导体膜处理成岛状第一氧化物半导体层113a和213a(参见图2A)。用于形成岛状氧化物半导体层的抗蚀剂掩模可通过喷墨方法来形成。在抗蚀剂掩模通过喷墨方法来形成的情况下，因为光掩模是不必要的，所以能够降低制造成本。

注意，在氧化物半导体膜通过溅射方法来形成之前，附于栅绝缘膜102的表面的灰尘优选地通过其中引入氩气以生成等离子体的反向溅射去除。

反向溅射指的是一种方法，其中没有将电压施加到靶侧，而是使用RF电源在氩气氛中将电压施加到衬底侧，以便使表面改性。注意，氮、氦、氧等可用来代替氩气氛。

随后，对第一氧化物半导体层113a和213a执行脱水或脱氢。脱水或脱氢的第一热处理中的温度高于或等于350℃但低于应变点，优选地高于或等于400℃。在这里，在将衬底引入作为加热设备之一的电炉并且氧化物半导体层在氮气氛中经过热处理之后，通过在没有暴露于空气的情况下冷却氧化物半导体层，来防止水和氢重新进入氧化物半导体层。这样，得到第二氧化物半导体层113b和213b(参见图2B)。

在这个实施例中，从氧化物半导体膜经过脱水或脱氢的加热温度T到足以阻止水再次进入的温度来使用相同炉子；具体来说，缓慢冷却在氮气氛中执行，直到温度从加热温度T下降100℃或更多。此外，并不局限于氮气氛，脱水或脱氢可在诸如氦、氖或氩之类惰性气体气氛中或者在降低压力下执行。

注意，在第一热处理中，优选的是，氮或者诸如氦、氖或氩之类的稀有气体没有包含水、氢等等。备选地，优选的是，引入热处理设备的氮或者诸如氦、氖或氩之类的稀有气体的纯度为6N(99.9999％)或更高、更优选地为7N(99.99999％)或更高(也就是说，杂质浓度为1ppm或更低，更优选地为0.1ppm或更低)。

在一些情况下，由于第一热处理的条件或者氧化物半导体层的材料，氧化物半导体层能够晶化为微晶膜或多晶膜。

氧化物半导体层的第一热处理能够在将氧化物半导体膜处理成岛状氧化物半导体层之前执行。在那种情况下，在第一热处理之后，从热处理设备中取出衬底，并且然后执行第二光刻步骤。

在形成氧化物半导体膜之前，衬底可在惰性气体气氛(氮、氦、氖、氩等)、氧气氛中或者在降低压力下经过热处理(以高于或等于400℃但低于衬底的应变点)，以使得去除栅绝缘层中诸如氢和水之类的杂质。

随后，将要作为沟道保护层的绝缘膜形成为与第二氧化物半导体层113b和213b接触。与第二氧化物半导体层113b和213b接触的将要作为沟道保护层的绝缘膜能够通过溅射方法等、使用厚度至少为1nm的氧化物绝缘膜来形成。能够适当地使用用于防止诸如水和氢之类的杂质进入氧化物绝缘膜的任何方法。

在这个实施例中，300nm厚的氧化硅膜通过溅射方法作为氧化物绝缘膜来形成。形成中的衬底温度可以是室温至300℃(包括室温和300℃)；在这个实施例中为100℃。通过溅射方法形成氧化硅膜能够在稀有气体(通常为氩)气氛、氧气氛或者包含稀有气体(通常为氩)和氧的气氛中执行。靶能够是氧化硅靶或硅靶。例如，氧化硅膜可通过溅射方法、在包含氧和氮的气氛中使用硅靶来形成。形成为与低电阻氧化物半导体层接触的沟道保护层的一个示例是无机绝缘膜，它没有包含诸如水分、氢离子和OH^-之类的杂质，并且阻止其从外部进入。通常能够使用氧化硅膜、氧化氮化硅膜、氧化铝膜、氧氮化铝膜等。

随后，执行第三光刻步骤，以便在将要作为沟道保护层的绝缘膜之上形成抗蚀剂掩模。然后，通过蚀刻而去除不必要的部分，并且形成第一沟道保护层116和第二沟道保护层216。

随后，在惰性气体气氛中执行第二热处理(优选地以200℃至400℃(包括200℃和400℃)、例如250℃至350℃(包括250℃和350℃))(参见图2℃)。例如，第二热处理以250℃在氮气氛中执行1小时。在第二热处理中，加热在下列条件中执行：第二氧化物半导体层113b的一部分与第一沟道保护层116接触，并且第二氧化物半导体层213b的一部分与第二沟道保护层216接触。没有与第一沟道保护层116接触的第二氧化物半导体层113b的区域以及没有与第一沟道保护层216接触的第二氧化物半导体层213b的区域在暴露于惰性气体气氛的同时被加热，并且加热在这种条件下执行。

通过上述步骤，在所形成氧化物半导体膜的电阻通过脱水或脱氢的热处理来降低之后，与氧化物半导体膜的一部分接触的沟道保护层使用氧化物绝缘膜来形成，并且将过剩氧有选择地加入与沟道保护层重叠的区域中。因此，与沟道保护层重叠的沟道形成区成为i型。在本说明书中，这种i型氧化物半导体称作第三氧化物半导体。因此，在与第一沟道保护层116接触的同时经过第二热处理的第二氧化物半导体层113b的一部分成为第三氧化物半导体层113c，并且在与第二沟道保护层216接触的同时经过第二热处理的第二氧化物半导体层213b的一部分成为第三氧化物半导体层213c。

另一方面，在没有与第一沟道保护层116接触的第二氧化物半导体层113b的区域中以及在没有与第一沟道保护层216接触的第二氧化物半导体层213b的区域中，以自对准方式来形成高电阻漏区。在本说明书中，这些高电阻漏区称作第四氧化物半导体区。因此，没有与第一沟道保护层116接触的第二氧化物半导体层113b的区域以及没有与第二沟道保护层216接触的第二氧化物半导体层213b的区域成为第四氧化物半导体区213d。

随后，透射可见光的导电膜在栅绝缘膜102和第四氧化物半导体区113d、213d之上形成。

透光导电膜通过溅射方法、真空蒸发方法(例如电子束蒸发方法)、电弧放电离子镀方法或喷雾方法来沉积。作为用于导电层的材料，能够使用透射可见光的导电材料、例如下列金属氧化物的任一个：In-Sn-Zn-O基金属氧化物、In-Al-Zn-O基金属氧化物、Sn-Ga-Zn-O基金属氧化物、Al-Ga-Zn-O基金属氧化物、Sn-Al-Zn-O基金属氧化物、In-Zn-O基金属氧化物、Sn-Zn-O基金属氧化物、Al-Zn-O基金属氧化物、In-O基金属氧化物、Sn-O基金属氧化物和Zn-O基金属氧化物。厚度设置在50nm至300nm范围(包括50nm和300nm)之内。当采用溅射方法时，优选的是使用按重量包含2至10％的SiO₂的靶来执行沉积，并且呈现晶化的SiO_x(x＞0)包含在透光导电膜中，以使得防止在后一步骤的热处理时的晶化。

随后，金属导电膜在透射可见光的导电膜之上形成。金属导电膜的示例包括：从Al、Cr、Cu、Ta、Ti、Mo和W中选取的元素；包含这些元素的任一种作为成分的合金；包含这些元素的任一种的组合的合金；等等。钛层、铝层和钛层按照这种顺序堆叠的三层结构或者钼层、铝层和钼层按照这种顺序堆叠的三层结构是优选的。不用说，金属导电膜能够是单层、二层或者其中堆叠四层或更多层的堆叠结构。

随后，执行第四光刻步骤，以便形成抗蚀剂掩模134，通过选择性蚀刻而去除透射可见光的导电膜和金属导电膜的不必要部分，并且形成其中堆叠透射可见光的导电膜和金属导电膜的电极层(参见图3A)。

注意，在这个蚀刻中，第一沟道保护层116和第二沟道保护层2L6分别用作第三氧化物半导体层113c和213c的蚀刻阻止层；因此没有蚀刻第三氧化物半导体层113c和213c。

由于第一沟道保护层116在第三氧化物半导体层113c的沟道形成区之上形成并且第二沟道保护层216在第三氧化物半导体层213c的沟道形成区之上形成，所以能够保护第三氧化物半导体层113c和213c的沟道形成区免于在步骤期间的损坏(例如通过执行蚀刻时的等离子体或蚀刻剂或者氧化而造成厚度的降低)。因此，薄膜晶体管141和142能够具有提高的可靠性。

抗蚀剂掩模也可通过喷墨方法来形成。在抗蚀剂掩模通过喷墨方法来形成的情况下，因为光掩模是不必要的，所以能够降低制造成本。

随后，在去除抗蚀剂掩模134之后，执行第五光刻步骤，以便形成覆盖薄膜晶体管141以及包括源和漏电极(由115a和115b表示)的布线层的抗蚀剂掩模135。随后，通过使用抗蚀剂掩模135，通过蚀刻而去除不必要的导电层(由215a和215b表示)，从而产生具有透光性质的源和漏电极(由214a和214b表示)。在这个步骤，形成薄膜晶体管141和142(参见图3B)。

注意，因为在与漏电极层或源电极层重叠的氧化物半导体层的区域中形成作为高电阻漏区的第四氧化物半导体区，所以形成驱动器电路时的可靠性能够得到提高。具体来说，导电率能够从漏电极层到第四氧化物半导体区和沟道形成区逐渐改变。在以漏电极层连接到用于提供高电源电位VDD的布线来执行操作的情况下，甚至当高电场施加在栅电极层与漏电极层之间时，也没有局部施加高电场，因为作为高电阻漏区的第四氧化物半导体区用作缓冲器；因此，晶体管的耐受电压能够得到提高。氧化物半导体层中与漏电极层重叠的作为高电阻漏区的第四氧化物半导体区能够在形成驱动器电路时引起沟道形成区中降低的泄漏电流。

具体来说，在薄膜晶体管141中，使用其布线电阻较低的金属导电膜所形成的作为漏电极的导电层115b经由具有透光性质的导电层114b、作为高电阻漏区的第四氧化物半导体区113d电连接到作为沟道形成区的第三氧化物半导体层113c。具有透光性质的导电层114b又能够称作低电阻漏区(又称作LRN区)。在薄膜晶体管142中，具有透光性质的导电膜、作为高电阻漏区的第四氧化物半导体区213d以及作为沟道形成区的第三氧化物半导体层213c相互连接。

随后，去除抗蚀剂掩模135，并且第一保护绝缘膜107在第一沟道保护层116和第二沟道保护层216之上形成。在第一保护绝缘膜107中，降低了水分、氢离子和OH-的量，并且第一保护绝缘膜107阻止这些元素从外部进入。第一保护绝缘膜107使用绝缘无机材料来形成。具体来说，它能够使用氧化硅膜、氧氮化硅膜、氧化氮化硅膜、氮化硅膜、氧化铝膜、氮化铝膜等的任一个的单层或堆叠层来形成。

在这里，首先，氮化硅膜用于形成与栅绝缘膜102接触的第一保护绝缘膜107a。通过将氮化硅膜用于栅绝缘膜102和第一保护绝缘膜107a，相同的无机绝缘膜能够包围薄膜晶体管141和142，并且相互接触，以使得更紧密地密封薄膜晶体管。第一保护绝缘膜107可以是堆叠层，其中与氮化硅膜不同的组成的保护绝缘膜、如氧氮化硅膜堆叠在氮化硅膜之上。

第一保护绝缘膜107能够具有另一种结构，例如，氮化硅膜可堆叠在通过溅射方法所形成的300nm厚氧化硅膜之上。形成时的衬底温度可以是室温至300℃(包括室温和300℃)；在这个实施例中为100℃。通过溅射方法形成氧化硅膜能够在稀有气体(通常为氩)气氛、氧气氛或者包含稀有气体(通常为氩)和氧的混合气体气氛中执行。此外，氧化硅靶或硅靶可用作靶。例如，氧化硅膜可通过溅射方法、在包含氧的气氛中使用硅靶来形成。

随后，第二保护绝缘膜108在第一保护绝缘膜107之上形成，以便覆盖薄膜晶体管141和142。

第二保护绝缘膜108隔着第一保护绝缘膜107覆盖第一沟道保护层116、第二沟道保护层216以及源和漏电极(由115a、115b、214a和214b表示)。

第二保护绝缘膜108能够使用光敏或非光敏有机材料以厚度为0.5μm至3μm来形成。能够用于第二保护绝缘膜108的光敏或非光敏有机材料的示例包括聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯或者其中堆叠这些材料的堆叠层。除了这类有机材料之外，还有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。注意，第二保护绝缘膜108可通过堆叠使用这些材料所形成的多个绝缘膜来形成。

注意，硅氧烷基树脂指的是包括使用硅氧烷基材料作为起始材料所形成的Si-O-Si键的树脂。硅氧烷基树脂可包括有机基(例如烷基或芳基)或者氟基作为取代基。另外，有机基可包括氟基。

用于形成第二保护绝缘膜的方法并不局限于特定方法，而是能够根据材料来使用下列方法或方式：溅射方法、SOG方法、旋涂、浸涂、喷涂、或微滴排放方法(例如喷墨方法、丝网印刷或胶印)、刮刀、辊涂机、幕涂机、刮刀式涂层机等。

在这个实施例中，光敏聚酰亚胺通过涂层方法作为第二保护绝缘膜108来沉积。在将聚酰亚胺施加到整个表面之后，执行曝光、显影和烘焙，以便形成由聚酰亚胺所形成的具有1.5μm的厚度和平坦表面的第二保护绝缘膜108。

第二保护绝缘膜108能够降低薄膜晶体管141和142的结构所引起的不均匀度，以使得上表面能够是平坦的。材料并不局限于树脂，而是还能够使用任何其它材料，只要它能够通过使上表面平坦的方法(例如旋涂方法或回流方法)来沉积。

随后，执行蚀刻，以便在第一保护绝缘膜107中形成开口，从而产生延伸到薄膜晶体管142的漏电极214b的接触孔125。

在背栅电极129连接到薄膜晶体管141中的第一底栅电极111的情况下，在形成作为背栅电极129的导电膜之前，在第二保护绝缘膜108、第一保护绝缘膜107和栅绝缘膜102的预定部分(未示出)中形成开口。

随后，透射可见光的导电膜在第二保护绝缘膜108之上形成。透射可见光的导电膜能够是与用于第一底栅电极111和第二底栅电极211相同的导电膜。另外，通过使用与用于背栅电极129和像素电极128相同的材料，过程能够是简单的。

随后，执行第六光刻步骤，以便在导电膜之上形成抗蚀剂掩模，通过蚀刻去除不必要的部分，并且形成包括背栅电极129和像素电极128的布线层。在有选择地将包括背栅电极129和像素电极128的布线层蚀刻成具有预定顶面形状时，第二保护绝缘膜108用作蚀刻阻止层。

注意，背栅电极129可形成为覆盖与第一沟道保护层116重叠的区域，其中在源和漏电极之间，第一沟道保护层116与第三氧化物半导体层113c重叠。背栅电极129形成为越窄，则寄生电容变得越小。

像素电极128通过接触孔125连接到薄膜晶体管142的漏电极214b(参见图3C)。

另外，薄膜晶体管141和142可在氮气氛或者大气气氛中(在空气中)经过热处理。热处理优选地在低于或等于350℃的温度下执行，并且可在形成将要作为第一保护绝缘膜107的绝缘膜之后的任何时间执行。例如，热处理以350℃在氮气氛中执行1小时。热处理能够降低薄膜晶体管141和142的电特性的变化。

通过上述过程，能够形成图1A所示的薄膜晶体管141和142。

图2A和图2B中，在形成将要作为沟道保护层的绝缘膜之前，可对外露的第二氧化物半导体层113b和213b执行氧自由基处理。通过氧自由基处理，氧化物半导体层的外露表面和外露表面附近能够改性为氧过剩区域。氧自由基可通过等离子体发生设备、使用包含氧的气体或者通过臭氧发生设备来产生。通过采用所产生的氧自由基或氧来照射薄膜，第二氧化物半导体层113b和213b的表面(背沟道部分的表面)能够改性。该处理并不局限于氧自由基处理，而可以是使用氩和氧的自由基的处理。氩和氧自由基处理使用通过引入氩气体和氧气体所生成的等离子体来对薄膜的表面改性。

图7示出薄膜晶体管210和220，在其每个中，栅绝缘膜102使用氧化硅膜在氮化硅膜之上形成的二层堆叠膜来形成。在与氧化物半导体层接触的栅绝缘膜102b是氧化硅膜的情况下，当沟道保护层使用氧化硅膜来形成时，蚀刻栅绝缘膜102b；因此，在没有与岛状氧化物半导体层重叠的区域中的栅绝缘膜102b的厚度变得比与岛状氧化物半导体层重叠的区域中的栅绝缘膜102b的厚度要小。

在薄膜晶体管210和220中，栅绝缘膜102和第一保护绝缘膜107通过使用相同无机绝缘材料来形成为相互接触。由于其中相同无机绝缘膜包围薄膜晶体管210和220并且相互接触的结构，更紧密地密封薄膜晶体管。在相同无机绝缘膜相互接触的情况下，能够使用上述无机绝缘膜；具体来说，氮化硅膜是优选的，因为它能够有效地阻止杂质。

用于形成像素电极128的抗蚀剂掩模也可通过喷墨方法来形成。在抗蚀剂掩模通过喷墨方法来形成的情况下，因为光掩模是不必要的，所以能够降低制造成本。

经由上述步骤，通过使用七个光掩模，薄膜晶体管141和142或者薄膜晶体管210和220在同一衬底之上单独形成。

通过提供与第三氧化物半导体层113c的沟道形成区重叠的背栅电极129，能够降低在用于检查薄膜晶体管的可靠性的偏置-温度应力测试(以下称作BT测试)之前和之后的薄膜晶体管141的阈值电压的变化量。背栅电极129的电位可与底栅电极111相同，或者可以不同。另外，背栅电极129的电位可以是GND0V，或者背栅电极129可处于浮动状态。

。这个实施例的薄膜晶体管中包含的半导体层的沟道形成区是高电阻区域；因此，使薄膜晶体管的电特性稳定，并且能够防止关断电流的增加等。因此，能够提供包括具有有利电特性的极可靠薄膜晶体管的半导体装置。

此外，在薄膜晶体管141和142以及薄膜晶体管210和220中，由于第四氧化物半导体区在分别与源和漏电极接触的源和漏区中形成，所以抑制了接触电阻，以使得能够取得高导通电流。

这个实施例能够与本说明书中描述的其它实施例的任一个自由组合。

(实施例2)

在这个实施例中，描述的是作为本发明的一个实施例并且与实施例1中不同的薄膜晶体管及其制造方法。

图4A示出各作为本发明的一个实施例的薄膜晶体管143和薄膜晶体管144的截面图。薄膜晶体管143和144在同一衬底100之上形成，并且它们均为底栅类型薄膜晶体管。提供薄膜晶体管143以用于驱动器电路，并且提供薄膜晶体管144以用于像素。

图4C1是提供以用于驱动器电路的沟道阻止类型薄膜晶体管143的平面图，并且沿图4C1的线条C1-C2所截取的截面图如图4A所示。沿图4C1的线条C3-C4所截取的截面图如图4B所示。

图4C2是提供以用于像素的沟道阻止类型薄膜晶体管144的平面图，并且沿图4C2的线条D1-D2所截取的截面图如图4A所示。沿图4C2的线条D3-D4所截取的截面图如图4B所示。

薄膜晶体管143包括第一底栅电极111、栅绝缘膜102、第三氧化物半导体层113c、第一沟道保护层116以及各在衬底100之上形成的源和漏电极。注意，源和漏电极使用其中第二导电层115a堆叠在第一导电层114a上的导电层以及其中第二导电层115b堆叠在第一导电层114b上的导电层来形成。此外，第一保护绝缘膜107形成为覆盖这些层，并且与第一沟道保护层116接触。第二保护绝缘膜108在第一保护绝缘膜107之上形成。此外，背栅电极129在第二保护绝缘膜108之上形成，并且与第三氧化物半导体层113c重叠。另外，这个实施例中所述的薄膜晶体管143是沟道阻止类型的一个实施例。

当像素部分和驱动器电路在液晶显示装置中的一个衬底之上形成时，在驱动器电路中，在用于构成诸如逆变器电路、NAND电路、NOR电路或者锁存电路之类逻辑门的薄膜晶体管中或者用于构成诸如读出放大器、恒定电压发生电路或VCO之类的模拟电路的晶体管中，只有正极性或负极性施加在源与漏电极之间。因此，对第三氧化物半导体层113c要求耐受电压的源和漏电极之一可设计成比源和漏电极的另一个要宽。另外，可增加与底栅电极重叠的第三氧化物半导体层113c的宽度。

具有单栅结构的薄膜晶体管描述为提供用于驱动器电路的薄膜晶体管143；但是，也能够根据需要来使用具有包括多个沟道形成区的多栅结构的薄膜晶体管。

背栅电极129在第三氧化物半导体层113c之上形成，并且与其重叠。第三氧化物半导体层113c夹合在底栅电极111与背栅电极129之间。通过将背栅电极129和底栅电极111电连接成具有相同电位，栅极电压能够从上方和下方施加到第三氧化物半导体层113c。当底栅电极111的电位和背栅电极129的电位不同时，例如其中之一具有固定电位GND或0V，能够控制TFT的电特性、如阈值电压。注意，在本说明书中，在第三氧化物半导体层113c之上形成并且与其接触的导电层称作背栅电极129，而与其电位无关。因此，背栅电极129还能够处于浮动状态。

第一保护绝缘膜107和第二保护绝缘膜108堆叠在背栅电极129与第三氧化物半导体层113c之间。

薄膜晶体管144包括第二底栅电极211、栅绝缘膜102、第三氧化物半导体层213c、第二沟道保护层216以及各在衬底100之上形成的源和漏电极(由214a和214b表示)。此外，第一保护绝缘膜107形成为覆盖这些层，并且与第二沟道保护层216接触。第二保护绝缘膜108在第一保护绝缘膜107之上形成。因此，这个实施例中所述的薄膜晶体管144是沟道阻止类型的一个实施例。注意，像素电极128在第二保护绝缘膜108之上形成，以便与薄膜晶体管144重叠。

AC驱动在液晶显示装置中执行，以便防止液晶的退化。通过AC驱动，每隔一定时间间隔将施加到像素电极层的信号电位的极性反相为负或正。在连接到像素电极层的TFT中，一对电极交替地用作源电极和漏电极。在本说明书中，像素薄膜晶体管的一个电极称作源电极，而另一个称作漏电极；实际上，在AC驱动中，一个电极交替地用作源电极和漏电极。为了降低泄漏电流，提供用于像素的薄膜晶体管144的第二底栅电极可比提供用于驱动器电路的薄膜晶体管143的第一底栅电极要窄。为了降低泄漏电流，提供用于像素的薄膜晶体管144的底栅电极可设计成以使得没有与源或漏电极重叠。

具有单栅结构的薄膜晶体管描述为提供用于像素的薄膜晶体管144；但是，也能够根据需要来使用具有包括多个沟道形成区的多栅结构的薄膜晶体管。

在薄膜晶体管144中，所使用的是：透射可见光的第三氧化物半导体层213c；使用透射可见光的导电膜来形成的第二底栅电极211以及源和漏电极(由214a和214b表示)；透射可见光的衬底100；以及透射可见光的第二沟道保护层216、第一保护绝缘膜107和第二保护绝缘膜108。因此，薄膜晶体管144是透射可见光的所谓透明晶体管。

包括沟道形成区的氧化物半导体层可使用具有半导体特性的氧化物材料来形成。具体来说，能够使用实施例1中所述的氧化物半导体材料。

注意，这个实施例的各薄膜晶体管包括沟道形成区中的第三氧化物半导体层(由113c或213c表示)。

图5A至图5C和图6A至图6C示出薄膜晶体管143和144的制造的截面图。注意，用于形成具有绝缘表面的衬底100之上的第一底栅电极111和第二底栅电极211、覆盖第一底栅电极111和第二底栅电极211的栅绝缘膜102以及覆盖栅绝缘膜102的氧化物半导体膜的步骤与实施例1中相同；因此，在这里省略详细描述，并且相同的参考标号用于图2A所示的相同部分。

如同实施例1中那样，第一氧化物半导体膜在栅绝缘膜102之上形成。

随后，执行第二光刻步骤，以便在第一氧化物半导体膜之上形成抗蚀剂掩模，并且蚀刻第一氧化物半导体膜，以便形成岛状氧化物半导体层113a和213a。注意，在这里，蚀刻并不局限于湿式蚀刻，而也可以是干式蚀刻(参见图5A)。

随后，如同实施例1中那样，对第一氧化物半导体层113a和213a执行第一热处理。通过热处理以及在惰性气体气氛中或者在降低压力下的缓慢冷却，来降低氧化物半导体层113a和213a的电阻。第一氧化物半导体层113a和213a能够分别是低电阻第二氧化物半导体层113b和213b(参见图5B)。

随后，如同实施例1中那样，将要作为沟道保护层的绝缘膜形成为与第二氧化物半导体层113b和213b接触。

在这个实施例中，300nm厚的氧化硅膜通过溅射方法作为氧化物绝缘膜来形成。

随后，执行第三光刻步骤，以便在将要作为沟道保护层的绝缘膜之上形成抗蚀剂掩模。然后，通过蚀刻而去除不必要的部分，并且形成第一沟道保护层116和第二沟道保护层216。

在这个实施例中，在200℃至400℃(包括200℃和400℃)、优选地在200℃至300℃(包括200℃和300℃)下的第二热处理在氧气体气氛、N₂O气体气氛或者超干空气(露点为-40℃或更低，优选地为-60℃或更低)中执行。例如，第二热处理以250℃在氧气氛中执行1小时。

整个第二氧化物半导体层113b和213b的电阻变得更高(参见图5C)。

随后，如同实施例1中那样，透射可见光的导电膜在栅绝缘膜102和第三氧化物半导体层113c、213c之上形成。金属导电膜在其上形成。

随后，执行第四光刻步骤，以便在导电膜之上形成抗蚀剂掩模134，通过蚀刻而去除透射可见光的导电膜和导电膜的不必要部分，并且形成包括源和漏电极(由114a、114b、115a、115b、214a、214b、215a和215b表示)的导电膜(参见图6A)。

注意，在这个蚀刻中，第一沟道保护层116和第二沟道保护层216分别用作第三氧化物半导体层113c和213c的蚀刻阻止层；因此没有蚀刻第三氧化物半导体层113c和213c。

由于第一沟道保护层116在第三氧化物半导体层113c的沟道形成区之上形成并且第二沟道保护层216在第三氧化物半导体层213c的沟道形成区之上形成，所以能够保护第三氧化物半导体层113c和213c的沟道形成区免于在步骤期间的损坏(例如通过执行蚀刻时的等离子体或蚀刻剂或者氧化而造成厚度的降低)。因此，薄膜晶体管143和144能够具有提高的可靠性。

随后，在去除抗蚀剂掩模134之后，执行第五光刻步骤，以便形成覆盖薄膜晶体管143以及包括源和漏电极(由115a和115b表示)的布线层的抗蚀剂掩模135。随后，通过使用抗蚀剂掩模135，通过蚀刻而去除不必要的导电层(由215a和215b表示)，从而产生具有透光性质的源和漏电极(由214a和214b表示)。

随后，去除抗蚀剂掩模135。在这个步骤，形成薄膜晶体管143和144(参见图6B)。

然后，如同实施例1中那样，第一保护绝缘膜107在第一沟道保护层116与第二沟道保护层216之上形成。第一保护绝缘膜107使用绝缘无机材料作为单层或堆叠层来形成。

第一保护绝缘膜107能够具有另一种结构，例如，氮化硅膜可堆叠在通过溅射方法所形成的300nm厚氧化硅膜之上。

随后，如同实施例1中那样，第二保护绝缘膜108在第一保护绝缘膜107之上形成，以便覆盖薄膜晶体管143和144。

第二保护绝缘膜108隔着第一保护绝缘膜107覆盖第一沟道保护层116、第二沟道保护层216以及源和漏电极(由115a、115b、214a和214b表示)。

随后，执行蚀刻，以便在第一保护绝缘膜107中形成开口，从而产生延伸到薄膜晶体管144的漏电极214b的接触孔125。

在背栅电极129连接到薄膜晶体管143中的第一底栅电极111的情况下，在形成作为背栅电极129的导电膜之前，在第二保护绝缘膜108、第一保护绝缘膜107和栅绝缘膜102的预定部分(未示出)中形成开口。

随后，如同实施例1中那样，透射可见光的导电膜在第二保护绝缘膜108之上形成，通过蚀刻而去除不必要的部分，并且形成包括背栅电极129和像素电极128的布线层。

注意，背栅电极129可形成为覆盖与第一沟道保护层116重叠的区域，其中在源和漏电极之间，第一沟道保护层116接触第三氧化物半导体层113c。背栅电极129形成为越窄，则寄生电容变得越小。

像素电极128通过接触孔125连接到薄膜晶体管144的漏电极214b(参见图6C)。

另外，薄膜晶体管143和144可在氮气氛或者大气气氛中(在空气中)经过热处理。热处理优选地在低于或等于350℃的温度下执行，并且可在形成将要作为第一保护绝缘膜107的绝缘膜之后的任何时间执行。例如，热处理以350℃在氮气氛中执行1小时。热处理能够降低薄膜晶体管143和144的电特性的变化。

通过上述过程，能够形成图1A所示的薄膜晶体管143和144。

图5A和图5B中，如同实施例1中那样，在形成将要作为沟道保护层的绝缘膜之前，可对外露的第二氧化物半导体层113b和213b执行氧自由基处理。

图8示出薄膜晶体管145和146，在其每个中，栅绝缘膜102使用氧化硅膜和氮化硅膜的堆叠来形成。当沟道保护层116和216使用氧化硅膜来形成时，蚀刻栅绝缘膜102中的氧化硅膜；因此，没有与岛状氧化物半导体层重叠的区域的厚度变得比与岛状氧化物半导体层重叠的氧化硅膜要小。

用于形成像素电极128的抗蚀剂掩模可通过喷墨方法来形成。在抗蚀剂掩模通过喷墨方法来形成的情况下，因为光掩模是不必要的，所以能够降低制造成本。

经由上述步骤，通过使用七个光掩模，薄膜晶体管143和144或者薄膜晶体管145和146在同一衬底之上单独形成。

通过提供与第三氧化物半导体层113c的沟道形成区重叠的背栅电极129，能够降低在用于检查薄膜晶体管的可靠性的偏置-温度应力测试(以下称作BT测试)之前和之后的薄膜晶体管143的阈值电压的变化量。背栅电极129的电位可与底栅电极111相同，或者可以不同。另外，背栅电极129的电位可以是GND0V，或者背栅电极129可处于浮动状态。

这个实施例的薄膜晶体管中包含的半导体层的沟道形成区是高电阻区域；因此，使薄膜晶体管的电特性稳定，并且能够防止关断电流的增加等。因此，能够提供包括具有有利电特性的极可靠薄膜晶体管的半导体装置。

这个实施例能够与本说明书中描述的其它实施例的任一个自由组合。

(实施例3)

这个实施例将示出制造具有实施例1中所述的有源矩阵衬底的有源矩阵液晶显示装置的示例。

图9A示出有源矩阵衬底的截面结构的示例。

在实施例1中示出一个衬底之上的驱动器电路的薄膜晶体管和像素部分的薄膜晶体管；在这个实施例中，除了供描述的这些薄膜晶体管之外，还示出存储电容器、栅极布线(又称作栅极布线层)和源极布线(又称作源极布线层)的端子部。电容器、栅极布线和源极布线的端子部能够通过与实施例1中相同的制造过程来形成，并且能够在没有光掩模的数量的增加和步骤数量的增加的情况下制造。此外，在充当像素部分中的显示区的部分中，所有栅极布线、源极布线和电容器布线层均由透光导电膜来形成，从而产生高孔径比。此外，金属布线能够用于不是显示区的部分中的源极布线层，以便降低布线电阻。

图9A中，薄膜晶体管210是提供用于驱动器电路的沟道阻止类型薄膜晶体管。电连接到像素电极层227的薄膜晶体管220是提供用于像素部分的沟道阻止类型薄膜晶体管。

在这个实施例中，在衬底200之上形成的薄膜晶体管220具有与实施例1中的薄膜晶体管220相同的结构。注意，第一保护绝缘层203可以是单层或堆叠层。

在与薄膜晶体管220的栅电极层相同的步骤中由相同的透光材料来形成的电容器布线层230隔着充当电介质的第一栅绝缘层202a和第二栅绝缘层202b与电容器电极231重叠；因此形成存储电容器。电容器电极231在与薄膜晶体管220的源电极层或漏电极层相同的步骤中由相同的透光材料来形成。由于存储电容器以及薄膜晶体管220具有透光性质，所以能够增加孔径比。

存储电容器的透光率在增加孔径比方面是重要的。具体来说，例如，对于10英寸或更小的小液晶显示面板，在降低像素的大小时能够实现高孔径比，以便通过增加栅极布线的数量来实现显示图像的更高清晰度。此外，通过将透光膜用于薄膜晶体管220和存储电容器中的部件，以使得在一个像素分为多个子像素时也能够实现高孔径比，来实现宽视角。也就是说，甚至当设置一组高密度薄膜晶体管时，也能够保持高孔径比，并且显示区能够具有充分面积。例如，当一个像素包括两个至四个子像素和存储电容器时，存储电容器具有与薄膜晶体管一样的透光率，以使得能够增加孔径比。

注意，存储电容器设置在像素电极层227的下方，并且电容器电极231电连接到像素电极层227。

这个实施例示出其中存储电容器由电容器电极231和电容器布线层230来构成的示例；但是，对存储电容器的结构没有具体限制。例如，存储电容器可按照如下方式来形成：没有提供电容器布线层，像素电极层隔着平坦化绝缘层、保护绝缘层、第一栅绝缘层和第二栅绝缘层与相邻像素中的栅极布线重叠。

多个栅极布线、源极布线和电容器布线层按照像素密度来设置。在端子部，设置了处于与栅极布线相同电位的多个第一端子电极、处于与源极布线相同电位的多个第二端子电极、处于与电容器布线层相同电位的多个第三端子电极等。对于各端子电极的数量没有具体限制，并且端子的数量能够由专业人员适当地确定。

在端子部，具有与栅极布线相同电位的第一端子电极能够由与像素电极层227相同的透光材料来形成。第一端子电极通过延伸到栅极布线的接触孔电连接到栅极布线。通过采用用于形成电连接薄膜晶体管220的漏电极层和像素电极层227的接触孔的光掩模、选择性蚀刻第二保护绝缘层204、第一保护绝缘层203、第二栅绝缘层202b和第一栅绝缘层202a，来形成延伸到栅极布线的接触孔。

提供用于驱动器电路的薄膜晶体管210的栅电极层可电连接到设置在氧化物半导体层上方的导电层217。在那种情况下，通过采用用于形成电连接薄膜晶体管220的漏电极层和像素电极层227的接触孔的光掩模、选择性蚀刻第二保护绝缘层204、第一保护绝缘层203、第二栅绝缘层202b和第一栅绝缘层202a，来形成接触孔。导电层217和提供用于驱动器电路的薄膜晶体管210的栅电极层通过接触孔来电连接。

具有与驱动器电路中的源极布线234相同电位的第二端子电极235能够由与像素电极层227相同的透光材料来形成。第二端子电极235通过延伸到源极布线234的接触孔电连接到源极布线234。源极布线是金属布线，在与薄膜晶体管的源电极层相同的步骤中由相同材料来形成，并且具有与薄膜晶体管210的源电极层相同的电位。

具有与电容器布线层230相同电位的第三端子电极能够由与像素电极层227相同的透光材料来形成。此外，延伸到电容器布线层230的接触孔能够使用与用于形成将电容器电极231电连接到像素电极层227的接触孔224相同的光掩模在相同的步骤中形成。

在制造有源矩阵液晶显示装置的情况下，液晶层设置在有源矩阵衬底与提供有对电极(又称作对电极层)的对衬底之间，并且有源矩阵衬底和对衬底相互固定。电连接到对衬底上的对电极的公共电极设置在有源矩阵衬底之上，并且电连接到公共电极的第四端子电极设置在端子部中。第四端子电极用于将公共电极设置成固定电位、如GND或0V。第四端子电极能够由与像素电极层227相同的透光材料来形成。

对于其中薄膜晶体管220的源电极层和薄膜晶体管210的源电极层相互电连接的结构没有具体限制；例如，用于连接薄膜晶体管220的源电极层和薄膜晶体管210的源电极层的连接电极可在与像素电极层227相同的步骤中形成。此外，在不是显示区的部分中，薄膜晶体管220的源电极层和薄膜晶体管210的源电极层可相互接触，以便相互重叠。

注意，图9A示出驱动电路中的栅极布线层232的截面结构。由于这个实施例示出10英寸或更小的小液晶显示面板的一个示例，所以驱动器电路中的栅极布线层232由与薄膜晶体管220的栅电极层相同的透光材料来形成。

当相同材料用于栅电极层、源电极层、漏电极层、像素电极层、另一个电极层和另一个布线层时，能够使用共同溅射靶和共同制造设备，并且因而能够降低材料成本和用于蚀刻的蚀刻剂(或者蚀刻气体)的成本。因此，能够降低制造成本。

当光敏树脂材料用于图9A的结构中的第二保护绝缘层204时，能够省略用于形成抗蚀剂掩模的步骤。

图9B示出一种截面结构，其一部分与图9A的结构不同。图9B与图9A相同，但是没有提供第二保护绝缘层204；因此，相同部分由相同参考标号来表示，并且不再重复对相同部分的详细描述。图9B中，像素电极层227、导电层217和第二端子电极235在第一保护绝缘层203上形成并且与其接触。

对于图9B中的结构，能够省略用于形成第二保护绝缘层204的步骤。

这个实施例能够与其它实施例的任一个自由组合。

(实施例4)

这个实施例将示出一个示例，其中栅极布线的一部分由金属布线制成，以使得降低布线电阻，因为在液晶显示面板的尺寸超过10英寸并且达到60英寸或120英寸的情况下，存在透光布线的电阻成问题的可能性。

注意，图10中，与图9A相同的部分由相同的参考标号来表示，并且不再重复对这些相同部分的描述。

图10A示出一个示例，其中驱动器电路中的栅极布线的一部分由金属布线制成并且形成为接触与薄膜晶体管210的栅电极层相同的透光布线。注意，由于形成金属布线，所以光掩模的数量比实施例3中要大。

首先，能够耐受脱水或脱氢的第一热处理的耐热导电材料膜(厚度为100nm至500nm(包括100nm和500nm))在衬底200之上形成。

在这个实施例中，形成370nm厚钨膜和50nm厚氮化钽膜。虽然氮化钽膜和钨膜的堆叠在这里用作导电膜，但是不存在具体限制，并且导电膜可由从Ta、W、Ti、Mo、Al和Cu中选取的元素、包含这些元素的任一种作为其成分的合金、包含这些元素的任一种的组合的合金或者包含这些元素的任一种作为其成分的氮化物来形成。耐热导电材料膜并不局限于包含上述元素的单层，而可以是两层或更多层的堆叠。

在第一光刻步骤中，形成金属布线，以使得形成第一金属布线层236和第二金属布线层237。电感耦合等离子体(ICP)蚀刻方法优选地用于蚀刻钨膜和氮化钽膜。采用ICP蚀刻方法，通过适当调整蚀刻条件(例如，施加到线圈电极的电力量、施加到衬底侧电极的电力量或者衬底侧电极的温度)，能够将膜蚀刻成预期锥形形状。第一金属布线层236和第二金属布线层237为锥形；因此，能够降低其上形成透光导电膜的缺陷。

然后，在形成透光导电膜之后，栅极布线层238、薄膜晶体管210的栅电极层、薄膜晶体管220的栅电极层和电容器布线层230在第二光刻步骤中形成。透光导电膜使用实施例1中所述的透射可见光的导电材料的任一种来形成。

注意，例如，当存在栅极布线层238与第一金属布线层236或第二金属布线层237接触的界面时，有可能的是，根据透光导电膜的材料，采用后来的热处理等形成氧化物膜，并且增加接触电阻。因此，第二金属布线层237优选地由防止第一金属布线层236的氧化的金属氮化物膜来形成。

随后，栅绝缘层、氧化物半导体层等等在与实施例1相同的步骤中形成。有源矩阵衬底按照实施例1中的后续步骤来形成。

这个实施例示出一个示例，其中在形成第二保护绝缘层204之后，使用光掩模有选择地去除端子部中的平坦化绝缘层。优选的是，平坦化绝缘层没有放置于端子部，以使得端子部能够有利地连接到FPC。

图10A中，第二端子电极235在第一保护绝缘层203之上形成。图10A示出与第二金属布线层237的一部分重叠的栅极布线层238；备选地，栅极布线层可覆盖所有第一金属布线层236和第二金属布线层237。换言之，第一金属布线层236和第二金属布线层237能够称作用于降低栅极布线层238的电阻的辅助布线。

在端子部，具有与栅极布线相同电位的第一端子电极在第一保护绝缘层203之上形成，并且电连接到第二金属布线层237。从端子部引出的布线也使用金属布线来形成。

此外，为了降低布线电阻，金属布线(即，第一金属布线层236和第二金属布线层237)能够用作没有充当显示区的一部分中的栅极布线层和电容器布线层的辅助布线。

图10B示出一种截面结构，其一部分与图10A的结构不同。图10B与图10A相同，除了驱动器电路中的薄膜晶体管的栅电极层的材料之外；因此，相同部分由相同参考标号来表示，并且不再重复对相同部分的详细描述。

图10B示出一个示例，其中驱动器电路中的薄膜晶体管的栅电极层由金属布线制成。在驱动器电路中，栅电极层的材料并不局限于透光材料。

图10B中，驱动器电路中的薄膜晶体管240包括栅电极层，其中第二金属布线层241堆叠在第一金属布线层242之上。注意，第一金属布线层242能够在与第一金属布线层236相同的步骤中由相同的材料来形成。此外，第二金属布线层241能够在与第二金属布线层237相同的步骤中由相同的材料来形成。

在第一金属布线层242电连接到导电层217的情况下，优选的是使用金属氮化物膜作为用于防止第一金属布线层242的氧化的第二金属布线层241。

在这个实施例中，金属布线用于某些布线，以使得降低布线电阻；甚至当液晶显示面板的尺寸超过10英寸并且达到60英寸或120英寸时也能够实现高孔径比，并且实现显示图像的高清晰度。

这个实施例能够与其它实施例的任一个自由组合。

(实施例5)

在这个实施例中，将参照图11A和图11B示出与实施例3中不同的存储电容器的结构的一个示例。图11A与图9A相同，除了存储电容器的结构之外；因此，相同部分由相同参考标号来表示，并且不再重复对相同部分的详细描述。图11A示出提供用于像素的薄膜晶体管220和存储电容器的截面结构。

图11A示出一个示例，其中，存储电容器由像素电极层227以及与像素电极层227重叠的电容器布线层250组成，其中使用氧化物绝缘层形成的沟道保护层216、第一保护绝缘层203和第二保护绝缘层204充当电介质。由于电容器布线层250在与提供用于像素的薄膜晶体管220的源电极层相同的步骤中由相同的透光材料来形成，所以电容器布线层250设置成以使得与薄膜晶体管220的源极布线层重叠。

在图11A所示的存储电容器中，一对电极和电介质具有透光性质，并且因而存储电容器整体具有透光性质。

图11B示出与图11A中不同的存储电容器的结构的一个示例。图11B与图11A相同，除了存储电容器的结构之外；因此，相同部分由相同参考标号来表示，并且不再重复对相同部分的详细描述。

图11B示出一个示例，其中存储电容器由电容器布线层230和与电容器布线层230重叠的氧化物半导体层251和电容器电极231的堆叠来构成，其中第一栅绝缘层202a和第二栅绝缘层202b充当电介质。电容器电极231堆叠在氧化物半导体层251之上并且与其接触，以及用作存储电容器的一个电极。注意，氧化物半导体层251在与薄膜晶体管220的源电极或漏电极相同的步骤中由相同的透光材料来形成。此外，由于电容器布线层230在与薄膜晶体管220的栅电极相同的步骤中由相同的透光材料来形成，所以电容器布线层230设置成以使得与薄膜晶体管220的栅极布线层重叠。

电容器电极231电连接到像素电极层227。

而且，在图11B所示的存储电容器中，一对电极和电介质具有透光性质，并且因而存储电容器整体具有透光性质。

图11A和图11B所示的存储电容器的每个具有透光性质；因此，例如，甚至当降低像素的大小时也能够实现充分电容和高孔径比，以便通过增加栅极布线的数量来实现显示图像的更高清晰度。

这个实施例能够与其它实施例的任一个自由组合。

(实施例6)

在这个实施例中，以下所述的是一个示例，其中驱动器电路中的至少一些和放置在像素部分中的薄膜晶体管在一个衬底之上形成。

放置在像素部分中的薄膜晶体管按照实施例1或实施例2来形成。由于实施例1或实施例2中所述的薄膜晶体管是n沟道TFT，所以驱动器电路之中能够由n沟道TFT来构成的驱动器电路中的一些在其中形成像素部分的薄膜晶体管的衬底之上形成。

图16A示出有源矩阵显示装置的框图的一个示例。像素部分5301、第一扫描线驱动器电路5302、第二扫描线驱动器电路5303和信号线驱动器电路5304设置在显示装置的衬底5300之上。在像素部分5301中，放置从信号线驱动器电路5304所延伸的多个信号线，并且放置从第一扫描线驱动器电路5302和第二扫描线驱动器电路5303所延伸的多个扫描线。注意，各包括显示元件的像素按照矩阵设置在扫描线和信号线彼此相交的相应区域中。显示装置的衬底5300通过诸如柔性印刷电路(FPC)之类的连接部分连接到定时控制电路5305(又称作控制器或控制IC)。

图16A中，第一扫描线驱动器电路5302、第二扫描线驱动器电路5303和信号线驱动器电路5304在其中形成像素部分5301的衬底5300之上形成。因此，降低了外部设置的驱动器电路等的部件的数量，以使得能够降低成本。此外，能够降低在布线从衬底5300外部所设置的驱动器电路延伸的情况下的连接部分中的连接的数量，并且能够提高可靠性或产率。

注意，定时控制电路5305例如向第一扫描线驱动器电路5302提供第一扫描线驱动器电路启动信号(GSP1)(启动信号又称作启动脉冲)和扫描线驱动器电路时钟信号(GCK1)。此外，定时控制电路5305例如向第二扫描线驱动器电路5303提供第二扫描线驱动器电路启动信号(GSP2)和扫描线驱动器电路时钟信号(GCK2)。此外，定时控制电路5305向信号线驱动器电路5304提供信号线驱动器电路启动信号(SSP)、信号线驱动器电路时钟信号(SCK)、视频信号数据(DATA，又简单地称作视频信号)和锁存信号(LAT)。各时钟信号可以是具有移相的多个时钟信号，或者可连同通过将时钟信号反相所得到的信号(CKB)一起提供。注意，有可能省略第一扫描线驱动器电路5302或者第二扫描线驱动器电路5303。

图16B示出一种结构，其中具有较低驱动频率的电路(例如第一扫描线驱动器电路5302和第二扫描线驱动器电路5303)在其中形成像素部分5301的衬底5300之上形成，并且信号线驱动器电路5304在与其中形成像素部分5301的衬底5300不同的衬底之上形成。通过这种结构，在衬底5300之上形成的驱动器电路能够由其场效应迁移率比包括单晶半导体的晶体管要低的薄膜晶体管来构成。因此，能够实现显示装置的尺寸的增加、步骤数量的减少、成本的降低、产率的提高等等。

实施例1或实施例2中的薄膜晶体管是n沟道TFT。图17A和图17B示出由n沟道TFT所构成的信号线驱动器电路的结构和操作的示例。

信号线驱动器电路包括移位寄存器5601和开关电路5602。开关电路5602包括多个开关电路5602_1至5602_N(N为自然数)。开关电路5602_1至5602_N各包括多个薄膜晶体管5603_1至5603_k(k为自然数)。下面描述其中薄膜晶体管5603_1至5603_k是n沟道TFT的示例。

通过使用开关电路5602_1作为示例来描述信号线驱动器电路中的连接关系。薄膜晶体管5603_1至5603_k的第一端子分别连接到布线5604_1至5604_k。薄膜晶体管5603_1至5603_k的第二端子分别连接到信号线S1至Sk。薄膜晶体管5603_1至5603_k的栅极连接到布线5605_1。

移位寄存器5601具有通过向布线5605_1至5605_N依次输出H电平信号(又称作H信号或者高电源电位电平的信号)来依次选择开关电路5602_1至5602_N的功能。

开关电路5602_1具有控制布线5604_1至5604_k与信号线S1至Sk之间的传导状态(第一端子与第二端子之间的电连续性)的功能，即，控制是否向信号线S1至Sk提供布线5604_1至5604_k的电位的功能。这样，开关电路5602_1用作选择器。此外，薄膜晶体管5603_1至5603_k具有分别控制布线5604_1至5604_k与信号线S1至Sk之间的传导状态的功能，即，分别向信号线S1至Sk提供布线5604_1至5604_k的电位的功能。这样，薄膜晶体管5603_1至5603_k的每个用作开关。

将视频信号数据(DATA)输入到布线5604_1至5604_k的每个。视频信号数据(DATA)常常是与图像信号或图像数据对应的模拟信号。

接下来，参照图17B的时序图来描述图17A中的信号线驱动器电路的操作。图17B示出信号Sout_1至Sout_N和信号Vdata_1至Vdata_k的示例。信号Sout_1至Sout_N是来自移位寄存器5601的输出信号的示例。信号Vdata_1至Vdata_k是输入到布线5604_1至5604_k的信号的示例。注意，信号线驱动器电路的一个操作期间对应于显示装置中的一个栅极选择期间。例如，一个栅极选择期间分为期间T1至TN。期间T1至TN的每个是用于将视频信号数据(DATA)写入所选行的像素的期间。

在期间T1至TN中，移位寄存器5601向布线5605_1至5605_N依次输出H电平信号。例如，在期间T1，移位寄存器5601向布线5605_1输出H电平信号。然后，薄膜晶体管5603_1至5603_k导通，以使得布线5604_1至5604_k和信号线S1至Sk开始传导。这时，Data(S1)至Data(Sk)分别输入到布线5604_1至5604_k。Data(S1)至Data(Sk)分别通过薄膜晶体管5603_1至5603_k输入到所选行的第一至第k列的像素。这样，在期间T1至TN，视频信号数据(DATA)依次写到所选行中的k列的像素。

视频信号数据(DATA)如上所述写到多列的像素中，由此能够降低视频信号数据(DATA)的数量或者布线的数量。因此，能够降低与外部电路的连接的数量。此外，在将视频信号写入多列的像素时，用于写入的时间能够延长；因此，能够防止视频信号的不充分写入。

注意，由实施例1或实施例2中所述的薄膜晶体管所构成的电路的任一个能够用于移位寄存器5601和开关电路5602。在那种情况下，移位寄存器5601能够仅由n沟道晶体管或者仅由p沟道晶体管来构成。

参照图18A至图18C以及图19A和图19B来描述用于扫描线驱动器电路和/或信号线驱动器电路的一部分的移位寄存器的一个实施例。

扫描线驱动器电路包括移位寄存器。另外，在一些情况下，扫描线驱动器电路可包括电平移位器、缓冲器等。在扫描线驱动器电路中，将时钟信号(CK)和启动脉冲信号(SP)输入到移位寄存器，以使得产生选择信号。所产生的选择信号由缓冲器来缓冲和放大，并且将所得信号提供给对应扫描线。一行的像素中的晶体管的栅电极连接到扫描线。由于一行的像素中的晶体管必须同时导通，所以使用能够提供大电流的缓冲器。

移位寄存器包括第一脉冲输出电路10_1至第N脉冲输出电路10_N(N为大于或等于3的自然数)(参见图18A)。在图18A所示的移位寄存器中，第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3和第四时钟信号CK4分别从第一布线11、第二布线12、第三布线13和第四布线14提供给第一脉冲输出电路10_1至第N脉冲输出电路10_N。启动脉冲SP1(第一启动脉冲)从第五布线15输入到第一脉冲输出电路10_1。向第二或下一级的第n脉冲输出电路10_n(n为大于或等于2但小于或等于N的自然数)输入来自前一级的脉冲输出电路的信号(这种信号称作前一级信号OUT(n-1))(n为大于或等于2的自然数)。向第一脉冲输出电路10_1输入来自接着下一级的级的第三脉冲输出电路10_3的信号。类似地，向第二或下一级的第n脉冲输出电路10_n输入来自接着下一级的级的第(n+2)脉冲输出电路10_(n+2)的信号(这种信号称作下一级信号OUT(n+2))。因此，相应级的脉冲输出电路输出将要输入到相应下一级的脉冲输出电路和/或前一级之前的级的脉冲输出电路的第一输出信号(OUT(1)(SR)至OUT(N)(SR))以及将要输入到另一个布线的第二输出信号(OUT(1)至OUT(N))等。注意，例如，由于下一级信号OUT(n+2)没有输入到如图18A所示的移位寄存器的最后两级，所以第二启动脉冲SP2和第三启动脉冲SP3还可输入到最后两级的脉冲输出电路。

注意，时钟信号(CK)是每隔一定间隔在H电平与L电平(又称作L信号或者低电源电位电平的信号)之间交替的信号。在这里，第一时钟信号(CK1)至第四时钟信号(CK4)依次延迟1/4周期。在这个实施例中，脉冲输入电路的驱动采用第一至第四时钟信号(CK1)至(CK4)来控制。注意，在一些情况下，取决于时钟信号输入到其中的驱动器电路，时钟信号又称作GCK或SCK；在以下描述中，时钟信号表示为CK。

第一输入端子21、第二输入端子22和第三输入端子23电连接到第一至第四布线11至14的任一个。例如，在图18A的第一脉冲输出电路10_1中，第一输入端子21电连接到第一布线11，第二输入端子22电连接到第二布线12，以及第三输入端子23电连接到第三布线13。在第二脉冲输出电路10_2中，第一输入端子21电连接到第二布线12，第二输入端子22电连接到第三布线13，以及第三输入端子23电连接到第四布线14。

第一脉冲输出电路10_1至第N脉冲输出电路10_N的每个包括第一输入端子21、第二输入端子22、第三输入端子23、第四输入端子24、第五输入端子25、第一输出端子26以及第二输出端子27(参见图18B)。在第一脉冲输出电路10_1中，第一时钟信号CK1输入到第一输入端子21，第二时钟信号CK2输入到第二输入端子22，第三时钟信号CK3输入到第三输入端子23，启动脉冲输入到第四输入端子24，下一级信号OUT(3)输入到第五输入端子25，第一输出信号OUT(1)(SR)从第一输出端子26输出，以及第二输出信号OUT(1)从第二输出端子27输出。

在第一脉冲输出电路10_1至第N脉冲输出电路10_N中，除了具有三个端子的薄膜晶体管之外，还能够使用上述实施例中所述的具有四个端子的薄膜晶体管(TFT)。注意，在本说明书中，当薄膜晶体管具有夹合半导体层的两个栅电极时，半导体层下方的栅电极称作下栅电极，而半导体层上方的栅电极称作上栅电极。

当氧化物半导体用于薄膜晶体管中包括沟道形成区的半导体层时，阈值电压有时根据制造过程而在正或负方向偏移。为此，其中氧化物半导体用于包括沟道形成区的半导体层的薄膜晶体管优选地具有能够控制阈值电压的结构。通过控制上栅电极和/或下栅电极的电位，能够将具有四个端子的薄膜晶体管的阈值电压控制为预期值。

接下来将参照图18C来描述图18B所示的脉冲输出电路的特定电路配置的一个示例。

图18C所示的脉冲输出电路包括第一晶体管31至第十三晶体管43。除了以上所述的第一输入端子21至第五输入端子25、第一输出端子26和第二输出端子27(在上文描述)之外，信号或电源电位从对其提供第一高电源电位VDD的电源线51、对其提供第二高电源电位VCC的电源线52以及对其提供低电源电位VSS的电源线53提供给第一晶体管31至第十三晶体管43。图18C中的电源线的电源电位的关系如下：第一电源电位VDD高于或等于第二电源电位VCC，以及第二电源电位VCC高于第三电源电位VSS。注意，第一时钟信号(CK1)至第四时钟信号(CK4)各每隔一定间隔在H电平与L电平之间交替；H电平的时钟信号是VDD，而L电平的时钟信号是VSS。通过使电源线51的电位VDD高于电源线52的电位VCC，能够降低施加到晶体管的栅电极的电位，能够降低晶体管的阈值电压的偏移，并且能够抑制晶体管的降级而没有对晶体管的操作的不利影响。具有四个端子的薄膜晶体管优选地用作第一晶体管31至第十三晶体管43之中的第一晶体管31和第六晶体管36至第九晶体管39。第一晶体管31和第六晶体管36至第九晶体管39需要操作成使得充当源极或漏极的一个电极连接到的结点的电位采用栅电极的控制信号来切换，并且还能够降低脉冲输出电路的故障，因为对输入到栅电极的控制信号的响应很快(通态电流的上升较陡)。因此，通过使用具有四个端子的薄膜晶体管，能够控制阈值电压，并且能够进一步降低脉冲输出电路的故障。

图18C中，第一晶体管31的第一端子电连接到电源线51，第一晶体管31的第二端子电连接到第九晶体管39的第一端子，以及第一晶体管31的栅电极电连接到第四输入端子24。第二晶体管32的第一端子电连接到电源线53，第二晶体管32的第二端子电连接到第九晶体管39的第一端子，以及第二晶体管32的栅电极电连接到第四晶体管34的栅电极。第三晶体管33的第一端子电连接到第一输入端子21，以及第三晶体管33的第二端子电连接到第一输入端子26。第四晶体管34的第一端子电连接到电源线53，以及第四晶体管34的第二端子电连接到第一输出端子26。第五晶体管35的第一端子电连接到电源线53，第五晶体管35的第二端子电连接到第二晶体管32的栅电极和第四晶体管34的栅电极，以及第五晶体管35的栅电极电连接到第四输入端子24。第六晶体管36的第一端子电连接到电源线52，第六晶体管36的第二端子电连接到第二晶体管32的栅电极和第四晶体管34的栅电极，以及第六晶体管36的栅电极电连接到第五输入端子25。第七晶体管37的第一端子电连接到电源线52，第七晶体管37的第二端子电连接到第八晶体管38的第二端子，以及第七晶体管37的栅电极电连接到第三输入端子23。第八晶体管38的第一端子电连接到第二晶体管32的栅电极和第四晶体管34的栅电极，以及第八晶体管38的栅电极电连接到第二输入端子22。第九晶体管39的第一端子电连接到第一晶体管31的第二端子和第二晶体管32的第二端子，第九晶体管39的第二端子电连接到第三晶体管33的栅电极和第十晶体管40的栅电极，以及第九晶体管39的栅电极电连接到电源线52。第十晶体管40的第一端子电连接到第一输入端子21，第十晶体管40的第二端子电连接到第二输出端子27，以及第十晶体管40的栅电极电连接到第九晶体管39的第二端子。第十一晶体管41的第一端子电连接到电源线53，第十一晶体管41的第二端子电连接到第二输出端子27，以及第十一晶体管41的栅电极电连接到第二晶体管32的栅电极和第四晶体管34的栅电极。第十二晶体管42的第一端子电连接到电源线53，第十二晶体管42的第二端子电连接到第二输出端子27，以及第十二晶体管42的栅电极电连接到第七晶体管37的栅电极。第十三晶体管43的第一端子电连接到电源线53，第十三晶体管43的第二端子电连接到第一输出端子26，以及第十三晶体管43的栅电极电连接到第七晶体管37的栅电极。

图18C中，其中第三晶体管33的栅电极、第十晶体管40的栅电极和第九晶体管39的第二端子相连接的部分称作结点A。此外，其中第二晶体管32的栅电极、第四晶体管34的栅电极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子和第十一晶体管41的栅电极相连接的部分称作结点B。

图19A示出在图18C所示的脉冲输出电路应用于第一脉冲输出电路10_1的情况下输入到第一输入端子21至第五输入端子25或从第一输出端子26和第二输出端子27输出的信号。

具体来说，第一时钟信号CK1输入到第一输入端子21，第二时钟信号CK2输入到第二输入端子22，第三时钟信号CK3输入到第三输入端子23，启动脉冲输入到第四输入端子24，下一级信号OUT(3)输入到第五输入端子25，第一输出信号OUT(1)(SR)从第一输出端子26输出，以及第二输出信号OUT(1)从第二输出端子27输出。

注意，薄膜晶体管是具有栅极、漏极和源极至少三个端子的元件。薄膜晶体管具有包括在与栅极重叠的区域中形成的沟道区的半导体。通过沟道区在漏极与源极之间流动的电流能够通过控制栅极的电位来控制。在这里，由于薄膜晶体管的源极和漏极可根据晶体管的结构、操作条件等等而改变，所以难以定义哪一个是源极或漏极。因此，用作源极或漏极的区域在一些情况下不称作源极或漏极。在那种情况下，例如，这类区域可分别称作第一端子和第二端子。

注意，在图18C和图19A中，还可提供用于通过使结点A进入浮动状态来执行自举操作的电容器。此外，还可提供具有电连接到结点B的一个电极的电容器，以便保持结点B的电位。

图19B示出包括图19A所示的多个脉冲输出电路的移位寄存器的时序图。注意，当移位寄存器包含在扫描线驱动器电路中时，图19B中的期间61对应于垂直回扫期间，并且期间62对应于栅极选择期间。

注意，通过提供其中如图19A所示将第二电源电位VCC施加到栅极的第九晶体管39，提供自举操作之前和之后的下列优点。

在没有提供其中将第二电源电位VCC施加到栅电极的第九晶体管39时的结点A的电位通过自举操作来升高的情况下，作为第一晶体管31的第二端子的源极的电位升高到高于第一电源电位VDD的值。然后，第一晶体管31的源极切换到第一端子，即，电源线51侧上的端子。因此，在第一晶体管31中，施加高偏压，并且相当大的应力施加在栅极与源极之间以及栅极与漏极之间，这可能引起晶体管的退化。相比之下，在提供其中将第二电源电位VCC施加到栅电极的第九晶体管39的情况下，在结点A的电位通过自举操作来升高时能够防止第一晶体管31的第二端子的电位的增加。也就是说，第九晶体管39的提供能够降低施加在第一晶体管31的栅极与源极之间的负偏压的电平。因此，这个实施例中的电路配置能够降低施加在第一晶体管31的栅极与源极之间的负偏压，以使得能够抑制因应力引起的第一晶体管31的退化。

注意，第九晶体管39可设置在任何位置，只要第九晶体管39的第一端子和第二端子连接在第一晶体管31的第二端子与第三晶体管33的栅极之间。还要注意，在这个实施例中，当包括多个脉冲输出电路的移位寄存器充当具有比扫描线驱动器电路更大数量的级的信号线驱动器电路时，第九晶体管39能够省略，这引起降低的晶体管数量。

注意，氧化物半导体用于第一晶体管31至第十三晶体管43的半导体层；因此，薄膜晶体管的断态电流能够降低，通态电流和场效应迁移率能够增加，并且晶体管的降级程度能够降低。因此能够降低电路的故障。此外，通过将高电位施加到栅电极的使用氧化物半导体的晶体管的退化程度比使用非晶硅的晶体管要小。因此，甚至当第一电源电位VDD施加到对其提供第二电源电位VCC的电源线时也能够得到相似操作，并且能够降低设置在电路之间的电源线的数量；因此能够降低电路的尺寸。

注意，甚至当连接关系改变成使得从第三输入端子23提供给第七晶体管37的栅电极的时钟信号以及从第二输入端子22提供给第八晶体管38的栅电极的时钟信号分别从第二输入端子22和第三输入端子23来提供时，也得到相似功能。在图19A所示的移位寄存器中，第七晶体管37和第八晶体管38的状态改变成使得第七晶体管37和第八晶体管38均导通，则第七晶体管37关断而第八晶体管38导通，并且然后第七晶体管37和第八晶体管38关断；因此，通过第七晶体管37的栅电极的电位的下降和第八晶体管38的栅电极的电位的下降，引起两次因第二输入端子22和第三输入端子23的电位的下降造成的结点B的电位的下降。相比之下，当图19A所示的移位寄存器中的第七晶体管37和第八晶体管38的状态如在图19B的期间中改变成使得第七晶体管37和第八晶体管38均导通，则第七晶体管37导通而第八晶体管38关断，并且然后第七晶体管37和第八晶体管38关断，因第二输入端子22和第三输入端子23的电位的下降造成的结点B的电位的下降发生一次，这通过第八晶体管38的栅电极的电位的下降引起。因此，优选的是使用从第三输入端子23提供给第七晶体管37的栅电极的时钟信号以及从第二输入端子22提供给第八晶体管38的栅电极的时钟信号，以便降低结点B的电位的波动，因为能够降低噪声。

这样，H电平信号在第一输出端子26和第二输出端子27的电位保持于L电平的期间中定期地提供给结点B；因此能够抑制脉冲输出电路的故障。

(实施例7)

有可能制造一种薄膜晶体管以及在像素部分并且在驱动器电路中使用该薄膜晶体管来制造具有显示功能的半导体装置(又称作显示装置)。此外，使用薄膜晶体管的驱动器电路的一部分或整个驱动器电路能够在其中形成像素部分的衬底之上形成，能够得到面板上系统。

显示装置包括显示元件。显示元件的示例包括液晶元件(又称作液晶显示元件)和发光元件(又称作发光显示元件)。发光元件在其范畴内包括其亮度通过电流或电压来控制的元件，并且具体包括无机电致发光(EL)元件、有机EL元件等。此外，能够使用其对比度通过电效应来改变的显示介质、如电子墨水。

另外，显示装置包括其中密封了显示元件的面板以及其中包括控制器的IC等安装到面板上的模块。此外，与在显示装置的制造过程中完成显示元件之前的一个实施例对应的元件衬底提供有用于将电流提供给多个像素的每个中的显示元件的部件。具体来说，元件衬底可处于其中仅形成显示元件的像素电极(又称作像素电极层)的状态、形成将要作为像素电极的导电膜之后但在蚀刻导电膜以形成像素电极之前的状态或者任何其它状态。

注意，本说明书中的显示装置指的是图像显示装置或光源(包括照明装置)。此外，显示装置在其范畴中包括下列模块：包括诸如柔性印刷电路(FPC)、带式自动接合(TAB)带或者带载封装(TCP)之类的连接器的模块；具有在其端部提供有印刷线路板的TAB带或TCP的模块；以及具有通过玻璃上芯片(COG)方法直接安装到显示元件上的集成电路(IC)的模块。

将参照图12A1、图12A2和图12B来描述作为半导体装置的一个实施例的液晶显示面板的外观和截面。图12A1和图12A2是其中薄膜晶体管4010和薄膜晶体管4011以及液晶元件4013在第一衬底4001与第二衬底4006之间采用密封剂4005进行密封的面板的平面图。图12B是沿图12A1和图12A2的线条M-N所截取的截面图。

密封剂4005设置成使得包围设置在第一衬底4001之上的像素部分4002和扫描线驱动器电路4004。第二衬底4006设置在像素部分4002和扫描线驱动器电路4004之上。因此，像素部分4002和扫描线驱动器电路4004连同液晶层4008一起由第一衬底4001、密封剂4005和第二衬底4006来密封。在单独制备的衬底之上使用单晶半导体膜或多晶半导体膜来形成的信号线驱动器电路4003安装在与第一衬底4001之上由密封剂4005所包围的区域不同的区域中。

注意，对于单独形成的驱动器电路的连接方法没有具体限制，并且能够使用COG方法、引线接合方法、TAB方法等等。图12A1示出其中信号线驱动器电路4003通过COG方法来安装的一个示例。图12A2示出其中信号线驱动器电路4003通过TAB方法来安装的一个示例。

设置在第一衬底4001之上的像素部分4002和扫描线驱动器电路4004包括多个薄膜晶体管。图12B作为一个示例来示出像素部分4002中包含的薄膜晶体管4010和扫描线驱动器电路4004中包含的薄膜晶体管4011。保护绝缘层4020和保护绝缘膜层4021设置在薄膜晶体管4010和薄膜晶体管4011之上。

实施例1或实施例2中所述的包括半导体层的极可靠薄膜晶体管的任一个能够用作薄膜晶体管4010和薄膜晶体管4011。实施例1或实施例2中所述的薄膜晶体管141或薄膜晶体管143能够用作驱动器电路的薄膜晶体管4011。薄膜晶体管142或薄膜晶体管144能够用作像素的薄膜晶体管4010。在这个实施例中，薄膜晶体管4010和薄膜晶体管4011是n沟道薄膜晶体管。

背栅电极4040设置在绝缘层4021的与驱动器电路的薄膜晶体管4011中的氧化物半导体层的沟道形成区重叠的部分之上。通过提供与氧化物半导体层的沟道形成区重叠的背栅电极4040，能够降低在BT测试之前和之后的薄膜晶体管4011的阈值电压的变化量。背栅电极4040的电位可与薄膜晶体管4011的栅电极层的电位相同或不同。背栅电极4040还能够用作第二栅电极层。备选地，背栅电极4040的电位可以是GND0V，或者背栅电极4040可处于浮动状态。

液晶元件4013中包含的像素电极层4030电连接到薄膜晶体管4010。液晶元件4013的对电极层4031在第二衬底4006上形成。其中像素电极层4030、对电极层4031和液晶层4008相互重叠的部分对应于液晶元件4013。注意，像素电极层4030和对电极层4031分别提供有用作配向膜的绝缘层4032和绝缘层4033，并且液晶层4008隔着绝缘层4032和绝缘层4033夹合在像素电极层4030与对电极层4031之间。

注意，透光衬底能够用作第一衬底4001和第二衬底4006；能够使用玻璃衬底、陶瓷衬底或塑料衬底。塑料衬底能够是玻璃纤维增强塑料(FRP)板、聚氟乙烯膜、聚酯膜或丙烯酸树脂膜。

柱状隔离件4035通过有选择性蚀刻绝缘膜来得到，并且被提供以便控制像素电极层4030与对电极层4031之间的距离(单元间隙)。备选地，可使用球形隔离件。对电极层4031电连接到在其中形成薄膜晶体管4010的衬底之上所形成的公共电位线。对电极层4031和公共电位线能够使用公共连接部分通过设置在一对衬底之间的导电微粒相互电连接。注意，导电微粒包含在密封剂4005中。

备选地，可使用对其不需要配向膜的呈现蓝相的液晶。蓝相是在胆甾型液晶的温度增加的同时恰在胆甾型相变成各向同性相之前发生的液晶相之一；因此，蓝相仅在窄温度范围之内发生。为了改进温度范围，包含5wt％或更高的手性试剂的液晶组成用于液晶层4008。包括呈现蓝相的液晶和手性试剂的液晶组成具有1微秒或更小的短响应时间，并且在光学上是各向同性的；因此，配向处理不是必要的，并且视角相关性小。

注意，除了透射液晶显示装置之外，这个实施例还能够应用于透反射液晶显示装置。

在这个实施例的液晶显示装置的示例中，起偏振片设置在衬底的外表面(观看者侧)上，并且用于显示元件的着色层(滤色片)和电极层依次设置在衬底的内表面上；备选地，起偏振片可设置在衬底的内表面上。起偏振片和着色层的分层结构并不局限于这个实施例中的结构，而是可根据起偏振片和着色层的材料以及制造过程的条件来适当地设置。此外，除了在显示部分中之外，可以提供用作黑矩阵的遮光膜。

在薄膜晶体管4011中，绝缘层4042作为沟道保护层来形成。绝缘层4042可使用与实施例1中所述的沟道保护层116和沟道保护层216相似的材料和方法来形成。此外，用作平坦化绝缘膜的绝缘层4021覆盖薄膜晶体管，以便降低薄膜晶体管的表面不均匀度。在这里，作为绝缘层4041和绝缘层4042，作为一个示例，氧化硅膜通过实施例1中所述的溅射方法来形成。

保护绝缘层4020在绝缘层4041和绝缘层4042之上形成。保护绝缘层4020能够使用与实施例1中所述的保护绝缘膜107相似的材料和方法来形成。在这里，氮化硅膜通过PCVD方法作为绝缘层4020来形成。

绝缘层4021作为平坦化绝缘膜来形成。绝缘层4021能够使用与实施例中所述的保护绝缘膜108相似的材料和方法来形成，并且能够使用耐热有机材料，例如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂。除了这类有机材料，还有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。注意，可通过堆叠由这些材料所形成的多个绝缘膜，来形成绝缘层4021。

注意，硅氧烷基树脂对应于使用硅氧烷基材料作为起始材料所形成的包括Si-O-Si键的树脂。硅氧烷基树脂可包括有机基(例如烷基或芳基)或者氟基作为取代基。此外，有机基可包括氟基。

对于形成绝缘层4021的方法没有具体限制，并且取决于材料，能够使用下列方法或方式：溅射方法、SOG方法、旋涂方法、浸涂方法、喷涂方法、微滴排放方法(例如喷墨方法、丝网印刷或胶印)、刮刀、辊涂机、幕涂机、刮刀式涂层机等。绝缘层4021的烘焙步骤还充当半导体层的退火，由此能够有效地制造半导体装置。

可由例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(ITO)、氧化铟锌或添加了氧化硅的氧化铟锡等透光导电材料来形成像素电极层4030和对电极层4031。

备选地，包含导电高分子(又称作导电聚合物)的导电组成能够用于像素电极层4030和对电极层4031。使用导电组成所形成的像素电极优选地具有小于或等于每平方10000欧姆的表面电阻以及在波长550nm大于或等于70％的透光率。此外，导电组成中包含的导电高分子的电阻率优选地为小于或等于0.1Ω-cm。

作为导电高分子，可使用所谓的π电子共轭导电聚合物。示例是聚苯胺和其衍生物、聚吡咯和其衍生物、聚噻吩和其衍生物以及两种或更多种这些材料的共聚物等等。

此外，各种信号和电位从FPC4018提供给单独形成的信号线驱动器电路4003、扫描线驱动器电路4004或像素部分4002。

连接端子电极4015使用与液晶元件4013中包含的像素电极层4030相同的导电膜来形成。端子电极4016使用与薄膜晶体管4011的源和漏电极层相同的导电膜来形成。

连接端子电极4015通过各向异性导电膜4019电连接到包含在FPC4018中的端子。

注意，图12A1、图12A2和12B示出其中信号线驱动器电路4003单独形成并且安装到第一衬底4001上的示例；但是，这个实施例并不局限于这种结构。扫描线驱动器电路可单独形成并且然后安装，或者只有信号线驱动器电路的一部分或者扫描线驱动器电路的一部分可单独形成并且然后安装。

图21示出作为半导体装置通过使用按照本说明书中公开的制造方法所制造的TFT衬底2600来形成的液晶显示模块的一个示例。

图21示出液晶显示模块的一个示例，其中，采用密封剂2602将TFT衬底2600和对衬底2601相互固定，并且包括TFT等的像素部分2603、包括液晶层的显示元件2604和着色层2605设置在衬底之间以形成显示区。着色层2605是执行彩色显示所需的。在RGB系统中，为像素提供与红、绿和蓝的颜色对应的着色层。起偏振片2606、起偏振片2607和扩散板2613设置在TFT衬底2600和对衬底2601的外侧。光源包括冷阴极管2610和反射板2611。电路板2612通过柔性线路板2609连接到TFT衬底2600的布线电路部分2608，并且包括控制电路或电源电路之类的外部电路。起偏振片和液晶层可隔着推迟板来堆叠。

对于液晶显示模块，能够使用扭转向列(TN)模式、共面转换(IPS)模式、边缘场转换(FFS)模式、多象限垂直配向(MVA)模式、图案垂直配向(PVA)模式、轴向对称定向微单元(ASM)模式、光学补偿双折射(OCB)模式、铁电液晶(FLC)模式、反铁电液晶(AFLC)模式等。

通过上述步骤，能够制造作为极可靠半导体装置的液晶显示面板。

这个实施例可适当地结合其它实施例中所述的结构的任一个来实现。

(实施例8)

在这个实施例中，将作为半导体装置的一个实施例来描述电子纸的一个示例。

半导体装置能够用于电子纸，其中电子墨水由电连接到开关元件的元件来驱动。电子纸张又称作电泳显示装置(电泳显示器)，并且其优点在于，它具有与常规纸张相同等级的可读性，具有比其它显示装置更低的功率消耗，并且能够使它细小轻便。

电泳显示器能够具有各种模式。电泳显示器包含散布于溶剂或溶解物中的多个微胶囊，其中的每个包含带正电的第一微粒和带负电的第二微粒。通过将电场施加到微胶囊，微胶囊中的微粒沿彼此相反的方向移动，并且仅显示在一侧所聚集的微粒的颜色。注意，第一微粒和第二微粒包含着色剂，并且在没有电场时不移动。此外，第一微粒和第二微粒具有不同颜色(可以是无色的)。

这样，电泳显示器利用所谓的介电泳效应，具有高介电常数的物质由此移动到高电场区域。电泳显示装置不需要使用对于液晶显示装置所需的起偏振片。

其中上述微胶囊散布于溶剂中的溶液称作电子墨水。电子墨水能够印刷到玻璃、塑料、布匹、纸张等之上。此外，彩色显示器能够采用滤色片或者包括着色剂的微粒来实现。

当多个上述微胶囊适当地设置在有源矩阵衬底之上以便夹合在两个电极之间时，有源矩阵显示装置能够完成，并且显示能够通过向微胶囊施加电场来执行。例如，能够使用采用实施例1或2的薄膜晶体管的有源矩阵衬底。

注意，微胶囊中的第一微粒和第二微粒可由导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料和磁泳材料其中之一或者这些材料的任一种的复合材料来形成。

图20示出作为半导体装置的一个示例的有源矩阵电子纸。用于半导体装置的薄膜晶体管581能够按照与实施例1中所述的薄膜晶体管相似的方式来形成，并且是包括氧化物半导体层的极可靠薄膜晶体管。此外，实施例2至4中所述的薄膜晶体管的任一个也能够用作这个实施例中的薄膜晶体管581。

图20的电子纸是使用扭转球显示系统的显示装置的一个示例。扭转球显示系统指的是一种方法，其中，各以黑色和白色着色的球形微粒设置在作为用于显示元件的电极层的第一电极层与第二电极层之间，并且电位差在第一电极层与第二电极层之间生成，以便控制球形微粒的取向，从而进行显示。

在衬底580之上形成的薄膜晶体管581是底栅薄膜晶体管，并且采用绝缘膜583来覆盖。薄膜晶体管581的源电极层或漏电极层在绝缘层583和绝缘层585中形成的开口处与第一电极层587接触，由此薄膜晶体管581电连接到第一电极层587。球形微粒589设置在第一电极层587与第二衬底596上形成的第二电极层588之间。球形微粒589的每个包括黑色区域590a、白色区域590b以及填充有围绕黑色区域590a和白色区域590b的液体的空腔594。球形微粒589周围的空间填充有诸如树脂之类的填充剂595。第一电极层587对应于像素电极，而第二电极层588对应于公共电极。第二电极层588电连接到设置在其中形成薄膜晶体管581的衬底之上的公共电位线。采用公共连接部分，第二电极层588和公共电位线能够通过设置在一对衬底之间的导电微粒相互电连接。

备选地，有可能使用电泳元件来代替扭转球。使用直径大约为10μm至200μm、其中封装了透明液体、带正电白色微粒和带负电黑色微粒的微胶囊。在设置于第一电极层与第二电极层之间的微胶囊中，当电场由第一电极层和第二电极层来施加时，白色微粒和黑色微粒沿相反方向移动，使得能够显示白色或黑色。使用这种原理的显示元件是电泳显示元件，并且包括电泳显示元件的装置一般称作电子纸。电泳显示元件具有比液晶显示元件要高的反射率；因此，辅助光是不必要的，功率消耗低，并且在昏暗位置能够识别显示部分。另外，甚至当没有向显示部分提供电力时，也能够保持曾经已经显示的图像。因此，甚至当具有显示功能的半导体装置(它可简单地称作显示装置或者提供有显示装置的半导体装置)远离电波源，也能够存储所显示的图像。

通过上述步骤，能够制造作为半导体装置的极可靠电子纸。

这个实施例可适当地结合其它实施例中所述的结构的任一个来实现。

(实施例9)

将描述作为半导体装置的发光显示装置的一个示例。作为显示装置中包含的显示元件，在这里描述利用电致发光的发光元件。利用电致发光的发光元件按照发光材料是有机化合物还是无机化合物来分类。一般来说，前一种称作有机EL元件，而后一种称作无机EL元件。

在有机EL元件中，通过向发光元件施加电压，电子和空穴从一对电极单独注入包含发光有机化合物的层，并且电流流动。载流子(即电子和空穴)复合，并且因而激发发光有机化合物。发光有机化合物从激发状态返回到基态，由此发光。由于这种机制，这个发光元件称作电流激发发光元件。

无机EL元件按照其元件结构分为分散类型无机EL元件和薄膜无机EL元件。分散类型无机EL元件包括发光层，其中发光材料的微粒散布于粘合剂中，并且其发光机制是利用施主能级和受主能级的施主-受主复合类型发光。薄膜无机EL元件具有一种结构，其中发光层夹在介电层之间，它们进一步夹在电极之间，并且其发光机制是利用金属离子的内壳电子跃迁的定域型发光。注意，在这里，有机EL元件描述为发光元件。

图14作为半导体装置的一个示例来示出数字时间灰度驱动能够适用的像素结构的一个示例。

描述数字时间灰度驱动能够适用的像素的结构和操作。在这里，一个像素包括两个n沟道晶体管，其中的每个包括氧化物半导体层作为沟道形成区。

像素6400包括开关晶体管6401、发光元件的驱动器晶体管6402、发光元件6404和电容器6403。开关晶体管6401的栅极连接到扫描线6406。开关晶体管6401的第一电极(源电极和漏电极其中之一)连接到信号线6405。开关晶体管6401的第二电极(源电极和漏电极中的另一个)连接到发光元件的驱动器晶体管6402的栅极。发光元件的驱动器晶体管6402的栅极通过电容器6403连接到电源线6407。发光元件的驱动器晶体管6402的第一电极连接到电源线6407。发光元件的驱动器晶体管6402的第二电极连接到发光元件6404的第一电极(像素电极)。发光元件6404的第二电极对应于公共电极6408。公共电极6408电连接到设置在同一衬底之上的公共电位线。

发光元件6404的第二电极(公共电极6408)设置成低电源电位。注意，低电源电位低于对电源线6407设置的高电源电位。例如，GND或0V可设置为低电源电位。高电源电位与低电源电位之间的电位差施加到发光元件6404，以使便电流流经发光元件6404，由此发光元件6404发光。为了使发光元件6404发光，各电位设置成使得高电源电位与低电源电位之间的电位差大于或等于发光元件6404的正向阈值电压。注意，公共电极6408可设置成高电源电位，而电源线6407可设置成低电源电位。在那种情况下，发光元件6404的结构可适当修改，因为发光元件6404中的电流反向流动。

注意，发光元件的驱动器晶体管6402的栅极电容可用作电容器6403的替代，使得能够省略电容器6403。发光元件的驱动器晶体管6402的栅极电容可在沟道区与栅电极之间形成。

在采用电压-输入电压驱动方法的情况下，将视频信号输入到发光元件的驱动器晶体管6402的栅极，以使得发光元件的驱动器晶体管6402处于充分导通或关断的两种状态的任一种。也就是说，发光元件的驱动器晶体管6402工作在线性区域。由于发光元件的驱动器晶体管6402工作在线性区域，所以比电源线6407的电压要高的电压施加到发光元件的驱动器晶体管6402的栅极。注意，高于或等于电源线电压与发光元件的驱动器晶体管6402的Vth之和的电压施加到信号线6405。

在采用模拟灰度方法来代替数字时间灰度方法的情况下，能够通过改变信号输入来使用与图14中相同的像素结构。

在执行模拟灰度驱动的情况下，高于或等于发光元件6404的正向电压与发光元件的驱动器晶体管6402的Vth之和的电压施加到发光元件的驱动器晶体管6402的栅极。发光元件6404的正向电压表示获得预期亮度的电压，并且至少包括正向阈值电压。发光元件的驱动器晶体管6402用以工作在饱和区域的视频信号被输入，以使得电流能够提供给发光元件6404。为了在饱和区域中操作发光元件的驱动器晶体管6402，电源线6407的电位设置成高于发光元件的驱动器晶体管6402的栅极电位。当使用模拟视频信号时，与视频信号对应的电流能够提供给发光元件6404，以使得能够执行模拟灰度驱动。

注意，像素结构并不局限于图14所示。例如，开关、电阻器、电容器、晶体管、逻辑电路等可添加到图14所示的像素。

接下来将参照图15A至图15C来描述发光元件的结构。在这里描述的是一个示例的截面结构，其中使用发光元件的n沟道驱动器TFT，发光元件中包含的两个电极的上电极是阳极，而其下电极是阴极。充当图15A、图15B和图15C所示的半导体装置中使用的发光元件的驱动器TFT的TFT7001、7011和7021能够按照与实施例1所述的提供用于像素的薄膜晶体管相似的方式来形成，并且是各包括氧化物半导体层的极可靠薄膜晶体管。备选地，实施例2至4中所述的提供用于像素的薄膜晶体管的任一个能够用作TFT7001、7011和7021。

为了提取从发光元件所发出的光线，阳极和阴极中的至少一个需要透射光线。薄膜晶体管和发光元件在衬底之上形成。发光元件能够具有：顶部发光结构，其中光线通过与衬底相对的表面来提取；底部发光结构，其中光线通过衬底侧的表面来提取；或者双发光结构，其中光线通过与衬底相对的表面和衬底侧的表面来提取。像素结构能够适用于具有这些发光结构的任一种的发光元件。

参照图15A来描述具有顶部发光结构的发光元件。

图15A是在充当发光元件的驱动器TFT的TFT7001是n沟道TFT并且从发光元件7002所发出的光线经过阳极7005的情况下的像素的截面图。图15A中，发光元件7002的阴极7003电连接到充当发光元件的驱动器TFT的TFT7001，并且发光层7004和阳极7005按照这个顺序堆叠在阴极7003之上。阴极7003能够使用各种导电材料来形成，只要它们具有低功函数并且反射光线。例如，优选地使用Ga、Al、MgAg、AlLi等。发光层7004可使用单层或者堆叠的多层来形成。当发光层7004使用多层来形成时，通过按照以下顺序在阴极7003之上堆叠电子注入层、电子传输层、发光层、空穴传输层和空穴注入层来形成发光层7004。注意，不需要形成所有这些层。使用透光导电膜、例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(ITO)、氧化铟锌或者添加了氧化硅的氧化铟锡的膜，来形成阳极7005。

此外，堤坝(bank)7009设置阴极7003与相邻像素的阴极7008之间，以使得覆盖阴极7003和7008的边缘。堤坝7009能够使用聚酰亚胺、丙烯酸、聚酰胺、环氧树脂等的有机树脂膜、无机绝缘膜或者有机聚硅氧烷来形成。特别优选的是，堤坝7009使用光敏树脂材料来形成，以使得其侧表面是具有连续曲率的斜面。当光敏树脂材料用于堤坝7009时，能够省略形成抗蚀剂掩模的步骤。

发光元件7002对应于其中发光层7004夹合在阴极7003与阳极7005之间的区域。在图15A所示的像素中，光线从发光元件7002发射到阳极7005侧，如箭头所示。

接下来参照图15B来描述具有底部发光结构的发光元件。图15B是在发光元件的驱动器TFT7011是n沟道TFT并且光线从发光元件7012发射到阴极7013侧的情况下的像素的截面图。图15B中，发光元件7012的阴极7013在电连接到发光元件的驱动器TFT7011的透光导电膜7017之上形成，并且发光层7014和阳极7015按照这个顺序堆叠在阴极7013之上。注意，当阳极7015具有透光性质时，用于反射或阻挡光线的挡光膜7016可形成为使得覆盖阳极7015。阴极7013如同图15A的情况中那样能够使用各种导电材料来形成，只要它们具有低功函数。注意，阴极7013形成为能够透射光线的厚度(优选地为大约5nm至30nm)。例如，20nm厚的铝膜能够用作阴极7013。如同图15A的情况中那样，发光层7014可使用单层或者堆叠的多层来形成。阳极7015无需透射光线，而是如图15A的情况中那样能够使用透光导电材料来形成。对于挡光膜7016，例如，能够使用反射光线的金属等；但是挡光膜7016并不局限于金属膜。例如，能够使用添加了黑色着色剂的树脂等。

此外，堤坝7019设置导电膜7017与相邻像素的导电膜7018之间，以使得覆盖导电膜7017和7018的边缘。堤坝7019能够使用聚酰亚胺、丙烯酸、聚酰胺、环氧树脂等的有机树脂膜、无机绝缘膜或者有机聚硅氧烷来形成。特别优选的是，堤坝7019使用光敏树脂材料来形成，以使得其侧表面是具有连续曲率的斜面。当光敏树脂材料用于堤坝7019时，能够省略形成抗蚀剂掩模的步骤。

发光元件7012对应于其中发光层7014夹合在阴极7013与阳极7015之间的区域。在图15B所示的像素中，光线从发光元件7012发射到阴极7013侧，如箭头所示。

接下来参照图15C来描述具有双发光结构的发光元件。图15C中，发光元件7022的阴极7023在电连接到发光元件的驱动器TFT7021的透光导电膜7027之上形成，并且发光层7024和阳极7025依次堆叠在阴极7023之上。如同图15A的情况中那样，阴极7023能够使用各种材料的任一种来形成，只要是具有低功函数的导电材料。注意，阴极7023形成为能够透射光线的厚度。例如，20nm厚的A1膜能够用作阴极7023。如同图15A的情况中那样，发光层7024可使用单层或者堆叠的多层来形成。阳极7025可如图15A的情况中那样使用透光导电材料来形成。

此外，堤坝7029设置在导电膜7027与相邻像素的导电膜7028之间，以使得覆盖导电膜7027和7028的边缘。堤坝7029能够使用聚酰亚胺、丙烯酸、聚酰胺、环氧树脂等的有机树脂膜、无机绝缘膜或者有机聚硅氧烷来形成。特别优选的是，堤坝7029使用光敏树脂材料来形成，以使得其侧表面是具有连续曲率的斜面。当光敏树脂材料用于堤坝7029时，能够省略形成抗蚀剂掩模的步骤。

发光元件7022对应于其中阴极7023、发光层7024和阳极7025相互重叠的部分。在图15C所示的像素中，光线从发光元件7022发射到阳极7025侧和阴极7013侧，如箭头所示。

注意，虽然有机EL元件在这里描述为发光元件，但是无机EL元件也能够作为发光元件来提供。

注意，描述其中控制发光元件的驱动的薄膜晶体管(发光元件的驱动器TFT)电连接到发光元件的示例；备选地，可采用其中用于电流控制的TFT连接在发光元件的驱动器TFT与发光元件之间的结构。

注意，半导体装置的结构并不局限于图15A至图15C所示的那些结构，而是能够基于本说明书中公开的技术通过各种方式来修改。

接下来，将参照图13A和图13B来描述作为半导体装置的一个实施例的发光显示面板(又称作发光面板)的外观和截面。图13A是其中在第一衬底之上形成的薄膜晶体管和发光元件采用密封剂密封在第一衬底与第二衬底之间的面板的平面图。图13B是沿图13A的H-I的截面图。

密封剂4505设置成使得包围设置在第一衬底4501之上的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b。此外，第二衬底4506设置在像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b之上。因此，像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b连同填充剂4507一起通过第一衬底4501、密封剂4505和第二衬底4506来密封。这样，面板优选地采用保护膜(例如层压膜或紫外线固化树脂膜)或者具有高气密和极小脱气的覆盖材料来封装(密封)，以使得面板不会暴露于外部空气。

在第一衬底4501之上形成的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b各包括多个薄膜晶体管。像素部分4502中包含的薄膜晶体管4510和信号线驱动器电路4503a中包含的薄膜晶体管4509在图13B中作为示例示出。

实施例1或实施例2的任一个中所述的包括氧化物半导体层的极可靠薄膜晶体管的任一个能够用作薄膜晶体管4509和4510。实施例1或实施例2中所述的薄膜晶体管141或薄膜晶体管143能够用作提供用于驱动器电路的薄膜晶体管4509。薄膜晶体管142或薄膜晶体管144能够用作提供用于像素的薄膜晶体管4510。在这个实施例中，薄膜晶体管4509和4510是n沟道薄膜晶体管。

背栅电极4540设置在绝缘层4544的与驱动器电路的薄膜晶体管4509中的氧化物半导体层的沟道形成区重叠的部分之上。通过提供与氧化物半导体层的沟道形成区重叠的背栅电极4540，能够降低在BT测试之前和之后的薄膜晶体管4509的阈值电压的变化量。背栅电极4540的电位可与薄膜晶体管4509的栅电极层的电位相同或不同。背栅电极4540还能够用作第二栅电极层。备选地，背栅电极4540的电位可以是GND0V，或者背栅电极4540可处于浮动状态。

在薄膜晶体管4509中，绝缘层4541作为沟道保护层来形成。在薄膜晶体管4510中，绝缘层4542作为沟道保护层来形成。绝缘层4541和4542能够使用与实施例1中所述的沟道保护层116和216相似的材料和方法来形成。此外，用作平坦化绝缘膜的绝缘层4544覆盖薄膜晶体管，以便降低薄膜晶体管的表面不均匀度。在这里，作为绝缘层4541和4542，作为一个示例，氧化硅膜通过实施例1中所述的溅射方法来形成。

此外，保护绝缘层4543在薄膜晶体管4509和4510之上形成。保护绝缘层4543能够使用与实施例1中所述的保护绝缘膜107相似的材料和方法来形成。在这里，氮化硅膜通过PCVD方法作为保护绝缘层4543来形成。

绝缘层4544作为平坦化绝缘膜来形成。绝缘层4544能够使用与实施例1中所述的第二保护绝缘膜108相似的材料和方法来形成。在这里，丙烯酸用于绝缘层4544。

参考标号4511表示发光元件。作为发光元件4511中包含的像素电极的第一电极层4517电连接到薄膜晶体管4510的源电极层或漏电极层。注意，发光元件4511的结构并不局限于第一电极层4517、电致发光层4512和第二电极层4513的分层结构。发光元件4511的结构能够根据从发光元件4511提取光线的方向等等适当地改变。

堤坝4520使用有机树脂膜、无机绝缘膜或有机聚硅氧烷来形成。特别优选的是，堤坝4520使用光敏材料来形成，并且在第一电极层4517上形成开口，以使得开口的侧壁作为具有连续曲率的斜面来形成。

电致发光层4512可采用单层或堆叠的多层来形成。

保护膜可在第二电极层4513和堤坝4520之上形成，以便防止氧、氢、水分、二氧化碳等进入发光元件4511。作为保护膜，能够形成氮化硅膜、氧化氮化硅膜、DLC膜等。

另外，各种信号和电位从FPC4518a和4518b提供给信号线驱动器电路4503a和4503b、扫描线驱动器电路4504a和4504b或者像素部分4502。

连接端子电极4515由与发光元件4511中包含的第一电极层4517相同的导电膜来形成，并且端子电极4516由与薄膜晶体管4509中包含的源和漏电极层相同的导电膜来形成。

连接端子电极4515通过各向异性导电膜4519电连接到FPC4518a中包含的端子。

沿从发光元件4511来提取光线的方向所定位的第二衬底需要具有透光性质。在那种情况下，诸如玻璃板、塑料板、聚酯膜或丙烯酸膜之类的透光材料用于第二衬底。

作为填充剂4507，除了诸如氮或氩之类的惰性气体之外，还能够使用紫外线固化树脂或热固树脂。例如，能够使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯醋酸乙烯酯)。例如，氮用于填充剂。

在需要时，诸如起偏振片、圆偏振片(包括椭圆偏振片)、推迟板(四分之一波片或半波片)或滤色片之类的光学膜可适当地设置在发光元件的发光表面上。此外，起偏振片或圆偏振片可提供有抗反射膜。例如，能够执行防眩光处理，通过该处理，反射光能够经由表面的凸出和凹陷来扩散，以便降低眩光。

在单独制备的衬底之上使用单晶半导体膜或多晶半导体膜所形成的驱动器电路可作为信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b来安装。备选地，只有信号线驱动器电路或其一部分或者只有扫描线驱动器电路或其一部分可单独形成并且安装。这个实施例并不局限于图13A和图13B所示的结构。

通过上述步骤，能够制造作为极可靠半导体装置的发光显示装置(显示面板)。

这个实施例可适当地结合其它实施例中所述的结构的任一个来实现。

(实施例10)

本说明书中公开的半导体装置能够适用于电子纸。电子纸能够用于所有领域的电子装置，只要它们显示数据。例如，电子纸能够应用于电子书籍(电子书)阅读器、海报、诸如火车之类的车辆中的广告、诸如信用卡之类的各种卡的显示器。图22示出电子装置的一个示例。

图22示出电子书阅读器2700的一个示例。例如，电子书阅读器2700包括壳体2701和壳体2703两个壳体。壳体2701和壳体2703与铰链2711结合，以使得电子书阅读器2700能够采用铰链2711作为轴来开启和闭合。这种结构使电子书阅读器2700能够像纸书一样来操纵。

显示部分2705和显示部分2707分别结合在壳体2701和壳体2703中。显示部分2705和显示部分2707可显示一个图像或者不同图像。在其中显示部分2705和显示部分2707显示不同图像的情况下，例如右侧的显示部分(图22中的显示部分2705)能够显示文本，而左侧的显示部分(图22中的显示部分2707)能够显示图形。

图22示出其中壳体2701提供有操作部分等的一个示例。例如，壳体2701提供有电源开关2721、操作按键2723、喇叭2725等等。能够采用操作按键2723来翻页。注意，键盘、指针装置等可设置在与壳体的显示部分相同的表面上。此外，外部连接端子(耳机端子、USB端子、可连接到诸如AC适配器和USB缆线之类的各种缆线的端子等等)、记录介质插入部分等等可设置在壳体的背面或侧表面上。此外，电子书阅读器2700可具有电子词典的功能。

电子书阅读器2700可配置成无线传送和接收数据。通过无线通信，预期书籍数据等等能够从电子书籍服务器购买和下载。

(实施例11)

本说明书中公开的半导体装置可适用于各种电子装置(包括游戏机)。这类电子装置的示例是电视机(又称作电视或电视接收器)、计算机等的监视器、诸如数码相机或数字摄像机之类的照相装置、数码相框、移动电话手机(又称作移动电话或移动电话装置)、便携游戏机、便携信息终端、音频再现装置、诸如弹球盘机之类的大型游戏机等等。

图23A示出电视机9600的一个示例。在电视机9600中，显示部分9603结合在壳体9601中。显示部分9603能够显示图像。在这里，壳体9601由支架9605来支承。

电视机9600能够采用壳体9601的操作开关或者独立遥控器9610来操作。能够采用遥控器9610的操作按键9609来切换频道和控制音量，由此能够控制显示部分9603上显示的图像。此外，遥控器9610可提供有显示部分9607，用于显示从遥控器9610所输出的数据。

注意，电视机9600提供有接收器、调制解调器等等。采用接收器，能够接收一般电视广播。此外，当显示装置通过有线或无线经由调制解调器连接到通信网络时，能够执行单向(从发送器到接收器)或双向(在发送器与接收器之间或者在接收器之间)信息通信。

图23B示出数码相框9700的一个示例。例如，在数码相框9700中，显示部分9703结合在壳体9701中。显示部分9703能够显示各种图像。例如，显示部分9703能够显示采用数码相机等拍摄的图像的数据，并且用作标准相框。

注意，数码相框9700提供有操作部分、外部连接部分(例如USB端子、可连接到诸如USB缆线之类的各种缆线的端子等等)、记录介质插入部分等等。虽然这些部件可设置在与显示部分相同的表面上，但是为了设计美学，优选的是将它们设置在侧表面或背面。例如，将存储采用数码相机所拍摄的图像数据的存储器插入数码相框9700的记录介质插入部分并且加载该数据，由此能够在显示部分9703显示图像。

数码相框9700可配置成无线传送和接收数据。通过无线通信，能够加载预期图像数据以便显示。

图24A是便携游戏机，并且由壳体9881和壳体9891两个壳体构成，其中壳体9881和壳体9891与接合部分9893连接，以使得便携游戏机能够开启和折叠。显示部分9882和显示部分9883分别结合在壳体9881和壳体9891中。另外，图24A所示的便携游戏机提供有喇叭部分9884、记录介质插入部分9886、LED灯9890、输入部件(操作按键9885、连接端子9887、传感器9888(具有测量力、位移、位置、速度、加速度、角速度、转数、距离、光、液体、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射射线、流率、湿度、梯度、振动、气味或红外线)和话筒9889)等等。不用说，便携游戏机的结构并不局限于上述结构，而是能够采用提供有至少本说明书中公开的半导体装置的其它结构。便携游戏机可适当地包括其它配件。图24A所示的便携游戏机具有读取记录介质中存储的程序或数据以将其显示于显示部分的功能以及通过无线通信与另一个便携游戏机共享信息的功能。注意，图24A所示的便携游戏机的功能并不局限于以上所述的那些功能，而是便携游戏机能够具有各种功能。

图24B示出作为大型游戏机的老虎机9900的一个示例。在老虎机9900中，显示部分9903结合在壳体9901中。另外，老虎机9900包括诸如启动杆或停止开关等的操作部件、投币孔、喇叭等。不用说，老虎机9900的结构并不局限于以上所述，而是可采用提供有至少本说明书中公开的半导体装置的其它结构。老虎机9900可适当地包括其它配件。

图25A是示出便携计算机的一个示例的透视图。

在图25A所示的便携计算机中，具有显示部分9303的顶部壳体9301和具有键盘9304的底部壳体9302能够通过闭合连接顶部壳体9301和底部壳体9302的铰链单元来可相互重叠。图25A所示的便携计算机方便携带。此外，在将键盘用于输入数据的情况下，铰链单元开启，以使得用户能够看着显示部分9303来输入数据。

底部壳体9302除了键盘9304之外还包括指针装置9306，能够采用它来执行输入。当显示部分9303是触控面板时，用户能够通过触摸显示部分的一部分来输入数据。底部壳体9302包括算术功能部分，例如CPU或硬盘。另外，底部壳体9302包括外部连接端口9305，例如符合USB通信标准的通信缆线等的另一个装置插入其中。

包括显示部分9307并且能够通过将显示部分9307朝顶部壳体9301内部滑动来将其保持在其中的顶部壳体9301能够具有大显示屏幕。另外，用户能够调整能够保持在顶部壳体9301中的显示部分9307的屏幕的角度。当能够保持在顶部壳体9301中的显示部分9307是触控面板时，用户能够通过触摸显示部分9307的一部分来输入数据。

显示部分9303或者可存放显示部分9307使用诸如液晶显示面板或者采用有机发光元件、无机发光元件等的发光显示面板之类的图像显示装置来形成。

另外，图25A所示的便携计算机能够提供有接收器等，并且能够接收电视广播，以便在显示部分显示图像。当通过在连接顶部壳体9301和底部壳体9302的铰链单元保持闭合的同时滑动显示部分9307的整个屏幕来展现显示部分9307的整个屏幕时，用户能够观看电视广播。在这种情况下，铰链单元没有开启，并且没有在显示部分9303执行显示。另外，仅执行用于显示电视广播的电路的启动。因此，能够使功率消耗为最小，这对于其电池容量受到限制的便携计算机是有用的。

图25B是用户能够像手表一样佩戴在手腕上的移动电话的一个示例的透视图。

移动电话采用主体来形成，其中主体包括：通信装置，至少包括电话功能和电池；条带部分9204，使主体能够在手腕上佩戴；调整部分9205，用于将条带部分9204调整成适合手腕；显示部分9201；喇叭9207；以及话筒9208。

另外，主体包括操作开关9203。除了充当电源开关、用于开/关显示器的开关、用于开始拍摄图像的指令的开关等之外，操作开关9203还能够例如充当用于在推按时启动因特网的程序的开关，并且能够配置成具有相应功能。

用户能够通过采用手指或输入笔触摸显示部分9201，操纵操作开关9203，或者将语音输入话筒9208，来将数据输入这个移动电话中。图25B中，显示按钮9202在显示部分9201上显示。用户能够通过采用手指等触摸显示按钮9202来输入数据。

此外，主体包括相机部分9206，其中包括具有将通过相机镜头形成的对象的图像转换成电子图像信号的功能的图像拾取部件。注意，不一定提供相机部分。

图25B所示的移动电话提供有电视广播的接收器等，并且能够通过接收电视广播在显示部分920显示图像。另外，移动电话提供有诸如存储器之类的存储器装置等，并且能够在存储器中记录电视广播。图25B所示的移动电话可具有收集诸如GPS之类的位置信息的功能。

诸如液晶显示面板或者使用有机发光元件、无机发光元件等的发光显示面板之类的图像显示装置用作显示部分9201。图25B所示的移动电话小巧轻便，而电池容量受到限制。由于上述原因，能够以低功率消耗来驱动的面板优选地用作显示部分9201的显示装置。

注意，虽然图25B示出手腕佩戴的电子装置，但是这个实施例并不局限于此，只要电子装置是便携的。

(实施例12)

在这个实施例中，作为一种模式的半导体装置，将参照图26至图39来描述各包括实施例1至5中任一个所述的薄膜晶体管的显示装置的示例。在这个实施例中，将参照图26至图39来描述其中各使用液晶元件作用显示元件的液晶显示装置的示例。实施例1至5的任一个所述的薄膜晶体管能够用作TFT628和629。TFT628和629能够通过与实施例1至5的任一个所述的过程相似的过程来制造，并且具有优良电特性和高可靠性。TFT628和TFT629分别包括沟道保护层608和沟道保护层611，并且是其中各在氧化物半导体层中形成沟道形成区的反交错薄膜晶体管。

首先描述垂直配向(VA)液晶显示装置。VA液晶显示装置具有一种形式，其中控制液晶显示面板的液晶分子的配向。在VA液晶显示装置中，液晶分子在没有施加电压时相对于面板表面沿垂直方向配向。在这个实施例中，具体来说，像素分为一些区域(子像素)，并且分子在其相应区域中沿不同方向配向。这称作多域或多域设计。下面描述多域设计的液晶显示装置。

图27和图28分别示出像素电极和对电极。图27是示出其中形成像素电极的衬底侧的平面图。图26示出沿图27的截线E-F所截取的截面结构。图28是示出其中形成对电极的衬底侧的平面图。下面参照那些附图来提供描述。

图26中，其上形成TFT628、连接到TFT628的像素电极层624和存储电容器部分630的衬底600以及为其提供了对电极层640等的对衬底601相互重叠，并且将液晶注入衬底600与对衬底601之间。

为对衬底601提供着色膜636和对电极层640，并且凸起644在对电极层640上形成。配向膜648在像素电极层624之上形成，并且配向膜646类似地在对电极层640和凸起644上形成。液晶层650在衬底600与对衬底601之间形成。

TFT628、连接到TFT628的像素电极层624和存储电容器部分630在衬底600之上形成。像素电极层624通过接触孔623连接到布线618(其中接触孔623穿透覆盖TFT628的绝缘膜620)、布线616和存储电容器部分630，并且还穿透覆盖绝缘膜620的绝缘膜622。实施例1至5的任一个所述的薄膜晶体管能够适当地用作TFT628。此外，存储电容器部分630包括：第一电容器布线604，其与TFT628的栅极布线602同时形成；栅绝缘膜606；以及第二电容器布线617，其与布线616和618同时形成。

像素电极层624、液晶层650和对电极层640相互重叠，由此形成液晶元件。

图27示出衬底600上的一种结构。像素电极层624使用实施例1中所述的材料来形成。像素电极层624提供有切口625。提供切口625以用于控制液晶的配向。

图27所示的TFT629、连接到TFT629的像素电极层626和存储电容器部分631能够分别按照与TFT628、像素电极层624和存储电容器部分630相似的方式来形成。TFT628和629均连接到布线616。这个液晶显示面板的一个像素包括像素电极层624和626。像素电极层624和626构成子像素。

图28示出对衬底侧的一种平面结构。对电极层640在挡光膜632之上形成。对电极层640优选地使用与像素电极层624相似的材料来形成。控制液晶的配向的凸起644在对电极层640上形成。注意，图28中，在衬底600之上形成的像素电极层624和626由虚线来表示，并且对电极层640和像素电极层624、626相互重叠。

图29示出这种像素结构的等效电路。TFT628和629均连接到栅极布线602和布线616。在那种情况下，当电容器布线604和电容器布线605的电位相互不同时，液晶元件651和652的操作能够改变。换言之，液晶的配向受到准确控制，并且通过单独控制电容器布线604和605的电位来增加视角。

当电压施加到提供有切口625的像素电极层624时，畸变电场(倾斜电场)在切口625附近产生。对衬底601侧上的凸起644和切口625交替设置成使得有效地产生倾斜电场以控制液晶的配向，由此液晶的配向方向根据位置而改变。换言之，通过多域来增加液晶显示面板的视角。

接下来参照图30至图33来描述与上述装置不同的VA液晶显示装置。

图30和图31示出VA液晶显示面板的像素结构。图31是衬底600的平面图。图30示出沿图31的截线Y-Z所截取的截面结构。

在这种像素结构中，多个像素电极设置在一个像素中，并且TFT连接到像素电极的每个。多个TFT由不同栅极信号来驱动。也就是说，相互无关地控制施加到多域像素中的各个像素电极的信号。

像素电极层624通过穿透绝缘膜622的接触孔623中的布线618连接到TFT628。像素电极层626通过穿透绝缘膜622的接触孔627中的布线619连接到TFT629。TFT628的栅极布线602与TFT629的栅极布线603分隔，以使得能够提供不同栅极信号。另一方面，用作数据线的布线616由TFT628和629共享。实施例1至5的任一个所述的薄膜晶体管能够适当地用作TFT628和629。注意，栅绝缘膜606在栅极布线602、栅极布线603和电容器布线690之上形成。

像素电极层624的形状与像素电极层626不同。像素电极层626形成为使得包围展开成V形的像素电极层624的外侧。使施加到像素电极层624和626的电压在TFT628和629中是不同的，由此控制液晶的配向。图33示出这种像素结构的等效电路。TFT628连接到栅极布线602，并且TFT629连接到栅极布线603。TFT628和629均连接到布线616。当不同栅极信号提供给栅极布线602和603时，液晶元件651和652的操作能够改变。也就是说，单独控制TFT628和629的操作以准确控制液晶元件651和652中的液晶的配向，这产生更宽的视角。

对衬底601提供有着色膜636和对电极层640。平坦化膜637在着色膜636与对电极层640之间形成，以便防止液晶的配向无序。图32示出对衬底侧的一种平面结构。对电极层640是由不同像素所共享的电极，并且形成切口641。像素电极层624和626侧上的切口641和切口625交替设置成使得有效地产生倾斜电场，由此能够控制液晶的配向。相应地，液晶的配向能够在不同位置改变，这产生更宽的视角。注意，图32中，在衬底600之上形成的像素电极层624和626由虚线来表示，并且对电极层640和像素电极层624、626相互重叠。

配向膜648在像素电极层624和像素电极层626之上形成，并且对电极层640类似地提供有配向膜646。液晶层650在衬底600与对衬底601之间形成。像素电极层624、液晶层650和对电极层640相互重叠，以便形成第一液晶元件。像素电极层626、液晶层650和对电极层640相互重叠，以便形成第二液晶元件。图30至图33所示的显示面板的像素结构是多域结构，其中第一液晶元件和第二液晶元件设置在一个像素中。

接下来描述水平电场模式中的液晶显示装置。在水平电场模式中，相对于单元中的液晶分子沿水平方向施加电场，由此驱动液晶以表示灰度。通过这种方法，视角能够增加到大约180°。下面描述水平电场模式中的液晶显示装置。

图34中，其上形成电极层607、TFT628和连接到TFT628的像素电极层624的衬底600与对衬底601重叠，并且将液晶注入衬底600与对衬底601之间。对衬底601提供有着色膜636、平坦化膜637等。注意，对电极没有设置在对衬底601侧上。另外，液晶层650隔着配向膜646和648在衬底600与对衬底601之间形成。

电极层607、连接到电极层607的电容器布线604和TFT628在衬底600之上形成。电容器布线604能够与TFT628的栅极布线602同时形成。实施例1至5的任一个所述的薄膜晶体管能够用作TFT628。电极层607能够使用与实施例1至5的任一个所述的像素电极层相似的材料来形成。电极层607几乎按像素形式来划分。注意，栅绝缘膜606在电极层607和电容器布线604之上形成。

TFT628的布线616和618在栅绝缘膜606之上形成。布线616是视频信号通过其中传播的数据线，在液晶显示面板中沿一个方向延伸，连接到TFT628的源区或漏区，并且用作源和漏电极其中之一。布线618用作源和漏电极中的另一个，并且连接到像素电极层624。

绝缘膜620在布线616和618之上形成。在绝缘膜620之上，形成像素电极层624，以便通过在绝缘膜620中形成的接触孔来连接到布线618。像素电极层624使用与实施例1中所述的像素电极相似的材料来形成。

这样，TFT628和连接到TFT628的像素电极层624在衬底600之上形成。注意，存储电容器在电极层607与像素电极层624之间形成。

图35是示出像素电极的结构的平面图。图35示出沿图34的截线O-P所截取的截面结构。像素电极层624提供有切口625。提供切口625以用于控制液晶的配向。在那种情况下，在电极层607与第二像素电极层624之间产生电场。在电极层607与像素电极层624之间形成的栅绝缘膜606的厚度为50nm至200nm，这比2μm至10μm的液晶层的厚度小许多。因此，与衬底600基本平行(沿水平方向)地产生电场。液晶的配向采用这个电场来控制。采用沿与衬底基本平行的方向的电场来水平旋转液晶分子。在那种情况下，液晶分子在任何状态中水平地配向，并且因而对比度等受到视角更小影响，这产生更宽的视角。另外，由于电极层607和像素电极层624均为透光电极，所以能够改进孔径比。

接下来描述水平电场模式中的液晶显示装置的不同示例。

图36和图37示出IPS模式中的液晶显示装置的像素结构。图37是平面图。图36示出沿图37的截线V-W所截取的截面结构。下面参照这两个附图来提供描述。

图36中，其上形成TFT628和连接到TFT628的像素电极层628的衬底600与对衬底601重叠，并且将液晶注入衬底600与对衬底601之间。对衬底601提供有着色膜636、平坦化膜637等。注意，对电极没有设置在对衬底601侧上。液晶层650隔着配向膜646和648在衬底600与对衬底601之间形成。

公共电位线609和TFT628在衬底600之上形成。公共电位线609能够与TFT628的栅极布线602同时形成。实施例1至5的任一个所述的薄膜晶体管能够用作TFT628。

TFT628的布线616和618在栅绝缘膜606之上形成。布线616是视频信号通过其中传播的数据线，在液晶显示面板中沿一个方向延伸，连接到TFT628的源区或漏区，并且用作源和漏电极其中之一。布线618用作源和漏电极中的另一个，并且连接到像素电极层624。

绝缘膜620在布线616和618之上形成。在绝缘膜620之上，形成像素电极层624，以便通过在绝缘膜620中形成的接触孔623来连接到布线618。像素电极层624使用与实施例1至5的任一个所述的像素电极相似的材料来形成。注意，如图37所示，像素电极层624形成为使得像素电极层624以及与公共电位线609同时形成的梳状电极能够产生水平电场。此外，像素电极层624形成为使得像素电极层624的梳齿部分以及与公共电位线609同时形成的梳状电极的梳齿部分交替设置。

液晶的配向通过施加到像素电极层624的电位与公共电位线609的电位之间产生的电场来控制。采用沿与衬底基本平行的方向的电场来水平旋转液晶分子。在那种情况下，液晶分子在任何状态中水平地配向，并且因而对比度等受到视角更小影响，这产生更宽的视角。

这样，TFT628和连接到TFT628的像素电极层624在衬底600之上形成。存储电容器通过提供公共电位线609与电容器电极615之间的栅绝缘膜606来形成，并且采用栅绝缘膜606、公共电位线609、电容器电极615来形成。电容器电极615和像素电极层624通过接触孔633相互连接。

接下来描述TN模式中的液晶显示装置的一种模式。

图38和图39示出TN模式中的液晶显示装置的像素结构。图39是平面图。图38示出沿图39的截线K-L所截取的截面结构。下面参照这两个附图来提供描述。

像素电极层624通过绝缘膜620中形成的布线618和接触孔623连接到TFT628。用作数据线的布线616连接到TFT628。实施例1至5的任一个所述的TFT能够用作TFT628。

像素电极层624使用实施例1至5的任一个所述的像素电极来形成。电容器布线604能够与TFT628的栅极布线602同时形成。栅绝缘膜606在栅极布线602和电容器布线604之上形成。存储电容器采用栅绝缘膜606、电容器布线604和电容器电极615来形成。

对衬底601提供有着色膜636和对电极层640。平坦化膜637在着色膜636与对电极层640之间形成，以便防止液晶的配向无序。液晶层650隔着配向膜646和648在像素电极层624与对电极层640之间形成。

像素电极层624、液晶层650和对电极层640相互重叠，由此形成液晶元件。

着色膜636可在衬底600侧上形成。起偏振片附连到衬底600的与提供有薄膜晶体管的表面相对的表面，并且起偏振片附连到对衬底601的与提供有对电极层640的表面相对的表面。

通过上述过程，液晶显示装置能够作为显示装置来制造。这个实施例的液晶显示装置各具有高孔径比。

(实施例13)

在这个实施例中，图40示出其中在截面所看到的氧化物半导体层由氮化物绝缘膜包围的一个示例。图40与图1A相同，除了氧化物绝缘层416的端部的位置和顶面形状以及栅绝缘层的结构之外。因此，省略对相同部分的具体描述。

设置在驱动器电路中的薄膜晶体管410是沟道阻止薄膜晶体管，并且在具有绝缘表面的衬底400之上包括栅电极层411、使用氮化物绝缘膜所形成的栅绝缘层402、至少包括氧化物半导体层413氧化物半导体层、第一低电阻n型区域414a和第二低电阻n型区域414b、源电极层415a和漏电极层415b。另外，提供用作沟道保护层的氧化物绝缘层416，以使得与氧化物半导体层413接触。

提供用于像素的薄膜晶体管420是类似薄膜晶体管410的沟道阻止类型薄膜晶体管，并且包括栅电极层421、使用氮化物绝缘膜所形成的栅绝缘层402、氧化物半导体层422、源电极层425a和漏电极层425b。另外，提供用作沟道保护层的氧化物绝缘层426，以使得与氧化物半导体层422的沟道形成区接触。

在通过光刻步骤来形成氧化物绝缘层416和氧化物绝缘层426时，在薄膜晶体管410和薄膜晶体管420以外的外侧上的栅绝缘层402经过处理以便外露。

此外，形成使用氮化物绝缘膜所形成的保护绝缘层403，以使得覆盖薄膜晶体管410和薄膜晶体管420的顶面和侧表面。

第一低电阻n型区域414a以自对准方式形成为与源电极层415a的底面接触。此外，第二低电阻n型区域414b以自对准方式形成为与漏电极层415b的底面接触。氧化物半导体层413的沟道形成区与氧化物绝缘层416接触，具有小厚度，并且是具有比第一低电阻n型区域414a和第二低电阻n型区域414b更高的电阻的区域(i型区域)。

栅绝缘层402使用氮化物绝缘膜来形成为与氧化物半导体层413的沟道形成区、第一低电阻n型区域414a和第二低电阻n型区域414b的底面接触。

对于使用氮化物绝缘膜所形成的保护绝缘层403，使用没有包含诸如水分、氢离子和OH^-之类的杂质并且阻止其从外部进入的无机绝缘膜：例如，使用采用溅射方法所得到的氮化硅膜、氧氮化硅膜、氮化铝膜、或氧氮化铝膜。

在这个实施例中，作为使用氮化物绝缘膜所形成的保护绝缘层403，氮化硅膜采用RF溅射方法形成为厚度100nm，以使得覆盖薄膜晶体管410和薄膜晶体管420的顶面和侧表面。另外，保护绝缘层403与在薄膜晶体管410和薄膜晶体管420外部使用氮化物绝缘膜所形成的栅绝缘层402接触。

通过图40所示的结构，能够在形成使用氮化物绝缘膜所形成的保护绝缘层403之后的制造过程中防止水分从外部进入。此外，甚至在作为诸如液晶显示装置之类的半导体装置的装置完成之后，也能够长期防止水分从外部进入；因此，装置的长期可靠性能够得到提高。

在这个实施例中，一个薄膜晶体管采用氮化物绝缘层来覆盖的结构；但是，本发明的一个实施例并不局限于此。备选地，多个薄膜晶体管可采用氮化物绝缘膜来覆盖，或者像素部分中的多个薄膜晶体管可共同采用氮化物绝缘膜来覆盖。其中保护绝缘层403和栅绝缘层402相互接触的区域可形成为使得至少包围有源矩阵衬底的像素部分。

这个实施例能够与其它实施例的任一个自由组合。

本申请基于2009年7月18日向日本专利局提交的日本专利申请序号2009-169601，通过引用将其完整内容结合于此。

参考标号说明

10：第一脉冲输出电路，11：布线，12：布线，13：布线，14：布线，15：布线，21：输入端子，22：输入端子，23：输入端子，24：输入端子，25：输入端子，26：输出端子，27：输出端子，31：晶体管，32：晶体管，33：晶体管，34：晶体管，35：晶体管，36：晶体管，37：晶体管，38：晶体管，39：晶体管，40：晶体管，41：晶体管，42：晶体管，43：晶体管，51：电源线，52：电源线，53：电源线，61：期间，62：期间，100：衬底，102：栅绝缘膜，102b：栅绝缘膜，107：保护绝缘膜，107a：保护绝缘膜，108：保护绝缘膜，111：底栅电极，113：氧化物半导体层，113a：氧化物半导体层，113b：氧化物半导体层，113c：氧化物半导体层，113d：氧化物半导体区，114a：导电层，114b：导电层，115a：导电层，115b：导电层，116：沟道保护层，125：接触孔，128：像素电极，129：背栅电极，134：抗蚀剂掩模，135：抗蚀剂掩模，141：薄膜晶体管，142：薄膜晶体管，143：薄膜晶体管，144：薄膜晶体管，145：薄膜晶体管，146：薄膜晶体管，200：衬底，202a：栅绝缘层，202b：栅绝缘层，203：保护绝缘层，204：保护绝缘层，210：薄膜晶体管，211：底栅电极，213：氧化物半导体层，213a：氧化物半导体层，213b：氧化物半导体层，213c：氧化物半导体层，213d：氧化物半导体区，214a：源电极或漏电极，214b：源电极或漏电极，215a：导电层，215b：导电层，216：沟道保护层，217：导电层，220：薄膜晶体管，224：接触孔，227：像素电极层，230：电容器布线层，231：电容器电极，232：栅极布线层，234：源极布线，235：端子电极，236：金属布线层，237：金属布线层，238：栅极布线层，240：薄膜晶体管，241：金属布线层，242：金属布线层，250：电容器布线层，251：氧化物半导体层，400：衬底，402：栅绝缘层，403：保护绝缘层，405b：漏电极层，410：薄膜晶体管，411：栅电极层，413：氧化物半导体层，414a：低电阻n型区域，414b：低电阻n型区域，415a：源电极层，415b：漏电极层，416：氧化物绝缘层，420：薄膜晶体管，421：栅电极层，422：氧化物半导体层，425a：源电极层，425b：漏电极层，426：氧化物绝缘层，580：衬底，581：薄膜晶体管，583：绝缘膜，585：绝缘层，587：电极层，588：电极层；589：球形微粒，590a：黑色区域，590b：白色区域，594：空腔，595：填充剂，596：衬底，600：衬底，601：对衬底，602：栅极布线，603：栅极布线，604：电容器布线，605：电容器布线，606：栅绝缘膜，607：电极层，608：沟道保护层，609：公共电位线，611：沟道保护层，615：电容器电极，616：布线，617：电容器布线，618：布线，619：布线，620：绝缘膜，622：绝缘膜，623：接触孔，624：像素电极层，625：切口，626：像素电极层，627：接触孔，628：TFT，629：TFT，630：存储电容器部分，631：存储电容器部分，632：挡光膜，633：接触孔，636：着色膜，637：平坦化膜，640：对电极层，641：切口，644：凸起，646：配向膜，648：配向膜，650：液晶层，651：液晶元件，652：液晶元件，690：电容器布线，2600：TFT衬底，2601：对衬底，2602：密封剂，2603：像素部分，2604：显示元件，2605：着色层，2606：起偏振片，2607：起偏振片，2608：布线电路部分，2609：柔性线路板，2610：冷阴极管，2611：反射板，2612：电路板，2613：扩散板，2700：电子书阅读器，2701：壳体，2703：壳体，2705：显示部分，2707：显示部分，2711：铰链，2721：电源开关，2723：操作按键，2725：喇叭，4001：衬底，4002：像素部分，4003：信号线驱动器电路，4004：扫描线驱动器电路，4005：密封剂，4006：衬底，4008：液晶层，4010：薄膜晶体管，4011：薄膜晶体管，4013：液晶元件，4015：连接端子电极，4016：端子电极，4018：FPC，4019：各向异性导电膜，4020：绝缘层，4021：绝缘层，4030：像素电极层，4031：对电极层，4032：绝缘层，4035：隔离件，4040：背栅电极，4041：绝缘层，4042：绝缘层，4501：衬底，4502：像素部分，4503a：信号线驱动器电路，4504a：扫描线驱动器电路，4505：密封剂，4506：衬底，4507：填充剂，4509：薄膜晶体管，4510：薄膜晶体管，4511：发光元件，4512：电致发光层，4513：电极层，4515：连接端子电极，4516：端子电极，4517：电极层，4518a：FPC，4518b：FPC，4519：各向异性导电膜，4520：堤坝，4540：背栅电极，4541：绝缘层，4542：绝缘层，4543：绝缘层，4544：绝缘层，5300：衬底，5301：像素部分，5302：扫描线驱动器电路，5303：扫描线驱动器电路，5304：信号线驱动器电路，5305：定时控制电路，5601：移位寄存器，5602：开关电路，5603：薄膜晶体管，5604：布线，5605：布线，6400：像素，6401：开关晶体管，6402：驱动器晶体管，6403：电容器，6404：发光元件，6405：信号线，6406：扫描线，6407：电源线，6408：公共电极，7001：TFT，7002：发光元件，7003：阴极，7004：发光层，7005：阳极，7008：阴极，7009：堤坝，7011：驱动器TFT，7012：发光元件，7013：阴极，7014：发光层，7015：阳极，7016：挡光膜，7017：导电膜，7018：导电膜，7019：堤坝，7021：驱动器TFT，7022：发光元件，7023：阴极，7024：发光层，7025：阳极，7027：导电膜，7028：导电膜，7029：堤坝，9201：显示部分，9202：显示按钮，9203：操作开关，9204：条带部分，9205：调整部分，9206：相机部分，9207：喇叭，9208：话筒，9301：顶部壳体，9302：底部壳体，9303：显示部分，9304：键盘，9305：外部连接端口，9306：指针装置，9307：显示部分，9600：电视机，9601：壳体，9603：显示部分，9605：支架，9607：显示部分，9609：操作按键，9610：遥控器，9700：数码相框，9701：壳体，9703：显示部分，9881：壳体，9882：显示部分，9883：显示部分，9884：喇叭部分，9885：输入部件(操作按键)，9886：记录介质插入部分，9887：连接端子，9888：传感器，9889：话筒，9890：LED灯，9891：壳体，9893：接合部分，9900：老虎机，9901：壳体，9903：显示部分。

Claims (11)

1.一种半导体装置，包括像素部分和驱动器电路部分，所述像素部分和所述驱动器电路部分各包含晶体管，所述晶体管包括：

第一导电层；

所述第一导电层上的第一绝缘层；

所述第一绝缘层上的氧化物半导体层；

所述氧化物半导体层上的第二绝缘层；

所述第二绝缘层上的第二导电层和第三导电层；

所述第二导电层和所述第三导电层上的第三绝缘层；

所述第三绝缘层上的第四导电层，

其中在沟道长度方向上，所述第二绝缘层的第一长度小于所述第一导电层的第一长度，并且

其中在沟道宽度方向上，所述第二绝缘层的第二长度小于所述第一导电层的第二长度。

2.如权利要求1所述的半导体装置，其中所述第一导电层包括铜。

3.如权利要求1所述的半导体装置，其中所述氧化物半导体层包括铟、镓和锌。

4.如权利要求1所述的半导体装置，其中所述第四导电层包括锌。

5.如权利要求1所述的半导体装置，其中所述第四导电层具有透光性质。

6.如权利要求1所述的半导体装置，其中所述像素部分的所述第四导电层是像素电极。

7.如权利要求1所述的半导体装置，其中所述第二绝缘层包括氧氮化硅。

8.如权利要求1所述的半导体装置，其中所述驱动器电路部分的所述第四导电层电连接到所述驱动器电路部分的所述第一导电层。

9.如权利要求1所述的半导体装置，其中对所述驱动器电路部分的所述第一导电层和所述第四导电层提供相同电位。

10.如权利要求1所述的半导体装置，其中所述像素部分包括具有透光性质的电容器。

11.如权利要求1所述的半导体装置，其中所述氧化物半导体层包括与所述第二绝缘层接触的区域，并且其中所述区域的载流子浓度小于1×10¹⁷/cm³。