JP5145381B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5145381B2
JP5145381B2 JP2010159783A JP2010159783A JP5145381B2 JP 5145381 B2 JP5145381 B2 JP 5145381B2 JP 2010159783 A JP2010159783 A JP 2010159783A JP 2010159783 A JP2010159783 A JP 2010159783A JP 5145381 B2 JP5145381 B2 JP 5145381B2
Authority
JP
Japan
Prior art keywords
layer
thin film
electrode
oxide semiconductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010159783A
Other languages
English (en)
Other versions
JP2011044697A (ja
JP2011044697A5 (ja
Inventor
舜平 山崎
淳一郎 坂田
博之 三宅
秀明 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010159783A priority Critical patent/JP5145381B2/ja
Publication of JP2011044697A publication Critical patent/JP2011044697A/ja
Publication of JP2011044697A5 publication Critical patent/JP2011044697A5/ja
Application granted granted Critical
Publication of JP5145381B2 publication Critical patent/JP5145381B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Shift Register Type Memory (AREA)

Description

本発明は、酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置などの電気光学装置、半導体回路及び電子機器は全て半導体装置である。
透光性を有する金属酸化物が半導体装置において利用されている。例えば、酸化インジウム錫（ＩＴＯ）などの導電性を備える金属酸化物（以下、酸化物導電体という）は、液晶ディスプレイなどの表示装置で必要とされる透明電極材料として適用されている。
加えて、半導体特性を示す材料としても透光性を有する金属酸化物が注目されている。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物などは、液晶ディスプレイなどの表示装置で必要とされる半導体材料に適用することが期待されている。特に、薄膜トランジスタ（以下、ＴＦＴという）のチャネル層に適用することが期待されている。
半導体特性を備えた金属酸化物（以下、酸化物半導体という）を適用したＴＦＴは、低温プロセスによって作製することが可能である。そのため、表示装置などで用いられるアモルファスシリコンを代替又は凌駕する材料としての期待が高まっている。
また、酸化物導電体及び酸化物半導体は、共に透光性を有する。そのため、これらを用いてＴＦＴを構成することによって、透光性を有するＴＦＴを作製することができる（例えば、非特許文献１参照）。
また、酸化物半導体を適用したＴＦＴは、電界効果移動度が高い。そのため、当該ＴＦＴを用いて、表示装置などの駆動回路を構成することもできる（例えば、非特許文献２参照）。
野澤哲生「透明回路」日経エレクトロニクス２００７．８．２７（ｎｏ．９５９）ｐｐ．３９−５２ Ｔ．Ｏｓａｄａ，他８名，ＳＩＤ ’０９ ＤＩＧＥＳＴ，ｐｐ．１８４−１８７（２００９）
本発明の一態様は、半導体装置の製造コストを低減することを課題の一とする。
本発明の一態様は、半導体装置の開口率を向上することを課題の一とする。
本発明の一態様は、半導体装置の表示部を高精細化することを課題の一とする。
本発明の一態様は、高速駆動が可能な半導体装置を提供することを課題の一とする。
本発明の一態様は、同一基板上に駆動回路部と、表示部とを有し、当該駆動回路部は、ソース電極（ソース電極層ともいう）及びドレイン電極（ドレイン電極層ともいう）が金属によって構成され且つチャネル層が酸化物半導体によって構成された駆動回路用ＴＦＴと、金属によって構成された駆動回路用配線とを有し、当該表示部は、ソース電極及びドレイン電極が酸化物導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用ＴＦＴと、酸化物導電体によって構成された表示部用配線とを有する表示装置である。
なお、非特許文献１には、具体的なＴＦＴの作製工程及び表示装置を構成する他の素子（例えば、容量素子など）の構造などは開示されていない。また、同一基板上に駆動回路と、透光性を有するＴＦＴとを作製する記載などもない。
本発明の一態様の半導体装置は、同一基板上において、駆動回路用ＴＦＴを有する駆動回路部、及び画素用ＴＦＴを有する表示部が作製される。そのため、当該半導体装置の製造コストを低減することができる。
また、本発明の一態様の半導体装置は、表示部に、ソース電極及びドレイン電極が酸化物導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用ＴＦＴと、酸化物導電体によって構成された表示部用配線とを有する。つまり、当該半導体装置は、画素用ＴＦＴ及び画素用配線が形成された領域を開口部とすることができる。そのため、当該半導体装置の開口率を向上させることができる。
また、本発明の一態様の半導体装置は、表示部に、ソース電極及びドレイン電極が酸化物導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用ＴＦＴと、酸化物導電体によって構成された表示部用配線とを有する。つまり、当該半導体装置は、画素用ＴＦＴのサイズに制限されることなく画素サイズを設計することができる。そのため、当該半導体装置の表示部を高精細化することができる。
また、本発明の一態様の半導体装置は、駆動回路部に、ソース電極及びドレイン電極が金属によって構成され且つチャネル層が酸化物半導体によって構成された駆動回路用ＴＦＴと、金属によって構成された駆動回路用配線とを有する。つまり、当該半導体装置は、高い電界効果移動度を示すＴＦＴと、抵抗の低い配線とによって駆動回路が構成される。そのため、当該半導体装置を高速駆動が可能な半導体装置とすることができる。
また、本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
また、酸化物半導体層に適用する酸化物半導体として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することができる。また上記酸化物半導体層に酸化珪素を含ませてもよい。酸化物半導体層に結晶化を阻害する酸化珪素（ＳｉＯｘ（Ｘ＞０））を含ませることで、製造プロセス中において酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。なお、酸化物半導体層は非晶質な状態であることが好ましく、一部結晶化していてもよい。
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水化または脱水素化は有効である。
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での加熱処理を行った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（Ｎ−化など）させ、その後、酸化物半導体層に接する酸化物絶縁膜の形成を行うことにより酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちＩ型化させている。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製し、提供することが可能となる。
脱水化または脱水素化は、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での３５０℃以上、好ましくは４００℃以上基板の歪み点未満の加熱処理を行い、酸化物半導体層の含有水分などの不純物を低減する。
脱水化または脱水素化の条件は、脱水化または脱水素化後の酸化物半導体層に対して昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で４５０℃まで測定を行っても水の２つのピーク、少なくとも３００℃付近に現れる１つのピークが検出されない程度の熱処理条件とする。従って、脱水化または脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対してＴＤＳで４５０℃まで測定を行っても少なくとも３００℃付近に現れる水のピークは検出されない。
そして、酸化物半導体層に対して脱水化または脱水素化を行う加熱温度Ｔから、脱水化または脱水素化を行った同じ炉で大気に触れさせることなく冷却することにより、酸化物半導体層に水または水素を再び混入させないことが重要である。脱水化または脱水素化を行い、酸化物半導体層を低抵抗化、即ちＮ型化（Ｎ−、Ｎ＋など）させた後、高抵抗化させてＩ型とした酸化物半導体層を用いて薄膜トランジスタを作製すると、薄膜トランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが半導体装置（表示装置）には望ましい。なお、薄膜トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御することが困難である。しきい値電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が低い状態ではＴＦＴとしてのスイッチング機能を果たすことができず、負荷となる恐れがある。ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きである。
また、加熱温度Ｔから下げるガス雰囲気は、加熱温度Ｔまで昇温したガス雰囲気と異なるガス雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ炉で大気に触れさせることなく、炉の中を高純度の酸素ガスまたはＮ２Ｏガス、超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）で満たして冷却を行う。
脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、水分を含まない雰囲気（露点が−４０℃以下、好ましくは−６０℃以下）下で徐冷（または冷却）した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産性と高性能の両方を備えた薄膜トランジスタを実現する。
本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での加熱処理を行った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（Ｎ−化など）させる。その後、ドレイン電極層と重なる領域が酸素欠乏型である高抵抗ドレイン領域（ＨＲＤ領域とも呼ぶ）として形成される。
具体的には、高抵抗ドレイン領域のキャリア濃度は、１×１０１７／ｃｍ３以上の範囲内であり、少なくともチャネル形成領域のキャリア濃度（１×１０１７／ｃｍ３未満）よりも高い領域である。なお、本明細書のキャリア濃度は、室温にてＨａｌｌ効果測定から求めたキャリア濃度の値を指す。
また、酸化物半導体層と金属材料からなるドレイン電極層の間に低抵抗ドレイン領域（ＬＲＮ領域とも呼ぶ）を形成してもよい。具体的には、低抵抗ドレイン領域のキャリア濃度は、高抵抗ドレイン領域（ＨＲＤ領域）よりも大きく、例えば１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下の範囲内である。
そして、脱水化または脱水素化した酸化物半導体層の少なくとも一部を酸素過剰な状態とすることで、高抵抗化、即ちＩ型化させてチャネル形成領域を形成する。なお、脱水化または脱水素化した酸化物半導体層を酸素過剰な状態とする処理としては、脱水化または脱水素化した酸化物半導体層に接する酸化物絶縁膜のスパッタ法での成膜、または酸化物絶縁膜成膜後の加熱処理、または酸化物絶縁膜成膜後の酸素を含む雰囲気での加熱処理、または酸化物絶縁膜成膜後の不活性ガス雰囲気下で加熱した後に酸素雰囲気で冷却する処理、または酸化物絶縁膜成膜後の不活性ガス雰囲気下で加熱した後に超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）で冷却する処理などによって行う。
また、脱水化または脱水素化した酸化物半導体層の少なくとも一部（ゲート電極層と重なる部分）をチャネル形成領域とするため、選択的に酸素過剰な状態とすることで、高抵抗化、即ちＩ型化させることもできる。脱水化または脱水素化した酸化物半導体層上に接してＴｉなどの金属電極からなるソース電極層やドレイン電極層を形成し、ソース電極層やドレイン電極層に重ならない露出領域を選択的に酸素過剰な状態としてチャネル形成領域を形成することができる。選択的に酸素過剰な状態とする場合、ソース電極層に重なる第１の高抵抗ドレイン領域と、ドレイン電極層に重なる第２の高抵抗ドレイン領域とが形成され、第１の高抵抗ドレイン領域と第２の高抵抗ドレイン領域との間の領域がチャネル形成領域となる。即ち、チャネル形成領域がソース電極層及びドレイン電極層の間に自己整合的に形成される。
これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製し、提供することが可能となる。
なお、ドレイン電極層（及びソース電極層）と重畳した酸化物半導体層において高抵抗ドレイン領域を形成することにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、ドレイン電極層から高抵抗ドレイン領域、チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層に高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極層とドレイン電極層との間に高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
また、金属材料からなるドレイン電極層（及びソース電極層）と酸化物半導体層との間に低抵抗ドレイン領域（ＬＲＮ領域とも呼ぶ）を形成してもよく、低抵抗ドレイン領域（ＬＲＮ領域とも呼ぶ）を形成することによって、よりトランジスタの耐圧を向上させた構成とすることができる。
また、ドレイン電極層（及びソース電極層）と重畳した酸化物半導体層において高抵抗ドレイン領域を形成することにより、駆動回路を形成した際のチャネル形成領域でのリーク電流の低減を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、ドレイン電極層とソース電極層との間に流れるトランジスタのリーク電流の経路として、ドレイン電極層、ドレイン電極層側の高抵抗ドレイン領域、チャネル形成領域、ソース電極層側の高抵抗ドレイン領域、ソース電極層の順となる。このときチャネル形成領域では、ドレイン電極層側の低抵抗Ｎ型領域よりチャネル領域に流れるリーク電流を、トランジスタがオフ時に高抵抗となるゲート絶縁層とチャネル形成領域の界面近傍に集中させることができ、バックチャネル部（ゲート電極層から離れているチャネル形成領域の表面の一部）でのリーク電流を低減することができる。
また、ソース電極層に重なる第１の高抵抗ドレイン領域と、ドレイン電極層に重なる第２の高抵抗ドレイン領域は、ゲート電極層の幅にもよるが、ゲート電極層の一部とゲート絶縁層を介して重なり、より効果的にドレイン電極層の端部近傍の電界強度を緩和させることができる。
すなわち、本発明の一態様である半導体装置は、同一基板上に第１の薄膜トランジスタを有する駆動回路と第２の薄膜トランジスタを有する画素部を有している。第２の薄膜トランジスタは、基板上にボトムゲート電極と、ボトムゲート電極上にゲート絶縁層と、ゲート絶縁層上に酸化物半導体層と、酸化物半導体層の一部と接する第２のチャネル保護層と、第２のチャネル保護層及び酸化物半導体層上にソース電極及びドレイン電極と、第２のチャネル保護層上に画素電極層を有している。さらに、第２の薄膜トランジスタのボトムゲート電極、ゲート絶縁層、酸化物半導体層、ソース電極、ドレイン電極、第２のチャネル保護層、及び画素電極層は透光性を有している。また、第１の薄膜トランジスタのソース電極及びドレイン電極は、第２の薄膜トランジスタのソース電極及びドレイン電極と材料が異なり、第２の薄膜トランジスタのソース電極及び前記ドレイン電極よりも低抵抗の導電材料であることを特徴とする。
また、本発明の一態様は、上述の半導体装置において、第１の薄膜トランジスタは、第１の薄膜トランジスタの酸化物半導体層の一部と接する第１のチャネル保護層と、第１のチャネル保護層及び酸化物半導体層上にソース電極及びドレイン電極を有することを特徴とする半導体装置である。
また、本発明の一態様は、上述の半導体装置において、第１の薄膜トランジスタは、第１の薄膜トランジスタの酸化物半導体層の一部と接する第１のチャネル保護層と、第１のチャネル保護層及び酸化物半導体層上にソース電極及びドレイン電極を有する。さらに、チャネル形成領域上に第１のチャネル保護層を介してバックゲート電極を有することを特徴とする半導体装置である。
また、本発明の一態様は、上述の半導体装置において、第１のチャネル保護層と第２のチャネル保護層は、同じ透光性を有する絶縁材料であることを特徴とする半導体装置である。
また、本発明の一態様は、上述の半導体装置において、第１の薄膜トランジスタのソース電極及びドレイン電極は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜からなることを特徴とする半導体装置である。
また、本発明の一態様は、上述の半導体装置において、前記第２の薄膜トランジスタのソース電極層、ドレイン電極層、及び画素電極層は、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、または酸化亜鉛であることを特徴とする半導体装置である。
また、本発明の一態様は、上述の半導体装置において、さらに同一基板上に容量部を有し、容量部は、容量配線及び該容量配線と重なる容量電極を有し、容量配線及び容量電極は透光性を有する半導体装置である。
安定した電気特性を有する薄膜トランジスタを作製し、提供することができる。よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。
薄膜トランジスタを説明する図。 薄膜トランジスタ作製方法を説明する図。 薄膜トランジスタ作製方法を説明する図。 薄膜トランジスタを説明する図。 薄膜トランジスタ作製方法を説明する図。 薄膜トランジスタ作製方法を説明する図。 薄膜トランジスタを説明する図。 薄膜トランジスタを説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 表示装置を説明する図。 表示装置を説明する図。 半導体装置の画素等価回路を説明する図。 表示装置を説明する図。 半導体装置のブロック図を説明する図。 表示装置を説明する図。 表示装置を説明する図。 表示装置を説明する図。 表示装置を説明する図。 表示装置を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯型コンピュータおよび携帯電話の一例を示す外観図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態は、本発明の一態様である薄膜トランジスタおよびその作製方法について説明する。
図１（Ａ）に、本発明の一態様である薄膜トランジスタ１４１及び１４２の断面図を示す。薄膜トランジスタ１４１及び１４２は同一の基板１００上に形成され、どちらもボトムゲート型の薄膜トランジスタである。薄膜トランジスタ１４１は駆動回路に配置され、薄膜トランジスタ１４２は画素に配置されている。
図１（Ｃ１）は駆動回路に配置されるチャネルストップ型の薄膜トランジスタ１４１の平面図であり、図１（Ａ）は図１（Ｃ１）の線Ｃ１−Ｃ２における断面図である。また、図１（Ｂ）は、図１（Ｃ１）の線Ｃ３−Ｃ４における断面図である。
また、図１（Ｃ２）は画素に配置されるチャネルストップ型の薄膜トランジスタ１４２の平面図であり、図１（Ａ）は図１（Ｃ２）の線Ｄ１−Ｄ２における断面図である。また、図１（Ｂ）は、図１（Ｃ２）の線Ｄ３−Ｄ４における断面図である。
薄膜トランジスタ１４１は、基板１００上に設けた、第１のボトムゲート電極１１１と、ゲート絶縁膜１０２と、第３の酸化物半導体層１１３ｃと第４の酸化物半導体領域１１３ｄからなる酸化物半導体層１１３と、第１のチャネル保護層１１６と、ソース電極およびドレイン電極を有する。なお、ソース電極およびドレイン電極は、可視光を透過する第１の導電層１１４ａ上に第２の導電層１１５ａを積層した導電層と、可視光を透過する第１の導電層１１４ｂ上に第２の導電層１１５ｂを積層した導電層を用いて形成されている。更には、第１のチャネル保護層１１６に接してこれらを覆う第１の保護絶縁膜１０７と第２の保護絶縁膜１０８と、第２の保護絶縁膜１０８上に設けられ、第３の酸化物半導体層１１３ｃと重畳するバックゲート電極１２９が設けられている。
なお、ソース電極およびドレイン電極の下面と接する低抵抗の第４の酸化物半導体領域１１３ｄは、チャネル保護層に対し自己整合的に形成されている。また、本実施の形態にて説明する薄膜トランジスタ１４１は、チャネルストップ型の一態様である。
また、液晶表示装置において、同一基板上に画素部と駆動回路を形成する場合、駆動回路において、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、ラッチ回路といった論理ゲートを構成する薄膜トランジスタや、センスアンプ、定電圧発生回路、ＶＣＯといったアナログ回路を構成する薄膜トランジスタは、ソース電極とドレイン電極間に正極性のみ、もしくは負極性のみが印加される。従って、耐圧が要求される一方の第４の酸化物半導体領域１１３ｄの幅をもう一方の第４の酸化物半導体領域１１３ｄの幅よりも広く設計してもよい。また、第４の酸化物半導体領域１１３ｄがボトムゲート電極と重なる幅を広くしてもよい。
また、駆動回路に配置される薄膜トランジスタ１４１はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
また、酸化物半導体層１１３の上方に重なるバックゲート電極１２９を設ける。バックゲート電極１２９をボトムゲート電極１１１と電気的に接続し、同電位とすることで、ボトムゲート電極１１１とバックゲート電極１２９の間に配置された酸化物半導体層１１３に上下からゲート電圧を印加することができる。また、ボトムゲート電極１１１とバックゲート電極１２９を異なる電位、例えば固定電位、ＧＮＤ、０Ｖとする場合には、ＴＦＴの電気特性、例えばしきい値電圧などを制御することができる。なお、本明細書中では、酸化物半導体層１１３の上方に重なって形成される導電層を、その電位にかかわらずバックゲート電極１２９と呼ぶ。したがって、バックゲート電極１２９はフローティング状態であってもよい。
また、バックゲート電極１２９と酸化物半導体層１１３の間には第１の保護絶縁膜１０７と、第２の保護絶縁膜１０８とを積層する。
薄膜トランジスタ１４２は、基板１００上に設けた、第２のボトムゲート電極２１１と、ゲート絶縁膜１０２と、第３の酸化物半導体層２１３ｃと第４の酸化物半導体領域２１３ｄからなる酸化物半導体層２１３と、第２のチャネル保護層２１６と、ソース電極およびドレイン電極（２１４ａ、２１４ｂ）を有する。更には、第２のチャネル保護層２１６に接してこれらを覆う第１の保護絶縁膜１０７と第２の保護絶縁膜１０８が設けられている。
なお、ソース電極およびドレイン電極の下面と接する低抵抗の第４の酸化物半導体領域２１３ｄは自己整合的に形成されている。また、本実施の形態にて説明する薄膜トランジスタ１４２は、チャネルストップ型の一態様である。なお、第２の保護絶縁膜１０８上に薄膜トランジスタ１４２と重畳する画素電極１２８が設けられている。
ただし、液晶表示装置は、液晶の劣化を防ぐため、交流駆動が行われている。この交流駆動により、一定の期間毎に画素電極層に印加する信号電位の極性が正極性或いは負極性に反転する。画素電極層に接続するＴＦＴは、一対の電極が交互にソース電極とドレイン電極の役割を果たす。本明細書では、便宜上、画素の薄膜トランジスタの電極のうち、一方をソース電極と呼び、もう一方をドレイン電極と呼ぶが、実際には、交流駆動の際に一方の電極が交互にソース電極とドレイン電極として機能する。また、リーク電流の低減を図るため、画素に配置する薄膜トランジスタ１４２の第２のボトムゲート電極の幅を駆動回路の薄膜トランジスタ１４１の第１のボトムゲート電極の幅よりも狭くしてもよい。また、リーク電流の低減を図るため、画素に配置する薄膜トランジスタ１４２のボトムゲート電極がソース電極またはドレイン電極と重ならないように設計してもよい。
また、画素に配置される薄膜トランジスタ１４２はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
また、薄膜トランジスタ１４２には、可視光を透過する第３の酸化物半導体層２１３ｃと、可視光を透過する導電膜を用いた第２のボトムゲート電極２１１及びソース電極およびドレイン電極（２１４ａ、２１４ｂ）と、可視光を透過する基板１００と、可視光を透過する第２のチャネル保護層２１６と、第１の保護絶縁膜１０７と、第２の保護絶縁膜１０８を用いている。従って、薄膜トランジスタ１４２は可視光を透過するいわゆる透明トランジスタである。
図２及び図３に薄膜トランジスタ１４１及び１４２の作製工程の断面図を示す。
基板１００は、可視光を透過し絶縁表面を有する。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板（「無アルカリガラス基板」とも呼ばれる）、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板などを用いることができる。絶縁表面を有する基板１００がマザーガラスの場合、第１世代（３２０ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍｍ）、第６世代１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）などの大きさのものを用いることができる。
また、下地絶縁層を基板１００と第１のボトムゲート電極１１１の間、及び基板１００と第２のボトムゲート電極２１１の間に設けてもよい。下地絶縁層は、基板１００から不純物元素（例えばナトリウムなど）が薄膜トランジスタへ拡散する現象を防止する絶縁膜により形成すればよく、例えば窒化シリコン、酸化シリコン、窒化酸化シリコン、または酸化窒化シリコンから選ばれた一または複数の膜により積層して形成することができる。
絶縁表面を有する基板１００上に第１のボトムゲート電極１１１及び第２のボトムゲート電極２１１を設ける。第１のボトムゲート電極１１１及び第２のボトムゲート電極２１１は可視光を透過する導電膜を用いて形成する。
第１のボトムゲート電極１１１及び第２のボトムゲート電極２１１は、透光性を有する導電性材料、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏなどの透光性を有する導電性材料を用い、膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択して形成する。
また、例えば、窒素ガスを含む雰囲気中でスパッタ法によりＩｎ（インジウム）、Ｇａ（ガリウム）、およびＺｎ（亜鉛）を含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１（モル数比））を用いて得たインジウム、ガリウム、および亜鉛を含む酸窒化物膜や、Ａｌ−Ｚｎ−Ｏ系非単結晶膜や、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、即ちＡｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＡＺＯＮ膜とも呼ぶ）を用いてもよい。
透光性を有する導電膜の成膜方法は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。
第１のボトムゲート電極１１１を含む配線層は、第２のボトムゲート電極２１１と同じく、可視光を透過する導電性材料を用いて形成してもよいが、モリブデン、タングステンなどの耐熱性を有する金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成してもよい。
第１のボトムゲート電極１１１を含む配線層を第２のボトムゲート電極２１１と同じ導電膜を用いて形成すれば、工程数を削減できるため好ましい。また、第１のボトムゲート電極１１１を含む配線層を、耐熱性を有する金属材料またはこれらを主成分とする合金材料を用いて形成すれば、配線抵抗を低減できるため好ましい。
例えば、第１のボトムゲート電極１１１を含む配線層を２層の積層構造とする場合には、アルミニウム層上にモリブデン層が積層された２層構造、または銅層上にモリブデン層を積層した２層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した２層構造、窒化チタン層とモリブデン層とを積層した２層構造とすることが好ましい。３層の積層構造とする場合には、タングステン層または窒化タングステンと、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金と、窒化チタンまたはチタン層と、を積層した３層構造とすることが好ましい。
本実施の形態では、可視光を透過する導電膜を基板１００の全面に形成した後、第１のフォトリソグラフィ工程を行い、該導電膜上にレジストマスクを形成し、エッチングにより不要な部分を除去することで配線および電極（第１のボトムゲート電極１１１及び第２のボトムゲート電極２１１を含むゲート配線、容量配線、および端子電極など）を形成する。
次いで、第１のボトムゲート電極１１１及び第２のボトムゲート電極２１１上にゲート絶縁膜１０２を形成する。本実施の形態では窒化シリコンを単層でゲート絶縁膜１０２を形成する。
ゲート絶縁膜１０２は、酸化シリコン、窒化シリコン、酸化窒化シリコンまたは窒化酸化シリコンを単層でまたは積層して形成することができる。ここでは、窒化シリコン膜を単層で用いた。
ゲート絶縁膜１０２の成膜方法としては、例えば、プラズマＣＶＤ法またはスパッタリング法などを用いることができる。プラズマＣＶＤ法を用いる場合は、原料ガスとして、ＳｉＨ４と、酸素および窒素のいずれか一方または双方と、を用いてプラズマＣＶＤ法により酸化窒化シリコン層を形成すればよい。または、酸素と窒素に代えて、一酸化二窒素などを用いてもよい。
次いで、ゲート絶縁膜１０２上に、酸化物半導体膜を形成する。
酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。
次いで、酸化物半導体膜を第２のフォトリソグラフィ工程により島状の第１の酸化物半導体層１１３ａ及び２１３ａに加工する（図２（Ａ）を参照）。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、酸化物半導体膜をスパッタ法により形成する前に、アルゴンガスを導入してプラズマを発生させて逆スパッタを行い、ゲート絶縁膜１０２の表面に付着しているゴミなどを除去することが好ましい。
逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
次いで、第１の酸化物半導体層１１３ａ及び２１３ａに対して、脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００℃以上とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、酸化物半導体層を大気に触れさせることなく冷却することで、酸化物半導体層への水や水素の再混入を防ぐ。このようにして、第２の酸化物半導体層１１３ｂ及び２１３ｂを得る（図２（Ｂ）を参照）。
本実施の形態では、酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで同じ炉を用い、具体的には加熱温度Ｔよりも１００℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定されず、ヘリウム、ネオン、アルゴン等の不活性ガス雰囲気下或いは減圧下において脱水化または脱水素化を行う。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結晶膜または多結晶膜となる場合もある。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、第２のフォトリソグラフィ工程を行う。
また、酸化物半導体膜の成膜前に、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基板の歪み点未満）を行い、ゲート絶縁層内に含まれる水素及び水などの不純物を除去してもよい。
次いで、第２の酸化物半導体層１１３ｂ及び２１３ｂと接して、チャネル保護層となる絶縁膜を形成する。第２の酸化物半導体層１１３ｂ及び２１３ｂに接して形成するチャネル保護層となる絶縁膜は、酸化物絶縁膜からなり、少なくとも１ｎｍ以上の膜厚とすることができる。さらに、当該酸化物絶縁膜は、スパッタリング法など、酸化物絶縁膜に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
本実施の形態では、酸化物絶縁膜として膜厚３００ｎｍの酸化珪素膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化珪素を形成することができる。低抵抗化した酸化物半導体層に接して形成するチャネル保護層は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
次いで、第３のフォトリソグラフィ工程を行い、チャネル保護層となる絶縁膜上にレジストマスクを形成し、エッチングにより不要な部分を除去して第１のチャネル保護層１１６及び第２のチャネル保護層２１６を形成する。
次いで、不活性ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う（図２（Ｃ）参照。）。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、第２の酸化物半導体層１１３ｂの一部が第１のチャネル保護層１１６に接した状態で加熱され、第２の酸化物半導体層２１３ｂの一部が第２のチャネル保護層２１６に接した状態で加熱される。また、第２の酸化物半導体層１１３ｂの第１のチャネル保護層１１６が接していない領域と、第２の酸化物半導体層２１３ｂの第１のチャネル保護層２１６が接していない領域は、不活性ガス雰囲気に曝された状態で加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化のための加熱処理を行って低抵抗化した後、酸化物半導体膜の一部と接するチャネル保護層を、酸化物絶縁膜を用いて形成し、チャネル保護層と重なる領域を選択的に酸素過剰な状態とする。その結果、チャネル保護層と重なるチャネル形成領域は、Ｉ型となる。本明細書では、このＩ型の酸化物半導体を第３の酸化物半導体と呼ぶ。従って、第１のチャネル保護層１１６に接した状態で第２の加熱処理された第２の酸化物半導体層１１３ｂは第３の酸化物半導体層１１３ｃとなり、第２のチャネル保護層２１６に接した状態で第２の加熱処理された第２の酸化物半導体層２１３ｂは第３の酸化物半導体層２１３ｃとなる。
一方、第２の酸化物半導体層１１３ｂの第１のチャネル保護層１１６が接していない領域と、第２の酸化物半導体層２１３ｂの第１のチャネル保護層２１６が接していない領域には、自己整合的に高抵抗ドレイン領域が形成される。本明細書では、この高抵抗ドレイン領域を第４の酸化物半導体領域と呼ぶ。従って、第１のチャネル保護層１１６に接していない第２の酸化物半導体層１１３ｂは第４の酸化物半導体領域１１３ｄになり、第２のチャネル保護層２１６に接していない第２の酸化物半導体層２１３ｂは第４の酸化物半導体領域２１３ｄになる。
次いで、ゲート絶縁膜１０２、第４の酸化物半導体領域１１３ｄ及び２１３ｄ上に可視光を透過する導電膜を形成する。
透光性を有する導電膜の成膜方法は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う加熱処理の際に結晶化してしまうのを抑制することが好ましい。
次に、可視光を透過する導電膜上に金属導電膜を形成する。金属導電膜としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等がある。また、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム層上にモリブデン層を積層した三層の積層構造とすることが好ましい。勿論、金属導電膜として単層、または２層構造、または４層以上の積層構造としてもよい。
次に、第４のフォトリソグラフィ工程によりレジストマスク１３４を形成し、選択的にエッチングを行って可視光を透過する導電膜と、金属導電膜の不要な部分をエッチングして除去し、可視光を透過する導電膜と金属導電膜を積層した電極層を形成する（図３（Ａ）参照）。
なお、このエッチングにおいて、第１のチャネル保護層１１６及び第２のチャネル保護層２１６は第３の酸化物半導体層１１３ｃ及び２１３ｃのエッチングストッパーとして機能するため、第３の酸化物半導体層１１３ｃ及び２１３ｃはエッチングされない。
第３の酸化物半導体層１１３ｃのチャネル形成領域上に第１のチャネル保護層１１６を設け、第３の酸化物半導体層２１３ｃのチャネル形成領域上に第２のチャネル保護層２１６を設ける構造であるため、第３の酸化物半導体層１１３ｃ及び２１３ｃのチャネル形成領域を工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）から保護できる。従って、薄膜トランジスタ１４１及び１４２の信頼性を向上させることができる。
また、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
次いで、レジストマスク１３４を除去した後、第５のフォトリソグラフィ工程を行い、ソース電極及びドレイン電極（１１５ａ及び１１５ｂ）を含む配線層と、薄膜トランジスタ１４１を覆うレジストマスク１３５を形成する。次に、レジストマスク１３５を用い、エッチングにより不要な導電層（２１５ａ、２１５ｂ）を除去して、透光性を有するソース電極及びドレイン電極（２１４ａ及び２１４ｂ）を形成する。この段階で薄膜トランジスタ１４１及び１４２が形成される（図３（Ｂ）を参照）。
なお、ドレイン電極層、またはソース電極層と重畳した酸化物半導体層に、高抵抗ドレイン領域である第４の酸化物半導体領域が形成されることにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、ドレイン電極層から第４の酸化物半導体領域、チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層に高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極層とドレイン電極層との間に高電界が印加されても高抵抗ドレイン領域である第４の酸化物半導体領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。また、ドレイン電極層と重畳した酸化物半導体層において、高抵抗ドレイン領域である第４の酸化物半導体領域が形成されることにより、駆動回路を形成した際のチャネル形成領域でのリーク電流の低減を図ることができる。
具体的には、薄膜トランジスタ１４１においては、配線抵抗が低い金属導電膜で形成したドレイン電極である導電層１１５ｂが、透光性を有する導電層１１４ｂと、高抵抗ドレイン領域である第４の酸化物半導体領域１１３ｄを経て、チャネル形成領域である第３の酸化物半導体層１１３ｃに電気的に接続されている。従って、透光性を有する導電層１１４ｂは低抵抗ドレイン領域（ＬＲＮ領域とも呼ぶ）ということができる。また、薄膜トランジスタ１４２においては、透光性を有する導電膜と、高抵抗ドレイン領域である第４の酸化物半導体領域２１３ｄを経て、チャネル形成領域である第３の酸化物半導体層２１３ｃに接続されている。
次いで、レジストマスク１３５を除去し、第１のチャネル保護層１１６及び第２のチャネル保護層２１６上に第１の保護絶縁膜１０７を形成する。第１の保護絶縁膜１０７は、膜中の水分、水素イオン、およびＯＨ−などが低減されており、これらの外部からの侵入をブロックする。絶縁性無機材料を用いて形成する。具体的には、酸化シリコン、酸化窒化シリコンまたは窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム等を単層でまたは積層して形成することができる。
ここでは、まず窒化シリコン膜を用いて、ゲート絶縁膜１０２に接する第１の保護絶縁膜１０７ａを形成する。窒化シリコン膜を用いて、ゲート絶縁膜１０２と第１の保護絶縁膜１０７ａを形成することで、薄膜トランジスタ１４１及び１４２の周囲を囲んで、同じ無機絶縁膜同士が接する構造にでき、薄膜トランジスタの封止状態をより良好な状態にできる。窒化シリコン上に組成の異なる保護絶縁膜、例えば酸化窒化シリコンを積層して第１の保護絶縁膜１０７としてもよい。
第１の保護絶縁膜１０７の他の構成としては、例えば、スパッタ法を用いて厚さ３００ｎｍの酸化シリコン膜を形成し、さらに窒化シリコンを積層してもよい。形成時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパッタ法による形成は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）と酸素の混合ガス雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットを用いてもシリコンターゲットを用いてもよい。例えばシリコンターゲットを用いて、酸素を含む雰囲気下でスパッタ法により酸化シリコンを形成することができる。
次に、薄膜トランジスタ１４１及び１４２を覆う第２の保護絶縁膜１０８を第１の保護絶縁膜１０７上に形成する。
第２の保護絶縁膜１０８は、第１の保護絶縁膜１０７を介して、第１のチャネル保護層１１６及び第２のチャネル保護層２１６と、ソース電極及びドレイン電極（１１５ａ、１１５ｂ、２１４ａ、２１４ｂ）を覆う。
第２の保護絶縁膜１０８は、例えば、０．５μｍ〜３μｍの厚さを有する感光性または非感光性の有機材料を用いることができる。第２の保護絶縁膜１０８に用いることができる感光性または非感光性の有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト若しくはベンゾシクロブテン、またはこれらを積層して形成したものなどを挙げることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。また、これらの材料で形成される絶縁膜を複数積層させることで、第２の保護絶縁膜１０８を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
第２の保護絶縁膜１０８の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
本実施の形態では、第２の保護絶縁膜１０８として、感光性のポリイミドを塗布法により形成する。ポリイミドを全面に塗布した後に、露光、現像および焼成を行って、表面が平坦な１．５μｍの厚さのポリイミドからなる第２の保護絶縁膜１０８を形成する。
第２の保護絶縁膜１０８を設けることで、薄膜トランジスタ１４１及び１４２の構造により生じる凹凸を緩和し、上面を平坦にすることができる。なお、樹脂層に限定されず、上面が平坦となる方法（スピンコーティング法またはリフロー法など）により形成することができるものであればよい。
次いで、第１の保護絶縁膜１０７をエッチングにより開口し、薄膜トランジスタ１４２のドレイン電極２１４ｂに達するコンタクトホール１２５を形成する。
また、薄膜トランジスタ１４１において、バックゲート電極１２９を第１のボトムゲート電極１１１と接続する場合は、バックゲート電極１２９となる導電膜を形成する前に、第２の保護絶縁膜１０８、第１の保護絶縁膜１０７及びゲート絶縁膜１０２の図示されていない所定の箇所に開口部を設けておく。
次いで、第２の保護絶縁膜１０８上に可視光を透過する導電膜を形成する。可視光を透過する導電膜としては、第１のボトムゲート電極１１１及び第２のボトムゲート電極２１１と同様の導電膜を適用することができる。また、バックゲート電極１２９と画素電極１２８を同じ材料とすることで工程を簡略にできる。
次いで、第６のフォトリソグラフィ工程を行い、該導電膜上にレジストマスクを形成し、エッチングにより不要な部分を除去してバックゲート電極１２９と画素電極１２８を含む配線層を形成する。バックゲート電極１２９及び画素電極１２８を含む配線層を選択的にエッチングして所望の上面形状にする際に、第２の保護絶縁膜１０８はエッチングストッパーとして機能する。
なお、バックゲート電極１２９は、ソース電極及びドレイン電極間の第３の酸化物半導体層１１３ｃが第１のチャネル保護層１１６と重なる領域を覆って配置されていれば良く、バックゲート電極１２９の幅を短くすれば寄生容量を低減できる。
また、画素電極１２８は薄膜トランジスタ１４２のドレイン電極２１４ｂとコンタクトホール１２５を介して接続する（図３（Ｃ）を参照）。
また、窒素雰囲気下または大気雰囲気下（大気中）において薄膜トランジスタ１４１及び１４２に加熱処理を行ってもよい。加熱処理は、好ましくは温度３５０℃以下であって、第１の保護絶縁膜１０７となる絶縁膜を形成した後であればいつでもよい。例えば、窒素雰囲気下で３５０℃、１時間の加熱処理を行う。該加熱処理を行うと薄膜トランジスタ１４１及び１４２の電気的特性のばらつきを軽減することができる。
以上の工程を経ることによって図１（Ａ）に示す薄膜トランジスタ１４１及び１４２を形成することができる。
なお、図２（Ａ）及び図２（Ｂ）において、チャネル保護層となる絶縁膜を形成する前に、露出している第２の酸化物半導体層１１３ｂ及び２１３ｂに対して酸素ラジカル処理を行ってもよい。酸素ラジカル処理を行うことによって、酸化物半導体層の露出面近傍を改質し、酸素過剰領域とすることができる。酸素ラジカルは、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、またはオゾン発生装置により供給されてもよい。供給された酸素ラジカルまたは酸素を薄膜に照射することによって第２の酸化物半導体層１１３ｂ及び２１３ｂの表面（バックチャネル部の表面）を改質することができる。また、酸素ラジカル処理に限定されず、アルゴンと酸素のラジカル処理を行ってもよい。アルゴンと酸素のラジカル処理とは、アルゴンガスと酸素ガスを導入してプラズマを発生させて薄膜表面の改質を行うことである。
また、窒化シリコン膜上に酸化シリコン膜を形成した２層からなる積層膜をゲート絶縁膜１０２に用いた薄膜トランジスタ２１０及び薄膜トランジスタ２２０の構成を図７に示す。酸化物半導体層に接するゲート絶縁膜１０２ｂが酸化シリコン膜である場合、チャネル保護層を酸化シリコン膜から形成する際、ゲート絶縁膜１０２ｂがエッチングされ、ゲート絶縁膜１０２ｂの島状の酸化物半導体層に重なる領域の膜厚より、ゲート絶縁膜１０２ｂの島状の酸化物半導体層に重ならない領域の膜厚は薄くなる。
薄膜トランジスタ２１０及び２２０はゲート絶縁膜１０２と第１の保護絶縁膜１０７が互いに接し、またゲート絶縁膜１０２と第１の保護絶縁膜１０７を同じ無機絶縁膜材料を用いて形成することができる。薄膜トランジスタ２１０及び２２０の周囲を囲んで、同じ無機絶縁膜同士が接する構造とすることで、薄膜トランジスタの封止状態がより良好な状態にできる。同種の無機絶縁膜同士を接する構造とする場合、上述の無機絶縁膜を用いることができるが、特に窒化シリコン膜は不純物のバリア性に優れているため好ましい。
また、画素電極１２８を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
以上の工程により、７枚のフォトマスクを用いて、同一基板上に薄膜トランジスタ１４１及び薄膜トランジスタ１４２、もしくは薄膜トランジスタ２１０及び薄膜トランジスタ２２０を作り分けて形成できる。
バックゲート電極１２９を第３の酸化物半導体層１１３ｃのチャネル形成領域と重なる位置に設けることによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における薄膜トランジスタ１４１のしきい値電圧の変化量を低減することができる。また、バックゲート電極１２９の電位は、ボトムゲート電極１１１と同じでもよいし、異なっていても良い。また、バックゲート電極１２９の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
本実施の形態の薄膜トランジスタが有するチャネル形成領域の半導体層は高抵抗化領域であるので、薄膜トランジスタの電気的特性は安定化し、オフ電流の増加などを防止することができる。よって、電気的特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。
また、薄膜トランジスタ１４１及び１４２、並びに薄膜トランジスタ２１０及び２２０において、ソース電極及びドレイン電極が接するソース領域及びドレイン領域に第４の酸化物半導体領域が形成されているため、コンタクト抵抗が抑制され、高いオン電流が得られる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態は、本発明の一態様であって実施の形態１とは異なる薄膜トランジスタおよびその作製方法について説明する。
図４（Ａ）に、本発明の一態様である薄膜トランジスタ１４３及び１４４の断面図を示す。薄膜トランジスタ１４３及び１４４は同一の基板１００上に形成され、どちらもボトムゲート型の薄膜トランジスタである。薄膜トランジスタ１４３は駆動回路に配置され、薄膜トランジスタ１４４は画素に配置されている。
図４（Ｃ１）は駆動回路に配置されるチャネルストップ型の薄膜トランジスタ１４３の平面図であり、図４（Ａ）は図４（Ｃ１）の線Ｃ１−Ｃ２における断面図である。また、図４（Ｂ）は、図４（Ｃ１）の線Ｃ３−Ｃ４における断面図である。
また、図４（Ｃ２）は画素に配置されるチャネルストップ型の薄膜トランジスタ１４４の平面図であり、図４（Ａ）は図４（Ｃ２）の線Ｄ１−Ｄ２における断面図である。また、図４（Ｂ）は、図４（Ｃ２）の線Ｄ３−Ｄ４における断面図である。
薄膜トランジスタ１４３は、基板１００上に設けた、第１のボトムゲート電極１１１と、ゲート絶縁膜１０２と、第３の酸化物半導体層１１３ｃと、第１のチャネル保護層１１６と、ソース電極およびドレイン電極を有する。なお、ソース電極およびドレイン電極は、第１の導電層１１４ａ上に第２の導電層１１５ａを積層した導電層と、第１の導電層１１４ｂ上に第２の導電層１１５ｂを積層した導電層を用いて形成されている。更には、第１のチャネル保護層１１６に接してこれらを覆う第１の保護絶縁膜１０７と第２の保護絶縁膜１０８と、第２の保護絶縁膜１０８上に設けられ、第３の酸化物半導体層１１３ｃと重畳するバックゲート電極１２９が設けられている。また、本実施の形態にて説明する薄膜トランジスタ１４３は、チャネルストップ型の一態様である。
また、液晶表示装置において、同一基板上に画素部と駆動回路を形成する場合、駆動回路において、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、ラッチ回路といった論理ゲートを構成する薄膜トランジスタや、センスアンプ、定電圧発生回路、ＶＣＯといったアナログ回路を構成する薄膜トランジスタは、ソース電極とドレイン電極間に正極性のみ、もしくは負極性のみが印加される。従って、第３の酸化物半導体層１１３ｃの耐圧が要求されるソース電極とドレイン電極のいずれか一方の幅をもう一方の幅よりも広く設計してもよい。また、第３の酸化物半導体層１１３ｃがボトムゲート電極と重なる幅を広くしてもよい。
また、駆動回路に配置される薄膜トランジスタ１４３はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
また、第３の酸化物半導体層１１３ｃの上方に重なるバックゲート電極１２９を設ける。バックゲート電極１２９をボトムゲート電極１１１と電気的に接続し、同電位とすることで、ボトムゲート電極１１１とバックゲート電極１２９の間に配置された第３の酸化物半導体層１１３ｃに上下からゲート電圧を印加することができる。また、ボトムゲート電極１１１とバックゲート電極１２９を異なる電位、例えば固定電位、ＧＮＤ、０Ｖとする場合には、ＴＦＴの電気特性、例えばしきい値電圧などを制御することができる。なお、本明細書中では、第３の酸化物半導体層１１３ｃの上方に重なって形成される導電層を、その電位にかかわらずバックゲート電極１２９と呼ぶ。したがって、バックゲート電極１２９はフローティング状態であってもよい。
また、バックゲート電極１２９と第３の酸化物半導体層１１３ｃの間には第１の保護絶縁膜１０７と、第２の保護絶縁膜１０８とを積層する。
薄膜トランジスタ１４４は、基板１００上に設けた、第２のボトムゲート電極２１１と、ゲート絶縁膜１０２と、第３の酸化物半導体層２１３ｃと、第２のチャネル保護層２１６と、ソース電極およびドレイン電極（２１４ａ、２１４ｂ）を有する。更には、第２のチャネル保護層２１６に接してこれらを覆う第１の保護絶縁膜１０７と第２の保護絶縁膜１０８が設けられている。従って、本実施の形態にて説明する薄膜トランジスタ１４４は、チャネルストップ型の一態様である。なお、第２の保護絶縁膜１０８上に薄膜トランジスタ１４４と重畳する画素電極１２８が設けられている。
ただし、液晶表示装置は、液晶の劣化を防ぐため、交流駆動が行われている。この交流駆動により、一定の期間毎に画素電極層に印加する信号電位の極性が正極性或いは負極性に反転する。画素電極層に接続するＴＦＴは、一対の電極が交互にソース電極とドレイン電極の役割を果たす。本明細書では、便宜上、画素の薄膜トランジスタの一方をソース電極と呼び、もう一方をドレイン電極と呼ぶが、実際には、交流駆動の際に一方の電極が交互にソース電極とドレイン電極として機能する。また、リーク電流の低減を図るため、画素に配置する薄膜トランジスタ１４４の第２のボトムゲート電極の幅を駆動回路の薄膜トランジスタ１４３の第１のボトムゲート電極の幅よりも狭くしてもよい。また、リーク電流の低減を図るため、画素に配置する薄膜トランジスタ１４４のボトムゲート電極がソース電極またはドレイン電極と重ならないように設計してもよい。
また、画素に配置される薄膜トランジスタ１４４はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
また、薄膜トランジスタ１４４は、可視光を透過する第３の酸化物半導体層２１３ｃと、可視光を透過する導電膜を用いた第２のボトムゲート電極２１１及びソース電極およびドレイン電極（２１４ａ、２１４ｂ）と、可視光を透過する基板１００と、可視光を透過する第２のチャネル保護層２１６と、第１の保護絶縁膜１０７と、第２の保護絶縁膜１０８を用いている。従って、薄膜トランジスタ１４４は可視光を透過するいわゆる透明トランジスタである。
チャネル形成領域を含む酸化物半導体層の材料としては、半導体特性を有する酸化物材料を用いればよい。具体的には実施の形態１で例示した酸化物半導体材料を用いることができる。
なお、本実施の形態の薄膜トランジスタは、第３の酸化物半導体層（１１３ｃ、２１３ｃ）をチャネル形成領域に有する。
図５及び図６に薄膜トランジスタ１４３及び１４４の作製工程の断面図を示す。なお、絶縁表面を有する基板１００上に第１のボトムゲート電極１１１及び第２のボトムゲート電極２１１を形成し、第１のボトムゲート電極１１１及び第２のボトムゲート電極２１１を覆うゲート絶縁膜１０２を形成し、ゲート絶縁膜１０２を覆う酸化物半導体膜を形成する工程までは実施の形態１と同一であるため、ここでは詳細な説明は省略し、図２（Ａ）と同じ箇所には同一の符号を用いて説明する。
ゲート絶縁膜１０２上に、第１の酸化物半導体膜を実施の形態１と同様に形成する。
次いで、第２のフォトリソグラフィ工程を行い、第１の酸化物半導体膜上にレジストマスクを形成し、第１の酸化物半導体膜をエッチングして、島状の酸化物半導体層１１３ａ及び２１３ａを形成する。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい（図５（Ａ）を参照）。
次いで、実施の形態１と同様に第１の酸化物半導体層１１３ａ及び２１３ａの第１の加熱処理を行う。第１の酸化物半導体層１１３ａ及び２１３ａは、不活性ガス雰囲気下或いは減圧下における加熱処理および徐冷によって、低抵抗化され、それぞれ低抵抗化された第２の酸化物半導体層１１３ｂ及び２１３ｂとすることができる（図５（Ｂ）を参照）。
次いで、実施の形態１と同様に第２の酸化物半導体層１１３ｂ及び２１３ｂに接して、チャネル保護層となる絶縁膜を形成する。
本実施の形態では、チャネル保護層となる絶縁膜としてスパッタ法を用いて厚さ３００ｎｍの酸化シリコン膜を形成する。
次いで、第３のフォトリソグラフィ工程を行い、チャネル保護層となる絶縁膜上にレジストマスクを形成し、エッチングにより不要な部分を除去して第１のチャネル保護層１１６及び第２のチャネル保護層２１６を形成する。
本実施の形態では、酸素ガス、Ｎ２Ｏガス雰囲気下、又は、超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）２００℃以上４００℃以下、好ましくは２００℃以上３００℃以下の条件で、第２の加熱処理を施す。例えば、酸素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。
第２の酸化物半導体層１１３ｂ及び２１３ｂは全体に高抵抗化する（図５（Ｃ）を参照）。
次いで、実施の形態１と同様にゲート絶縁膜１０２、第３の酸化物半導体層１１３ｃ及び２１３ｃ上に可視光を透過する導電膜を形成し、その上に金属導電膜を積層して形成する。
次いで、第４のフォトリソグラフィ工程を行い、該導電膜上にレジストマスク１３４を形成し、エッチングにより該導電膜及び可視光を透過する導電膜の不要な部分を除去して、ソース電極及びドレイン電極を含む導電層（１１４ａ、１１４ｂ、１１５ａ、１１５ｂ、２１４ａ、２１４ｂ、２１５ａ、２１５ｂ）を形成する（図６（Ａ）を参照）。
このエッチングにおいて、第１のチャネル保護層１１６及び第２のチャネル保護層２１６は第３の酸化物半導体層１１３ｃ及び２１３ｃのエッチングストッパーとして機能するため、第３の酸化物半導体層１１３ｃ及び２１３ｃはエッチングされない。
第３の酸化物半導体層１１３ｃ及び２１３ｃのチャネル形成領域上に接して第１のチャネル保護層１１６及び第２のチャネル保護層２１６を設ける構造であるため、第３の酸化物半導体層１１３ｃ及び２１３ｃのチャネル形成領域を工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）から保護できる。従って、薄膜トランジスタ１４３及び１４４の信頼性を向上させることができる。
レジストマスク１３４を除去した後、第５のフォトリソグラフィ工程を行い、ソース電極及びドレイン電極（１１５ａ及び１１５ｂ）を含む配線層と、薄膜トランジスタ１４３を覆うレジストマスク１３５を形成する。次に、レジストマスク１３５を用い、エッチングにより不要な導電層（２１５ａ、２１５ｂ）を除去して、透光性を有するソース電極及びドレイン電極（２１４ａ及び２１４ｂ）を形成する。
次いで、レジストマスク１３５を除去して、この段階で薄膜トランジスタ１４３及び１４４が形成される（図６（Ｂ）を参照）。
次に、第１のチャネル保護層１１６及び第２のチャネル保護層２１６上に実施の形態１と同様に第１の保護絶縁膜１０７を形成する。絶縁性無機材料を用いて単層でまたは積層して形成する。
本実施の形態では、第１の保護絶縁膜１０７としてスパッタ法を用いて厚さ３００ｎｍの酸化シリコン膜を形成し、さらに窒化シリコンを積層する。
次に、実施の形態１と同様に薄膜トランジスタ１４３及び１４４を覆う第２の保護絶縁膜１０８を第１の保護絶縁膜１０７上に形成する。
第２の保護絶縁膜１０８は、第１の保護絶縁膜１０７を介して、第１のチャネル保護層１１６及び第２のチャネル保護層２１６と、ソース電極及びドレイン電極（１１５ａ、１１５ｂ、２１４ａ、２１４ｂ）を覆う。
次いで、第１の保護絶縁膜１０７をエッチングにより開口し、薄膜トランジスタ１４４のドレイン電極２１４ｂに達するコンタクトホール１２５を形成する。
また、薄膜トランジスタ１４３において、バックゲート電極１２９を第１のボトムゲート電極１１１と接続する場合は、バックゲート電極１２９となる導電膜を形成する前に、第２の保護絶縁膜１０８、第１の保護絶縁膜１０７及びゲート絶縁膜１０２の図示されていない所定の箇所に開口部を設けておく。
次いで、実施の形態１と同様に、第２の保護絶縁膜１０８上に可視光を透過する導電膜を形成し、エッチングにより不要な部分を除去してバックゲート電極１２９と画素電極１２８を含む配線層を形成する。
なお、バックゲート電極１２９は、ソース電極及びドレイン電極間の第３の酸化物半導体層１１３ｃの第１のチャネル保護層１１６と重なる領域を覆って配置すれば良く、バックゲート電極１２９の幅を短くすれば寄生容量を低減できる。
また、画素電極１２８は薄膜トランジスタ１４４のドレイン電極２１４ｂとコンタクトホール１２５を介して接続する（図６（Ｃ）を参照）。
また、窒素雰囲気下または大気雰囲気下（大気中）において薄膜トランジスタ１４３及び１４４に加熱処理を行ってもよい。加熱処理は、好ましくは温度３５０℃以下であって、第１の保護絶縁膜１０７となる絶縁膜を形成した後であればいつでもよい。例えば、窒素雰囲気下で３５０℃、１時間の加熱処理を行う。該加熱処理を行うと薄膜トランジスタ１４３及び１４４の電気的特性のばらつきを軽減することができる。
以上の工程を経ることによって図４（Ａ）に示す薄膜トランジスタ１４３及び１４４を形成することができる。
なお、図５（Ａ）及び図５（Ｂ）において、チャネル保護層となる絶縁膜を形成する前に、実施の形態１と同様に露出している第２の酸化物半導体層１１３ｂ及び２１３ｂに対して酸素ラジカル処理を行ってもよい。
また、窒化シリコン膜と酸化シリコン膜を積層したゲート絶縁膜１０２を用いた薄膜トランジスタ１４５及び１４６の構成を図８に示す。酸化シリコン膜からチャネル保護層１１６及び２１６を形成する際、ゲート絶縁膜１０２の酸化シリコン膜がエッチングされるため、島状の酸化物半導体層に重なる酸化シリコン膜の膜厚に比べ、他の領域の膜厚は薄くなる。
また、画素電極１２８を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
以上の工程により、７枚のフォトマスクを用いて、同一基板上に薄膜トランジスタ１４３及び薄膜トランジスタ１４４、もしくは薄膜トランジスタ１４５及び薄膜トランジスタ１４６を作り分けて形成できる。
バックゲート電極１２９を第３の酸化物半導体層１１３ｃのチャネル形成領域と重なる位置に設けることによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における薄膜トランジスタ１４３のしきい値電圧の変化量を低減することができる。また、バックゲート電極１２９の電位は、ボトムゲート電極１１１と同じでもよいし、異なっていても良い。また、バックゲート電極１２９の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
本実施の形態の薄膜トランジスタが有するチャネル形成領域の半導体層は高抵抗化領域であるので、薄膜トランジスタの電気的特性は安定化し、オフ電流の増加などを防止することができる。よって、電気的特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、実施の形態１に示したアクティブマトリクス基板を用いて、アクティブマトリクス型の液晶表示装置を作製する一例を示す。
アクティブマトリクス基板の断面構造の一例を図９（Ａ）に示す。
実施の形態１では、同一基板上に駆動回路の薄膜トランジスタと画素部の薄膜トランジスタを図示したが、本実施の形態では、それら薄膜トランジスタに加え、保持容量、ゲート配線（ゲート配線層ともいう）、ソース配線（ソース配線層ともいう）の端子部も図示して説明する。容量、ゲート配線、ソース配線の端子部は、実施の形態１に示す作製工程と同じ工程で形成することができ、フォトマスク枚数の増加や、工程数の増加することなく作製することができる。また、画素部の表示領域となる部分においては、ゲート配線、ソース配線、及び容量配線層は全て透光性を有する導電膜で形成されており、高い開口率を実現している。また、表示領域でない部分のソース配線層は、配線抵抗を低抵抗とするため金属配線を用いることができる。
図９（Ａ）において、薄膜トランジスタ２１０は、駆動回路に設けられるチャネルストップ型の薄膜トランジスタであり、画素電極層２２７と電気的に接続する薄膜トランジスタ２２０は、画素部に設けられるチャネルストップ型の薄膜トランジスタである。
基板２００上方に形成される薄膜トランジスタ２２０として、本実施の形態では、実施の形態１の薄膜トランジスタ２２０と同じ構造を用いる。なお、第１の保護絶縁層２０３は単層であっても積層であってもよい。
薄膜トランジスタ２２０のゲート電極層と同じ透光性を有する材料、及び同じ工程で形成される容量配線層２３０は、誘電体となる第１のゲート絶縁層２０２ａ、第２のゲート絶縁層２０２ｂを介して容量電極２３１と重なり、保持容量を形成する。なお、容量電極２３１は、薄膜トランジスタ２２０のソース電極層またはドレイン電極層と同じ透光性を有する材料、及び同じ工程で形成される。従って、薄膜トランジスタ２２０が透光性を有していることに加え、それぞれの保持容量も透光性を有するため、開口率を向上させることができる。
保持容量が透光性を有することは、開口率を向上させる上で重要である。特に１０インチ以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また、薄膜トランジスタ２２０及び保持容量の構成部材に透光性を有する膜を用いることで、広視野角を実現するため、１画素を複数のサブピクセルに分割しても高い開口率を実現することができる。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとることができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に２〜４個のサブピクセル及び保持容量を有する場合、薄膜トランジスタが透光性を有していることに加え、それぞれの保持容量も透光性を有するため、開口率を向上させることができる。
なお、保持容量は、画素電極層２２７の下方に設けられ、容量電極２３１が画素電極層２２７と電気的に接続される。
本実施の形態では、容量電極２３１、及び容量配線層２３０を用いて保持容量を形成する例を示したが、保持容量を形成する構造については特に限定されない。例えば、容量配線層を設けず、画素電極層を隣り合う画素のゲート配線と平坦化絶縁層、保護絶縁層、及び第１のゲート絶縁層及び第２のゲート絶縁層を介して重ねて保持容量を形成してもよい。
また、ゲート配線、ソース配線、及び容量配線層は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子電極、ソース配線と同電位の第２の端子電極、容量配線層と同電位の第３の端子電極などが複数並べられて配置される。それぞれの端子電極の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
端子部において、ゲート配線と同電位の第１の端子電極は、画素電極層２２７と同じ透光性を有する材料で形成することができる。第１の端子電極は、ゲート配線に達するコンタクトホールを介してゲート配線と電気的に接続される。ゲート配線に達するコンタクトホールは、薄膜トランジスタ２２０のドレイン電極層と、画素電極層２２７とを電気的に接続するためのコンタクトホールと同じフォトマスクを用い、第２の保護絶縁層２０４、第１の保護絶縁層２０３、第２のゲート絶縁層２０２ｂ、及び第１のゲート絶縁層２０２ａを選択的にエッチングして形成する。
また、駆動回路に配置される薄膜トランジスタ２１０のゲート電極層は、酸化物半導体層の上方に設けられた導電層２１７と電気的に接続させる構造としてもよい。その場合には、薄膜トランジスタ２２０のドレイン電極層と、画素電極層２２７とを電気的に接続するためのコンタクトホールと同じフォトマスクを用い、第２の保護絶縁層２０４、第１の保護絶縁層２０３、第２のゲート絶縁層２０２ｂ、及び第１のゲート絶縁層２０２ａを選択的にエッチングしてコンタクトホールを形成する。このコンタクトホールを介して導電層２１７と駆動回路に配置される薄膜トランジスタ２１０のゲート電極層とを電気的に接続する。
また、駆動回路のソース配線２３４と同電位の第２の端子電極２３５は、画素電極層２２７と同じ透光性を有する材料で形成することができる。第２の端子電極２３５は、ソース配線２３４に達するコンタクトホールを介してソース配線と電気的に接続される。ソース配線は金属配線であり、薄膜トランジスタ２１０のソース電極層と同じ材料、同じ工程で形成され、同電位である。
また、容量配線層２３０と同電位の第３の端子電極は、画素電極層２２７と同じ透光性を有する材料で形成することができる。また、容量配線層２３０に達するコンタクトホールは、容量電極２３１が画素電極層２２７と電気的に接続するためのコンタクトホール２２４と同じフォトマスク、同じ工程で形成することができる。
また、アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極（対向電極層ともいう）が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子電極を端子部に設ける。この第４の端子電極は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。第４の端子電極は、画素電極層２２７と同じ透光性を有する材料で形成することができる。
また、薄膜トランジスタ２２０のソース電極層と薄膜トランジスタ２１０のソース電極層とを電気的に接続する構成は特に限定されず、例えば、薄膜トランジスタ２２０のソース電極層と薄膜トランジスタ２１０のソース電極層を接続する接続電極を画素電極層２２７と同じ工程で形成してもよい。また、表示領域でない部分において、薄膜トランジスタ２２０のソース電極層と薄膜トランジスタ２１０のソース電極層を接触して重ねる構成としてもよい。
なお、駆動回路のゲート配線層２３２の断面構造を図９（Ａ）に示している。本実施の形態は、１０インチ以下の小型の液晶表示パネルの例であるため、駆動回路のゲート配線層２３２は、薄膜トランジスタ２２０のゲート電極層と同じ透光性を有する材料を用いている。
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に同じ材料を用いれば共通のスパッタターゲットや共通の製造装置を用いることができ、その材料コスト及びエッチング時に使用するエッチャント（またはエッチングガス）に要するコストを低減することができ、結果として製造コストを削減することができる。
また、図９（Ａ）の構造において、第２の保護絶縁層２０４として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
また、図９（Ｂ）に、図９（Ａ）とは一部異なる断面構造を示す。図９（Ｂ）は、図９（Ａ）と第２の保護絶縁層２０４が存在しない点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。図９（Ｂ）では、第１の保護絶縁層２０３上に接して画素電極層２２７、導電層２１７、及び第２の端子電極２３５を形成する。
図９（Ｂ）の構造とすると、第２の保護絶縁層２０４の工程を省略することができる。
本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態４）
本実施の形態では、液晶表示パネルのサイズが１０インチを超え、６０インチ、さらには１２０インチとする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため、ゲート配線の一部を金属配線として配線抵抗を低減する例を示す。
なお、図１０（Ａ）は図９（Ａ）と同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
図１０（Ａ）は、駆動回路のゲート配線の一部を金属配線とし、薄膜トランジスタ２１０のゲート電極層と同じ透光性を有する配線と接して形成する例である。なお、金属配線を形成するため、実施の形態３に比べ、フォトマスクの数は増える。
まず、基板２００上に脱水化または脱水素化のための第１の加熱処理に耐えることのできる耐熱性導電性材料膜（膜厚１００ｎｍ以上５００ｎｍ以下）を形成する。
本実施の形態では、膜厚３７０ｎｍのタングステン膜と膜厚５０ｎｍの窒化タンタル膜を形成する。ここでは導電膜を窒化タンタル膜とタングステン膜との積層としたが、特に限定されず、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。耐熱性導電性材料膜は、上述した元素を含む単層に限定されず、二層以上の積層を用いることができる。
第１のフォトリソグラフィ工程により金属配線を形成し、第１の金属配線層２３６と第２の金属配線層２３７を形成する。タングステン膜及び窒化タンタル膜のエッチングにはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。第１の金属配線層２３６と第２の金属配線層２３７をテーパー形状とすることで上に接して形成する透光性を有する導電膜の成膜不良を低減することができる。
次いで、透光性を有する導電膜を形成した後、第２のフォトリソグラフィ工程によりゲート配線層２３８、薄膜トランジスタ２１０のゲート電極層、薄膜トランジスタ２２０のゲート電極層及び容量配線層２３０を形成する。透光性を有する導電膜は、実施の形態１に記載の可視光に対して透光性を有する導電材料を用いる。
なお、透光性を有する導電膜の材料によっては、例えば、ゲート配線層２３８が第１の金属配線層２３６または第２の金属配線層２３７に接する界面があると、後の熱処理などによって酸化膜が形成され、接触抵抗が高くなる恐れがあるため、第２の金属配線層２３７は第１の金属配線層２３６の酸化を防ぐ窒化金属膜を用いることが好ましい。
次いで、実施の形態１と同じ工程でゲート絶縁層、酸化物半導体層などを形成する。以降の工程は、実施の形態１に従ってアクティブマトリクス基板を作製する。
また、本実施の形態では、第２の保護絶縁層２０４を形成した後、フォトマスクを用いて端子部の平坦化絶縁層を選択的に除去する例を示す。端子部においては、平坦化絶縁層が存在しないほうが、ＦＰＣとの良好な接続を行う上で好ましい。
図１０（Ａ）では、第２の端子電極２３５は、第１の保護絶縁層２０３上に形成される。また、図１０（Ａ）では、第２の金属配線層２３７の一部と重なるゲート配線層２３８を示したが、第１の金属配線層２３６及び第２の金属配線層２３７の全部を覆うゲート配線層としてもよい。即ち、第１の金属配線層２３６及び第２の金属配線層２３７は、ゲート配線層２３８を低抵抗化するための補助配線と呼ぶことができる。
また、端子部において、ゲート配線と同電位の第１の端子電極は、第１の保護絶縁層２０３上に形成され、第２の金属配線層２３７と電気的に接続する。端子部から引き回す配線も金属配線で形成する。
また、表示領域でない部分のゲート配線層、容量配線層は、配線抵抗を低抵抗とするため金属配線、即ち、第１の金属配線層２３６及び第２の金属配線層２３７を補助配線として用いることもできる。
また、図１０（Ｂ）に、図１０（Ａ）とは一部異なる断面構造を示す。図１０（Ｂ）は、図１０（Ａ）と駆動回路の薄膜トランジスタのゲート電極層の材料が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
図１０（Ｂ）は、駆動回路の薄膜トランジスタのゲート電極層を金属配線とする例である。駆動回路においては、ゲート電極層は透光性を有する材料に限定されない。
図１０（Ｂ）において、駆動回路の薄膜トランジスタ２４０は第１の金属配線層２４２上に第２の金属配線層２４１が積層されたゲート電極層を含む。なお、第１の金属配線層２４２は、第１の金属配線層２３６と同じ材料、同じ工程で形成することができる。また、第２の金属配線層２４１は、第２の金属配線層２３７と同じ材料、同じ工程で形成することができる。
また、第１の金属配線層２４２を導電層２１７と電気的に接続する場合、第１の金属配線層２４２の酸化を防ぐための第２の金属配線層２４１が窒化金属膜であることが好ましい。
本実施の形態では、金属配線を一部用いて配線抵抗を低減し、液晶表示パネルのサイズが１０インチを超え、６０インチ、さらには１２０インチとする場合であっても表示画像の高精細化を図り、高い開口率を実現することができる。
本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態５）
本実施の形態では、保持容量の構成について、実施の形態３と異なる例を図１１（Ａ）及び図１１（Ｂ）に示す。図１１（Ａ）は、図９（Ａ）と保持容量の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。なお、図１１（Ａ）では画素に配置される薄膜トランジスタ２２０と保持容量の断面構造を示す。
図１１（Ａ）は、誘電体を酸化物絶縁層からなるチャネル保護層２１６、第１の保護絶縁層２０３、及び第２の保護絶縁層２０４とし、画素電極層２２７と、該画素電極層２２７と重なる容量配線層２５０とで保持容量を形成する例である。容量配線層２５０は、画素に配置される薄膜トランジスタ２２０のソース電極層と同じ透光性を有する材料、及び同じ工程で形成されるため、薄膜トランジスタ２２０のソース配線層と重ならないようにレイアウトされる。
図１１（Ａ）に示す保持容量は、一対の電極及び誘電体が透光性を有しており、保持容量全体として透光性を有する。
また、図１１（Ｂ）は、図１１（Ａ）と異なる保持容量の構成の例である。図１１（Ｂ）も、図１１（Ａ）と保持容量の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
図１１（Ｂ）は、誘電体を第１のゲート絶縁層２０２ａ及び第２のゲート絶縁層２０２ｂとし、容量配線層２３０と、該容量配線層２３０と重なる、酸化物半導体層２５１と容量電極２３１との積層で保持容量を形成する例である。また、容量電極２３１は酸化物半導体層２５１に接して積層されており、保持容量の一方の電極として機能する。なお、酸化物半導体層２５１は、薄膜トランジスタ２２０のソース電極またはドレイン電極と同じ透光性を有する材料、同じ工程で形成する。また、容量配線層２３０は、薄膜トランジスタ２２０のゲート電極と同じ透光性を有する材料、同じ工程で形成されるため、薄膜トランジスタ２２０のゲート配線層と重ならないようにレイアウトされる。
また、容量電極２３１は画素電極層２２７と電気的に接続されている。
図１１（Ｂ）に示す保持容量も、一対の電極及び誘電体が透光性を有しており、保持容量全体として透光性を有する。
図１１（Ａ）及び図１１（Ｂ）に示す保持容量は、透光性を有しており、ゲート配線の本数を増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、十分な容量を得ることができ、且つ、高い開口率を実現することができる。
本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態６）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１又は２に従って形成する。また、実施の形態１又は２に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
アクティブマトリクス型表示装置のブロック図の一例を図１６（Ａ）に示す。表示装置の基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣともいう）に接続されている。
図１６（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例として、第１の走査線駆動回路用スタート信号（ＧＳＰ１）（スタートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給されるものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３０３との一方を省略することが可能である。
図１６（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄膜トランジスタによって、基板５３００に形成する駆動回路を構成することができる。したがって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを図ることができる。
また、実施の形態１又は２に示す薄膜トランジスタは、ｎチャネル型ＴＦＴである。図１７（Ａ）、図１７（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の構成、動作について一例を示し説明する。
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジスタを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋが、Ｎチャネル型ＴＦＴである例を説明する。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋのゲートは、配線５６０５＿１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６０２＿Ｎを順番に選択する機能を有する。
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナログ信号である場合が多い。
次に、図１７（Ａ）の信号線駆動回路の動作について、図１７（Ｂ）のタイミングチャートを参照して説明する。図１７（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲート選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間である。
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにおいて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が書き込まれる。
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれることによって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き込み不足を防止することができる。
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１又は２に示す薄膜トランジスタで構成される回路を用いることが可能である。この場合、シフトレジスタ５６０１が有する全てのトランジスタの極性をＮチャネル型、又はＰチャネル型のいずれかの極性のみで構成することができる。
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態について図１８及び図１９を用いて説明する。
走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（Ｎは３以上の自然数）を有している（図１８（Ａ）参照）。図１８（Ａ）に示すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回路からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎは２以上の自然数）が入力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力される。従って各段のパルス出力回路からは、後段及び／または二つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、別の配線等に入力される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図１８（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい。
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜第４の配線１４のいずれかと電気的に接続されている。例えば、図１８（Ａ）において、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されている。
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１８（Ｂ）参照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
なお第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎは、３端子の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）の他に、上記実施の形態で説明した４端子の薄膜トランジスタを用いることができる。なお、本明細書において、薄膜トランジスタが半導体層を介して二つのゲート電極を有する場合、半導体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲート電極を上方のゲート電極とも呼ぶ。
酸化物半導体を薄膜トランジスタのチャネル形成領域を含む半導体層に用いた場合、製造工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、しきい値電圧の制御を行うことのできる構成が好適である。４端子の薄膜トランジスタのしきい値電圧は、上方及び／または下方のゲート電極の電位を制御することにより所望の値に制御することができる。
次に、図１８（Ｂ）に示したパルス出力回路の具体的な回路構成の一例について、図１８（Ｃ）で説明する。
図１８（Ｃ）に示したパルス出力回路は、第１のトランジスタ３１〜第１３のトランジスタ４３を有している。また、上述した第１の入力端子２１〜第５の入力端子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ４３に信号、または電源電位が供給される。ここで図１８（Ｃ）における各電源線の電源電位の大小関係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。なお、第１のトランジスタ３１〜第１３のトランジスタ４３のうち、第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９には、４端子の薄膜トランジスタを用いることが好ましい。第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９の動作は、ソースまたはドレインとなる電極の一方が接続されたノードの電位を、ゲート電極の制御信号によって切り替えることが求められるトランジスタであり、ゲート電極に入力される制御信号に対する応答が速い（オン電流の立ち上がりが急峻）ことでよりパルス出力回路の誤動作を低減することができるトランジスタである。そのため、４端子の薄膜トランジスタを用いることによりしきい値電圧を制御することができ、誤動作がより低減できるパルス出力回路とすることができる。
図１８（Ｃ）において、第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の第２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電気的に接続され、ゲート電極が電源線５２に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極に電気的に接続されている。
図１８（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢとする。
図１９（Ａ）に、図１８（Ｃ）で説明したパルス出力回路を第１のパルス出力回路１０＿１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６及び第２の出力端子２７に入力または出力される信号を示している。
具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力される。
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソースの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。
なお図１８（Ｃ）、図１９（Ａ）において、ノードＡを浮遊状態とすることによりブートストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。
ここで、図１９（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチャートについて図１９（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場合、図１９（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する。
なお、図１９（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下のような利点がある。
ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにすることができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジスタ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１のトランジスタ３１の劣化を抑制することができる。
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続されるように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシフトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトランジスタ３９を省略してもよく、トランジスタ数を削減することが利点である。
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
なお、第７のトランジスタ３７のゲート電極に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲート電極に第２の入力端子２２によって供給されるクロック信号は、第７のトランジスタ３７のゲート電極に第２の入力端子２２によって供給されるクロック信号、第８のトランジスタ３８のゲート電極に第３の入力端子２３によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏する。なお、図１９（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲート電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して２回生じることとなる。一方、図１９（Ａ）に示すシフトレジスタを図１９（Ｂ）の期間のように、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトランジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、第７のトランジスタ３７のゲート電極に第３の入力端子２３によって供給されるクロック信号、第８のゲート電極に第２の入力端子２２によって供給されるクロック信号として、ノードＢの電位の変動を小さくすることで、ノイズを低減することが出来るため好適である。
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出力回路の誤動作を抑制することができる。
（実施の形態７）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜トランジスタを用いて駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極（画素電極層ともいう）のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１２を用いて説明する。図１２（Ａ１）（Ａ２）は、薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネルの平面図であり、図１２（Ｂ）は、図１２（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１２（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１２（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１２（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には保護絶縁層４０２０、４０２１が設けられている。
薄膜トランジスタ４０１０、４０１１は、実施の形態１又は２で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジスタ４０１１としては、実施の形態１又は２で示した薄膜トランジスタ１４１、１４３、画素用の薄膜トランジスタ４０１０としては、薄膜トランジスタ１４２、１４４を用いることができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
絶縁層４０２１上において、駆動回路用の薄膜トランジスタ４０１１の酸化物半導体層のチャネル形成領域と重なる位置にバックゲート電極４０４０が設けられている。バックゲート電極４０４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における薄膜トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、バックゲート電極４０４０は、電位が薄膜トランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、バックゲート電極４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることができ、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ４０３５であり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層（カラーフィルター）、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとして機能する遮光膜を設けてもよい。
薄膜トランジスタ４０１１はチャネル保護層として絶縁層４０４２が形成されている。４０４２は実施の形態１で示したチャネル保護層１１６、２１６と同様な材料及び方法で形成すればよい。また、薄膜トランジスタの表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４０２１で覆う構成となっている。ここでは、絶縁層４０４１、４０４２として、実施の形態１で例示したスパッタ法により酸化珪素膜を形成する。
また、絶縁層４０４１、４０４２上に保護絶縁層４０２０が形成されている。保護絶縁層４０２０は実施の形態１で示した保護絶縁膜１０７と同様な材料及び方法で形成すればよい。ここでは、絶縁層４０２０として、ＰＣＶＤ法により窒化珪素膜を形成する。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、実施の形態１で示した保護絶縁膜１０８と同様な材料及び方法で形成すればよく、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
また図１２においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
図２１は、本明細書に開示する作製方法により作製されるＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
図２１は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態８）
半導体装置の一形態として電子ペーパーの例を示す。
スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。なお、電気泳動ディスプレイは、液晶表示装置には必要な偏光板は必要ない。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態１又は２の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
図２０は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形態１で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２乃至４で示す薄膜トランジスタも本実施の薄膜トランジスタ５８１として適用することもできる。
図２０の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０上に形成された薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、絶縁層５８３に覆われている。薄膜トランジスタ５８１のソース電極層又はドレイン電極層は第１の電極層５８７と、絶縁層５８３及び絶縁層５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と基板５９６上に形成された第２の電極層５８８との間には、黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている。第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、電気泳動表示素子を用いたデバイスは一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態９）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
図１４は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、発光素子駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が発光素子駆動用トランジスタ６４０２のゲートに接続されている。発光素子駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。なお、共通電極６４０８に高電源電位、電源線６４０７に低電源電位が設定されていても良い。その場合、発光素子６４０４に流れる電流が逆になるため、発光素子６４０４の構成を適宜変更してもよい。
なお、容量素子６４０３は発光素子駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。発光素子駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、発光素子駆動用トランジスタ６４０２のゲートには、発光素子駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、発光素子駆動用トランジスタ６４０２は線形領域で動作させる。発光素子駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を発光素子駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋発光素子駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１４と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、発光素子駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋発光素子駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、発光素子駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。発光素子駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、発光素子駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１４に示す画素構成は、これに限定されない。例えば、図１４に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１５を用いて説明する。ここでは、発光素子駆動用ＴＦＴがｎ型であり、また発光素子の有する２つの電極について、上層の電極を陽極、下層の電極を陰極とした場合を例に挙げて、画素の断面構造について説明する。図１５（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる発光素子駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す画素に配置される薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２乃至４で示す画素に配置される薄膜トランジスタをＴＦＴ７００１、７０１１、７０２１として適用することもできる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図１５（Ａ）を用いて説明する。
図１５（Ａ）に、発光素子駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１５（Ａ）では、発光素子７００２の陰極７００３と発光素子駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
また、陰極７００３と隣り合う画素の陰極７００８の間に、それぞれの端部を覆って隔壁７００９を設ける。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、隔壁７００９の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１５（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図１５（Ｂ）を用いて説明する。発光素子駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図１５（Ｂ）では、発光素子駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極７０１５上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１５（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１５（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１５（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
また、導電膜７０１７と隣り合う画素の導電膜７０１８の間に、それぞれの端部を覆って隔壁７０１９を設ける。隔壁７０１９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、隔壁７０１９の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１５（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図１５（Ｃ）を用いて説明する。図１５（Ｃ）では、発光素子駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１５（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１５（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１５（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
また、導電膜７０２７と隣り合う画素の導電膜７０２８の間に、それぞれの端部を覆って隔壁７０２９を設ける。隔壁７０２９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、隔壁７０２９の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１５（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ（発光素子駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、発光素子駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
なお半導体装置は、図１５に示した構成に限定されるものではなく、本明細書に開示する技術的思想に基づく各種の変形が可能である。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図１３を用いて説明する。図１３（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平面図であり、図１３（Ｂ）は、図１３（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１３（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、実施の形態１又は２で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路に配置される薄膜トランジスタ４５０９としては、実施の形態１又は２で示した薄膜トランジスタ１４１、１４３、画素に配置される薄膜トランジスタ４５１０としては、薄膜トランジスタ１４２、１４４を用いることができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチャネル形成領域と重なる位置にバックゲート電極４５４０が設けられている。バックゲート電極４５４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、バックゲート電極４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、バックゲート電極４５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
薄膜トランジスタ４５０９は、チャネル保護層として絶縁層４５４１が形成され、薄膜トランジスタ４５１０はチャネル保護層として絶縁層４５４２が形成されている。絶縁層４５４１、４５４２は実施の形態１で示したチャネル保護層１１６、２１６と同様な材料及び方法で形成すればよい。また、薄膜トランジスタの表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４５４４で覆う構成となっている。ここでは、絶縁層４５４１、４５４２として、実施の形態１に例示したスパッタ法により酸化珪素膜を形成する。
また、薄膜トランジスタ４５０９、４５１０上には保護絶縁層４５４３が形成されている。保護絶縁層４５４３は実施の形態１で示した保護絶縁膜１０７と同様な材料及び方法で形成することができる。ここでは、保護絶縁層４５４３として、ＰＣＶＤ法により窒化珪素膜を形成する。
また、平坦化絶縁膜として絶縁層４５４４を形成する。絶縁層４５４４としては、実施の形態１で示した第２の保護絶縁膜１０８と同様な材料及び方法で形成すればよい。ここでは、絶縁層４５４４としてアクリルを用いる。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
接続端子電極４５１５は、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、図１３の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態１０）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２２に示す。
図２２は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２２では表示部２７０５）に文章を表示し、左側の表示部（図２２では表示部２７０７）に画像を表示することができる。
また、図２２では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
（実施の形態１１）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図２３（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２３（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレーム９７００の記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２４（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２４（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２４（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２４（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
図２４（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
図２５（Ａ）は携帯型のコンピュータの一例を示す斜視図である。
図２５（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部９３０３を見て入力操作を行うことができる。
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバイス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハードディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有している。
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図２５（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部または表示部に表示することができる。また、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０７をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部９３０３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
また、図２５（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電話の一例を示す斜視図である。
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本体を腕に装着するためのバンド部９２０４、腕に対するバンド部の固定状態を調節する調節部９２０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構成されている。
また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッチや、撮像開始指示スイッチの他、例えばボタンを押すとインタネット用のプログラムが起動されるなど、各ファンクションを対応づけることができる。
この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、又は操作スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、図２５（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指などで触れることにより入力を行うことができる。
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。
また、図２５（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テレビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリなどの記憶装置などを備えた構成として、テレビ放送をメモリに録画できる。また、図２５（Ｂ）に示す携帯電話は、ＧＰＳなどの位置情報を収集できる機能を有していてもよい。
表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。図２５（Ｂ）に示す携帯電話は、小型、且つ、軽量であるため、バッテリー容量の限られており、表示部９２０１に用いる表示装置は低消費電力で駆動できるパネルを用いることが好ましい。
なお、図２５（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定されず、携行できる形状を有しているものであればよい。
（実施の形態１２）
本実施の形態では、半導体装置の一形態として、実施の形態１乃至５で示す薄膜トランジスタを有する表示装置の例を図２６乃至図３９を用いて説明する。本実施の形態は、表示素子として液晶素子を用いた液晶表示装置の例を図２６乃至図３９を用いて説明する。図２６乃至図３９の液晶表示装置に用いられるＴＦＴ６２８、６２９は、実施の形態１乃至５で示す薄膜トランジスタを適用することができ、実施の形態１乃至５で示す工程で同様に作製できる電気特性及び信頼性の高い薄膜トランジスタである。ＴＦＴ６２８はチャネル保護層６０８を、ＴＦＴ６２９はチャネル保護層６１１をそれぞれ有し、酸化物半導体層をチャネル形成領域とする逆スタガ薄膜トランジスタである。
はじめにＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について示す。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。
図２７及び図２８は、それぞれ画素電極及び対向電極を示している。なお、図２７は画素電極が形成される基板側の平面図であり、図中に示す切断線Ｅ−Ｆに対応する断面構造を図２６に表している。また、図２８は対向電極が形成される基板側の平面図である。以下の説明ではこれらの図を参照して説明する。
図２６は、ＴＦＴ６２８とそれに接続する画素電極層６２４、及び保持容量部６３０が形成された基板６００と、対向電極層６４０等が形成される対向基板６０１とが重ね合わせられ、液晶が注入された状態を示している。
対向基板６０１には、着色膜６３６、対向電極層６４０が形成され、対向電極層６４０上に突起６４４が形成されている。画素電極層６２４上には配向膜６４８が形成され、同様に対向電極層６４０及び突起６４４上にも配向膜６４６が形成されている。基板６００と対向基板６０１の間に液晶層６５０が形成されている。
基板６００上には、ＴＦＴ６２８とそれに接続する画素電極層６２４、及び保持容量部６３０が形成される。画素電極層６２４は、ＴＦＴ６２８、配線６１６、及び保持容量部６３０を覆う絶縁膜６２０、絶縁膜６２０を覆う絶縁膜６２２をそれぞれ貫通するコンタクトホール６２３で、配線６１８と接続する。ＴＦＴ６２８は実施の形態１乃至５で示す薄膜トランジスタを適宜用いることができる。また、保持容量部６３０は、ＴＦＴ６２８のゲート配線６０２と同時に形成した第１の容量配線６０４と、ゲート絶縁膜６０６と、配線６１６、６１８と同時に形成した第２の容量配線６１７で構成される。
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、液晶素子が形成されている。
図２７に基板６００上の構造を示す。画素電極層６２４は実施の形態１で示した材料を用いて形成する。画素電極層６２４にはスリット６２５を設ける。スリット６２５は液晶の配向を制御するためのものである。
図２７に示すＴＦＴ６２９とそれに接続する画素電極層６２６及び保持容量部６３１は、それぞれＴＦＴ６２８、画素電極層６２４及び保持容量部６３０と同様に形成することができる。ＴＦＴ６２８とＴＦＴ６２９は共に配線６１６と接続している。この液晶表示パネルの画素（ピクセル）は、画素電極層６２４と画素電極層６２６により構成されている。画素電極層６２４と画素電極層６２６はサブピクセルである。
図２８に対向基板側の平面構造を示す。遮光膜６３２上に対向電極層６４０が形成されている。対向電極層６４０は、画素電極層６２４と同様の材料を用いて形成することが好ましい。対向電極層６４０上には液晶の配向を制御する突起６４４が形成されている。なお、図２８に基板６００上に形成される画素電極層６２４及び画素電極層６２６を破線で示し、対向電極層６４０と、画素電極層６２４及び画素電極層６２６が重なり合って配置されている様子を示している。
この画素構造の等価回路を図２９に示す。ＴＦＴ６２８とＴＦＴ６２９は、共にゲート配線６０２、配線６１６と接続している。この場合、容量配線６０４と容量配線６０５の電位を異ならせることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができる。すなわち、容量配線６０４と容量配線６０５の電位を個別に制御することにより液晶の配向を精密に制御して視野角を広げている。
スリット６２５を設けた画素電極層６２４に電圧を印加すると、スリット６２５の近傍には電界の歪み（斜め電界）が発生する。このスリット６２５と、対向基板６０１側の突起６４４とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、マルチドメイン化して液晶表示パネルの視野角を広げている。
次に、上記とは異なるＶＡ型の液晶表示装置について、図３０乃至図３３を用いて説明する。
図３０と図３１は、ＶＡ型液晶表示パネルの画素構造を示している。図３１は基板６００の平面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図３０に表している。
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立して制御する構成を有している。
画素電極層６２４は、絶縁膜６２２をそれぞれ貫通するコンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続している。また、画素電極層６２６は絶縁膜６２２をそれぞれ貫通するコンタクトホール６２７において、配線６１９でＴＦＴ６２９と接続している。ＴＦＴ６２８のゲート配線６０２と、ＴＦＴ６２９のゲート配線６０３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線６１６は、ＴＦＴ６２８とＴＦＴ６２９で共通に用いられている。ＴＦＴ６２８とＴＦＴ６２９は実施の形態１乃至５で示す薄膜トランジスタを適宜用いることができる。なお、ゲート配線６０２、ゲート配線６０３及び容量配線６９０上にはゲート絶縁膜６０６が形成されている。
画素電極層６２４と画素電極層６２６の形状は異なっており、Ｖ字型に広がる画素電極層６２４の外側を囲むように画素電極層６２６が形成されている。画素電極層６２４と画素電極層６２６に印加する電圧を、ＴＦＴ６２８及びＴＦＴ６２９により異ならせることで、液晶の配向を制御している。この画素構造の等価回路を図３３に示す。ＴＦＴ６２８はゲート配線６０２と接続し、ＴＦＴ６２９はゲート配線６０３と接続している。また、ＴＦＴ６２８とＴＦＴ６２９は、共に配線６１６と接続している。ゲート配線６０２とゲート配線６０３に異なるゲート信号を与えることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができる。すなわち、ＴＦＴ６２８とＴＦＴ６２９の動作を個別に制御することにより、液晶素子６５１と液晶素子６５２の液晶の配向を精密に制御して視野角を広げることができる。
対向基板６０１には、着色膜６３６、対向電極層６４０が形成されている。また、着色膜６３６と対向電極層６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いでいる。図３２に対向基板側の平面構造を示す。対向電極層６４０は異なる画素間で共通化されている電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電極層６２４及び画素電極層６２６側のスリット６２５とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。なお、図３２に基板６００上に形成される画素電極層６２４及び画素電極層６２６を破線で示し、対向電極層６４０と、画素電極層６２４及び画素電極層６２６が重なり合って配置されている様子を示している。
画素電極層６２４及び画素電極層６２６上には配向膜６４８が形成され、同様に対向電極層６４０上にも配向膜６４６が形成されている。基板６００と対向基板６０１の間に液晶層６５０が形成されている。また、画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、第１の液晶素子が形成されている。また、画素電極層６２６と液晶層６５０と対向電極層６４０が重なり合うことで、第２の液晶素子が形成されている。図３０乃至図３３で説明する表示パネルの画素構造は、一画素に第１の液晶素子と第２の液晶素子が設けられたマルチドメイン構造となっている。
次に、横電界方式の液晶表示装置について示す。横電界方式は、セル内の液晶分子に対して水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によれば、視野角を約１８０度にまで広げることができる。以下の説明では、横電界方式を採用する液晶表示装置について説明する。
図３４は、電極層６０７、ＴＦＴ６２８、ＴＦＴ６２８に接続する画素電極層６２４が形成された基板６００と、対向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１には、着色膜６３６、平坦化膜６３７などが形成されている。なお、対向基板６０１側に対向電極は設けられていない。また、基板６００と対向基板６０１の間に、配向膜６４６と配向膜６４８を介して液晶層６５０が形成されている。
基板６００上には、電極層６０７及び電極層６０７に接続する容量配線６０４、並びにＴＦＴ６２８が形成される。容量配線６０４はＴＦＴ６２８のゲート配線６０２と同時に形成することができる。ＴＦＴ６２８としては、実施の形態１乃至５で示した薄膜トランジスタを適用することができる。電極層６０７は、実施の形態１乃至５で示す画素電極層と同様の材料を用いることができる。また、電極層６０７は略画素の形状に区画化した形状で形成する。なお、電極層６０７及び容量配線６０４上にはゲート絶縁膜６０６が形成される。
ＴＦＴ６２８の配線６１６、配線６１８がゲート絶縁膜６０６上に形成される。配線６１６は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であると同時に、ＴＦＴ６２８のソース領域又はドレイン領域と接続し、ソース及びドレインの一方の電極となる。配線６１８はソース及びドレインの他方の電極となり、画素電極層６２４と接続する配線である。
配線６１６、配線６１８上に絶縁膜６２０が形成される。また、絶縁膜６２０上には、絶縁膜６２０に形成されるコンタクトホールにおいて、配線６１８に接続する画素電極層６２４が形成される。画素電極層６２４は実施の形態１で示した画素電極と同様の材料を用いて形成する。
このようにして、基板６００上にＴＦＴ６２８とそれに接続する画素電極層６２４が形成される。なお、保持容量は電極層６０７と画素電極層６２４の間で形成している。
図３５は、画素電極の構成を示す平面図である。図３５に示す切断線Ｏ−Ｐに対応する断面構造を図３４に表している。画素電極層６２４にはスリット６２５が設けられる。スリット６２５は液晶の配向を制御するためのものである。この場合、電界は電極層６０７と画素電極層６２４の間で発生する。電極層６０７と画素電極層６２４の間にはゲート絶縁膜６０６が形成されているが、ゲート絶縁膜６０６の厚さは５０〜２００ｎｍであり、２〜１０μｍである液晶層の厚さと比較して十分薄いので、実質的に基板６００と平行な方向（水平方向）に電界が発生する。この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広がることとなる。また、電極層６０７と画素電極層６２４は共に透光性の電極であるので、開口率を向上させることができる。
次に、横電界方式の液晶表示装置の他の一例について示す。
図３６と図３７は、ＩＰＳ型の液晶表示装置の画素構造を示している。図３７は平面図であり、図中に示す切断線Ｖ−Ｗに対応する断面構造を図３６に表している。以下の説明ではこの両図を参照して説明する。
図３６は、ＴＦＴ６２８とそれに接続する画素電極層６２４が形成された基板６００と、対向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１には着色膜６３６、平坦化膜６３７などが形成されている。なお、対向基板６０１側に対向電極は設けられていない。基板６００と対向基板６０１の間に、配向膜６４６及び配向膜６４８を介して液晶層６５０が形成されている。
基板６００上には、共通電位線６０９、及びＴＦＴ６２８が形成される。共通電位線６０９はＴＦＴ６２８のゲート配線６０２と同時に形成することができる。ＴＦＴ６２８としては、実施の形態１乃至５で示した薄膜トランジスタを適用することができる。
ＴＦＴ６２８の配線６１６、配線６１８がゲート絶縁膜６０６上に形成される。配線６１６は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であると同時に、ＴＦＴ６２８のソース領域又はドレイン領域と接続し、ソース及びドレインの一方の電極となる。配線６１８はソース及びドレインの他方の電極となり、画素電極層６２４と接続する配線である。
配線６１６、配線６１８上に絶縁膜６２０が形成される。また、絶縁膜６２０上には、絶縁膜６２０に形成されるコンタクトホール６２３を介して、配線６１８に接続する画素電極層６２４が形成される。画素電極層６２４は実施の形態１乃至５で示した画素電極と同様の材料を用いて形成する。なお、図３７に示すように、画素電極層６２４は、共通電位線６０９と同時に形成した櫛形の電極と横電界が発生するように形成される。また、画素電極層６２４の櫛歯の部分が共通電位線６０９と同時に形成した櫛形の電極と交互に咬み合うように形成される。
画素電極層６２４に印加される電位と共通電位線６０９の電位との間に電界が生じると、この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広がることとなる。
このようにして、基板６００上にＴＦＴ６２８とそれに接続する画素電極層６２４が形成される。保持容量は共通電位線６０９と容量電極６１５の間にゲート絶縁膜６０６を設け、それにより形成している。容量電極６１５と画素電極層６２４はコンタクトホール６３３を介して接続されている。
次に、ＴＮ型の液晶表示装置の形態について示す。
図３８と図３９は、ＴＮ型の液晶表示装置の画素構造を示している。図３９は平面図であり、図中に示す切断線Ｋ−Ｌに対応する断面構造を図３８に表している。以下の説明ではこの両図を参照して説明する。
画素電極層６２４は絶縁膜６２０に形成されるコンタクトホール６２３及び配線６１８を介してＴＦＴ６２８と接続している。データ線として機能する配線６１６は、ＴＦＴ６２８と接続している。ＴＦＴ６２８は実施の形態１乃至５に示すＴＦＴのいずれかを適用することができる。
画素電極層６２４は、実施の形態１乃至５で示す画素電極を用いて形成されている。容量配線６０４はＴＦＴ６２８のゲート配線６０２と同時に形成することができる。ゲート配線６０２及び容量配線６０４上にはゲート絶縁膜６０６が形成される。保持容量は、容量配線６０４と容量電極６１５の間にゲート絶縁膜６０６を介して形成している。
対向基板６０１には、着色膜６３６、対向電極層６４０が形成されている。また、着色膜６３６と対向電極層６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いでいる。液晶層６５０は画素電極層６２４と対向電極層６４０の間に配向膜６４８及び配向膜６４６を介して形成されている。
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、液晶素子が形成されている。
また、着色膜６３６は、基板６００側に形成されていても良い。また、基板６００の薄膜トランジスタが形成されている面とは逆の面に偏光板を貼り合わせ、また対向基板６０１の対向電極層６４０が形成されている面とは逆の面に、偏光板を貼り合わせておく。
以上の工程により、表示装置として液晶表示装置を作製することができる。本実施の形態の液晶表示装置は、開口率が高い液晶表示装置である。
（実施の形態１３）
本実施の形態では、断面から見て酸化物半導体層を窒化物絶縁膜で囲む例を図４０に示す。図４０は、酸化物絶縁層４１６の上面形状及び端部の位置が図１（Ａ）と異なる点、ゲート絶縁層の構成が異なる点以外は同じであるため、同じ箇所の詳細な説明は省略する。
駆動回路に配置される薄膜トランジスタ４１０はチャネルストップ型の薄膜トランジスタであり、絶縁表面を有する基板４００上に、ゲート電極層４１１、窒化物絶縁膜からなるゲート絶縁層４０２、少なくとも酸化物半導体層４１３、第１の低抵抗Ｎ型領域４１４ａ、及び第２の低抵抗Ｎ型領域４１４ｂを有する酸化物半導体層、ソース電極層４１５ａ、及びドレイン電極層４１５ｂを含む。また、酸化物半導体層４１３のチャネル形成領域に接してチャネル保護層として機能する酸化物絶縁層４１６が設けられている。
また、画素に配置される薄膜トランジスタ４２０は、薄膜トランジスタ４１０と同様にチャネルストップ型の薄膜トランジスタであり、ゲート電極層４２１、窒化物絶縁膜からなるゲート絶縁層４０２、酸化物半導体層４２２、ソース電極層４２５ａ及びドレイン電極層４２５ｂを含む。また、酸化物半導体層４２２のチャネル形成領域に接してチャネル保護層として機能する酸化物絶縁層４２６が設けられている。
なお、酸化物絶縁層４１６及び酸化物絶縁層４２６をフォトリソグラフィ工程で形成する際に、薄膜トランジスタ４１０及び薄膜トランジスタ４２０の外側のゲート絶縁層４０２が露出するように加工する。
さらに薄膜トランジスタ４１０及び薄膜トランジスタ４２０の上面及び側面を覆うように窒化物絶縁膜からなる保護絶縁層４０３を形成する。
また、ソース電極層４１５ａの下面に接して第１の低抵抗Ｎ型領域４１４ａが自己整合的に形成されている。また、ドレイン電極層４０５ｂの下面に接して第２の低抵抗Ｎ型領域４１４ｂが自己整合的に形成されている。また、酸化物半導体層４１３のチャネル形成領域は、酸化物絶縁層４１６と接し、且つ膜厚が薄くなっており、第１の低抵抗Ｎ型領域４１４ａ、及び第２の低抵抗Ｎ型領域４１４ｂよりも高抵抗の領域（Ｉ型領域）とする。
また、酸化物半導体層４１３のチャネル形成領域、第１の低抵抗Ｎ型領域４１４ａ、及び第２の低抵抗Ｎ型領域４１４ｂの下面に接して窒化物絶縁膜からなるゲート絶縁層４０２が形成されている。
窒化物絶縁膜からなる保護絶縁層４０３は、スパッタ法で得られる窒化珪素膜、酸化窒化珪素膜、窒化アルミニウム膜、酸化窒化アルミニウム膜などの水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用いる。
本実施の形態では、窒化物絶縁膜からなる保護絶縁層４０３として、薄膜トランジスタ４１０及び薄膜トランジスタ４２０の上面、及び側面を囲むようにＲＦスパッタ法を用い、膜厚１００ｎｍの窒化珪素膜を設ける。また、薄膜トランジスタ４１０及び薄膜トランジスタ４２０の外側において、保護絶縁層４０３を窒化物絶縁膜からなるゲート絶縁層４０２と接する構成とする。
図４０に示す構造とすることで、窒化物絶縁膜からなる保護絶縁層４０３の形成後の製造プロセスにおいて、外部からの水分の侵入を防ぐことができる。また、半導体装置、例えば液晶表示装置としてデバイスが完成した後にも長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信頼性を向上することができる。
また、本実施の形態では一つの薄膜トランジスタを窒化物絶縁膜で囲む構成を示したが特に限定されず、複数の薄膜トランジスタを窒化物絶縁膜で囲む構成としてもよいし、画素部の複数の薄膜トランジスタをまとめて窒化物絶縁膜で囲む構成としてもよい。少なくともアクティブマトリクス基板の画素部の周縁を囲むように保護絶縁層４０３とゲート絶縁層４０２とが接する領域を設ける構成とすればよい。
本実施の形態は他の実施の形態と自由に組み合わせることができる。
１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
６１ 期間
６２ 期間
１００ 基板
１０２ ゲート絶縁膜
１０２ｂ ゲート絶縁膜
１０７ 保護絶縁膜
１０７ａ 保護絶縁膜
１０８ 保護絶縁膜
１１１ ボトムゲート電極
１１３ 酸化物半導体層
１１３ａ 酸化物半導体層
１１３ｂ 酸化物半導体層
１１３ｃ 酸化物半導体層
１１３ｄ 酸化物半導体領域
１１４ａ 導電層
１１４ｂ 導電層
１１５ａ 導電層
１１５ｂ 導電層
１１６ チャネル保護層
１２５ コンタクトホール
１２８ 画素電極
１２９ バックゲート電極
１３４ レジストマスク
１３５ レジストマスク
１４１ 薄膜トランジスタ
１４２ 薄膜トランジスタ
１４３ 薄膜トランジスタ
１４４ 薄膜トランジスタ
１４５ 薄膜トランジスタ
１４６ 薄膜トランジスタ
２００ 基板
２０２ａ ゲート絶縁層
２０２ｂ ゲート絶縁層
２０３ 保護絶縁層
２０４ 保護絶縁層
２１０ 薄膜トランジスタ
２１１ ボトムゲート電極
２１３ 酸化物半導体層
２１３ａ 酸化物半導体層
２１３ｂ 酸化物半導体層
２１３ｃ 酸化物半導体層
２１３ｄ 酸化物半導体領域
２１４ａ ソース電極又はドレイン電極
２１４ｂ ソース電極又はドレイン電極
２１５ａ 導電層
２１５ｂ 導電層
２１６ チャネル保護層
２１７ 導電層
２２０ 薄膜トランジスタ
２２４ コンタクトホール
２２７ 画素電極層
２３０ 容量配線層
２３１ 容量電極
２３２ ゲート配線層
２３４ ソース配線
２３５ 端子電極
２３６ 金属配線層
２３７ 金属配線層
２３８ ゲート配線層
２４０ 薄膜トランジスタ
２４１ 金属配線層
２４２ 金属配線層
２５０ 容量配線層
２５１ 酸化物半導体層
４００ 基板
４０２ ゲート絶縁層
４０３ 保護絶縁層
４０５ｂ ドレイン電極層
４１０ 薄膜トランジスタ
４１１ ゲート電極層
４１３ 酸化物半導体層
４１４ａ 低抵抗Ｎ型領域
４１４ｂ 低抵抗Ｎ型領域
４１５ａ ソース電極層
４１５ｂ ドレイン電極層
４１６ 酸化物絶縁層
４２０ 薄膜トランジスタ
４２１ ゲート電極層
４２２ 酸化物半導体層
４２５ａ ソース電極層
４２５ｂ ドレイン電極層
４２６ 酸化物絶縁層
５８０ 基板
５８１ 薄膜トランジスタ
５８３ 絶縁層
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
５９６ 基板
６００ 基板
６０１ 対向基板
６０２ ゲート配線
６０３ ゲート配線
６０４ 容量配線
６０５ 容量配線
６０６ ゲート絶縁膜
６０７ 電極層
６０８ チャネル保護層
６０９ 共通電位線
６１１ チャネル保護層
６１５ 容量電極
６１６ 配線
６１７ 容量配線
６１８ 配線
６１９ 配線
６２０ 絶縁膜
６２２ 絶縁膜
６２３ コンタクトホール
６２４ 画素電極層
６２５ スリット
６２６ 画素電極層
６２７ コンタクトホール
６２８ ＴＦＴ
６２９ ＴＦＴ
６３０ 保持容量部
６３１ 保持容量部
６３２ 遮光膜
６３３ コンタクトホール
６３６ 着色膜
６３７ 平坦化膜
６４０ 対向電極層
６４１ スリット
６４４ 突起
６４６ 配向膜
６４８ 配向膜
６５０ 液晶層
６５１ 液晶素子
６５２ 液晶素子
６９０ 容量配線
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３５ スペーサ
４０４０ バックゲート電極
４０４１ 絶縁層
４０４２ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ バックゲート電極
４５４１ 絶縁層
４５４２ 絶縁層
４５４３ 絶縁層
４５４４ 絶縁層
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ 薄膜トランジスタ
５６０４ 配線
５６０５ 配線
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７００８ 陰極
７００９ 隔壁
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０１８ 導電膜
７０１９ 隔壁
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
７０２８ 導電膜
７０２９ 隔壁
９２０１ 表示部
９２０２ 表示ボタン
９２０３ 操作スイッチ
９２０４ バンド部
９２０５ 調節部
９２０６ カメラ部
９２０７ スピーカ
９２０８ マイク
９３０１ 上部筐体
９３０２ 下部筐体
９３０３ 表示部
９３０４ キーボード
９３０５ 外部接続ポート
９３０６ ポインティングデバイス
９３０７ 表示部
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 入力手段（操作キー）
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

Claims (5)

  1. 基板上に、駆動回路と画素部とを有し、
    前記駆動回路は、
    前記基板上の第１のゲート電極と、
    前記第１のゲート電極上のゲート絶縁層と、
    前記ゲート絶縁層上の第１の酸化物半導体層と、
    前記第１の酸化物半導体層の一部と接する第１のチャネル保護層と、
    前記第１のチャネル保護層上及び前記第１の酸化物半導体層上の第１のソース電極及び第１のドレイン電極と、を有し、
    前記画素部は、
    前記基板上の第２のゲート電極と、
    前記第２のゲート電極上の前記ゲート絶縁層と、
    前記ゲート絶縁層上に第２の酸化物半導体層と、
    前記第２の酸化物半導体層の一部と接する第２のチャネル保護層と、
    前記第２のチャネル保護層上及び前記第２の酸化物半導体層上の第２のソース電極及び第２のドレイン電極と、
    前記第２のチャネル保護層上の画素電極層と、を有し、
    前記第２のゲート電極、前記ゲート絶縁層、前記第２の酸化物半導体層、前記第２のソース電極、前記第２のドレイン電極、前記第２のチャネル保護層、及び前記画素電極層は透光性を有し、
    前記第１のソース電極及び前記第１のドレイン電極は、前記第２のソース電極及び前記第２のドレイン電極とは材料が異なり、
    前記第１のソース電極及び前記第１のドレイン電極は、前記第２のソース電極及び前記第２のドレイン電極よりも低抵抗であり、
    前記第１のソース電極及び前記第１のドレイン電極は、それぞれ、透光性を有する導電層と、金属元素を有する導電層と、を有することを特徴とする半導体装置。
  2. 請求項１において、
    前記第１の酸化物半導体層のチャネル形成領域上に前記第１のチャネル保護層を介して導電層を有することを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記第１のチャネル保護層と前記第２のチャネル保護層は、同じ透光性を有する絶縁材料を有することを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記第２のソース電極、前記第２のドレイン電極、及び前記画素電極層は、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、または酸化亜鉛を有することを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一において、
    さらに前記基板上に容量部を有し、
    前記容量部は、容量配線及び該容量配線と重なる容量電極を有し、
    前記容量配線及び前記容量電極は透光性を有することを特徴とする半導体装置。
JP2010159783A 2009-07-18 2010-07-14 半導体装置 Active JP5145381B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010159783A JP5145381B2 (ja) 2009-07-18 2010-07-14 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009169601 2009-07-18
JP2009169601 2009-07-18
JP2010159783A JP5145381B2 (ja) 2009-07-18 2010-07-14 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012257016A Division JP5683049B2 (ja) 2009-07-18 2012-11-26 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2011044697A JP2011044697A (ja) 2011-03-03
JP2011044697A5 JP2011044697A5 (ja) 2012-09-06
JP5145381B2 true JP5145381B2 (ja) 2013-02-13

Family

ID=43464654

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2010159783A Active JP5145381B2 (ja) 2009-07-18 2010-07-14 半導体装置
JP2012257016A Active JP5683049B2 (ja) 2009-07-18 2012-11-26 半導体装置の作製方法
JP2015003746A Withdrawn JP2015130511A (ja) 2009-07-18 2015-01-12 半導体装置
JP2016172440A Withdrawn JP2017028298A (ja) 2009-07-18 2016-09-05 半導体装置
JP2018125900A Active JP6585778B2 (ja) 2009-07-18 2018-07-02 表示装置
JP2019161949A Withdrawn JP2020073952A (ja) 2009-07-18 2019-09-05 表示装置
JP2021156630A Withdrawn JP2022003693A (ja) 2009-07-18 2021-09-27 半導体装置
JP2023116442A Active JP7596459B2 (ja) 2009-07-18 2023-07-18 表示装置
JP2024205969A Active JP7731493B2 (ja) 2009-07-18 2024-11-27 表示装置
JP2025136178A Pending JP2025172781A (ja) 2009-07-18 2025-08-19 表示装置

Family Applications After (9)

Application Number Title Priority Date Filing Date
JP2012257016A Active JP5683049B2 (ja) 2009-07-18 2012-11-26 半導体装置の作製方法
JP2015003746A Withdrawn JP2015130511A (ja) 2009-07-18 2015-01-12 半導体装置
JP2016172440A Withdrawn JP2017028298A (ja) 2009-07-18 2016-09-05 半導体装置
JP2018125900A Active JP6585778B2 (ja) 2009-07-18 2018-07-02 表示装置
JP2019161949A Withdrawn JP2020073952A (ja) 2009-07-18 2019-09-05 表示装置
JP2021156630A Withdrawn JP2022003693A (ja) 2009-07-18 2021-09-27 半導体装置
JP2023116442A Active JP7596459B2 (ja) 2009-07-18 2023-07-18 表示装置
JP2024205969A Active JP7731493B2 (ja) 2009-07-18 2024-11-27 表示装置
JP2025136178A Pending JP2025172781A (ja) 2009-07-18 2025-08-19 表示装置

Country Status (6)

Country Link
US (3) US8729550B2 (ja)
JP (10) JP5145381B2 (ja)
KR (3) KR101929726B1 (ja)
CN (2) CN102473733B (ja)
TW (1) TWI559499B (ja)
WO (1) WO2011010544A1 (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102473733B (zh) 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
KR101907366B1 (ko) 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011027661A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR20230165355A (ko) * 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5532803B2 (ja) * 2009-09-30 2014-06-25 ソニー株式会社 半導体デバイスおよび表示装置
KR101832698B1 (ko) * 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101402294B1 (ko) * 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
CN105336744B (zh) * 2010-02-12 2018-12-21 株式会社半导体能源研究所 半导体装置及其驱动方法
KR102115344B1 (ko) 2010-08-27 2020-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9024317B2 (en) * 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
CN102157565A (zh) * 2011-01-18 2011-08-17 北京大学深圳研究生院 一种薄膜晶体管的制作方法
CN102760697B (zh) * 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
TWI550865B (zh) * 2011-05-05 2016-09-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
TWI613822B (zh) 2011-09-29 2018-02-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI498974B (zh) * 2012-03-03 2015-09-01 中華映管股份有限公司 畫素結構的製作方法及畫素結構
KR20130105392A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
JP6076626B2 (ja) 2012-06-14 2017-02-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20250175003A (ko) * 2012-07-20 2025-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2014045175A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2014054428A1 (ja) * 2012-10-01 2014-04-10 シャープ株式会社 半導体装置
JP6317059B2 (ja) * 2012-11-16 2018-04-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
WO2014147964A1 (ja) * 2013-03-18 2014-09-25 パナソニック株式会社 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法
TWI690085B (zh) 2013-05-16 2020-04-01 日商半導體能源研究所股份有限公司 半導體裝置
CN109860278A (zh) * 2013-05-20 2019-06-07 株式会社半导体能源研究所 半导体装置
JP6128961B2 (ja) * 2013-05-30 2017-05-17 三菱電機株式会社 薄膜トランジスタ、表示パネル用基板、表示パネル、表示装置および薄膜トランジスタの製造方法
US20140374744A1 (en) * 2013-06-19 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102090713B1 (ko) 2013-06-25 2020-03-19 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널의 제조 방법
JP6400961B2 (ja) 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
JP2015038925A (ja) * 2013-08-19 2015-02-26 株式会社東芝 半導体装置
CN103474473B (zh) * 2013-09-10 2016-02-03 深圳市华星光电技术有限公司 一种薄膜晶体管开关及其制造方法
US9461126B2 (en) * 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
US9455349B2 (en) * 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
KR20150087647A (ko) 2014-01-22 2015-07-30 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
US9653487B2 (en) * 2014-02-05 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, module, and electronic device
KR20150097359A (ko) * 2014-02-18 2015-08-26 주식회사 엘지화학 봉지 필름 및 이를 포함하는 유기전자장치
US9368491B2 (en) * 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement mode inverter with variable thickness dielectric stack
US9368490B2 (en) * 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement-depletion mode inverter with two transistor architectures
JP6546387B2 (ja) * 2014-10-28 2019-07-17 株式会社ジャパンディスプレイ 表示装置
US10700210B2 (en) * 2014-11-28 2020-06-30 Sharp Kabushiki Kaisha Semiconductor device, and manufacturing method for same
KR102342804B1 (ko) * 2014-12-30 2021-12-22 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102350366B1 (ko) * 2014-12-31 2022-01-11 엘지디스플레이 주식회사 유기 발광 표시 장치
US10249644B2 (en) * 2015-02-13 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2017003976A (ja) * 2015-06-15 2017-01-05 株式会社半導体エネルギー研究所 表示装置
JP2017022377A (ja) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
WO2017073459A1 (ja) * 2015-10-27 2017-05-04 パイオニア株式会社 発光システム
US10297331B2 (en) 2015-10-30 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102665737B1 (ko) * 2015-12-09 2024-05-10 엘지디스플레이 주식회사 반사형 표시장치
US9806179B2 (en) * 2016-01-14 2017-10-31 Hon Hai Precision Industry Co., Ltd. Method for fabricating conducting structure and thin film transistor array panel
WO2017149734A1 (ja) * 2016-03-03 2017-09-08 パイオニア株式会社 発光装置及び発光システム
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
JP2017224676A (ja) * 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
TWI729030B (zh) 2016-08-29 2021-06-01 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
JP6326518B2 (ja) * 2017-03-02 2018-05-16 株式会社ジャパンディスプレイ 液晶表示装置
CN110521003B (zh) * 2017-03-27 2023-06-09 夏普株式会社 有源矩阵基板及其制造方法
JP2018195632A (ja) * 2017-05-15 2018-12-06 株式会社ジャパンディスプレイ 半導体装置および表示装置
US10818800B2 (en) * 2017-12-22 2020-10-27 Nanya Technology Corporation Semiconductor structure and method for preparing the same
JP2020021814A (ja) * 2018-07-31 2020-02-06 株式会社リコー 電界効果型トランジスタの製造方法、並びに表示素子、画像表示装置、及びシステム
KR102666834B1 (ko) 2018-12-07 2024-05-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102782858B1 (ko) * 2019-02-08 2025-03-17 삼성디스플레이 주식회사 유기 발광 표시 장치
GB2610886B (en) 2019-08-21 2023-09-13 Pragmatic Printing Ltd Resistor geometry
GB2587793B (en) * 2019-08-21 2023-03-22 Pragmatic Printing Ltd Electronic circuit comprising transistor and resistor
JP6881541B2 (ja) * 2019-10-09 2021-06-02 ダイキン工業株式会社 含フッ素ポリマーを含有する組成物および架橋物
JP7398926B2 (ja) * 2019-10-23 2023-12-15 上海天馬微電子有限公司 液晶表示装置
US11699391B2 (en) 2021-05-13 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device
JP7437359B2 (ja) * 2021-08-30 2024-02-22 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法

Family Cites Families (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH07119915B2 (ja) * 1989-01-27 1995-12-20 日本電気株式会社 薄膜電界効果型トランジスタ素子アレイ
JPH03222369A (ja) * 1990-01-18 1991-10-01 Samsung Electron Devices Co Ltd 薄膜トランジスタ及びその製造方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH055898A (ja) * 1991-06-27 1993-01-14 Casio Comput Co Ltd 薄膜素子形成パネル
JPH05251705A (ja) * 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3286152B2 (ja) 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3603496B2 (ja) * 1996-08-26 2004-12-22 凸版印刷株式会社 液晶表示装置用電極板
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000180892A (ja) * 1998-12-17 2000-06-30 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP4008133B2 (ja) * 1998-12-25 2007-11-14 株式会社半導体エネルギー研究所 半導体装置
KR100525044B1 (ko) * 1999-02-10 2005-10-31 엘지.필립스 엘시디 주식회사 박막 트랜지스터형 광 감지소자 제조방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002055660A (ja) * 2000-08-11 2002-02-20 Casio Comput Co Ltd 電子装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6828584B2 (en) 2001-05-18 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (fr) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004055843A (ja) * 2002-07-19 2004-02-19 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ又は半導体装置及びそれらの設計方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR20050079717A (ko) * 2004-02-06 2005-08-11 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
TWI291589B (en) * 2004-03-04 2007-12-21 Au Optronics Corp Liquid crystal display panel and TFT array substrate thereof
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358354C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102945857B (zh) * 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006245031A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100646975B1 (ko) * 2005-09-12 2006-11-23 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
US7745798B2 (en) * 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
KR101050767B1 (ko) 2005-11-15 2011-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP4904789B2 (ja) * 2005-11-30 2012-03-28 凸版印刷株式会社 薄膜トランジスタ
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
TW200736786A (en) 2006-03-31 2007-10-01 Prime View Int Co Ltd Thin film transistor array substrate and electronic ink display device
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5135709B2 (ja) * 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI336945B (en) 2006-06-15 2011-02-01 Au Optronics Corp Dual-gate transistor and pixel structure using the same
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4179393B2 (ja) 2006-09-14 2008-11-12 エプソンイメージングデバイス株式会社 表示装置及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
TW200816486A (en) * 2006-09-22 2008-04-01 Wintek Corp Thin-film transistor array and method for manufacturing the same
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5468196B2 (ja) * 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
TWI585730B (zh) * 2006-09-29 2017-06-01 半導體能源研究所股份有限公司 顯示裝置和電子裝置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
CN100547800C (zh) * 2006-10-19 2009-10-07 元太科技工业股份有限公司 薄膜晶体管阵列基板及电子墨水显示装置
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 出光興產股份有限公司 A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
WO2008099700A1 (ja) * 2007-02-16 2008-08-21 Sharp Kabushiki Kaisha ダブルゲートトランジスタおよびその製造方法ならびにダブルゲートトランジスタを備えるアクティブマトリクス基板
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5164427B2 (ja) 2007-05-11 2013-03-21 株式会社ジャパンディスプレイウェスト 半導体装置およびその駆動方法、表示装置およびその駆動方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5242083B2 (ja) * 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
WO2009019920A1 (ja) * 2007-08-09 2009-02-12 Sharp Kabushiki Kaisha 回路基板及び表示装置
JP5307994B2 (ja) * 2007-08-17 2013-10-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009117620A (ja) * 2007-11-07 2009-05-28 Casio Comput Co Ltd 画像読取装置およびその製造方法
JP2009130209A (ja) 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI616707B (zh) 2008-11-28 2018-03-01 半導體能源研究所股份有限公司 液晶顯示裝置
US20100224880A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101907366B1 (ko) * 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102473733B (zh) 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US8729550B2 (en) 2014-05-20
JP7596459B2 (ja) 2024-12-09
JP2011044697A (ja) 2011-03-03
JP2015130511A (ja) 2015-07-16
KR101929726B1 (ko) 2018-12-14
JP2025172781A (ja) 2025-11-26
JP2023153828A (ja) 2023-10-18
CN102473733B (zh) 2015-09-30
TWI559499B (zh) 2016-11-21
CN105070749A (zh) 2015-11-18
US20110012117A1 (en) 2011-01-20
WO2011010544A1 (en) 2011-01-27
KR20150080028A (ko) 2015-07-08
JP7731493B2 (ja) 2025-08-29
TW201133786A (en) 2011-10-01
KR20180071402A (ko) 2018-06-27
JP2020073952A (ja) 2020-05-14
US8987048B2 (en) 2015-03-24
CN105070749B (zh) 2019-08-09
JP2013084964A (ja) 2013-05-09
JP6585778B2 (ja) 2019-10-02
US9184185B2 (en) 2015-11-10
JP2018163375A (ja) 2018-10-18
KR101870460B1 (ko) 2018-06-22
US20140209902A1 (en) 2014-07-31
JP5683049B2 (ja) 2015-03-11
KR20120049886A (ko) 2012-05-17
KR101768786B1 (ko) 2017-08-16
US20150155304A1 (en) 2015-06-04
JP2025028077A (ja) 2025-02-28
JP2022003693A (ja) 2022-01-11
JP2017028298A (ja) 2017-02-02
CN102473733A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
JP7731493B2 (ja) 表示装置
JP6619907B1 (ja) 表示装置
JP6386623B2 (ja) 半導体装置の作製方法及び液晶表示装置の作製方法
JP6271050B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120723

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120723

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5145381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250