CN101752390A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101752390A
CN101752390A CN200910253848A CN200910253848A CN101752390A CN 101752390 A CN101752390 A CN 101752390A CN 200910253848 A CN200910253848 A CN 200910253848A CN 200910253848 A CN200910253848 A CN 200910253848A CN 101752390 A CN101752390 A CN 101752390A
Authority
CN
China
Prior art keywords
conductive layer
layer
film
semiconductor device
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910253848A
Other languages
English (en)
Other versions
CN101752390B (zh
Inventor
木村肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201410408804.5A priority Critical patent/CN104201179B/zh
Publication of CN101752390A publication Critical patent/CN101752390A/zh
Application granted granted Critical
Publication of CN101752390B publication Critical patent/CN101752390B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

一种半导体装置，包括：设置在具有绝缘表面的衬底上的氧化物半导体层；覆盖氧化物半导体层的栅极绝缘膜；在栅极绝缘膜上的按顺序层叠的第一导电层、第二导电层；覆盖氧化物半导体层、包括栅电极(所述第一导电层及所述第二导电层)的栅极布线的绝缘膜；以及在绝缘膜上的按顺序层叠第三导电层、第四导电层的电连接到氧化物半导体层。所述栅电极使用第一导电层形成。所述栅极布线使用第一导电层和第二导电层形成。源电极使用第三导电层形成。源极布线使用第三导电层和第四导电层形成。

Description

半导体装置
技术领域
本发明涉及一种半导体装置及其制造方法，其中具有由将氧化物半导体膜用于沟道形成区的薄膜晶体管(下面称为TFT)构成的电路。例如，本发明涉及一种电子设备，其中作为其部件安装了以液晶显示面板为代表的光电器件或具有有机发光元件的发光显示装置。
背景技术
以液晶显示装置为代表的形成在玻璃衬底等的平板上的薄膜晶体管使用非晶硅、多晶硅来制造。使用非晶硅的薄膜晶体管具有如下特性：虽然其场效应迁移率低，但是可以对应于玻璃衬底的大面积化。另一方面，使用结晶硅的薄膜晶体管具有如下特性：虽然其场效应迁移率高，但是需要进行激光退火等的晶化工序，并其不一定适合于玻璃衬底的大面积化。
针对于此，使用氧化物半导体制造薄膜晶体管，并将其应用于电子器件及光器件的技术受到瞩目。例如，专利文献1及专利文献2公开了使用氧化锌、In-Ga-Zn-O类氧化物半导体用作氧化物半导体膜制造薄膜晶体管，并将其用作图像显示装置的开关元件等的技术。而且，钻研通过对栅电极和源电极或漏电极也使用具有透光性的电极，提高开口率的技术(专利文献3和专利文献4)。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-096055号公报
[专利文献3]日本专利申请公开2007-123700号公报
[专利文献4]日本专利申请公开2007-81362号公报
在很多情况下，将构成栅电极、源电极或漏电极的导电层延长，以在同一个岛上形成连接元件和元件，例如连接晶体管和晶体管的布线。因此，在很多情况下，连接晶体管的栅极和别的晶体管的栅极的布线(称为栅极布线)由与晶体管的栅电极相同的层结构或相同材料形成，并且连接晶体管的源极和别的晶体管的源极的布线(称为源极布线)由与晶体管的源电极相同的层结构或相同材料形成。由此，在作为栅电极、源电极或漏电极使用具有透光性的材料而形成的情况下，栅极布线及源极布线与栅电极及源电极或漏电极同样，使用具有透光性的材料形成。
然而，在很多情况下，与具有遮光性及反射性的材料如铝、钼、钛、钨、钕、铜、银等相比，具有透光性的材料如氧化铟锡、氧化铟锌及氧化铟锡锌(indium tin zinc oxide)等的电导率低。因此，当使用具有透光性的材料形成布线时，布线电阻增高。例如，在制造大型显示装置的情况下，因为布线延长，所以布线电阻成为极高。当布线电阻增高时，发生传播该布线的信号的波形畸变，由于布线电阻导致的电压下降，而使供应的电压变小。因此，供应准确的电压和电流变得困难，而进行正常的显示和工作是很困难的。
另外，从显示特性的观点来看，需要像素具有大电容元件并实现高开口率化。通过各像素具有高开口率，提高光利用效率，因此实现显示装置的低耗电化及小型化。近年来，像素尺寸的微细化进步，需要提供更高清晰的图像。像素尺寸的微细化导致一个像素中占有的晶体管及布线的形成面积的增大，因此像素的开口率下降。为了在规定的像素尺寸中获得各像素的高开口率，必须高效地设计像素的电路结构所需要的电路要素。
发明内容
鉴于上述问题，本发明的目的之一在于提供开口率高的半导体装置或其制造方法。另外，本发明的目的之一还在于提供耗电量低的半导体装置或其制造方法。
所公开的发明的一例是一种半导体装置，包括：设置在具有绝缘表面的衬底上的氧化物半导体层；覆盖氧化物半导体层的栅极绝缘膜；设置在栅极绝缘膜上的按顺序层叠第一导电层、第二导电层并包括栅电极的栅极布线；覆盖氧化物半导体层和包括栅电极的栅极布线的绝缘膜；以及设置在绝缘膜上的电连接到氧化物半导体层并按顺序层叠第三导电层、第四导电层的包括源电极的源极布线，其中栅电极由第一导电层形成，并且栅极布线由第一导电层和第二导电层形成，并且源电极由第三导电层形成，并且源极布线由第三导电层和第四导电层形成。
所公开的发明的另外一例是一种半导体装置，包括：设置在具有绝缘表面的衬底上的氧化物半导体层；覆盖氧化物半导体层的栅极绝缘膜；设置在栅极绝缘膜上的按顺序层叠第一导电层和第二导电层并包括栅电极的栅极布线；覆盖氧化物半导体层和包括栅电极的栅极布线的绝缘膜；设置在绝缘膜上的电连接到氧化物半导体层并按顺序层叠第三导电层、第四导电层的包括源电极的源极布线；以及电容布线，其中栅电极由第一导电层形成，并且栅极布线由第一导电层和第二导电层形成，并且源电极由第三导电层形成，并且源极布线由第三导电层和第四导电层形成，并且电容布线由第五导电层和第六到电层形成。
所公开的发明的另外一例是一种半导体装置，包括：设置在具有绝缘表面的衬底上的氧化物半导体层；覆盖氧化物半导体层的栅极绝缘膜；设置在栅极绝缘膜上的按顺序层叠第一导电层、第二导电层并包括栅电极的栅极布线；覆盖氧化物半导体层和包括栅电极的栅极布线的绝缘膜；设置在绝缘膜上的电连接到氧化物半导体层并按顺序层叠第三导电层、第四导电层的包括源电极的源极布线；电容布线；以及保持电容部，其中栅电极由第一导电层形成，并且栅极布线由第一导电层和第二导电层形成，并且源电极由第三导电层形成，并且源极布线由第三导电层和第四导电层形成，并且电容布线由第五导电层和第六导电层形成，并且保持电容部由氧化物半导体层、第三导电层、第五导电层、栅极绝缘膜及绝缘膜形成。
在上述半导体装置中，第一导电层及第三导电层优选具有透光性。另外，第二导电层及第四导电层优选具有遮光性。
另外，在上述半导体装置中，氧化物半导体层优选至少包含铟、镓及锌中的一种。
作为本说明书中可以使用的氧化物半导体的一例，有表示为InMO3(ZnO)m(m＞0)的氧化物半导体。在此，M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)及钴(Co)中的一种金属元素或多种金属元素。例如，在作为M被选择Ga的情况下，除了只有Ga时之外，有时包括选择Ga以外的上述金属元素诸如Ga和Ni或Ga和Fe等。此外，在上述氧化物半导体中，有不仅包含作为M的金属元素，而且还包含作为杂质元素的Fe、Ni等其他过度金属元素或该过度金属的氧化物的氧化物半导体。在本说明书中，在上述氧化物半导体中，将作为M至少包含镓的氧化物半导体称为In-Ga-Zn-O类氧化物半导体，有时将使用该材料的薄膜也称为In-Ga-Zn-O类非单晶膜。
而且，在上述半导体装置中通过使用多级灰度掩模，可以使用一个掩模(中间掩模)来形成具有透光性的区域(高光透过率的区域)和具有遮光性的区域(低光透过率的区域)。因此，可以在不增加掩模数量的情况下形成具有透光性的区域(高光透过率的区域)和具有遮光性的区域(低光透过率的区域)。
注意，在本说明书中半导体装置是指能够利用半导体特性而工作的所有装置，半导体电路、显示装置、光电器件、发光显示装置及电子设备都是半导体装置。
注意，本说明书中的显示装置是指图像显示装置、发光装置、或光源(包括照明装置)。另外，显示装置还包括安装有连接器，诸如FPC(FlexiblePrinted Circuit；柔性印刷电路)、TAB(Tape Automated Bonding；载带自动键合)带或TCP(Tape Carrier Package；载带封装)的模块；将印刷线路板固定到TAB带或TCP端部的模块；通过COG(Chip On Glass；玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
在所公开的发明的一例中，可以形成具有透光性的晶体管或具有透光性的电容元件。由此，即使在像素内配置晶体管、电容元件的情况下，也可以使形成在晶体管和电容元件的部分透光，因此提高开口率。再者，由于连接晶体管和元件(例如别的晶体管)的布线，或连接电容元件和元件(例如其他电容元件)的布线可以使用低电阻率且电导率高的材料形成，因此可以减少信号的波状畸变，而可以减少由于布线电阻导致的电压下降。
附图说明
图1A和1B是说明半导体装置的俯视图及截面图；
图2A至2H是说明半导体装置的制造方法的图；
图3A至3H是说明半导体装置的制造方法的图；
图4A至4F是说明半导体装置的制造方法的图；
图5A至5F是说明半导体装置的制造方法的图；
图6是说明半导体装置的截面图；
图7A至7C是说明半导体装置的俯视图及截面图；
图8A至8C是说明半导体装置的俯视图及截面图；
图9是说明半导体装置的俯视图；
图10A和10B是说明半导体装置的俯视图及截面图；
图11A和11B是说明半导体装置的俯视图及截面图；
图12是说明半导体装置的俯视图；
图13A和13B是说明半导体装置的俯视图及截面图；
图14A至14F是说明半导体装置的制造方法的图；
图15A至15D是说明半导体装置的制造方法的图；
图16A至16D是说明半导体装置的制造方法的图；
图17A至17D是说明半导体装置的制造方法的图；
图18A至18D是说明半导体装置的制造方法的图；
图19A1和19B2是说明多级灰度掩模的图；
图20A和20B是说明半导体装置的俯视图及截面图；
图21A和21B是说明半导体装置的图；
图22A和22B是说明半导体装置的图；
图23是说明半导体装置的像素等效电路的图；
图24A至24C是说明半导体装置的截面图；
图25A和25B是说明半导体装置的俯视图及截面图；
图26A1、26A2和26B是说明半导体装置的俯视图及截面图；
图27是说明半导体装置的图；
图28是说明半导体装置的图；
图29A至29D是说明电子设备的图；
图30A和30B是说明电子设备的图；
图31A和31B是说明电子设备的图。
具体实施方式
下面，使用附图详细地说明实施方式。注意，本领域的技术人员容易理解，其方式和详细内容可不局限于下面所示的实施方式的记载内容并在不脱离本发明的宗旨及其范围的条件下作各种各样的变换。另外，根据不同实施方式的结构可以适当地组合而实施。此外，在以下所说明的本发明的结构中，使用同一附图标记来表示相同部分或具有相同功能的部分，并且省略其重复说明。
在本说明书中，“膜”是指形成在整个面上并不受到构图形成的。另外“层”是由抗蚀剂掩模等构图形成为所希望的形状的。注意，如上述“膜”和“层”的区别是为了方便起见进行的，有时并不特别区别地使用膜和层。另外，至于叠层膜的各个层，有时并不区别使用膜和层。
另外，在本说明书中，为了方便区别要素，使用“第一”、“第二”或“第三”等的附有序数词的用语，该用词不是用来限制个数，也不是用来限制配置及工序的顺序。
实施方式1
在本实施方式中，使用图1A至图12说明半导体装置及其制造工序。
图1A和1B示出本实施方式的半导体装置。图1A是俯视图，图1B是沿着图1A中的线A-B截断的截面图。
图1A所示的半导体装置包括：配置在1方向上的栅极布线及电容布线；配置在与栅极布线及电容布线交叉的2方向上的源极布线；具有栅极布线和源极布线的交叉部附近的晶体管150a的像素部。注意，在本说明书中，像素部是指由多个栅极布线及多个源极布线围绕的区域。
图1A和1B所示的晶体管150a是所谓顶栅型的晶体管，它在具有绝缘表面的衬底100上由如下构成：氧化物半导体层103a、覆盖氧化物半导体层103a的栅极绝缘膜104、设置在栅极绝缘膜104上的用作栅电极的导电层109a、覆盖氧化物半导体层103a和导电层109a的绝缘膜112、设置在绝缘膜112上且电连接到氧化物半导体层103a并用作源电极或漏电极的导电层117a、117b。
另外，在晶体管150a中使用具有透光性的材料形成氧化物半导体层103a、用作栅电极的导电层109a、用作源电极或漏电极的导电层117a、117b。如此，通过在晶体管150a中由具有透光性的材料形成氧化物半导体层103a、栅电极、源电极及漏电极，可以使形成在晶体管的部分透光，因此可以提高像素的开口率。
另外，按顺序层叠具有透光性的导电层109a、具有遮光性的导电层111a而形成电连接到晶体管150a的栅电极的栅极布线，按顺序层叠具有透光性的导电层117a、具有遮光性的导电层119a而形成电连接到晶体管150a的源电极或漏电极的源极布线。换言之，晶体管150a的栅电极由构成栅极布线的具有透光性的导电层109a的一部分形成，源电极或漏电极由构成源极布线的具有透光性的导电层117a的一部分形成。
通过按顺序层叠具有透光性的导电层、具有遮光性的导电层而形成栅极布线及源极布线，可以降低布线电阻，而可以降低耗电量。此外，栅极布线及源极布线使用具有遮光性的导电层构成，所以可以使像素之间遮光。换言之，借助于设在行方向上的栅极布线、以及设在列方向上的源极布线，即使不使用黑底也可以对像素之间的空隙进行遮光。
另外，在与栅极布线相同的1方向上配置电容布线。在像素区中，电容布线优选由具有透光性的导电层109b形成，但是也可以在重叠于源极布线的区域中按顺序层叠具有透光性的导电层109b、具有遮光性的导电层111b。另外，在电容布线中形成有保持电容部151a。保持电容部151a连接到晶体管150a的源电极或漏电极的任一方。保持电容部151a将栅极绝缘膜104和绝缘膜112作为介电体并由用作电极的氧化物半导体层103b、导电层109b和导电层117b构成。
虽然在本实施方式中示出将电容布线的宽度和栅极布线的宽度形成为相同的例子，但是也可以将电容布线的宽度和栅极布线的宽度形成为不同。优选将电容布线的宽度形成为大于栅极布线的宽度。通过扩大电容布线的宽度，可以将保持电容部151a的面积变大。
如此，通过由氧化物半导体层103b、具有透光性的导电层109b及导电层117b构成保持电容部151a，可以使形成在保持电容部151a的部分透光，而可以提高开口率。另外，通过由具有透光性的导电层构成保持电容部151a，可以不使开口率降低而使保持电容部151a的尺寸增大，因此即使晶体管截止，也提高像素电极的电位保持特性，而提高显示质量。另外，可以使馈通电位降低。
另外，将图1A和1B所示的晶体管150a可以用于设置在以液晶显示装置或EL显示装置为代表的发光显示装置的像素部中的像素晶体管。因此，在图示的例子中，在绝缘膜120中设置有接触孔126，在绝缘膜120上设置有像素电极层(具有透光性的导电层122b)，通过设置在绝缘膜120中的接触孔126，像素电极层(具有透光性的导电层122b)和导电层117b连接。
接着，使用图2A至图5F说明半导体装置的制造工序的一例。
首先，在具有绝缘表面的衬底100上形成氧化物半导体膜101(参照图2A和2B)。
例如，作为具有绝缘表面的衬底100，可以使用用于液晶显示装置等的透可见光的玻璃衬底。上述玻璃衬底优选为无碱玻璃衬底。作为无碱玻璃衬底，例如使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等的玻璃材料。除此之外，作为具有绝缘表面的衬底100还可以使用陶瓷衬底、石英衬底或蓝宝石衬底等由绝缘体构成的绝缘衬底、其表面使用绝缘材料覆盖的由硅等半导体材料构成的半导体衬底、其表面使用绝缘材料覆盖的由金属或不锈钢等导体构成的导电衬底等。
也可以在具有绝缘表面的衬底100上设置作为基底膜的绝缘膜。绝缘膜具有防止来自衬底100的碱金属(Li、Cs、Na等)、碱土金属(Ca、Mg等)或其他金属元素等杂质的扩散的功能。注意，将Na的浓度设定为5×1019/cm3以下，优选设定为1×1018/cm3以下。绝缘膜可以由选自氮化硅膜、氧化硅膜、氮氧化硅膜、氧氮化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜中的一种或多种的膜构成的叠层结构而形成。
氧化物半导体膜101可以由In-Ga-Zn-O类非单晶膜形成。例如，使用包含In、Ga及Zn的氧化物半导体靶材(In203∶Ga203∶ZnO＝1∶1∶1)的溅射法形成氧化物半导体膜101。作为溅射条件有如下：将衬底100和靶材之间的距离设定为30mm至500mm，将压力设定为0.1Pa至2.0Pa、将直流(DC)电源设定为0.25kW至5.0kW(当使用直径为8英寸的靶材时)、将气氛设定为氩气氛、氧气氛或氩和氧气氛的混合气氛。注意，作为氧化物半导体膜可以使用ZnO类非单晶膜。另外，氧化物半导体膜101的厚度为5nm至200nm左右即可。
作为上述溅射法，可以使用作为溅射用电源使用高频电源的RF溅射法、DC溅射法、或以脉冲方法施加直流偏压的脉冲DC溅射法等。RF溅射法主要用于绝缘膜的形成，而DC溅射法主要用于金属膜的形成。
注意，在形成绝缘膜的情况下，也可以在形成氧化物半导体膜101之前对绝缘膜的表面进行等离子体处理。通过进行等离子体处理，可以去除附着于绝缘膜表面的尘屑。
通过使用脉冲直流(DC)电流源，可以减轻尘屑且膜厚度分布也变均匀，所以是优选的。另外，在进行上述等离子体处理之后，通过不暴露于大气地形成氧化物半导体膜101，可以抑制在绝缘膜和氧化物半导体膜101的界面上附着尘屑或水分。
此外，还可以使用能够设置多个材料不同的靶材的多元溅射装置。多元溅射装置既可以在同一处理室中层叠形成不同膜，又可以在同一处理室中同时对多种材料进行溅射形成一个膜。再者，也可以采用在处理室内具备磁场产生机构的磁控管溅射装置的方法(磁控管溅射法)、利用使用微波并产生的等离子体的ECR溅射法等。另外，还可以采用在成膜时使靶材物质和溅射气体成分起化学反应而形成它们的化合物的反应溅射法，以及在成膜时对衬底也施加电压的偏压溅射法等。
接着，在氧化物半导体膜101上形成抗蚀剂掩模102a、102b，使用该抗蚀剂掩模102a、102b选择性地蚀刻氧化物半导体膜101，来形成岛状氧化物半导体层103a、103b(参照图2C、2D)。在形成抗蚀剂掩模时采用旋涂法的情况下，为了提高抗蚀剂馍的均匀性，使用大量的抗蚀剂材料和显影液，不需要的材料的耗量多。尤其是衬底大型化时，在使用旋涂法的成膜方法中，因为在旋转大型衬底的机构为大规模且材料液的浪费及污水量多，所以从大量生产的观点来看，这是不利的。另外，当对矩形的衬底进行旋涂时，在涂布膜上容易发生以旋转轴为中心的圆形的不均匀。在此，采用喷墨法等液滴喷射法、丝网印刷法等选择性地形成抗蚀剂材料膜，并进行暴露形成抗蚀剂掩模。通过选择性地形成抗蚀剂材料膜，可以使抗蚀剂材料的使用量缩减，而可以实现大幅度的成本降低，来对应于1000mm×1200mm、1100mm×1250mm、1150mm×1300mm等的大面积衬底。
作为此时的蚀刻方法可以使用湿蚀刻或干蚀刻。在此，通过使用醋酸、硝酸和磷酸的混合液的湿蚀刻，去除氧化物半导体膜101的不需要的部分形成岛状氧化物半导体层103a、103b。注意，在上述蚀刻之后去除抗蚀剂掩模102a、102b。另外，使用湿蚀刻的蚀刻剂只要能够蚀刻氧化物半导体膜101即可，不局限于上述蚀刻剂。在进行干蚀刻的情况下，优选使用含有氯的气体或对含有氯的气体添加氧的气体。通过使用含有氯和氧的气体，可以获得用作基底膜的绝缘膜和氧化物半导体膜101的蚀刻选择比，来可以充分地减少对于绝缘膜的损伤。
另外，作为用于干蚀刻的蚀刻装置，可以使用如下：利用反应性离子蚀刻法(Reactive Ion Etching；RIE法)的蚀刻装置；利用ECR(ElectronCyclotron Resonance；电子回旋加速器谐振)或ICP(Inductively CoupledPlasma；感应耦合等离子体)等的高密度等离子体源的干蚀刻装置。另外，作为与ICP蚀刻装置相比在较大面积上容易获得均匀放电的干蚀刻装置，有ECCP(Enhanced Capacitively Coupled Plasma：增大电容耦合等离子体)模式的蚀刻装置，在该蚀刻装置中，使上部电极接地，将13.56MHz的高频电源连接到下部电极，并将3.2MHz的低频电源连接到下部电极。当采用该ECCP模式的蚀刻装置时，可以对应作为衬底使用超过第10代的一边为3m的尺寸的衬底的情况。
然后，优选进行200℃至600℃，代表为300℃至500℃的热处理。在此，在氮气氛下以350℃进行一个小时的热处理。通过该热处理进行构成氧化物半导体层103a、103b的In-Ga-Zn-O类氧化物半导体的原子级的重新排列。由于可以释放阻碍氧化物半导体层103a、103b中的载流子迁移的应变，所以该热处理(还包括光退火等)是重要的。注意，进行上述热处理的时序只要在形成氧化物半导体层103a、103b之后，就没有特别的限制。
接着，在岛状氧化物半导体层103a、103b上形成栅极绝缘膜104之后，在栅极绝缘膜104上形成导电膜105(参照图2E和2F)。
栅极绝缘膜104可以由氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜、氧化钽膜的单层或叠层形成。栅极绝缘膜104可以通过溅射法等以50nm以上且250nm以下的厚度形成。例如，作为栅极绝缘膜104可以通过溅射法以100nm的厚度形成氧化硅膜。另外，可以通过溅射法以100nm的厚度形成氧化铝膜。注意，栅极绝缘膜104优选具有透光性。
通过由致密的膜形成栅极绝缘膜104，可以防止水分或氧从衬底100一侧进入到氧化物半导体层103a、103b。另外，也可以防止衬底100所包含的碱金属(Li、Cs、Na等)或碱土金属(Ca、Mg等)或其他金属元素等杂质进入到氧化物半导体层。注意，将Na的浓度设定为5×1019/cm3以下，优选设定为1×1018/cm3以下。因此，可以抑制使用氧化物半导体的半导体装置的半导体特性的变动。另外，也可以提高半导体装置的可靠性。
导电膜105可以使用氧化铟锡(Indium Tin Oxide；ITO)、包含氧化硅的氧化铟锡(ITSO)、有机铟、有机锡、氧化锌(ZnO)、氮化钛等。此外，也可以使用包含氧化锌的氧化铟锌(Indium Zinc Oxide；IZO)、掺杂有镓(Ga)的氧化锌、氧化锡(SnO2)、包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡等。通过使用溅射法并使用这些材料，可以单层结构或叠层结构形成导电膜105。注意，在采用叠层结构的情况下，优选所有多个膜的光透过率充分高。
接着，在导电膜105上形成抗蚀剂掩模107a、107b，使用该抗蚀剂掩模107a、107b选择性地蚀刻导电膜105，来形成导电层109a、109b(参照图2G和2H)。注意，在上述蚀刻之后去除抗蚀剂掩模107a、107b。此时，为了提高之后形成的绝缘膜112的覆盖率且防止断开，优选将栅电极的端部蚀刻为锥形。注意，栅电极包括栅极布线等、由上述导电膜形成的电极或布线。
接着，在栅极绝缘膜104、导电层109a、109b上形成导电膜106(参照图3A和3B)。
导电膜106可以使用铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)等金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物，以单层或叠层形成。优选使用铝等的低电阻导电材料而形成。
在导电膜105(或导电层109a、109b)上形成导电膜106的情况下，有时使双方的膜起反应。例如，在对导电膜105使用ITO，且对导电膜106使用铝的情况下，有时起化学反应。因此，优选在导电膜105和导电膜106之间夹住高熔点材料，以免起化学反应。例如，高熔点材料的例子，可以举出钼、钛、钨、钽、铬等。再者，在使用高熔点材料的膜上使用电导率高的材料来将导电膜106作为叠层膜，这是优选的。作为高电导率的材料，可以举出铝、铜、银等。例如，在以叠层结构形成导电膜106的情况下，可以采用如下结构：第一层为钼、第二层为铝、第三层为钼的叠层；或第一层为钼、第二层为含有微量钕的铝、第三层为钼的叠层。
接着，在导电膜106上形成抗蚀剂掩模110，使用该抗蚀剂掩模110蚀刻导电膜106(参照图3C和3D)。上述蚀刻之后去除抗蚀剂掩模110。其结果，导电膜106留下形成有抗蚀剂掩模110的部分而被去除，来使导电层109a露出。由此，导电层111a和导电层109a分别具有的表面积不同。就是说，导电层109a所具有的表面积大于导电层111a所具有的表面积。或者，导电层111a和导电层109a具有导电层111a和导电层109a重叠的区域、导电层111a和导电层109a不重叠的区域。
至少在具有遮光性的导电层111a的区域中用作栅极布线，并且在具有透光性的导电层109a的区域中用作栅电极。通过使用具有透光性的材料形成用作栅电极的导电层109a，即使在形成有栅电极的部分也可以透光，来可以提高像素的开口率。另外，通过使用具有遮光性的导电层形成用作栅极布线的导电层111a，可以降低布线电阻，且降低耗电量。另外，栅极布线因为由具有遮光性的导电层构成，所以可以对像素之间进行遮光。另外，也可以提高对比度。
注意，虽然说明在形成导电层109a、109b之后，形成具有遮光性的导电层111a的工序，但是也可以将形成的顺序反过来。就是说，在形成用作栅极布线并具有遮光性的导电层111a之后，可以形成用作栅电极的具有透光性的导电层109a、109b(参照图8A和8C)。
另外，如图3C和3D所示那样，在与栅极布线相同的方向上配置有电容布线。在像素区中，电容布线优选由导电层109b形成，但是也可以在之后形成的与源极布线重叠的区域中，按顺序层叠具有透光性的导电层109b、具有遮光性的导电层111b(参照图1A)。通过采用这种结构，可以降低电阻。
虽然在本实施方式中示出将电容布线的宽度和栅极布线的宽度形成为相同的例子，但是也可以将电容布线的宽度和栅极布线的宽度形成为不同。优选将电容布线的宽度形成为大于栅极布线的宽度。可以将保持电容部151a的表面积变大。
注意，在形成氧化物半导体层103a、103b之后，在形成栅极绝缘膜104之后，在形成栅电极之后的任一中，也可以进行提高氧化物半导体层103a、103b的一部分的区域或全部的区域的电导率的处理。例如，作为提高电导率的处理，可以举出氢化处理等。通过将包含氢的氮化硅设置在氧化物半导体层103b的上层，并且施加热，来可以进行氧化物半导体层的氢化处理。或者，通过在氢气氛中施加热，来可以使氧化物半导体层氢化。另外，如图6所示那样，通过在与氧化物半导体层103a的沟道形成区重叠的区域中形成沟道保护层127，可以在氧化物半导体层103a中形成选择性地提高电导率的区域。
沟道保护层127优选由氧化硅形成。由此，可以抑制氢进入到在氧化物半导体层103a的沟道部中。注意，也可以在提高电导率的处理之后去除沟道保护层127。另外，沟道保护层127也可以由抗蚀剂形成。在此情况下，优选在氢化处理之后去除抗蚀剂。如此，通过对氧化物半导体层103a、103b进行提高电导率的处理，可以使晶体管的电流容易流过，且降低电容元件的电极的电阻。
在图6中，虽然示出将沟道保护层127设置为接触于氧化物半导体层103a的例子，但是也可以将沟道保护层127设置在栅极绝缘膜104上。另外，通过调整沟道保护层127和用作栅电极的导电层109a的形状，使沟道保护层127大于导电层109a，来可以形成偏移区域。
接着，在覆盖导电层109a、109b、栅极绝缘膜104地形成绝缘膜112作为层间绝缘膜之后，在绝缘膜112中形成到达氧化物半导体层的接触孔，来使氧化物半导体层的表面的一部分露出(参照图3E和3F)。
绝缘膜112可以采用由如下材料构成的单层结构或叠层结构的膜，该材料为：氧化硅、氮化硅、氧氮化硅、氮氧化硅等的具有氧或氮的绝缘膜、DLC(类金刚石碳)等包含碳的膜、环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸树脂等的有机材料或者如硅氧烷树脂等硅氧烷材料。注意，绝缘膜112优选具有透光性。
接着，在绝缘膜112上形成导电膜113(参照图3G和3H)。
优选由与形成导电膜105的材料大致相同的材料形成导电膜113。大致相同的材料是指主要成分的元素为相同的材料，从杂质的观点来看，有时包含的元素的种类、浓度等不同。像这样，通过使用大致相同的材料，具有如下优点：在利用溅射法、蒸镀等形成导电膜113的情况下，可以与导电膜105共同使用材料。通过可以共同使用材料，可以使用同一制造装置，这样可以顺利进行制造工序，并可以提高产率，从而可以实现低成本化。
通过在导电膜113上形成抗蚀剂掩模115a、1156b，使用该抗蚀剂掩模115a、115b选择性地蚀刻导电膜113，来形成导电层117a、117b(参照图4A和4B)。注意，在上述蚀刻之后去除抗蚀剂掩模115a、115b。
接着，在导电层117a、117b及绝缘膜112上形成导电膜114(参照图4C和4D)。
导电膜114可以使用铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)等金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物，以单层或叠层形成。优选使用铝等的低电阻导电材料而形成。
另外，导电膜114优选由与形成导电膜106的材料不同的材料形成。另外，导电膜114优选由与导电膜106不同的叠层结构形成。这是因为在很多情况下，在半导体装置的制造工序中对导电膜114和导电膜106施加的温度不同的缘故。一般地，与导电膜114相比，在很多情况下导电膜106处于高温下。从而，与导电膜114相比，导电膜106优选使用熔点高的材料或采用叠层结构。或者，与导电膜114相比，导电膜106优选使用不易发生小丘的材料或采用叠层结构。或者，因为有时导电膜114构成供应图像信号的信号线，所以优选采用比导电膜106布线电阻更小的材料或采用叠层结构。
与在导电膜105(或者导电层109a、109b)上形成导电膜106的情况同样，在导电膜113(或者导电层117a、117b)上形成导电膜114的情况下，有时使双方的膜起反应。因此，在导电膜113上形成导电膜114的情况下，也优选在导电膜113和导电膜114之间夹住高熔点材料。例如，作为高熔点材料的例子，可以举出钼、钛、钨、钽、铬等。再者，在使用高熔点材料的膜上使用高电导率的材料来以叠层膜形成导电膜114，这是优选的。作为高电导率的材料，可以举出铝、铜、银等。
接着，在导电膜114上形成抗蚀剂掩模118，使用该抗蚀剂掩模118蚀刻导电膜114(参照图4E和4F)。上述蚀刻之后去除抗蚀剂掩模118。其结果，导电膜114留下形成有抗蚀剂掩模118的部分而被去除，来使导电层117a露出。由此，导电层119a和导电层117a分别具有的表面积不同。就是说，导电层117a所具有的表面积大于导电层119a所具有的表面积。或者，导电层119a和导电层117a具有导电层119a和导电层117a重叠的区域、导电层119a和导电层117a不重叠的区域。
至少在具有遮光性的导电层119a的区域中用作源极布线，并且在具有透光性的导电层117a的区域中用作源电极或漏电极。通过使用具有透光性的导电层形成用作源电极或漏电极的导电层117a、117b，即使在形成有源电极或漏电极的部分也可以透光，来可以提高像素的开口率。另外，通过使用具有遮光性的导电层形成用作源极布线的导电层119a，可以降低布线电阻，且降低耗电量。另外，源极布线因为由具有遮光性的导电层119a构成，所以可以对像素之间进行遮光。换言之，借助于设在行方向上的栅极布线、以及设在列方向上的源极布线，即使不使用黑底也可以对像素之间的空隙进行遮光。
注意，虽然说明在形成导电层117a、117b之后，形成具有遮光性的导电层119a的工序，但是也可以将形成的顺序反过来。就是说，在形成用作源极布线的具有遮光性的导电层119a之后，可以形成用作源电极或漏电极的具有透光性的导电层117a、117b(参照图8A和8B)。
另外，在图4E和4F中，导电层117b用作保持电容部151a的电极。在电容布线中，保持电容部151a将栅极绝缘膜104和绝缘膜112作为介电体并由用作电极的氧化物半导体层103b、导电层109b和导电层117b构成。通过采用这种结构，可以降低电阻。
如此，通过由具有透光性的导电层构成保持电容部151a，可以使形成在保持电容部151a的部分透光，而可以提高开口率。另外，通过由具有透光性的材料构成保持电容部151a，也可以将保持电容部151a的尺寸增大，因此即使晶体管截止，也提高像素电极的电位保持特性，而提高显示质量。另外，可以使馈通电位降低。
通过上述，可以制造晶体管150a、保持电容部151a。另外，将晶体管150a和保持电容部151a作为具有透光性的元件。注意，在使用氧化物半导体层103b并将栅极绝缘膜104作为介电体形成保持电容部的情况下，可以将由导电层109b形成的电容布线的电位高于对置电极的电位(共同线的电位)。因此可以对氧化物半导体层103b感应电荷而容易将氧化物半导体层103b用作保持电容部的电极。另一方面，在不使用氧化物半导体层103b形成保持电容部的情况下，或在通过氢化处理等对氧化物半导体层103b进行提高电导率的处理的情况下，也可以采用与对置电极(共同电极)相同的电位。由此，可以减少布线的数量。
接着，在形成绝缘膜120之后，在绝缘膜120上形成抗蚀剂掩模(未图示)，使用该抗蚀剂掩模对绝缘膜120进行蚀刻，来在绝缘膜120中形成接触孔(参照图5A和5B)。绝缘膜120可以用作使形成有晶体管150a、保持电容部151a或布线等的表面平坦的绝缘膜。因为可以将晶体管150a、保持电容部151a作为具有透光性的元件而形成，所以配置有它们的区域也可以用作开口区。因此，缓和由于晶体管150a、保持电容部151a或布线等的凹凸，来使形成有这些元件的上部平坦是有益的。
另外，绝缘膜120可以用作从杂质等保护晶体管150a的绝缘膜。绝缘膜120可以由如具有氮化硅的膜形成。具有氮化硅的膜阻挡杂质的效果高，这是优选的。另外，绝缘膜120可以由具有有机材料的膜形成。作为有机材料的例子优选使用丙烯酸树脂、聚酰亚胺、聚酰胺等。这些有机材料因为使凹凸平坦的效果高，所以是优选的。因此，在作为绝缘膜120采用具有氮化硅的膜和具有有机材料的膜的叠层结构的情况下，优选在下侧配置具有氮化硅的膜，在上侧配置具有有机材料的膜。注意，在采用叠层结构形成绝缘膜120的情况下，优选各个膜的透光性充分高。另外，也可以采用感光性材料.在此情况下，不需要对绝缘膜120进行蚀刻形成接触孔。
另外，绝缘膜120可以具有用作滤色片的功能。通过在衬底100一侧设置滤色片，不需要在对置衬底一侧设置滤色片，而不需要用于调整两个衬底的位置的余地，因此可以使面板的制造容易。注意，也可以不形成绝缘膜120。也可以在与源电极、源极布线相同的层上设置有像素电极。
接着，在绝缘膜120及接触孔上形成导电膜121(参照图5C和5D)。优选由具有与形成导电膜105和导电膜113的材料大致相同的材料形成导电膜121。像这样，通过使用大致相同的材料，具有如下优点：在利用溅射法、蒸镀等形成导电膜121的情况下，可以与导电膜105和导电膜113共同使用材料。通过可以共同使用材料，可以使用同一制造装置，这样可以顺利进行制造工序，并可以提高产率，从而可以实现低成本化。
接着，在导电膜121上形成抗蚀剂掩模(未图示)，使用该抗蚀剂掩模选择性地蚀刻导电膜121，来形成导电层122a、122b(参照图5E和5F)。注意，在上述蚀刻之后去除抗蚀剂掩模。
导电层122a、122b可以用作像素电极。或者，导电层122a、122b通过接触孔可以使源极布线、源电极、栅极布线、栅电极、像素电极、电容布线、保持电容部的电极等互相连接。因此，导电层122a、122b用作连接导体和导体的布线。
通过上述，可以制造半导体装置。通过在本实施方式所示的制造方法中，可以形成具有透光性的晶体管150a及具有透光性的保持电容部151a。由此，即使在像素内配置晶体管、保持电容部的情况下，也形成在晶体管、保持电容部的部分可以透光，因此提高开口率。再者，由于连接晶体管和元件(例如别的晶体管)的布线可以使用低电阻率且电导率高的材料形成，因此可以减少信号的波状畸变，而可以减少由于布线电阻导致的电压下降。
接着，使用图7A至7C说明半导体装置的其他一例。图7A至7C所示的半导体装置的很多部分与图1A和1B共同。因此，在下面省略重复的部分，而说明不同之点。另外，图7A是平面图，图7B是沿着图7A中的线A-B截断的截面图，图7C是沿着图7A中的线C-D截断的截面图。
虽然图1A和1B中示出作为栅极布线及源极布线按顺序层叠具有透光性的导电层、具有遮光性的导电层的例子，但是也可以按顺序层叠具有遮光性的导电层、具有透光性的导电层(参照图7A至7C)。作为用作栅电极的具有透光性的导电层109a连接到用作栅极布线的具有遮光性的导电层111a即可。与栅极布线同样，用作源电极或漏电极的具有透光性的导电层117a连接到用作源极布线的具有遮光性的导电层119a即可。
使用图8A至8C说明半导体装置的其他一例。图8A至8C所示的半导体装置的很多部分与图1A和1B共同。因此，在下面省略重复的部分，而说明不同之点。另外，图8A是平面图，图8B是沿着图8A中的线A-B截断的截面图，图8C是沿着图8A中的线C-D截断的截面图。
虽然图1A和1B中示出作为栅极布线及源极布线按顺序层叠的具有透光性的导电层、具有遮光性的导电层的例子，但是也可以由具有遮光性的导电层形成栅极布线及源极布线(参照图8A至8C)。作为用作栅电极的具有透光性的导电层109a连接到用作栅极布线的具有遮光性的导电层111a即可。与栅极布线同样，用作源电极或漏电极的具有透光性的导电层117a连接到用作源极布线的具有遮光性的导电层119a即可。
另外，虽然在栅极布线上制造晶体管的情况下，晶体管的尺寸依赖于晶体管的栅极布线的宽度，但是在本实施方式中可以在像素内形成晶体管，所以可以将晶体管形成为大。例如，如图9所示那样，可以制造其沟道宽度W或沟道长度L长于栅极布线宽度的晶体管。通过将晶体管变大，可以充分地提高其电流能力，且缩短对于像素的信号写入时间。而且可以减少截止电流，而减少不均匀等。因此，可以提供高清晰的显示装置。
注意，像素结构不局限于图1A和1B。例如，如图10A和10B所示那样，也可以不设置电容布线，而设置保持电容，其中像素电极和相邻的像素的栅极布线隔着绝缘膜和栅极绝缘膜彼此重叠。
使用图11A至11C说明半导体装置的其他一例。图11A至11C所示的半导体装置的很多部分与图1A和1B共同。因此，在下面省略重复的部分，而说明不同之点。另外，图11A是平面图，图11B是沿着图11A中的线A-B截断的截面图。
图11A和11B的与图1A和1B不同之点是如下：作为保持电容部151c的电极，不使用氧化物半导体层，而使用构成电容布线的具有透光性的导电层109c和用作源电极或漏电极的导电层117c。因此，电容布线可以获得与对置电极相同电位。另外，对保持电容部151c不使用氧化物半导体层，所以电容值小，因此优选将图11A和11B所示的导电层109c和导电层117c的表面积大于图1A和1B所示的导电层109c和导电层117b。保持电容部151c的尺寸优选为像素间距的七成以上或八成以上。另外，在导电层117c上的导电层119b上实现像素电极的接触。下面，与图1A和1B所示的结构同样，所以省略详细说明。
通过采用这种结构，可以将高光透过率的保持电容部151c形成为大。通过将保持电容部151c形成为大，即使晶体管截止，也提高像素电极的电位保持特性，而提高显示质量。另外，可以使馈通电位降低。另外，在将保持电容部151c形成为大的情况下，即使在形成有保持电容部151c的部分，也可以透光，因此可以提高开口率且降低耗电量。另外，即使像素电极的接触孔的凹凸导致液晶的取向混乱，也由具有遮光性的导电层119b，可以防止光泄露。
使用图12说明半导体装置的其他一例。图12所示的半导体装置的很多部分与图1A和1B共同。因此，在下面省略重复的部分，而说明不同之点。另外，图12是平面图。
图12示出EL显示装置的例子作为像素的结构的一例。图12所示的像素具有如下：由按顺序层叠的导电层109a、导电层111a构成的栅极布线；由按顺序层叠的导电层117a、导电层119a构成的源极布线；开关晶体管150a；驱动晶体管150c；保持电容部151d；由按顺序层叠的导电层117e和导电层119c构成的电源线。
与图1B所示的晶体管150a同样，图12所示的晶体管150a在具有绝缘表面的衬底上由如下构成：氧化物半导体层103a；覆盖氧化物半导体层103a的栅极绝缘膜；设置在栅极绝缘膜上的用作栅电极的导电层109a；覆盖氧化物半导体层103a和导电层109a的绝缘膜；设置在绝缘膜上的电连接到氧化物半导体层103a并用作源电极或漏电极的导电层117a、117b。另外，驱动晶体管150c包括：具有绝缘表面的衬底上的氧化物半导体层103c；覆盖氧化物半导体层103c的栅极绝缘膜；设置在栅极绝缘膜上的用作栅电极的导电层109d；覆盖氧化物半导体层103c和导电层109d的绝缘膜112；设置在绝缘膜112上的电连接到氧化物半导体层103c并用作源电极或漏电极的导电层117e、117f。保持电容部151d将栅极绝缘膜和绝缘膜作为介电体并由用作电极的氧化物半导体层103d、导电层109b和导电层117b构成。
虽然图12所示的半导体装置示出具有开关晶体管150a、驱动晶体管150c的两个晶体管的情况，但是也可以在一个像素中设置三个以上的晶体管。
如此，即使在一个像素中设置两个以上的晶体管的情况下，也使形成有晶体管的部分透光，因此可以提高开口率。
注意，在保护电路、栅极驱动器或源极驱动器等外围驱动电路部分中，不需要使晶体管部分透光。因此，在像素部中使用具有透光性的材料形成晶体管或电容元件，也可以使用具有遮光性的材料形成外围驱动电路部分中的晶体管。
本实施方式可以与其他实施方式适当地组合而使用。
实施方式2
在本实施方式中，使用图13A至图22B说明半导体装置的制造工序的一例。注意，本实施方式中的半导体装置及其制造工序的很多部分与实施方式1共同。因此，在下面省略重复的部分，而详细地说明不同之点。
图13A和13B示出本实施方式的半导体装置。图13A是平面图，图13B是沿着图13A中的线A-B截断的截面图。
图13A和13B与图1A和1B不同之点是如下：在图1A和1B中，形成用于晶体管150a的氧化物半导体层103a和用于保持电容部151a的氧化物半导体层103b，但是在图13A和13B中，将晶体管250的氧化物半导体层和保持电容部251的氧化物半导体层形成为一个岛。
通过采用这种结构，用来形成氧化物半导体层的设计更容易。另外，可以减少接触孔的数量，所以可以减少接触电阻。另外，可以减少接触不良。
接着，使用图14A至图19B说明半导体装置的制造工序的一例。另外，在本实施方式中，说明使用多级灰度掩模制造半导体装置的情况。
首先，在具有绝缘表面的衬底200上形成氧化物半导体层203a、203b(参照图14A和14B)。
至于衬底200的材料、氧化物半导体层203a、203b的材料及制造方法可以参照实施方式1所示的衬底100、氧化物半导体层103a、103b。另外，也可以在具有绝缘表面的衬底200上设置用作基底膜的绝缘膜。
接着，在氧化物半导体层203a、203b上形成栅极绝缘膜204、导电膜205、导电膜206(参照图14C和14D)。
至于栅极绝缘膜204、导电膜205、导电膜206的材料及制造方法可以参照实施方式1所示的栅极绝缘膜104、导电膜105及导电膜106。
接着，在导电膜206上形成抗蚀剂掩模207a、207b。作为抗蚀剂掩模207a、207b，通过使用多级灰度掩模，可以形成具有厚度不同的区域的抗蚀剂掩模。通过使用多极灰度掩模，减少所使用的光掩模数量，而减少制造工序，所以是优选的。在本实施方式中，可以在形成导电膜205、206的图案的工序和形成导电膜213、214的图案的工序中使用多极灰度掩模。
多级灰度掩模是指可以多个阶段的光量进行曝光的掩模，代表性的可以曝光区域、半曝光区域以及非曝光区域的三个阶段进行曝光。通过使用多级灰度掩模，可以一次的曝光及显影的工序形成具有多个(代表性的为两种)厚度的抗蚀剂掩模。由此，通过使用多级灰度掩模，可以减少光掩模数量。
图19A1及图19B1是示出代表性的多级灰度掩模的截面图。图19A1表示灰度掩模403，图19B1表示半色调掩模414。
图19A1所示的灰度掩模403由在具有透光性的衬底400上使用遮光层形成的遮光部401、以及根据遮光层的图案设置的衍射光栅部402构成。
衍射光栅部402通过具有以用于曝光的光的分辨极限以下的间隔设置的槽缝、点或网眼等，来控制光透过率。此外，设置在衍射光栅部402的槽缝、点或网眼既可以为周期性的，又可以为非周期性的。
作为具有透光性的衬底400可以使用石英等形成。构成遮光部401及衍射光栅部402的遮光层使用金属膜形成即可，优选使用铬或氧化铬等设置。
在对灰度掩模403照射用于曝光的光的情况下，如图19A2所示，重叠于遮光部401的区域的透光率为0％，不设置遮光部401或衍射光栅部402的区域的透光率为100％。此外，根据衍射光栅的槽缝、点或网眼的间隔等衍射光栅部402的透光率可以被调整为大约10％至70％的范围内。
图19B1所示的半色调掩模414由在具有透光性的衬底411上使用半透光层形成的半透光部412、以及使用遮光层形成的遮光部413构成。
半透光部412可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的层形成。遮光部413使用与灰度掩模的遮光层同样的金属膜形成即可，优选使用铬或氧化铬等。
在对半色调掩模414照射用于曝光的光的情况下，如图19B2所示，重叠于遮光部413的区域的透光率为0％，不设置遮光部413或半透光部412的区域的透光率为100％。此外，根据形成的材料的种类或形成的膜厚等半透光部412的透光率可以被调整为大约10％至70％的范围内。
通过使用多级灰度掩模，可以形成三个曝光水平的掩模，该三个曝光水平为曝光部分、中间曝光部分、以及未曝光部分，并且通过进行一次的曝光及显影工序，可以形成具有多个(典型为两种)厚度区域的抗蚀剂掩模。由此，通过使用多级灰度掩模，可以减少光掩模数量。
如图14E和14F所示的半色调掩模由透光的衬底300上的半透过层301a、301b及遮光层301c构成。从而，在导电膜206上的后面成为保持电容部251的电极及栅电极的部分将抗蚀剂掩模207a、207b形成得较薄，在后面成为栅极布线的部分将抗蚀剂掩模207a形成得较厚(参照图14E和14F)。
使用抗蚀剂掩模207a、207b，对导电膜205、206的不需要的部分选择性地进行蚀刻并去除，来形成导电层208a、209a、导电层208b、209b(参照图15A和15B)。
接着，对抗蚀剂掩模207a、207b进行以氧等离子体的灰化。通过对抗蚀剂掩模207a、207b进行以氧等离子体的灰化，抗蚀剂掩模207b被去除而使导电层208b露出。另外，抗蚀剂掩模207a缩小，其作为抗蚀剂掩模210留下(参照图15C和15D)。如此，通过使用利用多级灰度掩模形成的抗蚀剂掩模，不再增加抗蚀剂掩模，因此可以使工序简化。
接着，使用抗蚀剂掩模210对导电层208a、208b进行蚀刻(参照图16A和16B)。在上述蚀刻之后去除抗蚀剂掩模210。其结果，导电层208b被去除，而使导电层209b露出。此外，以留下形成有抗蚀剂掩模210的部分的方式去除导电层208a，并且使导电层209a露出。由此，导电层208a和导电层209a的各个层所具有的表面积大不一样。换言之，导电层209a所具有的表面积大于导电层208a所具有的表面积。或者，导电层208a和导电层209a具有导电层208a和导电层209a重叠的区域以及导电层208a和导电层209a不重叠的区域。
至少在具有遮光性的导电层211a的区域中用作栅极布线，并且在具有透光性的导电层209a的区域中用作栅电极。通过使用具有透光性的材料形成用作栅电极的导电层209a，可以提高像素的开口率。另外，通过按顺序层叠具有透光性的导电层、具有遮光性的导电层形成用作栅极布线的导电层209a和导电层211a，可以降低布线电阻，且降低耗电量。另外，栅极布线因为由具有遮光性的导电层构成，所以可以对像素之间进行遮光。
另外，在与栅极布线相同的方向上配置有电容布线。在像素区中，电容布线优选由具有透光性的导电层209b形成，但是在重叠于后面形成的源极布线的区域中，也可以按顺序层叠具有透光性的导电层209b、具有遮光性的导电层211b。
如此，通过使用多级灰度掩模，可以以一个掩模形成具有透光性的区域(高光透过率的区域)和具有遮光性的区域(低光透过率的区域)。因此可以不增加掩模数量地形成具有透光性的区域(高光透过率的区域)和具有遮光性的区域(低光透过率的区域)。
接着，在覆盖导电层209a、209b及栅极绝缘膜204地形成用作层间绝缘膜的绝缘膜212之后，在绝缘膜212中形成到达氧化物半导体层的接触孔，来使氧化物半导体层的表面的一部分露出。至于绝缘膜212的材料及制造方法可以参照实施方式1所示的绝缘膜112。
接着，在绝缘膜212上形成导电膜213、导电膜214(参照图16C和16D)。至于导电膜213、导电膜214的材料及制造方法可以参照实施方式1所示的导电膜113、导电膜114。
接着，使用半色调掩模在导电膜214上形成抗蚀剂掩模215a、215b(参照图17A和17B)。半色调掩模由透光的衬底302上的半透过层303b及遮光层303a构成。因此，在导电膜214上，在后面成为源电极或漏电极的部分上形成较薄的抗蚀剂掩模215b，在后面成为源极布线的部分上形成较厚的抗蚀剂掩模215a。
使用抗蚀剂掩模215a、215b，对导电膜213、214的不需要的部分选择性地进行蚀刻并去除，来形成导电层216a、217a、导电层216b及217b(参照图17C和17D)。
接着，对抗蚀剂掩模215a、215b进行以氧等离子体的灰化。通过对抗蚀剂掩模215a、215b进行以氧等离子体的灰化，抗蚀剂掩模215b被去除而使导电层217b露出。另外，抗蚀剂掩模215a缩小，其作为抗蚀剂掩模218留下。如此，通过使用利用多级灰度掩模形成的抗蚀剂掩模，不再增加抗蚀剂掩模，因此可以使工序简化。
接着，使用抗蚀剂掩模218对导电层216a、216b进行蚀刻(参照图18A和18B)。其结果，导电层216b被去除，而使导电层217b露出。此外，以留下形成有抗蚀剂掩模218的部分的方式去除导电层216a，来形成导电层219a。由此，导电层219a和导电层217a的各个层所具有的表面积大不一样。换言之，导电层217a所具有的表面积大于导电层219a所具有的表面积。或者，导电层219a和导电层217a具有导电层219a和导电层217a重叠的区域以及导电层219a和导电层217a不重叠的区域。注意，在上述蚀刻之后去除抗蚀剂掩模218。
至少在具有遮光性的导电层219a的区域用作源极布线，并且在具有透光性的导电层217a的区域中用作源电极极或漏电极。通过使用具有透光性的导电层形成用作源电极极或漏电极的导电层217a、217b，可以提高像素的开口率。另外，通过按顺序层叠具有遮光性的导电层、具有遮光性的导电层形成用作源极布线的导电层217a和导电层219a，可以降低布线电阻，且降低耗电量。另外，源极布线因为由具有遮光性的导电层219a构成，所以可以对像素之间进行遮光。换言之，借助于设在行方向上的栅极布线、以及设在列方向上的源极布线，即使不使用黑底也可以对像素之间的空隙进行遮光。
另外，导电层217a用作保持电容部251的电极。在电容布线中，保持电容部251将栅极绝缘膜204和绝缘膜212作为介电体并由用作电极的氧化物半导体层203a、导电层209b和导电层217b构成。
如此，通过由具有透光性的导电层构成保持电容部251，可以使形成在保持电容部251的部分透光，而可以提高开口率。另外，通过由具有透光性的材料构成保持电容部251，也可以将保持电容部251的尺寸增大，因此即使晶体管截止，也提高像素电极的电位保持特性，而提高显示质量。另外，可以使馈通电位降低。
通过上述，可以制造晶体管250、保持电容部251。另外，将晶体管250和保持电容部251作为具有透光性的元件。
接着，在形成绝缘膜220之后，在绝缘膜220上形成抗蚀剂掩模(未图示)，使用该抗蚀剂掩模对绝缘膜220进行蚀刻，来在绝缘膜220中形成接触孔。接着，在绝缘膜220及接触孔上形成导电膜221。至于绝缘膜220、导电膜221的材料及制造方法可以参照实施方式1的绝缘膜120、导电膜121。注意，也可以不形成绝缘膜220。也可以在与源电极、源极布线相同的层上设置有像素电极。
接着，在导电膜221上形成抗蚀剂掩模(未图示)，使用该抗蚀剂掩模选择性地蚀刻导电膜221，来形成导电膜222a、222b(参照图18C和18D)。注意，在上述蚀刻之后去除抗蚀剂掩模。
通过上述，可以制造半导体装置。通过多级灰度掩模能够形成三个曝光水平的掩模，该三个曝光水平为曝光部分、中间曝光部分、以及未曝光部分，并且通过进行一次的曝光及显影工序，可以形成具有多个(典型为两种)厚度区域的抗蚀剂掩模。由此，通过使用多级灰度掩模，可以减少光掩模数量。另外，通过本实施方式所示的制造方法，可以形成具有透光性的晶体管250及具有透光性的保持电容部251。因此，在像素中，连接晶体管和元件(例如别的晶体管)的布线可以使用低电阻率且电导率高的材料形成，因此可以减少信号的波状畸变，而可以减少由于布线电阻导致的电压下降。将晶体管250的半导体层和保持电容部251的氧化物半导体层形成为一个岛，因此用来形成氧化物半导体层的设计容易。另外，因为可以减少接触孔的数量，可以减少接触电阻。另外，可以减少接触不良。注意，虽然在本实施方式中，说明形成栅极布线的工序和形成源极布线的工序的双方工序中使用多级灰度掩模的情况，但是也可以形成栅极布线的工序和形成源极布线的工序的任一方中使用。
使用图20A和20B说明半导体装置的其他一例。图20A和20B所示的半导体装置的很多部分与图1A和1B共同。因此，在下面省略重复的部分，而说明不同之点。另外，图20A是平面图，图20B是沿着图20A中的线A-B截断的截面图。
图20A和20B的与图1A和1B不同之点是如下：在电容布线中，按顺序层叠具有透光性的导电层109b、具有遮光性的导电层111c，并将具有遮光性的导电层111c的面积大于图1A和1B所示的导电层111b。另外，在电容布线的具有遮光性的导电层111c上实现像素电极和导电层117b的接触。下面，与图1A和1B所示的结构同样，所以省略详细的说明。
通过采用这种结构，可以使用其电阻率低且电导率高的材料形成电容布线，因此可以减少信号的波状畸变，而可以减少由于布线电阻导致的电压下降。另外，即使由于像素电极的接触孔的凹凸导致液晶的取向混乱，也由电容布线的具有遮光性的导电层111c，可以防止光泄露。
注意，在保护电路、栅极驱动器或源极驱动器等外围驱动电路部分中，不需要使晶体管部分透光。因此，在像素部中使用具有透光性的材料形成晶体管或电容元件，也可以使用具有遮光性的材料形成外围驱动电路部分中的晶体管。
本实施方式可以与其他实施方式适当地组合而使用。
实施方式3
在本实施方式中，下面说明在显示装置中，在同一衬底上至少制造驱动电路的一部分和配置在像素部的薄膜晶体管的例子。
图21A示出显示装置的一例的有源矩阵型液晶显示装置的框图的一例。图21A所示的显示装置在衬底5300上包括：具有多个具备显示元件的像素的像素部5301；选择各像素的扫描线驱动电路5302；以及控制对被选择的像素的视频信号的输入的信号线驱动电路5303。
图21B所示的发光显示装置在衬底5400上包括：具有多个具备显示元件的像素的像素部5401；选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及控制对被选择的像素的视频信号的输入的信号线驱动电路5403。
在输入到图21B所示的发光显示装置的像素的视频信号为数字方式的情况下，通过切换晶体管的导通和截止，像素处于发光或非发光状态。因此，可以采用面积灰度法或时间灰度法进行灰度显示。面积灰度法是一种驱动法，其中通过将一个像素分割为多个子像素并根据视频信号分别驱动各子像素，来进行灰度显示。此外，时间灰度法是一种驱动法，其中通过控制像素发光的期间，来进行灰度显示。
因为发光元件的响应速度比液晶元件等高，所以与液晶元件相比适合于时间灰度法。在采用时间灰度法进行显示的情况下，将一个帧期间分割为多个子帧期间。然后，根据视频信号，在各子帧期间中使像素的发光元件处于发光或非发光状态。通过将一个帧期间分割为多个子帧期间，可以利用视频信号控制在一个帧期间中像素发光的期间的总长度，并可以进行灰度显示。
注意，在图21B所示的发光显示装置中示出一种例子，其中当在一个像素中配置两个开关TFT时，使用第一扫描线驱动电路5402生成输入到一方的开关TFT的栅极布线的第一扫描线的信号，而使用第二扫描线驱动电路5404生成输入到另一方的开关TFT的栅极布线的第二扫描线的信号。但是，也可以使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如根据一个像素所具有的开关TFT的数量，可能会在各像素中设置多个用来控制开关元件的工作的扫描线。在此情况下，既可以使用一个扫描线驱动电路生成输入到多个扫描线的所有信号，又可以使用多个扫描线驱动电路生成输入到多个扫描线的所有信号。
根据实施方式1和实施方式2形成配置在液晶显示装置的像素部的薄膜晶体管。此外，因为实施方式1及实施方式2所示的薄膜晶体管是n沟道型TFT，所以在驱动电路中将可以由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。
此外，在发光显示装置中也可以将能够由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。另外，也可以仅使用与实施方式1和实施方式2所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。
注意，在保护电路、栅极驱动器及源极驱动器等外围驱动电路部分中，不需要在晶体管中透光。因此，也可以在像素部分中，在晶体管和电容元件中透光，并且在外围驱动电路部分中，不使在晶体管中透光。
图22A示出不使用多级灰度掩模地形成薄膜晶体管的情况，图22B示出使用多级灰度掩模地形成薄膜晶体管的情况。在不使用多级灰度掩模形成薄膜晶体管的情况下，可以使用具有遮光性的导电层形成用作栅电极的导电层111a、用作源电极或漏电极的导电层119a、119b(参照图22A)。在使用多级灰度掩模形成薄膜晶体管的情况下，可以层叠具有透光性的导电层和具有遮光性的导电层分别形成栅电极、源电极或漏电极。
此外，上述驱动电路除了液晶显示装置及发光显示装置以外还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并具有如下优点：实现与纸相同的易读性、与其他的显示装置相比其耗电量小、可形成为薄且轻的形状。
本实施方式可以与其他实施方式所示的结构适当地组合而使用。
实施方式4
接着，说明半导体装置的一个方式的显示装置的结构。在本实施方式中，作为显示装置说明具有利用电致发光的发光元件的发光显示装置。对利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区别，一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以产生电流。然后，由于这些载流子(电子和空穴)的复合，发光有机化合物形成激发态，并且当该激发态恢复到基态时，得到发光。根据这种机制，该发光元件称为电流激励型发光元件。
根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，且其发光机制是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有利用电介质层夹住发光层再被电极夹住的结构，并且其发光机制是利用金属离子的内壳电子跃迁的局部型发光。注意，在此使用有机EL元件作为发光元件而进行说明。
接着，说明可应用数字时间灰度驱动的像素的结构及像素的工作。图23是示出可以应用数字时间灰度驱动的像素的结构的一例的图。在此，示出在一个像素中使用两个将氧化物半导体层(In-Ga-Zn-O类非单晶膜)用于沟道形成区域的n沟道型晶体管的例子。
像素6400包括：开关晶体管6401、驱动晶体管6402、发光元件6404以及电容元件6403。在开关晶体管6401中，栅极连接于扫描线6406，第一电极(源电极及漏电极中的一方)连接于信号线6405，第二电极(源电极及漏电极中的另一方)连接于驱动晶体管6402的栅极。在驱动晶体管6402中，栅极通过电容元件6403连接于电源线6407，第一电极连接于电源线6407，第二电极连接于发光元件6404的第一电极(像素电极)。发光元件6404的第二电极相当于共同电极6408。
此外，将发光元件6404的第二电极(共同电极6408)设置为低电源电位。另外，低电源电位是指，以电源线6407所设定的高电源电位为基准满足低电源电位＜高电源电位的电位，作为低电源电位例如可以设定为GND、0V等。将该高电源电位与低电源电位的电位差施加到发光元件6404，为了使发光元件6404产生电流以使发光元件6404发光，以高电源电位与低电源电位的电位差为发光元件6404的正向阈值电压以上的方式分别设定其电位。
另外，还可以使用驱动用晶体管6402的栅极电容代替电容元件6403而省略电容元件6403。至于驱动用晶体管6402的栅极电容，可以在沟道形成区与栅电极之间形成电容。
这里，在采用电压输入电压驱动方式的情况下，对驱动用晶体管6402的栅极输入能够使驱动用晶体管6402充分成为导通或截止的两个状态的视频信号。即，驱动用晶体管6402在线形区域进行工作。由于驱动用晶体管6402在线形区域进行工作，将比电源线6407的电压高的电压施加到驱动用晶体管6402的栅极。另外，对信号线6405施加(电源线电压+驱动用晶体管6402的Vth)以上的电压。
另外，当进行模拟灰度级驱动而代替数字时间灰度级驱动时，通过使信号的输入不同，可以使用与图23相同的像素结构。
在进行模拟灰度驱动的情况下，对驱动晶体管6402的栅极施加发光元件6404的正向电压+驱动晶体管6402的Vth以上的电压。发光元件6404的正向电压是指在设定为所希望的亮度时的电压，至少包括正向阈值电压。注意，通过输入使驱动晶体管6402在饱和区中工作的视频信号，可以在发光元件6404使电流流过。为了使驱动晶体管6402在饱和区中工作，而将电源线6407的电位设定为高于驱动晶体管6402的栅极电位。通过将视频信号设定为模拟方式，可以在发光元件6404中使根据视频信号的电流流过来进行模拟灰度驱动。
注意，图23所示的像素结构不局限于此。例如，还可以对图23所示的像素追加开关、电阻元件、电容元件、晶体管或逻辑电路等。
接着，参照图24A至24C说明发光元件的结构。在此，以驱动TFT是图12所示的晶体管150c的情况为例子来说明像素的截面结构。可以与实施方式1和实施方式2所示的晶体管同样制造用于图24A、24B和24C的半导体装置的驱动TFT的TFT7001、7011、7021，并且这些TFT是包括In-Ga-Zn-O类非单晶膜作为半导体层的具有高电特性的薄膜晶体管。
发光元件的阳极及阴极中之至少一方是透明以取出发光，即可。而且，有如下结构的发光元件，即在衬底上形成薄膜晶体管及发光元件，并从与衬底相反的面发光的顶部发射、从衬底一侧发光的底部发射、以及从衬底一侧及与衬底相反的面发光的双面发射。图23所示的像素结构可以应用于任何发射结构的发光元件。
参照图24A说明顶部发射结构的发光元件。
在图24A中示出当驱动TFT的TFT7001为图12所示的晶体管150c并且从发光元件7002发射的光穿过阳极7005一侧时的像素的截面图。在图24A中，发光元件7002的阴极7003和驱动TFT的TFT7001电连接，并且在阴极7003上按顺序层叠有发光层7004、阳极7005。至于阴极7003，只要是功函数低且反射光的导电膜，就可以使用各种材料。例如，优选采用Ca、Al、CaF、MgAg、AlLi等。而且，发光层7004可以由单层或多层的叠层构成。在发光层7004由多层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。另外，不需要都设置所有这种层。使用透光性导电材料形成阳极7005，例如也可以使用具有透光性的导电膜例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
由阴极7003及阳极7005夹有发光层7004的区域相当于发光元件7002。在图24A所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005一侧。
注意，当在驱动电路中，设置在氧化物半导体层上的栅电极使用与阴极7003相同的材料形成时，可以使工序简化，这是优选的。
接着，参照图24B说明底部发射结构的发光元件。在图24B中，示出在驱动TFT7011是图12所示的晶体管150c并且从发光元件7012发射的光发射到阴极7013一侧的情况下的像素的截面图。在图24B中，在与驱动TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，并且在阴极7013上按顺序层叠有发光层7014、阳极7015。另外，在阳极7015具有透光性的情况下，也可以覆盖阳极上地形成有用来反射光或遮光的屏蔽膜7016。与图24A的情况同样，至于阴极7013，只要是功函数低的导电材料，就可以使用各种材料。但是，将其厚度设定为透光的程度(优选为5nm至30nm左右)。例如，可以将膜厚度为20nm的铝膜用作阴极7013。而且，与图24A同样，发光层7014可以由单层或多层的叠层构成。阳极7015不需要透光，但是可以与图24A同样使用具有透光性的导电材料形成。并且，虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色的颜料的树脂等。
由阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图24B所示的像素中，从发光元件7012发射的光如箭头所示那样发射到阴极7013一侧。
注意，当在驱动电路中，设置在氧化物半导体层上的栅电极使用与阴极7013相同的材料形成时，可以使工序简化，这是优选的。
接着，参照图24C说明双面发射结构的发光元件。在图24C中，在与驱动TFT7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，而在阴极7023上按顺序层叠有发光层7024、阳极7025。与图24A的情况同样地，作为阴极7023，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透光的程度。例如，可以将膜厚度为20nm的Al用作阴极7023。而且，与图24A同样地，发光层7024可以由单层或多个层的叠层构成。阳极7025可以与图24A同样地使用具有透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图24C所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025一侧和阴极7023一侧双方。
注意，当在驱动电路中，设置在氧化物半导体层上的栅电极使用与导电膜7027相同的材料形成时，可以使工序简化，这是优选的。另外，在驱动电路中，当设置在氧化物半导体层上的栅电极使用与导电膜7027及阴极7023同样的材料并层叠时，可以使工序简化，而且通过层叠可以布线电阻下降，这是优选的。
注意，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
注意，虽然在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
注意，本实施方式所示的半导体装置不局限于图24A至24C所示的结构而可以所公开的技术思想进行各种变形。
接着，参照图25A和25B说明相当于半导体装置的一个方式的发光显示面板(也称为发光面板)的上面及截面。图25A是一种面板的俯视图，其中利用密封材料在第一衬底与第二衬底之间密封可以形成在第一衬底上的薄膜晶体管及发光元件。图25B相当于沿着图25A的H-I的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b、以及扫描线驱动电路4504a、4504b与填料4507一起由第一衬底4501、密封材料4505和第二衬底4506密封。像这样，为了不暴露于空气中，优选使用气密性高且漏气少的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)及覆盖材料进行封装(密封)。
此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图25B中，例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。薄膜晶体管4509、4510可以应用包括用作半导体层的In-Ga-Zn-O类非单晶膜的可靠性高的实施方式1至实施方式3所示的薄膜晶体管。在本实施方式中，薄膜晶体管4509、4510是n沟道型薄膜晶体管。
注意，在保护电路、栅极驱动器及源极驱动器等外围驱动电路部分中，不需要使晶体管部分透光。因此，也可以使用具有透光性的材料形成像素部4502的晶体管和电容元件，并且也可以使用具有遮光性的材料形成外围驱动电路部分的晶体管。
此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，虽然发光元件4511的结构是第一电极层4517、电场发光层4512、第二电极层4513的叠层结构，但是不局限于本实施方式所示的结构。可以根据从发光元件4511发光的方向等适当地改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁4520。特别优选的是，使用感光材料，在第一电极层4517上形成开口部，并将其开口部的侧壁形成为具有连续的曲率而成的倾斜面。
电场发光层4512既可以由单层构成，又可以由多个层的叠层构成。
也可以在第二电极层4513及分隔壁4520上形成保护膜，以防止氧、氢、水分、二氧化碳等侵入到发光元件4511中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。
在本实施方式中，连接端子电极4515由与发光元件4511所具有的第一电极层4517相同的导电膜形成，并且端子电极4516由与薄膜晶体管4509、4510所具有的源电极层及漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519与FPC4518a所具有的端子电连接。
位于从发光元件4511发光的方向上的第二衬底4506需要具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯薄膜或丙烯酸树脂薄膜等的具有透光性的材料。
此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。
另外，若有需要，也可以在发光元件的射出面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学薄膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光并降低眩光的处理。
信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以作为在另行准备的单晶半导体衬底或绝缘衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路安装。此外，也可以另行仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分安装。本实施方式不局限于图25A和25B的结构。
通过上述工序，可以制造成本降低的发光显示装置。
本实施方式可以与其他实施方式所示的结构适当地组合而使用。
实施方式5
接着，说明半导体装置的一个方式的显示装置的其他结构。在本实施方式中，作为显示装置说明具有液晶元件的液晶显示装置。
首先，使用图26A1、26A2及26B说明液晶显示装置的一个方式的液晶显示面板(也称为液晶面板)的上面及截面。图26A1和26A2是一种面板的俯视图，其中在第一衬底4001和第二衬底4006之间使用密封材料4005密封薄膜晶体管4010、4011及液晶元件4013，形成在第一衬底4001上的该薄膜晶体管4010、4011包括作为半导体层的实施方式1至实施方式3所示的In-Ga-Zn-O类非单晶膜。图26B相当于沿着图26A1和26A2的线M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封材料4005和第二衬底4006密封。此外，在与第一衬底4001上的由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上。
注意，对于另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图26A1是通过COG方法安装信号线驱动电路4003的例子，而图26A2是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图26B中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有绝缘层4021。对薄膜晶体管4010、4011可以应用作为半导体层包括In-Ga-Zn-O类非单晶膜的实施方式1至实施方式3所示的薄膜晶体管。
注意，在保护电路、栅极驱动器及源极驱动器等外围驱动电路部分中，不需要在晶体管部分中透光。因此，也可以使用具有透光性的材料形成像素部4002的晶体管和电容元件，并且也可以使用具有遮光性的材料形成外围驱动电路部分的晶体管。
此外，液晶元件4013所具有的像素电极4030与薄膜晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。注意，像素电极4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，且隔着绝缘层4032、4033夹有液晶层4008。
在像素部4002中，格子状的布线部分不透过光，但是除其之外可以透光，因此可以提高开口率。而且，每个像素之间需要空隙，电场不施加到空隙部分中的液晶。因此，该空隙部分优选不透光。因此，将格子状的布线部分用作黑底。
注意，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，还可以使用具有将铝箔夹在PVF膜之间或聚酯膜之间的结构的薄片。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔件，并且它是为控制像素电极4030和对置电极层4031之间的距离(单元间隙)而设置的。注意，还可以使用球状间隔件。另外，对置电极层4031与设置在与薄膜晶体管4010同一衬底上的共同电位线电连接。使用共同连接部，可以通过配置在一对衬底之间的导电性粒子电连接对置电极层4031和共同电位线。此外，将导电性粒子包含在密封材料4005中。
另外，还可以使用不使用取向膜的显示蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将使用混合有5重量％以上的手性试剂的液晶组成物而使用于液晶层4008。包含显示蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为10μs至100μs，并且由于其具有光学各向同性而不需要取向处理从而视角依赖小。
另外，虽然本实施方式示出的液晶显示装置为透过型液晶显示装置的例子，但是本发明的实施方式也可以应用于反射型液晶显示装置或半透过型液晶显示装置。
另外，虽然在本实施方式所示的液晶显示装置中示出在衬底的外侧(可见的一侧)设置偏振片，并在内侧依次设置着色层、用于显示元件的电极层的例子，但是也可以在衬底的内侧设置偏振片。另外，偏振片和着色层的叠层结构也不局限于本实施方式的结构，只要根据偏振片和着色层的材料或制造工序条件适当地设定即可。另外，还可以设置用作黑底的遮光膜。
另外，在本实施方式中，使用用作保护膜或平坦化绝缘膜的绝缘层4021覆盖在实施方式1至实施方式3中得到的薄膜晶体管，以降低薄膜晶体管的表面凹凸并提高薄膜晶体管的可靠性。绝缘层4021可以由一层或两层以上的叠层结构形成。另外，因为保护膜用来防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。利用溅射法并利用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层而形成保护膜即可。虽然在本实施方式中示出利用溅射法形成保护膜的例子，但是并不局限于此，而使用等离子体CVD法等各种方法形成保护膜即可。
作为保护膜可以由叠层结构的绝缘层形成。在形成叠层结构的绝缘层的情况下，作为保护膜的第一层利用如溅射法形成氧化硅膜。当作为保护膜使用氧化硅膜时，对用作源电极层及漏电极层的铝膜的小丘防止有效。
另外，例如溅射法形成氮化硅膜作为保护膜的第二层。当使用氮化硅膜作为保护膜时，可以抑制钠等的可动离子侵入到半导体区域中而使TFT的电特性变化。
另外，也可以在形成保护膜之后进行对半导体层的退火(300℃至400℃)。另外，在形成保护膜之后形成背栅极。
另外，形成绝缘层4021作为平坦化绝缘膜。作为绝缘层4021，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、环氧等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层4021。
另外，硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包含Si-O-Si键的树脂。作为硅氧烷类树脂的取代基，除了氢之外，可以具有氟、烷基或芳基中的至少一种。
对绝缘层4021的形成方法没有特别的限制，可以根据其材料利用溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮片、辊涂机、幕涂机、刮刀涂布机等。在使用材料液形成绝缘层4021的情况下，也可以在进行焙烧的工序中同时进行对半导体层的退火(300℃至400℃)。通过兼作绝缘层4021的焙烧工序和对半导体层的退火，可以有效地制造半导体装置。
作为像素电极4030、对置电极层4031，可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极4030、对置电极层4031。使用导电组成物形成的像素电极的薄层电阻优选为10000Ω/□以下，并且其波长为550nm时的透光率优选为70％以上。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各种信号及电位是从FPC4018供给的。
在本实施方式中，连接端子电极4015由与液晶元件4013所具有的像素电极4030相同的导电膜形成，并且端子电极4016由与薄膜晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图26A1、26A2中示出另行形成信号线驱动电路4003并将它安装在第一衬底4001上的例子，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路而安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
图27示出使用TFT衬底2600来构成液晶显示模块作为半导体装置的一例。
图27是液晶显示模块的一例，利用密封材料2602固定TFT衬底2600和对置衬底2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605来形成显示区。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素设置有分别对应于红色、绿色、蓝色的着色层。在TFT衬底2600和对置衬底2601的外侧配置有偏振片2606、偏振片2607、扩散板2613。光源由冷阴极管2610和反射板2611构成，电路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，且其中组装有控制电路及电源电路等的外部电路。此外，也可以以在偏振片和液晶层之间具有相位差板的状态下层叠。
作为液晶显示模块可以采用TN(扭曲向列；Twisted Nematic)模式、IPS(平面内转换；In-Plane-Switching)模式、FFS(边缘电场转换；FringeField Switching)模式、MVA(多畴垂直取向；Multi-domain VerticalAlignment)模式、PVA(垂直取向排列；Patterned Vertical Alignment)模式、ASM(轴对称排列微胞；Axially Symmetric aligned Micro-cell)模式、OCB(光学补偿双折射；Optically Compensated Birefringence)模式、FLC(铁电性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反铁电性液晶；AntiFerroelectric Liquid Crystal)模式等。
通过上述工序可以制造降低制造成本的液晶显示装置。
本实施方式可以与其他实施方式所示的结构适当地组合而使用。
实施方式6
接着，说明作为半导体装置的一个方式的电子纸。电子纸实现与纸相同的易读性，与其他的显示装置相比其耗电量小、可形成为薄且轻的形状。
在图28中，作为半导体装置的一个方式示出有源矩阵型电子纸。作为用于半导体装置的像素部的薄膜晶体管581，可以与上述实施方式所示的像素部的薄膜晶体管同样地制造，且包括用作半导体层的In-Ga-Zn-O类非单晶膜的薄膜晶体管。
图28所示的电子纸是采用扭转球显示方式(twist ball type)的显示装置的例子。扭转球显示方式是指一种方法，其中将分别涂成白色和黑色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间，并在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
薄膜晶体管581是底栅结构的薄膜晶体管，并且源电极层或漏电极层在形成于绝缘层585中的开口中接触于第一电极层587并与它电连接。在第一电极层587和第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a、白色区590b，且其周围包括充满了液体的空洞594，并且球形粒子589的周围充满有树脂等的填料595(参照图28)。
此外，还可以使用电泳显示元件代替扭转球。使用直径为10μm至200μm左右的微囊，该微囊中封入有透明液体、带正电的白色微粒和带负电的黑色微粒。在设置在第一电极层和第二电极层之间的微囊中，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒向相反方向移动，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件。电泳显示元件具有比液晶元件高的反射率，因而不需要辅助光源。此外，耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不向显示部供应电源，也能够保持显示过一次的图像。从而，即使使电源供给源(例如电波发送源)远离电子纸，也能够储存显示过的图像。
通过上述工序可以制造降低制造成本的电子纸。
本实施方式可以与其他实施方式所示的结构适当地组合而使用。
实施方式7
根据所公开的发明的半导体装置可以应用于各种电子设备(也包括游戏机)。作为电子设备，可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数字照相机、数字摄像机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等大型游戏机等。
图29A示出便携式信息终端设备9200的一例。便携式信息终端设备9200内置有计算机而可以进行各种数据处理。作为这种便携式信息终端设备9200，可以举出PDA(Personal Digital Assistance；个人数字助理)。
便携式信息终端设备9200由框体9201及框体9203的两个框体构成。框体9201和框体9203由联结部9207联结为可折叠方式。框体9201嵌入有显示部9202，框体9203具备有键盘9205。当然，便携式信息终端设备9200的结构不局限于如上所述的结构，至少具备具有背栅电极的薄膜晶体管的结构即可，可以采用适当地设置其它辅助设备的结构。通过在同一衬底上形成驱动电路和像素部，降低制造成本，而可以实现具有高电特性的薄膜晶体管的便携式信息终端设备。
图29B示出数字摄像机9500的一例。数字摄像机9500的框体9501嵌入有显示部9503，另外设置有各种操作部。注意，数字摄像机9500的结构没有特别的限制，至少具备具有背栅电极的薄膜晶体管的结构即可，可以采用适当地设置另外辅助设备的结构。通过在同一衬底上形成驱动电路和像素部，降低制造成本，而可以实现具有高电特性的薄膜晶体管的数字摄像机。
图29C示出移动电话机9100的一例。移动电话机9100由框体9102及框体9101的两个框体构成，并且它们由联结部9103联结为可折叠方式。框体9102嵌入有显示部9104，框体9101具备有操作键9106。注意，移动电话机9100的结构没有特别的限制，至少具备具有背栅电极的薄膜晶体管的结构即可，可以采用适当地设置其它辅助设备的结构。通过在同一衬底上形成驱动电路和像素部，降低制造成本，而可以实现具有高电特性的薄膜晶体管的移动电话机。
图29D示出能够便携的计算机9800的一例。计算机9800具备有自由开闭地联结的框体9801和框体9804。框体9801嵌入有显示部9802，框体9801具备有键盘9803。当然，计算机9800的结构没有特别的限制，至少具备具有背栅电极的薄膜晶体管的结构即可，可以采用适当地设置其它辅助设备的结构。通过在同一衬底上形成驱动电路和像素部，降低制造成本，而可以实现具有高电特性的薄膜晶体管的计算机。
图30A示出电视装置9600的一例。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示图像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另行提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的图像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
注意，电视装置9600采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图30B示出数码相框9700的一例。例如，在数码相框9700中，框体9701嵌入有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
注意，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。这种结构也可以嵌入到与显示部同一个面，但是通过将它设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框的记录媒体插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。
此外，数码相框9700既可以采用以无线的方式收发信息的结构，又可以以无线的方式提取所希望的图像数据并进行显示的结构。
图31A示出与图29C的移动电话机不同的其他移动电话机1000的一例。移动电话机1000除了安装在框体1001的显示部1002之外还具备操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
图31A所示的移动电话机1000可以用手指等触摸显示部1002来输入信息。此外，可以用手指等触摸显示部1002来进行打电话或输入电子邮件的操作。
显示部1002的画面主要有三个模式。第一是以图像的显示为主的显示模式，第二是以文字等的信息的输入为主的输入模式，第三是显示模式和输入模式的两个模式混合的显示与输入模式。
例如，在打电话或输入电子邮件的情况下，将显示部1002设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部1002的画面的大多部分中显示键盘或号码按钮。
此外，通过在移动电话机1000的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，判断移动电话机1000的方向(移动电话机1000处于垂直或水平的状态时变为竖向方式或横向方式)，而可以对显示部1002的画面显示进行自动切换。
通过触摸显示部1002或对框体1001的操作按钮1003进行操作，切换画面模式。此外，还可以根据显示在显示部1002上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部上的图像信号为文字数据时，将画面模式切换成输入模式。
另外，当在输入模式中通过检测出显示部1002的光传感器所检测的信号得知在一定期间中没有显示部1002的触摸操作输入时，也可以以将画面模式从输入模式切换成显示模式的方式进行控制。
还可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部1002，来拍摄掌纹、指纹等，而可以进行个人识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测用光源，也可以拍摄手指静脉、手掌静脉等。
图31B也示出移动电话机的一例。图31B的移动电话机包括：在框体9411中具有包括显示部9412以及操作按钮9413的显示装置9410；在框体9401中具有包括操作按钮9402、外部输入端子9403、麦克风9404、扬声器9405以及接电话时发光的发光部9406的通信装置9400，具有显示功能的显示装置9410与具有电话功能的通信装置9400可以向箭头的两个方向装卸。因此，可以将显示装置9410和通信装置的9400的短轴彼此安装或将显示装置的9410和通信装置9400的长轴彼此安装。此外，当只需要显示功能时，从通信装置9400卸下显示装置9410，而可以单独使用显示装置9410。通信装置9400和显示装置9410可以以无线通信或有线通信收发图像或输入信息，它们分别具有能够充电的电池。
本申请基于2008年12月5日在日本专利局提交的日本专利申请序列号2008-31146，在此引用其全部内容作为参考。

Claims (21)

1.一种半导体装置，其包括：
设置在具有绝缘表面的衬底上的氧化物半导体层；
覆盖所述氧化物半导体层的栅极绝缘膜；
所述栅极绝缘膜上的具有栅电极并包括层叠的第一导电层、第二导电层的栅极布线；
覆盖所述氧化物半导体层和包括所述栅电极的所述栅极布线的绝缘膜；以及
所述绝缘膜上的具有源电极并包括层叠的第三导电层、第四导电层的源极布线，该源极布线电连接到所述氧化物半导体层，
其中所述栅电极使用所述第一导电层形成，
所述栅极布线使用所述第一导电层和所述第二导电层形成，
所述源电极使用所述第三导电层形成，
并且所述源极布线使用所述第三导电层和所述第四导电层形成。
2.根据权利要求1所述的半导体装置，
其中所述第一导电层及所述第三导电层分别具有透光性。
3.根据权利要求1所述的半导体装置，
其中所述第二导电层及所述第四导电层分别具有遮光性。
4.根据权利要求3所述的半导体装置，
其中所述第二导电层和所述第四导电层使用不同材料形成。
5.根据权利要求1所述的半导体装置，
其中所述第二导电层使用包含选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)中的一种或多种元素的金属材料、合金、或以这些金属的氮化物形成。
6.根据权利要求1所述的半导体装置，
其中所述第四导电层使用包含选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)中的一种或多种元素的金属材料、合金、或以这些金属的氮化物形成。
7.根据权利要求1所述的半导体装置，
其中所述氧化物半导体层至少包含选自铟、镓及锌中的一种。
8.一种半导体装置，其包括：
设置在具有绝缘表面的衬底上的氧化物半导体层；
覆盖所述氧化物半导体层的栅极绝缘膜；
所述栅极绝缘膜上的具有栅电极并包括层叠的第一导电层、第二导电层的栅极布线；
覆盖所述氧化物半导体层和包括所述栅电极的所述栅极布线的绝缘膜；
所述绝缘膜上的具有源电极并包括层叠的第三导电层、第四导电层的源极布线，该源极布线电连接到所述氧化物半导体层；以及
电容布线，
其中所述栅电极使用所述第一导电层形成，
所述栅极布线使用所述第一导电层和所述第二导电层形成，
所述源电极使用所述第三导电层形成，
所述源极布线使用所述第三导电层和所述第四导电层形成，
并且所述电容布线使用第五导电层和第六导电层形成。
9.根据权利要求8所述的半导体装置，
其中所述第一导电层及所述第三导电层分别具有透光性。
10.根据权利要求8所述的半导体装置，
其中所述第二导电层及所述第四导电层分别具有遮光性。
11.根据权利要求10所述的半导体装置，
其中所述第二导电层和所述第四导电层使用不同材料形成。
12.根据权利要求8所述的半导体装置，
其中所述第二导电层使用包含选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)中的一种或多种元素的金属材料、合金、或以这些金属的氮化物形成。
13.根据权利要求8所述的半导体装置，
其中所述第四导电层使用包含选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)中的一种或多种元素的金属材料、合金、或以这些金属的氮化物形成。
14.根据权利要求8所述的半导体装置，
其中所述氧化物半导体层至少包含选自铟、镓及锌中的一种。
15.一种半导体装置，其包括：
设置在具有绝缘表面的衬底上的氧化物半导体层；
覆盖所述氧化物半导体层的栅极绝缘膜；
所述栅极绝缘膜上的具有栅电极并包括层叠的第一导电层、第二导电层的栅极布线；
覆盖所述氧化物半导体层和包括所述栅电极的所述栅极布线的绝缘膜；
所述绝缘膜上的具有源电极并包括层叠的第三导电层、第四导电层的源极布线，该源极布线电连接到所述氧化物半导体层；
电容布线；以及
保持电容部，
其中所述栅电极使用所述第一导电层形成，
所述栅极布线使用所述第一导电层和所述第二导电层形成，
所述源电极使用所述第三导电层形成，
所述源极布线使用所述第三导电层和所述第四导电层形成，
所述电容布线使用第五导电层和第六导电层形成，
并且所述保持电容部使用所述氧化物半导体层、所述第三导电层、所述第五导电层、所述栅极绝缘膜及所述绝缘膜形成。
16.根据权利要求15所述的半导体装置，
其中所述第一导电层及所述第三导电层分别具有透光性。
17.根据权利要求15所述的半导体装置，
其中所述第二导电层及所述第四导电层分别具有遮光性。
18.根据权利要求17所述的半导体装置，
其中所述第二导电层和所述第四导电层使用不同材料形成。
19.根据权利要求15所述的半导体装置，
其中所述第二导电层使用包含选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)中的一种或多种元素的金属材料、合金、或以这些金属的氮化物形成。
20.根据权利要求15所述的半导体装置，
其中所述第四导电层使用包含选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)中的一种或多种元素的金属材料、合金、或以这些金属的氮化物形成。
21.根据权利要求15所述的半导体装置，
其中所述氧化物半导体层至少包含选自铟、镓及锌中的一种。
CN200910253848.4A 2008-12-05 2009-12-04 半导体装置 Active CN101752390B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410408804.5A CN104201179B (zh) 2008-12-05 2009-12-04 半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008311146 2008-12-05
JP2008-311146 2008-12-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410408804.5A Division CN104201179B (zh) 2008-12-05 2009-12-04 半导体装置

Publications (2)

Publication Number Publication Date
CN101752390A true CN101752390A (zh) 2010-06-23
CN101752390B CN101752390B (zh) 2014-09-24

Family

ID=42230060

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410408804.5A Active CN104201179B (zh) 2008-12-05 2009-12-04 半导体装置
CN200910253848.4A Active CN101752390B (zh) 2008-12-05 2009-12-04 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410408804.5A Active CN104201179B (zh) 2008-12-05 2009-12-04 半导体装置

Country Status (5)

Country Link
US (3) US8476625B2 (zh)
JP (13) JP5491833B2 (zh)
KR (10) KR101563670B1 (zh)
CN (2) CN104201179B (zh)
TW (9) TWI704624B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738405A (zh) * 2011-03-31 2012-10-17 索尼公司 显示装置和电子设备
CN104078492A (zh) * 2014-05-22 2014-10-01 友达光电股份有限公司 像素结构
CN104247031A (zh) * 2012-04-23 2014-12-24 夏普株式会社 半导体装置及其制造方法
CN105576038A (zh) * 2016-01-12 2016-05-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN105793994A (zh) * 2013-11-29 2016-07-20 株式会社半导体能源研究所 半导体装置
US9647010B2 (en) 2012-12-28 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN108780619A (zh) * 2016-03-04 2018-11-09 夏普株式会社 薄膜晶体管基板和显示面板
US10199394B2 (en) 2013-10-22 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Display device
CN110277427A (zh) * 2018-03-13 2019-09-24 三星显示有限公司 显示设备
CN112582397A (zh) * 2019-09-27 2021-03-30 南亚科技股份有限公司 半导体装置及其制造方法
US11152512B2 (en) 2017-05-19 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device
JP2021168386A (ja) * 2014-02-05 2021-10-21 株式会社半導体エネルギー研究所 半導体装置
US11545551B2 (en) 2018-04-27 2023-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device manufacturing method

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2202802B1 (en) * 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102526493B1 (ko) 2009-07-31 2023-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
JP5758584B2 (ja) * 2010-03-18 2015-08-05 本田技研工業株式会社 ジャンクションボックス
WO2011142371A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101108175B1 (ko) * 2010-06-09 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 포함하는 디스플레이 장치용 어레이 기판 및 그 제조 방법
WO2011162104A1 (en) * 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP5947000B2 (ja) 2010-07-01 2016-07-06 株式会社半導体エネルギー研究所 電界駆動型表示装置
US8634228B2 (en) * 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5658978B2 (ja) * 2010-11-10 2015-01-28 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板及びその製造方法
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9035298B2 (en) * 2010-12-01 2015-05-19 Sharp Kabushiki Kaisha Semiconductor device, TFT substrate, and method for manufacturing semiconductor device and TFT substrate
TWI432865B (zh) 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
KR101981808B1 (ko) * 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI621121B (zh) * 2011-01-05 2018-04-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
KR101813492B1 (ko) * 2011-01-05 2018-01-02 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
TW202211311A (zh) * 2011-01-26 2022-03-16 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20120091638A (ko) 2011-02-09 2012-08-20 삼성전자주식회사 표시 장치 및 그 제조 방법
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5766481B2 (ja) * 2011-03-29 2015-08-19 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US8878174B2 (en) * 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit
JP2012237805A (ja) * 2011-05-10 2012-12-06 Sony Corp 表示装置及び電子機器
JP5810810B2 (ja) * 2011-10-04 2015-11-11 大日本印刷株式会社 トップゲート型アクティブマトリックス基板、およびその製造方法
KR101950824B1 (ko) * 2011-11-25 2019-02-22 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20130137232A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
TWI497689B (zh) * 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP2013183001A (ja) * 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP6051960B2 (ja) 2012-03-19 2016-12-27 株式会社リコー 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
FR2989518A1 (fr) * 2012-04-13 2013-10-18 St Microelectronics Crolles 2 Procede de fabrication d'un capteur d'image a surface courbe
FR2989519A1 (fr) 2012-04-13 2013-10-18 St Microelectronics Crolles 2 Procede de fabrication d'un capteur d'image a surface courbe.
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR20150040873A (ko) * 2012-08-03 2015-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014093433A (ja) * 2012-11-05 2014-05-19 Sony Corp 半導体装置、表示装置および電子機器
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102109166B1 (ko) * 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6063766B2 (ja) * 2013-02-20 2017-01-18 株式会社ジャパンディスプレイ 半導体装置
JP6186757B2 (ja) * 2013-03-06 2017-08-30 セイコーエプソン株式会社 電気光学装置及び電子機器
US8856695B1 (en) 2013-03-14 2014-10-07 Samsung Electronics Co., Ltd. Method for generating post-OPC layout in consideration of top loss of etch mask layer
CN107516471B (zh) * 2013-03-18 2019-10-25 松下电器产业株式会社 发光面板
KR101361440B1 (ko) 2013-03-28 2014-02-24 경상대학교산학협력단 금속박막을 확산소스로 이용하는 투명 박막트랜지스터 및 그 제조방법
US10566455B2 (en) 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6456598B2 (ja) * 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
KR102087195B1 (ko) * 2013-09-05 2020-03-11 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판 및 표시판의 제조방법
JP6383616B2 (ja) 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
JP6433757B2 (ja) * 2013-10-31 2018-12-05 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器
CN110542938B (zh) 2013-11-27 2023-04-18 奇跃公司 虚拟和增强现实系统与方法
JP6486660B2 (ja) * 2013-11-27 2019-03-20 株式会社半導体エネルギー研究所 表示装置
JP6496132B2 (ja) * 2013-12-02 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
JP6315966B2 (ja) * 2013-12-11 2018-04-25 三菱電機株式会社 アクティブマトリックス基板およびその製造方法
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9577110B2 (en) * 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
US9276050B2 (en) * 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
KR101672091B1 (ko) * 2014-02-25 2016-11-02 엘지디스플레이 주식회사 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
US11205669B2 (en) * 2014-06-09 2021-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including photoelectric conversion element
CN105336742A (zh) * 2014-07-03 2016-02-17 上海和辉光电有限公司 多晶硅显示基板及其制造方法
JP6432222B2 (ja) * 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
US9766517B2 (en) * 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
WO2016098651A1 (ja) * 2014-12-16 2016-06-23 シャープ株式会社 半導体装置、その製造方法、および半導体装置を備えた表示装置
TWI534682B (zh) * 2015-03-24 2016-05-21 群創光電股份有限公司 顯示面板
KR102370474B1 (ko) * 2015-07-15 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6370756B2 (ja) 2015-09-25 2018-08-08 矢崎総業株式会社 電池配索用電線及びワイヤーハーネス
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
WO2017204789A1 (en) * 2016-05-25 2017-11-30 Intel Corporation Package substrates with integral devices
KR101831186B1 (ko) * 2016-06-30 2018-02-22 엘지디스플레이 주식회사 코플라나 형태의 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
JP6987188B2 (ja) * 2016-09-05 2021-12-22 株式会社ジャパンディスプレイ 半導体装置
KR102490188B1 (ko) * 2016-11-09 2023-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
US10790318B2 (en) * 2016-11-22 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device
TWI605284B (zh) * 2016-12-30 2017-11-11 友達光電股份有限公司 畫素結構
JP6811096B2 (ja) * 2017-01-12 2021-01-13 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
WO2019092540A1 (en) 2017-11-09 2019-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR102633768B1 (ko) 2017-12-06 2024-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 전자 기기, 및 동작 방법
JPWO2019123064A1 (ja) 2017-12-21 2021-01-21 株式会社半導体エネルギー研究所 表示装置、及び電子機器
KR20200101966A (ko) 2018-01-05 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
JP7171738B2 (ja) * 2018-01-11 2022-11-15 アプライド マテリアルズ インコーポレイテッド 金属酸化物スイッチを含み小型蓄電コンデンサを備えた薄膜トランジスタ
WO2019207404A1 (ja) 2018-04-26 2019-10-31 株式会社半導体エネルギー研究所 半導体装置
CN108873522B (zh) 2018-06-29 2021-07-23 上海天马微电子有限公司 显示面板和显示装置及显示面板的制造方法
GB2576950B (en) 2018-09-10 2022-03-02 Pragmatic Printing Ltd Electronic circuit and method of manufacture
JPWO2020053701A1 (ja) 2018-09-12 2021-09-30 株式会社半導体エネルギー研究所 表示装置
KR102680693B1 (ko) * 2018-12-18 2024-07-01 엘지디스플레이 주식회사 디스플레이 장치
DE112020002314T5 (de) 2019-05-10 2022-03-10 Semiconductor Energy Laboratory Co., Ltd. Verbundgerät und Betriebsverfahren für elektronisches Gerät
TWI693682B (zh) 2019-08-28 2020-05-11 財團法人工業技術研究院 電子元件封裝結構
JP7305510B2 (ja) * 2019-10-11 2023-07-10 株式会社ジャパンディスプレイ 表示装置及び半導体装置
US11699391B2 (en) 2021-05-13 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device
US20240030905A1 (en) 2022-07-15 2024-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589499B (en) * 2000-06-02 2004-06-01 Hitachi Ltd Liquid crystal display device and a manufacturing method of the same
US20050121673A1 (en) * 2002-05-10 2005-06-09 Hitachi, Ltd. Manufacturing method of thin film transistor substrate
CN1694223A (zh) * 2004-05-07 2005-11-09 株式会社半导体能源研究所 半导体器件的制造方法
CN1776513A (zh) * 2004-11-17 2006-05-24 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
WO2007119727A1 (ja) * 2006-04-13 2007-10-25 Idemitsu Kosan Co., Ltd. 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法

Family Cites Families (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04253030A (ja) * 1991-01-30 1992-09-08 Matsushita Electron Corp 画像表示装置およびその製造方法
JP3055237B2 (ja) * 1991-08-29 2000-06-26 セイコーエプソン株式会社 液晶表示パネル及びその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06235939A (ja) * 1993-02-12 1994-08-23 Hitachi Ltd 液晶表示装置及びその製造方法
JPH0792491A (ja) * 1993-09-21 1995-04-07 Matsushita Electric Ind Co Ltd アクティブマトリクス表示装置用薄膜トランジスタ基板
JPH0869009A (ja) * 1994-08-30 1996-03-12 Rohm Co Ltd Ｔｆｔ型液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH0926600A (ja) * 1995-07-13 1997-01-28 Sanyo Electric Co Ltd 液晶表示装置
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US6268895B1 (en) 1995-10-27 2001-07-31 Sharp Kabushiki Kaisha Liquid crystal display device having light shield in periphery of display
JP3279929B2 (ja) * 1996-03-21 2002-04-30 シャープ株式会社 液晶表示装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10253976A (ja) 1997-03-12 1998-09-25 Toshiba Corp 液晶表示素子
US5953088A (en) * 1997-12-25 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes
JP3076030B2 (ja) 1998-07-14 2000-08-14 東芝電子エンジニアリング株式会社 アクティブマトリクス型液晶表示装置
KR100430773B1 (ko) 1998-07-14 2004-05-10 가부시끼가이샤 도시바 액티브 매트릭스형 액정표시장치
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3141860B2 (ja) 1998-10-28 2001-03-07 ソニー株式会社 液晶表示装置の製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100669341B1 (ko) * 1999-11-11 2007-01-16 삼성전자주식회사 반사 투과 복합형 박막트랜지스터 액정표시장치
KR100313125B1 (ko) 1999-12-08 2001-11-07 김순택 박막 트랜지스터의 제조 방법
JP4238956B2 (ja) * 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
JP2002072248A (ja) 2000-08-24 2002-03-12 Toshiba Corp 液晶表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4342711B2 (ja) 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
GB0029427D0 (en) * 2000-12-02 2001-01-17 Koninkl Philips Electronics Nv Pixellated devices such as active matrix liquid crystal displays
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003131590A (ja) 2001-08-16 2003-05-09 Toshiba Corp 平面表示装置およびその製造方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003098515A (ja) 2001-09-25 2003-04-03 Sharp Corp 液晶表示装置及びそれを用いたプロジェクタ
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP3718469B2 (ja) * 2001-12-17 2005-11-24 セイコーエプソン株式会社 液晶表示装置
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004014982A (ja) * 2002-06-11 2004-01-15 Konica Minolta Holdings Inc 半導体回路および画像表示装置
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4631255B2 (ja) * 2003-07-16 2011-02-16 セイコーエプソン株式会社 アクティブマトリクス基板、表示装置、及び電子機器
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102354658B (zh) * 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7521368B2 (en) * 2004-05-07 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
KR101125252B1 (ko) 2004-12-31 2012-03-21 엘지디스플레이 주식회사 폴리 액정 표시 패널 및 그 제조 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
JP4887647B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置の製造方法
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7710739B2 (en) * 2005-04-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP4687259B2 (ja) * 2005-06-10 2011-05-25 カシオ計算機株式会社 液晶表示装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP5132097B2 (ja) * 2005-07-14 2013-01-30 株式会社半導体エネルギー研究所 表示装置
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7994711B2 (en) * 2005-08-08 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
EP1758072A3 (en) * 2005-08-24 2007-05-02 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4873528B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
WO2007040194A1 (ja) * 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI460851B (zh) * 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7592627B2 (en) * 2006-01-30 2009-09-22 Wintek Corporation Pixel structure of thin film transistor liquid crystal display
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7435633B2 (en) * 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070215945A1 (en) 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
KR101277606B1 (ko) * 2006-03-22 2013-06-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US20090207329A1 (en) 2006-03-24 2009-08-20 Sharp Kabushiki Kaisha Liquid crystal display
JP5369367B2 (ja) * 2006-03-28 2013-12-18 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
TWI430234B (zh) * 2006-04-05 2014-03-11 Semiconductor Energy Lab 半導體裝置，顯示裝置，和電子裝置
EP2924498A1 (en) * 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
JP5148912B2 (ja) * 2006-04-06 2013-02-20 株式会社半導体エネルギー研究所 液晶表示装置及び半導体装置、並びに電子機器
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR20080020308A (ko) * 2006-08-31 2008-03-05 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20070254415A1 (en) * 2006-04-27 2007-11-01 Oh Hyun U Thin film transistor substrate, method of manufacturing the same and method of manufacturing liquid crystal display panel including the same
JP5250944B2 (ja) * 2006-04-28 2013-07-31 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI752316B (zh) * 2006-05-16 2022-01-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
EP1863094A2 (en) * 2006-06-02 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic apparatus with the light emitting device, and manufacturing method of light emitting device
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5090708B2 (ja) 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
JP2008134625A (ja) 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP4556940B2 (ja) * 2006-11-16 2010-10-06 パナソニック電工株式会社 便器
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8581260B2 (en) 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR100857455B1 (ko) * 2007-04-17 2008-09-08 한국전자통신연구원 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI529949B (zh) * 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589499B (en) * 2000-06-02 2004-06-01 Hitachi Ltd Liquid crystal display device and a manufacturing method of the same
US20050121673A1 (en) * 2002-05-10 2005-06-09 Hitachi, Ltd. Manufacturing method of thin film transistor substrate
CN1694223A (zh) * 2004-05-07 2005-11-09 株式会社半导体能源研究所 半导体器件的制造方法
CN1776513A (zh) * 2004-11-17 2006-05-24 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
WO2007119727A1 (ja) * 2006-04-13 2007-10-25 Idemitsu Kosan Co., Ltd. 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738405A (zh) * 2011-03-31 2012-10-17 索尼公司 显示装置和电子设备
CN102738405B (zh) * 2011-03-31 2016-12-14 株式会社日本有机雷特显示器 显示装置和电子设备
CN104247031A (zh) * 2012-04-23 2014-12-24 夏普株式会社 半导体装置及其制造方法
CN104247031B (zh) * 2012-04-23 2016-12-07 夏普株式会社 半导体装置及其制造方法
US9647010B2 (en) 2012-12-28 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11139322B2 (en) 2012-12-28 2021-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10461101B2 (en) 2012-12-28 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10199394B2 (en) 2013-10-22 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Display device
CN105793994B (zh) * 2013-11-29 2021-10-29 株式会社半导体能源研究所 半导体装置
CN105793994A (zh) * 2013-11-29 2016-07-20 株式会社半导体能源研究所 半导体装置
US11430817B2 (en) 2013-11-29 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2021168386A (ja) * 2014-02-05 2021-10-21 株式会社半導体エネルギー研究所 半導体装置
US11699762B2 (en) 2014-02-05 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
CN104078492A (zh) * 2014-05-22 2014-10-01 友达光电股份有限公司 像素结构
CN104078492B (zh) * 2014-05-22 2017-01-18 友达光电股份有限公司 像素结构
CN105576038A (zh) * 2016-01-12 2016-05-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
US10204924B2 (en) 2016-01-12 2019-02-12 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof, display substrate and display device
CN108780619A (zh) * 2016-03-04 2018-11-09 夏普株式会社 薄膜晶体管基板和显示面板
US11152512B2 (en) 2017-05-19 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device
US11705525B2 (en) 2017-05-19 2023-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device
CN110277427A (zh) * 2018-03-13 2019-09-24 三星显示有限公司 显示设备
US11545551B2 (en) 2018-04-27 2023-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US12057480B2 (en) 2018-04-27 2024-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN112582397A (zh) * 2019-09-27 2021-03-30 南亚科技股份有限公司 半导体装置及其制造方法
CN112582397B (zh) * 2019-09-27 2024-03-19 南亚科技股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
US8476625B2 (en) 2013-07-02
TW201631773A (zh) 2016-09-01
JP2015187728A (ja) 2015-10-29
JP2020198436A (ja) 2020-12-10
TW202006833A (zh) 2020-02-01
TW202107572A (zh) 2021-02-16
CN104201179B (zh) 2018-04-03
KR20210133931A (ko) 2021-11-08
JP5600818B2 (ja) 2014-10-08
JP6764897B2 (ja) 2020-10-07
JP6651048B1 (ja) 2020-02-19
KR20200123071A (ko) 2020-10-28
US20100140613A1 (en) 2010-06-10
JP2021007157A (ja) 2021-01-21
JP5973615B2 (ja) 2016-08-23
JP2017050544A (ja) 2017-03-09
TWI544640B (zh) 2016-08-01
KR20170069184A (ko) 2017-06-20
JP2022122916A (ja) 2022-08-23
KR102321760B1 (ko) 2021-11-03
JP7029492B2 (ja) 2022-03-03
TW202236666A (zh) 2022-09-16
KR20190123712A (ko) 2019-11-01
KR102171713B1 (ko) 2020-10-29
CN104201179A (zh) 2014-12-10
TW201036163A (en) 2010-10-01
KR101747419B1 (ko) 2017-06-14
KR102513832B1 (ko) 2023-03-23
TW201933495A (zh) 2019-08-16
US8999750B2 (en) 2015-04-07
KR20170118024A (ko) 2017-10-24
JP2024001152A (ja) 2024-01-09
KR20100065110A (ko) 2010-06-15
JP2014179622A (ja) 2014-09-25
TWI665738B (zh) 2019-07-11
KR20180080710A (ko) 2018-07-12
JP7362804B2 (ja) 2023-10-17
TW201523888A (zh) 2015-06-16
JP2010156963A (ja) 2010-07-15
KR102103373B1 (ko) 2020-04-22
JP7558219B2 (ja) 2024-09-30
KR20190008975A (ko) 2019-01-25
JP7080286B2 (ja) 2022-06-03
CN101752390B (zh) 2014-09-24
TWI767372B (zh) 2022-06-11
KR101563670B1 (ko) 2015-10-27
US9201280B2 (en) 2015-12-01
TWI627680B (zh) 2018-06-21
KR101879320B1 (ko) 2018-07-17
JP2020043346A (ja) 2020-03-19
JP2014160249A (ja) 2014-09-04
JP5732156B2 (ja) 2015-06-10
US20150177543A1 (en) 2015-06-25
TWI704624B (zh) 2020-09-11
JP6351680B2 (ja) 2018-07-04
KR101787735B1 (ko) 2017-10-18
TWI509799B (zh) 2015-11-21
KR20180001543A (ko) 2018-01-04
TWI587521B (zh) 2017-06-11
KR101816091B1 (ko) 2018-01-08
JP6018654B2 (ja) 2016-11-02
TW201727768A (zh) 2017-08-01
JP5491833B2 (ja) 2014-05-14
JP2018160679A (ja) 2018-10-11
US20130280858A1 (en) 2013-10-24
TW201841263A (zh) 2018-11-16
JP2022084595A (ja) 2022-06-07
KR20150006396A (ko) 2015-01-16
KR101942384B1 (ko) 2019-01-25
JP2015149481A (ja) 2015-08-20
TWI710031B (zh) 2020-11-11

Similar Documents

Publication Publication Date Title
CN101752390B (zh) 半导体装置
JP7079307B2 (ja) 表示装置
CN102473733B (zh) 半导体装置以及制造半导体装置的方法
CN101826521B (zh) 半导体装置
CN101740632B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant