CN105336742A - 多晶硅显示基板及其制造方法 - Google Patents
多晶硅显示基板及其制造方法 Download PDFInfo
- Publication number
- CN105336742A CN105336742A CN201410315434.0A CN201410315434A CN105336742A CN 105336742 A CN105336742 A CN 105336742A CN 201410315434 A CN201410315434 A CN 201410315434A CN 105336742 A CN105336742 A CN 105336742A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- grid
- heavily doped
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 141
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 title claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 219
- 229920005591 polysilicon Polymers 0.000 claims description 124
- 230000004888 barrier function Effects 0.000 claims description 59
- 239000011248 coating agent Substances 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 13
- 230000000295 complement effect Effects 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 9
- 230000002459 sustained effect Effects 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000007769 metal material Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000036632 reaction speed Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明揭露一种多晶硅显示基板及其制造方法。多晶硅显示基板的制造方法包含：提供基材，其具有主动元件区及电容区；形成多晶硅层于主动元件区上；形成绝缘层覆盖多晶硅层；形成第一导电层于绝缘层上，第一导电层包含栅极位于主动元件区以及下电极位于电容区；在多晶硅层中形成第一重掺杂区以及第二重掺杂区；形成介电层覆盖第一导电层；图案化介电层及绝缘层；形成第二导电层于介电层上，第二导电层包含第一源极电极、第一漏极电极以及上电极，上电极与下电极形成储存电容；形成保护层于第二导电层上；以及形成像素电极于保护层上。本发明揭露的制造方法能够减少制造低温多晶硅基板所须的微影蚀刻制程的次数。
Description
技术领域
本发明是有关于一种多晶硅显示基板以及一种制造多晶硅显示基板的方法。
背景技术
低温多晶硅(LowtemperaturePolycrystallineSilicon,LTPS)是一种新的显示器制造技术，相较于传统非晶硅液晶显示器，低温多晶硅晶体管的载子迁移率是非晶硅晶体管的载子迁移率的一百倍，因此使用低温多晶硅所制成的显示器的反应速度极佳。另一方面，在制造低温多晶硅面板时，能够同时制造面板的驱动电路，所以低温多晶硅显示器不须要额外设置驱动芯片。因此，低温多晶硅显示器不但具有极佳的元件反应速度，也同时具备制造成本的优势。一般而言，低温多晶硅利用准分子激光作为热源，利用激光光束照射非结晶的硅层，而将非晶硅转变为多晶硅，整个处理过程可以在低于600℃的温度下完成。不过，相较于非晶硅液晶显示器，低温多晶硅显示器的制造工艺复杂，需要较多的微影蚀刻步骤，这导致较高的制造成本。因此，目前亟需一种改良的制造方法，以能减少制造低温多晶硅显示器所须的微影蚀刻步骤。
发明内容
本发明的一方面是提供一种多晶硅显示基板的制造方法，此多晶硅显示基板可作为低温多晶硅显示器的主动阵列基板。本发明揭露的制造方法能够减少制造低温多晶硅基板所须的微影蚀刻制程的次数。
上述多晶硅显示基板的制造方法，包含以下步骤：提供一基材，该基材包含至少一像素区以及一驱动电路区，该像素区具有一主动元件区以及一电容区；形成一多晶硅层于该基材上，该多晶硅层包含一第一多晶硅层位于该主动元件区上；形成一绝缘层覆盖该多晶硅层；形成一第一导电层于该绝缘层上，该第一导电层包含一第一栅极位于该主动元件区以及一下电极位于该电容区；对该多晶硅层进行一离子掺杂步骤，以在该第一多晶硅层中形成一第一重掺杂区以及一第二重掺杂区；形成一介电层覆盖该第一导电层；图案化该介电层及该绝缘层，以暴露出该第一重掺杂区的一部分及该第二重掺杂区的一部分；形成一第二导电层于该介电层上，该第二导电层包含一第一源极电极、一第一漏极电极以及一上电极，该第一源极电极及该第一漏极电极分别连接该第一重掺杂区与该第二重掺杂区，该上电极位于该电容区，且该上电极与该下电极形成一储存电容；形成一保护层于该第二导电层上，该保护层具有一开口露出该第一漏极电极，以及形成一像素电极于该保护层上，其中该像素电极经由该开口连接该第一漏极电极。
根据本发明一实施方式，形成该第二导电层的步骤包含沉积一材料层，以及在同一蚀刻步骤中蚀刻该材料层，而形成该第一源极电极、该第一漏极电极以及该上电极。
根据本发明一实施方式，其中形成该多晶硅层的步骤包含形成一第二多晶硅层及一第三多晶硅层于该驱动电路区上；其中形成该第一导电层的步骤还包含形成一第二栅极及一第三栅极于该驱动电路区；其中对该多晶硅层进行该离子掺杂的步骤还包含形成一第一N型重掺杂区及一第二N型重掺杂区于该第二多晶硅层中，以及形成一第一P型重掺杂区及一第二P型重掺杂区于该第三多晶硅层中；其中图案化该介电层及该绝缘层的步骤还包含暴露出该第一N型重掺杂区的一部分、该第二N型重掺杂区的一部分、该第一P型重掺杂区的一部分、该第二P型重掺杂区的一部分、该第二栅极的一部分及该第三栅极的一部分；其中形成该第二导电层于该介电层上的步骤还包含：形成一第二源极电极以及一第二漏极电极分别连接该第一N型重掺杂区及该第二N型重掺杂区；形成一第三源极电极及一第三漏极电极分别连接该第一P型重掺杂区以及该第二P型重掺杂区；以及形成一第一控制信号线以及一第二控制信号线分别连接该第二栅极与该第三栅极。
本发明的另一方面是提供一种多晶硅显示基板。此多晶硅显示基板包含一基材、一第一多晶硅层、一第一绝缘层、一第一导电层、一第一介电层、一第二导电层以及一像素电极。基材包含至少一像素区以及一驱动电路区，该像素区具有一主动元件区以及一电容区。第一多晶硅层位于该基材的该主动元件区上，且包含一源极区、一漏极区以及一通道区，该通道区位于该源极区与该漏极区之间。第一绝缘层覆盖一部分的该第一多晶硅层，并露出该第一多晶硅层的该源极区和该漏极区。第一导电层配置在该第一绝缘层上，且包含一第一栅极以及一下电极，该第一栅极位于该主动元件区，该下电极位于该电容区。第一介电层覆盖该第一栅极以及该下电极，并露出该第一多晶硅层的该源极区和该漏极区。第二导电层设置在该第一介电层的一上表面，且该第二导电层包含一第一源极电极、一第一漏极电极及一上电极，该第一源极电极和该第一漏极电极分别连接该第一多晶硅层的该源极区和该漏极区，该上电极位于该电容区，且该上电极与该下电极形成一储存电容。像素电极电性连接该第一漏极电极。
根据本发明一实施方式，该第一源极电极、该第一漏极电极及该上电极是由同一材料层经同一微影蚀刻制程而形成。
根据本发明一实施方式，上述多晶硅显示基板可还包含一互补式薄膜晶体管设置于该基材的该驱动电路区，该互补式薄膜晶体管包含一N型薄膜晶体管以及一P型薄膜晶体管。N型薄膜晶体管包含一第二多晶硅层、一第二绝缘层、一第二栅极、一第二介电层、一第二源极电极及一第二漏极电极。第二多晶硅层位于该基材上，该第二多晶硅层包含一第一N型重掺杂区及一第二N型重掺杂区。第二绝缘层由该第一绝缘层延伸出，并覆盖一部分的该第二多晶硅层，且该第二绝缘层与该第一绝缘层为相同材料所构成。第二栅极位于该第二绝缘层上，且该第二栅极及该第一栅极实质上位于同一平面上。第二介电层由该第一介电层延伸出，并至少覆盖局部的该第二栅极。第二源极电极及第二漏极电极位于该第二介电层上，且第二源极电极及第二漏极电极分别连接该第一N型重掺杂区及该第二N型重掺杂区。P型薄膜晶体管包含一第三多晶硅层、一第三绝缘层、一第三栅极、一第三介电层、一第三源极电极以及一第三漏极电极。第三多晶硅层位于该基材上，该第三多晶硅层包含一第一P型重掺杂区及一第二P型重掺杂区。第三绝缘层由该第二绝缘层延伸出，并覆盖一部分的该第三多晶硅层，且该第三绝缘层与该第二绝缘层为相同材料所构成。第三栅极位于该第三绝缘层上，且该第三栅极及该第二栅极实质上位于同一平面上。第三介电层由该第二介电层延伸出，并至少覆盖局部的该第三栅极。第三源极电极及第三漏极电极位于该第三介电层上，且第三源极电极及第三漏极电极分别连接该第一P型重掺杂区及该第二P型重掺杂区。该第三漏极电极实体连接该第二漏极电极。该第二源极电极、该第二漏极电极、该第三源极电极、第三漏极电极及该上电极为相同的材料所构成。
根据本发明一实施方式，上述的多晶硅显示基板还包含一第一控制信号线以及一第二控制信号线，分别连接该第二栅极与该第三栅极，且该第一控制信号线、该第二控制信号线及该上电极实质上位于该基材上的同一高度。
根据本发明一实施方式，该第二源极电极、该第二漏极电极、该第三源极电极、第三漏极电极及该上电极由同一材料层经同一微影蚀刻制程而形成。
根据本发明一实施方式，该第一栅极和该下电极实质上设置在该基材上的同一高度，且该第一栅极和该下电极是由同一材料层经同一微影蚀刻制程而形成。
根据本发明一实施方式，该基材包含一基板以及一缓冲层，该缓冲层毯覆式的形成在该基板的一上表面，且该第一多晶硅层设置在该缓冲层上。
附图说明
图1绘示本发明一实施方式的多晶硅显示基板的制造方法的流程图；
图2-7本发明一实施方式的制造方法中各制程阶段的剖面示意图。
具体实施方式
为了使本发明的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。
在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。在其他情况下，为简化附图，熟知的结构与装置仅示意性地绘示于图中。
本发明的一方面是提供一种多晶硅显示基板的制造方法，此制造方法能够减少制造过程中所须的微影蚀刻制程的次数。图1绘示本发明一实施方式的多晶硅显示基板100的制造方法10的流程图，图2-7绘示方法10中各制程阶段的剖面示意图。如图1所示，方法10包含步骤S01至步骤S10。
在步骤S01中，提供基材110，如图2所示。基材110包含至少一个像素区P以及至少一个驱动电路区D。像素区P具有主动元件区P1以及电容区P2。在后续步骤中，将会在像素区P中形成主动元件以及储存电容，以及在驱动电路区D中形成驱动电路。驱动电路区D可设置在基材110的周边。在一实施方式中，基材110包含基板102以及缓冲层104，缓冲层104毯覆式的形成在基板102的上表面。基板102可例如为玻璃或性质类似玻璃的其他材料所制成。在一实施方式中，缓冲层104为氮化硅层或氧化硅层。在另一实施方式中，缓冲层104为双层结构，包含一层氮化硅与一层氧化硅，氮化硅层形成在基板102上，氧化硅层形成氮化硅层上。缓冲层104用以避免基板102中微量的金属原子对后续形成的多晶硅层造成不利的影响。
在步骤S02中，形成多晶硅层120于基材110上，如图2所示。多晶硅层120包含第一多晶硅层121位于主动元件区P1中。在一实施方式中，第一多晶硅层121由主动元件区P1延伸到电容区P2。根据本发明的数个实施方式中，第一多晶硅层121设置在缓冲层104上。
在另一实施方式中，形成多晶硅层120的步骤包含形成第二多晶硅层122及第三多晶硅层123。第二多晶硅层122及第三多晶硅层123位于驱动电路区D上。
在步骤S03中，形成绝缘层130覆盖多晶硅层120，如图2所示。绝缘层130可例如为氧化硅层、氮化硅层或上述两者组成的复合层。绝缘层130的厚度可例如为约80-500nm。
在步骤S04中，形成第一导电层140于绝缘层130上，如图2所示。第一导电层140包含第一栅极141以及下电极146，第一栅极141位于主动元件区P1中，下电极146位于电容区P2中。在一实施方式中，第一栅极141可为双栅极结构，因此第一栅极141可包含第一部分141a以及第二部分141b。第一导电层140的材料可例如为Al、Mo、Nd、Cu、Cr、或上述金属的组合或合金。
根据本发明某些实施方式，形成第一导电层140的步骤包含：先沉积一层材料层，然后在同一道的微影蚀刻制程中形成第一栅极141和下电极146。因此，第一栅极141与下电极146两者皆形成在绝缘层130的上表面上，而且第一栅极141和下电极146实质上形成在基材110上方的同一高度上。
在另一实施方式中，形成第一导电层140的步骤还包含形成第二栅极142及第三栅极143，第二栅极142及第三栅极143位于驱动电路区D中。
在步骤S05中，对多晶硅层120进行离子掺杂，如图3所示，而在第一多晶硅层121中形成第一重掺杂区121a以及第二重掺杂区121b。第一重掺杂区121a可作为第一多晶硅层121的源极区，第二重掺杂区121b可作为第一多晶硅层121的漏极区。在第一栅极141正下方的第一多晶硅层121中形成未掺杂区121c，未掺杂区121c可作为第一多晶硅层121的通道区。在一实施方式中，第一重掺杂区121a及第二重掺杂区121b为N型的掺杂区，掺杂的剂量可例如为0.8-8×1015cm-2，掺杂的能量可例如为10-100Kev。在另一实施方式中，未掺杂区121c的两侧形成有N型轻掺杂区121d。N型轻掺杂区121d的掺杂的剂量低于重掺杂区121a、121b的掺杂的剂量。
根据本发明的多个实施方式，对多晶硅层120进行离子掺杂的步骤还包含在第二多晶硅层122中形成第一N型重掺杂区122a及第二N型重掺杂区122b，并且在第三多晶硅层123中形成第一P型重掺杂区123a及第二P型重掺杂区123b。
在步骤S06中，形成介电层150覆盖第一导电层140，如图4所示。具体的说，介电层150覆盖第一栅极141和下电极146。在其他实施例中，介电层150也覆盖第二栅极142和第三栅极143。介电层150可例如为氧化硅层、氮化硅层或上述两者组成的复合层。介电层150的厚度可例如为约100-800nm。
在步骤S07中，对介电层150及绝缘层130进行图案化，如图5所示，以暴露出第一重掺杂区121a的一部分及第二重掺杂区121b的一部分。举例而言，可形成接触窗151、152贯穿介电层150及绝缘层130，让局部的第一重掺杂区121a和局部的第二重掺杂区121b暴露出来。在另一实施方式中，图案化介电层150及绝缘层130的步骤包含形成多个接触窗153、154、155、156、157、158，以暴露出第一N型重掺杂区122a的一部分、第二N型重掺杂区122b的一部分、第一P型重掺杂区123a的一部分、第二P型重掺杂区123b的一部分、第二栅极142的一部分以及第三栅极143的一部分。
在步骤S08中，在介电层150上形成第二导电层160于，如图6所示。第二导电层160至少包含第一源极电极161S、第一漏极电极161D以及上电极166。上电极166位于电容区P2上，而且上电极166、下电极146以及夹置其间的介电层150形成储存电容器。源极电极161S及第一漏极电极161D位于主动元件区P1中，并且源极电极161S及第一漏极电极161D分别连接第一重掺杂区121a与第二重掺杂区121b。第二导电层160的材料可例如为Al、Mo、Nd、Cu、Cr、或上述金属的组合或合金。在一实施方式中，形成第二导电层160的步骤包含下述步骤：先沉积一层金属材料层，然后在同一次的蚀刻步骤中蚀刻金属材料层，而形成第一源极电极161S、第一漏极电极161D以及上电极166。
在一具体实例中，形成第二导电层160的步骤还包含形成第二源极电极162S以及第二漏极电极162D，第二源极电极162S及第二漏极电极162D分别连接第一N型重掺杂区122a及第二N型重掺杂区122b。在另一具体实例中，形成第二导电层160的步骤还包含形成第三源极电极163S以及第三漏极电极163D，第三源极电极163S及第三漏极电极163D分别连接第一P型重掺杂区123a以及第二P型重掺杂区123b。在又一具体实例中，形成第二导电层160的步骤还包含形成第一控制信号线164以及第二控制信号线165，第一控制信号线164以及第二控制信号线165分别连接第二栅极142与第三栅极143。在一特定实施例中，第一源极电极161S、第一漏极电极161D、第二源极电极162S、第二漏极电极162D、第三源极电极163S、第三漏极电极163D及上电极166由同一材料层经同一道微影蚀刻制程而形成。
在一实施方式中，第二栅极142、第二多晶硅层122、第二源极电极162S以及第二漏极电极162D构成一个N型薄膜晶体管210。第三栅极143、第三多晶硅层123、第三源极电极163S以及第三漏极电极163D构成一个P型薄膜晶体管220。第三漏极电极163D实体连接第二漏极电极162D，因此N型薄膜晶体管210及P型薄膜晶体管220构成互补式薄膜晶体管200。
在步骤S09中，在第二导电层160上形成保护层170，如图7所示。保护层170具有开口172露出第一漏极电极161D。保护层170的材料可例如为氧化硅、氮化硅等无机材料或例如聚亚酰胺等的高分子材料。
在步骤S10中，在保护层170上形成像素电极180，如图7所示，而形成多晶硅显示基板100。像素电极180经由开口172连接第一漏极电极161D。像素电极180的材料可例如为氧化铟锡(ITO)等透明导电氧化物，或例如铝等金属材料。
根据本发明的上述诸多实施方式，储存电容的下电极146与第一栅极141在同一道微影蚀刻制程中形成，储存电容的上电极166与第一源极电极161S和第一漏极电极161D在同一道微影蚀刻制程中形成，因此能够减少制造多晶硅基板所须的微影蚀刻制程的次数。此外，在形成上述多晶硅晶体管结构与储存电容的过程中，能够同时形成驱动电路区D的互补式薄膜晶体管200、第一控制信号线164以及第二控制信号线165，所以根据本发明的实施方式，能够有效地减少微影蚀刻制程的次数，简化制造多晶硅显示基板的步骤。
本发明的另一方面是提供一种多晶硅显示基板。图7绘示本发明一实施方式的多晶硅显示基板100的剖面示意图。多晶硅显示基板100包含基材110、第一多晶硅层121、第一绝缘层130a、第一导电层140、第一介电层150a、第二导电层160、保护层170以及像素电极180。
基材110包含至少一个像素区P以及驱动电路区D，像素区P具有主动元件区P1以及电容区P2。第一多晶硅层121位于基材110的主动元件区P1上。第一多晶硅层121包含源极区121S、漏极区121D以及通道区121C，通道区121C位于源极区121S与漏极区121D之间。第一绝缘层130a覆盖一部分的第一多晶硅层121。第一绝缘层130a露出第一多晶硅层121的源极区121S和漏极区121D。
第一导电层140配置在第一绝缘层130a上。第一导电层140至少包含第一栅极141以及下电极146。第一栅极141位于主动元件区P1中，下电极146位于电容区P2中。第一介电层150a覆盖第一栅极141以及下电极146。第一介电层具有两接触窗分别露出第一多晶硅层121的源极区121S和漏极区121D。
第二导电层160设置在第一介电层150a的上表面上，而且第二导电层160包含第一源极电极161S、第一漏极电极161D以及上电极166。第一源极电极161S和第一漏极电极161D分别连接第一多晶硅层121的源极区121S和漏极区121D。上电极166位于电容区P2，且上电极166与下电极146形成一储存电容。
保护层170形成在第二导电层160及第一介电层150a上方，保护层170具有开口172露出第一漏极电极161D。像素电极180经由开口172电性连接第一漏极电极161D。
在一实施方式中，第一栅极141和下电极146是由同一金属材料层经同一道微影蚀刻制程而形成，而且第一栅极141和下电极146实质上设置在基材110上方的同一高度。
在又一实施方式中，第一源极电极161S、第一漏极电极161D及上电极166是由同一金属材料层经同一微影蚀刻制程而形成。
在另一实施方式中，多晶硅显示基板100还包含互补式薄膜晶体管200。互补式薄膜晶体管200设置在基材110的驱动电路区D。互补式薄膜晶体管200包含N型薄膜晶体管210以及P型薄膜晶体管220。
N型薄膜晶体管210包含第二多晶硅层122、第二绝缘层130b、第二栅极142、第二介电层150b、第二源极电极162S及第二漏极电极162D。第二多晶硅层122位于基材110上，而且第二多晶硅层122包含第一N型重掺杂区122a及第二N型重掺杂区122b。第二绝缘层130b由第一绝缘层130a延伸出，并覆盖局部的第二多晶硅层122。第二绝缘层130b与第一绝缘层130a为相同材料所构成。第二栅极142位于第二绝缘层130b上，且第二栅极142和第一栅极141实质上位于同一平面上。第二介电层150b由第一介电层150a延伸出，第二介电层150b至少覆盖局部第二栅极142。第二源极电极162S和第二漏极电极162D位于第二介电层150b上，第二源极电极162S和第二漏极电极162D分别连接第一N型重掺杂区122a和第二N型重掺杂区122b。
P型薄膜晶体管220包含第三多晶硅层123、第三绝缘层130c、第三栅极143、第三介电层150c、第三源极电极163S及一第三漏极电极163D。第三多晶硅层123位于基材110上，第三多晶硅层123包含第一P型重掺杂区123a及一第二P型重掺杂区123b。第三绝缘层130c由第二绝缘层130b延伸出，并覆盖局部的第三多晶硅层123。第三绝缘层130c与第二绝缘层130b为相同材料所构成。第三栅极143位于第三绝缘层130c上，且第三栅极143及第二栅极142实质上位于同一平面上。第三介电层150c由第二介电层150b延伸出，第三介电层150c至少覆盖局部的第三栅极143。第三源极电极163S及第三漏极电极163D位于第三介电层150c上，第三源极电极163S及第三漏极电极163D分别连接第一P型重掺杂区123a及第二P型重掺杂区123b。P型薄膜晶体管220的第三漏极电极163D实体连接N型薄膜晶体管210的第二漏极电极162D。第二源极电极162S、第二漏极电极162D、第三源极电极163S、第三漏极电极163D及上电极166为相同的材料所构成。
在又一实施方式中，上述第二源极电极162S、第二漏极电极162D、第三源极电极163S、第三漏极电极163D及上电极166是由同一金属材料层经同一道微影蚀刻制程而形成。
在又一实施方式中，多晶硅显示基板100还包含第一控制信号线164以及第二控制信号线165。第一控制信号线164和第二控制信号线165分别连接第二栅极142与第三栅极143。第一控制信号线164、第二控制信号线165及上电极166实质上位于基材110上方的同一高度。
根据本发明的多个实施方式，基材110可包含基板102以及缓冲层104，缓冲层104毯覆式的形成在基板102的一上表面，且第一多晶硅层121设置在缓冲层104上。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
Claims (10)
1.一种多晶硅显示基板，其特征在于，包含：
一基材，包含至少一像素区以及一驱动电路区，该像素区具有一主动元件区以及一电容区：
一第一多晶硅层，位于该基材的该主动元件区上，且包含一源极区、一漏极区以及一通道区，该通道区位于该源极区与该漏极区之间；
一第一绝缘层，覆盖一部分的该第一多晶硅层，并露出该第一多晶硅层的该源极区和该漏极区；
一第一导电层，配置在该第一绝缘层上，且包含一第一栅极以及一下电极，该第一栅极位于该主动元件区，该下电极位于该电容区；
一第一介电层，覆盖该第一栅极以及该下电极，并露出该第一多晶硅层的该源极区和该漏极区；
一第二导电层，设置在该第一介电层的一上表面，且包含一第一源极电极、一第一漏极电极及一上电极，该第一源极电极和该第一漏极电极分别连接该第一多晶硅层的该源极区和该漏极区，该上电极位于该电容区，且该上电极与该下电极形成一储存电容；以及
一像素电极，电性连接该第一漏极电极。
2.根据权利要求1所述的多晶硅显示基板，其特征在于，该第一源极电极、该第一漏极电极及该上电极是由同一材料层经同一微影蚀刻制程而形成。
3.根据权利要求1所述的多晶硅显示基板，其特征在于，还包含一互补式薄膜晶体管设置于该基材的该驱动电路区，该互补式薄膜晶体管包含一N型薄膜晶体管以及一P型薄膜晶体管，其中：
该N型薄膜晶体管包含：
一第二多晶硅层，位于该基材上，该第二多晶硅层包含一第一N型重掺杂区及一第二N型重掺杂区；
一第二绝缘层，由该第一绝缘层延伸出，并覆盖一部分的该第二多晶硅层，且该第二绝缘层与该第一绝缘层为相同材料所构成；
一第二栅极，位于该第二绝缘层上，且该第二栅极及该第一栅极位于同一平面上；
一第二介电层，由该第一介电层延伸出，并覆盖该第二栅极的一部分；以及
一第二源极电极及一第二漏极电极，位于该第二介电层上，且分别连接该第一N型重掺杂区及该第二N型重掺杂区；以及
该P型薄膜晶体管包含：
一第三多晶硅层，位于该基材上，该第三多晶硅层包含一第一P型重掺杂区及一第二P型重掺杂区；
一第三绝缘层，由该第二绝缘层延伸出，并覆盖一部分的该第三多晶硅层，且该第三绝缘层与该第二绝缘层为相同材料所构成；
一第三栅极，位于该第三绝缘层上，且该第三栅极及该第二栅极位于同一平面上；
一第三介电层，由该第二介电层延伸出，并覆盖该第三栅极一部分；以及
一第三源极电极及一第三漏极电极，位于该第三介电层上，且分别连接该第一P型重掺杂区及该第二P型重掺杂区，其中该第三漏极电极实体连接该第二漏极电极，且该第二源极电极、该第二漏极电极、该第三源极电极、第三漏极电极及该上电极为相同的材料所构成。
4.根据权利要求3所述的多晶硅显示基板，还包含一第一控制信号线以及一第二控制信号线，分别连接该第二栅极与该第三栅极，且该第一控制信号线、该第二控制信号线及该上电极位于该基材上的同一高度。
5.根据权利要求1所述的多晶硅显示基板，其特征在于，该第二源极电极、该第二漏极电极、该第三源极电极、第三漏极电极及该上电极由同一材料层经同一微影蚀刻制程而形成。
6.根据权利要求1所述的多晶硅显示基板，其特征在于，该第一栅极和该下电极设置在该基材上的同一高度，且该第一栅极和该下电极是由同一材料层经同一微影蚀刻制程而形成。
7.根据权利要求1所述的多晶硅显示基板，其特征在于，该基材包含一基板以及一缓冲层，该缓冲层毯覆式的形成在该基板的一上表面，且该第一多晶硅层设置在该缓冲层上。
8.一种多晶硅显示基板的制造方法，其特征在于，包含：
提供一基材，该基材包含至少一像素区以及一驱动电路区，该像素区具有一主动元件区以及一电容区；
形成一多晶硅层于该基材上，该多晶硅层包含一第一多晶硅层位于该主动元件区上；
形成一绝缘层覆盖该多晶硅层；
形成一第一导电层于该绝缘层上，该第一导电层包含一第一栅极以及一下电极，该第一栅极位于该主动元件区，该下电极位于该电容区；
对该多晶硅层进行一离子掺杂步骤，以在该第一多晶硅层中形成一第一重掺杂区以及一第二重掺杂区；
形成一介电层覆盖该第一导电层；
图案化该介电层及该绝缘层，以暴露出该第一重掺杂区的一部分及该第二重掺杂区的一部分；
形成一第二导电层于该介电层上，该第二导电层包含一第一源极电极、一第一漏极电极以及一上电极，该第一源极电极及该第一漏极电极分别连接该第一重掺杂区与该第二重掺杂区，该上电极位于该电容区，且该上电极与该下电极形成一储存电容；
形成一保护层于该第二导电层上，该保护层具有一开口露出该第一漏极电极，以及
形成一像素电极于该保护层上，其中该像素电极经由该开口连接该第一漏极电极。
9.根据权利要求8所述的多晶硅显示基板的制造方法，其特征在于，形成该第二导电层的步骤包含沉积一材料层，以及在同一蚀刻步骤中蚀刻该材料层，而形成该第一源极电极、该第一漏极电极以及该上电极。
10.根据权利要求8所述的多晶硅显示基板的制造方法，其特征在于，
其中形成该多晶硅层的步骤包含形成一第二多晶硅层及一第三多晶硅层于该驱动电路区上；
其中形成该第一导电层的步骤还包含形成一第二栅极及一第三栅极于该驱动电路区；
其中对该多晶硅层进行该离子掺杂的步骤还包含形成一第一N型重掺杂区及一第二N型重掺杂区于该第二多晶硅层中，以及形成一第一P型重掺杂区及一第二P型重掺杂区于该第三多晶硅层中；
其中图案化该介电层及该绝缘层的步骤还包含暴露出该第一N型重掺杂区的一部分、该第二N型重掺杂区的一部分、该第一P型重掺杂区的一部分、该第二P型重掺杂区的一部分、该第二栅极的一部分及该第三栅极的一部分；
其中形成该第二导电层于该介电层上的步骤还包含：形成一第二源极电极以及一第二漏极电极分别连接该第一N型重掺杂区及该第二N型重掺杂区；形成一第三源极电极及一第三漏极电极分别连接该第一P型重掺杂区以及该第二P型重掺杂区；以及形成一第一控制信号线以及一第二控制信号线分别连接该第二栅极与该第三栅极。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410315434.0A CN105336742A (zh) | 2014-07-03 | 2014-07-03 | 多晶硅显示基板及其制造方法 |
| JP2014194978A JP2016014852A (ja) | 2014-07-03 | 2014-09-25 | 多結晶シリコン表示基板及びその製造方法 |
| KR1020140154452A KR20160004885A (ko) | 2014-07-03 | 2014-11-07 | 다결정 실리콘 디스플레이 기판 및 제조방법 |
| TW103141039A TWI585987B (zh) | 2014-07-03 | 2014-11-26 | 多晶矽顯示基板及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410315434.0A CN105336742A (zh) | 2014-07-03 | 2014-07-03 | 多晶硅显示基板及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105336742A true CN105336742A (zh) | 2016-02-17 |
Family
ID=55172750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410315434.0A Pending CN105336742A (zh) | 2014-07-03 | 2014-07-03 | 多晶硅显示基板及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2016014852A (zh) |
| KR (1) | KR20160004885A (zh) |
| CN (1) | CN105336742A (zh) |
| TW (1) | TWI585987B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070287235A1 (en) * | 2006-06-13 | 2007-12-13 | Au Optronics Corporation | Method of Manufacturing an Array Substrate of a Transflective Liquid Crystal Display |
| US20080265254A1 (en) * | 2007-04-27 | 2008-10-30 | Mitsubishi Electric Corporation | Thin film transistor array substrate, method of manufacturing same, and display device |
| CN101399273A (zh) * | 2007-09-28 | 2009-04-01 | 统宝光电股份有限公司 | 图像显示系统及其制作方法 |
| TW200926413A (en) * | 2007-12-07 | 2009-06-16 | Tpo Displays Corp | Thin film transistor and maufacture method thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4755748B2 (ja) * | 1999-09-24 | 2011-08-24 | 東芝モバイルディスプレイ株式会社 | 平面表示装置 |
| JP2002006341A (ja) * | 2000-06-26 | 2002-01-09 | Seiko Epson Corp | 液晶装置およびその製造方法 |
| TW594947B (en) * | 2001-10-30 | 2004-06-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP3964223B2 (ja) * | 2002-02-15 | 2007-08-22 | シャープ株式会社 | 薄膜トランジスタ装置 |
| KR20070076860A (ko) * | 2006-01-20 | 2007-07-25 | 삼성전자주식회사 | 유기발광 디스플레이 및 그 제조방법 |
| JP5491833B2 (ja) * | 2008-12-05 | 2014-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JPWO2012124690A1 (ja) * | 2011-03-15 | 2014-07-24 | シャープ株式会社 | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法 |
-
2014
- 2014-07-03 CN CN201410315434.0A patent/CN105336742A/zh active Pending
- 2014-09-25 JP JP2014194978A patent/JP2016014852A/ja active Pending
- 2014-11-07 KR KR1020140154452A patent/KR20160004885A/ko not_active Application Discontinuation
- 2014-11-26 TW TW103141039A patent/TWI585987B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070287235A1 (en) * | 2006-06-13 | 2007-12-13 | Au Optronics Corporation | Method of Manufacturing an Array Substrate of a Transflective Liquid Crystal Display |
| US20080265254A1 (en) * | 2007-04-27 | 2008-10-30 | Mitsubishi Electric Corporation | Thin film transistor array substrate, method of manufacturing same, and display device |
| CN101399273A (zh) * | 2007-09-28 | 2009-04-01 | 统宝光电股份有限公司 | 图像显示系统及其制作方法 |
| TW200926413A (en) * | 2007-12-07 | 2009-06-16 | Tpo Displays Corp | Thin film transistor and maufacture method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160004885A (ko) | 2016-01-13 |
| TW201603285A (zh) | 2016-01-16 |
| TWI585987B (zh) | 2017-06-01 |
| JP2016014852A (ja) | 2016-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106981520B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| US7473926B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR101493583B1 (ko) | 유기 박막 트랜지스터 어레이 기판과 그 제조방법 및 디스플레이 장치 | |
| CN110137084B (zh) | 薄膜晶体管及其制备方法、电子装置基板及电子装置 | |
| CN101546076B (zh) | Tft-lcd阵列基板和彩膜基板及其制造方法 | |
| CN105789226B (zh) | 指纹采集器件及其制作方法、指纹采集面板及显示面板 | |
| CN102270656A (zh) | 有机发光二极管显示器及其制造方法 | |
| CN104049430B (zh) | 一种阵列基板、显示装置及其制造方法 | |
| CN107302030B (zh) | 显示设备 | |
| TW200409967A (en) | Manufacturing method of array substrate having color filter on thin film transistor structure | |
| CN102290398B (zh) | 储存电容架构及其制造方法与像素结构 | |
| CN108807547B (zh) | 薄膜晶体管及其制备方法、阵列基板及其制备方法 | |
| CN103456740A (zh) | 像素单元及其制造方法、阵列基板和显示装置 | |
| EP2800142A1 (en) | Thin film transistor substrate and organic light emitting device using the same | |
| KR100348995B1 (ko) | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 | |
| CN100514610C (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN102629612A (zh) | 像素结构及其制造方法 | |
| CN102436104A (zh) | 像素结构及像素结构的制造方法 | |
| US20080073686A1 (en) | Thin-Film Transistor Array and Method for Manufacturing the Same | |
| CN100570864C (zh) | 像素结构及其制作方法 | |
| CN105336742A (zh) | 多晶硅显示基板及其制造方法 | |
| CN103280429A (zh) | 一种tft阵列基板的制造方法及tft阵列基板 | |
| CN101582430A (zh) | 阵列基板及其制造方法 | |
| CN106128960B (zh) | 薄膜晶体管、阵列基板及各自制备方法、显示装置 | |
| US11307468B2 (en) | Array substrate and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160217 |