WO2007119727A1 - 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法 - Google Patents

電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法 Download PDF

Info

Publication number
WO2007119727A1
WO2007119727A1 PCT/JP2007/057923 JP2007057923W WO2007119727A1 WO 2007119727 A1 WO2007119727 A1 WO 2007119727A1 JP 2007057923 W JP2007057923 W JP 2007057923W WO 2007119727 A1 WO2007119727 A1 WO 2007119727A1
Authority
WO
WIPO (PCT)
Prior art keywords
line
transistor
electrode
resist
gate
Prior art date
Application number
PCT/JP2007/057923
Other languages
English (en)
French (fr)
Inventor
Kazuyoshi Inoue
Koki Yano
Nobuo Tanaka
Original Assignee
Idemitsu Kosan Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co., Ltd. filed Critical Idemitsu Kosan Co., Ltd.
Priority to US12/296,750 priority Critical patent/US20090160741A1/en
Priority to EP07741359.9A priority patent/EP2006824A4/en
Priority to KR1020087024822A priority patent/KR101418611B1/ko
Publication of WO2007119727A1 publication Critical patent/WO2007119727A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Definitions

  • Electro-optical device current control TFT substrate, and manufacturing method thereof
  • the present invention relates to an electro-optical device, a current control TFT substrate, and a method for manufacturing the same.
  • the current control TFT substrate of the present invention and the method of manufacturing the same, it is possible to directly control an alternating current, output a high-frequency alternating current, and stably. High power can be output, and the manufacturing cost can be reduced.
  • Organic EL display devices are attracting attention as next-generation display devices and solid-state lighting that replace LCD (Liquid Crystal Display) display devices. This is because an organic EL (Electronic Luminescence) element is a self-luminous element and thus has little viewing angle dependency! /. In addition, the organic EL element has excellent characteristics such as low power consumption because it does not require knock light or reflected light.
  • organic EL Electro Luminescence
  • An active matrix driving type organic EL display device has a TFT (thin film transistor) substrate (generally called a current control TFT substrate) in which a switching transistor, a driving transistor, and the like are formed in each pixel. .
  • TFT thin film transistor
  • the electric current flowing through each organic EL element is controlled by the TFT substrate.
  • the active matrix driving type organic EL display device has excellent characteristics. However, if the characteristics of the drive transistor vary, the amount of current flowing through the organic EL element in each pixel will differ. In this case, uneven brightness occurs.
  • the organic EL element is a current light emitting device, and the light emission intensity can be changed depending on the magnitude of the current. However, when continuous emission is performed, the emission intensity decreases with time.
  • organic EL display devices having various drive circuits have been proposed. Has been proposed.
  • Patent Document 1 discloses a technique of an addressable image display pixel that enables optical feedback.
  • This addressable image display pixel has a photosensor and a feedback readout circuit formed on a substrate.
  • the optical sensor is formed on the substrate and is optically coupled to the light emitter.
  • the light sensor detects light emitted from the light emitter in order to generate a feedback voltage signal in response to light emitted from the light emitter.
  • the feedback readout circuit includes a reset unit and a selection switch.
  • the reset means responds to the feedback voltage signal and outputs a feedback signal indicating the light output of the light emitter.
  • the reset means resets the transistor amplifier and the readout circuit.
  • Patent Document 2 discloses a technique of an electro-optical device that corrects luminance unevenness due to variations in TFT characteristics.
  • This electro-optical device does not have a current measuring element in each pixel in the active matrix configuration, but measures the current flowing through the organic EL element.
  • active elements and organic EL elements are arranged in a matrix, a plurality of current supply lines for supplying current to the organic EL elements are arranged, and each current supply line is provided with a current measuring element.
  • This electro-optical device applies a scanning voltage to one scanning line, supplies a predetermined data voltage to each data line in synchronization therewith, and measures a current value flowing through the organic EL element by the current measuring element.
  • this electro-optical device applies a scanning voltage to the same scanning line, and supplies a data signal for setting the electro-optical element to 0 gradation to each data line in synchronization therewith. Then, the electro-optical device performs the above-described driving operation for each scanning line! And corrects the data voltage applied to each active element based on the obtained current measurement value.
  • Patent Document 3 discloses a technique of an electro-optical device in which a compensation transistor for compensating for variations in characteristics of drive transistors is provided in each pixel.
  • This electro-optical device includes a current mirror circuit that also has a driving transistor and a compensation transistor power for each pixel.
  • This electro-optical device matches the gain coefficients of the drive transistor and the compensation transistor of each pixel.
  • the driving transistor formed in each pixel varies. Even if a crack occurs, the same current can be supplied to the driven element of each pixel. Therefore, uneven brightness due to variation in characteristics of the drive transistor can be suppressed.
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-271098
  • Patent Document 2 Japanese Patent Laid-Open No. 2002-278513
  • Patent Document 3 Japanese Patent Laid-Open No. 2006-39574
  • the gain coefficients of the drive transistor and the compensation transistor of each pixel are matched in the manufacturing stage. As a result, luminance unevenness due to variations in characteristics of the drive transistors can be suppressed.
  • the time during which the drive transistor and the compensation transistor of each pixel are energized differs. And there is a problem that the difference in performance due to deterioration becomes large and appears as uneven brightness.
  • a current measuring element is connected to one current supply line that supplies current to a large number (n) of organic EL elements. As a result, for each pixel in the same column, the current flowing through the organic EL element of one pixel can be measured.
  • a general organic EL display device has a current control TFT substrate on which thin film transistors using a plurality of silicon semiconductors are arranged.
  • the silicon semiconductor deteriorates, and there is a problem that the voltage and current applied to the organic EL light emitting device may not be controlled.
  • the lifetime of the organic EL light emitting device was shortened.
  • An electro-optical device using an inorganic EL element as an electro-optical element drives the inorganic EL element with an AC power supply.
  • This electro-optical device cannot perform AC driving during one driving, and inverts the voltage in the next driving before driving the inorganic EL element. In other words, although it is apparently AC driving, it is DC driving during one scan. Therefore, in order to increase the frequency of AC driving, it is necessary to increase the scanning frequency, and there is a problem that high frequency cannot be achieved.
  • the present invention has been made in view of such problems, and can directly control alternating current, output high-frequency alternating current, and stably output high power.
  • an object is to provide an electro-optical device capable of reducing the manufacturing cost, a current control TFT substrate, and a manufacturing method thereof.
  • the current control TFT substrate of the present invention is a current control TFT in which a drive transistor for supplying current to an electro-optic element and a switching transistor for controlling the drive transistor are formed.
  • the active layer of the driving transistor is a substrate made of an oxide semiconductor layer.
  • the performance degradation is small compared to the case where amorphous Si or poly-Si semiconductor is used for the active layer of the drive transistor! /. Therefore, it is excellent in stability and durability is improved.
  • the lifetime of the light emitting device can be greatly extended.
  • the switching transistor comprises an active layer force oxide semiconductor layer.
  • the durability can be improved compared to the case where the active layer of the switching transistor uses amorphous Si or poly-Si semiconductor.
  • the oxide conductor layer has a force as described above, and that the oxide conductor layer functions as a pixel electrode of the electro-optic element. In this way, the number of masks used for manufacturing can be reduced, and the manufacturing process can be reduced. Therefore, the production efficiency can be improved and the manufacturing cost can be reduced.
  • the oxide conductor layer functions as a source line, a drain line, a source electrode, a drain electrode, and a pixel electrode. In this way, the source line, drain line, source electrode, drain electrode, and pixel electrode can be efficiently manufactured.
  • the switching transistor includes at least one of a source line, a drain line, a source electrode, and a drain electrode, and at least one of the source line, the drain line, the source electrode, and the drain electrode.
  • the current control TFT substrate includes at least one of a gate line, a source line, a drain line, a gate electrode, a source electrode, a drain electrode, and a pixel electrode, and the gate line
  • An auxiliary conductor layer may be formed above at least one of the source line, the drain line, the gate electrode, the source electrode, the drain electrode, and the pixel electrode.
  • the electro-optical device of the present invention controls an electro-optical element driven by a current, a driving transistor that supplies current to the electro-optical element, and the driving transistor.
  • An electro-optical device comprising at least a current control TFT substrate on which a switching transistor is formed, wherein the current control TFT substrate is the current control TFT substrate according to any one of claims 1 to 5. It is.
  • the performance degradation is small compared to the case where amorphous Si or poly-Si semiconductor is used for the active layer of the drive transistor! /. Therefore, the stability is excellent and the durability of the current control TFT substrate is improved. As a result, the life of the electro-optical device can be greatly extended.
  • the electro-optical device of the present invention includes an electro-optical element driven by current, a driving transistor that supplies current to the electro-optical element, a switching transistor that controls the driving transistor, and the driving Apply a capacitor voltage to the gate electrode of the transistor
  • An electro-optical device comprising a capacitor for measuring and a measuring transistor for measuring a current supplied to the electro-optical element
  • Gate line force of the switching transistor is connected to a scanning line for controlling the switching transistor, and a source line of the switching transistor is connected to a data line for controlling a current supplied to the electro-optic element,
  • the drain line force of the switching transistor is connected in parallel to the gate line of the driving transistor and the first electrode of the capacitor, and the source line of the driving transistor is connected to the driving line for supplying current to the electro-optic element.
  • the drain line of the driving transistor is connected in parallel with the electro-optic element, the second electrode of the capacitor, and the source line of the measuring transistor, and the gate line of the measuring transistor is connected to the scanning line.
  • the drain line of the measurement transistor is supplied to the electro-optic element. It is connected to the measuring line for measuring the supplied current.
  • the switching transistor and the measurement transistor are turned on. Then, the on state of the drive transistor is controlled via the switching transistor by the DC voltage ′ current supplied from the data line.
  • the voltage and current of the data line can be controlled until the direct current supplied to the electro-optic element through the measurement line reaches the desired current value, and the brightness of the electro-optic element can be finely adjusted. Can do.
  • the first electrode of the capacitor is connected in parallel with the drain line of the switching transistor and the gate line of the drive transistor.
  • the second electrode of the capacitor is connected in parallel with the drain line of the drive transistor, the electro-optic element, and the source line of the measuring transistor.
  • the DC current drive type electro-optic element can emit light stably.
  • the direct current drive type electro-optical element is an organic EL element and a Z or direct current drive type inorganic EL element.
  • the electro-optical device of the present invention includes an electro-optical element driven by current, a driving transistor that supplies current to the electro-optical element, a switching transistor that controls the driving transistor, and the driving
  • An electro-optical device comprising a capacitor for applying a capacitor voltage to a gate electrode of a transistor and a measuring transistor for measuring a current supplied to the electro-optical element, wherein the gate linear force of the switching transistor Connected to a scanning line for controlling the switching transistor, connected to a source line force of the switching transistor, and connected to a data line for controlling a current supplied to the electro-optic element, and a drain line of the switching transistor is A gate line of the drive transistor and a first of the capacitor A source line of the driving transistor is connected to a driving line for supplying current to the electro-optic element, and a drain line of the driving transistor is connected to the electro-optic element and the measuring transistor.
  • the second electrode of the capacitor is connected to the capacitor line for releasing the stored charge
  • the gate line of the measuring transistor is connected to the scanning line
  • the measurement line is connected to the scanning line.
  • the drain line of the transistor for use is connected to the measurement line for measuring the current supplied to the electro-optic element.
  • the switching transistor and the measurement transistor are turned on. Then, the on state of the drive transistor is controlled via the switching transistor by the DC voltage ′ current supplied from the data line.
  • the DC voltage / current of the data line is reduced until the DC current or AC current supplied to the electro-optic element through the measurement line reaches the desired current value. The luminance of the electro-optic element can be finely adjusted.
  • the first electrode of the capacitor is connected in parallel with the drain line of the switching transistor and the gate line of the drive transistor.
  • the second electrode of the capacitor is connected to a capacitor line that is grounded to the cathode.
  • the electro-optic element may be a direct current drive type and a Z or alternating current drive type electro-optic element.
  • the direct current drive type and the Z or alternating current drive type electro-optic element is a direct current drive type inorganic EL element, an organic EL element and Z or an alternating current drive type inorganic EL element. .
  • the electro-optic element, the driving transistor, the switching transistor, the capacitor, and the measuring transistor force are arranged on the TFT substrate for current control of the pixel force.
  • the TFT Thin Film Transistor
  • the current control TFT substrate is the current control TFT substrate according to any one of claims 1 to 5.
  • the performance degradation is small compared to the case where amorphous Si or poly-Si semiconductor is used for the active layer of the drive transistor! /.
  • the stability is improved and the durability of the current control TFT substrate is improved. Therefore, the life of the electro-optical device can be greatly extended.
  • the current control TFT substrate includes a scanning line drive circuit, a data line drive circuit, a power supply line control circuit, and a current measurement circuit for operating the current control TFT substrate.
  • a current supplied to the optical element is measured, and at least one of the data line driving circuit, the scanning line driving circuit, and the power supply line control circuit may be controlled based on the measured value of the current.
  • the current supplied to the electro-optical element can be measured.
  • at least one of the data line driving circuit, the scanning line driving circuit, and the power line control circuit is controlled based on the measured value. Therefore, the set current can be reliably supplied to the electro-optical element.
  • a method for manufacturing a current controlling TFT substrate of the present invention includes a step of laminating a conductor layer and a first resist above a substrate and scanning with a first mask.
  • a step of forming an EL drive line, a source line of a drive transistor, a source electrode, a channel portion, a drain electrode and a drain line, and a pixel electrode by a mask, and an insulating protective film and a fifth resist are laminated. And exposing the scanning line pad, the data line pad, the EL drive line pad, and the pixel electrode with the mask.
  • the present invention is also effective as a method for manufacturing a TFT substrate. That is, the active layer of the drive transistor is an n-type oxide semiconductor layer. Therefore, the driving transistor Even if a large current or a large power is applied to the transistor, the performance degradation of the driving transistor is small. This provides excellent stability and improves the durability of the TFT substrate.
  • EL drive lines, source lines, source electrodes, channel parts, drain electrodes, drain lines, and pixel electrodes can be manufactured using the fourth half-tone mask, and the number of masks used can be reduced. . Thereby, a manufacturing process is reduced. Therefore, the production efficiency can be improved and the manufacturing cost can be reduced. Further, a protective insulating film is formed. Therefore, an organic EL display device can be easily obtained by providing an organic EL material, an electrode and a protective film on the TFT substrate.
  • a conductive layer and a first resist are stacked above the substrate, and a scanning line, a gate electrode of a switching transistor, and a gate line are formed using a first mask.
  • a step of forming a gate electrode and a gate line of a measuring transistor, a step of laminating a gate insulating film for a switching transistor, an active layer having amorphous Si or polycrystalline Si, or The oxide semiconductor layer, the conductor layer, and the second resist are stacked, and the data line, capacitor first electrode, measurement line, switching transistor source line, source electrode, and channel portion are stacked using the second halftone mask.
  • a protective film and a fifth resist are laminated, and a scan line pad, data line pad, E And exposing the L drive line pad, the measurement line pad, and the pixel electrode.
  • the active layer of the drive transistor and the measuring transistor is an n-type oxide semiconductor layer.
  • the performance degradation of the driving transistor and the measuring transistor is small. Therefore, the stability is excellent and the durability of the TFT substrate is improved.
  • the number of masks to be used can be reduced. This reduces the manufacturing process. Therefore, the production efficiency can be improved and the manufacturing cost can be reduced.
  • a conductive layer and a first resist are stacked above the substrate, and a scanning line, a gate electrode of a switching transistor, and a gate line are formed using a first mask.
  • a step of forming a gate electrode and a gate line of a measuring transistor, a step of laminating a gate insulating film for a switching transistor, an active layer having amorphous Si or polycrystalline Si, or The oxide semiconductor layer, the conductor layer, and the second resist are stacked, and the data line, capacitor first electrode, measurement line, switching transistor source line, source electrode, and channel portion are stacked using the second halftone mask.
  • EL drive line, capacitor 2nd electrode, pixel electrode, data line pad, scan line pad, measurement line pad, drive transistor source line, source Electrode, channel part, drain electrode and drain line, and source line, source electrode, channel part, drain electrode and A step of forming a rain line, an insulating protective film, and a fifth resist are laminated, and a scan line pad, a data line pad, an EL
  • the data line pad, the scanning line pad, the measurement line pad, and the EL drive line pad are formed immediately below the protective insulating film. Therefore, the connectivity to the data line pad, scan line pad, measurement line pad, and EL drive line pad can be improved.
  • a conductive layer and a first resist are stacked above the substrate, and a second of scanning lines, capacitor lines, and capacitors is formed by a first mask.
  • an active layer having polycrystalline Si, or an oxide semiconductor layer, a conductor layer, and a second resist are stacked, and a data line, a capacitor first electrode, a measurement line, and a switching transistor are formed using a second halftone mask.
  • Source line, source electrode, channel portion, drain electrode and drain line, and gate line of the driving transistor And forming a gate electrode, laminating a gate insulating film for a driving transistor and a measuring transistor, laminating an oxide semiconductor layer and a third resist, and driving with a third halftone mask
  • the step of forming the active layer of the transistor and measuring transistor, and the contact hole of the measuring line, the oxide conductor layer and the fourth resist are laminated, and the fourth mask or the fourth halftone mask is used.
  • EL drive line, pixel electrode, drive transistor source line, source electrode, channel part, drain electrode and drain line, and measurement transistor source line, source electrode, channel part, drain electrode and drain line are formed
  • the process, the insulating protective film and the fifth resist are laminated, and the scan line pad and data are formed by the fifth mask.
  • the active layer of the driving transistor and the measuring transistor is an n-type oxide semiconductor layer.
  • a large current or large power is supplied to the driving transistor and the measuring transistor.
  • the performance degradation of the driving transistor and the measuring transistor is small. Therefore, the stability is excellent and the durability of the TFT substrate is improved.
  • the number of masks used can be reduced. Thereby, a manufacturing process is reduced. Therefore, the production efficiency can be improved and the manufacturing cost can be reduced.
  • a conductive layer and a first resist are stacked above the substrate, and a second of scanning lines, capacitor lines, and capacitors is formed by a first mask.
  • an active layer having polycrystalline Si, or an oxide semiconductor layer, a conductor layer, and a second resist are stacked, and a data line, a capacitor first electrode, a measurement line, and a switching transistor are formed using a second halftone mask.
  • the data line pad, the scanning line pad, the measurement line pad, the capacitor line pad, and the EL drive line pad are formed immediately below the protective insulating film. Therefore, data line pads, scanning line pads, measurement line pads, capacitor line pads In addition, the connectivity to the EL drive line pad can be improved.
  • FIG. 1 shows a schematic block diagram of an organic EL display device according to a first embodiment of the present invention.
  • FIG. 2 is a schematic block diagram for explaining a configuration of a pixel of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a schematic flowchart for explaining a method of manufacturing a TFT substrate used in the organic EL display device according to the first embodiment of the present invention.
  • FIG. 4 is a schematic diagram for explaining a process using a first mask of a manufacturing method of a TFT substrate used in the organic EL display device according to the first embodiment of the present invention. a) shows the cross section of the metal layer deposited Z first resist applied Z exposure Z developed, and (b) shows the cross section of the first etched Z first resist, c) shows a plan view of the main part of the TFT substrate after the first resist is removed.
  • FIG. 5 is a schematic view for explaining a process using a second halftone mask in a method for manufacturing a TFT substrate used in the organic EL display device according to the first embodiment of the present invention.
  • the developed cross-sectional view is shown,
  • (b) shows the re-formed cross-sectional view of the second etching Z second resist, and
  • (c) shows the third etching Z second resist stripped.
  • a cross-sectional view is shown.
  • FIG. 6 is a schematic plan view of the main part of the TFT substrate after the switching transistor is formed in the method for manufacturing the TFT substrate used in the organic EL display device according to the first embodiment of the present invention. Show.
  • FIG. 7 is a schematic view for explaining a process using a third mask in a method for manufacturing a TFT substrate used in the organic EL display device according to the first embodiment of the present invention.
  • b) Fourth etching Z Third coating A cross-sectional view with the resist stripped is shown.
  • FIG. 8 shows TFTs used in the organic EL display device according to the first embodiment of the present invention.
  • substrate is shown.
  • FIG. 9 is a schematic view for explaining a process using a fourth halftone mask in a method for manufacturing a TFT substrate used in the organic EL display device according to the first embodiment of the present invention.
  • A Oxide oxide transparent conductor layer deposition Z Metal layer deposition Z Fourth resist coating Z Halftone exposure Z Developed cross-sectional view,
  • FIG. 10 is a schematic diagram for explaining a process using a fourth halftone mask in a method for producing a TFT substrate used in the organic EL display device according to the first embodiment of the present invention.
  • a sixth etching Z shows a sectional view of the fourth resist stripped.
  • FIG. 11 is a schematic plan view of the main part of the TFT substrate after the fourth resist is peeled off in the method of manufacturing the TFT substrate used in the organic EL display device according to the first embodiment of the present invention. The figure is shown.
  • FIG. 12 is a schematic diagram for explaining a process using a fifth mask of a method for producing a TFT substrate used in the organic EL display device according to the first embodiment of the present invention; (a) shows a cross-sectional view of the protective insulating film deposited Z fifth resist coating, exposure and development, and (b) shows a cross-sectional view of the seventh etching Z fifth resist stripped. Yes.
  • FIG. 13 is a schematic plan view of the main part of the TFT substrate after the fifth resist is peeled off in the method for manufacturing the TFT substrate used in the organic EL display device according to the first embodiment of the present invention. The figure is shown.
  • FIG. 14 is a schematic flowchart for explaining a method of manufacturing a TFT substrate used in the organic EL display device according to the application example of the first embodiment of the present invention.
  • FIG. 15 is a view for explaining processing using a second halftone mask in a method for manufacturing a TFT substrate used in the organic EL display device according to the application example of the first embodiment of the present invention.
  • A Gate insulation film deposition Zn-type oxide semiconductor layer deposition Z oxide Transparent conductor layer deposition Z metal layer deposition Z Second resist coating Z Halftone exposure Z Developed
  • B shows a cross-sectional view of the second etching Z second resist
  • (c) shows a cross-sectional view of the third etching Z second resist stripped. Is shown.
  • FIG. 16 is a schematic plan view of the main part of the TFT substrate after the switching transistor is formed in the method for manufacturing the TFT substrate used in the organic EL display device according to the application example of the first embodiment of the present invention. Show the figure.
  • FIG. 17 is a schematic block diagram of an organic EL display device according to a second embodiment of the present invention.
  • FIG. 18 is a schematic block diagram for explaining a pixel configuration of an organic EL display device according to a second embodiment of the present invention.
  • FIG. 19 is a schematic flowchart for explaining a method for producing a TFT substrate used in the organic EL display device according to the second embodiment of the present invention.
  • FIG. 20 is a schematic diagram for explaining a process using a first mask of a method for producing a TFT substrate used in the organic EL display device according to the second embodiment of the present invention; (a) shows a metal layer film formation Z first resist coating Z exposure Z developed cross-sectional view, (b) shows the first etching Z first resist stripped cross-sectional view, (C) shows a plan view of the main part of the TFT substrate after the first resist is removed.
  • FIG. 21 is a schematic diagram for explaining a process using a second halftone mask of a method for manufacturing a TFT substrate used in the organic EL display device according to the second embodiment of the present invention.
  • Halftone exposure Z shows a developed cross-sectional view
  • (b) shows a re-formed cross-sectional view of the second etching Z second resist
  • (c) shows a third etching Z second resist stripping
  • FIG. 21 is a schematic diagram for explaining a process using a second halftone mask of a method for manufacturing a TFT substrate used in the organic EL display device according to the second embodiment of the present invention.
  • FIG. 22 is a schematic plan view of the main part of the TFT substrate after the switching transistor is formed in the method for manufacturing the TFT substrate used in the organic EL display device according to the second embodiment of the present invention. Show.
  • FIG. 23 is a schematic diagram for explaining a process using a third halftone mask in the method of manufacturing a TFT substrate used in the organic EL display device according to the second embodiment of the present invention.
  • Yes (a) Gate insulation film deposition Zn-type oxide semiconductor layer deposition Z Third resist coating Z Halftone exposure Z Developed sectional view, (b) shows the fourth Etching Z A cross-sectional view of the third resist is shown.
  • FIG. 24 is a schematic diagram for explaining a process using a third halftone mask in the method of manufacturing a TFT substrate used in the organic EL display device according to the second embodiment of the present invention.
  • Yes (a) Oxide oxide transparent conductor layer deposition Z Metal layer deposition Z Third resist coating Z Halftone exposure Z Developed sectional view, (b) shows the fourth etching A cross-sectional view of the Z third resist is shown.
  • FIG. 25 is a schematic diagram for explaining a process using a third halftone mask in the method of manufacturing a TFT substrate used in the organic EL display device according to the second embodiment of the present invention.
  • a fifth etching Z shows a sectional view of the third resist stripped.
  • FIG. 26 is a schematic diagram for explaining a process using a fourth halftone mask in the method of manufacturing a TFT substrate used in the organic EL display device according to the second embodiment of the present invention.
  • Yes (a) Oxide oxide transparent conductor layer deposition Z Metal layer deposition Z Fourth resist coating Z Halftone exposure Z Shows developed cross-sectional view, (b) shows sixth etching A cross-sectional view of the re-formed Z fourth resist is shown.
  • FIG. 27 is a schematic diagram for explaining a process using a fourth halftone mask of a method for producing a TFT substrate used in the organic EL display device according to the second embodiment of the present invention.
  • a seventh etching Z shows a sectional view of the fourth resist stripped.
  • FIG. 28 is a schematic plan view of the main part of the TFT substrate after the fourth resist is peeled off in the method for manufacturing the TFT substrate used in the organic EL display device according to the second embodiment of the present invention. The figure is shown.
  • FIG. 29 is a schematic diagram for explaining a process using a fifth mask in the method for producing a TFT substrate used in the organic EL display device according to the second embodiment of the present invention; (a) shows a cross-sectional view of the protective insulating film deposited Z fifth resist coating, exposure and development, and (b) shows a cross-sectional view of the seventh etching Z fifth resist stripped. Yes.
  • FIG. 30 is a schematic plan view of the main part of the TFT substrate after the fifth resist is peeled off in the method for manufacturing the TFT substrate used in the organic EL display device according to the second embodiment of the present invention. The figure is shown.
  • FIG. 31 is used for an organic EL display device according to an application example of the second embodiment of the present invention.
  • the schematic flowchart for demonstrating the manufacturing method of the TFT substrate to be made is shown.
  • FIG. 32 is a view for explaining a process using a third halftone mask in a method for manufacturing a TFT substrate used in an organic EL display device according to an application example of the second embodiment of the present invention.
  • FIG. 33 is a view for explaining a process using a third halftone mask in a method for manufacturing a TFT substrate used in an organic EL display device according to an application example of the second embodiment of the present invention.
  • FIG. 10 is a schematic view showing a cross-sectional view of the fifth etching Z and the third resist stripped.
  • FIG. 34 is a view for explaining processing using a third halftone mask in a method for manufacturing a TFT substrate used in an organic EL display device according to an application example of the second embodiment of the present invention.
  • FIG. 10 is a schematic view showing a cross-sectional view of the fifth etching Z and the third resist stripped.
  • FIG. 35 is a view for explaining processing using a fourth halftone mask in a method for manufacturing a TFT substrate used in an organic EL display device according to an application example of the second embodiment of the present invention.
  • (A) is an oxide transparent conductor layer deposition Z metal layer deposition Z fourth resist coating Z halftone exposure Z developed cross-sectional view
  • (b) is a cross-sectional view 6th Etching Z 4th Resist Reform Z 7th Etching Z 4th resist stripped cross section.
  • FIG. 36 is a view showing a main part of the TFT substrate after the fourth resist is peeled off in the method for manufacturing the TFT substrate used in the organic EL display device according to the application example of the second embodiment of the present invention. A schematic plan view is shown.
  • FIG. 37 is a schematic diagram for explaining a process using a fifth mask in a method for manufacturing a TFT substrate used in an organic EL display device according to an application example of the second embodiment of the present invention.
  • Yes shows a protective insulating film formation Z fifth resist coating Z exposure Z developed cross-sectional view
  • (b) shows the eighth etching Z fifth resist stripped cross-sectional view It shows.
  • FIG. 38 is a cross-sectional view of the main part of the TFT substrate after the fifth resist is stripped in the manufacturing method of the TFT substrate used in the organic EL display device according to the application example of the second embodiment of the present invention. A schematic plan view is shown.
  • FIG. 39 is a schematic block diagram of a dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • FIG. 40 is a schematic block diagram for explaining a configuration of a pixel of a dispersion-type inorganic EL display device according to a third embodiment of the present invention.
  • FIG. 41 is a schematic flowchart for explaining a method for producing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • FIG. 42 is a schematic view for explaining a process using a first mask in a method for producing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • Yes shows the metal layer deposition Z first resist coating Z exposure Z developed cross-sectional view
  • (b) shows the first etching Z first resist stripped cross-sectional view
  • (C) shows a plan view of the main part of the TFT substrate after the first resist is peeled off.
  • FIG. 43 is a view for explaining a process using a second halftone mask in a method for manufacturing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • Half-tone exposure Z shows the developed cross-sectional view
  • (b) shows the cross-section of the second etching Z second resist
  • (c) shows the third etching Z second Shows a cross-sectional view of the resist stripped
  • FIG. 44 is a schematic plan view of the main part of the TFT substrate after the switching transistor is formed in the method for manufacturing the TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention. Show the figure.
  • FIG. 45 is a view for explaining a process using a third halftone mask in a method for manufacturing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • (A) Gate insulation film deposition Zn-type oxide semiconductor layer deposition Z Third resist coating Z Halftone exposure Z Developed sectional view,
  • (b) shows the fourth The Ets Ching z shows a cross-sectional view of the third resist re-formed.
  • FIG. 46 is a view for explaining a process using a third halftone mask in the method of manufacturing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • FIG. 10 is a schematic view showing a sectional view of the fifth etching Z and the third resist stripped.
  • FIG. 47 is a view for explaining a process using a third halftone mask in the method of manufacturing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • FIG. 10 is a schematic view showing a sectional view of the fifth etching Z and the third resist stripped.
  • FIG. 48 is a view for explaining a process using a fourth halftone mask in a method for manufacturing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • (A) is an oxide transparent conductor layer deposition Z metal layer deposition Z fourth resist coating Z halftone exposure Z developed sectional view
  • (b) is the first 6 shows a cross-sectional view of the re-formed of the fourth etching Z fourth resist.
  • FIG. 49 is a view for explaining a process using a fourth halftone mask in the method for manufacturing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • FIG. 10 is a schematic view showing a cross section of the seventh etching Z and the fourth resist stripped.
  • FIG. 50 is a view showing an essential part of a TFT substrate after the fourth resist is peeled off in a method for producing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the invention. A schematic plan view is shown.
  • FIG. 51 is a schematic view for explaining a process using a fifth mask in the method for producing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • Yes shows a protective insulating film formation Z fifth resist coating Z exposure Z developed cross-sectional view
  • (b) shows the eighth etching Z fifth resist stripped cross-sectional view It shows.
  • FIG. 52 is a view showing an essential part of a TFT substrate after the fifth resist is peeled off in a method for manufacturing a TFT substrate used in a dispersion-type inorganic EL display device according to the third embodiment of the invention. A schematic plan view is shown.
  • FIG. 53 is a schematic flowchart for explaining a method for manufacturing a TFT substrate used in a dispersion-type inorganic EL display device according to an application example of the third embodiment of the present invention.
  • FIG. 54 illustrates a process using a third halftone mask in a method of manufacturing a TFT substrate used in a dispersion-type inorganic EL display device according to an application example of the third embodiment of the present invention.
  • (A) shows gate insulation film deposition Zn-type oxide semiconductor layer deposition Z third resist coating Z halftone exposure Z shows developed sectional view
  • (b) Shows a cross-sectional view of the fourth etch Z and the third resist re-formed.
  • FIG. 55 illustrates a process using a third halftone mask in a method of manufacturing a TFT substrate used in a dispersion-type inorganic EL display device according to an application example of the third embodiment of the present invention.
  • FIG. 6 is a schematic view for illustrating the fifth etching Z and the third resist stripped.
  • FIG. 56 illustrates a process using a third halftone mask in a method of manufacturing a TFT substrate used in a dispersion-type inorganic EL display device according to an application example of the third embodiment of the present invention.
  • FIG. 6 is a schematic view for illustrating the fifth etching Z and the third resist stripped.
  • FIG. 57 illustrates a process using a fourth halftone mask in a method for manufacturing a TFT substrate used in a dispersion-type inorganic EL display device according to an application example of the third embodiment of the present invention.
  • A shows oxide transparent conductor layer deposition Z metal layer deposition Z fourth resist coating Z halftone exposure Z developed cross-sectional view
  • (b) shows Sixth Etching Z Fourth Resist Reform Z Seventh Etching Z Fourth resist stripped cross-sectional view.
  • FIG. 58 is a schematic diagram of a TFT substrate after the fourth resist is stripped in a method for manufacturing a TFT substrate used in a dispersion-type inorganic EL display device according to an application example of the third embodiment of the present invention. The schematic plan view of the part is shown.
  • FIG. 59 is a view for explaining a process using a fifth mask in the method for manufacturing a TFT substrate used in the dispersion-type inorganic EL display device according to the application example of the third embodiment of the present invention. It is a schematic diagram, (a) shows a protective insulating film deposition Z fifth resist coating Z exposure Z developed cross-sectional view, (b) shows the eighth etching Z fifth resist stripped A cross-sectional view is shown.
  • FIG. 60 is a schematic diagram of a TFT substrate after the fifth resist is stripped in a manufacturing method of a TFT substrate used in a dispersion-type inorganic EL display device according to an application example of the third embodiment of the present invention. The schematic plan view of the part is shown.
  • FIG. 1 is a schematic block diagram of an organic EL display device according to the first embodiment of the present invention.
  • an organic EL display device 1 as an electro-optical device includes a data line driving circuit 11, a scanning line driving circuit 12, a power line control circuit 13, and a current control TFT substrate 100 (referred to as TFT substrate 100 as appropriate).
  • the TFT substrate 100 includes m (column: m is a natural number) Xn (row: n is a natural number) pixels 10 arranged in a matrix.
  • the data line driving circuit 11 is connected to each pixel 10 via the first data line 111, the second data line 112..., And the m-th data line 113.
  • the data line driving circuit 11 is connected in parallel with the n pixels 10 arranged in the m-th column via the m-th data line 113.
  • the data line driving circuit 11 outputs a data signal to each pixel 10.
  • the scanning line driving circuit 12 is connected to each pixel 10 via the first scanning line 121, the second scanning line 122,..., The nth scanning line 123.
  • the scanning line driving circuit 12 is connected in parallel to the m pixels 10 arranged in the nth row via the nth scanning line 123.
  • the scanning line driving circuit 12 outputs a scanning signal to each pixel 10.
  • the power supply line control circuit 13 is connected to each pixel 10 via a first EL drive line 131, a second EL drive line 132,... 'Mth EL drive line 133.
  • the power supply line control circuit 13 is connected in parallel to the n pixels 10 arranged in the m-th column via the m-th EL drive line 133.
  • the power supply line control circuit 13 supplies a drive current to each pixel 10.
  • FIG. 2 illustrates a pixel configuration of the organic EL display device according to the first embodiment of the present invention. 1 shows a schematic block diagram for the purpose.
  • the pixel 10 includes a switching transistor 2, a driving transistor 3, and an organic EL element 4.
  • the switching transistor 2 and the drive transistor 3 are formed on the TFT substrate 100 as thin film transistors.
  • the switching transistor 2 is connected to the scanning line 120 via the gate line 21. Further, the switching transistor 2 is connected to the data line 110 via the source line 22. Further, the drain line 23 of the switching transistor 2 is connected to the gate line 3 1 of the driving transistor 3. The drive transistor 3 is connected to the EL drive line 130 via the source line 32. Further, the driving transistor 3 is connected to the organic EL element 4 through the drain line 33.
  • the switching transistor 2 when the gate signal (scanning signal) of the switching transistor 2 is input from the scanning line 120, the switching transistor 2 is turned on. Subsequently, a data signal (gate voltage of the drive transistor 3) is applied from the data line 110 to the gate electrode 34 of the drive transistor 3, and the drive transistor 3 is turned on. The resistance value between the source and the drain of the drive transistor 3 is determined according to the gate voltage, and a drive current corresponding to the data signal is supplied from the EL drive line 130 to the organic EL element 4. Then, the organic EL element 4 emits light with a luminance corresponding to the drive current.
  • a data signal gate voltage of the drive transistor 3
  • the active matrix configuration of the present embodiment is a basic configuration. However, it is not limited to this configuration.
  • a capacitor for holding the driving transistor 3 in the on state may be provided.
  • the active layer of the driving transistor 3 is an n-type oxide semiconductor layer 371 as an oxide semiconductor layer.
  • the performance deterioration is small as compared with the case where amorphous Si or poly-Si semiconductor is used for the active layer of the driving transistor 3.
  • the organic EL display device 1 is excellent in stability and the durability of the TFT substrate 100 is improved. Therefore, the lifetime of the organic EL display device 1 can be greatly extended.
  • FIG. 3 is a schematic flowchart for explaining a method of manufacturing a TFT substrate used in the organic EL display device according to the first embodiment of the present invention. Note that the manufacturing method of the present embodiment corresponds to claim 16.
  • Step Sl a metal layer 210 and a first resist 211 are stacked in this order on the substrate, and the scanning line 120, the gate electrode 24 of the switching transistor 2 and the gate line 21 are formed by the first mask 212.
  • Step Sl a metal layer 210 and a first resist 211 are stacked in this order on the substrate, and the scanning line 120, the gate electrode 24 of the switching transistor 2 and the gate line 21 are formed by the first mask 212.
  • FIG. 4 is a schematic diagram for explaining a process using a first mask in a method for manufacturing a TFT substrate used in the organic EL display device according to the first embodiment of the present invention. Shows the cross-sectional view of the metal layer deposited Z first resist coating Z exposure Z developed, and (b) shows the cross section of the first etching Z first resist stripped (c ) Shows a plan view of the main part of the TFT substrate after the first resist is peeled off.
  • a translucent glass substrate 101 is prepared.
  • the plate-like member that is the base material of the TFT substrate 100 is not limited to the glass substrate 101.
  • a resin-like plate-like member may be a sheet-like member.
  • the resin used include polyacrylic resin, polystyrene resin, polycarbonate resin, and polyarylate resin. Further, heat resistant resins such as polycarbonate resin and polyarylate resin are suitable.
  • it is not limited to a translucent base material. For example, a light-shielding or translucent substrate may be used.
  • a metal layer 210 as a conductor layer for forming the scanning line 120, the gate electrode 24 and the gate line 21 is formed on the glass substrate 101.
  • A1 aluminum
  • Mo mobdenum
  • Ti titanium
  • Cr chromium
  • a metal thin film such as Ag (silver) or Cu (copper) or an alloy thin film can be used, but the A1 type is preferable.
  • A1 may be pure A1, but Nd (neodymium), Ce (cerium) ), Mo, W (tungsten), Nb (niobium) and other metals may be added. Ce, W, Nb and the like are also suitable for suppressing the battery reaction with the transparent conductor layer.
  • the addition amount is preferably about 0.1 to 2 wt%, which can be selected as appropriate.
  • a first resist 211 is applied on the metal layer 210, and the first resist 211 is formed into a predetermined shape by a photolithography method using the first mask 212.
  • the metal layer 210 is formed into an etching solution (phosphorus acid, acetic acid, nitric acid, and hydropower) (volume ratios are about 9: 8: 1: 2 respectively). Also, the first etching is performed using a mixed acid etching solution as appropriate) to form the scanning line 120, the gate line 21, and the gate electrode 24 (step S1).
  • etching solution phosphorus acid, acetic acid, nitric acid, and hydropower
  • the scanning line 120 and the gate line 21 and the gate electrode 24 connected to the scanning line 120 are formed on the glass substrate 101. Is exposed.
  • the scanning line 120 shown in FIG. 4 (b) shows the AA cross section in FIG. 4 (c).
  • the gate electrode 24 shows a BB cross section.
  • a gate insulating film 20 is laminated on the glass substrate 101, the scanning line 120, the gate line 21 and the gate electrode 24 by a glow discharge CVD (chemical vapor deposition) method.
  • the gate insulating film 20 is a silicon nitride (SiNx) film and has a thickness of about 300 ⁇ m.
  • This gate insulating film 20 is formed as the gate insulating film 20 for the switching transistor 2.
  • SiH 2 —NH—N-based mixed gas is used as the discharge gas.
  • an a Si: H (i) film 271, an a Si: H (n) film 272, a metal layer 273 as a conductor layer, and a second resist 274 are formed.
  • the data line 110, the source line 22 of the switching transistor 2, the source electrode 25, the channel part 27, the drain electrode 26 and the drain line 23, and the gate line of the driving transistor 3 are stacked by the second halftone mask 275. 31 and gate electrode 34 are formed (step S3).
  • FIG. 5 shows a TFT substrate used in the organic EL display device according to the first embodiment of the present invention.
  • 4A is a schematic diagram for explaining a process using a second halftone mask in the manufacturing method of (1).
  • (A) is a gate insulating film formation ⁇ ⁇ Si: H
  • Halftone exposure Z Shows developed cross section
  • (b) Second etching Z Second resist re-formed A cross-sectional view is shown, and
  • (c) shows a cross-sectional view of the third etching Z and the second resist stripped.
  • an a-Si: H (i) film 271 is first laminated on the gate insulating film 20.
  • a Si: H (i) film 271 is an amorphous Si (silicon) insulating layer having a thickness of about 350 nm.
  • a SiH—N-based mixed gas is used as the discharge gas.
  • an a—Si: H (n) film 272 is stacked using a SiH—H—PH mixed gas.
  • the a Si: H (n) film 272 is an amorphous Si n-type semiconductor layer and has a film thickness of about 300 nm.
  • a metal layer 273 having a Mo layer ZA1 layer ZMo layer force is formed. That is, Mo, A1, and Mo are laminated in this order in a film thickness of about 50 nm, 250 nm, and 50 ⁇ m using a high frequency sputtering method. Note that the Mo layer of the metal layer 273 functions as a noble metal layer that protects the A1 layer.
  • amorphous Si is used as the active layer of the switching transistor 2. However, it is not limited to this. For example, polycrystalline Si may be used.
  • a second resist 274 is applied on the metal layer 273.
  • the second resist 274 is formed in a predetermined shape by the second halftone mask 275 and halftone exposure. That is, the second resist 274 connects the data line 110, the source line 22 of the switching transistor 2, the source electrode 25, the gate electrode 24, the drain electrode 26, the drain line 23, the gate line 31 of the driving transistor 3, and the gate electrode 34. It is formed in a covering shape. Further, the second resist 274 is formed by the halftone mask portion 276 so that the portion covering the channel portion 27 is thinner than the other portions.
  • the metal layer 273 is etched using the second resist 274 and a mixed acid etching solution. Subsequently, wet etching using dry etching using CHF gas and hydrazine aqueous solution (NH NH ⁇ ⁇ ⁇ )
  • the ⁇ -Si: H (n) film 272 and the ⁇ -Si: H (i) film 271 are etched by etching. This The data line 110, the source line 22, the drain line 23, the gate line 31, and the gate electrode 34 are formed by the etching.
  • the second resist 274 is ashed and the second resist 274 is formed again.
  • the re-formed second resist 274 exposes the metal layer 273 above the channel portion 27, and the data line 110, the source line 22 of the switching transistor 2, the source electrode 25, the drain electrode 26, and the drain line 23
  • the gate line 31 and the gate electrode 34 of the driving transistor 3 are covered.
  • the metal layer 273 is etched using the re-formed second resist 274 and a mixed acid etching solution. Thereby, the source electrode 25 and the drain electrode 26 are formed. Furthermore, a-Si: H is obtained by dry etching using CHF gas and wet etching using hydrazine aqueous solution (NH NH ⁇ ⁇ O).
  • the film 272 is etched. As a result, the channel portion 27 composed of the ⁇ -Si: H (i) film 271 is formed. That is, the channel part 27, the source electrode 25 and the drain electrode 26 of the switching transistor 2 are formed (step S3).
  • the data line 110, the source line 22 of the switching transistor 2, the source are formed on the gate insulating film 20.
  • the electrode 25, the channel portion 27, the drain electrode 26, the drain line 23, the gate line 31 of the driving transistor 3, and the gate electrode 34 are exposed.
  • the electrode 34 shows the CC cross section in FIG.
  • a gate insulating film 30 is laminated above the glass substrate 101 by a glow discharge CVD (chemical vapor deposition) method.
  • the gate insulating film 30 is a silicon nitride (SiNx) film and has a thickness of about 300 nm.
  • This gate insulating film 30 is formed as a gate insulating film 30 for the driving transistor 3.
  • SiH—N is used as the discharge gas.
  • an n-type oxide semiconductor layer 371 and a third resist 372 are stacked on the gate insulating film 30 as an oxide semiconductor layer, and a third mask 373 is formed. Driven by An active layer of transistor 3 is formed (step S5).
  • FIG. 7 is a schematic diagram for explaining a process using a third mask in a method for manufacturing a TFT substrate used in the organic EL display device according to the first embodiment of the present invention. Shows gate insulating film deposition Zn type oxide semiconductor layer deposition Z 3rd resist coating Z exposure Z developed sectional view, (b) shows 4th etching Z 3rd etching A cross-sectional view with the resist stripped is shown.
  • an n-type oxide semiconductor layer 371 having a thickness of about 150 nm is formed.
  • the conditions at this time are an oxygen: argon ratio of about 10:90 Vol.% And a substrate temperature of less than about 100 ° C.
  • the n-type oxide semiconductor layer 371 is obtained as an amorphous film.
  • the amorphous film can be crystallized by heat treatment, and is crystallized in this embodiment.
  • the n-type oxide semiconductor layer 371 is not limited to the above-described oxide semiconductor layer made of indium oxide monooxide or zinc oxide.
  • an oxide semiconductor layer made of indium oxide gallium monoxide or zinc oxide, indium oxide monoacid samarium, acid zinc zinc monoacid magnesium, or the like may be used.
  • the carrier density of the indium oxide-acid zinc oxide thin film in this embodiment is about 10 +16 cm _3 or less, which is a region that operates sufficiently as a semiconductor. If the carrier density is less than about 10 +17 cm _3 , it will be a sufficient working area.
  • the hole mobility was about 25 cm 2 ZV 'sec. This hole mobility is about 10 times greater than that of amorphous silicon. Therefore, the indium oxide-zinc oxide thin film in the present embodiment is a sufficiently useful semiconductor thin film.
  • an oxide semiconductor desirably has a hole mobility of about 10 cm 2 ZV ′ sec or more, and more preferably, about 50 cm 2 ZV ′ sec or more. In this way, by using an oxide semiconductor with high mobility compared to amorphous SU, heat generation and response speed delay due to input of a large current are eliminated and stable. Drive becomes possible.
  • the n-type oxide semiconductor layer 371 needs to be transparent, it is preferable to use an oxide having an energy gap of about 3. OeV or more. Preferably it is about 3.2 eV or more, more preferably about 3.4 eV or more.
  • the energy gap of the n-type oxide semiconductor layer composed of the above-mentioned indium oxide-zinc oxide, indium oxide-gallium zinc monoxide, indium oxide samarium oxide, zinc oxide magnesium oxide, etc. is about 3 It is 2eV or more and is preferably used.
  • the n-type oxide semiconductor layer 371 when it is amorphous, it can be dissolved in an aqueous oxalic acid solution or a mixed acid composed of phosphoric acid, acetic acid and nitric acid (abbreviated as a mixed acid as appropriate). It becomes insoluble in oxalic acid aqueous solution and mixed acid and becomes resistant.
  • the crystallization temperature can be controlled by the amount of acid zinc added.
  • a third resist 372 is applied on the n-type oxide semiconductor layer 371, and the third resist 372 is formed above the gate electrode 34 by using the third mask 373 and an exposure technique. Form.
  • the n-type oxide semiconductor layer 371 is etched using the third resist 372 and an aqueous oxalic acid solution, An active layer of the driving transistor 3 composed of the n-type oxide semiconductor layer 371 is formed. Subsequently, the third resist 372 is ashed to expose the n-type oxide semiconductor layer 371.
  • a gate electrode 34 and an n-type oxide semiconductor layer 371 shown in FIG. 7B show a DD cross section in FIG.
  • the drain line 23, the gate line 31, and the gate electrode 34 are connected, and the n-type oxide semiconductor layer 371 is formed above the gate electrode 34. It is not limited.
  • the n-type oxide semiconductor layer 371 may be formed above the drain electrode 26 of the switching transistor 2.
  • the TFT substrate 100 is heat-treated at a temperature of about 180 ° C. or higher to crystallize the active layer of the n-type oxide semiconductor 371. There is no problem if the heat treatment temperature is about 150 ° C or higher, but preferably about 200 ° C or higher. Further, the heat treatment temperature needs to be a temperature at which the glass substrate 100 is not deformed.
  • the oxide transparent conductor layer 374 as an oxide conductor layer, auxiliary A metal layer 375 as a conductor layer (auxiliary metal layer) and a fourth resist 376 are stacked, and an EL drive line 130, a source line 32 of the drive transistor 3, a source electrode 35, a channel are formed by a fourth halftone mask 377.
  • the part 37, the drain electrode 36 and the drain line 33, and the pixel electrode 38 are formed (step S6).
  • FIG. 9 is a schematic diagram for explaining a process using a fourth halftone mask in a method of manufacturing a TFT substrate used in the organic EL display device according to the first embodiment of the present invention.
  • a) Oxide oxide transparent conductor layer deposition Z Metal layer deposition Z Fourth resist coating Z Halftone exposure Z Developed cross section,
  • (b) shows fifth etching Z fourth coating A reconstructed cross-sectional view of the resist is shown.
  • an oxide transparent conductor layer 374 having a film thickness of about 120 nm is formed by high frequency sputtering.
  • the conditions at this time are such that the oxygen: argon ratio is about l: 99 Vol.%, And the substrate temperature is such that the oxide transparent conductor layer 374 is not crystallized.
  • the oxide transparent conductor layer 374 made of indium tin oxide and zinc monoxide is amorphous but does not dissolve in the mixed acid but dissolves in the oxalic acid aqueous solution. Therefore, the oxide transparent conductor layer 374 is useful.
  • the content of tin oxide is about 10 to 40% by weight
  • zinc oxide is about 10 to 40% by weight
  • the remainder is indium oxide. If each of tin oxide and zinc oxide is less than about 10% by weight, the resistance to mixed acid is lost and it becomes soluble. If tin oxide exceeds about 40% by weight, it will not dissolve in the aqueous oxalic acid solution or the specific resistance will increase. In addition, when the amount of acid zinc exceeds about 40% by weight, resistance to mixed acid may be lost.
  • the ratio of tin oxide to zinc oxide may be selected as appropriate.
  • the oxide transparent conductor layer 374 is not limited to the indium oxide monoxide-zinc oxide-based transparent conductive film used in the present embodiment. If the transparent conductive film is oxalic acid The transparent conductive film can be used for the oxide transparent conductor layer 374 if it is etched with an aqueous solution and does not dissolve in the mixed acid.
  • a transparent conductive film that is in an amorphous state and dissolves in an aqueous oxalic acid solution or mixed acid.
  • the transparent conductive film is changed in film quality such as crystallization by heating. If the transparent conductive film becomes insoluble in the mixed acid due to the film quality change, the transparent conductive film can be used.
  • Examples of such a transparent conductive film include those containing lanthanide elements such as tin oxide, germanium oxide, zirconium oxide, tungsten oxide, molybdenum oxide, and cerium oxide in indium oxide.
  • lanthanide elements such as tin oxide, germanium oxide, zirconium oxide, tungsten oxide, molybdenum oxide, and cerium oxide in indium oxide.
  • combinations of acid-lanthanide elements such as indium oxide and tin oxide, acid indium and acid tungsten, and indium oxide and acid cerium are preferably used.
  • the amount of the metal to be added is about 1 to 20 wt%, preferably about 3 to 15 wt% with respect to indium oxide. If it is less than about 1 wt%, it may crystallize during film formation and may not be dissolved in an aqueous oxalic acid solution, or the specific resistance may increase, making it unsuitable for use as a transparent conductive film. If it exceeds about 20 wt%, when film quality changes such as crystallization are caused by heating, the film quality does not change, but it dissolves in mixed acid and the formation of the pixel electrode 38 becomes difficult. is there.
  • the metal layer 375 is composed of a Mo layer, a ZA1 layer, and a ZMo layer. That is, Mo, A1, and Mo are stacked in this order using a high frequency sputtering method to a film thickness of about 50 nm, 250 nm, and 50 nm.
  • a fourth resist 376 is applied on the metal layer 375, and the fourth resist 376 is formed into a predetermined shape by a fourth halftone mask 377 and a noftone exposure. That is, the fourth resist 376 is formed to cover the EL drive line 130, the source line 32, the source electrode 35, the drain electrode 36, the drain line 33, and the pixel electrode 38 of the drive transistor 3.
  • the fourth resist 376 is formed by the halftone mask portion 378 so that the portion covering the pixel electrode 38 is thinner than the other portions.
  • the metal layer 375 is etched using the fourth resist 376 and a mixed acid etching solution.
  • the oxide transparent conductor layer 374 is etched using the fourth resist 3 76 and the aqueous solution of shino acid, and the EL drive line 130, the source line 32 of the drive transistor 3, the source electrode 35, and the channel part 37 are etched.
  • Drain electricity A pole 36, a source line 32, and a pixel electrode 38 are formed (step S6).
  • the fourth resist 376 is ashed and the fourth resist 376 is re-formed.
  • the metal layer 375 above the pixel electrode 38 is exposed, and the EL drive line 130, the source line 32 of the drive transistor 3, the source electrode 35, the drain electrode 36, and the drain line 33 Is covered.
  • the fourth halftone mask 377 is used.
  • the metal layer 375 is not stacked, the fourth mask can be used.
  • FIG. 10 is a schematic diagram for explaining a process using a fourth halftone mask in a method for producing a TFT substrate used in the organic EL display device according to the first embodiment of the present invention.
  • the sixth etching Z shows a sectional view of the fourth resist stripped.
  • the metal layer 375 is etched using the re-formed fourth resist 376 and a mixed acid etching solution to expose the pixel electrode 38.
  • a fourth mask can be used in place of the fourth halftone mask 377.
  • the EL drive line 130, the source line 32 of the drive transistor 3, the source electrode 35, The channel portion 37, the drain electrode 36, the drain line 33, and the pixel electrode 38 are exposed.
  • the EL drive line 130, drive transistor 3 source line 32, source electrode 35, gate electrode 34, channel part 37, drain electrode 36, drain line 33, and pixel electrode 38 shown in FIG. E—E cross section is shown.
  • a protective insulating film 40 and a fifth resist 41 are laminated, and a scan line pad 124, a data line pad 114, and an EL drive line are stacked using a fifth mask.
  • the pad 134 and the pixel electrode 38 are exposed (step S7).
  • FIG. 12 shows a TFT substrate used in the organic EL display device according to the first embodiment of the present invention. It is the schematic for demonstrating the process using the 5th mask of the manufacturing method of a board, (a) shows sectional drawing by which protective insulating film formation Z 5th resist application, exposure, and development were carried out (B) shows a sectional view of the seventh etching Z and the fifth resist stripped.
  • a protective insulating film 40 which is a silicon nitride (SiNx) film, is deposited on the glass substrate 101 by a glow discharge CVD (chemical vapor deposition) method to a thickness of about 250 nm.
  • a SiH 2 —NH—N based mixed gas is used as the discharge gas.
  • a fifth resist 41 is applied on the protective insulating film 40, and the pixel electrode 38, the data line pad 114, and the scanning line pad are applied using the fifth mask 42 and the exposure technique.
  • a fifth mask 42 having an opening is formed above 124 and the EL drive line pad 134.
  • the protective insulating film 40, the gate insulating film 30, and the gate insulating film 20 are etched to expose the pixel electrode 38, the data line pad 114, the scanning line pad 124, and the EL drive line pad 1 34 (step S7).
  • the protective insulating film 40 is exposed as shown in FIG. 12 (b).
  • the positions and shapes of the switching transistor 2, the drive transistor 3, and the pixel electrode 38 are easy to understand.
  • the present invention is not limited to this.
  • the active layer of the drive transistor 3 is the n-type oxide semiconductor layer 371. Therefore, even if a large current or a large power is supplied to the driving transistor 3, the TFT substrate 100 in which the performance deterioration of the driving transistor 3 is small is excellent in stability. In addition, the durability of the TFT substrate 100 can be improved.
  • the EL drive line 130, the source line 32 of the drive transistor 3, the source electrode 35, the channel part 37, the drain electrode 36, the drain line 33, and the pixel electrode 38 can be manufactured using the fourth halftone mask 377. And the number of masks to be used can be reduced. Therefore, by reducing the manufacturing process, production efficiency is improved and manufacturing costs are reduced. Can do. Further, since the protective insulating film 40 is formed, the organic EL display device 1 can be easily obtained by providing the TFT substrate 100 with an organic EL material, an electrode, and a protective film.
  • m column: m is a natural number
  • X n row: n is a natural number
  • pixels 10 are arranged in a matrix on a glass substrate 101.
  • n scanning lines 121, 122... 123 are formed in the row direction (horizontal direction).
  • the nth scanning line 123 is connected in parallel to the m pixels 10 arranged in the nth row.
  • m data lines 111, 112... 113 are formed in the column direction (vertical direction). For example, n pixels 10 arranged in the mth column are connected in parallel via the mth data line 113.
  • m EL drive lines 131, 132... 133 are formed in the column direction (vertical direction).
  • n pixels 10 arranged in the m-th column are connected in parallel via the m-th EL drive line 133.
  • each pixel 10 includes a driving transistor 3 that supplies current to an organic EL element 4 (see FIG. 2) that is an electro-optic element, and a switch that controls the driving transistor 3. It has 2 transistors!
  • the switching transistor 2 includes a gate electrode 24, a gate insulating film 20, an ⁇ —Si: H (i) film 271 and an ⁇ —Si: H (n) film. 272, a source electrode 25, and a drain electrode 26.
  • the gate electrode 24 is connected to the scanning line 120 via the gate line 21.
  • the gate insulating film 20 is formed on the gate electrode 24.
  • the ⁇ Si: H (i) film 271 and the a Si: H (n) film 272 that are active layers are formed on the gate insulating film 20.
  • the source electrode 25 is connected to the data line 110 via the source line 22.
  • the drain electrode 26 is connected to the gate electrode 34 of the driving transistor 3 through the drain line 23 and the gate line 31.
  • the driving transistor 3 includes a gate electrode 34, a gate insulating film, 30, an n-type oxide semiconductor layer 371, a source electrode 35, and a drain electrode 36.
  • the gate insulating film 30 is formed on the gate electrode 34.
  • An n-type oxide semiconductor layer 371 as an active layer is formed on the gate insulating film 30.
  • the source electrode 35 is connected to the EL drive line 130 via the source line 32.
  • the drain electrode 36 is connected to the pixel electrode 38 via the drain line 33.
  • the source line 32, the source electrode 35, the drain electrode 36, and the drain line 33 of the driving transistor 3 are formed of an oxide transparent conductor layer 374.
  • the oxide transparent conductor layer 37 4 functions as the pixel electrode 38 of the organic EL element 4. In this way, the number of masks used for manufacturing can be reduced, and the manufacturing process can be reduced. Therefore, the production efficiency can be improved and the manufacturing cost can be reduced.
  • a metal layer 375 as an auxiliary conductor layer is formed above the EL drive line 130, the source line 32, the source electrode 35, the drain electrode 36, and the drain line 33.
  • the electrical resistance of each line and electrode can be reduced. Therefore, reliability can be improved and a decrease in energy efficiency can be suppressed.
  • the active layer of the drive transistor 3 is the n-type oxide semiconductor layer 371. Therefore, the TFT substrate 100 in which the performance degradation of the drive transistor 3 is small even when a large current or a large power is supplied to the drive transistor 3 is excellent in stability. In addition, the durability of the TFT substrate 100 can be improved.
  • the first embodiment of the organic EL display device, the first embodiment of the method for manufacturing the current control TFT substrate, and the first embodiment of the current control TFT substrate have various application examples. ing.
  • the a—Si: H (i) film 271 is used as the active layer of the switching transistor 2, but an oxide is used instead of the a—Si: H (i) film 271.
  • a semiconductor layer may be used.
  • FIG. 14 is a schematic flowchart for explaining a method of manufacturing a TFT substrate used in the organic EL display device according to the application example of the first embodiment of the present invention.
  • the manufacturing method of this application example corresponds to claim 16.
  • the manufacturing method of the TFT substrate of this application example is different from that of the first embodiment described above in place of step S4 (see FIG. 3).
  • Body layer 272 The metal layer 273 and the second resist 274 are stacked, and the data line 11 ( ⁇ , the source line 22 ′ of the switching transistor 2 ′, the source electrode 25, the channel part 27, the drain electrode by the second halftone mask 275. 26 ′ and the drain line 23, and the gate line 3 ⁇ and the gate electrode 34 ′ of the drive transistor 3 are formed (step S3 ′), which is different from the first embodiment. And almost the same.
  • FIG. 14 the same reference numerals are given to the same methods as in FIG. 3, and the detailed description thereof is omitted.
  • FIG. 15 is a schematic diagram for explaining a process using a second halftone mask of a manufacturing method of a TFT substrate used in the organic EL display device according to the application example of the first embodiment of the present invention.
  • (B) is a cross-sectional view of the second etching Z second resist
  • (c) is a cross-sectional view of the third etching Z second resist stripped. Is shown.
  • indium zinc oxide (InO: Zn) is formed on the gate insulating film 20.
  • the conditions at this time are an oxygen: argon ratio of about 10:90 Vol.% And a substrate temperature of less than about 100 ° C. Under this condition, the obtained n-type oxide semiconductor layer 27 ⁇ is an amorphous film.
  • the oxide transparent conductor layer 272 having a film thickness of about 120 nm is formed by the etching method.
  • the conditions are such that the oxygen: argon ratio is about l: 99 Vol.%, And the substrate temperature does not cause the oxide transparent conductor layer 272, to crystallize.
  • a metal layer 273 is formed.
  • the metal layer 273 as a conductor layer is composed of a Mo layer, a ZA1 layer, and a ZMo layer.
  • Mo, A1, and Mo are laminated in this order using a high-frequency sputtering method to a film thickness of about 50 nm, 250 nm, and 50 nm.
  • the Mo layer of the metal layer 273 functions as a noble metal layer that protects the A1 layer.
  • a second resist 274 is applied on the metal layer 273, and the second resist 274 is formed into a predetermined shape by the second halftone mask 275 and the noftone exposure. That is, the second resist 274 corresponds to the data line 11 ( ⁇ , the source line 22 ′ of the switching transistor 2, the source electrode 25 ′, the gate electrode 24, the drain electrode 26 ′, the drain line 23 ′, and the gate line of the driving transistor 3). 3 ⁇ and the gate electrode 34.
  • the second resist 274 is formed by the halftone mask portion 276 so that the portion covering the channel portion 27 ′ is thinner than the other portions.
  • the metal layer 273 is etched using the second resist 274 and a mixed acid etching solution.
  • the oxide transparent conductor layer 272 ′ and the ⁇ -type oxide semiconductor layer 27 ⁇ are etched using an aqueous oxalic acid solution.
  • the data line 11 (11, source line 22, drain line 23, gate line 3 /, and gate electrode 34) are formed.
  • the ⁇ -type oxide semiconductor layer 27 ⁇ is crystallized by heat treatment. As a result, the ⁇ -type oxide semiconductor layer 27 ⁇ is resistant to the mixed acid etching solution and the oxalic acid aqueous solution.
  • the second resist 274 is ashed and the second resist 274 is re-formed.
  • the re-formed second resist 274 has a shape in which the metal layer 273 above the channel portion 27 ′ is exposed.
  • the second resist 274 covers the data line 11 ( ⁇ , the source line 22 of the switching transistor 2 ′, the source electrode 25, the drain electrode 26, the drain line 23 ′, the gate line 3 ⁇ of the driving transistor 3, and the gate electrode 34 ′. Shape.
  • the re-formed second resist 274 and mixed acid etching solution are used to form the metal layer 273 and the oxide transparent conductive material.
  • the body layer 272 ′ is etched to form a channel portion 27 ′, a source electrode 25 ′, and a drain electrode 26 ′ (steps). S3 ').
  • the data line 11 (11, the source line 22 of the switching transistor 2 ′ is formed on the gate insulating film 20. , The source electrode 25 ′, the channel portion 27 ′, the drain electrode 26 ′, the drain line 23 ′, the gate line 3 ⁇ of the driving transistor 3, and the gate electrode 34 ′ are exposed.
  • the data line 11 shown in FIG. ( ⁇ , source line 22 of switching transistor 2, source electrode 25 gate electrode 24, channel portion 27 ', drain electrode 26', drain line 23 ', gate line 3 ⁇ of drive transistor 3, gate electrode 34,
  • the C′—C ′ cross section in FIG. 16 is shown.
  • the manufacturing method of the current control TFT substrate of this application example there are almost the same effects as the manufacturing method of the first embodiment.
  • the materials of the n-type oxide semiconductor layer 371 and the oxide transparent conductor layer 374 used when the driving transistor 3 is manufactured can be shared, the manufacturing cost can be reduced.
  • FIG. 17 is a schematic block diagram of an organic EL display device according to the second embodiment of the present invention.
  • an organic EL display device la as an electro-optical device includes a data line driving circuit 11, a scanning line driving circuit 12, a power line control circuit 13a, a current measurement circuit 15, and a current control TFT substrate 100a (as appropriate, a TFT substrate).
  • the TFT substrate 100a has m (columns: m is a natural number) Xn (rows: n is a natural number) pixels 10a arranged in a matrix.
  • the data line driving circuit 11 is connected to each pixel 10a via the first data line 111, the second data line 112,..., The mth data line 113.
  • n pixels 10a arranged in the m-th column are connected in parallel via the m-th data line 113.
  • the data line driving circuit 11 outputs a data signal to each pixel 10a.
  • the scanning line driving circuit 12 is connected to each pixel 10a via a first scanning line 121, a second scanning line 122,..., An “nth scanning line 123”. For example, it is connected in parallel with the m pixels 10a arranged in the nth row via the nth scanning line 123.
  • This scanning line driving circuit 12 outputs a scanning signal to each pixel 10a.
  • the power supply line control circuit 13a includes a first EL drive line 131a, a second EL drive line 132a ′,.
  • 'It is connected to each pixel 10a via the nth EL drive line 133a.
  • the power line control circuit 13a supplies a DC driving current to each pixel 10a.
  • the current measurement circuit 15 is connected to each pixel 10a via a first measurement line 151, a second measurement line 152..., And an m-th measurement line 153.
  • the n pixels 10a arranged in the m-th column are connected in parallel via the m-th measurement line 153.
  • the current measurement circuit 15 measures the current supplied to the organic EL element 4 of each pixel 10a.
  • the current measurement circuit 15 measures a direct current supplied to the organic EL element 4, and based on the measured value of the current, a control unit (not shown) causes the data line drive circuit to 11. It is preferable to control at least one of the scanning line driving circuit 12 and the power supply line control circuit 13a. In this way, the direct current supplied to the organic EL element 4 can be measured. Based on this measurement value, at least one of the data line driving circuit 11, the scanning line driving circuit 12, and the power line control circuit 13a is controlled. Therefore, a suitable driving current can be supplied to the organic EL element 4.
  • the control unit is usually provided in the current measurement circuit 15.
  • the present invention is not limited to this.
  • the data line driving circuit 11 is controlled based on the measured value.
  • FIG. 18 is a schematic block diagram for explaining a configuration of a pixel of the organic EL display device according to the second embodiment of the present invention.
  • the pixel 10 a includes a driving transistor 3, a switching transistor 2, a capacitor 6, a measuring transistor 5, and an organic EL element 4.
  • the drive transistor 3 supplies a direct current to the organic EL element 4.
  • the switching transistor 2 controls the drive transistor 3.
  • the capacitor 6 applies a capacitor voltage to the gate electrode 34 of the driving transistor 3.
  • the measuring transistor 5 measures the direct current supplied to the organic EL element 4.
  • the organic EL element 4 as an electro-optic element is Driven.
  • the switching transistor 2, the driving transistor 3, and the measuring transistor 5 are formed on the TFT substrate 100a as thin film transistors. Furthermore, the pixel electrode 38 of the capacitor 6 and the organic EL element 4 is also formed on the TFT substrate 100a.
  • the switching transistor 2 is connected to the scanning line 120 via the gate line 21. Further, the switching transistor 2 is connected to the data line 110 via the source line 22. The drain line 23 of the switching transistor 2 is connected in parallel with the gate line 31 of the driving transistor 3 and the first electrode 61 of the capacitor 6.
  • the drive transistor 3 is connected to the EL drive line 130 via the source line 32.
  • the drive transistor 3 is connected in parallel with the organic EL element 4, the second electrode 62 of the capacitor 6, and the source line 52 of the measurement transistor 5 via the drain line 33.
  • the gate line 51 of the measuring transistor 5 is connected to the scanning line 120.
  • the drain line 53 of the measuring transistor 5 is connected to the measuring line 150.
  • a scanning signal is input to the scanning line 120 in the TFT substrate 100a configured as described above.
  • a gate signal (scanning signal) is input to the gate electrode 34 of the switching transistor 2, and the switching transistor 2 is turned on.
  • a gate signal (scanning signal) is input from the scanning line 120 to the gate electrode 54 of the measuring transistor 5, and the measuring transistor 5 is turned on.
  • a data signal (gate voltage of the drive transistor 3) is applied from the data line 110 to the gate electrode 34 of the drive transistor 3, and the drive transistor 3 is turned on.
  • the electric charge corresponding to the data signal from the data line 110 is stored in the capacitor 6.
  • the resistance value between the source and the drain of the driving transistor 3 is determined according to the gate voltage applied to the gate electrode 34 of the driving transistor 3.
  • a drive current corresponding to the resistance value between the source and drain is supplied from the EL drive line 130 to the drain line 33.
  • the measuring transistor 5 is in the on state.
  • the drive current (measurement current I (m X (n ⁇ l))) hardly passes through the organic EL element 4 and passes through the source line 52 and the drain line 53 of the measurement transistor 5, and the measurement line 150 Flowing into.
  • the current measurement circuit 15 measures the measurement current I (m X (n-1)), and the control unit sets the measurement current I (m X (n-1)) to a measured value. Based on this, the data line driving circuit 11 is controlled. In other words, the control unit increases the voltage of the data signal to the data line 110 when the measured value is smaller than the predetermined scheduled value. As a result, the resistance value between the source and the drain of the driving transistor 3 decreases, and the driving current increases.
  • the control unit repeats the above control, the measured value becomes almost the same as the predetermined predetermined value.
  • the scanning line driving circuit 12 stops outputting the scanning signal to the scanning line 120.
  • the switching transistor 2 and the measuring transistor 5 are turned off.
  • the gate voltage cannot be applied to the driving transistor 3 from the data line 110.
  • the same voltage as the gate voltage applied from the data line 110 is applied to the gate electrode 34 of the drive transistor 3 by the electric charge stored in the capacitor 6. That is, while the switching transistor 2 is in the on state, a DC voltage is applied from the data line 110 to the first electrode 61 of the capacitor 6, and further, a DC voltage is applied from the EL drive line 130 to the second electrode 62 of the capacitor 6. Applied. At this time, charges are stored in the capacitor 6, and a gate voltage is applied to the gate electrode 34 by the capacitor 6.
  • the driving transistor 3 is maintained in the on state by the capacitor 6, and the measuring transistor 5 is in the off state. Therefore, it is supplied to the organic EL element 4 via the direct current force drive transistor 3 from the EL drive line 130. Therefore, the TFT substrate 100a is called a direct current control TFT substrate.
  • This direct current is the same as the measurement current I (m X (n ⁇ 1)). Therefore, a drive current that is substantially the same as the predetermined predetermined value controlled by the control unit is supplied to the organic EL element 4, and the organic EL element 4 emits light with a luminance corresponding to the drive current.
  • a scan signal is output to the scan line 120, and a data signal corresponding to the changed drive current is output to the data line 110.
  • the organic EL display device la includes the pixel 10a and the pixel 10a arranged in parallel in the column direction. It is possible to perform substantially the same operation as As a result, even if the characteristics of the drive transistor 3 change (deteriorate), it is possible to supply a drive current that is substantially the same as the predetermined predetermined value to all the pixels 10a. Therefore, the organic EL display device la can provide an image of excellent quality.
  • the control unit includes a storage unit that stores a predetermined scheduled value of each pixel 10a, and an arithmetic processing unit that calculates a difference between the measured value and the predetermined scheduled value.
  • the measured value is controlled to be substantially the same as a predetermined scheduled value.
  • the control method is not limited to this method, and various control methods can be employed.
  • the organic EL display device la of the present embodiment is substantially the same as the predetermined predetermined value measured by the current measurement circuit 15 for the organic EL element 4 driven by direct current. Value of drive current can be supplied. Therefore, the organic EL display device la can provide an excellent quality image.
  • the organic EL element 4 is used as the electro-optical element. However, it is not limited to this. For example, it can be widely applied to a direct current drive type electro-optic element.
  • the active layer of the driving transistor 3 is an n-type oxide semiconductor layer 371 as an oxide semiconductor layer.
  • the performance degradation is small as compared to the case where amorphous Si or poly-Si semiconductor is used for the active layer of the drive transistor 3.
  • the organic EL display device la has excellent stability and can further improve the durability of the TFT substrate 100a. Therefore, the lifetime of the organic EL display device la can be greatly extended.
  • FIG. 19 is a schematic flowchart for explaining a method for manufacturing a TFT substrate used in the organic EL display device according to the second embodiment of the present invention.
  • the manufacturing method according to this embodiment corresponds to claim 17.
  • a metal layer 210 and a first resist 211 are stacked in this order on a substrate, and the scanning line 120, the gate electrode 24 of the switching transistor 2 and the gate line 21, by the first mask 212,
  • the gate electrode 54 and the gate line 51 of the measuring transistor 5 are formed (step Sla).
  • FIG. 20 is a schematic diagram for explaining a process using a first mask of a manufacturing method of a TFT substrate used in the organic EL display device according to the second embodiment of the present invention. ) Shows the cross section of the metal layer deposited Z first resist applied Z exposure Z developed, (b) shows the cross section of the first etched Z first resist, and (c ) Shows a plan view of the main part of the TFT substrate after the first resist is peeled off.
  • a translucent glass substrate 101 is prepared.
  • a metal layer 210 as a conductor layer is formed on the glass substrate 101. That is, A 1 (aluminum) and Mo (molybdenum) are laminated in this order using a high-frequency sputtering method to a film thickness of about 250 nm and 50 nm, respectively.
  • the metal layer 210 forms the scanning line 120, the gate electrodes 24 and 54, and the gate lines 21 and 51.
  • a first resist 211 is applied on the metal layer 210. Further, the first resist 211 is formed in a predetermined shape by the photolithography method using the first mask 212.
  • the metal layer 210 is first etched using a mixed acid etching solution. From this, the scanning line 120, the gate lines 21, 51, and the gate electrodes 24, 54 are formed (step Sla).
  • the scanning line 120, the gate lines 21, 51 connected to the scanning line 120, and the gate electrode are formed on the glass substrate 101. 24 and 54 are exposed.
  • the scanning line 120 shown in FIG. 20 (b) shows the Aa-Aa cross section in FIG. 20 (c).
  • the gate electrode 24 of the switching transistor 2 shows a Ba Ba cross section.
  • the gate electrode 54 of the measuring transistor 5 shows a Ba′—Ba ′ section.
  • gate insulation is performed on the glass substrate 101, the scanning lines 120, the gate lines 21, 51, and the gate electrodes 24, 54 by a glow discharge CVD (chemical vapor deposition) method.
  • the film 20 is stacked (Step S2).
  • the gate insulating film 20 is a silicon nitride (SiNx) film and has a thickness of about 300 nm.
  • This gate insulating film 20 is formed as a gate insulating film 20 for the switching transistor 2 and the measuring transistor 5.
  • a SiH 2 —NH 2 —N based mixed gas is used as the discharge gas.
  • a Si: H (i) film 271, a Si: H (n) film 272, a metal layer 273 as a conductor layer, and a second resist 274 are formed.
  • the second halftone mask 275a is used to stack the data line 110, the first electrode 61 of the capacitor 6, the measurement line 150, the source line 22 of the switching transistor 2, the source electrode 25, the channel part 27, the drain electrode 26, and the drain.
  • the in-line 23 and the gate line 31 and the gate electrode 34 of the driving transistor 3 are formed (step S3a).
  • FIG. 21 is a schematic diagram for explaining a process using a second halftone mask in a method for manufacturing a TFT substrate used in the organic EL display device according to the second embodiment of the present invention.
  • a) shows gate insulation film formation ⁇ Si: H
  • Z halftone exposure Z developed cross-sectional view B) is a cross-sectional view of the second etching Z second resist
  • (c) is a cross-sectional view of the third etching Z second resist stripped. Show me.
  • an oc-Si: H (i) film 271 is first stacked on the gate insulating film 20.
  • This Si: H (i) film 271 is an amorphous Si (silicon) insulating layer and has a thickness of about 350 nm.
  • a SiH—N-based mixed gas is used as the discharge gas.
  • an a-Si: H (n) film 272 is stacked using a SiH—H—PH mixed gas.
  • the a Si: H (n) film 272 is an amorphous Si n-type semiconductor layer and has a thickness of about 300 nm. Subsequently, a metal layer 273 having a Mo layer ZA1 layer ZMO layer force is formed. In other words, Mo, A1, and Mo were deposited in this order using a high frequency sputtering method to a film thickness of about 50 nm, Laminate at 250nm and 50nm.
  • a second resist 274 is applied on the metal layer 273, and the second resist 274 is formed into a predetermined shape by the second halftone mask 275a and the non-tone exposure. That is, the second resist 274 includes the data line 110, the first electrode 61, the measurement line 150, the source line 22 of the switching transistor 2, the source electrode 25, the gate electrode 24, the drain electrode 26, the drain line 23, and the driving transistor.
  • the gate line 31 and the gate electrode 34 are formed in a shape covering the third line 31. Further, the second resist 274 is formed such that the portion covering the channel portion 27 is thinner than the other portions by the halftone mask portion 276.
  • the metal layer 273 is etched using the second resist 274 and a mixed acid etching solution.
  • dry etching using CHF gas and wet etching using hydrazine aqueous solution (NH NH ⁇ ⁇ ⁇ )
  • the ex—Si: H (n) film 272 and the ⁇ —Si: H (i) film 271 are etched.
  • the data line 110, the first electrode 61, the measurement line 150, the source line 22, the drain line 23, the gate line 31 and the gate electrode 34 are formed.
  • the second resist 274 is ashed and the second resist 274 is re-formed.
  • the metal layer 273 above the channel portion 27 is exposed by the re-formed second resist 274, and the data line 110, the first electrode 61, the measurement line 150, the source line 22 of the switching transistor 2, and the source electrode 25 are exposed.
  • the drain electrode 26, the drain line 23, the gate line 31 and the gate electrode 34 of the driving transistor 3 are covered.
  • the metal layer 273 is etched using the re-formed second resist 274 and a mixed acid etching solution. Thereby, the source electrode 25 and the drain electrode 26 are formed. Furthermore, a-Si: H is obtained by dry etching using CHF gas and wet etching using hydrazine aqueous solution (NH NH ⁇ ⁇ O).
  • the re-formed second resist 274 is ashed.
  • the data line 110, the first electrode 61, the measurement line 150, the switch are formed on the gate insulating film 20.
  • the source line 22, source electrode 25, channel part 27, drain electrode 26, drain line 23, gate line 31 and gate electrode 34 of the driving transistor 3 are exposed in the transistor 2.
  • the gate line 31 and the gate electrode 34 of the driving transistor 3 indicate the Ca—Ca cross section in FIG.
  • a gate insulating film 30 is laminated above the glass substrate 101 by a glow discharge CVD (chemical vapor deposition) method (step S4a).
  • the gate insulating film 30 is a silicon nitride (SiNx) film and has a thickness of about 300 nm.
  • This gate insulating film 30 is formed as a gate insulating film 30 for the driving transistor 3, the measuring transistor 5 and the capacitor 6.
  • the discharge gas is a SiH—NH—N-based mixed gas.
  • an n-type oxide semiconductor layer 371 as an oxide semiconductor layer and a third resist 372 are stacked on the gate insulating film 30 to form a third halftone mask 373a.
  • the active layers of the drive transistor 3 and the measurement transistor 5 and the contact hole 155 of the measurement line 150 are formed (step S5a).
  • FIG. 23 is a schematic diagram for explaining a process using a third halftone mask of a method for manufacturing a TFT substrate used in the organic EL display device according to the second embodiment of the present invention.
  • (a) Gate insulation film deposition Zn-type oxide semiconductor layer deposition Z Third resist coating Z Halftone exposure Z Developed cross-sectional view,
  • (b) shows fourth etching Z 3 shows a cross-sectional view of the re-formed resist.
  • an n-type oxide semiconductor layer 371 having a thickness of about 150 nm is formed.
  • the conditions at this time are an oxygen: argon ratio of about 10:90 Vol.% And a substrate temperature of less than about 100 ° C. Under this condition, the n-type oxide semiconductor layer 371 is an amorphous film. As obtained.
  • a third resist 372 is applied onto the n-type oxide semiconductor layer 371, and the third resist 372 is applied to the predetermined resist pattern using the third halftone mask 373a and the noise tone exposure technique.
  • Form into shape That is, the third resist 372 is formed in a shape that covers the entire upper surface of the glass substrate 101 except for the upper portion of the contact hole 155.
  • the portion covering the gate electrode 34 and the drain line 53 by the halftone mask portion 3731 is thicker than the other portions! It is formed into a bowl shape.
  • the n-type oxide semiconductor layer 371 is etched using the third resist 372 and an aqueous oxalic acid solution. Furthermore, the gate is formed by dry etching using a third resist 372 and CHF (CF, CHF, etc.) gas.
  • CHF CHF
  • Insulating film 30 is etched. As a result, a contact hole 155 is formed.
  • the third resist 372 is ashed to re-form the third resist 372 into a shape that covers the gate electrode 34 and the drain line 53.
  • FIG. 24 is a schematic diagram for explaining a process using a third halftone mask in a method for producing a TFT substrate used in the organic EL display device according to the second embodiment of the present invention.
  • a fifth etching Z shows a sectional view of the third resist stripped.
  • the n-type oxide semiconductor layer 371 is etched using the re-formed third resist 372 and an aqueous oxalic acid solution.
  • the active layers of the driving transistor 3 and the measuring transistor 5 made of the n-type oxide semiconductor layer 371 are formed.
  • the third resist 372 is ashed to expose the n-type oxide semiconductor layer 371.
  • a gate electrode 34, a first electrode 61, a gate electrode 54, an n-type oxide semiconductor layer 371, and a contact hole 155 shown in FIG. 24 show a Da-Da cross section in FIG.
  • the TFT substrate 100a is heat-treated at a temperature of about 180 ° C. or higher. Thereby, the active layer of the n-type oxide semiconductor 371 is crystallized.
  • an oxide transparent conductor layer 374 as an oxide conductor layer, a metal layer 375 as an auxiliary conductor layer (auxiliary metal layer), and a fourth resist 376 are formed. Laminate. Subsequently, the EL drive line 130, the second electrode 62 of the capacitor 6, the pixel electrode 38, the source line 32 of the drive transistor 3, the source electrode 35, and the channel are detected by the fourth halftone mask 377. The source part 37, the drain electrode 36 and the drain line 33, and the source line 52, source electrode 55, channel part 57, drain electrode 56 and drain line 53 of the measuring transistor 5 are formed (step S6a).
  • FIG. 26 is a schematic diagram for explaining a process using a fourth halftone mask of a manufacturing method of a TFT substrate used in the organic EL display device according to the second embodiment of the present invention.
  • (a) Oxide oxide transparent conductor layer deposition Z metal layer deposition Z 4th resist coating Z halftone exposure Z developed cross-sectional view
  • (b) shows the sixth etching Z A cross-sectional view of the four resists is shown.
  • the EL drive line 130 is omitted for easy understanding.
  • An oxide transparent conductor layer 374 having a thickness of about 120 nm is formed by high-frequency sputtering using a target. The conditions at this time are such that the oxygen: argon ratio is about l: 99 Vol.%, And the substrate temperature is such that the oxide transparent conductor layer 374 is not crystallized.
  • This metal layer 375 is an auxiliary conductor layer, and has Mo layer ZA1 layer ZMo layer force. That is, Mo, A1, and Mo are stacked in this order using a high-frequency sputtering method to a film thickness of about 50 nm, 250 nm, and 50 nm.
  • a fourth resist 376 is applied on the metal layer 375, and the fourth resist 376 is formed into a predetermined shape by a fourth halftone mask 377 and a noftone exposure. That is, the fourth resist 376 includes the EL drive line 130, the second electrode 62 of the capacitor 6, the pixel electrode 38, the source line 32 of the drive transistor 3, the source electrode 35, the drain electrode 36, the drain line 33, and the measurement.
  • the transistor 5 is formed so as to cover the source line 52, the source electrode 55, the drain electrode 56 and the drain line 53.
  • the fourth resist 376 is formed such that the portion covering the pixel electrode 38 is thinner than the other portions by the half tone mask portion 378.
  • the metal layer 375 is etched using the fourth resist 376 and a mixed acid etching solution.
  • the oxide transparent conductor layer 374 is etched using the fourth resist 376 and an aqueous oxalic acid solution.
  • the EL drive line 130, the second electrode 62 of the capacitor 6, the pixel electrode 38, the source line 32 of the drive transistor 3, the source electrode 35, the channel part 37, the drain electrode 36 and the drain line 33, and measurement are performed.
  • a source line 52, a source electrode 55, a channel portion 57, a drain electrode 56, and a drain line 53 of the transistor 5 are formed (step S6a).
  • the fourth resist 376 is ashed and the fourth resist 376 is formed again.
  • the metal layer 375 above the pixel electrode 38 is exposed by the re-formed fourth resist 376, and the EL drive line 130, the second electrode 62 of the capacitor 6, the source line 32 of the drive transistor 3, and the source electrode 35
  • the drain electrode 36 and the drain line 33, and the source line 52, source electrode 55, drain electrode 56 and drain line 53 of the measuring transistor 5 are covered.
  • FIG. 27 is a schematic diagram for explaining a process using a fourth halftone mask in a method for manufacturing a TFT substrate used in the organic EL display device according to the second embodiment of the present invention.
  • a seventh etching Z shows a sectional view of the fourth resist stripped.
  • the metal layer 375 is etched using the re-formed fourth resist 376 and a mixed acid etching solution to expose the pixel electrode 38.
  • the source line 52, source electrode 55, channel portion 57, drain electrode 56, and drain line 53 of the transistor 5 are shown in the Ea-Ea cross section in FIG.
  • the drain line 53 of the measuring transistor 5 is connected to the measuring line 150 through the contact hole 155.
  • a protective insulating film 40 and a fifth resist 41 are laminated, and a scanning line pad 124, a data line pad 114, and an EL drive line are stacked by a fifth mask.
  • the pad 1 34, the measurement line pad 154, and the pixel electrode 38 are exposed (step S7a).
  • FIG. 29 is a schematic diagram for explaining a process using a fifth mask in a method for manufacturing a TFT substrate used in the organic EL display device according to the second embodiment of the present invention. ) Shows a cross-sectional view of a protective insulating film formed Z fifth resist coating, exposure and development, and (b) shows a cross-sectional view of the eighth etching Z fifth resist stripped. .
  • a protective insulating film 40 is laminated above the glass substrate 101 by a glow discharge CVD (chemical vapor deposition) method.
  • the fourth resist 376 is a silicon nitride (SiNx) film and has a thickness of about 250 nm.
  • SiNx silicon nitride
  • a Si H 2 —NH 2 —N-based mixed gas is used as the discharge gas.
  • a fifth resist 41 is applied on the protective insulating film 40, and the fifth mask 42 is formed using the fifth mask 42 and the exposure technique.
  • the fifth mask 42 has an opening above the pixel electrode 38, the data line pad 114, the scanning line pad 124, the measurement line pad 154, and the EL drive line pad 134.
  • the data line pad 114, the scanning line pad 124, the EL drive line pad 134, and the measurement line pad 154 are omitted (the data line pad 114, the scanning line pad 124).
  • Measurement line pad 154 is almost the same as data line pad 114.) o
  • the protective insulating film 40, the gate insulating film 30, and the gate insulating film 20 are etched, and the pixel electrode 38, the data line pad 114, the scanning line pad 124, the measurement line pad 154, and the EL drive line pad 134 are obtained. Is exposed (step S7a).
  • the protective insulating film 40 is exposed as shown in FIG.
  • the EL drive line 130, capacitor 6 second electrode 62, pixel electrode 38, drive transistor 3 source line 32, source electrode 35, channel section shown in Fig. 29 (b) 37, the drain electrode 36 and the drain line 33, and the source line 52, the source electrode 55, the channel part 57, the drain electrode 56 and the drain line 53 of the measuring transistor 5 are shown in the Fa-Fa section in FIG. Yes.
  • the positions and shapes of the switching transistor 2, the drive transistor 3, the capacitor 6, the measurement transistor 5, and the pixel electrode 38 are set to be easy to understand. However, it is not limited to this.
  • the current control TFT substrate 100a of the present embodiment As described above, according to the method for manufacturing the current control TFT substrate 100a of the present embodiment, a predetermined schedule measured by the current measurement circuit 15 on the organic EL element 4 driven by a direct current. A drive current having a value substantially equal to the value can be supplied. Therefore, it is possible to provide an image with excellent quality. Further, the active layer of the driving transistor 3 and the measuring transistor 5 is an n-type oxide semiconductor layer 371. Therefore, even if a large current or a large power is supplied to the driving transistor 3 and the measuring transistor 5, the performance deterioration of the driving transistor 3 and the measuring transistor 5 is small. Therefore, the TFT substrate 100a is excellent in stability. Further, the durability of the TFT substrate 100a can be improved.
  • the source line 52, the source electrode 55, the channel portion 57, the drain electrode 56, and the drain line 53 of the measurement transistor 5 can be manufactured. This reduces the number of masks used and reduces the manufacturing process. Therefore, production efficiency can be improved and manufacturing costs can be reduced.
  • a protective insulating film 40 is formed. Therefore, the organic EL display device la can be easily obtained by providing the organic EL material, the electrode and the protective film on the TFT substrate 100a.
  • n scanning lines 121, 122,... 123 are formed in the row direction (horizontal direction).
  • the nth scanning line 123 is connected in parallel to the m pixels 10a arranged in the nth row. ing.
  • n EL drive lines 131a, 132a,... 133a are formed in the row direction (horizontal direction). For example, it is connected in parallel with m pixels 1 Oa arranged in the nth row via the nth EL drive line 133a.
  • m data lines 111, 112... 113 are formed in the column direction (vertical direction).
  • n pixels 10a arranged in the m-th column are connected in parallel via the m-th data line 113.
  • m measurement lines 151, 152... 153 are formed in the column direction (vertical direction).
  • n pixels 10a arranged in the mth column are connected in parallel through the mth EL drive line 133.
  • Each pixel 10a includes a drive transistor 3, a switching transistor 2, a capacitor 6, and a measurement transistor 5, as shown in FIG.
  • the drive transistor 3 supplies a current to the organic EL element 4 (see FIG. 18), which is an electro-optic element.
  • the switching transistor 2 controls the drive transistor 3.
  • the on state of the driving transistor 3 can be maintained by the capacitor 6.
  • the current supplied to the organic EL element 4 can be measured by the measuring transistor 5.
  • the switching transistor 2 includes a gate electrode 24, a gate insulating film 20, and an ⁇ -311 (1) film 271 and 0; -31: 11 (11) A film 272, a source electrode 25, and a drain electrode 26 are provided.
  • the gate electrode 24 is connected to the scanning line 120 via the gate line 21.
  • the gate insulating film 20 is formed on the gate electrode 24.
  • the a-Si: H (i) film 271 and the Si: H (n) film 272 as active layers are formed on the gate insulating film 20.
  • the source electrode 25 is connected to the data line 110 via the source line 22.
  • the drain electrode 26 is connected to the gate electrode 34 of the driving transistor 3 through the drain line 23 and the gate line 31, and is connected to the first electrode 61 of the capacitor 6 through the drain line 23! .
  • the drive transistor 3 includes a gate electrode 34, a gate insulating film 30, an n-type oxide semiconductor layer 371, a source electrode 35, and a drain electrode 36. .
  • the gate insulating film 30 is formed on the gate electrode 34. N-type oxides as active layer
  • the semiconductor layer 371 is formed on the gate insulating film 30.
  • the source electrode 35 is connected to the EL drive line 130 via the source line 32.
  • the drain electrode 36 is connected to the pixel electrode 38 and the second electrode 62 of the capacitor 6 via the drain line 33, and is connected to the source electrode 55 of the measuring transistor 5 via the drain line 33 and the source line 52. Speak.
  • the source line 32, the source electrode 35, the drain electrode 36, and the drain line 33 of the driving transistor 3 are composed of an oxide transparent conductor layer 374.
  • the oxide transparent conductor layer 374 functions as the pixel electrode 38 of the organic EL element 4 and the second electrode 62 of the capacitor 6. In this way, the number of masks used in manufacturing can be reduced, and the manufacturing process can be reduced. Therefore, the production efficiency can be improved and the manufacturing cost can be reduced.
  • the measurement transistor 5 includes a gate electrode 54, a gate insulating film 20, a gate insulating film 30, an n-type oxide semiconductor layer 371, a source electrode 55, and a drain.
  • An electrode 56 is provided.
  • the gate electrode 54 is connected to the scanning line 120 through the gate line 51.
  • the gate insulating film 20 and the gate insulating film 30 are formed on the gate electrode 54.
  • An n-type oxide semiconductor layer 371 as an active layer is formed on the gate insulating film 30.
  • the drain electrode 56 is connected to the measurement line 150 through a drain line 53 partially formed in the contact hole 155.
  • the EL drive line 130, the second electrode 62 of the capacitor 6, the source line 32 of the drive transistor 3, the source electrode 35, the drain electrode 36 and the drain line 33, and the source of the measurement transistor 5 A metal layer 375 as an auxiliary conductor layer may be formed above the line 52, the source electrode 55, the drain electrode 56, and the drain line 53. In this way, the electrical resistance of each electrode can be reduced. Therefore, reliability can be improved and a decrease in energy efficiency can be suppressed.
  • the gate insulating film 30 is laminated between the first electrode 61 and the second electrode 62.
  • a DC voltage is applied to the first electrode 61 from the data line 110 through the switching transistor 2 in the on state, and further, a direct current is applied from the EL drive line 130 through the driving transistor 3 in the on state.
  • a voltage is applied to the second electrode 62. Therefore, charges corresponding to the DC voltage applied from the data line 110 are accumulated in the first electrode 61. did Therefore, even if the switching transistor 2 is turned off, the on-state of the switching transistor 2 is maintained in the same state as when the DC voltage is applied from the EL drive line 130 by the charge stored in the first electrode 61. Is maintained.
  • the TFT substrate 100a of the present embodiment is used for a direct current drive type electro-optic element like the organic EL element 4. Further, the TFT substrate 100a can supply a drive current having a value substantially the same as a predetermined predetermined value measured by the current measurement circuit 15 to the organic EL element 4 driven by a direct current. Therefore, it is possible to provide an excellent quality image. Further, the active layer of the driving transistor 3 and the measuring transistor 5 is an n-type oxide semiconductor layer 371. Therefore, even if a large current or a large power is supplied to the drive transistor 3 and the measurement transistor 5, the performance degradation of the drive transistor 3 is small. As a result, the TFT substrate 100a is excellent in stability. In addition, the durability of the TFT substrate 100a can be improved.
  • the second embodiment of the above-described organic EL display device the second embodiment of the method for manufacturing the current control TFT substrate, and the second embodiment of the current control TFT substrate have various application examples. have.
  • the data line pad 114, the scanning line pad 124, the EL drive line pad 134, and the measurement line pad 154 are located below the gate insulating film 30. Formed. However, it is not limited to this. For example, below the protective insulating film 40 and above the gate insulating film 30 (that is, above the protective insulating film 40), the data line pad 114b, the scanning line node 124b, EL drive line pad 134b, and measurement line pad 154b may be formed.
  • the second embodiment of the method for manufacturing the current control TFT substrate will be described with reference to the drawings.
  • FIG. 31 is a schematic flowchart for explaining a method of manufacturing a TFT substrate used in the organic EL display device according to the application example of the second embodiment of the present invention.
  • the manufacturing method of this application example corresponds to claim 18.
  • step S5b in addition to step S5a (see FIG. 19), the opening 114b ′ of the data line pad 114b, the opening 124 of the scanning line pad 124b, and the opening 154b of the measurement line pad 154b. 'Form.
  • step S6b in addition to step S6a, a data line pad 114b, a scanning line pad 124b, and a measurement line pad 154b are formed.
  • FIG. 31 the same methods as those in FIG. 19 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • step S5b as shown in FIG. 31, an n-type oxide semiconductor layer 371 and a third resist 372 are stacked on the gate insulating film 30 as an oxide semiconductor layer. Subsequently, the active layer of the driving transistor 3 and the measuring transistor 5, the contact hole 155 of the measuring line 150, the opening 1 14 of the data line pad 114 b, and the scanning line pad 124 b are provided by the third halftone mask 373 a. The opening 124b ′ and the opening 154b ′ of the measurement line pad 154b are formed.
  • step S5b the process using the third halftone mask 373a in step S5b will be described with reference to the drawings.
  • FIG. 32 is a schematic diagram for explaining a process using a third halftone mask in a method of manufacturing a TFT substrate used in the organic EL display device according to the application example of the second embodiment of the present invention.
  • (a) Gate insulation film deposition Zn-type oxide semiconductor layer deposition Z Third resist coating Z Halftone exposure Z Developed cross section,
  • (b) shows the fourth etching Z The cross-sectional view of the three resists is shown.
  • step S5b The method for forming the active layers of the drive transistor 3 and the measurement transistor 5 in step S5b is almost the same as step S5a in the second embodiment (see FIGS. 23 and 24). Therefore, in FIG. 32, the contact hole 155 of the measurement line 150, the opening 114 of the data line pad 114b, the opening 124b 'of the scanning line pad 124b, and the opening 154b of the measurement line pad 154b are attached. It is shown.
  • an n-type oxide semiconductor layer 371 is formed over the gate insulating film 30.
  • a third resist 372 is applied over the n-type oxide semiconductor layer 371.
  • a third resist 372 is formed in a predetermined shape using the third halftone mask 373a and the halftone exposure technique. That is, the third resist 372 is made of glass excluding the contact hole 155, the opening 114b 'of the data line pad 114b, the opening 124b' of the scanning line pad 124b, and the opening 154 of the measurement line pad 154b. It is formed in a shape that covers the upper side of the substrate 101.
  • the third resist 372 is formed in a shape thinner than the portion covering the gate electrode 34 and the gate electrode 54 by the halftone mask portion 3731.
  • the n-type oxide semiconductor layer 371 is etched using the third resist 372 and an aqueous oxalic acid solution. Subsequently, the third resist 372 and CHF (CF, CHF, etc.) gas are used for dry etching.
  • CHF CHF
  • the gate insulating film 30 is etched. Thus, the contact hole 155, the opening 114b ′ of the data line pad 114b, the opening 124b ′ of the scanning line pad 124b, and the opening 154b ′ of the measurement line pad 154b are formed.
  • the third resist 372 is ashed to re-form the third resist 372 into a shape that covers the gate electrode 34 and the gate electrode 54.
  • FIG. 33 is a schematic diagram for explaining a process using a third halftone mask of a method for manufacturing a TFT substrate used in an organic EL display device that is applied to an application example of the second embodiment of the present invention.
  • FIG. 5 is a sectional view of the fifth etching Z after the third resist is stripped.
  • the n-type oxide semiconductor layer 371 is etched using the re-formed third resist 372 and an aqueous oxalic acid solution.
  • the active layers of the driving transistor 3 and the measuring transistor 5 made of the n-type oxide semiconductor layer 371 are formed, and the gate insulating film 30 is exposed.
  • the third resist 372 is ashed to expose the n-type oxide semiconductor layer 371.
  • an oxide transparent conductor layer 374, a metal layer 375, and a fourth resist 376 are stacked, and an EL drive line 130 and a capacitor are formed by a fourth halftone mask 377.
  • FIG. 35 is a schematic diagram for explaining a process using a fourth halftone mask of a manufacturing method of a TFT substrate used in the organic EL display device according to the application example of the second embodiment of the present invention.
  • (a) Oxide transparent conductor layer film formation Z metal layer film formation Z 4th resist coating Z halftone exposure Z developed cross-sectional view
  • (b) shows the sixth etching Z Re-formation of the fourth resist Z Seventh etching Z shows a cross-sectional view of the stripped resist.
  • step S6b the manufacturing method of the drive transistor 3 and the measurement transistor 5 in step S6b is substantially the same as that in step S6a of the second embodiment (see FIGS. 26 and 27). Therefore, in FIG. 35, the data line pad 114b, the scanning line pad 124b, the measurement line pad 154b, and the drain line 53 of the measurement transistor 5 are illustrated.
  • An oxide transparent conductor layer 374 having a thickness of about 120 nm is formed by high-frequency sputtering using a target. The conditions at this time are such that the oxygen: argon ratio is about l: 99 Vol.%, And the substrate temperature is such that the oxide transparent conductor layer 374 is not crystallized.
  • This metal layer 375 is an auxiliary conductor layer, and has Mo layer ZA1 layer ZMo layer force. That is, Mo, A1, and Mo are stacked in this order using a high-frequency sputtering method to a film thickness of about 50 nm, 250 nm, and 50 nm.
  • a fourth resist 376 is applied on the metal layer 375, and the fourth resist 376 is formed into a predetermined shape by a fourth halftone mask 377 and a noftone exposure. That is, the fourth resist 376 includes the EL drive line 130, the second electrode 62 of the capacitor 6, the pixel electrode 38, the data line pad 114b, the scanning line pad 124b, the measurement line pad 154b, and the source of the driving transistor 3.
  • the line 32, the source electrode 35, the drain electrode 36, and the drain line 33 are formed to cover the source line 52, the source electrode 55, the drain electrode 56, and the drain line 53 of the measuring transistor 5.
  • the fourth resist 376 is formed by the halftone mask portion 378 so that the portion covering the pixel electrode 38 is thinner than the other portions.
  • the metal layer 375 is etched using the fourth resist 376 and a mixed acid etching solution.
  • the oxide transparent conductor layer 374 is etched using the fourth resist 376 and an aqueous oxalic acid solution.
  • the electrode 35, the channel part 37, the drain electrode 36 and the drain line 33, and the source line 52, the source electrode 55, the channel part 57, the drain electrode 56, and the drain line 53 of the measuring transistor 5 are formed (step S6b).
  • step S6b as described above, the fourth resist 376 is etched and the fourth resist 376 is formed again.
  • the metal layer 375 above the pixel electrode 38 is exposed by the re-formed fourth resist 376, and the EL drive line 130, the second electrode 62 of the capacitor 6, the data line pad 114b, and the scan line pad 124b.
  • the metal layer 375 is etched using the re-formed fourth resist 376 and a mixed acid etching solution to expose the pixel electrode 38.
  • the EL drive line 130, the second electrode 62 of the capacitor 6, and the data line pad are formed on the gate insulating film 30.
  • the rain electrode 56 and the drain line 53 are exposed.
  • FIG. 37 is a schematic diagram for explaining a process using a fifth mask in a method of manufacturing a TFT substrate used in the organic EL display device according to the application example of the second embodiment of the present invention.
  • a protective insulating film 40 is laminated above the glass substrate 101 by a glow discharge CVD (chemical vapor deposition) method.
  • the protective insulating film 40 is a silicon nitride (SiNx) film and has a thickness of about 250 nm.
  • SiH—NH is used as the discharge gas.
  • a fifth resist 41 is applied on the protective insulating film 40, and the pixel electrode 38, the data line pad 114b, and the scanning line pad are applied using the fifth mask 42 and the exposure technique.
  • a fifth mask 42 having an opening is formed above 124b, the measurement line pad 154b, and the EL drive line pad 134.
  • data line pad 114b, scanning line pad 124b, EL drive line pad 134, and measurement line pad 154b are shown (see FIG. 29 for other structures). .
  • the protective insulating film 40 is etched to expose the pixel electrode 38, the data line pad 114b, the scanning line pad 124b, the measurement line pad 154b, and the EL drive line pad 134 (step S7a). .
  • the protective insulating film 40 is exposed as shown in FIG.
  • the Fb cross section is shown.
  • a data line pad 114b, a scanning line pad 124b, a measurement line pad 154b, and an EL drive line pad 134 are formed immediately below the protective insulating film 40. Therefore, the connectivity to the data line pad 114b, the scanning line pad 124b, the measurement line pad 154b, and the EL drive line pad 134 can be improved.
  • FIG. 39 is a schematic block diagram of a dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • the dispersion type inorganic EL display device lc as an electro-optical device includes a data line drive circuit 11, a scanning line drive circuit 12, a power supply line control circuit 13a, a current measurement circuit 15, and a current control TFT substrate 100c (as appropriate) Abbreviated as TFT substrate 100c).
  • the TFT substrate 100c has m (column: m is a natural number) Xn (row: n is a natural number) pixels 10c arranged in a matrix.
  • the data line driving circuit 11 is connected to each pixel 10c via the first data line 111, the second data line 112,...
  • the mth data line 113 For example, the n pixels 10c arranged in the m-th column are connected in parallel via the m-th data line 113.
  • the data line driving circuit 11 outputs a data signal to each pixel 10c.
  • the scanning line driving circuit 12 is connected to each pixel 10c via the first scanning line 121, the second scanning line 122,..., The “nth scanning line 123”. For example, it is connected in parallel to m pixels 10c arranged in the nth row via the nth scanning line 123.
  • the scanning line driving circuit 12 outputs a data signal to each pixel 10c.
  • the power supply line control circuit 13a includes a first EL drive line 131a, a second EL drive line 132a ′,
  • 'It is connected to each pixel 10c via the nth EL drive line 133a.
  • nth EL drive line 133a For example, it is connected in parallel with the m pixels 10c arranged in the nth row via the nth EL drive line 133a.
  • the power line control circuit 13a supplies an alternating drive current to each pixel 10c.
  • the current measurement circuit 15 includes the first measurement line 151, the second measurement line 152 ⁇ the mth measurement Each pixel 10c is connected via a line 153. For example, n pixels 10c arranged in the mth column are connected in parallel via the mth measurement line 153. This current measuring circuit 15 measures the alternating current supplied to the dispersed inorganic EL element 4c of each pixel 10c.
  • the current measurement circuit 15 measures the alternating current supplied to the dispersed inorganic EL element 4c.
  • a control unit (not shown) may control at least one of the data line driving circuit 11, the scanning line driving circuit 12, and the power supply line control circuit 13a based on the measured value of the alternating current.
  • the alternating current supplied to the dispersion-type inorganic EL element 4c can be measured, and at least one of the data line driving circuit 11, the scanning line driving circuit 12, and the power line control circuit 13a is measured based on the measured value. More than one can be controlled. Therefore, a suitable driving current can be supplied to the dispersed inorganic EL element 4c.
  • FIG. 40 is a schematic block diagram for explaining the configuration of the pixel of the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • the pixel 10c includes a driving transistor 3, a switching transistor 2, a capacitor 6, a capacitor line 160, a measuring transistor 5, and a distributed inorganic EL element 4c.
  • the driving transistor 3 supplies an alternating current to the dispersed inorganic EL element 4c.
  • the switching transistor 2 controls the driving transistor 3.
  • Capacitor voltage can be applied to the gate electrode 34 of the drive transistor 3 by the capacitor 6.
  • the measuring transistor 5 can measure the alternating current supplied to the dispersed inorganic EL element 4c.
  • the dispersive inorganic EL element 4c as an electro-optical element is driven by an alternating current.
  • the switching transistor 2, the driving transistor 3, and the measuring transistor 5 are formed on the TFT substrate 100c as thin film transistors. Furthermore, the capacitor 6 and the pixel electrode 38 of the dispersed inorganic EL element 4c are also formed on the TFT substrate 100c.
  • the switching transistor 2 is connected to the scanning line 120 via the gate line 21.
  • the switching transistor 2 is connected to the data line 110 via the source line 22.
  • the drain line 23 of the switching transistor 2 is connected in parallel with the gate line 31 of the drive transistor 3 and the first electrode 61 of the capacitor 6.
  • the second electrode 62 of the capacitor 6 is The capacitor line 160 is connected.
  • the capacitor line 160 may have a grounding force or a connection corresponding to the grounding.
  • the drive transistor 3 is connected to the EL drive line 130 via the source line 32.
  • the drive transistor 3 is connected in parallel with the distributed inorganic EL element 4 c and the source line 52 of the measurement transistor 5 via the drain line 33.
  • the gate line 51 of the measuring transistor 5 is connected to the scanning line 120.
  • the drain line 53 of the measuring transistor 5 is connected to the measuring line 150.
  • a scanning signal is input to the scanning line 120 in the TFT substrate 100c having the above configuration.
  • a gate signal (scanning signal) is input to the gate electrode 34 of the switching transistor 2, and the switching transistor 2 is turned on.
  • a gate signal (scanning signal) is input from the scanning line 120 to the gate electrode 54 of the measuring transistor 5, and the measuring transistor 5 is turned on.
  • the data signal (the gate voltage (DC voltage) of the driving transistor 3) from the data line 110 is applied to the gate electrode 34 of the driving transistor 3, and the driving transistor 3 is turned on.
  • a charge corresponding to a data signal from the data line 110 is stored in the capacitor 6.
  • the resistance value between the source and the drain of the drive transistor 3 is determined according to the gate voltage applied to the gate electrode 34 of the drive transistor 3.
  • a drive current corresponding to the resistance value between the source and the drain is supplied from the EL drive line 130 to the drain line 33.
  • the measuring transistor 5 is in the on state. Therefore, the drive current (measurement current I (m X (n-1))) passes through the source line 52 and the drain line 53 of the measurement transistor 5 that hardly flows into the dispersed inorganic EL element 4c. Flows on measurement line 150.
  • the current measurement circuit 15 measures the measurement current I (m X (n-1)), and the control unit sets the measurement current I (m X (n-1)) to a measured value. Based on this, the data line driving circuit 11 is controlled. In other words, the control unit increases the voltage of the data signal to the data line 110 when the measured value is smaller than the predetermined scheduled value. As a result, the resistance value between the source and the drain of the driving transistor 3 decreases, and the driving current increases. On the other hand, when the measured value is larger than the predetermined predetermined value, the voltage of the data signal to the data line 110 is lowered. As a result, the drive transistor 3 The resistance value between the source and the drain increases, and the drive current decreases. When the control unit repeats the above control, the measured value becomes almost the same as the predetermined predetermined value.
  • the scanning line driving circuit 12 stops outputting the scanning signal to the scanning line 120.
  • the switching transistor 2 and the measuring transistor 5 are turned off.
  • the gate voltage cannot be applied to the driving transistor 3 from the data line 110.
  • the same voltage as the gate voltage applied from the data line 110 is applied to the gate electrode 34 of the drive transistor 3 by the electric charge stored in the capacitor 6.
  • a DC voltage is applied from the data line 110 to the second electrode 62 of the capacitor 6 while the switching transistor 2 is in the on state.
  • the first electrode 61 of the capacitor 6 is connected to the capacitor line 160, charges are stored in the capacitor 6.
  • the TFT substrate 100c is called an alternating current control TFT substrate.
  • the TFT substrate 100c can also be used as a direct current control TFT substrate.
  • the driving transistor 3 is maintained in the on state by the capacitor 6, and the measuring transistor 5 is in the off state. Therefore, the light is supplied to the dispersed inorganic EL element 4 c via the alternating current force drive transistor 3 from the EL drive line 130.
  • This alternating current is the same as the measurement current I (m X (n ⁇ 1)). Therefore, the drive current force is supplied to the dispersion-type inorganic EL element 4c that is substantially the same as the predetermined predetermined value controlled by the control unit, and the dispersion-type inorganic EL element 4c emits light with the luminance corresponding to the drive current.
  • a scanning signal is output to the scanning line 120, and when the driving current is changed, a data signal corresponding to the driving current is output to the data line 110.
  • the dispersion-type inorganic EL display device lc can perform substantially the same operation as the pixel 10c for the pixel 10c. In other words, even if the characteristics of the drive transistor 3 change (deteriorate) to all the pixels 10c, it is possible to supply a drive current that is substantially the same as the predetermined predetermined value. Therefore, the dispersive inorganic EL display lc can provide excellent quality images. it can.
  • the control unit of the dispersion type inorganic EL display device lc includes a storage unit that stores a predetermined scheduled value of each pixel 10c, and an arithmetic processing unit that calculates a difference between the measured value and the predetermined scheduled value. I have. And this control part is controlled so that a measured value becomes a value substantially the same as a predetermined scheduled value.
  • the control method is not limited to this method, and various control methods can be adopted.
  • the dispersion-type inorganic EL display device lc of the present embodiment has a predetermined predetermined value measured by the current measurement circuit 15 with respect to the dispersion-type inorganic EL element 4c driven by an alternating current. Drive currents having substantially the same value can be supplied. Therefore, it is possible to provide an excellent quality image.
  • the dispersion-type inorganic EL element 4c is used as the alternating current drive type electro-optic element.
  • the present invention is not limited to this. For example, it can be widely applied to direct current drive type and Z or alternating current drive type electro-optic elements.
  • the active layer of the driving transistor 3 of the dispersion-type inorganic EL display device lc of the present embodiment is an n-type oxide semiconductor layer 371 that is an oxide semiconductor layer.
  • the performance degradation is small as compared with the case where amorphous silicon or poly-Si semiconductor is used for the active layer of the drive transistor 3. Therefore, the dispersion-type inorganic EL display device lc is excellent in stability.
  • the durability of the TFT substrate 100c is improved. Therefore, the lifetime of the dispersion type inorganic EL display device lc can be greatly extended.
  • the display device lc of the present embodiment uses a DC-driven electro-optical element or an AC-driven electro-optical element even when amorphous Si or poly-Si semiconductor is used as the active layer of the driving transistor 3. Any of these can be supported. This is extremely useful. In addition, when alternating current is supplied to the electro-optic element, high-frequency power can also be supplied. This is also useful. Furthermore, in the prior art, the voltage for each scan is inverted, or the AC is driven by inverting the voltage for each scan line. The display device lc should not do these. This is useful.
  • FIG. 41 is a schematic flowchart for explaining a method for manufacturing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention. Note that the manufacturing method of this embodiment corresponds to claim 19.
  • a metal layer 210 and a first resist 211 are stacked in this order on a substrate, and a scanning line 120, a capacitor line 160, a second electrode 62 of a capacitor 6, and switching are performed by a first mask 212.
  • the gate electrode 24 and the gate line 21 of the transistor 2 and the gate electrode 54 and the gate line 51 of the measuring transistor 5 are formed (step S lc).
  • FIG. 42 is a schematic diagram for explaining a process using a first mask in a method of manufacturing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • a translucent glass substrate 101 is prepared.
  • a metal layer 210 that is a conductor layer is formed on the glass substrate 101.
  • Al (aluminum) and Mo (molybdenum) are stacked in this order using a high-frequency sputtering method to a film thickness of about 250 nm and 50 nm, respectively.
  • the scanning line 120, the capacitor line 160, the second electrode 62 of the capacitor 6, the gate electrode 24, and the gate line 21 are formed.
  • a first resist 211 is applied on the metal layer 210, and the first resist 211 is formed into a predetermined shape by a photolithography method using the first mask 212.
  • the metal layer 210 is first etched using a mixed acid etching solution, and the scanning line 120, the capacitor line 160, the second electrode 62 of the capacitor 6, Gate lines 21 and 51 and gate electrodes 24 and 54 are formed (step Sic).
  • FIG. 42 (b) shows the Ac—Ac cross section in FIG. 43 (c).
  • the gate electrode 24 of the switching transistor 2, the gate electrode 54 of the measurement transistor 5, and the first electrode 61 show a Be-Be cross section.
  • the gate insulating film 20 is deposited by the discharge CV D (chemical vapor deposition) method (step S2c).
  • the gate insulating film 20 is a silicon nitride (SiNx) film and has a thickness of about 300 nm.
  • This gate insulating film 20 is formed as a gate insulating film 20 for the switching transistor 2, the measuring transistor 5 and the capacitor 6.
  • SiH — N is used as the discharge gas.
  • a Si: H (i) film 271, an a Si: H (n) film 272, a metal layer 273 as a conductor layer, and a second resist 274 are formed.
  • the data line 110, the first electrode 61 of the capacitor 6, the measurement line 150, the source line 22 of the switching transistor 2, the source electrode 25, the channel part 27, the drain electrode 26, and the drain are stacked by the second halftone mask 275c.
  • the in-line 23 and the gate line 31 and the gate electrode 34 of the driving transistor 3 are formed (step S3c).
  • FIG. 43 is a schematic diagram for explaining a process using a second halftone mask in the method of manufacturing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • A Gate insulation film formation ⁇ ⁇ Si: H
  • i film formation ⁇ ⁇ Si: H
  • n film formation Z metal layer formation
  • Halftone exposure Z Developed (B) is a cross-sectional view of the second etching Z second resist, and (c) is a cross-sectional view of the third etching Z second resist stripped. Is shown.
  • an ⁇ -Si: H (i) film 271 is first laminated on the gate insulating film 20.
  • the a Si: H (i) film 271 is an amorphous Si (silicon) insulating layer and has a thickness of about 350 nm.
  • a SiH—N-based mixed gas is used as the discharge gas.
  • an a—Si: H (n) film 272 is stacked using a SiH—H—PH-based mixed gas.
  • the a Si: H (n) film 272 is an amorphous Si n-type semiconductor layer, and has a film thickness of about 300 nm.
  • a metal layer 273 having a Mo layer ZA1 layer ZMo layer force is formed. That is, Mo, A1, and Mo are laminated in this order in a film thickness of about 50 nm, 250 nm, and 50 ⁇ m using a high frequency sputtering method.
  • a second resist 274 is applied on the metal layer 273, and the second resist 274 is formed into a predetermined shape by second halftone mask 275c and noise tone exposure. That is, the second resist 274 includes the data line 110, the first electrode 61 of the capacitor 6, the measurement line 150, the source line 22, the source electrode 25, the gate electrode 24, the drain electrode 26, and the drain line 23 of the switching transistor 2.
  • the gate line 31 and the gate electrode 34 of the drive transistor 3 are formed to cover the gate transistor 31. Further, the second resist 274 is formed such that the portion covering the channel portion 27 is thinner than the other portions by the halftone mask portion 276.
  • the metal layer 273 is etched using the second resist 274 and a mixed acid etching solution.
  • dry etching using CHF gas and wet etching using hydrazine aqueous solution NH NH ⁇ ⁇ ⁇
  • the ex—Si: H (n) film 272 and the ⁇ —Si: H (i) film 271 are etched.
  • the data line 110, the first electrode 61 of the capacitor 6, the measurement line 150, the source line 22, the drain line 23, the gate line 31, and the gate electrode 34 are formed.
  • the capacitor 6 is insulated by the gate insulating film 20.
  • the second resist 274 is ashed and the second resist 274 is formed again.
  • the metal layer 273 above the channel portion 27 is exposed by the re-formed second resist 274, and the data line 110, the first electrode 61, the measurement line 150, the source line 22 of the switching transistor 2, and the source electrode 25 are exposed.
  • the drain electrode 26, the drain line 23, the gate line 31 and the gate electrode 34 of the driving transistor 3 are covered.
  • the re-formed second resist The metal layer 273 is etched using the G 274 and mixed acid etching solution. Thereby, the source electrode 25 and the drain electrode 26 are formed. Furthermore, a-Si: H is obtained by dry etching using CHF gas and wet etching using hydrazine aqueous solution (NH NH ⁇ ⁇ O).
  • the data line 110, the first electrode 61, the measurement line 150, and the switching are formed on the gate insulating film 20.
  • the source line 22, the source electrode 25, the channel part 27, the drain electrode 26, the drain line 23, the drive transistor 3 gate line 31, and the gate electrode 34 of the transistor 2 are exposed.
  • Data line 110, capacitor line 160, first electrode 61, measurement line 150, switching transistor 2 source line 22, source electrode 25, gate electrode 24, channel part 27, drain electrode shown in Fig. 43 (c) 26, the drain line 23, the gate line 31 of the driving transistor 3, and the gate electrode 34 show the Cc-Cc cross section in FIG.
  • a gate insulating film 30 is laminated above the glass substrate 101 by a glow discharge CVD (chemical vapor deposition) method (step S4c).
  • the gate insulating film 30 is a silicon nitride (SiNx) film and has a thickness of about 300 nm.
  • the gate insulating film 30 is formed as the gate insulating film 30 for the driving transistor 3 and the measuring transistor 5.
  • a SiH—NH—N based mixed gas is used as the discharge gas.
  • an n-type oxide semiconductor layer 371 as an oxide semiconductor layer and a third resist 372 are stacked on the gate insulating film 30 to form a third halftone mask 373a.
  • the active layers of the drive transistor 3 and the measurement transistor 5 and the contact hole 155 of the measurement line 150 are formed (step S5a).
  • FIG. 45 is a schematic diagram for explaining a process using a third halftone mask in the method of manufacturing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • (A) shows gate insulation film deposition Zn-type oxide semiconductor layer deposition Z third resist coating Z halftone exposure Z shows developed cross-sectional view,
  • (b) shows first section The fourth etching Z shows a re-formed cross-sectional view of the third resist.
  • an n-type oxide semiconductor layer 371 having a thickness of about 150 nm is formed.
  • the conditions at this time are an oxygen: argon ratio of about 10:90 Vol.% And a substrate temperature of less than about 100 ° C. Under this condition, the n-type oxide semiconductor layer 371 is obtained as an amorphous film.
  • a third resist 372 is applied on the n-type oxide semiconductor layer 371, and the third resist 372 is applied to the predetermined resist pattern using the third halftone mask 373a and the noise tone exposure technique.
  • Form into shape That is, the third resist 372 is formed in a shape that covers the entire upper surface of the glass substrate 101 except for the upper portion of the contact hole 155.
  • the portion covering the gate electrode 34 and the drain line 53 by the halftone mask portion 3731 is thicker than the other portions! It is formed into a bowl shape.
  • the n-type oxide semiconductor layer 371 is etched using the third resist 372 and the aqueous succinic acid solution. Furthermore, the gate is formed by dry etching using a third resist 372 and CHF (CF, CHF, etc.) gas.
  • CHF CHF
  • Insulating film 30 is etched. As a result, a contact hole 155 is formed.
  • the third resist 372 is ashed to re-form the third resist 372 into a shape that covers the gate electrode 34 and the drain line 53.
  • Fig. 46 is a schematic diagram for explaining a process using a third halftone mask in the method of manufacturing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • the fifth etching Z shows a sectional view of the third resist stripped.
  • the n-type oxide semiconductor layer 371 is etched using the re-formed third resist 372 and an aqueous oxalic acid solution.
  • the active layers of the driving transistor 3 and the measuring transistor 5 made of the n-type oxide semiconductor layer 371 are formed.
  • the third resist 372 is ashed to expose the n-type oxide semiconductor layer 371.
  • Gate electrode 34, capacitor 6, gate electrode 54, n-type oxide semiconductor layer shown in FIG. Reference numeral 371 and the contact hole 155 show the Dc-Dc cross section in FIG.
  • the TFT substrate 100c is heat-treated at a temperature of about 180 ° C. or higher to crystallize the active layer of the n-type oxide semiconductor 371.
  • an oxide transparent conductor layer 374 as an oxide conductor layer, a metal layer 375 as an auxiliary conductor layer (auxiliary metal layer), and a fourth resist 376 are formed.
  • the source line 52, source electrode 55, channel part 57, drain electrode 56, and drain line 53 of the transistor 5 are formed (step S6c).
  • FIG. 48 is a schematic diagram for explaining a process using a fourth halftone mask of a method for manufacturing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • (A) Oxide transparent conductor layer deposition Z Metal layer deposition Z Fourth resist coating Z Halftone exposure Z Developed sectional view,
  • (b) shows sixth etching Z
  • FIG. 10 shows a cross-sectional view of a fourth resist that has been re-formed.
  • the EL drive line 130 is omitted for easy understanding.
  • An oxide transparent conductor layer 374 having a thickness of about 120 nm is formed by high-frequency sputtering using a target. The conditions at this time are such that the oxygen: argon ratio is about l: 99 Vol.%, And the substrate temperature is such that the oxide transparent conductor layer 374 is not crystallized.
  • the metal layer 375 is an auxiliary conductor layer and is composed of a Mo layer, a ZA1 layer, and a ZMo layer. That is, Mo, A1, and Mo are stacked in this order using a high frequency sputtering method to a film thickness of about 50 nm, 250 nm, and 50 nm.
  • a fourth resist 376 is applied on the metal layer 375, and the fourth resist 376 is formed into a predetermined shape by a fourth halftone mask 377c and a noftone exposure.
  • the fourth resist 376 includes the EL drive line 130, the pixel electrode 38, the source line 32 of the drive transistor 3, the source electrode 35, the drain electrode 36 and the drain line 33, and the source line 52 of the measurement transistor 5.
  • the source electrode 55, the drain electrode 56, and the drain line 53 are formed to cover the source electrode 55, the drain electrode 56, and the drain line 53.
  • the fourth resist 376 is formed such that the portion covering the pixel electrode 38 is thinner than the other portions by the halftone mask portion 378.
  • the metal layer 375 is etched using the fourth resist 376 and a mixed acid etching solution.
  • the oxide transparent conductor layer 374 is etched using the fourth resist 376 and an aqueous oxalic acid solution.
  • Electrode 55, channel portion 57, drain electrode 56, and drain line 53 are formed (step S6c).
  • the fourth resist 376 is ashed and the fourth resist 376 is formed again.
  • the metal layer 375 above the pixel electrode 38 is exposed by the re-formed fourth resist 376, and the EL drive line 130, the source line 32 of the drive transistor 3, the source electrode 35, the drain electrode 36, and the drain line 33, and the source line 52, the source electrode 55, the drain electrode 56, and the drain line 53 of the measuring transistor 5 are covered.
  • FIG. 49 is a schematic diagram for explaining a process using a fourth halftone mask in the method of manufacturing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • FIG. 10 is a schematic view showing a cross section of the seventh etching Z and the fourth resist stripped.
  • the metal layer 375 is etched using the re-formed fourth resist 376 and a mixed acid etching solution to expose the pixel electrode 38.
  • the EL drive line 130, the pixel electrode 38, and the source line 3 2 of the drive transistor 3 are formed on the gate insulating film 30, as shown in FIG.
  • the source electrode 35, the channel portion 37, the drain electrode 36 and the drain line 33, and the source line 52, the source electrode 55, the channel portion 57, the drain electrode 56 and the drain line 53 of the measuring transistor 5 are exposed.
  • drain line 53 of the measuring transistor 5 is connected to the measuring line 150 through the contact hole 155.
  • a protective insulating film 40 and a fifth resist 41 are stacked, and a scanning line pad 124, a data line pad 114, an EL drive line are formed by a fifth mask 42c.
  • the pad 134 for measurement, the pad 154 for measurement line, the pad 164 for capacitor line, and the pixel electrode 38 are exposed (step S7c).
  • FIG. 51 is a schematic diagram for explaining a process using a fifth mask in the method of manufacturing a TFT substrate used in the dispersion-type inorganic EL display device according to the third embodiment of the present invention.
  • a protective insulating film 40 is laminated above the glass substrate 101 by a glow discharge CVD (chemical vapor deposition) method.
  • the protective insulating film 40 is a silicon nitride (SiNx) film and has a thickness of about 250 nm.
  • the discharge gas is SiH ⁇
  • a fifth resist 41 is applied on the protective insulating film 40.
  • the pixel electrode 38, the data line pad 114, the scanning line pad 124, the measurement line pad 154, the capacitor line pad 164, and the EL drive line pad 134 are used.
  • a fifth resist 41 having an opening is formed above.
  • the data line pad 114, the scanning line pad 124, the EL drive line pad 134, the capacitor line pad 164 and the measurement line pad 154 are omitted (the data line pad). See Fig. 12 for the pad 114, the scanning line pad 124, and the EL drive line pad 134.
  • the measurement line node 154 is substantially the same as the data line pad 114.
  • the capacitor line pad 164 is This is almost the same as the scanning line pad 124.) o
  • dry etching using CHF (CF, CHF, etc.) gas is used.
  • the protective insulating film 40, the gate insulating film 30, and the gate insulating film 20 are etched.
  • the pixel electrode 38, the data line pad 114, the scanning line pad 124, the measurement line node 154, the capacitor line pad 164, and the EL drive line pad 134 are exposed (step S7c).
  • the positions and shapes of the switching transistor 2, the drive transistor 3, the capacitor 6, the measurement transistor 5, and the pixel electrode 38 are set to be easy to understand. However, it is not limited to this.
  • the predetermined value measured by the current measurement circuit 15 on the distributed inorganic EL element 4c driven by the alternating current is measured. It is possible to supply a drive current having substantially the same value as the scheduled value. Therefore, it is possible to provide an excellent quality image.
  • the active layer of the driving transistor 3 and the measuring transistor 5 is an n-type oxide semiconductor layer 371. Therefore, even if a large current or a large power is supplied to the drive transistor 3 and the measurement transistor 5, the performance degradation of the drive transistor 3 and the measurement transistor 5 is small. Therefore, the current control TFT substrate 100c is excellent in stability. In addition, the durability of the TFT substrate 100c can be improved.
  • the EL drive line 130, the pixel electrode 38, the source line 32 of the drive transistor 3, the source electrode 35, the channel portion 37, the drain electrode 36 and the drain line 33, and The source line 52, source electrode 55, channel portion 57, drain electrode 56 and drain line 53 of the measuring transistor 5 can be manufactured, and the number of masks used can be reduced. As a result, the manufacturing process is reduced, so that the production efficiency can be improved and the manufacturing cost can be reduced. Sarako, protective insulating film 40 is formed . Therefore, the dispersion type inorganic EL display device lc can be easily obtained by providing the dispersion type inorganic EL material, the electrode and the protective film on the TFT substrate 100c.
  • m columnumn: m is a natural number
  • X n row: n is a natural number
  • pixels 10c are arranged in a matrix on a glass substrate 101.
  • n scanning lines 121, 122,... 123 are formed in the row direction (horizontal direction).
  • the nth scanning line 123 is connected in parallel to the m pixels 10c arranged in the nth row.
  • n EL drive lines 131a, 132a,... 133a are formed in the row direction (horizontal direction). For example, it is connected in parallel with m pixels 10c arranged in the nth row via the nth EL drive line 133a.
  • n capacitor lines 160 are formed in the row direction (horizontal direction). For example, it is connected in parallel to m pixels 10c arranged in the nth row via the nth capacitor line 160.
  • m data lines 111, 112... 113 are formed in the column direction (vertical direction).
  • n pixels 10c arranged in the m-th column are connected in parallel through the m-th data line 113.
  • m measurement lines 151, 152... 153 are formed in the column direction (vertical direction). For example, it is connected in parallel with n pixels 10c arranged in the m-th column via the m-th measurement line 153.
  • Each pixel 10c includes a drive transistor 3, a switching transistor 2, a capacitor 6, and a measurement transistor 5, as shown in FIG.
  • the driving transistor 3 supplies a current to the dispersive inorganic EL element 4c (see FIG. 40), which is an electro-optic element.
  • the switching transistor 2 controls the drive transistor 3.
  • the on state of the driving transistor 3 can be maintained by the capacitor 6.
  • the current supplied to the dispersed inorganic EL element 4c can be measured by the measuring transistor 5.
  • the switching transistor 2 includes a gate electrode 24, a gate insulating film 20, and an ⁇ -311 (1) film 271 and 0; 11)
  • a film 272, a source electrode 25, and a drain electrode 26 are provided.
  • the gate electrode 24 is connected to the scanning line 120 via the gate line 21.
  • the gate insulating film 20 is formed on the gate electrode 24.
  • the a-Si: H (i) film 271 and the Si: H (n) film 272 as active layers are formed on the gate insulating film 20.
  • the source electrode 25 is connected to the data line 110 via the source line 22.
  • the drain electrode 26 is connected to the gate electrode 34 of the driving transistor 3 through the drain line 23 and the gate line 31, and is connected to the first electrode 61 of the capacitor 6 through the drain line 23! .
  • a gate insulating film 20 as an insulating layer is laminated between the first electrode 61 and the second electrode 62. Further, a DC voltage is applied from the data line 110 to the first electrode 61 through the switching transistor 2 in the on state. Further, the second electrode 62 is connected to the capacitor line 160. As a result, charges corresponding to the DC voltage applied from the data line 110 are accumulated in the first electrode 61. Therefore, even if the switching transistor 2 is turned off, the on state of the switching transistor 2 is maintained by the charge stored in the first electrode 61. This on state is the same as when a DC voltage is applied from the data line 110.
  • the drive transistor 3 includes a gate electrode 34, a gate insulating film 30, an n-type oxide semiconductor layer 371, a source electrode 35, and a drain electrode 36. .
  • the gate insulating film 30 is formed on the gate electrode 34.
  • the n-type oxide semiconductor layer 371 as an active layer is formed on the gate insulating film 30.
  • the source electrode 35 is connected to the EL drive line 130 via the source line 32.
  • the drain electrode 36 is connected to the pixel electrode 38 via the drain line 33 and is connected to the source electrode 55 of the measuring transistor 5 via the drain line 33 and the source line 52.
  • the source line 32, the source electrode 35, the drain electrode 36, and the drain line 33 are composed of the oxide transparent conductor layer 374, and the oxide transparent conductor layer 374 includes It functions as the pixel electrode 38 of the dispersive inorganic EL element 4c.
  • the number of masks used in manufacturing can be reduced, and the manufacturing process can be reduced. Therefore, production efficiency is improved The manufacturing cost can be reduced.
  • the measurement transistor 5 includes a gate electrode 54, a gate insulating film 20, a gate insulating film 30, an n-type oxide semiconductor layer 371, a source electrode 55, and a drain.
  • An electrode 56 is provided.
  • the gate electrode 54 is connected to the scanning line 120 through the gate line 51.
  • the gate insulating film 20 and the gate insulating film 30 are formed on the gate electrode 54.
  • An n-type oxide semiconductor layer 371 as an active layer is formed on the gate insulating film 30.
  • the drain electrode 56 is connected to the measurement line 150 via a drain line 53 partially formed in the contact hole 155.
  • a metal layer 375 as an auxiliary conductor layer is preferably formed above the drain electrode 56 and the drain line 53. In this way, the electrical resistance of each line or electrode can be reduced. Therefore, reliability can be improved and a decrease in energy efficiency can be suppressed.
  • the TFT substrate 100c of this embodiment is used in an alternating current drive type electro-optic element like the dispersion type inorganic EL element 4c, and is used in the dispersion type inorganic EL element 4c driven by the alternating current.
  • a drive current having a value almost the same as a predetermined predetermined value measured by the current measurement circuit 15. Therefore, it is possible to provide an excellent quality image.
  • the active layers of the driving transistor 3 and the measuring transistor 5 are the n-type oxide semiconductor layer 371. Therefore, even if a large current or a large power is supplied to the driving transistor 3 and the measuring transistor 5, the performance deterioration of the driving transistor 3 is small. As a result, the TFT substrate 100c has excellent stability and improved durability.
  • the above-described third embodiment of the dispersion-type inorganic EL display device, the third embodiment of the method for manufacturing the current control TFT substrate, and the third embodiment of the current control TFT substrate have various applications. Have an example.
  • the data line pad 114, the scanning line pad 124, the EL drive line pad 134, and the measurement line pad 154 are used. Is formed below the gate insulating film 30. However, it is not limited to this. For example, below the protective insulating film 40 and above the gate insulating film 30 (that is, above the protective insulating film 40), the data line pad 114b, the scanning line node 124b, EL drive line pad 134 and measurement line pad 154b may be formed.
  • the third embodiment of the method for manufacturing the current control TFT substrate will be described with reference to the drawings.
  • FIG. 53 is a schematic flowchart for explaining a method of manufacturing a TFT substrate used in the dispersion-type inorganic EL display device according to the application example of the third embodiment of the present invention.
  • the manufacturing method of this application example corresponds to claim 20.
  • step S5d in addition to step S5a (see FIG. 41), the opening of the data line pad 114b is provided. 114b ′, the opening 124 of the scanning line pad 124b, the opening 154 of the measurement line pad 154b, and the opening 164cT of the capacitor line pad 164d are formed. Further, in step S6d, in addition to step S6c, data line pad 114b, scanning line pad 124b, measurement line pad 154b, and capacitor line pad 164d are formed. These points are different from the third embodiment. Other methods are almost the same as in the third embodiment.
  • FIG. 53 the same reference numerals are given to the same methods as in FIG. 41, and detailed description thereof is omitted.
  • step S5d as shown in FIG. 53, an n-type oxide semiconductor layer 371 and a third resist 372 are stacked on the gate insulating film 30 as an oxide semiconductor layer. Subsequently, the active layer of the driving transistor 3 and the measuring transistor 5, the contact hole 155 of the measuring line 150, the opening 114 of the data line pad 114 b, and the scanning line pad 124 b are provided by the third halftone mask 373 d. And the opening 154b of the measurement line pad 154b, and the opening 164cT of the capacitor line pad 164d.
  • FIG. 54 is a diagram for explaining a process using a third halftone mask in a method for manufacturing a TFT substrate used in a dispersion-type inorganic EL display device according to an application example of the third embodiment of the present invention.
  • A Gate insulation film deposition Zn type oxide semiconductor layer deposition Z Third resist coating Z Halftone exposure Z Developed sectional view,
  • (b) shows the fourth Etching Z shows a re-formed cross-sectional view of the third resist.
  • step S5d the method for forming the active layers of the drive transistor 3 and the measurement transistor 5 in step S5d is substantially the same as in step S5a of the second embodiment (see FIGS. 45 and 46). Therefore, in FIG. 54, the opening 114b ′ of the data line pad 114b, the opening 124b ′ of the scanning line pad 124b, the opening 154 of the measurement line pad 154b, and the capacitor line pad 164d. Opening 164cT! /, Illustrated! /
  • a ⁇ -type oxide semiconductor layer 371 is formed over the gate insulating film 30.
  • a third resist 372 is applied over the ⁇ -type oxide semiconductor layer 371.
  • the third resist 372 is formed into a predetermined shape using the third halftone mask 373d and the halftone exposure technique. That is, the third resist 372 includes the contact hole 155, the opening 114b ′ of the data line pad 114b, the opening 124b ′ of the scanning line pad 124b, the opening 154 of the measurement line pad 154b, and the capacitor line pad. It is formed in a shape that covers the top of the glass substrate 101 excluding the top of the opening 164cT of 164d.
  • the third resist 372 is formed in a shape thinner than the portion covering the gate electrode 34 and the gate electrode 54 by the halftone mask portion 3731.
  • the n-type oxide semiconductor layer 371 is etched using the third resist 372 and the aqueous succinic acid solution.
  • gate isolation is performed by dry etching using the third resist 372 and CHF (CF, CHF, etc.) gas.
  • the edge film 30 is etched.
  • the contact hole 155, the opening 114b ′ of the data line pad 114b, the opening 124b ′ of the scanning line pad 124b, the opening 154 of the measurement line pad 154b, and the opening 164cT of the capacitor line pad 164d are formed.
  • FIG. 55 illustrates a process using a third halftone mask in a method for manufacturing a TFT substrate used in a dispersion-type inorganic EL display device according to an application example of the third embodiment of the present invention.
  • FIG. 5 is a schematic view for illustrating the fifth etching Z and the third resist stripped cross section.
  • the n-type oxide semiconductor layer 371 is etched using the re-formed third resist 372 and an aqueous oxalic acid solution.
  • the active layers of the driving transistor 3 and the measuring transistor 5 made of the n-type oxide semiconductor layer 371 are formed, and the gate insulating film 30 is exposed.
  • the third resist 372 is ashed to expose the n-type oxide semiconductor layer 371.
  • Data line pad 114b opening 114b Measurement line pad 154b opening 154, Scan line pad 124b opening 124b ', Capacitor pad 164d opening 164 ( ⁇ is shown in Fig. 56)
  • the Dd—Dd cross section is shown.
  • an oxide transparent conductor layer 374, a metal layer 375, and a fourth resist 376 are laminated.
  • the EL driving line 130, the pixel electrode 38, the data line pad 114b, the scanning line pad 124b, the measuring line pad 154b, the capacitor line pad 164d, and the driving transistor 3 are provided by the fourth halftone mask 377.
  • FIG. 57 is a diagram for explaining a process using a fourth halftone mask in a method for manufacturing a TFT substrate used in a dispersion-type inorganic EL display device according to an application example of the third embodiment of the present invention.
  • (A) Oxide transparent conductor layer deposition Z Metal layer deposition Z Fourth resist coating Z Halftone exposure Z Developed sectional view,
  • (b) shows the sixth Etching Z Reforming fourth resist Z Seventh etching Z Fourth resist stripped cross section The figure is shown.
  • step S6d the manufacturing method of the drive transistor 3 and the measurement transistor 5 in step S6d is substantially the same as step S6c in the third embodiment (see FIGS. 48 and 49). Therefore, in FIG. 57, the opening 114b ′ of the data line pad 114b, the opening 124 of the scanning line pad 124b, the opening 154b ′ of the measurement line pad 154b, and the opening 164 of the capacitor line pad 164d ( Show ⁇ ! /, Illustrate! /
  • An oxide transparent conductor layer 374 having a thickness of about 120 nm is formed by high-frequency sputtering using a target. The conditions at this time are such that the oxygen: argon ratio is about l: 99 Vol.%, And the substrate temperature is such that the oxide transparent conductor layer 374 is not crystallized.
  • This metal layer 375 is an auxiliary conductor layer, and has Mo layer ZA1 layer ZMo layer force. That is, Mo, A1, and Mo are stacked in this order using a high-frequency sputtering method to a film thickness of about 50 nm, 250 nm, and 50 nm.
  • a fourth resist 376 is applied on the metal layer 375.
  • a fourth resist 376 is formed in a predetermined shape by a fourth halftone mask 377 and halftone exposure. That is, the fourth resist 376 includes the EL drive line 130, the pixel electrode 38, the data line pad 114b, the scan line pad 124b, the measurement line pad 154b, the capacitor line pad 164d, and the source line 32 of the drive transistor 3.
  • the source electrode 35, the drain electrode 36 and the drain line 33, and the source line 52, the source electrode 55, the drain electrode 56 and the drain line 53 of the measuring transistor 5 are formed.
  • the fourth resist 376 is formed such that the portion covering the pixel electrode 38 is thinner than the other portions by the half tone mask portion 378.
  • the metal layer 375 is etched using the fourth resist 376 and a mixed acid etching solution.
  • the oxide transparent conductor layer 374 is etched using the fourth resist 376 and an aqueous oxalic acid solution.
  • step S6b as described above, the fourth resist 376 is etched and the fourth resist 376 is formed again.
  • the metal layer 375 above the pixel electrode 38 is exposed by the re-formed fourth resist 376, and the EL drive line 130, the data line pad 114b, the scan line pad 124b, the measurement line pad 154b, Capacitor line pad 164d, source line 32 of drive transistor 3, source electrode 35, drain electrode 36 and drain line 33, and source line 52, source electrode 55, drain electrode 56 and drain line 53 of measurement transistor 5 Covered.
  • the metal layer 375 is etched using the re-formed fourth resist 376 and a mixed acid etching solution to expose the pixel electrode 38.
  • the re-formed fourth resist 376 is ashed.
  • the EL drive line 130, the data line pad 114b, the scanning line node 124b, the measurement line pad 154b, the capacitor line pad 164d, and the pixel electrode 38 are formed on the gate insulating film 30.
  • Driving transistor 3 source line 32, source electrode 35, channel part 37, drain electrode 36 and drain line 33, and measurement transistor 5 source line 52, source electrode 55, channel part 57, drain electrode 56 and drain Line 53 is exposed.
  • FIG. 59 is a schematic diagram for explaining a process using a fifth mask of a manufacturing method of a TFT substrate used in the dispersion-type inorganic EL display device according to the application example of the third embodiment of the present invention.
  • Yes shows protective insulating film formation Z fifth resist coating Z exposure Z developed cross-sectional view
  • (b) shows eighth etching Z fifth resist stripped cross-sectional view Showing ing.
  • a protective insulating film 40 is laminated and deposited above the glass substrate 101 by a glow discharge CVD (chemical vapor deposition) method.
  • the protective insulating film 40 is a silicon nitride (SiN X) film and has a thickness of about 250 nm.
  • SiN X silicon nitride
  • a SiH—NH—N based mixed gas is used as the discharge gas.
  • a fifth resist 41 is applied on the protective insulating film 40.
  • the fifth mask 42 is formed by using the fifth mask 42 and the exposure technique.
  • the fifth mask 42 has an opening above the pixel electrode 38, the data line pad 114b, the scanning line pad 124b, the measurement line pad 154b, the capacitor line pad 164d, and the EL drive line pad 134.
  • the data line pad 114b, the scanning line pad 124b, the EL drive line pad 134, the capacitor line pad 164d, and the measurement line pad 154b are shown (with respect to other structures). (See Figure 51).
  • Ching is performed.
  • the protective insulating film 40, the gate insulating film 30, and the gate insulating film 20 are etched, and the pixel electrode 38, the data line pad 114b, the scanning line pad 124b, the measurement line pad 154b, the capacitor line pad 164d, and The EL drive line pad 134 is exposed (step S 7c).
  • the data line pad 114b, the running line pad 124b, the measurement line pads 154b and 164d, and the EL drive line pad 134 are formed immediately below the protective insulating film 40. Therefore, the connectivity to the data line pad 114b, the scanning line pad 124b, the measurement line pad 154b, the capacitor line pad 164d, and the EL drive line pad 134 can be improved.
  • the electro-optical device, the current control TFT substrate of the present invention, and the method of manufacturing the same As described above, the electro-optical device, the current control TFT substrate of the present invention, and the method of manufacturing the same
  • the electro-optical device, the current control TFT substrate, and the manufacturing method thereof according to the present invention are not limited to the above-described embodiments. It goes without saying that various changes can be made.
  • an application example using an n-type oxide semiconductor layer as the active layer of the switching transistor 2 has been described as an application example of the manufacturing method of the TFT substrate 100 according to the first embodiment.
  • this application can also be applied to the TFT substrate manufacturing method according to the second and third embodiments and these application examples.
  • the TFT substrate 100c according to the third embodiment has a configuration corresponding to the dispersed inorganic EL element 4c.
  • a single TFT substrate can drive DC-driven and AC-driven electro-optic elements mixedly mounted on the TFT substrate, and various variations (applied technologies) can be realized.
  • the circuit configuration of the electro-optical device (organic EL display device 1, distributed inorganic EL display device lc) of the second embodiment and the third embodiment is not limited to the above configuration.
  • a configuration including a supplementary circuit (a spare capacitor or a transistor) may be used.
  • the electro-optical device, the current control TFT substrate and the manufacturing method thereof according to the present invention include an electro-optical device using a liquid crystal element, an organic EL element, an inorganic EL element, etc., and a current control TFT substrate and a manufacturing method thereof. It is not limited to.
  • the present invention can be applied to a display device using a material other than liquid crystal or organic EL, or a manufacturing method of a TFT substrate and a TFT substrate used for other purposes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

　直接的に交流電流を制御し、高周波の交流電流を出力することができ、また、安定して大電力を出力することができ、さらに、製造原価のコストダウンを図ることの可能な電気光学装置、並びに、電流制御用ＴＦＴ基板及びその製造方法の提供を目的とする。 　電気光学装置としての分散型無機ＥＬ表示装置１ｃは、データ線駆動回路１１、走査線駆動回路１２、電源線制御回路１３ａ、電流測定回路１５及びＴＦＴ基板１００ｃを備えている。

Description

明 細 書
電気光学装置、並びに、電流制御用 TFT基板及びその製造方法 技術分野
[0001] 本発明は、電気光学装置、並びに、電流制御用 TFT基板及びその製造方法に関 する。特に、本発明の電気光学装置、並びに、電流制御用 TFT基板及びその製造 方法によれば、直接的に交流電流を制御し、高周波の交流電流を出力することがで き、また、安定して大電力を出力することができ、さらに、製造原価のコストダウンを図 ることがでさる。
背景技術
[0002] 有機 EL表示装置は、 LCD (Liquid Crystal Display)表示装置に代わる次世代 の表示装置や固体照明として注目されている。その理由は、有機 EL (Electronic Luminescence)素子が、自発光素子であるために視野角依存性が少な!/、からであ る。また、有機 EL素子は、ノ ックライトや反射光が不要であるために低消費電力であ るなどと!/、つた優れた特性を有して 、るからである。
また、有機 EL表示装置の駆動方式として、単純マトリクス駆動方式とアクティブマト リクス駆動方式がある。アクティブマトリクス駆動方式は、画質や応答速度などの点で 単純マトリクス駆動方式より優れて 、る。アクティブマトリクス駆動方式の有機 EL表示 装置は、各画素にスイッチングトランジスタや駆動トランジスタなどの形成された TFT (薄膜トランジスタ)基板 (一般的に、電流制御用 TFT基板とも呼称される。）を有して いる。この有機 EL表示装置は、上記 TFT基板によって、各有機 EL素子に流れる電 流量を制御する。
[0003] ところで、上記アクティブマトリクス駆動方式の有機 EL表示装置は、優れた特性を 有している。ただし、駆動トランジスタの特性がばらつくと、各画素において有機 EL 素子に流れる電流量が異なる。この場合、輝度むらが発生する。また、有機 EL素子 は、電流発光装置であり、電流の大小により発光強度を変化させることができる。ただ し、連続発光させた場合、時間の経過とともに発光強度が低下する。
上述した短所を解決するために、様々な駆動回路を有する有機 EL表示装置が提 案されてきた。
[0004] (従来例）
たとえば、特許文献 1には、光学的フィードバックを可能とするアドレス可能画像表 示画素の技術が開示されている。このアドレス可能画像表示画素は、光センサとフィ ードバック読み出し回路が基板上に形成されている。光センサは、基板上に形成され 、発光体と光学的に結合している。この光センサは、発光体の発する光に反応してフ イードバック電圧信号を生成するために、発光体の発する光を検出する。また、フィー ドバック読み出し回路は、リセット手段、及び、選択スィッチを備えている。このリセット 手段は、フィードバック電圧信号に反応し、発光体の光出力を示すフィードバック信 号を出力する。また、リセット手段は、トランジスタ増幅器や読み出し回路をリセットす る。
[0005] また、特許文献 2には、 TFT特性のばらつきによる輝度むらを補正する電気光学装 置の技術が開示されている。この電気光学装置は、アクティブマトリクス構成において 、各画素に電流測定素子を設けていない、しかし、有機 EL素子に流れる電流を測定 する。この電気光学装置は、アクティブ素子と有機 EL素子がマトリクス状に配置され 、有機 EL素子に電流を供給する複数の電流供給線が配置され、各電流供給線に電 流測定素子が設けられている。この電気光学装置は、一本の走査線に走査電圧を 与え、それと同期して各データ線に所定のデータ電圧を供給し、電流測定素子によ り有機 EL素子に流れる電流値を測定する。次に、この電気光学装置は、同一の走 查線に走査電圧を与え、それと同期して各データ線に電気光学素子を 0階調にする データ信号を供給する。そして、この電気光学装置は、上記駆動動作を各走査線に 対して行な!/、、得られた電流測定値にもとづ 、て各アクティブ素子に与えるデータ電 圧を補正する。
[0006] また、特許文献 3には、駆動トランジスタの特性のばらつきを補償するための補償ト ランジスタを各画素に設けた電気光学装置の技術が開示されている。この電気光学 装置は、各画素の駆動トランジスタと補償トランジスタ力もなるカレント 'ミラー回路を 備えている。この電気光学装置は、各画素の駆動トランジスタと補償トランジスタの利 得係数を一致させる。これにより、各画素に形成されている駆動トランジスタにばらつ きが発生しても、各画素の被駆動素子に同じ大きさの電流を供給することができる。 したがって、駆動トランジスタの特性ばらつきに起因する輝度むらを抑えることができ る。
特許文献 1：特開 2003— 271098号公報
特許文献 2：特開 2002— 278513号公報
特許文献 3：特開 2006 - 39574号公報
発明の開示
発明が解決しょうとする課題
[0007] し力しながら、上記特許文献 1、 3に記載された技術では、各画素の構成要素が増 大し、構造が複雑化する。したがって、歩留まりが低下するといつた問題や、製造原 価のコストダウンを図ることができな ヽと 、つた問題があった。
また、特許文献 3に記載された技術では、製造段階において、各画素の駆動トラン ジスタと補償トランジスタの利得係数を一致させる。これにより、駆動トランジスタの特 性のばらつきに起因する輝度むらを抑えることができる。ただし、長時間使用されると 、各画素の駆動トランジスタと補償トランジスタに通電される時間が異なってくる。そし て、劣化による性能の差が大きくなり、輝度むらとして現れるといった問題があった。 さらに、上記特許文献 2に記載された技術では、多数 (n個）の有機 EL素子に電流 を供給する一本の電流供給線に、電流測定素子が接続されている。これにより、同 一列の各画素に対して、一つの画素の有機 EL素子に流れる電流を測定することが できる。ただし、測定中は、同一列の他の画素に電流を流さないようにする必要があ る（その理由は、同一列の多数の画素に電流を流すと、一つの画素の有機 EL素子 に流れる電流変動分を測定できないからである。 ) oすなわち、同一列の他の画素に 電流を流さない状態で測定する必要があり、測定条件が制限されるといった問題が めつに。
[0008] また、一般的な有機 EL表示装置は、複数のシリコン半導体を用いた薄膜トランジス タの配設された電流制御用 TFT基板を有している。ただし、電流を大量に流した場 合、シリコン半導体が劣化し、有機 EL発光素子に印加する電圧や電流を制御できな くなる場合があるといった問題があった。さらに、直流電流を大量に流すことにより、 有機 EL発光装置の寿命が短くなるといった問題があった。
また、電気光学素子として無機 EL素子を用いた電気光学装置は、交流電源により 無機 EL素子を駆動させている。この電気光学装置は、一回の駆動中に交流駆動を 行うことはできない、そして、次ぎの駆動において、電圧を反転させてから無機 EL素 子を駆動させている。すなわち、見かけ上、交流駆動となっているものの、一回のスキ ヤン中は直流駆動である。したがって、交流駆動の周波数を高くするには、スキャン の周波数を高くする必要があり、高周波数ィ匕を図れないといった問題があった。
[0009] 本発明は、係る課題に鑑みなされたものであり、直接的に交流電流を制御し、高周 波の交流電流を出力することができ、また、安定して大電力を出力することができ、さ らに、製造原価のコストダウンを図ることの可能な電気光学装置、並びに、電流制御 用 TFT基板及びその製造方法の提供を目的とする。
課題を解決するための手段
[0010] 上記目的を達成するために、本発明の電流制御用 TFT基板は、電気光学素子に 電流を供給する駆動トランジスタと、この駆動トランジスタを制御するスイッチングトラ ンジスタが形成された電流制御用 TFT基板であって、前記駆動トランジスタの活性 層が、酸化物半導体層からなる。
このようにすると、大きな交流電流ゃ大電力を投入しても、駆動トランジスタの活性 層にアモルファス Siやポリ Si半導体を用いたものと比べて、その性能劣化が小さ!/、。 したがって、安定性に優れ、また、耐久性が向上する。また、有機 EL素子を有する発 光装置に用いられると、発光装置の寿命を大きく延ばすことができる。
[0011] また、好ましくは、前記スイッチングトランジスタの活性層力 酸化物半導体層からな るとよ 、。
このようにすると、スイッチングトランジスタの活性層にアモルファス Siやポリ Si半導 体を用いたものと比べて、耐久性を向上させることができる。
[0012] また、好ましくは、前記駆動トランジスタ力 ソース線、ドレイン線、ソース電極又はド レイン電極のうち少なくとも一つ以上を備え、前記ソース線、ドレイン線、ソース電極 又はドレイン電極のうち少なくとも一つ以上力 酸ィ匕物導電体層力 なり、かつ、該酸 化物導電体層が、前記電気光学素子の画素電極として機能するとよい。 このようにすると、製造する際に使用するマスク数を削減でき、製造工程が削減され る。したがって、生産効率が向上し製造原価のコストダウンを図ることができる。また、 通常、酸化物導電体層が、ソース線，ドレイン線，ソース電極，ドレイン電極及び画素 電極として機能する。このよう〖こすると、ソース線，ドレイン線，ソース電極，ドレイン電 極及び画素電極を効率よく製造することができる。
[0013] また、好ましくは、前記スイッチングトランジスタが、ソース線、ドレイン線、ソース電 極又はドレイン電極のうち少なくとも一つ以上を備え、前記ソース線、ドレイン線、ソー ス電極又はドレイン電極のうち少なくとも一つ以上力 酸ィ匕物導電体層力 なるとよい
[0014] また、好ましくは、前記電流制御用 TFT基板が、ゲート線、ソース線、ドレイン線、ゲ ート電極、ソース電極、ドレイン電極又は画素電極のうち少なくとも一つ以上を備え、 前記ゲート線、ソース線、ドレイン線、ゲート電極、ソース電極、ドレイン電極又は画素 電極のうち少なくとも一つ以上の上方に、補助導電体層を形成するとよい。
このよう〖こすると、各配線や電極の電気抵抗を低減することができる。したがって、 信頼性を向上させることができ、また、エネルギー効率の低下を抑制することができる
[0015] また、上記目的を達成するために、本発明の電気光学装置は、電流により駆動され る電気光学素子と、この電気光学素子に電流を供給する駆動トランジスタ及びこの駆 動トランジスタを制御するスイッチングトランジスタが少なくとも形成された電流制御用 TFT基板とを備えた電気光学装置であって、前記電流制御用 TFT基板が、上記請 求項 1〜5のいずれかに記載された電流制御用 TFT基板である。
このようにすると、大きな交流電流ゃ大電力を投入しても、駆動トランジスタの活性 層にアモルファス Siやポリ Si半導体を用いたものと比べて、その性能劣化が小さ!/、。 したがって、安定性に優れ、また、電流制御用 TFT基板の耐久性が向上する。これ により、電気光学装置の寿命を大きく延ばすことができる。
[0016] また、本発明の電気光学装置は、電流により駆動される電気光学素子と、この電気 光学素子に電流を供給する駆動トランジスタと、この駆動トランジスタを制御するスィ ツチングトランジスタと、前記駆動トランジスタのゲート電極にキャパシタ電圧を印加す るためのキャパシタと、前記電気光学素子に供給される電流を測定するための測定 用トランジスタを備えた電気光学装置であって、
前記スイッチングトランジスタのゲート線力 前記スイッチングトランジスタを制御する ための走査線と接続され、該スイッチングトランジスタのソース線が、前記電気光学素 子へ供給される電流を制御するためのデータ線と接続され、該スイッチングトランジス タのドレイン線力 前記駆動トランジスタのゲート線及び前記キャパシタの第一電極と 並列に接続され、前記駆動トランジスタのソース線が、前記電気光学素子へ電流を 供給するための駆動線と接続され、該駆動トランジスタのドレイン線が、前記電気光 学素子、前記キャパシタの第二電極及び前記測定用トランジスタのソース線と並列に 接続され、前記測定用トランジスタのゲート線が、前記走査線と接続され、該測定用ト ランジスタのドレイン線が、前記電気光学素子へ供給される電流を測定するための測 定線と接続されている。
このよう〖こすると、走査線に直流電圧を印加すると、スイッチングトランジスタ及び測 定用トランジスタが on状態となる。そして、データ線より供給される直流電圧'電流に より、スイッチングトランジスタを介して駆動トランジスタの on状態を制御する。また、駆 動線より駆動トランジスタ及び測定用トランジスタを通り、測定線に流れる直流電流を 測定できる。したがって、測定線を介して、電気光学素子に供給される直流電流が、 所望の電流値になるまでデータ線の電圧 ·電流を制御することができ、電気光学素 子の輝度を微調整することができる。
さらに、キャパシタの第一電極は、スイッチングトランジスタのドレイン線及び駆動トラ ンジスタのゲート線と並列に接続されている。また、キャパシタの第二電極は、駆動ト ランジスタのドレイン線、電気光学素子及び測定用トランジスタのソース線と並列に接 続されている。これにより、電気光学素子に供給される直流電流が、所望の電流値に なったところで、走査線の電圧を切り、スイッチングトランジスタ及び測定用トランジス タを off状態にしても、キャパシタに蓄えられた電圧により、駆動トランジスタは on状態 が維持される。すなわち、測定用トランジスタを通して計測された直流電流が、駆動ト ランジスタを介して、駆動線から電気光学素子に供給される。したがって、直流駆動 型の電気光学素子の安定した発光が可能となる。 [0018] また、好ましくは、前記電気光学素子を、直流電流駆動型の電気光学素子とすると よい。
このようにすると、直流電流駆動型の電気光学素子の安定した発光が可能となる。
[0019] また、好ましくは、前記直流電流駆動型の電気光学素子を、有機 EL素子及び Z又 は直流駆動型無機 EL素子とするとよ 、。
このようにすると、有機 EL素子及び Z又は直流駆動型無機 EL素子の安定した発 光が可能となる。
[0020] また、本発明の電気光学装置は、電流により駆動される電気光学素子と、この電気 光学素子に電流を供給する駆動トランジスタと、この駆動トランジスタを制御するスィ ツチングトランジスタと、前記駆動トランジスタのゲート電極にキャパシタ電圧を印加す るためのキャパシタと、前記電気光学素子に供給される電流を測定するための測定 用トランジスタを備えた電気光学装置であって、前記スイッチングトランジスタのゲート 線力 前記スイッチングトランジスタを制御するための走査線と接続され、該スィッチ ングトランジスタのソース線力 前記電気光学素子へ供給される電流を制御するため のデータ線と接続され、該スイッチングトランジスタのドレイン線が、前記駆動トランジ スタのゲート線及び前記キャパシタの第一電極と並列に接続され、前記駆動トランジ スタのソース線が、前記電気光学素子へ電流を供給するための駆動線と接続され、 該駆動トランジスタのドレイン線が、前記電気光学素子及び前記測定用トランジスタ のソース線と並列に接続され、前記キャパシタの第二電極が、蓄えられた電荷を開放 するためのキャパシタ線と接続され、前記測定用トランジスタのゲート線が、前記走査 線と接続され、該測定用トランジスタのドレイン線が、前記電気光学素子へ供給され る電流を測定するための測定線と接続されて 、る。
[0021] このよう〖こすると、走査線に直流電圧を印加すると、スイッチングトランジスタ及び測 定用トランジスタが on状態となる。そして、データ線より供給される直流電圧'電流に より、スイッチングトランジスタを介して駆動トランジスタの on状態を制御する。また、駆 動線より駆動トランジスタ及び測定用トランジスタを通り、測定線に流れる直流電流又 は交流電流を測定できる。したがって、測定線を介して、電気光学素子に供給される 直流電流又は交流電流が、所望の電流値になるまでデータ線の直流電圧 ·電流を 制御することができ、電気光学素子の輝度を微調整することができる。
さらに、キャパシタの第一電極は、スイッチングトランジスタのドレイン線及び駆動トラ ンジスタのゲート線と並列に接続されている。また、キャパシタの第二電極は、陰極に 接地されたキャパシタ線と接続されている。これにより、電気光学素子に供給される 直流電流又は交流電流が、所望の電流値になったところで、走査線の電圧を切り、 スイッチングトランジスタ及び測定用トランジスタを off状態にしても、キャパシタに蓄え られた電圧により、駆動トランジスタは on状態が維持される。すなわち、測定用トラン ジスタを通して計測された直流電流又は交流電流力 駆動トランジスタを介して、駆 動線から電気光学素子に供給される。したがって、直流駆動型又は交流駆動型の電 気光学素子の安定した発光が可能となる。
[0022] また、好ましくは、前記電気光学素子を、直流電流駆動型及び Z又は交流電流駆 動型の電気光学素子とするとよい。
このようにすると、直流電流駆動型及び Z又は交流電流駆動型の電気光学素子の 安定した発光が可能となる。
[0023] また、好ましくは、前記直流電流駆動型及び Z又は交流電流駆動型の電気光学素 子を、直流駆動型無機 EL素子、有機 EL素子及び Z又は交流駆動型無機 EL素子 とするとよ 、。
このようにすると、直流駆動型無機 EL素子、有機 EL素子及び Z又は交流駆動型 無機 EL素子の安定した発光が可能となる。
[0024] また、好ましくは、前記電気光学素子、駆動トランジスタ、スイッチングトランジスタ、 キャパシタ及び測定用トランジスタ力 なる画素力 電流制御用 TFT基板に配設され るとよ 、。
このよう〖こすると、電気光学装置に、 TFT (薄膜トランジスタ)技術を用いることがで きる。
[0025] また、好ましくは、前記電流制御用 TFT基板が、上記請求項 1〜5の 、ずれかに記 載された電流制御用 TFT基板であるとょ ヽ。
このようにすると、大きな交流電流ゃ大電力を投入しても、駆動トランジスタの活性 層にアモルファス Siやポリ Si半導体を用いたものと比べて、その性能劣化が小さ!/、。 これにより、安定性に優れ、また、電流制御用 TFT基板の耐久性が向上する。したが つて、電気光学装置の寿命を大きく延ばすことができる。
[0026] また、好ましくは、前記電流制御用 TFT基板を作動させるための、走査線駆動回路 、データ線駆動回路、電源線制御回路及び電流測定回路を備え、前記電流測定回 路が、前記電気光学素子に供給される電流を測定し、この電流の測定値にもとづい て、前記データ線駆動回路、走査線駆動回路及び電源線制御回路の少なくとも一 つ以上が制御されるとよい。
このようにすると、電気光学素子に供給される電流を測定できる。また、この測定値 にもとづいて、データ線駆動回路、走査線駆動回路及び電源線制御回路の少なくと も一つ以上が制御される。したがって、設定された電流を確実に電気光学素子に供 給することができる。
[0027] また、上記目的を達成するために、本発明の電流制御用 TFT基板の製造方法は、 基板の上方に、導電体層及び第一のレジストを積層し、第一のマスクによって、走査 線、スイッチングトランジスタのゲート電極及びゲート線を形成する工程と、スィッチン グトランジスタ用のゲート絶縁膜を積層する工程と、アモルファス Si (ケィ素)若しくは 多結晶 Siを有する活性層、又は、酸化物半導体層、導電体層及び第二のレジストを 積層し、第二のハーフトーンマスクによって、データ線、スイッチングトランジスタのソ ース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、駆動トラン ジスタのゲート線及びゲート電極を形成する工程と、駆動トランジスタ用のゲート絶縁 膜を積層する工程と、酸ィ匕物半導体層及び第三のレジストを積層し、第三のマスクに よって、駆動トランジスタの活性層を形成する工程と、酸化物導電体層及び第四レジ ストを積層し、第四のマスク又は第四のハーフトーンマスクによって、 EL駆動線、駆 動トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、 並びに、画素電極を形成する工程と、絶縁保護膜及び第五のレジストを積層し、第 五のマスクによって、走査線用パッド、データ線用パッド、 EL駆動線用パッド及び画 素電極を露出させる工程とを有する方法としてある。
[0028] このように、本発明は、 TFT基板の製造方法としても有効である。すなわち、駆動ト ランジスタの活性層を n型酸ィ匕物半導体層としてある。したがって、駆動トランジスタ に大きな電流ゃ大電力を投入しても、駆動トランジスタの性能劣化が小さい。これに より、安定性に優れ、また、 TFT基板の耐久性が向上する。また、第四のハーフトー ンマスクを用いて、 EL駆動線、駆動トランジスタのソース線、ソース電極、チャンネル 部、ドレイン電極、ドレイン線、画素電極を製造することができ、使用するマスク数を削 減できる。これにより、製造工程が削減される。したがって、生産効率が向上し製造原 価のコストダウンを図ることができる。さらに、保護用絶縁膜が形成されている。したが つて、 TFT基板に、有機 EL材料，電極及び保護膜を設けることにより、有機 EL表示 装置を容易に得ることができる。
また、本発明の電流制御用 TFT基板の製造方法は、基板の上方に、導電体層及 び第一のレジストを積層し、第一のマスクによって、走査線、スイッチングトランジスタ のゲート電極及びゲート線、並びに、測定用トランジスタのゲート電極及びゲート線を 形成する工程と、スイッチングトランジスタ用のゲート絶縁膜を積層する工程と、ァモ ルファス Si (ケィ素)若しくは多結晶 Siを有する活性層、又は、酸化物半導体層、導 電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ線、 キャパシタの第一電極、測定線、スイッチングトランジスタのソース線、ソース電極、チ ヤンネル部、ドレイン電極及びドレイン線、並びに、駆動トランジスタのゲート線及び ゲート電極を形成する工程と、駆動トランジスタ、測定用トランジスタ及びキャパシタ 用のゲート絶縁膜を積層する工程と、酸ィ匕物半導体層及び第三のレジストを積層し、 第三のハーフトーンマスクによって、駆動トランジスタ及び測定用トランジスタの活性 層、並びに、測定線のコンタクトホールを形成する工程と、酸化物導電体層及び第四 のレジストを積層し、第四のマスク又は第四のハーフトーンマスクによって、 EL駆動 線、キャパシタの第二電極、画素電極、駆動トランジスタのソース線、ソース電極、チ ヤンネル部、ドレイン電極及びドレイン線、並びに、測定用トランジスタのソース線、ソ ース電極、チャンネル部、ドレイン電極及びドレイン線を形成する工程と、絶縁保護 膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド、データ線用 パッド、 EL駆動線用パッド、測定線用パッド及び画素電極を露出させる工程とを有す る方法としてある。
このようにすると、直流電流によって駆動される電気光学素子に対して、電流測定 回路によって測定された、所定の予定値とほぼ同じ値の駆動電流を供給することが できる。したがって、優れた品質の画像を提供することができる。また、駆動トランジス タ及び測定用トランジスタの活性層を n型酸ィ匕物半導体層としてある。これにより、駆 動トランジスタ及び測定用トランジスタに大きな電流ゃ大電力を投入しても、駆動トラ ンジスタ及び測定用トランジスタの性能劣化が小さい。したがって、安定性に優れ、ま た、 TFT基板の耐久性が向上する。また、使用するマスク数を削減できる。これにより 、製造工程が削減される。したがって、生産効率が向上し製造原価のコストダウンを 図ることができる。
また、本発明の電流制御用 TFT基板の製造方法は、基板の上方に、導電体層及 び第一のレジストを積層し、第一のマスクによって、走査線、スイッチングトランジスタ のゲート電極及びゲート線、並びに、測定用トランジスタのゲート電極及びゲート線を 形成する工程と、スイッチングトランジスタ用のゲート絶縁膜を積層する工程と、ァモ ルファス Si (ケィ素)若しくは多結晶 Siを有する活性層、又は、酸化物半導体層、導 電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ線、 キャパシタの第一電極、測定線、スイッチングトランジスタのソース線、ソース電極、チ ヤンネル部、ドレイン電極及びドレイン線、並びに、駆動トランジスタのゲート線及び ゲート電極を形成する工程と、駆動トランジスタ、測定用トランジスタ及びキャパシタ 用のゲート絶縁膜を積層する工程と、酸ィ匕物半導体層及び第三のレジストを積層し、 第三のハーフトーンマスクによって、駆動トランジスタ及び測定用トランジスタの活性 層、並びに、測定線のコンタクトホール、データ線用パッドの開口部、走査線用パッド の開口部、測定線用パッドの開口部を形成する工程と、酸化物導電体層及び第四レ ジストを積層し、第四のマスク又は第四のハーフトーンマスクによって、 EL駆動線、キ ャパシタの第二電極、画素電極、データ線用パッド、走査線用パッド、測定線用パッ ド、駆動トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイ ン線、並びに、測定用トランジスタのソース線、ソース電極、チャンネル部、ドレイン電 極及びドレイン線を形成する工程と、絶縁保護膜及び第五のレジストを積層し、第五 のマスクによって、走査線用パッド、データ線用パッド、 EL駆動線用パッド、測定線 用パッド及び画素電極を露出させる工程とを有する方法としてある。 このよう〖こすると、データ線用パッド、走査線用パッド、測定線用パッド及び EL駆動 線用パッドが、保護用絶縁膜のすぐ下層に形成される。したがって、データ線用パッ ド、走査線用パッド、測定線用パッド及び EL駆動線用パッドへの接続性を向上させ ることがでさる。
また、本発明の電流制御用 TFT基板の製造方法は、基板の上方に、導電体層及 び第一のレジストを積層し、第一のマスクによって、走査線、キャパシタ線、キャパシ タの第二電極、スイッチングトランジスタのゲート電極及びゲート線、並びに、測定用 トランジスタのゲート電極及びゲート線を形成する工程と、スイッチングトランジスタ及 びキャパシタ用のゲート絶縁膜を積層する工程と、アモルファス Si (ケィ素)若しくは 多結晶 Siを有する活性層、又は、酸化物半導体層、導電体層及び第二のレジストを 積層し、第二のハーフトーンマスクによって、データ線、キャパシタの第一電極、測定 線、スイッチングトランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及 びドレイン線、並びに、駆動トランジスタのゲート線及びゲート電極を形成する工程と 、駆動トランジスタ及び測定用トランジスタ用のゲート絶縁膜を積層する工程と、酸ィ匕 物半導体層及び第三のレジストを積層し、第三のハーフトーンマスクによって、駆動ト ランジスタ及び測定用トランジスタの活性層、並びに、測定線のコンタクトホールを形 成する工程と、酸化物導電体層及び第四レジストを積層し、第四のマスク又は第四の ハーフトーンマスクによって、 EL駆動線、画素電極、駆動トランジスタのソース線、ソ ース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、測定用トランジスタ のソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線を形成する工程 と、絶縁保護膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド 、データ線用パッド、 EL駆動線用パッド、測定線用パッド、キャパシタ線用パッド及び 画素電極を露出させる工程とを有する方法としてある。
このようにすると、交流電流又は直流電流によって駆動される電気光学素子に対し て、電流測定回路によって測定された、所定の予定値とほぼ同じ値の駆動電流を供 給することができる。したがって、優れた品質の画像を提供することができる。また、駆 動トランジスタ及び測定用トランジスタの活性層を n型酸ィ匕物半導体層としてある。こ れにより、駆動トランジスタ及び測定用トランジスタに大きな電流ゃ大電力を投入して も、駆動トランジスタ及び測定用トランジスタの性能劣化が小さい。したがって、安定 性に優れ、また、 TFT基板の耐久性が向上する。また、使用するマスク数を削減でき る。これにより、製造工程が削減される。したがって、生産効率が向上し製造原価のコ ストダウンを図ることができる。
また、本発明の電流制御用 TFT基板の製造方法は、基板の上方に、導電体層及 び第一のレジストを積層し、第一のマスクによって、走査線、キャパシタ線、キャパシ タの第二電極、スイッチングトランジスタのゲート電極及びゲート線、並びに、測定用 トランジスタのゲート電極及びゲート線を形成する工程と、スイッチングトランジスタ及 びキャパシタ用のゲート絶縁膜を積層する工程と、アモルファス Si (ケィ素)若しくは 多結晶 Siを有する活性層、又は、酸化物半導体層、導電体層及び第二のレジストを 積層し、第二のハーフトーンマスクによって、データ線、キャパシタの第一電極、測定 線、スイッチングトランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及 びドレイン線、並びに、駆動トランジスタのゲート線及びゲート電極を形成する工程と 、駆動トランジスタ及び測定用トランジスタ用のゲート絶縁膜を積層する工程と、酸ィ匕 物半導体層及び第三のレジストを積層し、第三のハーフトーンマスクによって、駆動ト ランジスタ及び測定用トランジスタの活性層、並びに、測定線のコンタクトホール、デ 一タ線用パッドの開口部、走査線用パッドの開口部、測定線用パッドの開口部、キヤ パシタ線用の開口部を形成する工程と、酸ィ匕物導電体層及び第四レジストを積層し 、第四のマスク又は第四のハーフトーンマスクによって、 EL駆動線、画素電極、デー タ線用パッド、走査線用パッド、測定線用パッド、キャパシタ線用パッド、駆動トランジ スタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、測 定用トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線 を形成する工程と、絶縁保護膜及び第五のレジストを積層し、第五のマスクによって 、走査線用パッド、データ線用パッド、 EL駆動線用パッド、測定線用パッド、キャパシ タ線用パッド及び画素電極を露出させる工程とを有する方法としてある。
このようにすると、データ線用パッド、走査線用パッド、測定線用パッド、キャパシタ 線用パッド及び EL駆動線用パッドが、保護用絶縁膜のすぐ下層に形成される。した がって、データ線用パッド、走査線用パッド、測定線用パッド、キャパシタ線用パッド 及び EL駆動線用パッドへの接続性を向上させることができる。
図面の簡単な説明
[図 1]図 1は、本発明の第一実施形態に力かる有機 EL表示装置の概略ブロック図を 示している。
[図 2]図 2は、本発明の第一実施形態にかかる有機 EL表示装置の画素の構成を説 明するための概略ブロック図を示している。
[図 3]図 3は、本発明の第一実施形態にかかる有機 EL表示装置に使用させる TFT 基板の製造方法を説明するための概略フローチャート図を示している。
[図 4]図 4は、本発明の第一実施形態にかかる有機 EL表示装置に使用させる TFT 基板の製造方法の、第一のマスクを用いた処理を説明するための概略図であり、 (a) は金属層成膜 Z第一のレジスト塗布 Z露光 Z現像された断面図を示しており、 (b) は第一のエッチング Z第一のレジスト剥離された断面図を示しており、 (c)は第一の レジストが剥離された後の TFT基板の要部の平面図を示している。
[図 5]図 5は、本発明の第一実施形態にかかる有機 EL表示装置に使用させる TFT 基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略 図であり、（a)はゲート絶縁膜成膜 Ζ α— Si:H (i)膜成膜 Ζ α— Si:H (n)膜成膜 Z 金属層成膜 Z第二のレジスド塗布 Zハーフトーン露光 Z現像された断面図を示して おり、 (b)は第二のエッチング Z第二のレジストの再形成された断面図を示しており、 (c)は第三のエッチング Z第二のレジスト剥離された断面図を示して 、る。
[図 6]図 6は、本発明の第一実施形態にかかる有機 EL表示装置に使用させる TFT 基板の製造方法の、スイッチングトランジスタが形成された後の TFT基板の要部の概 略平面図を示している。
[図 7]図 7は、本発明の第一実施形態にかかる有機 EL表示装置に使用させる TFT 基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、 (a) はゲート絶縁膜成膜 Zn型酸ィヒ物半導体層成膜 Z第三のレジスト塗布 Z露光 Z現 像された断面図を示しており、 (b)は第四のエッチング Z第三のレジスト剥離された 断面図を示している。
[図 8]図 8は、本発明の第一実施形態にかかる有機 EL表示装置に使用させる TFT 基板の製造方法の、第三のレジストが剥離された後の TFT基板の要部の概略平面 図を示している。
[図 9]図 9は、本発明の第一実施形態にかかる有機 EL表示装置に使用させる TFT 基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略 図であり、 (a)は酸ィ匕物透明導電体層成膜 Z金属層成膜 Z第四のレジスト塗布 Zハ ーフトーン露光 Z現像された断面図を示しており、 (b)は第五のエッチング Z第四の レジストの再形成された断面図を示して ヽる。
[図 10]図 10は、本発明の第一実施形態にかかる有機 EL表示装置に使用させる TF T基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概 略図であり、第六のエッチング Z第四のレジスト剥離された断面図を示している。
[図 11]図 11は、本発明の第一実施形態にかかる有機 EL表示装置に使用させる TF T基板の製造方法の、第四のレジストが剥離された後の TFT基板の要部の概略平面 図を示している。
[図 12]図 12は、本発明の第一実施形態にかかる有機 EL表示装置に使用させる TF T基板の製造方法の、第五のマスクを用いた処理を説明するための概略図であり、 ( a)は保護用絶縁膜成膜 Z第五のレジスド塗布,露光,現像された断面図を示して おり、 (b)は第七のエッチング Z第五のレジスト剥離された断面図を示している。
[図 13]図 13は、本発明の第一実施形態にかかる有機 EL表示装置に使用させる TF T基板の製造方法の、第五のレジストが剥離された後の TFT基板の要部の概略平面 図を示している。
[図 14]図 14は、本発明の第一実施形態の応用例にかかる有機 EL表示装置に使用 させる TFT基板の製造方法を説明するための概略フローチャート図を示している。
[図 15]図 15は、本発明の第一実施形態の応用例にかかる有機 EL表示装置に使用 させる TFT基板の製造方法の、第二のハーフトーンマスクを用 、た処理を説明する ための概略図であり、 (a)はゲート絶縁膜成膜 Zn型酸化物半導体層成膜 Z酸化物 透明導電体層成膜 Z金属層成膜 Z第二のレジスド塗布 Zハーフトーン露光 Z現像 された断面図を示しており、 (b)は第二のエッチング Z第二のレジストの再形成され た断面図を示しており、 (c)は第三のエッチング Z第二のレジスト剥離された断面図 を示している。
[図 16]図 16は、本発明の第一実施形態の応用例にかかる有機 EL表示装置に使用 させる TFT基板の製造方法の、スイッチングトランジスタが形成された後の TFT基板 の要部の概略平面図を示して 、る。
[図 17]図 17は、本発明の第二実施形態にかかる有機 EL表示装置の概略ブロック図 を示している。
[図 18]図 18は、本発明の第二実施形態にかかる有機 EL表示装置の画素の構成を 説明するための概略ブロック図を示している。
[図 19]図 19は、本発明の第二実施形態にかかる有機 EL表示装置に使用させる TF T基板の製造方法を説明するための概略フローチャート図を示している。
[図 20]図 20は、本発明の第二実施形態にかかる有機 EL表示装置に使用させる TF T基板の製造方法の、第一のマスクを用いた処理を説明するための概略図であり、 ( a)は金属層成膜 Z第一のレジスド塗布 Z露光 Z現像された断面図を示しており、 (b )は第一のエッチング Z第一のレジスト剥離された断面図を示しており、（c)は第一の レジストが剥離された後の TFT基板の要部の平面図を示している。
[図 21]図 21は、本発明の第二実施形態にかかる有機 EL表示装置に使用させる TF T基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概 略図であり、（a)はゲート絶縁膜成膜 Ζ α— Si:H (i)膜成膜 Ζ α— Si:H (n)膜成膜 Z金属層成膜 Z第二のレジスド塗布 Zハーフトーン露光 Z現像された断面図を示し ており、 (b)は第二のエッチング Z第二のレジストの再形成された断面図を示しており 、 (c)は第三のエッチング Z第二のレジスト剥離された断面図を示している。
[図 22]図 22は、本発明の第二実施形態にかかる有機 EL表示装置に使用させる TF T基板の製造方法の、スイッチングトランジスタが形成された後の TFT基板の要部の 概略平面図を示している。
[図 23]図 23は、本発明の第二実施形態にかかる有機 EL表示装置に使用させる TF T基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概 略図であり、 (a)はゲート絶縁膜成膜 Zn型酸ィ匕物半導体層成膜 Z第三のレジスト塗 布 Zハーフトーン露光 Z現像された断面図を示しており、 (b)は第四のエッチング Z 第三のレジストの再形成された断面図を示して 、る。
[図 24]図 24は、本発明の第二実施形態にかかる有機 EL表示装置に使用させる TF T基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概 略図であり、 (a)は酸ィ匕物透明導電体層成膜 Z金属層成膜 Z第三のレジスト塗布 Z ハーフトーン露光 Z現像された断面図を示しており、 (b)は第四のエッチング Z第三 のレジストの再形成された断面図を示して 、る。
[図 25]図 25は、本発明の第二実施形態にかかる有機 EL表示装置に使用させる TF T基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概 略図であり、第五のエッチング Z第三のレジスト剥離された断面図を示している。
[図 26]図 26は、本発明の第二実施形態にかかる有機 EL表示装置に使用させる TF T基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概 略図であり、 (a)は酸ィ匕物透明導電体層成膜 Z金属層成膜 Z第四のレジスト塗布 Z ハーフトーン露光 Z現像された断面図を示しており、 (b)は第六のエッチング Z第四 のレジストの再形成された断面図を示して 、る。
[図 27]図 27は、本発明の第二実施形態にかかる有機 EL表示装置に使用させる TF T基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概 略図であり、第七のエッチング Z第四のレジスト剥離された断面図を示している。
[図 28]図 28は、本発明の第二実施形態にかかる有機 EL表示装置に使用させる TF T基板の製造方法の、第四のレジストが剥離された後の TFT基板の要部の概略平面 図を示している。
[図 29]図 29は、本発明の第二実施形態にかかる有機 EL表示装置に使用させる TF T基板の製造方法の、第五のマスクを用いた処理を説明するための概略図であり、 ( a)は保護用絶縁膜成膜 Z第五のレジスド塗布,露光,現像された断面図を示して おり、 (b)は第七のエッチング Z第五のレジスト剥離された断面図を示している。
[図 30]図 30は、本発明の第二実施形態にかかる有機 EL表示装置に使用させる TF T基板の製造方法の、第五のレジストが剥離された後の TFT基板の要部の概略平面 図を示している。
[図 31]図 31は、本発明の第二実施形態の応用例にかかる有機 EL表示装置に使用 させる TFT基板の製造方法を説明するための概略フローチャート図を示している。
[図 32]図 32は、本発明の第二実施形態の応用例にかかる有機 EL表示装置に使用 させる TFT基板の製造方法の、第三のハーフトーンマスクを用 、た処理を説明する ための概略図であり、 (a)はゲート絶縁膜成膜 Zn型酸化物半導体層成膜 Z第三の レジスト塗布 Zハーフトーン露光 Z現像された断面図を示しており、 (b)は第四のェ ツチング Z第三のレジストの再形成された断面図を示している。
[図 33]図 33は、本発明の第二実施形態の応用例にかかる有機 EL表示装置に使用 させる TFT基板の製造方法の、第三のハーフトーンマスクを用 、た処理を説明する ための概略図であり、第五のエッチング Z第三のレジスト剥離された断面図を示して いる。
[図 34]図 34は、本発明の第二実施形態の応用例にかかる有機 EL表示装置に使用 させる TFT基板の製造方法の、第三のハーフトーンマスクを用 、た処理を説明する ための概略図であり、第五のエッチング Z第三のレジスト剥離された断面図を示して いる。
[図 35]図 35は、本発明の第二実施形態の応用例にかかる有機 EL表示装置に使用 させる TFT基板の製造方法の、第四のハーフトーンマスクを用 、た処理を説明する ための概略図であり、 (a)は酸ィ匕物透明導電体層成膜 Z金属層成膜 Z第四のレジス ト塗布 Zハーフトーン露光 Z現像された断面図を示しており、 (b)は第六のエツチン グ Z第四のレジストの再形成 Z第七のエッチング Z第四のレジスト剥離された断面 図を示している。
[図 36]図 36は、本発明の第二実施形態の応用例にかかる有機 EL表示装置に使用 させる TFT基板の製造方法の、第四のレジストが剥離された後の TFT基板の要部の 概略平面図を示している。
[図 37]図 37は、本発明の第二実施形態の応用例にかかる有機 EL表示装置に使用 させる TFT基板の製造方法の、第五のマスクを用いた処理を説明するための概略図 であり、 (a)は保護用絶縁膜成膜 Z第五のレジスト塗布 Z露光 Z現像された断面図 を示しており、 (b)は第八のエッチング Z第五のレジスト剥離された断面図を示してい る。 [図 38]図 38は、本発明の第二実施形態の応用例にかかる有機 EL表示装置に使用 させる TFT基板の製造方法の、第五のレジストが剥離された後の TFT基板の要部の 概略平面図を示している。
[図 39]図 39は、本発明の第三実施形態にかかる分散型無機 EL表示装置の概略ブ ロック図を示している。
[図 40]図 40は、本発明の第三実施形態にかかる分散型無機 EL表示装置の画素の 構成を説明するための概略ブロック図を示している。
[図 41]図 41は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用さ せる TFT基板の製造方法を説明するための概略フローチャート図を示している。
[図 42]図 42は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用さ せる TFT基板の製造方法の、第一のマスクを用いた処理を説明するための概略図 であり、 (a)は金属層成膜 Z第一のレジスト塗布 Z露光 Z現像された断面図を示して おり、（b)は第一のエッチング Z第一のレジスト剥離された断面図を示しており、（c) は第一のレジストが剥離された後の TFT基板の要部の平面図を示している。
[図 43]図 43は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用さ せる TFT基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するた めの概略図であり、（a)はゲート絶縁膜成膜 Ζ α— Si:H (i)膜成膜 Ζ α— Si:H (n) 膜成膜 Z金属層成膜 Z第二のレジスド塗布 Zハーフトーン露光 Z現像された断面 図を示しており、 (b)は第二のエッチング Z第二のレジストの再形成された断面図を 示しており、 (c)は第三のエッチング Z第二のレジスト剥離された断面図を示している
[図 44]図 44は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用さ せる TFT基板の製造方法の、スイッチングトランジスタが形成された後の TFT基板の 要部の概略平面図を示して 、る。
[図 45]図 45は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用さ せる TFT基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するた めの概略図であり、 (a)はゲート絶縁膜成膜 Zn型酸化物半導体層成膜 Z第三のレ ジスト塗布 Zハーフトーン露光 Z現像された断面図を示しており、 (b)は第四のエツ チング z第三のレジストの再形成された断面図を示している。
[図 46]図 46は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用さ せる TFT基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するた めの概略図であり、第五のエッチング Z第三のレジスト剥離された断面図を示してい る。
[図 47]図 47は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用さ せる TFT基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するた めの概略図であり、第五のエッチング Z第三のレジスト剥離された断面図を示してい る。
[図 48]図 48は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用さ せる TFT基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するた めの概略図であり、 (a)は酸ィ匕物透明導電体層成膜 Z金属層成膜 Z第四のレジスト 塗布 Zハーフトーン露光 Z現像された断面図を示しており、 (b)は第六のエッチング Z第四のレジストの再形成された断面図を示している。
[図 49]図 49は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用さ せる TFT基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するた めの概略図であり、第七のエッチング Z第四のレジスト剥離された断面図を示してい る。
[図 50]図 50は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用さ せる TFT基板の製造方法の、第四のレジストが剥離された後の TFT基板の要部の 概略平面図を示している。
[図 51]図 51は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用さ せる TFT基板の製造方法の、第五のマスクを用いた処理を説明するための概略図 であり、 (a)は保護用絶縁膜成膜 Z第五のレジスト塗布 Z露光 Z現像された断面図 を示しており、 (b)は第八のエッチング Z第五のレジスト剥離された断面図を示してい る。
[図 52]図 52は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用さ せる TFT基板の製造方法の、第五のレジストが剥離された後の TFT基板の要部の 概略平面図を示している。
[図 53]図 53は、本発明の第三実施形態の応用例にかかる分散型無機 EL表示装置 に使用させる TFT基板の製造方法を説明するための概略フローチャート図を示して いる。
[図 54]図 54は、本発明の第三実施形態の応用例にかかる分散型無機 EL表示装置 に使用させる TFT基板の製造方法の、第三のハーフトーンマスクを用いた処理を説 明するための概略図であり、 (a)はゲート絶縁膜成膜 Zn型酸ィ匕物半導体層成膜 Z 第三のレジスト塗布 Zハーフトーン露光 Z現像された断面図を示しており、 (b)は第 四のエッチング Z第三のレジストの再形成された断面図を示している。
[図 55]図 55は、本発明の第三実施形態の応用例にかかる分散型無機 EL表示装置 に使用させる TFT基板の製造方法の、第三のハーフトーンマスクを用いた処理を説 明するための概略図であり、第五のエッチング Z第三のレジスト剥離された断面図を 示している。
[図 56]図 56は、本発明の第三実施形態の応用例にかかる分散型無機 EL表示装置 に使用させる TFT基板の製造方法の、第三のハーフトーンマスクを用いた処理を説 明するための概略図であり、第五のエッチング Z第三のレジスト剥離された断面図を 示している。
[図 57]図 57は、本発明の第三実施形態の応用例にかかる分散型無機 EL表示装置 に使用させる TFT基板の製造方法の、第四のハーフトーンマスクを用いた処理を説 明するための概略図であり、 (a)は酸化物透明導電体層成膜 Z金属層成膜 Z第四 のレジスト塗布 Zハーフトーン露光 Z現像された断面図を示しており、 (b)は第六の エッチング Z第四のレジストの再形成 Z第七のエッチング Z第四のレジスト剥離され た断面図を示している。
[図 58]図 58は、本発明の第三実施形態の応用例にかかる分散型無機 EL表示装置 に使用させる TFT基板の製造方法の、第四のレジストが剥離された後の TFT基板の 要部の概略平面図を示して 、る。
[図 59]図 59は、本発明の第三実施形態の応用例にかかる分散型無機 EL表示装置 に使用させる TFT基板の製造方法の、第五のマスクを用いた処理を説明するための 概略図であり、 (a)は保護用絶縁膜成膜 Z第五のレジスト塗布 Z露光 Z現像された 断面図を示しており、 (b)は第八のエッチング Z第五のレジスト剥離された断面図を 示している。
[図 60]図 60は、本発明の第三実施形態の応用例にかかる分散型無機 EL表示装置 に使用させる TFT基板の製造方法の、第五のレジストが剥離された後の TFT基板の 要部の概略平面図を示して 、る。
発明を実施するための最良の形態
[0034] [有機 EL表示装置の第一実施形態]
図 1は、本発明の第一実施形態にかかる有機 EL表示装置の概略ブロック図を示し ている。
図 1において、電気光学装置としての有機 EL表示装置 1は、データ線駆動回路 11 、走査線駆動回路 12、電源線制御回路 13及び電流制御用 TFT基板 100 (適宜、 T FT基板 100と略称する。）を備えている。また、 TFT基板 100は、 m (列: mは自然数 ) X n (行: nは自然数)個の画素 10がマトリクス状に配設されて 、る。
[0035] データ線駆動回路 11は、第 1のデータ線 111、第 2のデータ線 112· · '第 mのデー タ線 113を介して、各画素 10と接続されている。たとえば、データ線駆動回路 11は、 第 mのデータ線 113を介して、第 m列に配設された n個の画素 10と並列に接続され ている。このデータ線駆動回路 11は、各画素 10にデータ信号を出力する。
[0036] また、走査線駆動回路 12は、第 1の走査線 121、第 2の走査線 122· · '第 nの走査 線 123を介して、各画素 10と接続されている。たとえば、走査線駆動回路 12は、第 n の走査線 123を介して、第 n行に配設された m個の画素 10と並列に接続されている 。この走査線駆動回路 12は、各画素 10に走査信号を出力する。
[0037] さらに、電源線制御回路 13は、第 1の EL駆動線 131、第 2の EL駆動線 132· · '第 mの EL駆動線 133を介して、各画素 10と接続されている。たとえば、電源線制御回 路 13は、第 mの EL駆動線 133を介して、第 m列に配設された n個の画素 10と並列 に接続されている。この電源線制御回路 13は、各画素 10に駆動電流を供給する。
[0038] 次に、画素 10の構成について、図面を参照して説明する。
図 2は、本発明の第一実施形態にかかる有機 EL表示装置の画素の構成を説明す るための概略ブロック図を示している。
図 2において、画素 10は、スイッチングトランジスタ 2、駆動トランジスタ 3及び有機 E L素子 4を有している。また、スイッチングトランジスタ 2及び駆動トランジスタ 3は、薄 膜トランジスタとして、 TFT基板 100上に形成される。
スイッチングトランジスタ 2は、ゲート線 21を介して走査線 120と接続されている。ま た、スイッチングトランジスタ 2は、ソース線 22を介してデータ線 110と接続されている 。さらに、スイッチングトランジスタ 2のドレイン線 23が、駆動トランジスタ 3のゲート線 3 1と接続されている。また、駆動トランジスタ 3は、ソース線 32を介して EL駆動線 130 と接続されている。さらに、駆動トランジスタ 3は、ドレイン線 33を介して有機 EL素子 4 と接続されている。
[0039] 上記構成の TFT基板 100は、走査線 120からスイッチングトランジスタ 2のゲート信 号 (走査信号)が入力されると、スイッチングトランジスタ 2が onの状態となる。続いて、 データ線 110からデータ信号 (駆動トランジスタ 3のゲート電圧）が駆動トランジスタ 3 のゲート電極 34に印加され、駆動トランジスタ 3が onの状態となる。このゲート電圧に 応じて駆動トランジスタ 3のソース'ドレイン間の抵抗値が決定され、 EL駆動線 130か ら有機 EL素子 4に、データ信号に応じた駆動電流が供給される。そして、この駆動電 流に応じた輝度で有機 EL素子 4が発光する。
なお、本実施形態のアクティブマトリクス構成は、基本的な構成としてある。ただし、 この構成に限定されるものではない。たとえば、駆動トランジスタ 3の on状態に保持す るためのキャパシタなどを設けてもよい。
[0040] また、本発明の有機 EL表示装置 1は、駆動トランジスタ 3の活性層を、酸化物半導 体層としての n型酸化物半導体層 371としてある。このよう〖こすると、駆動トランジスタ 3に大きな電流ゃ大電力を投入しても、駆動トランジスタ 3の活性層にアモルファス Si やポリ Si半導体を用いたものと比べると、その性能劣化が小さい。これにより、有機 E L表示装置 1は、安定性に優れ、また、 TFT基板 100の耐久性が向上する。したがつ て、有機 EL表示装置 1の寿命を大きく延ばすことができる。
次に、上記 TFT基板 100の製造方法及び構成について、図面を参照して説明す る。まず、 TFT基板 100の製造方法について説明する。 [0041] [電流制御用 TFT基板の製造方法の第一実施形態]
図 3は、本発明の第一実施形態にカゝかる有機 EL表示装置に使用させる TFT基板 の製造方法を説明するための概略フローチャート図を示している。なお、本実施形態 の製造方法は、請求項 16に対応している。
図 3において、まず、基板上に、金属層 210及び第一のレジスト 211をこの順に積 層し、第一のマスク 212によって、走査線 120、スイッチングトランジスタ 2のゲート電 極 24及びゲート線 21を形成する (ステップ Sl)。
次に、第一のマスク 212を用いた処理について、図面を参照して説明する。
[0042] (第一のマスクを用いた処理）
図 4は、本発明の第一実施形態にカゝかる有機 EL表示装置に使用させる TFT基板 の製造方法の、第一のマスクを用いた処理を説明するための概略図であり、（a)は金 属層成膜 Z第一のレジスド塗布 Z露光 Z現像された断面図を示しており、 (b)は第 一のエッチング Z第一のレジスト剥離された断面図を示しており、（c)は第一のレジス トが剥離された後の TFT基板の要部の平面図を示している。
図 4 (a)において、まず、透光性のガラス基板 101が用意される。
なお、 TFT基板 100の基材となる板状部材は、上記ガラス基板 101に限定されるも のではない。たとえば、榭脂製の板状部材ゃシート状部材などでもよい。使用される 榭脂として、ポリアクリル榭脂、ポリスチレン榭脂、ポリカーボネート榭脂、ポリアリレー ト榭脂などを挙げることができる。また、ポリカーボネート榭脂、ポリアリレート榭脂など の耐熱樹脂が好適である。また、透光性の基材に限定されるものではない。たとえば 、遮光性や半透明の基材でもよい。
[0043] まず、ガラス基板 101上に、走査線 120、ゲート電極 24及びゲート線 21を形成する ための、導電体層としての金属層 210を形成する。まず、高周波スパッタリング法を 用いて、 A1 (アルミニウム）を膜厚約 250nmに積層する。続いて、高周波スパッタリン グ法を用いて、 Mo (モリブデン）を膜厚約 50nmに積層する。また、 Mo以外の金属と しては、 Ti (チタン)， Cr (クロム)などを使用することができる。
なお、ゲート線 21として、 Ag (銀)、 Cu (銅)などの金属薄膜や合金薄膜を用いること もできるが、 A1系がよい。また、 A1は純粋 A1でもよいが、 Nd (ネオジゥム)、 Ce (セリウム ), Mo、 W (タングステン)、 Nb (ニオブ)などの金属が添カ卩されていてもよい。 Ce、 W、 Nbなどは、透明導電体層との電池反応を抑える上でも好適である。添加量は、適宜 選択できる力 約 0. l〜2wt%が好ましい。
[0044] 次に、金属層 210上に、第一のレジスト 211が塗布され、第一のマスク 212を用い て、ホトリソグラフィ一法により、所定の形状に第一のレジスト 211を形成する。
[0045] 次に、図 4 (b)に示すように、金属層 210を、燐酸、酢酸、硝酸及び水力もなるエツ チング液 (体積比は、それぞれ約 9 : 8 : 1 : 2である。また、適宜、混酸エッチング液と 略称する。）を用いて第一のエッチングを行ない、走査線 120、ゲート線 21及びゲー ト電極 24を形成する (ステップ S1)。
続いて、第一のレジスト 211をアツシングすると、図 4 (c)に示すように、ガラス基板 1 01上に、走査線 120、並びに、この走査線 120と接続されたゲート線 21及びゲート 電極 24が露出する。図 4 (b)に示す、走査線 120は、図 4 (c)における A— A断面を 示している。また、ゲート電極 24は、 B— B断面を示している。
[0046] 次に、図 3に示すように、ガラス基板 101、走査線 120、ゲート線 21及びゲート電極 24上に、グロ一放電 CVD (化学蒸着法)法により、ゲート絶縁膜 20を積層する (ステ ップ S2)。ゲート絶縁膜 20は、窒化シリコン (SiNx)膜であり、かつ、膜厚が約 300η mである。このゲート絶縁膜 20は、スイッチングトランジスタ 2用のゲート絶縁膜 20とし て形成される。なお、本実施形態では、放電ガスとして、 SiH -NH — N系の混合
4 3 2 ガスを用いる。
[0047] 次に、図 3に示すように、 a Si : H (i)膜 271、 a Si : H (n)膜 272、導電体層と しての金属層 273及び第二のレジスト 274を積層し、第二のハーフトーンマスク 275 によって、データ線 110、スイッチングトランジスタ 2のソース線 22、ソース電極 25、チ ヤンネル部 27、ドレイン電極 26及びドレイン線 23、並びに、駆動トランジスタ 3のゲー ト線 31及びゲート電極 34を形成する（ステップ S3)。
次に、第二のハーフトーンマスク 275を用いた処理について、図面を参照して説明 する。
[0048] (第二のハーフトーンマスクを用いた処理）
図 5は、本発明の第一実施形態にカゝかる有機 EL表示装置に使用させる TFT基板 の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図で あり、（a)はゲート絶縁膜成膜 Ζ α Si : H (i)膜成膜 Ζ α Si : H (n)膜成膜 Z金属 層成膜 Z第二のレジスト塗布 Zハーフトーン露光 Z現像された断面図を示しており、 (b)は第二のエッチング Z第二のレジストの再形成された断面図を示しており、（c)は 第三のエッチング Z第二のレジスト剥離された断面図を示している。
図 5 (a)において、ゲート絶縁膜 20上に、まず、 a— Si : H (i)膜 271を積層する。 a Si: H (i)膜 271は、アモルファス Si (ケィ素）の絶縁層であり、膜厚が約 350nmで ある。この際、放電ガスとして、 SiH — N系の混合ガスを用いる。
4 2
次に、 SiH — H -PH系の混合ガスを用いて、 a— Si : H (n)膜 272を積層する。
4 2 3
a Si: H (n)膜 272は、アモルファス Siの n型半導体層であり、膜厚が約 300nmで ある。
続いて、 Mo層 ZA1層 ZMo層力もなる金属層 273を形成する。すなわち、 Moと A1 と Moを、これらの順に高周波スパッタリング法を用いて膜厚約 50nm、 250nm、 50η mに積層する。なお、金属層 273の Mo層は、 A1層を保護するノ リヤー金属層として 機能する。また、本実施形態では、スイッチングトランジスタ 2の活性層として、ァモル ファス Siを使用している。ただし、これに限定されるものではない。たとえば、多結晶 S iを使用してもよい。
[0049] 次に、金属層 273上に、第二のレジスト 274が塗布される。続いて、第二のハーフト ーンマスク 275及びハーフトーン露光によって、第二のレジスト 274を所定の形状に 形成する。すなわち、第二のレジスト 274は、データ線 110、スイッチングトランジスタ 2のソース線 22、ソース電極 25、ゲート電極 24、ドレイン電極 26、ドレイン線 23、駆 動トランジスタ 3のゲート線 31、ゲート電極 34を覆う形状に形成される。また、第二の レジスト 274は、ハーフトーンマスク部 276によって、チャンネル部 27を覆う部分が他 の部分より薄い形状に形成される。
[0050] 次に、図 5 (b)に示すように、第二のエッチングとして、まず、第二のレジスト 274お よび混酸エッチング液を用いて、金属層 273をエッチングする。続いて、 CHFガスを 用いたドライエッチングとヒドラジン水溶液 (NH NH ·Η Ο)を用いたウエットエツチン
2 2 2
グによって、 α— Si: H (n)膜 272及び α— Si: H (i)膜 271をエッチングする。このェ ツチングにより、データ線 110、ソース線 22、ドレイン線 23、ゲート線 31及びゲート電 極 34を形成する。
[0051] 続いて、上記第二のレジスト 274をアツシングし、第二のレジスト 274を再形成する 。再形成された第二のレジスト 274によって、チャンネル部 27の上方の金属層 273が 露出し、かつ、データ線 110、スイッチングトランジスタ 2のソース線 22、ソース電極 2 5、ドレイン電極 26、ドレイン線 23、駆動トランジスタ 3のゲート線 31、ゲート電極 34が 覆われる。
[0052] 次に、図 5 (c)に示すように、第三のエッチングとして、再形成された第二のレジスト 274と混酸エッチング液を用いて、金属層 273をエッチングする。これにより、ソース 電極 25及びドレイン電極 26を形成する。さらに、 CHFガスを用いたドライエッチング とヒドラジン水溶液（NH NH ·Η O)を用いたウエットエッチングによって、 a—Si:H
2 2 2
(n)膜 272をエッチングする。これにより、 α— Si: H (i)膜 271からなるチャンネル部 27を形成する。すなわち、チャンネル部 27と、スイッチングトランジスタ 2のソース電 極 25及びドレイン電極 26を形成する（ステップ S3)。
[0053] 続いて、再形成された第二のレジスト 274をアツシングすると、図 5 (c)に示すように 、ゲート絶縁膜 20上に、データ線 110、スイッチングトランジスタ 2のソース線 22、ソー ス電極 25、チャンネル部 27、ドレイン電極 26、ドレイン線 23、駆動トランジスタ 3のゲ ート線 31、ゲート電極 34が露出する。図 5 (c)に示す、データ線 110、スイッチングト ランジスタ 2のソース線 22、ソース電極 25、ゲート電極 24、チャンネル部 27、ドレイン 電極 26、ドレイン線 23、駆動トランジスタ 3のゲート線 31、ゲート電極 34は、図 6にお ける C C断面を示して!/、る。
[0054] 次に、図 3に示すように、ガラス基板 101の上方に、グロ一放電 CVD (化学蒸着法） 法により、ゲート絶縁膜 30を積層する。ゲート絶縁膜 30は、窒化シリコン (SiNx)膜 であり、膜厚が約 300nmである。このゲート絶縁膜 30は、駆動トランジスタ 3用のゲ ート絶縁膜 30として形成される。なお、本実施形態では、放電ガスとして、 SiH— N
4
H— N系の混合ガスを用いる。
3 2
[0055] 次に、図 3に示すように、ゲート絶縁膜 30上に、酸化物半導体層としての n型酸ィ匕 物半導体層 371及び第三のレジスト 372を積層し、第三のマスク 373によって、駆動 トランジスタ 3の活性層を形成する (ステップ S5)。
次に、第三のマスク 373を用いた処理について、図面を参照して説明する。
[0056] (第三のマスクを用いた処理）
図 7は、本発明の第一実施形態にカゝかる有機 EL表示装置に使用させる TFT基板 の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（a)はゲ ート絶縁膜成膜 Zn型酸ィ匕物半導体層成膜 Z第三のレジスト塗布 Z露光 Z現像さ れた断面図を示しており、 (b)は第四のエッチング Z第三のレジスト剥離された断面 図を示している。
図 7において、ゲート絶縁膜 30上に、酸化インジウム—酸化亜鉛 (In O： ZnO =
2 3 約 97:3wt%)のターゲットを用い、膜厚約 150nmの n型酸化物半導体層 371を成 膜する。このときの条件は、酸素：アルゴン比が約 10 : 90Vol. %であり、かつ、基板 温度が約 100°C未満である。この条件では、 n型酸化物半導体層 371は、非晶質膜 として得られる。通常、約 200°C以下の低温で成膜すると、非晶質膜として得られ、ま た、約 200°Cを超える高温で成膜すると、結晶質膜として得られる。また、非晶質膜 は、熱処理により結晶化させることもでき、本実施形態では、結晶化させて用いる。
[0057] なお、 n型酸化物半導体層 371は、上記酸化インジウム一酸ィ匕亜鉛カゝらなる酸ィ匕物 半導体層に限定されるものではない。たとえば、酸化インジウム一酸化ガリウム 酸 化亜鉛系や、酸化インジウム一酸ィ匕サマリウム、酸ィ匕亜鉛一酸ィ匕マグネシウムなどか らなる酸ィ匕物半導体層としてもよい。
また、本実施形態における酸化インジウム—酸ィ匕亜鉛薄膜のキヤリヤー密度は、約 10+16cm_3以下であり、十分に半導体として作動する領域であった。なお、キヤリャ 一密度は約 10+17cm_3台未満であれば、十分に作動領域となる。また、ホール移動 度は、約 25cm2ZV' secであった。このホール移動度は、非晶質シリコンのそれに比 ベて約 10倍以上大きい。したがって、本実施形態における酸化インジウム—酸化亜 鉛薄膜は、十分に有用な半導体薄膜である。通常、酸化物半導体は、ホール移動度 が約 10cm2ZV' sec以上であることが望ましぐさらに好適には、約 50cm2ZV' sec 以上であることが望ましい。このように、アモルファス SUり高移動度の酸ィ匕物半導体 を用いることにより、大電流の投入による発熱や応答速度の遅延がなくなり、安定した 駆動が可能となる。
[0058] また、 n型酸化物半導体層 371は、透明性が必要なことから、エネルギーギャップは 、約 3. OeV以上の酸ィ匕物を用いるとよい。好ましくは約 3. 2eV以上、より好ましくは 約 3. 4eV以上である。上記の酸化インジウム 酸ィ匕亜鉛系、酸化インジウム 酸ィ匕 ガリウム一酸化亜鉛系や、酸化インジウム一酸化サマリウム、酸化亜鉛一酸化マグネ シゥムなどからなる n型酸化物半導体層のエネルギーギャップは、約 3. 2eV以上で あり、好適に使用される。
また、 n型酸化物半導体層 371は、非晶質の場合、蓚酸水溶液や燐酸、酢酸及び 硝酸からなる混酸 (適宜、混酸と略称する。 )に溶解可能であるが、加熱結晶化させる ことにより、蓚酸水溶液や混酸に不溶となり、耐性を示すようになる。また、結晶化の 温度は、添加する酸ィ匕亜鉛の量により制御できる。
[0059] 続いて、 n型酸化物半導体層 371上に、第三のレジスト 372を塗布し、第三のマス ク 373及び露光技術を用いて、ゲート電極 34の上方に、第三のレジスト 372を形成 する。
[0060] 次に、図 7 (b)に示すように、第四のエッチングとして、まず、第三のレジスト 372及 び蓚酸水溶液を用いて、 n型酸ィ匕物半導体層 371をエッチングし、 n型酸化物半導 体層 371からなる駆動トランジスタ 3の活性層を形成する。続いて、第三のレジスト 37 2をアツシングし、 n型酸化物半導体層 371を露出させる。図 7 (b)に示すゲート電極 34及び n型酸化物半導体層 371は、図 8における D— D断面を示している。
なお、本実施形態では、理解しやすいように、ドレイン線 23とゲート線 31及びゲート 電極 34を接続し、ゲート電極 34の上方に n型酸化物半導体層 371を形成してあるが 、これに限定されるものではない。たとえば、 n型酸化物半導体層 371をスイッチング トランジスタ 2のドレイン電極 26の上方に形成してもよい。また、 n型酸化物半導体層 371を形成したところで、約 180°C以上の温度にて、 TFT基板 100を熱処理し、 n型 酸化物半導体 371の活性層を結晶化する。熱処理温度は、約 150°C以上あれば、 問題ないが、好ましくは約 200°C以上が好適である。また、上記熱処理温度は、ガラ ス基板 100ゃ榭脂基板が変形しない温度とする必要がある。
[0061] 次に、図 3に示すように、酸化物導電体層としての酸化物透明導電体層 374、補助 導電体層（補助金属層）としての金属層 375及び第四のレジスト 376を積層し、第四 のハーフトーンマスク 377によって、 EL駆動線 130、駆動トランジスタ 3のソース線 32 、ソース電極 35、チャンネル部 37、ドレイン電極 36及びドレイン線 33、並びに、画素 電極 38を形成する（ステップ S6)。
次に、第四のハーフトーンマスク 377を用いた処理について、図面を参照して説明 する。
[0062] (第四のハーフトーンマスクを用いた処理）
図 9は、本発明の第一実施形態にカゝかる有機 EL表示装置に使用させる TFT基板 の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図で あり、 (a)は酸ィ匕物透明導電体層成膜 Z金属層成膜 Z第四のレジスト塗布 Zハーフ トーン露光 Z現像された断面図を示しており、 (b)は第五のエッチング Z第四のレジ ストの再形成された断面図を示して 、る。
図 9 (a)において、露出したゲート絶縁膜 30及び n型酸ィ匕物半導体層 371上に、ま ず、酸化インジウム一酸化スズ一酸化亜鉛（In O： SnO： ZnO=約 60 : 20 : 20wt
2 3 2
%)ターゲットを用いて、高周波スパッタリング法により、膜厚約 120nmの酸ィ匕物透明 導電体層 374を形成する。このときの条件は、酸素：アルゴン比が約 l : 99Vol. %で あり、かつ、基板温度が、酸ィ匕物透明導電体層 374を結晶化させない温度である。
[0063] ここで、上記酸化インジウム一酸化スズ一酸化亜鉛からなる酸化物透明導電体層 3 74は、非晶質でありながら、蓚酸水溶液には溶解する力 混酸には溶解しない。した がって、酸化物透明導電体層 374は、有用である。このとき、酸化スズの含有量は、 約 10〜40重量％であり、酸化亜鉛は約 10〜40重量％、残りが酸化インジウムとす るとよい。酸化スズ及び酸ィ匕亜鉛がそれぞれ約 10重量％未満では、混酸への耐性 がなくなり、溶解するようになる。また、酸化スズが約 40重量％を超えると、蓚酸水溶 液に溶解しなくなったり、比抵抗が大きくなつたりする。また、酸ィ匕亜鉛が約 40重量 %を超えると、混酸への耐性が無くなったりする場合がある。酸化スズと酸化亜鉛の 比は適宜選択すればよい。
[0064] また、酸化物透明導電体層 374は、本実施形態で用いた酸化インジウム一酸化ス ズ—酸ィ匕亜鉛系の透明導電膜に限定されるものではない。もし、透明導電膜が蓚酸 水溶液によってエッチングされ、かつ、混酸に溶解しないならば、その透明導電膜を 酸ィ匕物透明導電体層 374に用いることができる。
また、非晶質状態で、蓚酸水溶液や混酸に溶解する透明導電膜があると仮定する 。この透明導電膜に、加熱などにより結晶化などの膜質変化をもたらす。この膜質変 ィ匕によって、透明導電膜が混酸に不溶となれば、この透明導電膜は、使用可能とな る。このような透明導電膜としては、酸化インジウムに、酸化スズ、酸ィ匕ゲルマニウム、 酸化ジルコニウム、酸化タングステン、酸化モリブデン、酸化セリウムなどのランタノィ ド系元素を含むものが挙げられる。これらのなかでも、酸化インジウムと酸化スズ、酸 ィ匕インジウムと酸ィ匕タングステン、酸化インジウムと酸ィ匕セリウムなどの酸ィ匕ランタノィ ド系元素の組合せは好適に用いられる。添加する金属の量としては、酸化インジウム に対して約 l〜20wt%、好ましくは約 3〜15wt%である。約 lwt%未満では、成膜 時に結晶化し、蓚酸水溶液に溶解しなくなったり、比抵抗が大きくなり、透明導電膜と して好適に使用できないものになったりする場合がある。約 20wt%を超えると、加熱 などにより結晶化などの膜質変化を起こさせる場合に、膜質変化が起きず、混酸に溶 解し、画素電極 38の形成が難しくなるなどの問題が発生することがある。
[0065] 続いて、補助導電体層としての金属層 375を形成する。この金属層 375は、 Mo層 ZA1層 ZMo層からなる。すなわち、 Moと A1と Moを、これらの順に高周波スパッタリ ング法を用いて膜厚約 50nm、 250nm、 50nmに積層する。
次に、金属層 375上に、第四のレジスト 376が塗布され、第四のハーフトーンマスク 377及びノヽーフトーン露光によって、第四のレジスト 376を所定の形状に形成する。 すなわち、第四のレジスト 376は、 EL駆動線 130、駆動トランジスタ 3のソース線 32、 ソース電極 35、ドレイン電極 36、ドレイン線 33、画素電極 38を覆う形状に形成される 。また、第四のレジスト 376は、ハーフトーンマスク部 378によって、画素電極 38を覆 う部分が他の部分より薄い形状に形成される。
[0066] 次に、図 9 (b)に示すように、第五のエッチングとして、まず、第四のレジスト 376と 混酸エッチング液を用いて、金属層 375をエッチングする。続いて、第四のレジスト 3 76及び篠酸水溶液を用いて、酸ィ匕物透明導電体層 374をエッチングし、 EL駆動線 130、駆動トランジスタ 3のソース線 32、ソース電極 35、チャンネル部 37、ドレイン電 極 36、ソース線 32、画素電極 38を形成する（ステップ S6)。
[0067] 続いて、上記第四のレジスト 376をアツシングし、第四のレジスト 376を再形成する 。再形成された第四のレジスト 376は、画素電極 38の上方の金属層 375が露出し、 かつ、 EL駆動線 130、駆動トランジスタ 3のソース線 32、ソース電極 35、ドレイン電極 36、ドレイン線 33が覆われる。
なお、本実施形態では、補助導電体層としての金属層 375を積層しているので、第 四のハーフトーンマスク 377を使用している。ただし、金属層 375を積層しない場合 には、第四のマスクを使用することができる。
[0068] 図 10は、本発明の第一実施形態にかかる有機 EL表示装置に使用させる TFT基 板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図 であり、第六のエッチング Z第四のレジスト剥離された断面図を示している。
図 10において、第六のエッチングとして、再形成された第四のレジスト 376と混酸 エッチング液を用いて、金属層 375をエッチングし、画素電極 38を露出させる。なお 、有機 EL表示装置 1がトップェミッション構造などの場合には、画素電極 38上の金 属層 375を除去する必要はない。したがって、第四のハーフトーンマスク 377の代わ りに、第四のマスクを用いることができる。
[0069] 続いて、再形成された第四のレジスト 376をアツシングすると、図 10に示すように、 ゲート絶縁膜 30上に、 EL駆動線 130、駆動トランジスタ 3のソース線 32、ソース電極 35、チャンネル部 37、ドレイン電極 36、ドレイン線 33、画素電極 38力露出する。図 1 0に示す、 EL駆動線 130、駆動トランジスタ 3のソース線 32、ソース電極 35、ゲート電 極 34、チャンネル部 37、ドレイン電極 36、ドレイン線 33、画素電極 38は、図 11にお ける E— E断面を示している。
[0070] 次に、図 3に示すように、保護用絶縁膜 40及び第五のレジスト 41を積層し、第五の マスクによって、走査線用パッド 124、データ線用パッド 114、 EL駆動線用パッド 13 4及び画素電極 38を露出させる（ステップ S7)。
次に、第五のマスク 42を用いた処理について、図面を参照して説明する。
[0071] (第五のマスクを用いた処理）
図 12は、本発明の第一実施形態にカゝかる有機 EL表示装置に使用させる TFT基 板の製造方法の、第五のマスクを用いた処理を説明するための概略図であり、（a)は 保護用絶縁膜成膜 Z第五のレジスド塗布,露光,現像された断面図を示しており、 (b)は第七のエッチング Z第五のレジスト剥離された断面図を示して 、る。
図 12 (a)において、ガラス基板 101の上方に、グロ一放電 CVD (化学蒸着法)法に より、窒化シリコン (SiNx)膜である保護用絶縁膜 40を膜厚約 250nm堆積する。な お、本実施形態では、放電ガスとして、 SiH -NH— N系の混合ガスを用いる。
4 3 2
[0072] 次に、保護用絶縁膜 40上に、第五のレジスト 41を塗布し、第五のマスク 42及び露 光技術を用いて、画素電極 38、データ線用パッド 114、走査線用パッド 124及び EL 駆動線用パッド 134の上方に、開口部を有する第五のマスク 42を形成する。
続いて、第七のエッチングとして、 CHF (CF , CHFなど）ガスを用いたドライエツ
4 3
チングにより、保護用絶縁膜 40、ゲート絶縁膜 30、ゲート絶縁膜 20をエッチングし、 画素電極 38、データ線用パッド 114、走査線用パッド 124及び EL駆動線用パッド 1 34を露出させる（ステップ S7)。
[0073] 続いて、第五のレジスト 41をアツシングすると、図 12(b)に示すように、保護用絶縁 膜 40が露出する。図 12 (b)に示す、画素電極 38、駆動トランジスタ 3のソース線 32、 ソース電極 35、ゲート電極 34、チャンネル部 37、ドレイン電極 36、ドレイン線 33は、 図 13における F - F断面を示して!/、る。
なお、本実施形態では、スイッチングトランジスタ 2、駆動トランジスタ 3及び画素電 極 38の位置や形状を、理解しやすい位置や形状としてある。ただし、これに限定され るものではない。
[0074] このように、本実施形態の電流制御用 TFT基板の製造方法によれば、駆動トランジ スタ 3の活性層を n型酸ィ匕物半導体層 371としてある。したがって、駆動トランジスタ 3 に大きな電流ゃ大電力を投入しても、駆動トランジスタ 3の性能劣化が小さぐ TFT 基板 100は、安定性に優れる。また、 TFT基板 100の耐久性を向上させることができ る。また、第四のハーフトーンマスク 377を用いて、 EL駆動線 130、駆動トランジスタ 3のソース線 32、ソース電極 35、チャンネル部 37、ドレイン電極 36、ドレイン線 33、 画素電極 38を製造することができ、使用するマスク数を削減できる。したがって、製 造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ること ができる。さら〖こ、保護用絶縁膜 40が形成されているので、 TFT基板 100に、有機 E L材料，電極及び保護膜を設けることにより、有機 EL表示装置 1を容易に得ることが できる。
次に、上記 TFT基板 100の構成について、図面を参照して説明する。
[0075] [電流制御用 TFT基板の第一実施形態]
本実施形態の TFT基板 100は、図 1に示すように、ガラス基板 101に、 m (列: mは 自然数） X n (行: nは自然数)個の画素 10がマトリクス状に配設されて 、る。
また、行方向（水平方向）に、 n本の走査線 121、 122 · · · 123が形成されている。た とえば、第 nの走査線 123は、第 n行に配設された m個の画素 10と並列に接続されて いる。
また、列方向（垂直方向）に、 m本のデータ線 111、 112 · · · 113が形成されている 。たとえば、第 mのデータ線 113を介して、第 m列に配設された n個の画素 10と並列 に接続されている。
さらに、列方向（垂直方向）に、 m本の EL駆動線 131、 132 · · · 133が形成されてい る。たとえば、第 mの EL駆動線 133を介して、第 m列に配設された n個の画素 10と並 列に接続されている。
[0076] また、各画素 10は、図 13に示すように、電気光学素子である有機 EL素子 4 (図 2参 照）に電流を供給する駆動トランジスタ 3と、この駆動トランジスタ 3を制御するスィッチ ングトランジスタ 2を有して!/、る。
[0077] スイッチングトランジスタ 2は、図 5及び図 6に示すように、ゲート電極 24と、ゲート絶 縁膜 20と、 α— Si : H (i)膜 271および α— Si : H (n)膜 272と、ソース電極 25と、ドレ イン電極 26を備えている。
ゲート電極 24は、ゲート線 21を介して走査線 120と接続されている。ゲート絶縁膜 20は、ゲート電極 24上に形成されている。活性層である α Si: H (i)膜 271および a Si: H (n)膜 272は、ゲート絶縁膜 20上に形成されている。ソース電極 25は、ソ ース線 22を介してデータ線 110と接続されている。ドレイン電極 26は、ドレイン線 23 およびゲート線 31を介して駆動トランジスタ 3のゲート電極 34と接続されている。
[0078] 駆動トランジスタ 3は、図 10及び図 11に示すように、ゲート電極 34と、ゲート絶縁膜 30と、 n型酸化物半導体層 371と、ソース電極 35と、ドレイン電極 36を備えている。 ゲート絶縁膜 30は、ゲート電極 34上に形成されている。活性層である n型酸化物 半導体層 371は、ゲート絶縁膜 30上に形成されている。ソース電極 35は、ソース線 3 2を介して EL駆動線 130と接続されている。ドレイン電極 36は、ドレイン線 33を介し て画素電極 38と接続されて 、る。
[0079] また、駆動トランジスタ 3のソース線 32、ソース電極 35、ドレイン電極 36、ドレイン線 33は、酸ィ匕物透明導電体層 374からなつている。また、この酸化物透明導電体層 37 4力 有機 EL素子 4の画素電極 38として機能する。このようにすると、製造する際に 使用するマスク数を削減でき、製造工程が削減される。したがって、生産効率が向上 し製造原価のコストダウンを図ることができる。
[0080] また、好ましくは、 EL駆動線 130、ソース線 32、ソース電極 35、ドレイン電極 36、ド レイン線 33の上方に、補助導電体層としての金属層 375を形成するとよい。このよう にすると、各線や電極の電気抵抗を低減することができる。したがって、信頼性を向 上させることができ、また、エネルギー効率の低下を抑制することができる。
[0081] このように、本実施形態の TFT基板 100は、駆動トランジスタ 3の活性層を n型酸ィ匕 物半導体層 371としてある。したがって、駆動トランジスタ 3に大きな電流ゃ大電力を 投入しても、駆動トランジスタ 3の性能劣化が小さぐ TFT基板 100は、安定性に優れ る。また、 TFT基板 100の耐久性を向上させることができる。
また、上述した有機 EL表示装置の第一実施形態、電流制御用 TFT基板の製造方 法の第一実施形態、及び、電流制御用 TFT基板の第一実施形態は、様々な応用例 を有している。たとえば、上記各実施形態では、スイッチングトランジスタ 2の活性層と して、 a— Si : H (i)膜 271を用いているが、 a— Si : H (i)膜 271の代わりに、酸化物 半導体層を用いてもよい。
次に、 a— Si: H (i)膜 271の代わりに、酸化物半導体層を用いた電流制御用 TFT 基板の製造方法の応用例について、図面を参照して説明する。
[0082] [電流制御用 TFT基板の製造方法の応用例]
図 14は、本発明の第一実施形態の応用例にかかる有機 EL表示装置に使用させる TFT基板の製造方法を説明するための概略フローチャート図を示している。なお、 本応用例の製造方法は、請求項 16に対応している。
図 14において、本応用例の TFT基板の製造方法は、上述した第一実施形態と比 ベて、ステップ S4 (図 3参照）の代わりに、 n型酸化物半導体層 27Γ、酸化物透明導 電体層 272 金属層 273及び第二のレジスト 274を積層し、第二のハーフトーンマ スク 275によって、データ線 11(Τ、スイッチングトランジスタ 2'のソース線 22'、ソース 電極 25 チャンネル部 27 ドレイン電極 26'及びドレイン線 23 並びに、駆動トラ ンジスタ 3のゲート線 3 Γ及びゲート電極 34'を形成する (ステップ S3')。この点が第 一実施形態と相違する。他の方法は第一実施形態とほぼ同様としてある。
したがって、図 14において、図 3と同様の方法については同一の符号を付して、そ の詳細な説明を省略する。
次に、第二のハーフトーンマスク 275を用いた処理について、図面を参照して説明 する。
[0083] (第二のハーフトーンマスクを用いた処理）
図 15は、本発明の第一実施形態の応用例にかかる有機 EL表示装置に使用させる TFT基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための 概略図であり、 (a)はゲート絶縁膜成膜 Zn型酸ィ匕物半導体層成膜 Z酸ィ匕物透明導 電体層成膜 Z金属層成膜 Z第二のレジスド塗布 Zハーフトーン露光 Z現像された 断面図を示しており、 (b)は第二のエッチング Z第二のレジストの再形成された断面 図を示しており、 (c)は第三のエッチング Z第二のレジスト剥離された断面図を示して いる。
図 15 (a)において、ゲート絶縁膜 20上に、酸化インジウム一酸化亜鉛 (In O： Zn
2 3
0=約 97:3wt%)のターゲットを用い、膜厚約 150nmの n型酸化物半導体層 27Γ を成膜する。このときの条件は、酸素：アルゴン比が約 10 : 90Vol. %であり、かつ、 基板温度が約 100°C未満である。この条件では、得られる n型酸化物半導体層 27Γ は、非晶質膜である。
[0084] 次に、 n型酸化物半導体層 27Γ上に、まず、酸化インジウム一酸化スズ一酸化亜 鉛（In O： SnO： ZnO=約 60 : 20 : 20wt%)ターゲットを用いて、高周波スパッタリ
2 3 2
ング法により、膜厚約 120nmの酸化物透明導電体層 272,を形成する。このときの条 件は、酸素：アルゴン比が約 l : 99Vol. %であり、かつ、基板温度が、酸化物透明導 電体層 272,を結晶化させない温度である。続いて、金属層 273を形成する。導電体 層としての金属層 273は、 Mo層 ZA1層 ZMo層からなる。すなわち、 Moと A1と Mo を、これらの順に高周波スパッタリング法を用いて膜厚約 50nm、 250nm、 50nmに 積層する。なお、金属層 273の Mo層は、 A1層を保護するノ リヤー金属層として機能 する。
[0085] 次に、金属層 273上に、第二のレジスト 274が塗布され、第二のハーフトーンマスク 275及びノヽーフトーン露光によって、第二のレジスト 274を所定の形状に形成する。 すなわち、第二のレジスト 274は、データ線 11(Τ、スイッチングトランジスタ 2のソース 線 22'、ソース電極 25'、ゲート電極 24、ドレイン電極 26'、ドレイン線 23'、駆動トラ ンジスタ 3のゲート線 3Γ、ゲート電極 34,を覆う形状に形成される。また、第二のレジ スト 274は、ハーフトーンマスク部 276によって、チャンネル部 27'を覆う部分が他の 部分より薄い形状に形成される。
[0086] 次に、図 15 (b)に示すように、第二のエッチングとして、まず、第二のレジスト 274と 混酸エッチング液を用いて、金属層 273をエッチングする。続いて、蓚酸水溶液を用 いて、酸ィ匕物透明導電体層 272'及び η型酸ィ匕物半導体層 27Γをエッチングする。 これにより、データ線 11(Τ、ソース線 22 ドレイン線 23 ゲート線 3 /及びゲート電 極 34,を形成する。
ここで、 η型酸化物半導体層 27Γを熱処理により結晶化させる。これにより、混酸ェ ツチング液や蓚酸水溶液に対して、 η型酸化物半導体層 27Γが耐性を有する。
[0087] 続いて、上記第二のレジスト 274をアツシングし、第二のレジスト 274を再形成する 。再形成された第二のレジスト 274は、チャンネル部 27'の上方の金属層 273が露出 する形状である。また、第二のレジスト 274は、データ線 11(Τ、スイッチングトランジス タ 2'のソース線 22 ソース電極 25 ドレイン電極 26 ドレイン線 23'、駆動トラン ジスタ 3のゲート線 3Γ、ゲート電極 34'を覆う形状である。
[0088] 次に、図 15 (c)に示すように、第三のエッチングとして、再形成された第二のレジス ト 274と混酸エッチング液を用いて、金属層 273及び酸ィ匕物透明導電体層 272'をェ ツチングし、チャンネル部 27'、ソース電極 25'及びドレイン電極 26'を形成する（ステ ップ S3')。
[0089] 続いて、再形成された第二のレジスト 274をアツシングすると、図 15 (c)に示すよう に、ゲート絶縁膜 20上に、データ線 11(Τ、スイッチングトランジスタ 2'のソース線 22 、ソース電極 25'、チャンネル部 27'、ドレイン電極 26'、ドレイン線 23'、駆動トランジ スタ 3のゲート線 3 Γ、ゲート電極 34'が露出する。図 15 (c)に示す、データ線 11(Τ 、スイッチングトランジスタ 2,のソース線 22 ソース電極 25 ゲート電極 24、チャン ネル部 27'、ドレイン電極 26'、ドレイン線 23'、駆動トランジスタ 3のゲート線 3 Γ、ゲ ート電極 34Ίま、図 16における C'—C'断面を示している。
なお、その他の方法は、上記第一実施形態とほぼ同様としてある。
[0090] このように、本応用例の電流制御用 TFT基板の製造方法によれば、上記第一実施 形態の製造方法とほぼ同様の効果を有する。また、駆動トランジスタ 3を製造する際 に使用する n型酸化物半導体層 371や酸化物透明導電体層 374の材料を共用化す ることができるので、製造原価のコストダウンを図ることができる。
[0091] [有機 EL表示装置の第二実施形態]
図 17は、本発明の第二実施形態にかかる有機 EL表示装置の概略ブロック図を示 している。
図 17において、電気光学装置としての有機 EL表示装置 laは、データ線駆動回路 11、走査線駆動回路 12、電源線制御回路 13a、電流測定回路 15及び電流制御用 TFT基板 100a (適宜、 TFT基板 100aと略称する。）を備えている。また、 TFT基板 100aは、 m (列： mは自然数） X n (行: nは自然数)個の画素 10aがマトリクス状に配 設されている。
[0092] データ線駆動回路 11は、第 1のデータ線 111、第 2のデータ線 112· · '第 mのデー タ線 113を介して、各画素 10aと接続されている。たとえば、第 mのデータ線 113を介 して、第 m列に配設された n個の画素 10aと並列に接続されている。このデータ線駆 動回路 11は、各画素 10aにデータ信号を出力する。
[0093] また、走査線駆動回路 12は、第 1の走査線 121、第 2の走査線 122· · '第 nの走査 線 123を介して、各画素 10aと接続されている。たとえば、第 nの走査線 123を介して 、第 n行に配設された m個の画素 10aと並列に接続されている。この走査線駆動回路 12は、各画素 10aに走査信号を出力する。
[0094] さらに、電源線制御回路 13aは、第 1の EL駆動線 131a、第 2の EL駆動線 132a' ·
'第 nの EL駆動線 133aを介して、各画素 10aと接続されている。たとえば、第 nの EL 駆動線 133aを介して、第 n行に配設された m個の画素 10aと並列に接続されている 。この電源線制御回路 13aは、各画素 10aに直流の駆動電流を供給する。
[0095] さらに、電流測定回路 15は、第 1の測定線 151、第 2の測定線 152· · '第 mの測定 線 153を介して、各画素 10aと接続されている。たとえば、第 mの測定線 153を介し て、第 m列に配設された n個の画素 10aと並列に接続されている。この電流測定回路 15は、各画素 10aの有機 EL素子 4に供給される電流を測定する。
[0096] また、好ましくは、電流測定回路 15が、有機 EL素子 4に供給される直流電流を測 定し、この電流の測定値にもとづいて、制御部（図示せず）がデータ線駆動回路 11、 走査線駆動回路 12及び電源線制御回路 13aの少なくとも一つ以上を制御するとよ い。このようにすると、有機 EL素子 4に供給される直流電流を測定できる。この測定 値にもとづいて、データ線駆動回路 11、走査線駆動回路 12及び電源線制御回路 1 3aの少なくとも一つ以上が制御される。したがって、好適な駆動電流を有機 EL素子 4に供給することができる。
なお、上記制御部は、通常、電流測定回路 15の内部に設けられる。ただし、これに 限定されるものではない。また、一般的に、上記測定値にもとづいて、データ線駆動 回路 11が制御される。
[0097] 次に、画素 10aの構成について、図面を参照して説明する。
図 18は、本発明の第二実施形態にかかる有機 EL表示装置の画素の構成を説明 するための概略ブロック図を示している。
図 18において、画素 10aは、駆動トランジスタ 3、スイッチングトランジスタ 2、キャパ シタ 6、測定用トランジスタ 5、及び、有機 EL素子 4を備えている。
駆動トランジスタ 3は、有機 EL素子 4に直流電流を供給する。スイッチングトランジス タ 2は、駆動トランジスタ 3を制御する。キャパシタ 6は、駆動トランジスタ 3のゲート電 極 34にキャパシタ電圧を印加する。測定用トランジスタ 5は、有機 EL素子 4に供給さ れる直流電流を測定する。電気光学素子としての有機 EL素子 4は、直流電流により 駆動される。
また、スイッチングトランジスタ 2、駆動トランジスタ 3及び測定用トランジスタ 5は、薄 膜トランジスタとして、 TFT基板 100a上に形成される。さら〖こ、キャパシタ 6及び有機 EL素子 4の画素電極 38も TFT基板 100a上に形成される
[0098] スイッチングトランジスタ 2は、ゲート線 21を介して走査線 120と接続されている。ま た、スイッチングトランジスタ 2は、ソース線 22を介してデータ線 110と接続されている 。スイッチングトランジスタ 2のドレイン線 23は、駆動トランジスタ 3のゲート線 31及び キャパシタ 6の第一電極 61と並列に接続されて!、る。
また、駆動トランジスタ 3は、ソース線 32を介して EL駆動線 130と接続されている。 また、駆動トランジスタ 3は、ドレイン線 33を介して、有機 EL素子 4、キャパシタ 6の第 二電極 62及び測定用トランジスタ 5のソース線 52と並列に接続されている。
さらに、測定用トランジスタ 5のゲート線 51は、走査線 120と接続されている。また、 測定用トランジスタ 5のドレイン線 53は、測定線 150と接続されている。
[0099] 次に、 TFT基板 100aの動作について、図 18を用いて説明する。
まず、上記構成の TFT基板 100aにおいて、走査線 120に走査信号が入力される 。これにより、スイッチングトランジスタ 2のゲート電極 34にゲート信号 (走査信号）が入 力され、スイッチングトランジスタ 2が onの状態となる。また、走査線 120から測定用ト ランジスタ 5のゲート電極 54にゲート信号 (走査信号)が入力され、測定用トランジス タ 5が onの状態となる。
[0100] 続、て、データ線 110からデータ信号 (駆動トランジスタ 3のゲート電圧）が駆動トラ ンジスタ 3のゲート電極 34に印加され、駆動トランジスタ 3が onの状態となる。また、キ ャパシタ 6に、データ線 110からのデータ信号に応じた電荷が蓄えられる。この際、駆 動トランジスタ 3のゲート電極 34に印加されたゲート電圧に応じて、駆動トランジスタ 3 のソース'ドレイン間の抵抗値が決定される。そして、 EL駆動線 130から、ソース'ドレ イン間の抵抗値に応じた駆動電流がドレイン線 33に供給される。ここで、測定用トラ ンジスタ 5は、 on状態にある。したがって、上記駆動電流 (測定電流 I (m X (n—l) ) ) は、有機 EL素子 4にほとんど流れることなぐ測定用トランジスタ 5のソース線 52及び ドレイン線 53を経由して、測定線 150に流れる。 [0101] 次に、電流測定回路 15は、上記測定電流 I (m X (n— 1) )を測定し、制御部が、測 定電流 I (m X (n—1) )の測定値にもとづいて、データ線駆動回路 11を制御する。す なわち、制御部は、測定値が所定の予定値より小さい場合、データ線 110へのデー タ信号の電圧を上げる。これにより、駆動トランジスタ 3のソース'ドレイン間の抵抗値 が低くなり、駆動電流が増加する。これに対し、測定値が所定の予定値より大きい場 合、データ線 110へのデータ信号の電圧を下げる。これにより、駆動トランジスタ 3の ソース'ドレイン間の抵抗値が高くなり、駆動電流が減少する。制御部が上記制御を 繰り返すことにより、測定値が所定の予定値とほぼ同じ値となる。
[0102] 次に、測定値が所定の予定値とほぼ同じ値となると、走査線駆動回路 12が、走査 線 120への走査信号の出力を停止する。この停止により、スイッチングトランジスタ 2 及び測定用トランジスタ 5が offの状態となる。スイッチングトランジスタ 2が offの状態 になると、データ線 110から駆動トランジスタ 3にゲート電圧を印カロさせることができな くなる。ただし、キャパシタ 6に蓄えられた電荷によって、データ線 110から印加されて いたゲート電圧と同じ電圧が、駆動トランジスタ 3のゲート電極 34に印加される。すな わち、スイッチングトランジスタ 2が on状態の間、データ線 110からキャパシタ 6の第一 電極 61に直流電圧が印加され、さらに、 EL駆動線 130からキャパシタ 6の第二電極 62に直流電圧が印加される。この際、キャパシタ 6に電荷が蓄えられており、キャパ シタ 6によってゲート電極 34にゲート電圧が印加される。
[0103] そして、駆動トランジスタ 3が、キャパシタ 6により on状態に維持され、測定用トランジ スタ 5が off状態となっている。したがって、 EL駆動線 130からの直流電流力 駆動ト ランジスタ 3を経由して、有機 EL素子 4に供給される。このため、 TFT基板 100aは、 直流電流制御用 TFT基板と呼称される。
この直流電流は、上記測定電流 I (m X (n— 1) )と同じである。したがって、制御部 によって制御された所定の予定値とほぼ同じ駆動電流が、有機 EL素子 4に供給され 、そして、この駆動電流に応じた輝度で有機 EL素子 4が発光する。
なお、上記駆動電流を変更する場合は、走査線 120に走査信号を出力し、変更し た 、駆動電流に応じたデータ信号をデータ線 110に出力する。
[0104] 次に、有機 EL表示装置 laは、列方向に並設された画素 10&Ίこ対して、画素 10a とほぼ同様な動作を行なうことができる。これにより、駆動トランジスタ 3の特性が変化 (劣化)しても、全ての画素 10aに対して、所定の予定値とほぼ同じ駆動電流を供給 することができる。したがって、有機 EL表示装置 laは、優れた品質の画像を提供す ることがでさる。
なお、本実施形態の有機 EL表示装置 laにおいて、制御部が、各画素 10aの所定 の予定値を記憶する記憶手段と、測定値と所定の予定値との差を算出する演算処理 部を備え、測定値が所定の予定値とほぼ同じ値となるように制御している。ただし、制 御方法はこの方法に限定されるものではなぐ様々な制御方法を採用することができ る。
[0105] このように、本実施形態の有機 EL表示装置 laは、直流電流によって駆動される有 機 EL素子 4に対して、電流測定回路 15によって測定された、所定の予定値とほぼ同 じ値の駆動電流を供給することができる。したがって、有機 EL表示装置 laは、優れ た品質の画像を提供することができる。なお、本実施形態では、電気光学素子として 、有機 EL素子 4を用いている。ただし、これに限定されるものではない。たとえば、直 流電流駆動型の電気光学素子に広く適用することができる。
また、本実施形態の有機 EL表示装置 laにおいて、駆動トランジスタ 3の活性層は、 酸ィ匕物半導体層としての n型酸ィ匕物半導体層 371である。このよう〖こすると、駆動トラ ンジスタ 3に大きな電流ゃ大電力を投入しても、駆動トランジスタ 3の活性層にァモル ファス Siやポリ Si半導体を用いたものと比べると、その性能劣化が小さい。これにより 、有機 EL表示装置 laは、安定性に優れており、さらに、 TFT基板 100aの耐久性を 向上させることができる。したがって、有機 EL表示装置 laの寿命を大きく延ばすこと ができる。
次に、上記 TFT基板 100aの製造方法及び構成について、図面を参照して説明す る。まず、 TFT基板 100aの製造方法について説明する。
[0106] [電流制御用 TFT基板の製造方法の第二実施形態]
図 19は、本発明の第二実施形態にカゝかる有機 EL表示装置に使用させる TFT基 板の製造方法を説明するための概略フローチャート図を示している。なお、本実施形 態の製造方法は、請求項 17に対応している。 図 19において、まず、基板上に、金属層 210及び第一のレジスト 211をこの順に積 層し、第一のマスク 212によって、走査線 120、スイッチングトランジスタ 2のゲート電 極 24及びゲート線 21、並びに、測定用トランジスタ 5のゲート電極 54及びゲート線 5 1を形成する (ステップ Sla)。
次に、第一のマスク 212を用いた処理について、図面を参照して説明する。
[0107] (第一のマスクを用いた処理）
図 20は、本発明の第二実施形態にカゝかる有機 EL表示装置に使用させる TFT基 板の製造方法の、第一のマスクを用いた処理を説明するための概略図であり、（a)は 金属層成膜 Z第一のレジスド塗布 Z露光 Z現像された断面図を示しており、 (b)は 第一のエッチング Z第一のレジスト剥離された断面図を示しており、 (c)は第一のレ ジストが剥離された後の TFT基板の要部の平面図を示している。
図 20 (a)において、まず、透光性のガラス基板 101が用意される。
[0108] まず、ガラス基板 101上に、導電体層としての金属層 210を形成する。すなわち、 A 1 (アルミニウム）と Mo (モリブデン）をこれらの順に高周波スパッタリング法を用いて、 それぞれ膜厚約 250nm、 50nmに積層する。なお、この金属層 210によって、走査 線 120、ゲート電極 24, 54及びゲート線 21, 51が形成される。
続いて、金属層 210上に、第一のレジスト 211が塗布される。さらに、第一のマスク 2 12を用いて、ホトリソグラフィ一法により、所定の形状に第一のレジスト 211が形成さ れる。
[0109] 次に、図 20 (b)に示すように、金属層 210に対して、混酸エッチング液を用いて第 一のエッチングを行なう。これ〖こより、走査線 120、ゲート線 21, 51及びゲート電極 2 4, 54を形成する (ステップ S la)。
続いて、第一のレジスト 211をアツシングすると、図 20 (c)に示すように、ガラス基板 101上に、走査線 120、並びに、この走査線 120と接続されたゲート線 21, 51及び ゲート電極 24, 54が露出する。図 20 (b)に示す、走査線 120は、図 20 (c)における Aa— Aa断面を示している。また、スイッチングトランジスタ 2のゲート電極 24は、 Ba Ba断面を示している。また、測定用トランジスタ 5のゲート電極 54は、 Ba'—Ba'断 面を示している。 [0110] 次に、図 19に示すように、ガラス基板 101、走査線 120、ゲート線 21, 51及びゲー ト電極 24, 54上に、グロ一放電 CVD (化学蒸着法)法により、ゲート絶縁膜 20を積 層する (ステップ S2)。このゲート絶縁膜 20は、窒化シリコン (SiNx)膜であり、かつ、 膜厚が約 300nmである。このゲート絶縁膜 20は、スイッチングトランジスタ 2及び測 定用トランジスタ 5用のゲート絶縁膜 20として形成される。なお、本実施形態では、放 電ガスとして、 SiH -NH -N系の混合ガスを用いる。
4 3 2
[0111] 次に、図 19に示すように、 ひ Si:H(i)膜 271、 a Si:H(n)膜 272、導電体層と しての金属層 273及び第二のレジスト 274を積層し、第二のハーフトーンマスク 275a によって、データ線 110、キャパシタ 6の第一電極 61、測定線 150、スイッチングトラ ンジスタ 2のソース線 22、ソース電極 25、チャンネル部 27、ドレイン電極 26及びドレ イン線 23、並びに、駆動トランジスタ 3のゲート線 31及びゲート電極 34を形成する（ス テツプ S3a)。
次に、第二のハーフトーンマスク 275aを用いた処理について、図面を参照して説 明する。
[0112] (第二のハーフトーンマスクを用いた処理）
図 21は、本発明の第二実施形態に力かる有機 EL表示装置に使用させる TFT基 板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図 であり、（a)はゲート絶縁膜成膜 Ζα Si:H(i)膜成膜 Ζα Si:H(n)膜成膜 Z金 属層成膜 Z第二のレジスト塗布 Zハーフトーン露光 Z現像された断面図を示してお り、（b)は第二のエッチング Z第二のレジストの再形成された断面図を示しており、（c )は第三のエッチング Z第二のレジスト剥離された断面図を示して 、る。
図 21 (a)において、ゲート絶縁膜 20上に、まず、 oc— Si:H(i)膜 271を積層する。 このひ Si:H(i)膜 271は、アモルファス Si (ケィ素）の絶縁層であり、また、膜厚が 約 350nmである。この際、放電ガスとして、 SiH — N系の混合ガスを用いる。
4 2
次に、 SiH — H -PH系の混合ガスを用いて、 a— Si:H(n)膜 272を積層する。
4 2 3
この a Si:H(n)膜 272は、アモルファス Siの n型半導体層であり、また、膜厚が約 300nmである。続いて、 Mo層 ZA1層 ZMO層力 なる金属層 273を形成する。すな わち、 Moと A1と Moを、これらの順に高周波スパッタリング法を用いて膜厚約 50nm、 250nm、 50nmに積層する。
[0113] 次に、金属層 273上に、第二のレジスト 274が塗布され、第二のハーフトーンマスク 275a及びノヽーフトーン露光によって、第二のレジスト 274を所定の形状に形成する 。すなわち、第二のレジスト 274は、データ線 1 10、第一電極 61、測定線 150、スイツ チングトランジスタ 2のソース線 22、ソース電極 25、ゲート電極 24、ドレイン電極 26、 ドレイン線 23、駆動トランジスタ 3のゲート線 31、ゲート電極 34を覆う形状に形成され る。また、第二のレジスト 274は、ハーフトーンマスク部 276によって、チャンネル部 2 7を覆う部分が他の部分より薄 ヽ形状に形成される。
[0114] 次に、図 21 (b)に示すように、第二のエッチングとして、まず、第二のレジスト 274と 混酸エッチング液を用いて、金属層 273をエッチングする。続いて、 CHFガスを用い たドライエッチングとヒドラジン水溶液 (NH NH · Η Ο)を用いたウエットエッチングに
2 2 2
よって、 ex— Si : H (n)膜 272及び α— Si : H (i)膜 271をエッチングする。これにより 、データ線 110、第一電極 61、測定線 150、ソース線 22、ドレイン線 23、ゲート線 31 及びゲート電極 34を形成する。
[0115] 続いて、上記第二のレジスト 274をアツシングし、第二のレジスト 274を再形成する 。再形成された第二のレジスト 274によって、チャンネル部 27の上方の金属層 273が 露出し、かつ、データ線 110、第一電極 61、測定線 150、スイッチングトランジスタ 2 のソース線 22、ソース電極 25、ドレイン電極 26、ドレイン線 23、駆動トランジスタ 3の ゲート線 31、ゲート電極 34が覆われる。
[0116] 次に、図 21 (c)に示すように、第三のエッチングとして、再形成された第二のレジス ト 274と混酸エッチング液を用いて、金属層 273をエッチングする。これにより、ソース 電極 25及びドレイン電極 26を形成する。さらに、 CHFガスを用いたドライエッチング とヒドラジン水溶液（NH NH · Η O)を用いたウエットエッチングによって、 a—Si : H
2 2 2
(n)膜 272をエッチングする。これにより、 α— Si : H (i)膜 271からなるチャンネル部 27を形成し、また、スイッチングトランジスタ 2のソース電極 25及びドレイン電極 26を 形成する（ステップ S 3a)。
[0117] 続いて、再形成された第二のレジスト 274をアツシングする。これにより、図 21 (c)に 示すように、ゲート絶縁膜 20上に、データ線 110、第一電極 61、測定線 150、スイツ チングトランジスタ 2のソース線 22、ソース電極 25、チャンネル部 27、ドレイン電極 26 、ドレイン線 23、駆動トランジスタ 3のゲート線 31、ゲート電極 34が露出する。図 21 (c )に示す、データ線 110、第一電極 61、測定線 150、スイッチングトランジスタ 2のソー ス線 22、ソース電極 25、ゲート電極 24、チャンネル部 27、ドレイン電極 26、ドレイン 線 23、駆動トランジスタ 3のゲート線 31、ゲート電極 34は、図 22における Ca— Ca断 面を示している。
[0118] 次に、図 19に示すように、ガラス基板 101の上方に、グロ一放電 CVD (化学蒸着法 )法により、ゲート絶縁膜 30を積層する (ステップ S4a)。このゲート絶縁膜 30は、窒化 シリコン (SiNx)膜であり、また、膜厚が約 300nmである。このゲート絶縁膜 30は、駆 動トランジスタ 3、測定用トランジスタ 5及びキャパシタ 6用のゲート絶縁膜 30として形 成される。なお、本実施形態では、放電ガスとして、 SiH -NH— N系の混合ガス
4 3 2
を用いる。
[0119] 次に、図 19に示すように、ゲート絶縁膜 30上に、酸化物半導体層としての n型酸化 物半導体層 371及び第三のレジスト 372を積層し、第三のハーフトーンマスク 373a によって、駆動トランジスタ 3及び測定用トランジスタ 5の活性層、並びに、測定線 150 のコンタクトホール 155を形成する（ステップ S5a)。
次に、第三のハーフトーンマスク 373aを用いた処理について、図面を参照して説 明する。
[0120] (第三のハーフトーンマスクを用いた処理）
図 23は、本発明の第二実施形態にカゝかる有機 EL表示装置に使用させる TFT基 板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図 であり、 (a)はゲート絶縁膜成膜 Zn型酸ィ匕物半導体層成膜 Z第三のレジスト塗布 Z ハーフトーン露光 Z現像された断面図を示しており、 (b)は第四のエッチング Z第三 のレジストの再形成された断面図を示して 、る。
図 23において、ゲート絶縁膜 30上に、酸化インジウム—酸化亜鉛 (In O ： ZnO =
2 3 約 97:3wt%)のターゲットを用い、膜厚約 150nmの n型酸化物半導体層 371を成 膜する。このときの条件は、酸素：アルゴン比が約 10 : 90Vol. %であり、かつ、基板 温度が約 100°C未満である。この条件では、 n型酸化物半導体層 371は、非晶質膜 として得られる。
[0121] 続いて、 n型酸化物半導体層 371上に、第三のレジスト 372を塗布し、第三のハー フトーンマスク 373a及びノヽーフトーン露光技術を用いて、第三のレジスト 372を所定 の形状に形成する。すなわち、第三のレジスト 372は、コンタクトホール 155の上方を 除くガラス基板 101の上方全面を覆う形状に形成される。また、第三のレジスト 372は 、ハーフトーンマスク部 3731によって、ゲート電極 34及びドレイン線 53を覆う部分が 他の部分より厚！ヽ形状に形成される。
[0122] 次に、図 23 (b)に示すように、第四のエッチングとして、まず、第三のレジスト 372及 び蓚酸水溶液を用いて、 n型酸化物半導体層 371をエッチングする。さらに、第三の レジスト 372及び CHF (CF , CHFなど）ガスを用いたドライエッチングにより、ゲート
4 3
絶縁膜 30をエッチングする。これにより、コンタクトホール 155を形成する。
続いて、第三のレジスト 372をアツシングし、ゲート電極 34及びドレイン線 53が覆わ れる形状に、第三のレジスト 372を再形成する。
[0123] 図 24は、本発明の第二実施形態に力かる有機 EL表示装置に使用させる TFT基 板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図 であり、第五のエッチング Z第三のレジスト剥離された断面図を示している。
図 24において、第五のエッチングとして、再形成された第三のレジスト 372及び蓚 酸水溶液を用いて、 n型酸化物半導体層 371をエッチングする。これにより、 n型酸化 物半導体層 371からなる駆動トランジスタ 3及び測定用トランジスタ 5の活性層を形成 する。続いて、第三のレジスト 372をアツシングし、 n型酸化物半導体層 371を露出さ せる。図 24に示すゲート電極 34、第一電極 61、ゲート電極 54、 n型酸化物半導体 層 371及びコンタクトホール 155は、図 25における Da— Da断面を示している。
また、 n型酸化物半導体層 371を形成した後、約 180°C以上の温度にて、 TFT基 板 100aを熱処理する。これにより、 n型酸化物半導体 371の活性層を結晶化する。
[0124] 次に、図 19に示すように、酸化物導電体層としての酸化物透明導電体層 374、補 助導電体層（補助金属層）としての金属層 375及び第四のレジスト 376を積層する。 続いて、第四のハーフトーンマスク 377によって、 EL駆動線 130、キャパシタ 6の第 二電極 62、画素電極 38、駆動トランジスタ 3のソース線 32、ソース電極 35、チャンネ ル部 37、ドレイン電極 36及びドレイン線 33、並びに、測定用トランジスタ 5のソース線 52、ソース電極 55、チャンネル部 57、ドレイン電極 56及びドレイン線 53を形成する（ ステップ S6a)。
次に、第四のハーフトーンマスク 377を用いた処理について、図面を参照して説明 する。
[0125] (第四のハーフトーンマスクを用いた処理）
図 26は、本発明の第二実施形態にカゝかる有機 EL表示装置に使用させる TFT基 板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図 であり、 (a)は酸ィ匕物透明導電体層成膜 Z金属層成膜 Z第四のレジスト塗布 Zハー フトーン露光 Z現像された断面図を示しており、 (b)は第六のエッチング Z第四のレ ジストの再形成された断面図を示している。なお、同図では、理解しやすいように、 E L駆動線 130を省略してある。
図 26 (a)において、露出したゲート絶縁膜 30及び n型酸ィ匕物半導体層 371上に、 まず、酸化インジウム—酸化スズ—酸化亜鉛（In O： SnO： ZnO=約 60 : 20 : 20w
2 3 2
t%)ターゲットを用いて、高周波スパッタリング法により、膜厚約 120nmの酸ィ匕物透 明導電体層 374を形成する。このときの条件は、酸素：アルゴン比が約 l : 99Vol. % であり、かつ、基板温度が、酸ィ匕物透明導電体層 374を結晶化させない温度である。
[0126] 続いて、金属層 375を形成する。この金属層 375は、補助導電体層であり、 Mo層 ZA1層 ZMo層力もなつている。すなわち、 Moと A1と Moを、これらの順に高周波ス パッタリング法を用いて、膜厚約 50nm、 250nm、 50nmに積層する。
次に、金属層 375上に、第四のレジスト 376が塗布され、第四のハーフトーンマスク 377及びノヽーフトーン露光によって、第四のレジスト 376を所定の形状に形成する。 すなわち、第四のレジスト 376は、 EL駆動線 130、キャパシタ 6の第二電極 62、画素 電極 38、駆動トランジスタ 3のソース線 32、ソース電極 35、ドレイン電極 36及びドレイ ン線 33、並びに、測定用トランジスタ 5のソース線 52、ソース電極 55、ドレイン電極 5 6及びドレイン線 53を覆う形状に形成される。また、第四のレジスト 376は、ハーフト ーンマスク部 378によって、画素電極 38を覆う部分が他の部分より薄い形状に形成 される。 [0127] 次に、図 26 (b)に示すように、第六のエッチングとして、まず、第四のレジスト 376と 混酸エッチング液を用いて、金属層 375をエッチングする。続いて、第四のレジスト 3 76及び蓚酸水溶液を用いて、酸化物透明導電体層 374をエッチングする。これによ り、 EL駆動線 130、キャパシタ 6の第二電極 62、画素電極 38、駆動トランジスタ 3の ソース線 32、ソース電極 35、チャンネル部 37、ドレイン電極 36及びドレイン線 33、並 びに、測定用トランジスタ 5のソース線 52、ソース電極 55、チャンネル部 57、ドレイン 電極 56及びドレイン線 53を形成する（ステップ S6a)。
[0128] 続いて、上記第四のレジスト 376をアツシングし、第四のレジスト 376を再形成する 。再形成された第四のレジスト 376によって、画素電極 38の上方の金属層 375が露 出し、かつ、 EL駆動線 130、キャパシタ 6の第二電極 62、駆動トランジスタ 3のソース 線 32、ソース電極 35、ドレイン電極 36及びドレイン線 33、並びに、測定用トランジス タ 5のソース線 52、ソース電極 55、ドレイン電極 56及びドレイン線 53が覆われる。
[0129] 図 27は、本発明の第二実施形態に力かる有機 EL表示装置に使用させる TFT基 板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図 であり、第七のエッチング Z第四のレジスト剥離された断面図を示している。
図 27において、第七のエッチングとして、再形成された第四のレジスト 376と混酸 エッチング液を用いて、金属層 375をエッチングし、画素電極 38を露出させる。
[0130] 続いて、再形成された第四のレジスト 376をアツシングすると、図 27に示すように、 ゲート絶縁膜 30上に、 EL駆動線 130、キャパシタ 6の第二電極 62、画素電極 38、 駆動トランジスタ 3のソース線 32、ソース電極 35、チャンネル部 37、ドレイン電極 36 及びドレイン線 33、並びに、測定用トランジスタ 5のソース線 52、ソース電極 55、チヤ ンネル部 57、ドレイン電極 56及びドレイン線 53が露出する。図 27に示す、 EL駆動 線 130、キャパシタ 6の第二電極 62、画素電極 38、駆動トランジスタ 3のソース線 32 、ソース電極 35、チャンネル部 37、ドレイン電極 36及びドレイン線 33、並びに、測定 用トランジスタ 5のソース線 52、ソース電極 55、チャンネル部 57、ドレイン電極 56及 びドレイン線 53は、図 28における Ea - Ea断面を示して!/、る。
また、測定用トランジスタ 5のドレイン線 53は、コンタクトホール 155を介して測定線 150と接続されている。 [0131] 次に、図 19に示すように、保護用絶縁膜 40及び第五のレジスト 41を積層し、第五 のマスクによって、走査線用パッド 124、データ線用パッド 114、 EL駆動線用パッド 1 34、測定線用パッド 154及び画素電極 38を露出させる（ステップ S7a)。
次に、第五のマスク 42を用いた処理について、図面を参照して説明する。
[0132] (第五のマスクを用いた処理）
図 29は、本発明の第二実施形態にカゝかる有機 EL表示装置に使用させる TFT基 板の製造方法の、第五のマスクを用いた処理を説明するための概略図であり、（a)は 保護用絶縁膜成膜 Z第五のレジスド塗布,露光,現像された断面図を示しており、 (b)は第八のエッチング Z第五のレジスト剥離された断面図を示して 、る。
図 29 (a)において、ガラス基板 101の上方に、グロ一放電 CVD (化学蒸着法)法に より、保護用絶縁膜 40を積層する。この第四のレジスト 376は、窒化シリコン (SiNx) 膜であり、また、膜厚が約 250nmである。なお、本実施形態では、放電ガスとして、 S iH -NH -N系の混合ガスを用いる。
4 3 2
[0133] 次に、保護用絶縁膜 40上に、第五のレジスト 41を塗布し、第五のマスク 42及び露 光技術を用いて、第五のマスク 42を形成する。この第五のマスク 42は、画素電極 38 、データ線用パッド 114、走査線用パッド 124、測定線用パッド 154及び EL駆動線 用パッド 134の上方に、開口部を有する。なお、図 29において、データ線用パッド 11 4、走査線用パッド 124、 EL駆動線用パッド 134及び測定線用パッド 154を省略して ある（なお、データ線用パッド 114、走査線用パッド 124及び EL駆動線用パッド 134 については、図 12参照。また、測定線用パッド 154は、データ線用パッド 114とほぼ 同様である。 ) o
続いて、第八のエッチングとして、 CHF (CF , CHFなど)ガスを用いたドライエツ
4 3
チングにより、保護用絶縁膜 40、ゲート絶縁膜 30、ゲート絶縁膜 20をエッチングし、 画素電極 38、データ線用パッド 114、走査線用パッド 124、測定線用パッド 154及び EL駆動線用パッド 134を露出させる (ステップ S7a)。
[0134] 続いて、再形成された第五のレジスト 41をアツシングすると、同図に示すように、保 護用絶縁膜 40が露出する。図 29 (b)に示す、 EL駆動線 130、キャパシタ 6の第二電 極 62、画素電極 38、駆動トランジスタ 3のソース線 32、ソース電極 35、チャンネル部 37、ドレイン電極 36及びドレイン線 33、並びに、測定用トランジスタ 5のソース線 52、 ソース電極 55、チャンネル部 57、ドレイン電極 56及びドレイン線 53は、図 30におけ る Fa— Fa断面を示している。
なお、本実施形態では、スイッチングトランジスタ 2、駆動トランジスタ 3、キャパシタ 6 、測定用トランジスタ 5及び画素電極 38の位置や形状を、理解しやすい位置や形状 としてある。ただし、これに限定されるものではない。
[0135] このように、本実施形態の電流制御用 TFT基板 100aの製造方法によれば、直流 電流によって駆動される有機 EL素子 4に対して、電流測定回路 15によって測定され た、所定の予定値とほぼ同じ値の駆動電流を供給することができる。したがって、優 れた品質の画像を提供することができる。また、駆動トランジスタ 3及び測定用トランジ スタ 5の活性層を n型酸ィ匕物半導体層 371としてある。したがって、駆動トランジスタ 3 及び測定用トランジスタ 5に大きな電流ゃ大電力を投入しても、駆動トランジスタ 3及 び測定用トランジスタ 5の性能劣化が小さい。したがって、 TFT基板 100aは、安定性 に優れる。また、 TFT基板 100aの耐久性を向上させることができる。また、第四のハ ーフトーンマスク 377を用いて、 EL駆動線 130、キャパシタ 6の第二電極 62、画素電 極 38、駆動トランジスタ 3のソース線 32、ソース電極 35、チャンネル部 37、ドレイン電 極 36及びドレイン線 33、並びに、測定用トランジスタ 5のソース線 52、ソース電極 55 、チャンネル部 57、ドレイン電極 56及びドレイン線 53を製造することができる。これに より、使用するマスク数を削減でき、製造工程が削減される。したがって、生産効率が 向上し製造原価のコストダウンを図ることができる。さらに、保護用絶縁膜 40が形成さ れている。したがって、 TFT基板 100aに、有機 EL材料，電極及び保護膜を設けるこ とにより、有機 EL表示装置 laを容易に得ることができる。
次に、上記 TFT基板 100aの構成について、図面を参照して説明する。
[0136] [電流制御用 TFT基板の第二実施形態]
本実施形態の TFT基板 100は、図 17に示すように、ガラス基板 101に、 m (列: m は自然数） X n (行: nは自然数)個の画素 10aがマトリクス状に配設されて 、る。 また、行方向（水平方向）に、 n本の走査線 121、 122· · · 123が形成されている。た とえば、第 nの走査線 123は、第 n行に配設された m個の画素 10aと並列に接続され ている。
さらに、行方向（水平方向）に、 n本の EL駆動線 131a、 132a- · · 133aが形成され ている。たとえば、第 nの EL駆動線 133aを介して、第 n行に配設された m個の画素 1 Oaと並列に接続されている。
また、列方向（垂直方向）に、 m本のデータ線 111、 112· · · 113が形成されている 。たとえば、第 mのデータ線 113を介して、第 m列に配設された n個の画素 10aと並 列に接続されている。
さらに、列方向（垂直方向）に、 m本の測定線 151、 152· · · 153が形成されている 。たとえば、第 mの EL駆動線 133を介して、第 m列に配設された n個の画素 10aと並 列に接続されている。
[0137] また、各画素 10aは、図 30に示すように、駆動トランジスタ 3と、スイッチングトランジ スタ 2と、キャパシタ 6と、測定用トランジスタ 5を有している。
駆動トランジスタ 3は、電気光学素子である有機 EL素子 4 (図 18参照）に電流を供 給する。スイッチングトランジスタ 2は、駆動トランジスタ 3を制御する。キャパシタ 6によ つて、駆動トランジスタ 3の on状態を維持することができる。測定用トランジスタ 5によ つて、有機 EL素子 4 (図 18参照）に供給される電流を測定することができる。
[0138] スイッチングトランジスタ 2は、図 21及び図 22に示すように、ゲート電極 24と、ゲート 絶縁膜 20と、 α—3 11 (1)膜271ぉょび0；—31:11 (11)膜272と、ソース電極 25と、ド レイン電極 26を備えて!/、る。
ゲート電極 24は、ゲート線 21を介して走査線 120と接続されている。ゲート絶縁膜 20は、ゲート電極 24上に形成されている。活性層としての a—Si: H (i)膜 271およ びひ Si:H (n)膜 272は、ゲート絶縁膜 20上に形成されている。ソース電極 25は、 ソース線 22を介してデータ線 110と接続されている。ドレイン電極 26は、ドレイン線 2 3及びゲート線 31を介して駆動トランジスタ 3のゲート電極 34と接続され、かつ、ドレ イン線 23を介してキャパシタ 6の第一電極 61と接続されて!、る。
[0139] 駆動トランジスタ 3は、図 27及び図 28に示すように、ゲート電極 34と、ゲート絶縁膜 30と、 n型酸化物半導体層 371と、ソース電極 35と、ドレイン電極 36を備えている。 ゲート絶縁膜 30は、ゲート電極 34上に形成されている。活性層としての n型酸ィ匕物 半導体層 371は、ゲート絶縁膜 30上に形成されている。ソース電極 35は、ソース線 3 2を介して EL駆動線 130と接続されている。ドレイン電極 36は、ドレイン線 33を介し て画素電極 38及びキャパシタ 6の第二電極 62と接続され、かつ、ドレイン線 33及び ソース線 52を介して測定用トランジスタ 5のソース電極 55と接続されて ヽる。
[0140] また、駆動トランジスタ 3の、ソース線 32、ソース電極 35、ドレイン電極 36、ドレイン 線 33は、酸ィ匕物透明導電体層 374からなつている。この酸ィ匕物透明導電体層 374 は、有機 EL素子 4の画素電極 38及びキャパシタ 6の第二電極 62として機能する。こ のようにすると、製造する際に使用するマスク数を削減でき、製造工程が削減される。 したがって、生産効率が向上し製造原価のコストダウンを図ることができる。
[0141] 測定用トランジスタ 5は、図 27及び図 28に示すように、ゲート電極 54と、ゲート絶縁 膜 20及びゲート絶縁膜 30と、 n型酸化物半導体層 371と、ソース電極 55と、ドレイン 電極 56を備えている。
ゲート電極 54は、ゲート線 51を介して走査線 120と接続されている。ゲート絶縁膜 20及びゲート絶縁膜 30は、ゲート電極 54上に形成されている。活性層としての n型 酸ィ匕物半導体層 371は、ゲート絶縁膜 30上に形成されている。ドレイン電極 56は、 一部がコンタクトホール 155内に形成されたドレイン線 53を介して、測定線 150と接 続されている。
[0142] また、好ましくは、 EL駆動線 130、キャパシタ 6の第二電極 62、駆動トランジスタ 3 のソース線 32、ソース電極 35、ドレイン電極 36及びドレイン線 33、並びに、測定用ト ランジスタ 5のソース線 52、ソース電極 55、ドレイン電極 56及びドレイン線 53の上方 に、補助導電体層としての金属層 375を形成するとよい。このようにすると、各線ゃ電 極の電気抵抗を低減することができる。したがって、信頼性を向上させることができる とともに、エネルギー効率の低下を抑制することができる。
[0143] キャパシタ 6は、第一電極 61と第二電極 62の間にゲート絶縁膜 30が積層されてい る。このキャパシタ 6は、 on状態のスイッチングトランジスタ 2を介して、データ線 110 から直流電圧が第一電極 61に印加され、さら〖こ、 on状態の駆動トランジスタ 3を介し て、 EL駆動線 130から直流電圧が第二電極 62に印加される。したがって、第一電極 61には、データ線 110から印加された直流電圧に相当する電荷が蓄積される。した がって、スイッチングトランジスタ 2が offされても、第一電極 61に蓄えられた電荷によ つて、 EL駆動線 130から直流電圧が印加されていたときと同じ状態で、スイッチング トランジスタ 2の on状態が維持される。
[0144] このように、本実施形態の TFT基板 100aは、有機 EL素子 4のように直流電流駆動 型の電気光学素子に使用される。また、 TFT基板 100aは、直流電流によって駆動さ れる有機 EL素子 4に対して、電流測定回路 15によって測定された、所定の予定値と ほぼ同じ値の駆動電流を供給することができる。したがって、優れた品質の画像を提 供することができる。また、駆動トランジスタ 3及び測定用トランジスタ 5の活性層を n型 酸化物半導体層 371としてある。したがって、駆動トランジスタ 3及び測定用トランジス タ 5に大きな電流ゃ大電力を投入しても、駆動トランジスタ 3の性能劣化が小さい。こ れにより、 TFT基板 100aは、安定性に優れている。また、 TFT基板 100aの耐久性 を向上させることができる。
[0145] また、上述した有機 EL表示装置の第二実施形態、電流制御用 TFT基板の製造方 法の第二実施形態、及び、電流制御用 TFT基板の第二実施形態は、様々な応用例 を有している。
たとえば、上記電流制御用 TFT基板の製造方法の第二実施形態では、データ線 用パッド 114、走査線用パッド 124、 EL駆動線用パッド 134及び測定線用パッド 154 は、ゲート絶縁膜 30の下方に形成される。ただし、これに限定されるものではない。 たとえば、保護用絶縁膜 40の下方であって、かつ、ゲート絶縁膜 30の上方に (すな わち、保護用絶縁膜 40により接近した上方に）、データ線用パッド 114b、走査線用 ノッド 124b、 EL駆動線用パッド 134b及び測定線用パッド 154bを形成してもよい。 次に、上記電流制御用 TFT基板の製造方法の第二実施形態に力かる応用例につ いて、図面を参照して説明する。
[0146] [電流制御用 TFT基板の製造方法の応用例]
図 31は、本発明の第二実施形態の応用例にかかる有機 EL表示装置に使用させる TFT基板の製造方法を説明するための概略フローチャート図を示している。なお、 本応用例の製造方法は、請求項 18に対応している。
図 31において、本応用例の TFT基板の製造方法は、上述した第二実施形態と比 ベて、ステップ S5bにおいて、上記ステップ S5a (図 19参照）に加え、データ線用パッ ド 114bの開口部 114b'、走査線用パッド 124bの開口部 124 、測定線用パッド 15 4bの開口部 154b'を形成する。さらに、ステップ S6bにおいて、上記ステップ S6aに 加え、データ線用パッド 114b、走査線用パッド 124b、測定線用パッド 154bを形成 する。これらの点が、第二実施形態と相違する。他の方法は第二実施形態とほぼ同 様としてある。
したがって、図 31において、図 19と同様の方法については同一の符号を付して、 その詳細な説明を省略する。
[0147] ステップ S5bでは、図 31に示すように、ゲート絶縁膜 30上に、酸化物半導体層とし ての n型酸ィ匕物半導体層 371及び第三のレジスト 372を積層する。続いて、第三の ハーフトーンマスク 373aによって、駆動トランジスタ 3及び測定用トランジスタ 5の活性 層、並びに、測定線 150のコンタクトホール 155、データ線用パッド 114bの開口部 1 14 、走査線用パッド 124bの開口部 124b'、測定線用パッド 154bの開口部 154b 'を形成する。
次に、ステップ S5bにおける第三のハーフトーンマスク 373aを用いた処理について 、図面を参照して説明する。
[0148] (第三のハーフトーンマスクを用いた処理）
図 32は、本発明の第二実施形態の応用例にかかる有機 EL表示装置に使用させる TFT基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための 概略図であり、 (a)はゲート絶縁膜成膜 Zn型酸ィ匕物半導体層成膜 Z第三のレジスト 塗布 Zハーフトーン露光 Z現像された断面図を示しており、 (b)は第四のエッチング Z第三のレジストの再形成された断面図を示して 、る。
なお、ステップ S5bの、駆動トランジスタ 3及び測定用トランジスタ 5の活性層の形成 方法は、第二実施形態のステップ S5aとほぼ同様である（図 23, 24参照)。したがつ て、図 32においては、測定線 150のコンタクトホール 155、データ線用パッド 114bの 開口部 114 、走査線用パッド 124bの開口部 124b'、測定線用パッド 154bの開口 部 154b こついて図示している。
図 32において、ゲート絶縁膜 30上に、 n型酸化物半導体層 371を成膜する。次に 、 n型酸化物半導体層 371上に、第三のレジスト 372を塗布する。続いて、第三のハ ーフトーンマスク 373a及びハーフトーン露光技術を用いて、第三のレジスト 372を所 定の形状に形成する。すなわち、第三のレジスト 372は、コンタクトホール 155、デー タ線用パッド 114bの開口部 114b'、走査線用パッド 124bの開口部 124b'、測定線 用パッド 154bの開口部 154 の上方を除くガラス基板 101の上方を覆う形状に形成 される。また、第三のレジスト 372は、ハーフトーンマスク部 3731によって、ゲート電 極 34及びゲート電極 54を覆う部分より薄い形状に形成される。
[0149] 次に、図 32 (b)に示すように、第四のエッチングとして、まず、第三のレジスト 372及 び蓚酸水溶液を用いて、 n型酸化物半導体層 371をエッチングする。続いて、第三 のレジスト 372及び CHF (CF , CHFなど）ガスを用いたドライエッチングにより、ゲ
4 3
ート絶縁膜 30をエッチングする。これにより、コンタクトホール 155、データ線用パッド 114bの開口部 114b'、走査線用パッド 124bの開口部 124b'、測定線用パッド 154 bの開口部 154b'を形成する。
続いて、第三のレジスト 372をアツシングし、ゲート電極 34及びゲート電極 54が覆 われる形状に、第三のレジスト 372を再形成する。
[0150] 図 33は、本発明の第二実施形態の応用例に力かる有機 EL表示装置に使用させる TFT基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための 概略図であり、第五のエッチング Z第三のレジスト剥離された断面図を示している。 図 33において、第五のエッチングとして、再形成された第三のレジスト 372及び蓚 酸水溶液を用いて、 n型酸化物半導体層 371をエッチングする。これにより、 n型酸化 物半導体層 371からなる駆動トランジスタ 3及び測定用トランジスタ 5の活性層を形成 し、さらに、ゲート絶縁膜 30を露出させる。続いて、第三のレジスト 372をアツシングし 、 n型酸化物半導体層 371を露出させる。図 33に示すデータ線用パッド 114bの開 口部 114 、測定線用パッド 154bの開口部 154b'、走査線用パッド 124bの開口部 124 、測定線 150のコンタクトホール 155は、図 34における Db— Db断面を示して いる。
[0151] 次に、図 31に示すように、酸化物透明導電体層 374、金属層 375及び第四のレジ スト 376を積層し、第四のハーフトーンマスク 377によって、 EL駆動線 130、キャパシ タ 6の第二電極 62、画素電極 38、データ線用パッド 114b、走査線用パッド 124b、 測定線用パッド 154b、駆動トランジスタ 3のソース線 32、ソース電極 35、チャンネル 部 37、ドレイン電極 36及びドレイン線 33、並びに、測定用トランジスタ 5のソース線 5 2、ソース電極 55、チャンネル部 57、ドレイン電極 56及びドレイン線 53を形成する（ ステップ S6b)。
次に、第四のハーフトーンマスク 377を用いた処理について、図面を参照して説明 する。
[0152] (第四のハーフトーンマスクを用いた処理）
図 35は、本発明の第二実施形態の応用例にかかる有機 EL表示装置に使用させる TFT基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための 概略図であり、 (a)は酸ィ匕物透明導電体層成膜 Z金属層成膜 Z第四のレジスト塗布 Zハーフトーン露光 Z現像された断面図を示しており、 (b)は第六のエッチング Z第 四のレジストの再形成 Z第七のエッチング Z第四のレジスト剥離された断面図を示し ている。
なお、ステップ S6bの、駆動トランジスタ 3及び測定用トランジスタ 5の製造方法は、 第二実施形態のステップ S6aとほぼ同様である（図 26, 27参照)。したがって、図 35 においては、データ線用パッド 114b、走査線用パッド 124b、測定線用パッド 154b、 測定用トランジスタ 5のドレイン線 53につ 、て図示して 、る。
図 35 (a)において、露出したゲート絶縁膜 30及び n型酸ィ匕物半導体層 371上に、 まず、酸化インジウム—酸化スズ—酸化亜鉛（In O ： SnO ： ZnO=約 60 : 20 : 20w
2 3 2
t%)ターゲットを用いて、高周波スパッタリング法により、膜厚約 120nmの酸ィ匕物透 明導電体層 374を形成する。このときの条件は、酸素：アルゴン比が約 l : 99Vol. % であり、かつ、基板温度が、酸ィ匕物透明導電体層 374を結晶化させない温度である。
[0153] 続いて、金属層 375を形成する。この金属層 375は、補助導電体層であり、 Mo層 ZA1層 ZMo層力もなつている。すなわち、 Moと A1と Moを、これらの順に高周波ス パッタリング法を用いて膜厚約 50nm、 250nm、 50nmに積層する。
次に、金属層 375上に、第四のレジスト 376が塗布され、第四のハーフトーンマスク 377及びノヽーフトーン露光によって、第四のレジスト 376を所定の形状に形成する。 すなわち、第四のレジスト 376は、 EL駆動線 130、キャパシタ 6の第二電極 62、画素 電極 38、データ線用パッド 114b、走査線用パッド 124b、測定線用パッド 154b、駆 動トランジスタ 3のソース線 32、ソース電極 35、ドレイン電極 36及びドレイン線 33、並 びに、測定用トランジスタ 5のソース線 52、ソース電極 55、ドレイン電極 56及びドレイ ン線 53を覆う形状に形成される。また、第四のレジスト 376は、ハーフトーンマスク部 378によって、画素電極 38を覆う部分が他の部分より薄い形状に形成される。
[0154] 次に、図 35 (b)に示すように、第六のエッチングとして、まず、第四のレジスト 376と 混酸エッチング液を用いて、金属層 375をエッチングする。続いて、第四のレジスト 3 76及び蓚酸水溶液を用いて、酸化物透明導電体層 374をエッチングする。これによ り、 EL駆動線 130、キャパシタ 6の第二電極 62、画素電極 38、データ線用パッド 11 4b、走査線用パッド 124b、測定線用パッド 154b、駆動トランジスタ 3のソース線 32、 ソース電極 35、チャンネル部 37、ドレイン電極 36及びドレイン線 33、並びに、測定 用トランジスタ 5のソース線 52、ソース電極 55、チャンネル部 57、ドレイン電極 56及 びドレイン線 53を形成する（ステップ S6b)。
[0155] なお、ステップ S6bにおいては、上述したように、上記第四のレジスト 376をアツシン グし、第四のレジスト 376を再形成する。再形成された第四のレジスト 376によって、 画素電極 38の上方の金属層 375が露出し、かつ、 EL駆動線 130、キャパシタ 6の第 二電極 62、データ線用パッド 114b、走査線用パッド 124b、測定線用パッド 154b、 駆動トランジスタ 3のソース線 32、ソース電極 35、ドレイン電極 36及びドレイン線 33、 並びに、測定用トランジスタ 5のソース線 52、ソース電極 55、ドレイン電極 56及びドレ イン線 53が覆われる。
そして、第七のエッチングとして、再形成された第四のレジスト 376と混酸エツチン グ液を用いて、金属層 375をエッチングし、画素電極 38を露出させる。
[0156] 続いて、再形成された第四のレジスト 376をアツシングすると、図 35に示すように、 ゲート絶縁膜 30上に、 EL駆動線 130、キャパシタ 6の第二電極 62、データ線用パッ ド 114b、走査線用パッド 124b、測定線用パッド 154b、画素電極 38、駆動トランジス タ 3のソース線 32、ソース電極 35、チャンネル部 37、ドレイン電極 36及びドレイン線 3 3、並びに、測定用トランジスタ 5のソース線 52、ソース電極 55、チャンネル部 57、ド レイン電極 56及びドレイン線 53が露出する。図 35に示す、 EL駆動線 130、キャパシ タ 6の第二電極 62、データ線用パッド 114b、走査線用パッド 124b、測定線用パッド 154b,画素電極 38、駆動トランジスタ 3のソース線 32、ソース電極 35、チャンネル部 37、ドレイン電極 36及びドレイン線 33、並びに、測定用トランジスタ 5のソース線 52、 ソース電極 55、チャンネル部 57、ドレイン電極 56及びドレイン線 53は、図 36におけ る Eb— Eb断面を示している。
[0157] (第五のマスクを用いた処理）
図 37は、本発明の第二実施形態の応用例にかかる有機 EL表示装置に使用させる TFT基板の製造方法の、第五のマスクを用いた処理を説明するための概略図であり 、 (a)は保護用絶縁膜成膜 Z第五のレジスド塗布,露光,現像された断面図を示し ており、 (b)は第八のエッチング Z第五のレジスト剥離された断面図を示している。 図 37 (a)において、ガラス基板 101の上方に、グロ一放電 CVD (化学蒸着法)法に より、保護用絶縁膜 40を積層する。保護用絶縁膜 40は、窒化シリコン (SiNx)膜であ り、膜厚が約 250nmである。なお、本実施形態では、放電ガスとして、 SiH— NH
4 3
— N系の混合ガスを用いる。
2
[0158] 次に、保護用絶縁膜 40上に、第五のレジスト 41を塗布し、第五のマスク 42及び露 光技術を用いて、画素電極 38、データ線用パッド 114b、走査線用パッド 124b、測 定線用パッド 154b及び EL駆動線用パッド 134の上方に、開口部を有する第五のマ スク 42を形成する。なお、図 37において、データ線用パッド 114b、走査線用パッド 1 24b、 EL駆動線用パッド 134及び測定線用パッド 154bを図示してある（なお、その 他の構造については、図 29参照)。
続いて、第八のエッチングとして、 CHF (CF , CHFなど)ガスを用いたドライエツ
4 3
チングにより、保護用絶縁膜 40をエッチングし、画素電極 38、データ線用パッド 114 b、走査線用パッド 124b、測定線用パッド 154b及び EL駆動線用パッド 134を露出さ せる（ステップ S 7a)。
[0159] 続いて、再形成された第五のレジスト 41をアツシングすると、図 37に示すように、保 護用絶縁膜 40が露出する。図 37 (b)に示す、データ線用パッド 114b、走査線用パ ッド 124b、測定線用パッド 154b及び EL駆動線用パッド 134は、図 38における Fb— Fb断面を示している。
[0160] このように、本実施形態の電流制御用 TFT基板 100bの製造方法によれば、第二 実施形態の製造方法とほぼ同様の効果を有する。また、データ線用パッド 114b、走 查線用パッド 124b、測定線用パッド 154b及び EL駆動線用パッド 134が、保護用絶 縁膜 40のすぐ下層に形成される。したがって、データ線用パッド 114b、走査線用パ ッド 124b、測定線用パッド 154b及び EL駆動線用パッド 134への接続性を向上させ ることがでさる。
[0161] [分散型無機 EL表示装置の第三実施形態]
図 39は、本発明の第三実施形態にかかる分散型無機 EL表示装置の概略ブロック 図を示している。
図 39において、電気光学装置としての分散型無機 EL表示装置 lcは、データ線駆 動回路 11、走査線駆動回路 12、電源線制御回路 13a、電流測定回路 15及び電流 制御用 TFT基板 100c (適宜、 TFT基板 100cと略称する。）を備えている。また、 TF T基板 100cは、 m (列： mは自然数） X n (行: nは自然数)個の画素 10cがマトリクス 状に配設されている。
[0162] データ線駆動回路 11は、第 1のデータ線 111、第 2のデータ線 112· · ·第 mのデー タ線 113を介して、各画素 10cと接続されている。たとえば、第 mのデータ線 113を介 して、第 m列に配設された n個の画素 10cと並列に接続されている。このデータ線駆 動回路 11は、各画素 10cにデータ信号を出力する。
[0163] また、走査線駆動回路 12は、第 1の走査線 121、第 2の走査線 122· · '第 nの走査 線 123を介して、各画素 10cと接続されている。たとえば、第 nの走査線 123を介して 、第 n行に配設された m個の画素 10cと並列に接続されている。この走査線駆動回路 12は、各画素 10cにデータ信号を出力する。
[0164] さらに、電源線制御回路 13aは、第 1の EL駆動線 131a、第 2の EL駆動線 132a' ·
'第 nの EL駆動線 133aを介して、各画素 10cと接続されている。たとえば、第 nの EL 駆動線 133aを介して、第 n行に配設された m個の画素 10cと並列に接続されている 。この電源線制御回路 13aは、各画素 10cに交流の駆動電流を供給する。
[0165] さらに、電流測定回路 15は、第 1の測定線 151、第 2の測定線 152· · '第 mの測定 線 153を介して、各画素 10cと接続されている。たとえば、第 mの測定線 153を介し て、第 m列に配設された n個の画素 10cと並列に接続されている。この電流測定回路 15は、各画素 10cの分散型無機 EL素子 4cに供給され交流電流を測定する。
[0166] また、好ましくは、電流測定回路 15が、分散型無機 EL素子 4cに供給される交流電 流を測定する。そして、この交流電流の測定値にもとづいて、制御部（図示せず）が データ線駆動回路 11、走査線駆動回路 12及び電源線制御回路 13aの少なくとも一 つ以上を制御するとよい。このようにすると、分散型無機 EL素子 4cに供給される交 流電流を測定でき、この測定値にもとづいて、データ線駆動回路 11、走査線駆動回 路 12及び電源線制御回路 13aの少なくとも一つ以上を制御することができる。したが つて、好適な駆動電流を分散型無機 EL素子 4cに供給することができる。
[0167] 次に、画素 10cの構成について、図面を参照して説明する。
図 40は、本発明の第三実施形態にかかる分散型無機 EL表示装置の画素の構成 を説明するための概略ブロック図を示している。
図 40において、画素 10cは、駆動トランジスタ 3、スイッチングトランジスタ 2、キャパ シタ 6、キャパシタ線 160、測定用トランジスタ 5、及び、分散型無機 EL素子 4cを有し ている。
駆動トランジスタ 3は、分散型無機 EL素子 4cに交流電流を供給する。スイッチング トランジスタ 2は、駆動トランジスタ 3を制御する。キャパシタ 6によって、駆動トランジス タ 3のゲート電極 34にキャパシタ電圧を印加することができる。測定用トランジスタ 5に よって、分散型無機 EL素子 4cに供給される交流電流を測定することができる。電気 光学素子としての分散型無機 EL素子 4cは、交流電流により駆動される。
また、スイッチングトランジスタ 2、駆動トランジスタ 3及び測定用トランジスタ 5は、薄 膜トランジスタとして、 TFT基板 100c上に形成される。さらに、キャパシタ 6及び分散 型無機 EL素子 4cの画素電極 38も TFT基板 100c上に形成される
[0168] スイッチングトランジスタ 2は、ゲート線 21を介して走査線 120と接続されている。ス イッチングトランジスタ 2は、ソース線 22を介してデータ線 110と接続されている。スィ ツチングトランジスタ 2のドレイン線 23は、駆動トランジスタ 3のゲート線 31及びキャパ シタ 6の第一電極 61と並列に接続されている。また、キャパシタ 6の第二電極 62は、 キャパシタ線 160と接続されている。好ましくは、キャパシタ線 160は、接地されてい る力、あるいは、接地に相当する接続がなされているとよい。
また、駆動トランジスタ 3は、ソース線 32を介して EL駆動線 130と接続されている。 駆動トランジスタ 3は、ドレイン線 33を介して、分散型無機 EL素子 4c及び測定用トラ ンジスタ 5のソース線 52と並列に接続されている。
さらに、測定用トランジスタ 5のゲート線 51は、走査線 120と接続されている。測定 用トランジスタ 5のドレイン線 53は、測定線 150と接続されている。
[0169] 次に、 TFT基板 100cの動作について、図 40を用いて説明する。
まず、上記構成の TFT基板 100cにおいて、走査線 120に走査信号が入力される 。これにより、スイッチングトランジスタ 2のゲート電極 34にゲート信号 (走査信号）が入 力され、スイッチングトランジスタ 2が onの状態となる。また、走査線 120から測定用ト ランジスタ 5のゲート電極 54にゲート信号 (走査信号)が入力され、測定用トランジス タ 5が onの状態となる。
[0170] 続いて、データ線 110からデータ信号 (駆動トランジスタ 3のゲート電圧（直流電圧） )が駆動トランジスタ 3のゲート電極 34に印加され、駆動トランジスタ 3が onの状態とな る。また、キャパシタ 6に、データ線 110からのデータ信号に応じた電荷が蓄えられる 。この際、駆動トランジスタ 3のゲート電極 34に印加されたゲート電圧に応じて、駆動 トランジスタ 3のソース'ドレイン間の抵抗値が決定される。そして、 EL駆動線 130から 、ソース'ドレイン間の抵抗値に応じた駆動電流がドレイン線 33に供給される。ここで 、測定用トランジスタ 5は、 on状態にある。したがって、上記駆動電流 (測定電流 I (m X (n— 1) ) )は、分散型無機 EL素子 4cにほとんど流れることなぐ測定用トランジス タ 5のソース線 52及びドレイン線 53を経由して、測定線 150に流れる。
[0171] 次に、電流測定回路 15は、上記測定電流 I (m X (n— 1) )を測定し、制御部が、測 定電流 I (m X (n—1) )の測定値にもとづいて、データ線駆動回路 11を制御する。す なわち、制御部は、測定値が所定の予定値より小さい場合、データ線 110へのデー タ信号の電圧を上げる。これにより、駆動トランジスタ 3のソース'ドレイン間の抵抗値 が低くなり、駆動電流が増加する。これに対し、測定値が所定の予定値より大きい場 合、データ線 110へのデータ信号の電圧を下げる。これにより、駆動トランジスタ 3の ソース'ドレイン間の抵抗値が高くなり、駆動電流が減少する。制御部が上記制御を 繰り返すことにより、測定値が所定の予定値とほぼ同じ値となる。
[0172] 次に、測定値が所定の予定値とほぼ同じ値となると、走査線駆動回路 12が、走査 線 120への走査信号の出力を停止する。この停止により、スイッチングトランジスタ 2 及び測定用トランジスタ 5が offの状態となる。スイッチングトランジスタ 2が offの状態 になると、データ線 110から駆動トランジスタ 3にゲート電圧を印カロさせることができな くなる。ただし、キャパシタ 6に蓄えられた電荷によって、データ線 110から印加されて いたゲート電圧と同じ電圧が、駆動トランジスタ 3のゲート電極 34に印加される。すな わち、スイッチングトランジスタ 2が on状態の間、データ線 110からキャパシタ 6の第二 電極 62に直流電圧が印加される。この際、キャパシタ 6の第一電極 61がキャパシタ 線 160と接続されていることによって、キャパシタ 6に電荷が蓄えられている。したがつ て、キャパシタ 6によってゲート電極 34にゲート電圧が印加される。なお、キャパシタ 6 の第二電極 62は、キャパシタ線 160と接続されているので、駆動電流（交流電流）の 影響を受けることはない。このため、 TFT基板 100cは、交流電流制御用 TFT基板と 呼称される。また、この TFT基板 100cは、直流電流制御用 TFT基板としても使用す ることがでさる。
[0173] そして、駆動トランジスタ 3が、キャパシタ 6により on状態に維持され、測定用トランジ スタ 5が off状態となっている。したがって、 EL駆動線 130からの交流電流力 駆動ト ランジスタ 3を経由して、分散型無機 EL素子 4cに供給される。
この交流電流は、上記測定電流 I (m X (n— 1) )と同じである。したがって、制御部 によって制御された所定の予定値とほぼ同じ駆動電流力 分散型無機 EL素子 4cに 供給され、そして、この駆動電流に応じた輝度で分散型無機 EL素子 4cが発光する。 なお、上記駆動電流を変更した場合は、走査線 120に走査信号を出力し、変更し た 、駆動電流に応じたデータ信号をデータ線 110に出力する。
[0174] 次に、分散型無機 EL表示装置 lcは、画素 10c こ対して、画素 10cとほぼ同様な 動作を行なうことができる。すなわち、全ての画素 10cに対して、駆動トランジスタ 3の 特性が変化 (劣化)しても、所定の予定値とほぼ同じ駆動電流を供給することができ る。したがって、分散型無機 EL表示装置 lcは、優れた品質の画像を提供することが できる。
なお、本実施形態の分散型無機 EL表示装置 lcの制御部は、各画素 10cの所定 の予定値を記憶する記憶手段と、測定値と所定の予定値との差を算出する演算処理 部を備えている。そして、この制御部は、測定値が所定の予定値とほぼ同じ値となる ように制御している。ただし、制御方法はこの方法に限定されるものではなぐ様々な 制御方法を採用することができる。
[0175] このように、本実施形態の分散型無機 EL表示装置 lcは、交流電流によって駆動さ れる分散型無機 EL素子 4cに対して、電流測定回路 15によって測定された、所定の 予定値とほぼ同じ値の駆動電流を供給することができる。したがって、優れた品質の 画像を提供することができる。なお、本実施形態では、交流電流駆動型の電気光学 素子として、分散型無機 EL素子 4cを用いている。ただし、これに限定されるものでは ない。たとえば、直流電流駆動型及び Z又は交流電流駆動型の電気光学素子に広 く適用することがでさる。
また、本実施形態の分散型無機 EL表示装置 lcの駆動トランジスタ 3の活性層は、 酸化物半導体層である n型酸化物半導体層 371としてある。このようにすると、駆動ト ランジスタ 3に大きな電流ゃ大電力を投入しても、駆動トランジスタ 3の活性層にァモ ルファス Siやポリ Si半導体を用いたものと比べると、その性能劣化が小さい。したがつ て、分散型無機 EL表示装置 lcは、安定性に優れる。また、 TFT基板 100cの耐久 性が向上する。したがって、分散型無機 EL表示装置 lcの寿命を大きく延ばすことが できる。
[0176] なお、本実施形態の表示装置 lcは、駆動トランジスタ 3の活性層として、ァモルファ ス Siやポリ Si半導体を用いても、直流駆動型の電気光学素子又は交流駆動型の電 気光学素子のいずれにも対応することができる。このことは、極めて有用である。また 、交流電流を電気光学素子に供給する場合、高周波の電力をも供給できる。このこと も有用である。さらに、従来の技術では、スキャンごとの電圧を反転させたり、走査線 ごとに電圧を反転させて交流駆動したりしていた。表示装置 lcは、これらを行なわな くてちょい。このことち有用である。
次に、上記 TFT基板 100cの製造方法及び構成について、図面を参照して説明す る。まず、 TFT基板 100cの製造方法について説明する。
[0177] [電流制御用 TFT基板の製造方法の第三実施形態]
図 41は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用させる T FT基板の製造方法を説明するための概略フローチャート図を示している。なお、本 実施形態の製造方法は、請求項 19に対応して 、る。
図 41において、まず、基板上に、金属層 210及び第一のレジスト 211をこの順に積 層し、第一のマスク 212によって、走査線 120、キャパシタ線 160、キャパシタ 6の第 二電極 62、スイッチングトランジスタ 2のゲート電極 24及びゲート線 21、並びに、測 定用トランジスタ 5のゲート電極 54及びゲート線 51を形成する (ステップ S lc)。
次に、第一のマスク 212を用いた処理について、図面を参照して説明する。
[0178] (第一のマスクを用いた処理）
図 42は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用させる T FT基板の製造方法の、第一のマスクを用いた処理を説明するための概略図であり、 (a)は金属層成膜 Z第一のレジスド塗布 Z露光 Z現像された断面図を示しており、 ( b)は第一のエッチング Z第一のレジスト剥離された断面図を示しており、（c)は第一 のレジストが剥離された後の TFT基板の要部の平面図を示している。
図 42 (a)において、まず、透光性のガラス基板 101が用意される。
[0179] まず、ガラス基板 101上に、導電体層である金属層 210を形成する。すなわち、 Al ( アルミニウム）と Mo (モリブデン）をこれらの順に高周波スパッタリング法を用いて、そ れぞれ膜厚約 250nm、 50nmに積層する。この金属層 210によって、走査線 120、 キャパシタ線 160、キャパシタ 6の第二電極 62、ゲート電極 24及びゲート線 21が形 成される。
続いて、金属層 210上に、第一のレジスト 211が塗布され、第一のマスク 212を用 いて、ホトリソグラフィ一法により、所定の形状に第一のレジスト 211を形成する。
[0180] 次に、図 42 (b)に示すように、金属層 210を、混酸エッチング液を用いて第一のェ ツチングし、走査線 120、キャパシタ線 160、キャパシタ 6の第二電極 62、ゲート線 21 , 51及びゲート電極 24, 54を形成する（ステップ Sic)。
続いて、第一のレジスト 211をアツシングすると、図 42 (c)に示すように、ガラス基板 101上に、走査線 120、キャパシタ線 160、このキャパシタ線 160と接続されたキャパ シタ 6の第二電極 62、並びに、走査線 120と接続されたゲート線 21, 51及びゲート 電極 24, 54が露出する。図 42 (b)に示す、走査線 120は、図 43 (c)における Ac - Ac断面を示している。また、スイッチングトランジスタ 2のゲート電極 24、測定用トラン ジスタ 5のゲート電極 54、第一電極 61は、 Be— Be断面を示している。
[0181] 次に、図 41に示すように、ガラス基板 101、走査線 120、キャパシタ線 160、キャパ シタ 6の第二電極 62、ゲート線 21, 51及びゲート電極 24, 54上に、グロ一放電 CV D (化学蒸着法)法により、ゲート絶縁膜 20を積層する (ステップ S2c)。ゲート絶縁膜 20は、窒化シリコン（SiNx)膜であり、かつ、膜厚が約 300nmである。このゲート絶 縁膜 20は、スイッチングトランジスタ 2、測定用トランジスタ 5及びキャパシタ 6用のゲ ート絶縁膜 20として形成される。なお、本実施形態では、放電ガスとして、 SiH — N
4
H — N系の混合ガスを用いる。
3 2
[0182] 次に、図 41に示すように、 ひ Si : H (i)膜 271、 a Si : H (n)膜 272、導電体層と しての金属層 273及び第二のレジスト 274を積層し、第二のハーフトーンマスク 275c によって、データ線 110、キャパシタ 6の第一電極 61、測定線 150、スイッチングトラ ンジスタ 2のソース線 22、ソース電極 25、チャンネル部 27、ドレイン電極 26及びドレ イン線 23、並びに、駆動トランジスタ 3のゲート線 31及びゲート電極 34を形成する（ス テツプ S3c)。
次に、第二のハーフトーンマスク 275cを用いた処理について、図面を参照して説 明する。
[0183] (第二のハーフトーンマスクを用いた処理）
図 43は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用させる T FT基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概 略図であり、（a)はゲート絶縁膜成膜 Ζ α Si : H (i)膜成膜 Ζ α Si : H (n)膜成膜 Z金属層成膜 Z第二のレジスド塗布 Zハーフトーン露光 Z現像された断面図を示し ており、 (b)は第二のエッチング Z第二のレジストの再形成された断面図を示しており 、 (c)は第三のエッチング Z第二のレジスト剥離された断面図を示している。
図 43 (a)にお 、て、ゲート絶縁膜 20上に、まず、 α— Si： H (i)膜 271を積層する。 a Si : H (i)膜 271は、アモルファス Si (ケィ素）の絶縁層であり、膜厚が約 350nm である。この際、放電ガスとして、 SiH — N系の混合ガスを用いる。
4 2
次に、 SiH — H - PH系の混合ガスを用いて、 a— Si : H (n)膜 272を積層する。
4 2 3
a Si : H (n)膜 272は、アモルファス Siの n型半導体層であり、膜厚が約 300nmで ある。
続いて、 Mo層 ZA1層 ZMo層力もなる金属層 273を形成する。すなわち、 Moと A1 と Moを、これらの順に高周波スパッタリング法を用いて膜厚約 50nm、 250nm、 50η mに積層する。
[0184] 次に、金属層 273上に、第二のレジスト 274が塗布され、第二のハーフトーンマスク 275c及びノヽーフトーン露光によって、第二のレジスト 274を所定の形状に形成する 。すなわち、第二のレジスト 274は、データ線 1 10、キャパシタ 6の第一電極 61、測定 線 150、スイッチングトランジスタ 2のソース線 22、ソース電極 25、ゲート電極 24、ドレ イン電極 26、ドレイン線 23、駆動トランジスタ 3のゲート線 31、ゲート電極 34を覆う形 状に形成される。また、第二のレジスト 274は、ハーフトーンマスク部 276によって、チ ヤンネル部 27を覆う部分が他の部分より薄い形状に形成される。
[0185] 次に、図 43 (b)に示すように、第二のエッチングとして、まず、第二のレジスト 274と 混酸エッチング液を用いて、金属層 273をエッチングする。続いて、 CHFガスを用い たドライエッチングとヒドラジン水溶液 (NH NH · Η Ο)を用いたウエットエッチングに
2 2 2
よって、 ex— Si : H (n)膜 272及び α— Si : H (i)膜 271をエッチングする。これにより 、データ線 110、キャパシタ 6の第一電極 61、測定線 150、ソース線 22、ドレイン線 2 3、ゲート線 31及びゲート電極 34を形成する。ここで、キャパシタ 6は、ゲート絶縁膜 20によって絶縁されている。
[0186] 続いて、上記第二のレジスト 274をアツシングし、第二のレジスト 274を再形成する 。再形成された第二のレジスト 274によって、チャンネル部 27の上方の金属層 273が 露出し、かつ、データ線 110、第一電極 61、測定線 150、スイッチングトランジスタ 2 のソース線 22、ソース電極 25、ドレイン電極 26、ドレイン線 23、駆動トランジスタ 3の ゲート線 31、ゲート電極 34が覆われる。
[0187] 次に、図 43 (c)に示すように、第三のエッチングとして、再形成された第二のレジス ト 274と混酸エッチング液を用いて、金属層 273をエッチングする。これにより、ソース 電極 25及びドレイン電極 26を形成する。さらに、 CHFガスを用いたドライエッチング とヒドラジン水溶液（NH NH ·Η O)を用いたウエットエッチングによって、 a—Si:H
2 2 2
(n)膜 272をエッチングする。これにより、 α— Si: H (i)膜 271からなるチャンネル部 27を形成し、また、スイッチングトランジスタ 2のソース電極 25及びドレイン電極 26を 形成する (ステップ S 3c)。
[0188] 続いて、再形成された第二のレジスト 274をアツシングすると、図 43 (c)に示すよう に、ゲート絶縁膜 20上に、データ線 110、第一電極 61、測定線 150、スイッチングト ランジスタ 2のソース線 22、ソース電極 25、チャンネル部 27、ドレイン電極 26、ドレイ ン線 23、駆動トランジスタ 3のゲート線 31、ゲート電極 34が露出する。図 43 (c)に示 す、データ線 110、キャパシタ線 160、第一電極 61、測定線 150、スイッチングトラン ジスタ 2のソース線 22、ソース電極 25、ゲート電極 24、チャンネル部 27、ドレイン電 極 26、ドレイン線 23、駆動トランジスタ 3のゲート線 31、ゲート電極 34は、図 44にお ける Cc - Cc断面を示して!/、る。
[0189] 次に、図 41に示すように、ガラス基板 101の上方に、グロ一放電 CVD (化学蒸着法 )法により、ゲート絶縁膜 30を積層する (ステップ S4c)。このゲート絶縁膜 30は、窒化 シリコン（SiNx)膜であり、かつ、膜厚が約 300nmである。このゲート絶縁膜 30は、 駆動トランジスタ 3及び測定用トランジスタ 5用のゲート絶縁膜 30として形成される。な お、本実施形態では、放電ガスとして、 SiH— NH— N系の混合ガスを用いる。
4 3 2
[0190] 次に、図 41に示すように、ゲート絶縁膜 30上に、酸化物半導体層としての n型酸化 物半導体層 371及び第三のレジスト 372を積層し、第三のハーフトーンマスク 373a によって、駆動トランジスタ 3及び測定用トランジスタ 5の活性層、並びに、測定線 150 のコンタクトホール 155を形成する（ステップ S5a)。
次に、第三のハーフトーンマスク 373aを用いた処理について、図面を参照して説 明する。
[0191] (第三のハーフトーンマスクを用いた処理）
図 45は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用させる T FT基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概 略図であり、 (a)はゲート絶縁膜成膜 Zn型酸ィ匕物半導体層成膜 Z第三のレジスト塗 布 Zハーフトーン露光 Z現像された断面図を示しており、 (b)は第四のエッチング Z 第三のレジストの再形成された断面図を示して 、る。
図 45において、ゲート絶縁膜 30上に、酸化インジウム—酸化亜鉛 (In O ： ZnO =
2 3 約 97:3wt%)のターゲットを用い、膜厚約 150nmの n型酸化物半導体層 371を成 膜する。このときの条件は、酸素：アルゴン比が約 10 : 90Vol. %であり、かつ、基板 温度が約 100°C未満である。この条件では、 n型酸化物半導体層 371は、非晶質膜 として得られる。
[0192] 続いて、 n型酸化物半導体層 371上に、第三のレジスト 372を塗布し、第三のハー フトーンマスク 373a及びノヽーフトーン露光技術を用いて、第三のレジスト 372を所定 の形状に形成する。すなわち、第三のレジスト 372は、コンタクトホール 155の上方を 除くガラス基板 101の上方全面を覆う形状に形成される。また、第三のレジスト 372は 、ハーフトーンマスク部 3731によって、ゲート電極 34及びドレイン線 53を覆う部分が 他の部分より厚！ヽ形状に形成される。
[0193] 次に、図 45 (b)に示すように、第四のエッチングとして、まず、第三のレジスト 372及 び篠酸水溶液を用いて、 n型酸ィ匕物半導体層 371をエッチングし、さらに、第三のレ ジスト 372及び CHF (CF , CHFなど）ガスを用いたドライエッチングにより、ゲート
4 3
絶縁膜 30をエッチングする。これにより、コンタクトホール 155を形成する。
続いて、第三のレジスト 372をアツシングし、ゲート電極 34及びドレイン線 53が覆わ れる形状に、第三のレジスト 372を再形成する。
[0194] 図 46は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用させる T FT基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概 略図であり、第五のエッチング Z第三のレジスト剥離された断面図を示している。 図 46において、第五のエッチングとして、再形成された第三のレジスト 372及び蓚 酸水溶液を用いて、 n型酸化物半導体層 371をエッチングする。これにより、 n型酸化 物半導体層 371からなる駆動トランジスタ 3及び測定用トランジスタ 5の活性層を形成 する。続いて、第三のレジスト 372をアツシングし、 n型酸化物半導体層 371を露出さ せる。図 46に示すゲート電極 34、キャパシタ 6、ゲート電極 54、 n型酸化物半導体層 371及びコンタクトホール 155は、図 47における Dc— Dc断面を示している。
また、 n型酸化物半導体層 371を形成した後、約 180°C以上の温度にて、 TFT基 板 100cを熱処理し、 n型酸化物半導体 371の活性層を結晶化する。
[0195] 次に、図 41に示すように、酸化物導電体層としての酸化物透明導電体層 374、補 助導電体層（補助金属層）としての金属層 375及び第四のレジスト 376を積層し、第 四のハーフトーンマスク 377cによって、 EL駆動線 130、画素電極 38、駆動トランジ スタ 3のソース線 32、ソース電極 35、チャンネル部 37、ドレイン電極 36及びドレイン 線 33、並びに、測定用トランジスタ 5のソース線 52、ソース電極 55、チャンネル部 57 、ドレイン電極 56及びドレイン線 53を形成する（ステップ S6c)。
次に、第四のハーフトーンマスク 377cを用いた処理について、図面を参照して説 明する。
[0196] (第四のハーフトーンマスクを用いた処理）
図 48は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用させる T FT基板の製造方法の、第四のハーフトーンマスクを用 、た処理を説明するための概 略図であり、 (a)は酸ィ匕物透明導電体層成膜 Z金属層成膜 Z第四のレジスト塗布 Z ハーフトーン露光 Z現像された断面図を示しており、 (b)は第六のエッチング Z第四 のレジストの再形成された断面図を示している。なお、図 48では、理解しやすいよう に、 EL駆動線 130を省略してある。
図 48 (a)において、露出したゲート絶縁膜 30及び n型酸ィ匕物半導体層 371上に、 まず、酸化インジウム—酸化スズ—酸化亜鉛（In O ： SnO ： ZnO=約 60 : 20 : 20w
2 3 2
t%)ターゲットを用いて、高周波スパッタリング法により、膜厚約 120nmの酸ィ匕物透 明導電体層 374を形成する。このときの条件は、酸素：アルゴン比が約 l : 99Vol. % であり、かつ、基板温度が、酸ィ匕物透明導電体層 374を結晶化させない温度である。
[0197] 続いて、金属層 375を形成する。この金属層 375は、補助導電体層であり、 Mo層 ZA1層 ZMo層からなる。すなわち、 Moと A1と Moを、これらの順に高周波スパッタリ ング法を用いて膜厚約 50nm、 250nm、 50nmに積層する。
次に、金属層 375上に、第四のレジスト 376が塗布され、第四のハーフトーンマスク 377c及びノヽーフトーン露光によって、第四のレジスト 376を所定の形状に形成する 。すなわち、第四のレジスト 376は、 EL駆動線 130、画素電極 38、駆動トランジスタ 3 のソース線 32、ソース電極 35、ドレイン電極 36及びドレイン線 33、並びに、測定用ト ランジスタ 5のソース線 52、ソース電極 55、ドレイン電極 56及びドレイン線 53を覆う 形状に形成される。また、第四のレジスト 376は、ハーフトーンマスク部 378によって、 画素電極 38を覆う部分が他の部分より薄い形状に形成される。
[0198] 次に、図 48 (b)に示すように、第六のエッチングとして、まず、第四のレジスト 376と 混酸エッチング液を用いて、金属層 375をエッチングする。続いて、第四のレジスト 3 76及び蓚酸水溶液を用いて、酸化物透明導電体層 374をエッチングする。これによ り、 EL駆動線 130、画素電極 38、駆動トランジスタ 3のソース線 32、ソース電極 35、 チャンネル部 37、ドレイン電極 36及びドレイン線 33、並びに、測定用トランジスタ 5の ソース線 52、ソース電極 55、チャンネル部 57、ドレイン電極 56及びドレイン線 53を 形成する (ステップ S6c)。
[0199] 続いて、上記第四のレジスト 376をアツシングし、第四のレジスト 376を再形成する 。再形成された第四のレジスト 376によって、画素電極 38の上方の金属層 375が露 出し、かつ、 EL駆動線 130、駆動トランジスタ 3のソース線 32、ソース電極 35、ドレイ ン電極 36及びドレイン線 33、並びに、測定用トランジスタ 5のソース線 52、ソース電 極 55、ドレイン電極 56及びドレイン線 53が覆われる。
[0200] 図 49は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用させる T FT基板の製造方法の、第四のハーフトーンマスクを用 、た処理を説明するための概 略図であり、第七のエッチング Z第四のレジスト剥離された断面図を示している。 図 49において、第七のエッチングとして、再形成された第四のレジスト 376と混酸 エッチング液を用いて、金属層 375をエッチングし、画素電極 38を露出させる。
[0201] 続いて、再形成された第四のレジスト 376をアツシングすると、図 49に示すように、 ゲート絶縁膜 30上に、 EL駆動線 130、画素電極 38、駆動トランジスタ 3のソース線 3 2、ソース電極 35、チャンネル部 37、ドレイン電極 36及びドレイン線 33、並びに、測 定用トランジスタ 5のソース線 52、ソース電極 55、チャンネル部 57、ドレイン電極 56 及びドレイン線 53が露出する。図 49に示す、 EL駆動線 130、キャパシタ 6、画素電 極 38、駆動トランジスタ 3のソース線 32、ソース電極 35、チャンネル部 37、ドレイン電 極 36及びドレイン線 33、並びに、測定用トランジスタ 5のソース線 52、ソース電極 55 、チャンネル部 57、ドレイン電極 56及びドレイン線 53は、図 50における Ec— Ec、 Ec ' -Ec\ Ec "— Ec "断面を示している。
また、測定用トランジスタ 5のドレイン線 53は、コンタクトホール 155を介して測定線 150と接続されている。
[0202] 次に、図 41に示すように、保護用絶縁膜 40及び第五のレジスト 41を積層し、第五 のマスク 42cによって、走査線用パッド 124、データ線用パッド 114、 EL駆動線用パ ッド 134、測定線用パッド 154、キャパシタ線用パッド 164及び画素電極 38を露出さ せる（ステップ S 7c)。
次に、第五のマスク 42cを用いた処理について、図面を参照して説明する。
[0203] (第五のマスクを用いた処理）
図 51は、本発明の第三実施形態にかかる分散型無機 EL表示装置に使用させる T FT基板の製造方法の、第五のマスクを用いた処理を説明するための概略図であり、 (a)は保護用絶縁膜成膜 Z第五のレジスド塗布,露光,現像された断面図を示して おり、 (b)は第八のエッチング Z第五のレジスト剥離された断面図を示している。 図 51 (a)において、ガラス基板 101の上方に、グロ一放電 CVD (化学蒸着法)法に より、保護用絶縁膜 40を積層する。保護用絶縁膜 40は、窒化シリコン (SiNx)膜であ り、かつ、膜厚は約 250nmである。なお、本実施形態では、放電ガスとして、 SiH -
4
NH -N系の混合ガスを用いる。
3 2
[0204] 次に、保護用絶縁膜 40上に、第五のレジスト 41を塗布する。続いて、第五のマスク 42c及び露光技術を用いて、画素電極 38、データ線用パッド 114、走査線用パッド 1 24、測定線用パッド 154、キャパシタ線用パッド 164及び EL駆動線用パッド 134の 上方に、開口部を有する第五のレジスト 41を形成する。なお、図 51において、デー タ線用パッド 114、走査線用パッド 124、 EL駆動線用パッド 134、キャパシタ線用パ ッド 164及び測定線用パッド 154を省略してある（なお、データ線用パッド 114、走査 線用パッド 124及び EL駆動線用パッド 134については、図 12参照。また、測定線用 ノッド 154は、データ線用パッド 114とほぼ同様である。さらに、キャパシタ線用パッド 164は、走査線用パッド 124とほぼ同様である。 ) o 続いて、第八のエッチングとして、 CHF (CF , CHFなど)ガスを用いたドライエツ
4 3
チングにより、保護用絶縁膜 40、ゲート絶縁膜 30、ゲート絶縁膜 20をエッチングする 。これにより、画素電極 38、データ線用パッド 114、走査線用パッド 124、測定線用 ノ ッド 154、キャパシタ線用パッド 164及び EL駆動線用パッド 134を露出させる（ステ ップ S7c)。
[0205] 続いて、再形成された第五のレジスト 41をアツシングすると、図 51に示すように、保 護用絶縁膜 40が露出する。図 51 (b)に示す、 EL駆動線 130、キャパシタ 6、画素電 極 38、駆動トランジスタ 3のソース線 32、ソース電極 35、チャンネル部 37、ドレイン電 極 36及びドレイン線 33、並びに、測定用トランジスタ 5のソース線 52、ソース電極 55 、チャンネル部 57、ドレイン電極 56及びドレイン線 53は、図 52における Fc— Fc、 Fc ' -Fc\ Fc "— Fc "断面を示している。
なお、本実施形態では、スイッチングトランジスタ 2、駆動トランジスタ 3、キャパシタ 6 、測定用トランジスタ 5及び画素電極 38の位置や形状を、理解しやすい位置や形状 としてある。ただし、これに限定されるものではない。
[0206] このように、本実施形態の電流制御用 TFT基板 100cの製造方法によれば、交流 電流によって駆動される分散型無機 EL素子 4cに対して、電流測定回路 15によって 測定された、所定の予定値とほぼ同じ値の駆動電流を供給することができる。したが つて、優れた品質の画像を提供することができる。また、駆動トランジスタ 3及び測定 用トランジスタ 5の活性層を n型酸ィ匕物半導体層 371としてある。したがって、駆動トラ ンジスタ 3及び測定用トランジスタ 5に大きな電流ゃ大電力を投入しても、駆動トラン ジスタ 3及び測定用トランジスタ 5の性能劣化が小さい。したがって、電流制御用 TFT 基板 100cは、安定性に優れる。また、 TFT基板 100cの耐久性を向上させることが できる。また、第四のハーフトーンマスク 377cを用いて、 EL駆動線 130、画素電極 3 8、駆動トランジスタ 3のソース線 32、ソース電極 35、チャンネル部 37、ドレイン電極 3 6及びドレイン線 33、並びに、測定用トランジスタ 5のソース線 52、ソース電極 55、チ ヤンネル部 57、ドレイン電極 56及びドレイン線 53を製造することができ、使用するマ スク数を削減できる。これにより、製造工程が削減されるので、生産効率が向上し製 造原価のコストダウンを図ることができる。さら〖こ、保護用絶縁膜 40が形成されている 。したがって、 TFT基板 100cに、分散型無機 EL材料，電極及び保護膜を設けること によって、分散型無機 EL表示装置 lcを容易に得ることができる。
次に、上記 TFT基板 100cの構成について、図面を参照して説明する。
[0207] [電流制御用 TFT基板の第三実施形態]
本実施形態の TFT基板 100は、図 39に示すように、ガラス基板 101に、 m (列: m は自然数） X n (行: nは自然数)個の画素 10cがマトリクス状に配設されて 、る。
また、行方向（水平方向）に、 n本の走査線 121、 122· · · 123が形成されている。た とえば、第 nの走査線 123は、第 n行に配設された m個の画素 10cと並列に接続され ている。
さらに、行方向（水平方向）に、 n本の EL駆動線 131a、 132a- · · 133aが形成され ている。たとえば、第 nの EL駆動線 133aを介して、第 n行に配設された m個の画素 1 0cと並列に接続されている。
また、行方向（水平方向）に、 n本のキャパシタ線 160が形成されている。たとえば、 第 nのキャパシタ線 160を介して、第 n行に配設された m個の画素 10cと並列に接続 されている。
さらに、列方向（垂直方向）に、 m本のデータ線 111、 112· · · 113が形成されてい る。たとえば、第 mのデータ線 113を介して、第 m列に配設された n個の画素 10cと並 列に接続されている。
また、列方向（垂直方向）に、 m本の測定線 151、 152· · · 153が形成されている。 たとえば、第 mの測定線 153を介して、第 m列に配設された n個の画素 10cと並列に 接続されている。
[0208] また、各画素 10cは、図 52に示すように、駆動トランジスタ 3と、スイッチングトランジ スタ 2と、キャパシタ 6と、測定用トランジスタ 5を有している。
駆動トランジスタ 3は、電気光学素子である分散型無機 EL素子 4c (図 40参照）に 電流を供給する。スイッチングトランジスタ 2は、駆動トランジスタ 3を制御する。キャパ シタ 6によって、駆動トランジスタ 3の on状態を維持することができる。測定用トランジ スタ 5によって、分散型無機 EL素子 4c (図 40参照）に供給される電流を測定すること ができる。 [0209] スイッチングトランジスタ 2は、図 43及び図 44〖こ示すよう〖こ、ゲート電極 24と、ゲート 絶縁膜 20と、 α—3 11 (1)膜271ぉょび0；—31:11 (11)膜272と、ソース電極 25と、ド レイン電極 26を備えて!/、る。
ゲート電極 24は、ゲート線 21を介して走査線 120と接続されている。ゲート絶縁膜 20は、ゲート電極 24上に形成されている。活性層としての a—Si: H (i)膜 271およ びひ Si:H (n)膜 272は、ゲート絶縁膜 20上に形成されている。ソース電極 25は、 ソース線 22を介してデータ線 110と接続されている。ドレイン電極 26は、ドレイン線 2 3及びゲート線 31を介して駆動トランジスタ 3のゲート電極 34と接続され、かつ、ドレ イン線 23を介してキャパシタ 6の第一電極 61と接続されて!、る。
[0210] キャパシタ 6は、第一電極 61と第二電極 62の間に、絶縁層としてのゲート絶縁膜 2 0が積層されている。また、 on状態のスイッチングトランジスタ 2を介して、第一電極 6 1にデータ線 110から直流電圧が印加される。さらに、第二電極 62がキャパシタ線 1 60と接続されている。これにより、第一電極 61には、データ線 110から印加された直 流電圧に相当する電荷が蓄積される。したがって、スイッチングトランジスタ 2が offさ れても、第一電極 61に蓄えられた電荷によって、スイッチングトランジスタ2の on状態 が維持される。この on状態は、データ線 110から直流電圧が印加されていたときと同 じ状態である。
[0211] 駆動トランジスタ 3は、図 49及び図 50に示すように、ゲート電極 34と、ゲート絶縁膜 30と、 n型酸化物半導体層 371と、ソース電極 35と、ドレイン電極 36を備えている。 ゲート絶縁膜 30は、ゲート電極 34上に形成されている。活性層としての n型酸ィ匕物 半導体層 371は、ゲート絶縁膜 30上に形成されている。ソース電極 35は、ソース線 3 2を介して EL駆動線 130と接続されている。ドレイン電極 36は、ドレイン線 33を介し て画素電極 38と接続され、かつ、ドレイン線 33及びソース線 52を介して測定用トラン ジスタ 5のソース電極 55と接続されて!、る。
[0212] また、駆動トランジスタ 3は、ソース線 32、ソース電極 35、ドレイン電極 36、ドレイン 線 33が、酸ィ匕物透明導電体層 374からなり、この酸ィ匕物透明導電体層 374が、分散 型無機 EL素子 4cの画素電極 38として機能する。このようにすると、製造する際に使 用するマスク数を削減でき、製造工程が削減される。したがって、生産効率が向上し 製造原価のコストダウンを図ることができる。
[0213] 測定用トランジスタ 5は、図 49及び図 50に示すように、ゲート電極 54と、ゲート絶縁 膜 20及びゲート絶縁膜 30と、 n型酸化物半導体層 371と、ソース電極 55と、ドレイン 電極 56を備えている。
ゲート電極 54は、ゲート線 51を介して走査線 120と接続されている。ゲート絶縁膜 20及びゲート絶縁膜 30は、ゲート電極 54上に形成されている。活性層としての n型 酸ィ匕物半導体層 371は、ゲート絶縁膜 30上に形成されている。ドレイン電極 56は、 一部がコンタクトホール 155内に形成されたドレイン線 53を介して測定線 150と接続 されている。
[0214] また、好ましくは、 EL駆動線 130、駆動トランジスタ 3のソース線 32、ソース電極 35 、ドレイン電極 36及びドレイン線 33、並びに、測定用トランジスタ 5のソース線 52、ソ ース電極 55、ドレイン電極 56及びドレイン線 53の上方に、補助導電体層としての金 属層 375を形成するとよい。このようにすると、各線や電極の電気抵抗を低減すること ができる。したがって、信頼性を向上させることができ、また、エネルギー効率の低下 を抑制することができる。
[0215] このように、本実施形態の TFT基板 100cは、分散型無機 EL素子 4cのように交流 電流駆動型の電気光学素子に使用され、交流電流によって駆動される分散型無機 EL素子 4cに対して、電流測定回路 15によって測定された、所定の予定値とほぼ同 じ値の駆動電流を供給することができる。したがって、優れた品質の画像を提供する ことができる。また、駆動トランジスタ 3及び測定用トランジスタ 5の活性層を n型酸ィ匕 物半導体層 371としてある。したがって、駆動トランジスタ 3及び測定用トランジスタ 5 に大きな電流ゃ大電力を投入しても、駆動トランジスタ 3の性能劣化が小さい。これに より、 TFT基板 100cは、安定性に優れ、また、耐久性が向上する。
[0216] また、上述した分散型無機 EL表示装置の第三実施形態、電流制御用 TFT基板の 製造方法の第三実施形態、及び、電流制御用 TFT基板の第三実施形態は、様々な 応用例を有している。
たとえば、上記電流制御用 TFT基板の製造方法の第三実施形態では、データ線 用パッド 114、走査線用パッド 124、 EL駆動線用パッド 134及び測定線用パッド 154 は、ゲート絶縁膜 30の下方に形成される。ただし、これに限定されるものではない。 たとえば、保護用絶縁膜 40の下方であって、かつ、ゲート絶縁膜 30の上方に (すな わち、保護用絶縁膜 40により接近した上方に）、データ線用パッド 114b、走査線用 ノッド 124b、 EL駆動線用パッド 134及び測定線用パッド 154bを形成してもよい。 次に、上記電流制御用 TFT基板の製造方法の第三実施形態に力かる応用例につ いて、図面を参照して説明する。
[0217] [電流制御用 TFT基板の製造方法の応用例]
図 53は、本発明の第三実施形態の応用例にかかる分散型無機 EL表示装置に使 用させる TFT基板の製造方法を説明するための概略フローチャート図を示している 。なお、本応用例の製造方法は、請求項 20に対応している。
図 53において、本応用例の TFT基板の製造方法は、上述した第三実施形態と比 ベて、ステップ S5dにおいて、上記ステップ S5a (図 41参照）に加え、データ線用パッ ド 114bの開口部 114b'、走査線用パッド 124bの開口部 124 、測定線用パッド 15 4bの開口部 154 、キャパシタ線用パッド 164dの開口部 164cTを形成する。さらに 、ステップ S6dにおいて、上記ステップ S6cに加え、データ線用パッド 114b、走査線 用パッド 124b、測定線用パッド 154b、キャパシタ線用パッド 164dを形成する。これ らの点が、第三実施形態と相違する。他の方法は第三実施形態とほぼ同様としてあ る。
したがって、図 53において、図 41と同様の方法については同一の符号を付して、 その詳細な説明を省略する。
[0218] ステップ S5dでは、図 53に示すように、ゲート絶縁膜 30上に、酸化物半導体層とし ての n型酸ィ匕物半導体層 371及び第三のレジスト 372を積層する。続いて、第三の ハーフトーンマスク 373dによって、駆動トランジスタ 3及び測定用トランジスタ 5の活 性層、並びに、測定線 150のコンタクトホール 155、データ線用パッド 114bの開口部 114 、走査線用パッド 124bの開口部 124b'、測定線用パッド 154bの開口部 154 b キャパシタ線用パッド 164dの開口部 164cTを形成する。
次に、ステップ S5dにおける第三のハーフトーンマスク 373dを用いた処理につ!、て 、図面を参照して説明する。 [0219] (第三のハーフトーンマスクを用いた処理）
図 54は、本発明の第三実施形態の応用例にかかる分散型無機 EL表示装置に使 用させる TFT基板の製造方法の、第三のハーフトーンマスクを用 、た処理を説明す るための概略図であり、 (a)はゲート絶縁膜成膜 Zn型酸化物半導体層成膜 Z第三 のレジスト塗布 Zハーフトーン露光 Z現像された断面図を示しており、 (b)は第四の エッチング Z第三のレジストの再形成された断面図を示している。
なお、ステップ S5dにおける、駆動トランジスタ 3及び測定用トランジスタ 5の活性層 の形成方法は、第二実施形態のステップ S5aとほぼ同様である（図 45, 46参照)。し たがって、図 54においては、データ線用パッド 114bの開口部 114b'、走査線用パッ ド 124bの開口部 124b'、測定線用パッド 154bの開口部 154 、キャパシタ線用パ ッド 164dの開口部 164cTにつ!/、て図示して!/、る。
図 54において、ゲート絶縁膜 30上に、 η型酸化物半導体層 371を成膜する。次に 、 η型酸化物半導体層 371上に、第三のレジスト 372を塗布する。続いて、第三のハ ーフトーンマスク 373d及びハーフトーン露光技術を用いて、第三のレジスト 372を所 定の形状に形成する。すなわち、第三のレジスト 372は、コンタクトホール 155、デー タ線用パッド 114bの開口部 114b'、走査線用パッド 124bの開口部 124b'、測定線 用パッド 154bの開口部 154 、キャパシタ線用パッド 164dの開口部 164cTの上方 を除くガラス基板 101の上方を覆う形状に形成される。また、第三のレジスト 372は、 ハーフトーンマスク部 3731によって、ゲート電極 34及びゲート電極 54を覆う部分より 薄い形状に形成される。
[0220] 次に、図 54 (b)に示すように、第四のエッチングとして、まず、第三のレジスト 372及 び篠酸水溶液を用いて、 n型酸ィ匕物半導体層 371をエッチングし、次に、第三のレジ スト 372及び CHF (CF , CHFなど）ガスを用いたドライエッチングにより、ゲート絶
4 3
縁膜 30をエッチングする。これにより、コンタクトホール 155、データ線用パッド 114b の開口部 114b'、走査線用パッド 124bの開口部 124b'、測定線用パッド 154bの開 口部 154 、キャパシタ線用パッド 164dの開口部 164cTを形成する。
続いて、第三のレジスト 372をアツシングし、第三のレジスト 372を再形成する。再 形成された第三のレジスト 372によって、ゲート電極 34及びゲート電極 54が覆われる [0221] 図 55は、本発明の第三実施形態の応用例にかかる分散型無機 EL表示装置に使 用させる TFT基板の製造方法の、第三のハーフトーンマスクを用 、た処理を説明す るための概略図であり、第五のエッチング Z第三のレジスト剥離された断面図を示し ている。
図 55において、第五のエッチングとして、再形成された第三のレジスト 372及び蓚 酸水溶液を用いて、 n型酸化物半導体層 371をエッチングする。これにより、 n型酸化 物半導体層 371からなる駆動トランジスタ 3及び測定用トランジスタ 5の活性層を形成 し、ゲート絶縁膜 30を露出させる。続いて、第三のレジスト 372をアツシングし、 n型酸 化物半導体層 371を露出させる。図 55に示すデータ線用パッド 114bの開口部 114 b 測定線用パッド 154bの開口部 154 、走査線用パッド 124bの開口部 124b'、 キャパシタ線用パッド 164dの開口部 164(Γは、図 56における Dd— Dd断面を示して いる。
[0222] 次に、図 53に示すように、酸化物透明導電体層 374、金属層 375及び第四のレジ スト 376を積層する。続いて、第四のハーフトーンマスク 377によって、 EL駆動線 13 0、画素電極 38、データ線用パッド 114b、走査線用パッド 124b、測定線用パッド 15 4b、キャパシタ線用パッド 164d、駆動トランジスタ 3のソース線 32、ソース電極 35、チ ヤンネル部 37、ドレイン電極 36及びドレイン線 33、並びに、測定用トランジスタ 5のソ ース線 52、ソース電極 55、チャンネル部 57、ドレイン電極 56及びドレイン線 53を形 成する (ステップ S6d)。
次に、第四のハーフトーンマスク 377を用いた処理について、図面を参照して説明 する。
[0223] (第四のハーフトーンマスクを用いた処理）
図 57は、本発明の第三実施形態の応用例にかかる分散型無機 EL表示装置に使 用させる TFT基板の製造方法の、第四のハーフトーンマスクを用 、た処理を説明す るための概略図であり、 (a)は酸化物透明導電体層成膜 Z金属層成膜 Z第四のレジ スト塗布 Zハーフトーン露光 Z現像された断面図を示しており、 (b)は第六のエッチ ング Z第四のレジストの再形成 Z第七のエッチング Z第四のレジスト剥離された断面 図を示している。
なお、ステップ S6dの、駆動トランジスタ 3及び測定用トランジスタ 5の製造方法は、 第三実施形態のステップ S6cとほぼ同様である（図 48, 49参照)。したがって、図 57 においては、データ線用パッド 114bの開口部 114b'、走査線用パッド 124bの開口 部 124 、測定線用パッド 154bの開口部 154b'、キャパシタ線用パッド 164dの開 口部 164(Γにつ!/、て図示して!/、る。
図 57 (a)において、露出したゲート絶縁膜 30及び n型酸ィ匕物半導体層 371上に、 まず、酸化インジウム—酸化スズ—酸化亜鉛（In O ： SnO ： ZnO=約 60 : 20 : 20w
2 3 2
t%)ターゲットを用いて、高周波スパッタリング法により、膜厚約 120nmの酸ィ匕物透 明導電体層 374を形成する。このときの条件は、酸素：アルゴン比が約 l : 99Vol. % であり、かつ、基板温度が、酸ィ匕物透明導電体層 374を結晶化させない温度である。
[0224] 続いて、金属層 375を形成する。この金属層 375は、補助導電体層であり、 Mo層 ZA1層 ZMo層力もなつている。すなわち、 Moと A1と Moを、これらの順に高周波ス パッタリング法を用いて膜厚約 50nm、 250nm、 50nmに積層する。
次に、金属層 375上に、第四のレジスト 376が塗布される。続いて、第四のハーフト ーンマスク 377及びハーフトーン露光によって、第四のレジスト 376を所定の形状に 形成する。すなわち、第四のレジスト 376は、 EL駆動線 130、画素電極 38、データ 線用パッド 114b、走査線用パッド 124b、測定線用パッド 154b、キャパシタ線用パッ ド 164d、駆動トランジスタ 3のソース線 32、ソース電極 35、ドレイン電極 36及びドレイ ン線 33、並びに、測定用トランジスタ 5のソース線 52、ソース電極 55、ドレイン電極 5 6及びドレイン線 53を覆う形状に形成される。また、第四のレジスト 376は、ハーフト ーンマスク部 378によって、画素電極 38を覆う部分が他の部分より薄い形状に形成 される。
[0225] 次に、図 57 (b)に示すように、第六のエッチングとして、まず、第四のレジスト 376と 混酸エッチング液を用いて、金属層 375をエッチングする。続いて、第四のレジスト 3 76及び蓚酸水溶液を用いて、酸化物透明導電体層 374をエッチングする。これによ り、 EL駆動線 130、画素電極 38、データ線用パッド 114b、走査線用パッド 124b、測 定線用パッド 154b、キャパシタ線用パッド 164d、駆動トランジスタ 3のソース線 32、ソ ース電極 35、チャンネル部 37、ドレイン電極 36及びドレイン線 33、並びに、測定用ト ランジスタ 5のソース線 52、ソース電極 55、チャンネル部 57、ドレイン電極 56及びド レイン線 53を形成する (ステップ S6d)。
[0226] なお、ステップ S6bにおいては、上述したように、上記第四のレジスト 376をアツシン グし、第四のレジスト 376を再形成する。再形成された第四のレジスト 376によって、 画素電極 38の上方の金属層 375が露出し、かつ、 EL駆動線 130、データ線用パッ ド 114b、走査線用パッド 124b、測定線用パッド 154b、キャパシタ線用パッド 164d、 駆動トランジスタ 3のソース線 32、ソース電極 35、ドレイン電極 36及びドレイン線 33、 並びに、測定用トランジスタ 5のソース線 52、ソース電極 55、ドレイン電極 56及びドレ イン線 53が覆われる。
そして、第七のエッチングとして、再形成された第四のレジスト 376と混酸エツチン グ液を用いて、金属層 375をエッチングし、画素電極 38を露出させる。
[0227] 続いて、再形成された第四のレジスト 376をアツシングする。これにより、図 57に示 すように、ゲート絶縁膜 30上に、 EL駆動線 130、データ線用パッド 114b、走査線用 ノッド 124b、測定線用パッド 154b、キャパシタ線用パッド 164d、画素電極 38、駆動 トランジスタ 3のソース線 32、ソース電極 35、チャンネル部 37、ドレイン電極 36及びド レイン線 33、並びに、測定用トランジスタ 5のソース線 52、ソース電極 55、チャンネル 部 57、ドレイン電極 56及びドレイン線 53が露出する。図 57に示す、 EL駆動線 130、 データ線用パッド 114b、走査線用パッド 124b、測定線用パッド 154b、キャパシタ線 用ノ ッド 164d、画素電極 38、駆動トランジスタ 3のソース線 32、ソース電極 35、チヤ ンネル部 37、ドレイン電極 36及びドレイン線 33、並びに、測定用トランジスタ 5のソー ス線 52、ソース電極 55、チャンネル部 57、ドレイン電極 56及びドレイン線 53は、図 5 8における Ed— Ed断面を示している。
[0228] (第五のマスクを用いた処理）
図 59は、本発明の第三実施形態の応用例にかかる分散型無機 EL表示装置に使 用させる TFT基板の製造方法の、第五のマスクを用 、た処理を説明するための概略 図であり、 (a)は保護用絶縁膜成膜 Z第五のレジスト塗布 Z露光 Z現像された断面 図を示しており、 (b)は第八のエッチング Z第五のレジスト剥離された断面図を示し ている。
図 59 (a)において、ガラス基板 101の上方に、グロ一放電 CVD (化学蒸着法)法に より、保護用絶縁膜 40を積層堆積する。この保護用絶縁膜 40は、窒化シリコン (SiN X)膜であり、かつ、膜厚が約 250nmである。なお、本実施形態では、放電ガスとして 、 SiH— NH— N系の混合ガスを用いる。
4 3 2
[0229] 次に、保護用絶縁膜 40上に、第五のレジスト 41を塗布する。続いて、第五のマスク 42及び露光技術を用いて、第五のマスク 42を形成する。第五のマスク 42は、画素電 極 38、データ線用パッド 114b、走査線用パッド 124b、測定線用パッド 154b、キャパ シタ線用パッド 164d及び EL駆動線用パッド 134の上方に、開口部を有する。なお、 図 59において、データ線用パッド 114b、走査線用パッド 124b、 EL駆動線用パッド 134、キャパシタ線用パッド 164d及び測定線用パッド 154bを図示してある（なお、そ の他の構造については、図 51参照）。
続いて、第八のエッチングとして、 CHF (CF , CHFなど)ガスを用いたドライエツ
4 3
チングを行なう。これにより、保護用絶縁膜 40、ゲート絶縁膜 30、ゲート絶縁膜 20を エッチングし、画素電極 38、データ線用パッド 114b、走査線用パッド 124b、測定線 用パッド 154b、キャパシタ線用パッド 164d及び EL駆動線用パッド 134を露出させる (ステップ S 7c)。
[0230] 続いて、再形成された第五のレジスト 41をアツシングすると、図 59に示すように、保 護用絶縁膜 40が露出する。図 59 (b)に示す、データ線用パッド 114b、走査線用パ ッド 124b、測定線用パッド 154b、キャパシタ線用パッド 164d及び EL駆動線用パッ ド 134は、図 60における Fd—Fd断面を示している。
[0231] このように、本実施形態の電流制御用 TFT基板 100dの製造方法によれば、第三 実施形態の製造方法とほぼ同様の効果を有する。また、データ線用パッド 114b、走 查線用パッド 124b、測定線用パッド 154b、 164d及び EL駆動線用パッド 134力 保 護用絶縁膜 40のすぐ下層に形成される。したがって、データ線用パッド 114b、走査 線用パッド 124b、測定線用パッド 154b,キャパシタ線用パッド 164d及び EL駆動線 用パッド 134への接続性を向上させることができる。
[0232] 以上、本発明の電気光学装置、並びに、電流制御用 TFT基板及びその製造方法 について、好ましい実施形態を示して説明したが、本発明に係る電気光学装置、並 びに、電流制御用 TFT基板及びその製造方法は、上述した実施形態にのみ限定さ れるものではなぐ本発明の範囲で種々の変更実施が可能であることは言うまでもな い。
たとえば、第一実施形態に力かる TFT基板 100の製造方法の応用例として、スイツ チングトランジスタ 2の活性層として、 n型酸化物半導体層を用いた応用例を説明した 。ただし、この応用は、第二実施形態及び第三実施形態、並びに、これらの応用例 にかかる TFT基板の製造方法に対しても適用することができる。
また、第三実施形態にカゝかる TFT基板 100cは、分散型無機 EL素子 4cに対応し た構成としてある。ただし、この構成に限定されるものではない。たとえば、一枚の TF T基板が、該 TFT基板に混載された直流駆動型及び交流駆動型の電気光学素子を 駆動させることも可能であり、様々なバリエーション (応用技術)を実現することができ る。
さらに、第二実施形態及び第三実施形態の電気光学装置 (有機 EL表示装置 1、分 散型無機 EL表示装置 lc)における回路構成は、上記構成に限定されるものではな い。たとえば、補足的な回路 (予備用のキャパシタゃトランジスタなど)を備えた構成と してちよい。
産業上の利用可能性
本発明の電気光学装置、並びに、電流制御用 TFT基板及びその製造方法は、液 晶素子、有機 EL素子、無機 EL素子などを用いた電気光学装置、並びに、電流制御 用 TFT基板及びその製造方法に限定されるものではない。たとえば、液晶や有機 E L以外の素材を用いた表示装置、あるいは、他の用途に使用される TFT基板及び T FT基板の製造方法としても、本発明を適用することが可能である。

Claims

請求の範囲
[1] 電気光学素子に電流を供給する駆動トランジスタと、この駆動トランジスタを制御す るスイッチングトランジスタが形成された電流制御用 TFT基板であって、
前記駆動トランジスタの活性層が、酸ィ匕物半導体層力もなることを特徴とする電流 制御用 TFT基板。
[2] 前記スイッチングトランジスタの活性層が、酸ィ匕物半導体層からなることを特徴とす る請求項 1に記載の電流制御用 TFT基板。
[3] 前記駆動トランジスタ力 ソース線、ドレイン線、ソース電極又はドレイン電極のうち 少なくとも一つ以上を備え、前記ソース線、ドレイン線、ソース電極又はドレイン電極 のうち少なくとも一つ以上が、酸化物導電体層からなり、かつ、該酸化物導電体層が 、前記電気光学素子の画素電極として機能することを特徴とする請求項 1又は 2に記 載の電流制御用 TFT基板。
[4] 前記スイッチングトランジスタが、ソース線、ドレイン線、ソース電極又はドレイン電極 のうち少なくとも一つ以上を備え、前記ソース線、ドレイン線、ソース電極又はドレイン 電極のうち少なくとも一つ以上力 酸ィ匕物導電体層からなることを特徴とする請求項 1 〜3のいずれか一項に記載の電流制御用 TFT基板。
[5] 前記電流制御用 TFT基板が、ゲート線、ソース線、ドレイン線、ゲート電極、ソース 電極、ドレイン電極又は画素電極のうち少なくとも一つ以上を備え、前記ゲート線、ソ ース線、ドレイン線、ゲート電極、ソース電極、ドレイン電極又は画素電極のうち少なく とも一つ以上の上方に、補助導電体層を形成したことを特徴とする請求項 1〜4のい ずれか一項に記載の電流制御用 TFT基板。
[6] 電流により駆動される電気光学素子と、この電気光学素子に電流を供給する駆動ト ランジスタ及びこの駆動トランジスタを制御するスイッチングトランジスタが少なくとも形 成された電流制御用 TFT基板とを備えた電気光学装置であって、
前記電流制御用 TFT基板が、上記請求項 1〜5の！、ずれかに記載された電流制 御用 TFT基板であることを特徴とする電気光学装置。
[7] 電流により駆動される電気光学素子と、この電気光学素子に電流を供給する駆動ト ランジスタと、この駆動トランジスタを制御するスイッチングトランジスタと、前記駆動ト ランジスタのゲート電極にキャパシタ電圧を印加するためのキャパシタと、前記電気 光学素子に供給される電流を測定するための測定用トランジスタを備えた電気光学 装置であって、
前記スイッチングトランジスタのゲート線力 前記スイッチングトランジスタを制御する ための走査線と接続され、該スイッチングトランジスタのソース線が、前記電気光学素 子へ供給される電流を制御するためのデータ線と接続され、該スイッチングトランジス タのドレイン線力 前記駆動トランジスタのゲート線及び前記キャパシタの第一電極と 並列に接続され、
前記駆動トランジスタのソース線が、前記電気光学素子へ電流を供給するための 駆動線と接続され、該駆動トランジスタのドレイン線が、前記電気光学素子、前記キヤ パシタの第二電極及び前記測定用トランジスタのソース線と並列に接続され、 前記測定用トランジスタのゲート線が、前記走査線と接続され、該測定用トランジス タのドレイン線が、前記電気光学素子へ供給される電流を測定するための測定線と 接続されたことを特徴とする電気光学装置。
[8] 前記電気光学素子を、直流電流駆動型の電気光学素子としたことを特徴とする請 求項 7に記載の電気光学装置。
[9] 前記直流電流駆動型の電気光学素子を、有機 EL素子及び Z又は直流駆動型無 機 EL素子としたことを特徴とする請求項 8に記載の電気光学装置。
[10] 電流により駆動される電気光学素子と、この電気光学素子に電流を供給する駆動ト ランジスタと、この駆動トランジスタを制御するスイッチングトランジスタと、前記駆動ト ランジスタのゲート電極にキャパシタ電圧を印加するためのキャパシタと、前記電気 光学素子に供給される電流を測定するための測定用トランジスタを備えた電気光学 装置であって、
前記スイッチングトランジスタのゲート線力 前記スイッチングトランジスタを制御する ための走査線と接続され、該スイッチングトランジスタのソース線が、前記電気光学素 子へ供給される電流を制御するためのデータ線と接続され、該スイッチングトランジス タのドレイン線力 前記駆動トランジスタのゲート線及び前記キャパシタの第一電極と 並列に接続され、 前記駆動トランジスタのソース線が、前記電気光学素子へ電流を供給するための 駆動線と接続され、該駆動トランジスタのドレイン線が、前記電気光学素子及び前記 測定用トランジスタのソース線と並列に接続され、
前記キャパシタの第二電極力 蓄えられた電荷を開放するためのキャパシタ線と接 続され、
前記測定用トランジスタのゲート線が、前記走査線と接続され、該測定用トランジス タのドレイン線が、前記電気光学素子へ供給される電流を測定するための測定線と 接続されたことを特徴とする電気光学装置。
[ill 前記電気光学素子を、直流電流駆動型及び Z又は交流電流駆動型の電気光学 素子としたことを特徴とする請求項 10に記載の電気光学装置。
[12] 前記直流電流駆動型及び Z又は交流電流駆動型の電気光学素子を、直流駆動 型無機 EL素子、有機 EL素子及び Z又は交流駆動型無機 EL素子としたことを特徴 とする請求項 11に記載の電気光学装置。
[13] 前記電気光学素子、駆動トランジスタ、スイッチングトランジスタ、キャパシタ及び測 定用トランジスタからなる画素が、電流制御用 TFT基板に配設されたことを特徴とす る請求項 7〜 12の 、ずれか一項に記載の電気光学装置。
[14] 前記電流制御用 TFT基板が、上記請求項 1〜5のいずれかに記載された電流制 御用 TFT基板であることを特徴とする請求項 13に記載の電気光学装置。
[15] 前記電流制御用 TFT基板を作動させるための、走査線駆動回路、データ線駆動 回路、電源線制御回路及び電流測定回路を備え、前記電流測定回路が、前記電気 光学素子に供給される電流を測定し、この電流の測定値にもとづいて、前記データ 線駆動回路、走査線駆動回路及び電源線制御回路の少なくとも一つ以上が制御さ れることを特徴とする請求項 7〜 14のいずれか一項に記載の電気光学装置。
[16] 基板の上方に、導電体層及び第一のレジストを積層し、第一のマスクによって、走 查線、スイッチングトランジスタのゲート電極及びゲート線を形成する工程と、 スイッチングトランジスタ用のゲート絶縁膜を積層する工程と、
アモルファス Si (ケィ素)若しくは多結晶 Siを有する活性層、又は、酸化物半導体層 、導電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ 線、スイッチングトランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及 びドレイン線、並びに、駆動トランジスタのゲート線及びゲート電極を形成する工程と 駆動トランジスタ用のゲート絶縁膜を積層する工程と、
酸ィ匕物半導体層及び第三のレジストを積層し、第三のマスクによって、駆動トランジ スタの活性層を形成する工程と、
酸ィ匕物導電体層及び第四レジストを積層し、第四のマスク又は第四のハーフトーン マスクによって、 EL駆動線、駆動トランジスタのソース線、ソース電極、チャンネル部 、ドレイン電極及びドレイン線、並びに、画素電極を形成する工程と、
絶縁保護膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド、 データ線用パッド、 EL駆動線用パッド及び画素電極を露出させる工程と
を有することを特徴とする電流制御用 TFT基板の製造方法。
基板の上方に、導電体層及び第一のレジストを積層し、第一のマスクによって、走 查線、スイッチングトランジスタのゲート電極及びゲート線、並びに、測定用トランジス タのゲート電極及びゲート線を形成する工程と、
スイッチングトランジスタ用のゲート絶縁膜を積層する工程と、
アモルファス Si (ケィ素)若しくは多結晶 Siを有する活性層、又は、酸化物半導体層 、導電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ 線、キャパシタの第一電極、測定線、スイッチングトランジスタのソース線、ソース電極 、チャンネル部、ドレイン電極及びドレイン線、並びに、駆動トランジスタのゲート線及 びゲート電極を形成する工程と、
駆動トランジスタ、測定用トランジスタ及びキャパシタ用のゲート絶縁膜を積層する 工程と、
酸ィ匕物半導体層及び第三のレジストを積層し、第三のハーフトーンマスクによって、 駆動トランジスタ及び測定用トランジスタの活性層、並びに、測定線のコンタクトホー ルを形成する工程と、
酸ィ匕物導電体層及び第四のレジストを積層し、第四のマスク又は第四のハーフトー ンマスクによって、 EL駆動線、キャパシタの第二電極、画素電極、駆動トランジスタの ソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、測定用ト ランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線を形成 する工程と、
絶縁保護膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド、 データ線用パッド、 EL駆動線用パッド、測定線用パッド及び画素電極を露出させる 工程と
を有することを特徴とする電流制御用 TFT基板の製造方法。
基板の上方に、導電体層及び第一のレジストを積層し、第一のマスクによって、走 查線、スイッチングトランジスタのゲート電極及びゲート線、並びに、測定用トランジス タのゲート電極及びゲート線を形成する工程と、
スイッチングトランジスタ用のゲート絶縁膜を積層する工程と、
アモルファス Si (ケィ素)若しくは多結晶 Siを有する活性層、又は、酸化物半導体層 、導電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ 線、キャパシタの第一電極、測定線、スイッチングトランジスタのソース線、ソース電極 、チャンネル部、ドレイン電極及びドレイン線、並びに、駆動トランジスタのゲート線及 びゲート電極を形成する工程と、
駆動トランジスタ、測定用トランジスタ及びキャパシタ用のゲート絶縁膜を積層する 工程と、
酸ィ匕物半導体層及び第三のレジストを積層し、第三のハーフトーンマスクによって、 駆動トランジスタ及び測定用トランジスタの活性層、並びに、測定線のコンタクトホー ル、データ線用パッドの開口部、走査線用パッドの開口部、測定線用パッドの開口部 を形成する工程と、
酸ィ匕物導電体層及び第四レジストを積層し、第四のマスク又は第四のハーフトーン マスクによって、 EL駆動線、キャパシタの第二電極、画素電極、データ線用パッド、 走査線用パッド、測定線用パッド、駆動トランジスタのソース線、ソース電極、チャンネ ル部、ドレイン電極及びドレイン線、並びに、測定用トランジスタのソース線、ソース電 極、チャンネル部、ドレイン電極及びドレイン線を形成する工程と、
絶縁保護膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド、 データ線用パッド、 EL駆動線用パッド、測定線用パッド及び画素電極を露出させる 工程と
を有することを特徴とする電流制御用 TFT基板の製造方法。
[19] 基板の上方に、導電体層及び第一のレジストを積層し、第一のマスクによって、走 查線、キャパシタ線、キャパシタの第二電極、スイッチングトランジスタのゲート電極及 びゲート線、並びに、測定用トランジスタのゲート電極及びゲート線を形成する工程と スイッチングトランジスタ及びキャパシタ用のゲート絶縁膜を積層する工程と、 アモルファス Si (ケィ素)若しくは多結晶 Siを有する活性層、又は、酸化物半導体層 、導電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ 線、キャパシタの第一電極、測定線、スイッチングトランジスタのソース線、ソース電極 、チャンネル部、ドレイン電極及びドレイン線、並びに、駆動トランジスタのゲート線及 びゲート電極を形成する工程と、
駆動トランジスタ及び測定用トランジスタ用のゲート絶縁膜を積層する工程と、 酸ィ匕物半導体層及び第三のレジストを積層し、第三のハーフトーンマスクによって、 駆動トランジスタ及び測定用トランジスタの活性層、並びに、測定線のコンタクトホー ルを形成する工程と、
酸ィ匕物導電体層及び第四レジストを積層し、第四のマスク又は第四のハーフトーン マスクによって、 EL駆動線、画素電極、駆動トランジスタのソース線、ソース電極、チ ヤンネル部、ドレイン電極及びドレイン線、並びに、測定用トランジスタのソース線、ソ ース電極、チャンネル部、ドレイン電極及びドレイン線を形成する工程と、
絶縁保護膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド、 データ線用パッド、 EL駆動線用パッド、測定線用パッド、キャパシタ線用パッド及び 画素電極を露出させる工程と
を有することを特徴とする電流制御用 TFT基板の製造方法。
[20] 基板の上方に、導電体層及び第一のレジストを積層し、第一のマスクによって、走 查線、キャパシタ線、キャパシタの第二電極、スイッチングトランジスタのゲート電極及 びゲート線、並びに、測定用トランジスタのゲート電極及びゲート線を形成する工程と スイッチングトランジスタ及びキャパシタ用のゲート絶縁膜を積層する工程と、 アモルファス Si (ケィ素)若しくは多結晶 Siを有する活性層、又は、酸化物半導体層
、導電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ 線、キャパシタの第一電極、測定線、スイッチングトランジスタのソース線、ソース電極 、チャンネル部、ドレイン電極及びドレイン線、並びに、駆動トランジスタのゲート線及 びゲート電極を形成する工程と、
駆動トランジスタ及び測定用トランジスタ用のゲート絶縁膜を積層する工程と、 酸ィ匕物半導体層及び第三のレジストを積層し、第三のハーフトーンマスクによって、 駆動トランジスタ及び測定用トランジスタの活性層、並びに、測定線のコンタクトホー ル、データ線用パッドの開口部、走査線用パッドの開口部、測定線用パッドの開口部 、キャパシタ線用の開口部を形成する工程と、
酸ィ匕物導電体層及び第四レジストを積層し、第四のマスク又は第四のハーフトーン マスクによって、 EL駆動線、画素電極、データ線用パッド、走査線用パッド、測定線 用パッド、キャパシタ線用パッド、駆動トランジスタのソース線、ソース電極、チャンネ ル部、ドレイン電極及びドレイン線、並びに、測定用トランジスタのソース線、ソース電 極、チャンネル部、ドレイン電極及びドレイン線を形成する工程と、
絶縁保護膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド、 データ線用パッド、 EL駆動線用パッド、測定線用パッド、キャパシタ線用パッド及び 画素電極を露出させる工程と
を有することを特徴とする電流制御用 TFT基板の製造方法。
PCT/JP2007/057923 2006-04-13 2007-04-10 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法 WO2007119727A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/296,750 US20090160741A1 (en) 2006-04-13 2007-04-10 Electro-optic device, and tft substrate for current control and method for manufacturing the same
EP07741359.9A EP2006824A4 (en) 2006-04-13 2007-04-10 ELECTRO-OPTICAL DEVICE, TFT SUBSTRATE FOR CURRENT CONTROL AND MANUFACTURING METHOD THEREOF
KR1020087024822A KR101418611B1 (ko) 2006-04-13 2007-04-10 전기 광학 장치, 및 전류 제어용 ｔｆｔ 기판 및 그의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006110543A JP2007286150A (ja) 2006-04-13 2006-04-13 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP2006-110543 2006-04-13

Publications (1)

Publication Number Publication Date
WO2007119727A1 true WO2007119727A1 (ja) 2007-10-25

Family

ID=38609487

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/057923 WO2007119727A1 (ja) 2006-04-13 2007-04-10 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法

Country Status (7)

Country Link
US (1) US20090160741A1 (ja)
EP (1) EP2006824A4 (ja)
JP (1) JP2007286150A (ja)
KR (1) KR101418611B1 (ja)
CN (3) CN101421767A (ja)
TW (1) TWI449179B (ja)
WO (1) WO2007119727A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100065844A1 (en) * 2008-09-18 2010-03-18 Sony Corporation Thin film transistor and method of manufacturing thin film transistor
CN101752390A (zh) * 2008-12-05 2010-06-23 株式会社半导体能源研究所 半导体装置
CN101826521A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI567737B (zh) * 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 半導體記憶裝置
US20210288210A1 (en) * 2008-09-12 2021-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8130182B2 (en) * 2008-12-18 2012-03-06 Global Oled Technology Llc Digital-drive electroluminescent display with aging compensation
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100989134B1 (ko) 2009-01-07 2010-10-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101100999B1 (ko) 2009-01-13 2011-12-29 삼성모바일디스플레이주식회사 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5504008B2 (ja) * 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
TWI479574B (zh) 2009-03-16 2015-04-01 Hannstar Display Corp Ｔｆｔ陣列基板及其製造方法
JP5278119B2 (ja) * 2009-04-02 2013-09-04 ソニー株式会社 表示装置の駆動方法
US8441047B2 (en) * 2009-04-10 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101073542B1 (ko) 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101745341B1 (ko) * 2009-09-04 2017-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
JP5700626B2 (ja) * 2009-09-04 2015-04-15 株式会社半導体エネルギー研究所 Ｅｌ表示装置
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
CN107195328B (zh) * 2009-10-09 2020-11-10 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR101779349B1 (ko) * 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101962603B1 (ko) 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
KR101829074B1 (ko) 2009-10-29 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102334468B1 (ko) * 2009-10-30 2021-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101824854B1 (ko) * 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20230107711A (ko) * 2009-11-13 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR101922849B1 (ko) 2009-11-20 2018-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105739209B (zh) * 2009-11-30 2022-05-27 株式会社半导体能源研究所 液晶显示设备、用于驱动该液晶显示设备的方法
KR101921619B1 (ko) 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102725842B (zh) * 2010-02-05 2014-12-03 株式会社半导体能源研究所 半导体器件
KR101050466B1 (ko) 2010-03-12 2011-07-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 커패시터 및 그것을 구비한 유기 발광 표시 장치
US20130214279A1 (en) * 2010-04-30 2013-08-22 Jun Nishimura Circuit board and display device
DE112011101969B4 (de) * 2010-06-11 2018-05-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP5443588B2 (ja) * 2010-06-22 2014-03-19 パナソニック株式会社 発光表示装置及びその製造方法
US8487844B2 (en) 2010-09-08 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device including the same
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
EP2447997A1 (en) * 2010-10-26 2012-05-02 Samsung Mobile Display Co., Ltd. Organic light-emitting display device
KR101826069B1 (ko) * 2010-10-26 2018-03-23 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP5675601B2 (ja) * 2010-11-10 2015-02-25 パナソニック株式会社 有機ｅｌ表示パネル及びその駆動方法
JP5241966B2 (ja) * 2010-12-01 2013-07-17 シャープ株式会社 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
CN102760837B (zh) * 2012-07-10 2015-02-25 深圳市华星光电技术有限公司 有机发光二极管器件结构及显示装置
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR102309629B1 (ko) * 2013-12-27 2021-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
CN104900653B (zh) * 2015-04-14 2017-12-29 深圳市华星光电技术有限公司 Tft布局结构
CN104778924A (zh) * 2015-04-28 2015-07-15 陕西科技大学 一种amoled像素阵列驱动显示装置
CN104992947B (zh) * 2015-06-03 2018-01-12 合肥鑫晟光电科技有限公司 一种氧化物半导体tft阵列基板及其制备方法
US9911756B2 (en) * 2015-08-31 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and electronic device surrounded by layer having assigned band gap to prevent electrostatic discharge damage
CN105185321B (zh) * 2015-10-27 2018-05-29 深圳市华星光电技术有限公司 Amoled驱动电路、显示面板及显示器
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
US9905579B2 (en) * 2016-03-18 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP7200418B2 (ja) 2016-06-22 2023-01-06 株式会社半導体エネルギー研究所 半導体装置
WO2018004650A1 (en) * 2016-07-01 2018-01-04 Intel Corporation 1t-1r rram cell including group iii-n access transistor
KR20180025354A (ko) 2016-08-29 2018-03-09 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
WO2018122665A1 (en) * 2016-12-27 2018-07-05 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
US11170718B2 (en) 2017-05-12 2021-11-09 Boe Technology Group Co., Ltd. Display panel, display device and compensating method
CN108877651B (zh) * 2017-05-12 2020-12-22 京东方科技集团股份有限公司 显示面板、显示设备及补偿方法
US10629730B2 (en) * 2018-05-25 2020-04-21 International Business Machines Corporation Body contact in Fin field effect transistor design
KR102625448B1 (ko) 2018-10-10 2024-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102082278B1 (ko) * 2019-02-01 2020-04-24 삼성디스플레이 주식회사 유기 발광 표시 장치
TW202211195A (zh) 2020-08-12 2022-03-16 日商半導體能源研究所股份有限公司 顯示裝置、其工作方法以及電子裝置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) * 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2000227771A (ja) * 1998-12-01 2000-08-15 Sanyo Electric Co Ltd カラーｅｌ表示装置
JP2002278513A (ja) 2001-03-19 2002-09-27 Sharp Corp 電気光学装置
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003115393A (ja) * 2001-10-02 2003-04-18 Sony Corp 有機エレクトロルミネッセンス素子及びその製造方法、画像表示装置
JP2003173154A (ja) * 2001-09-28 2003-06-20 Sanyo Electric Co Ltd 半導体装置及び表示装置
JP2003271098A (ja) 2002-02-12 2003-09-25 Eastman Kodak Co 輝度フィードバックを備えたフラットパネル発光画素
JP2004045647A (ja) * 2002-07-10 2004-02-12 Pioneer Electronic Corp 表示パネル及び表示装置
JP2004233861A (ja) * 2003-01-31 2004-08-19 Nikon Corp マスク、露光方法及びデバイス製造方法
WO2005022498A2 (en) * 2003-09-02 2005-03-10 Koninklijke Philips Electronics N.V. Active matrix display devices
JP2005217342A (ja) * 2004-02-02 2005-08-11 Sony Corp 半導体装置の製造方法
JP2005268724A (ja) * 2004-03-22 2005-09-29 Sony Corp 電子素子およびその製造方法
JP2005285631A (ja) * 2004-03-30 2005-10-13 Casio Comput Co Ltd 画素回路基板、画素回路基板の検査方法、トランジスタ群、トランジスタ群の検査方法、検査装置
JP2006039574A (ja) 2001-09-10 2006-02-09 Seiko Epson Corp 電子装置、及び電子機器
JP2006186319A (ja) * 2004-11-10 2006-07-13 Canon Inc 発光装置及び表示装置
JP2007073311A (ja) * 2005-09-06 2007-03-22 Canon Inc 発光素子

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608654B2 (en) * 1992-09-11 2003-08-19 Kopin Corporation Methods of fabricating active matrix pixel electrodes
US6847341B2 (en) * 2000-04-19 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
JP3779166B2 (ja) * 2000-10-27 2006-05-24 シャープ株式会社 階調表示用電圧発生装置、及びそれを備えた階調表示装置
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP2003017706A (ja) * 2001-07-02 2003-01-17 Idemitsu Kosan Co Ltd Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP4075505B2 (ja) * 2001-09-10 2008-04-16 セイコーエプソン株式会社 電子回路、電子装置、及び電子機器
JP2002319682A (ja) * 2002-01-04 2002-10-31 Japan Science & Technology Corp トランジスタ及び半導体装置
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
KR100488835B1 (ko) * 2002-04-04 2005-05-11 산요덴키가부시키가이샤 반도체 장치 및 표시 장치
KR101058096B1 (ko) * 2004-04-01 2011-08-24 삼성전자주식회사 표시패널과, 이의 제조방법 및 이를 갖는 표시장치
TWI376670B (en) * 2003-04-07 2012-11-11 Samsung Display Co Ltd Display panel, method for manufacturing thereof, and display device having the same
JP2006525539A (ja) * 2003-05-02 2006-11-09 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 閾値電圧のドリフト補償を有するアクティブマトリクスｏｌｅｄ表示装置
CN102856390B (zh) * 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
JP5152448B2 (ja) * 2004-09-21 2013-02-27 カシオ計算機株式会社 画素駆動回路及び画像表示装置
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP5084111B2 (ja) * 2005-03-31 2012-11-28 三洋電機株式会社 表示装置及び表示装置の駆動方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) * 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2000227771A (ja) * 1998-12-01 2000-08-15 Sanyo Electric Co Ltd カラーｅｌ表示装置
JP2002278513A (ja) 2001-03-19 2002-09-27 Sharp Corp 電気光学装置
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2006039574A (ja) 2001-09-10 2006-02-09 Seiko Epson Corp 電子装置、及び電子機器
JP2003173154A (ja) * 2001-09-28 2003-06-20 Sanyo Electric Co Ltd 半導体装置及び表示装置
JP2003115393A (ja) * 2001-10-02 2003-04-18 Sony Corp 有機エレクトロルミネッセンス素子及びその製造方法、画像表示装置
JP2003271098A (ja) 2002-02-12 2003-09-25 Eastman Kodak Co 輝度フィードバックを備えたフラットパネル発光画素
JP2004045647A (ja) * 2002-07-10 2004-02-12 Pioneer Electronic Corp 表示パネル及び表示装置
JP2004233861A (ja) * 2003-01-31 2004-08-19 Nikon Corp マスク、露光方法及びデバイス製造方法
WO2005022498A2 (en) * 2003-09-02 2005-03-10 Koninklijke Philips Electronics N.V. Active matrix display devices
JP2005217342A (ja) * 2004-02-02 2005-08-11 Sony Corp 半導体装置の製造方法
JP2005268724A (ja) * 2004-03-22 2005-09-29 Sony Corp 電子素子およびその製造方法
JP2005285631A (ja) * 2004-03-30 2005-10-13 Casio Comput Co Ltd 画素回路基板、画素回路基板の検査方法、トランジスタ群、トランジスタ群の検査方法、検査装置
JP2006186319A (ja) * 2004-11-10 2006-07-13 Canon Inc 発光装置及び表示装置
JP2007073311A (ja) * 2005-09-06 2007-03-22 Canon Inc 発光素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2006824A4

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210288210A1 (en) * 2008-09-12 2021-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100065844A1 (en) * 2008-09-18 2010-03-18 Sony Corporation Thin film transistor and method of manufacturing thin film transistor
US8999750B2 (en) 2008-12-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101752390A (zh) * 2008-12-05 2010-06-23 株式会社半导体能源研究所 半导体装置
US9201280B2 (en) 2008-12-05 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11955537B2 (en) 2009-03-05 2024-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11961894B2 (en) 2009-03-05 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9941393B2 (en) 2009-03-05 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10326008B2 (en) 2009-03-05 2019-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10686061B2 (en) 2009-03-05 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN101826521A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置
US11233132B2 (en) 2009-03-05 2022-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
TWI567737B (zh) * 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 半導體記憶裝置

Also Published As

Publication number Publication date
CN101916544A (zh) 2010-12-15
US20090160741A1 (en) 2009-06-25
EP2006824A4 (en) 2014-08-20
JP2007286150A (ja) 2007-11-01
KR101418611B1 (ko) 2014-07-14
EP2006824A9 (en) 2009-08-05
CN101916743B (zh) 2013-05-08
KR20090004944A (ko) 2009-01-12
TW200746436A (en) 2007-12-16
CN101916544B (zh) 2013-06-19
CN101421767A (zh) 2009-04-29
EP2006824A2 (en) 2008-12-24
CN101916743A (zh) 2010-12-15
TWI449179B (zh) 2014-08-11

Similar Documents

Publication Publication Date Title
WO2007119727A1 (ja) 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP7328433B2 (ja) 発光装置
JP4990538B2 (ja) 表示装置及びその駆動方法
TW483178B (en) EL display device and electronic apparatus
JP5368381B2 (ja) 有機発光表示装置及びその製造方法
KR100867926B1 (ko) 유기전계발광표시장치 및 그의 제조 방법
TW538650B (en) Driving method for electro-optical device, electro-optical device, and electronic apparatus
US9312279B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same
US8487395B2 (en) Thin-film transistor array device, el display panel, el display device, thin-film transistor array device manufacturing method, el display panel manufacturing method
CN102456581A (zh) 薄膜晶体管及其制造方法
US20060212766A1 (en) Display device and driving method thereof
US20080197354A1 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
JP5244859B2 (ja) 電気光学装置、及び、電流制御用ｔｆｔ基板の製造方法
US11183554B2 (en) Display device and method of manufacturing the display device
KR100599727B1 (ko) 유기 ｅｌ 발광셀의 커패시터 및 그 제조 방법
JP2009122196A (ja) アクティブマトリクス型表示装置およびその駆動方法
JP2007026704A (ja) エレクトロルミネッセンス表示装置
TW200950087A (en) Thin film transistor, method of manufacturing the same, and display device using the same
KR100627333B1 (ko) 유기 이엘 발광셀 및 그 제조 방법
JP2009224360A (ja) 薄膜トランジスタの製造方法および表示装置の製造方法
TWI275323B (en) Dual-side display device
TWI326927B (en) System for displaying images
JP2021105704A (ja) 表示装置
JPWO2012172714A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
JP2008124340A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07741359

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12296750

Country of ref document: US

Ref document number: 2007741359

Country of ref document: EP

Ref document number: 1020087024822

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200780013174.X

Country of ref document: CN

Ref document number: 5474/CHENP/2008

Country of ref document: IN

NENP Non-entry into the national phase

Ref country code: DE