KR101418611B1 - 전기 광학 장치, 및 전류 제어용 ｔｆｔ 기판 및 그의 제조방법 - Google Patents

전기 광학 장치, 및 전류 제어용 ｔｆｔ 기판 및 그의 제조방법 Download PDF

Info

Publication number
KR101418611B1
KR101418611B1 KR1020087024822A KR20087024822A KR101418611B1 KR 101418611 B1 KR101418611 B1 KR 101418611B1 KR 1020087024822 A KR1020087024822 A KR 1020087024822A KR 20087024822 A KR20087024822 A KR 20087024822A KR 101418611 B1 KR101418611 B1 KR 101418611B1
Authority
KR
South Korea
Prior art keywords
line
transistor
electrode
measuring
driving
Prior art date
Application number
KR1020087024822A
Other languages
English (en)
Other versions
KR20090004944A (ko
Inventor
가즈요시 이노우에
고끼 야노
노부오 다나까
Original Assignee
이데미쓰 고산 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데미쓰 고산 가부시키가이샤 filed Critical 이데미쓰 고산 가부시키가이샤
Publication of KR20090004944A publication Critical patent/KR20090004944A/ko
Application granted granted Critical
Publication of KR101418611B1 publication Critical patent/KR101418611B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 직접적으로 교류 전류를 제어하여, 고주파의 교류 전류를 출력할 수 있고, 안정적으로 대전력을 출력할 수 있으며, 제조 원가의 비용 절감을 도모하는 것이 가능한 전기 광학 장치, 및 전류 제어용 TFT 기판 및 그의 제조 방법의 제공을 목적으로 한다. 전기 광학 장치로서의 분산형 무기 EL 표시 장치 (1c)는 데이터선 구동 회로 (11), 주사선 구동 회로 (12), 전원선 제어 회로 (13a), 전류 측정 회로 (15) 및 전류 제어용 TFT 기판 (100c)를 구비하고 있다.
전기 광학 장치, 데이터선 구동 회로, 주사선 구동 회로, 전원선 제어 회로, 전류 측정 회로, 전류 제어용 TFT 기판

Description

전기 광학 장치, 및 전류 제어용 ＴＦＴ 기판 및 그의 제조 방법{ELECTRO-OPTIC DEVICE, AND TFT SUBSTRATE FOR CURRENT CONTROL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 전기 광학 장치, 및 전류 제어용 TFT 기판 및 그의 제조 방법에 관한 것이다. 특히, 본 발명의 전기 광학 장치, 및 전류 제어용 TFT 기판 및 그의 제조 방법에 따르면, 직접적으로 교류 전류를 제어하여, 고주파의 교류 전류를 출력할 수 있고, 안정적으로 대전력을 출력할 수 있으며, 제조 원가의 비용 절감을 도모할 수 있다.
유기 EL 표시 장치는 LCD(Liquid Crystal Display; 액정 디스플레이) 표시 장치를 대체하는 차세대 표시 장치나 고체 조명으로서 주목받고 있다. 그 이유는, 유기 EL(Electronic Luminescence; 전계 발광) 소자가 자발광 소자이므로 시야각 의존성이 적기 때문이다. 또한, 유기 EL 소자는 백 라이트나 반사광이 불필요하기 때문에 저소비 전력인 등과 같은 우수한 특성을 갖고 있기 때문이다.
또한, 유기 EL 표시 장치의 구동 방식으로서, 단순 매트릭스 구동 방식과 액티브 매트릭스 구동 방식이 있다. 액티브 매트릭스 구동 방식은 화질이나 응답 속도 등의 면에서 단순 매트릭스 구동 방식보다 우수하다. 액티브 매트릭스 구동 방 식의 유기 EL 표시 장치는 각 화소에 스위칭 트랜지스터나 구동 트랜지스터 등이 형성된 TFT(박막 트랜지스터) 기판(일반적으로, 전류 제어용 TFT 기판이라고도 호칭됨)을 가지고 있다. 이 유기 EL 표시 장치는 상기 TFT 기판에 의해, 각 유기 EL 소자에 흐르는 전류량을 제어한다.
그런데, 상기 액티브 매트릭스 구동 방식의 유기 EL 표시 장치는 우수한 특성을 가지고 있다. 단, 구동 트랜지스터의 특성이 변동되면, 각 화소에 있어서 유기 EL 소자에 흐르는 전류량이 달라진다. 이 경우, 휘도 불균일이 발생한다. 또한, 유기 EL 소자는 전류 발광 장치로서, 전류의 대소에 따라 발광 강도를 변화시킬 수 있다. 단, 연속 발광시킨 경우, 시간의 경과와 함께 발광 강도가 저하된다.
상술한 단점을 해결하기 위해, 다양한 구동 회로를 갖는 유기 EL 표시 장치가 제안되어 왔다.
(종래예)
예를 들면, 특허 문헌 1에는 광학적 피드백을 가능하게 하는 어드레스 가능 화상 표시 화소의 기술이 개시되어 있다. 이 어드레스 가능 화상 표시 화소는 광 센서와 피드백 판독 회로가 기판 상에 형성되어 있다. 광 센서는 기판 상에 형성되고, 발광체와 광학적으로 결합되어 있다. 이 광 센서는 발광체가 발하는 빛에 반응하여 피드백 전압 신호를 생성하기 위해, 발광체가 발하는 빛을 검출한다. 또한, 피드백 판독 회로는 리셋 수단, 및 선택 스위치를 구비하고 있다. 이 리셋 수단은 피드백 전압 신호에 반응하여, 발광체의 광 출력을 나타내는 피드백 신호를 출력한다. 또한, 리셋 수단은 트랜지스터 증폭기나 판독 회로를 리셋한다.
또한, 특허 문헌 2에는 TFT 특성의 변동에 의한 휘도 불균일을 보정하는 전기 광학 장치의 기술이 개시되어 있다. 이 전기 광학 장치는 액티브 매트릭스 구성에 있어서, 각 화소에 전류 측정 소자를 설치하지 않지만, 유기 EL 소자에 흐르는 전류를 측정한다. 이 전기 광학 장치는 액티브 소자와 유기 EL 소자가 매트릭스형으로 배치되고, 유기 EL 소자에 전류를 공급하는 복수의 전류 공급선이 배치되고, 각 전류 공급선에 전류 측정 소자가 설치되어 있다. 이 전기 광학 장치는 하나의 주사선에 주사 전압을 제공하고, 이와 동기하여 각 데이터선에 소정의 데이터 전압을 공급하고, 전류 측정 소자에 의해 유기 EL 소자에 흐르는 전류치를 측정한다. 다음으로, 이 전기 광학 장치는 동일한 주사선에 주사 전압을 제공하고, 이와 동기하여 각 데이터선에 전기 광학 소자를 0 계조로 하는 데이터 신호를 공급한다. 그리고, 이 전기 광학 장치는 상기 구동 동작을 각 주사선에 대하여 행하고, 얻어진 전류 측정치에 기초하여 각 액티브 소자에 제공하는 데이터 전압을 보정한다.
또한, 특허 문헌 3에는 구동 트랜지스터의 특성의 변동을 보상하기 위한 보상 트랜지스터를 각 화소에 설치한 전기 광학 장치의 기술이 개시되어 있다. 이 전기 광학 장치는 각 화소의 구동 트랜지스터와 보상 트랜지스터를 포함하는 전류 미러 회로를 구비하고 있다. 이 전기 광학 장치는 각 화소의 구동 트랜지스터와 보상 트랜지스터의 이득 계수를 일치시킨다. 이에 따라, 각 화소에 형성되어 있는 구동 트랜지스터에 변동이 발생하더라도 각 화소의 피구동 소자에 동일한 크기의 전류를 공급할 수 있다. 따라서, 구동 트랜지스터의 특성 변동에 기인하는 휘도 불균일을 억제할 수 있다.
특허 문헌 1: 일본 특허 공개 제2003-271098호 공보
특허 문헌 2: 일본 특허 공개 제2002-278513호 공보
특허 문헌 3: 일본 특허 공개 제2006-39574호 공보
<발명의 개시>
<발명이 해결하고자 하는 과제>
그러나, 상기 특허 문헌 1, 3에 기재된 기술에서는 각 화소의 구성 요소가 증대하여 구조가 복잡화된다. 따라서, 수율이 저하되는 등의 문제나, 제조 원가의 비용 절감을 도모할 수 없는 등의 문제가 있었다.
또한, 특허 문헌 3에 기재된 기술에서는 제조 단계에 있어서 각 화소의 구동 트랜지스터와 보상 트랜지스터의 이득 계수를 일치시킨다. 이에 따라, 구동 트랜지스터의 특성의 변동에 기인하는 휘도 불균일을 억제할 수 있다. 단, 장시간 사용되면, 각 화소의 구동 트랜지스터와 보상 트랜지스터에 통전되는 시간이 달라지게 된다. 그리고, 열화에 의한 성능의 차이가 커져 휘도 불균일로서 나타나는 등의 문제가 있었다.
또한, 상기 특허 문헌 2에 기재된 기술에서는 다수(n개)의 유기 EL 소자에 전류를 공급하는 1개의 전류 공급선에 전류 측정 소자가 접속되어 있다. 이에 따라, 동일 열의 각 화소에 대하여 하나의 화소의 유기 EL 소자에 흐르는 전류를 측정할 수 있다. 단, 측정 중에는 동일 열의 다른 화소에 전류를 흘리지 않도록 할 필요가 있다(그 이유는 동일 열의 다수의 화소에 전류를 흘리면, 하나의 화소의 유기 EL 소자에 흐르는 전류 변동분을 측정할 수 없기 때문임). 즉, 동일 열의 다른 화소에 전류를 흘리지 않는 상태에서 측정할 필요가 있어 측정 조건이 제한되는 등의 문제가 있었다.
또한, 일반적인 유기 EL 표시 장치는 복수의 실리콘 반도체를 이용한 박막 트랜지스터가 배치된 전류 제어용 TFT 기판을 가지고 있다. 단, 전류를 대량으로 흘렸을 경우, 실리콘 반도체가 열화되어, 유기 EL 발광 소자에 인가하는 전압이나 전류를 제어할 수 없게 되는 경우가 있는 등의 문제가 있었다. 또한, 직류 전류를 대량으로 흘림으로써, 유기 EL 발광 장치의 수명이 짧아지는 등의 문제가 있었다.
또한, 전기 광학 소자로서 무기 EL 소자를 이용한 전기 광학 장치는 교류 전원에 의해 무기 EL 소자를 구동시키고 있다. 이 전기 광학 장치는 1회의 구동 중에 교류 구동을 행할 수는 없고, 다음번의 구동에 있어서, 전압을 반전시키고 나서 무기 EL 소자를 구동시키고 있다. 즉, 외관상 교류 구동으로 되어 있지만, 1회의 스캔 중에는 직류 구동이다. 따라서, 교류 구동의 주파수를 높게 하기 위해서는 스캔의 주파수를 높게 할 필요가 있고, 고주파수화를 도모할 수 없는 등의 문제가 있었다.
본 발명은 이러한 과제를 감안하여 이루어진 것으로서, 직접적으로 교류 전류를 제어하여, 고주파의 교류 전류를 출력할 수 있고, 안정적으로 대전력을 출력할 수 있고, 제조 원가의 비용 절감을 도모하는 것이 가능한 전기 광학 장치, 및 전류 제어용 TFT 기판 및 그의 제조 방법의 제공을 목적으로 한다.
<과제를 해결하기 위한 수단>
상기 목적을 달성하기 위해, 본 발명의 전류 제어용 TFT 기판은, 전기 광학 소자에 전류를 공급하는 구동 트랜지스터와, 이 구동 트랜지스터를 제어하는 스위칭 트랜지스터가 형성된 전류 제어용 TFT 기판으로서, 상기 구동 트랜지스터의 활성층이 산화물 반도체층을 포함한다.
이와 같이 하면, 큰 교류 전류나 대전력을 투입하더라도, 구동 트랜지스터의 활성층에 비정질 Si나 폴리 Si 반도체를 이용한 것에 비하여 그의 성능 열화가 작다. 따라서, 안정성이 우수하고, 또한 내구성이 향상된다. 또한, 유기 EL 소자를 갖는 발광 장치에 이용되면, 발광 장치의 수명을 크게 연장시킬 수 있다.
또한, 바람직하게는, 상기 스위칭 트랜지스터의 활성층이 산화물 반도체층을 포함하면 좋다.
이와 같이 하면, 스위칭 트랜지스터의 활성층에 비정질 Si나 폴리 Si 반도체를 이용한 것에 비하여 내구성을 향상시킬 수 있다.
또한, 바람직하게는, 상기 구동 트랜지스터가 소스선, 드레인선, 소스 전극 또는 드레인 전극 중 적어도 하나 이상을 구비하고, 상기 소스선, 드레인선, 소스 전극 또는 드레인 전극 중 적어도 하나 이상이 산화물 도전체층을 포함하면서, 상기 산화물 도전체층이 상기 전기 광학 소자의 화소 전극으로서 기능하면 좋다.
이와 같이 하면, 제조할 때에 사용하는 마스크수를 삭감할 수 있어 제조 공정이 삭감된다. 따라서, 생산 효율이 향상되어 제조 원가의 비용 절감을 도모할 수 있다. 또한, 통상, 산화물 도전체층이 소스선, 드레인선, 소스 전극, 드레인 전극 및 화소 전극으로서 기능한다. 이와 같이 하면, 소스선, 드레인선, 소스 전극, 드레인 전극 및 화소 전극을 효율적으로 제조할 수 있다.
또한, 바람직하게는, 상기 스위칭 트랜지스터가 소스선, 드레인선, 소스 전극 또는 드레인 전극 중 적어도 하나 이상을 구비하고, 상기 소스선, 드레인선, 소스 전극 또는 드레인 전극 중 적어도 하나 이상이 산화물 도전체층을 포함하면 좋다.
또한, 바람직하게는, 상기 전류 제어용 TFT 기판이 게이트선, 소스선, 드레인선, 게이트 전극, 소스 전극, 드레인 전극 또는 화소 전극 중 적어도 하나 이상을 구비하고, 상기 게이트선, 소스선, 드레인선, 게이트 전극, 소스 전극, 드레인 전극 또는 화소 전극 중 적어도 하나 이상의 상측에 보조 도전체층을 형성하면 좋다.
이와 같이 하면, 각 배선이나 전극의 전기 저항을 감소시킬 수 있다. 따라서, 신뢰성을 향상시킬 수 있고, 또한 에너지 효율의 저하를 억제할 수 있다.
또한, 상기 목적을 달성하기 위해, 본 발명의 전기 광학 장치는, 전류에 의해 구동되는 전기 광학 소자와, 이 전기 광학 소자에 전류를 공급하는 구동 트랜지스터 및 이 구동 트랜지스터를 제어하는 스위칭 트랜지스터가 적어도 형성된 전류 제어용 TFT 기판을 구비한 전기 광학 장치이며, 상기 전류 제어용 TFT 기판이 상기 청구항 1 내지 5 중 어느 한 항에 기재된 전류 제어용 TFT 기판이다.
이와 같이 하면, 큰 교류 전류나 대전력을 투입하더라도, 구동 트랜지스터의 활성층에 비정질 Si나 폴리 Si 반도체를 이용한 것에 비하여 그의 성능 열화가 작다. 따라서, 안정성이 우수하고, 또한 전류 제어용 TFT 기판의 내구성이 향상된다. 이에 따라, 전기 광학 장치의 수명을 크게 연장시킬 수 있다.
또한, 본 발명의 전기 광학 장치는, 전류에 의해 구동되는 전기 광학 소자와, 이 전기 광학 소자에 전류를 공급하는 구동 트랜지스터와, 이 구동 트랜지스터를 제어하는 스위칭 트랜지스터와, 상기 구동 트랜지스터의 게이트 전극에 캐패시터 전압을 인가하기 위한 캐패시터와, 상기 전기 광학 소자에 공급되는 전류를 측정하기 위한 측정용 트랜지스터를 구비한 전기 광학 장치이며,
상기 스위칭 트랜지스터의 게이트선이 상기 스위칭 트랜지스터를 제어하기 위한 주사선과 접속되고, 상기 스위칭 트랜지스터의 소스선이 상기 전기 광학 소자로 공급되는 전류를 제어하기 위한 데이터선과 접속되고, 상기 스위칭 트랜지스터의 드레인선이 상기 구동 트랜지스터의 게이트선 및 상기 캐패시터의 제1 전극과 병렬로 접속되고, 상기 구동 트랜지스터의 소스선이 상기 전기 광학 소자로 전류를 공급하기 위한 구동선과 접속되고, 상기 구동 트랜지스터의 드레인선이 상기 전기 광학 소자, 상기 캐패시터의 제2 전극 및 상기 측정용 트랜지스터의 소스선과 병렬로 접속되고, 상기 측정용 트랜지스터의 게이트선이 상기 주사선과 접속되고, 상기 측정용 트랜지스터의 드레인선이 상기 전기 광학 소자로 공급되는 전류를 측정하기 위한 측정선과 접속되어 있다.
이와 같이 하면, 주사선에 직류 전압을 인가하면, 스위칭 트랜지스터 및 측정용 트랜지스터가 온(on) 상태가 된다. 그리고, 데이터선으로부터 공급되는 직류 전압·전류에 의해, 스위칭 트랜지스터를 통해 구동 트랜지스터의 온 상태를 제어한다. 또한, 구동선으로부터 구동 트랜지스터 및 측정용 트랜지스터를 통해, 측정선에 흐르는 직류 전류를 측정할 수 있다. 따라서, 측정선을 통해, 전기 광학 소자에 공급되는 직류 전류가 원하는 전류치가 될 때까지 데이터선의 전압·전류를 제어할 수 있고, 전기 광학 소자의 휘도를 미조정할 수 있다.
또한, 캐패시터의 제1 전극은 스위칭 트랜지스터의 드레인선 및 구동 트랜지스터의 게이트선과 병렬로 접속되어 있다. 또한, 캐패시터의 제2 전극은 구동 트랜지스터의 드레인선, 전기 광학 소자 및 측정용 트랜지스터의 소스선과 병렬로 접속되어 있다. 이에 따라, 전기 광학 소자에 공급되는 직류 전류가 원하는 전류치가 된 시점에, 주사선의 전압을 끊고, 스위칭 트랜지스터 및 측정용 트랜지스터를 오프(off) 상태로 하더라도, 캐패시터에 축적된 전압에 의해 구동 트랜지스터는 온 상태가 유지된다. 즉, 측정용 트랜지스터를 통해 계측된 직류 전류가 구동 트랜지스터를 통해 구동선으로부터 전기 광학 소자에 공급된다. 따라서, 직류 구동형의 전기 광학 소자의 안정된 발광이 가능해진다.
또한, 바람직하게는, 상기 전기 광학 소자를 직류 전류 구동형의 전기 광학 소자로 하면 좋다.
이와 같이 하면, 직류 전류 구동형의 전기 광학 소자의 안정된 발광이 가능해진다.
또한, 바람직하게는, 상기 직류 전류 구동형의 전기 광학 소자를 유기 EL 소자 및/또는 직류 구동형 무기 EL 소자로 하면 좋다.
이와 같이 하면, 유기 EL 소자 및/또는 직류 구동형 무기 EL 소자의 안정된 발광이 가능해진다.
또한, 본 발명의 전기 광학 장치는, 전류에 의해 구동되는 전기 광학 소자와, 이 전기 광학 소자에 전류를 공급하는 구동 트랜지스터와, 이 구동 트랜지스터를 제어하는 스위칭 트랜지스터와, 상기 구동 트랜지스터의 게이트 전극에 캐패시터 전압을 인가하기 위한 캐패시터와, 상기 전기 광학 소자에 공급되는 전류를 측정하기 위한 측정용 트랜지스터를 구비한 전기 광학 장치이며, 상기 스위칭 트랜지스터의 게이트선이 상기 스위칭 트랜지스터를 제어하기 위한 주사선과 접속되고, 상기 스위칭 트랜지스터의 소스선이 상기 전기 광학 소자로 공급되는 전류를 제어하기 위한 데이터선과 접속되고, 상기 스위칭 트랜지스터의 드레인선이 상기 구동 트랜지스터의 게이트선 및 상기 캐패시터의 제1 전극과 병렬로 접속되고, 상기 구동 트랜지스터의 소스선이 상기 전기 광학 소자로 전류를 공급하기 위한 구동선과 접속되고, 상기 구동 트랜지스터의 드레인선이 상기 전기 광학 소자 및 상기 측정용 트랜지스터의 소스선과 병렬로 접속되고, 상기 캐패시터의 제2 전극이 축적된 전하를 개방하기 위한 캐패시터선과 접속되고, 상기 측정용 트랜지스터의 게이트선이 상기 주사선과 접속되고, 상기 측정용 트랜지스터의 드레인선이 상기 전기 광학 소자로 공급되는 전류를 측정하기 위한 측정선과 접속되어 있다.
이와 같이 하면, 주사선에 직류 전압을 인가하면, 스위칭 트랜지스터 및 측정용 트랜지스터가 온 상태가 된다. 그리고, 데이터선으로부터 공급되는 직류 전압·전류에 의해, 스위칭 트랜지스터를 통해 구동 트랜지스터의 온 상태를 제어한다. 또한, 구동선으로부터 구동 트랜지스터 및 측정용 트랜지스터를 통해, 측정선에 흐르는 직류 전류 또는 교류 전류를 측정할 수 있다. 따라서, 측정선을 통해, 전기 광학 소자에 공급되는 직류 전류 또는 교류 전류가 원하는 전류치가 될 때까지 데이터선의 직류 전압·전류를 제어할 수 있어, 전기 광학 소자의 휘도를 미조정할 수 있다.
또한, 캐패시터의 제1 전극은 스위칭 트랜지스터의 드레인선 및 구동 트랜지스터의 게이트선과 병렬로 접속되어 있다. 또한, 캐패시터의 제2 전극은 음극에 접지된 캐패시터선과 접속되어 있다. 이에 따라, 전기 광학 소자에 공급되는 직류 전류 또는 교류 전류가 원하는 전류치가 된 시점에 주사선의 전압을 끊고, 스위칭 트랜지스터 및 측정용 트랜지스터를 오프 상태로 하더라도, 캐패시터에 축적된 전압에 의해 구동 트랜지스터는 온 상태가 유지된다. 즉, 측정용 트랜지스터를 통해 계측된 직류 전류 또는 교류 전류가 구동 트랜지스터를 통해 구동선으로부터 전기 광학 소자에 공급된다. 따라서, 직류 구동형 또는 교류 구동형의 전기 광학 소자의 안정된 발광이 가능해진다.
또한, 바람직하게는, 상기 전기 광학 소자를 직류 전류 구동형 및/또는 교류 전류 구동형의 전기 광학 소자로 하면 좋다.
이와 같이 하면, 직류 전류 구동형 및/또는 교류 전류 구동형의 전기 광학 소자의 안정된 발광이 가능해진다.
또한, 바람직하게는, 상기 직류 전류 구동형 및/또는 교류 전류 구동형의 전기 광학 소자를 직류 구동형 무기 EL 소자, 유기 EL 소자 및/또는 교류 구동형 무기 EL 소자로 하면 좋다.
이와 같이 하면, 직류 구동형 무기 EL 소자, 유기 EL 소자 및/또는 교류 구동형 무기 EL 소자의 안정된 발광이 가능해진다.
또한, 바람직하게는, 상기 전기 광학 소자, 구동 트랜지스터, 스위칭 트랜지스터, 캐패시터 및 측정용 트랜지스터를 포함하는 화소가 전류 제어용 TFT 기판에 배치되면 좋다.
이와 같이 하면, 전기 광학 장치에 TFT(박막 트랜지스터) 기술을 사용할 수 있다.
또한, 바람직하게는, 상기 전류 제어용 TFT 기판이 상기 청구항 1 내지 5 중 어느 한 항에 기재된 전류 제어용 TFT 기판이면 좋다.
이와 같이 하면, 큰 교류 전류나 대전력을 투입하더라도, 구동 트랜지스터의 활성층에 비정질 Si나 폴리 Si 반도체를 이용한 것에 비하여 그의 성능 열화가 작다.
이에 따라, 안정성이 우수하고, 또한 전류 제어용 TFT 기판의 내구성이 향상된다. 따라서, 전기 광학 장치의 수명을 크게 연장할 수 있다.
또한, 바람직하게는, 상기 전류 제어용 TFT 기판을 작동시키기 위한, 주사선 구동 회로, 데이터선 구동 회로, 전원선 제어 회로 및 전류 측정 회로를 구비하고, 상기 전류 측정 회로가 상기 전기 광학 소자에 공급되는 전류를 측정하고, 이 전류의 측정치에 기초하여 상기 데이터선 구동 회로, 주사선 구동 회로 및 전원선 제어 회로 중 적어도 하나 이상이 제어되면 좋다.
이와 같이 하면, 전기 광학 소자에 공급되는 전류를 측정할 수 있다. 또한, 이 측정치에 기초하여 데이터선 구동 회로, 주사선 구동 회로 및 전원선 제어 회로 중 적어도 하나 이상이 제어된다. 따라서, 설정된 전류를 확실하게 전기 광학 소자에 공급할 수 있다.
또한, 상기 목적을 달성하기 위해, 본 발명의 전류 제어용 TFT 기판의 제조 방법은, 기판의 상측에 도전체층 및 제1 레지스트를 적층하고, 제1 마스크에 의해 주사선, 스위칭 트랜지스터의 게이트 전극 및 게이트선을 형성하는 공정과, 스위칭 트랜지스터용의 게이트 절연막을 적층하는 공정과, 비정질 Si(규소) 또는 다결정 Si를 갖는 활성층, 또는 산화물 반도체층, 도전체층 및 제2 레지스트를 적층하고, 제2 하프톤 마스크에 의해 데이터선, 스위칭 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 구동 트랜지스터의 게이트선 및 게이트 전극을 형성하는 공정과, 구동 트랜지스터용의 게이트 절연막을 적층하는 공정과, 산화물 반도체층 및 제3 레지스트를 적층하고, 제3 마스크에 의해 구동 트랜지스터의 활성층을 형성하는 공정과, 산화물 도전체층 및 제4 레지스트를 적층하고, 제4 마스크 또는 제4 하프톤 마스크에 의해 EL 구동선, 구동 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 화소 전극을 형성하는 공정과, 절연 보호막 및 제5 레지스트를 적층하고, 제5 마스크에 의해 주사선용 패드, 데이터선용 패드, EL 구동선용 패드 및 화소 전극을 노출시키는 공정을 갖는 방법으로 되어 있다.
이와 같이, 본 발명은 TFT 기판의 제조 방법으로서도 유효하다. 즉, 구동 트랜지스터의 활성층을 n형 산화물 반도체층으로 하고 있다. 따라서, 구동 트랜지스터에 큰 전류나 대전력을 투입하더라도 구동 트랜지스터의 성능 열화가 작다. 이에 따라, 안정성이 우수하고, 또한 TFT 기판의 내구성이 향상된다. 또한, 제4 하프톤 마스크를 이용하여 EL 구동선, 구동 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극, 드레인선, 화소 전극을 제조할 수 있고, 사용하는 마스크수를 삭감할 수 있다. 이에 따라, 제조 공정이 삭감된다. 따라서, 생산 효율이 향상되어 제조 원가의 비용 절감을 도모할 수 있다. 또한, 보호용 절연막이 형성되어 있다. 따라서, TFT 기판에 유기 EL 재료, 전극 및 보호막을 설치함으로써 유기 EL 표시 장치를 용이하게 얻을 수 있다.
또한, 본 발명의 전류 제어용 TFT 기판의 제조 방법은, 기판의 상측에 도전체층 및 제1 레지스트를 적층하고, 제1 마스크에 의해 주사선, 스위칭 트랜지스터의 게이트 전극 및 게이트선, 및 측정용 트랜지스터의 게이트 전극 및 게이트선을 형성하는 공정과, 스위칭 트랜지스터용의 게이트 절연막을 적층하는 공정과, 비정질 Si(규소) 또는 다결정 Si를 갖는 활성층, 또는 산화물 반도체층, 도전체층 및 제2 레지스트를 적층하고, 제2 하프톤 마스크에 의해 데이터선, 캐패시터의 제1 전극, 측정선, 스위칭 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 구동 트랜지스터의 게이트선 및 게이트 전극을 형성하는 공정과, 구동 트랜지스터, 측정용 트랜지스터 및 캐패시터용의 게이트 절연막을 적층하는 공정과, 산화물 반도체층 및 제3 레지스트를 적층하고, 제3 하프톤 마스크에 의해 구동 트랜지스터 및 측정용 트랜지스터의 활성층, 및 측정선의 컨택트 홀을 형성하는 공정과, 산화물 도전체층 및 제4 레지스트를 적층하고, 제4 마스크 또는 제4 하프톤 마스크에 의해 EL 구동선, 캐패시터의 제2 전극, 화소 전극, 구동 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 측정용 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선을 형성하는 공정과, 절연 보호막 및 제5 레지스트를 적층하고, 제5 마스크에 의해 주사선용 패드, 데이터선용 패드, EL 구동선용 패드, 측정선용 패드 및 화소 전극을 노출시키는 공정을 갖는 방법으로 되어 있다.
이와 같이 하면, 직류 전류에 의해 구동되는 전기 광학 소자에 대하여, 전류 측정 회로에 의해 측정된, 소정의 예정치와 거의 동일한 값의 구동 전류를 공급할 수 있다. 따라서, 우수한 품질의 화상을 제공할 수 있다. 또한, 구동 트랜지스터 및 측정용 트랜지스터의 활성층을 n형 산화물 반도체층으로 하고 있다. 이에 따라, 구동 트랜지스터 및 측정용 트랜지스터에 큰 전류나 대전력을 투입하더라도 구동 트랜지스터 및 측정용 트랜지스터의 성능 열화가 작다. 따라서, 안정성이 우수하고, 또한 TFT 기판의 내구성이 향상된다. 또한, 사용하는 마스크수를 삭감할 수 있다. 이에 따라, 제조 공정이 삭감된다. 따라서, 생산 효율이 향상되어 제조 원가의 비용 절감을 도모할 수 있다.
또한, 본 발명의 전류 제어용 TFT 기판의 제조 방법은, 기판의 상측에 도전체층 및 제1 레지스트를 적층하고, 제1 마스크에 의해 주사선, 스위칭 트랜지스터의 게이트 전극 및 게이트선, 및 측정용 트랜지스터의 게이트 전극 및 게이트선을 형성하는 공정과, 스위칭 트랜지스터용의 게이트 절연막을 적층하는 공정과, 비정질 Si(규소) 또는 다결정 Si를 갖는 활성층, 또는 산화물 반도체층, 도전체층 및 제2 레지스트를 적층하고, 제2 하프톤 마스크에 의해 데이터선, 캐패시터의 제1 전극, 측정선, 스위칭 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 구동 트랜지스터의 게이트선 및 게이트 전극을 형성하는 공정과, 구동 트랜지스터, 측정용 트랜지스터 및 캐패시터용의 게이트 절연막을 적층하는 공정과, 산화물 반도체층 및 제3 레지스트를 적층하고, 제3 하프톤 마스크에 의해 구동 트랜지스터 및 측정용 트랜지스터의 활성층, 및 측정선의 컨택트 홀, 데이터선용 패드의 개구부, 주사선용 패드의 개구부, 측정선용 패드의 개구부를 형성하는 공정과, 산화물 도전체층 및 제4 레지스트를 적층하고, 제4 마스크 또는 제4 하프톤 마스크에 의해 EL 구동선, 캐패시터의 제2 전극, 화소 전극, 데이터선용 패드, 주사선용 패드, 측정선용 패드, 구동 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 측정용 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선을 형성하는 공정과, 절연 보호막 및 제5 레지스트를 적층하고, 제5 마스크에 의해 주사선용 패드, 데이터선용 패드, EL 구동선용 패드, 측정선용 패드 및 화소 전극을 노출시키는 공정을 갖는 방법으로 되어 있다.
이와 같이 하면, 데이터선용 패드, 주사선용 패드, 측정선용 패드 및 EL 구동선용 패드가 보호용 절연막의 바로 하층에 형성된다. 따라서, 데이터선용 패드, 주사선용 패드, 측정선용 패드 및 EL 구동선용 패드로의 접속성을 향상시킬 수 있다.
또한, 본 발명의 전류 제어용 TFT 기판의 제조 방법은, 기판의 상측에 도전체층 및 제1 레지스트를 적층하고, 제1 마스크에 의해 주사선, 캐패시터선, 캐패시터의 제2 전극, 스위칭 트랜지스터의 게이트 전극 및 게이트선, 및 측정용 트랜지스터의 게이트 전극 및 게이트선을 형성하는 공정과, 스위칭 트랜지스터 및 캐패시터용의 게이트 절연막을 적층하는 공정과, 비정질 Si(규소) 또는 다결정 Si를 갖는 활성층, 또는 산화물 반도체층, 도전체층 및 제2 레지스트를 적층하고, 제2 하프톤 마스크에 의해 데이터선, 캐패시터의 제1 전극, 측정선, 스위칭 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 구동 트랜지스터의 게이트선 및 게이트 전극을 형성하는 공정과, 구동 트랜지스터 및 측정용 트랜지스터용의 게이트 절연막을 적층하는 공정과, 산화물 반도체층 및 제3 레지스트를 적층하고, 제3 하프톤 마스크에 의해 구동 트랜지스터 및 측정용 트랜지스터의 활성층, 및 측정선의 컨택트 홀을 형성하는 공정과, 산화물 도전체층 및 제4 레지스트를 적층하고, 제4 마스크 또는 제4 하프톤 마스크에 의해 EL 구동선, 화소 전극, 구동 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 측정용 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선을 형성하는 공정과, 절연 보호막 및 제5 레지스트를 적층하고, 제5 마스크에 의해 주사선용 패드, 데이터선용 패드, EL 구동선용 패드, 측정선용 패드, 캐패시터선용 패드 및 화소 전극을 노출시키는 공정을 갖는 방법으로 되어 있다.
이와 같이 하면, 교류 전류 또는 직류 전류에 의해 구동되는 전기 광학 소자에 대하여, 전류 측정 회로에 의해 측정된, 소정의 예정치와 거의 동일한 값의 구동 전류를 공급할 수 있다. 따라서, 우수한 품질의 화상을 제공할 수 있다. 또한, 구동 트랜지스터 및 측정용 트랜지스터의 활성층을 n형 산화물 반도체층으로 하고 있다. 이에 따라, 구동 트랜지스터 및 측정용 트랜지스터에 큰 전류나 대전력을 투입하더라도 구동 트랜지스터 및 측정용 트랜지스터의 성능 열화가 작다. 따라서, 안정성이 우수하고, 또한 TFT 기판의 내구성이 향상된다. 또한, 사용하는 마스크수를 삭감할 수 있다. 이에 따라, 제조 공정이 삭감된다. 따라서, 생산 효율이 향상되어 제조 원가의 비용 절감을 도모할 수 있다.
또한, 본 발명의 전류 제어용 TFT 기판의 제조 방법은, 기판의 상측에 도전체층 및 제1 레지스트를 적층하고, 제1 마스크에 의해 주사선, 캐패시터선, 캐패시터의 제2 전극, 스위칭 트랜지스터의 게이트 전극 및 게이트선, 및 측정용 트랜지스터의 게이트 전극 및 게이트선을 형성하는 공정과, 스위칭 트랜지스터 및 캐패시터용의 게이트 절연막을 적층하는 공정과, 비정질 Si(규소) 또는 다결정 Si를 갖는 활성층, 또는 산화물 반도체층, 도전체층 및 제2 레지스트를 적층하고, 제2 하프톤 마스크에 의해 데이터선, 캐패시터의 제1 전극, 측정선, 스위칭 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 구동 트랜지스터의 게이트선 및 게이트 전극을 형성하는 공정과, 구동 트랜지스터 및 측정용 트랜지스터용의 게이트 절연막을 적층하는 공정과, 산화물 반도체층 및 제3 레지스트를 적층하고, 제3 하프톤 마스크에 의해 구동 트랜지스터 및 측정용 트랜지스터의 활성층, 및 측정선의 컨택트 홀, 데이터선용 패드의 개구부, 주사선용 패드의 개구부, 측정선용 패드의 개구부, 캐패시터선용의 개구부를 형성하는 공정과, 산화물 도전체층 및 제4 레지스트를 적층하고, 제4 마스크 또는 제4 하프톤 마스크에 의해 EL 구동선, 화소 전극, 데이터선용 패드, 주사선용 패드, 측정선용 패드, 캐패시터선용 패드, 구동 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 측정용 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선을 형성하는 공정과, 절연 보호막 및 제5 레지스트를 적층하고, 제5 마스크에 의해 주사선용 패드, 데이터선용 패드, EL 구동선용 패드, 측정선용 패드, 캐패시터선용 패드 및 화소 전극을 노출시키는 공정을 갖는 방법으로 되어 있다.
이와 같이 하면, 데이터선용 패드, 주사선용 패드, 측정선용 패드, 캐패시터선용 패드 및 EL 구동선용 패드가 보호용 절연막의 바로 하층에 형성된다. 따라서, 데이터선용 패드, 주사선용 패드, 측정선용 패드, 캐패시터선용 패드 및 EL 구동선용 패드로의 접속성을 향상시킬 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치의 개략 블럭도를 나타내고 있다.
도 2는 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치의 화소의 구성을 설명하기 위한 개략 블럭도를 나타내고 있다.
도 3은 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법을 설명하기 위한 개략 플로우차트도를 나타내고 있다.
도 4는 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제1 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 금속층 성막/제1 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제1 에칭/제1 레지스트 박리된 단면도를 나타내고 있고, (c)는 제1 레지스트가 박리된 후의 TFT 기판의 주요부의 평면도를 나타내고 있다.
도 5는 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제2 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/α-Si:H(i)막 성막/α-Si:H(n)막 성막/금속층 성막/제2 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제2 에칭/제2 레지스트가 재형성된 단면도를 나타내고 있고, (c)는 제3 에칭/제2 레지스트 박리된 단면도를 나타내고 있다.
도 6은 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 스위칭 트랜지스터가 형성된 후의 TFT 기판의 주요부의 개략 평면도를 나타내고 있다.
도 7은 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/n형 산화물 반도체층 성막/제3 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제4 에칭/제3 레지스트 박리된 단면도를 나타내고 있다.
도 8은 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 레지스트가 박리된 후의 TFT 기판의 주요부의 개략 평면도를 나타내고 있다.
도 9는 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 산화물 투명 도전체층 성막/금속층 성막/제4 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제5 에칭/제4 레지스트가 재형성된 단면도 를 나타내고 있다.
도 10은 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, 제6 에칭/제4 레지스트 박리된 단면도를 나타내고 있다.
도 11은 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 레지스트가 박리된 후의 TFT 기판의 주요부의 개략 평면도를 나타내고 있다.
도 12는 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제5 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 보호용 절연막 성막/제5 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제7 에칭/제5 레지스트 박리된 단면도를 나타내고 있다.
도 13은 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제5 레지스트가 박리된 후의 TFT 기판의 주요부의 개략 평면도를 나타내고 있다.
도 14는 본 발명의 제1 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법을 설명하기 위한 개략 플로우차트도를 나타내고 있다.
도 15는 본 발명의 제1 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제2 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/n형 산화물 반도체층 성막/산화물 투명 도전체층 성막/금속층 성막/제2 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제2 에칭/제2 레지스트가 재형성된 단면도를 나타내고 있고, (c)는 제3 에칭/제2 레지스트 박리된 단면도를 나타내고 있다.
도 16은 본 발명의 제1 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 스위칭 트랜지스터가 형성된 후의 TFT 기판의 주요부의 개략 평면도를 나타내고 있다.
도 17은 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치의 개략 블럭도를 나타내고 있다.
도 18은 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치의 화소의 구성을 설명하기 위한 개략 블럭도를 나타내고 있다.
도 19는 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법을 설명하기 위한 개략 플로우차트도를 나타내고 있다.
도 20은 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제1 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 금속층 성막/제1 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제1 에칭/제1 레지스트 박리된 단면도를 나타내고 있고, (c)는 제1 레지스트가 박리된 후의 TFT 기판의 주요부의 평면도를 나타내고 있다.
도 21은 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제2 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/α-Si:H(i)막 성막/α-Si:H(n)막 성막/금속층 성막/ 제2 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제2 에칭/제2 레지스트가 재형성된 단면도를 나타내고 있고, (c)는 제3 에칭/제2 레지스트 박리된 단면도를 나타내고 있다.
도 22는 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 스위칭 트랜지스터가 형성된 후의 TFT 기판의 주요부의 개략 평면도를 나타내고 있다.
도 23은 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/n형 산화물 반도체층 성막/제3 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제4 에칭/제3 레지스트가 재형성된 단면도를 나타내고 있다.
도 24는 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, 제5 에칭/제3 레지스트 박리된 단면도를 나타내고 있다.
도 25는 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 레지스트가 박리된 후의 TFT 기판 주요부의 개략 평면도를 나타내고 있다.
도 26은 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 산화물 투명 도전체층 성막/금속층 성막/제4 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제6 에칭/제4 레지스트가 재형성된 단면도를 나타내고 있다.
도 27은 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, 제7 에칭/제4 레지스트 박리된 단면도를 나타내고 있다.
도 28은 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 레지스트가 박리된 후의 TFT 기판의 주요부의 개략 평면도를 나타내고 있다.
도 29는 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제5 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 보호용 절연막 성막/제5 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제7 에칭/제5 레지스트 박리된 단면도를 나타내고 있다.
도 30은 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제5 레지스트가 박리된 후의 TFT 기판의 주요부의 개략 평면도를 나타내고 있다.
도 31은 본 발명의 제2 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법을 설명하기 위한 개략 플로우차트도를 나타내고 있다.
도 32는 본 발명의 제2 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/n형 산화물 반도체층 성막/제3 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제4 에칭/제3 레지스트가 재형성된 단면도를 나타내고 있다.
도 33은 본 발명의 제2 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, 제5 에칭/제3 레지스트 박리된 단면도를 나타내고 있다.
도 34는 본 발명의 제2 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 레지스트가 박리된 후의 TFT 기판 주요부의 개략 평면도를 나타내고 있다.
도 35는 본 발명의 제2 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 산화물 투명 도전체층 성막/금속층 성막/제4 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제6 에칭/제4 레지스트의 재형성/제7 에칭/제4 레지스트 박리된 단면도를 나타내고 있다.
도 36은 본 발명의 제2 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 레지스트가 박리된 후의 TFT 기판의 주요부의 개략 평면도를 나타내고 있다.
도 37은 본 발명의 제2 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사 용되는 TFT 기판의 제조 방법의, 제5 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 보호용 절연막 성막/제5 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제8 에칭/제5 레지스트 박리된 단면도를 나타내고 있다.
도 38은 본 발명의 제2 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제5 레지스트가 박리된 후의 TFT 기판의 주요부의 개략 평면도를 나타내고 있다.
도 39는 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치의 개략 블럭도를 나타내고 있다.
도 40은 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치의 화소의 구성을 설명하기 위한 개략 블럭도를 나타내고 있다.
도 41은 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법을 설명하기 위한 개략 플로우차트도를 나타내고 있다.
도 42는 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제1 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 금속층 성막/제1 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제1 에칭/제1 레지스트 박리된 단면도를 나타내고 있고, (c)는 제1 레지스트가 박리된 후의 TFT 기판의 주요부의 평면도를 나타내고 있다.
도 43은 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제2 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/α-Si:H(i)막 성막/α-Si:H(n)막 성막/금속층 성막/제2 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제2 에칭/제2 레지스트가 재형성된 단면도를 나타내고 있고, (c)는 제3 에칭/제2 레지스트 박리된 단면도를 나타내고 있다.
도 44는 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 스위칭 트랜지스터가 형성된 후의 TFT 기판의 주요부의 개략 평면도를 나타내고 있다.
도 45는 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/n형 산화물 반도체층 성막/제3 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제4 에칭/제3 레지스트가 재형성된 단면도를 나타내고 있다.
도 46은 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, 제5 에칭/제3 레지스트 박리된 단면도를 나타내고 있다.
도 47은 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 레지스트가 박리된 후의 TFT 기판 주요부의 개략 평면도를 나타내고 있다.
도 48은 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 산화물 투명 도전체층 성막/금속층 성막/제4 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제6 에칭/제4 레지스트가 재형성된 단면도를 나타내고 있다.
도 49는 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, 제7 에칭/제4 레지스트 박리된 단면도를 나타내고 있다.
도 50은 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 레지스트가 박리된 후의 TFT 기판의 주요부의 개략 평면도를 나타내고 있다.
도 51은 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제5 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 보호용 절연막 성막/제5 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제8 에칭/제5 레지스트 박리된 단면도를 나타내고 있다.
도 52는 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제5 레지스트가 박리된 후의 TFT 기판의 주요부의 개략 평면도를 나타내고 있다.
도 53은 본 발명의 제3 실시 형태의 응용예에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법을 설명하기 위한 개략 플로우차트도를 나타내고 있다.
도 54는 본 발명의 제3 실시 형태의 응용예에 따른 분산형 무기 EL 표시 장 치에 사용되는 TFT 기판의 제조 방법의, 제3 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/n형 산화물 반도체층 성막/제3 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제4 에칭/제3 레지스트가 재형성된 단면도를 나타내고 있다.
도 55는 본 발명의 제3 실시 형태의 응용예에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, 제5 에칭/제3 레지스트 박리된 단면도를 나타내고 있다.
도 56은 본 발명의 제3 실시 형태의 응용예에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 레지스트가 박리된 후의 TFT 기판 주요부의 개략 평면도를 나타내고 있다.
도 57은 본 발명의 제3 실시 형태의 응용예에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 산화물 투명 도전체층 성막/금속층 성막/제4 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제6 에칭/제4 레지스트의 재형성/제7 에칭/제4 레지스트 박리된 단면도를 나타내고 있다.
도 58은 본 발명의 제3 실시 형태의 응용예에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 레지스트가 박리된 후의 TFT 기판의 주요부의 개략 평면도를 나타내고 있다.
도 59는 본 발명의 제3 실시 형태의 응용예에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제5 마스크를 이용한 처리를 설명하기 위 한 개략도로서, (a)는 보호용 절연막 성막/제5 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제8 에칭/제5 레지스트 박리된 단면도를 나타내고 있다.
도 60은 본 발명의 제3 실시 형태의 응용예에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제5 레지스트가 박리된 후의 TFT 기판의 주요부의 개략 평면도를 나타내고 있다.
<발명을 실시하기 위한 최선의 형태>
[유기 EL 표시 장치의 제1 실시 형태]
도 1은 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치의 개략 블럭도를 나타내고 있다.
도 1에 있어서, 전기 광학 장치로서의 유기 EL 표시 장치 (1)은 데이터선 구동 회로 (11), 주사선 구동 회로 (12), 전원선 제어 회로 (13) 및 전류 제어용 TFT 기판 (100)(적절히 TFT 기판 (100)이라 약칭함)을 구비하고 있다. 또한, TFT 기판 (100)은 m(열: m은 자연수)×n(행: n은 자연수)개의 화소 (10)이 매트릭스형으로 배치되어 있다.
데이터선 구동 회로 (11)은 제1의 데이터선 (111), 제2의 데이터선 (112)… 제m의 데이터선 (113)을 통해 각 화소 (10)과 접속되어 있다. 예를 들면, 데이터선 구동 회로 (11)은 제m의 데이터선 (113)을 통해, 제m열에 배치된 n개의 화소 (10)과 병렬로 접속되어 있다. 이 데이터선 구동 회로 (11)은 각 화소 (10)에 데이터 신호를 출력한다.
또한, 주사선 구동 회로 (12)는 제1의 주사선 (121), 제2의 주사선 (122)…제n의 주사선 (123)을 통해 각 화소 (10)과 접속되어 있다. 예를 들면, 주사선 구동 회로 (12)는 제n의 주사선 (123)을 통해 제n행에 배치된 m개의 화소 (10)과 병렬로 접속되어 있다. 이 주사선 구동 회로 (12)는 각 화소 (10)에 주사 신호를 출력한다.
또한, 전원선 제어 회로 (13)은 제1의 EL 구동선 (131), 제2의 EL 구동선 (132)… 제m의 EL 구동선 (133)을 통해 각 화소 (10)과 접속되어 있다. 예를 들면, 전원선 제어 회로 (13)은 제m의 EL 구동선 (133)을 통해, 제m열에 배치된 n개의 화소 (10)과 병렬로 접속되어 있다. 이 전원선 제어 회로 (13)은 각 화소 (10)에 구동 전류를 공급한다.
다음으로, 화소 (10)의 구성에 대하여 도면을 참조하여 설명한다.
도 2는 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치의 화소의 구성을 설명하기 위한 개략 블럭도를 나타내고 있다.
도 2에 있어서, 화소 (10)은 스위칭 트랜지스터 (2), 구동 트랜지스터 (3) 및 유기 EL 소자 (4)를 가지고 있다. 또한, 스위칭 트랜지스터 (2) 및 구동 트랜지스터 (3)은 박막 트랜지스터로서 TFT 기판 (100) 상에 형성된다.
스위칭 트랜지스터 (2)는 게이트선 (21)을 통해 주사선 (120)과 접속되어 있다. 또한, 스위칭 트랜지스터 (2)는 소스선 (22)를 통해 데이터선 (110)과 접속되어 있다. 또한, 스위칭 트랜지스터 (2)의 드레인선 (23)이 구동 트랜지스터 (3)의 게이트선 (31)과 접속되어 있다. 또한, 구동 트랜지스터 (3)은 소스선 (32)를 통 해 EL 구동선 (130)과 접속되어 있다. 또한, 구동 트랜지스터 (3)은 드레인선 (33)을 통해 유기 EL 소자 (4)와 접속되어 있다.
상기 구성의 TFT 기판 (100)은 주사선 (120)으로부터 스위칭 트랜지스터 (2)의 게이트 신호(주사 신호)가 입력되면, 스위칭 트랜지스터 (2)가 온 상태가 된다. 계속해서, 데이터선 (110)으로부터 데이터 신호(구동 트랜지스터 (3)의 게이트 전압)가 구동 트랜지스터 (3)의 게이트 전극 (34)에 인가되어 구동 트랜지스터 (3)이 온 상태가 된다. 이 게이트 전압에 따라서 구동 트랜지스터 (3)의 소스·드레인간의 저항치가 결정되고, EL 구동선 (130)으로부터 유기 EL 소자 (4)에 데이터 신호에 따른 구동 전류가 공급된다. 그리고, 이 구동 전류에 따른 휘도로 유기 EL 소자 (4)가 발광한다.
한편, 본 실시 형태의 액티브 매트릭스 구성은 기본적인 구성으로 되어 있다. 단, 이 구성으로 한정되는 것은 아니다. 예를 들면, 구동 트랜지스터 (3)의 온 상태로 유지하기 위한 캐패시터 등을 설치할 수 있다.
또한, 본 발명의 유기 EL 표시 장치 (1)은 구동 트랜지스터 (3)의 활성층을, 산화물 반도체층으로서의 n형 산화물 반도체층 (371)로 하고 있다. 이와 같이 하면, 구동 트랜지스터 (3)에 큰 전류나 대전력을 투입하더라도 구동 트랜지스터 (3)의 활성층에 비정질 Si나 폴리 Si 반도체를 이용한 것에 비하면 그의 성능 열화가 작다. 이에 따라, 유기 EL 표시 장치 (1)은 안정성이 우수하고, 또한 TFT 기판 (100)의 내구성이 향상된다. 따라서, 유기 EL 표시 장치 (1)의 수명을 크게 연장시킬 수 있다.
다음으로, 상기 TFT 기판 (100)의 제조 방법 및 구성에 대하여 도면을 참조하여 설명한다. 우선, TFT 기판 (100)의 제조 방법에 대하여 설명한다.
[전류 제어용 TFT 기판의 제조 방법의 제1 실시 형태]
도 3은 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법을 설명하기 위한 개략 플로우차트도를 나타내고 있다. 한편, 본 실시 형태의 제조 방법은 청구항 16에 대응하고 있다.
도 3에 있어서, 우선, 기판 상에 금속층 (210) 및 제1 레지스트 (211)을 이 순으로 적층하고, 제1 마스크 (212)에 의해 주사선 (120), 스위칭 트랜지스터 (2)의 게이트 전극 (24) 및 게이트선 (21)을 형성한다(스텝 S1).
다음으로, 제1 마스크 (212)를 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제1 마스크를 이용한 처리)
도 4는 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제1 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 금속층 성막/제1 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제1 에칭/제1 레지스트 박리된 단면도를 나타내고 있고, (c)는 제1 레지스트가 박리된 후의 TFT 기판의 주요부의 평면도를 나타내고 있다.
도 4(a)에 있어서, 우선 투광성의 유리 기판 (101)이 준비된다.
한편, TFT 기판 (100)의 기재가 되는 판형 부재는 상기 유리 기판 (101)로 한정되는 것은 아니다. 예를 들면, 수지제 판상 부재나 시트상 부재 등일 수 있 다. 사용되는 수지로서는, 폴리아크릴 수지, 폴리스티렌 수지, 폴리카보네이트 수지, 폴리아릴레이트 수지 등을 들 수 있다. 또한, 폴리카보네이트 수지, 폴리아릴레이트 수지 등의 내열 수지가 바람직하다. 또한, 투광성의 기재로 한정되는 것은 아니다. 예를 들면, 차광성이나 반투명의 기재일 수도 있다.
우선, 유리 기판 (101) 상에 주사선 (120), 게이트 전극 (24) 및 게이트선 (21)을 형성하기 위한, 도전체층으로서의 금속층 (210)을 형성한다. 우선, 고주파 스퍼터링법을 이용하여 Al(알루미늄)을 막 두께 약 250 ㎚로 적층한다. 계속해서, 고주파 스퍼터링법을 이용하여 Mo(몰리브덴)를 막 두께 약 50 ㎚로 적층한다. 또한, Mo 이외의 금속으로서는 Ti(티탄), Cr(크롬) 등을 사용할 수 있다.
한편, 게이트선 (21)로서 Ag(은), Cu(구리) 등의 금속 박막이나 합금 박막을 이용할 수도 있지만, Al계가 좋다. 또한, Al은 순수 Al일 수도 있지만, Nd(네오디뮴), Ce(세륨), Mo, W(텅스텐), Nb(니오븀) 등의 금속이 첨가될 수도 있다. Ce, W, Nb 등은 투명 도전체층과의 전지 반응을 억제함에 있어서도 바람직하다. 첨가량은 적절히 선택할 수 있지만, 약 0.1 내지 2 중량％가 바람직하다.
다음으로, 금속층 (210) 상에 제1 레지스트 (211)이 도포되고, 제1 마스크 (212)를 이용하여 포토리소그래피법에 의해 소정의 형상으로 제1 레지스트 (211)을 형성한다.
다음으로, 도 4(b)에 나타낸 바와 같이, 금속층 (210)을, 인산, 아세트산, 질산 및 물을 포함하는 에칭액(부피비는 각각 약 9:8:1:2임. 또한, 적절히 혼합산 에칭액이라 약칭함)을 이용하여 제1 에칭을 행하고, 주사선 (120), 게이트선 (21) 및 게이트 전극 (24)를 형성한다(스텝 S1).
계속해서, 제1 레지스트 (211)을 애싱하면, 도 4(c)에 나타낸 바와 같이, 유리 기판 (101) 상에 주사선 (120), 및 이 주사선 (120)과 접속된 게이트선 (21) 및 게이트 전극 (24)가 노출된다. 도 4(b)에 나타내는 주사선 (120)은 도 4(c)에 있어서의 A-A 단면을 나타내고 있다. 또한, 게이트 전극 (24)는 B-B 단면을 나타내고 있다.
다음으로, 도 3에 나타낸 바와 같이, 유리 기판 (101), 주사선 (120), 게이트선 (21) 및 게이트 전극 (24) 상에, 글로 방전 CVD(화학 증착법)법에 의해 게이트 절연막 (20)을 적층한다(스텝 S2). 게이트 절연막 (20)은 질화 실리콘(SiNx)막이고, 또한 막 두께가 약 300 ㎚이다. 이 게이트 절연막 (20)은 스위칭 트랜지스터 (2)용의 게이트 절연막 (20)으로서 형성된다. 한편, 본 실시 형태에서는 방전 가스로서 SiH4-NH3-N2계의 혼합 가스를 이용한다.
다음으로, 도 3에 나타낸 바와 같이, α-Si:H(i)막 (271), α-Si:H(n)막 (272), 도전체층으로서의 금속층 (273) 및 제2 레지스트 (274)를 적층하고, 제2 하프톤 마스크 (275)에 의해 데이터선 (110), 스위칭 트랜지스터 (2)의 소스선 (22), 소스 전극 (25), 채널부 (27), 드레인 전극 (26) 및 드레인선 (23), 및 구동 트랜지스터 (3)의 게이트선 (31) 및 게이트 전극 (34)를 형성한다(스텝 S3).
다음으로, 제2 하프톤 마스크 (275)를 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제2 하프톤 마스크를 이용한 처리)
도 5는 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제2 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/α-Si:H(i)막 성막/α-Si:H(n)막 성막/금속층 성막/제2 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제2 에칭/제2 레지스트가 재형성된 단면도를 나타내고 있고, (c)는 제3 에칭/제2 레지스트 박리된 단면도를 나타내고 있다.
도 5(a)에 있어서, 게이트 절연막 (20) 상에 우선 α-Si:H(i)막 (271)을 적층한다. α-Si:H(i)막 (271)은 비정질 Si(규소)의 절연층으로서, 막 두께가 약 350 ㎚이다. 이 때, 방전 가스로서 SiH4-N2계의 혼합 가스를 이용한다.
다음으로, SiH4-H2-PH3계의 혼합 가스를 이용하여 α-Si:H(n)막 (272)를 적층한다. α-Si:H(n)막 (272)는 비정질 Si의 n형 반도체층으로서, 막 두께가 약 300 ㎚이다.
계속해서, Mo층/Al층/Mo층을 포함하는 금속층 (273)을 형성한다. 즉, Mo와 Al과 Mo를, 이들 순으로 고주파 스퍼터링법을 이용하여 막 두께 약 50 ㎚, 250 ㎚, 50 ㎚로 적층한다. 한편, 금속층 (273)의 Mo층은 Al층을 보호하는 배리어 금속층으로서 기능한다. 또한, 본 실시 형태에서는 스위칭 트랜지스터 (2)의 활성층으로서 비정질 Si를 사용하고 있다. 단, 여기에 한정되는 것은 아니다. 예를 들면, 다결정 Si를 사용할 수도 있다.
다음으로, 금속층 (273) 상에 제2 레지스트 (274)가 도포된다. 계속해서, 제2 하프톤 마스크 (275) 및 하프톤 노광에 의해 제2 레지스트 (274)를 소정의 형상으로 형성한다. 즉, 제2 레지스트 (274)는 데이터선 (110), 스위칭 트랜지스터 (2)의 소스선 (22), 소스 전극 (25), 게이트 전극 (24), 드레인 전극 (26), 드레인선 (23), 구동 트랜지스터 (3)의 게이트선 (31), 게이트 전극 (34)를 덮는 형상으로 형성된다. 또한, 제2 레지스트 (274)는 하프톤 마스크부 (276)에 의해 채널부 (27)을 덮는 부분이 다른 부분보다 얇은 형상으로 형성된다.
다음으로, 도 5(b)에 나타낸 바와 같이, 제2 에칭으로서, 우선 제2 레지스트 (274) 및 혼합산 에칭액을 이용하여 금속층 (273)을 에칭한다. 계속해서, CHF 가스를 이용한 건식 에칭과 하이드라진 수용액(NH2NH2·H2O)을 이용한 습식 에칭에 의해 α-Si:H(n)막 (272) 및 α-Si:H(i)막 (271)을 에칭한다. 이 에칭에 의해 데이터선 (110), 소스선 (22), 드레인선 (23), 게이트선 (31) 및 게이트 전극 (34)를 형성한다.
계속해서, 상기 제2 레지스트 (274)를 애싱하여 제2 레지스트 (274)를 재형성한다. 재형성된 제2 레지스트 (274)에 의해 채널부 (27)의 상측의 금속층 (273)이 노출되고, 또한 데이터선 (110), 스위칭 트랜지스터 (2)의 소스선 (22), 소스 전극 (25), 드레인 전극 (26), 드레인선 (23), 구동 트랜지스터 (3)의 게이트선 (31), 게이트 전극 (34)가 덮인다.
다음으로, 도 5(c)에 나타낸 바와 같이, 제3 에칭으로서, 재형성된 제2 레지 스트 (274)와 혼합산 에칭액을 이용하여 금속층 (273)을 에칭한다. 이에 따라, 소스 전극 (25) 및 드레인 전극 (26)을 형성한다. 또한, CHF 가스를 이용한 건식 에칭과 하이드라진 수용액(NH2NH2·H2O)을 이용한 습식 에칭에 의해 α-Si:H(n)막 (272)를 에칭한다. 이에 따라, α-Si:H(i)막 (271)을 포함하는 채널부 (27)을 형성한다. 즉, 채널부 (27)과, 스위칭 트랜지스터 (2)의 소스 전극 (25) 및 드레인 전극 (26)을 형성한다(스텝 S3).
계속해서, 재형성된 제2 레지스트 (274)를 애싱하면, 도 5(c)에 나타낸 바와 같이, 게이트 절연막 (20) 상에 데이터선 (110), 스위칭 트랜지스터 (2)의 소스선 (22), 소스 전극 (25), 채널부 (27), 드레인 전극 (26), 드레인선 (23), 구동 트랜지스터 (3)의 게이트선 (31), 게이트 전극 (34)가 노출된다. 도 5(c)에 나타내는, 데이터선 (110), 스위칭 트랜지스터 (2)의 소스선 (22), 소스 전극 (25), 게이트 전극 (24), 채널부 (27), 드레인 전극 (26), 드레인선 (23), 구동 트랜지스터 (3)의 게이트선 (31), 게이트 전극 (34)는 도 6에 있어서의 C-C 단면을 나타내고 있다.
다음으로, 도 3에 나타낸 바와 같이, 유리 기판 (101)의 상측에 글로 방전 CVD(화학 증착법) 법에 의해 게이트 절연막 (30)을 적층한다. 게이트 절연막 (30)은 질화 실리콘(SiNx)막으로서, 막 두께가 약 300 ㎚이다. 이 게이트 절연막 (30)은 구동 트랜지스터 (3)용의 게이트 절연막 (30)으로서 형성된다. 한편, 본 실시 형태에서는 방전 가스로서 SiH4-NH3-N2계의 혼합 가스를 이용한다.
다음으로, 도 3에 나타낸 바와 같이, 게이트 절연막 (30) 상에 산화물 반도체층으로서의 n형 산화물 반도체층 (371) 및 제3 레지스트 (372)를 적층하고, 제3 마스크 (373)에 의해 구동 트랜지스터 (3)의 활성층을 형성한다(스텝 S5).
다음으로, 제3 마스크 (373)을 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제3 마스크를 이용한 처리)
도 7은 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/n형 산화물 반도체층 성막/제3 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제4 에칭/제3 레지스트 박리된 단면도를 나타내고 있다.
도 7에 있어서, 게이트 절연막 (30) 상에, 산화인듐-산화아연(In2O3:ZnO=약 97:3 중량％)의 타겟을 이용하여 막 두께 약 150 ㎚의 n형 산화물 반도체층 (371)을 성막한다. 이 때의 조건은 산소:아르곤비가 약 10:90 부피％이면서, 기판 온도가 약 100℃ 미만이다. 이 조건에서는 n형 산화물 반도체층 (371)은 비정질막으로서 얻어진다. 통상, 약 200℃ 이하의 저온에서 성막하면, 비정질막으로서 얻어지고, 또한 약 200℃를 초과하는 고온에서 성막하면, 결정질막으로서 얻어진다. 또한, 비정질막은 열 처리에 의해 결정화시킬 수도 있고, 본 실시 형태에서는 결정화시켜 이용한다.
한편, n형 산화물 반도체층 (371)은 상기 산화인듐-산화아연을 포함하는 산화물 반도체층으로 한정되는 것은 아니다. 예를 들면, 산화인듐-산화갈륨-산화아연계나, 산화인듐-산화사마륨, 산화아연-산화마그네슘 등을 포함하는 산화물 반도체층으로 할 수 있다.
또한, 본 실시 형태에 있어서의 산화인듐-산화아연 박막의 캐리어 밀도는 약 10＋16cm-3 이하로서, 충분히 반도체로서 작동하는 영역이었다. 한편, 캐리어 밀도는 약 10＋17cm-3대 미만이면, 충분히 작동 영역이 된다. 또한, 홀 이동도는 약 25 cm2/V·초였다. 이 홀 이동도는 비정질 실리콘의 그것에 비하여 약 10배 이상 크다. 따라서, 본 실시 형태에 있어서의 산화인듐-산화아연 박막은 충분히 유용한 반도체 박막이다. 통상, 산화물 반도체는 홀 이동도가 약 10 cm2/V·초 이상인 것이 바람직하고, 더욱 바람직하게는 약 50 cm2/V·초 이상인 것이 바람직하다. 이와 같이, 비정질 Si보다 고이동도의 산화물 반도체를 이용함으로써, 대전류의 투입에 의한 발열이나 응답 속도의 지연이 없어져 안정된 구동이 가능해진다.
또한, n형 산화물 반도체층 (371)은 투명성이 필요한 점에서, 에너지 갭은 약 3.0 eV 이상의 산화물을 이용하면 좋다. 바람직하게는 약 3.2 eV 이상, 보다 바람직하게는 약 3.4 eV 이상이다. 상기 산화인듐-산화아연계, 산화인듐-산화갈륨-산화아연계나, 산화인듐-산화사마륨, 산화아연-산화마그네슘 등을 포함하는 n형 산화물 반도체층의 에너지 갭은 약 3.2 eV 이상으로서, 바람직하게 사용된다.
또한, n형 산화물 반도체층 (371)은 비정질의 경우, 옥살산 수용액이나 인산, 아세트산 및 질산을 포함하는 혼합산(적절히 혼합산이라 약칭함)에 용해 가능하지만, 가열 결정화시킴으로써, 옥살산 수용액나 혼합산에 불용이 되어 내성을 나타내게 된다. 또한, 결정화의 온도는 첨가하는 산화아연의 양에 의해 제어할 수 있다.
계속해서, n형 산화물 반도체층 (371) 상에 제3 레지스트 (372)를 도포하고, 제3 마스크 (373) 및 노광 기술을 이용하여 게이트 전극 (34)의 상측에 제3 레지스트 (372)를 형성한다.
다음으로, 도 7(b)에 나타낸 바와 같이, 제4 에칭으로서, 우선 제3 레지스트 (372) 및 옥살산 수용액을 이용하여 n형 산화물 반도체층 (371)을 에칭하여, n형 산화물 반도체층 (371)을 포함하는 구동 트랜지스터 (3)의 활성층을 형성한다. 계속해서, 제3 레지스트 (372)를 애싱하여 n형 산화물 반도체층 (371)을 노출시킨다. 도 7(b)에 나타내는 게이트 전극 (34) 및 n형 산화물 반도체층 (371)은 도 8에 있어서의 D-D 단면을 나타내고 있다.
한편, 본 실시 형태에서는 이해하기 쉽도록, 드레인선 (23)과 게이트선 (31) 및 게이트 전극 (34)를 접속하고, 게이트 전극 (34)의 상측에 n형 산화물 반도체층 (371)을 형성하고 있지만, 여기에 한정되는 것은 아니다. 예를 들면, n형 산화물 반도체층 (371)을 스위칭 트랜지스터 (2)의 드레인 전극 (26)의 상측에 형성할 수도 있다. 또한, n형 산화물 반도체층 (371)을 형성한 시점에, 약 180℃ 이상의 온도에서 TFT 기판 (100)을 열 처리하고, n형 산화물 반도체 (371)의 활성층을 결정 화한다. 열 처리 온도는 약 150℃ 이상이면 문제없지만, 바람직하게는 약 200℃ 이상이 바람직하다. 또한, 상기 열 처리 온도는 유리 기판 (100)이나 수지 기판이 변형하지 않는 온도로 할 필요가 있다.
다음으로, 도 3에 나타낸 바와 같이, 산화물 도전체층으로서의 산화물 투명 도전체층 (374), 보조 도전체층(보조 금속층)으로서의 금속층 (375) 및 제4 레지스트 (376)을 적층하고, 제4 하프톤 마스크 (377)에 의해 EL 구동선 (130), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 화소 전극 (38)을 형성한다(스텝 S6).
다음으로, 제4 하프톤 마스크 (377)을 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제4 하프톤 마스크를 이용한 처리)
도 9는 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 산화물 투명 도전체층 성막/금속층 성막/제4 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제5 에칭/제4 레지스트가 재형성된 단면도를 나타내고 있다.
도 9(a)에 있어서, 노출된 게이트 절연막 (30) 및 n형 산화물 반도체층 (371) 상에, 우선 산화인듐-산화주석-산화아연(In2O3:SnO2:ZnO=약 60:20:20 중량％) 타겟을 이용하여 고주파 스퍼터링법에 의해 막 두께 약 120 ㎚의 산화물 투명 도전 체층 (374)를 형성한다. 이 때의 조건은 산소:아르곤비가 약 1:99 부피％이면서, 기판 온도가 산화물 투명 도전체층 (374)를 결정화시키지 않는 온도이다.
여기서, 상기 산화인듐-산화주석-산화아연을 포함하는 산화물 투명 도전체층 (374)는 비정질이면서, 옥살산 수용액에는 용해되지만, 혼합산에는 용해되지 않는다. 따라서, 산화물 투명 도전체층 (374)는 유용하다. 이 때, 산화주석의 함유량은 약 10 내지 40 중량％이고, 산화아연은 약 10 내지 40 중량％, 나머지를 산화인듐으로 하면 좋다. 산화주석 및 산화아연이 각각 약 10 중량％ 미만이면, 혼합산으로의 내성이 없어져 용해되게 된다. 또한, 산화주석이 약 40 중량％를 초과하면, 옥살산 수용액에 용해되지 않게 되거나, 비저항이 커지기도 한다. 또한, 산화아연이 약 40 중량％를 초과하면, 혼합산으로의 내성이 없어지는 경우가 있다. 산화주석과 산화아연의 비는 적절히 선택하면 좋다.
또한, 산화물 투명 도전체층 (374)는 본 실시 형태에서 이용한 산화인듐-산화주석-산화아연계의 투명 도전막으로 한정되는 것은 아니다. 만약 투명 도전막이 옥살산 수용액에 의해 에칭되면서 혼합산에 용해되지 않는다면, 그 투명 도전막을 산화물 투명 도전체층 (374)에 사용할 수 있다.
또한, 비정질 상태에서, 옥살산 수용액이나 혼합산에 용해되는 투명 도전막이 있다고 가정한다. 이 투명 도전막에, 가열 등에 의해 결정화 등의 막질 변화를 가져온다. 이 막질 변화에 의해, 투명 도전막이 혼합산에 불용이 되면, 이 투명 도전막은 사용 가능해진다. 이러한 투명 도전막으로서는, 산화인듐에 산화주석, 산화게르마늄, 산화지르코늄, 산화텅스텐, 산화몰리브덴, 산화세륨 등의 란탄족계 원소를 포함하는 것을 들 수 있다. 이들 중에서도 산화인듐과 산화주석, 산화인듐과 산화텅스텐, 산화인듐과 산화세륨 등의 산화 란탄족계 원소의 조합은 바람직하게 이용된다. 첨가하는 금속의 양은 산화인듐에 대하여 약 1 내지 20 중량％, 바람직하게는 약 3 내지 15 중량％이다. 약 1 중량％ 미만이면, 성막시에 결정화하여 옥살산 수용액에 용해되지 않게 되거나, 비저항이 커져, 투명 도전막으로서 바람직하게 사용할 수 없게 되는 경우가 있다. 약 20 중량％를 초과하면, 가열 등에 의해 결정화 등의 막질 변화를 일으키는 경우에, 막질 변화가 일어나지 않고, 혼합산에 용해되어, 화소 전극 (38)의 형성이 어려워지는 등의 문제가 발생할 수 있다.
계속해서, 보조 도전체층으로서의 금속층 (375)를 형성한다. 이 금속층 (375)는 Mo층/Al층/Mo층을 포함한다. 즉, Mo와 Al과 Mo를, 이들 순으로 고주파 스퍼터링법을 이용하여 막 두께 약 50 ㎚, 250 ㎚, 50 ㎚로 적층한다.
다음으로, 금속층 (375) 상에 제4 레지스트 (376)이 도포되고, 제4 하프톤 마스크 (377) 및 하프톤 노광에 의해 제4 레지스트 (376)을 소정의 형상으로 형성한다. 즉, 제4 레지스트 (376)은 EL 구동선 (130), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 드레인 전극 (36), 드레인선 (33), 화소 전극 (38)을 덮는 형상으로 형성된다. 또한, 제4 레지스트 (376)은 하프톤 마스크부 (378)에 의해, 화소 전극 (38)을 덮는 부분이 다른 부분보다 얇은 형상으로 형성된다.
다음으로, 도 9(b)에 나타낸 바와 같이, 제5 에칭으로서, 우선 제4 레지스트 (376)과 혼합산 에칭액을 이용하여 금속층 (375)를 에칭한다. 계속해서, 제4 레지 스트 (376) 및 옥살산 수용액을 이용하여 산화물 투명 도전체층 (374)를 에칭하여, EL 구동선 (130), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36), 소스선 (32), 화소 전극 (38)을 형성한다(스텝 S6).
계속해서, 상기 제4 레지스트 (376)을 애싱하여 제4 레지스트 (376)을 재형성한다. 재형성된 제4 레지스트 (376)에 의해 화소 전극 (38)의 상측의 금속층 (375)가 노출되면서, EL 구동선 (130), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 드레인 전극 (36), 드레인선 (33)이 덮인다.
한편, 본 실시 형태에서는 보조 도전체층으로서의 금속층 (375)를 적층하고 있기 때문에, 제4 하프톤 마스크 (377)을 사용하고 있다. 단, 금속층 (375)를 적층하지 않는 경우에는 제4 마스크를 사용할 수 있다.
도 10은 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, 제6 에칭/제4 레지스트 박리된 단면도를 나타내고 있다.
도 10에 있어서, 제6 에칭으로서, 재형성된 제4 레지스트 (376)과 혼합산 에칭액을 이용하여 금속층 (375)을 에칭하여 화소 전극 (38)을 노출시킨다. 한편, 유기 EL 표시 장치 (1)이 톱 에미션 구조 등인 경우에는 화소 전극 (38) 상의 금속층 (375)를 제거할 필요는 없다. 따라서, 제4 하프톤 마스크 (377) 대신에 제4 마스크를 사용할 수 있다.
계속해서, 재형성된 제4 레지스트 (376)을 애싱하면, 도 10에 나타낸 바와 같이, 게이트 절연막 (30) 상에 EL 구동선 (130), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36), 드레인선 (33), 화소 전극 (38)이 노출된다. 도 10에 나타내는, EL 구동선 (130), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 게이트 전극 (34), 채널부 (37), 드레인 전극 (36), 드레인선 (33), 화소 전극 (38)은 도 11에 있어서의 E-E 단면을 나타내고 있다.
다음으로, 도 3에 나타낸 바와 같이, 보호용 절연막 (40) 및 제5 레지스트 (41)을 적층하고, 제5 마스크에 의해 주사선용 패드 (124), 데이터선용 패드 (114), EL 구동선용 패드 (134) 및 화소 전극 (38)을 노출시킨다(스텝 S7).
다음으로, 제5 마스크 (42)를 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제5 마스크를 이용한 처리)
도 12는 본 발명의 제1 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제5 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 보호용 절연막 성막/제5 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제7 에칭/제5 레지스트 박리된 단면도를 나타내고 있다.
도 12(a)에 있어서, 유리 기판 (101)의 상측에 글로우 방전 CVD(화학 증착법)법에 의해 질화 실리콘(SiNx)막인 보호용 절연막 (40)을 막 두께 약 250 ㎚로 퇴적한다. 한편, 본 실시 형태에서는 방전 가스로서 SiH4-NH3-N2계의 혼합 가스를 이용한다.
다음으로, 보호용 절연막 (40) 상에 제5 레지스트 (41)을 도포하고, 제5 마스크 (42) 및 노광 기술을 이용하여 화소 전극 (38), 데이터선용 패드 (114), 주사선용 패드 (124) 및 EL 구동선용 패드 (134)의 상측에, 개구부를 갖는 제5 레지스트 (41)을 형성한다.
계속해서, 제7 에칭으로서, CHF(CF4, CHF3 등) 가스를 이용한 드라이 에칭에 의해 보호용 절연막 (40), 게이트 절연막 (30), 게이트 절연막 (20)을 에칭하여 화소 전극 (38), 데이터선용 패드 (114), 주사선용 패드 (124) 및 EL 구동선용 패드 (134)를 노출시킨다(스텝 S7).
계속해서, 제5 레지스트 (41)을 애싱하면, 도 12(b)에 나타낸 바와 같이, 보호용 절연막 (40)이 노출된다. 도 12(b)에 나타내는, 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 게이트 전극 (34), 채널부 (37), 드레인 전극 (36), 드레인선 (33)은 도 13에 있어서의 F-F 단면을 나타내고 있다.
한편, 본 실시 형태에서는 스위칭 트랜지스터 (2), 구동 트랜지스터 (3) 및 화소 전극 (38)의 위치나 형상을 이해하기 쉬운 위치나 형상으로 하고 있다. 단, 여기에 한정되는 것은 아니다.
이와 같이, 본 실시 형태의 전류 제어용 TFT 기판의 제조 방법에 따르면, 구동 트랜지스터 (3)의 활성층을 n형 산화물 반도체층 (371)으로 하고 있다. 따라서, 구동 트랜지스터 (3)에 큰 전류나 대전력을 투입하더라도, 구동 트랜지스터 (3)의 성능 열화가 작고, TFT 기판 (100)은 안정성이 우수하다. 또한, TFT 기판 (100)의 내구성을 향상시킬 수 있다. 또한, 제4 하프톤 마스크 (377)을 이용하여 EL 구동선 (130), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36), 드레인선 (33), 화소 전극 (38)을 제조할 수 있고, 사용하는 마스크수를 삭감할 수 있다. 따라서, 제조 공정이 삭감됨으로써, 생산 효율이 향상되어 제조 원가의 비용 절감을 도모할 수 있다. 또한, 보호용 절연막 (40)이 형성되어 있기 때문에, TFT 기판 (100)에 유기 EL 재료, 전극 및 보호막을 설치함으로써, 유기 EL 표시 장치 (1)을 용이하게 얻을 수 있다.
다음으로, 상기 TFT 기판 (100)의 구성에 대하여 도면을 참조하여 설명한다.
[전류 제어용 TFT 기판의 제1 실시 형태]
본 실시 형태의 TFT 기판 (100)은, 도 1에 나타낸 바와 같이, 유리 기판 (101)에 m(열: m은 자연수)×n(행: n은 자연수)개의 화소 (10)이 매트릭스형으로 배치되어 있다.
또한, 행 방향(수평 방향)으로 n개의 주사선 (121, 122…123)이 형성되어 있다. 예를 들면, 제n의 주사선 (123)은 제n행에 배치된 m개의 화소 (10)과 병렬로 접속되어 있다.
또한, 열 방향(수직 방향)으로 m개의 데이터선 (111, 112…113)이 형성되어 있다. 예를 들면, 제m의 데이터선 (113)은 제m열에 배치된 n개의 화소 (10)과 병렬로 접속되어 있다.
또한, 열 방향(수직 방향)으로 m개의 EL 구동선 (131, 132…133)이 형성되어 있다. 예를 들면, 제m의 EL 구동선 (133)은 제m열에 배치된 n개의 화소 (10)과 병렬로 접속되어 있다.
또한, 각 화소 (10)은, 도 13에 나타낸 바와 같이, 전기 광학 소자인 유기 EL 소자 (4)(도 2 참조)에 전류를 공급하는 구동 트랜지스터 (3)과, 이 구동 트랜지스터 (3)을 제어하는 스위칭 트랜지스터 (2)를 가지고 있다.
스위칭 트랜지스터 (2)는 도 5 및 도 6에 나타낸 바와 같이, 게이트 전극 (24)와, 게이트 절연막 (20)과, α-Si:H(i)막 (271) 및 α-Si:H(n)막 (272)와, 소스 전극 (25)과, 드레인 전극 (26)을 구비하고 있다.
게이트 전극 (24)는 게이트선 (21)을 통해 주사선 (120)과 접속되어 있다. 게이트 절연막 (20)은 게이트 전극 (24) 상에 형성되어 있다. 활성층인 α-Si:H(i)막 (271) 및 α-Si:H(n)막 (272)는 게이트 절연막 (20) 상에 형성되어 있다. 소스 전극 (25)는 소스선 (22)를 통해 데이터선 (110)과 접속되어 있다. 드레인 전극 (26)은 드레인선 (23) 및 게이트선 (31)을 통해 구동 트랜지스터 (3)의 게이트 전극 (34)와 접속되어 있다.
구동 트랜지스터 (3)은, 도 10 및 도 11에 나타낸 바와 같이, 게이트 전극 (34)와, 게이트 절연막 (30)과, n형 산화물 반도체층 (371)과, 소스 전극 (35)와, 드레인 전극 (36)을 구비하고 있다.
게이트 절연막 (30)은 게이트 전극 (34) 상에 형성되어 있다. 활성층인 n형 산화물 반도체층 (371)은 게이트 절연막 (30) 상에 형성되어 있다. 소스 전극 (35)는 소스선 (32)를 통해 EL 구동선 (130)과 접속되어 있다. 드레인 전극 (36)은 드레인선 (33)을 통해 화소 전극 (38)과 접속되어 있다.
또한, 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 드레인 전극 (36), 드레인선 (33)은 산화물 투명 도전체층 (374)를 포함하고 있다. 또한, 이 산화물 투명 도전체층 (374)가 유기 EL 소자 (4)의 화소 전극 (38)로서 기능한다. 이와 같이 하면, 제조할 때에 사용하는 마스크수를 삭감할 수 있어 제조 공정이 삭감된다. 따라서, 생산 효율이 향상되어 제조 원가의 비용 절감을 도모할 수 있다.
또한, 바람직하게는, EL 구동선 (130), 소스선 (32), 소스 전극 (35), 드레인 전극 (36), 드레인선 (33)의 상측에 보조 도전체층으로서의 금속층 (375)를 형성하면 좋다. 이와 같이 하면, 각 선이나 전극의 전기저항을 감소시킬 수 있다. 따라서, 신뢰성을 향상시킬 수 있고, 또한 에너지 효율의 저하를 억제할 수 있다.
이와 같이, 본 실시 형태의 TFT 기판 (100)은 구동 트랜지스터 (3)의 활성층을 n형 산화물 반도체층 (371)로 하고 있다. 따라서, 구동 트랜지스터 (3)에 큰 전류나 대전력을 투입하더라도, 구동 트랜지스터 (3)의 성능 열화가 작고, TFT 기판 (100)은 안정성이 우수하다. 또한, TFT 기판 (100)의 내구성을 향상시킬 수 있다.
또한, 상술한 유기 EL 표시 장치의 제1 실시 형태, 전류 제어용 TFT 기판의 제조 방법의 제1 실시 형태, 및 전류 제어용 TFT 기판의 제1 실시 형태는 다양한 응용예를 가지고 있다. 예를 들면, 상기 각 실시 형태에서는 스위칭 트랜지스터 (2)의 활성층으로서 α-Si:H(i)막 (271)을 이용하고 있지만, α-Si:H(i)막 (271) 대신에 산화물 반도체층을 이용할 수 있다.
다음으로, α-Si:H(i)막 (271) 대신에 산화물 반도체층을 이용한 전류 제어용 TFT 기판의 제조 방법의 응용예에 대하여 도면을 참조하여 설명한다.
[전류 제어용 TFT 기판의 제조 방법의 응용예]
도 14는 본 발명의 제1 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법을 설명하기 위한 개략 플로우차트도를 나타내고 있다. 한편, 본 응용예의 제조 방법은 청구항 16에 대응하고 있다.
도 14에 있어서, 본 응용예의 TFT 기판의 제조 방법은 상술한 제1 실시 형태에 비하여 스텝 S3(도 3 참조) 대신에 n형 산화물 반도체층 (271'), 산화물 투명 도전체층 (272'), 금속층 (273) 및 제2 레지스트 (274)를 적층하고, 제2 하프톤 마스크 (275)에 의해 데이터선 (110'), 스위칭 트랜지스터 (2')의 소스선 (22'), 소스 전극 (25'), 채널부 (27'), 드레인 전극 (26') 및 드레인선 (23'), 및 구동 트랜지스터 (3)의 게이트선 (31') 및 게이트 전극 (34')를 형성한다(스텝 S3'). 이 점이 제1 실시 형태와 상이하다. 다른 방법은 제1 실시 형태와 거의 동일하게 되어 있다.
따라서, 도 14에 있어서, 도 3과 동일한 방법에 대해서는 동일한 부호를 붙이고, 그의 상세한 설명을 생략한다.
다음으로, 제2 하프톤 마스크 (275)를 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제2 하프톤 마스크를 이용한 처리)
도 15는 본 발명의 제1 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제2 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/n형 산화물 반도체층 성막/산화물 투명 도전체층 성막/금속층 성막/제2 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제2 에칭/제2 레지스트가 재형성된 단면도를 나타내고 있고, (c)는 제3 에칭/제2 레지스트 박리된 단면도를 나타내고 있다.
도 15(a)에 있어서, 게이트 절연막 (20) 상에, 산화인듐-산화아연(In2O3:ZnO=약 97:3 중량％)의 타겟을 이용하여 막 두께 약 150 ㎚의 n형 산화물 반도체층 (271')을 성막한다. 이 때의 조건은 산소:아르곤비가 약 10:90 부피％이면서, 기판 온도가 약 100℃ 미만이다. 이 조건에서는, 얻어지는 n형 산화물 반도체층 (271')은 비정질막이다.
다음으로, n형 산화물 반도체층 (271') 상에, 우선 산화인듐-산화주석-산화아연(In2O3:SnO2:ZnO=약 60:20:20 중량％) 타겟을 이용하여 고주파 스퍼터링법에 의해 막 두께 약 120 ㎚의 산화물 투명 도전체층 (272')을 형성한다. 이 때의 조건은 산소:아르곤비가 약 1:99 부피％이면서, 기판 온도가 산화물 투명 도전체층 (272')를 결정화시키지 않는 온도이다. 계속해서, 금속층 (273)을 형성한다. 도전체층으로서의 금속층 (273)은 Mo층/Al층/Mo층을 포함한다. 즉, Mo와 Al과 Mo를, 이들 순으로 고주파 스퍼터링법을 이용하여 막 두께 약 50 ㎚, 250 ㎚, 50 ㎚로 적층한다. 한편, 금속층 (273)의 Mo층은 Al층을 보호하는 배리어 금속층으로서 기능한다.
다음으로, 금속층 (273) 상에 제2 레지스트 (274)가 도포되고, 제2 하프톤 마스크 (275) 및 하프톤 노광에 의해 제2 레지스트 (274)를 소정의 형상으로 형성한다. 즉, 제2 레지스트 (274)는 데이터선 (110'), 스위칭 트랜지스터 (2')의 소스선 (22'), 소스 전극 (25'), 게이트 전극 (24'), 드레인 전극 (26'), 드레인선 (23'), 구동 트랜지스터 (3)의 게이트선 (31'), 게이트 전극 (34')를 덮는 형상으로 형성된다. 또한, 제2 레지스트 (274)는 하프톤 마스크부 (276)에 의해 채널부 (27')를 덮는 부분이 다른 부분보다 얇은 형상으로 형성된다.
다음으로, 도 15(b)에 나타낸 바와 같이, 제2 에칭으로서, 우선 제2 레지스트 (274)와 혼합산 에칭액을 이용하여 금속층 (273)을 에칭한다. 계속해서, 옥살산 수용액를 이용하여 산화물 투명 도전체층 (272') 및 n형 산화물 반도체층 (271')을 에칭한다. 이에 따라, 데이터선 (110'), 소스선 (22'), 드레인선 (23'), 게이트선 (31') 및 게이트 전극 (34')를 형성한다.
여기서, n형 산화물 반도체층 (271')을 열 처리에 의해 결정화시킨다. 이에 따라, 혼합산 에칭액이나 옥살산 수용액에 대하여 n형 산화물 반도체층 (271')이 내성을 갖는다.
계속해서, 상기 제2 레지스트 (274)를 애싱하여 제2 레지스트 (274)를 재형성한다. 재형성된 제2 레지스트 (274)는 채널부 (27')의 상측의 금속층 (273)이 노출되는 형상이다. 또한, 제2 레지스트 (274)는 데이터선 (110'), 스위칭 트랜지스터 (2')의 소스선 (22'), 소스 전극 (25'), 드레인 전극 (26'), 드레인선 (23'), 구동 트랜지스터 (3)의 게이트선 (31'), 게이트 전극 (34')를 덮는 형상이다.
다음으로, 도 15(c)에 나타낸 바와 같이, 제3 에칭으로서, 재형성된 제2 레지스트 (274)와 혼합산 에칭액을 이용하여 금속층 (273) 및 산화물 투명 도전체층 (272')를 에칭하여 채널부 (27'), 소스 전극 (25') 및 드레인 전극 (26')을 형성한다(스텝 S3').
계속해서, 재형성된 제2 레지스트 (274)를 애싱하면, 도 15(c)에 나타낸 바와 같이, 게이트 절연막 (20) 상에 데이터선 (110'), 스위칭 트랜지스터 (2')의 소스선 (22'), 소스 전극 (25'), 채널부 (27'), 드레인 전극 (26'), 드레인선 (23'), 구동 트랜지스터 (3)의 게이트선 (31'), 게이트 전극 (34')가 노출된다. 도 15(c)에 나타내는, 데이터선 (110'), 스위칭 트랜지스터 (2')의 소스선 (22'), 소스 전극 (25'), 게이트 전극 (24), 채널부 (27'), 드레인 전극 (26'), 드레인선 (23'), 구동 트랜지스터 (3)의 게이트선 (31'), 게이트 전극 (34')는 도 16에 있어서의 C'-C' 단면을 나타내고 있다.
한편, 그 밖의 방법은 상기 제1 실시 형태와 거의 동일하게 되어 있다.
이와 같이, 본 응용예의 전류 제어용 TFT 기판의 제조 방법에 따르면, 상기 제1 실시 형태의 제조 방법과 거의 동일한 효과를 갖는다. 또한, 구동 트랜지스터 (3)을 제조할 때에 사용하는 n형 산화물 반도체층 (371)이나 산화물 투명 도전체층 (374)의 재료를 공용화할 수 있기 때문에, 제조 원가의 비용 절감을 도모할 수 있다.
[유기 EL 표시 장치의 제2 실시 형태]
도 17은 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치의 개략 블럭도를 나타내고 있다.
도 17에 있어서, 전기 광학 장치로서의 유기 EL 표시 장치 (1a)는 데이터선 구동 회로 (11), 주사선 구동 회로 (12), 전원선 제어 회로 (13a), 전류 측정 회로 (15) 및 전류 제어용 TFT 기판 (100a)(적절히 TFT 기판 (100a)라 약칭함)를 구비하고 있다. 또한, TFT 기판 (100a)는 m(열: m은 자연수)×n(행: n은 자연수)개의 화소 (10a)가 매트릭스형으로 배치되어 있다.
데이터선 구동 회로 (11)은 제1의 데이터선 (111), 제2의 데이터선 (112…제m의 데이터선 (113)을 통해 각 화소 (10a)와 접속되어 있다. 예를 들면, 제m의 데이터선 (113)을 통해, 제m열에 배치된 n개의 화소 (10a)와 병렬로 접속되어 있다. 이 데이터선 구동 회로 (11)은 각 화소 (10a)에 데이터 신호를 출력한다.
또한, 주사선 구동 회로 (12)는 제1의 주사선 (121), 제2의 주사선 (122)…제n의 주사선 (123)을 통해 각 화소 (10a)와 접속되어 있다. 예를 들면, 제n의 주사선 (123)을 통해, 제n행에 배치된 m개의 화소 (10a)와 병렬로 접속되어 있다. 이 주사선 구동 회로 (12)는 각 화소 (10a)에 주사 신호를 출력한다.
또한, 전원선 제어 회로 (13a)는 제1의 EL 구동선 (131a), 제2의 EL 구동선 (132a)…제n의 EL 구동선 (133a)를 통해 각 화소 (10a)와 접속되어 있다. 예를 들면, 제n의 EL 구동선 (133a)를 통해, 제n행에 배치된 m개의 화소 (10a)와 병렬로 접속되어 있다. 이 전원선 제어 회로 (13a)는 각 화소 (10a)에 직류의 구동 전류를 공급한다.
또한, 전류 측정 회로 (15)는 제1의 측정선 (151), 제2의 측정선 (152)…제m의 측정선 (153)을 통해 각 화소 (10a)와 접속되어 있다. 예를 들면, 제m의 측정선 (153)을 통해, 제m열에 배치된 n개의 화소 (10a)와 병렬로 접속되어 있다. 이 전류 측정 회로 (15)는 각 화소 (10a)의 유기 EL 소자 (4)에 공급되는 전류를 측정한다.
또한, 바람직하게는, 전류 측정 회로 (15)가 유기 EL 소자 (4)에 공급되는 직류 전류를 측정하고, 이 전류의 측정치에 기초하여 제어부(도시하지 않음)가 데이터선 구동 회로 (11), 주사선 구동 회로 (12) 및 전원선 제어 회로 (13a) 중 적어도 하나 이상을 제어하면 좋다. 이와 같이 하면, 유기 EL 소자 (4)에 공급되는 직류 전류를 측정할 수 있다. 이 측정치에 기초하여 데이터선 구동 회로 (11), 주사선 구동 회로 (12) 및 전원선 제어 회로 (13a) 중 적어도 하나 이상이 제어된다. 따라서, 바람직한 구동 전류를 유기 EL 소자 (4)에 공급할 수 있다.
한편, 상기 제어부는 통상 전류 측정 회로 (15)의 내부에 설치된다. 단, 여기에 한정되는 것은 아니다. 또한, 일반적으로 상기 측정치에 기초하여 데이터선 구동 회로 (11)이 제어된다.
다음으로, 화소 (10a)의 구성에 대하여 도면을 참조하여 설명한다.
도 18은 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치의 화소의 구성을 설명하기 위한 개략 블럭도를 나타내고 있다.
도 18에 있어서, 화소 (10a)는 구동 트랜지스터 (3), 스위칭 트랜지스터 (2), 캐패시터 (6), 측정용 트랜지스터 (5), 및 유기 EL 소자 (4)를 구비하고 있다.
구동 트랜지스터 (3)은 유기 EL 소자 (4)에 직류 전류를 공급한다. 스위칭 트랜지스터 (2)는 구동 트랜지스터 (3)을 제어한다. 캐패시터 (6)은 구동 트랜지 스터 (3)의 게이트 전극 (34)에 캐패시터 전압을 인가한다. 측정용 트랜지스터 (5)는 유기 EL 소자 (4)에 공급되는 직류 전류를 측정한다. 전기 광학 소자로서의 유기 EL 소자 (4)는 직류 전류에 의해 구동된다.
또한, 스위칭 트랜지스터 (2), 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)는 박막 트랜지스터로서, TFT 기판 (100a) 상에 형성된다. 또한, 캐패시터 (6) 및 유기 EL 소자 (4)의 화소 전극 (38)도 TFT 기판 (100a) 상에 형성된다.
스위칭 트랜지스터 (2)는 게이트선 (21)을 통해 주사선 (120)과 접속되어 있다. 또한, 스위칭 트랜지스터 (2)는 소스선 (22)를 통해 데이터선 (110)과 접속되어 있다. 스위칭 트랜지스터 (2)의 드레인선 (23)은 구동 트랜지스터 (3)의 게이트선 (31) 및 캐패시터 (6)의 제1 전극 (61)과 병렬로 접속되어 있다.
또한, 구동 트랜지스터 (3)은 소스선 (32)를 통해 EL 구동선 (130)과 접속되어 있다. 또한, 구동 트랜지스터 (3)은 드레인선 (33)을 통해 유기 EL 소자 (4), 캐패시터 (6)의 제2 전극 (62) 및 측정용 트랜지스터 (5)의 소스선 (52)와 병렬로 접속되어 있다.
또한, 측정용 트랜지스터 (5)의 게이트선 (51)은 주사선 (120)과 접속되어 있다. 또한, 측정용 트랜지스터 (5)의 드레인선 (53)은 측정선 (150)과 접속되어 있다.
다음으로, TFT 기판 (100a)의 동작에 대하여 도 18을 이용하여 설명한다.
우선, 상기 구성의 TFT 기판 (100a)에 있어서, 주사선 (120)에 주사 신호가 입력된다. 이에 따라, 스위칭 트랜지스터 (2)의 게이트 전극 (34)에 게이트 신호 (주사 신호)가 입력되어 스위칭 트랜지스터 (2)가 온 상태가 된다. 또한, 주사선 (120)으로부터 측정용 트랜지스터 (5)의 게이트 전극 (54)에 게이트 신호(주사 신호)가 입력되어 측정용 트랜지스터 (5)가 온 상태가 된다.
계속해서, 데이터선 (110)으로부터 데이터 신호(구동 트랜지스터 (3)의 게이트 전압)가 구동 트랜지스터 (3)의 게이트 전극 (34)에 인가되어 구동 트랜지스터 (3)이 온 상태가 된다. 또한, 캐패시터 (6)에, 데이터선 (110)으로부터의 데이터 신호에 따른 전하가 축적된다. 이 때, 구동 트랜지스터 (3)의 게이트 전극 (34)에 인가된 게이트 전압에 따라서 구동 트랜지스터 (3)의 소스·드레인간의 저항치가 결정된다. 그리고, EL 구동선 (130)으로부터, 소스·드레인간의 저항치에 따른 구동 전류가 드레인선 (33)에 공급된다. 여기서, 측정용 트랜지스터 (5)는 온 상태에 있다. 따라서, 상기 구동 전류(측정 전류 I(m×(n-1)))는 유기 EL 소자 (4)에 거의 흐르지 않고 측정용 트랜지스터 (5)의 소스선 (52) 및 드레인선 (53)을 경유하여 측정선 (150)으로 흐른다.
다음으로, 전류 측정 회로 (15)는 상기 측정 전류 I(m×(n-1))를 측정하고, 제어부가 측정 전류 I(m×(n-1))의 측정치에 기초하여 데이터선 구동 회로 (11)을 제어한다. 즉, 제어부는 측정치가 소정의 예정치보다 작은 경우, 데이터선 (110)으로의 데이터 신호의 전압을 올린다. 이에 따라, 구동 트랜지스터 (3)의 소스·드레인간의 저항치가 낮아지고, 구동 전류가 증가한다. 이에 반해, 측정치가 소정의 예정치보다 큰 경우, 데이터선 (110)으로의 데이터 신호의 전압을 내린다. 이에 따라, 구동 트랜지스터 (3)의 소스·드레인간의 저항치가 높아지고, 구동 전류 가 감소한다. 제어부가 상기 제어를 반복함으로써, 측정치가 소정의 예정치와 거의 동일한 값이 된다.
다음으로, 측정치가 소정의 예정치와 거의 동일한 값이 되면, 주사선 구동 회로 (12)가 주사선 (120)으로의 주사 신호의 출력을 정지한다. 이 정지에 의해, 스위칭 트랜지스터 (2) 및 측정용 트랜지스터 (5)가 오프 상태가 된다. 스위칭 트랜지스터 (2)가 오프 상태가 되면, 데이터선 (110)으로부터 구동 트랜지스터 (3)에 게이트 전압을 인가시킬 수 없게 된다. 단, 캐패시터 (6)에 축적된 전하에 의해, 데이터선 (110)으로부터 인가되었던 게이트 전압과 동일한 전압이 구동 트랜지스터 (3)의 게이트 전극 (34)에 인가된다. 즉, 스위칭 트랜지스터 (2)가 온 상태인 동안, 데이터선 (110)으로부터 캐패시터 (6)의 제1 전극 (61)에 직류 전압이 인가되고, 또한 EL 구동선 (130)으로부터 캐패시터 (6)의 제2 전극 (62)에 직류 전압이 인가된다. 이 때, 캐패시터 (6)에 전하가 축적되어 있어, 캐패시터 (6)에 의해 게이트 전극 (34)에 게이트 전압이 인가된다.
그리고, 구동 트랜지스터 (3)이 캐패시터 (6)에 의해 온 상태로 유지되고, 측정용 트랜지스터 (5)가 오프 상태로 되어 있다. 따라서, EL 구동선 (130)으로부터의 직류 전류가 구동 트랜지스터 (3)을 경유하여 유기 EL 소자 (4)로 공급된다. 이 때문에, TFT 기판 (100a)는 직류 전류 제어용 TFT 기판이라 호칭된다.
이 직류 전류는 상기 측정 전류 I(m×(n-1))와 동일하다. 따라서, 제어부에 의해 제어된 소정의 예정치와 거의 동일한 구동 전류가 유기 EL 소자 (4)로 공급되고, 그리고, 이 구동 전류에 따른 휘도로 유기 EL 소자 (4)가 발광한다.
한편, 상기 구동 전류를 변경하는 경우에는 주사선 (120)에 주사 신호를 출력하고, 변경하고 싶은 구동 전류에 따른 데이터 신호를 데이터선 (110)으로 출력한다.
다음으로, 유기 EL 표시 장치 (1a)는 열 방향으로 병설된 화소 (10a')에 대하여 화소 (10a)와 거의 동일한 동작을 행할 수 있다. 이에 따라, 구동 트랜지스터 (3)의 특성이 변화(열화)하더라도, 모든 화소 (10a)에 대하여 소정의 예정치와 거의 동일한 구동 전류를 공급할 수 있다. 따라서, 유기 EL 표시 장치 (1a)는 우수한 품질의 화상을 제공할 수 있다.
한편, 본 실시 형태의 유기 EL 표시 장치 (1a)에 있어서, 제어부가, 각 화소 (10a)의 소정의 예정치를 기억하는 기억 수단과, 측정치와 소정의 예정치와의 차이를 산출하는 연산 처리부를 구비하고, 측정치가 소정의 예정치와 거의 동일한 값이 되도록 제어하고 있다. 단, 제어 방법은 이 방법에 한정되는 것은 아니며, 다양한 제어 방법을 채용할 수 있다.
이와 같이, 본 실시 형태의 유기 EL 표시 장치 (1a)는 직류 전류에 의해 구동되는 유기 EL 소자 (4)에 대하여, 전류 측정 회로 (15)에 의해 측정된, 소정의 예정치와 거의 동일한 값의 구동 전류를 공급할 수 있다. 따라서, 유기 EL 표시 장치 (1a)는 우수한 품질의 화상을 제공할 수 있다. 한편, 본 실시 형태에서는 전기 광학 소자로서 유기 EL 소자 (4)를 이용하고 있다. 단, 여기에 한정되는 것은 아니다. 예를 들면, 직류 전류 구동형의 전기 광학 소자에 널리 적용할 수 있다.
또한, 본 실시 형태의 유기 EL 표시 장치 (1a)에 있어서, 구동 트랜지스터 (3)의 활성층은 산화물 반도체층으로서의 n형 산화물 반도체층 (371)이다. 이와 같이 하면, 구동 트랜지스터 (3)에 큰 전류나 대전력을 투입하더라도, 구동 트랜지스터 (3)의 활성층에 비정질 Si나 폴리 Si 반도체를 이용한 것에 비하면 그의 성능 열화가 작다. 이에 따라, 유기 EL 표시 장치 (1a)는 안정성이 우수하고, 또한 TFT 기판 (100a)의 내구성을 향상시킬 수 있다. 따라서, 유기 EL 표시 장치 (1a)의 수명을 크게 연장시킬 수 있다.
다음으로, 상기 TFT 기판 (100a)의 제조 방법 및 구성에 대하여 도면을 참조하여 설명한다. 우선, TFT 기판 (100a)의 제조 방법에 대하여 설명한다.
[전류 제어용 TFT 기판의 제조 방법의 제2 실시 형태]
도 19는 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법을 설명하기 위한 개략 플로우차트도를 나타내고 있다. 한편, 본 실시 형태의 제조 방법은 청구항 17에 대응하고 있다.
도 19에 있어서, 우선 기판 상에 금속층 (210) 및 제1 레지스트 (211)을 이 순으로 적층하고, 제1 마스크 (212)에 의해 주사선 (120), 스위칭 트랜지스터 (2)의 게이트 전극 (24) 및 게이트선 (21), 및 측정용 트랜지스터 (5)의 게이트 전극 (54) 및 게이트선 (51)을 형성한다(스텝 S1a).
다음으로, 제1 마스크 (212)를 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제1 마스크를 이용한 처리)
도 20은 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제1 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 금속층 성막/제1 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제1 에칭/제1 레지스트 박리된 단면도를 나타내고 있고, (c)는 제1 레지스트가 박리된 후의 TFT 기판의 주요부의 평면도를 나타내고 있다.
도 20(a)에 있어서, 우선 투광성의 유리 기판 (101)이 준비된다.
우선, 유리 기판 (101) 상에 도전체층으로서의 금속층 (210)을 형성한다. 즉, Al(알루미늄)과 Mo(몰리브덴)를 이들 순으로 고주파 스퍼터링법을 이용하여 각각 막 두께 약 250 ㎚, 50 ㎚로 적층한다. 한편, 이 금속층 (210)에 의해 주사선 (120), 게이트 전극 (24, 54) 및 게이트선 (21, 51)이 형성된다.
계속해서, 금속층 (210) 상에 제1 레지스트 (211)이 도포된다. 또한, 제1 마스크 (212)를 이용하여 포토리소그래피법에 의해 소정의 형상으로 제1 레지스트 (211)이 형성된다.
다음으로, 도 20(b)에 나타낸 바와 같이, 금속층 (210)에 대하여 혼합산 에칭액을 이용하여 제1 에칭을 행한다. 이에 따라, 주사선 (120), 게이트선 (21, 51) 및 게이트 전극 (24, 54)를 형성한다(스텝 S1a).
계속해서, 제1 레지스트 (211)을 애싱하면, 도 20(c)에 나타낸 바와 같이, 유리 기판 (101) 상에 주사선 (120), 및 이 주사선 (120)과 접속된 게이트선 (21, 51) 및 게이트 전극 (24, 54)가 노출된다. 도 20(b)에 나타내는, 주사선 (120)은 도 20(c)에 있어서의 Aa-Aa 단면을 나타내고 있다. 또한, 스위칭 트랜지스터 (2)의 게이트 전극 (24)는 Ba-Ba 단면을 나타내고 있다. 또한, 측정용 트랜지스터 (5)의 게이트 전극 (54)는 Ba'-Ba' 단면을 나타내고 있다.
다음으로, 도 19에 나타낸 바와 같이, 유리 기판 (101), 주사선 (120), 게이트선 (21, 51) 및 게이트 전극 (24, 54) 상에, 글로 방전 CVD(화학 증착법)법에 의해 게이트 절연막 (20)을 적층한다(스텝 S2). 이 게이트 절연막 (20)은 질화 실리콘(SiNx)막이고, 또한 막 두께가 약 300 ㎚이다. 이 게이트 절연막 (20)은 스위칭 트랜지스터 (2) 및 측정용 트랜지스터 (5)용의 게이트 절연막 (20)으로서 형성된다. 한편, 본 실시 형태에서는 방전 가스로서 SiH4-NH3-N2계의 혼합 가스를 이용한다.
다음으로, 도 19에 나타낸 바와 같이, α-Si:H(i)막 (271), α-Si:H(n)막 (272), 도전체층으로서의 금속층 (273) 및 제2 레지스트 (274)를 적층하고, 제2 하프톤 마스크 (275a)에 의해 데이터선 (110), 캐패시터 (6)의 제1 전극 (61), 측정선 (150), 스위칭 트랜지스터 (2)의 소스선 (22), 소스 전극 (25), 채널부 (27), 드레인 전극 (26) 및 드레인선 (23), 및 구동 트랜지스터 (3)의 게이트선 (31) 및 게이트 전극 (34)를 형성한다(스텝 S3a).
다음으로, 제2 하프톤 마스크 (275a)를 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제2 하프톤 마스크를 이용한 처리)
도 21은 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제2 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로 서, (a)는 게이트 절연막 성막/α-Si:H(i)막 성막/α-Si:H(n)막 성막/금속층 성막/제2 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제2 에칭/제2 레지스트가 재형성된 단면도를 나타내고 있고, (c)는 제3 에칭/제2 레지스트 박리된 단면도를 나타내고 있다.
도 21(a)에 있어서, 게이트 절연막 (20) 상에, 우선 α-Si:H(i)막 (271)을 적층한다. 이 α-Si:H(i)막 (271)은 비정질 Si(규소)의 절연층이고, 또한 막 두께가 약 350 ㎚이다. 이 때, 방전 가스로서 SiH4-N2계의 혼합 가스를 이용한다.
다음으로, SiH4-H2-PH3계의 혼합 가스를 이용하여 α-Si:H(n)막 (272)를 적층한다. 이 α-Si:H(n)막 (272)는 비정질 Si의 n형 반도체층이고, 또한 막 두께가 약 300 ㎚이다. 계속해서, Mo층/Al층/Mo층을 포함하는 금속층 (273)을 형성한다. 즉, Mo와 Al과 Mo를, 이들 순으로 고주파 스퍼터링법을 이용하여 막 두께 약 50 ㎚, 250 ㎚, 50 ㎚로 적층한다.
다음으로, 금속층 (273) 상에 제2 레지스트 (274)가 도포되고, 제2 하프톤 마스크 (275a) 및 하프톤 노광에 의해 제2 레지스트 (274)를 소정의 형상으로 형성한다. 즉, 제2 레지스트 (274)는 데이터선 (110), 제1 전극 (61), 측정선 (150), 스위칭 트랜지스터 (2)의 소스선 (22), 소스 전극 (25), 게이트 전극 (24), 드레인 전극 (26), 드레인선 (23), 구동 트랜지스터 (3)의 게이트선 (31), 게이트 전극 (34)를 덮는 형상으로 형성된다. 또한, 제2 레지스트 (274)는 하프톤 마스크부 (276)에 의해, 채널부 (27)를 덮는 부분이 다른 부분보다 얇은 형상으로 형성된다.
다음으로, 도 21(b)에 나타낸 바와 같이, 제2 에칭으로서, 우선 제2 레지스트 (274)와 혼합산 에칭액을 이용하여 금속층 (273)을 에칭한다. 계속해서, CHF 가스를 이용한 건식 에칭과 하이드라진 수용액(NH2NH2·H2O)를 이용한 습식 에칭에 의해 α-Si:H(n)막 (272) 및 α-Si:H(i)막 (271)을 에칭한다. 이에 따라, 데이터선 (110), 제1 전극 (61), 측정선 (150), 소스선 (22), 드레인선 (23), 게이트선 (31) 및 게이트 전극 (34)를 형성한다.
계속해서, 상기 제2 레지스트 (274)를 애싱하여 제2 레지스트 (274)를 재형성한다. 재형성된 제2 레지스트 (274)에 의해 채널부 (27)의 상측의 금속층 (273)이 노출되면서, 데이터선 (110), 제1 전극 (61), 측정선 (150), 스위칭 트랜지스터 (2)의 소스선 (22), 소스 전극 (25), 드레인 전극 (26), 드레인선 (23), 구동 트랜지스터 (3)의 게이트선 (31), 게이트 전극 (34)가 덮인다.
다음으로, 도 21(c)에 나타낸 바와 같이, 제3 에칭으로서, 재형성된 제2 레지스트 (274)와 혼합산 에칭액을 이용하여 금속층 (273)을 에칭한다. 이에 따라, 소스 전극 (25) 및 드레인 전극 (26)을 형성한다. 또한, CHF 가스를 이용한 건식 에칭과 하이드라진 수용액(NH2NH2·H2O)을 이용한 습식 에칭에 의해 α-Si:H(n)막 (272)를 에칭한다. 이에 따라, α-Si:H(i)막 (271)을 포함하는 채널부 (27)를 형성하고, 또한 스위칭 트랜지스터 (2)의 소스 전극 (25) 및 드레인 전극 (26)을 형성한다(스텝 S3a).
계속해서, 재형성된 제2 레지스트 (274)를 애싱한다. 이에 따라, 도 21(c) 에 나타낸 바와 같이, 게이트 절연막 (20) 상에 데이터선 (110), 제1 전극 (61), 측정선 (150), 스위칭 트랜지스터 (2)의 소스선 (22), 소스 전극 (25), 채널부 (27), 드레인 전극 (26), 드레인선 (23), 구동 트랜지스터 (3)의 게이트선 (31), 게이트 전극 (34)가 노출된다. 도 21(c)에 나타내는, 데이터선 (110), 제1 전극 (61), 측정선 (150), 스위칭 트랜지스터 (2)의 소스선 (22), 소스 전극 (25), 게이트 전극 (24), 채널부 (27), 드레인 전극 (26), 드레인선 (23), 구동 트랜지스터 (3)의 게이트선 (31), 게이트 전극 (34)는 도 22에 있어서의 Ca-Ca 단면을 나타내고 있다.
다음으로, 도 19에 나타낸 바와 같이, 유리 기판 (101)의 상측에 글로 방전 CVD(화학 증착법)법에 의해 게이트 절연막 (30)을 적층한다(스텝 S4a). 이 게이트 절연막 (30)은 질화 실리콘(SiNx)막이고, 또한 막 두께가 약 300 ㎚이다. 이 게이트 절연막 (30)은 구동 트랜지스터 (3), 측정용 트랜지스터 (5) 및 캐패시터 (6)용의 게이트 절연막 (30)으로서 형성된다. 한편, 본 실시 형태에서는 방전 가스로서 SiH4-NH3-N2계의 혼합 가스를 이용한다.
다음으로, 도 19에 나타낸 바와 같이, 게이트 절연막 (30) 상에, 산화물 반도체층으로서의 n형 산화물 반도체층 (371) 및 제3 레지스트 (372)를 적층하고, 제3 하프톤 마스크 (373a)에 의해 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 활성층, 및 측정선 (150)의 컨택트 홀 (155)를 형성한다(스텝 S5a).
다음으로, 제3 하프톤 마스크 (373a)를 이용한 처리에 대하여 도면을 참조하 여 설명한다.
(제3 하프톤 마스크를 이용한 처리)
도 23은 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/n형 산화물 반도체층 성막/제3 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제4 에칭/제3 레지스트가 재형성된 단면도를 나타내고 있다.
도 23에 있어서, 게이트 절연막 (30) 상에, 산화인듐-산화아연(In2O3:ZnO=약 97:3 중량％)의 타겟을 이용하여 막 두께 약 150 ㎚의 n형 산화물 반도체층 (371)을 성막한다. 이 때의 조건은 산소:아르곤비가 약 10:90 부피％이면서, 기판 온도가 약 100℃ 미만이다. 이 조건에서는 n형 산화물 반도체층 (371)은 비정질막으로서 얻어진다.
계속해서, n형 산화물 반도체층 (371) 상에 제3 레지스트 (372)를 도포하고, 제3 하프톤 마스크 (373a) 및 하프톤 노광 기술을 이용하여 제3 레지스트 (372)를 소정의 형상으로 형성한다. 즉, 제3 레지스트 (372)는 컨택트 홀 (155)의 상측을 제외한 유리 기판 (101)의 상측 전면을 덮는 형상으로 형성된다. 또한, 제3 레지스트 (372)는 하프톤 마스크부 (3731)에 의해, 게이트 전극 (34) 및 드레인선 (53)을 덮는 부분이 다른 부분보다 두꺼운 형상으로 형성된다.
다음으로, 도 23(b)에 나타낸 바와 같이, 제4 에칭으로서, 우선 제3 레지스 트 (372) 및 옥살산 수용액을 이용하여 n형 산화물 반도체층 (371)을 에칭한다. 또한, 제3 레지스트 (372) 및 CHF(CF4, CHF3 등) 가스를 이용한 건식 에칭에 의해 게이트 절연막 (30)을 에칭한다. 이에 따라, 컨택트 홀 (155)를 형성한다.
계속해서, 제3 레지스트 (372)를 애싱하여, 게이트 전극 (34) 및 드레인선 (53)이 덮이는 형상으로 제3 레지스트 (372)를 재형성한다.
도 24는 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, 제5 에칭/제3 레지스트 박리된 단면도를 나타내고 있다.
도 24에 있어서, 제5 에칭으로서, 재형성된 제3 레지스트 (372) 및 옥살산 수용액을 이용하여 n형 산화물 반도체층 (371)을 에칭한다. 이에 따라, n형 산화물 반도체층 (371)을 포함하는 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 활성층을 형성한다. 계속해서, 제3 레지스트 (372)를 애싱하여 n형 산화물 반도체층 (371)을 노출시킨다. 도 24에 나타내는 게이트 전극 (34), 제1 전극 (61), 게이트 전극 (54), n형 산화물 반도체층 (371) 및 컨택트 홀 (155)는 도 25에 있어서의 Da-Da 단면을 나타내고 있다.
또한, n형 산화물 반도체층 (371)을 형성한 후, 약 180℃ 이상의 온도에서 TFT 기판 (100a)를 열 처리한다. 이에 따라, n형 산화물 반도체 (371)의 활성층을 결정화한다.
다음으로, 도 19에 나타낸 바와 같이, 산화물 도전체층으로서의 산화물 투명 도전체층 (374), 보조 도전체층(보조 금속층)으로서의 금속층 (375) 및 제4 레지스트 (376)을 적층한다. 계속해서, 제4 하프톤 마스크 (377)에 의해 EL 구동선 (130), 캐패시터 (6)의 제2 전극 (62), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)을 형성한다(스텝 S6a).
다음으로, 제4 하프톤 마스크 (377)을 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제4 하프톤 마스크를 이용한 처리)
도 26은 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 산화물 투명 도전체층 성막/금속층 성막/제4 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제6 에칭/제4 레지스트가 재형성된 단면도를 나타내고 있다. 한편, 동 도면에서는 이해하기 쉽도록 EL 구동선 (130)을 생략하였다.
도 26(a)에 있어서, 노출된 게이트 절연막 (30) 및 n형 산화물 반도체층 (371) 상에, 우선 산화인듐-산화주석-산화아연(In2O3:SnO2:ZnO=약 60:20:20 중량％) 타겟을 이용하여 고주파 스퍼터링법에 의해 막 두께 약 120 ㎚의 산화물 투명 도전체층 (374)를 형성한다. 이 때의 조건은 산소:아르곤비가 약 1:99 부피％이면서, 기판 온도가 산화물 투명 도전체층 (374)를 결정화시키지 않는 온도이다.
계속해서, 금속층 (375)를 형성한다. 이 금속층 (375)는 보조 도전체층으로서, Mo층/Al층/Mo층을 포함하고 있다. 즉, Mo와 Al과 Mo를, 이들 순으로 고주파 스퍼터링법을 이용하여 막 두께 약 50 ㎚, 250 ㎚, 50 ㎚로 적층한다.
다음으로, 금속층 (375) 상에 제4 레지스트 (376)이 도포되고, 제4 하프톤 마스크 (377) 및 하프톤 노광에 의해 제4 레지스트 (376)을 소정의 형상으로 형성한다. 즉, 제4 레지스트 (376)은 EL 구동선 (130), 캐패시터 (6)의 제2 전극 (62), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 드레인 전극 (56) 및 드레인선 (53)을 덮는 형상으로 형성된다. 또한, 제4 레지스트 (376)은 하프톤 마스크부 (378)에 의해 화소 전극 (38)을 덮는 부분이 다른 부분보다 얇은 형상으로 형성된다.
다음으로, 도 26(b)에 나타낸 바와 같이, 제6 에칭으로서, 우선 제4 레지스트 (376)과 혼합산 에칭액을 이용하여 금속층 (375)를 에칭한다. 계속해서, 제4 레지스트 (376) 및 옥살산 수용액을 이용하여 산화물 투명 도전체층 (374)를 에칭한다. 이에 따라, EL 구동선 (130), 캐패시터 (6)의 제2 전극 (62), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)을 형성한다(스텝 S6a).
계속해서, 상기 제4 레지스트 (376)을 애싱하여 제4 레지스트 (376)을 재형 성한다. 재형성된 제4 레지스트 (376)에 의해 화소 전극 (38)의 상측의 금속층 (375)가 노출되면서, EL 구동선 (130), 캐패시터 (6)의 제2 전극 (62), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 드레인 전극 (56) 및 드레인선 (53)이 덮인다.
도 27은 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, 제7 에칭/제4 레지스트 박리된 단면도를 나타내고 있다.
도 27에 있어서, 제7 에칭으로서, 재형성된 제4 레지스트 (376)과 혼합산 에칭액을 이용하여 금속층 (375)를 에칭하여 화소 전극 (38)을 노출시킨다.
계속해서, 재형성된 제4 레지스트 (376)을 애싱하면, 도 27에 나타낸 바와 같이, 게이트 절연막 (30) 상에 EL 구동선 (130), 캐패시터 (6)의 제2 전극 (62), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)이 노출된다. 도 27에 나타내는, EL 구동선 (130), 캐패시터 (6)의 제2 전극 (62), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)은 도 28에 있어서의 Ea-Ea 단면을 나타내고 있다.
또한, 측정용 트랜지스터 (5)의 드레인선 (53)은 컨택트 홀 (155)를 통해 측정선 (150)과 접속되어 있다.
다음으로, 도 19에 나타낸 바와 같이, 보호용 절연막 (40) 및 제5 레지스트 (41)을 적층하고, 제5 마스크에 의해 주사선용 패드 (124), 데이터선용 패드 (114), EL 구동선용 패드 (134), 측정선용 패드 (154) 및 화소 전극 (38)을 노출시킨다(스텝 S7a).
다음으로, 제5 마스크 (42)를 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제5 마스크를 이용한 처리)
도 29는 본 발명의 제2 실시 형태에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제5 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 보호용 절연막 성막/제5 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제8 에칭/제5 레지스트 박리된 단면도를 나타내고 있다.
도 29(a)에 있어서, 유리 기판 (101)의 상측에 글로 방전 CVD(화학 증착법)법에 의해 보호용 절연막 (40)을 적층한다. 이 제4 레지스트 (376)은 질화 실리콘(SiNx)막이고, 또한 막 두께가 약 250 ㎚이다. 한편, 본 실시 형태에서는 방전 가스로서 SiH4-NH3-N2계의 혼합 가스를 이용한다.
다음으로, 보호용 절연막 (40) 상에 제5 레지스트 (41)을 도포하고, 제5 마스크 (42) 및 노광 기술을 이용하여 제5 레지스트 (41)을 형성한다. 이 제5 레지스트 (41)은 화소 전극 (38), 데이터선용 패드 (114), 주사선용 패드 (124), 측정선용 패드 (154) 및 EL 구동선용 패드 (134)의 상측에 개구부를 갖는다. 한편, 도 29에 있어서, 데이터선용 패드 (114), 주사선용 패드 (124), EL 구동선용 패드 (134) 및 측정선용 패드 (154)를 생략하고 있다(한편, 데이터선용 패드 (114), 주사선용 패드 (124) 및 EL 구동선용 패드 (134)에 대해서는 도 12 참조. 또한, 측정선용 패드 (154)는 데이터선용 패드 (114)와 거의 동일함).
계속해서, 제8 에칭으로서, CHF(CF4, CHF3 등) 가스를 이용한 건식 에칭에 의해 보호용 절연막 (40), 게이트 절연막 (30), 게이트 절연막 (20)을 에칭하여 화소 전극 (38), 데이터선용 패드 (114), 주사선용 패드 (124), 측정선용 패드 (154) 및 EL 구동선용 패드 (134)를 노출시킨다(스텝 S7a).
계속해서, 재형성된 제5 레지스트 (41)을 애싱하면, 동 도면에 나타낸 바와 같이, 보호용 절연막 (40)이 노출된다. 도 29(b)에 나타내는, EL 구동선 (130), 캐패시터 (6)의 제2 전극 (62), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)은 도 30에 있어서의 Fa-Fa 단면을 나타내고 있다.
한편, 본 실시 형태에서는 스위칭 트랜지스터 (2), 구동 트랜지스터 (3), 캐패시터 (6), 측정용 트랜지스터 (5) 및 화소 전극 (38)의 위치나 형상을, 이해하기 쉬운 위치나 형상으로 하고 있다. 단, 여기에 한정되는 것은 아니다.
이와 같이, 본 실시 형태의 전류 제어용 TFT 기판 (100a)의 제조 방법에 따르면, 직류 전류에 의해 구동되는 유기 EL 소자 (4)에 대하여, 전류 측정 회로 (15)에 의해 측정된, 소정의 예정치와 거의 동일한 값의 구동 전류를 공급할 수 있다. 따라서, 우수한 품질의 화상을 제공할 수 있다. 또한, 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 활성층을 n형 산화물 반도체층 (371)로 하고 있다. 따라서, 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)에 큰 전류나 대전력을 투입하더라도, 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 성능 열화가 작다. 따라서, TFT 기판 (100a)는 안정성이 우수하다. 또한, TFT 기판 (100a)의 내구성을 향상시킬 수 있다. 또한, 제4 하프톤 마스크 (377)을 이용하여 EL 구동선 (130), 캐패시터 (6)의 제2 전극 (62), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)을 제조할 수 있다. 이에 따라, 사용하는 마스크수를 삭감할 수 있어 제조 공정이 삭감된다. 따라서, 생산 효율이 향상되어 제조 원가의 비용 절감을 도모할 수 있다. 또한, 보호용 절연막 (40)이 형성되어 있다. 따라서, TFT 기판 (100a)에 유기 EL 재료, 전극 및 보호막을 설치함으로써, 유기 EL 표시 장치 (1a)를 용이하게 얻을 수 있다.
다음으로, 상기 TFT 기판 (100a)의 구성에 대하여 도면을 참조하여 설명한다.
[전류 제어용 TFT 기판의 제2 실시 형태]
본 실시 형태의 TFT 기판 (100)은 도 17에 나타낸 바와 같이, 유리 기판 (101)에 m(열: m은 자연수)×n(행: n은 자연수)개의 화소 (10a)가 매트릭스형으로 배치되어 있다.
또한, 행 방향(수평 방향)으로 n개의 주사선 (121, 122…123)이 형성되어 있다. 예를 들면, 제n의 주사선 (123)은 제n행에 배치된 m개의 화소 (10a)와 병렬로 접속되어 있다.
또한, 행 방향(수평 방향)으로 n개의 EL 구동선 (131a, 132a…133a)가 형성되어 있다. 예를 들면, 제n의 EL 구동선 (133a)는 제n행에 배치된 m개의 화소 (10a)와 병렬로 접속되어 있다.
또한, 열 방향(수직 방향)으로 m개의 데이터선 (1l1, 112…113)이 형성되어 있다. 예를 들면, 제m의 데이터선 (113)은 제m열에 배치된 n개의 화소 (10a)와 병렬로 접속되어 있다.
또한, 열 방향(수직 방향)으로 m개의 측정선 (151, 152…153)이 형성되어 있다. 예를 들면, 제m의 측정선 (153)은 제m열에 배치된 n개의 화소 (10a)와 병렬로 접속되어 있다.
또한, 각 화소 (10a)는 도 30에 나타낸 바와 같이, 구동 트랜지스터 (3)과, 스위칭 트랜지스터 (2)와, 캐패시터 (6)과, 측정용 트랜지스터 (5)를 가지고 있다.
구동 트랜지스터 (3)은 전기 광학 소자인 유기 EL 소자 (4)(도 18 참조)에 전류를 공급한다. 스위칭 트랜지스터 (2)는 구동 트랜지스터 (3)을 제어한다. 캐패시터 (6)에 의해, 구동 트랜지스터 (3)의 온 상태를 유지할 수 있다. 측정용 트 랜지스터 (5)에 의해, 유기 EL 소자 (4)(도 18 참조)에 공급되는 전류를 측정할 수 있다.
스위칭 트랜지스터 (2)는 도 21 및 도 22에 나타낸 바와 같이, 게이트 전극 (24)와, 게이트 절연막 (20)과, α-Si:H(i)막 (271) 및 α-Si:H(n)막 (272)와, 소스 전극 (25)와, 드레인 전극 (26)을 구비하고 있다.
게이트 전극 (24)는 게이트선 (21)을 통해 주사선 (120)과 접속되어 있다. 게이트 절연막 (20)은 게이트 전극 (24) 상에 형성되어 있다. 활성층으로서의 α-Si:H(i)막 (271) 및 α-Si:H(n)막 (272)는 게이트 절연막 (20) 상에 형성되어 있다. 소스 전극 (25)는 소스선 (22)를 통해 데이터선 (110)과 접속되어 있다. 드레인 전극 (26)은 드레인선 (23) 및 게이트선 (31)을 통해 구동 트랜지스터 (3)의 게이트 전극 (34)와 접속되면서, 드레인선 (23)을 통해 캐패시터 (6)의 제1 전극 (61)과 접속되어 있다.
구동 트랜지스터 (3)은 도 27 및 도 28에 나타낸 바와 같이, 게이트 전극 (34)와, 게이트 절연막 (30)과, n형 산화물 반도체층 (371)과, 소스 전극 (35)와, 드레인 전극 (36)을 구비하고 있다.
게이트 절연막 (30)은 게이트 전극 (34) 상에 형성되어 있다. 활성층으로서의 n형 산화물 반도체층 (371)은 게이트 절연막 (30) 상에 형성되어 있다. 소스 전극 (35)는 소스선 (32)를 통해 EL 구동선 (130)과 접속되어 있다. 드레인 전극 (36)은 드레인선 (33)을 통해 화소 전극 (38) 및 캐패시터 (6)의 제2 전극 (62)와 접속되면서, 드레인선 (33) 및 소스선 (52)를 통해 측정용 트랜지스터 (5)의 소스 전극 (55)와 접속되어 있다.
또한, 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 드레인 전극 (36), 드레인선 (33)은 산화물 투명 도전체층 (374)를 포함하고 있다. 이 산화물 투명 도전체층 (374)는 유기 EL 소자 (4)의 화소 전극 (38) 및 캐패시터 (6)의 제2 전극 (62)로서 기능한다. 이와 같이 하면, 제조할 때에 사용하는 마스크수를 삭감할 수 있어 제조 공정이 삭감된다. 따라서, 생산 효율이 향상되어 제조 원가의 비용 절감을 도모할 수 있다.
측정용 트랜지스터 (5)는 도 27 및 도 28에 나타낸 바와 같이, 게이트 전극 (54)와, 게이트 절연막 (20) 및 게이트 절연막 (30)과, n형 산화물 반도체층 (371)과, 소스 전극 (55)와, 드레인 전극 (56)을 구비하고 있다.
게이트 전극 (54)는 게이트선 (51)을 통해 주사선 (120)과 접속되어 있다. 게이트 절연막 (20) 및 게이트 절연막 (30)은 게이트 전극 (54) 상에 형성되어 있다. 활성층으로서의 n형 산화물 반도체층 (371)은 게이트 절연막 (30) 상에 형성되어 있다. 드레인 전극 (56)은 일부가 컨택트 홀 (155) 내에 형성된 드레인선 (53)을 통해 측정선 (150)과 접속되어 있다.
또한, 바람직하게는, EL 구동선 (130), 캐패시터 (6)의 제2 전극 (62), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 드레인 전극 (56) 및 드레인선 (53)의 상측에 보조 도전체층으로서의 금속층 (375)를 형성하면 좋다. 이와 같이 하면, 각 선이나 전극의 전기저항을 감소시킬 수 있다. 따라서, 신뢰성을 향상시킬 수 있는 동시에 에너지 효율의 저하를 억제할 수 있다.
캐패시터 (6)은 제1 전극 (61)과 제2 전극 (62) 사이에 게이트 절연막 (30)이 적층되어 있다. 이 캐패시터 (6)은 온 상태의 스위칭 트랜지스터 (2)를 통해 데이터선 (110)으로부터 직류 전압이 제1 전극 (61)에 인가되고, 또한 온 상태의 구동 트랜지스터 (3)을 통해 EL 구동선 (130)으로부터 직류 전압이 제2 전극 (62)로 인가된다. 따라서, 제1 전극 (61)에는 데이터선 (110)으로부터 인가된 직류 전압에 상당하는 전하가 축적된다. 따라서, 스위칭 트랜지스터 (2)가 오프되더라도, 제1 전극 (61)에 축적된 전하에 의해, EL 구동선 (130)으로부터 직류 전압이 인가되었을 때와 동일한 상태로, 스위칭 트랜지스터 (2)의 온 상태가 유지된다.
이와 같이, 본 실시 형태의 TFT 기판 (100a)는 유기 EL 소자 (4)와 같이 직류 전류 구동형의 전기 광학 소자에 사용된다. 또한, TFT 기판 (100a)는 직류 전류에 의해 구동되는 유기 EL 소자 (4)에 대하여, 전류 측정 회로 (15)에 의해 측정된, 소정의 예정치와 거의 동일한 값의 구동 전류를 공급할 수 있다. 따라서, 우수한 품질의 화상을 제공할 수 있다. 또한, 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 활성층을 n형 산화물 반도체층 (371)로 하고 있다. 따라서, 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)에 큰 전류나 대전력을 투입하더라도, 구동 트랜지스터 (3)의 성능 열화가 작다. 이에 따라, TFT 기판 (100a)는 안정성이 우수하다. 또한, TFT 기판 (100a)의 내구성을 향상시킬 수 있다.
또한, 상술한 유기 EL 표시 장치의 제2 실시 형태, 전류 제어용 TFT 기판의 제조 방법의 제2 실시 형태, 및 전류 제어용 TFT 기판의 제2 실시 형태는 다양한 응용예를 가지고 있다.
예를 들면, 상기 전류 제어용 TFT 기판의 제조 방법의 제2 실시 형태에서는 데이터선용 패드 (114), 주사선용 패드 (124), EL 구동선용 패드 (134) 및 측정선용 패드 (154)는 게이트 절연막 (30)의 하측에 형성된다. 단, 여기에 한정되는 것은 아니다. 예를 들면, 보호용 절연막 (40)의 하측이면서, 게이트 절연막 (30)의 상측에(즉, 보호용 절연막 (40)에 의해 접근한 상측에), 데이터선용 패드 (114b), 주사선용 패드 (124b), EL 구동선용 패드 (134) 및 측정선용 패드 (154b)를 형성할 수 있다.
다음으로, 상기 전류 제어용 TFT 기판의 제조 방법의 제2 실시 형태에 따른 응용예에 대하여 도면을 참조하여 설명한다.
[전류 제어용 TFT 기판의 제조 방법의 응용예]
도 31은 본 발명의 제2 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법을 설명하기 위한 개략 플로우차트도를 나타내고 있다. 한편, 본 응용예의 제조 방법은 청구항 18에 대응하고 있다.
도 31에 있어서, 본 응용예의 TFT 기판의 제조 방법은, 상술한 제2 실시 형태에 비하여, 스텝 S5b에 있어서, 상기 스텝 S5a(도 19 참조)에 더하여, 데이터선용 패드 (114b)의 개구부 (114b'), 주사선용 패드 (124b)의 개구부 (124b'), 측정선용 패드 (154b)의 개구부 (154b')를 형성한다. 또한, 스텝 S6b에 있어서, 상기 스텝 S6a에 더하여, 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b)를 형성한다. 이들 점이, 제2 실시 형태와 상이하다. 다른 방법은 제2 실시 형태와 거의 동일하게 되어 있다.
따라서, 도 31에 있어서, 도 19와 동일한 방법에 대해서는 동일한 부호를 붙이고, 그의 상세한 설명을 생략한다.
스텝 S5b에서는 도 31에 나타낸 바와 같이, 게이트 절연막 (30) 상에, 산화물 반도체층으로서의 n형 산화물 반도체층 (371) 및 제3 레지스트 (372)를 적층한다. 계속해서, 제3 하프톤 마스크 (373a)에 의해, 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 활성층, 및 측정선 (150)의 컨택트 홀 (155), 데이터선용 패드 (114b)의 개구부 (114b'), 주사선용 패드 (124b)의 개구부 (124b'), 측정선용 패드 (154b)의 개구부 (154b')를 형성한다.
다음으로, 스텝 S5b에서의 제3 하프톤 마스크 (373a)를 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제3 하프톤 마스크를 이용한 처리)
도 32는 본 발명의 제2 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/n형 산화물 반도체층 성막/제3 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제4 에칭/제3 레지스트가 재형성된 단면도를 나타내고 있다.
한편, 스텝 S5b의 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 활성층의 형성 방법은 제2 실시 형태의 스텝 S5a와 거의 동일하다(도 23, 24 참조). 따라서, 도 32에 있어서는 측정선 (150)의 컨택트 홀 (155), 데이터선용 패드 (114b) 의 개구부 (114b'), 주사선용 패드 (124b)의 개구부 (124b'), 측정선용 패드 (154b)의 개구부 (154b')에 대하여 나타내고 있다.
도 32에 있어서, 게이트 절연막 (30) 상에 n형 산화물 반도체층 (371)을 성막한다. 다음으로, n형 산화물 반도체층 (371) 상에 제3 레지스트 (372)를 도포한다. 계속해서, 제3 하프톤 마스크 (373a) 및 하프톤 노광 기술을 이용하여 제3 레지스트 (372)를 소정의 형상으로 형성한다. 즉, 제3 레지스트 (372)는 컨택트 홀 (155), 데이터선용 패드 (114b)의 개구부 (114b'), 주사선용 패드 (124b)의 개구부 (124b'), 측정선용 패드 (154b)의 개구부 (154b')의 상측을 제외한 유리 기판 (101)의 상측을 덮는 형상으로 형성된다. 또한, 제3 레지스트 (372)는 하프톤 마스크부 (3731)에 의해, 게이트 전극 (34) 및 게이트 전극 (54)를 덮는 부분보다 얇은 형상으로 형성된다.
다음으로, 도 32(b)에 나타낸 바와 같이, 제4 에칭으로서, 우선 제3 레지스트 (372) 및 옥살산 수용액을 이용하여 n형 산화물 반도체층 (371)을 에칭한다. 계속해서, 제3 레지스트 (372) 및 CHF(CF4, CHF3 등) 가스를 이용한 건식 에칭에 의해 게이트 절연막 (30)을 에칭한다. 이에 따라, 컨택트 홀 (155), 데이터선용 패드 (114b)의 개구부 (114b'), 주사선용 패드 (124b)의 개구부 (124b'), 측정선용 패드 (154b)의 개구부 (154b')를 형성한다.
계속해서, 제3 레지스트 (372)를 애싱하여, 게이트 전극 (34) 및 게이트 전극 (54)가 덮이는 형상으로 제3 레지스트 (372)를 재형성한다.
도 33은 본 발명의 제2 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, 제5 에칭/제3 레지스트 박리된 단면도를 나타내고 있다.
도 33에 있어서, 제5 에칭으로서, 재형성된 제3 레지스트 (372) 및 옥살산 수용액을 이용하여 n형 산화물 반도체층 (371)을 에칭한다. 이에 따라, n형 산화물 반도체층 (371)을 포함하는 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 활성층을 형성하고, 또한 게이트 절연막 (30)을 노출시킨다. 계속해서, 제3 레지스트 (372)를 애싱하여 n형 산화물 반도체층 (371)을 노출시킨다. 도 33에 나타내는 데이터선용 패드 (114b)의 개구부 (114b'), 측정선용 패드 (154b)의 개구부 (154b'), 주사선용 패드 (124b)의 개구부 (124b'), 측정선 (150)의 컨택트 홀 (155)는 도 34에 있어서의 Db-Db 단면을 나타내고 있다.
다음으로, 도 31에 나타낸 바와 같이, 산화물 투명 도전체층 (374), 금속층 (375) 및 제4 레지스트 (376)을 적층하고, 제4 하프톤 마스크 (377)에 의해 EL 구동선 (130), 캐패시터 (6)의 제2 전극 (62), 화소 전극 (38), 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)을 형성한다(스텝 S6b).
다음으로, 제4 하프톤 마스크 (377)을 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제4 하프톤 마스크를 이용한 처리)
도 35는 본 발명의 제2 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 산화물 투명 도전체층 성막/금속층 성막/제4 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제6 에칭/제4 레지스트의 재형성/제7 에칭/제4 레지스트 박리된 단면도를 나타내고 있다.
한편, 스텝 S6b의 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 제조 방법은 제2 실시 형태의 스텝 S6a와 거의 동일하다(도 26, 27 참조). 따라서, 도 35에 있어서는 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 측정용 트랜지스터 (5)의 드레인선 (53)에 대하여 도시하고 있다.
도 35(a)에 있어서, 노출된 게이트 절연막 (30) 및 n형 산화물 반도체층 (371) 상에, 우선 산화인듐-산화주석-산화아연(In2O3:SnO2:ZnO=약 60:20:20 중량％) 타겟을 이용하여 고주파 스퍼터링법에 의해 막 두께 약 120 ㎚의 산화물 투명 도전체층 (374)를 형성한다. 이 때의 조건은 산소:아르곤비가 약 1:99 부피％이면서, 기판 온도가 산화물 투명 도전체층 (374)를 결정화시키지 않는 온도이다.
계속해서, 금속층 (375)를 형성한다. 이 금속층 (375)는 보조 도전체층으로서, Mo층/Al층/Mo층을 포함하고 있다. 즉, Mo와 Al과 Mo를, 이들 순으로 고주파 스퍼터링법을 이용하여 막 두께 약 50 ㎚, 250 ㎚, 50 ㎚로 적층한다.
다음으로, 금속층 (375) 상에 제4 레지스트 (376)이 도포되고, 제4 하프톤 마스크 (377) 및 하프톤 노광에 의해 제4 레지스트 (376)을 소정의 형상으로 형성한다.
즉, 제4 레지스트 (376)은 EL 구동선 (130), 캐패시터 (6)의 제2 전극 (62), 화소 전극 (38), 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 드레인 전극 (56) 및 드레인선 (53)을 덮는 형상으로 형성된다. 또한, 제4 레지스트 (376)은 하프톤 마스크부 (378)에 의해, 화소 전극 (38)을 덮는 부분이 다른 부분보다 얇은 형상으로 형성된다.
다음으로, 도 35(b)에 나타낸 바와 같이, 제6 에칭으로서, 우선 제4 레지스트 (376)과 혼합산 에칭액을 이용하여 금속층 (375)를 에칭한다. 계속해서, 제4 레지스트 (376) 및 옥살산 수용액을 이용하여 산화물 투명 도전체층 (374)를 에칭한다. 이에 따라, EL 구동선 (130), 캐패시터 (6)의 제2 전극 (62), 화소 전극 (38), 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)을 형성한다(스텝 S6b).
한편, 스텝 S6b에 있어서는, 상술한 바와 같이 상기 제4 레지스트 (376)을 애싱하여 제4 레지스트 (376)을 재형성한다. 재형성된 제4 레지스트 (376)에 의해 화소 전극 (38)의 상측의 금속층 (375)가 노출되면서, EL 구동선 (130), 캐패시터 (6)의 제2 전극 (62), 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 드레인 전극 (56) 및 드레인선 (53)이 덮인다.
그리고, 제7 에칭으로서, 재형성된 제4 레지스트 (376)과 혼합산 에칭액을 이용하여 금속층 (375)을 에칭하여 화소 전극 (38)을 노출시킨다.
계속해서, 재형성된 제4 레지스트 (376)을 애싱하면, 도 35에 나타낸 바와 같이, 게이트 절연막 (30) 상에 EL 구동선 (130), 캐패시터 (6)의 제2 전극 (62), 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)이 노출된다. 도 35에 나타내는, EL 구동선 (130), 캐패시터 (6)의 제2 전극 (62), 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)은 도 36에 있어서의 Eb-Eb 단면을 나타내고 있다.
(제5 마스크를 이용한 처리)
도 37은 본 발명의 제2 실시 형태의 응용예에 따른 유기 EL 표시 장치에 사 용되는 TFT 기판의 제조 방법의, 제5 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 보호용 절연막 성막/제5 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제8 에칭/제5 레지스트 박리된 단면도를 나타내고 있다.
도 37(a)에 있어서, 유리 기판 (101)의 상측에 글로 방전 CVD(화학 증착법)법에 의해 보호용 절연막 (40)을 적층한다. 보호용 절연막 (40)은 질화 실리콘(SiNx)막으로서, 막 두께가 약 250 ㎚이다. 한편, 본 실시 형태에서는 방전 가스로서 SiH4-NH3-N2계의 혼합 가스를 이용한다.
다음으로, 보호용 절연막 (40) 상에 제5 레지스트 (41)을 도포하고, 제5 마스크 (42) 및 노광 기술을 이용하여 화소 전극 (38), 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b) 및 EL 구동선용 패드 (134)의 상측에 개구부를 갖는 제5 레지스트 (41)을 형성한다. 한편, 도 37에 있어서, 데이터선용 패드 (114b), 주사선용 패드 (124b), EL 구동선용 패드 (134) 및 측정선용 패드 (154b)를 도시하고 있다(한편, 그 밖의 구조에 대해서는 도 29 참조).
계속해서, 제8 에칭으로서, CHF(CF4, CHF3 등) 가스를 이용한 드라이 에칭에 의해 보호용 절연막 (40)을 에칭하여, 화소 전극 (38), 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b) 및 EL 구동선용 패드 (134)를 노출시킨다(스텝 S7a).
계속해서, 재형성된 제5 레지스트 (41)을 애싱하면, 도 37에 나타낸 바와 같이, 보호용 절연막 (40)이 노출된다. 도 37(b)에 나타내는, 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b) 및 EL 구동선용 패드 (134)는 도 38에 있어서의 Fb-Fb 단면을 나타내고 있다.
이와 같이, 본 응용예의 전류 제어용 TFT 기판 (100b)의 제조 방법에 따르면, 제2 실시 형태의 제조 방법과 거의 동일한 효과를 갖는다. 또한, 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b) 및 EL 구동선용 패드 (134)가 보호용 절연막 (40)의 바로 하층에 형성된다. 따라서, 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b) 및 EL 구동선용 패드 (134)로의 접속성을 향상시킬 수 있다.
[분산형 무기 EL 표시 장치의 제3 실시 형태]
도 39는 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치의 개략 블럭도를 나타내고 있다.
도 39에 있어서, 전기 광학 장치로서의 분산형 무기 EL 표시 장치 (1c)는 데이터선 구동 회로 (11), 주사선 구동 회로 (12), 전원선 제어 회로 (13a), 전류 측정 회로 (15) 및 전류 제어용 TFT 기판 (100c)(적절히 TFT 기판 (100c)라 약칭함)를 구비하고 있다. 또한, TFT 기판 (100c)는 m(열: m은 자연수)×n(행: n은 자연수)개의 화소 (10c)가 매트릭스형으로 배치되어 있다.
데이터선 구동 회로 (11)은 제1의 데이터선 (111), 제2의 데이터선 (112)…제m의 데이터선 (113)을 통해 각 화소 (10c)와 접속되어 있다. 예를 들면, 제m의 데이터선 (113)을 통해, 제m열에 배치된 n개의 화소 (10c)와 병렬로 접속되어 있다. 이 데이터선 구동 회로 (11)은 각 화소 (10c)에 데이터 신호를 출력한다.
또한, 주사선 구동 회로 (12)는 제1의 주사선 (121), 제2의 주사선 (122)…제n의 주사선 (123)을 통해 각 화소 (10c)와 접속되어 있다. 예를 들면, 제n의 주사선 (123)을 통해, 제n행에 배치된 m개의 화소 (10c)와 병렬로 접속되어 있다. 이 주사선 구동 회로 (12)는 각 화소 (10c)에 데이터 신호를 출력한다.
또한, 전원선 제어 회로 (13a)는 제1의 EL 구동선 (131a), 제2의 EL 구동선 (132a)…제n의 EL 구동선 (133a)를 통해 각 화소 (10c)와 접속되어 있다. 예를 들면, 제n의 EL 구동선 (133a)를 통해, 제n행에 배치된 m개의 화소 (10c)와 병렬로 접속되어 있다. 이 전원선 제어 회로 (13a)는 각 화소 (10c)에 교류의 구동 전류를 공급한다.
또한, 전류 측정 회로 (15)는 제1의 측정선 (151), 제2의 측정선 (152)…제m의 측정선 (153)을 통해 각 화소 (10c)와 접속되어 있다. 예를 들면, 제m의 측정선 (153)을 통해, 제m열에 배치된 n개의 화소 (10c)와 병렬로 접속되어 있다. 이 전류 측정 회로 (15)는 각 화소 (10c)의 분산형 무기 EL 소자 (4c)에 공급되는 교류 전류를 측정한다.
또한, 바람직하게는, 전류 측정 회로 (15)가 분산형 무기 EL 소자 (4c)에 공급되는 교류 전류를 측정한다. 그리고, 이 교류 전류의 측정치에 기초하여 제어부(도시하지 않음)가 데이터선 구동 회로 (11), 주사선 구동 회로 (12) 및 전원선 제어 회로 (13a) 중 적어도 하나 이상을 제어하면 좋다. 이와 같이 하면, 분산형 무기 EL 소자 (4c)에 공급되는 교류 전류를 측정할 수 있고, 이 측정치에 기초하여 데이터선 구동 회로 (11), 주사선 구동 회로 (12) 및 전원선 제어 회로 (13a) 중 적어도 하나 이상을 제어할 수 있다. 따라서, 바람직한 구동 전류를 분산형 무기 EL 소자 (4c)에 공급할 수 있다.
다음으로, 화소 (10c)의 구성에 대하여 도면을 참조하여 설명한다.
도 40은 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치의 화소의 구성을 설명하기 위한 개략 블럭도를 나타내고 있다.
도 40에 있어서, 화소 (10c)는 구동 트랜지스터 (3), 스위칭 트랜지스터 (2), 캐패시터 (6), 캐패시터선 (160), 측정용 트랜지스터 (5), 및 분산형 무기 EL 소자 (4c)를 가지고 있다.
구동 트랜지스터 (3)은 분산형 무기 EL 소자 (4c)에 교류 전류를 공급한다. 스위칭 트랜지스터 (2)는 구동 트랜지스터 (3)을 제어한다. 캐패시터 (6)에 의해, 구동 트랜지스터 (3)의 게이트 전극 (34)에 캐패시터 전압을 인가할 수 있다. 측정용 트랜지스터 (5)에 의해, 분산형 무기 EL 소자 (4c)에 공급되는 교류 전류를 측정할 수 있다. 전기 광학 소자로서의 분산형 무기 EL 소자 (4c)는 교류 전류에 의해 구동된다.
또한, 스위칭 트랜지스터 (2), 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)는 박막 트랜지스터로서, TFT 기판 (100c) 상에 형성된다. 또한, 캐패시터 (6) 및 분산형 무기 EL 소자 (4c)의 화소 전극 (38)도 TFT 기판 (100c) 상에 형성된다.
스위칭 트랜지스터 (2)는 게이트선 (21)을 통해 주사선 (120)과 접속되어 있다. 스위칭 트랜지스터 (2)는 소스선 (22)를 통해 데이터선 (110)과 접속되어 있다. 스위칭 트랜지스터 (2)의 드레인선 (23)은 구동 트랜지스터 (3)의 게이트선 (31) 및 캐패시터 (6)의 제1 전극 (61)과 병렬로 접속되어 있다. 또한, 캐패시터 (6)의 제2 전극 (62)는 캐패시터선 (160)과 접속되어 있다. 바람직하게는, 캐패시터선 (160)은 접지되어 있거나, 또는 접지에 상당하는 접속이 이루어져 있으면 좋다.
또한, 구동 트랜지스터 (3)은 소스선 (32)를 통해 EL 구동선 (130)과 접속되어 있다. 구동 트랜지스터 (3)은 드레인선 (33)을 통해 분산형 무기 EL 소자 (4c) 및 측정용 트랜지스터 (5)의 소스선 (52)와 병렬로 접속되어 있다.
또한, 측정용 트랜지스터 (5)의 게이트선 (51)은 주사선 (120)과 접속되어 있다. 측정용 트랜지스터 (5)의 드레인선 (53)은 측정선 (150)과 접속되어 있다.
다음으로, TFT 기판 (100c)의 동작에 대하여 도 40을 이용하여 설명한다.
우선, 상기 구성의 TFT 기판 (100c)에 있어서, 주사선 (120)에 주사 신호가 입력된다. 이에 따라, 스위칭 트랜지스터 (2)의 게이트 전극 (24)에 게이트 신호(주사 신호)가 입력되어 스위칭 트랜지스터 (2)가 온 상태가 된다. 또한, 주사선 (120)으로부터 측정용 트랜지스터 (5)의 게이트 전극 (54)에 게이트 신호(주사 신호)가 입력되어 측정용 트랜지스터 (5)가 온 상태가 된다.
계속해서, 데이터선 (110)으로부터 데이터 신호(구동 트랜지스터 (3)의 게이트 전압(직류 전압))가 구동 트랜지스터 (3)의 게이트 전극 (34)에 인가되어 구동 트랜지스터 (3)이 온 상태가 된다. 또한, 캐패시터 (6)에, 데이터선 (110)으로부터의 데이터 신호에 따른 전하가 축적된다. 이 때, 구동 트랜지스터 (3)의 게이트 전극 (34)에 인가된 게이트 전압에 따라서 구동 트랜지스터 (3)의 소스·드레인간 의 저항치가 결정된다. 그리고, EL 구동선 (130)으로부터 소스·드레인간의 저항치에 따른 구동 전류가 드레인선 (33)에 공급된다. 여기서, 측정용 트랜지스터 (5)는 온 상태에 있다. 따라서, 상기 구동 전류(측정 전류 I(m×(n-1)))는 분산형 무기 EL 소자 (4c)에 거의 흐르지 않고 측정용 트랜지스터 (5)의 소스선 (52) 및 드레인선 (53)을 경유하여 측정선 (150)으로 흐른다.
다음으로, 전류 측정 회로 (15)는 상기 측정 전류 I(m×(n-1))를 측정하고, 제어부가 측정 전류 I(m×(n-1))의 측정치에 기초하여 데이터선 구동 회로 (11)을 제어한다. 즉, 제어부는 측정치가 소정의 예정치보다 작은 경우, 데이터선 (110)으로의 데이터 신호의 전압을 올린다. 이에 따라, 구동 트랜지스터 (3)의 소스·드레인간의 저항치가 낮아지고, 구동 전류가 증가한다. 이에 반해, 측정치가 소정의 예정치보다 큰 경우, 데이터선 (110)으로의 데이터 신호의 전압을 내린다. 이에 따라, 구동 트랜지스터 (3)의 소스·드레인간의 저항치가 높아지고, 구동 전류가 감소한다. 제어부가 상기 제어를 반복함으로써, 측정치가 소정의 예정치와 거의 동일한 값이 된다.
다음으로, 측정치가 소정의 예정치와 거의 동일한 값이 되면, 주사선 구동 회로 (12)가 주사선 (120)으로의 주사 신호의 출력을 정지한다. 이 정지에 의해, 스위칭 트랜지스터 (2) 및 측정용 트랜지스터 (5)가 오프 상태가 된다. 스위칭 트랜지스터 (2)가 오프 상태가 되면, 데이터선 (110)으로부터 구동 트랜지스터 (3)에 게이트 전압을 인가시킬 수 없게 된다. 단, 캐패시터 (6)에 축적된 전하에 의해, 데이터선 (110)으로부터 인가되었던 게이트 전압과 동일한 전압이 구동 트랜지스터 (3)의 게이트 전극 (34)에 인가된다. 즉, 스위칭 트랜지스터 (2)가 온 상태인 동안, 데이터선 (110)으로부터 캐패시터 (6)의 제2 전극 (62)에 직류 전압이 인가된다. 이 때, 캐패시터 (6)의 제1 전극 (61)이 캐패시터선 (160)과 접속되어 있음으로써, 캐패시터 (6)에 전하가 축적되어 있다. 따라서, 캐패시터 (6)에 의해 게이트 전극 (34)에 게이트 전압이 인가된다. 한편, 캐패시터 (6)의 제2 전극 (62)는 캐패시터선 (160)과 접속되어 있기 때문에, 구동 전류(교류 전류)의 영향을 받는 일은 없다. 이 때문에, TFT 기판 (100c)는 교류 전류 제어용 TFT 기판이라 호칭된다. 또한, 이 TFT 기판 (100c)는 직류 전류 제어용 TFT 기판으로서도 사용할 수 있다.
그리고, 구동 트랜지스터 (3)이 캐패시터 (6)에 의해 온 상태로 유지되고, 측정용 트랜지스터 (5)가 오프 상태로 되어 있다. 따라서, EL 구동선 (130)으로부터의 교류 전류가 구동 트랜지스터 (3)을 경유하여 분산형 무기 EL 소자 (4c)에 공급된다.
이 교류 전류는 상기 측정 전류 I(m×(n-1))와 동일하다. 따라서, 제어부에 의해 제어된 소정의 예정치와 거의 동일한 구동 전류가 분산형 무기 EL 소자 (4c)에 공급되고, 그리고, 이 구동 전류에 따른 휘도로 분산형 무기 EL 소자 (4c)가 발광한다.
한편, 상기 구동 전류를 변경하고 싶은 경우에는 주사선 (120)에 주사 신호를 출력하고, 변경하고 싶은 구동 전류에 따른 데이터 신호를 데이터선 (110)에 출력한다.
다음으로, 분산형 무기 EL 표시 장치 (1c)는 화소 (10c')에 대하여 화소 (10c)와 거의 동일한 동작을 행할 수 있다. 즉, 모든 화소 (10c')에 대하여, 구동 트랜지스터 (3)의 특성이 변화(열화)하더라도 소정의 예정치와 거의 동일한 구동 전류를 공급할 수 있다. 따라서, 분산형 무기 EL 표시 장치 (1c)는 우수한 품질의 화상을 제공할 수 있다.
한편, 본 실시 형태의 분산형 무기 EL 표시 장치 (1c)의 제어부는 각 화소 (10c')의 소정의 예정치를 기억하는 기억 수단과, 측정치와 소정의 예정치와의 차이를 산출하는 연산 처리부를 구비하고 있다. 그리고, 이 제어부는 측정치가 소정의 예정치와 거의 동일한 값이 되도록 제어하고 있다. 단, 제어 방법은 이 방법으로 한정되는 것은 아니고, 다양한 제어 방법을 채용할 수 있다.
이와 같이, 본 실시 형태의 분산형 무기 EL 표시 장치 (1c)는 교류 전류에 의해 구동되는 분산형 무기 EL 소자 (4c)에 대하여, 전류 측정 회로 (15)에 의해 측정된, 소정의 예정치와 거의 동일한 값의 구동 전류를 공급할 수 있다. 따라서, 우수한 품질의 화상을 제공할 수 있다. 한편, 본 실시 형태에서는 교류 전류 구동형의 전기 광학 소자로서 분산형 무기 EL 소자 (4c)를 이용하고 있다. 단, 여기에 한정되는 것은 아니다. 예를 들면, 직류 전류 구동형 및/또는 교류 전류 구동형의 전기 광학 소자에 널리 적용할 수 있다.
또한, 본 실시 형태의 분산형 무기 EL 표시 장치 (1c)의 구동 트랜지스터 (3)의 활성층은 산화물 반도체층인 n형 산화물 반도체층 (371)로 되어 있다. 이와 같이 하면, 구동 트랜지스터 (3)에 큰 전류나 대전력을 투입하더라도, 구동 트랜지스터 (3)의 활성층에 비정질 Si나 폴리 Si 반도체를 이용한 것에 비하면 그의 성능 열화가 작다. 따라서, 분산형 무기 EL 표시 장치 (1c)는 안정성이 우수하다. 또한, TFT 기판 (100c)의 내구성이 향상된다. 따라서, 분산형 무기 EL 표시 장치 (1c)의 수명을 크게 연장시킬 수 있다.
한편, 본 실시 형태의 표시 장치 (1c)는, 구동 트랜지스터 (3)의 활성층으로서 비정질 Si나 폴리 Si 반도체를 이용하더라도, 직류 구동형의 전기 광학 소자 또는 교류 구동형의 전기 광학 소자 중 어디에도 대응할 수 있다. 이 점은 매우 유용하다. 또한, 교류 전류를 전기 광학 소자에 공급하는 경우, 고주파의 전력도 공급할 수 있다. 이 점도 유용하다. 또한, 종래의 기술에서는 스캔마다의 전압을 반전시키거나, 주사선마다 전압을 반전시켜 교류 구동하기도 하였다. 표시 장치 (1c)는 이들을 행하지 않을 수도 있다. 이 점도 유용하다.
다음으로, 상기 TFT 기판 (100c)의 제조 방법 및 구성에 대하여 도면을 참조하여 설명한다. 우선, TFT 기판 (100c)의 제조 방법에 대하여 설명한다.
[전류 제어용 TFT 기판의 제조 방법의 제3 실시 형태]
도 41은 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법을 설명하기 위한 개략 플로우차트도를 나타내고 있다. 한편, 본 실시 형태의 제조 방법은 청구항 19에 대응하고 있다.
도 41에 있어서, 우선, 기판 상에 금속층 (210) 및 제1 레지스트 (211)을 이 순으로 적층하고, 제1 마스크 (212)에 의해 주사선 (120), 캐패시터선 (160), 캐패시터 (6)의 제2 전극 (62), 스위칭 트랜지스터 (2)의 게이트 전극 (24) 및 게이트선 (21), 및 측정용 트랜지스터 (5)의 게이트 전극 (54) 및 게이트선 (51)을 형성 한다(스텝 S1c).
다음으로, 제1 마스크 (212)를 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제1 마스크를 이용한 처리)
도 42는 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제1 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 금속층 성막/제1 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제1 에칭/제1 레지스트 박리된 단면도를 나타내고 있고, (c)는 제1 레지스트가 박리된 후의 TFT 기판의 주요부의 평면도를 나타내고 있다.
도 42(a)에 있어서, 우선 투광성의 유리 기판 (101)이 준비된다.
우선, 유리 기판 (101) 상에 도전체층인 금속층 (210)을 형성한다. 즉, Al(알루미늄)과 Mo(몰리브덴)를 이들 순으로 고주파 스퍼터링법을 이용하여 각각 막 두께 약 250 ㎚, 50 ㎚로 적층한다. 이 금속층 (210)에 의해, 주사선 (120), 캐패시터선 (160), 캐패시터 (6)의 제2 전극 (62), 게이트 전극 (24, 54) 및 게이트선 (21, 51)이 형성된다.
계속해서, 금속층 (210) 상에 제1 레지스트 (211)이 도포되고, 제1 마스크 (212)를 이용하여 포토리소그래피법에 의해 소정의 형상으로 제1 레지스트 (211)을 형성한다.
다음으로, 도 42(b)에 나타낸 바와 같이, 금속층 (210)을, 혼합산 에칭액을 이용하여 제1 에칭하여 주사선 (120), 캐패시터선 (160), 캐패시터 (6)의 제2 전극 (62), 게이트선 (21, 51) 및 게이트 전극 (24, 54)를 형성한다(스텝 S1c).
계속해서, 제1 레지스트 (211)을 애싱하면, 도 42(c)에 나타낸 바와 같이, 유리 기판 (101) 상에 주사선 (120), 캐패시터선 (160), 이 캐패시터선 (160)과 접속된 캐패시터 (6)의 제2 전극 (62), 및 주사선 (120)과 접속된 게이트선 (21, 51) 및 게이트 전극 (24, 54)가 노출된다. 도 42(b)에 나타내는 주사선 (120)은 도 42(c)에 있어서의 Ac-Ac 단면을 나타내고 있다. 또한, 스위칭 트랜지스터 (2)의 게이트 전극 (24), 측정용 트랜지스터 (5)의 게이트 전극 (54), 제1 전극 (61)은 Bc-Bc 단면을 나타내고 있다.
다음으로, 도 41에 나타낸 바와 같이, 유리 기판 (101), 주사선 (120), 캐패시터선 (160), 캐패시터 (6)의 제2 전극 (62), 게이트선 (21, 51) 및 게이트 전극 (24, 54) 상에, 글로우 방전 CVD(화학 증착법)법에 의해 게이트 절연막 (20)을 적층한다(스텝 S2c). 게이트 절연막 (20)은 질화 실리콘(SiNx)막이고, 또한 막 두께가 약 300 ㎚이다. 이 게이트 절연막 (20)은 스위칭 트랜지스터 (2), 측정용 트랜지스터 (5) 및 캐패시터 (6)용의 게이트 절연막 (20)으로서 형성된다. 한편, 본 실시 형태에서는 방전 가스로서 SiH4-NH3-N2계의 혼합 가스를 이용한다.
다음으로, 도 41에 나타낸 바와 같이, α-Si:H(i)막 (271), α-Si:H(n)막 (272), 도전체층으로서의 금속층 (273) 및 제2 레지스트 (274)를 적층하고, 제2 하프톤 마스크 (275c)에 의해 데이터선 (110), 캐패시터 (6)의 제1 전극 (61), 측정선 (150), 스위칭 트랜지스터 (2)의 소스선 (22), 소스 전극 (25), 채널부 (27), 드레인 전극 (26) 및 드레인선 (23), 및 구동 트랜지스터 (3)의 게이트선 (31) 및 게이트 전극 (34)를 형성한다(스텝 S3c).
다음으로, 제2 하프톤 마스크 (275c)를 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제2 하프톤 마스크를 이용한 처리)
도 43은 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제2 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/α-Si:H(i)막 성막/α-Si:H(n)막 성막/금속층 성막/제2 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제2 에칭/제2 레지스트가 재형성된 단면도를 나타내고 있고, (c)는 제3 에칭/제2 레지스트 박리된 단면도를 나타내고 있다.
도 43(a)에 있어서, 게이트 절연막 (20) 상에, 우선 α-Si:H(i)막 (271)을 적층한다.
α-Si:H(i)막 (271)은 비정질 Si(규소)의 절연층으로서, 막 두께가 약 350 ㎚이다. 이 때, 방전 가스로서 SiH4-N2계의 혼합 가스를 이용한다.
다음으로, SiH4-H2-PH3계의 혼합 가스를 이용하여 α-Si:H(n)막 (272)를 적층한다. α-Si:H(n)막 (272)는 비정질 Si의 n형 반도체층으로서, 막 두께가 약 300 ㎚이다.
계속해서, Mo층/Al층/Mo층을 포함하는 금속층 (273)을 형성한다. 즉, Mo와 Al과 Mo를, 이들 순으로 고주파 스퍼터링법을 이용하여 막 두께 약 50 ㎚, 250 ㎚, 50 ㎚로 적층한다.
다음으로, 금속층 (273) 상에 제2 레지스트 (274)가 도포되고, 제2 하프톤 마스크 (275c) 및 하프톤 노광에 의해 제2 레지스트 (274)를 소정의 형상으로 형성한다. 즉, 제2 레지스트 (274)는 데이터선 (110), 캐패시터 (6)의 제1 전극 (61), 측정선 (150), 스위칭 트랜지스터 (2)의 소스선 (22), 소스 전극 (25), 게이트 전극 (24), 드레인 전극 (26), 드레인선 (23), 구동 트랜지스터 (3)의 게이트선 (31), 게이트 전극 (34)를 덮는 형상으로 형성된다. 또한, 제2 레지스트 (274)는 하프톤 마스크부 (276)에 의해, 채널부 (27)을 덮는 부분이 다른 부분보다 얇은 형상으로 형성된다.
다음으로, 도 43(b)에 나타낸 바와 같이, 제2 에칭으로서, 우선 제2 레지스트 (274)와 혼합산 에칭액을 이용하여 금속층 (273)을 에칭한다. 계속해서, CHF 가스를 이용한 건식 에칭과 하이드라진 수용액(NH2NH2·H2O)를 이용한 습식 에칭에 의해 α-Si:H(n)막 (272) 및 α-Si:H(i)막 (271)을 에칭한다. 이에 따라, 데이터선 (110), 캐패시터 (6)의 제1 전극 (61), 측정선 (150), 소스선 (22), 드레인선 (23), 게이트선 (31) 및 게이트 전극 (34)를 형성한다. 여기서, 캐패시터 (6)은 게이트 절연막 (20)에 의해 절연되어 있다.
계속해서, 상기 제2 레지스트 (274)를 애싱하여 제2 레지스트 (274)를 재형성한다. 재형성된 제2 레지스트 (274)에 의해 채널부 (27)의 상측의 금속층 (273) 이 노출되면서, 데이터선 (110), 제1 전극 (61), 측정선 (150), 스위칭 트랜지스터 (2)의 소스선 (22), 소스 전극 (25), 드레인 전극 (26), 드레인선 (23), 구동 트랜지스터 (3)의 게이트선 (31), 게이트 전극 (34)가 덮인다.
다음으로, 도 43(c)에 나타낸 바와 같이, 제3 에칭으로서, 재형성된 제2 레지스트 (274)와 혼합산 에칭액을 이용하여 금속층 (273)을 에칭한다. 이에 따라, 소스 전극 (25) 및 드레인 전극 (26)을 형성한다. 또한, CHF 가스를 이용한 건식 에칭과 하이드라진 수용액(NH2NH2·H2O)를 이용한 습식 에칭에 의해 α-Si:H(n)막 (272)를 에칭한다. 이에 따라, α-Si:H(i)막 (271)을 포함하는 채널부 (27)을 형성하고, 또한 스위칭 트랜지스터 (2)의 소스 전극 (25) 및 드레인 전극 (26)을 형성한다(스텝 S3c).
계속해서, 재형성된 제2 레지스트 (274)를 애싱하면, 도 43(c)에 나타낸 바와 같이, 게이트 절연막 (20) 상에 데이터선 (110), 제1 전극 (61), 측정선 (150), 스위칭 트랜지스터 (2)의 소스선 (22), 소스 전극 (25), 채널부 (27), 드레인 전극 (26), 드레인선 (23), 구동 트랜지스터 (3)의 게이트선 (31), 게이트 전극 (34)가 노출된다. 도 43(c)에 나타내는, 데이터선 (110), 캐패시터선 (160), 제1 전극 (61), 측정선 (150), 스위칭 트랜지스터 (2)의 소스선 (22), 소스 전극 (25), 게이트 전극 (24), 채널부 (27), 드레인 전극 (26), 드레인선 (23), 구동 트랜지스터 (3)의 게이트선 (31), 게이트 전극 (34)는 도 44에 있어서의 Cc-Cc 단면을 나타내고 있다.
다음으로, 도 41에 나타낸 바와 같이, 유리 기판 (101)의 상측에 글로 방전 CVD(화학 증착법)법에 의해 게이트 절연막 (30)을 적층한다(스텝 S4c). 이 게이트 절연막 (30)은 질화 실리콘(SiNx)막이고, 또한 막 두께가 약 300 ㎚이다. 이 게이트 절연막 (30)은 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)용의 게이트 절연막 (30)으로서 형성된다. 한편, 본 실시 형태에서는 방전 가스로서 SiH4-NH3-N2계의 혼합 가스를 이용한다.
다음으로, 도 41에 나타낸 바와 같이, 게이트 절연막 (30) 상에, 산화물 반도체층으로서의 n형 산화물 반도체층 (371) 및 제3 레지스트 (372)를 적층하고, 제3 하프톤 마스크 (373a)에 의해 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 활성층, 및 측정선 (150)의 컨택트 홀 (155)를 형성한다(스텝 S5a).
다음으로, 제3 하프톤 마스크 (373a)를 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제3 하프톤 마스크를 이용한 처리)
도 45는 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/n형 산화물 반도체층 성막/제3 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제4 에칭/제3 레지스트가 재형성된 단면도를 나타내고 있다.
도 45에 있어서, 게이트 절연막 (30) 상에, 산화인듐-산화아연(In2O3:ZnO=약 97:3 중량％)의 타겟을 이용하여 막 두께 약 150 ㎚의 n형 산화물 반도체층 (371)을 성막한다. 이 때의 조건은 산소:아르곤비가 약 10:90 부피％이면서, 기판 온도가 약 100℃ 미만이다. 이 조건으로는 n형 산화물 반도체층 (371)은 비정질막으로서 얻어진다.
계속해서, n형 산화물 반도체층 (371) 상에 제3 레지스트 (372)를 도포하고, 제3 하프톤 마스크 (373a) 및 하프톤 노광 기술을 이용하여 제3 레지스트 (372)를 소정의 형상으로 형성한다. 즉, 제3 레지스트 (372)는 컨택트 홀 (155)의 상측을 제외한 유리 기판 (101)의 상측 전면을 덮는 형상으로 형성된다. 또한, 제3 레지스트 (372)는 하프톤 마스크부 (3731)에 의해 게이트 전극 (34) 및 드레인선 (53)을 덮는 부분이 다른 부분보다 두꺼운 형상으로 형성된다.
다음으로, 도 45(b)에 나타낸 바와 같이, 제4 에칭으로서, 우선 제3 레지스트 (372) 및 옥살산 수용액을 이용하여 n형 산화물 반도체층 (371)을 에칭하고, 또한 제3 레지스트 (372) 및 CHF(CF4, CHF3 등) 가스를 이용한 건식 에칭에 의해 게이트 절연막 (30)을 에칭한다. 이에 따라, 컨택트 홀 (155)를 형성한다.
계속해서, 제3 레지스트 (372)를 애싱하여, 게이트 전극 (34) 및 드레인선 (53)이 덮이는 형상으로 제3 레지스트 (372)를 재형성한다.
도 46은 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, 제5 에칭/제3 레지스트 박리된 단면도를 나타내고 있다.
도 46에 있어서, 제5 에칭으로서, 재형성된 제3 레지스트 (372) 및 옥살산 수용액을 이용하여 n형 산화물 반도체층 (371)을 에칭한다. 이에 따라, n형 산화물 반도체층 (371)을 포함하는 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 활성층을 형성한다. 계속해서, 제3 레지스트 (372)를 애싱하여 n형 산화물 반도체층 (371)을 노출시킨다. 도 46에 나타내는 게이트 전극 (34), 캐패시터 (6), 게이트 전극 (54), n형 산화물 반도체층 (371) 및 컨택트 홀 (155)는 도 47에 있어서의 Dc-Dc 단면을 나타내고 있다.
또한, n형 산화물 반도체층 (371)을 형성한 후, 약 180℃ 이상의 온도에서 TFT 기판 (100c)를 열 처리하여 n형 산화물 반도체 (371)의 활성층을 결정화한다.
다음으로, 도 41에 나타낸 바와 같이, 산화물 도전체층으로서의 산화물 투명 도전체층 (374), 보조 도전체층(보조 금속층)으로서의 금속층 (375) 및 제4 레지스트 (376)을 적층하고, 제4 하프톤 마스크 (377c)에 의해 EL 구동선 (130), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)을 형성한다(스텝 S6c).
다음으로, 제4 하프톤 마스크 (377c)를 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제4 하프톤 마스크를 이용한 처리)
도 48은 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용 되는 TFT 기판의 제조 방법의, 제4 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 산화물 투명 도전체층 성막/금속층 성막/제4 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제6 에칭/제4 레지스트가 재형성된 단면도를 나타내고 있다. 한편, 도 48에서는 이해하기 쉽도록 EL 구동선 (130)을 생략하였다.
도 48(a)에 있어서, 노출된 게이트 절연막 (30) 및 n형 산화물 반도체층 (371) 상에, 우선 산화인듐-산화주석-산화아연(In2O3:SnO2:ZnO=약 60:20:20 중량％) 타겟을 이용하여 고주파 스퍼터링법에 의해 막 두께 약 120 ㎚의 산화물 투명 도전체층 (374)를 형성한다. 이 때의 조건은 산소:아르곤비가 약 1:99 부피％이면서, 기판 온도가 산화물 투명 도전체층 (374)를 결정화시키지 않는 온도이다.
계속해서, 금속층 (375)를 형성한다. 이 금속층 (375)는 보조 도전체층으로서, Mo층/Al층/Mo층을 포함한다. 즉, Mo와 Al과 Mo를, 이들 순으로 고주파 스퍼터링법을 이용하여 막 두께 약 50 ㎚, 250 ㎚, 50 ㎚로 적층한다.
다음으로, 금속층 (375) 상에 제4 레지스트 (376)이 도포되고, 제4 하프톤 마스크 (377c) 및 하프톤 노광에 의해 제4 레지스트 (376)을 소정의 형상으로 형성한다. 즉, 제4 레지스트 (376)은 EL 구동선 (130), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 드레인 전극 (56) 및 드레인선 (53)을 덮는 형상으로 형성된다. 또한, 제4 레지스트 (376)은 하프톤 마스크 부 (378)에 의해, 화소 전극 (38)을 덮는 부분이 다른 부분보다 얇은 형상으로 형성된다.
다음으로, 도 48(b)에 나타낸 바와 같이, 제6 에칭으로서, 우선 제4 레지스트 (376)과 혼합산 에칭액을 이용하여 금속층 (375)를 에칭한다. 계속해서, 제4 레지스트 (376) 및 옥살산 수용액을 이용하여 산화물 투명 도전체층 (374)를 에칭한다. 이에 따라, EL 구동선 (130), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)을 형성한다(스텝 S6c).
계속해서, 상기 제4 레지스트 (376)을 애싱하여 제4 레지스트 (376)을 재형성한다. 재형성된 제4 레지스트 (376)에 의해 화소 전극 (38)의 상측의 금속층 (375)가 노출되면서, EL 구동선 (130), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 드레인 전극 (56) 및 드레인선 (53)이 덮인다.
도 49는 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, 제7 에칭/제4 레지스트 박리된 단면도를 나타내고 있다.
도 49에 있어서, 제7 에칭으로서, 재형성된 제4 레지스트 (376)과 혼합산 에칭액을 이용하여 금속층 (375)을 에칭하여 화소 전극 (38)을 노출시킨다.
계속해서, 재형성된 제4 레지스트 (376)을 애싱하면, 도 49에 나타낸 바와 같이, 게이트 절연막 (30) 상에 EL 구동선 (130), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)이 노출된다. 도 49에 나타내는, EL 구동선 (130), 캐패시터 (6), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)은 도 50에 있어서의 Ec-Ec, Ec'-Ec', Ec''-Ec'' 단면을 나타내고 있다.
또한, 측정용 트랜지스터 (5)의 드레인선 (53)은 컨택트 홀 (155)를 통해 측정선 (150)과 접속되어 있다.
다음으로, 도 41에 나타낸 바와 같이, 보호용 절연막 (40) 및 제5 레지스트 (41)을 적층하고, 제5 마스크 (42c)에 의해 주사선용 패드 (124), 데이터선용 패드 (114), EL 구동선용 패드 (134), 측정선용 패드 (154), 캐패시터선용 패드 (164) 및 화소 전극 (38)을 노출시킨다(스텝 S7c).
다음으로, 제5 마스크 (42c)를 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제5 마스크를 이용한 처리)
도 51은 본 발명의 제3 실시 형태에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제5 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 보호용 절연막 성막/제5 레지스트 도포/노광/현상된 단면도를 나타내 고 있고, (b)는 제8 에칭/제5 레지스트 박리된 단면도를 나타내고 있다.
도 51(a)에 있어서, 유리 기판 (101)의 상측에 글로 방전 CVD(화학 증착법)법에 의해 보호용 절연막 (40)을 적층한다. 보호용 절연막 (40)은 질화 실리콘(SiNx)막이면서, 막 두께는 약 250 ㎚이다. 한편, 본 실시 형태에서는 방전 가스로서 SiH4-NH3-N2계의 혼합 가스를 이용한다.
다음으로, 보호용 절연막 (40) 상에 제5 레지스트 (41)을 도포한다. 계속해서, 제5 마스크 (42c) 및 노광 기술을 이용하여 화소 전극 (38), 데이터선용 패드 (114), 주사선용 패드 (124), 측정선용 패드 (154), 캐패시터선용 패드 (164) 및 EL 구동선용 패드 (134)의 상측에, 개구부를 갖는 제5 레지스트 (41)을 형성한다. 한편, 도 51에 있어서, 데이터선용 패드 (114), 주사선용 패드 (124), EL 구동선용 패드 (134), 캐패시터선용 패드 (164) 및 측정선용 패드 (154)이 생략되어 있다(한편, 데이터선용 패드 (114), 주사선용 패드 (124) 및 EL 구동선용 패드 (134)에 대해서는 도 12 참조. 또한, 측정선용 패드 (154)는 데이터선용 패드 (114)와 거의 동일함. 또한, 캐패시터선용 패드 (164)는 주사선용 패드 (124)와 거의 동일함).
계속해서, 제8 에칭으로서, CHF(CF4, CHF3 등) 가스를 이용한 건식 에칭에 의해 보호용 절연막 (40), 게이트 절연막 (30), 게이트 절연막 (20)을 에칭한다. 이에 따라, 화소 전극 (38), 데이터선용 패드 (114), 주사선용 패드 (124), 측정선용 패드 (154), 캐패시터선용 패드 (164) 및 EL 구동선용 패드 (134)를 노출시킨다(스텝 S7c).
계속해서, 재형성된 제5 레지스트 (41)을 애싱하면, 도 51에 나타낸 바와 같이 보호용 절연막 (40)이 노출된다. 도 51(b)에 나타내는, EL 구동선 (130), 캐패시터 (6), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)은 도 52에 있어서의 Fc-Fc, Fc'-Fc', Fc''-Fc'' 단면을 나타내고 있다.
한편, 본 실시 형태에서는 스위칭 트랜지스터 (2), 구동 트랜지스터 (3), 캐패시터 (6), 측정용 트랜지스터 (5) 및 화소 전극 (38)의 위치나 형상을 이해하기 쉬운 위치나 형상으로 하고 있다. 단, 여기에 한정되는 것은 아니다.
이와 같이, 본 실시 형태의 전류 제어용 TFT 기판 (100c)의 제조 방법에 따르면, 교류 전류에 의해 구동되는 분산형 무기 EL 소자 (4c)에 대하여, 전류 측정 회로 (15)에 의해 측정된, 소정의 예정치와 거의 동일한 값의 구동 전류를 공급할 수 있다. 따라서, 우수한 품질의 화상을 제공할 수 있다. 또한, 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 활성층을 n형 산화물 반도체층 (371)로 하고 있다. 따라서, 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)에 큰 전류나 대전력을 투입하더라도, 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 성능 열화가 작다. 따라서, 전류 제어용 TFT 기판 (100c)는 안정성이 우수하다. 또한, TFT 기판 (100c)의 내구성을 향상시킬 수 있다. 또한, 제4 하프톤 마스크 (377c)를 이용하여 EL 구동선 (130), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스 터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)을 제조할 수 있고, 사용하는 마스크수를 삭감할 수 있다. 이에 따라, 제조 공정이 삭감되기 때문에, 생산 효율이 향상되어 제조 원가의 비용 절감을 도모할 수 있다. 또한, 보호용 절연막 (40)이 형성되어 있다. 따라서, TFT 기판 (100c)에 분산형 무기 EL 재료, 전극 및 보호막을 설치함으로써, 분산형 무기 EL 표시 장치 (1c)를 용이하게 얻을 수 있다.
다음으로, 상기 TFT 기판 (100c)의 구성에 대하여 도면을 참조하여 설명한다.
[전류 제어용 TFT 기판의 제3 실시 형태]
본 실시 형태의 TFT 기판 (100c)은 도 39에 나타낸 바와 같이, 유리 기판 (101)에 m(열: m은 자연수)×n(행: n은 자연수)개의 화소 (10c)가 매트릭스형으로 배치되어 있다.
또한, 행 방향(수평 방향)으로 n개의 주사선 (121, 122…123)이 형성되어 있다. 예를 들면, 제n의 주사선 (123)은 제n행에 배치된 m개의 화소 (10c)와 병렬로 접속되어 있다.
또한, 행 방향(수평 방향)으로 n개의 EL 구동선 (131a, 132a…133a)이 형성되어 있다. 예를 들면, 제n의 EL 구동선 (133a)는 제n행에 배치된 m개의 화소 (10c)와 병렬로 접속되어 있다.
또한, 행 방향(수평 방향)으로 n개의 캐패시터선 (160)이 형성되어 있다. 예를 들면, 제n의 캐패시터선 (160)은 제n행에 배치된 m개의 화소 (10c)와 병렬로 접속되어 있다.
또한, 열 방향(수직 방향)으로 m개의 데이터선 (111, 112…113)이 형성되어 있다. 예를 들면, 제m의 데이터선 (113)은 제m열에 배치된 n개의 화소 (10c)와 병렬로 접속되어 있다.
또한, 열 방향(수직 방향)으로 m개의 측정선 (151, 152…153)이 형성되어 있다. 예를 들면, 제m의 측정선 (153)은 제m열에 배치된 n개의 화소 (10c)와 병렬로 접속되어 있다.
또한, 각 화소 (10c)는 도 52에 나타낸 바와 같이, 구동 트랜지스터 (3)과, 스위칭 트랜지스터 (2)와, 캐패시터 (6)과, 측정용 트랜지스터 (5)를 가지고 있다.
구동 트랜지스터 (3)은 전기 광학 소자인 분산형 무기 EL 소자 (4c)(도 40 참조)에 전류를 공급한다. 스위칭 트랜지스터 (2)는 구동 트랜지스터 (3)을 제어한다. 캐패시터 (6)에 의해 구동 트랜지스터 (3)의 온 상태를 유지할 수 있다. 측정용 트랜지스터 (5)에 의해 분산형 무기 EL 소자 (4c)(도 40 참조)에 공급되는 전류를 측정할 수 있다.
스위칭 트랜지스터 (2)는 도 43 및 도 44에 나타낸 바와 같이, 게이트 전극 (24)와, 게이트 절연막 (20)과, α-Si:H(i)막 (271) 및 α-Si:H(n)막 (272)와, 소스 전극 (25)과, 드레인 전극 (26)을 구비하고 있다.
게이트 전극 (24)는 게이트선 (21)을 통해 주사선 (120)과 접속되어 있다. 게이트 절연막 (20)은 게이트 전극 (24) 상에 형성되어 있다. 활성층으로서의 α-Si:H(i)막 (271) 및 α-Si:H(n)막 (272)는 게이트 절연막 (20) 상에 형성되어 있 다. 소스 전극 (25)는 소스선 (22)를 통해 데이터선 (110)과 접속되어 있다. 드레인 전극 (26)은 드레인선 (23) 및 게이트선 (31)을 통해 구동 트랜지스터 (3)의 게이트 전극 (34)와 접속되면서, 드레인선 (23)을 통해 캐패시터 (6)의 제1 전극 (61)과 접속되어 있다.
캐패시터 (6)은 제1 전극 (61)과 제2 전극 (62) 사이에 절연층으로서의 게이트 절연막 (20)이 적층되어 있다. 또한, 온 상태의 스위칭 트랜지스터 (2)를 통해, 제1 전극 (61)에 데이터선 (110)으로부터 직류 전압이 인가된다. 또한, 제2 전극 (62)가 캐패시터선 (160)과 접속되어 있다. 이에 따라, 제1 전극 (61)에는 데이터선 (110)으로부터 인가된 직류 전압에 상당하는 전하가 축적된다. 따라서, 스위칭 트랜지스터 (2)가 오프되더라도, 제1 전극 (61)에 축적된 전하에 의해 스위칭 트랜지스터 (2)의 온 상태가 유지된다. 이 온 상태는 데이터선 (110)으로부터 직류 전압이 인가되었을 때와 동일한 상태이다.
구동 트랜지스터 (3)은 도 49 및 도 50에 나타낸 바와 같이, 게이트 전극 (34)와, 게이트 절연막 (30)과, n형 산화물 반도체층 (371)과, 소스 전극 (35)와, 드레인 전극 (36)을 구비하고 있다.
게이트 절연막 (30)은 게이트 전극 (34) 상에 형성되어 있다. 활성층으로서의 n형 산화물 반도체층 (371)은 게이트 절연막 (30) 상에 형성되어 있다. 소스 전극 (35)는 소스선 (32)를 통해 EL 구동선 (130)과 접속되어 있다. 드레인 전극 (36)은 드레인선 (33)을 통해 화소 전극 (38)과 접속되면서, 드레인선 (33) 및 소스선 (52)를 통해 측정용 트랜지스터 (5)의 소스 전극 (55)와 접속되어 있다.
또한, 구동 트랜지스터 (3)은 소스선 (32), 소스 전극 (35), 드레인 전극 (36), 드레인선 (33)이 산화물 투명 도전체층 (374)를 포함하고, 이 산화물 투명 도전체층 (374)가 분산형 무기 EL 소자 (4c)의 화소 전극 (38)로서 기능한다. 이와 같이 하면, 제조할 때에 사용하는 마스크수를 삭감할 수 있어 제조 공정이 삭감된다. 따라서, 생산 효율이 향상되어 제조 원가의 비용 절감을 도모할 수 있다.
측정용 트랜지스터 (5)는 도 49 및 도 50에 나타낸 바와 같이, 게이트 전극 (54)와, 게이트 절연막 (20) 및 게이트 절연막 (30)과, n형 산화물 반도체층 (371)과, 소스 전극 (55)와, 드레인 전극 (56)을 구비하고 있다.
게이트 전극 (54)는 게이트선 (51)을 통해 주사선 (120)과 접속되어 있다. 게이트 절연막 (20) 및 게이트 절연막 (30)은 게이트 전극 (54) 상에 형성되어 있다. 활성층으로서의 n형 산화물 반도체층 (371)은 게이트 절연막 (30) 상에 형성되어 있다. 드레인 전극 (56)은 일부가 컨택트 홀 (155) 내에 형성된 드레인선 (53)을 통해 측정선 (150)과 접속되어 있다.
또한, 바람직하게는, EL 구동선 (130), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 드레인 전극 (56) 및 드레인선 (53)의 상측에 보조 도전체층으로서의 금속층 (375)을 형성하면 좋다. 이와 같이 하면, 각 선이나 전극의 전기 저항을 감소시킬 수 있다. 따라서, 신뢰성을 향상시킬 수 있고, 또한 에너지 효율의 저하를 억제할 수 있다.
이와 같이, 본 실시 형태의 TFT 기판 (100c)는 분산형 무기 EL 소자 (4c)와 같이 교류 전류 구동형의 전기 광학 소자에 사용되고, 교류 전류에 의해 구동되는 분산형 무기 EL 소자 (4c)에 대하여, 전류 측정 회로 (15)에 의해 측정된, 소정의 예정치와 거의 동일한 값의 구동 전류를 공급할 수 있다. 따라서, 우수한 품질의 화상을 제공할 수 있다. 또한, 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 활성층을 n형 산화물 반도체층 (371)로 하고 있다. 따라서, 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)에 큰 전류나 대전력을 투입하더라도, 구동 트랜지스터 (3)의 성능 열화가 작다. 이에 따라, TFT 기판 (100c)는 안정성이 우수하고, 또한 내구성이 향상된다.
또한, 상술한 분산형 무기 EL 표시 장치의 제3 실시 형태, 전류 제어용 TFT 기판의 제조 방법의 제3 실시 형태, 및 전류 제어용 TFT 기판의 제3 실시 형태는 다양한 응용예를 가지고 있다.
예를 들면, 상기 전류 제어용 TFT 기판의 제조 방법의 제3 실시 형태에서는 데이터선용 패드 (114), 주사선용 패드 (124), EL 구동선용 패드 (134) 및 측정선용 패드 (154)는 게이트 절연막 (30)의 하측에 형성된다. 단, 여기에 한정되는 것은 아니다. 예를 들면, 보호용 절연막 (40)의 하측이면서, 게이트 절연막 (30)의 상측에(즉, 보호용 절연막 (40)에 의해 접근한 상측에), 데이터선용 패드 (114b), 주사선용 패드 (124b), EL 구동선용 패드 (134) 및 측정선용 패드 (154b)를 형성할 수 있다.
다음으로, 상기 전류 제어용 TFT 기판의 제조 방법의 제3 실시 형태에 따른 응용예에 대하여 도면을 참조하여 설명한다.
[전류 제어용 TFT 기판의 제조 방법의 응용예]
도 53은 본 발명의 제3 실시 형태의 응용예에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법을 설명하기 위한 개략 플로우차트도를 나타내고 있다. 한편, 본 응용예의 제조 방법은 청구항 20에 대응하고 있다.
도 53에 있어서, 본 응용예의 TFT 기판의 제조 방법은 상술한 제3 실시 형태에 비하여, 스텝 S5d에 있어서, 상기 스텝 S5a(도 41참조)에 더하여, 데이터선용 패드 (114b)의 개구부 (114b'), 주사선용 패드 (124b)의 개구부 (124b'), 측정선용 패드 (154b)의 개구부 (154b'), 캐패시터선용 패드 (164d)의 개구부 (164d')를 형성한다. 또한, 스텝 S6d에 있어서, 상기 스텝 S6c에 더하여, 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 캐패시터선용 패드 (164d)를 형성한다. 이들 점이 제3 실시 형태와 상이하다. 다른 방법은 제3 실시 형태와 거의 동일하게 되어 있다.
따라서, 도 53에 있어서, 도 41과 동일한 방법에 대해서는 동일한 부호를 붙이고, 그의 상세한 설명을 생략한다.
스텝 S5d에서는 도 53에 나타낸 바와 같이, 게이트 절연막 (30) 상에 산화물 반도체층으로서의 n형 산화물 반도체층 (371) 및 제3 레지스트 (372)를 적층한다. 계속해서, 제3 하프톤 마스크 (373d)에 의해 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 활성층, 및 측정선 (150)의 컨택트 홀 (155), 데이터선용 패드 (114b)의 개구부 (114b'), 주사선용 패드 (124b)의 개구부 (124b'), 측정선용 패드 (154b)의 개구부 (154b'), 캐패시터선용 패드 (164d)의 개구부 (164d')를 형성한 다.
다음으로, 스텝 S5d에서의 제3 하프톤 마스크 (373d)를 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제3 하프톤 마스크를 이용한 처리)
도 54는 본 발명의 제3 실시 형태의 응용예에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 게이트 절연막 성막/n형 산화물 반도체층 성막/제3 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제4 에칭/제3 레지스트가 재형성된 단면도를 나타내고 있다.
한편, 스텝 S5d에서의, 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 활성층의 형성 방법은 제2 실시 형태의 스텝 S5a와 거의 동일하다(도 45, 46 참조). 따라서, 도 54에 있어서는 데이터선용 패드 (114b)의 개구부 (114b'), 주사선용 패드 (124b)의 개구부 (124b'), 측정선용 패드 (154b)의 개구부 (154b'), 캐패시터선용 패드 (164d)의 개구부 (164d')에 대하여 도시하고 있다.
도 54에 있어서, 게이트 절연막 (30) 상에 n형 산화물 반도체층 (371)을 성막한다. 다음으로, n형 산화물 반도체층 (371) 상에 제3 레지스트 (372)를 도포한다. 계속해서, 제3 하프톤 마스크 (373d) 및 하프톤 노광 기술을 이용하여 제3 레지스트 (372)를 소정의 형상으로 형성한다. 즉, 제3 레지스트 (372)는 컨택트 홀 (155), 데이터선용 패드 (114b)의 개구부 (114b'), 주사선용 패드 (124b)의 개구부 (124b'), 측정선용 패드 (154b)의 개구부 (154b'), 캐패시터선용 패드 (164d)의 개 구부 (164d')의 상측을 제외한 유리 기판 (101)의 상측을 덮는 형상으로 형성된다. 또한, 제3 레지스트 (372)는 하프톤 마스크부 (3731)에 의해, 게이트 전극 (34) 및 게이트 전극 (54)를 덮는 부분보다 얇은 형상으로 형성된다.
다음으로, 도 54(b)에 나타낸 바와 같이, 제4 에칭으로서, 우선 제3 레지스트 (372) 및 옥살산 수용액을 이용하여 n형 산화물 반도체층 (371)을 에칭하고, 다음으로 제3 레지스트 (372) 및 CHF(CF4, CHF3 등) 가스를 이용한 건식 에칭에 의해 게이트 절연막 (30)을 에칭한다. 이에 따라, 컨택트 홀 (155), 데이터선용 패드 (114b)의 개구부 (114b'), 주사선용 패드 (124b)의 개구부 (124b'), 측정선용 패드 (154b)의 개구부 (154b'), 캐패시터선용 패드 (164d)의 개구부 (164d')를 형성한다.
계속해서, 제3 레지스트 (372)를 애싱하여 제3 레지스트 (372)를 재형성한다. 재형성된 제3 레지스트 (372)에 의해 게이트 전극 (34) 및 게이트 전극 (54)가 덮인다.
도 55는 본 발명의 제3 실시 형태의 응용예에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제3 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, 제5 에칭/제3 레지스트 박리된 단면도를 나타내고 있다.
도 55에 있어서, 제5 에칭으로서, 재형성된 제3 레지스트 (372) 및 옥살산 수용액을 이용하여 n형 산화물 반도체층 (371)을 에칭한다. 이에 따라, n형 산화물 반도체층 (371)을 포함하는 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 활성층을 형성하여 게이트 절연막 (30)을 노출시킨다. 계속해서, 제3 레지스트 (372)를 애싱하여 n형 산화물 반도체층 (371)을 노출시킨다. 도 55에 나타내는 데이터선용 패드 (114b)의 개구부 (114b'), 측정선용 패드 (154b)의 개구부 (154b'), 주사선용 패드 (124b)의 개구부 (124b'), 캐패시터선용 패드 (164d)의 개구부 (164d')는 도 56에 있어서의 Dd-Dd 단면을 나타내고 있다.
다음으로, 도 53에 나타낸 바와 같이, 산화물 투명 도전체층 (374), 금속층 (375) 및 제4 레지스트 (376)을 적층한다. 계속해서, 제4 하프톤 마스크 (377)에 의해 EL 구동선 (130), 화소 전극 (38), 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 캐패시터선용 패드 (164d), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)을 형성한다(스텝 S6d).
다음으로, 제4 하프톤 마스크 (377)을 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제4 하프톤 마스크를 이용한 처리)
도 57은 본 발명의 제3 실시 형태의 응용예에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제4 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 산화물 투명 도전체층 성막/금속층 성막/제4 레지스트 도포/하프톤 노광/현상된 단면도를 나타내고 있고, (b)는 제6 에칭/제4 레지스트의 재형성/제7 에칭/제4 레지스트 박리된 단면도를 나타내고 있다.
한편, 스텝 S6d의 구동 트랜지스터 (3) 및 측정용 트랜지스터 (5)의 제조 방법은 제3 실시 형태의 스텝 S6c와 거의 동일하다(도 48, 49 참조). 따라서, 도 57에 있어서는 데이터선용 패드 (114b)의 개구부 (114b'), 주사선용 패드 (124b)의 개구부 (124b'), 측정선용 패드 (154b)의 개구부 (154b'), 캐패시터선용 패드 (164d)의 개구부 (164d')에 대하여 도시하고 있다.
도 57(a)에 있어서, 노출된 게이트 절연막 (30) 및 n형 산화물 반도체층 (371) 상에, 우선 산화인듐-산화주석-산화아연(In2O3:SnO2:ZnO=약 60:20:20 중량％) 타겟을 이용하여 고주파 스퍼터링법에 의해 막 두께 약 120 ㎚의 산화물 투명 도전체층 (374)를 형성한다. 이 때의 조건은 산소:아르곤비가 약 1:99 부피％이면서, 기판 온도가 산화물 투명 도전체층 (374)를 결정화시키지 않는 온도이다.
계속해서, 금속층 (375)를 형성한다. 이 금속층 (375)는 보조 도전체층으로서, Mo층/Al층/Mo층을 포함하고 있다. 즉, Mo와 Al과 Mo를, 이들 순으로 고주파 스퍼터링법을 이용하여 막 두께 약 50 ㎚, 250 ㎚, 50 ㎚로 적층한다.
다음으로, 금속층 (375) 상에 제4 레지스트 (376)이 도포된다. 계속해서, 제4 하프톤 마스크 (377) 및 하프톤 노광에 의해 제4 레지스트 (376)을 소정의 형상으로 형성한다. 즉, 제4 레지스트 (376)은 EL 구동선 (130), 화소 전극 (38), 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 캐패시터선용 패드 (164d), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 드레인 전극 (56) 및 드레인선 (53)을 덮는 형상으로 형성된다. 또한, 제4 레지스트 (376)은 하프톤 마스크부 (378)에 의해, 화소 전극 (38)을 덮는 부분이 다른 부분보다 얇은 형상으로 형성된다.
다음으로, 도 57(b)에 나타낸 바와 같이, 제6 에칭으로서, 우선 제4 레지스트 (376)과 혼합산 에칭액을 이용하여 금속층 (375)를 에칭한다. 계속해서, 제4 레지스트 (376) 및 옥살산 수용액을 이용하여 산화물 투명 도전체층 (374)를 에칭한다. 이에 따라, EL 구동선 (130), 화소 전극 (38), 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 캐패시터선용 패드 (164d), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)을 형성한다(스텝 S6d).
한편, 스텝 S6b에 있어서는, 상술한 바와 같이 상기 제4 레지스트 (376)을 애싱하여 제4 레지스트 (376)을 재형성한다. 재형성된 제4 레지스트 (376)에 의해 화소 전극 (38)의 상측의 금속층 (375)가 노출되면서, EL 구동선 (130), 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 캐패시터선용 패드 (164d), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 드레인 전극 (56) 및 드레인선 (53)이 덮인다.
그리고, 제7 에칭으로서, 재형성된 제4 레지스트 (376)과 혼합산 에칭액을 이용하여 금속층 (375)를 에칭하여 화소 전극 (38)을 노출시킨다.
계속해서, 재형성된 제4 레지스트 (376)을 애싱한다. 이에 따라, 도 57에 나타낸 바와 같이, 게이트 절연막 (30) 상에 EL 구동선 (130), 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 캐패시터선용 패드 (164d), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)이 노출된다. 도 57에 나타내는, EL 구동선 (130), 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 캐패시터선용 패드 (164d), 화소 전극 (38), 구동 트랜지스터 (3)의 소스선 (32), 소스 전극 (35), 채널부 (37), 드레인 전극 (36) 및 드레인선 (33), 및 측정용 트랜지스터 (5)의 소스선 (52), 소스 전극 (55), 채널부 (57), 드레인 전극 (56) 및 드레인선 (53)은 도 58에 있어서의 Ed-Ed 단면을 나타내고 있다.
(제5 마스크를 이용한 처리)
도 59는 본 발명의 제3 실시 형태의 응용예에 따른 분산형 무기 EL 표시 장치에 사용되는 TFT 기판의 제조 방법의, 제5 마스크를 이용한 처리를 설명하기 위한 개략도로서, (a)는 보호용 절연막 성막/제5 레지스트 도포/노광/현상된 단면도를 나타내고 있고, (b)는 제8 에칭/제5 레지스트 박리된 단면도를 나타내고 있다.
도 59(a)에 있어서, 유리 기판 (101)의 상측에 글로 방전 CVD(화학 증착법)법에 의해 보호용 절연막 (40)을 적층 퇴적한다. 이 보호용 절연막 (40)은 질화 실리콘(SiNx)막이고, 또한 막 두께가 약 250 ㎚이다. 한편, 본 실시 형태에서는 방전 가스로서 SiH4-NH3-N2계의 혼합 가스를 이용한다.
다음으로, 보호용 절연막 (40) 상에 제5 레지스트 (41)을 도포한다. 계속해서, 제5 마스크 (42) 및 노광 기술을 이용하여 제5 레지스트 (41)을 형성한다. 제5 레지스트 (41)은 화소 전극 (38), 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 캐패시터선용 패드 (164d) 및 EL 구동선용 패드 (134)의 상측에 개구부를 갖는다. 한편, 도 59에 있어서, 데이터선용 패드 (114b), 주사선용 패드 (124b), EL 구동선용 패드 (134), 캐패시터선용 패드 (164d) 및 측정선용 패드 (154b)가 도시되어 있다(한편, 그 밖의 구조에 대해서는 도 51 참조).
계속해서, 제8 에칭으로서, CHF(CF4, CHF3 등) 가스를 이용한 건식 에칭을 행한다. 이에 따라, 보호용 절연막 (40), 게이트 절연막 (30), 게이트 절연막 (20)을 에칭하여, 화소 전극 (38), 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 캐패시터선용 패드 (164d) 및 EL 구동선용 패드 (134)를 노출시킨다(스텝 S7c).
계속해서, 재형성된 제5 레지스트 (41)을 애싱하면, 도 59에 나타낸 바와 같이 보호용 절연막 (40)이 노출된다. 도 59(b)에 나타내는, 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 캐패시터선용 패드 (164d) 및 EL 구동선용 패드 (134)는 도 60에 있어서의 Fd-Fd 단면을 나타내고 있다.
이와 같이, 본 응용예의 전류 제어용 TFT 기판 (100d)의 제조 방법에 따르면, 제3 실시 형태의 제조 방법과 거의 동일한 효과를 갖는다. 또한, 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 캐패시터선용 패드 (164d) 및 EL 구동선용 패드 (134)가 보호용 절연막 (40)의 바로 하층에 형성된다. 따라서, 데이터선용 패드 (114b), 주사선용 패드 (124b), 측정선용 패드 (154b), 캐패시터선용 패드 (164d) 및 EL 구동선용 패드 (134)로의 접속성을 향상시킬 수 있다.
이상, 본 발명의 전기 광학 장치, 및 전류 제어용 TFT 기판 및 그의 제조 방법에 대하여 바람직한 실시 형태를 나타내어 설명했지만, 본 발명에 따른 전기 광학 장치, 및 전류 제어용 TFT 기판 및 그의 제조 방법은 상술한 실시 형태에만 한정되는 것은 아니고, 본 발명의 범위에서 다양한 변경 실시가 가능함은 당연하다.
예를 들면, 제1 실시 형태에 따른 TFT 기판 (100)의 제조 방법의 응용예로서, 스위칭 트랜지스터 (2)의 활성층으로서 n형 산화물 반도체층을 이용한 응용예를 설명하였다. 단, 이 응용은 제2 실시 형태 및 제3 실시 형태, 및 이들 응용예에 따른 TFT 기판의 제조 방법에 대하여도 적용할 수 있다.
또한, 제3 실시 형태에 따른 TFT 기판 (100c)는 분산형 무기 EL 소자 (4c)에 대응한 구성으로 되어 있다. 단, 이 구성에 한정되는 것은 아니다. 예를 들면, 한 장의 TFT 기판이, 상기 TFT 기판에 혼재된 직류 구동형 및 교류 구동형의 전기 광학 소자를 구동시키는 것도 가능하고, 다양한 변형(응용 기술)을 실현할 수 있다.
또한, 제2 실시 형태 및 제3 실시 형태의 전기 광학 장치(유기 EL 표시 장치 (1), 분산형 무기 EL 표시 장치 (1c))에 있어서의 회로 구성은 상기 구성에 한정되 는 것은 아니다. 예를 들면, 보충적인 회로(예비용의 캐패시터나 트랜지스터 등)를 구비한 구성으로 할 수도 있다.
본 발명의 전기 광학 장치, 및 전류 제어용 TFT 기판 및 그의 제조 방법은 액정 소자, 유기 EL 소자, 무기 EL 소자 등을 이용한 전기 광학 장치, 및 전류 제어용 TFT 기판 및 그의 제조 방법에 한정되는 것은 아니다. 예를 들면, 액정이나 유기 EL 이외의 소재를 이용한 표시 장치, 또는 다른 용도에 사용되는 TFT 기판 및 TFT 기판의 제조 방법으로서도 본 발명을 적용하는 것이 가능하다.

Claims (23)

  1. 전류에 의해 구동되는 전기 광학 소자와, 이 전기 광학 소자에 전류를 공급하는 구동 트랜지스터와, 이 구동 트랜지스터를 제어하는 스위칭 트랜지스터와, 상기 구동 트랜지스터의 게이트 전극에 캐패시터 전압을 인가하기 위한 캐패시터와, 상기 전기 광학 소자에 공급되는 전류를 측정하기 위한 측정용 트랜지스터가 형성된 전류 제어용 TFT를 구비하고,
    상기 스위칭 트랜지스터의 게이트선이 상기 스위칭 트랜지스터를 제어하기 위한 주사선과 접속되고, 상기 스위칭 트랜지스터의 소스선이 상기 전기 광학 소자로 공급되는 전류를 제어하기 위한 데이터선과 접속되고, 상기 스위칭 트랜지스터의 드레인선이 상기 구동 트랜지스터의 게이트선 및 상기 캐패시터의 제1 전극과 병렬로 접속되고,
    상기 구동 트랜지스터의 소스선이 상기 전기 광학 소자로 전류를 공급하기 위한 구동선과 접속되고, 상기 구동 트랜지스터의 드레인선이 상기 전기 광학 소자, 상기 캐패시터의 제2 전극 및 상기 측정용 트랜지스터의 소스선과 병렬로 접속되고,
    상기 측정용 트랜지스터의 게이트선이 상기 주사선과 접속되고, 상기 측정용 트랜지스터의 드레인선이 상기 전기 광학 소자로 공급되는 전류를 측정하기 위한 측정선과 접속된 전기 광학 장치로서,
    기판의 상측에 도전체층 및 제1 레지스트가 적층되고, 제1 마스크에 의해 상기 주사선, 상기 스위칭 트랜지스터의 게이트 전극 및 게이트선, 및 상기 측정용 트랜지스터의 게이트 전극 및 게이트선이 형성되고,
    스위칭 트랜지스터용의 게이트 절연막의 상측에 비정질 Si(규소) 또는 다결정 Si를 갖는 활성층, 또는 산화물 반도체층, 도전체층 및 제2 레지스트가 적층되고, 제2 하프톤 마스크에 의해 상기 데이터선, 캐패시터의 제1 전극, 측정선, 스위칭 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 구동 트랜지스터의 게이트선 및 게이트 전극이 형성되고,
    구동 트랜지스터, 측정용 트랜지스터 및 캐패시터용의 게이트 절연막의 상측에 산화물 반도체층 및 제3 레지스트가 적층되고, 제3 하프톤 마스크에 의해 상기 구동 트랜지스터 및 측정용 트랜지스터의 활성층, 및 측정선의 컨택트 홀이 형성되고,
    산화물 도전체층 및 제4 레지스트가 적층되고, 제4 마스크 또는 제4 하프톤 마스크에 의해 상기 구동선, 캐패시터의 제2 전극, 화소 전극, 구동 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 측정용 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선이 형성되고,
    절연 보호막 및 제5 레지스트가 적층되고, 절연 보호막에 대하여, 제5 마스크에 의해 주사선용 패드, 데이터선용 패드, 구동선용 패드, 측정선용 패드 및 화소 전극이 노출되는 것을 특징으로 하는 전기 광학 장치.
  2. 전류에 의해 구동되는 전기 광학 소자와, 이 전기 광학 소자에 전류를 공급하는 구동 트랜지스터와, 이 구동 트랜지스터를 제어하는 스위칭 트랜지스터와, 상기 구동 트랜지스터의 게이트 전극에 캐패시터 전압을 인가하기 위한 캐패시터와, 상기 전기 광학 소자에 공급되는 전류를 측정하기 위한 측정용 트랜지스터가 형성된 전류 제어용 TFT를 구비하고,
    상기 스위칭 트랜지스터의 게이트선이 상기 스위칭 트랜지스터를 제어하기 위한 주사선과 접속되고, 상기 스위칭 트랜지스터의 소스선이 상기 전기 광학 소자로 공급되는 전류를 제어하기 위한 데이터선과 접속되고, 상기 스위칭 트랜지스터의 드레인선이 상기 구동 트랜지스터의 게이트선 및 상기 캐패시터의 제1 전극과 병렬로 접속되고,
    상기 구동 트랜지스터의 소스선이 상기 전기 광학 소자로 전류를 공급하기 위한 구동선과 접속되고, 상기 구동 트랜지스터의 드레인선이 상기 전기 광학 소자, 상기 캐패시터의 제2 전극 및 상기 측정용 트랜지스터의 소스선과 병렬로 접속되고,
    상기 측정용 트랜지스터의 게이트선이 상기 주사선과 접속되고, 상기 측정용 트랜지스터의 드레인선이 상기 전기 광학 소자로 공급되는 전류를 측정하기 위한 측정선과 접속된 전기 광학 장치로서,
    기판의 상측에 도전체층 및 제1 레지스트가 적층되고, 제1 마스크에 의해 상기 주사선, 스위칭 트랜지스터의 게이트 전극 및 게이트선, 및 측정용 트랜지스터의 게이트 전극 및 게이트선이 형성되고,
    스위칭 트랜지스터용의 게이트 절연막의 상측에 비정질 Si(규소) 또는 다결정 Si를 갖는 활성층, 또는 산화물 반도체층, 도전체층 및 제2 레지스트가 적층되고, 제2 하프톤 마스크에 의해 상기 데이터선, 캐패시터의 제1 전극, 측정선, 스위칭 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 구동 트랜지스터의 게이트선 및 게이트 전극이 형성되고,
    구동 트랜지스터, 측정용 트랜지스터 및 캐패시터용의 게이트 절연막의 상측에 산화물 반도체층 및 제3 레지스트가 적층되고, 제3 하프톤 마스크에 의해 상기 구동 트랜지스터 및 측정용 트랜지스터의 활성층, 및 측정선의 컨택트 홀, 데이터선용 패드의 개구부, 주사선용 패드의 개구부, 측정선용 패드의 개구부가 형성되고,
    산화물 도전체층 및 제4 레지스트가 적층되고, 제4 마스크 또는 제4 하프톤 마스크에 의해 상기 구동선, 캐패시터의 제2 전극, 화소 전극, 데이터선용 패드, 주사선용 패드, 측정선용 패드, 구동 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 측정용 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선이 형성되고,
    절연 보호막 및 제5 레지스트가 적층되고, 절연 보호막에 대하여, 제5 마스크에 의해 주사선용 패드, 데이터선용 패드, 구동선용 패드, 측정선용 패드 및 화소 전극이 노출되는 것을 특징으로 하는 전기 광학 장치.
  3. 제1항 또는 제2항에 있어서, 상기 전기 광학 소자를 직류 전류 구동형의 전기 광학 소자로 한 것을 특징으로 하는 전기 광학 장치.
  4. 제3항에 있어서, 상기 직류 전류 구동형의 전기 광학 소자를 유기 EL 소자 및 직류 구동형 무기 EL 소자 중 1종 이상으로 한 것을 특징으로 하는 전기 광학 장치.
  5. 전류에 의해 구동되는 전기 광학 소자와, 이 전기 광학 소자에 전류를 공급하는 구동 트랜지스터와, 이 구동 트랜지스터를 제어하는 스위칭 트랜지스터와, 상기 구동 트랜지스터의 게이트 전극에 캐패시터 전압을 인가하기 위한 캐패시터와, 상기 전기 광학 소자에 공급되는 전류를 측정하기 위한 측정용 트랜지스터가 형성된 전류 제어용 TFT를 구비하고,
    상기 스위칭 트랜지스터의 게이트선이 상기 스위칭 트랜지스터를 제어하기 위한 주사선과 접속되고, 상기 스위칭 트랜지스터의 소스선이 상기 전기 광학 소자로 공급되는 전류를 제어하기 위한 데이터선과 접속되고, 상기 스위칭 트랜지스터의 드레인선이 상기 구동 트랜지스터의 게이트선 및 상기 캐패시터의 제1 전극과 병렬로 접속되고,
    상기 구동 트랜지스터의 소스선이 상기 전기 광학 소자로 전류를 공급하기 위한 구동선과 접속되고, 상기 구동 트랜지스터의 드레인선이 상기 전기 광학 소자 및 상기 측정용 트랜지스터의 소스선과 병렬로 접속되고,
    상기 캐패시터의 제2 전극이 축적된 전하를 개방하기 위한 캐패시터선과 접속되고,
    상기 측정용 트랜지스터의 게이트선이 상기 주사선과 접속되고, 상기 측정용 트랜지스터의 드레인선이 상기 전기 광학 소자로 공급되는 전류를 측정하기 위한 측정선과 접속된 전기 광학 장치로서,
    기판의 상측에 도전체층 및 제1 레지스트가 적층되고, 제1 마스크에 의해 상기 주사선, 캐패시터선, 캐패시터의 제2 전극, 스위칭 트랜지스터의 게이트 전극 및 게이트선, 및 측정용 트랜지스터의 게이트 전극 및 게이트선이 형성되고,
    스위칭 트랜지스터 및 캐패시터용의 게이트 절연막의 상측에 비정질 Si(규소) 또는 다결정 Si를 갖는 활성층, 또는 산화물 반도체층, 도전체층 및 제2 레지스트가 적층되고, 제2 하프톤 마스크에 의해 상기 데이터선, 캐패시터의 제1 전극, 측정선, 스위칭 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 구동 트랜지스터의 게이트선 및 게이트 전극이 형성되고,
    구동 트랜지스터 및 측정용 트랜지스터용의 게이트 절연막의 상측에 산화물 반도체층 및 제3 레지스트가 적층되고, 제3 하프톤 마스크에 의해 상기 구동 트랜지스터 및 측정용 트랜지스터의 활성층, 및 측정선의 컨택트 홀이 형성되고,
    산화물 도전체층 및 제4 레지스트가 적층되고, 제4 마스크 또는 제4 하프톤 마스크에 의해 상기 구동선, 화소 전극, 구동 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 측정용 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선이 형성되고,
    절연 보호막 및 제5 레지스트가 적층되고, 절연 보호막에 대하여, 제5 마스크에 의해 주사선용 패드, 데이터선용 패드, 구동선용 패드, 측정선용 패드 및 화소 전극이 노출되는 것을 특징으로 하는 전기 광학 장치.
  6. 전류에 의해 구동되는 전기 광학 소자와, 이 전기 광학 소자에 전류를 공급하는 구동 트랜지스터와, 이 구동 트랜지스터를 제어하는 스위칭 트랜지스터와, 상기 구동 트랜지스터의 게이트 전극에 캐패시터 전압을 인가하기 위한 캐패시터와, 상기 전기 광학 소자에 공급되는 전류를 측정하기 위한 측정용 트랜지스터가 형성된 전류 제어용 TFT를 구비하고,
    상기 스위칭 트랜지스터의 게이트선이 상기 스위칭 트랜지스터를 제어하기 위한 주사선과 접속되고, 상기 스위칭 트랜지스터의 소스선이 상기 전기 광학 소자로 공급되는 전류를 제어하기 위한 데이터선과 접속되고, 상기 스위칭 트랜지스터의 드레인선이 상기 구동 트랜지스터의 게이트선 및 상기 캐패시터의 제1 전극과 병렬로 접속되고,
    상기 구동 트랜지스터의 소스선이 상기 전기 광학 소자로 전류를 공급하기 위한 구동선과 접속되고, 상기 구동 트랜지스터의 드레인선이 상기 전기 광학 소자 및 상기 측정용 트랜지스터의 소스선과 병렬로 접속되고,
    상기 캐패시터의 제2 전극이 축적된 전하를 개방하기 위한 캐패시터선과 접속되고,
    상기 측정용 트랜지스터의 게이트선이 상기 주사선과 접속되고, 상기 측정용 트랜지스터의 드레인선이 상기 전기 광학 소자로 공급되는 전류를 측정하기 위한 측정선과 접속된 전기 광학 장치로서,
    기판의 상측에 도전체층 및 제1 레지스트가 적층되고, 제1 마스크에 의해 상기 주사선, 캐패시터선, 캐패시터의 제2 전극, 스위칭 트랜지스터의 게이트 전극 및 게이트선, 및 측정용 트랜지스터의 게이트 전극 및 게이트선이 형성되고,
    스위칭 트랜지스터 및 캐패시터용의 게이트 절연막의 상측에 비정질 Si(규소) 또는 다결정 Si를 갖는 활성층, 또는 산화물 반도체층, 도전체층 및 제2 레지스트가 적층되고, 제2 하프톤 마스크에 의해 상기 데이터선, 캐패시터의 제1 전극, 측정선, 스위칭 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 구동 트랜지스터의 게이트선 및 게이트 전극이 형성되고,
    구동 트랜지스터 및 측정용 트랜지스터용의 게이트 절연막의 상측에 산화물 반도체층 및 제3 레지스트가 적층되고, 제3 하프톤 마스크에 의해 상기 구동 트랜지스터 및 측정용 트랜지스터의 활성층, 및 측정선의 컨택트 홀, 데이터선용 패드의 개구부, 주사선용 패드의 개구부, 측정선용 패드의 개구부, 캐패시터선용의 개구부가 형성되고,
    산화물 도전체층 및 제4 레지스트가 적층되고, 제4 마스크 또는 제4 하프톤 마스크에 의해 상기 구동선, 화소 전극, 데이터선용 패드, 주사선용 패드, 측정선용 패드, 캐패시터선용 패드, 구동 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선, 및 측정용 트랜지스터의 소스선, 소스 전극, 채널부, 드레인 전극 및 드레인선이 형성되고,
    절연 보호막 및 제5 레지스트가 적층되고, 절연 보호막에 대하여, 제5 마스크에 의해 주사선용 패드, 데이터선용 패드, 구동선용 패드, 측정선용 패드, 캐패시터선용 패드 및 화소 전극이 노출되는 것을 특징으로 하는 전기 광학 장치.
  7. 제5항 또는 제6항에 있어서, 상기 전기 광학 소자를 직류 전류 구동형 및 교류 전류 구동형 중 1종 이상의 전기 광학 소자로 한 것을 특징으로 하는 전기 광학 장치.
  8. 제7항에 있어서, 상기 전기 광학 소자가 직류 전류 구동형일 경우 상기 직류 전류 구동형의 전기 광학 소자를 직류 구동형 무기 EL 소자 및 유기 EL 소자 중 1종 이상으로 하고, 상기 전기 광학 소자가 교류 전류 구동형일 경우 상기 교류 전류 구동형의 전기 광학 소자를 교류 구동형 무기 EL 소자로 한 것을 특징으로 하는 전기 광학 장치.
  9. 제1항, 제2항, 제5항, 및 제6항 중 어느 한 항에 있어서, 상기 전류 제어용 TFT 기판을 작동시키기 위한, 주사선 구동 회로, 데이터선 구동 회로, 전원선 제어 회로 및 전류 측정 회로를 구비하고, 상기 전류 측정 회로가 상기 전기 광학 소자에 공급되는 전류를 측정하고, 이 전류의 측정치에 기초하여 상기 데이터선 구동 회로, 주사선 구동 회로 및 전원선 제어 회로 중 적어도 하나 이상이 제어되는 것을 특징으로 하는 전기 광학 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020087024822A 2006-04-13 2007-04-10 전기 광학 장치, 및 전류 제어용 ｔｆｔ 기판 및 그의 제조방법 KR101418611B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-110543 2006-04-13
JP2006110543A JP2007286150A (ja) 2006-04-13 2006-04-13 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
PCT/JP2007/057923 WO2007119727A1 (ja) 2006-04-13 2007-04-10 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20090004944A KR20090004944A (ko) 2009-01-12
KR101418611B1 true KR101418611B1 (ko) 2014-07-14

Family

ID=38609487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087024822A KR101418611B1 (ko) 2006-04-13 2007-04-10 전기 광학 장치, 및 전류 제어용 ｔｆｔ 기판 및 그의 제조방법

Country Status (7)

Country Link
US (1) US20090160741A1 (ko)
EP (1) EP2006824A4 (ko)
JP (1) JP2007286150A (ko)
KR (1) KR101418611B1 (ko)
CN (3) CN101916544B (ko)
TW (1) TWI449179B (ko)
WO (1) WO2007119727A1 (ko)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
KR101623224B1 (ko) * 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
US8130182B2 (en) * 2008-12-18 2012-03-06 Global Oled Technology Llc Digital-drive electroluminescent display with aging compensation
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100989134B1 (ko) 2009-01-07 2010-10-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101100999B1 (ko) 2009-01-13 2011-12-29 삼성모바일디스플레이주식회사 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
TWI479574B (zh) 2009-03-16 2015-04-01 Hannstar Display Corp Ｔｆｔ陣列基板及其製造方法
JP5278119B2 (ja) * 2009-04-02 2013-09-04 ソニー株式会社 表示装置の駆動方法
JP5615018B2 (ja) * 2009-04-10 2014-10-29 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101073542B1 (ko) * 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101988341B1 (ko) 2009-09-04 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
US9805641B2 (en) 2009-09-04 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
CN107180608B (zh) * 2009-10-09 2020-10-02 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
WO2011046003A1 (en) * 2009-10-14 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101717460B1 (ko) * 2009-10-16 2017-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
WO2011052351A1 (en) * 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102334468B1 (ko) * 2009-10-30 2021-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101824854B1 (ko) * 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20230173233A (ko) * 2009-11-13 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR101708607B1 (ko) 2009-11-20 2017-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102648490B (zh) * 2009-11-30 2016-08-17 株式会社半导体能源研究所 液晶显示设备、用于驱动该液晶显示设备的方法、以及包括该液晶显示设备的电子设备
KR101921619B1 (ko) 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101822962B1 (ko) * 2010-02-05 2018-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101050466B1 (ko) 2010-03-12 2011-07-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 커패시터 및 그것을 구비한 유기 발광 표시 장치
KR101343293B1 (ko) * 2010-04-30 2013-12-18 샤프 가부시키가이샤 회로 기판 및 표시 장치
CN102939659B (zh) * 2010-06-11 2016-08-17 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
JP5443588B2 (ja) * 2010-06-22 2014-03-19 パナソニック株式会社 発光表示装置及びその製造方法
US8487844B2 (en) * 2010-09-08 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device including the same
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
EP2447997A1 (en) * 2010-10-26 2012-05-02 Samsung Mobile Display Co., Ltd. Organic light-emitting display device
KR101826069B1 (ko) * 2010-10-26 2018-03-23 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP5675601B2 (ja) * 2010-11-10 2015-02-25 パナソニック株式会社 有機ｅｌ表示パネル及びその駆動方法
JP5241966B2 (ja) * 2010-12-01 2013-07-17 シャープ株式会社 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
KR101874144B1 (ko) * 2011-05-06 2018-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
CN102760837B (zh) * 2012-07-10 2015-02-25 深圳市华星光电技术有限公司 有机发光二极管器件结构及显示装置
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
WO2015097595A1 (en) * 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911200B1 (en) 2014-02-24 2020-06-03 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
EP2911199B1 (en) 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
CN104900653B (zh) * 2015-04-14 2017-12-29 深圳市华星光电技术有限公司 Tft布局结构
CN104778924A (zh) * 2015-04-28 2015-07-15 陕西科技大学 一种amoled像素阵列驱动显示装置
CN104992947B (zh) * 2015-06-03 2018-01-12 合肥鑫晟光电科技有限公司 一种氧化物半导体tft阵列基板及其制备方法
US9911756B2 (en) * 2015-08-31 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and electronic device surrounded by layer having assigned band gap to prevent electrostatic discharge damage
CN105185321B (zh) * 2015-10-27 2018-05-29 深圳市华星光电技术有限公司 Amoled驱动电路、显示面板及显示器
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
JP6917734B2 (ja) * 2016-03-18 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
JP7200418B2 (ja) 2016-06-22 2023-01-06 株式会社半導体エネルギー研究所 半導体装置
WO2018004650A1 (en) * 2016-07-01 2018-01-04 Intel Corporation 1t-1r rram cell including group iii-n access transistor
KR20180025354A (ko) 2016-08-29 2018-03-09 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
WO2018122665A1 (en) * 2016-12-27 2018-07-05 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
CN108877651B (zh) * 2017-05-12 2020-12-22 京东方科技集团股份有限公司 显示面板、显示设备及补偿方法
US11170718B2 (en) 2017-05-12 2021-11-09 Boe Technology Group Co., Ltd. Display panel, display device and compensating method
US10629730B2 (en) * 2018-05-25 2020-04-21 International Business Machines Corporation Body contact in Fin field effect transistor design
KR102625448B1 (ko) 2018-10-10 2024-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102082278B1 (ko) * 2019-02-01 2020-04-24 삼성디스플레이 주식회사 유기 발광 표시 장치
TW202211195A (zh) 2020-08-12 2022-03-16 日商半導體能源研究所股份有限公司 顯示裝置、其工作方法以及電子裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR20050097286A (ko) * 2004-04-01 2005-10-07 삼성전자주식회사 표시패널과, 이의 제조방법 및 이를 갖는 표시장치

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) * 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US6608654B2 (en) * 1992-09-11 2003-08-19 Kopin Corporation Methods of fabricating active matrix pixel electrodes
JP2000227771A (ja) * 1998-12-01 2000-08-15 Sanyo Electric Co Ltd カラーｅｌ表示装置
US6847341B2 (en) * 2000-04-19 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
JP3779166B2 (ja) * 2000-10-27 2006-05-24 シャープ株式会社 階調表示用電圧発生装置、及びそれを備えた階調表示装置
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP2002278513A (ja) 2001-03-19 2002-09-27 Sharp Corp 電気光学装置
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003017706A (ja) * 2001-07-02 2003-01-17 Idemitsu Kosan Co Ltd Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP4581893B2 (ja) 2001-09-10 2010-11-17 セイコーエプソン株式会社 電子装置、及び電子機器
JP4075505B2 (ja) * 2001-09-10 2008-04-16 セイコーエプソン株式会社 電子回路、電子装置、及び電子機器
JP4052865B2 (ja) * 2001-09-28 2008-02-27 三洋電機株式会社 半導体装置及び表示装置
JP2003115393A (ja) * 2001-10-02 2003-04-18 Sony Corp 有機エレクトロルミネッセンス素子及びその製造方法、画像表示装置
JP2002319682A (ja) * 2002-01-04 2002-10-31 Japan Science & Technology Corp トランジスタ及び半導体装置
US6720942B2 (en) * 2002-02-12 2004-04-13 Eastman Kodak Company Flat-panel light emitting pixel with luminance feedback
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
KR100488835B1 (ko) * 2002-04-04 2005-05-11 산요덴키가부시키가이샤 반도체 장치 및 표시 장치
JP4115763B2 (ja) * 2002-07-10 2008-07-09 パイオニア株式会社 表示装置及び表示方法
JP2004233861A (ja) * 2003-01-31 2004-08-19 Nikon Corp マスク、露光方法及びデバイス製造方法
WO2004090853A1 (en) * 2003-04-07 2004-10-21 Samsung Electronics Co., Ltd. Display panel
JP2006525539A (ja) * 2003-05-02 2006-11-09 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 閾値電圧のドリフト補償を有するアクティブマトリクスｏｌｅｄ表示装置
GB0320503D0 (en) * 2003-09-02 2003-10-01 Koninkl Philips Electronics Nv Active maxtrix display devices
JP4356467B2 (ja) * 2004-02-02 2009-11-04 ソニー株式会社 半導体装置の製造方法
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
JP2005268724A (ja) * 2004-03-22 2005-09-29 Sony Corp 電子素子およびその製造方法
JP4665419B2 (ja) * 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置
JP5152448B2 (ja) * 2004-09-21 2013-02-27 カシオ計算機株式会社 画素駆動回路及び画像表示装置
US7872259B2 (en) * 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP5084111B2 (ja) * 2005-03-31 2012-11-28 三洋電機株式会社 表示装置及び表示装置の駆動方法
JP4732080B2 (ja) * 2005-09-06 2011-07-27 キヤノン株式会社 発光素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR20050097286A (ko) * 2004-04-01 2005-10-07 삼성전자주식회사 표시패널과, 이의 제조방법 및 이를 갖는 표시장치

Also Published As

Publication number Publication date
JP2007286150A (ja) 2007-11-01
TW200746436A (en) 2007-12-16
CN101916743A (zh) 2010-12-15
EP2006824A4 (en) 2014-08-20
EP2006824A9 (en) 2009-08-05
US20090160741A1 (en) 2009-06-25
WO2007119727A1 (ja) 2007-10-25
CN101916544B (zh) 2013-06-19
CN101916544A (zh) 2010-12-15
TWI449179B (zh) 2014-08-11
CN101421767A (zh) 2009-04-29
CN101916743B (zh) 2013-05-08
EP2006824A2 (en) 2008-12-24
KR20090004944A (ko) 2009-01-12

Similar Documents

Publication Publication Date Title
KR101418611B1 (ko) 전기 광학 장치, 및 전류 제어용 ｔｆｔ 기판 및 그의 제조방법
JP7224427B2 (ja) 表示装置
JP7080286B2 (ja) 半導体装置
JP7214918B1 (ja) 半導体装置
JP7274625B2 (ja) 半導体装置
KR101291862B1 (ko) 박막 트랜지스터 및 이를 형성하는 프로세스
KR101236639B1 (ko) 전자 장치에 대한 스위치를 포함하는 회로 및 전자 장치를사용하는 방법
JP6118861B2 (ja) 半導体装置
US20100136743A1 (en) Semiconductor Device and Manufacturing Method Thereof
US9299728B2 (en) Display panel and method for producing display panel
KR101338021B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
US20080197354A1 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
JP5244859B2 (ja) 電気光学装置、及び、電流制御用ｔｆｔ基板の製造方法
US9219084B2 (en) Display device including a thin film transistor having wiring and electrodes with different ionization tendencies
CN115867082A (zh) 显示面板
WO2016067527A1 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee