JP2020043346A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2020043346A
JP2020043346A JP2019197458A JP2019197458A JP2020043346A JP 2020043346 A JP2020043346 A JP 2020043346A JP 2019197458 A JP2019197458 A JP 2019197458A JP 2019197458 A JP2019197458 A JP 2019197458A JP 2020043346 A JP2020043346 A JP 2020043346A
Authority
JP
Japan
Prior art keywords
light
layer
conductive layer
film
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019197458A
Other languages
English (en)
Other versions
JP6651048B1 (ja
Inventor
木村　肇
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Application granted granted Critical
Publication of JP6651048B1 publication Critical patent/JP6651048B1/ja
Publication of JP2020043346A publication Critical patent/JP2020043346A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

【課題】開口率の高く、消費電力の低い半導体装置又はその作製方法を提供する。【解決手段】半導体装置においてトランジスタ１５０ａは、絶縁表面を有する基板１００上に設けられた酸化物半導体層１０３ａと、酸化物半導体層を覆うゲート絶縁膜１０４と、ゲート絶縁膜上に設けられた第１の導電層１０９ａと第２の導電層１１１ａとの順で積層されたゲート電極を含むゲート配線と、酸化物半導体層と、ゲート電極を含むゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、酸化物半導体層と電気的に接続され、第３の導電層１１７ａと第４の導電層１１９ａとの順で積層されたソース電極を含むソース配線と、を有する。【選択図】図１

Description

チャネル形成領域に酸化物半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で
構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネ
ルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した
電子機器に関する。
液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは
、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコ
ンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対
応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高
いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ず
しも適応しないといった特性を有している。
これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイ
スに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッ
チング素子などに用いる技術が特許文献１及び特許文献２で開示されている。さらに、ゲ
ート電極、ソース電極又はドレイン電極も透光性を有する電極を用いることによって、開
口率を向上させる技術が検討されている（特許文献３、４）。
特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報 特開２００７−１２３７００号公報 特開２００７−８１３６２号公報
通常、素子と素子、例えば、トランジスタとトランジスタとを接続する配線は、ゲート電
極、ソース電極又はドレイン電極を構成する導電層をそのまま引き延ばし、同じ島（アイ
ランド）で形成される。したがって、トランジスタのゲートと別のトランジスタのゲート
とを接続する配線（ゲート配線と呼ぶ）は、トランジスタのゲート電極と同じ層構造や同
じ材料で形成されており、トランジスタのソースと別のトランジスタのソースとを接続す
る配線（ソース配線と呼ぶ）は、トランジスタのソース電極と同じ層構造や同じ材料で形
成されていることが多い。したがって、ゲート電極並びにソース電極もしくはドレイン電
極として、透光性を有する材料を用いて形成した場合、ゲート配線およびソース配線はゲ
ート電極並びにソース電極もしくはドレイン電極と同様、透光性を有する材料を用いて形
成されることとなる。
しかしながら、通常、透光性を有する材料、例えば、インジウムスズ酸化物、インジウム
亜鉛酸化物、インジウムスズ亜鉛酸化物などは、遮光性及び反射性を有する材料、例えば
、アルミニウム、モリブデン、チタン、タングステン、ネオジム、銅、銀などと比較して
、導電率が低い。したがって、透光性を有する材料を用いて配線を形成すると、配線抵抗
が高くなってしまう。例えば、大型の表示装置を製造する場合、配線が長くなるため、配
線抵抗が非常に高くなり、配線抵抗が高くなると、その配線を伝搬していく信号の波形な
まりが生じ、配線抵抗での電圧降下によって、供給される電圧が小さくなる。そのため、
正確な電圧や電流を供給することが困難となってしまい、正常な表示や動作を行うことが
困難となってしまう。
また、表示性能の面から、画素には大きな容量素子を持たせるとともに、高開口率化が求
められている。各画素が高い開口率を持つことにより光利用効率が向上し、表示装置の省
電力化および小型化が達成できる。近年、画素サイズの微細化が進み、より高精細な画像
が求められている。画素サイズの微細化は１つの画素に占めるトランジスタ及び配線の形
成面積が大きくなり画素開口率を低減させている。そこで、規定の画素サイズの中で各画
素の高開口率を得るためには、画素の回路構成に必要な回路要素を効率よくレイアウトす
ることが不可欠である。
そこで、上記課題を鑑み、開口率の高い半導体装置又はその作製方法を提供することを目
的の一とする。または、消費電力の低い半導体装置又はその作製方法を提供することを目
的の一とする。
開示する発明の一例は、絶縁表面を有する基板上に設けられた酸化物半導体層と、酸化物
半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の導電層と第２の導電
層との順で積層されたゲート電極を含むゲート配線と、酸化物半導体層と、ゲート電極を
含むゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、酸化物半導体層と電気的に接続さ
れ、第３の導電層と第４の導電層との順で積層されたソース電極を含むソース配線とを有
し、ゲート電極は、第１の導電層で形成され、ゲート配線は、第１の導電層と第２の導電
層で形成され、ソース電極は、第３の導電層で形成され、ソース配線は、第３の導電層と
第４の導電層で形成されていることを含む半導体装置である。
開示する発明の他の一例は、絶縁表面を有する基板上に設けられた酸化物半導体層と、酸
化物半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の導電層と第２の
導電層との順で積層されたゲート電極を含むゲート配線と、酸化物半導体層と、ゲート電
極を含むゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、酸化物半導体層と電気的に接
続され、第３の導電層と第４の導電層との順で積層されたソース電極を含むソース配線と
、容量配線とを有し、ゲート電極は、第１の導電層で形成され、ゲート配線は、第１の導
電層と第２の導電層で形成され、ソース電極は、第３の導電層で形成され、ソース配線は
、第３の導電層と第４の導電層で形成され、容量配線は、第５の導電層と第６の導電層で
形成されていることを含む半導体装置である。
開示する発明の他の一例は、絶縁表面を有する基板上に設けられた酸化物半導体層と、酸
化物半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の導電層と第２の
導電層との順で積層されたゲート電極を含むゲート配線と、酸化物半導体層と、ゲート電
極を含むゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、酸化物半導体層と電気的に接
続され、第３の導電層と第４の導電層との順で積層されたソース電極を含むソース配線と
、容量配線と、保持容量部とを有し、ゲート電極は、第１の導電層で形成され、ゲート配
線は、第１の導電層と第２の導電層で形成され、ソース電極は、第３の導電層で形成され
、ソース配線は、第３の導電層と第４の導電層で形成され、容量配線は、第５の導電層と
第６の導電層で形成され、保持容量部は、酸化物半導体層、第３の導電層、第５の導電層
、ゲート絶縁膜、及び絶縁膜とで形成されていることを含む半導体装置である。
上記において、第１の導電層及び第３の導電層は、透光性を有することが好ましい。また
、第２の導電層及び第４の導電層は、遮光性を有することが好ましい。
また、上記において、酸化物半導体層は、インジウム、ガリウムまたは亜鉛を含んでいる
ことが好ましい。
本明細書中で用いることができる酸化物半導体の一例としては、ＩｎＭＯ３（ＺｎＯ）ｍ
（ｍ＞０）で表記されるものがある。ここで、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニ
ッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素又は
複数の金属元素を示す。例えば、ＭとしてＧａが選択される場合には、Ｇａのみの場合の
他に、ＧａとＮｉや、ＧａとＦｅなど、Ｇａ以外の上記金属元素が選択される場合を含む
。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素とし
てＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある
。本明細書においては、上記酸化物半導体のうち、Ｍとして少なくともガリウムを含むも
のをＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体と呼び、当該材料を用いた薄膜をＩｎ−Ｇａ−
Ｚｎ−Ｏ系非単結晶膜と呼ぶことがある。
さらに、上記において、多階調マスクを用いることにより、１枚のマスク（レチクル）で
、透光性を有する領域（光透過率の高い領域）と、遮光性を有する領域（光透過率の低い
領域）とを形成することができる。これにより、マスク数を増加させることなく、透光性
を有する領域（光透過率の高い領域）と、遮光性を有する領域（光透過率の低い領域）と
を形成することができる。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、半導体回路、表示装置、電気光学装置、発光表示装置及び電子機器は全て半
導体装置に含まれる。
なお、本明細書中において表示装置とは、画像表示デバイス、発光デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
開示する発明において、透光性を有するトランジスタ又は透光性を有する容量素子を形成
することができる。そのため、画素内にトランジスタや容量素子を配置する場合であって
も、トランジスタや容量素子が形成された部分においても光を透過させることができるた
め、開口率を向上させることができる。さらに、トランジスタと素子（例えば、別のトラ
ンジスタ）とを接続する配線、または容量素子と素子（例えば、別の容量素子）とを接続
する配線は、抵抗率が低く導電率が高い材料を用いて形成することができるため、信号の
波形なまりを低減し、配線抵抗による電圧降下を低減することができる。
半導体装置を説明する上面図及び断面図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図。 半導体装置を説明する上面図及び断面図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 多階調マスクを説明する図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する図。 半導体装置を説明する図。 電子機器を説明する図。 電子機器を説明する図。 電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下に示す実施の形
態の記載内容に限定されず、発明の趣旨から逸脱することなく形態及び詳細を様々に変更
し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組
み合わせて実施することができる。なお、以下に説明する発明の構成において、同一部分
又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
本明細書において、「膜」とは、全面に形成され、パターン形成されていないものをいう
。そして、「層」とは、レジストマスク等により所望の形状にパターン形成されたものを
いう。なお、前述のような「膜」と「層」の区別は便宜的に行うものであり、膜と層を特
に区別することなく用いることがある。また、積層膜の各層についても、膜と層を特に区
別することなく用いることがある。
また、本明細書において「第１」、「第２」、または「第３」等の数詞の付く用語は、要
素を区別するために便宜的に付与しているものであり、数的に限定するものではなく、ま
た配置及び段階の順序を限定するものでもない。
（実施の形態１）
本実施の形態では、半導体装置及びその作製工程について、図１乃至図１２を用いて説明
する。
図１に、本実施の形態の半導体装置を示す。図１（Ａ）は平面図であり、図１（Ｂ）は図
１（Ａ）におけるＡ−Ｂで切断した断面図である。
図１（Ａ）に示す半導体装置は、１の方向に配置されたゲート配線及び容量配線と、ゲー
ト配線及び容量配線と交差する２の方向に配置されたソース配線と、ゲート配線とソース
配線の交差部付近のトランジスタ１５０ａを有する画素部を含んでいる。なお、本明細書
において、画素部とは、複数のゲート配線及び複数のソース配線に囲まれた領域のことを
指す。
図１に示すトランジスタ１５０ａは、絶縁表面を有する基板１００上に、酸化物半導体層
１０３ａと、酸化物半導体層１０３ａを覆うゲート絶縁膜１０４と、ゲート絶縁膜１０４
上に設けられたゲート電極として機能する導電層１０９ａと、酸化物半導体層１０３ａと
導電層１０９ａを覆う絶縁膜１１２と、絶縁膜１１２上に設けられ、酸化物半導体層１０
３ａと電気的に接続され、ソース電極又はドレイン電極として機能する導電層１１７ａ、
１１７ｂとで構成される、いわゆるトップゲート型のトランジスタである。
また、トランジスタ１５０ａは、酸化物半導体層１０３ａ、ゲート電極として機能する導
電層１０９ａと、ソース電極又はドレイン電極として機能する導電層１１７ａ、１１７ｂ
を、透光性を有する材料で形成している。このように、トランジスタ１５０ａに、酸化物
半導体層１０３ａ、及びゲート電極、ソース電極及びドレイン電極を、透光性を有する材
料で形成することにより、トランジスタが形成された部分においても光を透過させること
ができるため、画素の開口率を向上させることができる。
また、トランジスタ１５０ａのゲート電極と電気的に接続されるゲート配線は、透光性を
有する導電層１０９ａと、遮光性を有する導電層１１１ａとの順で積層されており、トラ
ンジスタ１５０ａのソース電極又はドレイン電極と電気的に接続されるソース配線は、透
光性を有する導電層１１７ａと、遮光性を有する導電層１１９ａとの順で積層されている
。つまり、トランジスタ１５０ａのゲート電極は、ゲート配線を構成する透光性を有する
導電層１０９ａの一部で形成されており、ソース電極又はドレイン電極は、ソース配線を
構成する透光性を有する導電層１１７ａの一部で形成されている。
ゲート配線及びソース配線を、透光性を有する導電層と遮光性を有する導電層との順で積
層することにより、配線抵抗を低減し、消費電力を低減することができる。また、ゲート
配線及びソース配線は、遮光性を有する導電層を用いて構成されているため、画素間を遮
光することができる。つまり、行方向に配置されたゲート配線と、列方向に配置されたソ
ース配線とによって、ブラックマトリクスを用いることなく画素間の隙間を遮光すること
ができる。
また、ゲート配線と同じ１の方向に容量配線が配置されている。容量配線は、画素領域で
は、透光性を有する導電層１０９ｂで形成することが望ましいが、ソース配線と重なる領
域では、透光性を有する導電層１０９ｂと、遮光性を有する導電層１１１ｂとの順で積層
させてもよい。また、容量配線には、保持容量部１５１ａが形成されている。保持容量部
１５１ａは、トランジスタ１５０ａのソース電極又はドレイン電極のいずれか一方に接続
されている。保持容量部１５１ａは、ゲート絶縁膜１０４と絶縁膜１１２を誘電体として
、電極として機能する酸化物半導体層１０３ｂと導電層１０９ｂと導電層１１７ｂとで構
成されている。
本実施の形態では、容量配線の幅とゲート配線の幅が同じになるように形成する例を示す
が、容量配線の幅とゲート配線の幅が異なるように形成してもよい。容量配線の幅は、ゲ
ート配線の幅よりも広くすることが好ましい。容量配線の幅を広くすることにより、保持
容量部１５１ａの面積を大きくすることができる。
このようにして、保持容量部１５１ａを、酸化物半導体層１０３ｂと透光性を有する導電
層１０９ｂ、導電層１１７ｂとで構成することにより、保持容量部１５１ａが形成された
部分においても光を透過させることができるため、開口率を向上させることができる。ま
た、保持容量部１５１ａを、透光性を有する導電層で構成することにより、開口率を下げ
ることなく保持容量部１５１ａを大きくすることができるため、トランジスタがオフにな
ったときでも、画素電極の電位保持特性が向上し、表示品質が向上する。また、フィード
スルー電位を小さくすることができる。
また、図１（Ａ）に示すトランジスタ１５０ａは、液晶表示装置またはＥＬ表示装置に代
表される発光表示装置の画素部に設けられる画素トランジスタに適用することができる。
そのため、図示した例では、絶縁膜１２０にコンタクトホール１２６が設けられ、絶縁膜
１２０上に画素電極層（透光性を有する導電層１２２ｂ）が設けられ、絶縁膜１２０に設
けられたコンタクトホール１２６を介して、画素電極層（透光性を有する導電層１２２ｂ
）と、導電層１１７ｂと、が接続されている。
次に、半導体装置の作製工程の一例について、図２乃至図５を用いて説明する。
はじめに、絶縁表面を有する基板１００上に酸化物半導体膜１０１を形成する（図２（Ａ
）、（Ｂ）参照）。
絶縁表面を有する基板１００としては、例えば、液晶表示装置などに使用される可視光透
過性を有するガラス基板を用いることができる。上記のガラス基板は無アルカリガラス基
板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラ
ス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられ
ている。他にも、絶縁表面を有する基板１００として、セラミック基板、石英基板やサフ
ァイア基板などの絶縁体でなる絶縁性基板、珪素などの半導体材料でなる半導体基板の表
面を絶縁材料で被覆したもの、金属やステンレスなどの導電体でなる導電性基板の表面を
絶縁材料で被覆したもの、などを用いることができる。
絶縁表面を有する基板１００上に下地膜となる絶縁膜を設けてもよい。絶縁膜は、基板１
００からのアルカリ金属（Ｌｉ、Ｃｓ、Ｎａ等）やアルカリ土類金属（Ｃａ、Ｍｇ等）や
他の金属元素などの不純物の拡散を防止する機能を有する。なお、Ｎａは、５×１０１９
／ｃｍ３以下、好ましくは１×１０１８／ｃｍ３以下とする。絶縁膜は、窒化シリコン膜
、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、窒
化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜から選ばれた一ま
たは複数の膜による積層構造により形成することができる。
酸化物半導体膜１０１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成することができる。
例えば、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３
：ＺｎＯ＝１：１：１）を用いたスパッタ法で、酸化物半導体膜１０１を形成する。スパ
ッタの条件としては、例えば、基板１００とターゲットとの距離を３０ｍｍ〜５００ｍｍ
、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０ｋＷ（直径
８インチのターゲット使用時）、雰囲気をアルゴン雰囲気、酸素雰囲気、又はアルゴンと
酸素との混合雰囲気とすることができる。なお、酸化物半導体膜として、ＺｎＯ系非単結
晶膜も用いることができる。また、酸化物半導体膜１０１の膜厚は、５ｎｍ〜２００ｎｍ
程度とすればよい。
上記のスパッタ法としては、スパッタ用電源に高周波電源を用いるＲＦスパッタ法や、Ｄ
Ｃスパッタ法、パルス的に直流バイアスを加えるパルスＤＣスパッタ法などを用いること
ができる。ＲＦスパッタ法は主に、絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は
主に、金属膜を成膜する場合に用いられる。
なお、絶縁膜を形成した場合、酸化物半導体膜１０１を形成する前に、絶縁膜の表面にプ
ラズマ処理を行ってもよい。プラズマ処理を行うことにより、絶縁膜の表面に付着してい
るゴミを除去することができる。
パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるため好まし
い。また、上述したプラズマ処理を行った後、大気に曝すことなく酸化物半導体膜１０１
を形成することにより、絶縁膜と酸化物半導体膜１０１の界面にゴミや水分が付着するこ
とを抑制することができる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置を用いてもよい。多元
スパッタ装置では、同一チャンバーで異なる膜を積層形成することも、同一チャンバーで
複数種類の材料を同時にスパッタして一の膜を形成することもできる。さらに、チャンバ
ー内部に磁界発生機構を備えたマグネトロンスパッタ装置を用いる方法（マグネトロンス
パッタ法）や、マイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法等を用
いてもよい。また、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれ
らの化合物を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイア
ススパッタ法等を用いてもよい。
次に、酸化物半導体膜１０１上にレジストマスク１０２ａ、１０２ｂを形成し、当該レジ
ストマスク１０２ａ、１０２ｂを用いて酸化物半導体膜１０１を選択的にエッチングして
、島状の酸化物半導体層１０３ａ、１０３ｂを形成する（図２（Ｃ）、（Ｄ）参照）。レ
ジストマスクの形成にスピンコート法を用いる場合、レジスト膜の均一性の向上のため、
大量のレジスト材料や、大量の現像液が使用され、余分な材料の消費量が多い。特に基板
が大型化すると、スピンコート法を用いる成膜方法では、大型の基板を回転させる機構が
大規模となる点、材料液のロス及び廃液量が多い点で、大量生産上不利である。また、矩
形の基板をスピンコートさせると回転軸を中心とする円形のムラが塗布膜に生じやすい。
そこで、インクジェット法などの液滴吐出法やスクリーン印刷法などを用いて選択的にレ
ジスト材料膜を形成し、露光を行ってレジストマスクを形成することが好ましい。選択的
にレジスト材料膜を形成することによって、レジスト材料の使用量の削減が図れるため大
幅なコストダウンが実現でき、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍ
ｍ、１１５０ｍｍ×１３００ｍｍのような大面積基板にも対応できる。
この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いること
ができる。ここでは、酢酸と硝酸と燐酸との混合液を用いたウエットエッチングにより、
酸化物半導体膜１０１の不要な部分を除去して、島状の酸化物半導体層１０３ａ、１０３
ｂを形成する。なお、上記エッチングの後にはレジストマスク１０２ａ、１０２ｂは除去
する。また、ウエットエッチングに用いるエッチャントは酸化物半導体膜１０１をエッチ
ングできるものであればよく、上述したものに限られない。ドライエッチングを行う場合
は、塩素を含有するガス、又は塩素を含有するガスに酸素が添加されたガスを用いること
が好ましい。塩素と酸素を含有するガスを用いることで、下地膜として機能する絶縁膜と
、酸化物半導体膜１０１とのエッチング選択比がとりやすく、絶縁膜へのダメージを十分
に低減できるためである。
また、ドライエッチングに用いるエッチング装置としては、反応性イオンエッチング法（
ＲＩＥ法）を用いたエッチング装置や、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ
Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓ
ｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いることができる。ま
た、ＩＣＰエッチング装置と比べて広い面積に渡って一様な放電が得られやすいドライエ
ッチング装置としては、上部電極を接地させ、下部電極に１３．５６ＭＨｚの高周波電源
を接続し、さらに下部電極に３．２ＭＨｚの低周波電源を接地したＥＣＣＰ（Ｅｎｈａｎ
ｃｅｄ Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）モードのエッチン
グ装置がある。このＥＣＣＰモードのエッチング装置であれば、例えば基板として第１０
世代の一辺が３ｍを超えるサイズの基板を用いる場合にも対応することができる。
その後、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うと良い。こ
こでは、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により酸化物半導
体層１０３ａ、１０３ｂを構成するＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の原子レベルの
再配列が行われる。この熱処理（光アニール等も含む）は、酸化物半導体層１０３ａ、１
０３ｂ中におけるキャリアの移動を阻害する歪みを解放できる点で重要である。なお、上
記の熱処理を行うタイミングは、酸化物半導体層１０３ａ、１０３ｂの形成後であれば特
に限定されない。
次に、島状の酸化物半導体層１０３ａ、１０３ｂ上にゲート絶縁膜１０４を形成した後、
ゲート絶縁膜１０４上に、導電膜１０５を形成する（図２（Ｅ）、（Ｆ）参照）。
ゲート絶縁膜１０４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸
化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒
化酸化アルミニウム膜、又は酸化タンタル膜の単層または積層で設けることができる。ゲ
ート絶縁膜１０４は、スパッタ法等を用いて膜厚を５０ｎｍ以上２５０ｎｍ以下で形成す
ることができる。例えば、ゲート絶縁膜１０４として、スパッタ法により酸化シリコン膜
を１００ｎｍの厚さで形成することができる。または、スパッタ法により酸化アルミニウ
ム膜を１００ｎｍの厚さで形成することができる。なお、ゲート絶縁膜１０４は、透光性
を有していることが好ましい。
ゲート絶縁膜１０４を緻密な膜で形成することにより、基板１００側から酸化物半導体層
１０３ａ、１０３ｂに水分や酸素が侵入することを防止することができる。また、基板１
００に含まれるアルカリ金属（Ｌｉ、Ｃｓ、Ｎａ等）やアルカリ土類金属（Ｃａ、Ｍｇ等
）や他の金属元素などの不純物が酸化物半導体層に侵入することを防止することができる
。なお、Ｎａは、５×１０１９／ｃｍ３以下、好ましくは１×１０１８／ｃｍ３以下とす
る。したがって、酸化物半導体を用いた半導体装置の半導体特性の変動を抑制することが
できる。また、半導体装置の信頼性を向上させることができる。
導電膜１０５は、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、
酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛
（ＺｎＯ）、窒化チタン等を用いることができる。また、酸化亜鉛を含むインジウム亜鉛
酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）、酸化亜鉛にガリウム（Ｇａ）
をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、
酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸
化チタンを含むインジウム錫酸化物なども用いてもよい。これらの材料をスパッタリング
法により、単層構造又は積層構造で形成することができる。ただし、積層構造とする場合
には、複数の膜の全ての光透過率が十分に高いことが望ましい。
次に、導電膜１０５上にレジストマスク１０７ａ、１０７ｂを形成し、当該レジストマス
ク１０７ａ、１０７ｂを用いて導電膜１０５を選択的にエッチングして、導電層１０９ａ
、１０９ｂを形成する（図２（Ｇ）、（Ｈ）参照）。なお、上記エッチングの後にはレジ
ストマスク１０７ａ、１０７ｂは除去する。この際、後に形成される絶縁膜１１２の被覆
性を向上し、段切れを防止するために、ゲート電極の端部がテーパー形状となるようエッ
チングすることが好ましい。なお、ゲート電極にはゲート配線等、上記導電膜によって形
成される電極や配線が含まれる。
次に、ゲート絶縁膜１０４、導電層１０９ａ、１０９ｂ上に導電膜１０６を形成する（図
３（Ａ）、（Ｂ）参照）。
導電膜１０６は、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタ
ル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（
Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）などの金属材料、またはこれ
らの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用
いて、単層又は積層で形成することができる。アルミニウムなどの低抵抗導電性材料で形
成することが望ましい。
導電膜１０５（又は導電層１０９ａ、１０９ｂ）の上に導電膜１０６を形成した場合、両
者の膜が反応を起こしてしまう場合がある。例えば、導電膜１０５にＩＴＯを用い、導電
膜１０６にアルミニウムを用いた場合、化学反応が起きてしまう場合がある。したがって
、化学反応が起きることを避けるために、導電膜１０５と導電膜１０６との間に、高融点
材料を用いることが望ましい。例えば、高融点材料の例としては、モリブデン、チタン、
タングステン、タンタル、クロムなどがあげられる。そして、高融点材料を用いた膜の上
に、導電率の高い材料を用いて、導電膜１０６を多層膜とすることは、好適である。導電
率の高い材料としては、アルミニウム、銅、銀などがあげられる。例えば、導電膜１０６
を積層構造で形成する場合には、１層目をモリブデン、２層目をアルミニウム、３層目を
モリブデンの積層、若しくは、１層目をモリブデン、２層目にネオジムを微量に含むアル
ミニウム、３層目をモリブデンの積層で形成することができる。
次に、導電膜１０６上にレジストマスク１１０を形成し、当該レジストマスク１１０を用
いて導電膜１０６をエッチングする（図３（Ｃ）、（Ｄ）参照）。上記エッチングの後に
はレジストマスク１１０は除去する。その結果、導電膜１０６は、レジストマスク１１０
が形成されている部分を残して除去され、導電層１０９ａが露出する。これにより、導電
層１１１ａと導電層１０９ａとは、それぞれの層が有する表面積が異なる。つまり、導電
層１０９ａが有する表面積は、導電層１１１ａが有する表面積よりも大きい。または、導
電層１１１ａと導電層１０９ａとは、導電層１１１ａと導電層１０９ａとが重なった領域
と、導電層１１１ａと導電層１０９ａとが重なっていない領域とを有する。
少なくとも遮光性を有する導電層１１１ａがある領域では、ゲート配線として機能し、透
光性を有する導電層１０９ａがある領域では、ゲート電極として機能する。ゲート電極と
して機能する導電層１０９ａを、透光性を有する材料で形成することにより、ゲート電極
が形成された部分においても光を透過させることができるため、画素の開口率を向上させ
ることができる。また、ゲート配線として機能する導電層１１１ａを、遮光性を有する導
電層で形成することにより、配線抵抗を低減し、消費電力を低減することができる。また
、ゲート配線は、遮光性を有する導電層を用いて構成されているため、画素間を遮光する
ことができる。また、コントラストを向上させることができる。
なお、導電層１０９ａ、１０９ｂを形成した後、遮光性を有する導電層１１１ａを形成す
る工程について説明したが、形成する順番を逆としてもよい。つまり、ゲート配線として
機能する遮光性を有する導電層１１１ａを形成した後に、ゲート電極として機能する透光
性を有する導電層１０９ａ、１０９ｂを形成することもできる（図８（Ａ）、（Ｃ）参照
）。
また、図３（Ｃ）、（Ｄ）に示すように、ゲート配線と同じ方向に容量配線が配置されて
いる。容量配線は、画素領域では、透光性を有する導電層１０９ｂで形成することが望ま
しいが、後に形成されるソース配線と重なる領域では、透光性を有する導電層１０９ｂと
、遮光性を有する導電層１１１ｂとの順で積層させてもよい（図１（Ａ）参照）。このよ
うな構成とすることにより、抵抗を下げることができる。
本実施の形態では、容量配線の幅とゲート配線の幅が同じになるように形成する例を示す
が、容量配線の幅とゲート配線の幅が異なるように形成してもよい。容量配線の幅は、ゲ
ート配線の幅よりも広くすることが好ましい。保持容量部１５１ａの表面積を大きくする
ことができる。
なお、酸化物半導体層１０３ａ、１０３ｂの形成後、ゲート絶縁膜１０４の形成後、ゲー
ト電極の形成後のいずれかにおいて、酸化物半導体層１０３ａ、１０３ｂの一部の領域又
は全部の領域の導電率を高める処理を行ってもよい。例えば、導電率を高める処理として
、水素化処理などが挙げられる。水素を含んだ窒化珪素を酸化物半導体層１０３ｂの上層
に配置し、熱を加えることにより、酸化物半導体層の水素化処理を行うことができる。ま
たは、水素雰囲気中で熱を加えることにより、水素化することも可能である。また、図６
に示すように、酸化物半導体層１０３ａのチャネル形成領域と重なる領域に、チャネル保
護層１２７を形成することにより、酸化物半導体層１０３ａに、選択的に導電率が高めら
れた領域を形成することができる。
チャネル保護層１２７は、酸化珪素で形成されることが望ましい。これにより、酸化物半
導体層１０３ａのチャネル部に、水素が入ることを低減することができる。なお、チャネ
ル保護層１２７は、導電率を高める処理を行った後、除去してもよい。または、チャネル
保護層１２７は、レジストで形成することも可能である。その場合は、水素化処理の後、
レジストを除去することが好ましい。このように、酸化物半導体層１０３ａ、１０３ｂに
対し、導電率を高める処理を行うことにより、トランジスタの電流を流れやすくし、容量
素子の電極の抵抗を下げることができる。
図６において、チャネル保護層１２７は、酸化物半導体層１０３ａに接して設ける例を示
したが、ゲート絶縁膜１０４上に設けてもよい。また、チャネル保護層１２７と、ゲート
電極として機能する導電層１０９ａの形を調整して、導電層１０９ａよりもチャネル保護
層１２７の方を大きくすることにより、オフセット領域を形成することができる。
次に、導電層１０９ａ、１０９ｂ、ゲート絶縁膜１０４を覆うように層間絶縁膜として機
能する絶縁膜１１２を形成した後、絶縁膜１１２に酸化物半導体層に達するコンタクトホ
ールを形成し、酸化物半導体層の表面の一部を露出させる（図３（Ｅ）、（Ｆ）参照）。
絶縁膜１１２は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素又は窒素を
有する絶縁膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜や、エポキシ、
ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有
機材料またはシロキサン樹脂等のシロキサン材料からなる膜を単層又は積層構造で設ける
ことができる。なお、絶縁膜１１２は、透光性を有していることが好ましい。
次に、絶縁膜１１２上に、導電膜１１３を形成する（図３（Ｇ）、（Ｈ）参照）。
導電膜１１３は、導電膜１０５を形成した材料と概ね同じ材料で形成されることが望まし
い。概ね同じ材料とは、主成分の元素が同じ材料のことであり、不純物レベルでは、含ま
れる元素の種類や濃度などが異なっている場合がある。このように、概ね同じ材料を用い
ることにより、スパッタや蒸着などで導電膜１１３を形成する場合、導電膜１０５と材料
を共有できるというメリットがある。材料を共有できることにより、同じ製造装置を用い
ることができ、製造工程をスムーズに流すことができ、スループットを向上させることが
可能となり、低コスト化を実現することが可能となる。
次に、導電膜１１３上にレジストマスク１１５ａ、１１５ｂを形成し、当該レジストマス
ク１１５ａ、１１５ｂを用いて導電膜１１３を選択的にエッチングして、導電層１１７ａ
、及び導電層１１７ｂを形成する（図４（Ａ）、（Ｂ）参照）。なお、上記エッチングの
後にはレジストマスク１１５ａ、１１５ｂは除去する。
次に、導電層１１７ａ、１１７ｂ、絶縁膜１１２上に導電膜１１４を形成する（図４（Ｃ
）、（Ｄ）参照）。
導電膜１１４は、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタ
ル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（
Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）などの金属材料、またはこれ
らの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用
いて、単層又は積層で形成することができる。アルミニウムなどの低抵抗導電性材料で形
成することが望ましい。
また、導電膜１１４は、導電膜１０６を形成した材料とは異なる材料で形成されることが
望ましい。または、導電膜１１４は、導電膜１０６とは異なる積層構造で形成されること
が望ましい。なぜなら、半導体装置の作製工程において、加えられる温度が導電膜１１４
と導電膜１０６とでは異なる場合が多いからである。通常、導電膜１０６の方が、高温な
状態になることが多い。したがって、導電膜１０６の方が融点の高い材料または積層構造
を用いることが望ましい。または、導電膜１０６の方が、ヒロックがおきにくい材料また
は積層構造を用いることが望ましい。または、導電膜１１４は、映像信号が供給される信
号線を構成する場合があるため、導電膜１０６よりも配線抵抗が小さい材料又は積層構造
を用いることが望ましい。
導電膜１０５（又は導電層１０９ａ、１０９ｂ）の上に導電膜１０６を形成した場合と同
様に、導電膜１１３（又は、導電層１１７ａ、１１７ｂ）の上に導電膜１１４を形成した
場合、両者の膜が反応を起こしてしまう場合がある。したがって、導電膜１１３上に導電
膜１１４を形成する場合においても、導電膜１１３と導電膜１１４との間に、高融点材料
を用いることが望ましい。例えば、高融点材料の例としては、モリブデン、チタン、タン
グステン、タンタル、クロムなどがあげられる。そして、高融点材料を用いた膜の上に、
導電率の高い材料を用いて、導電膜１１４を多層膜で形成することは、好適である。導電
率の高い材料としては、アルミニウム、銅、銀などがあげられる。
次に、導電膜１１４上にレジストマスク１１８を形成し、当該レジストマスク１１８を用
いて導電膜１１４をエッチングする（図４（Ｅ）、（Ｆ）参照）。上記エッチングの後に
はレジストマスク１１８は除去する。その結果、導電膜１１４は、レジストマスク１１８
が形成されている部分を残して除去され、導電層１１７ａが露出する。これにより、導電
層１１９ａと導電層１１７ａとは、それぞれの層が有する表面積が異なる。つまり、導電
層１１７ａが有する表面積は、導電層１１９ａが有する表面積よりも大きい。または、導
電層１１９ａと１１７ａとは、導電層１１９ａと導電層１１７ａとが重なった領域と、導
電層１１９ａと導電層１１７ａとが重なっていない領域とを有する。
少なくとも遮光性を有する導電層１１９ａがある領域では、ソース配線として機能し、透
光性を有する導電層１１７ａがある領域では、ソース電極又はドレイン電極として機能す
る。ソース電極又はドレイン電極として機能する導電層１１７ａ、１１７ｂを、透光性を
有する導電層で形成することにより、ソース電極又はドレイン電極が形成された部分にお
いても光を透過させることができるため、画素の開口率を向上させることができる。また
、ソース配線として機能する導電層１１９ａを、遮光性を有する導電層で形成することに
より、配線抵抗を低減し、消費電力を低減することができる。また、ソース配線は、遮光
性を有する導電層１１９ａを用いて構成されているため、画素間を遮光することができる
。つまり、行方向に配置されたゲート配線と、列方向に配置されたソース配線とによって
、ブラックマトリクスを用いることなく画素間の隙間を遮光することができる。
なお、導電層１１７ａ、１１７ｂを形成した後、遮光性を有する導電層１１９ａを形成す
る工程について説明したが、形成する順番を逆としてもよい。つまり、ソース配線として
機能する遮光性を有する導電層１１９ａを形成した後に、ソース電極又はドレイン電極と
して機能する透光性を有する導電層１０９ａ、１０９ｂを形成することもできる（図８（
Ａ）、（Ｂ）参照）。
また、図４（Ｅ）、（Ｆ）において、導電層１１７ｂは、保持容量部１５１ａの電極とし
ても機能する。容量配線には、保持容量部１５１ａが、ゲート絶縁膜１０４と絶縁膜１１
２を誘電体として、電極として機能する酸化物半導体層１０３ｂと導電層１０９ｂと導電
層１１７ｂとで構成される。このような構成とすることにより、抵抗を下げることができ
る。
このようにして、保持容量部１５１ａを、透光性を有する導電層で構成することにより、
保持容量部１５１ａが形成された部分においても光を透過させることができるため、開口
率を向上させることができる。また、保持容量部１５１ａを、透光性を有する材料で構成
することにより、保持容量部１５１ａを大きくすることもできるため、トランジスタがオ
フになったときでも、画素電極の電位保持特性が向上し、表示品質が向上する。また、フ
ィードスルー電位を小さくすることができる。
以上により、トランジスタ１５０ａ、保持容量部１５１ａを作製することができる。また
、トランジスタ１５０ａ、保持容量部１５１ａを、透光性を有する素子とすることができ
る。なお、酸化物半導体層１０３ｂを用いてゲート絶縁膜１０４を誘電体として、保持容
量部を形成する場合には、導電層１０９ｂで形成する容量配線の電位は、対向電極の電位
（コモン線の電位）よりも、高くしておくことが可能である。酸化物半導体層１０３ｂに
電荷を誘起させることができ、酸化物半導体層１０３ｂが保持容量部の電極として機能し
やすくすることができる。一方、酸化物半導体層１０３ｂを用いずに保持容量部を形成す
る場合、又は酸化物半導体層１０３ｂに水素化処理などにより、導電率を高める処理が行
われている場合には、対向電極（共通電極）と同電位にしてもよい。これにより、配線の
数を低減することができる。
次に、絶縁膜１２０を形成した後、絶縁膜１２０上にレジストマスク（図示せず）を形成
し、該レジストマスクを用いて、絶縁膜１２０をエッチングし、絶縁膜１２０にコンタク
トホールを形成する（図５（Ａ）、（Ｂ）参照）。絶縁膜１２０は、トランジスタ１５０
ａ、保持容量部１５１ａ、又は配線などが形成された表面を平坦にする絶縁膜として機能
することが可能である。トランジスタ１５０ａ、保持容量部１５１ａを、透光性を有する
素子として形成することができるため、それらが配置されている領域も、開口領域として
利用することができる。そのため、トランジスタ１５０ａ、保持容量部１５１ａ、又は配
線などによる凹凸を緩和して、これらの素子が形成された上部を平坦にすることは有益で
ある。
また、絶縁膜１２０は、不純物などからトランジスタ１５０ａを保護する絶縁膜として機
能することが可能である。絶縁膜１２０は、例えば、窒化珪素を有する膜で形成すること
ができる。窒化珪素を有する膜は、不純物をブロッキングする効果が高いため好適である
。または、絶縁膜１２０は、有機材料を有する膜で形成することができる。有機材料の例
として、アクリル、ポリイミド、ポリアミドなどが好適である。これらの有機材料は、凹
凸を平坦にする機能が高いため好適である。したがって、絶縁膜１２０を、窒化珪素を有
する膜と、有機材料を有する膜とで積層構造とする場合には、下側に窒化珪素を有する膜
を配置し、上側に有機材料を有する膜を配置することが好適である。なお、絶縁膜１２０
を積層構造で形成する場合には、それぞれの膜の透光性が十分に高いことが望ましい。ま
た、感光性材料も用いることができる。その場合には、絶縁膜１２０にエッチングを行い
、コンタクトホールを形成することがなくなる。
また、絶縁膜１２０は、カラーフィルタとしての機能を有することが可能である。基板１
００側にカラーフィルタを設けることにより、対向基板側にカラーフィルタを設ける必要
がなくなり、２つの基板の位置を調整するためのマージンが必要なくなるため、パネルの
製造を容易にすることができる。なお、絶縁膜１２０は、形成しなくてもよい。ソース電
極、ソース配線と同じ層上に画素電極があってもよい。
次に、絶縁膜１２０及びコンタクトホール上に導電膜１２１を形成する（図５（Ｃ）、（
Ｄ）参照）。導電膜１２１は、導電膜１０５、導電膜１１３を形成した材料と概ね同じ材
料を有して構成されることが望ましい。このように、概ね同じ材料を用いることにより、
スパッタや蒸着などで導電膜１２１を形成する場合、導電膜１０５、導電膜１１３と材料
を共有できるというメリットがある。材料を共有できることにより、同じ製造装置を用い
ることができ、製造工程をスムーズに流すことができ、スループットを向上させることが
可能となり、低コスト化を実現することが可能となる。
次に、導電膜１２１上にレジストマスク（図示せず）を形成し、該レジストマスクを用い
て導電膜１２１を選択的にエッチングして、導電層１２２ａ、１２２ｂを形成する（図５
（Ｅ）、（Ｆ）参照）。なお、上記エッチングの後にはレジストマスクは除去する。
導電層１２２ａ、１２２ｂは、画素電極として機能させることができる。また、導電層１
２２ａ、１２２ｂは、コンタクトホールを介して、ソース配線、ソース電極、ゲート配線
、ゲート電極、画素電極、容量配線、保持容量部の電極などを互いに接続させることがで
きる。したがって、導電層１２２ａ、１２２ｂは、導体と導体とを接続するための配線と
して機能させることができる。
以上により、半導体装置を作製することができる。本実施の形態で示す作製方法により、
透光性を有するトランジスタ１５０ａ及び透光性を有する保持容量部１５１ａを形成する
ことができる。そのため、画素内に、トランジスタや保持容量部を配置する場合であって
も、トランジスタや保持容量部が形成された部分においても光を透過させることができる
ため、開口率を向上させることができる。さらに、トランジスタと素子（例えば、別のト
ランジスタ）とを接続する配線は、抵抗率が低く導電率が高い材料を用いて形成すること
ができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することがで
きる。
次に、半導体装置の他の一例について、図７を用いて説明する。なお、図７に示す半導体
装置は、多くの部分で図１と共通している。したがって、以下においては、重複する部分
は省略し、異なる点について説明する。また、図７（Ａ）は、平面図であり、図７（Ｂ）
は、図７（Ａ）におけるＡ−Ｂで切断した断面図、図７（Ｃ）は、図７（Ａ）におけるＣ
−Ｄで切断した断面図である。
図１では、ゲート配線及びソース配線を、透光性を有する導電層上に遮光性を有する導電
層との順で積層する例を示したが、遮光性を有する導電層と透光性を有する導電層との順
で形成することもできる（図７参照）。ゲート電極として機能する透光性を有する導電層
１０９ａが、ゲート配線として機能する遮光性を有する導電層１１１ａと接続されていれ
ばよい。ゲート配線と同様に、ソース電極又はドレイン電極として機能する透光性を有す
る導電層１１７ａが、ソース配線として機能する遮光性を有する導電層１１９ａと接続さ
れていればよい。
次に、半導体装置の他の一例について、図８を用いて説明する。なお、図８に示す半導体
装置は、多くの部分で図１と共通している。したがって、以下においては、重複する部分
は省略し、異なる点について説明する。また、図８（Ａ）は、平面図であり、図８（Ｂ）
は、図８（Ａ）におけるＡ−Ｂで切断した断面図、図８（Ｃ）は、図８（Ａ）におけるＣ
−Ｄで切断した断面図である。
図１では、ゲート配線及びソース配線を、透光性を有する導電層と遮光性を有する導電層
との順で積層する例を示したが、ゲート配線及びソース配線は、遮光性を有する導電層で
形成することもできる（図８参照）。ゲート電極として機能する透光性を有する導電層１
０９ａと、ゲート配線として機能する遮光性を有する導電層１１１ａとが接続されていれ
ばよい。ゲート配線と同様に、ソース電極又はドレイン電極として機能する透光性を有す
る導電層１１７ａと、ソース配線として機能する遮光性を有する導電層１１９ａとが接続
されていればよい。
また、ゲート配線上にトランジスタを作製する場合、トランジスタの大きさは、トランジ
スタのゲート配線幅に依存するが、本実施の形態では、画素内にトランジスタを形成する
ことができるため、トランジスタを大きく形成することができる。例えば、図９に示すよ
うに、ゲート配線幅よりもトランジスタのチャネル幅Ｗの方が長い、又はチャネル長Ｌの
方が長いトランジスタを作製することができる。トランジスタを大きくすることにより、
その電流能力を十分上げることができ、画素への信号書き込み時間を短縮することができ
る。または、オフ電流を低減することができ、ちらつきなどを低減することができる。よ
って、高精細な表示装置を提供することができる。
なお、画素構成は、図１に限定されない。例えば、図１０に示すように、容量配線を設け
ず、画素電極を隣り合う画素のゲート配線と絶縁膜、ゲート絶縁膜を介して重ねて保持容
量を設けることができる。
次に、半導体装置の他の一例について、図１１を用いて説明する。なお、図１１に示す半
導体装置は、多くの部分で図１と共通している。したがって、以下においては、重複する
部分は省略し、異なる点について説明する。また、図１１（Ａ）は、平面図であり、図１
１（Ｂ）は、図１１（Ａ）におけるＡ−Ｂで切断した断面図である。
図１１の図１と異なる点は、保持容量部１５１ｃの電極として、酸化物半導体層を用いず
に、容量配線を構成する透光性を有する導電層１０９ｃと、ソース電極又はドレイン電極
として機能する導電層１１７ｃとを用いている点にある。そのため、容量配線は、対向電
極と同じ電位とすることができる。また、保持容量部１５１ｃに、酸化物半導体層を用い
ていないため、容量値が小さくなってしまうので、図１１に示す導電層１０９ｃと導電層
１１７ｃの表面積を図１に示す導電層１０９ｂと導電層１１７ｂよりも大きくすることが
好ましい。保持容量部１５１ｃの大きさは、画素ピッチの７割以上、又は８割以上とする
ことが好ましい。また、画素電極のコンタクトを導電層１１７ｃ上の導電層１１９ｂ上で
とることとしている。以下、図１で示した構成と同様であるため、詳細な説明は省略する
。
このような構成とすることにより、光透過率の高い保持容量部１５１ｃを大きく形成する
ことができる。保持容量部１５１ｃを大きくすることによって、トランジスタがオフにな
ったときでも、画素電極の電位保持特性が向上し、表示品質が向上する。また、フィード
スルー電位を小さくすることができる。また、保持容量部１５１ｃを大きく形成した場合
であっても、保持容量部１５１ｃが形成された部分においても光を透過させることができ
るため、開口率を高めることができ、消費電力を低減することができる。また、画素電極
のコンタクトホールによる凹凸で、液晶の配向乱れがあったとしても、遮光性を有する導
電層１１９ｂにより、光漏れを防止することができる。
次に、半導体装置の他の一例について、図１２を用いて説明する。なお、図１２に示す半
導体装置は、多くの部分で図１と共通している。したがって、以下においては、重複する
部分は省略し、異なる点について説明する。また、図１２は、平面図である。
図１２に、画素の構成の一例としてＥＬ表示装置の例を示す。図１２に示す画素は、導電
層１０９ａと導電層１１１ａの順で積層されるゲート配線と、導電層１１７ａ、１１９ａ
の順で積層されるソース配線と、スイッチング用のトランジスタ１５０ａ、駆動用のトラ
ンジスタ１５０ｃ、保持容量部１５１ｄ、導電層１１７ｅと導電層１１９ｃの順で積層さ
れる電源線を有している。
図１２に示すトランジスタ１５０ａは、図１（Ｂ）に示すトランジスタ１５０ａと同様で
あり、絶縁表面を有する基板上に、酸化物半導体層１０３ａと、酸化物半導体層１０３ａ
を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極として機能する導電層１
０９ａと、酸化物半導体層１０３ａと導電層１０９ａを覆う絶縁膜と、絶縁膜上に設けら
れ、酸化物半導体層１０３ａと電気的に接続され、ソース電極又はドレイン電極として機
能する導電層１１７ａ、１１７ｂとで構成されている。また、駆動用のトランジスタ１５
０ｃは、絶縁表面を有する基板上に酸化物半導体層１０３ｃ、酸化物半導体層１０３ｃを
覆うゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極として機能する導電層１０
９ｄと、酸化物半導体層１０３ｃと導電層１０９ｄを覆う絶縁膜１１２と、絶縁膜１１２
上に設けられ、酸化物半導体層１０３ｃと電気的に接続され、ソース電極又はドレイン電
極として機能する導電層１１７ｅ、１１７ｆとを有している。保持容量部１５１ｄは、ゲ
ート絶縁膜と絶縁膜を誘電体として、電極として機能する酸化物半導体層１０３ｄと導電
層１０９ｄと導電層１１７ｅとで構成されている。
図１２に示す半導体装置は、スイッチング用のトランジスタ１５０ａ、駆動用のトランジ
スタ１５０ｃの２つのトランジスタを有する場合について説明したが、１つの画素に３つ
以上のトランジスタを設けることもできる。
このように、１画素中に、２つ以上のトランジスタを設ける場合であっても、トランジス
タが形成された部分において光を透過させることができるため、開口率を高めることがで
きる。
なお、保護回路やゲートドライバやソースドライバなどの周辺駆動回路部分では、トラン
ジスタ部分で光が透過する必要がない。よって、画素部はトランジスタや容量素子を、透
光性を有する材料で形成して、周辺駆動回路部分のトランジスタは、遮光性を有する材料
で形成してもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体装置の作製工程の一例について図１３乃至図２２を用いて説明
する。なお、本実施の形態における半導体装置及びその作製工程は、多くの部分で実施の
形態１と共通している。したがって、以下においては、重複する部分は省略し、異なる点
について詳細に説明する。
図１３に、本実施の形態の半導体装置を示す。図１３（Ａ）は、平面図であり、図１３（
Ｂ）は、図１３（Ａ）におけるＡ−Ｂで切断した断面図である。
図１３と図１との異なる点は、図１において、トランジスタ１５０ａ用の酸化物半導体層
１０３ａと、保持容量部１５１ａ用の酸化物半導体層１０３ｂを形成したのに対して、図
１３では、トランジスタ２５０の酸化物半導体層と保持容量部２５１の酸化物半導体層を
一つのアイランドにした点にある。
このような構成とすることにより、酸化物半導体層を形成するためのレイアウトが容易と
なる。また、コンタクトホールの数を低減することができるため、コンタクト抵抗を低減
することができる。また、コンタクト不良を低減することができる。
次に、半導体装置の作製工程の一例について、図１４乃至図１９を用いて説明する。また
、本実施の形態では、多階調マスクを用いて半導体装置を作製する場合について説明する
。
はじめに、絶縁表面を有する基板２００上に酸化物半導体層２０３ａ、２０３ｂを形成す
る（図１４（Ａ）、（Ｂ）参照）。
基板２００の材料、酸化物半導体層２０３ａ、２０３ｂの材料や作製方法については、実
施の形態１に示す基板１００、酸化物半導体層１０３ａ、１０３ｂを参照することができ
る。また、絶縁表面を有する基板２００上に下地膜として機能する絶縁膜を設けてもよい
。
次に、酸化物半導体層２０３ａ、２０３ｂ上にゲート絶縁膜２０４、導電膜２０５、導電
膜２０６を形成する（図１４（Ｃ）、（Ｄ）参照）。
ゲート絶縁膜２０４、導電膜２０５、導電膜２０６の材料及び作製方法については、実施
の形態１に示すゲート絶縁膜１０４、導電膜１０５、導電膜１０６を参照することができ
る。
次に、導電膜２０６上にレジストマスク２０７ａ、２０７ｂを形成する。レジストマスク
２０７ａ、２０７ｂは、多階調マスクを用いることにより、厚さの異なる領域を有するレ
ジストマスクを形成することができる。多階調マスクを用いることで、使用するフォトマ
スクの枚数が低減され、作製工程が減少するため好ましい。本実施の形態において、導電
膜２０５、２０６のパターンを形成する工程と、導電膜２１３、２１４のパターンを形成
する工程において、多階調マスクを用いることができる。
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、
露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用い
ることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有する
レジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォ
トマスクの枚数を削減することができる。
図１９（Ａ−１）及び図１９（Ｂ−１）は、代表的な多階調マスクの断面を示す。図１９
（Ａ−１）には、グレートーンマスク４０３を示し、図１９（Ｂ−１）にはハーフトーン
マスク４１４を示す。
図１９（Ａ−１）に示すグレートーンマスク４０３は、透光性を有する基板４００に遮光
層により形成された遮光部４０１、及び遮光層のパターンにより設けられた回折格子部４
０２で構成されている。
回折格子部４０２は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ド
ット又はメッシュ等を有することで、光の透過率を制御する。なお、回折格子部４０２に
設けられるスリット、ドット又はメッシュは周期的なものであってもよいし、非周期的な
ものであってもよい。
透光性を有する基板４００としては、石英等を用いることができる。遮光部４０１及び回
折格子部４０２を構成する遮光層は、金属膜を用いて形成すればよく、好ましくはクロム
又は酸化クロム等により設けられる。
グレートーンマスク４０３に露光するための光を照射した場合、図１９（Ａ−２）に示す
ように、遮光部４０１に重畳する領域における透光率は０％となり、遮光部４０１又は回
折格子部４０２が設けられていない領域における透光率は１００％となる。また、回折格
子部４０２における透光率は、概ね１０％〜７０％の範囲であり、回折格子のスリット、
ドット又はメッシュの間隔等により調節可能である。
図１９（Ｂ−１）に示すハーフトーンマスク４１４は、透光性を有する基板４１１上に半
透光層により形成された半透光部４１２及び遮光層により形成された遮光部４１３で構成
されている。
半透光部４１２は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の層
を用いて形成することができる。遮光部４１３は、グレートーンマスクの遮光層と同様の
金属膜を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
ハーフトーンマスク４１４に露光するための光を照射した場合、図１９（Ｂ−２）に示す
ように、遮光部４１３に重畳する領域における透光率は０％となり、遮光部４１３又は半
透光部４１２が設けられていない領域における透光率は１００％となる。また、半透光部
４１２における透光率は、概ね１０％〜７０％の範囲であり、形成する材料の種類又は形
成する膜厚等により調整可能である。
多階調マスクを用いることにより、露光部分、中間露光部分、及び未露光部分の３つの露
光レベルのマスクを形成することができ、一度の露光及び現像工程により、複数（代表的
には二種類）の厚さの領域を有するレジストマスクを形成することができる。このため、
多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
図１４（Ｅ）、（Ｆ）に示すハーフトーンマスクは、光を透過する基板３００上に半透過
層３０１ａ、３０１ｂ及び遮光層３０１ｃで構成されている。したがって、導電膜２０６
上には、後に保持容量部２５１の電極及びゲート電極となる箇所には、レジストマスク２
０７ａ、２０７ｂが薄く形成され、後にゲート配線となる箇所にはレジストマスク２０７
ａが厚く形成される（１４（Ｅ）、（Ｆ）参照）。
レジストマスク２０７ａ、２０７ｂを用いて、導電膜２０５、２０６の不要な部分を選択
的にエッチングして除去し、導電層２０８ａ、２０９ａ、導電層２０８ｂ、２０９ｂを形
成する（図１５（Ａ）、（Ｂ）参照）。
次に、レジストマスク２０７ａ、２０７ｂに対して、酸素プラズマによるアッシングを行
う。レジストマスク２０７ａ、２０７ｂに対して酸素プラズマによるアッシングを行うこ
とにより、レジストマスク２０７ｂは除去され、導電層２０８ｂが露出する。また、レジ
ストマスク２０７ａは縮小し、レジストマスク２１０として残存する（図１５（Ｃ）、（
Ｄ）参照）。このように、多階調マスクで形成したレジストマスクを用いることにより、
追加のレジストマスクを用いることがなくなるため、工程を簡略化することができる。
次に、レジストマスク２１０を用いて、導電層２０８ａ、２０８ｂに対してエッチングす
る（図１６（Ａ）、（Ｂ）参照）。上記エッチングの後にはレジストマスク２１０は除去
する。
その結果、導電層２０８ｂは除去され、導電層２０９ｂが露出する。また、導電層２０８
ａは、レジストマスク２１０が形成されている部分を残して除去され、導電層２０９ａが
露出する。これにより、導電層２０８ａと導電層２０９ａとは、それぞれの層が有する表
面積が大きく異なる。つまり、導電層２０９ａが有する表面積は、導電層２０８ａが有す
る表面積よりも大きい。または、導電層２０８ａと導電層２０９ａとは、導電層２０８ａ
と導電層２０９ａとが重なった領域と、導電層２０８ａと導電層２０９ａとが重なってい
ない領域とを有する。
少なくとも遮光性を有する導電層２１１ａがある領域では、ゲート配線として機能し、透
光性を有する導電層２０９ａがある領域では、ゲート電極として機能する。ゲート電極と
して機能する導電層２０９ａを、透光性を有する材料で形成することにより、画素の開口
率を向上させることができる。また、ゲート配線として機能する導電層２０９ａと導電層
２１１ａとを、透光性を有する導電層と遮光性を有する導電層との順で積層することによ
り、配線抵抗を低減し、消費電力を低減することができる。また、ゲート配線は、遮光性
を有する導電層を用いて構成されているため、画素間を遮光することができる。
また、ゲート配線と同じ方向に容量配線が配置されている。容量配線は、画素領域では、
透光性を有する導電層２０９ｂで形成することが望ましいが、後に形成されるソース配線
と重なる領域では、透光性を有する導電層２０９ｂと、遮光性を有する導電層２１１ｂと
の順で積層させてもよい。
このように、多階調マスクを用いることにより、１枚のマスクで、透光性を有する領域（
光と透過率の高い領域）と、遮光性を有する領域（光透過率の低い領域）とを形成するこ
とができる。これにより、マスクを増加させることなく、透光性を有する領域（光透過率
の高い領域）と、遮光性を有する領域（光透過率の低い領域）とを形成することができる
。
次に、導電層２０９ａ、２０９ｂ、ゲート絶縁膜２０４を覆うように層間絶縁膜として機
能する絶縁膜２１２を形成した後、絶縁膜２１２に酸化物半導体層に達するコンタクトホ
ールを形成し、酸化物半導体層の表面の一部を露出させる。絶縁膜２１２の材料及び作製
方法については、実施の形態１に示す絶縁膜１１２を参照することができる。
次に、絶縁膜２１２上に、導電膜２１３、導電膜２１４を形成する（図１６（Ｃ）、（Ｄ
）参照）。導電膜２１３、導電膜２１４の材料及び作製方法については、実施の形態１に
示す導電膜１１３、導電膜１１４を参照することができる。
次に、ハーフトーンマスクを用いて、導電膜２１４上にレジストマスク２１５ａ、２１５
ｂを形成する（図１７（Ａ）、（Ｂ）参照）。ハーフトーンマスクは、光を透過する基板
３０２上に半透過層３０３ｂ及び遮光層３０３ａで構成されている。したがって、導電膜
２１４上には、後にソース電極又はドレイン電極なる箇所には、薄いレジストマスク２１
５ｂ、後に、ソース配線となる箇所には厚いレジストマスク２１５ａが形成される。
レジストマスク２１５ａ、２１５ｂを用いて、導電膜２１３、２１４の不要な部分を選択
的にエッチングして除去し、導電層２１６ａ、２１７ａ、導電層２１６ｂ、２１７ｂを形
成する（図１７（Ｃ）、（Ｄ）参照）。
次に、レジストマスク２１５ａ、２１５ｂに対して、酸素プラズマによるアッシングを行
う。レジストマスク２１５ａ、２１５ｂに対して酸素プラズマによるアッシングを行うこ
とにより、レジストマスク２１５ｂは除去され、導電層２１７ｂが露出する。また、レジ
ストマスク２１５ａは縮小し、レジストマスク２１８として残存する。このように、多階
調マスクで形成したレジストマスクを用いることにより、追加のレジストマスクを用いる
ことがなくなるため、工程を簡略化することができる。
次に、レジストマスク２１８を用いて、導電層２１６ａ、２１６ｂに対してエッチングす
る（図１８（Ａ）、（Ｂ）参照）。その結果、導電層２１６ｂは除去され、導電層２１７
ｂが露出する。また、導電層２１６ａは、レジストマスク２１８が形成されている部分を
残して除去され、導電層２１９ａが形成される。これにより、導電層２１９ａと導電層２
１７ａとは、それぞれの層が有する表面積が大きく異なる。つまり、導電層２１７ａが有
する表面積は、導電層２１９ａが有する表面積よりも大きい。または、導電層２１９ａと
導電層２１７ａとは、導電層２１９ａと導電層２１７ａとが重なった領域と、導電層２１
９ａと導電層２１７ａとが重なっていない領域とを有する。なお、上記エッチングの後に
は、レジストマスク２１８は除去する。
少なくとも遮光性を有する導電層２１９ａがある領域では、ソース配線として機能し、透
光性を有する導電層２１７ａがある領域では、ソース電極又はドレイン電極として機能す
る。ソース電極又はドレイン電極として機能する導電層２１７ａ、２１７ｂを、透光性を
有する導電層で形成することにより、画素の開口率を向上させることができる。また、ソ
ース配線として機能する導電層２１７ａと導電層２１９ａとを、透光性を有する導電層と
、遮光性を有する導電層との順で積層することにより、配線抵抗を低減し、消費電力を低
減することができる。また、ソース配線は、遮光性を有する導電層２１９ａを用いて構成
されているため、画素間を遮光することができる。つまり、行方向に配置されたゲート配
線と、列方向に配置されたソース配線とによって、ブラックマトリクスを用いることなく
画素間の隙間を遮光することができる。
また、導電層２１７ａは、保持容量部２５１の電極としても機能する。容量配線には、保
持容量部２５１が、ゲート絶縁膜２０４と絶縁膜２１２を誘電体として、電極として機能
する酸化物半導体層２０３ａと導電層２０９ｂと導電層２１７ｂとで構成される。
このようにして、保持容量部２５１を、透光性を有する導電層で構成することにより、保
持容量部２５１が形成された部分においても光を透過させることができるため、開口率を
向上させることができる。また、保持容量部２５１を、透光性を有する材料で構成するこ
とにより、保持容量部２５１を大きくすることもできるため、トランジスタがオフになっ
たときでも、画素電極の電位保持特性が向上し、表示品質が向上する。また、フィードス
ルー電位を小さくすることができる。
以上により、トランジスタ２５０、保持容量部２５１を作製することができる。また、ト
ランジスタ２５０、保持容量部２５１を、透光性を有する素子とすることができる。
次に、絶縁膜２２０を形成した後、絶縁膜２２０上にレジストマスク（図示せず）を形成
し、該レジストマスクを用いて、絶縁膜２２０をエッチングし、絶縁膜２２０にコンタク
トホールを形成する。次に、絶縁膜２２０及びコンタクトホール上に導電膜２２１を形成
する。絶縁膜２２０、導電膜２２１の材料及び作製方法は、実施の形態１の絶縁膜１２０
、導電膜１２１を参照することができる。なお、絶縁膜２２０は、形成しなくてもよい。
ソース電極、ソース配線と同じ層上に画素電極があってもよい。
次に、導電膜２２１上にレジストマスク（図示せず）を形成し、該レジストマスクを用い
て導電膜２２１を選択的にエッチングして、導電膜２２２ａ、２２２ｂを形成する（図１
８（Ｃ）、（Ｄ）参照）。なお、上記エッチングの後にはレジストマスクは除去する。
以上により、半導体装置を作製することができる。多階調マスクを用いることによって、
露光部分、中間露光部分、及び未露光部分の３つの露光レベルのマスクを形成することが
でき、一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有する
レジストマスクを形成することができる。このため、多階調マスクを用いることで、フォ
トマスクの枚数を削減することができる。また、本実施の形態で示す作製方法により、透
光性を有するトランジスタ２５０及び透光性を有する保持容量部２５１を形成することが
できる。そのため、画素内に、トランジスタと素子（例えば、別のトランジスタ）とを接
続する配線は、抵抗率が低く導電率が高い材料を用いて形成することができるため、信号
の波形なまりを低減し、配線抵抗による電圧降下を低減することができる。また、トラン
ジスタ２５０の半導体層と保持容量部２５１の酸化物半導体層を一つのアイランドにした
ため、酸化物半導体層を形成するためのレイアウトが容易となる。また、コンタクトホー
ルの数を低減することができるため、コンタクト抵抗を低減することができる。また、コ
ンタクト不良を低減することができる。なお、本実施の形態では、ゲート配線を形成する
工程と、ソース配線を形成する工程の両方の工程で多階調マスクを用いる場合について説
明したが、ゲート配線を形成する工程と、ソース配線を形成する工程のどちらか一方で用
いてもよい。
次に、半導体装置の他の一例について、図２０を用いて説明する。なお、図２０における
半導体装置は、多くの部分で図１と共通している。したがって、以下においては、重複す
る部分は省略し、異なる点について説明する。また、図２０（Ａ）は、平面図であり、図
２０（Ｂ）は、図２０（Ａ）におけるＡ−Ｂで切断した断面図である。
図２０の図１との異なる点は、容量配線において、透光性を有する導電層１０９ｂと遮光
性を有する導電層１１１ｃとの順で積層し、図１よりも遮光性を有する導電層１１１ｃの
面積を大きくしている点にある。また、画素電極と導電層１１７ｂとのコンタクトを容量
配線の遮光性を有する導電層１１１ｃ上でとることとした。以下、図１で示した構成と同
様であるため、詳細な説明は省略する。
このような構成とすることにより、容量配線を抵抗率が低く、導電率が高い材料を用いて
形成することができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減
することができる。また、画素電極のコンタクトホールによる凹凸で、液晶の配向乱れが
あったとしても、容量配線の遮光性を有する導電層１１１ｃにより、光漏れを防止するこ
とができる。
なお、保護回路やゲートドライバやソースドライバなどの周辺駆動回路部分では、トラン
ジスタ部分で光が透過する必要がない。よって、画素部はトランジスタや容量素子を、透
光性を有する材料で形成して、周辺駆動回路部分のトランジスタは、遮光性を有する材料
で形成してもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、表示装置において、同一基板上に少なくとも駆動回路の一部と、画素
部に配置する薄膜トランジスタを作製する例について以下に説明する。
表示装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図２１
（Ａ）に示す。図２１（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素
を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択され
た画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
図２１（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有す
る画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線
駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５
４０３とを有する。
図２１（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場
合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と
なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面
積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆
動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光す
る期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に
分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光
または非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレー
ム期間中に画素が発光する期間の合計の長さを、ビデオ信号により制御することができ、
階調を表示することができる。
なお、図２１（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴ
を配置する場合であって、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線
に入力される信号を第１走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴ
のゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生
成する例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される
信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つ
の画素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御する
ために用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の
走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走
査線駆動回路で生成しても良い。
液晶表示装置の画素部に配置する薄膜トランジスタは、実施の形態１、２に従って形成す
る。また、実施の形態１、２に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、
駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の
薄膜トランジスタと同一基板上に形成する。
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することが
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、信号線駆動回路及び走査線駆動回路を実施の形態１、２に示すｎチャネル型ＴＦ
Ｔのみで作製することも可能である。
なお、保護回路やゲートドライバやソースドライバなどの周辺駆動回路部分では、トラン
ジスタにおいて、光を透過させる必要がない。よって、画素部分はトランジスタや容量素
子において光を透過させて、周辺駆動回路部分では、トランジスタにおいて光を透過させ
なくてもよい。
図２２（Ａ）は、多階調マスクを用いずに薄膜トランジスタを形成した場合、図２２（Ｂ
）は、多階調マスクを用いて形成した場合である。多階調マスクを用いずに薄膜トランジ
スタを形成する場合は、ゲート電極として機能する導電層１１１ａ、ソース電極又はドレ
イン電極として機能する導電層１１９ａ、１１９ｂを、遮光性を有する導電層で形成する
ことができる（図２２（Ａ）参照）。多階調マスクを用いて薄膜トランジスタを形成する
場合は、ゲート電極、ソース電極又はドレイン電極は、それぞれ、透光性を有する導電層
と遮光性を有する導電層とを積層して形成することができる。
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同
じ読みやすさを実現し、他の表示装置に比べ消費電力を抑え、且つ、薄型、軽量とするこ
とが可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
次に、半導体装置の一形態である表示装置の構成について説明する。本実施の形態では、
表示装置として、エレクトロルミネッセンスを利用する発光素子を有する発光表示装置に
ついて説明する。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合
物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後
者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
次に、デジタル時間階調駆動を適用可能な画素構成及び画素の動作について説明する。図
２３は、デジタル時間階調駆動を適用可能な画素構成の一例を示す図である。ここでは酸
化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いるｎチャ
ネル型のトランジスタを１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図２３と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図２３に示す画素構成は、これに限定されない。例えば、図２３に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図２４（Ａ）、図２４（Ｂ）、図２４（Ｃ）を用いて説
明する。ここでは、駆動用ＴＦＴが図１２に示すトランジスタ１５０ｃの場合を例に挙げ
て、画素の断面構造について説明する。図２４（Ａ）、図２４（Ｂ）、図２４（Ｃ）の半
導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施
の形態１、２で示すトランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜
を半導体層として含む高い電気特性を有する薄膜トランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、図２３に示す画素構成はどの
射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図２４（Ａ）を用いて説明する。
図２４（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１が図１２に示すトランジスタ１５０
ｃであり、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の
断面図を示す。図２４（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであ
るＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７
００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する
導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡ
ｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複
数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている
場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層
の順に積層する。なお、これらの層を全て設ける必要はない。陽極７００５は光を透過す
る透光性を有する導電性材料を用いて形成し、例えば、酸化タングステンを含むインジウ
ム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム
酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示
す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性
を有する導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図２４（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
なお、駆動回路において酸化物半導体層上に設けるゲート電極は、陰極７００３と同じ材
料で形成すると工程を簡略化できるため好ましい。
次に、下面射出構造の発光素子について図２４（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１が図１２に示すトランジスタ１５０ｃであり、発光素子７０１２から発せられる光
が陰極７０１３側に射出する場合の、画素の断面図を示す。図２４（Ｂ）では、駆動用Ｔ
ＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１
２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が
順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、
光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は
、図２４（Ａ）の場合と同様に、仕事関数が小さい導電膜であれば様々な材料を用いるこ
とができる。ただし、その膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程
度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用い
ることができる。そして、発光層７０１４は、図２４（Ａ）と同様に、単数の層で構成さ
れていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１
５は光を透過する必要はないが、図２４（Ａ）と同様に、透光性を有する導電性材料を用
いて形成することができる。そして、遮蔽膜７０１６は、例えば、光を反射する金属等を
用いることができるが、金属膜に限定されない。例えば、黒の顔料を添加した樹脂等を用
いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図２４（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
なお、駆動回路において酸化物半導体層上に設けるゲート電極は、陰極７０１３と同じ材
料で形成すると工程を簡略化できるため好ましい。
次に、両面射出構造の発光素子について、図２４（Ｃ）を用いて説明する。図２４（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図２４（Ａ）の場合と同様に、仕
事関数が小さい導電膜であれば様々な材料を用いることができる。ただしその膜厚は、光
を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用い
ることができる。そして発光層７０２４は、図２４（Ａ）と同様に、単数の層で構成され
ていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５
は、図２４（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図２４（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、駆動回路において酸化物半導体層上に設けるゲート電極は、導電膜７０２７と同じ
材料で形成すると工程を簡略化できるため好ましい。また、駆動回路において酸化物半導
体層上に設けるゲート電極は、導電膜７０２７及び陰極７０２３と同じ材料を用いて積層
させると、工程を簡略化できることに加え、積層することにより配線抵抗を低下させるこ
とができ、好ましい。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）
と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電
流制御用ＴＦＴが接続されている構成であってもよい。
なお、本実施の形態で示す半導体装置は、図２４（Ａ）、図２４（Ｂ）、図２４（Ｃ）に
示した構成に限定されるものではなく、開示した技術的思想に基づく各種の変形が可能で
ある。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の上面及び
断面について、図２５（Ａ）、図２５（Ｂ）を用いて説明する。図２５（Ａ）は、第１の
基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によ
って封止した、パネルの上面図であり、図２５（Ｂ）は、図２５（Ａ）のＨ−Ｉにおける
断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また、第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、
４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有
しており、図２５（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、
信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。薄膜
トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層とし
て含む信頼性の高い実施の形態１〜３に示す薄膜トランジスタを適用することができる。
なお、保護回路やゲートドライバやソースドライバなどの周辺駆動回路部分では、トラン
ジスタ部分において光を透過させる必要がない。よって、画素部４５０２ではトランジス
タや容量素子を、透光性を有する材料で形成し、周辺駆動回路部分のトランジスタでは、
遮光性を有する材料で形成してもよい。
また、４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電
極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気
的に接続されている。なお、発光素子４５１１の構成は、第１の電極層４５１７、電界発
光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に
限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１
１の構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４
５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された単結晶半導体基板、或いは絶縁基板上に単結晶半導体膜又は多結晶半導
体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、
或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、
本実施の形態は図２５（Ａ）及び図２５（Ｂ）の構成に限定されない。
以上の工程により、製造コストを低減した発光表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
次に、半導体装置の一形態である表示装置の他の構成について説明する。本実施の形態で
は、表示装置として液晶素子を有する液晶表示装置について説明する。
まず、液晶表示装置の一形態である液晶表示パネル（液晶パネルともいう）の上面及び断
面について、図２６（Ａ１）、図２６（Ａ２）、図２６（Ｂ）を用いて説明する。図２６
（Ａ１）、図２６（Ａ２）は、第１の基板４００１上に形成された実施の形態１〜３で示
したＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む薄膜トランジスタ４０１０
、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５に
よって封止した、パネルの上面図であり、図２６（Ｂ）は、図２６（Ａ１）、図２６（Ａ
２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２６（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２６（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は
、薄膜トランジスタを複数有しており、図２６（Ｂ）では、画素部４００２に含まれる薄
膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１
１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２１が設け
られている。薄膜トランジスタ４０１０、４０１１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶
膜を半導体層として含む実施の形態１〜３に示す薄膜トランジスタを適用することができ
る。
なお、保護回路やゲートドライバやソースドライバなどの周辺駆動回路部分では、トラン
ジスタ部分において光を透過させる必要がない。よって、画素部４００２ではトランジス
タや容量素子を、透光性を有する材料で形成し、周辺駆動回路部分のトランジスタでは、
遮光性を有する材料で形成してもよい。
また、液晶素子４０１３が有する画素電極４０３０は、薄膜トランジスタ４０１０と電気
的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００
６上に形成されている。画素電極４０３０と対向電極層４０３１と液晶層４００８とが重
なっている部分が、液晶素子４０１３に相当する。なお、画素電極４０３０、対向電極層
４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層
４０３２、４０３３を介して液晶層４００８を挟持している。
画素部４００２においては、格子状の配線部分は光を通さないが、それ以外は光を透過さ
せることができるため、開口率を向上させることができる。さらに、各画素電極間には隙
間が必要であり、隙間部分には液晶に電界が加わらない。そのため、その隙間部分は、光
を透過させないことが望ましい。そこで、格子状の配線部分をブラックマトリクスとして
利用することができる。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために
設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は
、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される
。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３
１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００
５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜
１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、反射型液晶
表示装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態で示す液晶表示装置は、基板の外側（視認側）に偏光板を設け、内側
に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に
設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及
び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクス
として機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トラン
ジスタの信頼性を向上させるため、実施の形態１〜３で得られた薄膜トランジスタを保護
膜や平坦化絶縁膜として機能する絶縁層４０２１で覆う構成となっている。絶縁層４０２
１は、１層又は２層以上の積層構造で形成することができる。なお、保護膜は、大気中に
浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密
な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪
素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウ
ム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態で
は保護膜をスパッタ法で形成する例を示すが、特に限定されずプラズマＣＶＤ法などの種
々の方法で形成すればよい。
保護膜として積層構造の絶縁層で形成することができる。積層構造の絶縁層を形成する場
合は、保護膜の一層目として、例えばスパッタ法を用いて酸化珪素膜を形成する。保護膜
として酸化珪素膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウ
ム膜のヒロック防止に効果がある。
また、保護膜の二層目として、例えばスパッタ法を用いて窒化珪素膜を形成する。保護膜
として窒化珪素膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、Ｔ
ＦＴの電気特性を変化させることを抑制することができる。
また、保護膜を形成した後に、半導体層のアニール（３００℃〜４００℃）を行ってもよ
い。また、保護膜を形成した後にバックゲートを形成する。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキ
ル基、またはアリール基のうち少なくとも１種を有していてもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶
縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製
することが可能となる。
画素電極４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、
酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸
化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、イ
ンジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導
電性材料を用いることができる。
また、画素電極４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーと
もいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成
した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が
７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率
が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極４０３
０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１
１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図２６（Ａ１）、図２６（Ａ２）においては、信号線駆動回路４００３を別途形成し
、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定
されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部また
は走査線駆動回路の一部のみを別途形成して実装しても良い。
図２７は、ＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する
一例を示している。
図２７は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃ
ｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅ
ｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃ
ｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）などを用いることができる。
以上の工程により、製造コストを低減した液晶表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
次に、半導体装置の一形態である電子ペーパーについて説明する。電子ペーパーは、紙と
同じ読みやすさを実現し、他の表示装置に比べ消費電力を抑え、且つ、薄型、軽量とする
ことが可能である。
図２８に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。半
導体装置の画素部に用いられる薄膜トランジスタ５８１としては、上記の実施形態で示す
画素部の薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導
体層として含む薄膜トランジスタである。
図２８に示す電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツ
イストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層
である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電
位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又
はドレイン電極層は第１の電極層５８７と、絶縁層５８５に形成する開口で接しており電
気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９
０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む
球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填
されている（図２８参照。）。
また、ツイストボールの代わりに、電気泳動表示素子を用いることも可能である。透明な
液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜
２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設け
られるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると
、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。
この原理を応用した表示素子が電気泳動表示素子である。電気泳動表示素子は、液晶素子
に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場
所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であ
っても、一度表示した像を保持することが可能であるため、電源供給源（例えば、電波発
信源）から電子ペーパーを遠ざけた場合であっても、表示された像を保存しておくことが
可能となる。
以上の工程により、製造コストが低減された電子ペーパーを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
開示した発明に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
図２９（Ａ）は、携帯情報端末機器９２００の一例を示している。携帯情報端末機器９２
００は、コンピュータを内蔵しており、様々なデータ処理を行うことが可能である。この
ような携帯情報端末機器９２００としては、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ
Ａｓｓｉｓｔａｎｃｅ）が挙げられる。
携帯情報端末機器９２００は、筐体９２０１および筐体９２０３の２つの筐体で構成され
ている。筐体９２０１と筐体９２０３は、連結部９２０７で折りたたみ可能に連結されて
いる。筐体９２０１には表示部９２０２が組み込まれており、筐体９２０３はキーボード
９２０５を備えている。もちろん、携帯情報端末機器９２００の構成は上述のものに限定
されず、少なくともバックゲート電極を有する薄膜トランジスタを備えた構成であればよ
く、その他付属設備が適宜設けられた構成とすることができる。同一基板上に駆動回路と
画素部を形成することにより製造コストが低減され、電気特性の高い薄膜トランジスタを
有する携帯情報端末機器を実現できる。
図２９（Ｂ）は、デジタルビデオカメラ９５００の一例を示している。デジタルビデオカ
メラ９５００は、筐体９５０１に表示部９５０３が組み込まれ、その他に各種操作部が設
けられている。なお、デジタルビデオカメラ９５００の構成は特に限定されず、少なくと
もバックゲート電極を有する薄膜トランジスタを備えた構成であればよく、その他付属設
備が適宜設けられた構成とすることができる。同一基板上に駆動回路と画素部を形成する
ことにより製造コストが低減され、電気特性の高い薄膜トランジスタを有するデジタルビ
デオカメラを実現できる。
図２９（Ｃ）は、携帯電話機９１００の一例を示している。携帯電話機９１００は、筐体
９１０２および筐体９１０１の２つの筐体で構成されており、連結部９１０３により折り
たたみ可能に連結されている。筐体９１０２には表示部９１０４が組み込まれており、筐
体９１０１には操作キー９１０６が設けられている。なお、携帯電話機９１００の構成は
特に限定されず、少なくともバックゲート電極を有する薄膜トランジスタを備えた構成で
あればよく、その他付属設備が適宜設けられた構成とすることができる。同一基板上に駆
動回路と画素部を形成することにより製造コストが低減され、電気特性の高い薄膜トラン
ジスタを有する携帯電話機を実現できる。
図２９（Ｄ）は、携帯可能なコンピュータ９８００の一例を示している。コンピュータ９
８００は、開閉可能に連結された筐体９８０１と筐体９８０４を備えている。筐体９８０
４には表示部９８０２が組み込まれ、筐体９８０１はキーボード９８０３などを備えてい
る。なお、コンピュータ９８００の構成は特に限定されず、少なくともバックゲート電極
を有する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けられた
構成とすることができる。同一基板上に駆動回路と画素部を形成することにより製造コス
トが低減され、電気特性の高い薄膜トランジスタを有するコンピュータを実現できる。
図３０（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図３０（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図３１（Ａ）は、図２９（Ｃ）の携帯電話とは異なる他の携帯電話機１０００の一例を示
している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操
作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを
備えている。
図３１（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情
報を入力することができる。また、電話を掛ける、或いはメールを打つ操作は、表示部１
００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図３１（Ｂ）も携帯電話機の一例である。図３１（Ｂ）の携帯電話機は、筐体９４１１に
、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に
操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び
着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有
する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能で
ある。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表
示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置
９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通
信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッ
テリーを有する。
１００ 基板
１０１ 酸化物半導体膜
１０２ ゲート絶縁膜
１０２ａ レジストマスク
１０３ａ 酸化物半導体層
１０３ｂ 酸化物半導体層
１０３ｃ 酸化物半導体層
１０３ｄ 酸化物半導体層
１０３ｅ 酸化物半導体層
１０４ ゲート絶縁膜
１０５ 導電膜
１０６ 導電膜
１０７ａ レジストマスク
１０７ｂ レジストマスク
１０８ａ 導電層
１０８ｂ 導電層
１０９ａ 導電層
１０９ｂ 導電層
１０９ｃ 導電層
１０９ｄ 導電層
１１０ レジストマスク
１１１ａ 導電層
１１１ｂ 導電層
１１１ｃ 導電層
１１２ 絶縁膜
１１３ 導電膜
１１４ 導電膜
１１５ 導電膜
１１５ａ レジストマスク
１１５ｂ レジストマスク
１１６ａ 導電層
１１１６ｂ 導電層
１１６ｂ 導電層
１１７ａ 導電層
１１７ｂ 導電層
１１７ｃ 導電層
１１７ｄ 導電層
１１７ｅ 導電層
１１７ｆ 導電層
１１７ｇ 導電層
１１８ レジストマスク
１１９ａ 導電層
１１９ｂ 導電層
１１９ｃ 導電層
１２０ 絶縁膜
１２１ 導電膜
１２２ａ 導電層
１２２ｂ 導電層
１２６ コンタクトホール
１２７ チャネル保護層
１５０ トランジスタ
１５０ａ トランジスタ
１５０ｂ トランジスタ
１５０ｃ トランジスタ
１５１ａ 保持容量部
１５１ｂ 保持容量部
１５１ｃ 保持容量部
１５１ｄ 保持容量部
１８０ グレートーンマスク
１８５ ハーフトーンマスク
２００ 基板
２０３ａ 酸化物半導体層
２０４ ゲート絶縁膜
２０５ 導電膜
２０６ 導電膜
２０７ａ レジストマスク
２０７ｂ レジストマスク
２０８ａ 導電層
２０８ｂ 導電層
２０９ａ 導電層
２０９ｂ 導電層
２１０ レジストマスク
２１１ 導電層
２１１ａ 導電層
２１１ｂ 導電層
２１２ 絶縁膜
２１３ 導電膜
２１４ 導電膜
２１５ａ レジストマスク
２１５ｂ レジストマスク
２１６ａ 導電層
２１６ｂ 導電層
２１７ａ 導電層
２１７ｂ 導電層
２１８ レジストマスク
２１９ａ 導電層
２２０ 絶縁膜
２２１ 導電膜
２２２ａ 導電膜
２５０ トランジスタ
２５１ 保持容量部
３００ 基板
３０１ａ 半透過層
３０１ｂ 半透過層
３０１ｃ 遮光層
３０２ 基板
３０３ａ 遮光層
３０３ｂ 半透過層
３０７ 酸化物半導体層
３０８ 酸化物半導体層
３１０ａ 導電層
３１０ｂ 導電層
３１１ａ 酸化物半導体層
３１１ｂ 酸化物半導体層
３１３ バリア膜
３１４ 透明導電層
３１５ チャネル保護層
３２３ 導電膜
３５０ 薄膜トランジスタ
４００ 基板
４０１ 遮光部
４０２ 回折格子部
４０３ グレートーンマスク
４１１ 基板
４１２ 半透光部
４１３ 遮光部
４１４ ハーフトーンマスク
５８１ 薄膜トランジスタ
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９４ キャビティ
５９５ 充填材
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
３０１ａ 半透過層
３０１ｃ 遮光層
３０３ａ 遮光層
３０３ｂ 半透過層
５９０ａ 黒色領域
５９０ｂ 白色領域
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極
４０３１ 対向電極層
４０３２ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 信号線駆動回路
５４００ 基板
５４０１ 画素部
５４０２ 走査線駆動回路
５４０３ 信号線駆動回路
５４０４ 走査線駆動回路
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
９１００ 携帯電話機
９１０１ 筐体
９１０２ 筐体
９１０３ 連結部
９１０４ 表示部
９１０６ 操作キー
９２００ 携帯情報端末機器
９２０１ 筐体
９２０２ 表示部
９２０３ 筐体
９２０５ キーボード
９２０７ 連結部
９４００ 通信装置
９４０１ 筐体
９４０２ 操作ボタン
９４０３ 外部入力端子
９４０４ マイク
９４０５ スピーカ
９４０６ 発光部
９４１０ 表示装置
９４１１ 筐体
９４１２ 表示部
９４１３ 操作ボタン
９５００ デジタルビデオカメラ
９５０１ 筐体
９５０３ 表示部
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８００ コンピュータ
９８０１ 筐体
９８０２ 表示部
９８０３ キーボード
９８０４ 筐体

Claims (6)

  1. 画素電極と、
    前記画素電極と電気的に接続され、第１の酸化物半導体層を有する第１のトランジスタと、
    前記第１のトランジスタと電気的に接続され、第２の酸化物半導体層を有する第２のトランジスタと、
    前記第１のトランジスタと電気的に接続され、第３の酸化物半導体層を有する容量と、を有し、
    前記容量は、前記第３の酸化物半導体層に重なる領域を有する第１の導電層と、前記第３の酸化物半導体層に重なる領域を有する第２の導電層とを有し、
    前記第１の導電層は、前記第１の酸化物半導体層に接する領域と、前記第２の導電層と重なる領域とを有し、
    前記第２の導電層は、前記第１の酸化物半導体層と重なる領域を有し、且つ前記第２のトランジスタと電気的に接続され、
    平面視において、前記第３の酸化物半導体層の面積は、前記第２の酸化物半導体層の面積よりも大きく、
    前記平面視において、前記第１の酸化物半導体層の面積は、前記第２の酸化物半導体層の面積よりも大きい、表示装置。
  2. 画素電極と、
    前記画素電極と電気的に接続され、第１の酸化物半導体層を有する第１のトランジスタと、
    ソース配線および前記第１のトランジスタと電気的に接続され、第２の酸化物半導体層を有する第２のトランジスタと、
    前記第１のトランジスタと電気的に接続され、第３の酸化物半導体層を有する容量と、を有し、
    前記容量は、前記第３の酸化物半導体層に重なる領域を有する第１の導電層と、前記第３の酸化物半導体層に重なる領域を有する第２の導電層と、を有し、
    前記第１の導電層は、前記第１の酸化物半導体層に接する領域と、前記第２の導電層と重なる領域とを有し、
    前記第２の導電層は、前記第１の酸化物半導体層と重なる領域を有し、且つ前記第２の酸化物半導体層と重なる領域を有さず、
    平面視において、前記第３の酸化物半導体層の面積は、前記第２の酸化物半導体層の面積よりも大きく、
    前記平面視において、前記第１の酸化物半導体層の面積は、前記第２の酸化物半導体層の面積よりも大きい、表示装置。
  3. 画素電極と、
    前記画素電極と電気的に接続され、第１の酸化物半導体層を有する第１のトランジスタと、
    ソース配線および前記第１のトランジスタと電気的に接続され、第２の酸化物半導体層を有する第２のトランジスタと、
    前記第１のトランジスタと電気的に接続され、第３の酸化物半導体層を有する容量と、を有し、
    前記容量は、前記第３の酸化物半導体層に重なる領域を有する第１の導電層と、前記第３の酸化物半導体層に重なる領域を有する第２の導電層とを有し、
    前記第１の導電層は、前記第１の酸化物半導体層に接する領域と、前記第２の導電層と重なる領域とを有し、
    前記第２の導電層は、前記第１の酸化物半導体層と重なる領域を有し、且つ平面視において前記ソース配線の延伸方向に延在した形状を有し、
    前記平面視において、前記第３の酸化物半導体層の面積は、前記第２の酸化物半導体層の面積よりも大きく、
    前記平面視において、前記第１の酸化物半導体層の面積は、前記第２の酸化物半導体層の面積よりも大きい、表示装置。
  4. 請求項２または３において、
    前記平面視において、前記第２の導電層は、前記ソース配線の延伸方向において第１の幅と、前記ソース配線に交差するゲート配線の延伸方向において第２の幅とを有し、
    前記第１の幅は、前記第２の幅よりも大きい、表示装置。
  5. 請求項４において、
    前記ゲート配線は、前記第２の導電層と同じ材料を有する、表示装置。
  6. 請求項２乃至４のいずれか一において、
    前記ソース配線は、前記第１の導電層と同じ材料を有する、表示装置。
JP2019197458A 2008-12-05 2019-10-30 表示装置 Active JP6651048B1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008311146 2008-12-05
JP2008311146 2008-12-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018107568A Division JP6764897B2 (ja) 2008-12-05 2018-06-05 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP6651048B1 JP6651048B1 (ja) 2020-02-19
JP2020043346A true JP2020043346A (ja) 2020-03-19

Family

ID=42230060

Family Applications (13)

Application Number Title Priority Date Filing Date
JP2009273056A Active JP5491833B2 (ja) 2008-12-05 2009-12-01 半導体装置
JP2014037934A Active JP5732156B2 (ja) 2008-12-05 2014-02-28 半導体装置
JP2014070965A Active JP5600818B2 (ja) 2008-12-05 2014-03-31 半導体装置、液晶表示モジュール及び電子機器
JP2015023964A Active JP6018654B2 (ja) 2008-12-05 2015-02-10 半導体装置
JP2015080832A Active JP5973615B2 (ja) 2008-12-05 2015-04-10 表示装置
JP2016194455A Active JP6351680B2 (ja) 2008-12-05 2016-09-30 半導体装置
JP2018107568A Active JP6764897B2 (ja) 2008-12-05 2018-06-05 半導体装置の作製方法
JP2019197458A Active JP6651048B1 (ja) 2008-12-05 2019-10-30 表示装置
JP2020124534A Active JP7029492B2 (ja) 2008-12-05 2020-07-21 半導体装置
JP2020153919A Active JP7080286B2 (ja) 2008-12-05 2020-09-14 半導体装置
JP2022023718A Active JP7362804B2 (ja) 2008-12-05 2022-02-18 発光装置
JP2022084709A Pending JP2022122916A (ja) 2008-12-05 2022-05-24 半導体装置
JP2023172774A Pending JP2024001152A (ja) 2008-12-05 2023-10-04 半導体装置

Family Applications Before (7)

Application Number Title Priority Date Filing Date
JP2009273056A Active JP5491833B2 (ja) 2008-12-05 2009-12-01 半導体装置
JP2014037934A Active JP5732156B2 (ja) 2008-12-05 2014-02-28 半導体装置
JP2014070965A Active JP5600818B2 (ja) 2008-12-05 2014-03-31 半導体装置、液晶表示モジュール及び電子機器
JP2015023964A Active JP6018654B2 (ja) 2008-12-05 2015-02-10 半導体装置
JP2015080832A Active JP5973615B2 (ja) 2008-12-05 2015-04-10 表示装置
JP2016194455A Active JP6351680B2 (ja) 2008-12-05 2016-09-30 半導体装置
JP2018107568A Active JP6764897B2 (ja) 2008-12-05 2018-06-05 半導体装置の作製方法

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2020124534A Active JP7029492B2 (ja) 2008-12-05 2020-07-21 半導体装置
JP2020153919A Active JP7080286B2 (ja) 2008-12-05 2020-09-14 半導体装置
JP2022023718A Active JP7362804B2 (ja) 2008-12-05 2022-02-18 発光装置
JP2022084709A Pending JP2022122916A (ja) 2008-12-05 2022-05-24 半導体装置
JP2023172774A Pending JP2024001152A (ja) 2008-12-05 2023-10-04 半導体装置

Country Status (5)

Country Link
US (3) US8476625B2 (ja)
JP (13) JP5491833B2 (ja)
KR (10) KR101563670B1 (ja)
CN (2) CN104201179B (ja)
TW (9) TW202236666A (ja)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102386147B1 (ko) 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
JP5758584B2 (ja) * 2010-03-18 2015-08-05 本田技研工業株式会社 ジャンクションボックス
WO2011142371A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101108175B1 (ko) * 2010-06-09 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 포함하는 디스플레이 장치용 어레이 기판 및 그 제조 방법
WO2011162104A1 (en) * 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9305496B2 (en) 2010-07-01 2016-04-05 Semiconductor Energy Laboratory Co., Ltd. Electric field driving display device
US8634228B2 (en) * 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US9230994B2 (en) * 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5658978B2 (ja) * 2010-11-10 2015-01-28 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板及びその製造方法
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI432865B (zh) 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
CN103250255B (zh) * 2010-12-01 2015-04-29 夏普株式会社 Tft基板和tft基板的制造方法
WO2012090974A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101813492B1 (ko) * 2011-01-05 2018-01-02 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
TWI525614B (zh) * 2011-01-05 2016-03-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
TWI787452B (zh) * 2011-01-26 2022-12-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20120091638A (ko) 2011-02-09 2012-08-20 삼성전자주식회사 표시 장치 및 그 제조 방법
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5766481B2 (ja) * 2011-03-29 2015-08-19 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP6019329B2 (ja) * 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US8878174B2 (en) * 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit
JP2012237805A (ja) * 2011-05-10 2012-12-06 Sony Corp 表示装置及び電子機器
JP5810810B2 (ja) * 2011-10-04 2015-11-11 大日本印刷株式会社 トップゲート型アクティブマトリックス基板、およびその製造方法
KR101950824B1 (ko) * 2011-11-25 2019-02-22 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20130137232A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
TWI497689B (zh) * 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP2013183001A (ja) * 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP6051960B2 (ja) 2012-03-19 2016-12-27 株式会社リコー 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
FR2989519A1 (fr) 2012-04-13 2013-10-18 St Microelectronics Crolles 2 Procede de fabrication d'un capteur d'image a surface courbe.
FR2989518A1 (fr) * 2012-04-13 2013-10-18 St Microelectronics Crolles 2 Procede de fabrication d'un capteur d'image a surface courbe
WO2013161738A1 (ja) * 2012-04-23 2013-10-31 シャープ株式会社 半導体装置およびその製造方法
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014093433A (ja) * 2012-11-05 2014-05-19 Sony Corp 半導体装置、表示装置および電子機器
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
CN104904018B (zh) 2012-12-28 2019-04-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102109166B1 (ko) * 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6063766B2 (ja) * 2013-02-20 2017-01-18 株式会社ジャパンディスプレイ 半導体装置
JP6186757B2 (ja) * 2013-03-06 2017-08-30 セイコーエプソン株式会社 電気光学装置及び電子機器
US8856695B1 (en) * 2013-03-14 2014-10-07 Samsung Electronics Co., Ltd. Method for generating post-OPC layout in consideration of top loss of etch mask layer
CN107516471B (zh) 2013-03-18 2019-10-25 松下电器产业株式会社 发光面板
US10566455B2 (en) * 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101361440B1 (ko) 2013-03-28 2014-02-24 경상대학교산학협력단 금속박막을 확산소스로 이용하는 투명 박막트랜지스터 및 그 제조방법
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6456598B2 (ja) * 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
KR102087195B1 (ko) * 2013-09-05 2020-03-11 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판 및 표시판의 제조방법
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP6433757B2 (ja) * 2013-10-31 2018-12-05 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器
KR102493498B1 (ko) 2013-11-27 2023-01-27 매직 립, 인코포레이티드 가상 및 증강 현실 시스템들 및 방법들
JP6486660B2 (ja) * 2013-11-27 2019-03-20 株式会社半導体エネルギー研究所 表示装置
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6496132B2 (ja) * 2013-12-02 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
JP6315966B2 (ja) * 2013-12-11 2018-04-25 三菱電機株式会社 アクティブマトリックス基板およびその製造方法
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9577110B2 (en) * 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
KR101672091B1 (ko) * 2014-02-25 2016-11-02 엘지디스플레이 주식회사 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치
US9276050B2 (en) * 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
TWI548067B (zh) 2014-05-22 2016-09-01 友達光電股份有限公司 畫素結構
KR102419715B1 (ko) * 2014-06-09 2022-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
CN105336742A (zh) * 2014-07-03 2016-02-17 上海和辉光电有限公司 多晶硅显示基板及其制造方法
JP6432222B2 (ja) * 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
US9766517B2 (en) * 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
US10338446B2 (en) * 2014-12-16 2019-07-02 Sharp Kabushiki Kaisha Semiconductor device having low resistance source and drain regions
TWI534682B (zh) * 2015-03-24 2016-05-21 群創光電股份有限公司 顯示面板
KR102370474B1 (ko) * 2015-07-15 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6370756B2 (ja) 2015-09-25 2018-08-08 矢崎総業株式会社 電池配索用電線及びワイヤーハーネス
CN105576038A (zh) 2016-01-12 2016-05-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
WO2017150502A1 (ja) * 2016-03-04 2017-09-08 シャープ株式会社 薄膜トランジスタ基板及び表示パネル
KR20170119801A (ko) 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
DE112016006900B4 (de) * 2016-05-25 2022-01-27 Intel Corporation Gehäuse einer integrierten Schaltung, Rechenvorrichtung, Verfahren zum Herstellen eines Substrats für ein Gehäuse einer integrierten Schaltung sowie Verfahren zum Betreiben eines Gehäuses einer integrierten Schaltung
KR101831186B1 (ko) * 2016-06-30 2018-02-22 엘지디스플레이 주식회사 코플라나 형태의 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
JP6987188B2 (ja) * 2016-09-05 2021-12-22 株式会社ジャパンディスプレイ 半導体装置
WO2018087631A1 (en) 2016-11-09 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing the display device
US10790318B2 (en) 2016-11-22 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device
TWI605284B (zh) * 2016-12-30 2017-11-11 友達光電股份有限公司 畫素結構
JP6811096B2 (ja) * 2017-01-12 2021-01-13 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
WO2018211351A1 (en) * 2017-05-19 2018-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device
WO2019092540A1 (en) 2017-11-09 2019-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
CN111406280B (zh) 2017-12-06 2022-12-06 株式会社半导体能源研究所 半导体装置、显示装置、电子设备及工作方法
CN111433838A (zh) 2017-12-21 2020-07-17 株式会社半导体能源研究所 显示装置及电子设备
KR20200101966A (ko) * 2018-01-05 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
WO2019140007A1 (en) * 2018-01-11 2019-07-18 Applied Materials, Inc. Thin film transistor with small storage capacitor with metal oxide switch
KR102652448B1 (ko) * 2018-03-13 2024-03-29 삼성디스플레이 주식회사 디스플레이 장치
CN112385020A (zh) 2018-04-27 2021-02-19 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
CN108873522B (zh) * 2018-06-29 2021-07-23 上海天马微电子有限公司 显示面板和显示装置及显示面板的制造方法
GB2604728B (en) * 2018-09-10 2023-07-19 Pragmatic Printing Ltd Electronic circuit and method of manufacture
JPWO2020053701A1 (ja) 2018-09-12 2021-09-30 株式会社半導体エネルギー研究所 表示装置
WO2020229912A1 (ja) 2019-05-10 2020-11-19 株式会社半導体エネルギー研究所 複合デバイス、および電子機器の駆動方法
TWI693682B (zh) 2019-08-28 2020-05-11 財團法人工業技術研究院 電子元件封裝結構
US11069676B2 (en) * 2019-09-27 2021-07-20 Nanya Technology Corporation Semiconductor device and method for fabricating the same
JP7305510B2 (ja) * 2019-10-11 2023-07-10 株式会社ジャパンディスプレイ 表示装置及び半導体装置
US11699391B2 (en) 2021-05-13 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device
US20240030905A1 (en) 2022-07-15 2024-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20070152217A1 (en) * 2005-12-29 2007-07-05 Chih-Ming Lai Pixel structure of active matrix organic light-emitting diode and method for fabricating the same
JP2007173489A (ja) * 2005-12-21 2007-07-05 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法

Family Cites Families (175)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04253030A (ja) * 1991-01-30 1992-09-08 Matsushita Electron Corp 画像表示装置およびその製造方法
JP3055237B2 (ja) * 1991-08-29 2000-06-26 セイコーエプソン株式会社 液晶表示パネル及びその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06235939A (ja) * 1993-02-12 1994-08-23 Hitachi Ltd 液晶表示装置及びその製造方法
JPH0792491A (ja) * 1993-09-21 1995-04-07 Matsushita Electric Ind Co Ltd アクティブマトリクス表示装置用薄膜トランジスタ基板
JPH0869009A (ja) * 1994-08-30 1996-03-12 Rohm Co Ltd Ｔｆｔ型液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH0926600A (ja) * 1995-07-13 1997-01-28 Sanyo Electric Co Ltd 液晶表示装置
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US6268895B1 (en) 1995-10-27 2001-07-31 Sharp Kabushiki Kaisha Liquid crystal display device having light shield in periphery of display
JP3279929B2 (ja) * 1996-03-21 2002-04-30 シャープ株式会社 液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10253976A (ja) 1997-03-12 1998-09-25 Toshiba Corp 液晶表示素子
US5953088A (en) * 1997-12-25 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes
JP3076030B2 (ja) 1998-07-14 2000-08-14 東芝電子エンジニアリング株式会社 アクティブマトリクス型液晶表示装置
KR100430773B1 (ko) 1998-07-14 2004-05-10 가부시끼가이샤 도시바 액티브 매트릭스형 액정표시장치
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100669341B1 (ko) * 1999-11-11 2007-01-16 삼성전자주식회사 반사 투과 복합형 박막트랜지스터 액정표시장치
KR100313125B1 (ko) 1999-12-08 2001-11-07 김순택 박막 트랜지스터의 제조 방법
JP4238956B2 (ja) * 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
JP4278834B2 (ja) * 2000-06-02 2009-06-17 株式会社日立製作所 液晶表示装置とその製造方法
JP2002072248A (ja) 2000-08-24 2002-03-12 Toshiba Corp 液晶表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4342711B2 (ja) 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
GB0029427D0 (en) * 2000-12-02 2001-01-17 Koninkl Philips Electronics Nv Pixellated devices such as active matrix liquid crystal displays
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003131590A (ja) 2001-08-16 2003-05-09 Toshiba Corp 平面表示装置およびその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP3718469B2 (ja) * 2001-12-17 2005-11-24 セイコーエプソン株式会社 液晶表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4084080B2 (ja) * 2002-05-10 2008-04-30 株式会社日立製作所 薄膜トランジスタ基板の製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004014982A (ja) * 2002-06-11 2004-01-15 Konica Minolta Holdings Inc 半導体回路および画像表示装置
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4631255B2 (ja) * 2003-07-16 2011-02-16 セイコーエプソン株式会社 アクティブマトリクス基板、表示装置、及び電子機器
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN100474502C (zh) * 2004-05-07 2009-04-01 株式会社半导体能源研究所 半导体器件的制造方法
US7521368B2 (en) * 2004-05-07 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
KR101054344B1 (ko) 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101125252B1 (ko) 2004-12-31 2012-03-21 엘지디스플레이 주식회사 폴리 액정 표시 패널 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4887647B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置の製造方法
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7710739B2 (en) * 2005-04-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
JP4687259B2 (ja) 2005-06-10 2011-05-25 カシオ計算機株式会社 液晶表示装置
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP5132097B2 (ja) * 2005-07-14 2013-01-30 株式会社半導体エネルギー研究所 表示装置
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7994711B2 (en) * 2005-08-08 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
EP1758072A3 (en) * 2005-08-24 2007-05-02 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4873528B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
WO2007040194A1 (ja) * 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI517378B (zh) * 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
US7821613B2 (en) 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7592627B2 (en) * 2006-01-30 2009-09-22 Wintek Corporation Pixel structure of thin film transistor liquid crystal display
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7435633B2 (en) * 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070215945A1 (en) 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
KR101277606B1 (ko) * 2006-03-22 2013-06-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US20090207329A1 (en) 2006-03-24 2009-08-20 Sharp Kabushiki Kaisha Liquid crystal display
JP5369367B2 (ja) * 2006-03-28 2013-12-18 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
TWI603307B (zh) * 2006-04-05 2017-10-21 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
JP5148912B2 (ja) * 2006-04-06 2013-02-20 株式会社半導体エネルギー研究所 液晶表示装置及び半導体装置、並びに電子機器
EP1843194A1 (en) * 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070254415A1 (en) 2006-04-27 2007-11-01 Oh Hyun U Thin film transistor substrate, method of manufacturing the same and method of manufacturing liquid crystal display panel including the same
KR20080020308A (ko) * 2006-08-31 2008-03-05 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5250944B2 (ja) * 2006-04-28 2013-07-31 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
TWI633365B (zh) * 2006-05-16 2018-08-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
EP1863094A2 (en) * 2006-06-02 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic apparatus with the light emitting device, and manufacturing method of light emitting device
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5090708B2 (ja) 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
JP2008134625A (ja) 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP4556940B2 (ja) * 2006-11-16 2010-10-06 パナソニック電工株式会社 便器
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR100857455B1 (ko) * 2007-04-17 2008-09-08 한국전자통신연구원 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI506795B (zh) * 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007173489A (ja) * 2005-12-21 2007-07-05 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
US20070152217A1 (en) * 2005-12-29 2007-07-05 Chih-Ming Lai Pixel structure of active matrix organic light-emitting diode and method for fabricating the same
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法

Also Published As

Publication number Publication date
TW202107572A (zh) 2021-02-16
KR101563670B1 (ko) 2015-10-27
US20130280858A1 (en) 2013-10-24
JP6651048B1 (ja) 2020-02-19
TWI665738B (zh) 2019-07-11
CN101752390A (zh) 2010-06-23
JP5732156B2 (ja) 2015-06-10
KR20180001543A (ko) 2018-01-04
KR102171713B1 (ko) 2020-10-29
JP7029492B2 (ja) 2022-03-03
CN104201179B (zh) 2018-04-03
JP2015187728A (ja) 2015-10-29
TW201841263A (zh) 2018-11-16
JP2017050544A (ja) 2017-03-09
KR101942384B1 (ko) 2019-01-25
KR20100065110A (ko) 2010-06-15
JP5600818B2 (ja) 2014-10-08
KR20190123712A (ko) 2019-11-01
JP7362804B2 (ja) 2023-10-17
JP2021007157A (ja) 2021-01-21
JP6764897B2 (ja) 2020-10-07
US20100140613A1 (en) 2010-06-10
JP6351680B2 (ja) 2018-07-04
KR102321760B1 (ko) 2021-11-03
JP5973615B2 (ja) 2016-08-23
KR20210133931A (ko) 2021-11-08
CN104201179A (zh) 2014-12-10
KR101747419B1 (ko) 2017-06-14
TWI544640B (zh) 2016-08-01
TWI587521B (zh) 2017-06-11
JP5491833B2 (ja) 2014-05-14
KR101816091B1 (ko) 2018-01-08
JP6018654B2 (ja) 2016-11-02
KR101879320B1 (ko) 2018-07-17
TWI627680B (zh) 2018-06-21
JP2022084595A (ja) 2022-06-07
JP2020198436A (ja) 2020-12-10
TWI509799B (zh) 2015-11-21
JP2014160249A (ja) 2014-09-04
TW202236666A (zh) 2022-09-16
TW201727768A (zh) 2017-08-01
TWI710031B (zh) 2020-11-11
JP2014179622A (ja) 2014-09-25
US8476625B2 (en) 2013-07-02
TW201933495A (zh) 2019-08-16
JP2022122916A (ja) 2022-08-23
KR102513832B1 (ko) 2023-03-23
TW201523888A (zh) 2015-06-16
KR20170118024A (ko) 2017-10-24
US20150177543A1 (en) 2015-06-25
KR20190008975A (ko) 2019-01-25
CN101752390B (zh) 2014-09-24
TW201036163A (en) 2010-10-01
KR102103373B1 (ko) 2020-04-22
US9201280B2 (en) 2015-12-01
TW202006833A (zh) 2020-02-01
JP2015149481A (ja) 2015-08-20
JP2010156963A (ja) 2010-07-15
JP2024001152A (ja) 2024-01-09
JP7080286B2 (ja) 2022-06-03
US8999750B2 (en) 2015-04-07
TWI767372B (zh) 2022-06-11
KR20170069184A (ko) 2017-06-20
KR20180080710A (ko) 2018-07-12
KR20200123071A (ko) 2020-10-28
KR20150006396A (ko) 2015-01-16
KR101787735B1 (ko) 2017-10-18
TW201631773A (zh) 2016-09-01
TWI704624B (zh) 2020-09-11
JP2018160679A (ja) 2018-10-11

Similar Documents

Publication Publication Date Title
JP6651048B1 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191101

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191101

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200121

R150 Certificate of patent or registration of utility model

Ref document number: 6651048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250