JPH04253030A - 画像表示装置およびその製造方法 - Google Patents
画像表示装置およびその製造方法Info
- Publication number
- JPH04253030A JPH04253030A JP3009649A JP964991A JPH04253030A JP H04253030 A JPH04253030 A JP H04253030A JP 3009649 A JP3009649 A JP 3009649A JP 964991 A JP964991 A JP 964991A JP H04253030 A JPH04253030 A JP H04253030A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- pixel electrode
- vertical signal
- polysilicon
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010409 thin film Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000002356 single layer Substances 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 239000010408 film Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁基板上に薄膜トラ
ンジスタを用いて形成した画像表示装置およびその製造
方法に関する。
ンジスタを用いて形成した画像表示装置およびその製造
方法に関する。
【０００２】
【従来の技術】以下に従来の画像表示装置について説明
する。図３に従来の液晶画像表示装置の画素部の断面構
造を示す。同図に示すように石英基板１１上にポリシリ
コンによるスイッチング用薄膜トランジスタ（以下ＴＦ
Ｔと記す）１２があり、ＴＦＴ１２上にはゲート酸化膜
１３を介してポリシリコンによるゲート電極１４が設け
てある。１５はＢＰＳＧ（ホウ素−リンケイ酸ガラス）
膜からなる絶縁膜であり、ドレイン領域にはポリシリコ
ンによる画素電極１６およびコンタクト用アルミニウム
が接続されている。ソース領域にはドレイン部同様にポ
リシリコン層を介して垂直信号線１７が設けてあり、全
面にＳＯＧ（Ｓｐｉｎ−ｏｎ−Ｇｌａｓｓ）膜１８から
なる保護膜を形成している。
する。図３に従来の液晶画像表示装置の画素部の断面構
造を示す。同図に示すように石英基板１１上にポリシリ
コンによるスイッチング用薄膜トランジスタ（以下ＴＦ
Ｔと記す）１２があり、ＴＦＴ１２上にはゲート酸化膜
１３を介してポリシリコンによるゲート電極１４が設け
てある。１５はＢＰＳＧ（ホウ素−リンケイ酸ガラス）
膜からなる絶縁膜であり、ドレイン領域にはポリシリコ
ンによる画素電極１６およびコンタクト用アルミニウム
が接続されている。ソース領域にはドレイン部同様にポ
リシリコン層を介して垂直信号線１７が設けてあり、全
面にＳＯＧ（Ｓｐｉｎ−ｏｎ−Ｇｌａｓｓ）膜１８から
なる保護膜を形成している。
【０００３】
【発明が解決しようとする課題】このような従来の画像
表示装置では、ポリシリコン画素電極１６を形成した後
、アルミニウム蒸着を行い垂直信号線１７をエッチング
により形成する。このアルミニウムエッチング時にシリ
コン残りによりアルミニウム配線同士が短絡してしまう
ことや、ＴＦＴのドレイン部にアルミニウムがあるため
大きな段差となり、このアルミニウムが、画素電極１６
部に隣接しているため液晶工程でのラビング時にうまく
配向しないという課題があった。
表示装置では、ポリシリコン画素電極１６を形成した後
、アルミニウム蒸着を行い垂直信号線１７をエッチング
により形成する。このアルミニウムエッチング時にシリ
コン残りによりアルミニウム配線同士が短絡してしまう
ことや、ＴＦＴのドレイン部にアルミニウムがあるため
大きな段差となり、このアルミニウムが、画素電極１６
部に隣接しているため液晶工程でのラビング時にうまく
配向しないという課題があった。
【０００４】本発明は上記課題を解決するもので、垂直
信号線同士の短絡がなくなり、また液晶工程でのラビン
グ時にうまく配向する画像表示装置およびその製造方法
を提供することを目的とする。
信号線同士の短絡がなくなり、また液晶工程でのラビン
グ時にうまく配向する画像表示装置およびその製造方法
を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するために、薄膜トランジスタのドレイン領域から延長
された画素電極がドレイン領域に直接接触して単一の層
からなり、薄膜トランジスタのソース領域に接続されて
いる垂直信号線が画素電極と同一の薄膜を介して形成さ
れている構成よりなる。
するために、薄膜トランジスタのドレイン領域から延長
された画素電極がドレイン領域に直接接触して単一の層
からなり、薄膜トランジスタのソース領域に接続されて
いる垂直信号線が画素電極と同一の薄膜を介して形成さ
れている構成よりなる。
【０００６】
【作用】この構成によって、画素電極となるポリシリコ
ンを形成し、垂直信号線となるアルミニウムを形成した
後にアルミニウムをエッチング、シリコン残りの除去後
にポリシリコン画素電極のパターン形成を行うので、シ
リコン残りによる垂直信号線とポリシリコン画素電極と
の短絡がなくなる。さらにＴＦＴのドレイン部にはアル
ミニウムがないため大きな段差が生じない。そのために
液晶工程でのラビング時に配向性が悪くなることもなく
良好な画質が得られる。
ンを形成し、垂直信号線となるアルミニウムを形成した
後にアルミニウムをエッチング、シリコン残りの除去後
にポリシリコン画素電極のパターン形成を行うので、シ
リコン残りによる垂直信号線とポリシリコン画素電極と
の短絡がなくなる。さらにＴＦＴのドレイン部にはアル
ミニウムがないため大きな段差が生じない。そのために
液晶工程でのラビング時に配向性が悪くなることもなく
良好な画質が得られる。
【０００７】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【０００８】図１は本発明の実施例における画像表示装
置の断面構造図である。１１は石英基板、２はポリシリ
コンＴＦＴ、３はゲート酸化膜、４はゲート電極、５は
ＢＰＳＧ膜、６はポリシリコン画素電極、７は垂直信号
線、８はＳＯＧ膜である。
置の断面構造図である。１１は石英基板、２はポリシリ
コンＴＦＴ、３はゲート酸化膜、４はゲート電極、５は
ＢＰＳＧ膜、６はポリシリコン画素電極、７は垂直信号
線、８はＳＯＧ膜である。
【０００９】次に本発明の画像表示装置の製造方法につ
いて説明する。図２（ａ）に示すように、石英基板１上
に減圧ＣＶＤによりポリシリコンＴＦＴ２を１８００Å
成長し、ＴＦＴ領域となる部分のみを残し、エッチング
を行う。次に同図（ｂ）に示すように膜厚１２００Åの
ゲート酸化膜３、ポリシリコンによるゲート電極４を形
成する。そして、セルフアラインでリンイオン等の不純
物を注入する。次に同図（ｃ）に示すようにＢＰＳＧ膜
からなる第１の絶縁膜５を９０００Å成長させ、ソース
，ドレイン領域相当部にコンタクトホールをあけて、画
素電極となるポリシリコン画素電極６を５００Å成長さ
せる。さらに上記ポリシリコン画素電極６全面にリンイ
オンを注入し、Ａｌ（アルミニウム）（Ａｌ−Ｓｉ：０
．５μｍ）を成長する。次に同図（ｄ）のように垂直信
号線７をエッチングにより形成し、シリコン残りをウエ
ットまたはドライエッチングにより除去する。次に同図
（ｅ）に示すようにポリシリコン画素電極６をエッチン
グにより形成する。最後に全面にＳＯＧ膜８を塗布し、
図１に示すような画素を形成する。
いて説明する。図２（ａ）に示すように、石英基板１上
に減圧ＣＶＤによりポリシリコンＴＦＴ２を１８００Å
成長し、ＴＦＴ領域となる部分のみを残し、エッチング
を行う。次に同図（ｂ）に示すように膜厚１２００Åの
ゲート酸化膜３、ポリシリコンによるゲート電極４を形
成する。そして、セルフアラインでリンイオン等の不純
物を注入する。次に同図（ｃ）に示すようにＢＰＳＧ膜
からなる第１の絶縁膜５を９０００Å成長させ、ソース
，ドレイン領域相当部にコンタクトホールをあけて、画
素電極となるポリシリコン画素電極６を５００Å成長さ
せる。さらに上記ポリシリコン画素電極６全面にリンイ
オンを注入し、Ａｌ（アルミニウム）（Ａｌ−Ｓｉ：０
．５μｍ）を成長する。次に同図（ｄ）のように垂直信
号線７をエッチングにより形成し、シリコン残りをウエ
ットまたはドライエッチングにより除去する。次に同図
（ｅ）に示すようにポリシリコン画素電極６をエッチン
グにより形成する。最後に全面にＳＯＧ膜８を塗布し、
図１に示すような画素を形成する。
【００１０】以上のように形成された画素部は、画素電
極６としてポリシリコン膜を用いており、層間絶縁膜で
ある第１の絶縁膜５上に形成されている。そしてＴＦＴ
のドレイン部と画素電極は直接接続されており、アルミ
ニウムは用いていない。そのため画素電極近傍のドレイ
ン部においてソース部のようにアルミニウムによる大き
な段差が生じない。このことにより液晶工程でのラビン
グ時の配向不良が起こらないため良質な画質が得られる
。また、アルミニウムエッチ後ポリシリコンエッチによ
り画素電極を形成するためアルミニウムエッチ後のシリ
コン残りによるアルミニウムとポリシリコン電極との短
絡をなくすことができる。
極６としてポリシリコン膜を用いており、層間絶縁膜で
ある第１の絶縁膜５上に形成されている。そしてＴＦＴ
のドレイン部と画素電極は直接接続されており、アルミ
ニウムは用いていない。そのため画素電極近傍のドレイ
ン部においてソース部のようにアルミニウムによる大き
な段差が生じない。このことにより液晶工程でのラビン
グ時の配向不良が起こらないため良質な画質が得られる
。また、アルミニウムエッチ後ポリシリコンエッチによ
り画素電極を形成するためアルミニウムエッチ後のシリ
コン残りによるアルミニウムとポリシリコン電極との短
絡をなくすことができる。
【００１１】なお、本実施例では、ＴＦＴをシングルゲ
ートとしたが、他の構成にしてもよい。さらにＴＦＴは
Ｐチャネルトランジスタでもよい。また、絶縁膜５は実
施例のようにＢＰＳＧに限定されたものではない。また
、ＴＦＴと画素電極用のポリシリコンのコンタクトを考
えると、ポリシリコン膜を成長する際に４００℃以下で
成長炉に導入し、温度を上げて成長してもかまわない。 また、ポリシリコン画素電極は透過率向上のためにメッ
シュ状に多数の穴を形成しても良く、ストライプ状に穴
を形成してもよい。
ートとしたが、他の構成にしてもよい。さらにＴＦＴは
Ｐチャネルトランジスタでもよい。また、絶縁膜５は実
施例のようにＢＰＳＧに限定されたものではない。また
、ＴＦＴと画素電極用のポリシリコンのコンタクトを考
えると、ポリシリコン膜を成長する際に４００℃以下で
成長炉に導入し、温度を上げて成長してもかまわない。 また、ポリシリコン画素電極は透過率向上のためにメッ
シュ状に多数の穴を形成しても良く、ストライプ状に穴
を形成してもよい。
【００１２】
【発明の効果】以上のように本発明は、薄膜トランジス
タのドレイン領域から延長された画素電極がドレイン領
域に直接接触して単一の層からなり、薄膜トランジスタ
のソース領域に接続されている垂直信号線が画素電極と
同一の薄膜を介して形成されている構成によるので、垂
直信号線形成時のシリコン膜残渣によるポリシリコン画
素電極との短絡がなくなり、またＴＦＴのドレイン部に
アルミニウムがないため画素電極と隣接するドレイン部
に大きな段差が生じず、そのため液晶工程でのラビング
時に配向不良が生じることがなく、良質な画質の画像表
示装置およびその製造方法を提供できる。
タのドレイン領域から延長された画素電極がドレイン領
域に直接接触して単一の層からなり、薄膜トランジスタ
のソース領域に接続されている垂直信号線が画素電極と
同一の薄膜を介して形成されている構成によるので、垂
直信号線形成時のシリコン膜残渣によるポリシリコン画
素電極との短絡がなくなり、またＴＦＴのドレイン部に
アルミニウムがないため画素電極と隣接するドレイン部
に大きな段差が生じず、そのため液晶工程でのラビング
時に配向不良が生じることがなく、良質な画質の画像表
示装置およびその製造方法を提供できる。
【図１】本発明の一実施例における画像表示装置の画素
部の断面構造図
部の断面構造図
【図２】同画像表示装置の製造工程を示す断面図
【図３
】従来の画像表示装置の断面構造図
】従来の画像表示装置の断面構造図
１ 石英基板（絶縁基板）
２ ポリシリコンＴＦＴ（薄膜トランジスタ）６
ポリシリコン画素電極（画素電極）７ 垂直信号線
ポリシリコン画素電極（画素電極）７ 垂直信号線
Claims (2)
- 【請求項１】絶縁基板上に形成された薄膜トランジスタ
と、その薄膜トランジスタのソース領域に接続されてい
る垂直信号線と、前記薄膜トランジスタのドレイン領域
から延長された画素電極とを少なくとも有する画像表示
装置において、前記薄膜トランジスタのドレイン領域か
ら延長された画素電極が前記ドレイン領域に直接接触し
て単一の層からなり、前記薄膜トランジスタのソース領
域に接続されている垂直信号線が前記画素電極と同一の
薄膜を介して形成されていることを特徴とする画像表示
装置。 - 【請求項２】絶縁基板上に薄膜トランジスタ領域となる
ポリシリコン薄膜をパターン形成する工程と、そのポリ
シリコン薄膜上の所定部分にゲート絶縁膜を介してゲー
ト電極を形成する工程と、そのゲート電極をマスクとし
て不純物を注入しソース領域およびドレイン領域を形成
する工程と、前記絶縁基板および薄膜トランジスタ上に
絶縁膜を形成する工程と、その絶縁膜の前記ドレイン領
域および前記ソース領域相当部にコンタクトホールを形
成し、画素電極となるポリシリコン薄膜を成長して不純
物を注入する工程と、垂直信号線用薄膜を形成し、垂直
信号線をパターン形成する工程と、前記ポリシリコンを
エッチングして画素電極をパターン形成する工程と、前
記絶縁基板，薄膜トランジスタ，垂直信号線および画素
電極等の上に保護膜を形成する工程とを有することを特
徴とする画像表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3009649A JPH04253030A (ja) | 1991-01-30 | 1991-01-30 | 画像表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3009649A JPH04253030A (ja) | 1991-01-30 | 1991-01-30 | 画像表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04253030A true JPH04253030A (ja) | 1992-09-08 |
Family
ID=11726066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3009649A Pending JPH04253030A (ja) | 1991-01-30 | 1991-01-30 | 画像表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04253030A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09501509A (ja) * | 1993-07-29 | 1997-02-10 | ハネウエル・インコーポレーテッド | シリコン・ピクセル電極 |
| JP2021007157A (ja) * | 2008-12-05 | 2021-01-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1991
- 1991-01-30 JP JP3009649A patent/JPH04253030A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09501509A (ja) * | 1993-07-29 | 1997-02-10 | ハネウエル・インコーポレーテッド | シリコン・ピクセル電極 |
| JP2021007157A (ja) * | 2008-12-05 | 2021-01-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE43782E1 (en) | Active matrix display device having wiring layers which are connected over multiple contact parts | |
| KR0156178B1 (ko) | 액정표시 소자의 제조방법 | |
| KR20030051370A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US6545730B1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| JPH09307114A (ja) | 薄膜トランジスタ及びその製造方法及び液晶表示装置 | |
| US5347146A (en) | Polysilicon thin film transistor of a liquid crystal display | |
| JP4749691B2 (ja) | 金属誘導側面結晶化方法を用いた薄膜トランジスター | |
| JPH04253030A (ja) | 画像表示装置およびその製造方法 | |
| KR100552296B1 (ko) | 다결정규소박막트랜지스터기판의제조방법 | |
| JPH06334185A (ja) | 薄膜半導体装置 | |
| JPH08262489A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4245850B2 (ja) | 電子装置の製造方法 | |
| JPH04260374A (ja) | 画像表示装置およびその製造方法 | |
| KR100208023B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3326929B2 (ja) | 液晶表示装置の製造方法 | |
| KR100267994B1 (ko) | 액정표시장치의제조방법 | |
| KR100249222B1 (ko) | 액정표시장치및그제조방법 | |
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 | |
| KR101010442B1 (ko) | 폴리실리콘 박막트랜지스터 제조방법 | |
| JP3312541B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR100306803B1 (ko) | 액정표시소자의폴리실리콘박막트랜지스터및그의제조방법 | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| KR100272588B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH06342171A (ja) | アクティブマトリクス基板とその製造方法 | |
| KR19990042251A (ko) | 액정표시장치와 그 제조방법 |