CN110277427A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN110277427A
CN110277427A CN201910188514.7A CN201910188514A CN110277427A CN 110277427 A CN110277427 A CN 110277427A CN 201910188514 A CN201910188514 A CN 201910188514A CN 110277427 A CN110277427 A CN 110277427A
Authority
CN
China
Prior art keywords
layer
film transistor
electrode
display equipment
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910188514.7A
Other languages
English (en)
Inventor
姜哲圭
崔相武
郭源奎
朴晋佑
李东鲜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110277427A publication Critical patent/CN110277427A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Optics & Photonics (AREA)

Abstract

提供一种显示设备。所述显示设备包括：基底，包括显示区域；第一薄膜晶体管，布置在基底的显示区域中，并且具有包括硅半导体的第一半导体层以及通过第一栅极绝缘层与第一半导体层绝缘的第一栅电极；第二薄膜晶体管，布置在基底的显示区域中，并且具有包括氧化物半导体的第二半导体层以及与第二半导体层绝缘的第二栅电极；以及存储电容器，与第一薄膜晶体管至少部分地叠置并且具有下电极和上电极，其中，第二半导体层与下电极和上电极中的一个布置在同一层上。

Description

显示设备
于2018年3月13日在韩国知识产权局提交且名称为“显示设备”的第10-2018-0029280号韩国专利申请通过引用全部包含于此。
技术领域
这里一个或更多个实施例涉及一种显示设备，更具体地，涉及一种通过包括硅半导体的薄膜晶体管和包括氧化物半导体的薄膜晶体管驱动的显示设备。
背景技术
通常，显示设备包括显示器件以及用于控制显示器件的电信号的驱动电路。驱动电路包括多个薄膜晶体管(TFT)、存储电容器和多条布线。
近来，为了精确地控制显示器件的发光强度，每个显示器件的TFT的数量已经增加。因此，显示器件要求例如高集成密度、低功耗、低工艺成本、短工艺时间等。
发明内容
实施例涉及一种显示设备，所述显示设备包括：基底，包括显示区域；第一薄膜晶体管，布置在基底的显示区域中，第一薄膜晶体管具有包括硅半导体的第一半导体层以及通过第一栅极绝缘层与第一半导体层绝缘的第一栅电极；第二薄膜晶体管，布置在基底的显示区域中，第二薄膜晶体管具有包括氧化物半导体的第二半导体层以及与第二半导体层绝缘的第二栅电极；以及存储电容器，与第一薄膜晶体管至少部分地叠置，存储电容器具有下电极和上电极。第二半导体层与下电极和上电极中的一个可以布置在同一层上。
显示设备还可以包括在水平方向上布置在第一栅电极与第二半导体层之间的第二栅极绝缘层。存储电容器的下电极与第一薄膜晶体管的第一栅电极可以形成为同一体，并且存储电容器的上电极可以布置在第二栅极绝缘层上。
第二薄膜晶体管的第二半导体层可以包括第二沟道区、第二源区和第二漏区。第二源区和第二漏区可以分别布置在第二沟道区的两个相对侧处。存储电容器的上电极与第二源区和第二漏区中的至少一个可以包括相同的材料。
显示设备还可以包括通过第一薄膜晶体管和第二薄膜晶体管驱动的显示器件。第一薄膜晶体管可以包括驱动薄膜晶体管，以向显示器件供应驱动电流。
显示设备还可以包括位于显示区域中的第一布线。第一布线和存储电容器的上电极可以布置在同一层上，并且可以包括相同的材料。
显示设备还可以包括位于显示区域中的第二布线。第二布线和第一栅电极可以布置在同一层上，并且可以包括相同的材料。
显示设备还可以包括：第二栅极绝缘层，在水平方向上布置在第一栅电极与第二半导体层之间；以及第三栅极绝缘层，布置在第二半导体层与第二栅电极之间。存储电容器的下电极和第二半导体层可以布置在同一层上。存储电容器的介电层和第三栅极绝缘层可以由相同的材料形成。存储电容器的上电极和第二薄膜晶体管的第二栅电极可以布置在同一层上。
根据一个或更多个实施例，显示设备可以包括：基底，包括第一区域、第二区域以及位于第一区域与第二区域之间的弯曲区域，并且弯曲区域关于弯曲轴弯曲；第一薄膜晶体管、第二薄膜晶体管以及存储电容器，布置在基底的第一区域中；连接布线，从第一区域穿过弯曲区域延伸到第二区域；以及内布线和外布线，分别连接到连接布线，并且通过弯曲区域彼此分隔开。第一薄膜晶体管可以具有包括硅半导体的第一半导体层，以及通过第一栅极绝缘层与第一半导体层绝缘的第一栅电极。第二薄膜晶体管可以具有包括氧化物半导体层的第二半导体层，以及通过第三栅电极与第二半导体层绝缘的第二栅电极。第二半导体层以及存储电容器的下电极和上电极中的一个可以布置在同一层上。
显示设备还可以包括通过第一薄膜晶体管和第二薄膜晶体管驱动的显示器件。第一薄膜晶体管可以包括驱动薄膜晶体管，以向显示器件供应驱动电流。
存储电容器可以在垂直方向上与第一薄膜晶体管至少部分地叠置。
显示设备还可以包括第二栅极绝缘层，在水平方向上布置在第一薄膜晶体管的第一栅电极与第二半导体层之间。存储电容器的下电极以及第一薄膜晶体管的第一栅电极可以形成为同一体。存储电容器的上电极可以布置在第二栅极绝缘层上。
内布线和外布线的部分可以布置在同一层上。内布线、外布线和第一栅电极可以包括相同的材料。
内布线和外布线的部分可以布置在同一层上。内布线、外布线和第二栅电极可以包括相同的材料。
显示设备还可以包括位于第二半导体层与第二栅极电极之间的第三栅极绝缘层。第三栅极绝缘层可以布置在内布线下方。布置在内布线下方的第三栅极绝缘层的宽度可以与内布线的宽度基本上相同。
显示设备还可以包括：层间绝缘层，布置在基底上并且覆盖第二栅电极；第一电极，布置在层间绝缘层上并且连接到第一半导体层；以及平坦化层，覆盖第一电极。
显示设备还可以包括布置在平坦化层上并且经由限定在平坦化层中的接触孔连接到第一电极的连接电极。连接布线和连接电极可以包括相同的材料。
显示设备还可以包括包含与弯曲区域对应的开口或凹槽的无机绝缘层。有机材料层可以填充无机绝缘层的开口或凹槽。
附图说明
通过参照附图详细地描述示例性实施例，特征对本领域技术人员将变得清楚，在附图中：
图1示出了根据实施例的显示设备的俯视平面图；
图2示出了根据实施例的显示设备的一部分的剖视图；
图3至图11分别示出了显示设备的制造步骤的剖视图；
图12示出了根据另一实施例的显示设备的一部分的剖视图；
图13示出了根据另一实施例的显示设备的一部分的剖视图；
图14示出了根据另一实施例的显示设备的一部分的剖视图；
图15示出了根据另一实施例的显示设备的一部分的透视图；
图16示出了根据另一实施例的显示设备的一部分的剖视图；
图17示出了根据另一实施例的显示设备的一部分的剖视图；
图18示出了根据实施例的包括在显示设备中的像素的等效电路图；以及
图19示出了根据实施例的布置在显示设备中包括的像素中的多个薄膜晶体管和存储电容器的位置的布局图。
具体实施方式
现在将在下文中参照附图更充分地描述示例实施例；然而，示例实施例可以以不同的形式实施，并且不应该被解释为局限于这里所阐述的实施例。相反，提供这些实施例，使得本公开将是彻底的和完整的，并将向本领域技术人员充分地传达示例性实施方式。
在附图中，为了清楚说明，可以夸大层和区域的尺寸。还将理解的是，当层或元件被称为“在”另一层或基底“上”时，该层或元件可以直接在所述另一层或基底上，或者也可以存在中间层。此外，将理解的是，当层被称为“在”另一层“下方”时，该层可以直接在下方，或者也可以存在一个或更多个中间层。另外，还将理解的是，当层被称为“在”两个层“之间”时，该层可以是所述两个层之间唯一的层，或者也可以存在一个或更多个中间层。同样的附图标记始终表示同样的元件。
由于本公开允许各种改变和许多实施例，因此具体实施例将在附图中示出，并在书面描述中详细地描述。将参照附图更充分地描述本公开的优点和特征以及实现优点和特征的方法，在附图中示出了本公开的示例性实施例。然而，本公开可以以许多不同的形式实施，并且不应该被解释为局限于这里所阐述的示例性实施例。
现在将详细地参照实施例，在附图中示出实施例的示例，其中，同样的附图标记始终表示同样的元件，并将省略重复的描述。如这里所使用的，术语“和/或”包括一个或更多个相关所列项的任意组合和所有组合。当诸如“…中的至少一个(种)(者)”的表述在一系列元件之后时，修饰的是整列元件，而不是修饰该系列中的个别元件。
尽管这里可以使用术语“第一”、“第二”来描述各种元件，但是这些元件不应该被这些术语限制，并且这些术语仅用于将一个元件与另一元件区分开。
除非上下文另外明确指出，否则单数形式的“一个(种)(者)”和“该(所述)”也意图包括复数形式。
还将理解的是，这里所使用的术语“包括”和/或其变型说明存在所述的特征或组件，但是不排除存在或添加一个或更多个其它特征或组件。
为了便于解释，可以夸大元件的尺寸。换言之，由于为了便于解释而任意地示出了附图中元件的尺寸和厚度，因此本公开不限于此。
当可以不同地实施某个实施例时，可以以与所描述的顺序不同地执行特定工艺顺序。例如，可以基本上在相同的时间执行两个连续描述的工艺，或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。
将理解的是，当层、区域或元件被称为“连接”到另一层、区域或元件时，该层、区域或元件可以直接或间接连接到所述另一层、区域或元件。即，可以存在中间层、区域、元件。例如，当层、区域或元件电连接到另一层、区域或元件时，该层、区域或元件可以直接且电连接到所述另一层、区域或元件，或者可以存在中间层、区域、元件。
图1示出了根据实施例的显示设备的俯视平面图。
在基底110的显示区域DA中，可以布置分别包括各种显示器件(例如，有机发光器件(OLED))的像素PX。在基底110的外围区域PA中可以布置用于向显示区域DA供应电信号的各种布线。在其它实施例中，本公开可以应用于各种显示设备，例如液晶显示器(LCD)、电泳图像显示器、电致发光显示器等。
图2示出了根据实施例的显示设备10的显示器件的一部分的剖视图。
参照图2，根据实施例的显示设备10可以包括包含硅半导体的第一薄膜晶体管T1、包含氧化物半导体的第二薄膜晶体管T2，以及与第一薄膜晶体管T1至少部分地叠置并且包括上电极C2和下电极C1的存储电容器Cst。此外，第二薄膜晶体管T2的第二半导体层AO2与存储电容器Cst的上电极C2和下电极C1中的一个可以布置在同一层上。例如，如图2中所示，第二薄膜晶体管T2的第二半导体层AO2与存储电容器Cst的上电极C2可以布置在同一层上。例如，第二薄膜晶体管T2的第二半导体层AO2与存储电容器Cst的下电极C1距基底110可以具有相同的水平。例如，第二薄膜晶体管T2的第二半导体层AO2距基底110可以处于比第一薄膜晶体管T1的第一半导体层AS1距基底110的水平高的水平处。
第一薄膜晶体管T1可以包括包含硅半导体的第一半导体层AS1以及与第一半导体层AS1绝缘的第一栅电极G1。第一薄膜晶体管T1可以包括连接到第一半导体层AS1的第一源电极SE1和第一漏电极DE1。第一薄膜晶体管T1可以用作例如驱动电路中的驱动薄膜晶体管。
第二薄膜晶体管T2可以包括包含氧化物半导体的第二半导体层AO2以及与第二半导体层AO2绝缘的第二栅电极G2。第二薄膜晶体管T2可以包括连接到第二半导体层AO2的第二源电极SE2以及第二漏电极DE2。第二薄膜晶体管T2可以用作开关薄膜晶体管。在其它实施例中，第二薄膜晶体管T2可以是驱动电路中的除驱动薄膜晶体管之外的任何种类的薄膜晶体管。例如，第一薄膜晶体管T1的第一半导体层AS1可以比第二薄膜晶体管T2的第二半导体层AO2更靠近基底110。
根据实施例，(例如，用作驱动薄膜晶体管的)第一薄膜晶体管T1的第一半导体层AS1可以包括具有高可靠性的多晶硅，并且(例如，用作开关薄膜晶体管的)第二薄膜晶体管T2的第二半导体层AO2可以包括具有低漏电流的氧化物半导体层。
例如，当显示设备的(例如，直接影响显示器件的亮度的)驱动薄膜晶体管包括包含例如具有高可靠性的多晶硅的半导体层时，由于驱动薄膜晶体管的高可靠性，显示设备可以具有高分辨率或高清晰度。
例如，当薄膜晶体管具有包括氧化物半导体(其具有高载流子迁移率和低漏电流)的半导体层时，薄膜晶体管在长驱动时间内可以不具有大的电压降。换言之，当包括氧化物半导体的薄膜晶体管可以以低频驱动时，薄膜晶体管可以具有低电压降，使得由于以低频操作的薄膜晶体管的低电压降而在图像中没有显著的颜色变化。因此，包括具有包含氧化物半导体的半导体层的薄膜晶体管的驱动电路的功耗可以低于包括具有包含多晶硅的半导体层的薄膜晶体管的驱动电路的功耗。
在实施例中，当显示设备的其它薄膜晶体管中的至少一个薄膜晶体管(除其驱动薄膜晶体管)包括包含氧化物半导体的半导体层(即，有源层)时，可以降低显示设备的功耗。例如，随着具有包括氧化物半导体的半导体层的薄膜晶体管的数量增加，可以降低显示设备的功耗。
根据实施例，显示设备10可以包括与第一薄膜晶体管T1叠置的存储电容器Cst，使得显示设备10可以具有高集成密度。此外，通过将第二半导体层AO2与存储电容器Cst的上电极C2和下电极C1中的一个布置在同一层上，可以减少显示设备10的工艺时间和工艺成本。
在下文中，参照图2，将根据基底110上的组件的堆叠顺序来描述包括在显示设备10中的组件。
基底110可包括例如玻璃材料、陶瓷材料、金属材料或者柔性或可弯曲材料。例如，当基底110为柔性的或可弯曲的时，基底110可以包括聚合物，例如聚醚砜(PES)、聚丙烯酸酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯、聚酰亚胺(PI)、聚碳酸酯(PC)或乙酸丙酸纤维素(CAP)。例如，基底110可以具有由上述材料形成的单层或多层结构。当基底110具有多层结构时，基底110可以包括例如无机材料层。在一些实施例中，基底110可以具有有机材料层、无机材料层和有机材料层顺序地堆叠的多层结构。
缓冲层111可以增强基底110的上表面的平滑度，并且可以由氧化物膜(例如，氧化硅(SiOx))和/或氮化物膜(例如，氮化硅(SiNx))形成。
在基底110与缓冲层111之间还可以包括阻挡层(未示出)。阻挡层可以防止来自基底110等的杂质渗透到第一薄膜晶体管T1的第一半导体层AS1中或者可以使来自基底110等的杂质渗透到第一薄膜晶体管T1的第一半导体层AS1中最小化。阻挡层可以包括无机材料(例如，氧化物或氮化物)、有机材料或有机材料和无机材料的复合物，并且可以具有包括例如无机材料和有机材料的单层结构或多层结构。
第一薄膜晶体管T1的包括硅半导体的第一半导体层AS1可以布置在缓冲层111上，并且可以包括彼此分开的第一源区S1和第一漏区D1以及布置在第一源区S1与第一漏区D1之间的第一沟道区A1。
第一薄膜晶体管T1的第一半导体层AS1可以包括例如多晶硅。第一源区S1和第一漏区D1可以掺杂有杂质，并且可以具有导电性。第一半导体层AS1的第一源区S1和第一漏区D1可以分别通过第一接触孔CNT1和第二接触孔CNT2连接到第一源电极SE1和第一漏电极DE1。在实施例中，第一薄膜晶体管T1的第一源区S1和第一漏区D1的位置可以彼此交换。
第一薄膜晶体管T1的第一栅电极G1可以布置在第一半导体层AS1上方。第一栅极绝缘层112可以布置在第一薄膜晶体管T1的第一半导体层AS1与第一栅电极G1之间。
第一栅极绝缘层112可以包括包含例如氧化物或氮化物的无机材料。例如，第一栅极绝缘层112可以包括例如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO2)。第一薄膜晶体管T1的与第一沟道区A1叠置的第一栅电极G1可以包括例如钼(Mo)、铜(Cu)和钛(Ti)，并且可以具有单层结构或多层结构。
存储电容器Cst可以与第一薄膜晶体管T1的第一栅电极G1叠置。存储电容器Cst可以包括下电极C1和上电极C2。第二栅极绝缘层113可以布置在存储电容器Cst的下电极C1与上电极C2之间。第一栅电极G1不仅可以用作第一薄膜晶体管T1的第一栅电极G1，还可以用作存储电容器Cst的下电极C1。例如，第一薄膜晶体管T1的第一栅电极G1和存储电容器Cst的下电极C1可以形成为一体。存储电容器Cst的上电极C2可以布置在第二栅极绝缘层113上，以与存储电容器Cst的下电极C1至少部分地叠置。存储电容器Cst的上电极C2可以电连接到用于供应驱动电压的驱动电压线。例如，存储电容器Cst的上电极C2可以形成为与驱动电压线交叉的网格布线的一部分，并且可以供应驱动电压。例如，第二栅极绝缘层113可以在与基底110的顶表面平行的水平方向上布置在第一薄膜晶体管T1的第一栅电极G1与第二薄膜晶体管T2的第二半导体层AO2之间。
第二栅极绝缘层113可以包括包含例如氧化物或氮化物的无机材料层。例如，第二栅极绝缘层113可以包括例如SiO2、SiNx、SiON、Al2O3、TiO2，Ta2O5、HfO2或ZnO2等。
第二薄膜晶体管T2的(例如，包括氧化物半导体层并且在垂直方向上不与存储电容器Cst的上电极C2叠置的)第二半导体层AO2可以布置在第二栅极绝缘层113上。第二半导体层AO2可以包括(例如，可以具有导电性并且可以彼此分开的)第二源区S2和第二漏区D2以及布置在第二源区S2与第二漏区D2之间的第二沟道区A2。第二源区S2和第二漏区D2可以分别通过第三接触孔CNT3和第四接触孔CNT4连接到第二源电极SE2和第二漏电极DE2。在实施例中，第二薄膜晶体管T2的第二源区S2和第二漏区D2的位置可以彼此交换。
第二薄膜晶体管T2的第二半导体层AO2可以包括ZnO基材料，例如ZnO、铟(In)-ZnO、镓(Ga)-In-ZnO等。在一些实施例中，第二半导体层AO2可以是包含金属(例如，ZnO中加入In和Ga)的In-Ga-ZnO(IGZO)半导体。
第二薄膜晶体管T2的第二源区S2和第二漏区D2可以通过导电工艺(例如，通过调节氧化物半导体的载流子浓度)来形成。例如，第二薄膜晶体管T2的第二源区S2和第二漏区D2可以通过使用采用例如氢基气体、氟基气体或其组合的等离子体处理来增大氧化物半导体的载流子浓度而形成。
存储电容器Cst的上电极C2和第二半导体层AO2可以由相同的材料形成，并且可以形成在同一层上。例如，存储电容器Cst的上电极C2以及第二薄膜晶体管T2的第二源区S2和第二漏区D2中的至少一个可以包括相同的材料。换言之，存储电容器Cst的上电极C2可以通过导电工艺(例如，通过调节氧化物半导体的载流子浓度)来形成。例如，存储电容器Cst的上电极C2可以通过使用采用例如氢基气体、氟基气体或其组合的等离子体处理来增大氧化物半导体的载流子浓度而形成。
第一布线W1可以包括与存储电容器Cst的上电极C2以及第二薄膜晶体管T2的第二半导体层AO2相同的材料。第一布线W1可以布置在第二栅极绝缘层113上。第一布线W1可以经由第二薄膜晶体管T2或另一薄膜晶体管(未示出)向第一薄膜晶体管T1供应信号，例如，初始化电压。例如，第一布线W1与第二薄膜晶体管T2的第二半导体层AO2距基底110可以具有相同的水平。
第一布线W1与第二薄膜晶体管T2的第二半导体层AO2可以由相同的材料形成，并且可以形成在同一层上，例如，形成在第二栅极绝缘层113上。例如，第一布线W1与第二源区S2和第二漏区D2中的至少一个可以由相同的材料形成。换言之，第一布线W1可以通过导电工艺(例如，通过调节氧化物半导体的载流子浓度)来形成。例如，第一布线W1可以通过使用采用例如氢基气体、氟基气体或其组合的等离子体处理来增大氧化物半导体的载流子浓度而形成。
第二薄膜晶体管T2的第二栅电极G2可以布置在第二半导体层AO2上方，并且第三栅极绝缘层115可以布置在第二半导体层AO2与第二栅电极G2之间。第二薄膜晶体管T2的第二栅电极G2可以与第二沟道区A2叠置，并且可以通过第三栅极绝缘层115与第二半导体层AO2绝缘。
由于第三栅极绝缘层115和第二栅极G2可以通过使用同一掩模的工艺形成，所以第三栅极绝缘层115的侧面可以与第二栅电极G2的侧面布置在同一平面上。换言之，第三栅极绝缘层115的所述侧面可以在垂直方向上与第二栅电极G2的所述侧面对齐。例如，在水平方向上，第三栅极绝缘层115的宽度可以与第二栅电极G2的宽度基本上相同。
第三栅极绝缘层115可以包括包含例如氧化物或氮化物的无机材料。例如，第三栅极绝缘层115可以包括例如SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnO2等。第二栅电极G2可以布置在第三栅极绝缘层115上，并且可以包括例如Mo、Cu、Ti等。在一些实施例中，第二栅电极G2可以具有单层结构或多层结构。第二栅电极G2可以连接到用于向第二薄膜晶体管T2供应扫描信号的扫描线。
层间绝缘层116可以布置在第二栅电极G2上，并且第一源电极SE1和/或第一漏电极DE1连接到第一半导体层AS1，第二源电极SE2和/或第二漏电极DE2连接到第二半导体层AO2。用于供应数据信号的数据线以及用于供应驱动电压的驱动电压线可以布置在层间绝缘层116上。第一源电极SE1、第一漏电极DE1、第二源电极SE2或第二漏电极DE2可以直接或经由另一薄膜晶体管连接到数据线或驱动电压线。
层间绝缘层116可以包括包含例如氧化物或氮化物的无机材料。例如，层间绝缘层116可以包括例如SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnO2等。
第一源电极SE1和/或第一漏电极DE1以及第二源电极SE2和/或第二漏电极DE2可以包括具有高导电性的材料，例如，金属或导电氧化物。例如，第一源电极SE1和/或第一漏电极DE1以及第二源电极SE2和/或第二漏电极DE2可以分别具有包括例如Al、Cu、Ti等的单层结构或多层结构。在一些实施例中，第一源电极SE1和/或第一漏电极DE1以及第二源电极SE2和/或第二漏电极DE2可以分别具有包括例如Ti或Al的三层结构。例如，每个三层结构可以通过连续地堆叠Ti、Al和Ti来形成。
平坦化层118可以布置在第一源电极SE1和/或第一漏电极DE1、第二源电极SE2和/或第二漏电极DE2上。平坦化层118可以包括有机材料，例如，压克力、BCB、PI或HMDSO。在实施例中，平坦化层118可以包括无机材料。平坦化层118可以用作覆盖第一薄膜晶体管T1和第二薄膜晶体管T2的保护层，并且可以具有平滑的上表面。在一些实施例中，平坦化层118可以具有单层结构或多层结构。
有机发光器件OLED可包括像素电极310、对电极330和中间层320，中间层320包括发射层并且位于像素电极310与对电极330之间。例如，有机发光器件OLED的像素电极310可以布置在平坦化层118上。
像素电极310可以通过限定在平坦化层118中的接触孔连接到第一漏电极DE1，并且可以经由第一漏电极DE1连接到第一薄膜晶体管T1的第一漏区D1。像素电极310可以直接连接到第一薄膜晶体管T1，或者可以经由用于控制有机发光器件OLED的发光的另一薄膜晶体管(未示出)间接连接到第一薄膜晶体管T1。
像素电极310可以是包括反射层的反射电极。反射层可以包括例如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)铱(Ir)和铬(Cr)中的至少一种。在一些实施例中，像素电极310可以包括位于反射层上的透明电极或半透明电极。透明电极或半透明电极可包括例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)中的至少一种。
在实施例中，像素电极310可以具有包括例如ITO或Ag的三层结构。例如，所述三层结构可以通过连续地堆叠ITO、Ag和ITO来形成。
像素限定层120可以布置在平坦化层118上。像素限定层120可以通过形成与每个子像素对应的开口(例如，至少暴露像素电极310的中心区域的开口)来限定像素。像素限定层120可以通过增大像素电极310的边缘与像素电极310上方的对电极330之间的距离来防止像素电极310的边缘处的电弧等。像素限定层120可以包括有机材料，例如，PI或HMDSO等。
有机发光器件OLED的中间层320可以包括例如低分子量材料或高分子量材料。当中间层320包括低分子量材料时，中间层320可以具有空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)以及电子注入层(EIL)等，并且可以具有单层结构或多层结构。低分子量材料可包括各种有机材料，例如，铜酞菁(CuPc)、N,N'-二(萘-1-基)-N,N'-二苯基联苯胺(NPB)、三-8-羟基喹啉铝(Alq3)等。各种有机材料可以通过真空沉积法形成。
当中间层320包括高分子量材料时，中间层320可以具有包括例如HTL和EML的结构。例如，HTL可以包括例如聚(3,4-乙撑二氧基噻吩)(PEDOT)，并且EML可以包括如聚苯撑乙烯撑(PPV)和聚芴等的聚合物材料。中间层320可以通过例如丝网印刷方法、喷墨印刷方法、激光诱导热成像(LITI)方法等来形成。
在一些实施例中，中间层320可以具有许多不同的结构。例如，中间层320可以包括与多个像素电极对应的一体的层。例如，中间层320可以具有与多个像素电极中的每个对应的图案层。
有机发光器件OLED的对电极330可以相对于多个有机发光器件形成为一体型，以与多个像素电极310对应。对电极330可以是透明电极或半透明电极。例如，对电极330可以包括例如Al、Mg、Li、Ca、Cu、LiF/Ca、LiF/Al、MgAg和CaAg中的至少一种，并且可以形成为具有例如大约几nm至大约几十nm的厚度的薄膜。
由于有机发光器件OLED会由于从外部渗透的湿气或氧而容易被损坏，因此薄膜封装层(未示出)可以封装有机发光器件OLED以进行保护。薄膜封装层(未示出)可以覆盖显示区域DA，并且可以延伸到显示区域DA的外周。薄膜封装层可以包括包含包括至少一种无机材料的无机封装层以及包含至少一种有机材料的有机层。在一些实施例中，薄膜封装层可以具有第一无机封装层、有机封装层和第二无机封装层的堆叠结构。
例如，用于保护掩模不被切削的间隔件可以形成在像素限定层120上，例如用于减少外部光的反射的偏振层、黑矩阵、滤色器和/或包括触摸电极的触摸屏等的各种功能层可以设置在薄膜封装层上。
图3至图11分别示出了图2的显示设备10的制造步骤的剖视图。可以对布置在载体基底(未示出)上的基底110执行图3至图11中示出的步骤，并且可以在执行图11中示出的步骤之后去除载体基底。
参照图3，在基底110上形成缓冲层111和多晶硅层AS1'。缓冲层111可以包括例如氧化硅、氮化硅和/或氮氧化硅等的无机材料，并且可以具有单层结构或多层结构。
可以通过在基底110的整个表面上形成非晶硅、通过使非晶硅退火形成多晶硅以及采用第一掩模(未示出)使多晶硅图案化来形成多晶硅层AS1'。在实施例中，可以通过直接在基底110的整个表面上形成多晶硅并且使多晶硅图案化来形成多晶硅层AS1'。
参照图4，可以在缓冲层111上形成第一栅极绝缘层112，以覆盖多晶硅层AS1'，然后可以在第一栅极绝缘层112上形成第一栅电极G1。
可以通过在第一栅极绝缘层112上涂覆导电材料并且采用第二掩模(未示出)使导电材料图案化来形成第一栅电极G1。例如，导电材料可以包括例如Mo、Cu和/或Ti
在形成第一栅电极G1之后，可以通过掺杂杂质来形成第一源区S1和第一漏区D1，使得第一源区S1和第一漏区D1可以具有导电性。例如，可以通过使用第一栅电极G1作为阻挡构件，用杂质掺杂多晶硅层AS1'来形成第一源区S1和第一漏区D1。换言之，在该步骤中，多晶硅层AS1'可以变成包括第一源区S1、第一漏区D1以及未掺杂杂质的第一沟道区A1的第一半导体层AS1。
参照图5，在第一栅极绝缘层112上形成第二栅极绝缘层113以覆盖第一栅电极G1之后，可以在第二栅极绝缘层113上形成包括氧化物半导体的预第二半导体层AO2'、预上电极C2'和预第一布线W1'。
根据实施例，可以通过在第二栅极绝缘层113上施用(或沉积)氧化物半导体并且采用第三掩模(未示出)使氧化物半导体图案化来形成预第二半导体层AO2'、预上电极C2'和预第一布线W1'。
氧化物半导体层可以包括例如ZnO基材料，例如，ZnO、In-ZnO、Ga-In-ZnO等。在一些实施例中，氧化物半导体可以是在ZnO中包括例如In和Ga的金属的In-Ga-ZnO(IGZO)半导体。
参照图6，可以在预第二半导体层AO2'上形成第三栅极绝缘层115和第二栅电极G2。可以通过在第二栅极绝缘层113上连续地施用(或沉积)绝缘材料和导电材料并且采用第四掩模(未示出)使绝缘材料和导电材料同时图案化来形成第三栅极绝缘层115和第二栅电极G2。由于第三栅极绝缘层115和第二栅电极G2采用同一掩模同时形成，所以第三栅极绝缘层115和第二栅电极G2可以具有基本上相同的宽度。
参照图7，通过导电工艺(例如，通过增大预第二半导体层AO2'、预上电极C2'和预第一布线W1'的一部分的载流子浓度)来形成第二源区S2、第二漏区D2、上电极C2和第一布线W1。例如，由于第二栅电极G2可以用作阻挡构件，因此第二半导体层AO2的第二沟道区A2可以不被导电化，并且可以保持半导体的特性。
在一些实施例中，可以使用等离子体处理来执行导电工艺。可以通过使用例如氢基气体、氟基气体或其组合来执行等离子体处理。
在导电工艺中，氢气可以在氧化物半导体的厚度方向上渗透并且使载流子的浓度增大，使得氧化物半导体的表面电阻可以减小。例如，使用氢气的等离子体处理可以通过去除氧化物金属的氧来减少氧化物半导体中的氧化物金属，使得可以减小氧化物半导体的表面电阻。
在一些实施例中，当通过使用氟基气体执行等离子体处理时，氧化物半导体的表面上的氟组分会增加并且氧组分会减少，因此，可以在氧化物半导体的表面上形成另外的载流子。因此，氧化物半导体的载流子浓度会增大并且氧化物半导体的表面电阻会减小。例如，氟基气体可以是例如CF4、C4F8、NF3、SF6或其组合。
在另一实施例中，可以通过氮气执行等离子体处理。在通过使用氮气的等离子体处理期间，可以同时执行退火工艺。例如，退火工艺可以在大约300℃至大约400℃的温度下执行大约1小时至大约2小时。
通过等离子体处理，可以将氧化物半导体的载流子浓度从大约1.0E+14cm-3至大约1.0E+18cm-3的范围调节至等于或大于1.0E+19cm-3的值。
接着，第一接触孔CNT1和/或第二接触孔CNT2可以分别暴露第一半导体层AS1的第一源区S1和/或第一漏区D1，并且可以通过形成层间绝缘层116来形成为覆盖第二半导体层AO2、上电极C2和第一布线W1，然后通过采用第五掩模(未示出)来同时去除(或穿透)层间绝缘层116、第二栅极绝缘层113和第一栅极绝缘层112的部分。
在形成第一接触孔CNT1和/或第二接触孔CNT2之后，可以执行退火工艺。退火工艺可以是用于通过加热第一半导体层AS1来增大第一半导体层AS1的载流子迁移率的工艺。
在退火工艺期间，可以在第一源区S1的通过第一接触孔CNT1暴露的表面和/或第一漏区D1的通过第二接触孔CNT2暴露的表面上形成氧化物层。为了去除氧化物层，可以在退火工艺之后执行洗涤工艺。例如，缓冲氧化物蚀刻剂(BOE)可以用作洗涤工艺的洗涤剂。
尽管BOE可以蚀刻氧化物半导体，但是当形成第一接触孔CNT1和/或第二接触孔CNT2时，可以通过层间绝缘层116来保护包括氧化物半导体的第二半导体层AO2免受BOE的影响。
参照图8，通过采用第六掩模(未示出)工艺来蚀刻层间绝缘层116，第三接触孔CNT3和/或第四接触孔CNT4可以分别暴露第二半导体层AO2的第二源区S2和/或第二漏区D2。
参照图9，可以在层间绝缘层116上形成第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2。可以在层间绝缘层116上形成导电材料之后，通过采用第七掩模(未示出)使导电材料图案化来同时形成第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2。换言之，第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2可以布置在同一层上，并且可以包括相同的材料。例如，第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2中的每个可以具有包括例如Ti或Al的三层结构。例如，可以通过连续地堆叠Ti、Al和Ti来形成三层结构。
第一源电极SE1可以填充第一接触孔CNT1，并且通过第一接触孔CNT1来与第一半导体层AS1的第一源区S1接触。第一漏电极DE1可以填充第二接触孔CNT2，并且可以通过第二接触孔CNT2来与第一半导体层AS1的第一漏区D1接触。
第二源电极SE2可以填充第三接触孔CNT3，并且可以通过第三接触孔CNT3来与第二半导体层AO2的第二源区S2接触。第二漏电极DE2可以填充第四接触孔CNT4，并且可以通过第四接触孔CNT4来与第二半导体层AO2的第二漏区D2接触。
参照图10，可以在层间绝缘层116上形成平坦化层118以覆盖第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2。平坦化层118可以包括暴露第一漏电极DE1的过孔VIA。可以通过形成有机材料以覆盖第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2并且采用第八掩模(未示出)使过孔VIA图案化来形成平坦化层118。例如，有机材料可以包括例如压克力、苯并环丁烯(BCB)、PI或HMDSO等。
参照图11，在采用第九掩模(未示出)在平坦化层118上形成像素电极310之后，可以采用第十掩模(未示出)在平坦化层118和像素电极310上形成像素限定层120。例如，像素限定层120可以具有暴露像素电极310的一部分的开口。
像素电极310可以填充过孔VIA，并且可以通过过孔VIA与第一漏电极DE1接触。在一些实施例中，像素电极310的其中第一漏电极DE1和像素电极310彼此连接的连接区域可以不在第一薄膜晶体管T1上。例如，第一薄膜晶体管T1和像素电极310可以经由另一薄膜晶体管彼此连接，并且像素电极310的连接区域可以布置在所述另一薄膜晶体管上。
接着，可以通过在像素电极310上形成包括有机发射层的中间层320并且在中间层320上形成对电极330来形成有机发光器件OLED。
图12示出了根据另一实施例的显示设备20的一部分的剖视图。
参照图12，显示设备20可以包括包含硅半导体的第一薄膜晶体管T1、包含氧化物半导体的第二薄膜晶体管T2以及与第一薄膜晶体管T1至少部分地叠置的存储电容器Cst。存储电容器Cst的上电极C2与第二薄膜晶体管T2的第二半导体层AO2可以包括相同的材料，并且可以形成在同一层上。
存储电容器Cst可以包括下电极C1、上电极C2以及位于下电极C1与上电极C2之间的第二栅极绝缘层113。存储电容器Cst的下电极C1与第一薄膜晶体管T1的第一栅电极G1可以形成为同一体。例如，第一栅电极G1不仅可以用作第一薄膜晶体管T1的第一栅电极G1，而且可以用作存储电容器Cst的下电极C1。
在实施例中，显示设备20可以包括第二布线W2。第二布线W2与第一薄膜晶体管T1的第一栅电极G1可以形成在同一层上，并且可以由相同的材料形成。例如，第二布线W2可以布置在第一栅极绝缘层112上，并且可以包括例如Mo、Cu和/或Ti。第二布线W2可以经由第二薄膜晶体管T2或另一薄膜晶体管(未示出)向第一薄膜晶体管T1供应信号，例如，初始化电压。
图13示出了根据另一实施例的显示设备30的一部分的剖视图。
参照图13，显示设备30可以包括包含硅半导体的第一薄膜晶体管T1、包含氧化物半导体的第二薄膜晶体管T2以及与第一薄膜晶体管T1至少部分地叠置的存储电容器Cst。在图13中，存储电容器Cst的下电极C1”与第二薄膜晶体管T2的第二半导体层AO2可以由相同的材料形成，并且可以形成在同一层上。
存储电容器Cst可以包括下电极C1”和上电极C2”以及位于下电极C1”与上电极C2”之间的介电层115'。下电极C1”与第二薄膜晶体管T2的第二半导体层AO2可以同时形成。例如，下电极C1”可以包括氧化物半导体材料，并且可以通过经由等离子体处理等增大载流子浓度来导电。例如，下电极C1”可以包括包含例如ZnO、In-ZnO、Ga-In-ZnO的ZnO基材料，并且可以通过使用例如氢基气体、氟基气体或其组合的等离子体处理来增大氧化物半导体层的载流子浓度而形成。
上电极C2”与第二薄膜晶体管T2的第二栅电极G2可以由相同的材料形成，并且可以形成在同一层上。介电层115”和第三栅极绝缘层115可以由相同的材料形成，并且距基底110可以具有不同的水平。由于上电极C2”和介电层115'可以在同一掩模工艺中形成，所以上电极C2”和介电层115”的宽度可以基本上彼此相同。
在实施例中，由于可以在同一工艺中形成存储电容器Cst的下电极C1”与第二薄膜晶体管T2的第二半导体层AO2，因此可以减少显示设备30的工艺时间和工艺成本。
图14示出了根据另一实施例的显示设备40的一部分的剖视图。
参照图14，显示设备40可以包括包含硅半导体的第一薄膜晶体管T1、包含氧化物半导体的第二薄膜晶体管T2以及与第一薄膜晶体管T1至少部分地叠置的存储电容器Cst。存储电容器Cst的上电极C2与第二薄膜晶体管T2的第二半导体层AO2可以包括相同的材料，并且可以形成在同一层上。
存储电容器Cst可以包括下电极C1和上电极C2以及位于下电极C1与上电极C2之间的第二栅极绝缘层113。下电极C1和第一栅电极G1可以形成为同一体。例如，第一栅电极G1不仅可以用作第一薄膜晶体管T1的栅电极G1，还可以用作存储电容器Cst的下电极C1。
在实施例中，显示设备40可以包括位于平坦化层118上的连接电极CM和/或第三布线W3，并且可以包括覆盖连接电极CM和/或第三布线W3的上平坦化层119。
第三布线W3可以用作用于供应驱动电压的驱动电压线或用于供应数据信号的数据线。连接电极CM可以通过限定在平坦化层118中的接触孔连接到第一漏电极DE1。第三布线W3和连接电极CM可以包括导电材料，例如金属。例如，第三布线W3和连接电极CM中的每个可以包括例如Al、Cu和Ti，并且可以具有单层结构或多层结构。通过包括第三布线W3，可以通过各种路径供应数据信号或驱动电压，并且可以使布线之间的干扰最小化。
上平坦化层119可以覆盖第三布线W3和连接电极CM。上平坦化层119可以包括有机材料，例如，压克力、BCB、PI或HMDSO。可以使上平坦化层119的上表面平滑。上平坦化层119可以具有单层结构或多层结构。有机发光器件OLED可以包括像素电极310、对电极330以及包括发射层并且位于像素电极310与对电极330之间的中间层320。有机发光器件OLED可以设置在上平坦化层119上。像素电极310可以通过上平坦化层119中的过孔与连接电极CM接触。
根据实施例，可以执行用于使连接电极CM和第三布线W3图案化的第十一掩模工艺以及用于使包括过孔的上平坦化层119图案化的第十二掩模工艺。
图15示出了根据实施例的显示设备的一部分的透视图。在根据实施例的显示设备中，包括在显示设备中的基底110的一部分可以弯曲，并且显示设备的一部分可以如基底110那样弯曲。然而，为了便于说明，图16和图17示出了处于未弯曲状态(即，处于平坦状态)的显示设备。
如图15中所示，包括在根据实施例的显示设备中的基底110可以具有在第一方向(即，y方向)上延伸的弯曲区域BA。相对于与第一方向交叉的第二方向(即，x方向)，弯曲区域BA可以位于第一区域1A与第二区域2A之间。例如，如图15中所示，基底110可以关于在第一方向(即，y方向)上延伸的弯曲轴BAX弯曲。例如，如图15中所示，基底110可以在曲率的中心处关于弯曲轴BAX以规则的曲率半径弯曲。在另一实施例中，基底110可以在曲率的中心处关于弯曲轴BAX以不规则的曲率半径弯曲。
图16示出了根据实施例的包括弯曲区域BA的显示设备50。例如，如图16中所示，显示设备50的显示区域DA可以具有与图14中的显示设备40相同的结构。在其它实施例中，显示区域DA可以具有与上述显示设备10、20和30的显示区域DA的结构相同的结构。
第一区域1A可以包括显示区域DA以及显示区域DA外部的非显示区域NDA的一部分。第二区域2A可以包括非显示区域NDA的另一部分。
弯曲区域BA可以布置在第一区域1A与第二区域2A之间。有机材料层160可以布置在弯曲区域BA中。包括例如可以分别包括无机材料的缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113以及层间绝缘层116的无机绝缘层125可以不布置在弯曲区域BA中。例如，如图16中所示，无机绝缘层125可以具有对应于弯曲区域BA的开口OP。换言之，缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113以及层间绝缘层116可以具有与弯曲区域BA对应的开口。无机绝缘层125的与弯曲区域BA对应的开口OP可以与弯曲区域BA叠置。例如，无机绝缘层125的开口OP的宽度可以比弯曲区域BA的宽度宽。
例如，如图16中所示，缓冲层111的开口111a的内侧可以与第一栅极绝缘层112的开口112a的内侧相同。在其它实施例中，第一栅极绝缘层112的开口112a的宽度可以比缓冲层111的开口111a的宽度大。
例如，当形成第一接触孔CNT1和第二接触孔CNT2时，可以同时形成第一栅极绝缘层112的开口112a、第二栅极绝缘层113的开口113a、层间绝缘层116的开口116a。在同时形成第一栅极绝缘层112的开口112a、第二栅极绝缘层113的开口113a、层间绝缘层116的开口116a之后，可以在第一接触孔CNT1和第二接触孔CNT2中分别形成第一源电极SE1和第一漏电极DE1。在形成第一源电极SE1和第一漏电极DE1之后，可以在用于形成缓冲层111的开口111a的另外的掩模工艺中形成无机绝缘层125的开口OP。因此，在实施例中，可以执行第十三掩模工艺。
在一些实施例中，为了与弯曲区域BA对应，可以在无机绝缘层125中形成凹槽而不是开口OP。例如，与弯曲区域BA对应的凹槽可以穿透第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层116，并且可以不穿透缓冲层111。在另一实施例中，与弯曲区域BA对应的凹槽可以不穿透第一栅极绝缘层112、第二栅极绝缘层113、层间绝缘层116以及缓冲层111中的至少一个，使得基底110可以不被暴露。
显示设备50可以包括填充无机绝缘层125的开口OP或凹槽的有机材料层160。例如，有机材料层160可以与弯曲区域BA叠置。有机材料层160可以延伸到弯曲区域BA外部的非弯曲区域的一部分。例如，有机材料层160的宽度可以比弯曲区域BA的宽度大。此外，有机材料层160的下表面(例如，面向基底110的表面)可以比有机材料层160的上表面窄。换言之，开口OP的侧壁可以与基底110的上表面形成钝角θ。有机材料层160可以具有不规则的厚度。例如，有机材料层160可以在其中间部分中具有最大厚度，并且在其边缘处具有最小厚度。在实施例中，有机材料层160可以具有均匀的厚度。
有机材料层160可包括例如压克力、甲基丙烯酸、聚酯、聚乙烯、聚丙烯、PET、PEN、PC、PI、聚乙烯磺酸盐、聚甲醛、聚芳酯和HMDSO中的至少一种。有机材料层160和显示区域DA的平坦化层118可以由相同的材料同时形成。在实施例中，有机材料层160和显示区域DA的平坦化层118可以在不同的时间由不同的材料形成。有机材料层160可以进行各种修改。例如，有机材料层160和上平坦化层119或像素限定层120可以由相同的材料同时形成。
显示设备50可以包括连接布线215。连接布线215可以从第一区域1A经由弯曲区域BA延伸到第二区域2A，并且可以设置在有机材料层160上。例如，连接布线215可以在未布置有机材料层160的区域中设置在包括层间绝缘层116的无机绝缘层125上。连接布线215可以用作用于向显示区域DA供应电信号的布线。连接布线215和连接电极CM可以同时形成，并且可以由相同的材料形成。
如上所述，尽管图16示出了处于未弯曲状态(即，处于平坦状态)的显示设备，但是如图15中所示，根据实施例的显示设备可以处于基底110等在弯曲区域BA中弯曲的状态。换言之，当制造显示设备时，基底110可以如图16中所示具有基本上平坦的状态，然后基底110等可以在弯曲区域BA中弯曲，使得显示设备可以具有与图15中示出的形式基本上相同的形式。尽管当基底110等在弯曲区域BA中弯曲时拉应力可以施加到连接布线215，但是由于有机材料层160的柔性，可以防止弯曲状态下的有机材料层160上的连接布线215的缺陷，或使弯曲状态下的有机材料层160上的连接布线215的缺陷最小化。
当无机绝缘层125在弯曲区域BA中不包括开口OP或凹槽，并且具有从第一区域1A到第二区域2A的连续形式时(即，当连接布线215设置在无机绝缘层125上时)，大的拉应力会通过基底100的弯曲操作等施加到连接布线215。例如，由于无机绝缘层125具有比有机材料层160的刚性高的刚性，所以在弯曲区域BA中，无机绝缘层125出现裂纹的可能性高。当无机绝缘层125中出现裂纹时，无机绝缘层125的裂纹会损坏无机绝缘层125上的连接布线215，因此，连接布线215的缺陷(例如，断开)的可能性会增大。
然而，如上所述，当无机绝缘层125可以在弯曲区域BA中包括开口OP，并且连接布线215可以设置在填充开口OP的有机材料层160上时，因为具有高裂纹可能性的无机绝缘层125可以不在弯曲区域BA中，所以无机绝缘层125出现裂纹的可能性会显著减小。此外，由于有机材料层160的低的刚性，包括有机材料的有机材料层160的裂纹的可能性会不高。因此，可以防止在有机材料层160上的连接布线215中形成的裂纹等，或使在有机材料层160上的连接布线215中形成的裂纹等最小化。
根据实施例的显示设备50还可以包括连接到连接布线215的内布线213i和外布线213o。内布线213i和外布线213o在除连接布线215的层之外的层上设置在第一区域1A或第二区域2A中，并且可以电连接到连接布线215。例如，内布线213i和外布线213o可以形成在第一栅极绝缘层112上。
参照图16，内布线213i可以设置在第一区域1A中，外布线213o可以设置在第二区域2A中。内布线213i和外布线213o可以由相同的材料形成。内布线213i、外布线213o和第一栅电极G1可以形成在同一层上。例如，内布线213i、外布线213o和第一栅电极G1可以形成在第一栅极绝缘层112上。
连接布线215可以通过穿透层间绝缘层116和第二栅极绝缘层113的第五接触孔CNT5和第六接触孔CNT6连接到内布线213i和外布线213o。
第一区域1A中的内布线213i可以电连接到显示区域DA中的第一薄膜晶体管T1、第二薄膜晶体管T2等。例如，连接布线215可以通过内布线213i电连接到显示区域DA中的第一薄膜晶体管T1、第二薄膜晶体管T2和/或第一布线W1等。内布线213i可以通过接触孔连接到形成在显示区域DA中的不同层上的导电层，例如，形成在层间绝缘层116上的导电层或形成在第二栅极绝缘层113上的导电层。
通过使用连接布线215，第二区域2A中的外布线213o可以电连接到显示区域DA中的第一薄膜晶体管T1、第二薄膜晶体管T2和/或第一布线W1。外布线213o可以通过接触孔连接到形成在第二区域2A中的不同层上的导电层，例如，设置在层间绝缘层116上的导电层或者设置在第二栅极绝缘层113上的导电层。
如上所述，内布线213i和外布线213o可以在设置在显示区域DA的外部的同时电连接到显示区域DA中的元件。例如，内布线213i和外布线213o可以在设置在显示区域DA的外部的同时朝向显示区域DA延伸，并且可以至少部分地设置在显示区域DA中。
尽管连接布线215可以与弯曲区域BA交叉，但是因为连接布线215可以具有具备高伸长率的材料，所以可以防止弯曲区域BA中的连接布线215的裂纹或断开，或者使弯曲区域BA中的连接布线215的裂纹或断开最小化。当内布线213i和外布线213o用于在第一区域1A和第二区域2A中供应电信号时，因为内布线213i和外布线213o可以具有具备比连接布线215的延伸率低的延伸率且与连接布线215的电气/物理特征不同的电气/物理特征的材料，所以可以提高显示设备供应电信号的效率或者可以降低制造工艺中的错误率。
例如，内布线213i和外布线213o可以包括例如Mo，连接布线215可以包括例如Al。连接布线215、内布线213i和外布线213o可以分别具有多层结构。同时，第二区域2A中的外布线213o的端部可以向外暴露，并且可以电连接到各种电子装置或印刷电路板。
可以对布置在连接布线215与内布线213i之间以及连接布线215与外布线213o之间的无机绝缘层125进行各种修改或变形。例如，仅层间绝缘层116可以位于连接布线215与内布线213i之间以及连接布线215与外布线213o之间。在另一实施例中，仅层间绝缘层116可以位于连接布线215与内布线213i之间，层间绝缘层116和第二栅极绝缘层113可以位于连接布线215与外布线213o之间。
图17示出了根据另一实施例的显示设备60的一部分的剖视图。
参照图17，显示设备60可以包括位于第一区域1A与第二区域2A之间的弯曲区域BA。第一区域1A可以包括包含硅半导体的第一薄膜晶体管T1、包含氧化物半导体的第二薄膜晶体管T2以及与第一薄膜晶体管T1叠置的存储电容器Cst。例如，第二薄膜晶体管T2的第二半导体层AO2与存储电容器Cst的一个电极可以布置在同一层上，例如，在第二栅极绝缘层113上。
无机绝缘层125可以包括与弯曲区域BA对应的开口OP或凹槽。有机材料层160可以填充开口OP或凹槽。连接布线215可以布置在有机材料层160上。连接布线215可以从第一区域1A延伸到第二区域2A。
连接布线215可以通过穿透层间绝缘层116的接触孔CNT5'和接触孔CNT6'连接到内布线213i和外布线213o。
内布线213i可以设置在第一区域1A中。外布线213o可以设置在第二区域2A中。内布线213i、外布线213o和第二栅电极G2可以由相同的材料形成，并且可以在同一层上。例如，内布线213i、外布线213o和第二栅电极G2可以设置在第三栅极绝缘层115上。例如，由于内布线213i和第三栅极绝缘层115可以采用相同的掩模工艺形成，因此内布线213i的宽度可以与布置在内布线213i下方的第三栅绝缘层115的宽度基本上相同，外布线213o的宽度可以与布置在外布线213o下方的第三栅绝缘层115的宽度基本上相同。
第一区域1A中的内布线213i可以电连接到显示区域DA中的第一薄膜晶体管T1、第二薄膜晶体管T2等。连接布线215可以通过内布线213i电连接到显示区域DA中的第一薄膜晶体管T1、第二薄膜晶体管T2和/或第一布线W1等。通过接触孔，内布线213i可以连接到形成在显示区域DA中的不同层上的导电层，例如，形成在层间绝缘层116上的导电层或形成在第二栅极绝缘层113上的导电层。
通过使用连接布线215，第二区域2A中的外布线213o可以电连接到显示区域DA中的第一薄膜晶体管T1、第二薄膜晶体管T2和/或第一布线W1。通过接触孔，外布线213o可以连接到形成在第二区域2A中的不同层上的导电层，例如，放置在层间绝缘层116上的导电层或放置在第二栅极绝缘层113上的导电层。
如上所述，内布线213i和外布线213o可以在放置在显示区域DA外部的同时电连接到显示区域DA中的元件。例如，内布线213i和外布线213o可以在放置在显示区域DA外部的同时朝向显示区域DA延伸，并且可以至少部分地放置在显示区域DA中。
如图17中所示，内布线213i、外布线213o和第二栅电极G2可以由相同的材料形成，并且可以在同一层上。在另一实施例中，内布线213i和第一栅电极G1可以由相同的材料形成，并且可以在同一层上。外布线213o和第二栅电极G2可以由相同的材料形成，并且可以在同一层上。在其它实施例中，第一栅电极G1与内布线213i和外布线213o的部分可以由相同的材料形成，并且可以在同一层上。第二栅电极G2与内布线213i和外布线213o的其它部分可以由相同的材料形成，并且可以在同一层上。
图18示出了根据实施例的包括在显示设备中的像素PX的等效电路图。
参照图18，像素PX可以包括信号线131、133、151、153、155和161、连接到信号线131、133、151、153、155和161的多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst、初始化电压线141、驱动电压线165以及有机发光器件OLED。
如图18中所示，每个像素PX可以包括信号线131、133、151、153、155和161、初始化电压线141以及驱动电压线165。在另一实施例中，信号线131、133、151、153、155和161、初始化电压线141和/或驱动电压线165中的至少一条可以被彼此相邻的像素共用。
每个像素PX可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6以及第二初始化薄膜晶体管T7。
图18示出了补偿薄膜晶体管T3、第一初始化薄膜晶体管T4以及第二初始化薄膜晶体管T7可以是n沟道MOSFET(NMOS)，而其它薄膜晶体管T1、T2、T5和T6可以是p沟道MOSFET(PMOS)。在一些实施例中，在多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中，仅一个薄膜晶体管可以是NMOS而其它薄膜晶体管可以是PMOS。在另一实施例中，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7全部可以是NMOS。
第一扫描线131可以供应第一扫描信号Sm。第二扫描线153可以向补偿薄膜晶体管T3的补偿栅电极G3供应第二扫描信号Sn'。前扫描线151可以向第一初始化薄膜晶体管T4供应前扫描信号Sn-1。发射控制线133可以向操作控制薄膜晶体管T5和发射控制薄膜晶体管T6供应发射控制信号En。后扫描线155可以向第二初始化薄膜晶体管T7供应后扫描信号Sn+1。与第一扫描线131交叉的数据线161可以通过开关薄膜晶体管T2向操作控制薄膜晶体管T5的操作控制漏电极D5供应数据信号Dm。
驱动电压线165可以向驱动薄膜晶体管T1供应驱动电压ELVDD。初始化电压线141可以向驱动薄膜晶体管T1供应使像素电极初始化的初始化电压Vint。
驱动薄膜晶体管T1的驱动栅电极G1可以连接到存储电容器Cst的下电极C1。驱动薄膜晶体管T1的驱动源电极S1可以经由操作控制薄膜晶体管T5连接到驱动电压线165。驱动薄膜晶体管T1的驱动漏电极D1可以经由发射控制薄膜晶体管T6电连接到有机发光器件OLED的像素电极。驱动薄膜晶体管T1可以根据开关薄膜晶体管T2的开关操作接收数据信号Dm，并且可以向有机发光器件OLED提供驱动电流IOLED。
开关薄膜晶体管T2的开关栅电极G2可以连接到第一扫描线131。开关薄膜晶体管T2的开关源电极S2可以连接到数据线161。开关薄膜晶体管T2的连接到驱动薄膜晶体管T1的驱动源电极S1的开关漏电极D2可以经由操作控制薄膜晶体管T5连接到驱动电压线165。开关薄膜晶体管T2可以响应于从第一扫描线131接收的第一扫描信号Sm而导通，并且可以执行开关操作以将从数据线161接收的数据信号Dm传送到驱动薄膜晶体管T1的驱动源电极S1。
补偿薄膜晶体管T3的补偿栅电极G3可以连接到第二扫描线153。补偿薄膜晶体管T3的连接到驱动薄膜晶体管T1的驱动漏电极D1的补偿漏电极D3可以经由发射控制薄膜晶体管T6连接到有机发光器件OLED的像素电极。补偿薄膜晶体管T3的补偿源电极S3可以连接到存储电容器Cst的下电极C1、第一初始化薄膜晶体管T4的第一初始化漏电极D4以及驱动薄膜晶体管T1的驱动栅电极G1。补偿薄膜晶体管T3可以响应于通过第二扫描线153接收的第二扫描信号Sn'而导通，并且可以将驱动薄膜晶体管T1的驱动栅电极G1和驱动漏电极D1电连接，从而对驱动薄膜晶体管T1执行二极管连接。
第一初始化薄膜晶体管T4的第一初始化栅电极G4可以连接到前扫描线151。第一初始化薄膜晶体管T4的第一初始化源电极S4可以连接到第二初始化薄膜晶体管T7的第二初始化源电极S7以及初始化电压线141。第一初始化薄膜晶体管T4的第一初始化漏电极D4可以连接到存储电容器Cst的下电极C1、补偿薄膜晶体管T3的补偿源电极S3以及驱动薄膜晶体管T1的驱动栅电极G1。第一初始化薄膜晶体管T4可以响应于从前扫描线151接收的前扫描信号Sn-1而导通，并且可以通过向驱动薄膜晶体管T1的驱动栅电极G1供应初始化电压Vint来使驱动薄膜晶体管T1的驱动栅电极G1的电压初始化。
操作控制薄膜晶体管T5的操作控制栅电极G5可以连接到发射控制线133，操作控制薄膜晶体管T5的操作控制源电极S5可以连接到驱动电压线165，并且操作控制薄膜晶体管T5的操作控制漏电极D5可以连接到驱动薄膜晶体管T1的驱动源电极S1和开关薄膜晶体管T2的开关漏电极D2。
发射控制薄膜晶体管T6的发射控制栅电极G6可以连接到发射控制线133，发射控制薄膜晶体管T6的发射控制源电极S6可以连接到驱动薄膜晶体管T1的驱动漏电极D1和补偿薄膜晶体管T3的补偿漏电极D3，并且发射控制薄膜晶体管T6的发射控制漏电极D6可以电连接到第二初始化薄膜晶体管T7的第二初始化漏电极D7和有机发光器件OLED的像素电极。
操作控制薄膜晶体管T5和发射控制薄膜晶体管T6可以响应于从发射控制线133接收的发射控制信号En而同时导通，并且可以将驱动电压ELVDD传输到有机发光器件OLED，使得驱动电流IOLED可以流过有机发光器件OLED。
第二初始化薄膜晶体管T7的第二初始化栅电极G7可以连接到后扫描线155，第二初始化薄膜晶体管T7的第二初始化漏电极D7可以连接到发射控制薄膜晶体管T6的发射控制漏电极D6以及有机发光器件OLED的像素电极，并且第二初始化薄膜晶体管T7的第二初始化源电极S7可以连接到第一初始化薄膜晶体管T4的第一初始化源电极S4和初始化电压线141。第二初始化薄膜晶体管T7可以响应于从后扫描线155接收的后扫描信号Sn+1而导通，并且可以使有机发光器件OLED的像素电极初始化。
如图18中所示，第二初始化薄膜晶体管T7可以连接到后扫描线155。在另一实施例中，第二初始化薄膜晶体管T7可以连接到发射控制线133，并且可以响应于发射控制信号En而被驱动。同时，图18的源电极S1至S7和漏电极D1至D7的位置可以根据晶体管是p型晶体管或n型晶体管而改变。
图19示出了根据实施例的布置在显示设备中包括的像素中的多个薄膜晶体管和存储电容器的位置的布局图。
参照图19，根据实施例的显示设备中的像素可以包括在第一方向上延伸的第一扫描线131、第二扫描线153、前扫描线151、后扫描线155、发射控制线133和初始化电压线141，以及在第二方向上延伸以与第一扫描线131、第二扫描线153、前扫描线151、后扫描线155、发射控制线133和初始化电压线141交叉的数据线161和驱动电压线165。在实施例中，数据线161可以是设置在一个像素中并且彼此分开的两条布线。在另一实施例中，数据线161可以是包括在每个像素中的单条布线。
像素可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6、第二初始化薄膜晶体管T7以及存储电容器Cst。
在实施例中，驱动薄膜晶体管T1、开关薄膜晶体管T2、操作控制薄膜晶体管T5和发射控制薄膜晶体管T6可以是分别包括硅半导体的薄膜晶体管。
补偿薄膜晶体管T3、第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7可以是分别包括氧化物半导体的薄膜晶体管。
驱动薄膜晶体管T1、开关薄膜晶体管T2、操作控制薄膜晶体管T5和发射控制薄膜晶体管T6的半导体层可以放置在同一层上，并且可以包括相同的材料。例如，半导体层可以由例如多晶硅形成。
驱动薄膜晶体管T1、开关薄膜晶体管T2、操作控制薄膜晶体管T5和发射控制薄膜晶体管T6的半导体层可以布置在缓冲层111(如图2中所示)上，缓冲层111布置在基底110上。
驱动薄膜晶体管T1、开关薄膜晶体管T2、操作控制薄膜晶体管T5和发射控制薄膜晶体管T6的半导体层可以彼此连接，并且可以以各种形式弯折或弯曲。
在驱动薄膜晶体管T1、开关薄膜晶体管T2、操作控制薄膜晶体管T5和发射控制薄膜晶体管T6的半导体层的每个半导体层中可以包括沟道区、源区和漏区。源区和漏区可以位于沟道区的两个相对侧处。例如，源区和漏区可以掺杂有杂质，例如，n型杂质或p型杂质。源区和漏区分别连接到源电极和漏电极。在下文中，术语“源电极”和“漏电极”分别被称为术语“源区”和“漏区”。
驱动薄膜晶体管T1可以包括驱动半导体层和驱动栅电极。由于驱动半导体层可以具有弯曲形式，因此驱动沟道区可以形成为比其它薄膜晶体管的其它沟道区中的每个长。例如，由于驱动半导体层可以具有多次弯曲/弯折的形式，例如欧米茄(omega)“Ω”或字母“S”，因此驱动薄膜晶体管T1的驱动沟道区可以在狭窄区域中具有大的长度。由于驱动沟道区可以具有大的长度，因此可以增大施加到驱动栅电极的栅极电压的驱动范围。因此，可以更精细地控制从有机发光器件OLED发射的光的灰度，并且可以提高显示质量。形成为岛型的驱动栅电极可以与驱动沟道区叠置，其中第一栅极绝缘层112(例如，在图2中)位于驱动栅电极与驱动沟道区之间。
存储电容器Cst可以布置为与驱动薄膜晶体管T1叠置。存储电容器Cst可以包括下电极C1和上电极C2。驱动栅电极不仅可以用作驱动薄膜晶体管T1的栅电极，还可以用作存储电容器Cst的下电极C1。换言之，驱动栅电极和下电极C1可以彼此集成。存储电容器Cst的上电极C2可以布置为与存储电容器Cst的下电极C1叠置，并且第二栅极绝缘层113(例如，在图2中)位于存储电容器Cst的上电极C2与下电极C1之间。
开关薄膜晶体管T2可以包括开关半导体层和开关栅电极。开关半导体层的一侧可以通过接触孔连接到数据线161，并且开关半导体层的另一侧可以连接到驱动半导体层。开关栅电极可以布置为第一扫描线131的一部分。
操作控制薄膜晶体管T5可以包括操作控制半导体层和操作控制栅电极。操作控制半导体层的一侧可以通过接触孔连接到驱动电压线165，并且操作控制半导体层的另一侧可以连接到驱动半导体层。操作控制栅电极可以布置为发射控制线133的一部分。
发射控制薄膜晶体管T6可以包括发射控制半导体层和发射控制栅电极。发射控制半导体层的一侧可以连接到驱动半导体层，并且发射控制半导体层的另一侧可以通过接触孔连接到连接电极CM。连接电极CM可以连接到有机发光器件OLED的像素电极310(例如，在图2中)。发射控制栅电极可以被设置为发射控制线133的一部分。
补偿薄膜晶体管T3、第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7的半导体层可以设置在同一层上，并且可以包括相同的材料。例如，半导体层可以包括氧化物半导体。
每个半导体层可以包括沟道区、源区和漏区。源区和漏区可以分别布置在沟道区的两个相对侧处。例如，源区和漏区可以是分别具有载流子浓度由于等离子体处理而增大的区域。源区和漏区可以分别连接到源电极和漏电极。在下文中，术语“源电极”和“漏电极”分别被称为术语“源区”和“漏区”。
补偿薄膜晶体管T3可以包括包含氧化物半导体的补偿半导体层和补偿栅电极。补偿半导体层的一侧可以通过节点连接线166桥接到驱动栅电极。补偿半导体层可以连接到第一初始化半导体层。补偿半导体层的另一侧可以连接到驱动半导体层和发射控制半导体层。补偿栅电极可以设置为第二扫描线153的一部分。
第一初始化薄膜晶体管T4可以包括包含氧化物半导体的第一初始化半导体层和第一初始化栅电极。第一初始化半导体层的一侧可以连接到初始化电压线141，并且第一初始化半导体层的另一侧可以通过节点连接线166桥接到驱动栅电极。第一初始化栅电极可以设置为前扫描线151的一部分。
第二初始化薄膜晶体管T7可以包括第二初始化半导体层和第二初始化栅电极。第二初始化半导体层的一侧可以连接到初始化电压线141，第二初始化半导体层的另一侧可以通过接触孔连接到发射控制半导体层。第二初始化栅电极可以设置为后扫描线155的一部分。
与每个沟道区对应的第三栅极绝缘层115(例如，在图2中)可以设置在补偿半导体层与补偿栅电极之间、第一初始化半导体层与第一初始化栅电极之间以及第二初始化半导体层与第二初始化栅电极之间。
层间绝缘层116(例如，在图2中)可以布置在分别包括氧化物半导体的薄膜晶体管T3、T4和T7上，并且数据线161和驱动电压线165可以布置在层间绝缘层116(例如，在图2中)的上部区域上。
在实施例中，初始化电压线141和氧化物半导体层可以设置在同一层上，并且可以由相同的材料形成。在另一实施例中，初始化电压线141和驱动栅电极可以布置在同一层上。在一些实施例中，初始化电压线141和存储电容器Cst的上电极C2可以设置在同一层上，并且可以由相同的材料形成。
在实施例中，第一扫描线131和发射控制线133可以由相同的材料形成，并且可以形成在同一层上。驱动栅电极以及数据线161、驱动电压线165、节点连接线166和连接电极CM可以由相同的材料形成，并且可以形成在彼此相同的层上。
根据实施例的显示设备10、20、30、40、50和60可分别包括包含硅半导体的第一薄膜晶体管T1以及包含氧化物半导体的第二薄膜晶体管T2。因此，显示设备10、20、30、40、50和60的功耗可以降低，并且可以具有高质量。
另外，根据实施例的显示设备10、20、30、40、50和60可以分别包括与第一薄膜晶体管T1至少部分地叠置的存储电容器Cst。由于第二薄膜晶体管T2的第二半导体层AO2和存储电容器Cst的一个电极可以放置在同一层上，所以可以降低显示设备10、20、30、40、50和60的工艺时间和工艺成本，并且显示设备10、20、30、40、50和60可以具有高集成密度。
尽管已经参考附图描述了一个或更多个实施例，但是本领域的普通技术人员将理解的是，在不脱离由权利要求限定的精神和范围的情况下，可以在其中做出形式上和细节上的各种改变。因此，本公开的范围不是由本公开的具体实施方式限定，而是由所附权利要求限定。
这里已经公开了示例实施例，并且尽管采用了特定术语，但是仅以一般性和描述性意义来使用和解释特定术语，而不是出于限制的目的。在一些情况下，如自提交本申请时对本领域的普通技术人员将明显的是，除非另有明确说明，否则结合具体实施例描述的特征、特性和/或元件可以单独使用，或与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域的技术人员将理解的是，在不脱离权利要求中所阐述的本发明的精神和范围的情况下，可以做出在形式和细节上的各种改变。

Claims (20)

1.一种显示设备，所述显示设备包括：
基底，包括显示区域；
第一薄膜晶体管，布置在所述基底的所述显示区域中，所述第一薄膜晶体管具有包括硅半导体的第一半导体层以及通过第一栅极绝缘层与所述第一半导体层绝缘的第一栅电极；
第二薄膜晶体管，布置在所述基底的所述显示区域中，所述第二薄膜晶体管具有包括氧化物半导体的第二半导体层以及与所述第二半导体层绝缘的第二栅电极；以及
存储电容器，与所述第一薄膜晶体管至少部分地叠置，所述存储电容器具有下电极和上电极，其中，
所述第二半导体层与所述下电极和所述上电极中的一个布置在同一层上。
2.根据权利要求1所述的显示设备，所述显示设备还包括：
第二栅极绝缘层，布置在所述第一栅电极与所述第二半导体层之间，其中：
所述存储电容器的所述下电极与所述第一薄膜晶体管的所述第一栅电极形成为同一体，并且
所述存储电容器的所述上电极布置在所述第二栅极绝缘层上。
3.根据权利要求1所述的显示设备，其中：
所述第二薄膜晶体管的所述第二半导体层包括第二沟道区、第二源区和第二漏区，所述第二源区和所述第二漏区分别布置在所述第二沟道区的两个相对侧处，并且
所述存储电容器的所述上电极与所述第二源区和所述第二漏区中的至少一个包括相同的材料。
4.根据权利要求1所述的显示设备，所述显示设备还包括：
显示器件，通过所述第一薄膜晶体管和所述第二薄膜晶体管驱动，其中，
所述第一薄膜晶体管包括驱动薄膜晶体管，以向所述显示器件供应驱动电流。
5.根据权利要求1所述的显示设备，所述显示设备还包括：
第一布线，位于所述显示区域中，其中，
所述第一布线和所述存储电容器的所述上电极布置在同一层上，并且包括相同的材料。
6.根据权利要求1所述的显示设备，所述显示设备还包括：
第二布线，位于所述显示区域中，其中，
所述第二布线和所述第一栅电极布置在同一层上，并且包括相同的材料。
7.根据权利要求1所述的显示设备，所述显示设备还包括：
第二栅极绝缘层，布置在所述第一栅电极与所述第二半导体层之间；以及
第三栅极绝缘层，布置在所述第二半导体层与所述第二栅电极之间，其中：
所述存储电容器的所述下电极和所述第二半导体层布置在同一层上；
所述存储电容器的介电层和所述第三栅极绝缘层由相同的材料形成；并且
所述存储电容器的所述上电极和所述第二薄膜晶体管的所述第二栅电极布置在同一层上。
8.根据权利要求1所述的显示设备，所述显示设备还包括：
层间绝缘层，布置在所述第二栅电极上；
第一电极，布置在所述层间绝缘层上，并且通过限定在所述层间绝缘层中的接触孔连接到所述第一半导体层；
平坦化层，布置在所述第一电极上；
连接电极，布置在所述平坦化层上，并且通过限定在所述平坦化层中的接触孔连接到所述第一电极；以及
上平坦化层，布置在所述连接电极上。
9.根据权利要求8所述的显示设备，所述显示设备还包括：
有机发光器件，布置在所述上平坦化层上，所述有机发光器件包括像素电极、包含有机发射层的中间层以及对电极。
10.一种显示设备，所述显示设备包括：
基底，包括第一区域、第二区域以及位于所述第一区域与所述第二区域之间的弯曲区域，所述弯曲区域关于弯曲轴弯曲；
第一薄膜晶体管、第二薄膜晶体管以及存储电容器，布置在所述基底的所述第一区域中；
连接布线，从所述第一区域穿过所述弯曲区域延伸到所述第二区域；以及
内布线和外布线，分别连接到所述连接布线，所述内布线和所述外布线通过所述弯曲区域彼此分隔开，其中：
所述第一薄膜晶体管具有包括硅半导体的第一半导体层，以及通过第一栅极绝缘层与所述第一半导体层绝缘的第一栅电极，
所述第二薄膜晶体管具有包括氧化物半导体层的第二半导体层，以及通过第三栅极绝缘层与所述第二半导体层绝缘的第二栅电极，并且
所述第二半导体层与所述存储电容器的下电极和上电极中的一个布置在同一层上。
11.根据权利要求10所述的显示设备，所述显示设备还包括：
显示器件，通过所述第一薄膜晶体管和所述第二薄膜晶体管驱动，其中，
所述第一薄膜晶体管为驱动薄膜晶体管，以向所述显示器件供应驱动电流。
12.根据权利要求10所述的显示设备，其中，
所述存储电容器与所述第一薄膜晶体管至少部分地叠置。
13.根据权利要求10所述的显示设备，所述显示设备还包括：
第二栅极绝缘层，布置在所述第一薄膜晶体管的所述第一栅电极与所述第二半导体层之间，其中：
所述存储电容器的所述下电极与所述第一薄膜晶体管的所述第一栅电极形成为同一体，并且
所述存储电容器的所述上电极布置在所述第二栅极绝缘层上。
14.根据权利要求10所述的显示设备，其中：
所述内布线和所述外布线的部分布置在同一层上，并且其中，所述内布线、所述外布线和所述第一栅电极包括相同的材料。
15.根据权利要求10所述的显示设备，其中，
所述内布线和所述外布线的部分布置在同一层上，并且其中，所述内布线、所述外布线和所述第二栅电极包括相同的材料。
16.根据权利要求15所述的显示设备，所述显示设备还包括：
第三栅极绝缘层，位于所述第二半导体层与所述第二栅电极之间，其中：
所述第三栅极绝缘层布置在所述内布线的下方，并且
布置在所述内布线下方的所述第三栅极绝缘层的宽度与所述内布线的宽度相同。
17.根据权利要求10所述的显示设备，所述显示设备还包括：
层间绝缘层，布置在所述基底上并且覆盖所述第二栅电极；
第一电极，布置在所述层间绝缘层上并且连接到所述第一半导体层；以及
平坦化层，覆盖所述第一电极。
18.根据权利要求17所述的显示设备，所述显示设备还包括：
有机材料层，在所述弯曲区域中布置在所述基底与所述连接布线之间，其中，
所述有机材料层和所述平坦化层包括相同的材料。
19.根据权利要求18所述的显示设备，所述显示设备还包括：
连接电极，布置在所述平坦化层上，并且经由限定在所述平坦化层中的接触孔连接到所述第一电极，其中，
所述连接布线和所述连接电极包括相同的材料。
20.根据权利要求18所述的显示设备，所述显示设备还包括：
无机绝缘层，包括与所述弯曲区域对应的开口或凹槽，其中，
所述有机材料层填充所述无机绝缘层的所述开口或所述凹槽。
CN201910188514.7A 2018-03-13 2019-03-13 显示设备 Pending CN110277427A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0029280 2018-03-13
KR1020180029280A KR102652448B1 (ko) 2018-03-13 2018-03-13 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN110277427A true CN110277427A (zh) 2019-09-24

Family

ID=67903691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910188514.7A Pending CN110277427A (zh) 2018-03-13 2019-03-13 显示设备

Country Status (3)

Country Link
US (3) US10741625B2 (zh)
KR (2) KR102652448B1 (zh)
CN (1) CN110277427A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111461874A (zh) * 2020-04-13 2020-07-28 浙江大学 一种基于联邦模式的信贷风险控制系统及方法
CN111785759A (zh) * 2020-07-17 2020-10-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN112259555A (zh) * 2020-10-13 2021-01-22 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN113363283A (zh) * 2020-03-06 2021-09-07 三星显示有限公司 显示设备
US11895870B2 (en) 2020-07-17 2024-02-06 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102465376B1 (ko) * 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102706723B1 (ko) 2018-03-07 2024-09-20 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
KR102652448B1 (ko) * 2018-03-13 2024-03-29 삼성디스플레이 주식회사 디스플레이 장치
CN109920332B (zh) * 2019-02-28 2020-08-11 武汉华星光电半导体显示技术有限公司 柔性阵列基板、其制备方法及显示面板
KR20200117101A (ko) * 2019-04-02 2020-10-14 삼성디스플레이 주식회사 표시 장치
CN110429107B (zh) * 2019-07-05 2021-04-27 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
CN110379310A (zh) * 2019-07-22 2019-10-25 京东方科技集团股份有限公司 一种柔性显示模组及其制备方法、柔性显示装置
CN110459565A (zh) * 2019-08-01 2019-11-15 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
KR20210024368A (ko) * 2019-08-23 2021-03-05 삼성디스플레이 주식회사 표시 장치
KR20210040202A (ko) * 2019-10-02 2021-04-13 삼성디스플레이 주식회사 표시 장치
CN118647231A (zh) * 2019-10-23 2024-09-13 京东方科技集团股份有限公司 显示基板及显示装置
CN118488767A (zh) * 2019-10-29 2024-08-13 京东方科技集团股份有限公司 显示基板及显示装置
KR20210067373A (ko) * 2019-11-29 2021-06-08 엘지디스플레이 주식회사 터치 표시장치 및 그의 제조방법
KR20210086342A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR20210086230A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 패널
KR20220014346A (ko) * 2020-07-23 2022-02-07 삼성디스플레이 주식회사 표시 장치
KR20220019880A (ko) 2020-08-10 2022-02-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2022082751A1 (zh) * 2020-10-23 2022-04-28 京东方科技集团股份有限公司 像素电路、显示面板及显示装置
KR20220083124A (ko) * 2020-12-11 2022-06-20 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치
KR20220088596A (ko) 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치
WO2022160115A1 (en) 2021-01-27 2022-08-04 Huawei Technologies Co., Ltd. Semiconductor device, method of manufacturing the same, and display device
KR20220131436A (ko) * 2021-03-18 2022-09-28 삼성디스플레이 주식회사 표시 장치
KR20220143207A (ko) * 2021-04-15 2022-10-25 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
CN113096582B (zh) * 2021-04-16 2022-07-22 武汉天马微电子有限公司 一种显示面板及显示装置
KR20220144451A (ko) * 2021-04-19 2022-10-27 삼성디스플레이 주식회사 디스플레이 장치
KR20230071861A (ko) * 2021-11-15 2023-05-24 삼성디스플레이 주식회사 표시 장치
CN114203787A (zh) * 2021-12-10 2022-03-18 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN114200700B (zh) * 2022-01-10 2023-11-14 京东方科技集团股份有限公司 显示模组、显示装置和显示装置的显示控制方法
WO2023162094A1 (ja) * 2022-02-24 2023-08-31 シャープディスプレイテクノロジー株式会社 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752390A (zh) * 2008-12-05 2010-06-23 株式会社半导体能源研究所 半导体装置
CN103578417A (zh) * 2012-07-25 2014-02-12 三星显示有限公司 有机发光二极管显示器及其制造方法
CN105144418A (zh) * 2013-02-01 2015-12-09 乐金显示有限公司 柔性显示基板、柔性有机发光显示装置及其制造方法
US20170012056A1 (en) * 2015-07-10 2017-01-12 Samsung Display Co., Ltd. Display device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579184B1 (ko) 2003-11-24 2006-05-11 삼성에스디아이 주식회사 유기전계발광표시장치
US7675582B2 (en) * 2004-12-03 2010-03-09 Au Optronics Corporation Stacked storage capacitor structure for a thin film transistor liquid crystal display
JP2008257086A (ja) * 2007-04-09 2008-10-23 Sony Corp 表示装置、表示装置の製造方法および電子機器
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
US9196741B2 (en) 2012-02-03 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102117109B1 (ko) 2013-10-22 2020-06-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102390472B1 (ko) * 2014-02-24 2022-04-27 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102278601B1 (ko) * 2014-03-07 2021-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
EP2963687B1 (en) * 2014-07-03 2020-03-18 LG Display Co., Ltd. Organic electroluminescent device
KR102296945B1 (ko) * 2014-07-04 2021-09-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI578543B (zh) 2014-10-20 2017-04-11 群創光電股份有限公司 薄膜電晶體基板及包含其之顯示裝置
JP6464368B2 (ja) * 2014-11-28 2019-02-06 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板
KR102435475B1 (ko) 2015-01-22 2022-08-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102433316B1 (ko) 2015-08-06 2022-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102463838B1 (ko) * 2015-08-24 2022-11-04 삼성디스플레이 주식회사 가요성 표시 장치와 이의 제조 방법
KR102457204B1 (ko) 2015-08-27 2022-10-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102454087B1 (ko) 2015-10-27 2022-10-13 엘지디스플레이 주식회사 박막 트랜지스터 기판
KR102611499B1 (ko) * 2015-12-15 2023-12-06 엘지디스플레이 주식회사 플렉서블 표시장치
JP6654997B2 (ja) * 2016-11-10 2020-02-26 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板
KR102652448B1 (ko) * 2018-03-13 2024-03-29 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752390A (zh) * 2008-12-05 2010-06-23 株式会社半导体能源研究所 半导体装置
CN103578417A (zh) * 2012-07-25 2014-02-12 三星显示有限公司 有机发光二极管显示器及其制造方法
CN105144418A (zh) * 2013-02-01 2015-12-09 乐金显示有限公司 柔性显示基板、柔性有机发光显示装置及其制造方法
US20170012056A1 (en) * 2015-07-10 2017-01-12 Samsung Display Co., Ltd. Display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363283A (zh) * 2020-03-06 2021-09-07 三星显示有限公司 显示设备
CN111461874A (zh) * 2020-04-13 2020-07-28 浙江大学 一种基于联邦模式的信贷风险控制系统及方法
CN111785759A (zh) * 2020-07-17 2020-10-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2022011896A1 (zh) * 2020-07-17 2022-01-20 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
US11895870B2 (en) 2020-07-17 2024-02-06 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
CN112259555A (zh) * 2020-10-13 2021-01-22 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
US11916082B2 (en) 2020-10-13 2024-02-27 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel

Also Published As

Publication number Publication date
KR20190108220A (ko) 2019-09-24
US20190288048A1 (en) 2019-09-19
US10741625B2 (en) 2020-08-11
US20200373369A1 (en) 2020-11-26
US20240065032A1 (en) 2024-02-22
US11832480B2 (en) 2023-11-28
KR102652448B1 (ko) 2024-03-29
KR20240042391A (ko) 2024-04-02

Similar Documents

Publication Publication Date Title
CN110277427A (zh) 显示设备
KR102562901B1 (ko) 디스플레이 장치
KR102354977B1 (ko) 디스플레이 장치
CN109509771B (zh) 显示装置
KR102427667B1 (ko) 디스플레이 장치
US8461591B2 (en) Organic light emitting display apparatus and method of manufacturing the same
KR20230079332A (ko) 디스플레이 장치
CN109148514A (zh) 显示设备及制造该显示设备的方法
CN110880524A (zh) 显示装置
CN107342296A (zh) 半导体装置和包括该半导体装置的显示装置
US10038048B2 (en) Display apparatus
EP3680710B1 (en) Display device including connective wrings within a display area thereof
KR20160081687A (ko) 표시 장치
CN112530992A (zh) 显示装置
CN112086483A (zh) 显示装置和制造显示装置的方法
CN112750867A (zh) 显示装置和制造该显示装置的方法
CN112713170A (zh) 显示装置
KR102490895B1 (ko) 디스플레이 장치 및 그 제조방법
KR20210005452A (ko) 디스플레이 장치
CN113745282A (zh) 有机发光显示设备
CN112117307A (zh) 显示设备
US20230320152A1 (en) Display apparatus
US20200006451A1 (en) Display apparatus and method of manufacturing the same
KR20210153808A (ko) 디스플레이 장치 및 그 제조방법
KR20210031583A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination