CN102403206B - 脉冲序列退火方法和设备 - Google Patents

脉冲序列退火方法和设备 Download PDF

Info

Publication number
CN102403206B
CN102403206B CN201110323788.6A CN201110323788A CN102403206B CN 102403206 B CN102403206 B CN 102403206B CN 201110323788 A CN201110323788 A CN 201110323788A CN 102403206 B CN102403206 B CN 102403206B
Authority
CN
China
Prior art keywords
substrate
pulse
energy
laser
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110323788.6A
Other languages
English (en)
Other versions
CN102403206A (zh
Inventor
斯蒂芬·莫法特
约瑟夫·迈克尔·拉内什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority claimed from CNA2008101754689A external-priority patent/CN101471238A/zh
Publication of CN102403206A publication Critical patent/CN102403206A/zh
Application granted granted Critical
Publication of CN102403206B publication Critical patent/CN102403206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0626—Energy control of the laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H10P34/422—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing using incoherent radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0436—Apparatus for thermal treatment mainly by radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/225—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of a molecular ion, e.g. decaborane

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

本发明通常描述用来在衬底的期望区域上执行退火工艺的设备和方法。在一个实施例中，利用闪光灯或激光设备，将脉冲电磁能量供给到衬底上。该脉冲可以是从约1纳秒到约10毫秒长，并且每个脉冲具有比熔化衬底材料需要的能量小的能量。脉冲之间的能量间隔通常足够长，以允许由每个脉冲给予的能量完全消散。由此，每个脉冲实现一个微退火循环。脉冲可以被一次性供给到整个衬底上，或者一次性供给到衬底的一部分上。此外实施例提供了一种用来供电辐射组件的设备，和用来检测衬底上的脉冲的效果的设备。

Description

脉冲序列退火方法和设备
本申请为2008年11月10日递交的申请号为200810175468.9并且发明名称为“脉冲序列退火方法和设备”的分案申请，在此引用其全部内容作为参考。
技术领域
本发明的实施例总的来说涉及一种半导体器件的制造方法。更具体地，本发明涉及一种热处理衬底的方法。
背景技术
半导体器件的市场继续遵循着摩尔定律的轨迹前进。当前45纳米(nm)的器件几何图形计划缩小到20nm或以下，以满足将来性能的需求。对于要实现的这种按比例缩小，掺杂的源和漏接点的制造工艺必须集中在单个原子在很小晶格内的位置和移动。例如，一些将来的器件设计期待由少于100个原子组成的沟道区。针对这种苛刻的需求，需要在几个原子半径内控制掺杂剂原子的放置。
当前掺杂剂原子的放置是通过将掺杂剂注入到硅衬底的源和漏区以及然后退火该衬底的工艺来控制的。掺杂剂可用来增强硅基质中的导电性，以引起对晶体结构的损伤，或者控制层之间的扩散。例如硼(B)、磷(P)、砷(As)、钴(Co)、铟(In)和锑(Sb)的原子可用来增强导电性。硅(Si)、锗(Ge)和氩(Ar)可用来引起晶体损伤。对于扩散控制，通常使用碳(C)、氟(F)和氮(N)。在退火期间，一般将衬底加热到高温，以便在衬底中定义的多个IC器件中发生各种化学和物理反应。退火处理从先前制造的非晶的衬底区域再创建一些结晶结构，并且通过将其它原子合并到衬底的晶格中来“激活”掺杂剂。使晶格有序和激活掺杂剂会降低掺杂区的电阻率。热处理，例如退火，包括将相对大量的热能在很短的时间内引到衬底上，之后快速地冷却该衬底以结束该热处理。已经被广泛使用一定时间的热处理的例子，包括快速热处理(RTP)和脉冲(尖峰)退火。虽然被广泛使用，但是这种处理并不理想，因为它们使晶片温度的变化倾斜(ramp)太小，且使该晶片暴露在升高的温度时间太长。随着增加的晶片尺寸、增加的开关速度和/或降低的特征尺寸，这些问题变得更严重。
通常，常规的热处理在根据预定热制法的控制条件下加热该衬底。这些热制法基本包括：半导体衬底的目标温度；温度改变速率，即，温度上升和下降速度；和热处理系统保持在特定温度下的时间。例如，热制法要求该衬底从室温加热到1200℃或更大的峰值温度，并且要求每个峰值温度附近的处理时间范围直到60秒或更大。
退火掺杂衬底的所有处理的目标是在衬底内产生足够的原子运动，使掺杂剂原子占据晶格位置，并使硅原子重新安排自己进入结晶模式，不让掺杂剂原子广泛地扩散过该衬底。这种宽扩散通过降低掺杂剂的浓度和使它们传播到更大的衬底区域中，降低了掺杂区的电气性能。为了实现这些目的，温度斜率，无论上升和下降，都优选要高。换句话说，希望能够在尽可能短的时间内将衬底温度从低温调节到高温，反之亦然。当前退火工艺通常能够保持大约3-4nm/十进制(decade)(10％改变)的浓度陡峭度。然而，当结深度缩小到小于100埃时，所关心的是未来的陡峭度小于2nm/十进制。
对高温度斜率的需要，致使开发快速热处理(RTP)，与常规熔炉的5-15℃/分钟相比，其典型的温度倾斜上升速率范围从200至400℃/s。典型的倾斜下降速率在80-150℃/s的范围内。虽然IC器件仅存在于衬底几微米的顶部上，但是RTP能加热整个衬底。这限制了能够多快地加热和冷却该衬底。而且，一旦整个衬底处在升高的温度上，热量会仅消耗在周围的空间或结构中。结果，当今技术发展水平的RTP系统会努力实现400℃/s的倾斜上升速率和150℃/s的斜坡下降速率。
脉冲和尖峰退火已经用来进一步加速温度倾斜。在单个脉冲中非常短的时间内能量被提供到衬底的一个部分上。然而，为了提供足够的能量导致基本退火，需要很大的能量密度。例如，脉冲退火需要将提供到衬底上的能量密度在约2J/cm2以上。在单个持续时间短的脉冲中提供足够的能量来充分退火该衬底，经常会造成其表面的重大损伤。而且，向衬底提供非常短的脉冲能量会导致不均匀的问题。此外，需要激活掺杂剂的能量与安排晶格需要的能量可能非常不同。最终，即使用脉冲和尖峰退火，缩小器件尺寸也会导致结区域上杂质的过扩散。
一些地方已经尝试使用两个或多个脉冲的能量来退火衬底，其中第一脉冲的能量可以被设计成接近激活掺杂剂需要的能量，并且随后的脉冲单独地调节强度或持续时间，以为了有序晶格的目的实现衬底的目标热史。已经报道了仅限于成功的这些努力。应该想到，提供不同量的能量的脉冲，在促使组织晶格时，可以工作以消除在第一个脉冲中实现的掺杂剂激活。由脉冲提供能量的不同模式可能会激起晶格内不同模式的运动，这通常可以移除晶体缺陷，同时移动一些掺杂剂原子远离它们的激活位置。而且很难实现均匀处理。
为了解决在常规RTP型工艺中存在的问题，已使用各种扫描激光退火技术来退火衬底的表面。通常，这些技术向衬底表面上小的区域提供恒定的能量通量，同时相对提供到小区域的能量平移或扫描该衬底。即使向每个区域提供恒定的能量通量，也很难实现均匀处理，因为退火区具有不同的热史。最初处理的区域具有包括尖峰之后长热吸收的热史，最后处理的区域具有长热吸收之后的尖峰，而中间的那些具有热吸收/尖峰/热吸收的历史。由于严格的均匀性要求和横过衬底表面最小化扫描区重叠的复杂性，对于形成在衬底表面上的下一代接触级器件的热处理，这些类型的处理不是有效的。
此外，由于随着对增加器件速度的需求，半导体器件中各种元件的尺寸降低了，所以允许快速加热和冷却的普通常规退火技术不再有效。在具有包括60个原子的沟道区的下一代器件中，由于能量要被转移的区域中的分级，不能采用通常基于物质体内分子转换能量的统计处理的传统观念的温度和热梯度。传统的RTP和激光退火工艺将衬底的温度升高到约1150-1350℃之间持续仅一秒，以移除衬底中的损伤并达到期望的掺杂剂分布。在一个工艺步骤中，这些常规的方法努力将衬底加热到相当高的温度，然后在相对短的时间周期内快速冷却它。为了确保期望的掺杂剂分布保留在这些小器件区域中，人们需要设计一种方式，在峰值退火温度和防止掺杂剂原子继续扩散的温度(例如，＜750℃)之间，对于RTP工艺峰值退火温度典型地在约1150-1200℃之间，在小于约0.02至约1秒的时间内快速地加热和冷却衬底。用标准的热处理工艺以这么高的速度加热和冷却衬底通常是不可能的，因为衬底本身一般将花费约0.5秒才能冷却下来。为了引起更快速的冷却，需要采用冷却媒质，其依次需要大量的能量将衬底加热到目标温度。即使没有冷却媒质，利用常规的技术使衬底的温度保持在高水平需要的能量也是相当可怕的。一次仅处理衬底的一部分减少了能量预算，但是在衬底中产生了能够使其损坏的应力。
考虑到上面这些，需要一种退火半导体衬底的方法，其具有充分地能量供给控制，能够退火小器件，并且需要一种能够实施该方法的设备。这将实现在制造会致使性能增加的更小器件上的必要控制。
发明内容
本发明通常提供一种用来对衬底进行脉冲退火的设备和方法。更具体地，本发明的实施例提供了一种用来处理衬底的设备，包括：主体部分，耦合到主体部分的衬底支架，设置在辐射组件中的多个电磁发射源，耦合到主体部分的辐射组件，耦合到辐射组件的一个或多个电源，耦合到电源的控制器，和配置以检测来自衬底的声波发射的检测器。
本发明的其它实施例提供一种对衬底进行退火的方法，包括：将衬底设置在衬底支架上，将至少100个脉冲的电磁能量引向衬底，并且在每个脉冲的电磁能量撞击衬底时检测由衬底产生的声波。
本发明的其它实施例提供一种对衬底进行退火的工艺，包括：将衬底放置在处理腔中的衬底支架上，并向衬底的表面供给多个电磁能量脉冲，其中多个电磁脉冲中的每个具有总能量和脉冲宽度，并且在该脉冲宽度上供给的多个电磁脉冲中的每个的总能量不足以将设置在衬底表面上和衬底表面内的材料加热到其熔点以上的温度。
本发明的实施例进一步提供一种处理具有前侧和后侧的衬底的方法，包括：将衬底放置在处理腔中的衬底支架上，将衬底支架的温度控制在低于衬底的熔化温度的温度，向衬底的第一表面供给第一脉冲的电磁能量，其中第一脉冲的电磁能量具有第一总能量和第一脉冲宽度，响应于撞击衬底第一表面的第一脉冲电磁能量检测到达衬底第二表面的能量的量，基于检测到达第二表面的能量的量选择第二电磁能量脉冲的第二期望的总能量和第二脉冲宽度，和向衬底的第一表面供给第二脉冲电磁能量。
本发明的实施例进一步提供一种对处理腔中的衬底进行退火的方法，包括：将衬底设置在衬底支架上，将衬底支架的温度控制在衬底熔化温度之下的温度；在衬底的第一表面，引导第一多个电磁能量脉冲，每个能量脉冲具有大约1nm(纳秒)和大约10微秒(毫秒)之间的脉宽并且能量密度小于熔化衬底材料需要的能量密度；响应于撞击衬底第一表面的第一组电磁能量脉冲中的每个电磁能量脉冲检测到达衬底第二表面的能量的量；基于检测到达第二表面的能量的量选择随后的电磁能量脉冲的功率等级；以选择的功率等级将第二组电磁能量脉冲引向衬底的第一部分，每个电磁能量脉冲具有大约20纳秒到大约10毫秒的脉宽；以选择的功率等级向衬底的第二部分引导第三组电磁能量脉冲，每个具有大约20纳秒到大约10毫秒的脉宽；并通过监测来自衬底的第二声音响应来检测端点。
本发明的实施例进一步提供一种用来处理衬底的设备，包括：耦合到主体部分的第一端的衬底固定架，和耦合到主体部分的第二端的辐射组件。配置衬底固定架用来与主体部分基本径向对准以固定衬底，并用来控制衬底的体温度。主体部分可以是有小块面的或圆形的，并且用反射衬垫涂布其内部。该主体部分可包含内部结构，例如反射镜和折射镜，用来控制和引导电磁能量。辐射组件耦合到主体部分的第二端，利用透镜将电磁能量从辐射组件引入主体部分。辐射组件具有与透镜相对的弯曲部分，配置来容纳多个闪光灯，每个闪光灯被设置在槽形反射镜内。该辐射组件可以内部衬有反射衬垫。
本发明的实施例进一步提供用于处理衬底的另一种设备，包括：耦合到主体部分的第一端的衬底固定架，并且主体部分可以是有小块面的或圆形的，并且用反射衬垫涂布其内部。该主体部分可包含内部结构，例如反射镜和折射镜，用来控制和引导电磁能量。可以设置闪光灯横过辐射区域并穿透辐射区的一个或多个面。可以对着主体部分的辐射区可密封地设置反射背板。
本发明的实施例进一步提供一种控制闪光灯设备的设备和方法，包括：电源、充电电路、启动电路、每个充电和启动电路中打开和关闭各个电路的开关、配置用来通过充电电路充电和通过启动电路放电的一个或多个电容器、控制开关操作的控制器、用来使供给到闪光灯上的功率相等的功率分配器件和耦合到功率分配器件和每个闪光灯上的单独的启动引线。另外，例如电阻和电感的元件可以被包括在启动电路中，以调节发射到闪光灯的能量分布。
附图说明
所以可以详细理解本发明的上述特征的方式、本发明的更具体说明、以上的简要说明，都可参考实施例进行，在附图中示例了一些实施例。然而，要注意，附图仅示例了本发明的典型实施例，因此不认为是限制它的范围，对于本发明允许其它等效的实施例。
图1A是示出本发明一个实施例的等距图。
图1B是图1A的设备的示意侧视图。
图2A-2E是根据本发明一个实施例的截面图。
图3A-3C是根据本发明实施例的掺杂剂和晶体缺陷浓度与深度的关系曲线图。
图4A-4G是示出本发明一些实施例的能量脉冲的曲线图。
图5是根据本发明实施例的系统的示意图。
图6A是根据本发明实施例的流程图。
图6B-6D是根据本发明实施例的衬底的截面图，示意性地示出了在图6A中所示的工艺阶段的状态。
图6E-6F示出了根据本发明的实施例配置的设备。
图7A是根据本发明实施例的流程图。
图7B-7E是根据本发明实施例的衬底的截面图，示意性地示出了在图7A中所示的工艺阶段的状态。
图8A-8F是根据本发明实施例的设备的图。
图9A-9B是根据本发明实施例的另一设备的图。
图10是示出根据本发明实施例的能量脉冲的曲线图。
具体实施方式
本发明通常提供一种控制在衬底上形成一个或多个半导体器件期间所执行的退火工艺期间供给的能量的设备和方法。通常，本发明的方法可通过供给足够的能量给衬底表面来用于对整个衬底或衬底的选择区进行退火，以使在注入工艺期间引起的损伤被去除以及提供在衬底表面内的所期望的掺杂剂分布。控制掺杂剂的扩散和半导体器件期望区的损伤去除的需要随着器件尺寸缩小变得越来越重要。这在45nm节点以下尤其明显，其中沟道区的尺寸约为500埃()或更小。退火工艺通常包括在一系列连续能量脉冲供给足够的能量以允许控制掺杂剂的扩散和在半导体器件的期望区内的短距离去除衬底损伤。在一个实例中，该短距离在约一个晶格面与数十个晶格面之间。在一个实施例中，在单个脉冲期间供给的能量仅足够提供仅是单个晶格面一部分的平均扩散深度，由此退火工艺需要多个脉冲来实现期望量的掺杂剂扩散或晶格损伤校正。由此可以把每个脉冲说成完成在衬底一部分内的完全微退火工艺。在一个实施例中，连续脉冲的数量可在约30和约100,000个脉冲之间变化，其每个都具有约1纳秒(nsec)至约10毫秒(msec)的持续时间。在其它实施例中，每个脉冲的持续时间可小于10毫秒，例如在约1毫秒和约10毫秒之间，或优选地在约1纳秒和约10微秒(μsec)之间，更优选地小于约100纳秒。在一些实施例中，每个脉冲的持续时间可在约1纳秒和约10纳秒之间，例如约1纳秒。
每个微退火工艺的特征是加热衬底的一部分至退火温度一持续时间，然后允许退火能量完全散逸在衬底内。给予的能量激励在能量散逸之后随后被冷冻的退火区内的原子运动。直接在退火区下面的区域基本上是纯的有序晶体。当脉冲的能量传过衬底时，最接近有序区的填隙原子(掺杂剂或硅)会被轻推进晶格位置。直接邻接晶格位置非有序的其它原子会向上朝着无序区和远离有序区扩散，以寻找要占用的最接近可用的晶格位置。另外，掺杂剂原子会从衬底表面附近的高浓度区扩散到衬底深处的低浓度区。每个连续脉冲从退火区下面的有序区向上朝着衬底表面生长有序区，且使掺杂剂浓度分布均匀。该工艺涉及外延晶体生长，因为逐层继续，每个脉冲的能量完成从几个到数十个晶格面退火。
通常这里使用的术语“衬底”指的是可以由具有某些天然电传导能力的任何材料或者可以更改被更改提供传导电性的能力的材料形成的物体。一般的衬底材料包括，但不限于，半导体，例如硅(Si)和锗(Ge)，以及显示出半导体性质的其它化合物。这种半导体化合物通常包括III-V族和II-VI族化合物。有代表性的III-V族半导体化合物包括，但不限于，砷化镓(GaAs)、磷化镓(GaP)和氮化镓(GaN)。通常，术语“半导体衬底”包括体半导体衬底以及具有沉积层设置在其上的衬底。为此，在由本发明的方法处理的一些半导体衬底中的沉积层是通过同质外延(例如硅上硅)或异质外延(硅上GaAs)生长形成的。例如，本发明的方法可以使用通过异质外延法形成的砷化镓和氮化镓衬底。同样，还可以应用本发明的方法在形成于绝缘衬底(例如绝缘体上硅[SOI]衬底)上的较薄晶体硅层上形成集成器件，例如薄膜晶体管(TFT)。另外，可使用该方法来制备光伏器件，例如太阳能电池。这种器件可包括导电、半导电或绝缘材料层，且可利用多种材料去除工艺来进行制图。导电材料通常包括金属。绝缘材料通常包括金属或半导体的氧化物、或掺杂的半导体材料。
在本发明的一个实施例中，把连续供给的大量能量导向衬底表面来退火衬底的某些期望区，以去除由现有的处理步骤产生的损伤(例如由注入工艺引起的晶体损伤)，在衬底的各个区域中更均匀地分布掺杂剂，根据选择的分布可控地分布掺杂剂，和/或激活衬底的各个区域。由于改善的温度控制和掺杂剂原子在衬底的暴露区中的扩散，连续供给大量能量的工艺使得掺杂剂更均匀地分布在暴露区中。由此供给少量的能量使得：1)在掺杂剂原子在衬底一部分内的分布方面提高了均匀性和很好的控制，2)去除了在现有处理步骤中产生的缺陷，和3)很好地控制了器件的先前激活的区域。
图1A示出了本发明的一个实施例的等距图，其中采用能量源20将大量能量投射到衬底10的预定区域或退火区12以优先对退火区12内的某些期望区进行退火。在一个实施例中，如图1A所示，仅衬底的一个或多个预定区，例如退火区12，在任意给定的时间被暴露到能量源20的辐射。在本发明的一个方面，把衬底10的单个区域顺序暴露于从能量源20供给的所希望量的能量使得优先对衬底的期望区进行退火。在一个实例中，通过相对于电磁辐射源(例如常规的X/Y台、精准台)的输出转移衬底和/或相对于衬底转移辐射源的输出，在另一个之后暴露衬底表面上的一个区域。一般，使用一个或多个常规的电致动器17(例如，直线电动机、导螺杆和伺服电动机)来控制衬底10的运动和位置，该电自动器17可以是独立精确台的一部分(未示出)。可用于支撑和定位衬底10及热交换器件15的常规精准台，可从加利福尼亚州、罗纳特巴克的ParkerHannifin公司购买。在另一实施例中，同时全部连续暴露衬底10的整个表面(例如，连续暴露全部的退火区12)。
在一个方面中，使供给辐射到其的退火区12大小合适以匹配管芯13(例如，图1中示出了40个“管芯”)或形成在衬底表面上的半导体器件(例如存储器芯片)的大小。在一个方面中，对准退火区12的界面并使其大小合适以适于匹配在每个管芯13的界面的“切口”或“划线”线10A内。在一个实施例中，在执行退火工艺之前，利用一般在衬底表面上找到的对准标记和其它常规技术将衬底对准到能量源20的输出，以便可以将退火区12充分地对准到管芯13。顺序设置退火区12使得它们仅在管芯13之间的自然出现的未使用间隔/边界，例如划线或切口线中交叠，减少在器件形成于衬底上的区域中重叠能量的需要，并由此降低了交叠退火区之间的处理结果的变化。因此，处理变化的量，由于暴露到由能量源20供给的能量的变化量处理衬底的临界区而被最小化，因为可以最小化在顺序设置的退火区12之间的供给的能量的交叠。在一个实例中，每个顺序放置的退火区12都是约22mm×约33mm尺寸的矩形区(例如726平方毫米(mm2)的面积)。在一个方面中，形成在衬底表面上的每个顺序放置的退火区12的面积在约4mm2(例如2mm×2mm)和约1000mm2(例如25mm×40mm)之间。
通常采用能量源20提供电磁能以优先对衬底表面的某些希望区进行退火。典型的电磁能量源包括，但不限于，光辐射源(例如激光、闪光灯)、电子束源、离子束源和/或微波能量源。在一个方面中，将衬底10暴露到在一个或多个合适的波长发出辐射的激光的多个脉冲能长达所希望的时间段。在一个方面中，调整来自能量源20的能量的多个脉冲，以便优化在退火区12上供给的能量和/或提供给脉冲周期的能量，以不熔融衬底表面上的区域，但供给足够的能量以可控地允许掺杂剂的主要部分在退火区中扩散，以及退火区内大部分量的损伤一次被去除一个晶格面，或小组晶格面。每个脉冲完成微退火循环会导致掺杂剂从高浓度区到低浓度区的一些扩散，并且会导致在无序退火区底部附近的有序晶体的少量晶格面的外延生长。在一个方面中，调整能量源20的波长以便辐射的主要部分被设置在衬底上的硅层吸收。对于在包含硅的衬底上执行的退火工艺，辐射的波长可小于约800nm，且可以在深紫外线(UV)、红外线(IR)或其它所希望的波长供给辐射的波长。在一个实施例中，能量源20是强光源，例如激光，采用该光源来供给约500nm和约11微米之间波长的辐射。在另一实施例中，能量源20是特征为多个发出辐射灯的闪光灯阵列，例如氙、氩或氪放电灯。在一些实施例中还可使用钨卤素灯，但它们通常不普遍，因为由于加热和冷却灯丝的需要，它们不能足够快地照亮和熄灭来产生所需要的短脉冲。因此钨卤素灯在使用时必须与快门一起使用来处理脉冲。而且，钨卤素灯通常供给低能量密度，所以需要更多。在所有情况下，在退火工艺中使用的能量脉冲通常会在较短时间出现，例如约1毫秒至约10毫秒的数量级。
图1B是图1A的设备的示意性侧视图。电源102耦合至能量源20。能量源20包括能量发生器104和光学组件108，能量发生器104可以是例如如上所述的光源。配置能量发生器104以得到能量并将它引入光学组件108，其会使希望向衬底10供给的能量成形。光学组件108通常包括透镜、滤光器、反射镜等，配置以聚焦、极化、去极化、过滤或调节由能量发生器104产生的能量的相干性，目的是供给均匀列的能量到退火区12。
为了供给能量脉冲，可提供开关106。开关106可以是在1μsec以下打开或闭合的快门。可选地，开关106可以是光学开关，例如在阈值强度的光撞击到它上时，在小于1μsec时变得明显的墨晶。在一些实施例中，开关可以是普克尔斯盒。在一些实施例中，可配置光学开关在小于1纳秒内改变状态。光学开关通过中断导向衬底的电磁能的连续束而产生脉冲。该开关由控制器21操作，且可定位在能量发生器104的外部，例如耦合或固定到能量发生器104的出口区，或者其可定位在能量发生器104的内部。在可选实施例中，可通过电气装置切换能量发生器。可配置控制器21以如需要的那样接通和断开电源102，或者可提供电容器110，其借助由控制器21通电的电路通过电源102充电和放电到能量发生器104中。通过电容器的电气开关是自开关的方式，因为能量发生器104在由电容器110提供的电能落入某一功率阈值以下时能停止产生能量。当由电源102再充电电容器110时，其可被放电到能量发生器104中以产生另外的能量脉冲。在一些实施例中，可配置电气开关以在小于1纳秒内接通或断开电源。
在一个实施例中，退火工艺包括激活退火步骤，接着是连续脉冲退火工艺，以提供所希望的器件特性。在一个实施例中，激活步骤可包括将衬底加热到约400℃和约800℃之间的温度达约1分钟的时间段。在另一实施例中，激活步骤包括预加热衬底。
在退火工艺期间衬底的温度控制
在一个实施例中，希望在热处理期间通过设置衬底10的表面与热交换器件15的衬底支撑表面16热接触来控制衬底的温度，示于图1中。通常在退火工艺之前或退火工艺期间采用热交换器件15加热和/或冷却衬底。在该结构中，可使用热交换器件15，例如可从加利福尼亚州、圣克拉拉的应用材料公司获得的常规衬底加热器，来提高衬底的退火区的后处理性质。通常，衬底10被放置在包含热交换器件15的处理室(未示出)的封闭式处理环境(未示出)内。可抽空在处理期间衬底存在的处理大气环境或包含适合于所希望工艺的气体。例如，可在需要提供给室的某些气体的沉积或注入工艺中使用本发明的实施例。气体可以是反应性的，例如用于沉积工艺的前体，或非反应性的，例如在常规热工艺中通常使用的惰性气体。
在一个实施例中，可在执行退火工艺之前预加热衬底，以便最小化所需的增加的退火能量，其会由于衬底的快速加热和冷却而降低引起的应力，且还可能最小化衬底的退火区中的缺陷密度。在一个方面中，热交换器件15包含电阻加热元件15A和温度控制器15C，用来加热设置在衬底支撑表面16上的衬底。温度控制器15C与控制器21通信(以下论述的)。在一个方面中，希望将衬底预加热到约20℃和约750℃之间的温度。在一个方面中，在衬底由含硅材料形成的地方，希望将衬底预加热到约20℃和约500℃之间的温度。
在另一实施例中，希望在处理期间冷却衬底以减少由于在退火工艺期间加到衬底上的能量而引起的内扩散。在需要增加熔融衬底的工艺中，后来的冷却会增加再生长速度，其在处理期间可以增加各个区域的非晶化，例如结合图8描述的。在一种结构中，热交换器件15包含一个或多个流道15B和低温冷却器15D，用来冷却设置在衬底支撑表面16上的衬底。在一个方面中，采用与控制器21通信的常规低温冷却器15D供给冷却流体通过一个或多个流道15B。在一个方面中，希望将衬底冷却到约-240℃和约20℃之间的温度。
通常设计控制器21(图1A)以便于控制和自动控制这里描述的热处理技术，且一般可包括中央处理单元(CPU)(未示出)、存储器(未示出)和支撑电路(或I/O)(未示出)。CPU可以是用在控制各种工艺和硬件(例如常规的电磁辐射检测器、电动机、激光硬件)的工业设置中的任何形式的计算机处理器中的一种，并且监测这些工艺(例如衬底温度、衬底支撑温度、脉冲激光的能量的量、检测器信号)。存储器(未示出)连接至CPU，且可以是一个或多个可读可用的存储器，例如随机存取存储器(RAM)、只读存储器(ROM)、软盘、硬盘或任何其它形式的本地或远程数字存储器。软件指令和数据可以被编码和储存在存储器内用于指示CPU。支持电路(未示出)还连接至用于以常规形式支持处理器的CPU。支持电路可包括常规的高速缓冲存储器、电源、时钟电路、输入/输出电路、子系统等。由控制器可读的程序(或计算机指令)确定在衬底上可执行的任务。优选地，该程序是由控制器可读的软件且包括监测和控制衬底位置、在每个电磁脉冲中提供能量的量、一个或多个电磁脉冲的时间、作为每个脉冲的时间函数的强度和波长、衬底各个区域的温度及其任一组合的代码。
选择性加热
在试图最小化形成的器件的各个区域之间的内扩散，去除衬底材料中的缺陷，和在衬底的各个区域中更均匀地分布掺杂剂时，可在衬底的各个区域上执行一个或多个处理步骤以使它们在退火工艺期间暴露到从能量源提供的能量时优选地熔融。更改衬底第一区域的性质的工艺使得当在退火工艺期间暴露到约相同量的能量时优先熔融不是衬底的第二区域，在下文描述为在这两个区域之间建立熔点对比。通常，可以更改允许优先熔融衬底的希望区域的衬底性质包括在衬底的所希望区内注入、推进(driving-in)和/或共沉积一种或多种元素，对衬底的所希望区域造成物理损伤，以及优化形成的器件结构以在衬底的所希望区域中建立熔点对比。将依次回顾这些更改工艺的每一个。
图2A-2C示出了电子器件200在结合本发明一个实施例的器件制备序列的不同阶段的截面图。图2A示出了形成在衬底10的表面205上的一般电子器件200的侧视图，其具有两个掺杂区201(例如掺杂区201A-201B)，例如MOS器件的源和漏区，栅极215和栅极氧化层216。掺杂区201A-201B通常是通过将希望的掺杂剂材料注入到衬底10的表面205中形成的。通常，一般的n型掺杂剂(施主型核素)可包括砷(As)、磷(P)和锑(Sb)，且一般的p型掺杂剂(受主型核素)可包括硼(B)、铝(Al)和铟(In)，它们被引入半导体衬底10中以形成掺杂区201A-201B。图3A示出了掺杂剂材料的浓度作为自表面205到衬底10中沿着延伸过掺杂区201A的路径203的深度的函数(例如曲线C1)的实例。在注入工艺之后掺杂区201A具有结深度D1，其可定义为掺杂剂浓度降低到可忽略量的点。应注意，图2A-2E仅是指示出本发明各个方面的一些，且不是指限制于可利用这里描述的本发明的各个实施例所形成的器件的类型、结构的类型或器件的区域。在一个实例中，掺杂区201(例如MOS器件中的源或漏区)可以相对于栅极215(例如MOS器件中的栅极)的位置升高或降低，而不改变这里描述的本发明的范围。当半导体器件尺寸降低时，形成在衬底10的表面205上的电子器件200的结构元件的位置和几何形状可变化以改进器件可制造性或器件性能。还应注意，如图2A-2E所示，仅单个掺杂区201A的更改不是指限制于这里描述的本发明的范围，仅指的是示出可以如何使用本发明的实施例来制造半导体器件。
图2B示出了如图2A所示的电子器件200在用来选择性地更改衬底10的分立区(例如更改区210)的性质的工艺步骤期间的侧视图，在该情况下该区域是包含单个掺杂区201A的区域，以建立熔点对比。在执行更改工艺之后，将在更改区210和未更改区211之间产生熔点对比。在一个实施例中，更改工艺包括将材料加到一层上的步骤，就好象被沉积在衬底的表面上一样，其中采用结合的材料来与衬底材料形成合金以降低更改区210内的区域202的熔点。在一个方面中，在外延层沉积工艺期间将结合材料加到沉积层。
在另一实施例中，更改工艺包括注入(参见图2B中的“A”)材料的步骤，该材料用来与衬底材料形成合金以降低更改区210内的区域202的熔点。在一个方面中，采用该更改工艺将合金材料注入到深度D2，如图2B所示。图3B示出了掺杂剂材料的浓度(例如曲线C1)和注入的合金材料(例如曲线C2)作为自表面205穿过衬底10沿着路径203的深度的函数的实例。在一个方面中，衬底10由含硅材料形成且可使用的注入合金材料例如包括锗(Ge)、砷(As)、镓(Ga)、碳(C)、锡(Sn)和锑(Sb)。通常，合金材料可以是当在存在衬底加热时基底材料会导致更改区210中的区域202的熔点相对于未更改区211降低的任何材料。在一个方面中，硅衬底的区域是通过添加约1％和约20％之间的锗来更改的以降低更改的和未更改的区域之间的熔点。相信，添加这些浓度的锗将会使更改区相对未更改区的熔点降低约300℃。在一个方面中，形成在硅衬底中的区域202包括锗(Ge)和碳(C)，以便形成SixGeyCz合金以相对于未更改区211降低区域202的熔点。在另一方面中，硅衬底的区域是通过添加约1％或更少的砷来更改的，以降低更改区和未更改区之间的熔点。其它重要的合金包括，但不限于，硅化钴(CoxSiy，其中y通常大于约.3x且小于约3x)、硅化镍(NixSiy，其中y通常大于约.3x且小于约3x)、和硅化镍-锗(NixGeySiz，其中y和z通常大于约.3x且小于约3x)以及其它硅化物和类似的材料。
在另一实施例中，更改工艺包括对各个更改区(例如更改区210)中的衬底10材料引起一些损伤的步骤以损伤衬底的晶体结构，由此使这些区域更加非晶化。引起对衬底的晶体结构的损伤，例如损伤单晶硅衬底，将会由于衬底中的原子键合结构的变化而降低该区域相对于未受损区域的熔点，由此引起在两个区域之间的热力学性质差异。在一个方面中，对图2B中的更改区210的损伤是通过用可以对衬底表面造成损伤的抛射体轰击衬底10的表面25(见图2B中的“A”)来进行的。在一个方面中，抛射体是硅(Si)原子，其被注入到含硅衬底中以引起对更改区210内的损伤。在另一方面中，对衬底材料的损伤是通过利用注入工艺用气体原子例如氩(Ar)、氪(Kr)、氙(Xe)或甚至氮(N2)、离子束或偏压等离子体轰击该表面引起对更改区210的区域202的损伤来造成的。在一个方面中，采用更改工艺来建立引起损伤至深度D2的区域202，如图2B所示。相信，约5×1014和约1×1016/cm2之间的位错或空位密度有助于建立更改区210与未更改区211之间的熔点对比。在一个方面中，图3B示出了掺杂剂材料的浓度(例如曲线C1)和缺陷密度(例如曲线C2)作为自表面205且穿过衬底10沿着路径203的深度的函数的实例。
应注意，虽然图2A-2B示出了在掺杂工艺之后执行更改工艺的工艺顺序，但该工艺顺序不是指限制这里描述的发明的范围。例如，在一个实施例中，希望在执行图2A中描述的掺杂工艺之前执行图2B中描述的更改工艺。
图2C示出了图2B中所示的电子器件200被暴露到来自能量源发出的辐射“B”、例如来自激光的光辐射的侧视图。在该步骤期间，在施加辐射脉冲“B”之后，将设置在整个衬底10上的更改区(例如更改区210)和未更改区(例如211)暴露于大量能量，其会造成更改区210中的区域202选择性地熔融和再凝固，同时未更改区211保持固态。通过知道区域202的所需深度、建立区域202所用的材料、形成电子器件200所用的其它材料和形成的电子器件200内的部件的热转移特性，可以将施加辐射“B”的能量的数值、能量密度和持续时间设置为优先熔融区域202。如图2C和3C所示，一旦曝露给辐射“B”，区域202的再熔融和凝固就会导致掺杂剂原子(例如曲线C1)和合金原子(例如曲线C2)的浓度更均匀地分布在区域202中。而且，区域202和衬底体材料221之间的掺杂浓度有清晰边界(即“超陡”结)，由此最小化了衬底体材料221中不希望的扩散。在上述实施例中，其中在衬底10中引起损伤以提高熔点对比，缺陷浓度(例如曲线C2)在再凝固之后将优选地下降到可忽略水平。
表面性质的更改
在一个实施例中，改变衬底10的各个区域202之上的表面的性质以建立一个或多个所希望区域之间的热对比。在一个方面中，更改所希望区域中衬底表面的发射率，以改变在处理期间被衬底表面吸收的能量的量。在该情况下，具有较高发射率的区域可以吸收从能量源20接收的更多能量。当执行包含衬底表面的熔融的退火工艺时，在衬底表面获得的处理温度可以很高(例如对于硅为～1414℃)，因为辐射传热是主要的热损失机理，改变发射率可以对热对比有显著作用。因此，衬底表面不同区域的发射率的变化会对由衬底的不同区域达到的最终温度有显著影响。在退火工艺期间低发射率的区域例如可以升高到熔点以上，而吸收了相同量的能量的高发射率的区域会保持基本上在熔点以下。由此，衬底表面可具有在源波长的每一热质量的发射率接近相同但总发射率不同的区域。改变各个表面的发射率，或发射率对比，可经由低或高发射率涂层选择性沉积到衬底表面上和/或更改衬底的表面(例如表面氧化、表面粗糙化)来完成。
在一个实施例中，更改一个或多个区域中衬底表面的反射率，以改变在衬底10暴露到能量源的能量时所吸收的能量的量。通过改变衬底表面的反射率，在衬底表面及下面的区域中被衬底吸收的能量的量和获得的最大温度将基于反射率而不同。在该情况下，具有低反射率的表面将会获得比具有高反射率的另一区域高的温度。可经由低或高反射涂层选择性沉积到衬底表面上和/或更改衬底表面(例如表面氧化、表面粗糙化)来实现改变衬底表面的反射率。可选择性地将高吸收的(非反射的)涂层涂覆到在退火工艺期间将要更迅速地加热的区域。
图2D示出了一个实施例，其中将涂层225选择性地沉积或均匀地沉积且然后选择性地移除，以留下具有相比衬底10的表面205上的其它区域具有不同反射率和/或折射率的层。在该情况下，可以基于涂层225的性质与衬底10的其它区域中吸收的能量(Q2)来调节在涂层225下面的掺杂区201A中的热流(Q1)。以该方式，可以相对其它区域的热损失(Q4)改变由涂层225损失或反射的热量(Q3)。在一个方面中，将含碳涂层通过使用CVD、PVD或其它沉积工艺沉积在衬底表面上。
图2E示出了一个实施例，其中改变衬底表面的光学性质(例如发射率、反射率)的涂层226被沉积在衬底表面上方，例如图2A中所示的器件上方，然后移除大量材料以建立具有不同光学性质的区域。例如，如图2E所示，涂层226已被从栅极215的表面去除，由此使涂层226的表面和栅极215的表面暴露给入射的辐射“B”。在该情况下，涂层226和栅极215的表面具有不同的光学性质，例如不同的发射率和/或不同的反射率。可通过使用常规的材料去除工艺例如湿法蚀刻或化学机械抛光(CMP)工艺来进行暴露或产生具有不同光学性质所使用的去除工艺。在该情况下，可以基于涂层226的性质与衬底的栅极215区中的吸收和热流(Q2)来调节在涂层226下面的掺杂区201A-201B中的吸收和热流(Q1)。以该方式，可以相对于从栅极215区损失或反射的热量(Q4)来改变从涂层226损失或反射的热量(Q3)。
在一个实施例中，涂层226包含所希望厚度的一个或多个沉积层，通过它们本身或其组合来更改暴露给一种或多种波长的入射辐射的衬底各个区域的光学性质(例如发射率、吸收率、反射率)。在一个方面中，涂层226包含通过它们本身或组合而优先吸收或反射一种或多种波长的入射辐射“B”的层。在一个实施例中，涂层226包含介质材料，例如氟硅酸盐玻璃(FSG)、无定形碳、二氧化硅、碳化硅、碳锗硅合金(SiCGe)、含氮的碳化硅(SiCN)、由从加利福尼亚州圣克拉拉的应用材料公司商业可得到的工艺制作的BLOKTM介质材料、或通过使用化学汽相沉积(CVD)工艺或原子层沉积(ALD)工艺沉积在衬底表面上的含碳涂层。在一个方面中，涂层226包含金属，例如，但不限于，钛(Ti)、氮化钛(TiN)、钽(Ta)、钴(Co)或钌(Ru)。
应注意，这里论述的各个实施例可相互结合使用，以进一步增加工艺窗。例如，选择性沉积的光吸收涂层可结合某些定义区的掺杂来使用，以加宽退火工艺的工艺窗。
调节能量源输出以获得优先加热
如上所述，通常采用能量源20来供给电磁能以优先熔融衬底10的某些所希望区。一般的电磁能量源包括，但不限于，光辐射源(例如激光(UV、IR等波长))、电子束源、离子束源和/或微波能量源。在本发明的一个实施例中，采用能量源20来提供光辐射，例如激光，以将衬底的所希望区选择性地加热到熔点。
在一个方面中，将衬底10暴露给在一种或多种合适波长发出辐射的激光的能量脉冲，且发出的辐射具有所希望的能量密度(W/cm2)和/或脉冲持续时间以增强某些所希望区域的优先熔融。对于在含硅衬底上执行的激光退火工艺，辐射的波长一般小于约800nm。在任一情况下，激光工艺通常在衬底的给定区发生较短时间，例如约1秒以下的数量级。可根据衬底的材料性质基于激光退火工艺的光学和热学模型来确定在退火工艺中使用的所希望波长和脉冲分布。
图4A-4D示出了各个实施例，其中调节从能量源20供给退火区12的能量脉冲的各种属性(图1)作为时间的函数以获得改进的热对比和退火工艺结果。在一个实施例中，希望改变激光脉冲的形状作为时间的函数，和/或改变提供的能量的波长，以增强输入到将被熔融的衬底的区域中的热量并且最小化输入到其它区域中的热量。在一个方面中，还希望改变向衬底供给的能量。
图4A用图表示出了提供的能量图与可从能量源20供给到衬底10的(见图1)单脉冲电磁辐射的时间(例如脉冲401)的关系。图4A中所示的脉冲通常是矩形脉冲，其供给恒量能量(E1)长达一完整脉冲持续时间(t1)。
在一个方面中，当脉冲401被供给给衬底10时，可改变脉冲401的形状作为时间的函数。图4B用图表示出了可从一个能量源20向具有不同形状的衬底10供给的电磁辐射的两个脉冲401A、401B的图。在该实例中，每个脉冲可包含相同的总能量输出，如由每个曲线下的面积表示的，但暴露衬底10的区域给一个脉冲与另一脉冲的效果可提高在退火工艺期间经历的熔点对比。因此，通过修整在每个脉冲中提供的能量的形状、峰值功率水平和/或量，可改善退火工艺。在一个方面中，该脉冲是高斯形状的。
图4C用图表示出了形状为梯形的电磁辐射脉冲(例如脉冲401)。在该情况下，在脉冲401的两个不同段(例如402和404)中，改变提供的能量作为时间的函数。虽然图4C示出了脉冲401的分布或形状，其中能量与时间以线性形式变化，但这不是要限于本发明的范围，因为在脉冲中提供的能量的时间变化例如可具有二度、三度或四度形状的曲线。在另一方面中，在脉冲中提供的能量的分布或形状作为时间的函数可以是二阶、三阶或指数状曲线。在另一实施例中，在处理期间使用具有不同形状(例如，矩形和三角形调制脉冲、正弦曲线和矩形调制脉冲、矩形、三角形和正弦曲线调制脉冲等)的脉冲来获得所希望的退火结果是有利的。
根据器件的各个区域的性质，可修整提供的电磁辐射脉冲的形状以改善退火工艺结果。参考图4B，例如，在某些情况下，其中在退火工艺期间将被加热的衬底的各个区域通过具有低热导电性的区域与器件的其它区域热隔离，使用具有与脉冲401B相似形状的脉冲是有利的。具有较长持续时间的脉冲是有利的，因为衬底的更多热导电性材料区将具有更多的时间来通过传导散逸热量，而将被退火的区域是热隔离的，导致在那些区域中的更高温度。在该情况下，可以适当地选择脉冲的持续时间、峰值功率水平和总能量输出，所以不打算被退火的区域将保持冷却。当使用改变发射率的表面来建立熔点对比时，修整脉冲形状的工艺也是有利的。
参考图4C，在一个实施例中，调节段402的斜率、脉冲401的形状、段403的形状、在功率级的时间(例如在能级E1的段403)、段404的斜率和/或段404的形状来控制退火工艺。应注意，由于涉及颗粒和工艺结果变化性，通常不希望使退火区内的材料在处理期间蒸发。因此希望调节能量脉冲的形状以使退火区的温度快速达到目标温度，而不使该区域过热和导致材料蒸发。在一个实施例中，如图4G所示，可调节脉冲401的形状使得具有多个段(即段402、403A、403B、403C和404)，用于使退火区快速达到目标温度且将该材料保持在那个温度长达所希望的时间段(例如t1)，同时防止退火区内的材料蒸发。时间长度、段的形状和每个脉冲段的持续时间可随着尺寸、熔融深度和包含在退火区内的材料的变化而变化。
在另一方面中，可组合多个波长的辐射能量来提高转移到衬底所希望区域的能量以获得提高的热对比和/或改善退火工艺结果。在一个方面中，改变由组合的波长的每个波长估计的能量的量来改善热对比和改善退火工艺结果。图4D示出了一个实例，其中脉冲401包含两种波长，其可供给每单位时间不同量的能量以改善热对比和/或改善退火工艺结果。在该实例中，在脉冲的整个周期以恒定水平将频率F1施加到衬底，且在除了脉冲的周期期间达到最高点花费的一段时间的部分之外的大部分周期以恒定水平将频率F2施加到衬底10。
图4E用图表示出了脉冲401具有在两个不同频率F3和F4供给能量的两个连续段的图。因此，由于衬底的各个区域可用不同的速率吸收不同波长的能量，所以使用包含可以供给可变量能量的多个段波长的脉冲是有利的，如图4D和4E所示，以获得所希望的退火工艺结果。
在一个实施例中，在不同的时间供给两种或多种电磁辐射脉冲到衬底的区域，以便可以容易地控制基板表面上的区域的温度。图4F用图表示出了两个脉冲401A和401B的图，其以时间分开供给变化距离，或周期(t)，以选择性地加热基板表面上的某些区域。在该结构中，通过调节随后的脉冲之间的时间(t)，可以容易地控制由衬底表面上的区域达到的峰值温度。例如，通过减小脉冲之间的时间(t)，或频率，在第一脉冲401A中供给的热量具有更少的时间来在供给第二脉冲401B之前散逸，其会导致衬底中获得的峰值温度比脉冲之间的周期增加时的高。通过以该方式调节该时间，可以容易地控制能量和温度。在一个方面中，希望确保每个脉冲本身不包含足够的能量使衬底达到目标温度，但脉冲的组合会使区域202达到目标温度。供给多个脉冲例如两个或多个脉冲的这个工艺，将易于降低由衬底材料与供给单脉冲能量所经历的热冲击。热冲击会造成对衬底的损伤，且会产生在衬底上执行的随后处理步骤中引起缺陷的颗粒。
参考图4F，在一个实施例中，顺序操作两个或多个能量源，例如激光器，以实现衬底表面的热分布作为时间的函数。例如，一个激光器或激光器阵列可供给脉冲401A，其将衬底表面升高到温度T0需时间t1。在t1结束时或之前，从第二激光器或串联工作的多个激光器供给第二脉冲401B，使衬底温度达到温度T1需时间t2。由此可以通过控制从多个激光器供给的连续脉冲能量来成形热分布。该工艺可具有热处理好处，例如，但不限于，控制掺杂剂扩散和掺杂剂扩散的方向的应用。
电磁辐射脉冲
为了供给足够的电磁辐射给含硅衬底的表面，或由需要热处理的另外材料组成的衬底，可使用以下的工艺控制。
在一个实施例中，顺序操作两个或多个电磁能量源，例如激光器，以成形被热处理的表面的热分布，且以操作激光器的这种方式来校正脉冲之间的能量变化。在一个方面中，示意性地示于图1A中的能量源20，包含两个或多个电磁能量源，例如，但不限于，光辐射源(例如激光器或闪光灯)、电子束源、离子束源、和/或微波能量源。来自器件例如脉冲激光器的脉冲之间的能量可具有每个脉冲的百分比变化。脉冲能量的变化对于衬底热处理来说是不能接受的。为了校正该脉冲变化，一个或多个激光器供给升高衬底温度的脉冲。然后使用电子控制器(例如图1中的控制器21)来计算“修整”所需的能量的量或调节热分布(例如衬底的区域的温度作为时间的函数)，使得其位于工艺目标之内并命令第二小激光器或一系列小激光器供给最终的能量以完成热处理，其中采用该电子控制器来监测供给的脉冲和正在供给的脉冲的能量、或上升时间。电子控制器通常使用一个或多个常规辐射检测器来监测向衬底供给的脉冲的能量和/或波长。小激光器还可具有在脉冲输出能量的峰峰变化，但因为它们供给每个脉冲基本比在表面处理开始的初始脉冲(或多个脉冲)少的能量，所以该误差通常会在工艺限制之内。由此采用电子控制器来补偿由脉冲供给的能量的变化，由此确保在热处理期间供给所希望的能量水平。
在一个方面中，还可利用具有彩色频率的带宽、多个波长、单个或多个时间和空间激光模型以及极化状态的单色(波长)激光来实现以上论述的两个或多个能量源。
一个或多个激光器的输出将很可能没有被供给到衬底表面的校正空间和时间能量分布。因此，使用利用微透镜来成形激光器输出的系统，在衬底表面建立均匀的空间能量分布。微透镜的玻璃类型和几何形状的选择可补偿在用于估计脉冲激光能量给衬底表面所需的光具组中的热聚焦效应。
在衬底表面的脉冲能量的高频变化，称为光斑，是通过入射能量的建设性的和破坏性的相位干涉的相邻区域来产生的。光斑补偿可包括以下：表面声波器件，用于快速改变衬底的相位使得该快速变化基本上比激光脉冲的热处理时间快；激光脉冲的脉冲添加；例如改变激光脉冲的极化，供给线性极化的多个同时的或延迟的脉冲但在非平行条件下具有它们的极化状态(e矢量)。
供给电磁辐射
图5是示出一个实施例的处理室的区域的截面图，其中采用能量源20将大量能量从背侧表面501估计给衬底10的退火区12以优先熔融退火区12内的某些所希望区域。在一个方面中，在任何给定的时间将衬底的一个或多个定义区，例如退火区12，暴露给能量源20的辐射。在一个方面中，将衬底10的多个区域顺序暴露给通过背侧表面501从能量源20供给的所希望量的能量，以使得优先熔融衬底的所希望区域。在一个方面中，使退火区12的大小适合以匹配管芯(例如图1A中的部件#13)，或形成在衬底10的顶表面502上的半导体器件的大小。在一个方面中，对准退火区12的界面并使其大小合适，以适于匹配在每个管芯的界面的“切口”或“划线”线内。因此，使由于暴露给来自能量源20的能量的变化量而引起的工艺变化的量最小化，因为可以最小化顺序放置的退火区12之间的交叠量。在一个实例中，退火区12是矩形区，其尺寸为约22mm×约33mm。
在一个实施例中，衬底10被设置在形成于具有开口512的衬底支撑510上的衬底支撑区511中，允许衬底10的背侧表面510接收来自能量源20的能量。需要辐射指向衬底10的背侧使得支撑510中的开口是必要的。本发明的其它实施例不需要环形衬底支撑。参考图5，从能量源20发出的辐射“B”加热区域503用于吸收所发出能量的一部分。可采用能量源20来供给电磁能以优先熔融衬底表面的某些所希望区域。对于该实施例，典型的电磁能量源包括，但不限于，光辐射源(例如激光器)和/或微波、红外线或近红外线或UV能量源。在一个方面中，将衬底10暴露给来自在一个或多个合适的波长发出辐射的激光器的能量脉冲长达所希望的时间段。在一个方面中，修整来自能量源20的能量脉冲以便优化在整个退火区12上供给的能量的量和/或在脉冲周期供给的能量的量，以获得某些区域的所希望的热处理。在一个方面中，调整激光器的波长以便辐射的主要部分被设置在衬底10上的硅层吸收。对于在含硅衬底上执行的激光退火工艺，辐射的波长一般大于约900nm，但可供给深紫外线(UV)、红外线(IR)或其它希望的波长。在任一情况下，通常在衬底的给定区进行退火工艺较短的时间，例如约1秒以下的数量级。
在一个方面中，选择从能量源20发出辐射的波长，以便形成衬底的体材料，与将要通过入射发出的辐射曝光加热的顶表面510附近的区域相比，对于入射辐射是更透明的。在一个方面中，将要被加热的区域包含吸收通过衬底背侧提供的大量能量的材料，例如掺杂剂材料或具有在注入工艺期间产生的晶体损伤(例如晶体缺陷、弗伦克尔缺陷、空位)的材料。通常掺杂剂材料可以是硼、磷或用在半导体处理中的其它常用的掺杂剂材料。在一个实施例中，形成衬底的体材料是含硅的材料，且发出辐射的波长大于约1微米。在另一方面中，能量源20包含CO2激光器，其用于发射中心在9.4和10.6微米左右的基波带。在又一方面中，能量源20用于供给在红外线区中的波长，其通常在约750nm和约1mm之间。
在一个实施例中，吸收涂层(未示出)被设置在衬底10上的退火区12之上，使得通过衬底背面供给的入射辐射可以在穿过衬底之前被吸收。在一个方面中，吸收涂层是金属，例如钛、氮化钛、钽或其它适合的金属材料。在另一方面中，吸收层是碳化硅材料、含碳材料例如无定形碳材料或掺杂的金刚石类碳、或用在半导体器件制造中常用的其它适合的材料。
在一个实施例中，将两种波长的光供给给衬底的所希望区域，以便使用第一波长的光在衬底中从掺杂剂产生自由载流子(例如电子或空穴)或在所希望的退火区中发现的其它离子化晶体损伤，以便产生的自由载流子将在第二波长吸收通过衬底背面供给的能量。在一个方面中，第一波长是“绿光”的波长(例如约490nm至570nm)和/或较短波长。在一个实施例中，从来自能量源20的衬底相对侧上的第二源520将第一波长以所希望的功率密度(W/cm2)供给到衬底的所希望区域，示于图5中。在另一实施例中，穿过衬底背侧从能量源20供给两种波长(例如第一和第二波长)。在另一实施例中，从两个独立的电磁能量源(未示出)通过衬底背侧供给所希望功率密度(W/cm2)的两种波长(例如第一和第二波长)。
脉冲序列退火(pulse train annealing)
为了解决下一代器件制备的挑战，使用多个电磁辐射脉冲的退火工艺或脉冲序列退火在一些工艺中是有用的。将多个同样的电磁辐射脉冲供给到衬底，每个脉冲完成将几个原子层衬底表面加热到亚熔融温度的单一微退火工艺，例如对于硅衬底约1300℃，1微秒(毫秒)以下，然后使给予的能量在晶格内完全散逸以便受影响的晶格层的温度回到受控预热温度附近的较低温度。预热温度是在供给第一脉冲之前恰好保持衬底的温度，且可以在约400℃和约800℃之间。在每个微退火循环中，没有束缚到晶格的硅和掺杂剂原子移动原子半径的一部分。固定到晶格的那些原子通常不会移动，因为它们没有从供给的脉冲接收到足够多的能量。以该方式，每个微退火周期移动独立的填隙原子和掺杂剂原子到所希望的晶格位置。当填隙原子或掺杂剂填充晶格位置时，不是这样定位的其它填隙原子或掺杂剂会扩散穿过衬底直至它们在晶格内找到所希望的位置。以该方式，可以使用脉冲序列退火(下文中“PTA”)来控制填隙原子和掺杂剂在晶格内的原子位置，且可控地修补在现有的处理步骤期间(例如注入工艺)形成的晶格缺陷，而不产生过扩散。由此PTA是可以用于控制原子以原子长度尺度在半导体器件内移动的工艺。
图6A是示出根据本发明一个实施例的工艺的流程图。图6B-6D示出了在工艺600各个阶段的目标衬底的性质。在一个实施例中，衬底可通过将多个电磁能量脉冲供给给衬底表面来退火，将每个脉冲配置成在衬底的至少一部分上执行微退火工艺。可通过前述的源，包括激光、闪光灯和UV和微波源的收集来产生该能量发射。在一些实施例中，能量发射采取如上所述的短持续时间脉冲的形式，每个脉冲持续时间范围从约1纳秒到约10纳秒。每个脉冲通常以至少10毫瓦(mW)例如在约10mW和10W之间的功率水平提供约0.2J/cm2至约100J/cm2的能量密度。在一个实施例中，例如，由每个脉冲提供的能量密度为约0.5J/cm2。选择脉冲所使用的光的波长以使原子在衬底的晶格中的运动优化。在本发明的一些实施例中，在红外线光谱内的波长供给能量脉冲。其它实施例使用在UV光谱内或组合不同光谱的波长的光的脉冲。
不受理论限制，相信通过供给多个电磁辐射脉冲，PTA能实现原子级控制原子在衬底内的运动，其中每个脉冲执行完整的微退火循环。供给到衬底的表面的或被衬底的表面吸收的电磁辐射的每个脉冲将能量提供给在衬底表面或附近的原子。供给的能量会引起原子运动，它们中的一些会改变在晶格内的位置。不管是否会使原子重新安置，在所有的方向上通过衬底材料传输入射能量，例如横向跨过衬底的表面，且垂直进入衬底。在每个脉冲中供给的能量通常会产生声波，其可以被检测器探测到，例如声波(例如声音)检测器或光声波检测器，其被配置以探测能量波传播过衬底的性质。探测的性质可包括幅度、频率和相位。傅立叶分析信号会产生与用于反馈控制的高温计类似的监测处理。可将原材料提供给控制器，例如图1A和1B的控制器21，其可配置以产生控制信号来调节向衬底供给的能量。控制器可调节输入到每个脉冲的功率，或脉冲的频率或持续时间。
本发明的实施例提供了通过将电磁辐射脉冲提供给衬底的表面，用于优先使独立原子在晶格内略微移动的方法。如上所述，可将辐射供给给衬底表面的区域，或一次供给给衬底的整个表面。可选择辐射的波长和强度把晶格内的独立原子作为靶。例如，掺杂的单晶硅衬底将具有大部分硅原子与一些掺杂剂原子位于填隙位置或晶格位置中的晶格。在一些情况下，掺杂剂的浓度以及由注入掺杂剂的工艺引起的晶体损伤的浓度可以是过量的。在一个实施例中，可设计电磁辐射的脉冲使掺杂剂原子从晶格的一个晶面逐渐增长移动到另一个晶面，以校正掺杂剂的局部浓度变化和晶体损伤。可根据所希望的掺杂剂原子的深度和移动的量，来调整强度和波长。所使用的能量的波长范围通常可从微波例如约3cm，经过可见波长，到深紫外线，例如约150纳米(nm)。在激光器应用中可使用范围例如从约300nm到约1100nm的波长，例如小于约800nm的波长。可通过提供包括照亮衬底表面的绿光的载流子辐射来增强较长波长的效果。还可设计电磁辐射脉冲来使硅原子以类似的方式在形成于衬底表面上的硅晶格内逐渐增长移动。供给多个这种辐射的脉冲会引起原子可控的移动到一定程度，这取决于供给的脉冲的数量。由此，能够选择性地修补由注入工艺引起的晶格损伤，例如表面损伤和有效范围损伤，并选择性地调节掺杂剂原子在晶格内的浓度和分布。
在步骤602中，可使用电磁辐射的脉冲，例如激光或闪光灯发射来照射衬底。脉冲可具有在10纳秒和约20纳秒之间的持续时间。撞击衬底表面的每个脉冲将会在传播过衬底的晶格中产生变化。如果脉冲之间的间隔足够长，则振动能在晶格内散逸且以热的形式辐射出去。通过脉冲供给在约0.2J/cm2和约100J/cm2之间的能量到衬底的表面，给予晶格的振动能会以热的形式散逸和在脉冲末端之后约1微秒(μsec)内辐射出去。如果脉冲之间的间隔比所需的时间短以散逸由独立脉冲提供的热量，则会在晶格中产生热量，且晶格温度会升高。该条件接近标准的快速热退火或尖峰脉冲退火，其中衬底被加热到其熔点以下的温度但足够高以使得晶格原子扩散和重新布置。当所希望的扩散长度很小，例如仅几纳米时，常规的热退火工艺会尽力控制原子的平均扩散长度。当前的常规快速热退火(RTA)系统使用可以在大于约1.25秒的周期仅供给能量的灯和支撑电路。热连通时间，或使热量从衬底的正面扩散到背面的时间，约为20毫秒。因此，对于45nm或32nm及更小尺寸的结器件，常规的RTA室不能充分地控制扩散工艺，因为供给的能量会加热整个衬底，导致掺杂剂和其它原子在衬底的全部区域内的不希望的扩散。而且，相信如果供给的脉冲之间的间隔足够长，则每个脉冲的相加效应将不会造成在衬底中的温度升高，由此将使每个脉冲的热效应局部化到恰在衬底表面以下的区域，例如在表面下面直至约100埃或更多，这取决于脉冲持续时间和强度。在一些实施例中，尽管对于提供相同能量的每个脉冲优选，供给具有根据预定方法例如以所希望的图形倾斜向上或向下的能量的脉冲是有利的。
在一些实施例中，10纳秒脉冲之后可以是1毫秒或更大的间隔，该间隔中没有给衬底表面供给能量(例如“休息”时间)。如图10所示，在一个实施例中，希望供给一系列脉冲1000，其中具有幅度E1和持续时间t1的单个电磁能脉冲，或脉冲1001，被供给到衬底表面，之后是具有持续时间t2的“休息”时间1002，其中在收到下一脉冲1001之前没有将能量供给到衬底的表面。在一个实施例中，持续时间t1在约1毫秒和约10毫秒之间，且持续时间t2在约1ms至20ms之间。在一个实施例中，在退火工艺期间供给的每个脉冲1001在同一脉冲持续时间供给相同量的总能量。参考图10，虽然示出了单能量脉冲1001为方波脉冲，但该形状不是指限制于这里描述的发明的范围，因为供给的能量的形状可以是三角形形状、高斯形状、或任何其它的所希望的形状。
应注意，由于少量的晶面或原子会受到短能量脉冲影响，温度或温度梯度的传统定义，对于45nm和32nm器件结点在所希望的退火深度处失去了它们的意义。相信，根据本发明受到电磁辐射脉冲影响的衬底表面附近的局部温度可以瞬间升高到300-1400℃，具体的是晶格中的少量原子的振动。在其它实施例中，可使用闪光灯的光的脉冲，其中可在约10纳秒和约10毫秒之间的周期供给能量在约0.2J/cm2和约100J/cm2之间的脉冲。
图6B示出了具有掺杂区113的衬底。掺杂区113，直接在注入之后和退火之前，具有掺杂剂原子或离子650的注入层。该层是通过注入离子的工艺制造的，其通常会在晶格内产生原子的分布，最高浓度的原子在衬底表面附近，而较低浓度在衬底深处。层650表示最高掺杂浓度在区域113内的位置。如果区域113在注入之前是非晶化的，则直接在注入层650上方和下面的区域113的层仍是非晶的。如果区域113在注入之前不是非晶化的，则直接在注入层650下面的区域113的层将是基本有序的晶格，而直接在注入层650上方的区域113的层将显示出由掺杂剂原子强制通过晶格结构产生的众多晶体缺陷。在任一情况下，退火的目的是重新排序区域113的晶体结构，在晶格中以规则的位置在整个区域113分布掺杂剂原子，以及再结晶或排序区域113的晶格结构。这样的退火会激活掺杂剂原子，如适当地用电子或空穴提供区域113，以及降低晶格缺陷的区域113的电阻率。
在一些实施例中，使用多个脉冲来实现在晶格内的希望的效应。可使用数量从10到100,000的多个脉冲来产生范围从约单个晶面、或约一个原子距离、到多个晶面、或多个原子距离的原子移动。在一个实施例中，使用至少30个脉冲，例如在约30和约100,000个脉冲之间，来对衬底进行退火。在另一实施例中，使用至少50个脉冲，例如在约50和约100,000个脉冲之间，来对衬底进行退火。在另一实施例中，使用至少70个脉冲，例如在约70和约100,000个脉冲之间，来对衬底进行退火。在另一实施例中，使用至少100个脉冲，例如在约100和约100,000个脉冲之间，来对衬底进行退火。在另一实施例中，使用在约10,000和约70,000个脉冲之间，例如约50,000个脉冲，来对衬底进行退火。脉冲的数量通常会小于约100,000，因为退火工艺将达到端点，超过这个端点就不能完成进一步的退火。如上所述，每个脉冲都实现整个微退火循环。每个脉冲可以仅是足够多能量的以使一些掺杂剂或硅原子移动小于单独晶面的分离距离的距离，导致略微逐渐增加激活或晶体修补。使脉冲能量在衬底内完全散逸，这会在施加下一脉冲之前使移动停止。以该方式调节脉冲的数量能控制扩散和使原子在晶格内重新排列。
入射的电磁辐射对衬底表面的影响是将动能给予晶格中的原子，其被传输通过衬底。本发明的另一实施例提供了通过探测晶格振动的声波结果来监测辐射对衬底的影响。图6C和图6A中的步骤604示出了监测衬底的声波响应，由来自衬底100的辐射的声波652表示。该声波响应表示在衬底中吸收振动能的程度，其提供了关于掺杂剂和填隙位置原子的移动。当晶格序增加、晶格缺陷降低且原子的重新分布降低时，衬底的声波响应会从倾向于吸收入射能量改变到发出更多的能量。以该方式，如同步骤606一样，可探测端点，超过这个端点就会出现少量退火。在一个实施例中，声波检测器654被设置在处理室内，以当电磁辐射脉冲在晶格中产生声波时，测量衬底的声波响应的声音。在该情况下，可设置声波检测器654与衬底表面相邻，使得可以探测由提供的电磁能量脉冲所产生的声波。
在另一实施例中，光声波检测器可被设置在该室内以测量由在来自衬底表面的反射光束上的入射电磁脉冲引起的声波，如图6E中示意性示出的。在一些实施例中，可从向其供给脉冲的衬底的同一表面测量声波响应，且在一些实施例中，如果衬底是晶片的话，则可在衬底的不同表面上测量，例如相反侧。图6E示出了当根据一个实施例将电磁能脉冲供给给衬底表面时，用于探测声波响应的光声波检测器。源656使低功率电磁能660A被导向衬底100的器件一侧，并且检测器658接收反射的辐射660B。由衬底收到的电磁脉冲将会导致衬底100的表面的短持续时间偏移，其随之又会影响反射能660B。由检测器658探测该反射光，且当退火继续时，可分析该反射光以监测衬底100响应接收能量的变化量。当晶体结构改变时，将会改变衬底的声波响应，且可探测端点。如同在图6A的步骤606一样。图6F示出了监测来自衬底背侧的声波效应的光声波检测器的可选实施例。可类似地破坏检测器以探测来自任一表面或侧面和任何常规角度的衬底的反射率、透射率或吸收率。
在其它实施例中，可在预处理工艺步骤使用低能脉冲，以帮助确定需要多大的能量来完成所希望的晶格修补和掺杂剂再配置。在图7A-7E中示出了该工艺顺序。在步骤702中，将低能量脉冲引导到衬底的表面上，如图7B所示。脉冲750可以是正好在需要退火衬底100的掺杂区113下面的强度。脉冲750在可监测和记录的衬底中生成声波响应，如同在步骤704中一样。可设置声波检测器752以记录来自衬底的声波响应，如图7所示。声波响应的分析，步骤706，可通过分析器来进行，在图7C示意性地示出为部件754。分析器754可包括配置的计算机以接收声波信号，回顾和分析该信号(即信号中高亮的有意义的图案)，并且如果收到的能量不在所希望的范围内，则提供一些输出，例如控制未来脉冲的能量或警告操作员。尽管脉冲750不对衬底100进行退火，但声波响应将具有能探测的特征，表示退火所需要的能量脉冲的实际特征。如上所述，具有更多晶体无序的衬底，或更深的无序区，将吸收和散逸更多入射能，且具有更多晶序的衬底将发出更多入射能，产生不同的声波响应。分析可以揭示出最佳的强度和将要在步骤708中供给的脉冲756的数量(图7D)以获得所希望的结果。可监测第二组脉冲的供给，710，且可任选地可通过端点探测712来完成。在图6A和7A中达到端点之后，将最优化地退火区域113，且当掺杂剂被结合到晶格中时，注入层650会消失。
闪光灯设备
图8A示出了根据本发明的一个实施例的设备。主体部分800提供有八角形外壁。主体部分800的第一端810耦合到衬底固定架804。衬底固定架804可配备铰接盖，其配置得允许装载和卸载衬底，或配备用于交换衬底的侧开口，它们两个都没有示于图8A或8B中。可利用衬底固定架804将衬底保持在适当位置，其可通过静电装置、真空装置、夹具、贝努里夹具、空气浮选、针状支承或声波装置来操作，它们一个也没有示出。参考图8B，反射衬垫806可被设置在主体部分800的外壁802的内表面上。优选地配置衬底固定架804以将衬底808保持在与主体部分800基本径向对准的位置，以促进衬底808的最均匀的照射。可配置衬底固定架804以将衬底808保持在任一方位或状态下，包括基本平面方位或变形方位，例如凸曲度或凹曲度。还可配置衬底固定架804以在处理期间将热能供给给衬底808，目的是控制衬底808的体温度。可通过加热或冷却衬底固定架804接触衬底背侧的表面来供给这种热能。可根据本领域公知的方式来完成加热或冷却，例如循环加热或冷却通过衬底固定架的流体。还可通过任何常规的非接触方式来供给背景或体热能，例如热灯、冷却气体灯。例如，可通过静电力或气体压力或真空将衬底808保持在适当位置，冷却气体提供用于衬底808的衬垫，使得在衬底808和衬底固定架804之间不接触。衬底808，单独地或与衬底固定架804组合，可受到转动能，例如通过磁耦合或机械旋转。
再次参考图8A，辐射组件812耦合到主体部分800的第二端814。配置辐射组件812以一种方式容纳多个闪光灯，以将来自闪光灯的宽光谱退火电磁能引入主体部分800中，其反之将能量引到衬底808上。参考图8C，在侧视图示出了辐射组件812，示出了容纳在槽式反射器中的多个闪光灯816。沿着辐射组件812的背面820布置槽式反射器818。配置背面820接近中心在点822的圆的弧，其中满足从辐射组件812的侧壁824延伸的线。辐射组件812可具有覆盖侧壁824的反射衬垫826、背面820和槽式反射器818。辐射组件812还可具有设置在透镜开口830中的透镜828，以通过主体部分800将来自辐射组件812的电磁能引到衬底808上。透镜828可以是简单的或复杂的，具有平面、凸面或凹面。透镜828还可以是菲涅耳透镜，且可以是网状的、小型的(stipled)或小方面的。透镜828占用辐射组件812的透镜开口830和主体部分800的第二端814之间的结。在一些实施例中，可使用一个以上的透镜。在其它实施例中，辐射组件812可以是闪光盒。
图8D示出了通过透镜开口830看到的辐射组件812(图8C)。可以在辐射组件812的背面820上看到闪光灯816和槽式反射器818。该透视图还示出了背面820的圆弧形状。图8E是根据本发明一个实施例的一个槽式反射器和闪光灯的等距图。闪光灯816的形状可以是圆柱形的，且可设置在槽式反射器818内。槽式反射器818的截面可以是抛物线的，以最小化通过散射的能量损失。闪光灯816通过电极832供电，且通过支撑850与槽式反射器间隔开。每个闪光灯可通过独立的电源供电，或一组闪光灯可以分组且通过单一电源供电。反射衬垫826促使发出到槽式反射器818中的光朝着透镜828反射回到辐射组件812中。图8F是根据本发明另一实施例的槽式反射器852的等距图。槽式反射器852的特征在于通常是与图8E的槽式反射器818相同的部件，除了脊854向下在槽的中心之外。该脊用于发送从闪光灯816发出的光反射离开灯，以便反射光不会行进返回穿过灯816。在一个实施例中，脊854形成渐伸线，导致槽式反射器852具有复杂的抛物线型分布。在其它实施例中，槽852可具有渐开的不规则外形，配置其以特定的方式指引反射光。
再次参考图8C，示出了电力系统耦合到辐射组件812用于给闪光灯816供电。示出了电容器834耦合到充电电路836和启动电路838。由此可以利用开关840给电容器充电和放电。示出了电源842用于给电容器834充电，且示出了控制器844用于操作开关。开关840可通过控制器844操作以给电容器834充电和放电。闪光灯816通过启动导线848通电。因为不同长度的启动导线848会导致非均匀的功率输出给闪光灯816和非优化的闪光定时，所以通过功率分配器846给电容834放电是有利的。如果希望的话，功率分配器846使通过启动导线848提供给闪光灯816的功率相等。为了简单起见，如上所述，尽管示出了单组充电和启动电路，但可使用多个这样的电路来给一个或多个闪光灯816放电。利用更多电路促使用于闪光灯816的启动图案优化，且通过允许操作设备来延长闪光灯的使用寿命，而不需每次启动每个灯。同样，可平行地使用多个电容器，以允许充电和放电较大的电荷，另外可采用多个电路以利用闪光灯产生脉冲序列。最后，在启动电路中还可选择性地包括电感器(未示出)，以调整通过闪光灯816放电的功率脉冲的形状。可使用在低电流用于预离子化闪光灯的电路(未示出)，以使辐射组件中的闪光灯的输出同步。
在一个实施例中，多个闪光灯被设置在辐射组件例如辐射组件812中。在一些实施例中，多个闪光灯包括两组闪光灯，配置每个闪光灯与图8D中所示的实施例相似。在一个实施例中，多个闪光灯包括两组闪光灯，其中每组闪光灯包括18个闪光灯。在一些实施例中，以交叉结构成组布置多个闪光灯，以便从一个灯到图8C的透镜828的线不撞击另一个灯。在其它实施例中，闪光灯可包括密集的平面状线性阵列。闪光灯可设置在抛物线的反射体槽、渐开抛物线的反射体槽、渐开规则的反射体槽或它们的任一组合中。在其它实施例中，可使用两组以上的闪光灯。
图9A示出了闪光灯设备900的可选实施例。主体部分902在一端提供有衬底固定架904，另一端提供辐射区。辐射区906的特征是闪光灯908设置在主体部分902的内部区域上。配置每个闪光灯908以穿过主体部分902的至少一侧(例如示出了两侧)。主体部分902的截面可以是六角形的、八角形的、正方形的或任一有利的形状。对于主体部分902的每对侧面可设置一个闪光灯，或对于每对侧面设置一个以上的闪光灯。闪光灯908可以沿着主体部分902的长度纵向隔开，以避免在主体部分内间隔冲突。可选地，可配置闪光灯908以仅横越辐射区906的一部分，从而避免间隔冲突。背板910和衬底固定架904可密封地耦合到主体部分902，以防止在暴露到来自闪光灯908的能量时会引起与衬底或设备材料起弧或不希望的反应的大气气体进入。相似的电源电路和衬底固定架可提供有如图8A-8F中所示的该可选实施例。图9B示出了设备900的透视图。移除衬底固定架904的密封部分以示出闪光灯908的内部布置。如同上述的实施例一样，主体部分902的内表面、背板910和衬底固定架904的露出表面衬有反射材料。应注意，可使用闪光灯908的任一布置将能量提供给主体部分902。
图8A-9B中所示的闪光灯设备可由适合反射衬垫的任何有利的材料构成。例如，主体部分800和902的外表面，及辐射组件812(包括槽式反射器818)和背板910的外表面可由金属例如镍构成。设置在那些元件的内表面上的反射性衬垫可以是反射材料，例如银，或反射聚合物，例如含氯氟烃聚合物或类似材料。壁可以是用强流或自然对流冷却的流体，有或没有冷却鳍片。此外，闪光灯也可以是由强流穿过护套和闪光灯之间的环形区域冷却的流体。可掺杂闪光灯管以去除由灯辐射的不希望部分的光谱。例如，管可掺杂铈离子，例如Ce3+或Ce4+以去除来自发射的辐射的UV分量。
工作时，控制空间成分是有利的，电磁能穿过该空间成分行进。高真空是有利的，但保持困难，且会导致大气气体泄漏进设备中。在特征为银内部衬垫的实施例中，大气气体中硫磺化合物的痕量将会使反射银衬垫退化。可选地，该设备可填充有非反应性气体，例如氮或氩。必须选择这种气体以尽可能的避免吸收光源的能量。另外，该气体不应与衬底上的材料反应，且不应该容易地离子化，以使设备内部电弧放电的可能性最小化。在特征为气体输出给设备的实施例中，提供气体供给系统，但在图中未示出。
在一些实施例中，有利的是提供不同波长的光来激发晶格中或多或少数量的原子。来自两个激光器的电磁脉冲可以交织成任何图案，这对实现具体调整衬底晶格是有利的。例如，脉冲可以是交替的，或交替成组。来自两个不同激光器的脉冲还可以同时施加到衬底的不同区域上。在任何有利的布置中，激光器还可以与闪光灯结合。可使用从微波经过红外和可见光进入UV的辐射的波长。
在一些实施例中，有利的是利用多组的源提供电磁辐射。在一个实施例中，可以使用两组闪光灯。多组的源可以同时被激励，以从所有源同时产生单一脉冲，或者它们可以以有利的图案被激励。例如，特征是两个源或两组源的实施例，可包括以交互的图案给两个源或两组源施加电压。这种结构可以简化为充电和放电电源输出电路。
实例
PTA处理200埃的结层，期望产生有用的结果。在250eV的能量下注入了1015剂量的掺杂剂原子之后，可以以一序列脉冲提供1000个脉冲的532nm激光。每个脉冲提供.3J/cm2的能量密度，脉宽大约1毫秒，且以30毫秒的剩余持续时间分开，退火后结的薄膜电阻率期望为小于约400Ω/cm2。对于注入能量为500eV的相同情况，期望实现退后薄膜电阻率通常小于200Ω/cm2。
例如，在250eV的能量下，从十八硼烷前体注入2×1015剂量的硼原子之后，用30个20-纳秒脉冲的532nm激光，以每秒5个脉冲供给到衬底上，每个脉冲携带150毫焦耳(mJ)的能量，在.234J/cm2的密度下，进行PTA处理，PTA处理之后导致537Ω/cm2的电阻率。在1,000个脉冲之后，电阻率降到428Ω/cm2，且在38,100个脉冲之后，电阻率为401Ω/cm2。利用.258J/cm2的密度下每个提供约165mJ的能量的脉冲的相似退火处理，在30个脉冲之后实现了461Ω/cm2的电阻率，1,000个脉冲后391Ω/cm2的电阻率，和100,000个脉冲之后333Ω/cm2的电阻率。
虽然前文涉及本发明的实施例，但是在没有偏离本发明的基本范围的前体下，可以设计本发明的其它和另外的实施例。例如，虽然前文的描述通常涉及半导体衬底，但是利用这些设备和方法可以处理其它类型的衬底，如光子衬底。

Claims (32)

1.一种用于处理衬底的设备，包括：
多个激光器；
光学地连接到用于产生激光辐射脉冲的所述多个激光器中的第一激光器的第一开关；
光学地连接到用于产生激光辐射脉冲的所述多个激光器中的第二激光器的第二开关，其中所述第一开关和第二开关产生脉冲，脉冲之间具有间隔时间以使一个脉冲的能量在下一个脉冲撞击衬底之前在衬底内消散；和
可操作为将设置在其上的衬底移动到与所述多个激光器相关的选择位置的衬底支架。
2.根据权利要求1所述的设备，进一步包括连接到所述第一开关和第二开关的控制器。
3.根据权利要求1所述的设备，进一步包括连接到所述第一开关和第二开关的控制器以及设置为从所述多个激光器接收激光辐射脉冲并将退火能量输出到所述衬底支架的光学组件。
4.根据权利要求1所述的设备，进一步包括设置为从所述多个激光器接收激光辐射脉冲并将退火能量输出到所述衬底支架的光学组件。
5.根据权利要求1所述的设备，其中所述第一激光器和所述第二激光器以基本上相同的波长工作。
6.根据权利要求1所述的设备，其中所述第一激光器和所述第二激光器以基本上相同的波长工作，且所述设备进一步包括设置为从所述多个激光器接收激光辐射脉冲并将退火能量输出到所述衬底支架的光学组件。
7.根据权利要求3、4或6所述的设备，其中所述光学组件包括微透镜阵列。
8.一种利用能量处理衬底的设备，包括：
多个激光器；
光学地连接到用于产生激光辐射脉冲的所述多个激光器中的第一激光器的第一开关；
光学地连接到用于产生激光辐射脉冲的所述多个激光器中的第二激光器的第二开关；
从所述多个激光器接收激光辐射脉冲并将退火能量输出到衬底支架的光学组件；以及
连接到所述第一开关和所述第二开关以从所述第一激光器和第二激光器产生脉冲的控制器，其中所述控制器操作所述第一开关和第二开关以产生激光辐射脉冲，脉冲之间具有间隔时间以使一个脉冲的能量在下一个脉冲撞击衬底之前在衬底内消散。
9.根据权利要求8所述的设备，其中所述第一激光器和所述第二激光器以基本上相同的波长工作。
10.根据权利要求8所述的设备，进一步包括可操作为将设置在其上的衬底移动到与所述多个激光器相关的选择位置的衬底支架。
11.根据权利要求9所述的设备，进一步包括可操作为将设置在其上的衬底移动到与所述多个激光器相关的选择位置的衬底支架。
12.根据权利要求10或11所述的设备，其中所述光学组件包括微透镜阵列。
13.根据权利要求9所述的设备，其中所述控制器操作所述第一开关和所述第二开关以从各所述第一激光器和第二激光器产生具有小于100纳秒脉冲宽度的脉冲。
14.根据权利要求12所述的设备，其中所述控制器操作所述第一开关和所述第二开关以从各所述第一激光器和第二激光器产生具有小于100纳秒脉冲宽度的脉冲。
15.一种用于处理衬底的设备，包括：
激光辐射源；
光学地连接到所述激光辐射源的开关；
沿激光辐射的光学路径可移动地设置的衬底支架；
连接到所述开关和所述衬底支架的控制器，其中所述控制器操作所述开关以产生激光辐射脉冲，脉冲之间具有间隔时间以使一个脉冲的能量在下一个脉冲撞击衬底之前在衬底内消散；以及
在所述激光辐射源和所述衬底支架之间的光学组件，所述光学组件沿激光辐射的光学路径设置。
16.根据权利要求15所述的设备，其中所述控制器操作所述开关以产生激光辐射脉冲，每个激光辐射脉冲的脉冲宽度在1纳秒和10毫秒之间。
17.根据权利要求15所述的设备，其中所述控制器操作所述开关以产生激光辐射脉冲序列。
18.根据权利要求17所述的设备，其中所述开关为光学开关、普克尔斯盒、快门。
19.一种用于处理衬底的设备，包括：
多个激光辐射源；
光学地连接到用于产生激光辐射脉冲的所述多个激光辐射源中的第一源的第一开关；
光学地连接到用于产生激光辐射脉冲的所述多个激光辐射源中的第二源的第二开关，其中所述第一开关和第二开关产生脉冲，脉冲之间具有间隔时间以使一个脉冲的能量在下一个脉冲撞击衬底之前在衬底内消散；和
沿激光辐射源的光学路径设置的光学组件，所述光学组件用以接收激光辐射脉冲并输出退火能量场，其中所述第一开关和第二开关产生具有在1纳秒和10毫秒之间的脉冲宽度的脉冲。
20.根据权利要求19所述的设备，其中所述第一激光辐射源和第二激光辐射源以基本上相同的波长工作。
21.根据权利要求19所述的设备，进一步包括沿所述第一激光辐射源和第二激光辐射源的光学路径可移动地设置的衬底支架。
22.根据权利要求19所述的设备，进一步包括连接到所述第一开关和第二开关以控制脉冲的产生的控制器。
23.根据权利要求20所述的设备，进一步包括沿所述第一激光辐射源和第二激光辐射源的光学路径可移动地设置的衬底支架。
24.根据权利要求22所述的设备，进一步包括沿所述第一激光辐射源和第二激光辐射源的光学路径可移动地设置的衬底支架，其中所述控制器也连接到所述衬底支架。
25.根据权利要求19所述的设备，进一步包括沿所述第一激光辐射源和第二激光辐射源的光学路径设置的极化滤波器。
26.一种对衬底进行热处理的方法，包括：
操作控制器以从多个开关激光器将多个第一能量脉冲引向衬底的第一部分，其中所述控制器连接到所述开关激光器，并且其中所述衬底设置在可移动的衬底支架上，其中所述多个第一能量脉冲包括脉冲之间的间隔时间以使一个脉冲的能量在下一个脉冲撞击衬底之前在衬底内消散；
操作所述控制器以相对于所述多个开关激光器移动所述可移动的衬底支架和设置在所述可移动的衬底支架上的衬底，其中所述控制器连接到所述可移动的衬底支架；以及
操作所述控制器以将多个第二能量脉冲引向衬底的第二部分，其中所述多个第二能量脉冲包括脉冲之间的间隔时间以使一个脉冲的能量在下一个脉冲撞击衬底之前在衬底内消散。
27.根据权利要求26所述的方法，其中多个第一脉冲的第一脉冲具有与多个第一脉冲的第二脉冲不同的波长。
28.根据权利要求26所述的方法，其中多个第一脉冲和多个第二脉冲的每个脉冲具有至少0.2J/cm2的内能。
29.根据权利要求28所述的方法，其中每个脉冲具有比熔化所述衬底的第一部分或第二部分需要的能量小的能量。
30.根据权利要求26所述的方法，其中多个第一脉冲的第一脉冲被引向衬底的第一侧，多个第一脉冲的第二脉冲被引向衬底的第二侧，所述衬底的第二侧与所述衬底的第一侧相对。
31.根据权利要求26-28任一所述的方法，其中所述多个第一脉冲具有至少30个脉冲。
32.根据权利要求26所述的方法，其中所述多个第一脉冲和多个第二脉冲中的每个脉冲被修整以具有选择的时间形状。
CN201110323788.6A 2007-11-08 2008-11-10 脉冲序列退火方法和设备 Active CN102403206B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US98655007P 2007-11-08 2007-11-08
US60/986550 2007-11-08
US12/203696 2008-09-03
US12/203,696 US20090120924A1 (en) 2007-11-08 2008-09-03 Pulse train annealing method and apparatus
CNA2008101754689A CN101471238A (zh) 2007-11-08 2008-11-10 脉冲序列退火方法和设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101754689A Division CN101471238A (zh) 2007-11-08 2008-11-10 脉冲序列退火方法和设备

Publications (2)

Publication Number Publication Date
CN102403206A CN102403206A (zh) 2012-04-04
CN102403206B true CN102403206B (zh) 2016-12-07

Family

ID=40170149

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310092420.2A Active CN103219264B (zh) 2007-11-08 2008-11-10 脉冲序列退火方法和设备
CN201110323788.6A Active CN102403206B (zh) 2007-11-08 2008-11-10 脉冲序列退火方法和设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310092420.2A Active CN103219264B (zh) 2007-11-08 2008-11-10 脉冲序列退火方法和设备

Country Status (7)

Country Link
US (2) US20090120924A1 (zh)
EP (1) EP2058842A3 (zh)
JP (4) JP2009188378A (zh)
KR (6) KR101176696B1 (zh)
CN (2) CN103219264B (zh)
SG (2) SG185953A1 (zh)
TW (5) TWI616972B (zh)

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9498845B2 (en) 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus
US20100140768A1 (en) * 2008-12-10 2010-06-10 Zafiropoulo Arthur W Systems and processes for forming three-dimensional circuits
JP5668270B2 (ja) * 2008-12-11 2015-02-12 富士電機株式会社 半導体素子の製造方法
US8232114B2 (en) * 2009-01-27 2012-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. RTP spike annealing for semiconductor substrate dopant activation
US8828835B2 (en) 2009-03-06 2014-09-09 Texas Instruments Incorporated Ultrashallow emitter formation using ALD and high temperature short time annealing
US8129284B2 (en) 2009-04-28 2012-03-06 Dainippon Screen Mfg. Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by light irradiation
JP5620114B2 (ja) * 2010-01-29 2014-11-05 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
WO2011011764A2 (en) * 2009-07-23 2011-01-27 Gigasi Solar, Inc. Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes
WO2011017179A2 (en) 2009-07-28 2011-02-10 Gigasi Solar, Inc. Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes
US8629436B2 (en) * 2009-08-14 2014-01-14 Gigasi Solar, Inc. Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof
DE102009029374A1 (de) * 2009-09-11 2011-04-07 Carl Zeiss Smt Gmbh Beschichtungsverfahren für die Mikrolithographie
US8247317B2 (en) * 2009-09-16 2012-08-21 Applied Materials, Inc. Methods of solid phase recrystallization of thin film using pulse train annealing method
WO2011066485A2 (en) * 2009-11-25 2011-06-03 Gigasi Solar, Inc. Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers
DE102009059193B4 (de) 2009-12-17 2024-02-15 Innolas Solutions Gmbh Verfahren zur Dotierung von Halbleitermaterialien
DE112011100422A5 (de) * 2010-02-03 2012-11-29 Limo Patentverwaltung Gmbh & Co. Kg Verfahren und Vorrichtung zur Wärmebehandlung des scheibenförmigen Grundmaterials einer Solarzelle, insbesondere einer kristallinen oder polykristallinen Silizium-Solarzelle
JP2011243836A (ja) * 2010-05-20 2011-12-01 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置
US9536762B2 (en) * 2010-05-28 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for thermal mapping and thermal process control
JP5552373B2 (ja) * 2010-06-02 2014-07-16 浜松ホトニクス株式会社 レーザ加工方法
JP2012156390A (ja) * 2011-01-27 2012-08-16 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置
US20120325784A1 (en) 2011-06-24 2012-12-27 Applied Materials, Inc. Novel thermal processing apparatus
US20130023111A1 (en) * 2011-06-29 2013-01-24 Purtell Robert J Low temperature methods and apparatus for microwave crystal regrowth
US20130023097A1 (en) * 2011-07-14 2013-01-24 Purtell Robert J U-mos trench profile optimization and etch damage removal using microwaves
KR20130023069A (ko) * 2011-08-24 2013-03-07 울트라테크 인크. ＧａＮ ＬＥＤ 및 이것의 고속 열 어닐링 방법
DE102011086889A1 (de) * 2011-11-22 2013-05-23 Mtu Aero Engines Gmbh Generatives Herstellen eines Bauteils
JP5951241B2 (ja) * 2011-12-07 2016-07-13 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
CN107579022B (zh) * 2012-04-18 2021-03-16 应用材料公司 先进退火工艺中减少颗粒的设备和方法
JP6425368B2 (ja) * 2012-04-27 2018-11-21 株式会社ディスコ レーザー加工装置及びレーザー加工方法
US9232630B1 (en) 2012-05-18 2016-01-05 Flextronics Ap, Llc Method of making an inlay PCB with embedded coin
TWI582837B (zh) * 2012-06-11 2017-05-11 應用材料股份有限公司 在脈衝式雷射退火中使用紅外線干涉技術之熔化深度測定
WO2014022681A1 (en) 2012-08-01 2014-02-06 Gentex Corporation Assembly with laser induced channel edge and method thereof
JP2014090045A (ja) * 2012-10-30 2014-05-15 Sanken Electric Co Ltd イオン導入層の活性化方法、および、半導体装置の製造方法
KR101432153B1 (ko) * 2012-11-13 2014-08-22 삼성디스플레이 주식회사 광 투과 장치 및 이를 구비하는 어닐링 장치
US10622244B2 (en) 2013-02-18 2020-04-14 Orbotech Ltd. Pulsed-mode direct-write laser metallization
FR3002687B1 (fr) * 2013-02-26 2015-03-06 Soitec Silicon On Insulator Procede de traitement d une structure
EP2784798B1 (en) * 2013-03-27 2016-03-23 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Determining an electromagnetic response of a sample
US20160083850A1 (en) * 2013-04-18 2016-03-24 Dm3D Technology, Llc Laser assisted interstitial alloying for improved wear resistance
FI128093B (en) 2013-07-02 2019-09-13 Ultratech Inc Formation of heteroepitaxial layers with rapid thermal processing to remove lattice dislocations
US10537027B2 (en) 2013-08-02 2020-01-14 Orbotech Ltd. Method producing a conductive path on a substrate
WO2015023791A1 (en) * 2013-08-16 2015-02-19 Applied Materials, Inc. Dynamic optical valve for mitigating non-uniform heating in laser processing
US9521754B1 (en) 2013-08-19 2016-12-13 Multek Technologies Limited Embedded components in a substrate
TW201517133A (zh) * 2013-10-07 2015-05-01 應用材料股份有限公司 使用熱佈植與奈秒退火致使銦鋁鎵氮化物材料系統中摻雜劑的高活化
CN103633188A (zh) * 2013-11-13 2014-03-12 江西弘宇太阳能热水器有限公司 形成太阳电池掺杂区的方法
TW201528379A (zh) * 2013-12-20 2015-07-16 應用材料股份有限公司 雙波長退火方法與設備
US20150187656A1 (en) * 2013-12-29 2015-07-02 Texas Instruments Incorporated Laser anneals for reduced diode leakage
DE102014105300A1 (de) * 2014-03-12 2015-09-17 Von Ardenne Gmbh Prozessieranordnung und Verfahren zum Betreiben einer Prozessieranordnung
US9180539B1 (en) * 2014-03-18 2015-11-10 Flextronics Ap, Llc Method of and system for dressing RF shield pads
IL247946B (en) * 2014-04-10 2022-08-01 Orbotech Ltd Metallization using direct writing with a pulsed laser
JP6292104B2 (ja) * 2014-11-17 2018-03-14 三菱電機株式会社 窒化物半導体装置の製造方法
KR20160127286A (ko) 2015-04-24 2016-11-03 홍익대학교 산학협력단 플래시 램프를 이용한 실리콘 박막의 활성화 방법
KR20160127284A (ko) 2015-04-24 2016-11-03 홍익대학교 산학협력단 플래시 램프를 이용한 실리콘 박막의 활성화 방법
JP6624876B2 (ja) * 2015-10-15 2019-12-25 ルネサスエレクトロニクス株式会社 監視方法および半導体装置の製造方法
US10622268B2 (en) * 2015-12-08 2020-04-14 Infineon Technologies Ag Apparatus and method for ion implantation
KR102177121B1 (ko) * 2015-12-30 2020-11-11 베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드 밀리세컨드 어닐 시스템을 위한 예열 공정
JP6731766B2 (ja) * 2016-03-30 2020-07-29 株式会社ディスコ レーザー加工方法
JP6910742B2 (ja) * 2016-04-27 2021-07-28 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置
US10840334B2 (en) 2016-06-24 2020-11-17 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US10192980B2 (en) 2016-06-24 2019-01-29 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US12484244B2 (en) 2016-06-24 2025-11-25 Wolfspeed, Inc. Group III-nitride high-electron mobility transistors with gate connected buried p-type layers and process for making the same
US11430882B2 (en) 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
EP3276655A1 (en) * 2016-07-26 2018-01-31 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Method and system for bonding a chip to a substrate
CN106653781B (zh) * 2016-09-20 2020-03-20 上海集成电路研发中心有限公司 半导体器件的制造方法
KR101898073B1 (ko) * 2016-11-29 2018-09-17 주식회사 이오테크닉스 레이저 마킹 장치 및 이에 사용되는 관절 구조물 보관 장치
DE102017103908B4 (de) 2017-02-24 2023-05-17 Infineon Technologies Ag Verfahren zum Anbringen einer Halbleiterschicht auf einem Träger
US10281335B2 (en) * 2017-05-26 2019-05-07 Applied Materials, Inc. Pulsed radiation sources for transmission pyrometry
EP4492915A3 (en) * 2017-06-02 2025-06-11 Fontem Ventures B.V. Electronic cigarette wick
US10270032B2 (en) * 2017-09-13 2019-04-23 Int Tech Co., Ltd. Light source and a manufacturing method therewith
JP7058907B2 (ja) * 2017-10-24 2022-04-25 住友重機械工業株式会社 加熱処理装置、アニール装置及び加熱処理方法
US11011394B2 (en) 2017-11-21 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for annealing die and wafer
US10748760B2 (en) * 2017-11-30 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Varying temperature anneal for film and structures formed thereby
DE102018124675B4 (de) 2017-11-30 2025-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Glühen von Film bei unterschiedlichen Temperaturen und dadurch ausgebildete Strukturen
JP7184525B2 (ja) * 2018-03-08 2022-12-06 株式会社ディスコ チャックテーブルおよびチャックテーブルを備えた加工装置
CN112385029B (zh) * 2018-05-08 2025-09-16 朗姆研究公司 包括带有远心透镜的透镜电路、光束折叠组件或多边形扫描仪的原子层蚀刻和沉积处理系统
US10573532B2 (en) * 2018-06-15 2020-02-25 Mattson Technology, Inc. Method for processing a workpiece using a multi-cycle thermal treatment process
US10658510B2 (en) * 2018-06-27 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure
FR3086097B1 (fr) * 2018-09-18 2020-12-04 Commissariat Energie Atomique Procede de fabrication d'un dispositif electroluminescent
CN109262376B (zh) * 2018-10-19 2024-02-27 四川联合晶体新材料有限公司 一种用于降低薄板形材料离子束抛光时热应力的装置和方法
JP7244256B2 (ja) * 2018-11-08 2023-03-22 住友重機械工業株式会社 レーザアニール装置、ウエハ保持装置及びレーザアニール方法
JP7478146B2 (ja) * 2018-11-15 2024-05-02 ラム リサーチ コーポレーション ハロゲン系化合物を用いて選択的にエッチングするための原子層エッチングシステム
EP3667704A1 (en) * 2018-12-13 2020-06-17 Laser Systems & Solutions of Europe Method for thermally processing a substrate and associated system
JP2022514524A (ja) * 2018-12-17 2022-02-14 アプライド マテリアルズ インコーポレイテッド 局所加熱によるエッチング深さの制御方法
JP7202907B2 (ja) * 2019-01-28 2023-01-12 Ｊｓｗアクティナシステム株式会社 レーザ処理装置および表示装置の製造方法
CN110181165B (zh) * 2019-05-27 2021-03-26 北京华卓精科科技股份有限公司 激光预热退火系统和方法
US20210066593A1 (en) * 2019-08-28 2021-03-04 Cerfe Labs, Inc. Dopant activation anneal for correlated electron device
US11605536B2 (en) * 2020-09-19 2023-03-14 Tokyo Electron Limited Cyclic low temperature film growth processes
TWI908917B (zh) * 2020-11-25 2025-12-21 美商應用材料股份有限公司 用於低溫處理的補充能量
US12557322B2 (en) 2021-05-17 2026-02-17 Wolfspeed, Inc. Group III-nitride transistors with back barrier structures and buried p-type layers and methods thereof
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same
US12402346B2 (en) 2021-05-17 2025-08-26 Wolfspeed, Inc. Circuits and group III-nitride transistors with buried p-layers and controlled gate voltages and methods thereof
CN115777138A (zh) * 2021-07-06 2023-03-10 Aps研究股份有限公司 激光退火设备和激光退火方法
KR20240046868A (ko) * 2021-09-02 2024-04-11 파나소닉 아이피 매니지먼트 가부시키가이샤 레이저 어닐링 장치 및 레이저 어닐링 방법
FR3139939B1 (fr) * 2022-09-21 2024-09-06 Commissariat Energie Atomique Procédé de cristallisation en phase solide d’une couche amorphe

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267906A (zh) * 1994-12-16 2000-09-27 株式会社半导体能源研究所 半导体器件及其制造方法
CN1365513A (zh) * 1999-06-28 2002-08-21 株式会社日立制作所 多晶半导体薄膜衬底及其制造方法、半导体器件和电子器件
CN1735961A (zh) * 2002-11-05 2006-02-15 索尼株式会社 光照射装置及光照射方法

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151008A (en) * 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
US4370175A (en) * 1979-12-03 1983-01-25 Bernard B. Katz Method of annealing implanted semiconductors by lasers
JPS57180120A (en) * 1981-04-30 1982-11-06 Agency Of Ind Science & Technol Monitoring device for beam annealing
US4476150A (en) * 1983-05-20 1984-10-09 The United States Of America As Represented By The Secretary Of The Army Process of and apparatus for laser annealing of film-like surface layers of chemical vapor deposited silicon carbide and silicon nitride
JPS6271218A (ja) * 1985-09-25 1987-04-01 Hitachi Ltd 薄膜形成装置
JPH0783151B2 (ja) * 1987-09-30 1995-09-06 オリジン電気株式会社 レーザ電源装置
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
JP3105488B2 (ja) * 1992-10-21 2000-10-30 株式会社半導体エネルギー研究所 レーザー処理方法
JP3065825B2 (ja) * 1992-10-21 2000-07-17 株式会社半導体エネルギー研究所 レーザー処理方法
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
US5756364A (en) * 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
TW305063B (zh) * 1995-02-02 1997-05-11 Handotai Energy Kenkyusho Kk
JP2003100652A (ja) 1995-07-25 2003-04-04 Semiconductor Energy Lab Co Ltd 線状パルスレーザー光照射装置及び照射方法
US5817550A (en) 1996-03-05 1998-10-06 Regents Of The University Of California Method for formation of thin film transistors on plastic substrates
JPH11204800A (ja) * 1997-11-14 1999-07-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置
JP2000046715A (ja) * 1998-07-31 2000-02-18 Rikagaku Kenkyusho 非発光過程走査プローブ顕微鏡
JP2000277448A (ja) * 1999-03-26 2000-10-06 Ion Kogaku Kenkyusho:Kk 結晶材料の製造方法および半導体素子
US6326219B2 (en) * 1999-04-05 2001-12-04 Ultratech Stepper, Inc. Methods for determining wavelength and pulse length of radiant energy used for annealing
US6573531B1 (en) * 1999-09-03 2003-06-03 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
JP2001185504A (ja) * 1999-12-22 2001-07-06 Sanyo Electric Co Ltd レーザアニール方法及び装置
JP2001044132A (ja) * 2000-01-01 2001-02-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2001071787A1 (en) * 2000-03-17 2001-09-27 Varian Semiconductor Equipment Associates, Inc. Method of forming ultrashallow junctions by laser annealing and rapid thermal annealing
JP2001319891A (ja) * 2000-05-10 2001-11-16 Nec Corp 薄膜処理方法及び薄膜処理装置
TWI313059B (zh) * 2000-12-08 2009-08-01 Sony Corporatio
JP2002217125A (ja) * 2001-01-23 2002-08-02 Sumitomo Heavy Ind Ltd 表面処理装置及び方法
KR100887813B1 (ko) * 2001-02-12 2009-03-09 가부시키가이샤 히다치 고쿠사이 덴키 매우 신속한 열 처리 챔버 및 사용 방법
EP1354341A1 (en) 2001-04-19 2003-10-22 The Trustees Of Columbia University In The City Of New York Method for single-scan, continuous motion sequential lateral solidification
JP3896395B2 (ja) * 2001-06-20 2007-03-22 大日本スクリーン製造株式会社 熱処理装置
JP3810349B2 (ja) * 2001-07-18 2006-08-16 松下電器産業株式会社 半導体記憶装置及びその製造方法
JP3860444B2 (ja) * 2001-08-28 2006-12-20 住友重機械工業株式会社 シリコン結晶化方法とレーザアニール装置
JP2003109912A (ja) * 2001-10-01 2003-04-11 Matsushita Electric Ind Co Ltd レーザアニール装置
US20040097103A1 (en) * 2001-11-12 2004-05-20 Yutaka Imai Laser annealing device and thin-film transistor manufacturing method
JP2003209912A (ja) * 2002-01-16 2003-07-25 Mitsubishi Cable Ind Ltd ハンガー付きちょう架用線の布設方法
US6908535B2 (en) * 2002-03-06 2005-06-21 Medtronic, Inc. Current-to-voltage-converter for a biosensor
US6998580B2 (en) * 2002-03-28 2006-02-14 Dainippon Screen Mfg. Co., Ltd. Thermal processing apparatus and thermal processing method
US6849831B2 (en) * 2002-03-29 2005-02-01 Mattson Technology, Inc. Pulsed processing semiconductor heating methods using combinations of heating sources
US7135423B2 (en) * 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
JP2004063924A (ja) * 2002-07-31 2004-02-26 Mitsubishi Heavy Ind Ltd レーザアニール方法及び装置
JP4474108B2 (ja) * 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
US6835914B2 (en) * 2002-11-05 2004-12-28 Mattson Technology, Inc. Apparatus and method for reducing stray light in substrate processing chambers
JP2004311906A (ja) * 2003-04-10 2004-11-04 Phoeton Corp レーザ処理装置及びレーザ処理方法
JP4225121B2 (ja) * 2003-05-30 2009-02-18 三菱電機株式会社 レーザアニーリング方法および装置
DE102004030268B4 (de) * 2003-06-24 2013-02-21 Fuji Electric Co., Ltd Verfahren zum Herstellen eines Halbleiterelements
JP3929939B2 (ja) * 2003-06-25 2007-06-13 株式会社東芝 処理装置、製造装置、処理方法及び電子装置の製造方法
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US6911376B2 (en) * 2003-10-01 2005-06-28 Wafermasters Selective heating using flash anneal
US8536492B2 (en) * 2003-10-27 2013-09-17 Applied Materials, Inc. Processing multilayer semiconductors with multiple heat sources
JP4171399B2 (ja) * 2003-10-30 2008-10-22 住友重機械工業株式会社 レーザ照射装置
JP5630935B2 (ja) * 2003-12-19 2014-11-26 マトソン テクノロジー、インコーポレイテッド 工作物の熱誘起運動を抑制する機器及び装置
JP4838982B2 (ja) * 2004-01-30 2011-12-14 株式会社 日立ディスプレイズ レーザアニール方法およびレーザアニール装置
US7078302B2 (en) * 2004-02-23 2006-07-18 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal
US7109443B2 (en) * 2004-03-26 2006-09-19 Intel Corporation Multi-zone reflecting device for use in flash lamp processes
US7282666B2 (en) * 2004-05-07 2007-10-16 Micron Technology, Inc. Method and apparatus to increase throughput of processing using pulsed radiation sources
JP2005347694A (ja) * 2004-06-07 2005-12-15 Sharp Corp 半導体薄膜の製造方法および半導体薄膜製造装置
US7687740B2 (en) * 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US20080124816A1 (en) * 2004-06-18 2008-05-29 Electro Scientific Industries, Inc. Systems and methods for semiconductor structure processing using multiple laser beam spots
US20090011614A1 (en) * 2004-06-18 2009-01-08 Electro Scientific Industries, Inc. Reconfigurable semiconductor structure processing using multiple laser beam spots
US8148211B2 (en) * 2004-06-18 2012-04-03 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laser beam spots spaced on-axis delivered simultaneously
US7148155B1 (en) * 2004-10-26 2006-12-12 Novellus Systems, Inc. Sequential deposition/anneal film densification method
JP4674092B2 (ja) * 2005-01-21 2011-04-20 株式会社 日立ディスプレイズ 表示装置の製造方法
JP2006344909A (ja) * 2005-06-10 2006-12-21 Sumitomo Heavy Ind Ltd レーザ照射装置及び半導体装置の製造方法
JP4632886B2 (ja) * 2005-07-14 2011-02-16 シャープ株式会社 点字翻訳装置、点字翻訳方法、点字翻訳プログラムおよびこれを記録したコンピュータ読取り可能な記録媒体
JP2007059458A (ja) * 2005-08-22 2007-03-08 Fuji Electric Holdings Co Ltd レーザーアニールにおけるレーザービームのモニタリング方法
JP5103728B2 (ja) * 2005-11-24 2012-12-19 ウシオ電機株式会社 放電ランプ点灯装置
US7569463B2 (en) * 2006-03-08 2009-08-04 Applied Materials, Inc. Method of thermal processing structures formed on a substrate
WO2007103643A2 (en) * 2006-03-08 2007-09-13 Applied Materials, Inc. Method and apparatus for thermal processing structures formed on a substrate
JP2007251015A (ja) * 2006-03-17 2007-09-27 Sumitomo Heavy Ind Ltd レーザアニール装置及びレーザアニール方法
JP4916802B2 (ja) * 2006-07-20 2012-04-18 大日本スクリーン製造株式会社 熱処理装置
JP5036248B2 (ja) * 2006-08-10 2012-09-26 大日本スクリーン製造株式会社 熱処理装置および熱処理用サセプタ
JP5036274B2 (ja) * 2006-10-30 2012-09-26 大日本スクリーン製造株式会社 熱処理装置および熱処理方法
WO2008131513A1 (en) * 2007-05-01 2008-11-06 Mattson Technology Canada, Inc. Irradiance pulse heat-treating methods and apparatus
JP5465373B2 (ja) * 2007-09-12 2014-04-09 大日本スクリーン製造株式会社 熱処理装置
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267906A (zh) * 1994-12-16 2000-09-27 株式会社半导体能源研究所 半导体器件及其制造方法
CN1365513A (zh) * 1999-06-28 2002-08-21 株式会社日立制作所 多晶半导体薄膜衬底及其制造方法、半导体器件和电子器件
CN1735961A (zh) * 2002-11-05 2006-02-15 索尼株式会社 光照射装置及光照射方法

Also Published As

Publication number Publication date
KR101442821B1 (ko) 2014-09-19
KR101176696B1 (ko) 2012-08-23
EP2058842A3 (en) 2009-12-23
CN103219264B (zh) 2016-11-23
JP2012169632A (ja) 2012-09-06
KR20110084141A (ko) 2011-07-21
TWI661488B (zh) 2019-06-01
TW201812921A (zh) 2018-04-01
TW201216399A (en) 2012-04-16
EP2058842A2 (en) 2009-05-13
JP2017212450A (ja) 2017-11-30
SG152215A1 (en) 2009-05-29
KR20110084140A (ko) 2011-07-21
KR20110084143A (ko) 2011-07-21
US20090120924A1 (en) 2009-05-14
KR101442819B1 (ko) 2014-09-19
KR20090048376A (ko) 2009-05-13
JP6525919B6 (ja) 2019-06-26
CN103219264A (zh) 2013-07-24
TWI616972B (zh) 2018-03-01
KR20110084142A (ko) 2011-07-21
SG185953A1 (en) 2012-12-28
KR20110084139A (ko) 2011-07-21
TW201711125A (zh) 2017-03-16
JP6672222B2 (ja) 2020-03-25
TWI426578B (zh) 2014-02-11
TW200933793A (en) 2009-08-01
TW201428874A (zh) 2014-07-16
TWI440117B (zh) 2014-06-01
JP2016149573A (ja) 2016-08-18
KR101449734B1 (ko) 2014-10-15
JP6525919B2 (ja) 2019-06-05
KR101442817B1 (ko) 2014-09-19
KR101449733B1 (ko) 2014-10-15
US20140073145A1 (en) 2014-03-13
JP2009188378A (ja) 2009-08-20
TWI569347B (zh) 2017-02-01
CN102403206A (zh) 2012-04-04

Similar Documents

Publication Publication Date Title
CN102403206B (zh) 脉冲序列退火方法和设备
US12186832B2 (en) Pulse train annealing method and apparatus
CN107123597B (zh) 脉冲序列退火方法和设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant