JP6525919B2 - パルス列アニーリング方法および装置 - Google Patents

Description

［０００１］本発明の実施形態は一般的に半導体デバイスの製造方法に関する。より具体的には、本発明は基板を熱的に処理する方法に関する。

［０００２］半導体デバイスに対する市場はムーアの法則の足跡を追従し続けている。４５ナノメートル（ｎｍ）の現在のデバイス形状は、将来の性能要件に合致するために、２０ｎｍおよびそれを超えて縮小すると予測されている。このようなサイズ変更を実現するために、ドープ源およびドレイン接合の技術は微細な結晶格子内の単一原子の配置および運動に焦点を当てなければならない。例えば、幾つかの将来のデバイス設計は、１００より少ない数の原子を備えるチャネル領域を考慮する。このようは精細な要件により、数個の原子半径内にドーパント原子の配置を制御することが必要とされる。

［０００３］ドーパント原子の配置は、現在は、シリコン基板のソースおよびドレイン領域にドーパントを埋め込み、次に基板をアニーリングするプロセスにより制御されている。ドーパントを使用して、シリコンマトリクスにおける導電率を向上し、結晶構造体に損傷を誘発し、または層間の拡散を制御してもよい。ホウ素（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）、コバルト（Ｃｏ）、インジウム（Ｉｎ）およびアンチモン（Ｓｂ）などの原子は、導電率向上のために使用されてもよい。シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）およびアルゴン（Ａｒ）は結晶の損傷を誘発するために使用されてもよい。拡散制御のために、炭素（Ｃ）、フッ素（Ｆ）および窒素（Ｎ）が通常使用される。アニーリングの間に、基板は典型的には、基板内に画定される複数のＩＣデバイスにおいて様々な化学的および物理的反応が発生するように、高温に加熱される。アニーリングは、予めアモルファスを作製している基板の領域からより多くの結晶構造を再生成し、および基板の結晶格子にこれらの原子を組み込むことによりドーパントを「活性化する」する。結晶格子および活性化ドーパントを整列させることにより、ドープ領域の抵抗は低下する。アニーリングなどの熱プロセスは短時間内に基板に比較的大量の熱エネルギを導入し、およびその後に、熱プロセスを終了するために基板を急速に冷却することを含む。以前から広く使用されてきた熱プロセスの例は、急速加熱処理（ＲＴＰ）およびインパルス（スパイク）アニーリングを含む。広く使用されているが、このようなプロセスは、極めて低速度でウェハの温度を上昇させ、且つあまりに長い間上昇した温度にウェハを曝露させるため、理想的ではない。これらの問題は、ウェハサイズの増加、切換速度の増加および／または特徴部サイズの減少によりさらに厳しくなる。

［０００４］一般的に、従来の熱プロセスは、所定の熱処理手順に従って制御された状態において基板を加熱する。これらの熱処理手順は基本的に半導体基板に対する目標温度、温度変化速度（すなわち温度の上昇および降下速度）、および熱処理システムが特定の温度を維持する時間から成る。例えば、熱処理手順は、基板が、室温から１２００℃またはそれ以上の最高温度に加熱されることを必要とすることもあり、６０秒間またはそれ以上に急上昇する各最高温度付近の処理時間を必要とすることもある。

［０００５］アニーリングドープ基板に対する全てのプロセスの目的は、基板内の原子の十分な運動を生成することにより、ドーパント原子が基板全体に広く拡散することなく、ドーパント原子が結晶格子位置を占有するようにし、およびシリコン原子が結晶パターンに再整列するようにすることである。このような広い拡散は、ドーパントの濃度を低下しおよびドーパントをより大きい領域の基板全体に分散することにより、ドープ領域の電気性能を低下する。これらの目的を達成するために、上昇および降下の温度の傾斜速度は高いことが望ましい。言い換えると、可能な限り短時間で、低温から高温に、逆の場合も同様に、基板の温度を調節できることが好ましい。現在のアニーリングプロセスは一般的に、濃度の３〜４ｎｍ／デケード（１０％の変化）の濃度の急峻性を保持することが可能である。しかしながら、接合深さが１００オングストローム未満に縮小すると、２ｎｍ／デケード未満の将来の急峻性が注目される。

［０００６］高温の傾斜速度に対する必要性は、急速加熱処理（ＲＴＰ）の開発につながった。但し、この場合における典型的な温度の上昇速度は、従来の炉の５〜１５℃／分と比較すると、２００〜４００℃／秒の範囲である。典型的な降下速度は８０〜１５０℃／秒の範囲である。ＩＣデバイスは基板の最上部の数ミクロン内にのみ存在するが、ＲＴＰは基板全体を加熱する。これは、基板の加熱および冷却速度を制限する。さらに、基板全体が高い温度に達している、熱は周囲の空間または構造体中に放散するのみである。結果的に、現在における最新技術のＲＴＰシステムは４００℃／秒の上昇速度および１５０℃／秒の降下速度を達成するために苦心している。

［０００７］インパルスおよびスパイクアニーリングは、温度上昇をさらに加速するために利用される。エネルギは、単一インパルス中の極めて短時間内に基板の一部に送出される。しかしながら、実質的なアニーリングをもたらすのに十分なエネルギを送出するために、大きなエネルギ密度が必要とされる。例えば、インパルスアニーリングは、約２Ｊ／ｃｍ^２を上回るエネルギ密度が基板に送出されることを必要とすることもある。単一の短い継続時間のパルスで基板を実質的にアニーリングするのに十分なエネルギを送出することは、多くの場合、基板の表面に著しい損傷をもたらす。さらに、基板に極めて短いインパルスのエネルギを送出することは、均一性の問題につながる場合がある。さらに、ドーパントを活性化するために必要とされるエネルギは、結晶格子を整列させるために必要とされるエネルギとは大幅に異なることもある。最終的に、デバイスの寸法を縮小することは、さらにインパルスおよびスパイクアニーリングによって接合領域を超えるドーパントの過剰拡散につながる。

［０００８］これまでに、２つまたはそれ以上のエネルギのパルスを使用して基板をアニーリングすることが試られてきた。この場合、第１エネルギのパルスはドーパントを活性化するために必要なエネルギを近似し、および後続のパルスは、結晶格子を整列させる目的で基板の目標の熱履歴を達成するための強度またはパルス継続時間のいずれかにおいて個々に調節されるように設計されてもよい。このような努力の成果は限定された成功例のみ報告している。様々な量のエネルギを送出すると同時に、結晶格子の組織化を推進するパルスは、第１インパルスにおいて達成されるドーパントの活性化を取り消すように作用する場合がある、と考えられる。インパルスにより送出されるエネルギの様々なモードは、結晶格子内の様々なモードの運動を励振することにより、一般的に結晶欠陥を除去すると同時に、幾つかのドーパント原子をそれらの活性化された位置から取り除いてもよい。処理の均一性を達成することもまた難しい。

［０００９］従来のＲＴＰ型プロセスにおいて生じる問題の幾つかを解決するために、様々な走査型レーザアニーリング技術が基板の表面をアニーリングするために使用されてきた。一般的に、これらの技術は基板の表面上で小さな領域に対して一定のエネルギ束を送出し、その間、小さな領域に送出されるエネルギに対して、基板は移動（translate）または走査される。各領域に対して一定のエネルギ束を送出したとしても、アニーリング領域は異なる熱履歴を有するため、均一な処理の達成は困難である。最初に処理される領域は、鋭いスパイクの後に長い加熱を備える熱履歴を有し、最後に処理される領域は長い加熱の後に鋭いスパイクを備える熱履歴を有し、中間に処理される領域は加熱／スパイク／加熱の履歴を有する。基板表面の端から端までの走査領域の重複を最小にする厳格な均一性の要件および複雑性は、これら種類のプロセスが基板表面上に形成される次世代の接触レベルのデバイスの熱処理に対して有効ではない。

［００１０］さらに、半導体デバイス内の様々な素子のサイズが、デバイス速度を増加する必要性に伴って減少すると、急速な加熱および冷却を可能にする標準的な従来のアニーリング技術は有効ではない。６０個の原子を備えるチャネル領域を用いる将来世代のデバイスでは、物体内の分子移動(translational)エネルギの統計的処理に一般的に基づいている、温度および温度勾配の旧来の概念は、エネルギが移送されるべき範囲内に勾配があることから、適用しない。旧来のＲＴＰおよびレーザアニーリングプロセスは、基板の損傷を除去し、所望のドーパント分散を達成するために、わずか約１秒間の間に約１１５０〜１３５０℃間に基板の温度を上昇する。１つのプロセスステップでは、これらの従来の方法は、比較的高温に基板を加熱する必要があり、次に比較的短時間でこれを冷却する必要がある。所望のドーパント分散がこれらの小さいデバイス領域内に維持されることを保証するために、最高アニーリング温度（ＲＴＰプロセスに対して典型的に約１１５０〜１２００℃である）と、約０．０２から約１秒間未満におけるドーパント原子の連続的な拡散を防止する温度（例えば＜７５０℃）と間で急速に基板を加熱および冷却する方法を考案する必要がある。これらの高速度で基板を加熱および冷却することは一般的に、基板が基板自体を冷却するために約０．５秒間を費やすことから、標準的な熱処理プロセスでは不可能である。より急速な冷却を誘発するために、冷却媒体を適用することが必要であり、これは次に、目標の温度に基板を加熱するために大量のエネルギを必要とする。冷却媒体がない場合であっても、従来の技術を使用して基板の温度を高レベルに維持するために必要とされるエネルギは膨大である。１回で基板の一部のみを処理することは、エネルギ供給量を低減するが、基板内に応力を生成して基板を破壊する。

［００１１］上述の観点から、小型デバイスのアニーリングを可能にする十分なエネルギ送出制御を有する半導体の基板をアニーリングする方法およびその方法を実行可能な装置に対する必要性が存在する。これは、性能向上につながる、小型デバイスの製造についての必要な制御を達成することになろう。

［００１２］本発明は一般的に基板のパルス化アニーリングに対する装置および方法を提供する。より具体的には、本発明の実施形態は基板を処理するための装置を提供し、この装置には、本体部分、本体部分に結合される基板支持体、放射アセンブリ内に配置される複数の電磁放射源、本体部分に結合される放射アセンブリ、放射アセンブリに結合される１つ以上の電源、電源に結合される制御装置、および基板からの音波放出を検出するように構成された検出器を備える。

［００１３］本発明の他の実施形態は基板をアニーリングする方法を提供し、この方法には、基板支持体上に基板を配置するステップと、基板に向かって電磁エネルギの少なくとも１００のパルスを誘導するステップと、および電磁エネルギの各パルスが基板に入射するとき、基板により生成される音波を検出するステップと、を備える。

［００１４］本発明の他の実施形態は基板をアニーリングするプロセスを提供し、このプロセスでは、処理チャンバ内で基板支持体上に基板を位置合わせするステップと、および基板の表面に複数の電磁エネルギパルスを送出することを備え、この場合において、複数の各電磁パルスは総エネルギおよびパルス継続時間を有し、およびパルス継続時間内に送出される複数の各電磁パルスの総エネルギは、基板の表面上または内部に配置された材料を、その材料の融解点を上回る温度に加熱するには十分ではない。

［００１５］本発明の実施形態はさらに、表側および裏側を有する基板を処理する方法を提供し、この方法には、処理チャンバ内で基板支持体上に基板を位置合わせするステップと、基板支持体の温度を基板の融解温度を下回る温度に制御するステップと、基板の第１面に電磁エネルギの第１パルス（この第１パルスは第１総エネルギおよび第１継続時間を有する）を送出するステップと、基板の第１面に衝突する電磁エネルギの第１パルスに応じて基板の第２面に到達するエネルギ量を検出するステップと、第２面に到達するエネルギを検出することに基づいて第２電磁エネルギのパルスについての第２の所望の総エネルギおよび第２継続時間を選択するステップと、および基板の第１面に電磁エネルギの第２パルスを送出するステップと、を備える。

［００１６］本発明の実施形態はさらに、処理チャンバ内で基板をアニーリングする方法を提供し、この方法には、基板支持体上で基板を位置合わせするステップと、基板支持体の温度を基板の融解温度を下回る温度に制御するステップと、第１の複数の電磁エネルギパルスを誘導するステップと（各パルスは、基板の第１面において、約１ナノ秒間（ｎｓｅｃ）から約１０ミリ秒間（ｍｓｅｃ）のパルス継続時間および基板材料を融解するのに必要とされるより低いエネルギ密度を有する）、基板の第１面に衝突する第１の複数の電磁エネルギパルスの各々に応じて基板の第２面に到達するエネルギ量を検出するステップと、基板の第２面に到達するエネルギ量に基づいて後続の電磁エネルギパルスに対する出力レベルを選択するステップと、選択された出力レベルの第２の複数の電磁エネルギパルス（各パルスは、基板の第１部分に対して、約２０ｎｓｅｃから約１０ｍｓｅｃのパルス継続時間を有する）を基板の第１部分に誘導するステップと、選択された出力レベルの第３の複数の電磁エネルギパルス（各パルスは、基板の第２部分に対して、約２０ｎｓｅｃから約１０ｍｓｅｃのパルス継続時間を有する）を基板の第２部分に誘導するステップと、基板からの第２の音響応答を監視することにより終点を検出するステップと、を備える。

［００１７］本発明の実施形態はさらに、本体部分の第１端に結合される基板ホルダおよび本体部分の第２端に結合される放射アセンブリを備える基板を処理するための装置を提供する。基板ホルダは本体部分と実質的に半径方向に整列して基板を保持し、および基板のバルク温度を制御するように構成されている。本体部分は表面仕上げされるか、または丸くされてもよく、反射ライナにより内部を被覆されている。本体部分は、電磁エネルギを制御および誘導するために、反射体および屈折体などの内部構造体を含んでもよい。放射アセンブリは本体部分の第２端に結合され、レンズを使用して放射アセンブリから電磁エネルギを本体部分に誘導する。放射アセンブリは複数のフラッシュランプ（各ランプは凹形反射体内に配置される）を収容するように構成された、レンズの反対側の湾曲部分を有する。放射アセンブリは反射ライナにより内部をライニングされている。

［００１８］本発明の実施形態はさらに、本体部分の第１端に結合された基板ホルダを備える基板を処理するための別の装置を提供し、本体部分は表面仕上げされるか、または丸くされてもよく、反射ライナにより内部を被覆されている。本体部分は、電磁エネルギを制御および誘導するために、反射体および屈折体などの内部構造体を含んでもよい。フラッシュランプは照射領域を横断するようにおよび照射領域の１つ以上の側部を貫通するように配置されてもよい。反射受板は本体部分の照射領域に対して密閉可能に配置される。

［００１９］本発明の実施形態はさらに、フラッシュランプ装置を制御する装置および方法を提供し、このフラッシュランプ装置には、電源、充電回路、点灯回路、回路を個別に開閉する充電回路および点灯回路の各々内のスイッチ、充電回路を介して充電および点灯回路を介して放電するように構成された１つ以上のキャパシタ、スイッチ動作を制御する制御装置、フラッシュランプに送出される電力を平衡化するための出力分散デバイス、および電力分散デバイスにおよび各フラッシュランプに結合される個別の点灯リードを備える。制御装置はまた、電源の出力を変化させることにより充電を制御してもよい。加えて、レジスタおよびインダクタなどの素子は、フラッシュランプに伝達される電力のプロファイルを調節するために点灯回路内に含まれてもよい。

［００２０］本発明の上述の特徴を詳細に理解できるように、上述に簡単に概要が示される本発明のより具体的な説明が実施形態を参照してなされてもよく、その実施形態のうちの幾つかは添付図面に図示される。しかし添付図面は本発明の典型的な実施形態のみを図示し、したがって本発明の範囲を限定すると考えるべきでなく、本発明に関しては、他の同等の有効な実施形態を認めてもよいことは留意されるべきである。

［００３５］本発明は一般的に、基板上に１つ以上の半導体デバイスを形成する間に実行される、アニーリングプロセス中に送出されるエネルギを制御する装置および方法を提供する。一般的に、本発明の方法を使用して、基板表面に十分なエネルギを送出することにより基板全体または選択された基板の領域をアニーリングすることにより、埋込みプロセス中に誘発される損傷を除去し、および基板の表面内に所望のドーパント分散を提供してもよい。ドーパントの拡散および半導体デバイスの望ましい領域からの損傷の除去を制御する必要性は、デバイスのサイズが縮小するに伴い、重要性が増している。これは特に、チャネル領域が約５００オングストローム（Å）またはそれ未満の寸法を有する、４５ｎｍおよびより小さいノードにおいて明らかである。アニーリングプロセスは一般的に、ドーパントの制御された拡散を可能にするために、エネルギの一連の連続パルスにおいて十分なエネルギを送出するステップと、および半導体デバイスの所望の領域内で短い距離にわたって基板から損傷を除去するステップと、を含む。１つの例では、短い距離は、約１つの格子面から数十の格子面の間である。１つの実施形態では、単一パルス中に送出されるエネルギ量は、単一格子平面の一部のみである平均拡散深さを提供するのに十分であるのみであり、その結果アニーリングプロセスは、所望の量のドーパント拡散または格子の損傷の補正を達成するために、複数のパルスを必要とする。したがって、各パルスは基板の一部内で完全なマイクロアニーリングプロセスを達成すると考えられてもよい。１つの実施形態では、連続パルスの数は約３０から１００，０００パルスの間で変動してもよく、これらは各々約１ナノ秒間（ｎｓｅｃ）から約１０ミリ秒間（ｍｓｅｃ）のパルス継続時間を有する。他の実施形態では各パルスの継続時間は、約１ｍｓｅｃから約１０ｍｓｅｃ、または好ましくは１０ｍｓｅｃ未満、例えば約１ｎｓｅｃから約１０ミリ秒間（μｓｅｃ）、さらに好ましくは約１００ｎｓｅｃ未満であってもよい。幾つかの実施形態では、各パルスの継続時間は約１ｎｓｅｃから約１０ｎｓｅｃの間、例えば約１ｎｓｅｃあってもよい。

［００３６］各マイクロアニーリングプロセスは、基板の一部をある期間アニーリング温度に加熱するステップと、および次にアニーリングエネルギが基板内で完全に放散することを可能にするステップと、を特徴とする。与えられたエネルギは、エネルギが放散された後に実質的に凍結されるアニーリング領域内の原子の運動を励振する。アニーリング領域の真下の領域は実質的に純粋な整列結晶である。パルスからのエネルギが基板を介して伝搬すると、整列領域に最も近い格子間原子（ドーパントまたはシリコン）は、格子位置に押し込まれる。隣接の格子位置に整列しない他の原子は、非整列領域に向かって上方に、整列領域から離れて拡散し、占有する最近傍の利用可能な格子位置を見出す。加えて、ドーパント原子は、基板の表面に近い高濃度範囲から、基板の中のより深いより低濃度範囲に拡散する。各連続するパルスは、基板の表面に向かってアニーリング領域の下方の整列領域から上向きに整列領域に広がり、ドーパント濃度プロファイルをなだらかにする。このプロセスはエピタキシャル結晶成長と呼ばれるが、この理由は、アニーリングの２、３から数十の格子平面を達成するエネルギの各パルスを用いて、層ごとに進行するプロセスであるからである。

［００３７］一般的に、ここで使用されている用語の「基板」は、幾つかの天然の導電能力を有する任意の材料または電気を伝導する能力を提供するよう改質できる材料から形成される、物体を指す。典型的な基板材料は、シリコン（Ｓｉ）およびゲルマニウム（Ｇｅ）ならびに半導体特性を呈する他の化合物等の、半導体を含むがこれらに制限されない。このような半導体化合物は一般的にＩＩＩ‐Ｖ化合物群およびＩＩ‐ＶＩ化合物群を含む。各々のＩＩＩ‐Ｖ半導体化合物群はガリウムヒ素（ＧａＡｓ）、リン化ガリウム（ＧａＰ）および窒化ガリウム（ＧａＮ）を含むがこれらに限定されない。一般的に、用語の「半導体基板」はバルク半導体基板、ならびにこれら基板上に配置される堆積層を有する基板を含む。このために、本発明の方法により処理される幾つかの半導体基板における堆積層はホモエピタキシャル（例えば（例えばシリコンの上にシリコン）またはヘテロエピタキシャル（例えばシリコンの上にＧａＡｓ）成長のいずれかにより形成される。例えば、本発明の方法は、ヘテロエピタキシャル方法により形成されるガリウムヒ素および窒化ガリウム基板において使用されてもよい。同様に、本発明の方法はまた、絶縁基板上に形成される比較的薄い結晶のシリコン層（例えば、ＳＯＩ（ｓｉｌｉｃｏｎ‐ｏｎ‐ｉｎｓｕｌａｔｏｒ）基板）上の薄膜トランジスタ（ＴＦＴ）等の、集積デバイスを形成するために適用される。加えて、本発明の方法は、太陽電池などの光電デバイスを製造するために使用されてもよい。このようなデバイスは、導電性、半導電性または絶縁性の材料の層を備えてもよく、様々な材料除去プロセスを使用してパターン化されてもよい。導電材料は一般的に金属を備える。絶縁材料は一般的に、金属の酸化物または半導体またはドープ半導体材料を含んでもよい。

［００３８］本発明の１つの実施形態では、連続的に送出されるエネルギ量は基板のある一定の所望の領域をアニーリングするために基板の表面に誘導され、先行技術での処理ステップ（例えば、埋込みプロセスからの結晶損傷）から生じる不要な損傷を除去し、基板の様々な領域でドーパントをさらに均一に分散し、選択されるプロファイルによりドーパントを制御可能に分散し、および／または基板の様々な領域を活性化する。連続的にエネルギ量を送出するプロセスは、基板の曝露領域内のドーパント原子の温度および拡散の改善された制御によって、曝露領域内のドーパントのより均一な分散を可能にする。これにより、少量のエネルギの送出は、１）基板の一部内でのドーパント原子の分散に対する改善された均一性およびより優れた制御、２）先行技術での処理ステップにおいて生じる欠陥の除去、および３）デバイスの事前に活性化された領域に対するより優れた制御、を可能にする。

［００３９］図１Ａは本発明の１つの実施形態の等角図を図示し、この実施形態では、エネルギ源２０が基板１０の画定された領域またはアニーリング領域１２上にある一定量のエネルギを投射することにより、アニーリング領域１２内のある一定の所望の領域を優先的にアニーリングするようになっている。１つの実施形態では、図１Ａに示されるとおり、アニーリング領域１２などの基板の１つのみまたはそれ以上の画定された領域は任意の所定の時間にエネルギ源２０からの放射線に曝露される。本発明の１つの態様では、基板１０の単一範囲はエネルギ源２０から送出される所望のエネルギ量に連続的に曝露され、基板の所望の領域の優先的なアニーリングを引き起こす。１つの例では、電磁放射源の出力に対して基板を平行移動（translate）する（例えば、従来のＸ／Ｙステージ、精密ステージ）ことにより、および／または基板に対して放射源の出力を平行移動（translate）することにより、基板の表面の１つの範囲が順次曝露される。典型的には、個別の精密ステージ（図示せず）の一部であってもよい、１つ以上の従来の電気アクチュエータ１７（例えば、リニアモータ、リードスクリューおよびサーボモータ）を使用して、基板１０の運動および位置を制御してもよい。基板１０および熱交換デバイス１５を支持し、位置合わせするために使用される従来の精密ステージは、カリフォルニア州ローナートパークのＰａｒｋｅｒＨａｎｎｉｆｉｎＣｏｒｐｏｒａｔｉｏｎから購入されてもよい。別の実施形態では、基板１０の全体表面は一回で全て連続的に曝露される（例えば、アニーリング領域１２の全体が連続的に曝露される）。

［００４０］１つの態様では、アニーリング領域１２およびその領域に送出される放射線は、ダイ１３（例えば４０の「ダイ」が図１に示される）および基板の表面に形成される半導体デバイス（例えばメモリチップ）のサイズに整合するようなサイズとされる。１つの態様では、アニーリング領域１２の境界は、各ダイ１３の境界を画定する「切溝」または「けがき」線１０Ａ内に嵌まり込むように整列され、サイズ調節される。１つの実施形態では、アニーリングプロセスを実行する前に、基板の表面上に典型的に見られる整列マークおよび他の従来の技術を使用して、基板をエネルギ源２０の出力に整列することにより、アニーリング領域１２をダイ１３に適切に整列できるようにする。アニーリング領域１２が、けがき線または切溝線等のダイ１３の間の自然に発生する未使用の空間／境界内でのみ重なり合うように、アニーリング領域１２を連続して配置することは、デバイスが基板上に形成される範囲内のエネルギを重ね合わせる必要を低減し、これにより重なり合うアニーリング領域間のプロセス結果における変動を低減する。したがって、連続的に配置されるアニーリング領域１２間に送出されるエネルギの重ね合わせは最小化されるので、基板の重要領域を処理するためにエネルギ源２０から送出されるエネルギへの曝露量の変動に起因するプロセス変動の量は最小化される。１つの例では、連続的に配置されるアニーリング領域１２の各々のサイズは、約３３ｍｍ×約２２ｍｍの矩形の領域である（例えば、７２６平方ミリメートル（ｍｍ^２）の面積）。１つの態様では、基板の表面上に形成される連続的に配置されるアニーリング領域１２の各々の面積は約４ｍｍ^２（例えば、２ｍｍ×２ｍｍ）から約１０００ｍｍ^２（例えば２５ｍｍ×４０ｍｍ）である。

［００４１］エネルギ源２０は一般的に、基板表面のある一定の所望の範囲を優先的にアニーリングするために電磁エネルギを送出するようになっている。電磁エネルギの典型的な発生源は、光放射源（例えば、レーザ、フラッシュランプ）、電子ビーム源、イオンビーム源および／またはマイクロ波エネルギ源を含むが、これらに限定されない。１つの態様では、基板１０は、１つ以上の適切な波長の放射線を放出するレーザから複数のパルスのエネルギに所望の期間曝露される。１つの態様では、エネルギ源２０からの複数のパルスのエネルギを調節することにより、アニーリング領域１２全体にわたって送出されるエネルギ量および／またはパルス期間内に送出されるエネルギ量を最適化して、基板表面上の領域を融解しないようにするが、アニーリングされる領域内の大部分のドーパントを制御可能に拡散し、且つアニーリングされる領域内の大きい量の損傷を、一度で、１つの格子平面または格子平面の小さなグループから除去することを制御して可能にするのみの十分なエネルギを送出するようにする。各パルスはマイクロアニーリング周期を完了し、高濃度範囲から低濃度範囲までの幾つかのドーパント拡散をもたらし、および非整列のアニーリング領域の底部近くの整列結晶の幾つかの格子平面のエピタキシャル成長をもたらす。１つの態様では、エネルギ源２０の波長を調節して、放射線の大部分が基板１０上に配置されたシリコン層により吸収されるようにする。シリコンを含む基板上で実行されるアニーリングプロセスでは、放射線の波長は約８００ｎｍ未満であってもよく、深紫外線（ＵＶ）、赤外線（ＩＲ）または他の望ましい波長で送出されてもよい。１つの実施形態では、エネルギ源２０は、レーザなどの高強度の光源であり、これは、約５００ｎｍから約１１マイクロメートルの波長で放射線を送出するようになっている。別の実施形態では、エネルギ源２０は、キセノン、アルゴンまたはクリプトン放電ランプ等の、複数の発光ランプを特徴とするフラッシュランプ配列である。幾つかの実施形態ではタングステンハロゲンランプもまた使用されるが、これらは、フィラメントを加熱および冷却する必要性によって、必要とされる短いパルスを生成するには十分に高速に点灯および消灯できないため、一般的に普及していない。したがって、タングステンハロゲンランプは、使用されるとき、パルスを管理するシャッタと共に使用されなければならない。また、タングステンハロゲンランプは一般的により低いエネルギ密度を送出し、したがってより多くのランプが必要とされる。全ての場合において、アニーリングプロセスにおいて使用されるエネルギパルスは一般的に、約１ｎｓｅｃから約１０ｍｓｅｃの程度の比較的短期間パルスで発生する。

［００４２］図１Ｂは図１Ａの装置の概略側面図である。電源１０２はエネルギ源２０に結合されている。エネルギ源２０は、上述のような光源であってもよいエネルギ発生器１０４および光学アセンブリ１０８を備える。エネルギ発生器１０４はエネルギを発生し、そのエネルギを光学アセンブリ１０８に誘導するように構成され、この光学アセンブリにおいて、次に、基板１０に送出するために所望とおりにエネルギを整形する。光学アセンブリ１０８は一般的にレンズ、フィルタ、ミラー等を備え、これらはエネルギ発生器１０４により発生されたエネルギを集束、偏光、偏光解消、濾波または可干渉性の調節を行うように構成され、アニーリング領域１２に均一列のエネルギを送出する目的を有する。

［００４３］エネルギのパルスを送出するために、スイッチ１０６が提供されてもよい。スイッチ１０６は１μｓｅｃまたはそれ未満で開閉される高速シャッタであってもよい。あるいは、スイッチ１０６は、しきい値強度の光がこれに衝突すると１μｓｅｃ未満以内に透明になる不透明結晶等の、光学スイッチであってもよい。幾つかの実施形態では、スイッチはポッケルスセルであってもよい。幾つかの実施形態では、光学スイッチは１ｎｓｅｃ未満以内に状態を変えるように構成されてもよい。光学スイッチは、基板に誘導される電磁エネルギの連続ビームを遮断することによりパルスを生成する。スイッチは制御装置２１により操作され、エネルギ発生器１０４の外側に設置されてもよく、例えば、エネルギ発生器１０４の出口範囲に結合または固定されてもよく、またはエネルギ発生器１０４の内部に設置されてもよい。代替の実施形態では、エネルギ発生器は電気的手段により切り替えられてもよい。制御装置２１は、必要に応じて、電源１０２をオンおよびオフに切り替えるように構成されてもよく、または、制御装置２１により駆動される回路によって電源１０２により充電され、およびエネルギ発生器１０４に放電するキャパシタ１１０が提供されてもよい。エネルギ発生器１０４は、キャパシタ１１０により提供される電気量がある一定の電力しきい値まで低下すると、エネルギを生成することを停止するため、キャパシタによる電気切換は自己切換式である。キャパシタ１１０が電源１０２により再充電されると、次にエネルギ発生器１０４に放電して、エネルギの別のパルスを生成することができる。幾つかの実施形態では、電気スイッチは１ｎｓｅｃ未満で出力のオンまたはオフを切り替えるように構成されてもよい。

［００４４］１つの実施形態では、アニーリングプロセスは活性化アニーリングステップとその後の連続パルスアニーリングプロセスとを含み、これにより所望のデバイス特徴を提供する。１つの実施形態では、活性化ステップは約１分の期間に約４００℃から約８００℃の温度に基板を加熱することを含んでもよい。別の実施形態では、活性化ステップは基板を事前加熱することを備える。

アニーリングプロセス中の基板の温度制御
［００４５］１つの実施形態では、図１に図示されるとおり、基板１０の表面を熱交換デバイス１５の基板支持体面１６に熱接触させて配置することによって、熱プロセス中に基板の温度を制御することが望ましい。熱交換デバイス１５は一般的に、アニーリング処理に先立ってまたは処理中に、基板を加熱および／または冷却するように適合される。この構成では、カリフォルニア州サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されている従来の基板ヒータなどの熱交換デバイス１５が、基板のアニーリングされる領域の処理後の特性を改善するために使用されてもよい。一般的に、基板１０は、熱交換デバイス１５を含む、処理チャンバ（図示せず）の密封処理環境（図示せず）内に配置されている。基板が処理中に存在する処理環境は排気されてもよく、または所望の処理に適したガスを含んでもよい。例えば、本発明の実施形態は、チャンバに提供されるある一定のガスを必要とする、堆積または埋込みプロセスにおいて使用されてもよい。ガスは、堆積プロセスに対する前駆体などの反応性、または、従来の熱プロセスにおいて通常使用される不活性ガスなどの非反応性であってもよい。

［００４６］１つの実施形態では、アニーリング処理を実行する前に基板を予熱し、これにより必要とされるアニーリングエネルギの増分を最小にしてもよい。これは、基板の迅速な加熱および冷却によって誘発される応力を低減し、また基板のアニーリング範囲内の欠陥密度を最小にできる場合がある。１つの態様では、熱交換デバイス１５は、基板支持体面１６上に配置された基板を加熱するように適合された、抵抗加熱素子１５Ａおよび温度制御装置１５Ｃを含む。温度制御装置１５Ｃは、制御装置２１と通信する（以下に説明されている）。１つの態様では、約２０℃から約７５０℃の温度に基板を予熱することが望ましい。基板がシリコンを含有する材料から形成されている１つの態様では、基板を約２０℃から約５００℃の間の温度に予熱することが望ましい。

［００４７］別の実施形態では、アニーリングプロセス中に基板にエネルギを加えることによって、処理中の基板を冷却して相互拡散を低減することが望ましい。基板の融解の徐々な進行を必要とするプロセスにおいては、その後の冷却により再成長速度を増加してもよく、これにより、図８に関して説明されているとおり、処理中に様々な領域の非結晶化を増加できる。１つの構成では、熱交換デバイス１５は、基板支持体面１６上に配置される基板を冷却するように適合された、１つ以上の流体チャネル１５Ｂおよび超低温冷却器１５Ｄを含む。１つの態様では、制御装置２１と通信する従来の超低温冷却器１５Ｄが、１つ以上の流体チャネル１５Ｂを介して冷却流体を送出するように適合されている。１つの実施形態では、約−２４０℃から約２０℃の温度に基板を冷却することが望ましい。

［００４８］制御装置２１（図１Ａ）は一般的に、ここに説明されている熱プロセス技術の制御および自動化を促進するように設計されており、典型的に中央処理装置（ＣＰＵ）（図示せず）、メモリ（図示せず）およびサポート回路（またはＩ／Ｏ）（図示せず）を含んでもよい。ＣＰＵは、様々なプロセスおよびハードウェア（例えば従来の電磁放射線検出器、モータ、レーザハードウェア）を制御するため、およびプロセスを監視（例えば基板温度、基板支持体温度、パルス化レーザからのエネルギ量、検出器信号）するために、工業環境において使用される任意の形式のコンピュータプロセッサの１つであってもよい。メモリ（図示せず）は、ＣＰＵに接続され、およびランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、フロッピー（登録商標） 、ハードディスクまたはローカルまたはリモートである任意の他の形式のデジタル記憶装置等の、１つ以上の容易に利用可能なメモリであってもよい。ソフトウェア命令およびデータはＣＰＵに命令を与えるためにコード化されてメモリ内に格納される。サポート回路（図示せず）もまた従来の方法でプロセッサをサポートするためにＣＰＵに接続される。サポート回路は従来のキャッシュ、電源、クロック回路、入力／出力回路、サブシステム等を含んでもよい。制御装置により読み取り可能であるプログラム（またはコンピュータ命令）は、いずれのタスクが基板に関して実行可能であるかどうかを決定する。好ましくは、プログラムは制御装置により読み取り可能なソフトウェアであり、基板位置、各電磁パルスで送出されるエネルギ量、１つ以上の電磁パルスのタイミング、各パルスに対する時間の関数としての強度および波長、基板の様々な領域の温度、およびこれらの任意の組み合わせを監視および制御するためのコードを含む。

選択的加熱
［００４９］形成されるデバイスの様々な領域間の相互拡散を最小にし、基板材料内の欠陥を除去し、基板の様々な領域内のドーパントをさらに均一に分散するために、基板の様々な領域上で１つ以上の処理ステップを実行して、それら領域が、アニーリングプロセス中にエネルギ源から送出されるエネルギに曝露されると優先的に融解されるようにしてもよい。アニーリングプロセスの間において、基板の第１領域および第２領域の両方がほぼ同一量のエネルギに曝露されるとき、第１領域の特性を改質して、第１領域が第２領域より優先的に融解されるようにするプロセスは、以後は、これらの２つの領域間に融解点コントラストを生成すると説明される。一般的に、基板の所望の領域を優先的に融解するように改質できる基板の特性は、基板の所望の領域内に１つ以上の元素を埋め込み、注入および／または同時堆積するステップと、基板の所望の領域に物理的損傷を生成するステップと、および基板の所望の領域に融解点コントラストを生成するように形成されるデバイス構造を最適化するステップと、を含む。これらの改質プロセスの各々は順番に再検討される。

［００５０］図２Ａ〜図２Ｃは本発明の１つの実施形態を組み込んでいるデバイス製造シーケンスの各々の段階における電子デバイス２００の断面図を図示している。図２Ａは、ＭＯＳデバイスのソースおよびドレイン領域などの、２つのドープ領域２０１（例えばドープ領域２０１Ａ〜２０１Ｂ）、ゲート２１５およびゲート酸化層２１６を有する基板１０の表面２０５に形成される典型的な電子デバイス２００の側面図を図示している。ドープ領域２０１Ａ〜２０１Ｂは一般的に、基板１０の表面２０５に所望のドーパント材料を埋め込むことにより形成される。一般的に、典型的なｎ型ドーパント（ドナー型の種）はヒ素（Ａｓ）、リン（Ｐ）およびアンチモン（Ｓｂ）を含んでもよく、典型的なｐ型ドーパント（アクセプタ型の種）はホウ素（Ｂ）、アルミニウム（Ａｌ）およびインジウム（Ｉｎ）を含んでもよく、これらは、ドープ領域２０１Ａ〜２０１Ｂを形成するために半導体基板１０に導入される。図３Ａは、ドープ領域２０１Ａを通って延びる表面２０５から基板１０内への経路２０３に沿って、ドーパント材料の濃度（例えば曲線Ｃ_１）を深さの関数として示す例を図示している。ドープ領域２０１Ａは、埋込みプロセス後に接合部の深さＤ_１を有し、これは、ドーパントの濃度が無視できる量まで低下する点として定義されてもよい。図２Ａ〜図２Ｅは単に、本発明の様々な態様の幾つかを図示することを目的としており、ここに説明されている本発明の様々な実施形態を使用して形成されてもよい、デバイスの種類、構造体の種類またはデバイスの領域を制限することを意図するものではないことに留意すべきである。１つの例では、ドープ領域２０１（例えばＭＯＳデバイスにおけるソースまたはドレイン領域）は、ここに説明されている本発明の範囲から逸脱することなく、ゲート２１５（例えばＭＯＳデバイスのゲート）の位置に対して上方または下方にあってもよい。半導体デバイスのサイズが減少すると、基板１０の表面２０５上に形成される電子デバイス２００の構造素子の位置および形状は、デバイスの製造性またはデバイスの性能を向上するために変化させてもよい。また、図２Ａ〜２Ｅに示される単一のドープ領域２０１Ａのみの改質は、本明細書に記載される本発明の範囲を制限することを意図するものではなく、単に、半導体デバイスを製造するために本発明の実施形態が使用される方法を図示することに留意すべきである。

［００５１］図２Ｂは処理ステップ中の図２Ａに示される電子デバイス２００の側面図を図示しており、このステップは、この場合は単一ドープ領域２０１Ａを含む領域である、基板１０の個別の領域（例えば、改質される範囲２１０）の特性を選択的に改質することにより、融解点コントラストを生成するように適合される。改質プロセスを実行した後に、融解点コントラストは改質された範囲２１０と無改質の範囲２１１との間に生成される。１つの実施形態では、改質プロセスは、基板の表面上に材料を堆積するときに、その材料を層に追加するステップを含み、この場合、組み込まれる材料は基板材料との合金を形成して、改質される範囲２１０内の領域２０２の融解点を下げるように適合される。１つの態様では、組み込まれる材料は、エピタキシャル層堆積プロセス中に堆積される層に追加される。

［００５２］別の実施形態では、改質プロセスは、基板材料との合金を形成するように適合された材料を埋め込む（図２Ｂの「Ａ」参照）ことにより、改質される領域２１０内で領域２０２の融解点を下げるステップを含む。１つの態様では、改質プロセスは図２Ｂに示されるとおり、深さＤ_２に合金材料を埋め込むように適合される。図３Ｂは、ドーパント材料の濃度（例えば曲線Ｃ_１）および埋め込まれた合金材料の濃度（例えば曲線Ｃ_２）を、経路２０３に沿って表面２０５から基板１０を通る深さの関数として図示している。１つの態様では、基板１０はシリコン含有材料から形成され、使用されてもよい埋込み合金材料は、例えばゲルマニウム（Ｇｅ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、炭素（Ｃ）、スズ（Ｓｎ）およびアンチモン（Ｓｂ）を含む。一般的に、合金材料は、基板の基材が存在する状態で加熱されるとき、改質される範囲２１０内の領域２０２の融解点を無改質の範囲２１１と比較して低下させる、任意の材料であってもよい。１つの態様では、シリコン基板の領域を１％から約２０％のゲルマニウムを添加することにより改質して、改質される範囲と無改質の範囲との間の融解点を低下させる。これらの濃度のゲルマニウムの添加により、改質された範囲の融解点を無改質の範囲に比べて約３００℃下げると考えられている。１つの態様では、シリコン基板に形成される領域２０２はゲルマニウム（Ｇｅ）および炭素（Ｃ）を含み、これによりＳｉ_ｘＧｅ_ｙＣ_ｚ合金を形成して、無改質の範囲２１１に比べて領域２０２の融解点を下げる。別の態様では、シリコン基板の領域は約１％以下のヒ素の添加により改質され、改質される範囲と無改質の範囲の間の融解点を低下させる。他の重要な合金は、ケイ化コバルト（Ｃｏ_ｘＳｉ_ｙ、ただしｙは一般的に約０．３ｘより大きく約３ｘ未満である）、ケイ化ニッケル（Ｎｉ_ｘＳｉ_ｙ、ただしｙは一般的に約０．３ｘより大きく約３ｘ未満である）およびケイ化ニッケルゲルマニウム（Ｎｉ_ｘＧｅ_ｙＳｉ_ｚ、ただしｙおよびｚは一般的に約０．３ｘより大きく約３ｘ未満である）ならびに他のシリサイドおよび同様の材料を含むが、これら材料に限定されない。

［００５３］別の実施形態では、改質プロセスは、様々な改質される範囲（例えば改質される範囲２１０）内の基板１０の材料に幾つかの損傷を与えて、基板の結晶構造体を損傷させることにより、これらの領域をより非結晶化するステップを含む。単一の水晶シリコン基板に損傷を与える等の、基板の結晶構造体の損傷を誘発することにより、基板の原子の結合構造の変化によって無傷の領域に比べてこの領域の融解点が低下し、その結果、２つの領域間の熱力学的特性の相違を誘発する。１つの態様では、図２Ｂにおける改質される範囲２１０への損傷は、基板の表面に損傷を生成できる投射物を用いて基板１０の表面２０５（図２Ｂの「Ａ」参照）に衝撃を加えることにより実行される。１つの態様では、投射物体はシリコン（Ｓｉ）原子であり、このシリコンはシリコン含有基板に埋め込まれ、改質される範囲２１０内の領域２０２への損傷を誘発する。別の態様では、基板材料への損傷は、埋込みプロセスを使用して、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）またはさらに窒素（Ｎ_２）等のガス原子を用いて表面に衝撃を加えるか、または、イオンビームまたはバイアスプラズマ（ｂｉａｓｅｄｐｌａｓｍａ）によって生成され、改質される範囲２１０の領域２０２への損傷を誘発する。１つの態様では、改質プロセスは、図２Ｂに示されるとおり、深さＤ_２まで誘発された損傷を有する領域２０２を生成するように適合される。約５×１０^１４から約１×１０^１６／ｃｍ^２の転位または空位密度が、改質される範囲２１０と無改質の範囲２１１との間の融解点コントラストを生成するには有用である場合があると考えられている。１つの態様では、図３Ｂは、表面２０５から基板１０を通る経路２０３に沿った、深さの関数としてドーパント材料の濃度（例えば曲線Ｃ_１）および欠陥密度（例えば曲線Ｃ_２）の例を図示している。

［００５４］図２Ａ〜図２Ｂは、ドーピングプロセス後に改質プロセスが実行されるプロセスシーケンスを図示しており、このプロセスシーケンスは本明細書に記載される本発明の範囲を制限することを意図するものではない。例えば、１つの実施形態では、図２Ａに説明されているドーピングプロセスを実行する前に、図２Ｂに説明されている改質プロセスを実行することが望ましい。

［００５５］図２Ｃは、図２Ｂに示された電子デバイス２００の側面図を図示しており、この電子デバイスはレーザからの光放射源などのエネルギ源から放射される放射線「Ｂ」に曝露される。このステップ中に、基板１０全体にわたって配置された改質される範囲（例えば、改質される範囲２１０）および無改質の範囲（例えば２１１）は、ある一定量のエネルギに曝露され、放射線「Ｂ」のパルスが加えられた後に改質される範囲２１０内の領域２０２を選択的に融解および再凝固させるが、無改質の範囲２１１は凝固状態を維持する。エネルギ量、すなわちエネルギ密度および放射線「Ｂ」が加えられる期間を設定することにより、領域２０２の所望の深さと、領域２０２を生成するために使用される材料と、電子デバイス２００を形成するために使用される他の材料と、形成される電子デバイス２００内の構成要素の熱伝導特性とを知ることで、領域２０２を優先的に融解することができる。図２Ｃおよび３Ｃに示されるとおり、放射線「Ｂ」に曝露されると、領域２０２の再融解および凝固により、ドーパント原子（例えば曲線Ｃ_１）および合金化原子（例えば曲線Ｃ_２）の濃度は領域２０２内により均一に再分散されるようになる。また、領域２０２と基板バルク材料２２１との間のドーパント濃度は、鮮明に画定される境界（すなわち「アブラプト（ｈｙｐｅｒ−ａｂｒｕｐｔ）」接合）を有し、その結果、基板バルク材料２１１への不要な拡散を最小にする。上述の実施形態では、基板１０内に損傷が誘発されて融解点コントラストを改善し、好ましくは、再凝固後の欠陥の濃度（例えば曲線Ｃ_２）は無視できるレベルまで低下する。

表面特性の改質
［００５６］１つの実施形態では、基板１０の様々な領域２０２全体にわたる表面の特性を変化させて、１つ以上の望ましい領域間の熱コントラストを生成する。１つの態様では、所望の領域における基板の表面の放射率を変化させて、処理中の基板表面により吸収されるエネルギ量を変更する。この場合、より高い放射率を有する領域は、エネルギ源２０から受けるエネルギをより多く吸収できる。基板の表面の融解を含むアニーリングプロセスを実行するとき、基板の表面で得られる処理温度は極めて高く（例えば、シリコンの場合約１４１４℃）、放射熱伝達が主な熱損失メカニズムであるため、放射率の変化は熱コントラストに劇的な効果を与えることができる。したがって、基板表面の様々な領域の放射率の変化は、基板の様々な領域により到達される最高温度に著しい影響を有する場合がある。低い放射率を備える領域は、例えば、アニーリング処理中に融解点より高く温度が上がる場合があるが、同一のエネルギ量を吸収する高い放射率を備える領域は、融解点を大幅に下回る温度を維持する場合がある。この結果、基板表面は、放射源の波長における熱質量当たりの放射率はほぼ同一であるが全体的な放射率が異なる、領域を有してもよい。様々な表面の放射率または熱コントラストを変化させることは、基板表面に低いまたは高い放射率の被覆の選択的な堆積および／または基板の表面を改質すること（例えば、表面の酸化、表面の粗面処理）によって達成されてもよい。

［００５７］１つの実施形態では、１つ以上の領域の基板の表面反射率を変化させて、基板１０がエネルギ源からのエネルギに曝露されるときに吸収されるエネルギ量を変更する。基板表面の反射率を変化させることにより、基板の表面および下方における領域内の基板により吸収されるエネルギ量および得られる最大温度は、反射率によって異なる。この場合、より低い反射率を有する表面は、より高い反射率を有する別の領域より高い温度に達する。基板表面の反射率を変化させることは、基板表面に低反射率被覆または高反射率被覆を選択的に堆積および／または基板表面を改質すること（例えば、表面の酸化、粗面処理）によって達成されてもよい。高吸収性（非反射性）被覆は、アニーリングプロセス中により優先して加熱されることを目的としている領域に選択的に適用されてもよい。

［００５８］図２Ｄは、被覆２２５を選択的に堆積または均一に堆積して、基板１０の表面２０５内の他の領域とは異なる放射率および／または反射率を有する層を残し、その後に選択的に除去される、１つの実施形態を図示している。この場合、被覆２２５の下方のドープ領域２０１Ａ内の熱流（Ｑ_１）は、基板１０の他の領域内で吸収されるエネルギ（Ｑ_２）に対して、被覆２２５の特性に基づいて調節できる。このようにして、熱損失（Ｑ_３）または被覆２２５から反射される熱は他の領域から失われる熱（Ｑ_４）に対して変化することができる。１つの態様では、炭素を含有する被覆が、ＣＶＤ、ＰＶＤまたは他の堆積プロセスを使用して基板表面上に堆積される。

［００５９］図２Ｅは基板表面の光学特性（例えば放射率、反射率）を変化させる被覆２２６が、基板表面全体にわたり、例えば図２Ａに示されるデバイス上に堆積され、次に材料のある一定量が除去されて異なる光学特性を有する領域を生成する、１つの実施形態を図示している。例えば、図２Ｅに示されるとおり、被覆２２６はゲート２１５の表面から除去され、その後に被覆２２６の表面を残し、ゲート２１５の表面は入射放射線「Ｂ」に曝露される。この場合、被覆２２６およびゲート２１５の表面は、異なる放射率および／または異なる反射率等の、異なる光学特性を有する。異なる光学特性を有する領域を曝露または生成するために使用される除去プロセスは、ウェットエッチングまたは化学機械研磨（ＣＭＰ）プロセスなどの従来の材料除去プロセスの使用により実行される。この場合、被覆２２６の下方のドープ領域２０１Ａ〜２０１Ｂ内の吸収および熱流（Ｑ_１）は、基板のゲート２１５領域における吸収および熱流（Ｑ_２）に対して被覆２２６の特性に基づいて調節される。この方法では、被覆２２６から失われるまたは反射される熱（Ｑ_３）はゲート２１５領域から失われるまたは反射される熱（Ｑ_４）に対して変化させることができる。

［００６０］１つの実施形態では、被覆２２６は望ましい厚さの１つ以上の堆積層を含み、これらの層自体またはそれらの組み合わせのいずれかが入射放射線の１つ以上の波長に曝露される基板の様々な領域の光学特性（例えば、放射率、吸収率、反射率）を変更させる。１つの実施形態では、被覆２２６は層を含み、これらの層自体またはそれらの組み合わせのいずれかが入射放射線「Ｂ」の１つ以上の波長を優先的に吸収する。１つの態様では、被覆２２６は、ケイフッ化ガラス（ＦＳＧ）、非晶質の炭素、二酸化ケイ素、炭化ケイ素、炭化ケイ素ゲルマニウム合金（ＳｉＣＧｅ）、窒素を含有する二酸化ケイ素（ＳｉＣＮ）等の誘電材料、またはカリフォルニア州サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されているプロセスにより作られるＢＬＯＫ^ＴＭ誘電材料、または化学気相堆積（ＣＶＤ）プロセスまたは原子層堆積（ＡＬＤ）プロセスを使用して基板表面に堆積される炭素を含有する被覆を含む。１つの態様では、被覆２２６は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、コバルト（Ｃｏ）またはルテニウム（Ｒｕ）等の金属を含むが、これらに限定されない。

［００６１］ここに説明されている様々な実施形態を相互に組み合わせて使用することにより、さらにプロセスの適用領域をさらに拡大してもよいことに留意すべきである。例えば、ある一定の画定された領域のドーピングに関して選択的に堆積される吸収被覆を使用し、アニーリングプロセスのプロセス適用領域を拡大してもよい。

優先的な加熱を達成するためのエネルギ源の出力調節
［００６２］上述のとおり、エネルギ源２０は一般的に、基板１０のある一定の所望の領域を優先的に融解するために電磁エネルギを送出するようになっている。典型的な電磁エネルギ源は光放射源（例えばレーザ（ＵＶ、ＩＲ他の波長）、電子ビーム源、イオンビーム源および／またはマイクロ波エネルギ源を含むがこれらに限定されない。本発明の１つの実施形態では、エネルギ源２０は、融解点に基板の所望の領域を選択的に加熱するために、レーザなどの光放射を送出するようになっている。

［００６３］１つの態様では、基板１０は１つ以上の適切な波長の放射線を放出するレーザからのエネルギのパルスに曝露され、放出される放射線は所望のエネルギ密度（Ｗ／ｃｍ^２）および／またはパルス継続時間を有して、ある一定の所望の領域の優先的な融解を促す。シリコンを含有する基板上で実行されるレーザアニーリングプロセスでは、放射線の波長は典型的には約８００ｎｍ未満である。いずれの場合も、アニーリングプロセスは一般的に、約１秒間またはそれ未満等の比較的短い時間で基板の所定の領域上でなされる。アニーリングプロセスにおいて使用される所望の波長およびパルスプロファイルは、基板の材料特性を考慮してレーザアニーリングプロセスの光学的および熱的モデリングに基づいて決定されてもよい。

［００６４］図４Ａ〜図４Ｄは、エネルギ源２０からアニーリング領域１２に送出されるエネルギのパルスの様々な属性（図１）は、時間の関数として調節され、これにより改善された熱コントラストおよびアニーリングプロセスの結果が得られる。１つの実施形態では、レーザパルスの形状を時間の関数として変化させ、および／または送出されるエネルギの波長を変化させることによって、融解を目的とする基板の領域への熱入力を強化し、他の領域への熱入力を最小にとどめることが望ましい。１つの態様ではまた、基板に送出されるエネルギを変化させることが望ましい場合がある。

［００６５］図４Ａは、エネルギ源２０から基板１０に送出される（図１参照）、電磁放射線の単一パルス（例えばパルス４０１）の時間に対する送出されてもよいエネルギのグラフを図示している。図４Ａに図示されるパルスは一般的に、全体パルス継続時間（ｔ_１）の間に一定のエネルギ量（Ｅ_１）を送出する矩形パルスである。

［００６６］１つの態様では、パルス４０１の形状は基板１０に送出されるとき、時間の関数として変化してもよい。図４Ｂは、１つのエネルギ源２０から異なる形状を有する基板１０に送出されてもよい、電磁放射線の２つのパルス４０１Ａ、４０１Ｂのグラフを図示している。この例では、各パルスは、各曲線の下の面積により表わされるものと同一の総エネルギ出力を含んでもよいが、別のパルスに対比して１つのパルスに基板１０の領域を曝露させる効果は、アニーリングプロセス中に生成される融解点コントラストを改善する場合がある。したがって、各パルスで送出される形状、ピーク出力レベルおよび／またはエネルギ量を調節することにより、アニーリングプロセスが改善されてもよい。１つの態様では、パルスはガウス形である。

［００６７］図４Ｃは、台形の形状である電磁放射線パルス（例えばパルス４０１）を図示している。この場合、パルス４０１の２つの異なるセグメント（例えば４０２および４０４）では、送出されるエネルギは時間の関数として変化する。図４Ｃは、時間に対してエネルギが線形に変化している、パルス４０１のプロファイルまたは形状を図示しているが、これは、パルスで送出されるエネルギの時間変化が、例えば２次、３次または４次形状の曲線を有する場合もあるため、本発明の範囲を制限することを意図するものではない。別の態様では、時間の関数としてパルスで送出されるエネルギのプロファイルまたは形状は２次、３次または指数関数曲線であってもよい。別の実施形態では、処理中において、異なる形状（例えば、矩形および三角形の変調パルス、正弦波および矩形の変調パルス、矩形、三角形および正弦波の変調パルス等）を有するパルスを使用して、所望のアニーリング結果を得ることが有利な場合もある。

［００６８］デバイスの様々な領域の特性に応じて、電磁放射線の送出パルスの形状を調節することにより、アニーリング処理結果を改善してもよい。図４Ｂを参照すると、例えば、状況によっては、すなわちアニーリングプロセス中に加熱される基板の様々な領域が、低熱伝導率を有する範囲によりデバイスの他の領域から熱的に分離されている状況では、パルス４０１Ｂと類似の形状を有するパルスの使用が有利な場合もある。長い継続時間を有するパルスが有利なことも。この理由は、基板のより高い熱伝導性を有する材料領域は、伝導により熱を放散するためのより多くの時間を有し、一方で、アニーリングされる領域が熱的により十分に分離され、この結果、それらアニーリングされる領域においてより高い温度が発生するためである。この場合、パルスの継続時間、ピーク出力レベルおよび総エネルギ出力を適切に選択して、アニーリングを目的としない範囲が低温に維持されるようにする。パルスの形状を調節するプロセスもまた、変化する放射率を有する表面を使用して融解点コントラストを生成する場合に有利である。

［００６９］図４Ｃを参照すると、１つの実施形態では、セグメント４０２の傾斜、パルス４０１の形状、セグメント４０３の形状、出力レベルにおける時間（エネルギレベルＥ_１におけるセグメント４０３）、セグメント４０４の傾斜および／またはセグメント４０４の形状はアニーリングプロセスを制御するために調節される。粒子およびプロセス結果が変動する問題に起因して、アニーリングされる領域内の材料が処理中に蒸発することは一般的に望ましくないことに留意されるべきである。したがって、エネルギのパルス形状を調節することにより、領域を過熱して材料の蒸発を引き起こすことなく、アニーリングされる領域の温度を急速に目標温度にすることが望ましい。１つの実施形態では、図４Ｇに示されるとおり、複数のセグメント（すなわちセグメント４０２、４０３Ａ、４０３Ｂ、４０３Ｃおよび４０４）を有するように調節されたパルス形状４０１を使用することにより、アニーリング領域を急速に目標温度にし、その後所望の期間（例えば、ｔ_１）にわたり材料をその温度に保持すると同時に、アニーリング領域内での材料の蒸発を防止する。時間の長さ、セグメントの形状およびパルスセグメントの各々の継続期間は、サイズ、融解深さおよびアニーリング領域内に含まれる材料が変化するに伴い、変化してもよい。

［００７０］別の態様では、放射エネルギの複数の波長を組み合わせて基板の所望の領域へのエネルギ移送を改善することにより、熱コントラストの改善を達成し、および／またはアニーリングプロセス結果を改善してもよい。１つの態様では、組み合わされる波長の各々により送出されるエネルギ量を変更して、熱コントラストを改善し、およびアニーリングプロセス結果を改善する。図４Ｄはパルス４０１が２つの波長を含む１つの例を図示しており、このパルスはユニット当たり異なるエネルギ量を基板１０に送出して、熱コントラストを改善し、および／またはアニーリングプロセス結果を改善してもよい。この例では、周波数Ｆ１がパルス時間内に一定レベルで基板に加えられ、別の周波数Ｆ２は、パルス期間中のある期間内にピークに達する部分を除いて、期間の大部分の間は一定レベルで基板１０に加えられる。

［００７１］図４Ｅは２つの異なる周波数Ｆ３およびＦ４でエネルギを送出する２つの連続セグメントを有するパルス４０１のグラフを図示している。したがって、基板の様々な領域は異なる波長において異なる割合でエネルギを吸収してもよいことから、図４Ｄおよび４Ｅに示されるとおり、可変エネルギ量を送出できる複数の波長を含むパルスを使用することは、望ましいアニーリング処理結果を得るのに有利である場合もある。

［００７２］１つの実施形態では、２つまたはそれ以上の電磁放射線のパルスを異なる時間で基板の領域に送出することにより、基板表面上の領域の温度を容易に制御できる。図４Ｆは、基板の表面上のある一定の領域を選択的に加熱するために、時間的に離れた変化する間隔すなわち周期（ｔ）で送出される、２つのパルス４０１Ａおよび４０１Ｂのグラフを図示している。この構成では、後続のパルス間の周期（ｔ）を調節することにより、基板表面上の領域が到達するピーク温度を容易に制御できる。例えば、パルス間の周期（ｔ）すなわち周波数を低下することにより、第１パルス４０１Ａにおいて送出される熱は、第２パルス４０１Ｂが送出される前に放散する時間はより少なくなり、これにより、基板において達成されるピーク温度を、パルス間の周期が増加する場合より高くすることができる。この方法で周期を調節することにより、エネルギおよび温度を容易に制御できる。１つの態様においては、各パルス単独では、基板を目標温度に到達させるのに十分なエネルギを含まないが、パルスの組み合わせにより、領域２０２を目標温度に到達させることを保証することが望ましいこともある。２つまたはそれ以上のパルス等の、複数のパルスを送出するこのプロセスは、エネルギの単一パルスを送出することに対する、基板材料の受ける熱衝撃を低減する傾向がある。熱衝撃は基板の損傷につながり、基板に対して実行される後続の処理ステップにおいて欠陥を生成する粒子を発生させる可能性がある。

［００７３］図４Ｆを参照すると、１つの実施形態では、レーザなどの２つまたはそれ以上のエネルギ源を連続的に操作して、時間の関数として基板の表面の熱プロファイルを形成する。例えば、１つのレーザまたはレーザの配列はパルス４０１Ａを送出して、基板の表面を時間Ｔ_１の間に温度Ｔ_０に上昇させてもよい。ｔ_１に先立ってまたは終了時に、第２パルス４０１Ｂが第２レーザからまたは連係して動作する複数のレーザから送出され、これにより、基板温度を時間ｔ_２の間に温度Ｔ_１にする。このように、熱プロファイルは複数のレーザから送出されるエネルギの連続パルスを制御することにより形成することができる。このプロセスは、ドーパント拡散およびドーパント拡散の方向を制御する用途等の、熱プロセスの利点を有するが、これらに限定されない。

電磁放射線パルス
［００７４］シリコンを含有する基板または熱処理を必要とする別の材料から構成される基板の表面に十分な電磁放射線を送出する目的で、以下のプロセス制御が使用されてもよい。

［００７５］１つの実施形態では、レーザなどの２つまたはそれ以上の電磁エネルギ源を連続的に操作して、熱処理される表面の熱プロファイルを形成する。この場合、レーザはパルス間のエネルギ変化を補正するような方法で操作される。１つの態様では、図１Ａに概略的に図示されるエネルギ源２０は、光放射源（例えばレーザまたはフラッシュランプ）、電子ビーム源、イオンビーム源および／またはマイクロ波エネルギ源等の、２つまたはそれ以上の電磁エネルギ源を含むが、これらに限定されない。パルスレーザなどのデバイスからのパルス間のエネルギは、各パルスの百分率変化を有する場合がある。パルスエネルギの変化は基板の熱プロセスでは許容されない場合がある。このパルス変化を補正するために、１つ以上のレーザは、基板の温度を上昇させるパルスを送出する。次に、送出されるパルスと、送出中のパルスのエネルギおよび立ち上がり時間とを監視するように適合された電子制御装置（例えば図１の制御装置２１）を使用して、熱プロファイル（例えば、時間の関数として基板の領域の温度）を「トリミング」または調節するのに必要なエネルギ量を計算して、それがプロセス目標内にあり、第２のより小さいレーザまたは一連のより小さいレーザに命令を与えて、熱処理を完了するために最後のエネルギを送出するようにする。電子制御装置は一般的に、１つ以上の従来の放射線検出器を使用して、基板に送出されるパルスのエネルギおよび／または波長を監視する。小さいレーザはまたパルス出力エネルギのピーク間の変化を有してもよく、表面処理の開始時における最初のパルス（またはそれ以上のパルス）に比べてパルス当たり極めてに少ないエネルギを送出するため、この誤差は一般的にプロセス制限内にある。このように、電子制御装置は、パルスにより送出されるエネルギに変化を補償するように適合され、これにより、熱プロセス中に所望のエネルギレベルが送出されることを保証する。

［００７６］１つの態様では、上述の２つまたはそれ以上のエネルギ源はまた、色周波数の帯域幅、複数の波長、単一またはそれ以上の時間および空間レーザモード、および偏光状態を有するレーザ光のうちの単一色（波長）を使用して実現されてもよい。

［００７７］１つ以上のレーザの出力は、基板表面に送出するための正確な空間および時間エネルギプロファイルを有していないことが多い。したがって、レーザの出力を形成するためにマイクロレンズを使用するシステムは、基板表面における均一な空間エネルギ分布を生成するために使用される。マイクロレンズのガラスの種類および形状を選択して、基板表面にパルスレーザエネルギを送出するために必要な光学系列における熱レンズ効果を補償してもよい。

［００７８］スペックルとして知られている基板表面におけるパルスエネルギの高周波数変化は、入射エネルギの建設的および破壊的位相干渉の隣接領域により生成される。スペックルの補償は、１）基板における位相を急激に変化させるための表面音波デバイスが、この急激な変化が１つ以上のレーザパルスの熱処理時間より大幅に速くなるようにするステップと、２）レーザパルスのパルスを照射するステップと、３）レーザパルスの偏光を変化させ、例えば直線偏光されるが、非平行状態において偏光状態（ｅベクトル）を有する、複数の同時または遅延パルスを送出するステップと、を含んでもよい。

電磁放射線の送出
［００７９］図５は、１つの実施形態における処理チャンバの領域の断面図であり、この実施形態では、エネルギ源２０がある一定のエネルギ量を背面５０１から基板１０のアニーリング領域１２に送出して、アニーリング領域１２内のある一定の所望の領域を優先的に融解するようになっている。１つの態様では、アニーリング領域１２などの基板の１つ以上の画定された領域が任意の所定の時間においてエネルギ源２０からの放射線に曝露される。１つの態様では、基板１０の複数の範囲がエネルギ源２０から背面５０１を通して送出される所望のエネルギ量に連続的に曝露されて、基板の所望の領域の優先的な融解を引き起こす。１つの態様では、アニーリング領域１２のサイズは、基板１０の上面５０２上に形成されるダイ（例えば図１Ａのアイテム＃１３）または半導体デバイスのサイズと一致するようなサイズに調整される。１つの態様では、アニーリング領域１２の境界は、各ダイの境界を画定する「切溝」または「けがき」線１０Ａ内に嵌まり込むように整列され、サイズ調節される。したがって、連続的に配置されたアニーリング領域１２間の重複を最小にできることから、エネルギ源２０からのエネルギへの曝露量の変化に起因するプロセス変化の量は最小化される。１つの例では、アニーリング領域１２は約３３ｍｍ×約２２ｍｍのサイズである矩形領域である。

［００８０］１つの実施形態では、基板１０は、基板１０の背面５０１がエネルギ源２０から送出されるエネルギを受け入れることを可能にする開口５１２を有する、基板支持体５１０上に形成される基板支持領域５１１に位置合わせされる。基板１０の背面に放射線を誘導する必要性が支持体５１０に開口を設けることを必要とする。本発明の他の実施形態はリング型基板支持体を必要としない。を参照すると、エネルギ源２０から放出される放射線「Ｂ」は放出されるエネルギの一部を吸収するように適合された領域５０３を加熱する。エネルギ源２０は、基板表面のある一定の望ましい領域を優先的に融解するように電磁エネルギを送出するようになってもよい。この実施形態では、電磁エネルギの典型的な発生源は、光放射源（例えばレーザ）および／またはマイクロ波、赤外線または近赤外線またはＵＶエネルギ源を含むが、これらに限定されない。１つの態様では、基板１０は所望の期間内に１つ以上の適切な波長で放射線を放出するレーザからのエネルギのパルスに曝露される。１つの態様では、エネルギ源２０からのエネルギのパルスを調節することにより、アニーリング領域１２全体にわたり送出されるエネルギ量および／またはパルス期間内に送出されるエネルギ量を最適化して、ある一定の範囲の所望の熱処理を達成する。１つの態様では、レーザ波長を調節して、放射線の大部分が基板１０上に配置されたシリコン層により吸収されるようにする。シリコンを含有する基板上で実行されるレーザアニーリングプロセスでは、放射線の波長は典型的には約９００ｎｍより長いが、深紫外線（ＵＶ）、赤外線（ＩＲ）または他の望ましい波長で送出されてもよい。いずれの場合でも、アニーリングプロセスは一般的に、約１秒間またはそれ未満等の、比較的短期間内に基板の所定の領域でなされる。

［００８１］１つの態様では、エネルギ源２０からの放出放射線の波長を選択することにより、基板が形成されるバルク材料が、入射する放出放射線への曝露により加熱される上面５０２近傍の範囲に比べて入射放射線に対してより透過性であるようにする。１つの態様では、加熱される領域は、ドーパント材料や埋込みプロセス中に生成される結晶損傷（例えば、結晶欠陥、フレンケル欠陥、空間）を有する材料等の、基板の背面を通して送出されるエネルギ量を吸収する材料を含む。一般的に、ドーパント材料は、ホウ素、リンまたは半導体処理に使用される他の通常使用されるドーパント材料であってもよい。１つの実施形態では、基板が形成されるバルク材料集合体はシリコン含有材料であり、放出放射線の波長は約１マイクロメートルより長い。別の態様では、エネルギ源２０は９．４から１０．６マイクロメートル付近に中心を有する主波長域を放出するように適合されたＣＯ_２レーザを含む。さらに別の態様では、エネルギ源２０は、一般的に約７５０ｎｍから約１ｍｍである、赤外線領域において波長を送出するようになっている。

［００８２］１つの実施形態では、吸収被覆（図示せず）が基板１０上のアニーリング領域１２全体にわたって配置され、基板の背面を通して送出される入射放射線が基板を通過する前に吸収され得るようにする。１つの態様では、吸収被覆は、チタン、窒化チタン、タンタルまたは他の適切な金属材料等の、金属である。別の態様では、吸収被覆は、炭化ケイ素材料、非晶質の炭素材料またはドープダイヤモンド様炭素等の炭素を含有する材料または半導体デバイス製造に通常使用される他の適切な材料である。

［００８３］１つの態様では、光の２つの波長が基板の所望する領域に送出される。このとき、光の第１波長は所望のアニーリング領域に見られるドーパントまたは他のイオン化結晶の損傷から基板内に自由キャリア（例えば、電子または正孔）を発生するために使用され、発生した自由キャリアは第２波長の基板の背面を通して送出されるエネルギを吸収する。１つの態様では、第１波長は、「緑色の光」の波長（例えば約４９０ｎｍから約５７０ｎｍ）および／またはより短い波長である。１つの実施形態では、第１波長は、に示される、エネルギ源２０から基板の反対側にある、第２のエネルギ源５２０から基板の所望の領域に、望ましい出力密度（Ｗ／ｃｍ^２）で送出される。別の実施形態では、２つの波長（例えば、第１および第２波長）は、エネルギ源２０から基板の背面を通して送出される。さらに別の実施形態では、望ましい出力密度（Ｗ／ｃｍ^２）の２つの波長（例えば、第１および第２波長）は、電磁エネルギの２つの別個のエネルギ源（図示せず）から基板の背面を通して送出される。

パルス列アニーリング
［００８４］次世代デバイスの製造の課題に対応するために、複数の電磁放射線のパルスを使用するアニーリングプロセスまたはパルス列アニーリングは幾つかのプロセスにおいて有用である。電磁放射線の複数の同一パルスは基板に送出され、各パルスは、１ミリ秒間（ｍｓｅｃ）以下の時間で基板表面の幾つかの原子層を準融解温度に近い温度（例えば、シリコン基板では約１３００℃）まで加熱する単一マイクロアニーリングプロセスを達成し、その後、与えられたエネルギが結晶格子内で完全に消散し、影響を受けた格子層の温度が制御された予熱温度近くのより低い温度に戻ることを可能にする。予熱温度は、基板が第１パルスの送出の直前において維持される温度であり、約４００℃から約８００℃の間である。各マイクロアニーリングサイクルでは、結晶格子に結合されないシリコンおよびドーパント原子は、原子半径の数分の１程度で移動する。格子に結合されるシリコンおよびドーパント原子は、それらが送出されるパルスから十分なエネルギを受けないことから、一般的に移動しない。この方法では、各マイクロアニーリングサイクルは、所望の格子位置に個々の格子間原子およびドーパント原子を移動する。格子間原子またはドーパントが格子位置を満たすため、そのように位置を特定されない他の格子間原子またはドーパントは、結晶格子内の望ましい位置を見つけるまで、基板全体を通して拡散する。この方法では、パルス列アニーリング（以下「ＰＴＡ」）を使用して、結晶格子内の格子間原子またはドーパントの原子の位置を制御でき、および過剰拡散を生じることなく、前の処理ステップ（例えば埋込みプロセス）の間に形成される格子欠陥を制御可能に修復することができる。このように、ＰＴＡは原子の長さ程度で半導体デバイス内の原子の運動を制御するために使用することができるプロセスである。

［００８５］図６Ａは本発明の１つの実施形態によるプロセスを図示したフローチャートである。図６Ｂ〜図６Ｄはプロセス６００の様々な段階における対象基板の特性を図示している。１つの実施形態では、基板は、基板表面に複数の電磁エネルギのパルスを送出することによりアニーリングされてもよく、各パルスは基板の少なくとも一部においてマイクロアニーリングプロセスを実行するように構成される。エネルギ放出は、レーザ、フラッシュランプおよびＵＶおよびマイクロ波源を含む、前述のエネルギ源の任意の集積により発生されてもよい。幾つかの実施形態では、エネルギ放出は上述のとおり短い継続時間のパルスの形を取り、各パルスの継続時間は約１ｎｓｅｃから約１０ｍｓｅｃの範囲である。各パルスは一般的に、例えば約１０ｍＷから１０Ｗの間の、少なくとも１０ミリワット（ｍＷ）の出力レベルで約０．２Ｊ／ｃｍ^２から約１００Ｊ／ｃｍ^２のエネルギ密度で送出する。１つの実施形態では、例えば、各パルスにより送出されるエネルギ密度は約０．５Ｊ／ｃｍ^２である。パルスに使用される光の波長を選択して、基板の結晶格子内の原子に最適な運動を引き起こすことができる。本発明の幾つかの実施形態において、エネルギのパルスは、赤外線スペクトル内にある波長で送出される。他の実施形態は、ＵＶスペクトル内の光または異なるスペクトルからの波長を組み合わせた光を使用する。

［００８６］理論により拘束されないことを意図して、ＰＴＡは、電磁放射線の複数のパルスを送出することにより基板内の原子の運動の原子レベルの制御を可能にすると考えられ、この場合、各パルスは完全なマイクロアニーリングサイクルを実行する。基板の表面に送出される、または表面により吸収される電磁放射線の各パルスは、基板表面または表面近傍に存在する原子にエネルギを提供する。送出されるエネルギは原子の運動を含み、幾つかの原子は格子内で位置を変える。原子を移動させるか、またはさせないかのいずれであっても、入射エネルギは全ての方向に、例えば基板の表面全体にわたり横方向に、および基板に垂直方向に、基板材料を通して伝達される。各パルスで送出されるエネルギは一般的に音波を生成し、この音波は、基板を通して伝搬するエネルギの波の特性を検出するように構成された、音波（例えば音声）検出器または光音波検出器等の検出器により検出できる。検出される特性は振幅、周波数および位相を含んでもよい。信号のフーリエ解析により、フィードバック制御に使用される高温測定方法と同様の監視プロセスを生み出してもよい。生の信号は、図１Ａおよび１Ｂの制御装置２１などの制御装置に提供されてもよく、制御装置は制御信号を発生して基板に送出されるエネルギを調節するように構成されてもよい。制御装置は各パルスへの電力入力、またはパルスの周波数または継続時間を調節してもよい。

［００８７］本発明の実施形態は、基板の表面に電磁放射線のパルスを与えることにより結晶格子内に個々の原子の僅かな運動を優先的に引き起こす方法を提供する。上述のとおり、放射線は、基板表面の複数の領域に送出されるか、または基板の表面全体に同時に送出されてもよい。放射線の波長および強度は結晶格子内の個々の原子を対象にするように選択されてもよい。例えば、ドープされた単一結晶シリコン基板は大部分のシリコン原子の結晶格子を有し、幾つかのドーパント原子は格子間位置または結晶格子位置にある。幾つかの場合には、ドーパント濃度およびドーパントを埋め込むプロセスからの損傷結晶の濃度は過剰であってもよい。１つの実施形態では、電磁放射線のパルスは、格子の１つの平面から別の平面にドーパント原子運動の増分を引き起こすことにより、ドーパントおよび損傷結晶の局所的な濃度変化を補正するように設計されてもよい。強度および波長は、ドーパント原子の深さおよび所望の運動量に応じて調節されてもよい。使用されるエネルギの波長は一般的に、例えば、約３ｃｍのマイクロ波から、可視波長を通り、例えば約１５０ナノメートル（ｎｍ）の深紫外線の範囲であってもよい。約３００ｎｍから約１１００ｎｍの範囲の波長は、例えば約８００ｎｍ未満の波長等の、レーザ用途において使用されてもよい。より長い波長の効果は、基板の表面を照射する緑色の光を備えるキャリア放射線を提供することにより強化されてもよい。電磁放射線のパルスはまた、同様の方式で基板表面上に形成されるシリコン格子内のシリコン原子運動の増分を引き起こすように設計されてもよい。このような放射線の複数のパルスを送出することは、送出されるパルスの数に応じた程度の原子の制御可能な運動をもたらす。したがって、埋込みプロセスから表面損傷および範囲の末端損傷などの結晶格子の損傷を選択的に修復するステップと、および格子内のドーパント原子の局所的な濃度および分布を選択的に調節することが可能になる。

［００８８］ステップ６０２では、レーザまたはフラッシュランプ放射などの電磁放射線のパルスを使用して基板を照射してもよい。パルスは１０ｎｓｅｃから約２０ｍｓｅｃ間の継続時間を有してもよい。基板表面に入射する各パルスにより結晶格子の振動が発生し、この振動が基板を通して伝搬する。パルスの間隔が十分長い場合、振動エネルギは結晶格子内で放散され、熱として放射される。基板の表面に約０．２Ｊ／ｃｍ^２から約１００Ｊ／ｃｍ^２の間のエネルギ送出するパルスにより結晶格子内に与えられる振動エネルギは、熱として放散し、パルスの終了後に約１マイクロ秒間（μｓｅｃ）以内に放射されてもよい。パルスの間隔が個々のパルスにより送出される熱を放散するのに必要とされる時間より短い場合、格子内に熱が蓄積され、格子の温度が上昇する。この状態は標準的な急速熱アニーリングまたはスパイクアニーリングに近く、この状態では、基板は基板の融解点を下回る温度まで加熱されるが、格子原子の拡散および再配列を可能にするには十分高い。従来の熱アニーリングプロセスでは、所望の拡散長さが極めて小さい（例えば僅か数ナノメートル）場合、原子の平均拡散長を制御するのに苦労している。現在の従来の急速熱アニーリング（ＲＴＡ）システムは、約２．５秒間より長い期間にわたってエネルギを送出できるのみである、ランプおよびサポート回路を使用する。熱伝達時間、すなわち熱が基板の前面から背面に拡散するのに要する時間は２０ｍｓｅｃ程度である。したがって、従来のＲＴＡチャンバは、送出されるエネルギが基板全体を加熱して、基板の全ての範囲内のドーパントおよび他の原子の不要な拡散を引き起こすことから、４５ｎｍまたは３２ｎｍおよびより小さいノードデバイスに対しては拡散プロセスを適当に制御することができない。また、送出されるパルスの間隔が十分長い場合、各パルスの相加効果が基板温度を上昇させず、その結果、各パルスの熱効果は、パルスの継続時間および強度に応じて、基板の表面のすぐ下の範囲、例えば、表面から約１００オングストロームまたはそれより下までの範囲に局所化される、と考えられている。各パルスは同一エネルギを送出することが好ましいが、幾つかの実施形態では、例えば所望のパターンを増加または減少する等の所定の方法に従って変化するエネルギを有するパルスを送出することが有利な場合がある。

［００８９］幾つかの実施形態では、１０ｎｓｅｃのパルスに続いて、基板表面にエネルギが送出されない（例えば「休止」時間）１ｍｓｅｃまたはそれ以上の間隔があってもよい。に示されるとおり、１つの実施形態では、一連のパルス１０００が送出されることが望ましい。この実施形態では、大きさＥ_１および継続時間ｔ_１を有する電磁エネルギの単一パルスまたはパルス１００１が基板表面に送出され、続いて、基板表面にエネルギが送出されない継続時間ｔ_２を有する「休止」期間１００２があり、その後に次のパルス１００１が受け取られる。１つの実施形態では、継続時間ｔ_１は、約１ｍｓｅｃから約１０ｍｓｅｃの間であり、継続時間ｔ_２は約１ｍｓから２０ｍｓの間である。１つの実施形態では、アニーリングプロセスの間に送出される各パルス１００１は同一パルス継続時間内に同一量の総エネルギを送出する。を参照すると、エネルギ１００１の単一パルスは方形波パルスとして示されるが、この形状は、本明細書に記載される本発明の範囲を制限することを意図するものではない。なぜなら、送出されるエネルギの形状は三角形、ガウス形、または任意の他の望ましい形状であり得るからである。

［００９０］温度または温度勾配の従来の定義は、小数の格子平面または原子のみが短いエネルギパルスにより影響を受けることから、４５ｎｍおよび３２ｎｍデバイスノードに対しては所望のアニーリングの深さにおけるそれら温度の意味を失うことに留意すべきである。本発明による電磁放射線のパルスを受ける基板の表面近傍の局所的な温度は、結晶格子内の小数の原子の振動により生じるとき、３００℃から１４００℃に瞬間的に上昇する場合がある。他の実施形態では、フラッシュランプからの光パルスが使用されてもよく、ここでは、約０．２Ｊ／ｃｍ^２から約１００Ｊ／ｃｍ^２の間のエネルギパルスが約１０ｎｓｅｃから約１０ｍｓｅｃの期間内に送出されてもよい。

［００９１］図６Ｂはドープ領域１１３を有する基板を図示している。埋込みの直後およびアニーリングの前には、ドープ領域１１３はドーパント原子またはイオン６５０の埋め込み層を有する。この層は、イオンを埋め込むプロセスにより生成され、一般的に結晶格子内の原子分布を生成し、原子の最高濃度が基板の表面近傍にあり、基板内のより深い部分の濃度はより低くなる。層６５０は領域１１３内の最高ドーパント濃度の位置を表す。領域１１３は埋込みに先立って非晶質化されている場合、埋込層６５０のすぐ上および下の領域１１３の層は非晶質状態であってもよい。領域１１３が埋込みに先立って非晶質化されていない場合、領域１１３のすぐ下の層は実質的に整列結晶格子であるのに対して、埋込み層６５０のすぐ上の領域１１３の層は結晶格子構造を通るドーパント原子の強制的な通過により生じる多数の結晶欠陥を呈する。いずれの場合でも、アニーリングの目的は、領域１１３の結晶構造体を再整列し、結晶格子の正規の位置に領域１１３全体にわたってドーパント原子を分散し、領域１１３の格子構造を再結晶化または整列することである。このようなアニーリングはドーパント原子を活性化し、領域１１３に適切に電子または正孔を供給し、格子欠陥から生じる領域１１３の抵抗を低下させる。

［００９２］幾つかの実施形態では、複数のパルスを使用して結晶格子内において所望の効果を得る。１０から１００，０００の数の複数のパルスを使用して、ほぼ単一の格子平面またはほぼ１つの原子間距離から、多数の格子または多数の原子間距離までの範囲の原子の運動を発生してもよい。１つの実施形態では、約３０から約１００，０００のパルスの間の少なくとも３０のパルスを使用して基板をアニーリングする。別の実施形態では、約５０から約１００，０００のパルスの間の少なくとも５０のパルスを使用して基板をアニーリングする。別の実施形態では、約７０から約１００，０００のパルスの間の少なくとも７０のパルスを使用して基板をアニーリングする。別の実施形態では、約１００から約１００，０００のパルスの間の少なくとも１００のパルスを使用して基板をアニーリングする。別の実施形態では、約１０，０００から約７０，０００パルスの間の約５０，０００のパルスを使用して基板をアニーリングする。パルスの数は一般的に、アニーリングプロセスが終点（それ以上アニーリングが実施されない点）に到達することから、約１００，０００未満である。上述のとおり、各パルスは完全なマイクロアニーリングサイクルを達成する。各パルスは単に、個々の格子平面の分離距離より短い距離で幾つかのドーパントまたはシリコン原子の運動を引き起こすのに十分強力であり、この結果、活性化の僅かな増分または結晶修復をもたらせてもよい。パルスエネルギを基板内で完全に放散させることにより、次のパルスの照射の前に原子の運動を停止させる。この方法でパルスの数を調節することにより、結晶格子内の原子の拡散および再配列の制御が可能になる。

［００９３］基板の表面における入射電磁放射線の効果は格子内の原子に運動エネルギを与えることであり、放射線は基板を通して伝達される。本発明の別の実施形態は、格子振動の音響結果を検出することにより、基板上の放射線の効果を監視することを提供する。図６Ｃおよび図６Ａのステップ６０４は、基板１００から放射する音波６５２により表わされる、基板の音響応答を監視することを図示している。音響応答は、振動エネルギが基板において吸収される度合いを表示し、これはドーパントおよび格子間に位置する原子の運動に関する幾つかの情報を提供する。格子秩序が増加すると、格子欠陥は減少し、原子の再分散は減少し、基板の音響応答は、入射エネルギを吸収する傾向からより多くのエネルギを伝達する傾向に変化する場合がある。このように、終点はステップ６０６において検出されてもよく、この終点を超えるとほとんどアニーリングが発生しない。１つの実施形態では、処理チャンバ内に音波検出器６５４を配置することにより、電磁放射線パルスが格子内に音波を生成するとき、基板の音響応答の音を測定する。この場合、音波検出器６５４を基板の表面に隣接して位置合わせして、電磁エネルギパルスの送出により生成される音波を検出するようにしてもよい。

［００９４］別の実施形態では、図６Ｅに概略的に図示されるとおり、チャンバ内に光音波検出器を配置して、入射電磁パルスにより基板の表面から反射する光ビーム上に誘発される音波を測定してもよい。幾つかの実施形態では、音響応答は、パルスが送出される基板の同一表面から測定されてもよく、幾つかの実施形態では、基板がウェハである場合、基板の異なる面（例えば、反対側）上で測定されてもよい。図６Ｅは、１つの実施形態に従って電磁エネルギのパルスが基板表面に送出されるとき、基板１００上の音響応答を検出するのに使用される光音波検出器を図示している。放射源６５６は、基板１００のデバイス側に向かって低出力電磁エネルギ６６０Ａを放射し、検出器６５８は反射された放射線６６０Ｂを受け取る。基板１００により受け取られる電磁パルスは基板１００の表面の短い継続時間の変位をもたらし、これは次に、反射エネルギ６６０Ｂに影響を与える。次にこの反射光を検出器６５８により検出し、分析し、アニーリングの進行に伴い受け取られたエネルギに対する基板１００の応答の変化量を監視するために分析してもよい。結晶構造が変化するとき、基板の音響応答が変化し、終点は図６Ａのステップ６０６において検出されてもよい。図６Ｆは基板の背面から音響効果を監視する光音波検出器の代替の実施形態である。同様に検出器を採用して、任意の表面または側面および任意の好適な角度からの基板の反射率、透過率または吸収率の変化を検出してもよい。

［００９５］他の実施形態では、前処理プロセスステップにおいて低エネルギパルスを使用して、所望の格子修復およびドーパントの再構成を達成するのに必要なエネルギ量を決定するのに役立ててもよい。このプロセスシーケンスは図７Ａ〜図７Ｅに図示される。ステップ７０２では、低エネルギパルスは図７Ｂに図示されるとおり、基板の表面上に誘導される。パルス７５０の強度は、基板１００のドープ領域１１３をアニーリングするのに必要な強度よりかなり小さい強度であってもよい。パルス７５０は、基板における音響応答を生成し、この応答はステップ７０４において監視され、記録されてもよい。音波検出器７５２は、図７Ｃに図示されるとおり、基板からの音響応答を記録するように配置されてもよい。ステップ７０６では、音響応答の解析は、アイテム７５４により図７Ｃにおいて概略的に表わされているアナライザにより実行されてもよい。アナライザ７５４はコンピュータを備えてもよく、このコンピュータは音波信号を受け取り、信号を検査し、解析し（すなわち信号の意味のあるパターンを強調する）、また受け取ったエネルギが所望の範囲内にない場合、以後のパルスのエネルギの制御またはオペレータへの警告などの幾つかの出力を提供するように構成される。パルス７５０は基板１００をアニーリングしないが、音響応答は、アニーリングに必要とされるエネルギパルスの正確な特性を示す検出可能な特徴を有する。上述のとおり、より大きい結晶の非整列またはより深い領域の非整列を有する基板は、より大きな入射エネルギを吸収および放散し、より大きな結晶の整列を有する基板はより大きな入射エネルギを伝達し、様々な音響応答を生み出す。解析により、ステップ７０８において送出されるパルス７５６に最適な強度および数（図７Ｄ）を明らかにして、所望の結果を達成することができる。ステップ７１０において、第２グループのパルスの送出が監視され、任意選択的に終点検出７１２により達成されてもよい。終点が図６Ａおよび７Ａにおいて到達された後、領域１１３は最適にアニーリングされ、埋込み層６５０はドーパントが結晶格子に組み込まれると消滅する。

フラッシュランプ装置
［００９６］図８Ａは本発明の１つの実施形態による装置を図示している。八角形の外壁８０２を有する本体部分８００が設けられている。本体部分８００の第１端８１０は基板ホルダ８０４に結合されている。基板ホルダ８０４は、基板の装着および取外しを可能にするように構成される、ヒンジ形蓋をまたは基板を交換するための側面開口を備えてもよく、どちらも図８Ａまたは８Ｂには示されていない。基板は基板ホルダ８０４を使用して所定の位置に保持されてもよく、このホルダは静電手段、真空手段、クランプ、ベルヌーイチャッキング、空気浮上、ピン支承、または音響手段により操作されてもよい（これらは図示されていない）。図８Ｂを参照すると、反射ライナ８０６が本体部分８００の外壁８０２の内面上に配置されてもよい。好ましくは、基板ホルダ８０４は、本体部分８００と実質的に半径方向に整列する位置に基板８０８を保持するように構成され、これにより基板８０８の最も均一な照射を支援する。基板ホルダ８０４は任意の向きまたは状態に基板８０８を保持するように構成されてもよく、これには、実質的に平らな向きまたは凸状または凹状の湾曲部などの変形された向きを含む。基板ホルダ８０４はまた、処理中に基板８０８に熱エネルギを送出することにより、基板８０８のバルク温度を制御するように構成されてもよい。このような熱エネルギは、基板の背面に接触する基板ホルダ８０４の表面を加熱または冷却することにより送出されてもよい。加熱または冷却は、基板ホルダを通して加熱または冷却流体を循環する等の、当業者には公知の手段により達成されてもよい。バックグラウンドまたはバルク熱エネルギはまた、加熱ランプ、冷却ガス等等の任意の従来の非接触手段により送出されてもよい。例えば、基板８０８は、基板８０８と基板ホルダ８０４との間が接触しないように、基板８０８にクッションを提供する冷却ガスを用いて、静電力または空気圧または真空によって所定の位置に保持されてもよい。基板８０８は個別にまたは基板ホルダ８０４と組み合わせて、例えば磁気的結合または機械的回転によって、回転エネルギを受けてもよい。

［００９７］再度図８Ａを参照すると、放射アセンブリ８１２は本体部分８００の第２端８１４に結合されている。放射アセンブリ８１２は、フラッシュランプから広帯域アニーリング電磁エネルギを本体部分８００に誘導し、次にエネルギを基板８０８上に誘導するようにして、複数のフラッシュランプを収容して構成される。図８Ｃを参照すると、放射アセンブリ８１２の側面図が図示されており、トラフ反射体８１８内に収容された複数のフラッシュランプ８１６が示される。トラフ反射体８１８は放射アセンブリ８１２の後面８２０に沿って並べられている。後面８２０は、放射アセンブリ８１２の側壁８２４から延びる線が交わる点８２２に中心を置く円弧を近似するように構成される。放射アセンブリ８１２は、側壁８２４、後面８２０、およびトラフ反射体８１８を覆う反射ライナ８２６を有してもよい。放射アセンブリ８１２はまた、レンズ開口８３０内に配置されるレンズ８２８を有して、放射アセンブリ８１２から、電磁エネルギを本体部分８００を通して基板８０８上に誘導してもよい。レンズ８２８は、平坦または凸状または凹状の表面を有する、単レンズまたは複合レンズであってもよい。レンズ８２８はまたフレネルレンズであってもよく、また網目状、縞状または切子面状であってもよい。レンズ８２８は、放射アセンブリ８１２のレンズ開口８３０と本体部分８００の第２端８１４との間の接合部を占有する。幾つかの実施形態では、２つ以上のレンズが使用されてもよい。他の実施形態では、放射アセンブリ８１２はフラッシュボックスであってもよい。

［００９８］図８Ｄはレンズ開口８３０（図８Ｃ）を通して見られる放射アセンブリ８１２を図示している。フラッシュランプ８１６およびトラフ反射体８１８は放射アセンブリ８１２の後面８２０上に見ることができる。この透視図はまた後面８２０の円弧の形を図示している。図８Ｅは本発明の１つの実施形態による１つのトラフ反射体およびフラッシュランプアセンブリの等角図である。フラッシュランプ８１６は円柱形状であってもよく、トラフ反射体８１８内に配置されてもよい。散乱によるエネルギ損失を最小にするために、トラフ反射体８１８の断面を放物線状にしてもよい。フラッシュランプ８１６は電極８３２により電力を供給され、支持体８５０によりトラフ反射体から間隔を空けている。各フラッシュランプは別個の電源により電力を供給されてもよく、フラッシュランプ群をまとめて、単一電源により電力を供給してもよい。反射ライナ８２６は、放射された光がトラフ反射体８１８内に反射し、レンズ８２８に向かって放射アセンブリ８１２内に戻るのを容易にする。図８Ｆは本発明の別の実施形態によるトラフ反射体８５２の等角図である。トラフ反射体８５２は一般的に、トラフの中心の下方の突出部８５４を除いて、図８Ｅのトラフ反射体８１８と同一の構成要素を特徴とする。突出部はフラッシュランプ８１６から発散する光をランプから離れる方向に反射するように送り、これにより、反射光がランプ８１６を通って逆に進まないようにするのに役立つ。１つの実施形態では、突出部８５４は伸開線を形成し、内旋状の放物線プロファイルを有するトラフ反射体８５２をもたらす。他の実施形態では、トラフ８５２は特定の方向に反射光を誘導するように構成される内旋状の不規則プロファイルを有してもよい。

［０１００］図８Ｃを再度参照すると、放射アセンブリ８１２に結合されて、フラッシュランプ８１６に電力を供給する電力システムが示される。充電回路８３６および点灯回路８３８に結合されたキャパシタ８３４が示される。このように、キャパシタはスイッチ８４０を使用して充電および放電できる。電源８４２はキャパシタ８３４を充電するために示され、制御装置８４４はスイッチを操作するために示される。スイッチ８４０はキャパシタ８３４を充電および放電するために制御装置８４４により操作されてもよい。フラッシュランプ８１６は点灯リード８４８により電力を供給される。点灯リード８４８の長さが異なるためにフラッシュランプ８１６への不均一な電力送出および最適ではないフラッシュタイミングをもたらす場合があることから、分電装置８４６を通して放電キャパシタ８３４を放電するのが有利である。分電装置８４６は、必要に応じて、点灯リード８４８を通してフラッシュランプ８１６に送出される電力を平衡化する。簡略化するために、単一組の充電およびファイヤリング回路が図示されるが、上述のとおり、複数の回路を使用して１つ以上のフラッシュランプ８１６を放電してもよい。より多くの回路を使用することはフラッシュランプ８１６に対してファイヤリングパターンの最適化を容易にし、毎回全てのランプを点灯することなく装置の操作を可能にすることによりフラッシュランプの耐用年数を延ばす。同様に、複数のキャパシタを並列に使用して大きな電荷を充電および放電することを可能にしてもよく、複数の回路を追加して採用することにより、フラッシュランプに使用するパルス列を生成してもよい。最終的に、点灯回路に選択的にインダクタ（図示せず）を含むことにより、フラッシュランプ８１６を通して放電される電力パルスの形状を調節してもよい。小電流でフラッシュランプを事前にイオン化するための回路（図示せず）を使用して、放射アセンブリのフラッシュランプの出力を調節してもよい。

［０１０１］１つの実施形態では、複数のフラッシュランプが放射アセンブリ８１２などの放射アセンブリ内に配置される。幾つかの実施形態では、複数のフラッシュランプは２つのフラッシュランプ群を備え、各群は図８Ｄに示される実施形態と同様に構成される。１つの実施形態では、２つのフラッシュランプ群を備え、各群は図８Ｄに示される実施形態と同様に構成される。１つの実施形態では、複数のフラッシュランプは２つのフラッシュランプ群を備え、フラッシュランプの各群は１８のフラッシュランプを備える。幾つかの実施形態では、複数のフラッシュランプは、図８Ｃの１つのランプからレンズ８２８に引かれた線が別のランプに影響を与えないように、千鳥構成を備える群に構成されてもよい。別の実施形態では、フラッシュランプは高密度の平坦な線形配列を備えてもよい。フラッシュランプは放物線状の反射体トラフ、内旋状の放物線状の反射体トラフ、内旋状の不規則な反射体トラフ、またはこれらの任意の組み合わせで配置されてもよい。他の実施形態では、３つ以上のフラッシュランプ群が使用されてもよい。

［０１０２］図９Ａはフラッシュランプ装置９００の代替の実施形態を図示している。本体部分９０２は一端に基板ホルダ９０４を、他端に放射領域を備えている。放射領域９０６は本体部分９０２の内部範囲の全体にわたり配置されたフラッシュランプ９０８を特徴とする。各フラッシュランプ９０８は本体部分９０２の少なくとも１つの側面（例えば２つが示される）を貫通するように構成される。本体部分９０２の断面は、六角形、八角形、正方形または任意の有利な形状であってもよい。フラッシュランプは本体部分９０２の側面の各対につき１つ配置されてもよく、または側面の各対につき２つ以上のフラッシュランプが配置されてもよい。フラッシュランプ９０８は、本体部分内での間隔の不一致を回避するために、本体部分９０２の長さに沿って長手方向に間隔を空けてもよい。代替として、フラッシュランプ９０８は間隔の不一致を回避するために、放射領域９０６の一部の範囲にのみに及ぶように構成されてもよい。受板９１０および基板ホルダ９０４は本体部分９０２に密着して結合され、フラッシュランプ９０８からのエネルギに曝露されるとき、基板または装置材料とのアーク放電または不要な反応を招く恐れのある、大気ガスの侵入を防止する。同様の電力回路および基板ホルダは、図８Ａ〜８Ｆに図示されるとおり、代替の実施形態において提供されてもよい。図９Ｂは装置９００の透視図を示している。基板ホルダ９０４の密封部分はフラッシュランプ９０８の内部配置を図示するために除去されている。上述の実施形態と同様に、本体部分９０２の内側面、受板９１０および基板ホルダ９０４の露出面は反射性材料に覆われている。フラッシュランプ９０８の任意の配置を使用して本体部分９０２にエネルギを送出してもよいことに留意すべきである。

［０１０３］図８Ａ〜図９Ｂに図示されるフラッシュランプ装置は、反射ライナに装着できる任意の有利な材料から構成されてもよい。例えば、本体部分８００および９０２の外面、および放射アセンブリ８１２（トラフ反射体８１８を含む）の外面および受板９１０はニッケルなどの金属から構成されてもよい。これらの要素の内面に配置されている反射性ライニングは、銀などの反射性金属またはクロロフルオロカーボンポリマまたは同様の材料などの反射性ポリマであってもよい。壁面は、強制的な流れまたは自然対流を用いた、冷却フィンを備えるまたは備えない、冷却流体であってもよい。さらに、フラッシュランプはまた、ジャケットとフラッシュランプとの間の環状領域を通る強制的な流れにより流体冷却されてもよい。フラッシュランプ管はランプにより放射されるスペクトルの不要な部分を除去するためにドーピングされてもよい。例えば、管は、放出される放射線に対してＵＶコンポーネントを除去するために、Ｃｅ^３＋またはＣｅ^４＋等のセリウムイオンをドーピングされてもよい。

［０１０４］動作において、電磁エネルギが伝搬する空間の組成を制御することが有利である。高真空は有利であるが維持するのは困難であり、装置に大気ガスの漏出をもたらす場合がある。銀の内部ライニングを特徴とする実施形態では、大気ガス中の微量の硫黄化合物は反射性の銀のライニングを劣化させることになる。代替として、装置は、窒素またはアルゴンなどの、非反応性ガスで満たされてもよい。このようなガスは光源からのエネルギを吸収することを可能な限り回避するように選択されなければならない。加えて、ガスは、装置の内側でのアーク放電の可能性を最小化するために、基板上で材料と反応してはならず、容易にイオン化されてはならない。装置へのガス送出を特徴とする実施形態では、ガス送出システムが提供されるが図には示されていない。

［０１０５］幾つかの実施形態では、様々な波長の光を送出して結晶格子内のかなり多くの原子を励起することが有利である。２つのレーザからの電磁パルスを組み合わせて、基板格子に対する特定の調節を達成するのに有利な任意のパターンを形成してもよい。例えば、パルスは交互にされてもよくまたはグループとして交互にされてもよい。２つの異なるレーザからのパルスはまた、基板の様々なゾーンに同時に照射されてもよい。レーザはまた、任意の有利な配置でフラッシュランプに組み合わせられてもよい。マイクロ波から、赤外線および可視光線を通り、ＵＶまでの放射線の波長が使用されてもよい。

［０１０６］幾つかの実施形態では、複数の放射源の群を使用して電磁放射線を送出することが有利である場合もある。１つの実施形態では、２つの群のフラッシュランプが使用されてもよい。複数の放射源の群を同時に起動して、全ての放射源から単一パルスを発生するか、または放射源を任意の有利なパターンで起動してもよい。例えば、２つの放射源または２つの放射源の群を特徴とする実施形態は、交互のパターンで２つの放射源または２つの放射源の群を起動することを含んでもよい。このような構成は、電力送出回路の充電および放電を簡略化してもよい。

実施例
［０１０７］２００オングストローム接合層のＰＴＡ処理は、有用な結果を生み出すことが予測されるであろう。２５０ｅＶのエネルギで１０^１５ドーパント原子の分量を埋め込んだ後に、５３２ｎｍレーザ光の１０００のパルスがパルス列で送出されてもよい。各パルスが０．３Ｊ／ｃｍ^２のエネルギ密度、約１ｍｓｅｃの継続時間で、および２０ｍｓｅｃの休止継続時間により分離されて送出されると、アニーリング後の接合部のシート抵抗率は約４００Ω／ｃｍ^２未満であると予測される。５００ｅＶの埋込みエネルギと同じ事例では、アニーリング後に、一般的に２００Ω／ｃｍ^２未満のシートの抵抗率を得ることが予測される。

［０１０８］例えば、２５０ｅＶのエネルギでオクタデカボラン前駆体から２×１０^１５のホウ素原子の分量を埋め込んだ後、ＰＴＡ処理は、１秒間当たり５パルスで、基板に送出される３０〜２０ナノ秒、５３２ｎｍのレーザ光のパルスで実行され、各パルスは０．２３４Ｊ／ｃｍ^２の密度で約１５０ミリジュール（ｍＪ）のエネルギを保有し、ＰＴＡ処理の後に５３７０Ω／ｃｍ^２の抵抗率をもたらす。１０００パルス後、抵抗率は４２８Ω／ｃｍ^２に低下し、３８，１００パルス後は、４０１Ω／ｃｍ^２に低下する。各々が．２５８Ω／ｃｍ^２の密度で約６５ｍＪのエネルギを送出するパルスを使用する同様のアニーリングプロセスは、３０パルス後に４６１Ω／ｃｍ^２、１，０００パルス後に３９１Ω／ｃｍ^２および１００，０００パルス後に３３３Ω／ｃｍ^２の抵抗率を達成した。

［０１０９］上述の内容は本発明の実施形態に関するが、本発明の他のおよびさらなる実施形態が本発明の基本的範囲から逸脱することなく考案されてもよい。例えば、上記説明は一般的に半導体基板を含むが、例えばフォトニック基板などの他の種類の基板が、これらの装置および方法を使用して処理されてもよい。

本発明の１つの実施形態を図示する等角図である。 図１Ａの装置の概略側面図である。 本発明の１つの実施形態によるデバイスの断面図である。 本発明の１つの実施形態によるデバイスの断面図である。 本発明の１つの実施形態によるデバイスの断面図である。 本発明の１つの実施形態によるデバイスの断面図である。 本発明の１つの実施形態によるデバイスの断面図である。 本発明の実施形態によるドーパントおよび結晶欠陥の濃度対深さのグラフである。 本発明の実施形態によるドーパントおよび結晶欠陥の濃度対深さのグラフである。 本発明の実施形態によるドーパントおよび結晶欠陥の濃度対深さのグラフである。 本発明の実施形態を図示するエネルギパルスのグラフである。 本発明の実施形態を図示するエネルギパルスのグラフである。 本発明の実施形態を図示するエネルギパルスのグラフである。 本発明の実施形態を図示するエネルギパルスのグラフである。 本発明の実施形態を図示するエネルギパルスのグラフである。 本発明の実施形態を図示するエネルギパルスのグラフである。 本発明の実施形態を図示するエネルギパルスのグラフである。 本発明の実施形態によるシステムの概要図である。 本発明の実施形態によるフローチャートである。 本発明の実施形態による、図６Ａに示されるプロセスの段階における状態を概略的に示している、基板の断面図である。 本発明の実施形態による、図６Ａに示されるプロセスの段階における状態を概略的に示している、基板の断面図である。 本発明の実施形態による、図６Ａに示されるプロセスの段階における状態を概略的に示している、基板の断面図である。 本発明の実施形態により構成される装置を示している。 本発明の実施形態により構成される装置を示している。 本発明の実施形態によるフローチャートである。 本発明の実施形態による、図７Ａに示されるプロセスの段階における状態を概略的に示している、基板の断面図である。 本発明の実施形態による、図７Ａに示されるプロセスの段階における状態を概略的に示している、基板の断面図である。 本発明の実施形態による、図７Ａに示されるプロセスの段階における状態を概略的に示している、基板の断面図である。 本発明の実施形態による、図７Ａに示されるプロセスの段階における状態を概略的に示している、基板の断面図である。 本発明の実施形態による装置の図である。 本発明の実施形態による装置の図である。 本発明の実施形態による装置の図である。 本発明の実施形態による装置の図である。 本発明の実施形態による装置の図である。 本発明の実施形態による装置の図である。 本発明の実施形態による別の装置の図である。 本発明の実施形態による別の装置の図である。 本発明の実施形態によるエネルギパルスを示すグラフである

Ａ…ステップ、Ｂ，‘‘Ｂ’’…放射線、Ｃ_１…曲線、Ｃ_２…曲線、Ｄ_１…接合深さ、Ｄ_２…深さ、Ｅ_１…エネルギ、Ｅｌ…大きさ、Ｆ１…周波数、Ｆ２…周波数、Ｆ３…周波数、Ｆ４…周波数、Ｑ_１…熱流、Ｑ_２…吸収されるエネルギ、Ｑ_３…熱損失、Ｑ_４…熱損失、ｔ…期間、Ｔ_１…温度、ｔ_１…継続時間、ｔ_２…時間、Ｔ_０…温度、１０…基板、１０Ａ…線、１２…アニーリング領域、１３…ダイ、１５…熱交換デバイス、１５Ａ…抵抗加熱素子、１５Ｂ…流体チャネル、１５Ｃ…温度制御装置、１５Ｄ…超低温冷却器、１６…基板支持体面、１７…従来の電気アクチュエータ、２０…エネルギ源、２１…制御装置、１００…基板、１０２…電源、１０４…エネルギ発生器、１０６…スイッチ、１０８…光学アセンブリ、１１０…キャパシタ、１１３…領域、２００…電子デバイス、２０１…ドープ領域、２０１Ａ…ドープ領域、２０１Ｂ…ドープ領域、２０２…領域、２０３…経路、２０５…表面、２１０…改質範囲、２１１…非改質範囲、２１５…ゲート、２１６…ゲート酸化層、２２１…基板バルク材料、２２５…被覆、２２６…被覆、４０１…パルス、４０１Ａ…パルス、４０１Ｂ…パルス、４０２…セグメント、４０２Ｂ…パルス、４０３…セグメント、４０３Ａ…セグメント、４０３Ｂ…セグメント、４０３Ｃ…セグメント、４０４…セグメント、５０１…背面、５０２…上面、５０３…領域、５１０…支持体、５１１…基板支持体領域、５１２…開口、５２０…放射源、６００…プロセス、６０２…ステップ、６０４…ステップ、６０６…ステップ、６５０…層、６５２…音波、６５４…音波検出器、６５６…放射源、６５８…検出器、６６０Ａ…低出力電磁エネルギ、６６０Ｂ…反射される放射線、７０２…ステップ、７０４…ステップ、７０６…ステップ、７０８…ステップ、７１０…ステップ、７１２…ステップ、７５０…パルス、７５２…音波検出器、７５４…アナライザ、７５６…パルス、８００…本体部分、８０２…外壁、８０４…基板ホルダ、８０６…反射ライナ、８０８…基板、８１０…第１端、８１２…放射アセンブリ、８１４…第２端、８１６…フラッシュランプ、８１８…トラフ反射体、８２０…後面、８２２…点、８２４…側壁、８２６…反射ライナ、８２８…レンズ、８３０…レンズ開口、８３２…電極、８３４…キャパシタ、８３６…充電回路、８３８…点灯回路、８４０…スイッチ、８４２…電源、８４４…制御装置、８４６…分電装置、８４８…リード、８５０…支持体、８５２…トラフ反射体、８５４…突出部、９００…装置、９０２…本体部分、９０４…基板ホルダ、９０６…放射領域、９０８…フラッシュランプ、９１０…受板、１０００…一連のパルス、１００１…パルス、１００２…休止期間

Claims (16)

1. 基板を処理する装置であって、
   基板支持体と、
   前記基板支持体に対向する第１のエネルギー源と、
   前記第１のエネルギー源に結合された電源と、
   前記電源に結合されたコントローラと、
   前記第１のエネルギー源に配置された第１のパルス列発生源であって、電磁放射による第１の複数の同一パルスのみからなる第１のパルス列を発生する同一パルス列発生源と、
   電磁放射による第２の複数の同一パルスのみからなる第２のパルス列を前記基板支持体に向ける、レーザである第２のエネルギー源と、
   反射率、透過率または吸収率の変化を検出するように構成された検出器と、
   を備える、基板処理装置。
2. 前記レーザは、低出力の電磁放射を有する、請求項１に記載の基板処理装置。
3. 電磁放射による第１の複数の同一パルスのみからなる第１のパルス列を発生する前記第１の同一パルス列発生源は、光学アセンブリを備える、請求項１に記載の基板処理装置。
4. 前記コントローラは、前記第１のエネルギー源に配置されたスイッチを操作する、請求項１に記載の基板処理装置。
5. 前記コントローラは、レーザ源を操作し、電磁放射による第１の複数の同一パルスのみからなる第１のパルス列を発生する前記第１の同一パルス列発生源は、光学アセンブリを備える、請求項４に記載の基板処理装置。
6. 電磁放射による第１の複数の同一パルスのみからなる第１のパルス列を発生する前記第１の同一パルス列発生源は、電磁放射パルスを合成する、請求項１に記載の基板処理装置。
7. 第１の複数の同一パルスのみからなる第１のパルス列は、同一パルスの各パルス間に休止期間がある、請求項１に記載の基板処理装置。
8. 基板を処理する装置であって、
   第１のレーザ源に光学結合された第１のスイッチを有する第１のレーザ源と、
   前記第１のレーザ源からのレーザ放射の光学路に沿って可動に配置された基板支持体と、
   キャパシタと前記キャパシタを充電する電源と、
   電磁放射パルスを形成すべく、前記基板支持体、前記電源および前記第１のスイッチに結合され、前記第１のスイッチを操作してパルス間隔があいたレーザ放射パルスを発生させるコントローラであって、前記第１のスイッチを操作して次のパルスが基板に照射されるより前に現パルスのエネルギーが基板から分散するようなパルス間隔がパルス間にあいた同一パルスのみからなる第１のパルス列を発生させ、前記第１のスイッチは、光学スイッチ、ポッケルスセル、または高速シャッターである、コントローラと、
   第２のレーザ源に光学結合された第２のスイッチを有する第２のレーザ源であって、第２のスイッチには前記コントローラも結合されていて、第２のスイッチは前記コントローラの操作により、パルス間にパルス間隔があけられた、電磁放射による第２の複数の同一パルスのみからなる第２のパルス列を発生する、第２のレーザ源と、
   前記第１のレーザ源と前記基板支持体との間において前記レーザ放射の光学路に沿って配置された少なくとも１つのレンズを備える光学アセンブリであって、いずれも電磁放射による同一パルスのみからなるパルス列である前記第１のパルス列および第２のパルス列に係る、電磁放射による同一パルスを受け取って、いずれも電磁放射による同一パルスのみからなるパルス列である前記第１のパルス列および第２のパルス列を方向付けるように配置され、前記第１のパルス列の各パルスの継続時間が１ｎｓｅｃから１０ｍｓｅｃの範囲である、光学アセンブリと
   を備える基板処理装置。
9. 前記第１のスイッチは、電気スイッチである、請求項８に記載の基板処理装置。
10. 前記第１のスイッチは、ポッケルスセルである、請求項８に記載の基板処理装置。
11. 前記光学アセンブリは、前記第１のパルス列および第２のパルス列から受け取った電磁放射パルスを合成して、一時的に整形した電磁放射パルスを形成する、請求項８に記載の基板処理装置。
12. 電磁放射による同一パルスのパルス列である第１の同一パルス列は、同一パルスの各パルス間の休止期間が約１ｍｓｅｃから１０ｍｓｅｃの範囲である、請求項８に記載の基板処理装置。
13. 複数のダイを有する基板をさらに備え、前記ダイはアニーリングの際にアニール領域を形成し、各アニール領域の境界は、切込み線により画定され、各アニール領域は、２２ｍｍ×３３ｍｍの矩形領域である、請求項８に記載の基板処理装置。
14. 前記第２のレーザ源は、前記基板支持体の前記第１のレーザ源がある側の反対側に配置される、請求項１３に記載の基板処理装置。
15. 基板を処理する装置であって、
    基板を支持する基板支持体と、
    レーザ毎にスイッチが設けられた複数のレーザを有するパルス列源であって、電磁放射による同一パルスのパルス列を基板表面に向けるパルス列源と、
    各スイッチに結合されたコントローラであって、複数のレーザのうち第１のレーザから、低エネルギーの電磁放射による同一パルスのみからなる第１の複数のパルス列を発生するとともに、複数のレーザのうち第２のレーザから、電磁放射による同一パルスのみからなる第２の複数のパルス列を発生するコントローラと、
    基板支持体に向けられた、前記第１の複数のパルス列および第２の複数のパルス列によって生じた、基板の反射率、透過率または吸収率の変化を検出するように構成された検出器と、
    前記検出器に結合されたアナライザであって、コンピュータにより、前記反射率、透過率または吸収率の変化を分析して、所望のアニーリングを実現すべく前記第２の複数のパルス列の最適エネルギーを算定し、前記各スイッチに結合されたコントローラによって、前記第２の複数のパルス列を発生して所望のアニーリングを実現するようにしたアナライザと
    を備える基板処理装置。
16. エンドポイントを検出すべく、前記アナライザは、基板表面に向けられた、電磁エネルギーの同一パルス列である第２の複数のパルス列によって生じた、反射率、透過率または吸収率の変化をモニターする請求項１５に記載の基板処理装置。

Images