KR20160127284A - 플래시 램프를 이용한 실리콘 박막의 활성화 방법 - Google Patents

플래시 램프를 이용한 실리콘 박막의 활성화 방법 Download PDF

Info

Publication number
KR20160127284A
KR20160127284A KR1020150058212A KR20150058212A KR20160127284A KR 20160127284 A KR20160127284 A KR 20160127284A KR 1020150058212 A KR1020150058212 A KR 1020150058212A KR 20150058212 A KR20150058212 A KR 20150058212A KR 20160127284 A KR20160127284 A KR 20160127284A
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
flash lamp
film
activation
Prior art date
Application number
KR1020150058212A
Other languages
English (en)
Inventor
박승호
김형준
김병국
김현수
황진하
Original Assignee
홍익대학교 산학협력단
주식회사 비아트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍익대학교 산학협력단, 주식회사 비아트론 filed Critical 홍익대학교 산학협력단
Priority to KR1020150058212A priority Critical patent/KR20160127284A/ko
Publication of KR20160127284A publication Critical patent/KR20160127284A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2252Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60105Applying energy, e.g. for the soldering or alloying process using electromagnetic radiation
    • H01L2021/6012Incoherent radiation, e.g. polychromatic heating lamp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 일 실시예는 다결정 실리콘 박막의 활성화 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 강화된 플래시 램프를 이용한 붕소 주입 실리콘 박막의 활성화 효율을 향상시키는데?있다.
본 발명의 활성화 방법은 실리콘 박막에 붕소 이온을 주입한 이후, 상기 다결정 실리콘 박막을 전기적으로 활성화하는 방법으로, 상기 활성화 방법은 상기 실리콘 박막에 플래시 램프를 조사하여 수행됨을 특징으로 한다.

Description

플래시 램프를 이용한 실리콘 박막의 활성화 방법{Activation Method of Si Thin Films Using Flash-Lamp}
본 발명은 실리콘 박막에 붕소 이온을 주입하고 플래시 램프를 이용하여 활성화하는 실리콘 박막의 활성화 방법에 관한 것이다.
저온 다결정 실리콘(LTPS: Low-temperature polycrystalline Si) 기술은, 비정질 실리콘 박막 트랜지스터에 비하여, 더 큰 이동도 및 유리 기판의 활용 능력과 같은 독특한 장점을 가짐으로써, 차세대 평판 표시 장치에서 주로 사용되고 있다. 특히, 유기 발광 다이오드는 신속한 스위칭 시간에 기초한 자가 발광 특성으로 인하여 다결정 실리콘 박막 트랜지스터로 능동 매트릭스 모드에서 성공적으로 적응되고 있다. LTPS 기술은 실리콘 결정, 유전층 재료, 및 이온 도핑/활성화에 엄격한 제어를 필요로 한다. 특히, 이온 활성화는, 소스/드레인에서의 전기적 활성화와 약하게 도핑된 드레인을 제공하여, 실리콘 및 주입 이온의 크고 작은 범위에서 이온의 재배열을 도와준다. 이온 주입과 별도로, 이온 활성화 방법은 열적 퍼니스 어닐링(thermal furnace annealing), 급속 열적 어닐링(rapid thermal annealing), 및 엑시머 레이저 어닐링(excimer? laser annealing)을 통하여 시도되고 있다. 이러한 방법은 다음과 같은 다양한 단점을 갖는다. 즉, 열적 어닐링은 큰 크기의 유리 패널에서 긴 공정 시간 및 유리 휨 현상을 초래한다. 급속 열적 어닐링은 불균일한 가열로 인한 기계적 스트레스 및 파손 현상을 초래한다. 또한, 엑시머 레이저 어닐링은 좁은 공정 윈도우를 초래한다. 미래의 확장성 문제와 비용 절감 전략은, 열원으로부터 유리 기판 또는 연성 기판상에 준비되는 박막에까지, 새로운 접근 방식을 필요로 한다. 전기로(electric furnace)에 의한 과거의 대류 가열 방식, 엑시머 레이저 어닐링에 기초한 UV에 의한 광학적 가열 방식, 및 최적화되지 못한 RTP(Rapid Thermal Processing) 가열 방식에서 이용된 접근 방식은 더 이상 적절하지 않다.
대한민국공개특허공보 10-2009-0048376 (2009.05.13)
본 발명은 플래시 램프 어닐링을 이용한 붕소 주입 실리콘 박막의 활성화 방법을 제공한다. 즉, 본 발명은 짧은 펄스 기간 동안에도 고출력 및 강화된 플래시 램프의 조사를 통하여 붕소가 주입된 실리콘 박막의 전기적 활성화율을 향상시킬 수 있는 플래시 램프를 이용한 실리콘 박막의 활성화 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 플래시 램프를 이용한 실리콘 박막의 활성화 방법은 실리콘 박막에 붕소 이온을 주입한 이후, 상기 실리콘 박막을 전기적으로 활성화하는 활성화 방법이며, 상기 활성화 방법은 상기 실리콘 박막에 플래시 램프를 조사하여 수행되는 것을 특징으로 한다.
또한, 상기 활성화 방법은 25 ℃ 내지 500 ℃에서, 0.5분 ~ 10분 동안 상기 실리콘 박막을 예비 가열한 이후 수행되는 것을 특징으로 한다. 이때, 상기 실리콘 박막은 질소 분위기에서 예비 가열될 수 있다.
또한, 상기 플래시 램프는 적어도 1회 샷(shot)으로 조사될 수 있다. 이때, 상기 1회 샷은 1 ~ 50 J/㎠의 에너지 밀도를 가질 수 있다. 또한, 상기 1회 샷은 반치전폭이 1μsec ~ 20msec일 수 있다. 또한, 상기 1회 샷은 펄스 폭이 1μsec ~ 50msec일 수 있다.
또한, 상기 실리콘 박막의 활성화 효율은 16 내지 31%일 수 있다.
또한, 상기 플래시 램프의 조사에 의하여 상기 실리콘 박막의 온도는 400 ~ 600℃로 증가될 수 있다. 또한, 상기 플래시 램프의 조사에 의하여 상기 실리콘 박막의 국부적인 온도는 600 ~ 900℃로 증가될 수 있다.
또한, 상기 실리콘 박막은 유리 기판 또는 연성 기판에 형성될 수 있다.
또한, 상기 실리콘 박막은 상기 유리 기판 또는 연성 기판의 표면에 증착되는 비정질 실리콘 박막을 결정화 한 후에 상기 인이 주입될 수 있다. 이때, 상기 연성 기판은 PET(Polyethylene terephthalate) 필름, PP(Polypropylene) 필름, PE(Polyethylene) 필름, PI(Polyimide) 필름, PS(Polystyrene) 필름 또는 PC(Polycarbonate) 필름일 수 있다.
또한, 상기 활성화 방법은 플래시 램프의 가시광을 상기 실리콘 박막에 조사할 수 있다.
본 발명의 붕소 주입 다결정 실리콘 박막의 플래시 램프에 의한 어닐링을 이용한 전기적 활성화 방법에 따르면, 짧은 펄스 기간 동안의 플래시 광의 조사에도 불구하고, 고출력 및 강화된 플래시 램프의 이용에 의하여 붕소가 주입된 다결정 실리콘 박막의 전기적 활성화율을 향상시킨다.
또한, 본 발명에 의하면, 붕소가 주입된 실리콘 박막에서 대략 480 ℃의 순간적인 가열이 일어남으로써, 단기 강화 확산을 통해 변위된 붕소 실리콘 원자의 활성화에 충분한 에너지가 제공되도록 한다.
도 1a는 주변 조건(상온)의 플래시 램프 조사 하에서 인가된 가속 전압 및 샷(shot) 개수의 함수로서 UV-Vis 투과율을 도시한 그래프(여기서, X축은 파장이고, Y축은 투과율이다)이고, 도 1b는 상온 내지 350 ℃의 사이에서 예비 가열된 대상의 플래시 램프 조사 전 및 후의 라만 스펙트럼을 도시한 그래프이며(X축은 라만 쉬프트이고, Y축은 라만 강도(세기)이다), 도 1c는 실리콘 박막의 계산된 구조적 구성(i.e., 비정질, 결함 및 결정 구성)을 도시한 그래프이다(X축은 예비 가열 온도이고, Y축은 상대적 퍼센트이다).
도 2는 주변 조건(상온) 내지 350 ℃ 사이의 예비 가열 온도의 함수로서 플래시 램프 어닐링의 효과에 따른 전기적 데이터를 도시한 그래프이다(X축은 예비 가열 온도이고, 좌측 Y축은 저항이며, 우측 Y축은 캐리어 농도이다).
도 3a는 주변 조건(상온)에서의 플래시 램프 조사 후의 깊이에 의존하는 온도를 도시한 그래프이고(X축은 깊이이고, Y축은 온도이다), 도 3b는 20 ℃ 내지 400 ℃ 사이의 다른 예비 가열 단계에서 플래시 램프 조사 후의 시간 함수로서 열적 프로파일을 도시한 그래프이다(X축은 시간이고, Y축은 최고 온도이다).
도 4는 실리콘 박막의 투과 전자 현미경 이미지로서, 도 4a는 이온 주입 후의 상태를, 도 4b는 플래시 램프 어닐링 후의 상태를, 도 4c는 열적 어닐링 후의 상태를 도시한 이미지이다.
최근, 플래시 램프 어닐링 시스템(flash-lamp annealing system)은 가열 능력이 저온 다결정화 실리콘 박막 트랜지스터 기술에 적용되도록 최적화되고 있다. 적용 분야는, LTPS 공정 및 실리콘 박막/실리콘 결정화에서의 수소 제거 공정 중 고온 공정에서 유리의 변형을 최소화하기 위해 프리컴팩션(precompaction) 유리 기판에서 테스트되고 있다. 최적화된 광학 가열 영역은 다양한 LTPS 응용 분야에까지 확장되었으며, 주요한 변경이 고출력 플래시 모드에서 가혹한 장시간 동작에 대하여 강건한 전원 공급 유닛에 가해지고 있다.
본 발명은 붕소 주입 실리콘 박막에서 이온 활성화를 위한 툴로서 플래시 램프를 채용한다. 플래시 램프는 유리 기판 또는 연성 필름에 형성되는 비결정 실리콘 박막에 플래시 램프를 조사하여 열처리한다. 또한, 연성 기판은 PET(Polyethylene terephthalate) 필름, PP(Polypropylene) 필름, PE(Polyethylene) 필름, PI(Polyimide) 필름, PS(Polystyrene) 필름 또는 PC(Polycarbonate) 필름일 수 있다. 플래시 램프는 가시광을 메인 스펙트럼으로 하며, 가시광을 실리콘 박막에 조사한다. 최적화된 플래시 어닐링 장비는 플래시 램프 소스와 결합된 리플렉터를 포함하는 광학적 디자인의 사용을 통한 균일한 영역 가열을 가능하게 한다. 이온 활성화는 다양한 전기적/구조적/광학적 측면을 평가하기 위해 홀 측정, 라만 스펙트럼, UV-Vis 스펙트로포토메트리 및 투과 전자 현미경을 이용하여 검증되었다. 게다가, 박막에서의 온도 변화가 플래시 램프 어닐링 이후 측정된 전기적 반응을 설명하기 위해 시뮬레이션되었다. LTPS 트랜지스터에서 플래시 램프 어닐링의 사용은 원자 재배열 및 투명/연성 전기적 분야의 응용과 차세대 평판 표시 장치를 위한 구동력으로 논의되었다.
플라즈마 강화 화학적 증기 증착법(PECVD)으로 유리 기판 위에 실리콘 산화막(두께 3000Å)을 증착하였고, 이러한 산화막 위에 다시 PECVD로 비정질 실리콘 박막(두께 500Å)을 증착하였다. 비정질 실리콘 박막에는 다결정 실리콘 박막을 제조하기 위해 엑시머 레이저(파장 308nm)를 이용한 결정화 공정을 수행하였다. 비정질 실리콘 박막의 결정화는 다른 공정에 의하여 진행될 수 있음은 물론이다. 실리콘 박막은 상기 유리 기판 또는 연성 기판의 표면에 증착되는 비정칠 실리콘 박막을 결정화 한 후에 붕소가 주입된다. 박막 트랜지스터 제조를 위해, 실리콘 산화막(두께?1300Å)을 PECVD로 다결정 실리콘 박막에 게이트 유전체로서 증착하였다. 그런 후 B2H6가 붕소의 소스인 임플랜터를 이용하여 붕소 이온을 다결정 실리콘 박막에 주입하였다. 가속 전압은 게이트 유전체의 존재로 인해 40 keV로 유지하였고, 이에 따라 실리콘 박막은 충돌 궤도에 있게 된다. 대응하는 도즈량은 소스/드레인 형성을 위해 8×1014/cm2으로 유지하였다.
붕소 주입 실리콘 박막은 대략 상온인 25 ℃ 및 350 ℃ 사이에서 각 온도 별로 0.1분 ~ 10분동안 예비 가열 후, 플래시 램프에 의한 어닐링이 수행되었다. 또한, 예비 가열 온도는 주사되는 플래시 램프의 에너지 밀도가 낮거나 파워가 낮은 경우에 500 ℃로 증가될 수 있다. 예비 가열은 불활성 질소(N2) 분위기에서 진행된다. 플래시 램프 어닐링에 의한 기여도만을 결정하기 위해, 가열 시간은 이온 주입된 실리콘 박막이 균일하게 가열될 정도로만 최소화하였다. 이어서, 이온 주입된 실리콘 박막이 플래시 램프로부터 광이 조사되어 어닐링된다. 플래시 램프는 제논 아크 램프를 포함한다.
플래시 램프는 적어도 1회 샷(shot)으로 조사된다. 플래시 램프의 조사 횟수가 1회이상이면 실리콘 박막의 활성화 공정이 진행되며 활성화 효율이 증가된다. 플래시 램프에서 조사되는 1회 샷은 1 ~ 50 J/㎠의 에너지 밀도를 가지는 것이 바람직하다. 플래시 램프에서 조사되는 1회 샷은 에너지 밀도가 너무 낮으면 활성화 효율이 너무 낮게 된다. 또한, 플래시 램프에서 조사되는 광의 에너지 밀도가 너무 높으면 실리콘 박막이 부분적으로 용융될 수 있다. 또한, 플래시 램프에서 조사되는 1회 샷은 사인파로 인가되는 경우에 반치전폭이 1μsec ~ 20msec일 수 있다. 또한, 플래시 램프에서 조사되는 1회 샷은 파형에 관계없이 펄스 폭이 1μsec ~ 50msec일 수 있다. 플래시 램프에서 조사되는 1회 샷은 펄스 폭이 1 msec 일 수 있다. 1회 샷의 반치전폭 또는 펄스 폭은 실리콘 박막의 활성화 효율에 영향을 주며, 너무 짧으면 활성화 효율이 낮게 되며, 너무 길면 실리콘 박막의 특성에 영향을 줄 수 있다.
홀 측정(Hall measurements: ECOPIA 5500, Ecopia, Korea)을, 예비 가열 어닐링 전/후에 있어서, 캐리어 농도 및 대전 캐리어의 이동도를 얻기 위해 인듐 전극을 포함하는 반데르퍼 구성(대략 10mm X 10mm)으로 수행하였다.
구조적 변형을 라만 스펙트로스코피(LabRam HR, Jobin-Yvon, France) 및 고분해 투과 전자 마이크로스코피(JEM-2000EX;JEOL,Japan)로 측정하였다.
HRTEM(High-resolution transmission electron microscopy) 특성을 보기 위해, 불화 수소로 다결정 실리콘 박막에 있는 유전체(SiO2)를 용해하였으며, 플로팅 실리콘 영역을 메쉬 타입의 TEM 그리드로 수집하였다.
전체적인 광학 투과율을 UV-Vis 스펙트로포토메트리(UV-2450, Shimadzu, Japan)로 모니터링하였다. 수학적인 라만 분석을 상업적인 피크 피팅 프로그램(PeakFit v4.12, SeaSolve Software, USA)으로 하였다.
UV-Vis 투과율이 파워(또는 가속 전압), 및/또는 플래시 램프 샷의 개수로 모니터링되었다. 도 1a에 도시된 바와 같이, 가시광에 대한 투과율은 파워가 6 kV 내지 8kV로 증가함에 따라 증가하였다. 그러나, 플래시 램프 샷의 개수는 투과율의 변화에 어떤 중요한 변화를 일으키지 않았다. 싱글 샷 이후, 추가적인 플래시 램프 샷은 광 흡수율 및 후속하는 열적 가열에 대한 추가적인 구동력을 제공하지 않았다. UV-Vis 투과율 스펙트럼은 실리콘 박막의 구조적 구성의 변화 관찰에 적합하지 않으므로, 라만 스펙트럼이 채택되었다. 라만 스펙트럼의 변화는 예비 가열 온도에 대한 기능으로서 도 1b에 도시되어 있다. 플래시 램프 어닐링된 붕소 주입 실리콘 박막에 비교하여, 붕소만 주입된 상태의 실리콘 박막은 518 cm-1 근처에 위치된 결정질 구성에 대한 작은 피크를 보인다. 광 조사가 이온 주입된 실리콘 박막에 가해졌을 때, 라만 스펙트럼이 변화되었으며, 이를 통해 구조적 복구가 신속하고 즉각적으로 일어남을 알 수 있다. 라만 스펙트럼의 원재료 정보를 이용하여(도 1b 참조), 실리콘 결정에 포함된 구조적 구성을 평가하는 것에 기초하여 비정질 및 결정질 실리콘 구성의 관점에서 평가되었다. 결정질 실리콘 박막은 505. 5와 517.3 cm- 1와 518과 520 cm-1 사이에서 결함 및 결정질 영역에 의한 두 개의 요소를 보여준다. 각각의 구성 요소는 가우시안-로렌츠 분포에 의해 지배를 받는다.
수학식 (1)
Figure pat00001
여기서, a 0 는 피크 영역, a 1 은 피크 중심값, a 2 는 반치전폭(FWHM), a 3 는 형상 계수이다. 파라메터 a 3 는 0 내지 1이며, 0은 순수 로렌치안이고, 1은 순수 가우시안이다. 현재의 피팅에서, 피크-피팅 단계의 통계적 중요성을 보증하기 위해 파라메터 a 3 는 0.75로 고정된다. 강도(세기)는 비정질 및 결정질 실리콘 격자의 다른 흡수 계수를 이용하여 교정된다. 계산된 구조적 구성이 도 1c에 도시되었다. 예비 가열 온도가 상온에서 350 ℃까지 증가함에 따라, 플래시 램프 어닐링은 실리콘 박막에서 결정화율이 증가하였다. 물론, 비정질율은 감소하였다. 따라서, 플래시 램프 어닐링은 실리콘 격자 상태에서 비정질로부터 결정질로의 구조적 복구에 효과적이다. 흥미롭게도, 가시광 투과율이 중요하지 않다고 해도, 강화된 가시 광 조사는 박막의 구조적 특징의 변화를 유도한다. 그러나, 붕소 주입 실리콘 박막은 덜 흡수적이다. 따라서, 강화된 광은, 인 이온과 같은 높은 원자 질량으로 이온 주입된 것에 비하여, 상대적으로 작은 가열을 제공한다.
상온에서 플래시 램프 조사로 인해, 쉬트 저항은 7.7×108ohm/sq.로부터 7.3×103ohm/sq.(3.65×10-2ohmcm)으로 감소하였고, 이는 1분간 400 ℃에서 열적 어닐링에 의해 얻어진 쉬트 저항(2.3×103ohm/sq.)과 유사하다. 도 2에 도시된 바와 같이, 플래시 램프 어닐링은 350 ℃에서 예비 가열 이후, 상온에서 3.65×10-2ohmcm로부터 6.95×10-3ohmcm으로 감소하였다. 관찰된 저항의 변화와 일치하듯이, 짧은 어닐링이 붕소 주입 실리콘 박막에 낮은 쉬트 저항으로 작용하기 때문에, 예비 가열 처리는 전기적 활성화에 큰 영향을 주지 않는 것으로 판단된다. 단지 초기 플래시 램프 어닐링만이 붕소 주입 실리콘 박막의 활성화에 효율적으로 기여하고, 플래시 램프 어닐링이 더 큰 홀 캐리어 개수를 초래한다. (1분간 350 ℃에서 예비 가열 후 플래시 램프 어닐링에 의해 주변 환경 하에서 2.57×1019/cm3으로부터 4.89×1019/cm3로 증가함) 대응 이동도는 6.7 내지 18.4cm2/Vs이며, 이는 플래시 램프를 위해 예비 가열 온도가 증가함에 따라 함께 증가한다. 8×1014/cm2 의 초기 도즈량을 감안하면, 실험적 활성화 효율은 주변 환경하에서 16.1 %로부터 350 ℃에서 30.6%로 증가한다. 전체적으로, 플래시 램프 어닐링은 붕소 주입 실리콘 박막의 전기적 활성화에 효율적이며, 이는 실리콘 박막이 LTPS 트랜지스터의 소스/드레인 기능을 하도록 한다.
플래시 램프로부터 조사된 광 에너지의 대부분은 유리 기판보다는 다결정 실리콘 박막 내에 흡수된다. 따라서, 광 흡수율은 1차원 열전도 모델로 설명될 수 있다. 제안된 열적 필드는 다음 수학식에 의해 설명된다.
수학식 (2)
Figure pat00002
여기서, ρ, C, 및 k는 유리 기판에 대한 각각의 밀도, 열용량, 및 열전도도이다. 플래시 램프에 노출된 표면에서의 경계 조건은 다음과 같이 표현된다.
수학식 (3)
Figure pat00003
여기서, qr은 표면에서의 일시적 광 흡수율이다. 실리콘 박막의 흡수율에 관련된 플래시 램프의 입력 파라미터(전압 및 전류)는 수학식 2에 결합된다. 위의 두 수학식의 해는 유리 기판 위에 구비된 다결정 실리콘 박막에 대한 열적 정보를 제공한다.
도 3a는 실리콘 박막의 상면으로부터의 거리 및 고전력 플래시 램프를 이용한 단독 조사 후의 시간에 대한 함수로서 온도 변화를 보여준다. 표면 온도는 280μσεχ에서 최고 480 ℃에 이른다. 상기 다결정 실리콘 박막은 플래시 램프에 의한 가시광 조사에 의해 400 ∼600℃까지 증가될 수 있다. 도 3b에서, 대응되는 열적 프로파일이 주변 조건(상온)으로부터 600 ℃에 이르는 개별 예비 가열 온도에서 시간의 함수로 도시되어 있다. 주변 조건에서, 단독 플래시 램프 조사는 실리콘 박막 및 유리 기판을 400 ∼600℃까지 가열한다. 예비 가열 온도에 따라서, 최고 온도는 비례적으로 증가한다. 200 ℃ 및 400 ℃에서의 예비 가열은 최고 온도 609 ℃ 및 772 ℃를 제공한다. 플래시 램프에 의한 가시광 조사에 의해 다결정 실리콘 박막의 국부적인 온도는 600 ~ 900℃로 증가할 수 있다. 인 주입 실리콘 박막과 다르게, 붕소 주입 실리콘 박막은 저온(400 ℃ 이상)에서 전기적 활성화를 가능하게 한다. 계산된 열적 정보는 유리 기판 위에 준비된 이온 주입 실리콘 박막의 플래시 램프 어닐링의 효과와 일치한다.
인 주입 실리콘 박막은 인 이온의 높은 질량으로 인해 변위가 크게 나타난다. 예측된 바와 같이, 붕소 주입 실리콘 박막은 플래시 램프에 대한 작은 감도 및 붕소 이온의 낮은 질량으로 인한 낮은 손상으로 인해, 결정화도의 낮은 변화율을 보여준다.
이와 같은 실리콘 박막의 결정화도의 낮은 변화율은 도 4에 도시된 바와 같이 투과 전자 현미경에 의해 관찰된다. 이온만 주입된 것, 플래시 램프 어닐링된 것, 그리고 열적으로 처리된 것(실리콘 박막)은 투과 전자 현미경에서 특별한 변화를 보여주지 않았으며, 이는 주요한 구조 변화가 없음을 의미한다.
전하 이동에 대한 대응 변화가 쉬트 저항, 캐리어 이동도, 및 캐리어 농도에 반영된다. 쉬트 저항에 도시된 바와 같이, 강화된 플래시 램프의 응용은 LTPS 공정에 이용될 수 있는 주요 변화를 이끈다. 심지어 주변 조건 하에서도, 유리 기판에 구비된 붕소 주입 실리콘 박막은 이러한 가시광 열처리에 의해 저항 관점(또는, 전도 관점)에서 충분히 높은 활성화를 보인다. 붕소 기반 활성화의 기원은 이온 재배열을 보증하는 고온 급속 열처리에 기인한다. 이러한 열적 내용은 광학적 가열을 통해 실험적으로 보증되고, 이것은 1차원 열적 필드에 기반한다. 400 ℃보다 높은 고온의 짧은 기간은 실리콘 박막 호스트 격자의 붕소 주입 변위의 전기적 활성화를 위해 충분한 열원을 제공한다. 전달된 열적 에너지 및 시간은 원래의 결정질 실리콘 박막보다 더 큰 흡수 계수를 갖는 무질서한 상태를 활성화하기에 적절하다. 열적 시뮬레이션은 붕소 주입 실리콘 박막에서 479.9 ℃의 최고 온도를 예측한다. 붕소 이온의 낮은 질량으로 인해, 원자 재배열은 크게 일어나지 않는다. 이러한 낮은 무질서는 실리콘 격자 구조로의 붕소 기반 주입에서 발견되는 전기적 특징에 관련된다. 낮은 주입 손상에도 불구하고, 강화된 가시광에 의한 광학적 흡수율은 경험적 데이터 및 실험적 모델링에서 짧은 범위의 구조적 재배열을 가능하게 한다. 주입된 결함의 높은 농도가 실리콘 격자에 포함될 때, 임시적 강화 확산이 일어난다. 현재의 플래시 램프 어닐링은 임시 강화 확산과 결합되고, 이는 다량의 변위 붕소 이온이 즉각적인 열 에너지로 인해 호스 실리콘 격자로 움직이거나 돌아오게 한다.
요약하면, 플래시 램프 어닐링이 붕소 주입 실리콘 박막의 전기적 활성화에 적용되었다. 구조적/광학적/전기적 모니터링이 증가된 결정화 실리콘 박막 구성 및 높은 투과율을 나타냈고, 이것은 홀 캐리어를 갖는 소스/드레인으로서 기능하는 전기적 활성화 기능과 일치한다. 무질서한 실리콘 격자 원자가 이온 주입된 실리콘 박막의 열처리 이후 강화된 광 조사를 통해 질서화된 상태로 된다. 대응하는 열적 프로파일 시뮬레이션은 FLA 보조 가열이 짧은 범위/긴 범위의 관점에서 원자 재배열을 위한 구동력을 제공하기에 충분함을 보여준다. 심지어 주변 조건하에서도, 단독 플래시 램프 샷은 붕소 주입 실리콘 박막이 대략 480 ℃까지 즉각적으로 증가하도록 함을 보여준다.
이상에서 설명한 것은 본 발명에 따른 붕소 주입 다결정 실리콘 박막의 플래시 램프 어닐링을 이용한 전기적 활성화 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (14)

  1. 실리콘 박막에 붕소 이온을 주입한 이후, 상기 실리콘 박막을 전기적으로 활성화하는 활성화 방법이며,
    상기 활성화 방법은 상기 실리콘 박막에 플래시 램프를 조사하여 수행되는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  2. 제 1 항에 있어서,
    상기 활성화 방법은 25 ℃ 내지 500 ℃에서, 0.5분 ~ 10분 동안 상기 실리콘 박막을 예비 가열한 이후 수행되는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  3. 제 2 항에 있어서,
    상기 활성화 방법은 질소 분위기에서 수행되는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  4. 제 1 항에 있어서,
    상기 플래시 램프는 적어도 1회 샷(shot)으로 조사되는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  5. 제 4 항에 있어서,
    상기 1회 샷은 1 ~ 50 J/㎠의 에너지 밀도를 가지는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  6. 제 4 항에 있어서,
    상기 1회 샷은 반치전폭이 1?sec ~ 20msec인 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  7. 제 4 항에 있어서,
    상기 1회 샷은 펄스 폭이 1?sec ~ 50msec인 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  8. 제 1 항에 있어서,
    상기 실리콘 박막의 활성화 효율은 16 내지 31%인 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  9. 제 1 항에 있어서,
    상기 플래시 램프의 조사에 의하여 상기 실리콘 박막의 온도는 400 ~ 600℃로 증가되는 것을 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  10. 제 1 항에 있어서,
    상기 플래시 램프의 조사에 의하여 상기 실리콘 박막의 국부적인 온도는 600 ~ 900℃로 증가되는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  11. 제 1 항에 있어서,
    상기 실리콘 박막은 유리 기판 또는 연성 기판에 형성되는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  12. 제 11 항에 있어서,
    상기 실리콘 박막은 상기 유리 기판 또는 연성 기판의 표면에 증착되는 비정칠 실리콘 박막을 결정화 한 후에 상기 붕소가 주입되는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  13. 제 11 항에 있어서,
    상기 연성 기판은 PET(Polyethylene terephthalate) 필름, PP(Polypropylene) 필름, PE(Polyethylene) 필름, PI(Polyimide) 필름, PS(Polystyrene) 필름 또는 PC(Polycarbonate) 필름인 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  14. 제 1 항에 있어서,
    상기 활성화 방법은 플래시 램프의 가시광을 상기 실리콘 박막에 조사하는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
KR1020150058212A 2015-04-24 2015-04-24 플래시 램프를 이용한 실리콘 박막의 활성화 방법 KR20160127284A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150058212A KR20160127284A (ko) 2015-04-24 2015-04-24 플래시 램프를 이용한 실리콘 박막의 활성화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150058212A KR20160127284A (ko) 2015-04-24 2015-04-24 플래시 램프를 이용한 실리콘 박막의 활성화 방법

Publications (1)

Publication Number Publication Date
KR20160127284A true KR20160127284A (ko) 2016-11-03

Family

ID=57571438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150058212A KR20160127284A (ko) 2015-04-24 2015-04-24 플래시 램프를 이용한 실리콘 박막의 활성화 방법

Country Status (1)

Country Link
KR (1) KR20160127284A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090048376A (ko) 2007-11-08 2009-05-13 어플라이드 머티어리얼스, 인코포레이티드 펄스 트레인 어닐링 방법 및 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090048376A (ko) 2007-11-08 2009-05-13 어플라이드 머티어리얼스, 인코포레이티드 펄스 트레인 어닐링 방법 및 장치

Similar Documents

Publication Publication Date Title
Cranton et al. Enhanced electrical and optical properties of room temperature deposited Aluminium doped Zinc Oxide (AZO) thin films by excimer laser annealing
Tseng et al. Mechanical and optoelectric properties of post-annealed fluorine-doped tin oxide films by ultraviolet laser irradiation
US20090042342A1 (en) Method for crystallization of amorphous silicon by joule heating
DE102006047472A1 (de) Verfahren und Vorrichtung zur oberflächennahen Behandlung von flächigen Substraten
Kim et al. Xe-arc flash annealing of indium tin oxide thin-films prepared on glass backplanes
WO2006098513A1 (ja) 熱処理方法及び半導体の結晶化方法
Do et al. Effect of flash lamp annealing on electrical activation in boron-implanted polycrystalline Si thin films
Sahoo et al. Swift heavy ion beam induced recrystallization of amorphous Si layers
Hong et al. Millisecond crystallization of amorphous silicon films by Joule-heating induced crystallization using a conductive layer
TWI364613B (en) Display
Palani et al. Influence of laser wavelength and beam profile on Nd3+: YAG laser assisted formation of polycrystalline-Si films
KR20160127284A (ko) 플래시 램프를 이용한 실리콘 박막의 활성화 방법
JPS6235571A (ja) 半導体装置の製造方法
JP2007048892A (ja) 半導体装置の製造方法および表示装置
RU2431215C1 (ru) Способ получения слоя поликристаллического кремния
JP2011192908A (ja) ポリシリコン膜の製造方法、太陽電池及び電子デバイス
KR20160127286A (ko) 플래시 램프를 이용한 실리콘 박막의 활성화 방법
Saikiran et al. Ion beam irradiation effects on Ge nanocrystals synthesized by using RF sputtering followed by RTA
CN104241140A (zh) 形成多晶硅薄膜的方法及薄膜晶体管制造方法
CN111095482B (zh) 处理靶材料的方法
Sahoo et al. Epitaxial recrystallization of amorphous Si layers by swift heavy ions
KR100712176B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
Vidhya et al. Enhancement in Photoconductivity of a-Si thin Films by Annealing and Texturing Technique with the Third Harmonic Output from a Pulsed Nd3+: YAG Laser
CN112885851B (zh) 阵列基板及阵列基板的制备方法
Ro Crystallization of amorphous silicon films using Joule heating

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
AMND Amendment