KR20160127286A - 플래시 램프를 이용한 실리콘 박막의 활성화 방법 - Google Patents

플래시 램프를 이용한 실리콘 박막의 활성화 방법 Download PDF

Info

Publication number
KR20160127286A
KR20160127286A KR1020150058220A KR20150058220A KR20160127286A KR 20160127286 A KR20160127286 A KR 20160127286A KR 1020150058220 A KR1020150058220 A KR 1020150058220A KR 20150058220 A KR20150058220 A KR 20150058220A KR 20160127286 A KR20160127286 A KR 20160127286A
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
flash lamp
film
activation
Prior art date
Application number
KR1020150058220A
Other languages
English (en)
Inventor
박승호
김형준
김병국
김현수
황진하
Original Assignee
홍익대학교 산학협력단
주식회사 비아트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍익대학교 산학협력단, 주식회사 비아트론 filed Critical 홍익대학교 산학협력단
Priority to KR1020150058220A priority Critical patent/KR20160127286A/ko
Publication of KR20160127286A publication Critical patent/KR20160127286A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2252Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60105Applying energy, e.g. for the soldering or alloying process using electromagnetic radiation
    • H01L2021/6012Incoherent radiation, e.g. polychromatic heating lamp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 일 실시예는 실리콘 박막의 활성화 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 강화된 플래시 램프를 조사하여 인 주입 실리콘 박막의 활성화 효율을 향상시키는데 있다.
본 발명의 활성화 방법은 실리콘 박막에 인 이온을 주입한 이후, 상기 실리콘 박막을 전기적으로 활성화하는 방법으로, 상기 활성화 방법은 상기 실리콘 박막에 플래시 램프를 조사하여 수행됨을 특징으로 한다.

Description

플래시 램프를 이용한 실리콘 박막의 활성화 방법{Activation Method of Si Thin Films Using Flash-Lamp}
본 발명은 실리콘 박막에 인 이온을 주입하고 플래시 램프를 이용하여 활성화하는 실리콘 박막의 활성화 방법에 관한 것이다.
저온 다결정 실리콘(LTPS: Low-temperature polycrystalline Si) 기술은, 비정질 실리콘 박막 트랜지스터에 비하여, 더 큰 이동도 및 글래스 기판의 활용 능력과 같은 독특한 장점을 가짐으로써, 차세대 평판 표시 장치에서 주로 사용되고 있다. 특히, 유기 발광 다이오드는 신속한 스위칭 시간에 기초한 자가 발광 특성으로 인하여 다결정 실리콘 박막 트랜지스터로 능동 매트릭스 모드에서 성공적으로 적응되고 있다. LTPS 기술은 실리콘 결정, 유전층 재료, 및 이온 주입/활성화에 엄격한 제어를 필요로 한다. 특히, 이온 활성화는, 소스/드레인에서의 전기적 활성화와 약하게 주입된 드레인을 제공하여, 실리콘 및 주입 이온의 크고 작은 범위에서 이온의 재배열을 도와준다. 이온 주입과 별도로, 이온 활성화 방법은 열적 퍼니스 어닐링(thermal furnace annealing), 급속 열적 어닐링(rapid thermal annealing), 및 엑시머 레이저 어닐링(excimer laser annealing)을 통하여 시도되고 있다. 이러한 방법은 다음과 같은 다양한 단점을 갖는다. 즉, 열적 어닐링은 큰 크기의 글래스 패널에서 긴 공정 시간 및 글래스 휨 현상을 초래한다. 급속 열적 어닐링은 불균일한 가열로 인한 기계적 스트레스 및 파손 현상을 초래한다. 또한, 엑시머 레이저 어닐링은 좁은 공정 윈도우를 초래한다. 미래의 확장성 문제와 비용 절감 전략은, 열원으로부터 유리 기판 또는 연성 기판상에 준비되는 박막에까지, 새로운 접근 방식을 필요로 한다. 전기로(electric furnace)에 의한 과거의 대류 가열 방식, 엑시머 레이저 어닐링에 기초한 UV에 의한 광학적 가열 방식, 및 최적화되지 못한 RTP 가열 방식에서 이용된 접근 방식은 더 이상 적절하지 않다.
대한민국공개특허공보 10-2009-0048376 (2009.05.13)
본 발명은 플래시 램프 어닐링을 이용한 인 주입 실리콘 박막의 활성화 방법을 제공한다. 즉, 본 발명은 짧은 펄스 기간 동안에도 고출력 및 강화된 플래시 램프의 조사를 통하여 인이 주입된 실리콘 박막의 전기적 활성화율을 향상시킬 수 있는 플래시 램프를 이용한 실리콘 박막의 활성화 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 플래시 램프를 이용한 실리콘 박막의 활성화 방법은 실리콘 박막에 인 이온을 주입한 이후, 상기 실리콘 박막을 전기적으로 활성화하는 활성화 방법이며, 상기 활성화 방법은 상기 실리콘 박막에 플래시 램프를 조사하여 수행되는 것을 특징으로 한다.
또한, 상기 활성화 방법은 25 ℃ 내지 500 ℃에서, 0.5분 ~ 10분 동안 상기 실리콘 박막을 예비 가열한 이후 수행되는 것을 특징으로 한다. 이때, 상기 실리콘 박막은 질소 분위기에서 예비 가열될 수 있다.
또한, 상기 플래시 램프는 적어도 1회 샷(shot)으로 조사될 수 있다. 이때, 상기 1회 샷은 1 ~ 50 J/㎠의 에너지 밀도를 가질 수 있다. 또한, 상기 1회 샷은 반치전폭이 1μsec ~ 20msec일 수 있다. 또한, 상기 1회 샷은 펄스 폭이 1μsec ~ 50msec일 수 있다.
또한, 상기 실리콘 박막의 활성화 효율은 8 내지 40%일 수 있다.
또한, 상기 플래시 램프의 조사에 의하여 상기 실리콘 박막의 온도는 400 ~ 600℃로 증가될 수 있다. 또한, 상기 플래시 램프의 조사에 의하여 상기 실리콘 박막의 국부적인 온도는 600 ~ 900℃로 증가될 수 있다.
또한, 상기 실리콘 박막은 유리 기판 또는 연성 기판에 형성될 수 있다.
또한, 상기 실리콘 박막은 상기 유리 기판 또는 연성 기판의 표면에 증착되는 비정질 실리콘 박막을 결정화 한 후에 상기 인이 주입될 수 있다. 이때, 상기 연성 기판은 PET(Polyethylene terephthalate) 필름, PP(Polypropylene) 필름, PE(Polyethylene) 필름, PI(Polyimide) 필름, PS(Polystyrene) 필름 또는 PC(Polycarbonate) 필름일 수 있다.
또한, 상기 활성화 방법은 플래시 램프의 가시광을 상기 실리콘 박막에 조사할 수 있다.
본 발명의 플래시 램프 어닐링을 이용한 인 주입 다결정 실리콘 박막의 활성화 방법에 따르면, 기존의 열적 활성화 방법에 비하여 우수한 전기적 활성화(쉬트 저항, 전하 캐리어 농도, 및 이동도)를 가능하게 한다. 즉, 본 발명에 따른 플래시 램프에 의한 어닐링은 기존 실리콘 웨이퍼와 다른 광흡수 프로파일을 보이며, 가시광의 짧은 펄스에도?불구하고, 기존에 이용된 열적 활성화 효율보다 우수한 전기적 활성화 효율을 갖도록 한다.
또한, 본 발명의 광학적 및 열적 프로파일 정보에 의하면, 인이 주입된 실리콘 박막에서 대략 680 ℃의 순간적인 가열이 일어남으로써, 단기 강화 확산을 통해 변위된 인 실리콘 원자의 활성화에 충분한 에너지가 제공되도록 한다.
도 1a는 글래스 상에 형성된 인 주입 실리콘 박막에 대한 투과율, 반사율 및 흡수율을 도시한 그래프이고(여기서, X축은 파장이고, Y축은 스펙트럼 특성이다), 도 1b는 제논 아크 램프에서 방출된 광 펄스의 스펙트럼 강도 분포와 박막에 의한 흡수율을 도시한 비교 그래프이다(여기서, X축은 파장이고, Y축은 상대적 강도(세기)이며, 삽도는 플래시 램프 어닐링 환경에 놓여진 샘플의 개략도이다).
도 2a는 실험적으로 측정된 플래시 램프에 대한 입력 전압 및 전류와, 도 1a를 이용하여 이론적으로 추정된 박막의 방사 플럭스 흡수율을 도시한 그래프이고(여기서, X축은 시간이고, 좌측 Y축은 전압 및 전류이며, 우측 Y축은 플럭스 흡수율이다), 도 2b는 광학적 투과율 및 반사율 데이터(인 주입 실리콘 박막에서 다른 예비 가열 온도에서 시간의 함수로서 최고 온도의 변화)에 기반하여 시뮬레이션된 열적 프로파일을 도시한 그래프이다(여기서, X축은 시간이고, Y축은 최고 온도이다).
도 3은 상온으로부터 350 ℃까지 예비 가열 처리된 인 주입 실리콘 박막의 UV-Vis 투과율 상의 플래시 램프 보조 어닐링의 효과를 도시한 그래프이다(여기서, X축은 파장이고, Y축은 투과율이다).
도 4는 상온에서 350 ℃까지 예비 가열 처리된 인 주입 실리콘 박막의 전기적 활성화 상의 플래시 램프 보조 어닐링의 효과를 도시한 그래프이다(여기서, X축은 예비 가열 온도이고, 좌측 Y축은 쉬트 저항이며, 우측 Y축은 캐리어 농도이고, 적색 및 청색 수평선은 600℃인 동시에 H2/N2 혼합 분위기하에서 1시간 동안 통상의 열적 어닐링으로부터 획득된 쉬트 저항 및 캐리어 농도이다).
도 5a는 상온으로부터 350 ℃까지 예비 가열 처리된 인 주입 실리콘 박막에 대한 라만 스펙트럼을 도시한 그래프이고(여기서, X축은 파수이고, Y축은 강도(세기)이다), 도 5b는 상온으로부터 350 ℃까지 예비 가열 처리에 이어 플래시 램프 어닐링된 인 주입 실리콘 박막에 대한 라만 스펙트럼을 도시한 그래프이다(여기서, X축은 파수이고, Y축은 강도(세기)이다).
도 6은 상온에서 350 ℃까지 예비 가열 처리된 인 주입 실리콘 박막의 구조적 변화에 대한 플래시 램프 보조 어닐링의 효과를 도시한 그래프이다(여기서, X축은 예비 가열 온도이고, Y축은 상대적 결정화율 또는 비정질화율이며, 다결정 및 비정질 구성은 수학식 5에 기초한 라만 스펙트럼의 디컨블루션을 통해 계산되었다).
도 7a 내지 도 7c는 인 주입 실리콘 박막의 고해상도 투과 전자 마이크로스코피 영상을 도시한 것으로서, 도 7a는 인이 주입된 상태, 도 7b는 상온에서 플래시램프 보조 어닐링 이후, 도 7c는 200 ℃에서 1분간 예비 가열에 이어 플래시 램프 어닐링 이후를 각각 도시한 것이다.
최근, 플래시 램프 어닐링 시스템(flash-lamp annealing system)은 가열 능력이 저온 다결정화 실리콘 트랜지스터 기술에 적용되도록 최적화되고 있다. 적용 분야는, LTPS 공정 및 실리콘 박막/실리콘 결정화에서의 수소 제거 공정 중 고온 공정에서 글래스의 변형을 최소화하기 위해 프리컴팩션(precompaction) 글래스 기판에서 테스트되고 있다. 최적화된 광학 가열 영역은 다양한 LTPS 응용 분야에까지 확장되었으며, 주요한 변경이 고출력 플래시 모드에서 가혹한 장시간 동작에 대하여 강건한 전원 공급 유닛에 가해지고 있다.
본 발명은 플래시 램프를 이용하여 실리콘 박막을 어닐링하여 활성화하는 방법을 채택한다. 플래시 램프는 유리 기판 또는 연성 필름에 형성되는 실리콘 박막에 광을 조사하여 열처리한다. 연성 필름은 PET(Polyethylene terephthalate) 필름, PP(Polypropylene) 필름, PE(Polyethylene) 필름, PI(Polyimide) 필름, PS(Polystyrene) 필름 또는 PC(Polycarbonate) 필름과 같은 필름으로 형성될 수 있다. 플래시 램프는 가시광을 메인 스펙트럼으로 하며, 가시광을 실리콘 박막에 조사한다. 강화된 가시 광이 불투명한 다결정 실리콘 박막 상에 흡수되고, 이러한 흡수 현상은, 실리콘 박막 상에의 인 이온의 고에너지 주입을 통하여 발생하는 이온 충돌 및 이어지는 산란 현상에 의해 무질서화된 원자 구조에 의해 증가한다. 이때, 플래시 램프에서 조사되는 광은 가시광선 영역이 메인 스펙트럼을 형성하며, 가사기광선이 실리콘 박막에 주로 흡수된다. 변화된 흡수 능력은 광학적으로 최적화된 고출력 플래시 램프로부터 조사되는 가시 광선의 강화된 조사에 관련된 것이다. 경험적 활성화 공정이 동일한 경험적 모델 위에서 수행된 열적 시뮬레이션에 관련된다. 또한, 구조적 및 전기적 측면의 관점에서 원자 배열을 포함하는 이온 활성화를 위한 강화된 가시광 소스의 의미가 설명된다.
플라즈마 강화 화학적 증기 증착법(PECVD)으로 유리 기판 또는 연성 필름 표면에 실리콘 산화막(두께 3000Å)을 증착하였고, 이러한 산화막 위에 다시 PECVD로 비정질 실리콘 박막(두께 500Å)을 증착하였다. 비정질 실리콘 박막에는 다결정 실리콘 박막을 제조하기 위해 엑시머 레이저(파장 308nm)를 이용한 결정화 공정을 수행하였다. 비정질 실리콘 박막의 결정화는 다른 공정에 의하여 진행될 수 있음은 물론이다. 박막 트랜지스터 제조를 위해, 실리콘 산화막(두께 1300Å)을 PECVD로 다결정 실리콘 박막에 게이트 유전체로서 증착하였다. 그런 후 PH3가 인의 소스인 임플랜터를 이용하여 인 이온을 다결정 실리콘 박막에 주입하였다. 플래시 램프의 조사는 실리콘 박막이 결정화되고 추가로 인 이온이 주입된 후에 진행된다. 가속 전압은 게이트 유전체의 존재로 인해 90 keV로 유지하였고, 이에 따라 실리콘 박막은 충돌 궤도에 있게 된다. 대응하는 도즈량은 소스/드레인 형성을 위해 1 X 1015/cm2으로 유지하였다. 플래시 램프는 제논 아크 램프를 포함한다.
실리콘 박막이 이온 주입 공정 중에 비정질화되기 때문에, 원래의 다결정 실리콘 박막이 갖는 스펙트럼이 상당히 변화하였고, 이에 따라 실리콘 박막의 광학적 특성이 이론적으로 계산될 수 없다. 도 1a는 전하 결합 디바이스 스펙트로메터(CCD BTC112E)를 이용하여 실험적으로 획득된 인 주입 실리콘 박막에 대한 투과율 및 반사율을 도시한 것이며, 이는 박막에 의해 흡수된 플래시 에너지를 계산하는데 사용될 수 있는 흡수율을 보여준다. 인(P)의 상대적으로 더 큰 원자 질량과 상대적으로 더 크게 인가된 가속 전압에 의한 실리콘 격자 구조의 상당한 원자 변위로 인해 붕소(B) 주입 실리콘보다 인 주입 실리콘의 흡수율이 더 크게 나타난다.
인 주입 실리콘 박막은 대략 상온(room temperature, 25℃)으로부터 대략 350 ℃에 이르는 예비 가열 온도의 범위에서 0.5분 ~ 10분동안 예비 가열된 이후, 플래시 램프 주사에 따른 어닐링이 수행되었다. 또한, 예비 가열 온도는 주사되는 플래시 램프의 에너지 밀도가 낮거나 파워가 낮은 경우에 500 ℃로 증가될 수 있다. 예비 가열은 불활성 질소(N2) 분위기에서 진행된다. 대응 내용이 도 1b의 내부 삽도에 도시되어 있다. 램프로부터 조사된 광 강도(세기) 및 박막에 의해 흡수된 영역의 스펙트럼이 적색 및 청색선으로 각각 도시되어 있다. 박막의 스펙트럼 흡수율은, 도 1b에 도시된 바와 같이, 램프로부터 조사된 광의 강도와 측정된 흡수율의 곱에 계산된다.
플래시 램프는 적어도 1회 샷(shot)으로 조사된다. 플래시 램프의 조사 횟수가 1회이상이면 실리콘 박막의 활성화 공정이 진행되며 활성화 효율이 증가된다. 플래시 램프에서 조사되는 1회 샷은 1 ~ 50 J/㎠의 에너지 밀도를 가지는 것이 바람직하다. 플래시 램프에서 조사되는 1회 샷은 에너지 밀도가 너무 낮으면 활성화 효율이 너무 낮게 된다. 또한, 플래시 램프에서 조사되는 광의 에너지 밀도가 너무 높으면 실리콘 박막이 부분적으로 용융될 수 있다. 또한, 플래시 램프에서 조사되는 1회 샷은 사인파로 인가되는 경우에 반치전폭이 1μsec ~ 20msec일 수 있다. 또한, 플래시 램프에서 조사되는 1회 샷은 파형에 관계없이 펄스 폭이 1μsec ~ 50msec일 수 있다. 1회 샷의 반치전폭 또는 펄스 폭은 실리콘 박막의 활성화 효율에 영향을 주며, 너무 짧으면 활성화 효율이 낮게 되며, 너무 길면 실리콘 박막의 특성에 영향을 줄 수 있다.
홀 측정(Hall measurements: ECOPIA 5500, Ecopia, Korea)을, 예비 가열 어닐링 전/후에 있어서, 캐리어 농도 및 대전 캐리어의 이동도를 얻기 위해 인듐 전극을 포함하는 반데르퍼 구성(대략 10mm X 10mm)으로 수행하였다.
구조적 변형을 라만 스펙트로스코피(LabRam HR, Jobin-Yvon, France) 및 고분해 투과 전자 마이크로스코피(JEM-2000EX;JEOL,Japan)로 측정하였다.
HRTEM(High-resolution transmission electron microscopy) 특성을 보기 위해, 불화 수소로 다결정 실리콘 박막에 있는 유전체(SiO2)를 용해하였으며, 플로팅 실리콘 영역을 메쉬 타입의 TEM 그리드로 수집하였다.
전체적인 광학 투과율을 UV-Vis 스펙트로포토메트리(UV-2450, Shimadzu, Japan)로 모니터링하였다. 수학적인 라만 분석을 상업적인 피크 피팅 프로그램(PeakFit v4.12, SeaSolve Software, USA)으로 하였다.
플래시 램프로부터 조사된 광 에너지의 대부분이 박막 내에 흡수되기 때문에, 그리고 박막의 두께가 기판 두께에 비해 상당히 작기 때문에, 광 흡수가 샘플 표면에서 일어난다고 가정할 수 있다. 따라서, 상세한 열적 필드는 1차원 가열 전도 모델에 기초하여 예측될 수 있다:
수학식 (1)
Figure pat00001
여기서, ρ, C, 및 k는 글래스 기판에 대한 각각의 밀도, 열용량, 및 열전도도이다. 플래시 램프에 노출된 표면에서의 경계 조건은 다음과 같이 표현된다:
수학식 (2)
Figure pat00002
여기서, qr은 표면에서의 일시적 광 흡수율이며, 이는 도 2a에서 실선으로 표시된다. 이러한 흡수율 플럭스는 도 2a에 도시된 입력 전압 및 전류로부터 획득된 입력 파워 및 도 1b에 도시된 흡수율의 가중 팩터에 의해 계산되었다.
이러한 연구는 표시 장치(Corning 1737)의 사용을 위해 상업적으로 유용한 글래스 백플랜을 이용하였으며, 이의 열적 물리적 특성은 온도에 의존적이다. 따라서, 샘플의 열적 필드는 다음과 같은 수학식을 이용하여 예측될 수 있다.
[수학식 3]
Figure pat00003
[수학식 4]
Figure pat00004
도 2b는 플래시 공정 동안 다양한 예비 가열 온도에 대한 인 주입 실리콘 박막의 최고 온도 변화를 도시한 것이다. 이러한 최고 온도는, 아래에서 설명할, 도판트 활성화 현상을 양적으로 이해하기 위한 임계적 팩터들이다.
도 3에 도시된 바와 같이, 전반적인 투과율의 변화는 결정화율의 변화를 나타낸다. UV-Vis 투과율은 플래시 램프 어닐링 전후에 큰 변화를 나타낸다. 250 ℃ 이하에서, 투과율은 예비 가열 온도 증가와 함께 증가한다. 250 ℃ 내지 350 ℃ 사이에서, UV-Vis 투과율은 250 ℃ 이하에서 얻은 것보다 높다.
도 4는 상온에서 350 ℃까지 예비 가열 처리된 인 주입 실리콘 박막의 전기적 활성화 상의 플래시 램프에 의한 어닐링의 효과를 도시한 그래프이다(여기서, X축은 예비 가열 온도이고, 좌측 Y축은 쉬트 저항이며, 우측 Y축은 캐리어 농도이고, 적색 및 청색 수평선은 600℃인 동시에 H2/N2 혼합 분위기하에서 1시간 동안 통상의 열적 어닐링으로부터 획득된 쉬트 저항 및 캐리어 농도이다) 도 4에서 X축과 평행하면서 상대적으로 위에 있는 수평선은 600℃에서 열적 어닐링을 수행한 시편의 전하 농도선이다. 또한 도 4에서 X축과 평행하면서 상대적으로 아래에 있는 수평선은 600℃에서 열적 어닐링을 수행한 시편의 면저항선이다.
전기적 정보가 4-점 저항 프로브 구성에 결합된 반데르퍼 구성을 포함한 홀 측정을 통하여 모니터링되었다. 다결정 실리콘 박막에 주입된 인 이온은, 붕소 주입 실리콘 박막에 사용된 이온에 비하여, 더 높은 가속 전압과 더 높은 이온 질량을 갖는다. 플래시 램프 어닐링은 전기 저항을 주변 조건(상온)의 경우 2.90 × 103 ohm/sq.로부터 350℃의 경우 6.65 × 102 ohm/sq.로 변화시켰다. 다른 말로, 플래시 램프 어닐링은 실리콘 격자 사이트로 주입된 인 이온을 드라이빙(driving)하는 데 있어 매우 효율적이었다. 4개의 요소만이 상온과 350℃에서 수행된 플래시 램프 어닐링을 위한 쉬트 저항으로서 채택되었다. 이동도는 명확한 경향없이 17.2 내지 2.41의 범위이고, 캐리어 농도는 1.72 X 1019 와 7.80 x 1019/cm3의 범위였다. 말하자면, 플래시 램프 어닐링은 예열 온도에 관계없이, 이온 주입된 실리콘 박막 상으로의 단일 펄스 조사에 관계됨을 알 수 있다. 주변 조건 및 200℃에서, 플래시 램프의 개수는, 즉, 이동도 및 캐리어 농도에서, 쉬트 저항의 주요한 변화를 유도하지 않았다. 그러나, 플래시 램프-보조 어닐링은 7kV 및 그 이상의 인가 전압에서 수행되었다.
실리콘 박막에 대한 활성화 효율은 실리콘 박막이 예비 가열되는 온도에 따라 증가하며 8 내지 40%정도로 나타난다. 예를 들면, 인 이온의 초기 주입량을 고려하면, 활성화 효율은 주변 조건(실온인 경우 8.6%로부터 200℃ 및 350℃로 예비 가열된 실리콘 박막의 경우 34.0% 및 38.9%로 각각 증가하였다. 열적 어닐링 즉, 600℃에서 획득된 23.1%의 활성화 효율과 비교하면, 플래시 램프에 의한 어닐링의 효과는 다결정 실리콘 박막에 주입된 이온을 활성하는데 매우 효율적임을 알 수 있다.
최고 500℃ 이상에서의 예비 가열은 전기적 활성화를 변화시키지 않았다. e.g. 측정값이 탐지 수단의 범위를 벗어났다. 그러나, 높은 강화 조사가 합리적으로 낮은 저항(또는 쉬트 저항)과 함께 높은 정도의 활성화를 제공한다. 본 발명에 따른 플래시 램프 어닐링은 600℃의 통상적인 퍼니스에서 수행된 열적 어닐링에 비하여 매우 우수함을 알 수 있다.
라만 스펙트럼이 예비 가열 온도 및 플래시 램프 어닐링의 응용에 대한 함수로서 획득되었다.(도 5a 및 도 5b 참조) . 라만 스펙트럼은 결정질 및 비정질 구조에 대한 정보를 정량적으로 제공할 수 있다. 결정질 구조의 일관적인 변화는 무질서한 상태로부터 질서를 갖는 상태로의 재배열을 포함하며, 전기적 활성화를 가능하게 한다. 라만 스펙트럼에 기초하여, 구조적 구성 요소는 비정질 결정 및 결함있는 구조의 관점으로부터 계산된다. 결함있는 구조는 정렬된 상태가 비정질 상태와 결정질 상태 사이에 위치된 양자 사이의 상태를 설명한다. 결함 영역은 결정질 구성 요소와 관련된 총 비율에 따라 결정된다. 주입된 인 이온은, 높은 흡수율에 기인하여, 강화 플래시 램프 가열에 높은 감도를 나타낸다. 실리콘 박막에서, 비정질 구성 요소는, 경도 광학 모드(407 cm-1에서), 520cm-1에 위치된 결정 실리콘-실리콘 모드에서 넓은 실리콘-실리콘 횡단 경도 밴드의 특징, 그리고 실리콘 원자에서의 마이크로 결정 실리콘, 스택킹 폴트(stacking fault), 전위(dislocation), 및 댕글링 본드(dangling bond)를 초래하는 505.5와 517.3 cm-1에서의 추가적인 결함에 따라 결정된다. 위의 구조적 구성 요소는 수학식 (5)에 주어진 로렌츠-가우시안 분포에?의해 설명된다.
수학식 (5)
Figure pat00005
여기서, a 0 는 피크 영역, a 1 은 피크 중심값, a 2 는 반치전폭(FWHM), a 3 는 형상 계수이다. 파라메터 a 3 는 0 내지 1이며, 0은 순수 로렌치안이고, 1은 순수 가우시안이다. 현재의 피팅에서, 포함된 피크-피팅 단계의 통계적 중요성을 보증하기 위해 파라메터 a 3 는 0.75로 고정된다.
도 6에 도시된 바와 같이, 열적 어닐링이 예비 가열의 형태로서 수행되었다. 이것은 37 %보다 작은 결정화율에 의해 보여지듯이 구조적 변화를 유도하지 않는다. 그러나, 플래시 램프 어닐링은 온도에 따라, 구조적 구성 요소를 변화시켰다. 특히, 150 ℃의 초반에서, 플래시 램프 어닐링은 95 %의 높은 결정화 비율을 보였다. 결정화율은 상온의 경우 56 %로부터 150℃의 경우 95 %로 (예비 가열 온도에 따라) 현저히 증가하였다. 비교를 위해, 열적으로 어닐링된 실리콘 박막은 97 %의 결정화율에 도달하고, 이것은 플래시 어닐링으로부터 획득된 값과 유사하다. 다른 말로, 결정화율은 전기적 활성화에 직접 비례하지 않는다. 결정 특징은 단-범위 및 장-범위 특징의 결합이다.
플래시 램프에 의한 가시광 조사에 의해 다결정 실리콘 박막의 온도는 400 ~ 600℃로 증가하게 된다. 또한, 활성화 공정 동안 국부적인 온도가 상온에서, 도 2b에 도시된 바와 같이, 648℃까지 증가한다. 또한, 상기 국부적인 온도는 600 ~ 900℃로 증가될 수 있다. 상기 국부적인 온도가 900℃가 넘으면 기판의 소프트닝 현상이 발생될 수 있다. 이와 같은 국부적인 가열은 이온 주입 실리콘 박막에서 발생된 무질서한 이온의 재배열을 드라이브하기에 충분할 정도로 높다.
도 7의 TEM에서 보여진 바와 같이, 높은 대비율이, 이온 주입 후 관측된 것과 다르게, 플래시 램프 어닐링에서 보여지고 있다. 상온에서 수행된 플래시 램프 어닐링 후에 비하여 주요한 향상이 없지만, 작은 정도의 결정은 의미 있는 전기적 특성을 제공하기에 충분하다.
그러나, 200 ℃에서의 플래시 램프 어닐링(도 7c 참조)은 도 7a에 도시된 원래의 높은 무질서 상태와 비교하여 주요한 결정을 따라 전기적 활성화를 향상시켰다. 구조적 변경은 각각 홀 측정 및 라만 스펙트로스코피를 통해 획득된 대응하는 전기적 및 구조적 정보와 잘 일치한다.
쉬트 저항의 관점에서 전하 이동의 대응 변화, 대전 캐리어 이동도 및 캐리어 농도가 수집된다. 쉬트 저항에서 보여진 바와 같이, 강화된 플래시 램프의 응용은 주요 변화를 유도하고, 이것은 LTPS 공정에 채택될 수 있다. 비록 상온에서지만, 가시광 가열이 전기적 저항률(또는, 도전율)을 활성화하기에 충분히 높다. 이온 활성화의 기원은 이온 재배열을 보장하면서, 고온 급속 가열에 기인한다. 열적 에너지 및 시간은 흡수율 계수가 원래의 결정 실리콘 박막의 것보다 훨씬 높은 무질서 상태를 활성화하기에 적절하다.
열적/광학적 시뮬레이션은 이온 주입된 실리콘 박막이 인 주입 실리콘 박막을 위해 678.7 ℃의 최고 온도로 도달함을 보여준다. 심지어 N-타입 실리콘 필름은 주변 가열 자원없이 600 ℃보다 높은 온도에서 340 sec동안 유지된다. 종래에, 이시카와 및 수기오카[Y. Ishikawa and K. Sugioka, Jpn. J. Appl. Phys. 34 (1995) L82-84.]는 실리콘 웨이퍼 상에 저온(650℃ 이하)에서 텅스텐-할로겐 램프를 채택하였다. 상기 램프는 실리콘 기판(20-40분)을 가열하는데 이용되었다.
주입된 도펀트의 활성화는 복잡한 상황을 만든다. 특히, 초기에는 크기가 전형적인 확산 상수에 비교하여 100 또는 그 이상의 요소에 위치된 매우 빠른 확산을 보인다. 이와 같은 현상은 일시적으로(임시적으로) 증강된 확산으로 불린다. 비록 초기 일시적인 증강 확신이 붕산 주입에서 보고되었지만, 그러한 개념적인 특징이, 매우 짧은 시간 스케일에 결합되어, 인 주입 실리콘 박막에 적용될 수 있다. 초기 확산은 고 에너지 이온 및 실리콘 격자 원자에 의해 생성된 점 결함의 높은 농도에 기인한다. 그러나, 불안정한 점 결함은 없어진다. 이러한 임시적인 강화된 확산은 현재의 플래시 램프 조사의 짧은 기간과 관계가 있다.
강화된 가시광 조사는, 인이 주입된 실리콘 박막의 전기적 활성화를 가능하고, 이온 주입된 실리콘 박막을 활성화하는 것을 보여주고 있으며, 이것은 저온 실리콘 박막 트랜지스터에서 소스/드레인으로 기능하도록 한다. 더욱이, 국부적인 가열 능력이, 더욱 작은 공정 시간을 갖는 저온 공정을 가능하게 하고, 발생된 점 결함에 결합된다. 이러한 장점은 300℃ 이하의 저온 공정을 요구하는 플렉시블 전자 분야를 발전시킨다.
요약하면, 플래시 램프 보조 어닐링이, 저온 다결정 실리콘 박막 기술에서, 인이 주입된 다결정 실리콘 박막에 적용되었다. 글래스 기판 위의 다결정 실리콘 박막은 실리콘 웨이퍼와 다른 광흡수 프로파일을 보였다. 가시광의 짧은 펄스에도?불구하고, 고출력 및 강화된 제논 아크 램프에 의해, 기존에 이용된 열적 활성화보다 우수하도록, 주변 조건 및 심지어 200 ℃에서도 중요한 전기적 활성화를 가능하게 하였다. 쉬트 저항, 전하 캐리어 농도, 및 이동도와 같은 실험적 거동이 200 ℃와 같은 저온에서 전기적 능력을 제공하였다. 광학적 및 열적 프로파일 정보에 기초하여, 시뮬레이션은 인이 주입된 실리콘 박막에서 대략 680 ℃로 순간적인 가열이 일어남을 보여 주고 있다. 이러한 온도 증가는 일시적인 강화 확산을 통해 변위된 인 실리콘 원자를 활성화하는 충분한 원동력을 제공하는 것으로 믿어진다.
이와 같이 하여, 고강화 플래시 램프 어닐링이 350 ℃에 가까운 주변 조건에서 인 주입 실리콘 박막의 전기적 활성화에 성공적으로 적용되었다. 강화된 가시광은 인이 주입된 실리콘 박막을 활성화하기에 충분함을 실험적으로 보여주었다. 인이 주입된 실리콘 박막과 같은 매우 무질서한 실리콘 박막은 가시광의 높은 흡수율로 인하여 가시광 활성화에 효율적이었고, 이는 결국 후속 가열을 초래하였다. 열적 프로파일 시뮬레이션은 가열이 상온으로서 인 주입된 실리콘 박막에서 600 ℃보다 높은 고온을 달성하기에 충분히 신속하다는 아이디어를 입증하였다. 순간적인 온도는, 장/단기 범위를 허용하며, 단기 증가 확산에 결합된다.
이상에서 설명한 것은 본 발명에 따른 플래시 램프 어닐링을 이용한 인 주입 다결정 실리콘 박막의 활성화 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (14)

  1. 실리콘 박막에 인 이온을 주입한 이후, 상기 실리콘 박막을 전기적으로 활성화하는 활성화 방법이며,
    상기 활성화 방법은 상기 실리콘 박막에 플래시 램프를 조사하여 수행되는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  2. 제 1 항에 있어서,
    상기 활성화 방법은 25 ℃ 내지 500 ℃에서, 0.5분 ~ 10분 동안 상기 실리콘 박막을 예비 가열한 이후 수행되는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  3. 제 2 항에 있어서,
    상기 활성화 방법은 질소 분위기에서 수행되는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  4. 제 1 항에 있어서,
    상기 플래시 램프는 적어도 1회 샷(shot)으로 조사되는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  5. 제 4 항에 있어서,
    상기 1회 샷은 1 ~ 50 J/㎠의 에너지 밀도를 가지는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  6. 제 4 항에 있어서,
    상기 1회 샷은 반치전폭이 1μmsec ~ 20msec인 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  7. 제 4 항에 있어서,
    상기 1회 샷은 펄스 폭이 1μsec ~ 50msec인 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  8. 제 1 항에 있어서,
    상기 실리콘 박막의 활성화 효율은 8 내지 40%인 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  9. 제 1 항에 있어서,
    상기 플래시 램프의 조사에 의하여 상기 실리콘 박막의 온도는 400 ~ 600℃로 증가되는 것을 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  10. 제 1 항에 있어서,
    상기 플래시 램프의 조사에 의하여 상기 실리콘 박막의 국부적인 온도는 600 ~ 900℃로 증가되는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  11. 제 1 항에 있어서,
    상기 실리콘 박막은 유리 기판 또는 연성 기판에 형성되는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  12. 제 11 항에 있어서,
    상기 실리콘 박막은 상기 유리 기판 또는 연성 기판의 표면에 증착되는 비정질 실리콘 박막을 결정화 한 후에 상기 인이 주입되는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  13. 제 11 항에 있어서,
    상기 연성 기판은 PET(Polyethylene terephthalate) 필름, PP(Polypropylene) 필름, PE(Polyethylene) 필름, PI(Polyimide) 필름, PS(Polystyrene) 필름 또는 PC(Polycarbonate) 필름인 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
  14. 제 1 항에 있어서,
    상기 활성화 방법은 플래시 램프의 가시광을 상기 실리콘 박막에 조사하는 것을 특징으로 하는 플래시 램프를 이용한 실리콘 박막의 활성화 방법.
KR1020150058220A 2015-04-24 2015-04-24 플래시 램프를 이용한 실리콘 박막의 활성화 방법 KR20160127286A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150058220A KR20160127286A (ko) 2015-04-24 2015-04-24 플래시 램프를 이용한 실리콘 박막의 활성화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150058220A KR20160127286A (ko) 2015-04-24 2015-04-24 플래시 램프를 이용한 실리콘 박막의 활성화 방법

Publications (1)

Publication Number Publication Date
KR20160127286A true KR20160127286A (ko) 2016-11-03

Family

ID=57571463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150058220A KR20160127286A (ko) 2015-04-24 2015-04-24 플래시 램프를 이용한 실리콘 박막의 활성화 방법

Country Status (1)

Country Link
KR (1) KR20160127286A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090048376A (ko) 2007-11-08 2009-05-13 어플라이드 머티어리얼스, 인코포레이티드 펄스 트레인 어닐링 방법 및 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090048376A (ko) 2007-11-08 2009-05-13 어플라이드 머티어리얼스, 인코포레이티드 펄스 트레인 어닐링 방법 및 장치

Similar Documents

Publication Publication Date Title
Cranton et al. Enhanced electrical and optical properties of room temperature deposited Aluminium doped Zinc Oxide (AZO) thin films by excimer laser annealing
Prucnal et al. Doping by flash lamp annealing
US7939456B2 (en) Method and apparatus for uniform microwave treatment of semiconductor wafers
US20090042342A1 (en) Method for crystallization of amorphous silicon by joule heating
Skorupa et al. Millisecond thermal processing using flash lamps for the advancement of thin layers and functional coatings
Paetzel et al. Activation of silicon wafer by excimer laser
JP2002151410A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
Hong et al. Millisecond crystallization of amorphous silicon films by Joule-heating induced crystallization using a conductive layer
TWI364613B (en) Display
JP4937546B2 (ja) 半導体装置の製造方法および表示装置
Do et al. Effect of flash lamp annealing on electrical activation in boron-implanted polycrystalline Si thin films
KR20160127286A (ko) 플래시 램프를 이용한 실리콘 박막의 활성화 방법
RU2431215C1 (ru) Способ получения слоя поликристаллического кремния
KR20160127284A (ko) 플래시 램프를 이용한 실리콘 박막의 활성화 방법
CN111095482B (zh) 处理靶材料的方法
CN102099895B (zh) 结晶膜的制造方法及结晶膜制造装置
KR100712176B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
JPS6360518A (ja) 半導体層の結晶成長方法
Ro Crystallization of amorphous silicon films using Joule heating
Sahoo et al. Epitaxial recrystallization of amorphous Si layers by swift heavy ions
Ro et al. 28.4 L: Late‐News Paper: Millisecond Crystallization of Amorphous Silicon Film using Joule Heating
Packard Morphological and Electrical Variance in Polysilicon Thin Film Transistors Crystallized by Flash Lamp Annealing
Kieu et al. Effect of a stimulation layer on solid-phase crystallization of an amorphous Si film by pulse laser irradiation
Hum Chromium Modified Crystallization of Silicon Thin Films Crystallized by Flash Lamp Annealing
Hong et al. Microsecond Crystallization of Amorphous Silicon Films on Glass Substrates by Joule Heating

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
AMND Amendment
AMND Amendment